sys/platform/pc64/x86_64/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
  27  */
  28
  29 #include "opt_cpu.h"
  30
  31 #include <sys/param.h>
  32 #include <sys/systm.h>
  33 #include <sys/kernel.h>
  34 #include <sys/sysctl.h>
  35 #include <sys/malloc.h>
  36 #include <sys/memrange.h>
  37 #include <sys/cons.h>   /* cngetc() */
  38 #include <sys/machintr.h>
  39
  40 #include <sys/mplock2.h>
  41
  42 #include <vm/vm.h>
  43 #include <vm/vm_param.h>
  44 #include <vm/pmap.h>
  45 #include <vm/vm_kern.h>
  46 #include <vm/vm_extern.h>
  47 #include <sys/lock.h>
  48 #include <vm/vm_map.h>
  49 #include <sys/user.h>
  50 #ifdef GPROF
  51 #include <sys/gmon.h>
  52 #endif
  53
  54 #include <machine/smp.h>
  55 #include <machine_base/apic/apicreg.h>
  56 #include <machine/atomic.h>
  57 #include <machine/cpufunc.h>
  58 #include <machine_base/apic/mpapic.h>
  59 #include <machine/psl.h>
  60 #include <machine/segments.h>
  61 #include <machine/tss.h>
  62 #include <machine/specialreg.h>
  63 #include <machine/globaldata.h>
  64 #include <machine/pmap_inval.h>
  65
  66 #include <machine/md_var.h>             /* setidt() */
  67 #include <machine_base/icu/icu.h>       /* IPIs */
  68 #include <machine/intr_machdep.h>       /* IPIs */
  69
  70 #define FIXUP_EXTRA_APIC_INTS   8       /* additional entries we may create */
  71
  72 #define WARMBOOT_TARGET         0
  73 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  74 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  75
  76 #define BIOS_BASE               (0xf0000)
  77 #define BIOS_BASE2              (0xe0000)
  78 #define BIOS_SIZE               (0x10000)
  79 #define BIOS_COUNT              (BIOS_SIZE/4)
  80
  81 #define CMOS_REG                (0x70)
  82 #define CMOS_DATA               (0x71)
  83 #define BIOS_RESET              (0x0f)
  84 #define BIOS_WARM               (0x0a)
  85
  86 #define PROCENTRY_FLAG_EN       0x01
  87 #define PROCENTRY_FLAG_BP       0x02
  88 #define IOAPICENTRY_FLAG_EN     0x01
  89
  90
  91 /* MP Floating Pointer Structure */
  92 typedef struct MPFPS {
  93         char    signature[4];
  94         u_int32_t pap;
  95         u_char  length;
  96         u_char  spec_rev;
  97         u_char  checksum;
  98         u_char  mpfb1;
  99         u_char  mpfb2;
 100         u_char  mpfb3;
 101         u_char  mpfb4;
 102         u_char  mpfb5;
 103 }      *mpfps_t;
 104
 105 /* MP Configuration Table Header */
 106 typedef struct MPCTH {
 107         char    signature[4];
 108         u_short base_table_length;
 109         u_char  spec_rev;
 110         u_char  checksum;
 111         u_char  oem_id[8];
 112         u_char  product_id[12];
 113         u_int32_t oem_table_pointer;
 114         u_short oem_table_size;
 115         u_short entry_count;
 116         u_int32_t apic_address;
 117         u_short extended_table_length;
 118         u_char  extended_table_checksum;
 119         u_char  reserved;
 120 }      *mpcth_t;
 121
 122
 123 typedef struct PROCENTRY {
 124         u_char  type;
 125         u_char  apic_id;
 126         u_char  apic_version;
 127         u_char  cpu_flags;
 128         u_int32_t cpu_signature;
 129         u_int32_t feature_flags;
 130         u_int32_t reserved1;
 131         u_int32_t reserved2;
 132 }      *proc_entry_ptr;
 133
 134 typedef struct BUSENTRY {
 135         u_char  type;
 136         u_char  bus_id;
 137         char    bus_type[6];
 138 }      *bus_entry_ptr;
 139
 140 typedef struct IOAPICENTRY {
 141         u_char  type;
 142         u_char  apic_id;
 143         u_char  apic_version;
 144         u_char  apic_flags;
 145         u_int32_t apic_address;
 146 }      *io_apic_entry_ptr;
 147
 148 typedef struct INTENTRY {
 149         u_char  type;
 150         u_char  int_type;
 151         u_short int_flags;
 152         u_char  src_bus_id;
 153         u_char  src_bus_irq;
 154         u_char  dst_apic_id;
 155         u_char  dst_apic_int;
 156 }      *int_entry_ptr;
 157
 158 /* descriptions of MP basetable entries */
 159 typedef struct BASETABLE_ENTRY {
 160         u_char  type;
 161         u_char  length;
 162         char    name[16];
 163 }       basetable_entry;
 164
 165 struct mptable_pos {
 166         mpfps_t         mp_fps;
 167         mpcth_t         mp_cth;
 168         vm_size_t       mp_cth_mapsz;
 169 };
 170
 171 #define MPTABLE_POS_USE_DEFAULT(mpt) \
 172         ((mpt)->mp_fps->mpfb1 != 0 || (mpt)->mp_cth == NULL)
 173
 174 struct mptable_bus {
 175         int             mb_id;
 176         int             mb_type;        /* MPTABLE_BUS_ */
 177         TAILQ_ENTRY(mptable_bus) mb_link;
 178 };
 179
 180 #define MPTABLE_BUS_ISA         0
 181 #define MPTABLE_BUS_PCI         1
 182
 183 struct mptable_bus_info {
 184         TAILQ_HEAD(, mptable_bus) mbi_list;
 185 };
 186
 187 struct mptable_pci_int {
 188         int             mpci_bus;
 189         int             mpci_dev;
 190         int             mpci_pin;
 191
 192         int             mpci_ioapic_idx;
 193         int             mpci_ioapic_pin;
 194         TAILQ_ENTRY(mptable_pci_int) mpci_link;
 195 };
 196
 197 struct mptable_ioapic {
 198         int             mio_idx;
 199         int             mio_apic_id;
 200         uint32_t        mio_addr;
 201         int             mio_gsi_base;
 202         int             mio_npin;
 203         TAILQ_ENTRY(mptable_ioapic) mio_link;
 204 };
 205
 206 typedef int     (*mptable_iter_func)(void *, const void *, int);
 207
 208 /*
 209  * this code MUST be enabled here and in mpboot.s.
 210  * it follows the very early stages of AP boot by placing values in CMOS ram.
 211  * it NORMALLY will never be needed and thus the primitive method for enabling.
 212  *
 213  */
 214 #if defined(CHECK_POINTS)
 215 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
 216 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
 217
 218 #define CHECK_INIT(D);                          \
 219         CHECK_WRITE(0x34, (D));                 \
 220         CHECK_WRITE(0x35, (D));                 \
 221         CHECK_WRITE(0x36, (D));                 \
 222         CHECK_WRITE(0x37, (D));                 \
 223         CHECK_WRITE(0x38, (D));                 \
 224         CHECK_WRITE(0x39, (D));
 225
 226 #define CHECK_PRINT(S);                         \
 227         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 228            (S),                                 \
 229            CHECK_READ(0x34),                    \
 230            CHECK_READ(0x35),                    \
 231            CHECK_READ(0x36),                    \
 232            CHECK_READ(0x37),                    \
 233            CHECK_READ(0x38),                    \
 234            CHECK_READ(0x39));
 235
 236 #else                           /* CHECK_POINTS */
 237
 238 #define CHECK_INIT(D)
 239 #define CHECK_PRINT(S)
 240
 241 #endif                          /* CHECK_POINTS */
 242
 243 /*
 244  * Values to send to the POST hardware.
 245  */
 246 #define MP_BOOTADDRESS_POST     0x10
 247 #define MP_PROBE_POST           0x11
 248 #define MPTABLE_PASS1_POST      0x12
 249
 250 #define MP_START_POST           0x13
 251 #define MP_ENABLE_POST          0x14
 252 #define MPTABLE_PASS2_POST      0x15
 253
 254 #define START_ALL_APS_POST      0x16
 255 #define INSTALL_AP_TRAMP_POST   0x17
 256 #define START_AP_POST           0x18
 257
 258 #define MP_ANNOUNCE_POST        0x19
 259
 260 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 261 int     current_postcode;
 262
 263 /** XXX FIXME: what system files declare these??? */
 264 extern struct region_descriptor r_gdt, r_idt;
 265
 266 int     mp_naps;                /* # of Applications processors */
 267 #ifdef SMP /* APIC-IO */
 268 static int      mp_nbusses;     /* # of busses */
 269 int     mp_napics;              /* # of IO APICs */
 270 vm_offset_t io_apic_address[NAPICID];   /* NAPICID is more than enough */
 271 u_int32_t *io_apic_versions;
 272 #endif
 273 extern  int nkpt;
 274
 275 u_int32_t cpu_apic_versions[NAPICID];   /* populated during mptable scan */
 276 int64_t tsc0_offset;
 277 extern int64_t tsc_offsets[];
 278
 279 extern u_long ebda_addr;
 280
 281 #ifdef SMP /* APIC-IO */
 282 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
 283 #endif
 284
 285 /*
 286  * APIC ID logical/physical mapping structures.
 287  * We oversize these to simplify boot-time config.
 288  */
 289 int     cpu_num_to_apic_id[NAPICID];
 290 #ifdef SMP /* APIC-IO */
 291 int     io_num_to_apic_id[NAPICID];
 292 #endif
 293 int     apic_id_to_logical[NAPICID];
 294
 295 /* AP uses this during bootstrap.  Do not staticize.  */
 296 char *bootSTK;
 297 static int bootAP;
 298
 299 struct pcb stoppcbs[MAXCPU];
 300
 301 extern inthand_t IDTVEC(fast_syscall), IDTVEC(fast_syscall32);
 302
 303 static basetable_entry basetable_entry_types[] =
 304 {
 305         {0, 20, "Processor"},
 306         {1, 8, "Bus"},
 307         {2, 8, "I/O APIC"},
 308         {3, 8, "I/O INT"},
 309         {4, 8, "Local INT"}
 310 };
 311
 312 /*
 313  * Local data and functions.
 314  */
 315
 316 static u_int    boot_address;
 317 static u_int    base_memory;
 318 static int      mp_finish;
 319
 320 static void     mp_enable(u_int boot_addr);
 321
 322 static int      mptable_iterate_entries(const mpcth_t,
 323                     mptable_iter_func, void *);
 324 static int      mptable_search(void);
 325 static long     mptable_search_sig(u_int32_t target, int count);
 326 static int      mptable_hyperthread_fixup(cpumask_t, int);
 327 #ifdef SMP /* APIC-IO */
 328 static void     mptable_pass1(struct mptable_pos *);
 329 static void     mptable_pass2(struct mptable_pos *);
 330 static void     mptable_default(int type);
 331 static void     mptable_fix(void);
 332 #endif
 333 static int      mptable_map(struct mptable_pos *);
 334 static void     mptable_unmap(struct mptable_pos *);
 335 static void     mptable_imcr(struct mptable_pos *);
 336 static void     mptable_bus_info_alloc(const mpcth_t,
 337                     struct mptable_bus_info *);
 338 static void     mptable_bus_info_free(struct mptable_bus_info *);
 339
 340 static int      mptable_lapic_probe(struct lapic_enumerator *);
 341 static void     mptable_lapic_enumerate(struct lapic_enumerator *);
 342 static void     mptable_lapic_default(void);
 343
 344 static int      mptable_ioapic_probe(struct ioapic_enumerator *);
 345 static void     mptable_ioapic_enumerate(struct ioapic_enumerator *);
 346
 347 #ifdef SMP /* APIC-IO */
 348 static void     setup_apic_irq_mapping(void);
 349 static int      apic_int_is_bus_type(int intr, int bus_type);
 350 #endif
 351 static int      start_all_aps(u_int boot_addr);
 352 #if 0
 353 static void     install_ap_tramp(u_int boot_addr);
 354 #endif
 355 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
 356 static int      smitest(void);
 357
 358 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 359 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 360 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 361 static u_int    bootMP_size;
 362
 363 static vm_paddr_t       mptable_fps_phyaddr;
 364 static int              mptable_use_default;
 365 static TAILQ_HEAD(mptable_pci_int_list, mptable_pci_int) mptable_pci_int_list =
 366         TAILQ_HEAD_INITIALIZER(mptable_pci_int_list);
 367 static TAILQ_HEAD(mptable_ioapic_list, mptable_ioapic) mptable_ioapic_list =
 368         TAILQ_HEAD_INITIALIZER(mptable_ioapic_list);
 369
 370 /*
 371  * Calculate usable address in base memory for AP trampoline code.
 372  */
 373 u_int
 374 mp_bootaddress(u_int basemem)
 375 {
 376         POSTCODE(MP_BOOTADDRESS_POST);
 377
 378         base_memory = basemem;
 379
 380         bootMP_size = mptramp_end - mptramp_start;
 381         boot_address = trunc_page(basemem * 1024); /* round down to 4k boundary */
 382         if (((basemem * 1024) - boot_address) < bootMP_size)
 383                 boot_address -= PAGE_SIZE;      /* not enough, lower by 4k */
 384         /* 3 levels of page table pages */
 385         mptramp_pagetables = boot_address - (PAGE_SIZE * 3);
 386
 387         return mptramp_pagetables;
 388 }
 389
 390
 391 static void
 392 mptable_probe(void)
 393 {
 394         struct mptable_pos mpt;
 395         int error;
 396
 397         KKASSERT(mptable_fps_phyaddr == 0);
 398
 399         mptable_fps_phyaddr = mptable_search();
 400         if (mptable_fps_phyaddr == 0)
 401                 return;
 402
 403         error = mptable_map(&mpt);
 404         if (error) {
 405                 mptable_fps_phyaddr = 0;
 406                 return;
 407         }
 408
 409         if (MPTABLE_POS_USE_DEFAULT(&mpt)) {
 410                 kprintf("MPTABLE: use default configuration\n");
 411                 mptable_use_default = 1;
 412         }
 413
 414         mptable_unmap(&mpt);
 415 }
 416 SYSINIT(mptable_probe, SI_BOOT2_PRESMP, SI_ORDER_FIRST, mptable_probe, 0);
 417
 418 /*
 419  * Look for an Intel MP spec table (ie, SMP capable hardware).
 420  */
 421 static int
 422 mptable_search(void)
 423 {
 424         long    x;
 425         u_int32_t target;
 426
 427         POSTCODE(MP_PROBE_POST);
 428
 429         /* see if EBDA exists */
 430         if (ebda_addr != 0) {
 431                 /* search first 1K of EBDA */
 432                 target = (u_int32_t)ebda_addr;
 433                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 434                         return x;
 435         } else {
 436                 /* last 1K of base memory, effective 'top of base' passed in */
 437                 target = (u_int32_t)(base_memory - 0x400);
 438                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 439                         return x;
 440         }
 441
 442         /* search the BIOS */
 443         target = (u_int32_t)BIOS_BASE;
 444         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
 445                 return x;
 446
 447         /* search the extended BIOS */
 448         target = (u_int32_t)BIOS_BASE2;
 449         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
 450                 return x;
 451
 452         /* nothing found */
 453         return 0;
 454 }
 455
 456 static int
 457 mptable_iterate_entries(const mpcth_t cth, mptable_iter_func func, void *arg)
 458 {
 459         int count, total_size;
 460         const void *position;
 461
 462         KKASSERT(cth->base_table_length >= sizeof(struct MPCTH));
 463         total_size = cth->base_table_length - sizeof(struct MPCTH);
 464         position = (const uint8_t *)cth + sizeof(struct MPCTH);
 465         count = cth->entry_count;
 466
 467         while (count--) {
 468                 int type, error;
 469
 470                 KKASSERT(total_size >= 0);
 471                 if (total_size == 0) {
 472                         kprintf("invalid base MP table, "
 473                                 "entry count and length mismatch\n");
 474                         return EINVAL;
 475                 }
 476
 477                 type = *(const uint8_t *)position;
 478                 switch (type) {
 479                 case 0: /* processor_entry */
 480                 case 1: /* bus_entry */
 481                 case 2: /* io_apic_entry */
 482                 case 3: /* int_entry */
 483                 case 4: /* int_entry */
 484                         break;
 485                 default:
 486                         kprintf("unknown base MP table entry type %d\n", type);
 487                         return EINVAL;
 488                 }
 489
 490                 if (total_size < basetable_entry_types[type].length) {
 491                         kprintf("invalid base MP table length, "
 492                                 "does not contain all entries\n");
 493                         return EINVAL;
 494                 }
 495                 total_size -= basetable_entry_types[type].length;
 496
 497                 error = func(arg, position, type);
 498                 if (error)
 499                         return error;
 500
 501                 position = (const uint8_t *)position +
 502                     basetable_entry_types[type].length;
 503         }
 504         return 0;
 505 }
 506
 507
 508 /*
 509  * Startup the SMP processors.
 510  */
 511 void
 512 mp_start(void)
 513 {
 514         POSTCODE(MP_START_POST);
 515         mp_enable(boot_address);
 516 }
 517
 518
 519 /*
 520  * Print various information about the SMP system hardware and setup.
 521  */
 522 void
 523 mp_announce(void)
 524 {
 525         int     x;
 526
 527         POSTCODE(MP_ANNOUNCE_POST);
 528
 529         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 530         kprintf(" cpu0 (BSP): apic id: %2d", CPU_TO_ID(0));
 531         kprintf(", version: 0x%08x\n", cpu_apic_versions[0]);
 532         for (x = 1; x <= mp_naps; ++x) {
 533                 kprintf(" cpu%d (AP):  apic id: %2d", x, CPU_TO_ID(x));
 534                 kprintf(", version: 0x%08x\n", cpu_apic_versions[x]);
 535         }
 536
 537 if (apic_io_enable) {
 538         if (ioapic_use_old) {
 539                 for (x = 0; x < mp_napics; ++x) {
 540                         kprintf(" io%d (APIC): apic id: %2d", x, IO_TO_ID(x));
 541                         kprintf(", version: 0x%08x", io_apic_versions[x]);
 542                         kprintf(", at 0x%08lx\n", io_apic_address[x]);
 543                 }
 544         }
 545 } else {
 546         kprintf(" Warning: APIC I/O disabled\n");
 547 }
 548 }
 549
 550 /*
 551  * AP cpu's call this to sync up protected mode.
 552  *
 553  * WARNING! %gs is not set up on entry.  This routine sets up %gs.
 554  */
 555 void
 556 init_secondary(void)
 557 {
 558         int     gsel_tss;
 559         int     x, myid = bootAP;
 560         u_int64_t msr, cr0;
 561         struct mdglobaldata *md;
 562         struct privatespace *ps;
 563
 564         ps = &CPU_prvspace[myid];
 565
 566         gdt_segs[GPROC0_SEL].ssd_base =
 567                 (long) &ps->mdglobaldata.gd_common_tss;
 568         ps->mdglobaldata.mi.gd_prvspace = ps;
 569
 570         /* We fill the 32-bit segment descriptors */
 571         for (x = 0; x < NGDT; x++) {
 572                 if (x != GPROC0_SEL && x != (GPROC0_SEL + 1))
 573                         ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x]);
 574         }
 575         /* And now a 64-bit one */
 576         ssdtosyssd(&gdt_segs[GPROC0_SEL],
 577             (struct system_segment_descriptor *)&gdt[myid * NGDT + GPROC0_SEL]);
 578
 579         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 580         r_gdt.rd_base = (long) &gdt[myid * NGDT];
 581         lgdt(&r_gdt);                   /* does magic intra-segment return */
 582
 583         /* lgdt() destroys the GSBASE value, so we load GSBASE after lgdt() */
 584         wrmsr(MSR_FSBASE, 0);           /* User value */
 585         wrmsr(MSR_GSBASE, (u_int64_t)ps);
 586         wrmsr(MSR_KGSBASE, 0);          /* XXX User value while we're in the kernel */
 587
 588         lidt(&r_idt);
 589
 590 #if 0
 591         lldt(_default_ldt);
 592         mdcpu->gd_currentldt = _default_ldt;
 593 #endif
 594
 595         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 596         gdt[myid * NGDT + GPROC0_SEL].sd_type = SDT_SYSTSS;
 597
 598         md = mdcpu;     /* loaded through %gs:0 (mdglobaldata.mi.gd_prvspace)*/
 599
 600         md->gd_common_tss.tss_rsp0 = 0; /* not used until after switch */
 601 #if 0 /* JG XXX */
 602         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 603 #endif
 604         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL];
 605         md->gd_common_tssd = *md->gd_tss_gdt;
 606
 607         /* double fault stack */
 608         md->gd_common_tss.tss_ist1 =
 609                 (long)&md->mi.gd_prvspace->idlestack[
 610                         sizeof(md->mi.gd_prvspace->idlestack)];
 611
 612         ltr(gsel_tss);
 613
 614         /*
 615          * Set to a known state:
 616          * Set by mpboot.s: CR0_PG, CR0_PE
 617          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 618          */
 619         cr0 = rcr0();
 620         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 621         load_cr0(cr0);
 622
 623         /* Set up the fast syscall stuff */
 624         msr = rdmsr(MSR_EFER) | EFER_SCE;
 625         wrmsr(MSR_EFER, msr);
 626         wrmsr(MSR_LSTAR, (u_int64_t)IDTVEC(fast_syscall));
 627         wrmsr(MSR_CSTAR, (u_int64_t)IDTVEC(fast_syscall32));
 628         msr = ((u_int64_t)GSEL(GCODE_SEL, SEL_KPL) << 32) |
 629               ((u_int64_t)GSEL(GUCODE32_SEL, SEL_UPL) << 48);
 630         wrmsr(MSR_STAR, msr);
 631         wrmsr(MSR_SF_MASK, PSL_NT|PSL_T|PSL_I|PSL_C|PSL_D);
 632
 633         pmap_set_opt();         /* PSE/4MB pages, etc */
 634 #if JGXXX
 635         /* Initialize the PAT MSR. */
 636         pmap_init_pat();
 637 #endif
 638
 639         /* set up CPU registers and state */
 640         cpu_setregs();
 641
 642         /* set up SSE/NX registers */
 643         initializecpu();
 644
 645         /* set up FPU state on the AP */
 646         npxinit(__INITIAL_NPXCW__);
 647
 648         /* disable the APIC, just to be SURE */
 649         lapic->svr &= ~APIC_SVR_ENABLE;
 650
 651         /* data returned to BSP */
 652         cpu_apic_versions[0] = lapic->version;
 653 }
 654
 655 /*******************************************************************
 656  * local functions and data
 657  */
 658
 659 /*
 660  * start the SMP system
 661  */
 662 static void
 663 mp_enable(u_int boot_addr)
 664 {
 665         int     apic;
 666         u_int   ux;
 667         struct mptable_pos mpt;
 668
 669         POSTCODE(MP_ENABLE_POST);
 670
 671         lapic_config();
 672
 673         if (apic_io_enable)
 674                 ioapic_config();
 675
 676         if (mptable_fps_phyaddr) {
 677                 mptable_map(&mpt);
 678                 mptable_imcr(&mpt);
 679                 mptable_unmap(&mpt);
 680         }
 681 if (apic_io_enable && ioapic_use_old) {
 682
 683         if (!mptable_fps_phyaddr)
 684                 panic("no MP table, disable APIC_IO! (set hw.apic_io_enable=0)\n");
 685
 686         mptable_map(&mpt);
 687
 688         /*
 689          * Examine the MP table for needed info
 690          */
 691         mptable_pass1(&mpt);
 692         mptable_pass2(&mpt);
 693
 694         mptable_unmap(&mpt);
 695
 696         /* Post scan cleanup */
 697         mptable_fix();
 698
 699         setup_apic_irq_mapping();
 700
 701         /* fill the LOGICAL io_apic_versions table */
 702         for (apic = 0; apic < mp_napics; ++apic) {
 703                 ux = ioapic_read(ioapic[apic], IOAPIC_VER);
 704                 io_apic_versions[apic] = ux;
 705                 io_apic_set_id(apic, IO_TO_ID(apic));
 706         }
 707
 708         /* program each IO APIC in the system */
 709         for (apic = 0; apic < mp_napics; ++apic)
 710                 if (io_apic_setup(apic) < 0)
 711                         panic("IO APIC setup failure");
 712
 713 }
 714
 715         /*
 716          * These are required for SMP operation
 717          */
 718
 719         /* install a 'Spurious INTerrupt' vector */
 720         setidt(XSPURIOUSINT_OFFSET, Xspuriousint,
 721                SDT_SYSIGT, SEL_KPL, 0);
 722
 723         /* install an inter-CPU IPI for TLB invalidation */
 724         setidt(XINVLTLB_OFFSET, Xinvltlb,
 725                SDT_SYSIGT, SEL_KPL, 0);
 726
 727         /* install an inter-CPU IPI for IPIQ messaging */
 728         setidt(XIPIQ_OFFSET, Xipiq,
 729                SDT_SYSIGT, SEL_KPL, 0);
 730
 731         /* install a timer vector */
 732         setidt(XTIMER_OFFSET, Xtimer,
 733                SDT_SYSIGT, SEL_KPL, 0);
 734
 735         /* install an inter-CPU IPI for CPU stop/restart */
 736         setidt(XCPUSTOP_OFFSET, Xcpustop,
 737                SDT_SYSIGT, SEL_KPL, 0);
 738
 739         /* start each Application Processor */
 740         start_all_aps(boot_addr);
 741 }
 742
 743
 744 /*
 745  * look for the MP spec signature
 746  */
 747
 748 /* string defined by the Intel MP Spec as identifying the MP table */
 749 #define MP_SIG          0x5f504d5f      /* _MP_ */
 750 #define NEXT(X)         ((X) += 4)
 751 static long
 752 mptable_search_sig(u_int32_t target, int count)
 753 {
 754         vm_size_t map_size;
 755         u_int32_t *addr;
 756         int x, ret;
 757
 758         KKASSERT(target != 0);
 759
 760         map_size = count * sizeof(u_int32_t);
 761         addr = pmap_mapdev((vm_paddr_t)target, map_size);
 762
 763         ret = 0;
 764         for (x = 0; x < count; NEXT(x)) {
 765                 if (addr[x] == MP_SIG) {
 766                         /* make array index a byte index */
 767                         ret = target + (x * sizeof(u_int32_t));
 768                         break;
 769                 }
 770         }
 771
 772         pmap_unmapdev((vm_offset_t)addr, map_size);
 773         return ret;
 774 }
 775
 776
 777 typedef struct BUSDATA {
 778         u_char  bus_id;
 779         enum busTypes bus_type;
 780 }       bus_datum;
 781
 782 typedef struct INTDATA {
 783         u_char  int_type;
 784         u_short int_flags;
 785         u_char  src_bus_id;
 786         u_char  src_bus_irq;
 787         u_char  dst_apic_id;
 788         u_char  dst_apic_int;
 789         u_char  int_vector;
 790 }       io_int, local_int;
 791
 792 typedef struct BUSTYPENAME {
 793         u_char  type;
 794         char    name[7];
 795 }       bus_type_name;
 796
 797 static bus_type_name bus_type_table[] =
 798 {
 799         {CBUS, "CBUS"},
 800         {CBUSII, "CBUSII"},
 801         {EISA, "EISA"},
 802         {MCA, "MCA"},
 803         {UNKNOWN_BUSTYPE, "---"},
 804         {ISA, "ISA"},
 805         {MCA, "MCA"},
 806         {UNKNOWN_BUSTYPE, "---"},
 807         {UNKNOWN_BUSTYPE, "---"},
 808         {UNKNOWN_BUSTYPE, "---"},
 809         {UNKNOWN_BUSTYPE, "---"},
 810         {UNKNOWN_BUSTYPE, "---"},
 811         {PCI, "PCI"},
 812         {UNKNOWN_BUSTYPE, "---"},
 813         {UNKNOWN_BUSTYPE, "---"},
 814         {UNKNOWN_BUSTYPE, "---"},
 815         {UNKNOWN_BUSTYPE, "---"},
 816         {XPRESS, "XPRESS"},
 817         {UNKNOWN_BUSTYPE, "---"}
 818 };
 819
 820 /* from MP spec v1.4, table 5-1 */
 821 static int default_data[7][5] =
 822 {
 823 /*   nbus, id0, type0, id1, type1 */
 824         {1, 0, ISA, 255, 255},
 825         {1, 0, EISA, 255, 255},
 826         {1, 0, EISA, 255, 255},
 827         {1, 0, MCA, 255, 255},
 828         {2, 0, ISA, 1, PCI},
 829         {2, 0, EISA, 1, PCI},
 830         {2, 0, MCA, 1, PCI}
 831 };
 832
 833 /* the bus data */
 834 static bus_datum *bus_data;
 835
 836 /* the IO INT data, one entry per possible APIC INTerrupt */
 837 static io_int  *io_apic_ints;
 838 static int nintrs;
 839
 840 static int processor_entry      (const struct PROCENTRY *entry, int cpu);
 841 static int bus_entry            (const struct BUSENTRY *entry, int bus);
 842 static int io_apic_entry        (const struct IOAPICENTRY *entry, int apic);
 843 static int int_entry            (const struct INTENTRY *entry, int intr);
 844 static int lookup_bus_type      (char *name);
 845
 846 static int
 847 mptable_ioapic_pass1_callback(void *xarg, const void *pos, int type)
 848 {
 849         const struct IOAPICENTRY *ioapic_ent;
 850
 851         switch (type) {
 852         case 1: /* bus_entry */
 853                 ++mp_nbusses;
 854                 break;
 855
 856         case 2: /* io_apic_entry */
 857                 ioapic_ent = pos;
 858                 if (ioapic_ent->apic_flags & IOAPICENTRY_FLAG_EN) {
 859                         io_apic_address[mp_napics++] =
 860                             (vm_offset_t)ioapic_ent->apic_address;
 861                 }
 862                 break;
 863
 864         case 3: /* int_entry */
 865                 ++nintrs;
 866                 break;
 867         }
 868         return 0;
 869 }
 870
 871 /*
 872  * 1st pass on motherboard's Intel MP specification table.
 873  *
 874  * determines:
 875  *      io_apic_address[N]
 876  *      mp_nbusses
 877  *      mp_napics
 878  *      nintrs
 879  */
 880 static void
 881 mptable_pass1(struct mptable_pos *mpt)
 882 {
 883         mpfps_t fps;
 884         int x;
 885
 886         POSTCODE(MPTABLE_PASS1_POST);
 887
 888         fps = mpt->mp_fps;
 889         KKASSERT(fps != NULL);
 890
 891         /* clear various tables */
 892         for (x = 0; x < NAPICID; ++x)
 893                 io_apic_address[x] = ~0;        /* IO APIC address table */
 894
 895         mp_nbusses = 0;
 896         mp_napics = 0;
 897         nintrs = 0;
 898
 899         /* check for use of 'default' configuration */
 900         if (fps->mpfb1 != 0) {
 901                 io_apic_address[0] = DEFAULT_IO_APIC_BASE;
 902                 mp_nbusses = default_data[fps->mpfb1 - 1][0];
 903                 mp_napics = 1;
 904                 nintrs = 16;
 905         } else {
 906                 int error;
 907
 908                 error = mptable_iterate_entries(mpt->mp_cth,
 909                             mptable_ioapic_pass1_callback, NULL);
 910                 if (error)
 911                         panic("mptable_iterate_entries(ioapic_pass1) failed\n");
 912         }
 913 }
 914
 915 struct mptable_ioapic2_cbarg {
 916         int     bus;
 917         int     apic;
 918         int     intr;
 919 };
 920
 921 static int
 922 mptable_ioapic_pass2_callback(void *xarg, const void *pos, int type)
 923 {
 924         struct mptable_ioapic2_cbarg *arg = xarg;
 925
 926         switch (type) {
 927         case 1:
 928                 if (bus_entry(pos, arg->bus))
 929                         ++arg->bus;
 930                 break;
 931
 932         case 2:
 933                 if (io_apic_entry(pos, arg->apic))
 934                         ++arg->apic;
 935                 break;
 936
 937         case 3:
 938                 if (int_entry(pos, arg->intr))
 939                         ++arg->intr;
 940                 break;
 941         }
 942         return 0;
 943 }
 944
 945 /*
 946  * 2nd pass on motherboard's Intel MP specification table.
 947  *
 948  * sets:
 949  *      ID_TO_IO(N), phy APIC ID to log CPU/IO table
 950  *      IO_TO_ID(N), logical IO to APIC ID table
 951  *      bus_data[N]
 952  *      io_apic_ints[N]
 953  */
 954 static void
 955 mptable_pass2(struct mptable_pos *mpt)
 956 {
 957         struct mptable_ioapic2_cbarg arg;
 958         mpfps_t fps;
 959         int error, x;
 960
 961         POSTCODE(MPTABLE_PASS2_POST);
 962
 963         fps = mpt->mp_fps;
 964         KKASSERT(fps != NULL);
 965
 966         MALLOC(io_apic_versions, u_int32_t *, sizeof(u_int32_t) * mp_napics,
 967             M_DEVBUF, M_WAITOK);
 968         MALLOC(ioapic, volatile ioapic_t **, sizeof(ioapic_t *) * mp_napics,
 969             M_DEVBUF, M_WAITOK | M_ZERO);
 970         MALLOC(io_apic_ints, io_int *, sizeof(io_int) * (nintrs + FIXUP_EXTRA_APIC_INTS),
 971             M_DEVBUF, M_WAITOK);
 972         MALLOC(bus_data, bus_datum *, sizeof(bus_datum) * mp_nbusses,
 973             M_DEVBUF, M_WAITOK);
 974
 975         for (x = 0; x < mp_napics; x++)
 976                 ioapic[x] = ioapic_map(io_apic_address[x]);
 977
 978         /* clear various tables */
 979         for (x = 0; x < NAPICID; ++x) {
 980                 ID_TO_IO(x) = -1;       /* phy APIC ID to log CPU/IO table */
 981                 IO_TO_ID(x) = -1;       /* logical IO to APIC ID table */
 982         }
 983
 984         /* clear bus data table */
 985         for (x = 0; x < mp_nbusses; ++x)
 986                 bus_data[x].bus_id = 0xff;
 987
 988         /* clear IO APIC INT table */
 989         for (x = 0; x < nintrs + FIXUP_EXTRA_APIC_INTS; ++x) {
 990                 io_apic_ints[x].int_type = 0xff;
 991                 io_apic_ints[x].int_vector = 0xff;
 992         }
 993
 994         /* check for use of 'default' configuration */
 995         if (fps->mpfb1 != 0) {
 996                 mptable_default(fps->mpfb1);
 997                 return;
 998         }
 999
1000         bzero(&arg, sizeof(arg));
1001         error = mptable_iterate_entries(mpt->mp_cth,
1002                     mptable_ioapic_pass2_callback, &arg);
1003         if (error)
1004                 panic("mptable_iterate_entries(ioapic_pass2) failed\n");
1005 }
1006
1007 /*
1008  * Check if we should perform a hyperthreading "fix-up" to
1009  * enumerate any logical CPU's that aren't already listed
1010  * in the table.
1011  *
1012  * XXX: We assume that all of the physical CPUs in the
1013  * system have the same number of logical CPUs.
1014  *
1015  * XXX: We assume that APIC ID's are allocated such that
1016  * the APIC ID's for a physical processor are aligned
1017  * with the number of logical CPU's in the processor.
1018  */
1019 static int
1020 mptable_hyperthread_fixup(cpumask_t id_mask, int cpu_count)
1021 {
1022         int i, id, lcpus_max, logical_cpus;
1023
1024         if ((cpu_feature & CPUID_HTT) == 0)
1025                 return 0;
1026
1027         lcpus_max = (cpu_procinfo & CPUID_HTT_CORES) >> 16;
1028         if (lcpus_max <= 1)
1029                 return 0;
1030
1031         if (strcmp(cpu_vendor, "GenuineIntel") == 0) {
1032                 /*
1033                  * INSTRUCTION SET REFERENCE, A-M (#253666)
1034                  * Page 3-181, Table 3-20
1035                  * "The nearest power-of-2 integer that is not smaller
1036                  *  than EBX[23:16] is the number of unique initial APIC
1037                  *  IDs reserved for addressing different logical
1038                  *  processors in a physical package."
1039                  */
1040                 for (i = 0; ; ++i) {
1041                         if ((1 << i) >= lcpus_max) {
1042                                 lcpus_max = 1 << i;
1043                                 break;
1044                         }
1045                 }
1046         }
1047
1048         KKASSERT(cpu_count != 0);
1049         if (cpu_count == lcpus_max) {
1050                 /* We have nothing to fix */
1051                 return 0;
1052         } else if (cpu_count == 1) {
1053                 /* XXX this may be incorrect */
1054                 logical_cpus = lcpus_max;
1055         } else {
1056                 int cur, prev, dist;
1057
1058                 /*
1059                  * Calculate the distances between two nearest
1060                  * APIC IDs.  If all such distances are same,
1061                  * then it is the number of missing cpus that
1062                  * we are going to fill later.
1063                  */
1064                 dist = cur = prev = -1;
1065                 for (id = 0; id < MAXCPU; ++id) {
1066                         if ((id_mask & CPUMASK(id)) == 0)
1067                                 continue;
1068
1069                         cur = id;
1070                         if (prev >= 0) {
1071                                 int new_dist = cur - prev;
1072
1073                                 if (dist < 0)
1074                                         dist = new_dist;
1075
1076                                 /*
1077                                  * Make sure that all distances
1078                                  * between two nearest APIC IDs
1079                                  * are same.
1080                                  */
1081                                 if (dist != new_dist)
1082                                         return 0;
1083                         }
1084                         prev = cur;
1085                 }
1086                 if (dist == 1)
1087                         return 0;
1088
1089                 /* Must be power of 2 */
1090                 if (dist & (dist - 1))
1091                         return 0;
1092
1093                 /* Can't exceed CPU package capacity */
1094                 if (dist > lcpus_max)
1095                         logical_cpus = lcpus_max;
1096                 else
1097                         logical_cpus = dist;
1098         }
1099
1100         /*
1101          * For each APIC ID of a CPU that is set in the mask,
1102          * scan the other candidate APIC ID's for this
1103          * physical processor.  If any of those ID's are
1104          * already in the table, then kill the fixup.
1105          */
1106         for (id = 0; id < MAXCPU; id++) {
1107                 if ((id_mask & CPUMASK(id)) == 0)
1108                         continue;
1109                 /* First, make sure we are on a logical_cpus boundary. */
1110                 if (id % logical_cpus != 0)
1111                         return 0;
1112                 for (i = id + 1; i < id + logical_cpus; i++)
1113                         if ((id_mask & CPUMASK(i)) != 0)
1114                                 return 0;
1115         }
1116         return logical_cpus;
1117 }
1118
1119 static int
1120 mptable_map(struct mptable_pos *mpt)
1121 {
1122         mpfps_t fps = NULL;
1123         mpcth_t cth = NULL;
1124         vm_size_t cth_mapsz = 0;
1125
1126         KKASSERT(mptable_fps_phyaddr != 0);
1127
1128         bzero(mpt, sizeof(*mpt));
1129
1130         fps = pmap_mapdev(mptable_fps_phyaddr, sizeof(*fps));
1131         if (fps->pap != 0) {
1132                 /*
1133                  * Map configuration table header to get
1134                  * the base table size
1135                  */
1136                 cth = pmap_mapdev(fps->pap, sizeof(*cth));
1137                 cth_mapsz = cth->base_table_length;
1138                 pmap_unmapdev((vm_offset_t)cth, sizeof(*cth));
1139
1140                 if (cth_mapsz < sizeof(*cth)) {
1141                         kprintf("invalid base MP table length %d\n",
1142                                 (int)cth_mapsz);
1143                         pmap_unmapdev((vm_offset_t)fps, sizeof(*fps));
1144                         return EINVAL;
1145                 }
1146
1147                 /*
1148                  * Map the base table
1149                  */
1150                 cth = pmap_mapdev(fps->pap, cth_mapsz);
1151         }
1152
1153         mpt->mp_fps = fps;
1154         mpt->mp_cth = cth;
1155         mpt->mp_cth_mapsz = cth_mapsz;
1156
1157         return 0;
1158 }
1159
1160 static void
1161 mptable_unmap(struct mptable_pos *mpt)
1162 {
1163         if (mpt->mp_cth != NULL) {
1164                 pmap_unmapdev((vm_offset_t)mpt->mp_cth, mpt->mp_cth_mapsz);
1165                 mpt->mp_cth = NULL;
1166                 mpt->mp_cth_mapsz = 0;
1167         }
1168         if (mpt->mp_fps != NULL) {
1169                 pmap_unmapdev((vm_offset_t)mpt->mp_fps, sizeof(*mpt->mp_fps));
1170                 mpt->mp_fps = NULL;
1171         }
1172 }
1173
1174 void
1175 assign_apic_irq(int apic, int intpin, int irq)
1176 {
1177         int x;
1178
1179         if (int_to_apicintpin[irq].ioapic != -1)
1180                 panic("assign_apic_irq: inconsistent table");
1181
1182         int_to_apicintpin[irq].ioapic = apic;
1183         int_to_apicintpin[irq].int_pin = intpin;
1184         int_to_apicintpin[irq].apic_address = ioapic[apic];
1185         int_to_apicintpin[irq].redirindex = IOAPIC_REDTBL + 2 * intpin;
1186
1187         for (x = 0; x < nintrs; x++) {
1188                 if ((io_apic_ints[x].int_type == 0 ||
1189                      io_apic_ints[x].int_type == 3) &&
1190                     io_apic_ints[x].int_vector == 0xff &&
1191                     io_apic_ints[x].dst_apic_id == IO_TO_ID(apic) &&
1192                     io_apic_ints[x].dst_apic_int == intpin)
1193                         io_apic_ints[x].int_vector = irq;
1194         }
1195 }
1196
1197 void
1198 revoke_apic_irq(int irq)
1199 {
1200         int x;
1201         int oldapic;
1202         int oldintpin;
1203
1204         if (int_to_apicintpin[irq].ioapic == -1)
1205                 panic("revoke_apic_irq: inconsistent table");
1206
1207         oldapic = int_to_apicintpin[irq].ioapic;
1208         oldintpin = int_to_apicintpin[irq].int_pin;
1209
1210         int_to_apicintpin[irq].ioapic = -1;
1211         int_to_apicintpin[irq].int_pin = 0;
1212         int_to_apicintpin[irq].apic_address = NULL;
1213         int_to_apicintpin[irq].redirindex = 0;
1214
1215         for (x = 0; x < nintrs; x++) {
1216                 if ((io_apic_ints[x].int_type == 0 ||
1217                      io_apic_ints[x].int_type == 3) &&
1218                     io_apic_ints[x].int_vector != 0xff &&
1219                     io_apic_ints[x].dst_apic_id == IO_TO_ID(oldapic) &&
1220                     io_apic_ints[x].dst_apic_int == oldintpin)
1221                         io_apic_ints[x].int_vector = 0xff;
1222         }
1223 }
1224
1225 /*
1226  * Allocate an IRQ
1227  */
1228 static void
1229 allocate_apic_irq(int intr)
1230 {
1231         int apic;
1232         int intpin;
1233         int irq;
1234
1235         if (io_apic_ints[intr].int_vector != 0xff)
1236                 return;         /* Interrupt handler already assigned */
1237
1238         if (io_apic_ints[intr].int_type != 0 &&
1239             (io_apic_ints[intr].int_type != 3 ||
1240              (io_apic_ints[intr].dst_apic_id == IO_TO_ID(0) &&
1241               io_apic_ints[intr].dst_apic_int == 0)))
1242                 return;         /* Not INT or ExtInt on != (0, 0) */
1243
1244         irq = 0;
1245         while (irq < APIC_INTMAPSIZE &&
1246                int_to_apicintpin[irq].ioapic != -1)
1247                 irq++;
1248
1249         if (irq >= APIC_INTMAPSIZE)
1250                 return;         /* No free interrupt handlers */
1251
1252         apic = ID_TO_IO(io_apic_ints[intr].dst_apic_id);
1253         intpin = io_apic_ints[intr].dst_apic_int;
1254
1255         assign_apic_irq(apic, intpin, irq);
1256 }
1257
1258
1259 static void
1260 swap_apic_id(int apic, int oldid, int newid)
1261 {
1262         int x;
1263         int oapic;
1264
1265
1266         if (oldid == newid)
1267                 return;                 /* Nothing to do */
1268
1269         kprintf("Changing APIC ID for IO APIC #%d from %d to %d in MP table\n",
1270                apic, oldid, newid);
1271
1272         /* Swap physical APIC IDs in interrupt entries */
1273         for (x = 0; x < nintrs; x++) {
1274                 if (io_apic_ints[x].dst_apic_id == oldid)
1275                         io_apic_ints[x].dst_apic_id = newid;
1276                 else if (io_apic_ints[x].dst_apic_id == newid)
1277                         io_apic_ints[x].dst_apic_id = oldid;
1278         }
1279
1280         /* Swap physical APIC IDs in IO_TO_ID mappings */
1281         for (oapic = 0; oapic < mp_napics; oapic++)
1282                 if (IO_TO_ID(oapic) == newid)
1283                         break;
1284
1285         if (oapic < mp_napics) {
1286                 kprintf("Changing APIC ID for IO APIC #%d from "
1287                        "%d to %d in MP table\n",
1288                        oapic, newid, oldid);
1289                 IO_TO_ID(oapic) = oldid;
1290         }
1291         IO_TO_ID(apic) = newid;
1292 }
1293
1294
1295 static void
1296 fix_id_to_io_mapping(void)
1297 {
1298         int x;
1299
1300         for (x = 0; x < NAPICID; x++)
1301                 ID_TO_IO(x) = -1;
1302
1303         for (x = 0; x <= mp_naps; x++) {
1304                 if ((u_int)CPU_TO_ID(x) < NAPICID)
1305                         ID_TO_IO(CPU_TO_ID(x)) = x;
1306         }
1307
1308         for (x = 0; x < mp_napics; x++) {
1309                 if ((u_int)IO_TO_ID(x) < NAPICID)
1310                         ID_TO_IO(IO_TO_ID(x)) = x;
1311         }
1312 }
1313
1314
1315 static int
1316 first_free_apic_id(void)
1317 {
1318         int freeid, x;
1319
1320         for (freeid = 0; freeid < NAPICID; freeid++) {
1321                 for (x = 0; x <= mp_naps; x++)
1322                         if (CPU_TO_ID(x) == freeid)
1323                                 break;
1324                 if (x <= mp_naps)
1325                         continue;
1326                 for (x = 0; x < mp_napics; x++)
1327                         if (IO_TO_ID(x) == freeid)
1328                                 break;
1329                 if (x < mp_napics)
1330                         continue;
1331                 return freeid;
1332         }
1333         return freeid;
1334 }
1335
1336
1337 static int
1338 io_apic_id_acceptable(int apic, int id)
1339 {
1340         int cpu;                /* Logical CPU number */
1341         int oapic;              /* Logical IO APIC number for other IO APIC */
1342
1343         if ((u_int)id >= NAPICID)
1344                 return 0;       /* Out of range */
1345
1346         for (cpu = 0; cpu <= mp_naps; cpu++) {
1347                 if (CPU_TO_ID(cpu) == id)
1348                         return 0;       /* Conflict with CPU */
1349         }
1350
1351         for (oapic = 0; oapic < mp_napics && oapic < apic; oapic++) {
1352                 if (IO_TO_ID(oapic) == id)
1353                         return 0;       /* Conflict with other APIC */
1354         }
1355
1356         return 1;               /* ID is acceptable for IO APIC */
1357 }
1358
1359 static
1360 io_int *
1361 io_apic_find_int_entry(int apic, int pin)
1362 {
1363         int     x;
1364
1365         /* search each of the possible INTerrupt sources */
1366         for (x = 0; x < nintrs; ++x) {
1367                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1368                     (pin == io_apic_ints[x].dst_apic_int))
1369                         return (&io_apic_ints[x]);
1370         }
1371         return NULL;
1372 }
1373
1374 /*
1375  * parse an Intel MP specification table
1376  */
1377 static void
1378 mptable_fix(void)
1379 {
1380         int     x;
1381         int     id;
1382         int     apic;           /* IO APIC unit number */
1383         int     freeid;         /* Free physical APIC ID */
1384         int     physid;         /* Current physical IO APIC ID */
1385         io_int *io14;
1386         int     bus_0 = 0;      /* Stop GCC warning */
1387         int     bus_pci = 0;    /* Stop GCC warning */
1388         int     num_pci_bus;
1389
1390         /*
1391          * Fix mis-numbering of the PCI bus and its INT entries if the BIOS
1392          * did it wrong.  The MP spec says that when more than 1 PCI bus
1393          * exists the BIOS must begin with bus entries for the PCI bus and use
1394          * actual PCI bus numbering.  This implies that when only 1 PCI bus
1395          * exists the BIOS can choose to ignore this ordering, and indeed many
1396          * MP motherboards do ignore it.  This causes a problem when the PCI
1397          * sub-system makes requests of the MP sub-system based on PCI bus
1398          * numbers.     So here we look for the situation and renumber the
1399          * busses and associated INTs in an effort to "make it right".
1400          */
1401
1402         /* find bus 0, PCI bus, count the number of PCI busses */
1403         for (num_pci_bus = 0, x = 0; x < mp_nbusses; ++x) {
1404                 if (bus_data[x].bus_id == 0) {
1405                         bus_0 = x;
1406                 }
1407                 if (bus_data[x].bus_type == PCI) {
1408                         ++num_pci_bus;
1409                         bus_pci = x;
1410                 }
1411         }
1412         /*
1413          * bus_0 == slot of bus with ID of 0
1414          * bus_pci == slot of last PCI bus encountered
1415          */
1416
1417         /* check the 1 PCI bus case for sanity */
1418         /* if it is number 0 all is well */
1419         if (num_pci_bus == 1 &&
1420             bus_data[bus_pci].bus_id != 0) {
1421
1422                 /* mis-numbered, swap with whichever bus uses slot 0 */
1423
1424                 /* swap the bus entry types */
1425                 bus_data[bus_pci].bus_type = bus_data[bus_0].bus_type;
1426                 bus_data[bus_0].bus_type = PCI;
1427
1428                 /* swap each relevant INTerrupt entry */
1429                 id = bus_data[bus_pci].bus_id;
1430                 for (x = 0; x < nintrs; ++x) {
1431                         if (io_apic_ints[x].src_bus_id == id) {
1432                                 io_apic_ints[x].src_bus_id = 0;
1433                         }
1434                         else if (io_apic_ints[x].src_bus_id == 0) {
1435                                 io_apic_ints[x].src_bus_id = id;
1436                         }
1437                 }
1438         }
1439
1440         /* Assign IO APIC IDs.
1441          *
1442          * First try the existing ID. If a conflict is detected, try
1443          * the ID in the MP table.  If a conflict is still detected, find
1444          * a free id.
1445          *
1446          * We cannot use the ID_TO_IO table before all conflicts has been
1447          * resolved and the table has been corrected.
1448          */
1449         for (apic = 0; apic < mp_napics; ++apic) { /* For all IO APICs */
1450
1451                 /* First try to use the value set by the BIOS */
1452                 physid = io_apic_get_id(apic);
1453                 if (io_apic_id_acceptable(apic, physid)) {
1454                         if (IO_TO_ID(apic) != physid)
1455                                 swap_apic_id(apic, IO_TO_ID(apic), physid);
1456                         continue;
1457                 }
1458
1459                 /* Then check if the value in the MP table is acceptable */
1460                 if (io_apic_id_acceptable(apic, IO_TO_ID(apic)))
1461                         continue;
1462
1463                 /* Last resort, find a free APIC ID and use it */
1464                 freeid = first_free_apic_id();
1465                 if (freeid >= NAPICID)
1466                         panic("No free physical APIC IDs found");
1467
1468                 if (io_apic_id_acceptable(apic, freeid)) {
1469                         swap_apic_id(apic, IO_TO_ID(apic), freeid);
1470                         continue;
1471                 }
1472                 panic("Free physical APIC ID not usable");
1473         }
1474         fix_id_to_io_mapping();
1475
1476         /* detect and fix broken Compaq MP table */
1477         if (apic_int_type(0, 0) == -1) {
1478                 kprintf("APIC_IO: MP table broken: 8259->APIC entry missing!\n");
1479                 io_apic_ints[nintrs].int_type = 3;      /* ExtInt */
1480                 io_apic_ints[nintrs].int_vector = 0xff; /* Unassigned */
1481                 /* XXX fixme, set src bus id etc, but it doesn't seem to hurt */
1482                 io_apic_ints[nintrs].dst_apic_id = IO_TO_ID(0);
1483                 io_apic_ints[nintrs].dst_apic_int = 0;  /* Pin 0 */
1484                 nintrs++;
1485         } else if (apic_int_type(0, 0) == 0) {
1486                 kprintf("APIC_IO: MP table broken: ExtINT entry corrupt!\n");
1487                 for (x = 0; x < nintrs; ++x)
1488                         if ((ID_TO_IO(io_apic_ints[x].dst_apic_id) == 0) &&
1489                             (io_apic_ints[x].dst_apic_int) == 0) {
1490                                 io_apic_ints[x].int_type = 3;
1491                                 io_apic_ints[x].int_vector = 0xff;
1492                                 break;
1493                         }
1494         }
1495
1496         /*
1497          * Fix missing IRQ 15 when IRQ 14 is an ISA interrupt.  IDE
1498          * controllers universally come in pairs.  If IRQ 14 is specified
1499          * as an ISA interrupt, then IRQ 15 had better be too.
1500          *
1501          * [ Shuttle XPC / AMD Athlon X2 ]
1502          *      The MPTable is missing an entry for IRQ 15.  Note that the
1503          *      ACPI table has an entry for both 14 and 15.
1504          */
1505         if (apic_int_type(0, 14) == 0 && apic_int_type(0, 15) == -1) {
1506                 kprintf("APIC_IO: MP table broken: IRQ 15 not ISA when IRQ 14 is!\n");
1507                 io14 = io_apic_find_int_entry(0, 14);
1508                 io_apic_ints[nintrs] = *io14;
1509                 io_apic_ints[nintrs].src_bus_irq = 15;
1510                 io_apic_ints[nintrs].dst_apic_int = 15;
1511                 nintrs++;
1512         }
1513 }
1514
1515 /* Assign low level interrupt handlers */
1516 static void
1517 setup_apic_irq_mapping(void)
1518 {
1519         int     x;
1520         int     int_vector;
1521
1522         /* Clear array */
1523         for (x = 0; x < APIC_INTMAPSIZE; x++) {
1524                 int_to_apicintpin[x].ioapic = -1;
1525                 int_to_apicintpin[x].int_pin = 0;
1526                 int_to_apicintpin[x].apic_address = NULL;
1527                 int_to_apicintpin[x].redirindex = 0;
1528
1529                 /* Default to masked */
1530                 int_to_apicintpin[x].flags = IOAPIC_IM_FLAG_MASKED;
1531         }
1532
1533         /* First assign ISA/EISA interrupts */
1534         for (x = 0; x < nintrs; x++) {
1535                 int_vector = io_apic_ints[x].src_bus_irq;
1536                 if (int_vector < APIC_INTMAPSIZE &&
1537                     io_apic_ints[x].int_vector == 0xff &&
1538                     int_to_apicintpin[int_vector].ioapic == -1 &&
1539                     (apic_int_is_bus_type(x, ISA) ||
1540                      apic_int_is_bus_type(x, EISA)) &&
1541                     io_apic_ints[x].int_type == 0) {
1542                         assign_apic_irq(ID_TO_IO(io_apic_ints[x].dst_apic_id),
1543                                         io_apic_ints[x].dst_apic_int,
1544                                         int_vector);
1545                 }
1546         }
1547
1548         /* Assign ExtInt entry if no ISA/EISA interrupt 0 entry */
1549         for (x = 0; x < nintrs; x++) {
1550                 if (io_apic_ints[x].dst_apic_int == 0 &&
1551                     io_apic_ints[x].dst_apic_id == IO_TO_ID(0) &&
1552                     io_apic_ints[x].int_vector == 0xff &&
1553                     int_to_apicintpin[0].ioapic == -1 &&
1554                     io_apic_ints[x].int_type == 3) {
1555                         assign_apic_irq(0, 0, 0);
1556                         break;
1557                 }
1558         }
1559
1560         /* Assign PCI interrupts */
1561         for (x = 0; x < nintrs; ++x) {
1562                 if (io_apic_ints[x].int_type == 0 &&
1563                     io_apic_ints[x].int_vector == 0xff &&
1564                     apic_int_is_bus_type(x, PCI))
1565                         allocate_apic_irq(x);
1566         }
1567 }
1568
1569 void
1570 mp_set_cpuids(int cpu_id, int apic_id)
1571 {
1572         CPU_TO_ID(cpu_id) = apic_id;
1573         ID_TO_CPU(apic_id) = cpu_id;
1574
1575         if (apic_id > lapic_id_max)
1576                 lapic_id_max = apic_id;
1577 }
1578
1579 static int
1580 processor_entry(const struct PROCENTRY *entry, int cpu)
1581 {
1582         KKASSERT(cpu > 0);
1583
1584         /* check for usability */
1585         if (!(entry->cpu_flags & PROCENTRY_FLAG_EN))
1586                 return 0;
1587
1588         /* check for BSP flag */
1589         if (entry->cpu_flags & PROCENTRY_FLAG_BP) {
1590                 mp_set_cpuids(0, entry->apic_id);
1591                 return 0;       /* its already been counted */
1592         }
1593
1594         /* add another AP to list, if less than max number of CPUs */
1595         else if (cpu < MAXCPU) {
1596                 mp_set_cpuids(cpu, entry->apic_id);
1597                 return 1;
1598         }
1599
1600         return 0;
1601 }
1602
1603 static int
1604 bus_entry(const struct BUSENTRY *entry, int bus)
1605 {
1606         int     x;
1607         char    c, name[8];
1608
1609         /* encode the name into an index */
1610         for (x = 0; x < 6; ++x) {
1611                 if ((c = entry->bus_type[x]) == ' ')
1612                         break;
1613                 name[x] = c;
1614         }
1615         name[x] = '\0';
1616
1617         if ((x = lookup_bus_type(name)) == UNKNOWN_BUSTYPE)
1618                 panic("unknown bus type: '%s'", name);
1619
1620         bus_data[bus].bus_id = entry->bus_id;
1621         bus_data[bus].bus_type = x;
1622
1623         return 1;
1624 }
1625
1626 static int
1627 io_apic_entry(const struct IOAPICENTRY *entry, int apic)
1628 {
1629         if (!(entry->apic_flags & IOAPICENTRY_FLAG_EN))
1630                 return 0;
1631
1632         IO_TO_ID(apic) = entry->apic_id;
1633         ID_TO_IO(entry->apic_id) = apic;
1634
1635         return 1;
1636 }
1637
1638 static int
1639 lookup_bus_type(char *name)
1640 {
1641         int     x;
1642
1643         for (x = 0; x < MAX_BUSTYPE; ++x)
1644                 if (strcmp(bus_type_table[x].name, name) == 0)
1645                         return bus_type_table[x].type;
1646
1647         return UNKNOWN_BUSTYPE;
1648 }
1649
1650 static int
1651 int_entry(const struct INTENTRY *entry, int intr)
1652 {
1653         int apic;
1654
1655         io_apic_ints[intr].int_type = entry->int_type;
1656         io_apic_ints[intr].int_flags = entry->int_flags;
1657         io_apic_ints[intr].src_bus_id = entry->src_bus_id;
1658         io_apic_ints[intr].src_bus_irq = entry->src_bus_irq;
1659         if (entry->dst_apic_id == 255) {
1660                 /* This signal goes to all IO APICS.  Select an IO APIC
1661                    with sufficient number of interrupt pins */
1662                 for (apic = 0; apic < mp_napics; apic++)
1663                         if (((ioapic_read(ioapic[apic], IOAPIC_VER) &
1664                               IOART_VER_MAXREDIR) >> MAXREDIRSHIFT) >=
1665                             entry->dst_apic_int)
1666                                 break;
1667                 if (apic < mp_napics)
1668                         io_apic_ints[intr].dst_apic_id = IO_TO_ID(apic);
1669                 else
1670                         io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1671         } else
1672                 io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1673         io_apic_ints[intr].dst_apic_int = entry->dst_apic_int;
1674
1675         return 1;
1676 }
1677
1678 static int
1679 apic_int_is_bus_type(int intr, int bus_type)
1680 {
1681         int     bus;
1682
1683         for (bus = 0; bus < mp_nbusses; ++bus)
1684                 if ((bus_data[bus].bus_id == io_apic_ints[intr].src_bus_id)
1685                     && ((int) bus_data[bus].bus_type == bus_type))
1686                         return 1;
1687
1688         return 0;
1689 }
1690
1691 /*
1692  * Given a traditional ISA INT mask, return an APIC mask.
1693  */
1694 u_int
1695 isa_apic_mask(u_int isa_mask)
1696 {
1697         int isa_irq;
1698         int apic_pin;
1699
1700 #if defined(SKIP_IRQ15_REDIRECT)
1701         if (isa_mask == (1 << 15)) {
1702                 kprintf("skipping ISA IRQ15 redirect\n");
1703                 return isa_mask;
1704         }
1705 #endif  /* SKIP_IRQ15_REDIRECT */
1706
1707         isa_irq = ffs(isa_mask);                /* find its bit position */
1708         if (isa_irq == 0)                       /* doesn't exist */
1709                 return 0;
1710         --isa_irq;                              /* make it zero based */
1711
1712         apic_pin = isa_apic_irq(isa_irq);       /* look for APIC connection */
1713         if (apic_pin == -1)
1714                 return 0;
1715
1716         return (1 << apic_pin);                 /* convert pin# to a mask */
1717 }
1718
1719 /*
1720  * Determine which APIC pin an ISA/EISA INT is attached to.
1721  */
1722 #define INTTYPE(I)      (io_apic_ints[(I)].int_type)
1723 #define INTPIN(I)       (io_apic_ints[(I)].dst_apic_int)
1724 #define INTIRQ(I)       (io_apic_ints[(I)].int_vector)
1725 #define INTAPIC(I)      (ID_TO_IO(io_apic_ints[(I)].dst_apic_id))
1726
1727 #define SRCBUSIRQ(I)    (io_apic_ints[(I)].src_bus_irq)
1728 int
1729 isa_apic_irq(int isa_irq)
1730 {
1731         int     intr;
1732
1733         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1734                 if (INTTYPE(intr) == 0) {               /* standard INT */
1735                         if (SRCBUSIRQ(intr) == isa_irq) {
1736                                 if (apic_int_is_bus_type(intr, ISA) ||
1737                                     apic_int_is_bus_type(intr, EISA)) {
1738                                         if (INTIRQ(intr) == 0xff)
1739                                                 return -1; /* unassigned */
1740                                         return INTIRQ(intr);    /* found */
1741                                 }
1742                         }
1743                 }
1744         }
1745         return -1;                                      /* NOT found */
1746 }
1747
1748
1749 /*
1750  * Determine which APIC pin a PCI INT is attached to.
1751  */
1752 #define SRCBUSID(I)     (io_apic_ints[(I)].src_bus_id)
1753 #define SRCBUSDEVICE(I) ((io_apic_ints[(I)].src_bus_irq >> 2) & 0x1f)
1754 #define SRCBUSLINE(I)   (io_apic_ints[(I)].src_bus_irq & 0x03)
1755 int
1756 pci_apic_irq(int pciBus, int pciDevice, int pciInt)
1757 {
1758         int     intr;
1759
1760         --pciInt;                                       /* zero based */
1761
1762         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1763                 if ((INTTYPE(intr) == 0)                /* standard INT */
1764                     && (SRCBUSID(intr) == pciBus)
1765                     && (SRCBUSDEVICE(intr) == pciDevice)
1766                     && (SRCBUSLINE(intr) == pciInt)) {  /* a candidate IRQ */
1767                         if (apic_int_is_bus_type(intr, PCI)) {
1768                                 if (INTIRQ(intr) == 0xff) {
1769                                         kprintf("IOAPIC: pci_apic_irq() "
1770                                                 "failed\n");
1771                                         return -1;      /* unassigned */
1772                                 }
1773                                 return INTIRQ(intr);    /* exact match */
1774                         }
1775                 }
1776         }
1777
1778         return -1;                                      /* NOT found */
1779 }
1780
1781 int
1782 next_apic_irq(int irq)
1783 {
1784         int intr, ointr;
1785         int bus, bustype;
1786
1787         bus = 0;
1788         bustype = 0;
1789         for (intr = 0; intr < nintrs; intr++) {
1790                 if (INTIRQ(intr) != irq || INTTYPE(intr) != 0)
1791                         continue;
1792                 bus = SRCBUSID(intr);
1793                 bustype = apic_bus_type(bus);
1794                 if (bustype != ISA &&
1795                     bustype != EISA &&
1796                     bustype != PCI)
1797                         continue;
1798                 break;
1799         }
1800         if (intr >= nintrs) {
1801                 return -1;
1802         }
1803         for (ointr = intr + 1; ointr < nintrs; ointr++) {
1804                 if (INTTYPE(ointr) != 0)
1805                         continue;
1806                 if (bus != SRCBUSID(ointr))
1807                         continue;
1808                 if (bustype == PCI) {
1809                         if (SRCBUSDEVICE(intr) != SRCBUSDEVICE(ointr))
1810                                 continue;
1811                         if (SRCBUSLINE(intr) != SRCBUSLINE(ointr))
1812                                 continue;
1813                 }
1814                 if (bustype == ISA || bustype == EISA) {
1815                         if (SRCBUSIRQ(intr) != SRCBUSIRQ(ointr))
1816                                 continue;
1817                 }
1818                 if (INTPIN(intr) == INTPIN(ointr))
1819                         continue;
1820                 break;
1821         }
1822         if (ointr >= nintrs) {
1823                 return -1;
1824         }
1825         return INTIRQ(ointr);
1826 }
1827 #undef SRCBUSLINE
1828 #undef SRCBUSDEVICE
1829 #undef SRCBUSID
1830 #undef SRCBUSIRQ
1831
1832 #undef INTPIN
1833 #undef INTIRQ
1834 #undef INTAPIC
1835 #undef INTTYPE
1836
1837 /*
1838  * Reprogram the MB chipset to NOT redirect an ISA INTerrupt.
1839  *
1840  * XXX FIXME:
1841  *  Exactly what this means is unclear at this point.  It is a solution
1842  *  for motherboards that redirect the MBIRQ0 pin.  Generically a motherboard
1843  *  could route any of the ISA INTs to upper (>15) IRQ values.  But most would
1844  *  NOT be redirected via MBIRQ0, thus "undirect()ing" them would NOT be an
1845  *  option.
1846  */
1847 int
1848 undirect_isa_irq(int rirq)
1849 {
1850 #if defined(READY)
1851         if (bootverbose)
1852             kprintf("Freeing redirected ISA irq %d.\n", rirq);
1853         /** FIXME: tickle the MB redirector chip */
1854         return /* XXX */;
1855 #else
1856         if (bootverbose)
1857             kprintf("Freeing (NOT implemented) redirected ISA irq %d.\n", rirq);
1858         return 0;
1859 #endif  /* READY */
1860 }
1861
1862
1863 /*
1864  * Reprogram the MB chipset to NOT redirect a PCI INTerrupt
1865  */
1866 int
1867 undirect_pci_irq(int rirq)
1868 {
1869 #if defined(READY)
1870         if (bootverbose)
1871                 kprintf("Freeing redirected PCI irq %d.\n", rirq);
1872
1873         /** FIXME: tickle the MB redirector chip */
1874         return /* XXX */;
1875 #else
1876         if (bootverbose)
1877                 kprintf("Freeing (NOT implemented) redirected PCI irq %d.\n",
1878                        rirq);
1879         return 0;
1880 #endif  /* READY */
1881 }
1882
1883
1884 /*
1885  * given a bus ID, return:
1886  *  the bus type if found
1887  *  -1 if NOT found
1888  */
1889 int
1890 apic_bus_type(int id)
1891 {
1892         int     x;
1893
1894         for (x = 0; x < mp_nbusses; ++x)
1895                 if (bus_data[x].bus_id == id)
1896                         return bus_data[x].bus_type;
1897
1898         return -1;
1899 }
1900
1901 /*
1902  * given a LOGICAL APIC# and pin#, return:
1903  *  the associated src bus ID if found
1904  *  -1 if NOT found
1905  */
1906 int
1907 apic_src_bus_id(int apic, int pin)
1908 {
1909         int     x;
1910
1911         /* search each of the possible INTerrupt sources */
1912         for (x = 0; x < nintrs; ++x)
1913                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1914                     (pin == io_apic_ints[x].dst_apic_int))
1915                         return (io_apic_ints[x].src_bus_id);
1916
1917         return -1;              /* NOT found */
1918 }
1919
1920 /*
1921  * given a LOGICAL APIC# and pin#, return:
1922  *  the associated src bus IRQ if found
1923  *  -1 if NOT found
1924  */
1925 int
1926 apic_src_bus_irq(int apic, int pin)
1927 {
1928         int     x;
1929
1930         for (x = 0; x < nintrs; x++)
1931                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1932                     (pin == io_apic_ints[x].dst_apic_int))
1933                         return (io_apic_ints[x].src_bus_irq);
1934
1935         return -1;              /* NOT found */
1936 }
1937
1938
1939 /*
1940  * given a LOGICAL APIC# and pin#, return:
1941  *  the associated INTerrupt type if found
1942  *  -1 if NOT found
1943  */
1944 int
1945 apic_int_type(int apic, int pin)
1946 {
1947         int     x;
1948
1949         /* search each of the possible INTerrupt sources */
1950         for (x = 0; x < nintrs; ++x) {
1951                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1952                     (pin == io_apic_ints[x].dst_apic_int))
1953                         return (io_apic_ints[x].int_type);
1954         }
1955         return -1;              /* NOT found */
1956 }
1957
1958 /*
1959  * Return the IRQ associated with an APIC pin
1960  */
1961 int
1962 apic_irq(int apic, int pin)
1963 {
1964         int x;
1965         int res;
1966
1967         for (x = 0; x < nintrs; ++x) {
1968                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1969                     (pin == io_apic_ints[x].dst_apic_int)) {
1970                         res = io_apic_ints[x].int_vector;
1971                         if (res == 0xff)
1972                                 return -1;
1973                         if (apic != int_to_apicintpin[res].ioapic)
1974                                 panic("apic_irq: inconsistent table %d/%d", apic, int_to_apicintpin[res].ioapic);
1975                         if (pin != int_to_apicintpin[res].int_pin)
1976                                 panic("apic_irq inconsistent table (2)");
1977                         return res;
1978                 }
1979         }
1980         return -1;
1981 }
1982
1983
1984 /*
1985  * given a LOGICAL APIC# and pin#, return:
1986  *  the associated trigger mode if found
1987  *  -1 if NOT found
1988  */
1989 int
1990 apic_trigger(int apic, int pin)
1991 {
1992         int     x;
1993
1994         /* search each of the possible INTerrupt sources */
1995         for (x = 0; x < nintrs; ++x)
1996                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1997                     (pin == io_apic_ints[x].dst_apic_int))
1998                         return ((io_apic_ints[x].int_flags >> 2) & 0x03);
1999
2000         return -1;              /* NOT found */
2001 }
2002
2003
2004 /*
2005  * given a LOGICAL APIC# and pin#, return:
2006  *  the associated 'active' level if found
2007  *  -1 if NOT found
2008  */
2009 int
2010 apic_polarity(int apic, int pin)
2011 {
2012         int     x;
2013
2014         /* search each of the possible INTerrupt sources */
2015         for (x = 0; x < nintrs; ++x)
2016                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2017                     (pin == io_apic_ints[x].dst_apic_int))
2018                         return (io_apic_ints[x].int_flags & 0x03);
2019
2020         return -1;              /* NOT found */
2021 }
2022
2023 /*
2024  * set data according to MP defaults
2025  * FIXME: probably not complete yet...
2026  */
2027 static void
2028 mptable_default(int type)
2029 {
2030         int     io_apic_id;
2031         int     pin;
2032
2033 #if 0
2034         kprintf("  MP default config type: %d\n", type);
2035         switch (type) {
2036         case 1:
2037                 kprintf("   bus: ISA, APIC: 82489DX\n");
2038                 break;
2039         case 2:
2040                 kprintf("   bus: EISA, APIC: 82489DX\n");
2041                 break;
2042         case 3:
2043                 kprintf("   bus: EISA, APIC: 82489DX\n");
2044                 break;
2045         case 4:
2046                 kprintf("   bus: MCA, APIC: 82489DX\n");
2047                 break;
2048         case 5:
2049                 kprintf("   bus: ISA+PCI, APIC: Integrated\n");
2050                 break;
2051         case 6:
2052                 kprintf("   bus: EISA+PCI, APIC: Integrated\n");
2053                 break;
2054         case 7:
2055                 kprintf("   bus: MCA+PCI, APIC: Integrated\n");
2056                 break;
2057         default:
2058                 kprintf("   future type\n");
2059                 break;
2060                 /* NOTREACHED */
2061         }
2062 #endif  /* 0 */
2063
2064         /* one and only IO APIC */
2065         io_apic_id = (ioapic_read(ioapic[0], IOAPIC_ID) & APIC_ID_MASK) >> 24;
2066
2067         /*
2068          * sanity check, refer to MP spec section 3.6.6, last paragraph
2069          * necessary as some hardware isn't properly setting up the IO APIC
2070          */
2071 #if defined(REALLY_ANAL_IOAPICID_VALUE)
2072         if (io_apic_id != 2) {
2073 #else
2074         if ((io_apic_id == 0) || (io_apic_id == 1) || (io_apic_id == 15)) {
2075 #endif  /* REALLY_ANAL_IOAPICID_VALUE */
2076                 io_apic_set_id(0, 2);
2077                 io_apic_id = 2;
2078         }
2079         IO_TO_ID(0) = io_apic_id;
2080         ID_TO_IO(io_apic_id) = 0;
2081
2082         /* fill out bus entries */
2083         switch (type) {
2084         case 1:
2085         case 2:
2086         case 3:
2087         case 4:
2088         case 5:
2089         case 6:
2090         case 7:
2091                 bus_data[0].bus_id = default_data[type - 1][1];
2092                 bus_data[0].bus_type = default_data[type - 1][2];
2093                 bus_data[1].bus_id = default_data[type - 1][3];
2094                 bus_data[1].bus_type = default_data[type - 1][4];
2095                 break;
2096
2097         /* case 4: case 7:                 MCA NOT supported */
2098         default:                /* illegal/reserved */
2099                 panic("BAD default MP config: %d", type);
2100                 /* NOTREACHED */
2101         }
2102
2103         /* general cases from MP v1.4, table 5-2 */
2104         for (pin = 0; pin < 16; ++pin) {
2105                 io_apic_ints[pin].int_type = 0;
2106                 io_apic_ints[pin].int_flags = 0x05;     /* edge/active-hi */
2107                 io_apic_ints[pin].src_bus_id = 0;
2108                 io_apic_ints[pin].src_bus_irq = pin;    /* IRQ2 caught below */
2109                 io_apic_ints[pin].dst_apic_id = io_apic_id;
2110                 io_apic_ints[pin].dst_apic_int = pin;   /* 1-to-1 */
2111         }
2112
2113         /* special cases from MP v1.4, table 5-2 */
2114         if (type == 2) {
2115                 io_apic_ints[2].int_type = 0xff;        /* N/C */
2116                 io_apic_ints[13].int_type = 0xff;       /* N/C */
2117 #if !defined(APIC_MIXED_MODE)
2118                 /** FIXME: ??? */
2119                 panic("sorry, can't support type 2 default yet");
2120 #endif  /* APIC_MIXED_MODE */
2121         }
2122         else
2123                 io_apic_ints[2].src_bus_irq = 0;        /* ISA IRQ0 is on APIC INT 2 */
2124
2125         if (type == 7)
2126                 io_apic_ints[0].int_type = 0xff;        /* N/C */
2127         else
2128                 io_apic_ints[0].int_type = 3;   /* vectored 8259 */
2129 }
2130
2131 /*
2132  * Map a physical memory address representing I/O into KVA.  The I/O
2133  * block is assumed not to cross a page boundary.
2134  */
2135 void *
2136 ioapic_map(vm_paddr_t pa)
2137 {
2138         KKASSERT(pa < 0x100000000LL);
2139
2140         return pmap_mapdev_uncacheable(pa, PAGE_SIZE);
2141 }
2142
2143 /*
2144  * start each AP in our list
2145  */
2146 static int
2147 start_all_aps(u_int boot_addr)
2148 {
2149         vm_offset_t va = boot_address + KERNBASE;
2150         u_int64_t *pt4, *pt3, *pt2;
2151         int     x, i, pg;
2152         int     shift;
2153         int     smicount;
2154         int     smibest;
2155         int     smilast;
2156         u_char  mpbiosreason;
2157         u_long  mpbioswarmvec;
2158         struct mdglobaldata *gd;
2159         struct privatespace *ps;
2160
2161         POSTCODE(START_ALL_APS_POST);
2162
2163         /* Initialize BSP's local APIC */
2164         apic_initialize(TRUE);
2165
2166         /* Finalize PIC */
2167         MachIntrABI.finalize();
2168
2169         /* install the AP 1st level boot code */
2170         pmap_kenter(va, boot_address);
2171         cpu_invlpg((void *)va);         /* JG XXX */
2172         bcopy(mptramp_start, (void *)va, bootMP_size);
2173
2174         /* Locate the page tables, they'll be below the trampoline */
2175         pt4 = (u_int64_t *)(uintptr_t)(mptramp_pagetables + KERNBASE);
2176         pt3 = pt4 + (PAGE_SIZE) / sizeof(u_int64_t);
2177         pt2 = pt3 + (PAGE_SIZE) / sizeof(u_int64_t);
2178
2179         /* Create the initial 1GB replicated page tables */
2180         for (i = 0; i < 512; i++) {
2181                 /* Each slot of the level 4 pages points to the same level 3 page */
2182                 pt4[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + PAGE_SIZE);
2183                 pt4[i] |= PG_V | PG_RW | PG_U;
2184
2185                 /* Each slot of the level 3 pages points to the same level 2 page */
2186                 pt3[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + (2 * PAGE_SIZE));
2187                 pt3[i] |= PG_V | PG_RW | PG_U;
2188
2189                 /* The level 2 page slots are mapped with 2MB pages for 1GB. */
2190                 pt2[i] = i * (2 * 1024 * 1024);
2191                 pt2[i] |= PG_V | PG_RW | PG_PS | PG_U;
2192         }
2193
2194         /* save the current value of the warm-start vector */
2195         mpbioswarmvec = *((u_int32_t *) WARMBOOT_OFF);
2196         outb(CMOS_REG, BIOS_RESET);
2197         mpbiosreason = inb(CMOS_DATA);
2198
2199         /* setup a vector to our boot code */
2200         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2201         *((volatile u_short *) WARMBOOT_SEG) = (boot_address >> 4);
2202         outb(CMOS_REG, BIOS_RESET);
2203         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2204
2205         /*
2206          * If we have a TSC we can figure out the SMI interrupt rate.
2207          * The SMI does not necessarily use a constant rate.  Spend
2208          * up to 250ms trying to figure it out.
2209          */
2210         smibest = 0;
2211         if (cpu_feature & CPUID_TSC) {
2212                 set_apic_timer(275000);
2213                 smilast = read_apic_timer();
2214                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
2215                         smicount = smitest();
2216                         if (smibest == 0 || smilast - smicount < smibest)
2217                                 smibest = smilast - smicount;
2218                         smilast = smicount;
2219                 }
2220                 if (smibest > 250000)
2221                         smibest = 0;
2222                 if (smibest) {
2223                         smibest = smibest * (int64_t)1000000 /
2224                                   get_apic_timer_frequency();
2225                 }
2226         }
2227         if (smibest)
2228                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
2229                         1000000 / smibest, smibest);
2230
2231         kprintf("SMP: Starting %d APs: ", mp_naps);
2232         /* start each AP */
2233         for (x = 1; x <= mp_naps; ++x) {
2234
2235                 /* This is a bit verbose, it will go away soon.  */
2236
2237                 /* first page of AP's private space */
2238                 pg = x * x86_64_btop(sizeof(struct privatespace));
2239
2240                 /* allocate new private data page(s) */
2241                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
2242                                 MDGLOBALDATA_BASEALLOC_SIZE);
2243
2244                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
2245                 bzero(gd, sizeof(*gd));
2246                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
2247
2248                 /* prime data page for it to use */
2249                 mi_gdinit(&gd->mi, x);
2250                 cpu_gdinit(gd, x);
2251                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
2252                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
2253
2254                 /* setup a vector to our boot code */
2255                 *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2256                 *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
2257                 outb(CMOS_REG, BIOS_RESET);
2258                 outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2259
2260                 /*
2261                  * Setup the AP boot stack
2262                  */
2263                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
2264                 bootAP = x;
2265
2266                 /* attempt to start the Application Processor */
2267                 CHECK_INIT(99); /* setup checkpoints */
2268                 if (!start_ap(gd, boot_addr, smibest)) {
2269                         kprintf("\nAP #%d (PHY# %d) failed!\n",
2270                                 x, CPU_TO_ID(x));
2271                         CHECK_PRINT("trace");   /* show checkpoints */
2272                         /* better panic as the AP may be running loose */
2273                         kprintf("panic y/n? [y] ");
2274                         if (cngetc() != 'n')
2275                                 panic("bye-bye");
2276                 }
2277                 CHECK_PRINT("trace");           /* show checkpoints */
2278
2279                 /* record its version info */
2280                 cpu_apic_versions[x] = cpu_apic_versions[0];
2281         }
2282
2283         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
2284         ncpus = x;
2285
2286         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
2287         for (shift = 0; (1 << shift) <= ncpus; ++shift)
2288                 ;
2289         --shift;
2290         ncpus2_shift = shift;
2291         ncpus2 = 1 << shift;
2292         ncpus2_mask = ncpus2 - 1;
2293
2294         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
2295         if ((1 << shift) < ncpus)
2296                 ++shift;
2297         ncpus_fit = 1 << shift;
2298         ncpus_fit_mask = ncpus_fit - 1;
2299
2300         /* build our map of 'other' CPUs */
2301         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
2302         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
2303         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
2304
2305         /* fill in our (BSP) APIC version */
2306         cpu_apic_versions[0] = lapic->version;
2307
2308         /* restore the warmstart vector */
2309         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
2310         outb(CMOS_REG, BIOS_RESET);
2311         outb(CMOS_DATA, mpbiosreason);
2312
2313         /*
2314          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
2315          * up, clean out the P==V mapping we did earlier.
2316          */
2317         pmap_set_opt();
2318
2319         /* number of APs actually started */
2320         return ncpus - 1;
2321 }
2322
2323
2324 /*
2325  * load the 1st level AP boot code into base memory.
2326  */
2327
2328 /* targets for relocation */
2329 extern void bigJump(void);
2330 extern void bootCodeSeg(void);
2331 extern void bootDataSeg(void);
2332 extern void MPentry(void);
2333 extern u_int MP_GDT;
2334 extern u_int mp_gdtbase;
2335
2336 #if 0
2337
2338 static void
2339 install_ap_tramp(u_int boot_addr)
2340 {
2341         int     x;
2342         int     size = *(int *) ((u_long) & bootMP_size);
2343         u_char *src = (u_char *) ((u_long) bootMP);
2344         u_char *dst = (u_char *) boot_addr + KERNBASE;
2345         u_int   boot_base = (u_int) bootMP;
2346         u_int8_t *dst8;
2347         u_int16_t *dst16;
2348         u_int32_t *dst32;
2349
2350         POSTCODE(INSTALL_AP_TRAMP_POST);
2351
2352         for (x = 0; x < size; ++x)
2353                 *dst++ = *src++;
2354
2355         /*
2356          * modify addresses in code we just moved to basemem. unfortunately we
2357          * need fairly detailed info about mpboot.s for this to work.  changes
2358          * to mpboot.s might require changes here.
2359          */
2360
2361         /* boot code is located in KERNEL space */
2362         dst = (u_char *) boot_addr + KERNBASE;
2363
2364         /* modify the lgdt arg */
2365         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
2366         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
2367
2368         /* modify the ljmp target for MPentry() */
2369         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
2370         *dst32 = ((u_int) MPentry - KERNBASE);
2371
2372         /* modify the target for boot code segment */
2373         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
2374         dst8 = (u_int8_t *) (dst16 + 1);
2375         *dst16 = (u_int) boot_addr & 0xffff;
2376         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2377
2378         /* modify the target for boot data segment */
2379         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
2380         dst8 = (u_int8_t *) (dst16 + 1);
2381         *dst16 = (u_int) boot_addr & 0xffff;
2382         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2383 }
2384
2385 #endif
2386
2387 /*
2388  * This function starts the AP (application processor) identified
2389  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
2390  * to accomplish this.  This is necessary because of the nuances
2391  * of the different hardware we might encounter.  It ain't pretty,
2392  * but it seems to work.
2393  *
2394  * NOTE: eventually an AP gets to ap_init(), which is called just
2395  * before the AP goes into the LWKT scheduler's idle loop.
2396  */
2397 static int
2398 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
2399 {
2400         int     physical_cpu;
2401         int     vector;
2402         u_long  icr_lo, icr_hi;
2403
2404         POSTCODE(START_AP_POST);
2405
2406         /* get the PHYSICAL APIC ID# */
2407         physical_cpu = CPU_TO_ID(gd->mi.gd_cpuid);
2408
2409         /* calculate the vector */
2410         vector = (boot_addr >> 12) & 0xff;
2411
2412         /* We don't want anything interfering */
2413         cpu_disable_intr();
2414
2415         /* Make sure the target cpu sees everything */
2416         wbinvd();
2417
2418         /*
2419          * Try to detect when a SMI has occurred, wait up to 200ms.
2420          *
2421          * If a SMI occurs during an AP reset but before we issue
2422          * the STARTUP command, the AP may brick.  To work around
2423          * this problem we hold off doing the AP startup until
2424          * after we have detected the SMI.  Hopefully another SMI
2425          * will not occur before we finish the AP startup.
2426          *
2427          * Retries don't seem to help.  SMIs have a window of opportunity
2428          * and if USB->legacy keyboard emulation is enabled in the BIOS
2429          * the interrupt rate can be quite high.
2430          *
2431          * NOTE: Don't worry about the L1 cache load, it might bloat
2432          *       ldelta a little but ndelta will be so huge when the SMI
2433          *       occurs the detection logic will still work fine.
2434          */
2435         if (smibest) {
2436                 set_apic_timer(200000);
2437                 smitest();
2438         }
2439
2440         /*
2441          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
2442          * and running the target CPU. OR this INIT IPI might be latched (P5
2443          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
2444          * ignored.
2445          *
2446          * see apic/apicreg.h for icr bit definitions.
2447          *
2448          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
2449          */
2450
2451         /*
2452          * Setup the address for the target AP.  We can setup
2453          * icr_hi once and then just trigger operations with
2454          * icr_lo.
2455          */
2456         icr_hi = lapic->icr_hi & ~APIC_ID_MASK;
2457         icr_hi |= (physical_cpu << 24);
2458         icr_lo = lapic->icr_lo & 0xfff00000;
2459         lapic->icr_hi = icr_hi;
2460
2461         /*
2462          * Do an INIT IPI: assert RESET
2463          *
2464          * Use edge triggered mode to assert INIT
2465          */
2466         lapic->icr_lo = icr_lo | 0x00004500;
2467         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2468                  /* spin */ ;
2469
2470         /*
2471          * The spec calls for a 10ms delay but we may have to use a
2472          * MUCH lower delay to avoid bricking an AP due to a fast SMI
2473          * interrupt.  We have other loops here too and dividing by 2
2474          * doesn't seem to be enough even after subtracting 350us,
2475          * so we divide by 4.
2476          *
2477          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
2478          * interrupt was detected we use the full 10ms.
2479          */
2480         if (smibest == 0)
2481                 u_sleep(10000);
2482         else if (smibest < 150 * 4 + 350)
2483                 u_sleep(150);
2484         else if ((smibest - 350) / 4 < 10000)
2485                 u_sleep((smibest - 350) / 4);
2486         else
2487                 u_sleep(10000);
2488
2489         /*
2490          * Do an INIT IPI: deassert RESET
2491          *
2492          * Use level triggered mode to deassert.  It is unclear
2493          * why we need to do this.
2494          */
2495         lapic->icr_lo = icr_lo | 0x00008500;
2496         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2497                  /* spin */ ;
2498         u_sleep(150);                           /* wait 150us */
2499
2500         /*
2501          * Next we do a STARTUP IPI: the previous INIT IPI might still be
2502          * latched, (P5 bug) this 1st STARTUP would then terminate
2503          * immediately, and the previously started INIT IPI would continue. OR
2504          * the previous INIT IPI has already run. and this STARTUP IPI will
2505          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
2506          * will run.
2507          */
2508         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2509         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2510                  /* spin */ ;
2511         u_sleep(200);           /* wait ~200uS */
2512
2513         /*
2514          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
2515          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
2516          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
2517          * recognized after hardware RESET or INIT IPI.
2518          */
2519         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2520         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2521                  /* spin */ ;
2522
2523         /* Resume normal operation */
2524         cpu_enable_intr();
2525
2526         /* wait for it to start, see ap_init() */
2527         set_apic_timer(5000000);/* == 5 seconds */
2528         while (read_apic_timer()) {
2529                 if (smp_startup_mask & CPUMASK(gd->mi.gd_cpuid))
2530                         return 1;       /* return SUCCESS */
2531         }
2532
2533         return 0;               /* return FAILURE */
2534 }
2535
2536 static
2537 int
2538 smitest(void)
2539 {
2540         int64_t ltsc;
2541         int64_t ntsc;
2542         int64_t ldelta;
2543         int64_t ndelta;
2544         int count;
2545
2546         ldelta = 0;
2547         ndelta = 0;
2548         while (read_apic_timer()) {
2549                 ltsc = rdtsc();
2550                 for (count = 0; count < 100; ++count)
2551                         ntsc = rdtsc(); /* force loop to occur */
2552                 if (ldelta) {
2553                         ndelta = ntsc - ltsc;
2554                         if (ldelta > ndelta)
2555                                 ldelta = ndelta;
2556                         if (ndelta > ldelta * 2)
2557                                 break;
2558                 } else {
2559                         ldelta = ntsc - ltsc;
2560                 }
2561         }
2562         return(read_apic_timer());
2563 }
2564
2565 /*
2566  * Synchronously flush the TLB on all other CPU's.  The current cpu's
2567  * TLB is not flushed.  If the caller wishes to flush the current cpu's
2568  * TLB the caller must call cpu_invltlb() in addition to smp_invltlb().
2569  *
2570  * NOTE: If for some reason we were unable to start all cpus we cannot
2571  *       safely use broadcast IPIs.
2572  */
2573
2574 static cpumask_t smp_invltlb_req;
2575
2576 #define SMP_INVLTLB_DEBUG
2577
2578 void
2579 smp_invltlb(void)
2580 {
2581 #ifdef SMP
2582         struct mdglobaldata *md = mdcpu;
2583 #ifdef SMP_INVLTLB_DEBUG
2584         long count = 0;
2585         long xcount = 0;
2586 #endif
2587
2588         crit_enter_gd(&md->mi);
2589         md->gd_invltlb_ret = 0;
2590         ++md->mi.gd_cnt.v_smpinvltlb;
2591         atomic_set_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
2592 #ifdef SMP_INVLTLB_DEBUG
2593 again:
2594 #endif
2595         if (smp_startup_mask == smp_active_mask) {
2596                 all_but_self_ipi(XINVLTLB_OFFSET);
2597         } else {
2598                 selected_apic_ipi(smp_active_mask & ~md->mi.gd_cpumask,
2599                                   XINVLTLB_OFFSET, APIC_DELMODE_FIXED);
2600         }
2601
2602 #ifdef SMP_INVLTLB_DEBUG
2603         if (xcount)
2604                 kprintf("smp_invltlb: ipi sent\n");
2605 #endif
2606         while ((md->gd_invltlb_ret & smp_active_mask & ~md->mi.gd_cpumask) !=
2607                (smp_active_mask & ~md->mi.gd_cpumask)) {
2608                 cpu_mfence();
2609                 cpu_pause();
2610 #ifdef SMP_INVLTLB_DEBUG
2611                 /* DEBUGGING */
2612                 if (++count == 400000000) {
2613                         print_backtrace(-1);
2614                         kprintf("smp_invltlb: endless loop %08lx %08lx, "
2615                                 "rflags %016jx retry",
2616                               (long)md->gd_invltlb_ret,
2617                               (long)smp_invltlb_req,
2618                               (intmax_t)read_rflags());
2619                         __asm __volatile ("sti");
2620                         ++xcount;
2621                         if (xcount > 2)
2622                                 lwkt_process_ipiq();
2623                         if (xcount > 3) {
2624                                 int bcpu = BSFCPUMASK(~md->gd_invltlb_ret &
2625                                                       ~md->mi.gd_cpumask &
2626                                                       smp_active_mask);
2627                                 globaldata_t xgd;
2628
2629                                 kprintf("bcpu %d\n", bcpu);
2630                                 xgd = globaldata_find(bcpu);
2631                                 kprintf("thread %p %s\n", xgd->gd_curthread, xgd->gd_curthread->td_comm);
2632                         }
2633                         if (xcount > 5)
2634                                 Debugger("giving up");
2635                         count = 0;
2636                         goto again;
2637                 }
2638 #endif
2639         }
2640         atomic_clear_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
2641         crit_exit_gd(&md->mi);
2642 #endif
2643 }
2644
2645 #ifdef SMP
2646
2647 /*
2648  * Called from Xinvltlb assembly with interrupts disabled.  We didn't
2649  * bother to bump the critical section count or nested interrupt count
2650  * so only do very low level operations here.
2651  */
2652 void
2653 smp_invltlb_intr(void)
2654 {
2655         struct mdglobaldata *md = mdcpu;
2656         struct mdglobaldata *omd;
2657         cpumask_t mask;
2658         int cpu;
2659
2660         cpu_mfence();
2661         mask = smp_invltlb_req;
2662         cpu_invltlb();
2663         while (mask) {
2664                 cpu = BSFCPUMASK(mask);
2665                 mask &= ~CPUMASK(cpu);
2666                 omd = (struct mdglobaldata *)globaldata_find(cpu);
2667                 atomic_set_cpumask(&omd->gd_invltlb_ret, md->mi.gd_cpumask);
2668         }
2669 }
2670
2671 #endif
2672
2673 /*
2674  * When called the executing CPU will send an IPI to all other CPUs
2675  *  requesting that they halt execution.
2676  *
2677  * Usually (but not necessarily) called with 'other_cpus' as its arg.
2678  *
2679  *  - Signals all CPUs in map to stop.
2680  *  - Waits for each to stop.
2681  *
2682  * Returns:
2683  *  -1: error
2684  *   0: NA
2685  *   1: ok
2686  *
2687  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
2688  *            from executing at same time.
2689  */
2690 int
2691 stop_cpus(cpumask_t map)
2692 {
2693         map &= smp_active_mask;
2694
2695         /* send the Xcpustop IPI to all CPUs in map */
2696         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
2697
2698         while ((stopped_cpus & map) != map)
2699                 /* spin */ ;
2700
2701         return 1;
2702 }
2703
2704
2705 /*
2706  * Called by a CPU to restart stopped CPUs.
2707  *
2708  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
2709  *
2710  *  - Signals all CPUs in map to restart.
2711  *  - Waits for each to restart.
2712  *
2713  * Returns:
2714  *  -1: error
2715  *   0: NA
2716  *   1: ok
2717  */
2718 int
2719 restart_cpus(cpumask_t map)
2720 {
2721         /* signal other cpus to restart */
2722         started_cpus = map & smp_active_mask;
2723
2724         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
2725                 /* spin */ ;
2726
2727         return 1;
2728 }
2729
2730 /*
2731  * This is called once the mpboot code has gotten us properly relocated
2732  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
2733  * and when it returns the scheduler will call the real cpu_idle() main
2734  * loop for the idlethread.  Interrupts are disabled on entry and should
2735  * remain disabled at return.
2736  */
2737 void
2738 ap_init(void)
2739 {
2740         u_int   apic_id;
2741
2742         /*
2743          * Adjust smp_startup_mask to signal the BSP that we have started
2744          * up successfully.  Note that we do not yet hold the BGL.  The BSP
2745          * is waiting for our signal.
2746          *
2747          * We can't set our bit in smp_active_mask yet because we are holding
2748          * interrupts physically disabled and remote cpus could deadlock
2749          * trying to send us an IPI.
2750          */
2751         smp_startup_mask |= CPUMASK(mycpu->gd_cpuid);
2752         cpu_mfence();
2753
2754         /*
2755          * Interlock for finalization.  Wait until mp_finish is non-zero,
2756          * then get the MP lock.
2757          *
2758          * Note: We are in a critical section.
2759          *
2760          * Note: we are the idle thread, we can only spin.
2761          *
2762          * Note: The load fence is memory volatile and prevents the compiler
2763          * from improperly caching mp_finish, and the cpu from improperly
2764          * caching it.
2765          */
2766         while (mp_finish == 0)
2767                 cpu_lfence();
2768         while (try_mplock() == 0)
2769                 ;
2770
2771         if (cpu_feature & CPUID_TSC) {
2772                 /*
2773                  * The BSP is constantly updating tsc0_offset, figure out
2774                  * the relative difference to synchronize ktrdump.
2775                  */
2776                 tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
2777         }
2778
2779         /* BSP may have changed PTD while we're waiting for the lock */
2780         cpu_invltlb();
2781
2782 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
2783         lidt(&r_idt);
2784 #endif
2785
2786         /* Build our map of 'other' CPUs. */
2787         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
2788
2789         kprintf(" %d", mycpu->gd_cpuid);
2790
2791         /* A quick check from sanity claus */
2792         apic_id = (apic_id_to_logical[(lapic->id & 0xff000000) >> 24]);
2793         if (mycpu->gd_cpuid != apic_id) {
2794                 kprintf("SMP: cpuid = %d\n", mycpu->gd_cpuid);
2795                 kprintf("SMP: apic_id = %d lapicid %d\n",
2796                         apic_id, (lapic->id & 0xff000000) >> 24);
2797 #if JGXXX
2798                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
2799 #endif
2800                 panic("cpuid mismatch! boom!!");
2801         }
2802
2803         /* Initialize AP's local APIC for irq's */
2804         apic_initialize(FALSE);
2805
2806         /* Set memory range attributes for this CPU to match the BSP */
2807         mem_range_AP_init();
2808
2809         /*
2810          * Once we go active we must process any IPIQ messages that may
2811          * have been queued, because no actual IPI will occur until we
2812          * set our bit in the smp_active_mask.  If we don't the IPI
2813          * message interlock could be left set which would also prevent
2814          * further IPIs.
2815          *
2816          * The idle loop doesn't expect the BGL to be held and while
2817          * lwkt_switch() normally cleans things up this is a special case
2818          * because we returning almost directly into the idle loop.
2819          *
2820          * The idle thread is never placed on the runq, make sure
2821          * nothing we've done put it there.
2822          */
2823         KKASSERT(get_mplock_count(curthread) == 1);
2824         smp_active_mask |= CPUMASK(mycpu->gd_cpuid);
2825
2826         /*
2827          * Enable interrupts here.  idle_restore will also do it, but
2828          * doing it here lets us clean up any strays that got posted to
2829          * the CPU during the AP boot while we are still in a critical
2830          * section.
2831          */
2832         __asm __volatile("sti; pause; pause"::);
2833         bzero(mdcpu->gd_ipending, sizeof(mdcpu->gd_ipending));
2834
2835         initclocks_pcpu();      /* clock interrupts (via IPIs) */
2836         lwkt_process_ipiq();
2837
2838         /*
2839          * Releasing the mp lock lets the BSP finish up the SMP init
2840          */
2841         rel_mplock();
2842         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
2843 }
2844
2845 /*
2846  * Get SMP fully working before we start initializing devices.
2847  */
2848 static
2849 void
2850 ap_finish(void)
2851 {
2852         mp_finish = 1;
2853         if (bootverbose)
2854                 kprintf("Finish MP startup\n");
2855         if (cpu_feature & CPUID_TSC)
2856                 tsc0_offset = rdtsc();
2857         tsc_offsets[0] = 0;
2858         rel_mplock();
2859         while (smp_active_mask != smp_startup_mask) {
2860                 cpu_lfence();
2861                 if (cpu_feature & CPUID_TSC)
2862                         tsc0_offset = rdtsc();
2863         }
2864         while (try_mplock() == 0)
2865                 ;
2866         kprintf("\n");
2867         if (bootverbose) {
2868                 kprintf("Active CPU Mask: %016jx\n",
2869                         (uintmax_t)smp_active_mask);
2870         }
2871 }
2872
2873 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
2874
2875 void
2876 cpu_send_ipiq(int dcpu)
2877 {
2878         if (CPUMASK(dcpu) & smp_active_mask)
2879                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
2880 }
2881
2882 #if 0   /* single_apic_ipi_passive() not working yet */
2883 /*
2884  * Returns 0 on failure, 1 on success
2885  */
2886 int
2887 cpu_send_ipiq_passive(int dcpu)
2888 {
2889         int r = 0;
2890         if (CPUMASK(dcpu) & smp_active_mask) {
2891                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
2892                                         APIC_DELMODE_FIXED);
2893         }
2894         return(r);
2895 }
2896 #endif
2897
2898 static int
2899 mptable_bus_info_callback(void *xarg, const void *pos, int type)
2900 {
2901         struct mptable_bus_info *bus_info = xarg;
2902         const struct BUSENTRY *ent;
2903         struct mptable_bus *bus;
2904
2905         if (type != 1)
2906                 return 0;
2907
2908         ent = pos;
2909         TAILQ_FOREACH(bus, &bus_info->mbi_list, mb_link) {
2910                 if (bus->mb_id == ent->bus_id) {
2911                         kprintf("mptable_bus_info_alloc: duplicated bus id "
2912                                 "(%d)\n", bus->mb_id);
2913                         return EINVAL;
2914                 }
2915         }
2916
2917         bus = NULL;
2918         if (strncmp(ent->bus_type, "PCI", 3) == 0) {
2919                 bus = kmalloc(sizeof(*bus), M_TEMP, M_WAITOK | M_ZERO);
2920                 bus->mb_type = MPTABLE_BUS_PCI;
2921         } else if (strncmp(ent->bus_type, "ISA", 3) == 0) {
2922                 bus = kmalloc(sizeof(*bus), M_TEMP, M_WAITOK | M_ZERO);
2923                 bus->mb_type = MPTABLE_BUS_ISA;
2924         }
2925
2926         if (bus != NULL) {
2927                 bus->mb_id = ent->bus_id;
2928                 TAILQ_INSERT_TAIL(&bus_info->mbi_list, bus, mb_link);
2929         }
2930         return 0;
2931 }
2932
2933 static void
2934 mptable_bus_info_alloc(const mpcth_t cth, struct mptable_bus_info *bus_info)
2935 {
2936         int error;
2937
2938         bzero(bus_info, sizeof(*bus_info));
2939         TAILQ_INIT(&bus_info->mbi_list);
2940
2941         error = mptable_iterate_entries(cth, mptable_bus_info_callback, bus_info);
2942         if (error)
2943                 mptable_bus_info_free(bus_info);
2944 }
2945
2946 static void
2947 mptable_bus_info_free(struct mptable_bus_info *bus_info)
2948 {
2949         struct mptable_bus *bus;
2950
2951         while ((bus = TAILQ_FIRST(&bus_info->mbi_list)) != NULL) {
2952                 TAILQ_REMOVE(&bus_info->mbi_list, bus, mb_link);
2953                 kfree(bus, M_TEMP);
2954         }
2955 }
2956
2957 struct mptable_lapic_cbarg1 {
2958         int     cpu_count;
2959         int     ht_fixup;
2960         u_int   ht_apicid_mask;
2961 };
2962
2963 static int
2964 mptable_lapic_pass1_callback(void *xarg, const void *pos, int type)
2965 {
2966         const struct PROCENTRY *ent;
2967         struct mptable_lapic_cbarg1 *arg = xarg;
2968
2969         if (type != 0)
2970                 return 0;
2971         ent = pos;
2972
2973         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
2974                 return 0;
2975
2976         arg->cpu_count++;
2977         if (ent->apic_id < 32) {
2978                 arg->ht_apicid_mask |= 1 << ent->apic_id;
2979         } else if (arg->ht_fixup) {
2980                 kprintf("MPTABLE: lapic id > 32, disable HTT fixup\n");
2981                 arg->ht_fixup = 0;
2982         }
2983         return 0;
2984 }
2985
2986 struct mptable_lapic_cbarg2 {
2987         int     cpu;
2988         int     logical_cpus;
2989         int     found_bsp;
2990 };
2991
2992 static int
2993 mptable_lapic_pass2_callback(void *xarg, const void *pos, int type)
2994 {
2995         const struct PROCENTRY *ent;
2996         struct mptable_lapic_cbarg2 *arg = xarg;
2997
2998         if (type != 0)
2999                 return 0;
3000         ent = pos;
3001
3002         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
3003                 KKASSERT(!arg->found_bsp);
3004                 arg->found_bsp = 1;
3005         }
3006
3007         if (processor_entry(ent, arg->cpu))
3008                 arg->cpu++;
3009
3010         if (arg->logical_cpus) {
3011                 struct PROCENTRY proc;
3012                 int i;
3013
3014                 /*
3015                  * Create fake mptable processor entries
3016                  * and feed them to processor_entry() to
3017                  * enumerate the logical CPUs.
3018                  */
3019                 bzero(&proc, sizeof(proc));
3020                 proc.type = 0;
3021                 proc.cpu_flags = PROCENTRY_FLAG_EN;
3022                 proc.apic_id = ent->apic_id;
3023
3024                 for (i = 1; i < arg->logical_cpus; i++) {
3025                         proc.apic_id++;
3026                         processor_entry(&proc, arg->cpu);
3027                         arg->cpu++;
3028                 }
3029         }
3030         return 0;
3031 }
3032
3033 static void
3034 mptable_imcr(struct mptable_pos *mpt)
3035 {
3036         /* record whether PIC or virtual-wire mode */
3037         machintr_setvar_simple(MACHINTR_VAR_IMCR_PRESENT,
3038                                mpt->mp_fps->mpfb2 & 0x80);
3039 }
3040
3041 static void
3042 mptable_lapic_default(void)
3043 {
3044         int ap_apicid, bsp_apicid;
3045
3046         mp_naps = 1; /* exclude BSP */
3047
3048         /* Map local apic before the id field is accessed */
3049         lapic_map(DEFAULT_APIC_BASE);
3050
3051         bsp_apicid = APIC_ID(lapic->id);
3052         ap_apicid = (bsp_apicid == 0) ? 1 : 0;
3053
3054         /* BSP */
3055         mp_set_cpuids(0, bsp_apicid);
3056         /* one and only AP */
3057         mp_set_cpuids(1, ap_apicid);
3058 }
3059
3060 /*
3061  * Configure:
3062  *     mp_naps
3063  *     ID_TO_CPU(N), APIC ID to logical CPU table
3064  *     CPU_TO_ID(N), logical CPU to APIC ID table
3065  */
3066 static void
3067 mptable_lapic_enumerate(struct lapic_enumerator *e)
3068 {
3069         struct mptable_pos mpt;
3070         struct mptable_lapic_cbarg1 arg1;
3071         struct mptable_lapic_cbarg2 arg2;
3072         mpcth_t cth;
3073         int error, logical_cpus = 0;
3074         vm_offset_t lapic_addr;
3075
3076         if (mptable_use_default) {
3077                 mptable_lapic_default();
3078                 return;
3079         }
3080
3081         error = mptable_map(&mpt);
3082         if (error)
3083                 panic("mptable_lapic_enumerate mptable_map failed\n");
3084         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3085
3086         cth = mpt.mp_cth;
3087
3088         /* Save local apic address */
3089         lapic_addr = (vm_offset_t)cth->apic_address;
3090         KKASSERT(lapic_addr != 0);
3091
3092         /*
3093          * Find out how many CPUs do we have
3094          */
3095         bzero(&arg1, sizeof(arg1));
3096         arg1.ht_fixup = 1; /* Apply ht fixup by default */
3097
3098         error = mptable_iterate_entries(cth,
3099                     mptable_lapic_pass1_callback, &arg1);
3100         if (error)
3101                 panic("mptable_iterate_entries(lapic_pass1) failed\n");
3102         KKASSERT(arg1.cpu_count != 0);
3103
3104         /* See if we need to fixup HT logical CPUs. */
3105         if (arg1.ht_fixup) {
3106                 logical_cpus = mptable_hyperthread_fixup(arg1.ht_apicid_mask,
3107                                                          arg1.cpu_count);
3108                 if (logical_cpus != 0)
3109                         arg1.cpu_count *= logical_cpus;
3110         }
3111         mp_naps = arg1.cpu_count;
3112
3113         /* Qualify the numbers again, after possible HT fixup */
3114         if (mp_naps > MAXCPU) {
3115                 kprintf("Warning: only using %d of %d available CPUs!\n",
3116                         MAXCPU, mp_naps);
3117                 DELAY(1000000);
3118                 mp_naps = MAXCPU;
3119         }
3120
3121         --mp_naps;      /* subtract the BSP */
3122
3123         /*
3124          * Link logical CPU id to local apic id
3125          */
3126         bzero(&arg2, sizeof(arg2));
3127         arg2.cpu = 1;
3128         arg2.logical_cpus = logical_cpus;
3129
3130         error = mptable_iterate_entries(cth,
3131                     mptable_lapic_pass2_callback, &arg2);
3132         if (error)
3133                 panic("mptable_iterate_entries(lapic_pass2) failed\n");
3134         KKASSERT(arg2.found_bsp);
3135
3136         /* Map local apic */
3137         lapic_map(lapic_addr);
3138
3139         mptable_unmap(&mpt);
3140 }
3141
3142 struct mptable_lapic_probe_cbarg {
3143         int     cpu_count;
3144         int     found_bsp;
3145 };
3146
3147 static int
3148 mptable_lapic_probe_callback(void *xarg, const void *pos, int type)
3149 {
3150         const struct PROCENTRY *ent;
3151         struct mptable_lapic_probe_cbarg *arg = xarg;
3152
3153         if (type != 0)
3154                 return 0;
3155         ent = pos;
3156
3157         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
3158                 return 0;
3159         arg->cpu_count++;
3160
3161         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
3162                 if (arg->found_bsp) {
3163                         kprintf("more than one BSP in base MP table\n");
3164                         return EINVAL;
3165                 }
3166                 arg->found_bsp = 1;
3167         }
3168         return 0;
3169 }
3170
3171 static int
3172 mptable_lapic_probe(struct lapic_enumerator *e)
3173 {
3174         struct mptable_pos mpt;
3175         struct mptable_lapic_probe_cbarg arg;
3176         mpcth_t cth;
3177         int error;
3178
3179         if (mptable_fps_phyaddr == 0)
3180                 return ENXIO;
3181
3182         if (mptable_use_default)
3183                 return 0;
3184
3185         error = mptable_map(&mpt);
3186         if (error)
3187                 return error;
3188         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3189
3190         error = EINVAL;
3191         cth = mpt.mp_cth;
3192
3193         if (cth->apic_address == 0)
3194                 goto done;
3195
3196         bzero(&arg, sizeof(arg));
3197         error = mptable_iterate_entries(cth,
3198                     mptable_lapic_probe_callback, &arg);
3199         if (!error) {
3200                 if (arg.cpu_count == 0) {
3201                         kprintf("MP table contains no processor entries\n");
3202                         error = EINVAL;
3203                 } else if (!arg.found_bsp) {
3204                         kprintf("MP table does not contains BSP entry\n");
3205                         error = EINVAL;
3206                 }
3207         }
3208 done:
3209         mptable_unmap(&mpt);
3210         return error;
3211 }
3212
3213 static struct lapic_enumerator  mptable_lapic_enumerator = {
3214         .lapic_prio = LAPIC_ENUM_PRIO_MPTABLE,
3215         .lapic_probe = mptable_lapic_probe,
3216         .lapic_enumerate = mptable_lapic_enumerate
3217 };
3218
3219 static void
3220 mptable_lapic_enum_register(void)
3221 {
3222         lapic_enumerator_register(&mptable_lapic_enumerator);
3223 }
3224 SYSINIT(mptable_lapic, SI_BOOT2_PRESMP, SI_ORDER_ANY,
3225         mptable_lapic_enum_register, 0);
3226
3227 static int
3228 mptable_ioapic_list_callback(void *xarg, const void *pos, int type)
3229 {
3230         const struct IOAPICENTRY *ent;
3231         struct mptable_ioapic *nioapic, *ioapic;
3232
3233         if (type != 2)
3234                 return 0;
3235         ent = pos;
3236
3237         if ((ent->apic_flags & IOAPICENTRY_FLAG_EN) == 0)
3238                 return 0;
3239
3240         if (ent->apic_address == 0) {
3241                 kprintf("mptable_ioapic_create_list: zero IOAPIC addr\n");
3242                 return EINVAL;
3243         }
3244
3245         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3246                 if (ioapic->mio_apic_id == ent->apic_id) {
3247                         kprintf("mptable_ioapic_create_list: duplicated "
3248                                 "apic id %d\n", ioapic->mio_apic_id);
3249                         return EINVAL;
3250                 }
3251                 if (ioapic->mio_addr == ent->apic_address) {
3252                         kprintf("mptable_ioapic_create_list: overlapped "
3253                                 "IOAPIC addr 0x%08x", ioapic->mio_addr);
3254                         return EINVAL;
3255                 }
3256         }
3257
3258         nioapic = kmalloc(sizeof(*nioapic), M_DEVBUF, M_WAITOK | M_ZERO);
3259         nioapic->mio_apic_id = ent->apic_id;
3260         nioapic->mio_addr = ent->apic_address;
3261
3262         /*
3263          * Create IOAPIC list in ascending order of APIC ID
3264          */
3265         TAILQ_FOREACH_REVERSE(ioapic, &mptable_ioapic_list,
3266             mptable_ioapic_list, mio_link) {
3267                 if (nioapic->mio_apic_id > ioapic->mio_apic_id) {
3268                         TAILQ_INSERT_AFTER(&mptable_ioapic_list,
3269                             ioapic, nioapic, mio_link);
3270                         break;
3271                 }
3272         }
3273         if (ioapic == NULL)
3274                 TAILQ_INSERT_HEAD(&mptable_ioapic_list, nioapic, mio_link);
3275
3276         return 0;
3277 }
3278
3279 static void
3280 mptable_ioapic_create_list(void)
3281 {
3282         struct mptable_ioapic *ioapic;
3283         struct mptable_pos mpt;
3284         int idx, error;
3285
3286         if (mptable_fps_phyaddr == 0)
3287                 return;
3288
3289         if (mptable_use_default) {
3290                 ioapic = kmalloc(sizeof(*ioapic), M_DEVBUF, M_WAITOK | M_ZERO);
3291                 ioapic->mio_idx = 0;
3292                 ioapic->mio_apic_id = 0;        /* NOTE: any value is ok here */
3293                 ioapic->mio_addr = 0xfec00000;  /* XXX magic number */
3294
3295                 TAILQ_INSERT_HEAD(&mptable_ioapic_list, ioapic, mio_link);
3296                 return;
3297         }
3298
3299         error = mptable_map(&mpt);
3300         if (error)
3301                 panic("mptable_ioapic_create_list: mptable_map failed\n");
3302         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3303
3304         error = mptable_iterate_entries(mpt.mp_cth,
3305                     mptable_ioapic_list_callback, NULL);
3306         if (error) {
3307                 while ((ioapic = TAILQ_FIRST(&mptable_ioapic_list)) != NULL) {
3308                         TAILQ_REMOVE(&mptable_ioapic_list, ioapic, mio_link);
3309                         kfree(ioapic, M_DEVBUF);
3310                 }
3311                 goto done;
3312         }
3313
3314         /*
3315          * Assign index number for each IOAPIC
3316          */
3317         idx = 0;
3318         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3319                 ioapic->mio_idx = idx;
3320                 ++idx;
3321         }
3322 done:
3323         mptable_unmap(&mpt);
3324 }
3325 SYSINIT(mptable_ioapic_list, SI_BOOT2_PRESMP, SI_ORDER_SECOND,
3326         mptable_ioapic_create_list, 0);
3327
3328 static int
3329 mptable_pci_int_callback(void *xarg, const void *pos, int type)
3330 {
3331         const struct mptable_bus_info *bus_info = xarg;
3332         const struct mptable_ioapic *ioapic;
3333         const struct mptable_bus *bus;
3334         struct mptable_pci_int *pci_int;
3335         const struct INTENTRY *ent;
3336         int pci_pin, pci_dev;
3337
3338         if (type != 3)
3339                 return 0;
3340         ent = pos;
3341
3342         if (ent->int_type != 0)
3343                 return 0;
3344
3345         TAILQ_FOREACH(bus, &bus_info->mbi_list, mb_link) {
3346                 if (bus->mb_type == MPTABLE_BUS_PCI &&
3347                     bus->mb_id == ent->src_bus_id)
3348                         break;
3349         }
3350         if (bus == NULL)
3351                 return 0;
3352
3353         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3354                 if (ioapic->mio_apic_id == ent->dst_apic_id)
3355                         break;
3356         }
3357         if (ioapic == NULL) {
3358                 kprintf("MPTABLE: warning PCI int dst apic id %d "
3359                         "does not exist\n", ent->dst_apic_id);
3360                 return 0;
3361         }
3362
3363         pci_pin = ent->src_bus_irq & 0x3;
3364         pci_dev = (ent->src_bus_irq >> 2) & 0x1f;
3365
3366         TAILQ_FOREACH(pci_int, &mptable_pci_int_list, mpci_link) {
3367                 if (pci_int->mpci_bus == ent->src_bus_id &&
3368                     pci_int->mpci_dev == pci_dev &&
3369                     pci_int->mpci_pin == pci_pin) {
3370                         if (pci_int->mpci_ioapic_idx == ioapic->mio_idx &&
3371                             pci_int->mpci_ioapic_pin == ent->dst_apic_int) {
3372                                 kprintf("MPTABLE: warning duplicated "
3373                                         "PCI int entry for "
3374                                         "bus %d, dev %d, pin %d\n",
3375                                         pci_int->mpci_bus,
3376                                         pci_int->mpci_dev,
3377                                         pci_int->mpci_pin);
3378                                 return 0;
3379                         } else {
3380                                 kprintf("mptable_pci_int_register: "
3381                                         "conflict PCI int entry for "
3382                                         "bus %d, dev %d, pin %d, "
3383                                         "IOAPIC %d.%d -> %d.%d\n",
3384                                         pci_int->mpci_bus,
3385                                         pci_int->mpci_dev,
3386                                         pci_int->mpci_pin,
3387                                         pci_int->mpci_ioapic_idx,
3388                                         pci_int->mpci_ioapic_pin,
3389                                         ioapic->mio_idx,
3390                                         ent->dst_apic_int);
3391                                 return EINVAL;
3392                         }
3393                 }
3394         }
3395
3396         pci_int = kmalloc(sizeof(*pci_int), M_DEVBUF, M_WAITOK | M_ZERO);
3397
3398         pci_int->mpci_bus = ent->src_bus_id;
3399         pci_int->mpci_dev = pci_dev;
3400         pci_int->mpci_pin = pci_pin;
3401         pci_int->mpci_ioapic_idx = ioapic->mio_idx;
3402         pci_int->mpci_ioapic_pin = ent->dst_apic_int;
3403
3404         TAILQ_INSERT_TAIL(&mptable_pci_int_list, pci_int, mpci_link);
3405
3406         return 0;
3407 }
3408
3409 static void
3410 mptable_pci_int_register(void)
3411 {
3412         struct mptable_bus_info bus_info;
3413         const struct mptable_bus *bus;
3414         struct mptable_pci_int *pci_int;
3415         struct mptable_pos mpt;
3416         int error, force_pci0, npcibus;
3417         mpcth_t cth;
3418
3419         if (mptable_fps_phyaddr == 0)
3420                 return;
3421
3422         if (mptable_use_default)
3423                 return;
3424
3425         if (TAILQ_EMPTY(&mptable_ioapic_list))
3426                 return;
3427
3428         error = mptable_map(&mpt);
3429         if (error)
3430                 panic("mptable_pci_int_register: mptable_map failed\n");
3431         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3432
3433         cth = mpt.mp_cth;
3434
3435         mptable_bus_info_alloc(cth, &bus_info);
3436         if (TAILQ_EMPTY(&bus_info.mbi_list))
3437                 goto done;
3438
3439         npcibus = 0;
3440         TAILQ_FOREACH(bus, &bus_info.mbi_list, mb_link) {
3441                 if (bus->mb_type == MPTABLE_BUS_PCI)
3442                         ++npcibus;
3443         }
3444         if (npcibus == 0) {
3445                 mptable_bus_info_free(&bus_info);
3446                 goto done;
3447         } else if (npcibus == 1) {
3448                 force_pci0 = 1;
3449         }
3450
3451         error = mptable_iterate_entries(cth,
3452                     mptable_pci_int_callback, &bus_info);
3453
3454         mptable_bus_info_free(&bus_info);
3455
3456         if (error) {
3457                 while ((pci_int = TAILQ_FIRST(&mptable_pci_int_list)) != NULL) {
3458                         TAILQ_REMOVE(&mptable_pci_int_list, pci_int, mpci_link);
3459                         kfree(pci_int, M_DEVBUF);
3460                 }
3461                 goto done;
3462         }
3463
3464         if (force_pci0) {
3465                 TAILQ_FOREACH(pci_int, &mptable_pci_int_list, mpci_link)
3466                         pci_int->mpci_bus = 0;
3467         }
3468 done:
3469         mptable_unmap(&mpt);
3470 }
3471 SYSINIT(mptable_pci, SI_BOOT2_PRESMP, SI_ORDER_ANY,
3472         mptable_pci_int_register, 0);
3473
3474 struct mptable_ioapic_probe_cbarg {
3475         const struct mptable_bus_info *bus_info;
3476 };
3477
3478 static int
3479 mptable_ioapic_probe_callback(void *xarg, const void *pos, int type)
3480 {
3481         struct mptable_ioapic_probe_cbarg *arg = xarg;
3482         const struct mptable_ioapic *ioapic;
3483         const struct mptable_bus *bus;
3484         const struct INTENTRY *ent;
3485
3486         if (type != 3)
3487                 return 0;
3488         ent = pos;
3489
3490         if (ent->int_type != 0)
3491                 return 0;
3492
3493         TAILQ_FOREACH(bus, &arg->bus_info->mbi_list, mb_link) {
3494                 if (bus->mb_type == MPTABLE_BUS_ISA &&
3495                     bus->mb_id == ent->src_bus_id)
3496                         break;
3497         }
3498         if (bus == NULL)
3499                 return 0;
3500
3501         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3502                 if (ioapic->mio_apic_id == ent->dst_apic_id)
3503                         break;
3504         }
3505         if (ioapic == NULL) {
3506                 kprintf("MPTABLE: warning ISA int dst apic id %d "
3507                         "does not exist\n", ent->dst_apic_id);
3508                 return 0;
3509         }
3510
3511         /* XXX magic number */
3512         if (ent->src_bus_irq >= 16) {
3513                 kprintf("mptable_ioapic_probe: invalid ISA irq (%d)\n",
3514                         ent->src_bus_irq);
3515                 return EINVAL;
3516         }
3517         return 0;
3518 }
3519
3520 static int
3521 mptable_ioapic_probe(struct ioapic_enumerator *e)
3522 {
3523         struct mptable_ioapic_probe_cbarg arg;
3524         struct mptable_bus_info bus_info;
3525         struct mptable_pos mpt;
3526         mpcth_t cth;
3527         int error;
3528
3529         if (mptable_fps_phyaddr == 0)
3530                 return ENXIO;
3531
3532         if (mptable_use_default)
3533                 return 0;
3534
3535         if (TAILQ_EMPTY(&mptable_ioapic_list))
3536                 return ENXIO;
3537
3538         error = mptable_map(&mpt);
3539         if (error)
3540                 panic("mptable_ioapic_probe: mptable_map failed\n");
3541         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3542
3543         cth = mpt.mp_cth;
3544
3545         mptable_bus_info_alloc(cth, &bus_info);
3546
3547         bzero(&arg, sizeof(arg));
3548         arg.bus_info = &bus_info;
3549
3550         error = mptable_iterate_entries(cth,
3551                     mptable_ioapic_probe_callback, &arg);
3552
3553         mptable_bus_info_free(&bus_info);
3554         mptable_unmap(&mpt);
3555
3556         return error;
3557 }
3558
3559 struct mptable_ioapic_int_cbarg {
3560         const struct mptable_bus_info *bus_info;
3561         int     ioapic_nint;
3562 };
3563
3564 static int
3565 mptable_ioapic_int_callback(void *xarg, const void *pos, int type)
3566 {
3567         struct mptable_ioapic_int_cbarg *arg = xarg;
3568         const struct mptable_bus *bus;
3569         const struct INTENTRY *ent;
3570
3571         if (type != 3)
3572                 return 0;
3573
3574         arg->ioapic_nint++;
3575
3576         ent = pos;
3577         if (ent->int_type != 0)
3578                 return 0;
3579
3580         TAILQ_FOREACH(bus, &arg->bus_info->mbi_list, mb_link) {
3581                 if (bus->mb_type == MPTABLE_BUS_ISA &&
3582                     bus->mb_id == ent->src_bus_id)
3583                         break;
3584         }
3585         if (bus == NULL)
3586                 return 0;
3587
3588         /* XXX rough estimation */
3589         if (ent->src_bus_irq != ent->dst_apic_int) {
3590                 if (bootverbose) {
3591                         kprintf("MPTABLE: INTSRC irq %d -> GSI %d\n",
3592                                 ent->src_bus_irq, ent->dst_apic_int);
3593                 }
3594         }
3595         return 0;
3596 }
3597
3598 static void
3599 mptable_ioapic_enumerate(struct ioapic_enumerator *e)
3600 {
3601         struct mptable_bus_info bus_info;
3602         struct mptable_ioapic *ioapic;
3603         struct mptable_pos mpt;
3604         mpcth_t cth;
3605         int error;
3606
3607         KKASSERT(mptable_fps_phyaddr != 0);
3608         KKASSERT(!TAILQ_EMPTY(&mptable_ioapic_list));
3609
3610         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3611                 if (!ioapic_use_old) {
3612                         const struct mptable_ioapic *prev_ioapic;
3613                         uint32_t ver;
3614                         void *addr;
3615
3616                         addr = ioapic_map(ioapic->mio_addr);
3617
3618                         ver = ioapic_read(addr, IOAPIC_VER);
3619                         ioapic->mio_npin = ((ver & IOART_VER_MAXREDIR)
3620                                             >> MAXREDIRSHIFT) + 1;
3621
3622                         prev_ioapic = TAILQ_PREV(ioapic,
3623                                         mptable_ioapic_list, mio_link);
3624                         if (prev_ioapic == NULL) {
3625                                 ioapic->mio_gsi_base = 0;
3626                         } else {
3627                                 ioapic->mio_gsi_base =
3628                                         prev_ioapic->mio_gsi_base +
3629                                         prev_ioapic->mio_npin;
3630                         }
3631                         /* TODO */
3632                 }
3633                 if (bootverbose) {
3634                         kprintf("MPTABLE: IOAPIC addr 0x%08x, "
3635                                 "apic id %d, idx %d, gsi base %d, npin %d\n",
3636                                 ioapic->mio_addr,
3637                                 ioapic->mio_apic_id,
3638                                 ioapic->mio_idx,
3639                                 ioapic->mio_gsi_base,
3640                                 ioapic->mio_npin);
3641                 }
3642         }
3643
3644         if (mptable_use_default) {
3645                 if (bootverbose)
3646                         kprintf("MPTABLE: INTSRC irq 0 -> GSI 2 (default)\n");
3647                 /* TODO default intsrc */
3648                 return;
3649         }
3650
3651         error = mptable_map(&mpt);
3652         if (error)
3653                 panic("mptable_ioapic_probe: mptable_map failed\n");
3654         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3655
3656         cth = mpt.mp_cth;
3657
3658         mptable_bus_info_alloc(cth, &bus_info);
3659
3660         if (TAILQ_EMPTY(&bus_info.mbi_list)) {
3661                 if (bootverbose)
3662                         kprintf("MPTABLE: INTSRC irq 0 -> GSI 2 (no bus)\n");
3663                 /* TODO default intsrc */
3664         } else {
3665                 struct mptable_ioapic_int_cbarg arg;
3666
3667                 bzero(&arg, sizeof(arg));
3668                 arg.bus_info = &bus_info;
3669
3670                 error = mptable_iterate_entries(cth,
3671                             mptable_ioapic_int_callback, &arg);
3672                 if (error)
3673                         panic("mptable_ioapic_int failed\n");
3674
3675                 if (arg.ioapic_nint == 0) {
3676                         if (bootverbose) {
3677                                 kprintf("MPTABLE: INTSRC irq 0 -> GSI 2 "
3678                                         "(no int)\n");
3679                         }
3680                         /* TODO default intsrc */
3681                 }
3682         }
3683
3684         mptable_bus_info_free(&bus_info);
3685
3686         mptable_unmap(&mpt);
3687 }
3688
3689 static struct ioapic_enumerator mptable_ioapic_enumerator = {
3690         .ioapic_prio = IOAPIC_ENUM_PRIO_MPTABLE,
3691         .ioapic_probe = mptable_ioapic_probe,
3692         .ioapic_enumerate = mptable_ioapic_enumerate
3693 };
3694
3695 static void
3696 mptable_ioapic_enum_register(void)
3697 {
3698         ioapic_enumerator_register(&mptable_ioapic_enumerator);
3699 }
3700 SYSINIT(mptable_ioapic, SI_BOOT2_PRESMP, SI_ORDER_ANY,
3701         mptable_ioapic_enum_register, 0);