0532cdd50de73fa5f03da4eb89ec5901aa4b8e60
[dragonfly.git] / sys / bus / pci / pci_pci.c
1 /*-
2  * Copyright (c) 1994,1995 Stefan Esser, Wolfgang StanglMeier
3  * Copyright (c) 2000 Michael Smith <msmith@freebsd.org>
4  * Copyright (c) 2000 BSDi
5  * All rights reserved.
6  *
7  * Redistribution and use in source and binary forms, with or without
8  * modification, are permitted provided that the following conditions
9  * are met:
10  * 1. Redistributions of source code must retain the above copyright
11  *    notice, this list of conditions and the following disclaimer.
12  * 2. Redistributions in binary form must reproduce the above copyright
13  *    notice, this list of conditions and the following disclaimer in the
14  *    documentation and/or other materials provided with the distribution.
15  * 3. The name of the author may not be used to endorse or promote products
16  *    derived from this software without specific prior written permission.
17  *
18  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
19  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
20  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
21  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
22  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
23  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
24  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
25  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
26  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
27  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
28  * SUCH DAMAGE.
29  * __FBSDID("$FreeBSD: src/sys/dev/pci/pci_pci.c,v 1.50.2.2.4.1 2009/04/15 03:14:26 kensmith Exp $");
30  */
31
32 #include <sys/cdefs.h>
33
34 /*
35  * PCI:PCI bridge support.
36  */
37
38 #include <sys/param.h>
39 #include <sys/systm.h>
40 #include <sys/kernel.h>
41 #include <sys/module.h>
42 #include <sys/bus.h>
43 #include <sys/rman.h>
44 #include <sys/sysctl.h>
45
46 #include <bus/pci/pcivar.h>
47 #include <bus/pci/pcireg.h>
48 #include <bus/pci/pcib_private.h>
49
50 #include "pcib_if.h"
51
52 static int              pcib_probe(device_t dev);
53
54 static device_method_t pcib_methods[] = {
55     /* Device interface */
56     DEVMETHOD(device_probe,             pcib_probe),
57     DEVMETHOD(device_attach,            pcib_attach),
58     DEVMETHOD(device_detach,            bus_generic_detach),
59     DEVMETHOD(device_shutdown,          bus_generic_shutdown),
60     DEVMETHOD(device_suspend,           bus_generic_suspend),
61     DEVMETHOD(device_resume,            bus_generic_resume),
62
63     /* Bus interface */
64     DEVMETHOD(bus_print_child,          bus_generic_print_child),
65     DEVMETHOD(bus_read_ivar,            pcib_read_ivar),
66     DEVMETHOD(bus_write_ivar,           pcib_write_ivar),
67     DEVMETHOD(bus_alloc_resource,       pcib_alloc_resource),
68     DEVMETHOD(bus_release_resource,     bus_generic_release_resource),
69     DEVMETHOD(bus_activate_resource,    bus_generic_activate_resource),
70     DEVMETHOD(bus_deactivate_resource,  bus_generic_deactivate_resource),
71     DEVMETHOD(bus_setup_intr,           bus_generic_setup_intr),
72     DEVMETHOD(bus_teardown_intr,        bus_generic_teardown_intr),
73
74     /* pcib interface */
75     DEVMETHOD(pcib_maxslots,            pcib_maxslots),
76     DEVMETHOD(pcib_read_config,         pcib_read_config),
77     DEVMETHOD(pcib_write_config,        pcib_write_config),
78     DEVMETHOD(pcib_route_interrupt,     pcib_route_interrupt),
79     DEVMETHOD(pcib_alloc_msi,           pcib_alloc_msi),
80     DEVMETHOD(pcib_release_msi,         pcib_release_msi),
81     DEVMETHOD(pcib_alloc_msix,          pcib_alloc_msix),
82     DEVMETHOD(pcib_release_msix,        pcib_release_msix),
83     DEVMETHOD(pcib_map_msi,             pcib_map_msi),
84
85     { 0, 0 }
86 };
87
88 static devclass_t pcib_devclass;
89
90 DEFINE_CLASS_0(pcib, pcib_driver, pcib_methods, sizeof(struct pcib_softc));
91 DRIVER_MODULE(pcib, pci, pcib_driver, pcib_devclass, 0, 0);
92
93 /*
94  * Is the prefetch window open (eg, can we allocate memory in it?)
95  */
96 static int
97 pcib_is_prefetch_open(struct pcib_softc *sc)
98 {
99         return (sc->pmembase > 0 && sc->pmembase < sc->pmemlimit);
100 }
101
102 /*
103  * Is the nonprefetch window open (eg, can we allocate memory in it?)
104  */
105 static int
106 pcib_is_nonprefetch_open(struct pcib_softc *sc)
107 {
108         return (sc->membase > 0 && sc->membase < sc->memlimit);
109 }
110
111 /*
112  * Is the io window open (eg, can we allocate ports in it?)
113  */
114 static int
115 pcib_is_io_open(struct pcib_softc *sc)
116 {
117         return (sc->iobase > 0 && sc->iobase < sc->iolimit);
118 }
119
120 /*
121  * Generic device interface
122  */
123 static int
124 pcib_probe(device_t dev)
125 {
126     if ((pci_get_class(dev) == PCIC_BRIDGE) &&
127         (pci_get_subclass(dev) == PCIS_BRIDGE_PCI)) {
128         device_set_desc(dev, "PCI-PCI bridge");
129         return(-10000);
130     }
131     return(ENXIO);
132 }
133
134 void
135 pcib_attach_common(device_t dev)
136 {
137     struct pcib_softc   *sc;
138     uint8_t             iolow;
139
140     sc = device_get_softc(dev);
141     sc->dev = dev;
142
143     /*
144      * Get current bridge configuration.
145      */
146     sc->command   = pci_read_config(dev, PCIR_COMMAND, 1);
147     sc->domain    = pci_get_domain(dev);
148     sc->secbus    = pci_read_config(dev, PCIR_SECBUS_1, 1);
149     sc->subbus    = pci_read_config(dev, PCIR_SUBBUS_1, 1);
150     sc->secstat   = pci_read_config(dev, PCIR_SECSTAT_1, 2);
151     sc->bridgectl = pci_read_config(dev, PCIR_BRIDGECTL_1, 2);
152     sc->seclat    = pci_read_config(dev, PCIR_SECLAT_1, 1);
153
154     /*
155      * Determine current I/O decode.
156      */
157     if (sc->command & PCIM_CMD_PORTEN) {
158         iolow = pci_read_config(dev, PCIR_IOBASEL_1, 1);
159         if ((iolow & PCIM_BRIO_MASK) == PCIM_BRIO_32) {
160             sc->iobase = PCI_PPBIOBASE(pci_read_config(dev, PCIR_IOBASEH_1, 2),
161                                        pci_read_config(dev, PCIR_IOBASEL_1, 1));
162         } else {
163             sc->iobase = PCI_PPBIOBASE(0, pci_read_config(dev, PCIR_IOBASEL_1, 1));
164         }
165
166         iolow = pci_read_config(dev, PCIR_IOLIMITL_1, 1);
167         if ((iolow & PCIM_BRIO_MASK) == PCIM_BRIO_32) {
168             sc->iolimit = PCI_PPBIOLIMIT(pci_read_config(dev, PCIR_IOLIMITH_1, 2),
169                                          pci_read_config(dev, PCIR_IOLIMITL_1, 1));
170         } else {
171             sc->iolimit = PCI_PPBIOLIMIT(0, pci_read_config(dev, PCIR_IOLIMITL_1, 1));
172         }
173     }
174
175     /*
176      * Determine current memory decode.
177      */
178     if (sc->command & PCIM_CMD_MEMEN) {
179         sc->membase   = PCI_PPBMEMBASE(0, pci_read_config(dev, PCIR_MEMBASE_1, 2));
180         sc->memlimit  = PCI_PPBMEMLIMIT(0, pci_read_config(dev, PCIR_MEMLIMIT_1, 2));
181         iolow = pci_read_config(dev, PCIR_PMBASEL_1, 1);
182         if ((iolow & PCIM_BRPM_MASK) == PCIM_BRPM_64)
183             sc->pmembase = PCI_PPBMEMBASE(
184                 pci_read_config(dev, PCIR_PMBASEH_1, 4),
185                 pci_read_config(dev, PCIR_PMBASEL_1, 2));
186         else
187             sc->pmembase = PCI_PPBMEMBASE(0,
188                 pci_read_config(dev, PCIR_PMBASEL_1, 2));
189         iolow = pci_read_config(dev, PCIR_PMLIMITL_1, 1);
190         if ((iolow & PCIM_BRPM_MASK) == PCIM_BRPM_64)   
191             sc->pmemlimit = PCI_PPBMEMLIMIT(
192                 pci_read_config(dev, PCIR_PMLIMITH_1, 4),
193                 pci_read_config(dev, PCIR_PMLIMITL_1, 2));
194         else
195             sc->pmemlimit = PCI_PPBMEMLIMIT(0,
196                 pci_read_config(dev, PCIR_PMLIMITL_1, 2));
197     }
198
199     /*
200      * Quirk handling.
201      */
202     switch (pci_get_devid(dev)) {
203     case 0x12258086:            /* Intel 82454KX/GX (Orion) */
204         {
205             uint8_t     supbus;
206
207             supbus = pci_read_config(dev, 0x41, 1);
208             if (supbus != 0xff) {
209                 sc->secbus = supbus + 1;
210                 sc->subbus = supbus + 1;
211             }
212             break;
213         }
214
215     /*
216      * The i82380FB mobile docking controller is a PCI-PCI bridge,
217      * and it is a subtractive bridge.  However, the ProgIf is wrong
218      * so the normal setting of PCIB_SUBTRACTIVE bit doesn't
219      * happen.  There's also a Toshiba bridge that behaves this
220      * way.
221      */
222     case 0x124b8086:            /* Intel 82380FB Mobile */
223     case 0x060513d7:            /* Toshiba ???? */
224         sc->flags |= PCIB_SUBTRACTIVE;
225         break;
226
227     /* Compaq R3000 BIOS sets wrong subordinate bus number. */
228     case 0x00dd10de:
229         {
230             char *cp;
231
232             if ((cp = kgetenv("smbios.planar.maker")) == NULL)
233                 break;
234             if (strncmp(cp, "Compal", 6) != 0) {
235                 kfreeenv(cp);
236                 break;
237             }
238             kfreeenv(cp);
239             if ((cp = kgetenv("smbios.planar.product")) == NULL)
240                 break;
241             if (strncmp(cp, "08A0", 4) != 0) {
242                 kfreeenv(cp);
243                 break;
244             }
245             kfreeenv(cp);
246             if (sc->subbus < 0xa) {
247                 pci_write_config(dev, PCIR_SUBBUS_1, 0xa, 1);
248                 sc->subbus = pci_read_config(dev, PCIR_SUBBUS_1, 1);
249             }
250             break;
251         }
252     }
253
254     if (pci_msi_device_blacklisted(dev))
255         sc->flags |= PCIB_DISABLE_MSI;
256
257     /*
258      * Intel 815, 845 and other chipsets say they are PCI-PCI bridges,
259      * but have a ProgIF of 0x80.  The 82801 family (AA, AB, BAM/CAM,
260      * BA/CA/DB and E) PCI bridges are HUB-PCI bridges, in Intelese.
261      * This means they act as if they were subtractively decoding
262      * bridges and pass all transactions.  Mark them and real ProgIf 1
263      * parts as subtractive.
264      */
265     if ((pci_get_devid(dev) & 0xff00ffff) == 0x24008086 ||
266       pci_read_config(dev, PCIR_PROGIF, 1) == PCIP_BRIDGE_PCI_SUBTRACTIVE)
267         sc->flags |= PCIB_SUBTRACTIVE;
268         
269     if (bootverbose) {
270         device_printf(dev, "  domain            %d\n", sc->domain);
271         device_printf(dev, "  secondary bus     %d\n", sc->secbus);
272         device_printf(dev, "  subordinate bus   %d\n", sc->subbus);
273         device_printf(dev, "  I/O decode        0x%x-0x%x\n", sc->iobase, sc->iolimit);
274         if (pcib_is_nonprefetch_open(sc))
275             device_printf(dev, "  memory decode     0x%jx-0x%jx\n",
276               (uintmax_t)sc->membase, (uintmax_t)sc->memlimit);
277         if (pcib_is_prefetch_open(sc))
278             device_printf(dev, "  prefetched decode 0x%jx-0x%jx\n",
279               (uintmax_t)sc->pmembase, (uintmax_t)sc->pmemlimit);
280         else
281             device_printf(dev, "  no prefetched decode\n");
282         if (sc->flags & PCIB_SUBTRACTIVE)
283             device_printf(dev, "  Subtractively decoded bridge.\n");
284     }
285
286     /*
287      * XXX If the secondary bus number is zero, we should assign a bus number
288      *     since the BIOS hasn't, then initialise the bridge.
289      */
290
291     /*
292      * XXX If the subordinate bus number is less than the secondary bus number,
293      *     we should pick a better value.  One sensible alternative would be to
294      *     pick 255; the only tradeoff here is that configuration transactions
295      *     would be more widely routed than absolutely necessary.
296      */
297 }
298
299 int
300 pcib_attach(device_t dev)
301 {
302     struct pcib_softc   *sc;
303     device_t            child;
304
305     pcib_attach_common(dev);
306     sc = device_get_softc(dev);
307     if (sc->secbus != 0) {
308         child = device_add_child(dev, "pci", sc->secbus);
309         if (child != NULL)
310             return(bus_generic_attach(dev));
311     } 
312
313     /* no secondary bus; we should have fixed this */
314     return(0);
315 }
316
317 int
318 pcib_read_ivar(device_t dev, device_t child, int which, uintptr_t *result)
319 {
320     struct pcib_softc   *sc = device_get_softc(dev);
321     
322     switch (which) {
323     case PCIB_IVAR_DOMAIN:
324         *result = sc->domain;
325         return(0);
326     case PCIB_IVAR_BUS:
327         *result = sc->secbus;
328         return(0);
329     }
330     return(ENOENT);
331 }
332
333 int
334 pcib_write_ivar(device_t dev, device_t child, int which, uintptr_t value)
335 {
336     struct pcib_softc   *sc = device_get_softc(dev);
337
338     switch (which) {
339     case PCIB_IVAR_DOMAIN:
340         return(EINVAL);
341     case PCIB_IVAR_BUS:
342         sc->secbus = value;
343         return(0);
344     }
345     return(ENOENT);
346 }
347
348 /*
349  * We have to trap resource allocation requests and ensure that the bridge
350  * is set up to, or capable of handling them.
351  */
352 struct resource *
353 pcib_alloc_resource(device_t dev, device_t child, int type, int *rid, 
354     u_long start, u_long end, u_long count, u_int flags)
355 {
356         struct pcib_softc       *sc = device_get_softc(dev);
357         const char *name, *suffix;
358         int ok;
359
360         /*
361          * Fail the allocation for this range if it's not supported.
362          */
363         name = device_get_nameunit(child);
364         if (name == NULL) {
365                 name = "";
366                 suffix = "";
367         } else
368                 suffix = " ";
369         switch (type) {
370         case SYS_RES_IOPORT:
371                 ok = 0;
372                 if (!pcib_is_io_open(sc))
373                         break;
374                 ok = (start >= sc->iobase && end <= sc->iolimit);
375
376                 /*
377                  * Make sure we allow access to VGA I/O addresses when the
378                  * bridge has the "VGA Enable" bit set.
379                  */
380                 if (!ok && pci_is_vga_ioport_range(start, end))
381                         ok = (sc->bridgectl & PCIB_BCR_VGA_ENABLE) ? 1 : 0;
382
383                 if ((sc->flags & PCIB_SUBTRACTIVE) == 0) {
384                         if (!ok) {
385                                 if (start < sc->iobase)
386                                         start = sc->iobase;
387                                 if (end > sc->iolimit)
388                                         end = sc->iolimit;
389                                 if (start < end)
390                                         ok = 1;
391                         }
392                 } else {
393                         ok = 1;
394 #if 1
395                         if (start < sc->iobase && end > sc->iolimit) {
396                                 start = sc->iobase;
397                                 end = sc->iolimit;
398                         }
399 #endif                  
400                 }
401                 if (end < start) {
402                         device_printf(dev, "ioport: end (%lx) < start (%lx)\n",
403                             end, start);
404                         start = 0;
405                         end = 0;
406                         ok = 0;
407                 }
408                 if (!ok) {
409                         device_printf(dev, "%s%srequested unsupported I/O "
410                             "range 0x%lx-0x%lx (decoding 0x%x-0x%x)\n",
411                             name, suffix, start, end, sc->iobase, sc->iolimit);
412                         return (NULL);
413                 }
414                 if (bootverbose)
415                         device_printf(dev,
416                             "%s%srequested I/O range 0x%lx-0x%lx: in range\n",
417                             name, suffix, start, end);
418                 break;
419
420         case SYS_RES_MEMORY:
421                 ok = 0;
422                 if (pcib_is_nonprefetch_open(sc))
423                         ok = ok || (start >= sc->membase && end <= sc->memlimit);
424                 if (pcib_is_prefetch_open(sc))
425                         ok = ok || (start >= sc->pmembase && end <= sc->pmemlimit);
426
427                 /*
428                  * Make sure we allow access to VGA memory addresses when the
429                  * bridge has the "VGA Enable" bit set.
430                  */
431                 if (!ok && pci_is_vga_memory_range(start, end))
432                         ok = (sc->bridgectl & PCIB_BCR_VGA_ENABLE) ? 1 : 0;
433
434                 if ((sc->flags & PCIB_SUBTRACTIVE) == 0) {
435                         if (!ok) {
436                                 ok = 1;
437                                 if (flags & RF_PREFETCHABLE) {
438                                         if (pcib_is_prefetch_open(sc)) {
439                                                 if (start < sc->pmembase)
440                                                         start = sc->pmembase;
441                                                 if (end > sc->pmemlimit)
442                                                         end = sc->pmemlimit;
443                                         } else {
444                                                 ok = 0;
445                                         }
446                                 } else {        /* non-prefetchable */
447                                         if (pcib_is_nonprefetch_open(sc)) {
448                                                 if (start < sc->membase)
449                                                         start = sc->membase;
450                                                 if (end > sc->memlimit)
451                                                         end = sc->memlimit;
452                                         } else {
453                                                 ok = 0;
454                                         }
455                                 }
456                         }
457                 } else if (!ok) {
458                         ok = 1; /* subtractive bridge: always ok */
459 #if 1
460                         if (pcib_is_nonprefetch_open(sc)) {
461                                 if (start < sc->membase && end > sc->memlimit) {
462                                         start = sc->membase;
463                                         end = sc->memlimit;
464                                 }
465                         }
466                         if (pcib_is_prefetch_open(sc)) {
467                                 if (start < sc->pmembase && end > sc->pmemlimit) {
468                                         start = sc->pmembase;
469                                         end = sc->pmemlimit;
470                                 }
471                         }
472 #endif
473                 }
474                 if (end < start) {
475                         device_printf(dev, "memory: end (%lx) < start (%lx)\n",
476                             end, start);
477                         start = 0;
478                         end = 0;
479                         ok = 0;
480                 }
481                 if (!ok && bootverbose)
482                         device_printf(dev,
483                             "%s%srequested unsupported memory range %#lx-%#lx "
484                             "(decoding %#jx-%#jx, %#jx-%#jx)\n",
485                             name, suffix, start, end,
486                             (uintmax_t)sc->membase, (uintmax_t)sc->memlimit,
487                             (uintmax_t)sc->pmembase, (uintmax_t)sc->pmemlimit);
488                 if (!ok)
489                         return (NULL);
490                 if (bootverbose)
491                         device_printf(dev,"%s%srequested memory range "
492                             "0x%lx-0x%lx: good\n",
493                             name, suffix, start, end);
494                 break;
495
496         default:
497                 break;
498         }
499         /*
500          * Bridge is OK decoding this resource, so pass it up.
501          */
502         return (bus_generic_alloc_resource(dev, child, type, rid, start, end,
503             count, flags));
504 }
505
506 /*
507  * PCIB interface.
508  */
509 int
510 pcib_maxslots(device_t dev)
511 {
512     return(PCI_SLOTMAX);
513 }
514
515 /*
516  * Since we are a child of a PCI bus, its parent must support the pcib interface.
517  */
518 uint32_t
519 pcib_read_config(device_t dev, int b, int s, int f, int reg, int width)
520 {
521     return(PCIB_READ_CONFIG(device_get_parent(device_get_parent(dev)), b, s, f, reg, width));
522 }
523
524 void
525 pcib_write_config(device_t dev, int b, int s, int f, int reg, uint32_t val, int width)
526 {
527     PCIB_WRITE_CONFIG(device_get_parent(device_get_parent(dev)), b, s, f, reg, val, width);
528 }
529
530 /*
531  * Route an interrupt across a PCI bridge.
532  */
533 int
534 pcib_route_interrupt(device_t pcib, device_t dev, int pin)
535 {
536     device_t    bus;
537     int         parent_intpin;
538     int         intnum;
539
540     /*  
541      *
542      * The PCI standard defines a swizzle of the child-side device/intpin to
543      * the parent-side intpin as follows.
544      *
545      * device = device on child bus
546      * child_intpin = intpin on child bus slot (0-3)
547      * parent_intpin = intpin on parent bus slot (0-3)
548      *
549      * parent_intpin = (device + child_intpin) % 4
550      */
551     parent_intpin = (pci_get_slot(dev) + (pin - 1)) % 4;
552
553     /*
554      * Our parent is a PCI bus.  Its parent must export the pcib interface
555      * which includes the ability to route interrupts.
556      */
557     bus = device_get_parent(pcib);
558     intnum = PCIB_ROUTE_INTERRUPT(device_get_parent(bus), pcib, parent_intpin + 1);
559     if (PCI_INTERRUPT_VALID(intnum) && bootverbose) {
560         device_printf(pcib, "slot %d INT%c is routed to irq %d\n",
561             pci_get_slot(dev), 'A' + pin - 1, intnum);
562     }
563     return(intnum);
564 }
565
566 /* Pass request to alloc MSI/MSI-X messages up to the parent bridge. */
567 int
568 pcib_alloc_msi(device_t pcib, device_t dev, int count, int maxcount, int *irqs)
569 {
570         struct pcib_softc *sc = device_get_softc(pcib);
571         device_t bus;
572
573         if (sc->flags & PCIB_DISABLE_MSI)
574                 return (ENXIO);
575         bus = device_get_parent(pcib);
576         return (PCIB_ALLOC_MSI(device_get_parent(bus), dev, count, maxcount,
577             irqs));
578 }
579
580 /* Pass request to release MSI/MSI-X messages up to the parent bridge. */
581 int
582 pcib_release_msi(device_t pcib, device_t dev, int count, int *irqs)
583 {
584         device_t bus;
585
586         bus = device_get_parent(pcib);
587         return (PCIB_RELEASE_MSI(device_get_parent(bus), dev, count, irqs));
588 }
589
590 /* Pass request to alloc an MSI-X message up to the parent bridge. */
591 int
592 pcib_alloc_msix(device_t pcib, device_t dev, int *irq)
593 {
594         struct pcib_softc *sc = device_get_softc(pcib);
595         device_t bus;
596
597         if (sc->flags & PCIB_DISABLE_MSI)
598                 return (ENXIO);
599         bus = device_get_parent(pcib);
600         return (PCIB_ALLOC_MSIX(device_get_parent(bus), dev, irq));
601 }
602
603 /* Pass request to release an MSI-X message up to the parent bridge. */
604 int
605 pcib_release_msix(device_t pcib, device_t dev, int irq)
606 {
607         device_t bus;
608
609         bus = device_get_parent(pcib);
610         return (PCIB_RELEASE_MSIX(device_get_parent(bus), dev, irq));
611 }
612
613 /* Pass request to map MSI/MSI-X message up to parent bridge. */
614 int
615 pcib_map_msi(device_t pcib, device_t dev, int irq, uint64_t *addr,
616     uint32_t *data)
617 {
618         device_t bus;
619         int error;
620
621         bus = device_get_parent(pcib);
622         error = PCIB_MAP_MSI(device_get_parent(bus), dev, irq, addr, data);
623         if (error)
624                 return (error);
625
626         pci_ht_map_msi(pcib, *addr);
627         return (0);
628 }
629
630 /*
631  * Try to read the bus number of a host-PCI bridge using appropriate config
632  * registers.
633  */
634 int
635 host_pcib_get_busno(pci_read_config_fn read_config, int bus, int slot, int func,
636     uint8_t *busnum)
637 {
638         uint32_t id;
639
640         id = read_config(bus, slot, func, PCIR_DEVVENDOR, 4);
641         if (id == 0xffffffff)
642                 return (0);
643
644         switch (id) {
645         case 0x12258086:
646                 /* Intel 824?? */
647                 /* XXX This is a guess */
648                 /* *busnum = read_config(bus, slot, func, 0x41, 1); */
649                 *busnum = bus;
650                 break;
651         case 0x84c48086:
652                 /* Intel 82454KX/GX (Orion) */
653                 *busnum = read_config(bus, slot, func, 0x4a, 1);
654                 break;
655         case 0x84ca8086:
656                 /*
657                  * For the 450nx chipset, there is a whole bundle of
658                  * things pretending to be host bridges. The MIOC will 
659                  * be seen first and isn't really a pci bridge (the
660                  * actual busses are attached to the PXB's). We need to 
661                  * read the registers of the MIOC to figure out the
662                  * bus numbers for the PXB channels.
663                  *
664                  * Since the MIOC doesn't have a pci bus attached, we
665                  * pretend it wasn't there.
666                  */
667                 return (0);
668         case 0x84cb8086:
669                 switch (slot) {
670                 case 0x12:
671                         /* Intel 82454NX PXB#0, Bus#A */
672                         *busnum = read_config(bus, 0x10, func, 0xd0, 1);
673                         break;
674                 case 0x13:
675                         /* Intel 82454NX PXB#0, Bus#B */
676                         *busnum = read_config(bus, 0x10, func, 0xd1, 1) + 1;
677                         break;
678                 case 0x14:
679                         /* Intel 82454NX PXB#1, Bus#A */
680                         *busnum = read_config(bus, 0x10, func, 0xd3, 1);
681                         break;
682                 case 0x15:
683                         /* Intel 82454NX PXB#1, Bus#B */
684                         *busnum = read_config(bus, 0x10, func, 0xd4, 1) + 1;
685                         break;
686                 }
687                 break;
688
689                 /* ServerWorks -- vendor 0x1166 */
690         case 0x00051166:
691         case 0x00061166:
692         case 0x00081166:
693         case 0x00091166:
694         case 0x00101166:
695         case 0x00111166:
696         case 0x00171166:
697         case 0x01011166:
698         case 0x010f1014:
699         case 0x02011166:
700         case 0x03021014:
701                 *busnum = read_config(bus, slot, func, 0x44, 1);
702                 break;
703
704                 /* Compaq/HP -- vendor 0x0e11 */
705         case 0x60100e11:
706                 *busnum = read_config(bus, slot, func, 0xc8, 1);
707                 break;
708         default:
709                 /* Don't know how to read bus number. */
710                 return 0;
711         }
712
713         return 1;
714 }