0814cf8df77712f06d3867eda3969cf69526e315
[dragonfly.git] / sys / dev / netif / emx / if_emx.c
1 /*
2  * Copyright (c) 2004 Joerg Sonnenberger <joerg@bec.de>.  All rights reserved.
3  *
4  * Copyright (c) 2001-2008, Intel Corporation
5  * All rights reserved.
6  *
7  * Redistribution and use in source and binary forms, with or without
8  * modification, are permitted provided that the following conditions are met:
9  *
10  *  1. Redistributions of source code must retain the above copyright notice,
11  *     this list of conditions and the following disclaimer.
12  *
13  *  2. Redistributions in binary form must reproduce the above copyright
14  *     notice, this list of conditions and the following disclaimer in the
15  *     documentation and/or other materials provided with the distribution.
16  *
17  *  3. Neither the name of the Intel Corporation nor the names of its
18  *     contributors may be used to endorse or promote products derived from
19  *     this software without specific prior written permission.
20  *
21  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
22  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
23  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
24  * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
25  * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
26  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
27  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
28  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
29  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
30  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
31  * POSSIBILITY OF SUCH DAMAGE.
32  *
33  *
34  * Copyright (c) 2005 The DragonFly Project.  All rights reserved.
35  *
36  * This code is derived from software contributed to The DragonFly Project
37  * by Matthew Dillon <dillon@backplane.com>
38  *
39  * Redistribution and use in source and binary forms, with or without
40  * modification, are permitted provided that the following conditions
41  * are met:
42  *
43  * 1. Redistributions of source code must retain the above copyright
44  *    notice, this list of conditions and the following disclaimer.
45  * 2. Redistributions in binary form must reproduce the above copyright
46  *    notice, this list of conditions and the following disclaimer in
47  *    the documentation and/or other materials provided with the
48  *    distribution.
49  * 3. Neither the name of The DragonFly Project nor the names of its
50  *    contributors may be used to endorse or promote products derived
51  *    from this software without specific, prior written permission.
52  *
53  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
54  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
55  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS
56  * FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE
57  * COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,
58  * INCIDENTAL, SPECIAL, EXEMPLARY OR CONSEQUENTIAL DAMAGES (INCLUDING,
59  * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
60  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED
61  * AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
62  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT
63  * OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
64  * SUCH DAMAGE.
65  */
66
67 /*
68  * NOTE:
69  *
70  * MSI-X MUST NOT be enabled on 82574:
71  *   <<82574 specification update>> errata #15
72  */
73
74 #include "opt_ifpoll.h"
75 #include "opt_rss.h"
76 #include "opt_emx.h"
77
78 #include <sys/param.h>
79 #include <sys/bus.h>
80 #include <sys/endian.h>
81 #include <sys/interrupt.h>
82 #include <sys/kernel.h>
83 #include <sys/ktr.h>
84 #include <sys/malloc.h>
85 #include <sys/mbuf.h>
86 #include <sys/proc.h>
87 #include <sys/rman.h>
88 #include <sys/serialize.h>
89 #include <sys/serialize2.h>
90 #include <sys/socket.h>
91 #include <sys/sockio.h>
92 #include <sys/sysctl.h>
93 #include <sys/systm.h>
94
95 #include <net/bpf.h>
96 #include <net/ethernet.h>
97 #include <net/if.h>
98 #include <net/if_arp.h>
99 #include <net/if_dl.h>
100 #include <net/if_media.h>
101 #include <net/ifq_var.h>
102 #include <net/toeplitz.h>
103 #include <net/toeplitz2.h>
104 #include <net/vlan/if_vlan_var.h>
105 #include <net/vlan/if_vlan_ether.h>
106 #include <net/if_poll.h>
107
108 #include <netinet/in_systm.h>
109 #include <netinet/in.h>
110 #include <netinet/ip.h>
111 #include <netinet/tcp.h>
112 #include <netinet/udp.h>
113
114 #include <bus/pci/pcivar.h>
115 #include <bus/pci/pcireg.h>
116
117 #include <dev/netif/ig_hal/e1000_api.h>
118 #include <dev/netif/ig_hal/e1000_82571.h>
119 #include <dev/netif/emx/if_emx.h>
120
121 #ifdef EMX_RSS_DEBUG
122 #define EMX_RSS_DPRINTF(sc, lvl, fmt, ...) \
123 do { \
124         if (sc->rss_debug >= lvl) \
125                 if_printf(&sc->arpcom.ac_if, fmt, __VA_ARGS__); \
126 } while (0)
127 #else   /* !EMX_RSS_DEBUG */
128 #define EMX_RSS_DPRINTF(sc, lvl, fmt, ...)      ((void)0)
129 #endif  /* EMX_RSS_DEBUG */
130
131 #define EMX_TX_SERIALIZE        1
132 #define EMX_RX_SERIALIZE        2
133
134 #define EMX_NAME        "Intel(R) PRO/1000 "
135
136 #define EMX_DEVICE(id)  \
137         { EMX_VENDOR_ID, E1000_DEV_ID_##id, EMX_NAME #id }
138 #define EMX_DEVICE_NULL { 0, 0, NULL }
139
140 static const struct emx_device {
141         uint16_t        vid;
142         uint16_t        did;
143         const char      *desc;
144 } emx_devices[] = {
145         EMX_DEVICE(82571EB_COPPER),
146         EMX_DEVICE(82571EB_FIBER),
147         EMX_DEVICE(82571EB_SERDES),
148         EMX_DEVICE(82571EB_SERDES_DUAL),
149         EMX_DEVICE(82571EB_SERDES_QUAD),
150         EMX_DEVICE(82571EB_QUAD_COPPER),
151         EMX_DEVICE(82571EB_QUAD_COPPER_BP),
152         EMX_DEVICE(82571EB_QUAD_COPPER_LP),
153         EMX_DEVICE(82571EB_QUAD_FIBER),
154         EMX_DEVICE(82571PT_QUAD_COPPER),
155
156         EMX_DEVICE(82572EI_COPPER),
157         EMX_DEVICE(82572EI_FIBER),
158         EMX_DEVICE(82572EI_SERDES),
159         EMX_DEVICE(82572EI),
160
161         EMX_DEVICE(82573E),
162         EMX_DEVICE(82573E_IAMT),
163         EMX_DEVICE(82573L),
164
165         EMX_DEVICE(80003ES2LAN_COPPER_SPT),
166         EMX_DEVICE(80003ES2LAN_SERDES_SPT),
167         EMX_DEVICE(80003ES2LAN_COPPER_DPT),
168         EMX_DEVICE(80003ES2LAN_SERDES_DPT),
169
170         EMX_DEVICE(82574L),
171         EMX_DEVICE(82574LA),
172
173         /* required last entry */
174         EMX_DEVICE_NULL
175 };
176
177 static int      emx_probe(device_t);
178 static int      emx_attach(device_t);
179 static int      emx_detach(device_t);
180 static int      emx_shutdown(device_t);
181 static int      emx_suspend(device_t);
182 static int      emx_resume(device_t);
183
184 static void     emx_init(void *);
185 static void     emx_stop(struct emx_softc *);
186 static int      emx_ioctl(struct ifnet *, u_long, caddr_t, struct ucred *);
187 static void     emx_start(struct ifnet *);
188 #ifdef IFPOLL_ENABLE
189 static void     emx_qpoll(struct ifnet *, struct ifpoll_info *);
190 #endif
191 static void     emx_watchdog(struct ifnet *);
192 static void     emx_media_status(struct ifnet *, struct ifmediareq *);
193 static int      emx_media_change(struct ifnet *);
194 static void     emx_timer(void *);
195 static void     emx_serialize(struct ifnet *, enum ifnet_serialize);
196 static void     emx_deserialize(struct ifnet *, enum ifnet_serialize);
197 static int      emx_tryserialize(struct ifnet *, enum ifnet_serialize);
198 #ifdef INVARIANTS
199 static void     emx_serialize_assert(struct ifnet *, enum ifnet_serialize,
200                     boolean_t);
201 #endif
202
203 static void     emx_intr(void *);
204 static void     emx_intr_mask(void *);
205 static void     emx_intr_body(struct emx_softc *, boolean_t);
206 static void     emx_rxeof(struct emx_softc *, int, int);
207 static void     emx_txeof(struct emx_softc *);
208 static void     emx_tx_collect(struct emx_softc *);
209 static void     emx_tx_purge(struct emx_softc *);
210 static void     emx_enable_intr(struct emx_softc *);
211 static void     emx_disable_intr(struct emx_softc *);
212
213 static int      emx_dma_alloc(struct emx_softc *);
214 static void     emx_dma_free(struct emx_softc *);
215 static void     emx_init_tx_ring(struct emx_softc *);
216 static int      emx_init_rx_ring(struct emx_softc *, struct emx_rxdata *);
217 static void     emx_free_rx_ring(struct emx_softc *, struct emx_rxdata *);
218 static int      emx_create_tx_ring(struct emx_softc *);
219 static int      emx_create_rx_ring(struct emx_softc *, struct emx_rxdata *);
220 static void     emx_destroy_tx_ring(struct emx_softc *, int);
221 static void     emx_destroy_rx_ring(struct emx_softc *,
222                     struct emx_rxdata *, int);
223 static int      emx_newbuf(struct emx_softc *, struct emx_rxdata *, int, int);
224 static int      emx_encap(struct emx_softc *, struct mbuf **);
225 static int      emx_txcsum_pullup(struct emx_softc *, struct mbuf **);
226 static int      emx_txcsum(struct emx_softc *, struct mbuf *,
227                     uint32_t *, uint32_t *);
228
229 static int      emx_is_valid_eaddr(const uint8_t *);
230 static int      emx_reset(struct emx_softc *);
231 static void     emx_setup_ifp(struct emx_softc *);
232 static void     emx_init_tx_unit(struct emx_softc *);
233 static void     emx_init_rx_unit(struct emx_softc *);
234 static void     emx_update_stats(struct emx_softc *);
235 static void     emx_set_promisc(struct emx_softc *);
236 static void     emx_disable_promisc(struct emx_softc *);
237 static void     emx_set_multi(struct emx_softc *);
238 static void     emx_update_link_status(struct emx_softc *);
239 static void     emx_smartspeed(struct emx_softc *);
240 static void     emx_set_itr(struct emx_softc *, uint32_t);
241 static void     emx_disable_aspm(struct emx_softc *);
242
243 static void     emx_print_debug_info(struct emx_softc *);
244 static void     emx_print_nvm_info(struct emx_softc *);
245 static void     emx_print_hw_stats(struct emx_softc *);
246
247 static int      emx_sysctl_stats(SYSCTL_HANDLER_ARGS);
248 static int      emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS);
249 static int      emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS);
250 static int      emx_sysctl_int_tx_nsegs(SYSCTL_HANDLER_ARGS);
251 static void     emx_add_sysctl(struct emx_softc *);
252
253 static void     emx_serialize_skipmain(struct emx_softc *);
254 static void     emx_deserialize_skipmain(struct emx_softc *);
255
256 /* Management and WOL Support */
257 static void     emx_get_mgmt(struct emx_softc *);
258 static void     emx_rel_mgmt(struct emx_softc *);
259 static void     emx_get_hw_control(struct emx_softc *);
260 static void     emx_rel_hw_control(struct emx_softc *);
261 static void     emx_enable_wol(device_t);
262
263 static device_method_t emx_methods[] = {
264         /* Device interface */
265         DEVMETHOD(device_probe,         emx_probe),
266         DEVMETHOD(device_attach,        emx_attach),
267         DEVMETHOD(device_detach,        emx_detach),
268         DEVMETHOD(device_shutdown,      emx_shutdown),
269         DEVMETHOD(device_suspend,       emx_suspend),
270         DEVMETHOD(device_resume,        emx_resume),
271         { 0, 0 }
272 };
273
274 static driver_t emx_driver = {
275         "emx",
276         emx_methods,
277         sizeof(struct emx_softc),
278 };
279
280 static devclass_t emx_devclass;
281
282 DECLARE_DUMMY_MODULE(if_emx);
283 MODULE_DEPEND(emx, ig_hal, 1, 1, 1);
284 DRIVER_MODULE(if_emx, pci, emx_driver, emx_devclass, NULL, NULL);
285
286 /*
287  * Tunables
288  */
289 static int      emx_int_throttle_ceil = EMX_DEFAULT_ITR;
290 static int      emx_rxd = EMX_DEFAULT_RXD;
291 static int      emx_txd = EMX_DEFAULT_TXD;
292 static int      emx_smart_pwr_down = 0;
293 static int      emx_rxr = 0;
294
295 /* Controls whether promiscuous also shows bad packets */
296 static int      emx_debug_sbp = 0;
297
298 static int      emx_82573_workaround = 1;
299 static int      emx_msi_enable = 1;
300
301 TUNABLE_INT("hw.emx.int_throttle_ceil", &emx_int_throttle_ceil);
302 TUNABLE_INT("hw.emx.rxd", &emx_rxd);
303 TUNABLE_INT("hw.emx.rxr", &emx_rxr);
304 TUNABLE_INT("hw.emx.txd", &emx_txd);
305 TUNABLE_INT("hw.emx.smart_pwr_down", &emx_smart_pwr_down);
306 TUNABLE_INT("hw.emx.sbp", &emx_debug_sbp);
307 TUNABLE_INT("hw.emx.82573_workaround", &emx_82573_workaround);
308 TUNABLE_INT("hw.emx.msi.enable", &emx_msi_enable);
309
310 /* Global used in WOL setup with multiport cards */
311 static int      emx_global_quad_port_a = 0;
312
313 /* Set this to one to display debug statistics */
314 static int      emx_display_debug_stats = 0;
315
316 #if !defined(KTR_IF_EMX)
317 #define KTR_IF_EMX      KTR_ALL
318 #endif
319 KTR_INFO_MASTER(if_emx);
320 KTR_INFO(KTR_IF_EMX, if_emx, intr_beg, 0, "intr begin");
321 KTR_INFO(KTR_IF_EMX, if_emx, intr_end, 1, "intr end");
322 KTR_INFO(KTR_IF_EMX, if_emx, pkt_receive, 4, "rx packet");
323 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txqueue, 5, "tx packet");
324 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txclean, 6, "tx clean");
325 #define logif(name)     KTR_LOG(if_emx_ ## name)
326
327 static __inline void
328 emx_setup_rxdesc(emx_rxdesc_t *rxd, const struct emx_rxbuf *rxbuf)
329 {
330         rxd->rxd_bufaddr = htole64(rxbuf->paddr);
331         /* DD bit must be cleared */
332         rxd->rxd_staterr = 0;
333 }
334
335 static __inline void
336 emx_rxcsum(uint32_t staterr, struct mbuf *mp)
337 {
338         /* Ignore Checksum bit is set */
339         if (staterr & E1000_RXD_STAT_IXSM)
340                 return;
341
342         if ((staterr & (E1000_RXD_STAT_IPCS | E1000_RXDEXT_STATERR_IPE)) ==
343             E1000_RXD_STAT_IPCS)
344                 mp->m_pkthdr.csum_flags |= CSUM_IP_CHECKED | CSUM_IP_VALID;
345
346         if ((staterr & (E1000_RXD_STAT_TCPCS | E1000_RXDEXT_STATERR_TCPE)) ==
347             E1000_RXD_STAT_TCPCS) {
348                 mp->m_pkthdr.csum_flags |= CSUM_DATA_VALID |
349                                            CSUM_PSEUDO_HDR |
350                                            CSUM_FRAG_NOT_CHECKED;
351                 mp->m_pkthdr.csum_data = htons(0xffff);
352         }
353 }
354
355 static __inline struct pktinfo *
356 emx_rssinfo(struct mbuf *m, struct pktinfo *pi,
357             uint32_t mrq, uint32_t hash, uint32_t staterr)
358 {
359         switch (mrq & EMX_RXDMRQ_RSSTYPE_MASK) {
360         case EMX_RXDMRQ_IPV4_TCP:
361                 pi->pi_netisr = NETISR_IP;
362                 pi->pi_flags = 0;
363                 pi->pi_l3proto = IPPROTO_TCP;
364                 break;
365
366         case EMX_RXDMRQ_IPV6_TCP:
367                 pi->pi_netisr = NETISR_IPV6;
368                 pi->pi_flags = 0;
369                 pi->pi_l3proto = IPPROTO_TCP;
370                 break;
371
372         case EMX_RXDMRQ_IPV4:
373                 if (staterr & E1000_RXD_STAT_IXSM)
374                         return NULL;
375
376                 if ((staterr &
377                      (E1000_RXD_STAT_TCPCS | E1000_RXDEXT_STATERR_TCPE)) ==
378                     E1000_RXD_STAT_TCPCS) {
379                         pi->pi_netisr = NETISR_IP;
380                         pi->pi_flags = 0;
381                         pi->pi_l3proto = IPPROTO_UDP;
382                         break;
383                 }
384                 /* FALL THROUGH */
385         default:
386                 return NULL;
387         }
388
389         m->m_flags |= M_HASH;
390         m->m_pkthdr.hash = toeplitz_hash(hash);
391         return pi;
392 }
393
394 static int
395 emx_probe(device_t dev)
396 {
397         const struct emx_device *d;
398         uint16_t vid, did;
399
400         vid = pci_get_vendor(dev);
401         did = pci_get_device(dev);
402
403         for (d = emx_devices; d->desc != NULL; ++d) {
404                 if (vid == d->vid && did == d->did) {
405                         device_set_desc(dev, d->desc);
406                         device_set_async_attach(dev, TRUE);
407                         return 0;
408                 }
409         }
410         return ENXIO;
411 }
412
413 static int
414 emx_attach(device_t dev)
415 {
416         struct emx_softc *sc = device_get_softc(dev);
417         struct ifnet *ifp = &sc->arpcom.ac_if;
418         int error = 0, i, throttle, msi_enable;
419         u_int intr_flags;
420         uint16_t eeprom_data, device_id, apme_mask;
421         driver_intr_t *intr_func;
422
423         lwkt_serialize_init(&sc->main_serialize);
424         lwkt_serialize_init(&sc->tx_serialize);
425         for (i = 0; i < EMX_NRX_RING; ++i)
426                 lwkt_serialize_init(&sc->rx_data[i].rx_serialize);
427
428         i = 0;
429         sc->serializes[i++] = &sc->main_serialize;
430         sc->serializes[i++] = &sc->tx_serialize;
431         sc->serializes[i++] = &sc->rx_data[0].rx_serialize;
432         sc->serializes[i++] = &sc->rx_data[1].rx_serialize;
433         KKASSERT(i == EMX_NSERIALIZE);
434
435         callout_init_mp(&sc->timer);
436
437         sc->dev = sc->osdep.dev = dev;
438
439         /*
440          * Determine hardware and mac type
441          */
442         sc->hw.vendor_id = pci_get_vendor(dev);
443         sc->hw.device_id = pci_get_device(dev);
444         sc->hw.revision_id = pci_get_revid(dev);
445         sc->hw.subsystem_vendor_id = pci_get_subvendor(dev);
446         sc->hw.subsystem_device_id = pci_get_subdevice(dev);
447
448         if (e1000_set_mac_type(&sc->hw))
449                 return ENXIO;
450
451         /* Enable bus mastering */
452         pci_enable_busmaster(dev);
453
454         /*
455          * Allocate IO memory
456          */
457         sc->memory_rid = EMX_BAR_MEM;
458         sc->memory = bus_alloc_resource_any(dev, SYS_RES_MEMORY,
459                                             &sc->memory_rid, RF_ACTIVE);
460         if (sc->memory == NULL) {
461                 device_printf(dev, "Unable to allocate bus resource: memory\n");
462                 error = ENXIO;
463                 goto fail;
464         }
465         sc->osdep.mem_bus_space_tag = rman_get_bustag(sc->memory);
466         sc->osdep.mem_bus_space_handle = rman_get_bushandle(sc->memory);
467
468         /* XXX This is quite goofy, it is not actually used */
469         sc->hw.hw_addr = (uint8_t *)&sc->osdep.mem_bus_space_handle;
470
471         /*
472          * Don't enable MSI on 82571/82572, see:
473          * 82571EB/82572EI specification update
474          */
475         msi_enable = emx_msi_enable;
476         if (msi_enable &&
477             (sc->hw.mac.type == e1000_82571 ||
478              sc->hw.mac.type == e1000_82572))
479                 msi_enable = 0;
480
481         /*
482          * Allocate interrupt
483          */
484         sc->intr_type = pci_alloc_1intr(dev, msi_enable,
485             &sc->intr_rid, &intr_flags);
486
487         if (sc->intr_type == PCI_INTR_TYPE_LEGACY) {
488                 int unshared;
489
490                 unshared = device_getenv_int(dev, "irq.unshared", 0);
491                 if (!unshared) {
492                         sc->flags |= EMX_FLAG_SHARED_INTR;
493                         if (bootverbose)
494                                 device_printf(dev, "IRQ shared\n");
495                 } else {
496                         intr_flags &= ~RF_SHAREABLE;
497                         if (bootverbose)
498                                 device_printf(dev, "IRQ unshared\n");
499                 }
500         }
501
502         sc->intr_res = bus_alloc_resource_any(dev, SYS_RES_IRQ, &sc->intr_rid,
503             intr_flags);
504         if (sc->intr_res == NULL) {
505                 device_printf(dev, "Unable to allocate bus resource: "
506                     "interrupt\n");
507                 error = ENXIO;
508                 goto fail;
509         }
510
511         /* Save PCI command register for Shared Code */
512         sc->hw.bus.pci_cmd_word = pci_read_config(dev, PCIR_COMMAND, 2);
513         sc->hw.back = &sc->osdep;
514
515         /* Do Shared Code initialization */
516         if (e1000_setup_init_funcs(&sc->hw, TRUE)) {
517                 device_printf(dev, "Setup of Shared code failed\n");
518                 error = ENXIO;
519                 goto fail;
520         }
521         e1000_get_bus_info(&sc->hw);
522
523         sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
524         sc->hw.phy.autoneg_wait_to_complete = FALSE;
525         sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
526
527         /*
528          * Interrupt throttle rate
529          */
530         throttle = device_getenv_int(dev, "int_throttle_ceil",
531             emx_int_throttle_ceil);
532         if (throttle == 0) {
533                 sc->int_throttle_ceil = 0;
534         } else {
535                 if (throttle < 0)
536                         throttle = EMX_DEFAULT_ITR;
537
538                 /* Recalculate the tunable value to get the exact frequency. */
539                 throttle = 1000000000 / 256 / throttle;
540
541                 /* Upper 16bits of ITR is reserved and should be zero */
542                 if (throttle & 0xffff0000)
543                         throttle = 1000000000 / 256 / EMX_DEFAULT_ITR;
544
545                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
546         }
547
548         e1000_init_script_state_82541(&sc->hw, TRUE);
549         e1000_set_tbi_compatibility_82543(&sc->hw, TRUE);
550
551         /* Copper options */
552         if (sc->hw.phy.media_type == e1000_media_type_copper) {
553                 sc->hw.phy.mdix = EMX_AUTO_ALL_MODES;
554                 sc->hw.phy.disable_polarity_correction = FALSE;
555                 sc->hw.phy.ms_type = EMX_MASTER_SLAVE;
556         }
557
558         /* Set the frame limits assuming standard ethernet sized frames. */
559         sc->max_frame_size = ETHERMTU + ETHER_HDR_LEN + ETHER_CRC_LEN;
560         sc->min_frame_size = ETHER_MIN_LEN;
561
562         /* This controls when hardware reports transmit completion status. */
563         sc->hw.mac.report_tx_early = 1;
564
565         /* Calculate # of RX rings */
566         sc->rx_ring_cnt = device_getenv_int(dev, "rxr", emx_rxr);
567         sc->rx_ring_cnt = if_ring_count2(sc->rx_ring_cnt, EMX_NRX_RING);
568
569         /* Allocate RX/TX rings' busdma(9) stuffs */
570         error = emx_dma_alloc(sc);
571         if (error)
572                 goto fail;
573
574         /* Allocate multicast array memory. */
575         sc->mta = kmalloc(ETH_ADDR_LEN * EMX_MCAST_ADDR_MAX,
576             M_DEVBUF, M_WAITOK);
577
578         /* Indicate SOL/IDER usage */
579         if (e1000_check_reset_block(&sc->hw)) {
580                 device_printf(dev,
581                     "PHY reset is blocked due to SOL/IDER session.\n");
582         }
583
584         /*
585          * Start from a known state, this is important in reading the
586          * nvm and mac from that.
587          */
588         e1000_reset_hw(&sc->hw);
589
590         /* Make sure we have a good EEPROM before we read from it */
591         if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
592                 /*
593                  * Some PCI-E parts fail the first check due to
594                  * the link being in sleep state, call it again,
595                  * if it fails a second time its a real issue.
596                  */
597                 if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
598                         device_printf(dev,
599                             "The EEPROM Checksum Is Not Valid\n");
600                         error = EIO;
601                         goto fail;
602                 }
603         }
604
605         /* Copy the permanent MAC address out of the EEPROM */
606         if (e1000_read_mac_addr(&sc->hw) < 0) {
607                 device_printf(dev, "EEPROM read error while reading MAC"
608                     " address\n");
609                 error = EIO;
610                 goto fail;
611         }
612         if (!emx_is_valid_eaddr(sc->hw.mac.addr)) {
613                 device_printf(dev, "Invalid MAC address\n");
614                 error = EIO;
615                 goto fail;
616         }
617
618         /* Determine if we have to control management hardware */
619         sc->has_manage = e1000_enable_mng_pass_thru(&sc->hw);
620
621         /*
622          * Setup Wake-on-Lan
623          */
624         apme_mask = EMX_EEPROM_APME;
625         eeprom_data = 0;
626         switch (sc->hw.mac.type) {
627         case e1000_82573:
628                 sc->has_amt = 1;
629                 /* FALL THROUGH */
630
631         case e1000_82571:
632         case e1000_82572:
633         case e1000_80003es2lan:
634                 if (sc->hw.bus.func == 1) {
635                         e1000_read_nvm(&sc->hw,
636                             NVM_INIT_CONTROL3_PORT_B, 1, &eeprom_data);
637                 } else {
638                         e1000_read_nvm(&sc->hw,
639                             NVM_INIT_CONTROL3_PORT_A, 1, &eeprom_data);
640                 }
641                 break;
642
643         default:
644                 e1000_read_nvm(&sc->hw,
645                     NVM_INIT_CONTROL3_PORT_A, 1, &eeprom_data);
646                 break;
647         }
648         if (eeprom_data & apme_mask)
649                 sc->wol = E1000_WUFC_MAG | E1000_WUFC_MC;
650
651         /*
652          * We have the eeprom settings, now apply the special cases
653          * where the eeprom may be wrong or the board won't support
654          * wake on lan on a particular port
655          */
656         device_id = pci_get_device(dev);
657         switch (device_id) {
658         case E1000_DEV_ID_82571EB_FIBER:
659                 /*
660                  * Wake events only supported on port A for dual fiber
661                  * regardless of eeprom setting
662                  */
663                 if (E1000_READ_REG(&sc->hw, E1000_STATUS) &
664                     E1000_STATUS_FUNC_1)
665                         sc->wol = 0;
666                 break;
667
668         case E1000_DEV_ID_82571EB_QUAD_COPPER:
669         case E1000_DEV_ID_82571EB_QUAD_FIBER:
670         case E1000_DEV_ID_82571EB_QUAD_COPPER_LP:
671                 /* if quad port sc, disable WoL on all but port A */
672                 if (emx_global_quad_port_a != 0)
673                         sc->wol = 0;
674                 /* Reset for multiple quad port adapters */
675                 if (++emx_global_quad_port_a == 4)
676                         emx_global_quad_port_a = 0;
677                 break;
678         }
679
680         /* XXX disable wol */
681         sc->wol = 0;
682
683         /* Setup OS specific network interface */
684         emx_setup_ifp(sc);
685
686         /* Add sysctl tree, must after em_setup_ifp() */
687         emx_add_sysctl(sc);
688
689         /* Reset the hardware */
690         error = emx_reset(sc);
691         if (error) {
692                 device_printf(dev, "Unable to reset the hardware\n");
693                 goto fail;
694         }
695
696         /* Initialize statistics */
697         emx_update_stats(sc);
698
699         sc->hw.mac.get_link_status = 1;
700         emx_update_link_status(sc);
701
702         sc->spare_tx_desc = EMX_TX_SPARE;
703
704         /*
705          * Keep following relationship between spare_tx_desc, oact_tx_desc
706          * and tx_int_nsegs:
707          * (spare_tx_desc + EMX_TX_RESERVED) <=
708          * oact_tx_desc <= EMX_TX_OACTIVE_MAX <= tx_int_nsegs
709          */
710         sc->oact_tx_desc = sc->num_tx_desc / 8;
711         if (sc->oact_tx_desc > EMX_TX_OACTIVE_MAX)
712                 sc->oact_tx_desc = EMX_TX_OACTIVE_MAX;
713         if (sc->oact_tx_desc < sc->spare_tx_desc + EMX_TX_RESERVED)
714                 sc->oact_tx_desc = sc->spare_tx_desc + EMX_TX_RESERVED;
715
716         sc->tx_int_nsegs = sc->num_tx_desc / 16;
717         if (sc->tx_int_nsegs < sc->oact_tx_desc)
718                 sc->tx_int_nsegs = sc->oact_tx_desc;
719
720         /* Non-AMT based hardware can now take control from firmware */
721         if (sc->has_manage && !sc->has_amt)
722                 emx_get_hw_control(sc);
723
724         /*
725          * Missing Interrupt Following ICR read:
726          *
727          * 82571/82572 specification update #76
728          * 82573 specification update #31
729          * 82574 specification update #12
730          */
731         intr_func = emx_intr;
732         if ((sc->flags & EMX_FLAG_SHARED_INTR) &&
733             (sc->hw.mac.type == e1000_82571 ||
734              sc->hw.mac.type == e1000_82572 ||
735              sc->hw.mac.type == e1000_82573 ||
736              sc->hw.mac.type == e1000_82574))
737                 intr_func = emx_intr_mask;
738
739         error = bus_setup_intr(dev, sc->intr_res, INTR_MPSAFE, intr_func, sc,
740                                &sc->intr_tag, &sc->main_serialize);
741         if (error) {
742                 device_printf(dev, "Failed to register interrupt handler");
743                 ether_ifdetach(&sc->arpcom.ac_if);
744                 goto fail;
745         }
746
747         ifp->if_cpuid = rman_get_cpuid(sc->intr_res);
748         KKASSERT(ifp->if_cpuid >= 0 && ifp->if_cpuid < ncpus);
749         return (0);
750 fail:
751         emx_detach(dev);
752         return (error);
753 }
754
755 static int
756 emx_detach(device_t dev)
757 {
758         struct emx_softc *sc = device_get_softc(dev);
759
760         if (device_is_attached(dev)) {
761                 struct ifnet *ifp = &sc->arpcom.ac_if;
762
763                 ifnet_serialize_all(ifp);
764
765                 emx_stop(sc);
766
767                 e1000_phy_hw_reset(&sc->hw);
768
769                 emx_rel_mgmt(sc);
770                 emx_rel_hw_control(sc);
771
772                 if (sc->wol) {
773                         E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
774                         E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
775                         emx_enable_wol(dev);
776                 }
777
778                 bus_teardown_intr(dev, sc->intr_res, sc->intr_tag);
779
780                 ifnet_deserialize_all(ifp);
781
782                 ether_ifdetach(ifp);
783         } else {
784                 emx_rel_hw_control(sc);
785         }
786         bus_generic_detach(dev);
787
788         if (sc->intr_res != NULL) {
789                 bus_release_resource(dev, SYS_RES_IRQ, sc->intr_rid,
790                                      sc->intr_res);
791         }
792
793         if (sc->intr_type == PCI_INTR_TYPE_MSI)
794                 pci_release_msi(dev);
795
796         if (sc->memory != NULL) {
797                 bus_release_resource(dev, SYS_RES_MEMORY, sc->memory_rid,
798                                      sc->memory);
799         }
800
801         emx_dma_free(sc);
802
803         /* Free sysctl tree */
804         if (sc->sysctl_tree != NULL)
805                 sysctl_ctx_free(&sc->sysctl_ctx);
806
807         return (0);
808 }
809
810 static int
811 emx_shutdown(device_t dev)
812 {
813         return emx_suspend(dev);
814 }
815
816 static int
817 emx_suspend(device_t dev)
818 {
819         struct emx_softc *sc = device_get_softc(dev);
820         struct ifnet *ifp = &sc->arpcom.ac_if;
821
822         ifnet_serialize_all(ifp);
823
824         emx_stop(sc);
825
826         emx_rel_mgmt(sc);
827         emx_rel_hw_control(sc);
828
829         if (sc->wol) {
830                 E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
831                 E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
832                 emx_enable_wol(dev);
833         }
834
835         ifnet_deserialize_all(ifp);
836
837         return bus_generic_suspend(dev);
838 }
839
840 static int
841 emx_resume(device_t dev)
842 {
843         struct emx_softc *sc = device_get_softc(dev);
844         struct ifnet *ifp = &sc->arpcom.ac_if;
845
846         ifnet_serialize_all(ifp);
847
848         emx_init(sc);
849         emx_get_mgmt(sc);
850         if_devstart(ifp);
851
852         ifnet_deserialize_all(ifp);
853
854         return bus_generic_resume(dev);
855 }
856
857 static void
858 emx_start(struct ifnet *ifp)
859 {
860         struct emx_softc *sc = ifp->if_softc;
861         struct mbuf *m_head;
862
863         ASSERT_SERIALIZED(&sc->tx_serialize);
864
865         if ((ifp->if_flags & (IFF_RUNNING | IFF_OACTIVE)) != IFF_RUNNING)
866                 return;
867
868         if (!sc->link_active) {
869                 ifq_purge(&ifp->if_snd);
870                 return;
871         }
872
873         while (!ifq_is_empty(&ifp->if_snd)) {
874                 /* Now do we at least have a minimal? */
875                 if (EMX_IS_OACTIVE(sc)) {
876                         emx_tx_collect(sc);
877                         if (EMX_IS_OACTIVE(sc)) {
878                                 ifp->if_flags |= IFF_OACTIVE;
879                                 sc->no_tx_desc_avail1++;
880                                 break;
881                         }
882                 }
883
884                 logif(pkt_txqueue);
885                 m_head = ifq_dequeue(&ifp->if_snd, NULL);
886                 if (m_head == NULL)
887                         break;
888
889                 if (emx_encap(sc, &m_head)) {
890                         ifp->if_oerrors++;
891                         emx_tx_collect(sc);
892                         continue;
893                 }
894
895                 /* Send a copy of the frame to the BPF listener */
896                 ETHER_BPF_MTAP(ifp, m_head);
897
898                 /* Set timeout in case hardware has problems transmitting. */
899                 ifp->if_timer = EMX_TX_TIMEOUT;
900         }
901 }
902
903 static int
904 emx_ioctl(struct ifnet *ifp, u_long command, caddr_t data, struct ucred *cr)
905 {
906         struct emx_softc *sc = ifp->if_softc;
907         struct ifreq *ifr = (struct ifreq *)data;
908         uint16_t eeprom_data = 0;
909         int max_frame_size, mask, reinit;
910         int error = 0;
911
912         ASSERT_IFNET_SERIALIZED_ALL(ifp);
913
914         switch (command) {
915         case SIOCSIFMTU:
916                 switch (sc->hw.mac.type) {
917                 case e1000_82573:
918                         /*
919                          * 82573 only supports jumbo frames
920                          * if ASPM is disabled.
921                          */
922                         e1000_read_nvm(&sc->hw, NVM_INIT_3GIO_3, 1,
923                                        &eeprom_data);
924                         if (eeprom_data & NVM_WORD1A_ASPM_MASK) {
925                                 max_frame_size = ETHER_MAX_LEN;
926                                 break;
927                         }
928                         /* FALL THROUGH */
929
930                 /* Limit Jumbo Frame size */
931                 case e1000_82571:
932                 case e1000_82572:
933                 case e1000_82574:
934                 case e1000_80003es2lan:
935                         max_frame_size = 9234;
936                         break;
937
938                 default:
939                         max_frame_size = MAX_JUMBO_FRAME_SIZE;
940                         break;
941                 }
942                 if (ifr->ifr_mtu > max_frame_size - ETHER_HDR_LEN -
943                     ETHER_CRC_LEN) {
944                         error = EINVAL;
945                         break;
946                 }
947
948                 ifp->if_mtu = ifr->ifr_mtu;
949                 sc->max_frame_size = ifp->if_mtu + ETHER_HDR_LEN +
950                                      ETHER_CRC_LEN;
951
952                 if (ifp->if_flags & IFF_RUNNING)
953                         emx_init(sc);
954                 break;
955
956         case SIOCSIFFLAGS:
957                 if (ifp->if_flags & IFF_UP) {
958                         if ((ifp->if_flags & IFF_RUNNING)) {
959                                 if ((ifp->if_flags ^ sc->if_flags) &
960                                     (IFF_PROMISC | IFF_ALLMULTI)) {
961                                         emx_disable_promisc(sc);
962                                         emx_set_promisc(sc);
963                                 }
964                         } else {
965                                 emx_init(sc);
966                         }
967                 } else if (ifp->if_flags & IFF_RUNNING) {
968                         emx_stop(sc);
969                 }
970                 sc->if_flags = ifp->if_flags;
971                 break;
972
973         case SIOCADDMULTI:
974         case SIOCDELMULTI:
975                 if (ifp->if_flags & IFF_RUNNING) {
976                         emx_disable_intr(sc);
977                         emx_set_multi(sc);
978 #ifdef IFPOLL_ENABLE
979                         if (!(ifp->if_flags & IFF_NPOLLING))
980 #endif
981                                 emx_enable_intr(sc);
982                 }
983                 break;
984
985         case SIOCSIFMEDIA:
986                 /* Check SOL/IDER usage */
987                 if (e1000_check_reset_block(&sc->hw)) {
988                         device_printf(sc->dev, "Media change is"
989                             " blocked due to SOL/IDER session.\n");
990                         break;
991                 }
992                 /* FALL THROUGH */
993
994         case SIOCGIFMEDIA:
995                 error = ifmedia_ioctl(ifp, ifr, &sc->media, command);
996                 break;
997
998         case SIOCSIFCAP:
999                 reinit = 0;
1000                 mask = ifr->ifr_reqcap ^ ifp->if_capenable;
1001                 if (mask & IFCAP_HWCSUM) {
1002                         ifp->if_capenable ^= (mask & IFCAP_HWCSUM);
1003                         reinit = 1;
1004                 }
1005                 if (mask & IFCAP_VLAN_HWTAGGING) {
1006                         ifp->if_capenable ^= IFCAP_VLAN_HWTAGGING;
1007                         reinit = 1;
1008                 }
1009                 if (mask & IFCAP_RSS)
1010                         ifp->if_capenable ^= IFCAP_RSS;
1011                 if (reinit && (ifp->if_flags & IFF_RUNNING))
1012                         emx_init(sc);
1013                 break;
1014
1015         default:
1016                 error = ether_ioctl(ifp, command, data);
1017                 break;
1018         }
1019         return (error);
1020 }
1021
1022 static void
1023 emx_watchdog(struct ifnet *ifp)
1024 {
1025         struct emx_softc *sc = ifp->if_softc;
1026
1027         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1028
1029         /*
1030          * The timer is set to 5 every time start queues a packet.
1031          * Then txeof keeps resetting it as long as it cleans at
1032          * least one descriptor.
1033          * Finally, anytime all descriptors are clean the timer is
1034          * set to 0.
1035          */
1036
1037         if (E1000_READ_REG(&sc->hw, E1000_TDT(0)) ==
1038             E1000_READ_REG(&sc->hw, E1000_TDH(0))) {
1039                 /*
1040                  * If we reach here, all TX jobs are completed and
1041                  * the TX engine should have been idled for some time.
1042                  * We don't need to call if_devstart() here.
1043                  */
1044                 ifp->if_flags &= ~IFF_OACTIVE;
1045                 ifp->if_timer = 0;
1046                 return;
1047         }
1048
1049         /*
1050          * If we are in this routine because of pause frames, then
1051          * don't reset the hardware.
1052          */
1053         if (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_TXOFF) {
1054                 ifp->if_timer = EMX_TX_TIMEOUT;
1055                 return;
1056         }
1057
1058         if (e1000_check_for_link(&sc->hw) == 0)
1059                 if_printf(ifp, "watchdog timeout -- resetting\n");
1060
1061         ifp->if_oerrors++;
1062         sc->watchdog_events++;
1063
1064         emx_init(sc);
1065
1066         if (!ifq_is_empty(&ifp->if_snd))
1067                 if_devstart(ifp);
1068 }
1069
1070 static void
1071 emx_init(void *xsc)
1072 {
1073         struct emx_softc *sc = xsc;
1074         struct ifnet *ifp = &sc->arpcom.ac_if;
1075         device_t dev = sc->dev;
1076         uint32_t pba;
1077         int i;
1078
1079         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1080
1081         emx_stop(sc);
1082
1083         /*
1084          * Packet Buffer Allocation (PBA)
1085          * Writing PBA sets the receive portion of the buffer
1086          * the remainder is used for the transmit buffer.
1087          */
1088         switch (sc->hw.mac.type) {
1089         /* Total Packet Buffer on these is 48K */
1090         case e1000_82571:
1091         case e1000_82572:
1092         case e1000_80003es2lan:
1093                 pba = E1000_PBA_32K; /* 32K for Rx, 16K for Tx */
1094                 break;
1095
1096         case e1000_82573: /* 82573: Total Packet Buffer is 32K */
1097                 pba = E1000_PBA_12K; /* 12K for Rx, 20K for Tx */
1098                 break;
1099
1100         case e1000_82574:
1101                 pba = E1000_PBA_20K; /* 20K for Rx, 20K for Tx */
1102                 break;
1103
1104         default:
1105                 /* Devices before 82547 had a Packet Buffer of 64K.   */
1106                 if (sc->max_frame_size > 8192)
1107                         pba = E1000_PBA_40K; /* 40K for Rx, 24K for Tx */
1108                 else
1109                         pba = E1000_PBA_48K; /* 48K for Rx, 16K for Tx */
1110         }
1111         E1000_WRITE_REG(&sc->hw, E1000_PBA, pba);
1112
1113         /* Get the latest mac address, User can use a LAA */
1114         bcopy(IF_LLADDR(ifp), sc->hw.mac.addr, ETHER_ADDR_LEN);
1115
1116         /* Put the address into the Receive Address Array */
1117         e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
1118
1119         /*
1120          * With the 82571 sc, RAR[0] may be overwritten
1121          * when the other port is reset, we make a duplicate
1122          * in RAR[14] for that eventuality, this assures
1123          * the interface continues to function.
1124          */
1125         if (sc->hw.mac.type == e1000_82571) {
1126                 e1000_set_laa_state_82571(&sc->hw, TRUE);
1127                 e1000_rar_set(&sc->hw, sc->hw.mac.addr,
1128                     E1000_RAR_ENTRIES - 1);
1129         }
1130
1131         /* Initialize the hardware */
1132         if (emx_reset(sc)) {
1133                 device_printf(dev, "Unable to reset the hardware\n");
1134                 /* XXX emx_stop()? */
1135                 return;
1136         }
1137         emx_update_link_status(sc);
1138
1139         /* Setup VLAN support, basic and offload if available */
1140         E1000_WRITE_REG(&sc->hw, E1000_VET, ETHERTYPE_VLAN);
1141
1142         if (ifp->if_capenable & IFCAP_VLAN_HWTAGGING) {
1143                 uint32_t ctrl;
1144
1145                 ctrl = E1000_READ_REG(&sc->hw, E1000_CTRL);
1146                 ctrl |= E1000_CTRL_VME;
1147                 E1000_WRITE_REG(&sc->hw, E1000_CTRL, ctrl);
1148         }
1149
1150         /* Set hardware offload abilities */
1151         if (ifp->if_capenable & IFCAP_TXCSUM)
1152                 ifp->if_hwassist = EMX_CSUM_FEATURES;
1153         else
1154                 ifp->if_hwassist = 0;
1155
1156         /* Configure for OS presence */
1157         emx_get_mgmt(sc);
1158
1159         /* Prepare transmit descriptors and buffers */
1160         emx_init_tx_ring(sc);
1161         emx_init_tx_unit(sc);
1162
1163         /* Setup Multicast table */
1164         emx_set_multi(sc);
1165
1166         /* Prepare receive descriptors and buffers */
1167         for (i = 0; i < sc->rx_ring_cnt; ++i) {
1168                 if (emx_init_rx_ring(sc, &sc->rx_data[i])) {
1169                         device_printf(dev,
1170                             "Could not setup receive structures\n");
1171                         emx_stop(sc);
1172                         return;
1173                 }
1174         }
1175         emx_init_rx_unit(sc);
1176
1177         /* Don't lose promiscuous settings */
1178         emx_set_promisc(sc);
1179
1180         ifp->if_flags |= IFF_RUNNING;
1181         ifp->if_flags &= ~IFF_OACTIVE;
1182
1183         callout_reset(&sc->timer, hz, emx_timer, sc);
1184         e1000_clear_hw_cntrs_base_generic(&sc->hw);
1185
1186         /* MSI/X configuration for 82574 */
1187         if (sc->hw.mac.type == e1000_82574) {
1188                 int tmp;
1189
1190                 tmp = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
1191                 tmp |= E1000_CTRL_EXT_PBA_CLR;
1192                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT, tmp);
1193                 /*
1194                  * XXX MSIX
1195                  * Set the IVAR - interrupt vector routing.
1196                  * Each nibble represents a vector, high bit
1197                  * is enable, other 3 bits are the MSIX table
1198                  * entry, we map RXQ0 to 0, TXQ0 to 1, and
1199                  * Link (other) to 2, hence the magic number.
1200                  */
1201                 E1000_WRITE_REG(&sc->hw, E1000_IVAR, 0x800A0908);
1202         }
1203
1204 #ifdef IFPOLL_ENABLE
1205         /*
1206          * Only enable interrupts if we are not polling, make sure
1207          * they are off otherwise.
1208          */
1209         if (ifp->if_flags & IFF_NPOLLING)
1210                 emx_disable_intr(sc);
1211         else
1212 #endif /* IFPOLL_ENABLE */
1213                 emx_enable_intr(sc);
1214
1215         /* AMT based hardware can now take control from firmware */
1216         if (sc->has_manage && sc->has_amt)
1217                 emx_get_hw_control(sc);
1218
1219         /* Don't reset the phy next time init gets called */
1220         sc->hw.phy.reset_disable = TRUE;
1221 }
1222
1223 static void
1224 emx_intr(void *xsc)
1225 {
1226         emx_intr_body(xsc, TRUE);
1227 }
1228
1229 static void
1230 emx_intr_body(struct emx_softc *sc, boolean_t chk_asserted)
1231 {
1232         struct ifnet *ifp = &sc->arpcom.ac_if;
1233         uint32_t reg_icr;
1234
1235         logif(intr_beg);
1236         ASSERT_SERIALIZED(&sc->main_serialize);
1237
1238         reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
1239
1240         if (chk_asserted && (reg_icr & E1000_ICR_INT_ASSERTED) == 0) {
1241                 logif(intr_end);
1242                 return;
1243         }
1244
1245         /*
1246          * XXX: some laptops trigger several spurious interrupts
1247          * on emx(4) when in the resume cycle. The ICR register
1248          * reports all-ones value in this case. Processing such
1249          * interrupts would lead to a freeze. I don't know why.
1250          */
1251         if (reg_icr == 0xffffffff) {
1252                 logif(intr_end);
1253                 return;
1254         }
1255
1256         if (ifp->if_flags & IFF_RUNNING) {
1257                 if (reg_icr &
1258                     (E1000_ICR_RXT0 | E1000_ICR_RXDMT0 | E1000_ICR_RXO)) {
1259                         int i;
1260
1261                         for (i = 0; i < sc->rx_ring_cnt; ++i) {
1262                                 lwkt_serialize_enter(
1263                                 &sc->rx_data[i].rx_serialize);
1264                                 emx_rxeof(sc, i, -1);
1265                                 lwkt_serialize_exit(
1266                                 &sc->rx_data[i].rx_serialize);
1267                         }
1268                 }
1269                 if (reg_icr & E1000_ICR_TXDW) {
1270                         lwkt_serialize_enter(&sc->tx_serialize);
1271                         emx_txeof(sc);
1272                         if (!ifq_is_empty(&ifp->if_snd))
1273                                 if_devstart(ifp);
1274                         lwkt_serialize_exit(&sc->tx_serialize);
1275                 }
1276         }
1277
1278         /* Link status change */
1279         if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
1280                 emx_serialize_skipmain(sc);
1281
1282                 callout_stop(&sc->timer);
1283                 sc->hw.mac.get_link_status = 1;
1284                 emx_update_link_status(sc);
1285
1286                 /* Deal with TX cruft when link lost */
1287                 emx_tx_purge(sc);
1288
1289                 callout_reset(&sc->timer, hz, emx_timer, sc);
1290
1291                 emx_deserialize_skipmain(sc);
1292         }
1293
1294         if (reg_icr & E1000_ICR_RXO)
1295                 sc->rx_overruns++;
1296
1297         logif(intr_end);
1298 }
1299
1300 static void
1301 emx_intr_mask(void *xsc)
1302 {
1303         struct emx_softc *sc = xsc;
1304
1305         E1000_WRITE_REG(&sc->hw, E1000_IMC, 0xffffffff);
1306         /*
1307          * NOTE:
1308          * ICR.INT_ASSERTED bit will never be set if IMS is 0,
1309          * so don't check it.
1310          */
1311         emx_intr_body(sc, FALSE);
1312         E1000_WRITE_REG(&sc->hw, E1000_IMS, IMS_ENABLE_MASK);
1313 }
1314
1315 static void
1316 emx_media_status(struct ifnet *ifp, struct ifmediareq *ifmr)
1317 {
1318         struct emx_softc *sc = ifp->if_softc;
1319
1320         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1321
1322         emx_update_link_status(sc);
1323
1324         ifmr->ifm_status = IFM_AVALID;
1325         ifmr->ifm_active = IFM_ETHER;
1326
1327         if (!sc->link_active)
1328                 return;
1329
1330         ifmr->ifm_status |= IFM_ACTIVE;
1331
1332         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1333             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
1334                 ifmr->ifm_active |= IFM_1000_SX | IFM_FDX;
1335         } else {
1336                 switch (sc->link_speed) {
1337                 case 10:
1338                         ifmr->ifm_active |= IFM_10_T;
1339                         break;
1340                 case 100:
1341                         ifmr->ifm_active |= IFM_100_TX;
1342                         break;
1343
1344                 case 1000:
1345                         ifmr->ifm_active |= IFM_1000_T;
1346                         break;
1347                 }
1348                 if (sc->link_duplex == FULL_DUPLEX)
1349                         ifmr->ifm_active |= IFM_FDX;
1350                 else
1351                         ifmr->ifm_active |= IFM_HDX;
1352         }
1353 }
1354
1355 static int
1356 emx_media_change(struct ifnet *ifp)
1357 {
1358         struct emx_softc *sc = ifp->if_softc;
1359         struct ifmedia *ifm = &sc->media;
1360
1361         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1362
1363         if (IFM_TYPE(ifm->ifm_media) != IFM_ETHER)
1364                 return (EINVAL);
1365
1366         switch (IFM_SUBTYPE(ifm->ifm_media)) {
1367         case IFM_AUTO:
1368                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1369                 sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
1370                 break;
1371
1372         case IFM_1000_LX:
1373         case IFM_1000_SX:
1374         case IFM_1000_T:
1375                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1376                 sc->hw.phy.autoneg_advertised = ADVERTISE_1000_FULL;
1377                 break;
1378
1379         case IFM_100_TX:
1380                 sc->hw.mac.autoneg = FALSE;
1381                 sc->hw.phy.autoneg_advertised = 0;
1382                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1383                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_FULL;
1384                 else
1385                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_HALF;
1386                 break;
1387
1388         case IFM_10_T:
1389                 sc->hw.mac.autoneg = FALSE;
1390                 sc->hw.phy.autoneg_advertised = 0;
1391                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1392                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_FULL;
1393                 else
1394                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_HALF;
1395                 break;
1396
1397         default:
1398                 if_printf(ifp, "Unsupported media type\n");
1399                 break;
1400         }
1401
1402         /*
1403          * As the speed/duplex settings my have changed we need to
1404          * reset the PHY.
1405          */
1406         sc->hw.phy.reset_disable = FALSE;
1407
1408         emx_init(sc);
1409
1410         return (0);
1411 }
1412
1413 static int
1414 emx_encap(struct emx_softc *sc, struct mbuf **m_headp)
1415 {
1416         bus_dma_segment_t segs[EMX_MAX_SCATTER];
1417         bus_dmamap_t map;
1418         struct emx_txbuf *tx_buffer, *tx_buffer_mapped;
1419         struct e1000_tx_desc *ctxd = NULL;
1420         struct mbuf *m_head = *m_headp;
1421         uint32_t txd_upper, txd_lower, cmd = 0;
1422         int maxsegs, nsegs, i, j, first, last = 0, error;
1423
1424         if (m_head->m_len < EMX_TXCSUM_MINHL &&
1425             (m_head->m_flags & EMX_CSUM_FEATURES)) {
1426                 /*
1427                  * Make sure that ethernet header and ip.ip_hl are in
1428                  * contiguous memory, since if TXCSUM is enabled, later
1429                  * TX context descriptor's setup need to access ip.ip_hl.
1430                  */
1431                 error = emx_txcsum_pullup(sc, m_headp);
1432                 if (error) {
1433                         KKASSERT(*m_headp == NULL);
1434                         return error;
1435                 }
1436                 m_head = *m_headp;
1437         }
1438
1439         txd_upper = txd_lower = 0;
1440
1441         /*
1442          * Capture the first descriptor index, this descriptor
1443          * will have the index of the EOP which is the only one
1444          * that now gets a DONE bit writeback.
1445          */
1446         first = sc->next_avail_tx_desc;
1447         tx_buffer = &sc->tx_buf[first];
1448         tx_buffer_mapped = tx_buffer;
1449         map = tx_buffer->map;
1450
1451         maxsegs = sc->num_tx_desc_avail - EMX_TX_RESERVED;
1452         KASSERT(maxsegs >= sc->spare_tx_desc, ("not enough spare TX desc"));
1453         if (maxsegs > EMX_MAX_SCATTER)
1454                 maxsegs = EMX_MAX_SCATTER;
1455
1456         error = bus_dmamap_load_mbuf_defrag(sc->txtag, map, m_headp,
1457                         segs, maxsegs, &nsegs, BUS_DMA_NOWAIT);
1458         if (error) {
1459                 if (error == ENOBUFS)
1460                         sc->mbuf_alloc_failed++;
1461                 else
1462                         sc->no_tx_dma_setup++;
1463
1464                 m_freem(*m_headp);
1465                 *m_headp = NULL;
1466                 return error;
1467         }
1468         bus_dmamap_sync(sc->txtag, map, BUS_DMASYNC_PREWRITE);
1469
1470         m_head = *m_headp;
1471         sc->tx_nsegs += nsegs;
1472
1473         if (m_head->m_pkthdr.csum_flags & EMX_CSUM_FEATURES) {
1474                 /* TX csum offloading will consume one TX desc */
1475                 sc->tx_nsegs += emx_txcsum(sc, m_head, &txd_upper, &txd_lower);
1476         }
1477         i = sc->next_avail_tx_desc;
1478
1479         /* Set up our transmit descriptors */
1480         for (j = 0; j < nsegs; j++) {
1481                 tx_buffer = &sc->tx_buf[i];
1482                 ctxd = &sc->tx_desc_base[i];
1483
1484                 ctxd->buffer_addr = htole64(segs[j].ds_addr);
1485                 ctxd->lower.data = htole32(E1000_TXD_CMD_IFCS |
1486                                            txd_lower | segs[j].ds_len);
1487                 ctxd->upper.data = htole32(txd_upper);
1488
1489                 last = i;
1490                 if (++i == sc->num_tx_desc)
1491                         i = 0;
1492         }
1493
1494         sc->next_avail_tx_desc = i;
1495
1496         KKASSERT(sc->num_tx_desc_avail > nsegs);
1497         sc->num_tx_desc_avail -= nsegs;
1498
1499         /* Handle VLAN tag */
1500         if (m_head->m_flags & M_VLANTAG) {
1501                 /* Set the vlan id. */
1502                 ctxd->upper.fields.special =
1503                     htole16(m_head->m_pkthdr.ether_vlantag);
1504
1505                 /* Tell hardware to add tag */
1506                 ctxd->lower.data |= htole32(E1000_TXD_CMD_VLE);
1507         }
1508
1509         tx_buffer->m_head = m_head;
1510         tx_buffer_mapped->map = tx_buffer->map;
1511         tx_buffer->map = map;
1512
1513         if (sc->tx_nsegs >= sc->tx_int_nsegs) {
1514                 sc->tx_nsegs = 0;
1515
1516                 /*
1517                  * Report Status (RS) is turned on
1518                  * every tx_int_nsegs descriptors.
1519                  */
1520                 cmd = E1000_TXD_CMD_RS;
1521
1522                 /*
1523                  * Keep track of the descriptor, which will
1524                  * be written back by hardware.
1525                  */
1526                 sc->tx_dd[sc->tx_dd_tail] = last;
1527                 EMX_INC_TXDD_IDX(sc->tx_dd_tail);
1528                 KKASSERT(sc->tx_dd_tail != sc->tx_dd_head);
1529         }
1530
1531         /*
1532          * Last Descriptor of Packet needs End Of Packet (EOP)
1533          */
1534         ctxd->lower.data |= htole32(E1000_TXD_CMD_EOP | cmd);
1535
1536         /*
1537          * Advance the Transmit Descriptor Tail (TDT), this tells
1538          * the E1000 that this frame is available to transmit.
1539          */
1540         E1000_WRITE_REG(&sc->hw, E1000_TDT(0), i);
1541
1542         return (0);
1543 }
1544
1545 static void
1546 emx_set_promisc(struct emx_softc *sc)
1547 {
1548         struct ifnet *ifp = &sc->arpcom.ac_if;
1549         uint32_t reg_rctl;
1550
1551         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1552
1553         if (ifp->if_flags & IFF_PROMISC) {
1554                 reg_rctl |= (E1000_RCTL_UPE | E1000_RCTL_MPE);
1555                 /* Turn this on if you want to see bad packets */
1556                 if (emx_debug_sbp)
1557                         reg_rctl |= E1000_RCTL_SBP;
1558                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1559         } else if (ifp->if_flags & IFF_ALLMULTI) {
1560                 reg_rctl |= E1000_RCTL_MPE;
1561                 reg_rctl &= ~E1000_RCTL_UPE;
1562                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1563         }
1564 }
1565
1566 static void
1567 emx_disable_promisc(struct emx_softc *sc)
1568 {
1569         uint32_t reg_rctl;
1570
1571         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1572
1573         reg_rctl &= ~E1000_RCTL_UPE;
1574         reg_rctl &= ~E1000_RCTL_MPE;
1575         reg_rctl &= ~E1000_RCTL_SBP;
1576         E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1577 }
1578
1579 static void
1580 emx_set_multi(struct emx_softc *sc)
1581 {
1582         struct ifnet *ifp = &sc->arpcom.ac_if;
1583         struct ifmultiaddr *ifma;
1584         uint32_t reg_rctl = 0;
1585         uint8_t *mta;
1586         int mcnt = 0;
1587
1588         mta = sc->mta;
1589         bzero(mta, ETH_ADDR_LEN * EMX_MCAST_ADDR_MAX);
1590
1591         TAILQ_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
1592                 if (ifma->ifma_addr->sa_family != AF_LINK)
1593                         continue;
1594
1595                 if (mcnt == EMX_MCAST_ADDR_MAX)
1596                         break;
1597
1598                 bcopy(LLADDR((struct sockaddr_dl *)ifma->ifma_addr),
1599                       &mta[mcnt * ETHER_ADDR_LEN], ETHER_ADDR_LEN);
1600                 mcnt++;
1601         }
1602
1603         if (mcnt >= EMX_MCAST_ADDR_MAX) {
1604                 reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1605                 reg_rctl |= E1000_RCTL_MPE;
1606                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1607         } else {
1608                 e1000_update_mc_addr_list(&sc->hw, mta, mcnt);
1609         }
1610 }
1611
1612 /*
1613  * This routine checks for link status and updates statistics.
1614  */
1615 static void
1616 emx_timer(void *xsc)
1617 {
1618         struct emx_softc *sc = xsc;
1619         struct ifnet *ifp = &sc->arpcom.ac_if;
1620
1621         ifnet_serialize_all(ifp);
1622
1623         emx_update_link_status(sc);
1624         emx_update_stats(sc);
1625
1626         /* Reset LAA into RAR[0] on 82571 */
1627         if (e1000_get_laa_state_82571(&sc->hw) == TRUE)
1628                 e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
1629
1630         if (emx_display_debug_stats && (ifp->if_flags & IFF_RUNNING))
1631                 emx_print_hw_stats(sc);
1632
1633         emx_smartspeed(sc);
1634
1635         callout_reset(&sc->timer, hz, emx_timer, sc);
1636
1637         ifnet_deserialize_all(ifp);
1638 }
1639
1640 static void
1641 emx_update_link_status(struct emx_softc *sc)
1642 {
1643         struct e1000_hw *hw = &sc->hw;
1644         struct ifnet *ifp = &sc->arpcom.ac_if;
1645         device_t dev = sc->dev;
1646         uint32_t link_check = 0;
1647
1648         /* Get the cached link value or read phy for real */
1649         switch (hw->phy.media_type) {
1650         case e1000_media_type_copper:
1651                 if (hw->mac.get_link_status) {
1652                         /* Do the work to read phy */
1653                         e1000_check_for_link(hw);
1654                         link_check = !hw->mac.get_link_status;
1655                         if (link_check) /* ESB2 fix */
1656                                 e1000_cfg_on_link_up(hw);
1657                 } else {
1658                         link_check = TRUE;
1659                 }
1660                 break;
1661
1662         case e1000_media_type_fiber:
1663                 e1000_check_for_link(hw);
1664                 link_check = E1000_READ_REG(hw, E1000_STATUS) & E1000_STATUS_LU;
1665                 break;
1666
1667         case e1000_media_type_internal_serdes:
1668                 e1000_check_for_link(hw);
1669                 link_check = sc->hw.mac.serdes_has_link;
1670                 break;
1671
1672         case e1000_media_type_unknown:
1673         default:
1674                 break;
1675         }
1676
1677         /* Now check for a transition */
1678         if (link_check && sc->link_active == 0) {
1679                 e1000_get_speed_and_duplex(hw, &sc->link_speed,
1680                     &sc->link_duplex);
1681
1682                 /*
1683                  * Check if we should enable/disable SPEED_MODE bit on
1684                  * 82571EB/82572EI
1685                  */
1686                 if (sc->link_speed != SPEED_1000 &&
1687                     (hw->mac.type == e1000_82571 ||
1688                      hw->mac.type == e1000_82572)) {
1689                         int tarc0;
1690
1691                         tarc0 = E1000_READ_REG(hw, E1000_TARC(0));
1692                         tarc0 &= ~EMX_TARC_SPEED_MODE;
1693                         E1000_WRITE_REG(hw, E1000_TARC(0), tarc0);
1694                 }
1695                 if (bootverbose) {
1696                         device_printf(dev, "Link is up %d Mbps %s\n",
1697                             sc->link_speed,
1698                             ((sc->link_duplex == FULL_DUPLEX) ?
1699                             "Full Duplex" : "Half Duplex"));
1700                 }
1701                 sc->link_active = 1;
1702                 sc->smartspeed = 0;
1703                 ifp->if_baudrate = sc->link_speed * 1000000;
1704                 ifp->if_link_state = LINK_STATE_UP;
1705                 if_link_state_change(ifp);
1706         } else if (!link_check && sc->link_active == 1) {
1707                 ifp->if_baudrate = sc->link_speed = 0;
1708                 sc->link_duplex = 0;
1709                 if (bootverbose)
1710                         device_printf(dev, "Link is Down\n");
1711                 sc->link_active = 0;
1712 #if 0
1713                 /* Link down, disable watchdog */
1714                 if->if_timer = 0;
1715 #endif
1716                 ifp->if_link_state = LINK_STATE_DOWN;
1717                 if_link_state_change(ifp);
1718         }
1719 }
1720
1721 static void
1722 emx_stop(struct emx_softc *sc)
1723 {
1724         struct ifnet *ifp = &sc->arpcom.ac_if;
1725         int i;
1726
1727         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1728
1729         emx_disable_intr(sc);
1730
1731         callout_stop(&sc->timer);
1732
1733         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
1734         ifp->if_timer = 0;
1735
1736         /*
1737          * Disable multiple receive queues.
1738          *
1739          * NOTE:
1740          * We should disable multiple receive queues before
1741          * resetting the hardware.
1742          */
1743         E1000_WRITE_REG(&sc->hw, E1000_MRQC, 0);
1744
1745         e1000_reset_hw(&sc->hw);
1746         E1000_WRITE_REG(&sc->hw, E1000_WUC, 0);
1747
1748         for (i = 0; i < sc->num_tx_desc; i++) {
1749                 struct emx_txbuf *tx_buffer = &sc->tx_buf[i];
1750
1751                 if (tx_buffer->m_head != NULL) {
1752                         bus_dmamap_unload(sc->txtag, tx_buffer->map);
1753                         m_freem(tx_buffer->m_head);
1754                         tx_buffer->m_head = NULL;
1755                 }
1756         }
1757
1758         for (i = 0; i < sc->rx_ring_cnt; ++i)
1759                 emx_free_rx_ring(sc, &sc->rx_data[i]);
1760
1761         sc->csum_flags = 0;
1762         sc->csum_ehlen = 0;
1763         sc->csum_iphlen = 0;
1764
1765         sc->tx_dd_head = 0;
1766         sc->tx_dd_tail = 0;
1767         sc->tx_nsegs = 0;
1768 }
1769
1770 static int
1771 emx_reset(struct emx_softc *sc)
1772 {
1773         device_t dev = sc->dev;
1774         uint16_t rx_buffer_size;
1775
1776         /* Set up smart power down as default off on newer adapters. */
1777         if (!emx_smart_pwr_down &&
1778             (sc->hw.mac.type == e1000_82571 ||
1779              sc->hw.mac.type == e1000_82572)) {
1780                 uint16_t phy_tmp = 0;
1781
1782                 /* Speed up time to link by disabling smart power down. */
1783                 e1000_read_phy_reg(&sc->hw,
1784                     IGP02E1000_PHY_POWER_MGMT, &phy_tmp);
1785                 phy_tmp &= ~IGP02E1000_PM_SPD;
1786                 e1000_write_phy_reg(&sc->hw,
1787                     IGP02E1000_PHY_POWER_MGMT, phy_tmp);
1788         }
1789
1790         /*
1791          * These parameters control the automatic generation (Tx) and
1792          * response (Rx) to Ethernet PAUSE frames.
1793          * - High water mark should allow for at least two frames to be
1794          *   received after sending an XOFF.
1795          * - Low water mark works best when it is very near the high water mark.
1796          *   This allows the receiver to restart by sending XON when it has
1797          *   drained a bit. Here we use an arbitary value of 1500 which will
1798          *   restart after one full frame is pulled from the buffer. There
1799          *   could be several smaller frames in the buffer and if so they will
1800          *   not trigger the XON until their total number reduces the buffer
1801          *   by 1500.
1802          * - The pause time is fairly large at 1000 x 512ns = 512 usec.
1803          */
1804         rx_buffer_size = (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) << 10;
1805
1806         sc->hw.fc.high_water = rx_buffer_size -
1807                                roundup2(sc->max_frame_size, 1024);
1808         sc->hw.fc.low_water = sc->hw.fc.high_water - 1500;
1809
1810         if (sc->hw.mac.type == e1000_80003es2lan)
1811                 sc->hw.fc.pause_time = 0xFFFF;
1812         else
1813                 sc->hw.fc.pause_time = EMX_FC_PAUSE_TIME;
1814         sc->hw.fc.send_xon = TRUE;
1815         sc->hw.fc.requested_mode = e1000_fc_full;
1816
1817         /* Issue a global reset */
1818         e1000_reset_hw(&sc->hw);
1819         E1000_WRITE_REG(&sc->hw, E1000_WUC, 0);
1820         emx_disable_aspm(sc);
1821
1822         if (e1000_init_hw(&sc->hw) < 0) {
1823                 device_printf(dev, "Hardware Initialization Failed\n");
1824                 return (EIO);
1825         }
1826
1827         E1000_WRITE_REG(&sc->hw, E1000_VET, ETHERTYPE_VLAN);
1828         e1000_get_phy_info(&sc->hw);
1829         e1000_check_for_link(&sc->hw);
1830
1831         return (0);
1832 }
1833
1834 static void
1835 emx_setup_ifp(struct emx_softc *sc)
1836 {
1837         struct ifnet *ifp = &sc->arpcom.ac_if;
1838
1839         if_initname(ifp, device_get_name(sc->dev),
1840                     device_get_unit(sc->dev));
1841         ifp->if_softc = sc;
1842         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
1843         ifp->if_init =  emx_init;
1844         ifp->if_ioctl = emx_ioctl;
1845         ifp->if_start = emx_start;
1846 #ifdef IFPOLL_ENABLE
1847         ifp->if_qpoll = emx_qpoll;
1848 #endif
1849         ifp->if_watchdog = emx_watchdog;
1850         ifp->if_serialize = emx_serialize;
1851         ifp->if_deserialize = emx_deserialize;
1852         ifp->if_tryserialize = emx_tryserialize;
1853 #ifdef INVARIANTS
1854         ifp->if_serialize_assert = emx_serialize_assert;
1855 #endif
1856         ifq_set_maxlen(&ifp->if_snd, sc->num_tx_desc - 1);
1857         ifq_set_ready(&ifp->if_snd);
1858
1859         ether_ifattach(ifp, sc->hw.mac.addr, NULL);
1860
1861         ifp->if_capabilities = IFCAP_HWCSUM |
1862                                IFCAP_VLAN_HWTAGGING |
1863                                IFCAP_VLAN_MTU;
1864         if (sc->rx_ring_cnt > 1)
1865                 ifp->if_capabilities |= IFCAP_RSS;
1866         ifp->if_capenable = ifp->if_capabilities;
1867         ifp->if_hwassist = EMX_CSUM_FEATURES;
1868
1869         /*
1870          * Tell the upper layer(s) we support long frames.
1871          */
1872         ifp->if_data.ifi_hdrlen = sizeof(struct ether_vlan_header);
1873
1874         /*
1875          * Specify the media types supported by this sc and register
1876          * callbacks to update media and link information
1877          */
1878         ifmedia_init(&sc->media, IFM_IMASK,
1879                      emx_media_change, emx_media_status);
1880         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1881             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
1882                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX | IFM_FDX,
1883                             0, NULL);
1884                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX, 0, NULL);
1885         } else {
1886                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T, 0, NULL);
1887                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T | IFM_FDX,
1888                             0, NULL);
1889                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX, 0, NULL);
1890                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX | IFM_FDX,
1891                             0, NULL);
1892                 if (sc->hw.phy.type != e1000_phy_ife) {
1893                         ifmedia_add(&sc->media,
1894                                 IFM_ETHER | IFM_1000_T | IFM_FDX, 0, NULL);
1895                         ifmedia_add(&sc->media,
1896                                 IFM_ETHER | IFM_1000_T, 0, NULL);
1897                 }
1898         }
1899         ifmedia_add(&sc->media, IFM_ETHER | IFM_AUTO, 0, NULL);
1900         ifmedia_set(&sc->media, IFM_ETHER | IFM_AUTO);
1901 }
1902
1903 /*
1904  * Workaround for SmartSpeed on 82541 and 82547 controllers
1905  */
1906 static void
1907 emx_smartspeed(struct emx_softc *sc)
1908 {
1909         uint16_t phy_tmp;
1910
1911         if (sc->link_active || sc->hw.phy.type != e1000_phy_igp ||
1912             sc->hw.mac.autoneg == 0 ||
1913             (sc->hw.phy.autoneg_advertised & ADVERTISE_1000_FULL) == 0)
1914                 return;
1915
1916         if (sc->smartspeed == 0) {
1917                 /*
1918                  * If Master/Slave config fault is asserted twice,
1919                  * we assume back-to-back
1920                  */
1921                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
1922                 if (!(phy_tmp & SR_1000T_MS_CONFIG_FAULT))
1923                         return;
1924                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
1925                 if (phy_tmp & SR_1000T_MS_CONFIG_FAULT) {
1926                         e1000_read_phy_reg(&sc->hw,
1927                             PHY_1000T_CTRL, &phy_tmp);
1928                         if (phy_tmp & CR_1000T_MS_ENABLE) {
1929                                 phy_tmp &= ~CR_1000T_MS_ENABLE;
1930                                 e1000_write_phy_reg(&sc->hw,
1931                                     PHY_1000T_CTRL, phy_tmp);
1932                                 sc->smartspeed++;
1933                                 if (sc->hw.mac.autoneg &&
1934                                     !e1000_phy_setup_autoneg(&sc->hw) &&
1935                                     !e1000_read_phy_reg(&sc->hw,
1936                                      PHY_CONTROL, &phy_tmp)) {
1937                                         phy_tmp |= MII_CR_AUTO_NEG_EN |
1938                                                    MII_CR_RESTART_AUTO_NEG;
1939                                         e1000_write_phy_reg(&sc->hw,
1940                                             PHY_CONTROL, phy_tmp);
1941                                 }
1942                         }
1943                 }
1944                 return;
1945         } else if (sc->smartspeed == EMX_SMARTSPEED_DOWNSHIFT) {
1946                 /* If still no link, perhaps using 2/3 pair cable */
1947                 e1000_read_phy_reg(&sc->hw, PHY_1000T_CTRL, &phy_tmp);
1948                 phy_tmp |= CR_1000T_MS_ENABLE;
1949                 e1000_write_phy_reg(&sc->hw, PHY_1000T_CTRL, phy_tmp);
1950                 if (sc->hw.mac.autoneg &&
1951                     !e1000_phy_setup_autoneg(&sc->hw) &&
1952                     !e1000_read_phy_reg(&sc->hw, PHY_CONTROL, &phy_tmp)) {
1953                         phy_tmp |= MII_CR_AUTO_NEG_EN | MII_CR_RESTART_AUTO_NEG;
1954                         e1000_write_phy_reg(&sc->hw, PHY_CONTROL, phy_tmp);
1955                 }
1956         }
1957
1958         /* Restart process after EMX_SMARTSPEED_MAX iterations */
1959         if (sc->smartspeed++ == EMX_SMARTSPEED_MAX)
1960                 sc->smartspeed = 0;
1961 }
1962
1963 static int
1964 emx_create_tx_ring(struct emx_softc *sc)
1965 {
1966         device_t dev = sc->dev;
1967         struct emx_txbuf *tx_buffer;
1968         int error, i, tsize, ntxd;
1969
1970         /*
1971          * Validate number of transmit descriptors.  It must not exceed
1972          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
1973          */
1974         ntxd = device_getenv_int(dev, "txd", emx_txd);
1975         if ((ntxd * sizeof(struct e1000_tx_desc)) % EMX_DBA_ALIGN != 0 ||
1976             ntxd > EMX_MAX_TXD || ntxd < EMX_MIN_TXD) {
1977                 device_printf(dev, "Using %d TX descriptors instead of %d!\n",
1978                     EMX_DEFAULT_TXD, ntxd);
1979                 sc->num_tx_desc = EMX_DEFAULT_TXD;
1980         } else {
1981                 sc->num_tx_desc = ntxd;
1982         }
1983
1984         /*
1985          * Allocate Transmit Descriptor ring
1986          */
1987         tsize = roundup2(sc->num_tx_desc * sizeof(struct e1000_tx_desc),
1988                          EMX_DBA_ALIGN);
1989         sc->tx_desc_base = bus_dmamem_coherent_any(sc->parent_dtag,
1990                                 EMX_DBA_ALIGN, tsize, BUS_DMA_WAITOK,
1991                                 &sc->tx_desc_dtag, &sc->tx_desc_dmap,
1992                                 &sc->tx_desc_paddr);
1993         if (sc->tx_desc_base == NULL) {
1994                 device_printf(dev, "Unable to allocate tx_desc memory\n");
1995                 return ENOMEM;
1996         }
1997
1998         sc->tx_buf = kmalloc(sizeof(struct emx_txbuf) * sc->num_tx_desc,
1999                              M_DEVBUF, M_WAITOK | M_ZERO);
2000
2001         /*
2002          * Create DMA tags for tx buffers
2003          */
2004         error = bus_dma_tag_create(sc->parent_dtag, /* parent */
2005                         1, 0,                   /* alignment, bounds */
2006                         BUS_SPACE_MAXADDR,      /* lowaddr */
2007                         BUS_SPACE_MAXADDR,      /* highaddr */
2008                         NULL, NULL,             /* filter, filterarg */
2009                         EMX_TSO_SIZE,           /* maxsize */
2010                         EMX_MAX_SCATTER,        /* nsegments */
2011                         EMX_MAX_SEGSIZE,        /* maxsegsize */
2012                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW |
2013                         BUS_DMA_ONEBPAGE,       /* flags */
2014                         &sc->txtag);
2015         if (error) {
2016                 device_printf(dev, "Unable to allocate TX DMA tag\n");
2017                 kfree(sc->tx_buf, M_DEVBUF);
2018                 sc->tx_buf = NULL;
2019                 return error;
2020         }
2021
2022         /*
2023          * Create DMA maps for tx buffers
2024          */
2025         for (i = 0; i < sc->num_tx_desc; i++) {
2026                 tx_buffer = &sc->tx_buf[i];
2027
2028                 error = bus_dmamap_create(sc->txtag,
2029                                           BUS_DMA_WAITOK | BUS_DMA_ONEBPAGE,
2030                                           &tx_buffer->map);
2031                 if (error) {
2032                         device_printf(dev, "Unable to create TX DMA map\n");
2033                         emx_destroy_tx_ring(sc, i);
2034                         return error;
2035                 }
2036         }
2037         return (0);
2038 }
2039
2040 static void
2041 emx_init_tx_ring(struct emx_softc *sc)
2042 {
2043         /* Clear the old ring contents */
2044         bzero(sc->tx_desc_base,
2045               sizeof(struct e1000_tx_desc) * sc->num_tx_desc);
2046
2047         /* Reset state */
2048         sc->next_avail_tx_desc = 0;
2049         sc->next_tx_to_clean = 0;
2050         sc->num_tx_desc_avail = sc->num_tx_desc;
2051 }
2052
2053 static void
2054 emx_init_tx_unit(struct emx_softc *sc)
2055 {
2056         uint32_t tctl, tarc, tipg = 0;
2057         uint64_t bus_addr;
2058
2059         /* Setup the Base and Length of the Tx Descriptor Ring */
2060         bus_addr = sc->tx_desc_paddr;
2061         E1000_WRITE_REG(&sc->hw, E1000_TDLEN(0),
2062             sc->num_tx_desc * sizeof(struct e1000_tx_desc));
2063         E1000_WRITE_REG(&sc->hw, E1000_TDBAH(0),
2064             (uint32_t)(bus_addr >> 32));
2065         E1000_WRITE_REG(&sc->hw, E1000_TDBAL(0),
2066             (uint32_t)bus_addr);
2067         /* Setup the HW Tx Head and Tail descriptor pointers */
2068         E1000_WRITE_REG(&sc->hw, E1000_TDT(0), 0);
2069         E1000_WRITE_REG(&sc->hw, E1000_TDH(0), 0);
2070
2071         /* Set the default values for the Tx Inter Packet Gap timer */
2072         switch (sc->hw.mac.type) {
2073         case e1000_80003es2lan:
2074                 tipg = DEFAULT_82543_TIPG_IPGR1;
2075                 tipg |= DEFAULT_80003ES2LAN_TIPG_IPGR2 <<
2076                     E1000_TIPG_IPGR2_SHIFT;
2077                 break;
2078
2079         default:
2080                 if (sc->hw.phy.media_type == e1000_media_type_fiber ||
2081                     sc->hw.phy.media_type == e1000_media_type_internal_serdes)
2082                         tipg = DEFAULT_82543_TIPG_IPGT_FIBER;
2083                 else
2084                         tipg = DEFAULT_82543_TIPG_IPGT_COPPER;
2085                 tipg |= DEFAULT_82543_TIPG_IPGR1 << E1000_TIPG_IPGR1_SHIFT;
2086                 tipg |= DEFAULT_82543_TIPG_IPGR2 << E1000_TIPG_IPGR2_SHIFT;
2087                 break;
2088         }
2089
2090         E1000_WRITE_REG(&sc->hw, E1000_TIPG, tipg);
2091
2092         /* NOTE: 0 is not allowed for TIDV */
2093         E1000_WRITE_REG(&sc->hw, E1000_TIDV, 1);
2094         E1000_WRITE_REG(&sc->hw, E1000_TADV, 0);
2095
2096         if (sc->hw.mac.type == e1000_82571 ||
2097             sc->hw.mac.type == e1000_82572) {
2098                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
2099                 tarc |= EMX_TARC_SPEED_MODE;
2100                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
2101         } else if (sc->hw.mac.type == e1000_80003es2lan) {
2102                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
2103                 tarc |= 1;
2104                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
2105                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(1));
2106                 tarc |= 1;
2107                 E1000_WRITE_REG(&sc->hw, E1000_TARC(1), tarc);
2108         }
2109
2110         /* Program the Transmit Control Register */
2111         tctl = E1000_READ_REG(&sc->hw, E1000_TCTL);
2112         tctl &= ~E1000_TCTL_CT;
2113         tctl |= E1000_TCTL_PSP | E1000_TCTL_RTLC | E1000_TCTL_EN |
2114                 (E1000_COLLISION_THRESHOLD << E1000_CT_SHIFT);
2115         tctl |= E1000_TCTL_MULR;
2116
2117         /* This write will effectively turn on the transmit unit. */
2118         E1000_WRITE_REG(&sc->hw, E1000_TCTL, tctl);
2119 }
2120
2121 static void
2122 emx_destroy_tx_ring(struct emx_softc *sc, int ndesc)
2123 {
2124         struct emx_txbuf *tx_buffer;
2125         int i;
2126
2127         /* Free Transmit Descriptor ring */
2128         if (sc->tx_desc_base) {
2129                 bus_dmamap_unload(sc->tx_desc_dtag, sc->tx_desc_dmap);
2130                 bus_dmamem_free(sc->tx_desc_dtag, sc->tx_desc_base,
2131                                 sc->tx_desc_dmap);
2132                 bus_dma_tag_destroy(sc->tx_desc_dtag);
2133
2134                 sc->tx_desc_base = NULL;
2135         }
2136
2137         if (sc->tx_buf == NULL)
2138                 return;
2139
2140         for (i = 0; i < ndesc; i++) {
2141                 tx_buffer = &sc->tx_buf[i];
2142
2143                 KKASSERT(tx_buffer->m_head == NULL);
2144                 bus_dmamap_destroy(sc->txtag, tx_buffer->map);
2145         }
2146         bus_dma_tag_destroy(sc->txtag);
2147
2148         kfree(sc->tx_buf, M_DEVBUF);
2149         sc->tx_buf = NULL;
2150 }
2151
2152 /*
2153  * The offload context needs to be set when we transfer the first
2154  * packet of a particular protocol (TCP/UDP).  This routine has been
2155  * enhanced to deal with inserted VLAN headers.
2156  *
2157  * If the new packet's ether header length, ip header length and
2158  * csum offloading type are same as the previous packet, we should
2159  * avoid allocating a new csum context descriptor; mainly to take
2160  * advantage of the pipeline effect of the TX data read request.
2161  *
2162  * This function returns number of TX descrptors allocated for
2163  * csum context.
2164  */
2165 static int
2166 emx_txcsum(struct emx_softc *sc, struct mbuf *mp,
2167            uint32_t *txd_upper, uint32_t *txd_lower)
2168 {
2169         struct e1000_context_desc *TXD;
2170         struct emx_txbuf *tx_buffer;
2171         struct ether_vlan_header *eh;
2172         struct ip *ip;
2173         int curr_txd, ehdrlen, csum_flags;
2174         uint32_t cmd, hdr_len, ip_hlen;
2175         uint16_t etype;
2176
2177         /*
2178          * Determine where frame payload starts.
2179          * Jump over vlan headers if already present,
2180          * helpful for QinQ too.
2181          */
2182         KASSERT(mp->m_len >= ETHER_HDR_LEN,
2183                 ("emx_txcsum_pullup is not called (eh)?"));
2184         eh = mtod(mp, struct ether_vlan_header *);
2185         if (eh->evl_encap_proto == htons(ETHERTYPE_VLAN)) {
2186                 KASSERT(mp->m_len >= ETHER_HDR_LEN + EVL_ENCAPLEN,
2187                         ("emx_txcsum_pullup is not called (evh)?"));
2188                 etype = ntohs(eh->evl_proto);
2189                 ehdrlen = ETHER_HDR_LEN + EVL_ENCAPLEN;
2190         } else {
2191                 etype = ntohs(eh->evl_encap_proto);
2192                 ehdrlen = ETHER_HDR_LEN;
2193         }
2194
2195         /*
2196          * We only support TCP/UDP for IPv4 for the moment.
2197          * TODO: Support SCTP too when it hits the tree.
2198          */
2199         if (etype != ETHERTYPE_IP)
2200                 return 0;
2201
2202         KASSERT(mp->m_len >= ehdrlen + EMX_IPVHL_SIZE,
2203                 ("emx_txcsum_pullup is not called (eh+ip_vhl)?"));
2204
2205         /* NOTE: We could only safely access ip.ip_vhl part */
2206         ip = (struct ip *)(mp->m_data + ehdrlen);
2207         ip_hlen = ip->ip_hl << 2;
2208
2209         csum_flags = mp->m_pkthdr.csum_flags & EMX_CSUM_FEATURES;
2210
2211         if (sc->csum_ehlen == ehdrlen && sc->csum_iphlen == ip_hlen &&
2212             sc->csum_flags == csum_flags) {
2213                 /*
2214                  * Same csum offload context as the previous packets;
2215                  * just return.
2216                  */
2217                 *txd_upper = sc->csum_txd_upper;
2218                 *txd_lower = sc->csum_txd_lower;
2219                 return 0;
2220         }
2221
2222         /*
2223          * Setup a new csum offload context.
2224          */
2225
2226         curr_txd = sc->next_avail_tx_desc;
2227         tx_buffer = &sc->tx_buf[curr_txd];
2228         TXD = (struct e1000_context_desc *)&sc->tx_desc_base[curr_txd];
2229
2230         cmd = 0;
2231
2232         /* Setup of IP header checksum. */
2233         if (csum_flags & CSUM_IP) {
2234                 /*
2235                  * Start offset for header checksum calculation.
2236                  * End offset for header checksum calculation.
2237                  * Offset of place to put the checksum.
2238                  */
2239                 TXD->lower_setup.ip_fields.ipcss = ehdrlen;
2240                 TXD->lower_setup.ip_fields.ipcse =
2241                     htole16(ehdrlen + ip_hlen - 1);
2242                 TXD->lower_setup.ip_fields.ipcso =
2243                     ehdrlen + offsetof(struct ip, ip_sum);
2244                 cmd |= E1000_TXD_CMD_IP;
2245                 *txd_upper |= E1000_TXD_POPTS_IXSM << 8;
2246         }
2247         hdr_len = ehdrlen + ip_hlen;
2248
2249         if (csum_flags & CSUM_TCP) {
2250                 /*
2251                  * Start offset for payload checksum calculation.
2252                  * End offset for payload checksum calculation.
2253                  * Offset of place to put the checksum.
2254                  */
2255                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2256                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2257                 TXD->upper_setup.tcp_fields.tucso =
2258                     hdr_len + offsetof(struct tcphdr, th_sum);
2259                 cmd |= E1000_TXD_CMD_TCP;
2260                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2261         } else if (csum_flags & CSUM_UDP) {
2262                 /*
2263                  * Start offset for header checksum calculation.
2264                  * End offset for header checksum calculation.
2265                  * Offset of place to put the checksum.
2266                  */
2267                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2268                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2269                 TXD->upper_setup.tcp_fields.tucso =
2270                     hdr_len + offsetof(struct udphdr, uh_sum);
2271                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2272         }
2273
2274         *txd_lower = E1000_TXD_CMD_DEXT |       /* Extended descr type */
2275                      E1000_TXD_DTYP_D;          /* Data descr */
2276
2277         /* Save the information for this csum offloading context */
2278         sc->csum_ehlen = ehdrlen;
2279         sc->csum_iphlen = ip_hlen;
2280         sc->csum_flags = csum_flags;
2281         sc->csum_txd_upper = *txd_upper;
2282         sc->csum_txd_lower = *txd_lower;
2283
2284         TXD->tcp_seg_setup.data = htole32(0);
2285         TXD->cmd_and_length =
2286             htole32(E1000_TXD_CMD_IFCS | E1000_TXD_CMD_DEXT | cmd);
2287
2288         if (++curr_txd == sc->num_tx_desc)
2289                 curr_txd = 0;
2290
2291         KKASSERT(sc->num_tx_desc_avail > 0);
2292         sc->num_tx_desc_avail--;
2293
2294         sc->next_avail_tx_desc = curr_txd;
2295         return 1;
2296 }
2297
2298 static int
2299 emx_txcsum_pullup(struct emx_softc *sc, struct mbuf **m0)
2300 {
2301         struct mbuf *m = *m0;
2302         struct ether_header *eh;
2303         int len;
2304
2305         sc->tx_csum_try_pullup++;
2306
2307         len = ETHER_HDR_LEN + EMX_IPVHL_SIZE;
2308
2309         if (__predict_false(!M_WRITABLE(m))) {
2310                 if (__predict_false(m->m_len < ETHER_HDR_LEN)) {
2311                         sc->tx_csum_drop1++;
2312                         m_freem(m);
2313                         *m0 = NULL;
2314                         return ENOBUFS;
2315                 }
2316                 eh = mtod(m, struct ether_header *);
2317
2318                 if (eh->ether_type == htons(ETHERTYPE_VLAN))
2319                         len += EVL_ENCAPLEN;
2320
2321                 if (m->m_len < len) {
2322                         sc->tx_csum_drop2++;
2323                         m_freem(m);
2324                         *m0 = NULL;
2325                         return ENOBUFS;
2326                 }
2327                 return 0;
2328         }
2329
2330         if (__predict_false(m->m_len < ETHER_HDR_LEN)) {
2331                 sc->tx_csum_pullup1++;
2332                 m = m_pullup(m, ETHER_HDR_LEN);
2333                 if (m == NULL) {
2334                         sc->tx_csum_pullup1_failed++;
2335                         *m0 = NULL;
2336                         return ENOBUFS;
2337                 }
2338                 *m0 = m;
2339         }
2340         eh = mtod(m, struct ether_header *);
2341
2342         if (eh->ether_type == htons(ETHERTYPE_VLAN))
2343                 len += EVL_ENCAPLEN;
2344
2345         if (m->m_len < len) {
2346                 sc->tx_csum_pullup2++;
2347                 m = m_pullup(m, len);
2348                 if (m == NULL) {
2349                         sc->tx_csum_pullup2_failed++;
2350                         *m0 = NULL;
2351                         return ENOBUFS;
2352                 }
2353                 *m0 = m;
2354         }
2355         return 0;
2356 }
2357
2358 static void
2359 emx_txeof(struct emx_softc *sc)
2360 {
2361         struct ifnet *ifp = &sc->arpcom.ac_if;
2362         struct emx_txbuf *tx_buffer;
2363         int first, num_avail;
2364
2365         if (sc->tx_dd_head == sc->tx_dd_tail)
2366                 return;
2367
2368         if (sc->num_tx_desc_avail == sc->num_tx_desc)
2369                 return;
2370
2371         num_avail = sc->num_tx_desc_avail;
2372         first = sc->next_tx_to_clean;
2373
2374         while (sc->tx_dd_head != sc->tx_dd_tail) {
2375                 int dd_idx = sc->tx_dd[sc->tx_dd_head];
2376                 struct e1000_tx_desc *tx_desc;
2377
2378                 tx_desc = &sc->tx_desc_base[dd_idx];
2379                 if (tx_desc->upper.fields.status & E1000_TXD_STAT_DD) {
2380                         EMX_INC_TXDD_IDX(sc->tx_dd_head);
2381
2382                         if (++dd_idx == sc->num_tx_desc)
2383                                 dd_idx = 0;
2384
2385                         while (first != dd_idx) {
2386                                 logif(pkt_txclean);
2387
2388                                 num_avail++;
2389
2390                                 tx_buffer = &sc->tx_buf[first];
2391                                 if (tx_buffer->m_head) {
2392                                         ifp->if_opackets++;
2393                                         bus_dmamap_unload(sc->txtag,
2394                                                           tx_buffer->map);
2395                                         m_freem(tx_buffer->m_head);
2396                                         tx_buffer->m_head = NULL;
2397                                 }
2398
2399                                 if (++first == sc->num_tx_desc)
2400                                         first = 0;
2401                         }
2402                 } else {
2403                         break;
2404                 }
2405         }
2406         sc->next_tx_to_clean = first;
2407         sc->num_tx_desc_avail = num_avail;
2408
2409         if (sc->tx_dd_head == sc->tx_dd_tail) {
2410                 sc->tx_dd_head = 0;
2411                 sc->tx_dd_tail = 0;
2412         }
2413
2414         if (!EMX_IS_OACTIVE(sc)) {
2415                 ifp->if_flags &= ~IFF_OACTIVE;
2416
2417                 /* All clean, turn off the timer */
2418                 if (sc->num_tx_desc_avail == sc->num_tx_desc)
2419                         ifp->if_timer = 0;
2420         }
2421 }
2422
2423 static void
2424 emx_tx_collect(struct emx_softc *sc)
2425 {
2426         struct ifnet *ifp = &sc->arpcom.ac_if;
2427         struct emx_txbuf *tx_buffer;
2428         int tdh, first, num_avail, dd_idx = -1;
2429
2430         if (sc->num_tx_desc_avail == sc->num_tx_desc)
2431                 return;
2432
2433         tdh = E1000_READ_REG(&sc->hw, E1000_TDH(0));
2434         if (tdh == sc->next_tx_to_clean)
2435                 return;
2436
2437         if (sc->tx_dd_head != sc->tx_dd_tail)
2438                 dd_idx = sc->tx_dd[sc->tx_dd_head];
2439
2440         num_avail = sc->num_tx_desc_avail;
2441         first = sc->next_tx_to_clean;
2442
2443         while (first != tdh) {
2444                 logif(pkt_txclean);
2445
2446                 num_avail++;
2447
2448                 tx_buffer = &sc->tx_buf[first];
2449                 if (tx_buffer->m_head) {
2450                         ifp->if_opackets++;
2451                         bus_dmamap_unload(sc->txtag,
2452                                           tx_buffer->map);
2453                         m_freem(tx_buffer->m_head);
2454                         tx_buffer->m_head = NULL;
2455                 }
2456
2457                 if (first == dd_idx) {
2458                         EMX_INC_TXDD_IDX(sc->tx_dd_head);
2459                         if (sc->tx_dd_head == sc->tx_dd_tail) {
2460                                 sc->tx_dd_head = 0;
2461                                 sc->tx_dd_tail = 0;
2462                                 dd_idx = -1;
2463                         } else {
2464                                 dd_idx = sc->tx_dd[sc->tx_dd_head];
2465                         }
2466                 }
2467
2468                 if (++first == sc->num_tx_desc)
2469                         first = 0;
2470         }
2471         sc->next_tx_to_clean = first;
2472         sc->num_tx_desc_avail = num_avail;
2473
2474         if (!EMX_IS_OACTIVE(sc)) {
2475                 ifp->if_flags &= ~IFF_OACTIVE;
2476
2477                 /* All clean, turn off the timer */
2478                 if (sc->num_tx_desc_avail == sc->num_tx_desc)
2479                         ifp->if_timer = 0;
2480         }
2481 }
2482
2483 /*
2484  * When Link is lost sometimes there is work still in the TX ring
2485  * which will result in a watchdog, rather than allow that do an
2486  * attempted cleanup and then reinit here.  Note that this has been
2487  * seens mostly with fiber adapters.
2488  */
2489 static void
2490 emx_tx_purge(struct emx_softc *sc)
2491 {
2492         struct ifnet *ifp = &sc->arpcom.ac_if;
2493
2494         if (!sc->link_active && ifp->if_timer) {
2495                 emx_tx_collect(sc);
2496                 if (ifp->if_timer) {
2497                         if_printf(ifp, "Link lost, TX pending, reinit\n");
2498                         ifp->if_timer = 0;
2499                         emx_init(sc);
2500                 }
2501         }
2502 }
2503
2504 static int
2505 emx_newbuf(struct emx_softc *sc, struct emx_rxdata *rdata, int i, int init)
2506 {
2507         struct mbuf *m;
2508         bus_dma_segment_t seg;
2509         bus_dmamap_t map;
2510         struct emx_rxbuf *rx_buffer;
2511         int error, nseg;
2512
2513         m = m_getcl(init ? MB_WAIT : MB_DONTWAIT, MT_DATA, M_PKTHDR);
2514         if (m == NULL) {
2515                 rdata->mbuf_cluster_failed++;
2516                 if (init) {
2517                         if_printf(&sc->arpcom.ac_if,
2518                                   "Unable to allocate RX mbuf\n");
2519                 }
2520                 return (ENOBUFS);
2521         }
2522         m->m_len = m->m_pkthdr.len = MCLBYTES;
2523
2524         if (sc->max_frame_size <= MCLBYTES - ETHER_ALIGN)
2525                 m_adj(m, ETHER_ALIGN);
2526
2527         error = bus_dmamap_load_mbuf_segment(rdata->rxtag,
2528                         rdata->rx_sparemap, m,
2529                         &seg, 1, &nseg, BUS_DMA_NOWAIT);
2530         if (error) {
2531                 m_freem(m);
2532                 if (init) {
2533                         if_printf(&sc->arpcom.ac_if,
2534                                   "Unable to load RX mbuf\n");
2535                 }
2536                 return (error);
2537         }
2538
2539         rx_buffer = &rdata->rx_buf[i];
2540         if (rx_buffer->m_head != NULL)
2541                 bus_dmamap_unload(rdata->rxtag, rx_buffer->map);
2542
2543         map = rx_buffer->map;
2544         rx_buffer->map = rdata->rx_sparemap;
2545         rdata->rx_sparemap = map;
2546
2547         rx_buffer->m_head = m;
2548         rx_buffer->paddr = seg.ds_addr;
2549
2550         emx_setup_rxdesc(&rdata->rx_desc[i], rx_buffer);
2551         return (0);
2552 }
2553
2554 static int
2555 emx_create_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2556 {
2557         device_t dev = sc->dev;
2558         struct emx_rxbuf *rx_buffer;
2559         int i, error, rsize, nrxd;
2560
2561         /*
2562          * Validate number of receive descriptors.  It must not exceed
2563          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
2564          */
2565         nrxd = device_getenv_int(dev, "rxd", emx_rxd);
2566         if ((nrxd * sizeof(emx_rxdesc_t)) % EMX_DBA_ALIGN != 0 ||
2567             nrxd > EMX_MAX_RXD || nrxd < EMX_MIN_RXD) {
2568                 device_printf(dev, "Using %d RX descriptors instead of %d!\n",
2569                     EMX_DEFAULT_RXD, nrxd);
2570                 rdata->num_rx_desc = EMX_DEFAULT_RXD;
2571         } else {
2572                 rdata->num_rx_desc = nrxd;
2573         }
2574
2575         /*
2576          * Allocate Receive Descriptor ring
2577          */
2578         rsize = roundup2(rdata->num_rx_desc * sizeof(emx_rxdesc_t),
2579                          EMX_DBA_ALIGN);
2580         rdata->rx_desc = bus_dmamem_coherent_any(sc->parent_dtag,
2581                                 EMX_DBA_ALIGN, rsize, BUS_DMA_WAITOK,
2582                                 &rdata->rx_desc_dtag, &rdata->rx_desc_dmap,
2583                                 &rdata->rx_desc_paddr);
2584         if (rdata->rx_desc == NULL) {
2585                 device_printf(dev, "Unable to allocate rx_desc memory\n");
2586                 return ENOMEM;
2587         }
2588
2589         rdata->rx_buf = kmalloc(sizeof(struct emx_rxbuf) * rdata->num_rx_desc,
2590                                 M_DEVBUF, M_WAITOK | M_ZERO);
2591
2592         /*
2593          * Create DMA tag for rx buffers
2594          */
2595         error = bus_dma_tag_create(sc->parent_dtag, /* parent */
2596                         1, 0,                   /* alignment, bounds */
2597                         BUS_SPACE_MAXADDR,      /* lowaddr */
2598                         BUS_SPACE_MAXADDR,      /* highaddr */
2599                         NULL, NULL,             /* filter, filterarg */
2600                         MCLBYTES,               /* maxsize */
2601                         1,                      /* nsegments */
2602                         MCLBYTES,               /* maxsegsize */
2603                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW, /* flags */
2604                         &rdata->rxtag);
2605         if (error) {
2606                 device_printf(dev, "Unable to allocate RX DMA tag\n");
2607                 kfree(rdata->rx_buf, M_DEVBUF);
2608                 rdata->rx_buf = NULL;
2609                 return error;
2610         }
2611
2612         /*
2613          * Create spare DMA map for rx buffers
2614          */
2615         error = bus_dmamap_create(rdata->rxtag, BUS_DMA_WAITOK,
2616                                   &rdata->rx_sparemap);
2617         if (error) {
2618                 device_printf(dev, "Unable to create spare RX DMA map\n");
2619                 bus_dma_tag_destroy(rdata->rxtag);
2620                 kfree(rdata->rx_buf, M_DEVBUF);
2621                 rdata->rx_buf = NULL;
2622                 return error;
2623         }
2624
2625         /*
2626          * Create DMA maps for rx buffers
2627          */
2628         for (i = 0; i < rdata->num_rx_desc; i++) {
2629                 rx_buffer = &rdata->rx_buf[i];
2630
2631                 error = bus_dmamap_create(rdata->rxtag, BUS_DMA_WAITOK,
2632                                           &rx_buffer->map);
2633                 if (error) {
2634                         device_printf(dev, "Unable to create RX DMA map\n");
2635                         emx_destroy_rx_ring(sc, rdata, i);
2636                         return error;
2637                 }
2638         }
2639         return (0);
2640 }
2641
2642 static void
2643 emx_free_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2644 {
2645         int i;
2646
2647         for (i = 0; i < rdata->num_rx_desc; i++) {
2648                 struct emx_rxbuf *rx_buffer = &rdata->rx_buf[i];
2649
2650                 if (rx_buffer->m_head != NULL) {
2651                         bus_dmamap_unload(rdata->rxtag, rx_buffer->map);
2652                         m_freem(rx_buffer->m_head);
2653                         rx_buffer->m_head = NULL;
2654                 }
2655         }
2656
2657         if (rdata->fmp != NULL)
2658                 m_freem(rdata->fmp);
2659         rdata->fmp = NULL;
2660         rdata->lmp = NULL;
2661 }
2662
2663 static int
2664 emx_init_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2665 {
2666         int i, error;
2667
2668         /* Reset descriptor ring */
2669         bzero(rdata->rx_desc, sizeof(emx_rxdesc_t) * rdata->num_rx_desc);
2670
2671         /* Allocate new ones. */
2672         for (i = 0; i < rdata->num_rx_desc; i++) {
2673                 error = emx_newbuf(sc, rdata, i, 1);
2674                 if (error)
2675                         return (error);
2676         }
2677
2678         /* Setup our descriptor pointers */
2679         rdata->next_rx_desc_to_check = 0;
2680
2681         return (0);
2682 }
2683
2684 static void
2685 emx_init_rx_unit(struct emx_softc *sc)
2686 {
2687         struct ifnet *ifp = &sc->arpcom.ac_if;
2688         uint64_t bus_addr;
2689         uint32_t rctl, itr, rfctl;
2690         int i;
2691
2692         /*
2693          * Make sure receives are disabled while setting
2694          * up the descriptor ring
2695          */
2696         rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
2697         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl & ~E1000_RCTL_EN);
2698
2699         /*
2700          * Set the interrupt throttling rate. Value is calculated
2701          * as ITR = 1 / (INT_THROTTLE_CEIL * 256ns)
2702          */
2703         if (sc->int_throttle_ceil)
2704                 itr = 1000000000 / 256 / sc->int_throttle_ceil;
2705         else
2706                 itr = 0;
2707         emx_set_itr(sc, itr);
2708
2709         /* Use extended RX descriptor */
2710         rfctl = E1000_RFCTL_EXTEN;
2711
2712         /* Disable accelerated ackknowledge */
2713         if (sc->hw.mac.type == e1000_82574)
2714                 rfctl |= E1000_RFCTL_ACK_DIS;
2715
2716         E1000_WRITE_REG(&sc->hw, E1000_RFCTL, rfctl);
2717
2718         /*
2719          * Receive Checksum Offload for TCP and UDP
2720          *
2721          * Checksum offloading is also enabled if multiple receive
2722          * queue is to be supported, since we need it to figure out
2723          * packet type.
2724          */
2725         if ((ifp->if_capenable & IFCAP_RXCSUM) ||
2726             sc->rx_ring_cnt > 1) {
2727                 uint32_t rxcsum;
2728
2729                 rxcsum = E1000_READ_REG(&sc->hw, E1000_RXCSUM);
2730
2731                 /*
2732                  * NOTE:
2733                  * PCSD must be enabled to enable multiple
2734                  * receive queues.
2735                  */
2736                 rxcsum |= E1000_RXCSUM_IPOFL | E1000_RXCSUM_TUOFL |
2737                           E1000_RXCSUM_PCSD;
2738                 E1000_WRITE_REG(&sc->hw, E1000_RXCSUM, rxcsum);
2739         }
2740
2741         /*
2742          * Configure multiple receive queue (RSS)
2743          */
2744         if (sc->rx_ring_cnt > 1) {
2745                 uint8_t key[EMX_NRSSRK * EMX_RSSRK_SIZE];
2746                 uint32_t reta;
2747
2748                 KASSERT(sc->rx_ring_cnt == EMX_NRX_RING,
2749                     ("invalid number of RX ring (%d)", sc->rx_ring_cnt));
2750
2751                 /*
2752                  * NOTE:
2753                  * When we reach here, RSS has already been disabled
2754                  * in emx_stop(), so we could safely configure RSS key
2755                  * and redirect table.
2756                  */
2757
2758                 /*
2759                  * Configure RSS key
2760                  */
2761                 toeplitz_get_key(key, sizeof(key));
2762                 for (i = 0; i < EMX_NRSSRK; ++i) {
2763                         uint32_t rssrk;
2764
2765                         rssrk = EMX_RSSRK_VAL(key, i);
2766                         EMX_RSS_DPRINTF(sc, 1, "rssrk%d 0x%08x\n", i, rssrk);
2767
2768                         E1000_WRITE_REG(&sc->hw, E1000_RSSRK(i), rssrk);
2769                 }
2770
2771                 /*
2772                  * Configure RSS redirect table in following fashion:
2773                  * (hash & ring_cnt_mask) == rdr_table[(hash & rdr_table_mask)]
2774                  */
2775                 reta = 0;
2776                 for (i = 0; i < EMX_RETA_SIZE; ++i) {
2777                         uint32_t q;
2778
2779                         q = (i % sc->rx_ring_cnt) << EMX_RETA_RINGIDX_SHIFT;
2780                         reta |= q << (8 * i);
2781                 }
2782                 EMX_RSS_DPRINTF(sc, 1, "reta 0x%08x\n", reta);
2783
2784                 for (i = 0; i < EMX_NRETA; ++i)
2785                         E1000_WRITE_REG(&sc->hw, E1000_RETA(i), reta);
2786
2787                 /*
2788                  * Enable multiple receive queues.
2789                  * Enable IPv4 RSS standard hash functions.
2790                  * Disable RSS interrupt.
2791                  */
2792                 E1000_WRITE_REG(&sc->hw, E1000_MRQC,
2793                                 E1000_MRQC_ENABLE_RSS_2Q |
2794                                 E1000_MRQC_RSS_FIELD_IPV4_TCP |
2795                                 E1000_MRQC_RSS_FIELD_IPV4);
2796         }
2797
2798         /*
2799          * XXX TEMPORARY WORKAROUND: on some systems with 82573
2800          * long latencies are observed, like Lenovo X60. This
2801          * change eliminates the problem, but since having positive
2802          * values in RDTR is a known source of problems on other
2803          * platforms another solution is being sought.
2804          */
2805         if (emx_82573_workaround && sc->hw.mac.type == e1000_82573) {
2806                 E1000_WRITE_REG(&sc->hw, E1000_RADV, EMX_RADV_82573);
2807                 E1000_WRITE_REG(&sc->hw, E1000_RDTR, EMX_RDTR_82573);
2808         }
2809
2810         for (i = 0; i < sc->rx_ring_cnt; ++i) {
2811                 struct emx_rxdata *rdata = &sc->rx_data[i];
2812
2813                 /*
2814                  * Setup the Base and Length of the Rx Descriptor Ring
2815                  */
2816                 bus_addr = rdata->rx_desc_paddr;
2817                 E1000_WRITE_REG(&sc->hw, E1000_RDLEN(i),
2818                     rdata->num_rx_desc * sizeof(emx_rxdesc_t));
2819                 E1000_WRITE_REG(&sc->hw, E1000_RDBAH(i),
2820                     (uint32_t)(bus_addr >> 32));
2821                 E1000_WRITE_REG(&sc->hw, E1000_RDBAL(i),
2822                     (uint32_t)bus_addr);
2823
2824                 /*
2825                  * Setup the HW Rx Head and Tail Descriptor Pointers
2826                  */
2827                 E1000_WRITE_REG(&sc->hw, E1000_RDH(i), 0);
2828                 E1000_WRITE_REG(&sc->hw, E1000_RDT(i),
2829                     sc->rx_data[i].num_rx_desc - 1);
2830         }
2831
2832         /* Setup the Receive Control Register */
2833         rctl &= ~(3 << E1000_RCTL_MO_SHIFT);
2834         rctl |= E1000_RCTL_EN | E1000_RCTL_BAM | E1000_RCTL_LBM_NO |
2835                 E1000_RCTL_RDMTS_HALF | E1000_RCTL_SECRC |
2836                 (sc->hw.mac.mc_filter_type << E1000_RCTL_MO_SHIFT);
2837
2838         /* Make sure VLAN Filters are off */
2839         rctl &= ~E1000_RCTL_VFE;
2840
2841         /* Don't store bad paket */
2842         rctl &= ~E1000_RCTL_SBP;
2843
2844         /* MCLBYTES */
2845         rctl |= E1000_RCTL_SZ_2048;
2846
2847         if (ifp->if_mtu > ETHERMTU)
2848                 rctl |= E1000_RCTL_LPE;
2849         else
2850                 rctl &= ~E1000_RCTL_LPE;
2851
2852         /* Enable Receives */
2853         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl);
2854 }
2855
2856 static void
2857 emx_destroy_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata, int ndesc)
2858 {
2859         struct emx_rxbuf *rx_buffer;
2860         int i;
2861
2862         /* Free Receive Descriptor ring */
2863         if (rdata->rx_desc) {
2864                 bus_dmamap_unload(rdata->rx_desc_dtag, rdata->rx_desc_dmap);
2865                 bus_dmamem_free(rdata->rx_desc_dtag, rdata->rx_desc,
2866                                 rdata->rx_desc_dmap);
2867                 bus_dma_tag_destroy(rdata->rx_desc_dtag);
2868
2869                 rdata->rx_desc = NULL;
2870         }
2871
2872         if (rdata->rx_buf == NULL)
2873                 return;
2874
2875         for (i = 0; i < ndesc; i++) {
2876                 rx_buffer = &rdata->rx_buf[i];
2877
2878                 KKASSERT(rx_buffer->m_head == NULL);
2879                 bus_dmamap_destroy(rdata->rxtag, rx_buffer->map);
2880         }
2881         bus_dmamap_destroy(rdata->rxtag, rdata->rx_sparemap);
2882         bus_dma_tag_destroy(rdata->rxtag);
2883
2884         kfree(rdata->rx_buf, M_DEVBUF);
2885         rdata->rx_buf = NULL;
2886 }
2887
2888 static void
2889 emx_rxeof(struct emx_softc *sc, int ring_idx, int count)
2890 {
2891         struct emx_rxdata *rdata = &sc->rx_data[ring_idx];
2892         struct ifnet *ifp = &sc->arpcom.ac_if;
2893         uint32_t staterr;
2894         emx_rxdesc_t *current_desc;
2895         struct mbuf *mp;
2896         int i;
2897
2898         i = rdata->next_rx_desc_to_check;
2899         current_desc = &rdata->rx_desc[i];
2900         staterr = le32toh(current_desc->rxd_staterr);
2901
2902         if (!(staterr & E1000_RXD_STAT_DD))
2903                 return;
2904
2905         while ((staterr & E1000_RXD_STAT_DD) && count != 0) {
2906                 struct pktinfo *pi = NULL, pi0;
2907                 struct emx_rxbuf *rx_buf = &rdata->rx_buf[i];
2908                 struct mbuf *m = NULL;
2909                 int eop, len;
2910
2911                 logif(pkt_receive);
2912
2913                 mp = rx_buf->m_head;
2914
2915                 /*
2916                  * Can't defer bus_dmamap_sync(9) because TBI_ACCEPT
2917                  * needs to access the last received byte in the mbuf.
2918                  */
2919                 bus_dmamap_sync(rdata->rxtag, rx_buf->map,
2920                                 BUS_DMASYNC_POSTREAD);
2921
2922                 len = le16toh(current_desc->rxd_length);
2923                 if (staterr & E1000_RXD_STAT_EOP) {
2924                         count--;
2925                         eop = 1;
2926                 } else {
2927                         eop = 0;
2928                 }
2929
2930                 if (!(staterr & E1000_RXDEXT_ERR_FRAME_ERR_MASK)) {
2931                         uint16_t vlan = 0;
2932                         uint32_t mrq, rss_hash;
2933
2934                         /*
2935                          * Save several necessary information,
2936                          * before emx_newbuf() destroy it.
2937                          */
2938                         if ((staterr & E1000_RXD_STAT_VP) && eop)
2939                                 vlan = le16toh(current_desc->rxd_vlan);
2940
2941                         mrq = le32toh(current_desc->rxd_mrq);
2942                         rss_hash = le32toh(current_desc->rxd_rss);
2943
2944                         EMX_RSS_DPRINTF(sc, 10,
2945                             "ring%d, mrq 0x%08x, rss_hash 0x%08x\n",
2946                             ring_idx, mrq, rss_hash);
2947
2948                         if (emx_newbuf(sc, rdata, i, 0) != 0) {
2949                                 ifp->if_iqdrops++;
2950                                 goto discard;
2951                         }
2952
2953                         /* Assign correct length to the current fragment */
2954                         mp->m_len = len;
2955
2956                         if (rdata->fmp == NULL) {
2957                                 mp->m_pkthdr.len = len;
2958                                 rdata->fmp = mp; /* Store the first mbuf */
2959                                 rdata->lmp = mp;
2960                         } else {
2961                                 /*
2962                                  * Chain mbuf's together
2963                                  */
2964                                 rdata->lmp->m_next = mp;
2965                                 rdata->lmp = rdata->lmp->m_next;
2966                                 rdata->fmp->m_pkthdr.len += len;
2967                         }
2968
2969                         if (eop) {
2970                                 rdata->fmp->m_pkthdr.rcvif = ifp;
2971                                 ifp->if_ipackets++;
2972
2973                                 if (ifp->if_capenable & IFCAP_RXCSUM)
2974                                         emx_rxcsum(staterr, rdata->fmp);
2975
2976                                 if (staterr & E1000_RXD_STAT_VP) {
2977                                         rdata->fmp->m_pkthdr.ether_vlantag =
2978                                             vlan;
2979                                         rdata->fmp->m_flags |= M_VLANTAG;
2980                                 }
2981                                 m = rdata->fmp;
2982                                 rdata->fmp = NULL;
2983                                 rdata->lmp = NULL;
2984
2985                                 if (ifp->if_capenable & IFCAP_RSS) {
2986                                         pi = emx_rssinfo(m, &pi0, mrq,
2987                                                          rss_hash, staterr);
2988                                 }
2989 #ifdef EMX_RSS_DEBUG
2990                                 rdata->rx_pkts++;
2991 #endif
2992                         }
2993                 } else {
2994                         ifp->if_ierrors++;
2995 discard:
2996                         emx_setup_rxdesc(current_desc, rx_buf);
2997                         if (rdata->fmp != NULL) {
2998                                 m_freem(rdata->fmp);
2999                                 rdata->fmp = NULL;
3000                                 rdata->lmp = NULL;
3001                         }
3002                         m = NULL;
3003                 }
3004
3005                 if (m != NULL)
3006                         ether_input_pkt(ifp, m, pi);
3007
3008                 /* Advance our pointers to the next descriptor. */
3009                 if (++i == rdata->num_rx_desc)
3010                         i = 0;
3011
3012                 current_desc = &rdata->rx_desc[i];
3013                 staterr = le32toh(current_desc->rxd_staterr);
3014         }
3015         rdata->next_rx_desc_to_check = i;
3016
3017         /* Advance the E1000's Receive Queue "Tail Pointer". */
3018         if (--i < 0)
3019                 i = rdata->num_rx_desc - 1;
3020         E1000_WRITE_REG(&sc->hw, E1000_RDT(ring_idx), i);
3021 }
3022
3023 static void
3024 emx_enable_intr(struct emx_softc *sc)
3025 {
3026         uint32_t ims_mask = IMS_ENABLE_MASK;
3027
3028         lwkt_serialize_handler_enable(&sc->main_serialize);
3029
3030 #if 0
3031         if (sc->hw.mac.type == e1000_82574) {
3032                 E1000_WRITE_REG(hw, EMX_EIAC, EM_MSIX_MASK);
3033                 ims_mask |= EM_MSIX_MASK;
3034         }
3035 #endif
3036         E1000_WRITE_REG(&sc->hw, E1000_IMS, ims_mask);
3037 }
3038
3039 static void
3040 emx_disable_intr(struct emx_softc *sc)
3041 {
3042         if (sc->hw.mac.type == e1000_82574)
3043                 E1000_WRITE_REG(&sc->hw, EMX_EIAC, 0);
3044         E1000_WRITE_REG(&sc->hw, E1000_IMC, 0xffffffff);
3045
3046         lwkt_serialize_handler_disable(&sc->main_serialize);
3047 }
3048
3049 /*
3050  * Bit of a misnomer, what this really means is
3051  * to enable OS management of the system... aka
3052  * to disable special hardware management features 
3053  */
3054 static void
3055 emx_get_mgmt(struct emx_softc *sc)
3056 {
3057         /* A shared code workaround */
3058         if (sc->has_manage) {
3059                 int manc2h = E1000_READ_REG(&sc->hw, E1000_MANC2H);
3060                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
3061
3062                 /* disable hardware interception of ARP */
3063                 manc &= ~(E1000_MANC_ARP_EN);
3064
3065                 /* enable receiving management packets to the host */
3066                 manc |= E1000_MANC_EN_MNG2HOST;
3067 #define E1000_MNG2HOST_PORT_623 (1 << 5)
3068 #define E1000_MNG2HOST_PORT_664 (1 << 6)
3069                 manc2h |= E1000_MNG2HOST_PORT_623;
3070                 manc2h |= E1000_MNG2HOST_PORT_664;
3071                 E1000_WRITE_REG(&sc->hw, E1000_MANC2H, manc2h);
3072
3073                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
3074         }
3075 }
3076
3077 /*
3078  * Give control back to hardware management
3079  * controller if there is one.
3080  */
3081 static void
3082 emx_rel_mgmt(struct emx_softc *sc)
3083 {
3084         if (sc->has_manage) {
3085                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
3086
3087                 /* re-enable hardware interception of ARP */
3088                 manc |= E1000_MANC_ARP_EN;
3089                 manc &= ~E1000_MANC_EN_MNG2HOST;
3090
3091                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
3092         }
3093 }
3094
3095 /*
3096  * emx_get_hw_control() sets {CTRL_EXT|FWSM}:DRV_LOAD bit.
3097  * For ASF and Pass Through versions of f/w this means that
3098  * the driver is loaded.  For AMT version (only with 82573)
3099  * of the f/w this means that the network i/f is open.
3100  */
3101 static void
3102 emx_get_hw_control(struct emx_softc *sc)
3103 {
3104         /* Let firmware know the driver has taken over */
3105         if (sc->hw.mac.type == e1000_82573) {
3106                 uint32_t swsm;
3107
3108                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
3109                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
3110                     swsm | E1000_SWSM_DRV_LOAD);
3111         } else {
3112                 uint32_t ctrl_ext;
3113
3114                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
3115                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
3116                     ctrl_ext | E1000_CTRL_EXT_DRV_LOAD);
3117         }
3118         sc->control_hw = 1;
3119 }
3120
3121 /*
3122  * emx_rel_hw_control() resets {CTRL_EXT|FWSM}:DRV_LOAD bit.
3123  * For ASF and Pass Through versions of f/w this means that the
3124  * driver is no longer loaded.  For AMT version (only with 82573)
3125  * of the f/w this means that the network i/f is closed.
3126  */
3127 static void
3128 emx_rel_hw_control(struct emx_softc *sc)
3129 {
3130         if (!sc->control_hw)
3131                 return;
3132         sc->control_hw = 0;
3133
3134         /* Let firmware taken over control of h/w */
3135         if (sc->hw.mac.type == e1000_82573) {
3136                 uint32_t swsm;
3137
3138                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
3139                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
3140                     swsm & ~E1000_SWSM_DRV_LOAD);
3141         } else {
3142                 uint32_t ctrl_ext;
3143
3144                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
3145                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
3146                     ctrl_ext & ~E1000_CTRL_EXT_DRV_LOAD);
3147         }
3148 }
3149
3150 static int
3151 emx_is_valid_eaddr(const uint8_t *addr)
3152 {
3153         char zero_addr[ETHER_ADDR_LEN] = { 0, 0, 0, 0, 0, 0 };
3154
3155         if ((addr[0] & 1) || !bcmp(addr, zero_addr, ETHER_ADDR_LEN))
3156                 return (FALSE);
3157
3158         return (TRUE);
3159 }
3160
3161 /*
3162  * Enable PCI Wake On Lan capability
3163  */
3164 void
3165 emx_enable_wol(device_t dev)
3166 {
3167         uint16_t cap, status;
3168         uint8_t id;
3169
3170         /* First find the capabilities pointer*/
3171         cap = pci_read_config(dev, PCIR_CAP_PTR, 2);
3172
3173         /* Read the PM Capabilities */
3174         id = pci_read_config(dev, cap, 1);
3175         if (id != PCIY_PMG)     /* Something wrong */
3176                 return;
3177
3178         /*
3179          * OK, we have the power capabilities,
3180          * so now get the status register
3181          */
3182         cap += PCIR_POWER_STATUS;
3183         status = pci_read_config(dev, cap, 2);
3184         status |= PCIM_PSTAT_PME | PCIM_PSTAT_PMEENABLE;
3185         pci_write_config(dev, cap, status, 2);
3186 }
3187
3188 static void
3189 emx_update_stats(struct emx_softc *sc)
3190 {
3191         struct ifnet *ifp = &sc->arpcom.ac_if;
3192
3193         if (sc->hw.phy.media_type == e1000_media_type_copper ||
3194             (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_LU)) {
3195                 sc->stats.symerrs += E1000_READ_REG(&sc->hw, E1000_SYMERRS);
3196                 sc->stats.sec += E1000_READ_REG(&sc->hw, E1000_SEC);
3197         }
3198         sc->stats.crcerrs += E1000_READ_REG(&sc->hw, E1000_CRCERRS);
3199         sc->stats.mpc += E1000_READ_REG(&sc->hw, E1000_MPC);
3200         sc->stats.scc += E1000_READ_REG(&sc->hw, E1000_SCC);
3201         sc->stats.ecol += E1000_READ_REG(&sc->hw, E1000_ECOL);
3202
3203         sc->stats.mcc += E1000_READ_REG(&sc->hw, E1000_MCC);
3204         sc->stats.latecol += E1000_READ_REG(&sc->hw, E1000_LATECOL);
3205         sc->stats.colc += E1000_READ_REG(&sc->hw, E1000_COLC);
3206         sc->stats.dc += E1000_READ_REG(&sc->hw, E1000_DC);
3207         sc->stats.rlec += E1000_READ_REG(&sc->hw, E1000_RLEC);
3208         sc->stats.xonrxc += E1000_READ_REG(&sc->hw, E1000_XONRXC);
3209         sc->stats.xontxc += E1000_READ_REG(&sc->hw, E1000_XONTXC);
3210         sc->stats.xoffrxc += E1000_READ_REG(&sc->hw, E1000_XOFFRXC);
3211         sc->stats.xofftxc += E1000_READ_REG(&sc->hw, E1000_XOFFTXC);
3212         sc->stats.fcruc += E1000_READ_REG(&sc->hw, E1000_FCRUC);
3213         sc->stats.prc64 += E1000_READ_REG(&sc->hw, E1000_PRC64);
3214         sc->stats.prc127 += E1000_READ_REG(&sc->hw, E1000_PRC127);
3215         sc->stats.prc255 += E1000_READ_REG(&sc->hw, E1000_PRC255);
3216         sc->stats.prc511 += E1000_READ_REG(&sc->hw, E1000_PRC511);
3217         sc->stats.prc1023 += E1000_READ_REG(&sc->hw, E1000_PRC1023);
3218         sc->stats.prc1522 += E1000_READ_REG(&sc->hw, E1000_PRC1522);
3219         sc->stats.gprc += E1000_READ_REG(&sc->hw, E1000_GPRC);
3220         sc->stats.bprc += E1000_READ_REG(&sc->hw, E1000_BPRC);
3221         sc->stats.mprc += E1000_READ_REG(&sc->hw, E1000_MPRC);
3222         sc->stats.gptc += E1000_READ_REG(&sc->hw, E1000_GPTC);
3223
3224         /* For the 64-bit byte counters the low dword must be read first. */
3225         /* Both registers clear on the read of the high dword */
3226
3227         sc->stats.gorc += E1000_READ_REG(&sc->hw, E1000_GORCH);
3228         sc->stats.gotc += E1000_READ_REG(&sc->hw, E1000_GOTCH);
3229
3230         sc->stats.rnbc += E1000_READ_REG(&sc->hw, E1000_RNBC);
3231         sc->stats.ruc += E1000_READ_REG(&sc->hw, E1000_RUC);
3232         sc->stats.rfc += E1000_READ_REG(&sc->hw, E1000_RFC);
3233         sc->stats.roc += E1000_READ_REG(&sc->hw, E1000_ROC);
3234         sc->stats.rjc += E1000_READ_REG(&sc->hw, E1000_RJC);
3235
3236         sc->stats.tor += E1000_READ_REG(&sc->hw, E1000_TORH);
3237         sc->stats.tot += E1000_READ_REG(&sc->hw, E1000_TOTH);
3238
3239         sc->stats.tpr += E1000_READ_REG(&sc->hw, E1000_TPR);
3240         sc->stats.tpt += E1000_READ_REG(&sc->hw, E1000_TPT);
3241         sc->stats.ptc64 += E1000_READ_REG(&sc->hw, E1000_PTC64);
3242         sc->stats.ptc127 += E1000_READ_REG(&sc->hw, E1000_PTC127);
3243         sc->stats.ptc255 += E1000_READ_REG(&sc->hw, E1000_PTC255);
3244         sc->stats.ptc511 += E1000_READ_REG(&sc->hw, E1000_PTC511);
3245         sc->stats.ptc1023 += E1000_READ_REG(&sc->hw, E1000_PTC1023);
3246         sc->stats.ptc1522 += E1000_READ_REG(&sc->hw, E1000_PTC1522);
3247         sc->stats.mptc += E1000_READ_REG(&sc->hw, E1000_MPTC);
3248         sc->stats.bptc += E1000_READ_REG(&sc->hw, E1000_BPTC);
3249
3250         sc->stats.algnerrc += E1000_READ_REG(&sc->hw, E1000_ALGNERRC);
3251         sc->stats.rxerrc += E1000_READ_REG(&sc->hw, E1000_RXERRC);
3252         sc->stats.tncrs += E1000_READ_REG(&sc->hw, E1000_TNCRS);
3253         sc->stats.cexterr += E1000_READ_REG(&sc->hw, E1000_CEXTERR);
3254         sc->stats.tsctc += E1000_READ_REG(&sc->hw, E1000_TSCTC);
3255         sc->stats.tsctfc += E1000_READ_REG(&sc->hw, E1000_TSCTFC);
3256
3257         ifp->if_collisions = sc->stats.colc;
3258
3259         /* Rx Errors */
3260         ifp->if_ierrors = sc->dropped_pkts + sc->stats.rxerrc +
3261                           sc->stats.crcerrs + sc->stats.algnerrc +
3262                           sc->stats.ruc + sc->stats.roc +
3263                           sc->stats.mpc + sc->stats.cexterr;
3264
3265         /* Tx Errors */
3266         ifp->if_oerrors = sc->stats.ecol + sc->stats.latecol +
3267                           sc->watchdog_events;
3268 }
3269
3270 static void
3271 emx_print_debug_info(struct emx_softc *sc)
3272 {
3273         device_t dev = sc->dev;
3274         uint8_t *hw_addr = sc->hw.hw_addr;
3275
3276         device_printf(dev, "Adapter hardware address = %p \n", hw_addr);
3277         device_printf(dev, "CTRL = 0x%x RCTL = 0x%x \n",
3278             E1000_READ_REG(&sc->hw, E1000_CTRL),
3279             E1000_READ_REG(&sc->hw, E1000_RCTL));
3280         device_printf(dev, "Packet buffer = Tx=%dk Rx=%dk \n",
3281             ((E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff0000) >> 16),\
3282             (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) );
3283         device_printf(dev, "Flow control watermarks high = %d low = %d\n",
3284             sc->hw.fc.high_water, sc->hw.fc.low_water);
3285         device_printf(dev, "tx_int_delay = %d, tx_abs_int_delay = %d\n",
3286             E1000_READ_REG(&sc->hw, E1000_TIDV),
3287             E1000_READ_REG(&sc->hw, E1000_TADV));
3288         device_printf(dev, "rx_int_delay = %d, rx_abs_int_delay = %d\n",
3289             E1000_READ_REG(&sc->hw, E1000_RDTR),
3290             E1000_READ_REG(&sc->hw, E1000_RADV));
3291         device_printf(dev, "hw tdh = %d, hw tdt = %d\n",
3292             E1000_READ_REG(&sc->hw, E1000_TDH(0)),
3293             E1000_READ_REG(&sc->hw, E1000_TDT(0)));
3294         device_printf(dev, "hw rdh = %d, hw rdt = %d\n",
3295             E1000_READ_REG(&sc->hw, E1000_RDH(0)),
3296             E1000_READ_REG(&sc->hw, E1000_RDT(0)));
3297         device_printf(dev, "Num Tx descriptors avail = %d\n",
3298             sc->num_tx_desc_avail);
3299         device_printf(dev, "Tx Descriptors not avail1 = %ld\n",
3300             sc->no_tx_desc_avail1);
3301         device_printf(dev, "Tx Descriptors not avail2 = %ld\n",
3302             sc->no_tx_desc_avail2);
3303         device_printf(dev, "Std mbuf failed = %ld\n",
3304             sc->mbuf_alloc_failed);
3305         device_printf(dev, "Std mbuf cluster failed = %ld\n",
3306             sc->rx_data[0].mbuf_cluster_failed);
3307         device_printf(dev, "Driver dropped packets = %ld\n",
3308             sc->dropped_pkts);
3309         device_printf(dev, "Driver tx dma failure in encap = %ld\n",
3310             sc->no_tx_dma_setup);
3311
3312         device_printf(dev, "TXCSUM try pullup = %lu\n",
3313             sc->tx_csum_try_pullup);
3314         device_printf(dev, "TXCSUM m_pullup(eh) called = %lu\n",
3315             sc->tx_csum_pullup1);
3316         device_printf(dev, "TXCSUM m_pullup(eh) failed = %lu\n",
3317             sc->tx_csum_pullup1_failed);
3318         device_printf(dev, "TXCSUM m_pullup(eh+ip) called = %lu\n",
3319             sc->tx_csum_pullup2);
3320         device_printf(dev, "TXCSUM m_pullup(eh+ip) failed = %lu\n",
3321             sc->tx_csum_pullup2_failed);
3322         device_printf(dev, "TXCSUM non-writable(eh) droped = %lu\n",
3323             sc->tx_csum_drop1);
3324         device_printf(dev, "TXCSUM non-writable(eh+ip) droped = %lu\n",
3325             sc->tx_csum_drop2);
3326 }
3327
3328 static void
3329 emx_print_hw_stats(struct emx_softc *sc)
3330 {
3331         device_t dev = sc->dev;
3332
3333         device_printf(dev, "Excessive collisions = %lld\n",
3334             (long long)sc->stats.ecol);
3335 #if (DEBUG_HW > 0)  /* Dont output these errors normally */
3336         device_printf(dev, "Symbol errors = %lld\n",
3337             (long long)sc->stats.symerrs);
3338 #endif
3339         device_printf(dev, "Sequence errors = %lld\n",
3340             (long long)sc->stats.sec);
3341         device_printf(dev, "Defer count = %lld\n",
3342             (long long)sc->stats.dc);
3343         device_printf(dev, "Missed Packets = %lld\n",
3344             (long long)sc->stats.mpc);
3345         device_printf(dev, "Receive No Buffers = %lld\n",
3346             (long long)sc->stats.rnbc);
3347         /* RLEC is inaccurate on some hardware, calculate our own. */
3348         device_printf(dev, "Receive Length Errors = %lld\n",
3349             ((long long)sc->stats.roc + (long long)sc->stats.ruc));
3350         device_printf(dev, "Receive errors = %lld\n",
3351             (long long)sc->stats.rxerrc);
3352         device_printf(dev, "Crc errors = %lld\n",
3353             (long long)sc->stats.crcerrs);
3354         device_printf(dev, "Alignment errors = %lld\n",
3355             (long long)sc->stats.algnerrc);
3356         device_printf(dev, "Collision/Carrier extension errors = %lld\n",
3357             (long long)sc->stats.cexterr);
3358         device_printf(dev, "RX overruns = %ld\n", sc->rx_overruns);
3359         device_printf(dev, "watchdog timeouts = %ld\n",
3360             sc->watchdog_events);
3361         device_printf(dev, "XON Rcvd = %lld\n",
3362             (long long)sc->stats.xonrxc);
3363         device_printf(dev, "XON Xmtd = %lld\n",
3364             (long long)sc->stats.xontxc);
3365         device_printf(dev, "XOFF Rcvd = %lld\n",
3366             (long long)sc->stats.xoffrxc);
3367         device_printf(dev, "XOFF Xmtd = %lld\n",
3368             (long long)sc->stats.xofftxc);
3369         device_printf(dev, "Good Packets Rcvd = %lld\n",
3370             (long long)sc->stats.gprc);
3371         device_printf(dev, "Good Packets Xmtd = %lld\n",
3372             (long long)sc->stats.gptc);
3373 }
3374
3375 static void
3376 emx_print_nvm_info(struct emx_softc *sc)
3377 {
3378         uint16_t eeprom_data;
3379         int i, j, row = 0;
3380
3381         /* Its a bit crude, but it gets the job done */
3382         kprintf("\nInterface EEPROM Dump:\n");
3383         kprintf("Offset\n0x0000  ");
3384         for (i = 0, j = 0; i < 32; i++, j++) {
3385                 if (j == 8) { /* Make the offset block */
3386                         j = 0; ++row;
3387                         kprintf("\n0x00%x0  ",row);
3388                 }
3389                 e1000_read_nvm(&sc->hw, i, 1, &eeprom_data);
3390                 kprintf("%04x ", eeprom_data);
3391         }
3392         kprintf("\n");
3393 }
3394
3395 static int
3396 emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS)
3397 {
3398         struct emx_softc *sc;
3399         struct ifnet *ifp;
3400         int error, result;
3401
3402         result = -1;
3403         error = sysctl_handle_int(oidp, &result, 0, req);
3404         if (error || !req->newptr)
3405                 return (error);
3406
3407         sc = (struct emx_softc *)arg1;
3408         ifp = &sc->arpcom.ac_if;
3409
3410         ifnet_serialize_all(ifp);
3411
3412         if (result == 1)
3413                 emx_print_debug_info(sc);
3414
3415         /*
3416          * This value will cause a hex dump of the
3417          * first 32 16-bit words of the EEPROM to
3418          * the screen.
3419          */
3420         if (result == 2)
3421                 emx_print_nvm_info(sc);
3422
3423         ifnet_deserialize_all(ifp);
3424
3425         return (error);
3426 }
3427
3428 static int
3429 emx_sysctl_stats(SYSCTL_HANDLER_ARGS)
3430 {
3431         int error, result;
3432
3433         result = -1;
3434         error = sysctl_handle_int(oidp, &result, 0, req);
3435         if (error || !req->newptr)
3436                 return (error);
3437
3438         if (result == 1) {
3439                 struct emx_softc *sc = (struct emx_softc *)arg1;
3440                 struct ifnet *ifp = &sc->arpcom.ac_if;
3441
3442                 ifnet_serialize_all(ifp);
3443                 emx_print_hw_stats(sc);
3444                 ifnet_deserialize_all(ifp);
3445         }
3446         return (error);
3447 }
3448
3449 static void
3450 emx_add_sysctl(struct emx_softc *sc)
3451 {
3452 #ifdef EMX_RSS_DEBUG
3453         char rx_pkt[32];
3454         int i;
3455 #endif
3456
3457         sysctl_ctx_init(&sc->sysctl_ctx);
3458         sc->sysctl_tree = SYSCTL_ADD_NODE(&sc->sysctl_ctx,
3459                                 SYSCTL_STATIC_CHILDREN(_hw), OID_AUTO,
3460                                 device_get_nameunit(sc->dev),
3461                                 CTLFLAG_RD, 0, "");
3462         if (sc->sysctl_tree == NULL) {
3463                 device_printf(sc->dev, "can't add sysctl node\n");
3464                 return;
3465         }
3466
3467         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3468                         OID_AUTO, "debug", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3469                         emx_sysctl_debug_info, "I", "Debug Information");
3470
3471         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3472                         OID_AUTO, "stats", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3473                         emx_sysctl_stats, "I", "Statistics");
3474
3475         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3476                        OID_AUTO, "rxd", CTLFLAG_RD,
3477                        &sc->rx_data[0].num_rx_desc, 0, NULL);
3478         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3479                        OID_AUTO, "txd", CTLFLAG_RD, &sc->num_tx_desc, 0, NULL);
3480
3481         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3482                         OID_AUTO, "int_throttle_ceil", CTLTYPE_INT|CTLFLAG_RW,
3483                         sc, 0, emx_sysctl_int_throttle, "I",
3484                         "interrupt throttling rate");
3485         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3486                         OID_AUTO, "int_tx_nsegs", CTLTYPE_INT|CTLFLAG_RW,
3487                         sc, 0, emx_sysctl_int_tx_nsegs, "I",
3488                         "# segments per TX interrupt");
3489
3490         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3491                        OID_AUTO, "rx_ring_cnt", CTLFLAG_RD,
3492                        &sc->rx_ring_cnt, 0, "RX ring count");
3493
3494 #ifdef EMX_RSS_DEBUG
3495         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3496                        OID_AUTO, "rss_debug", CTLFLAG_RW, &sc->rss_debug,
3497                        0, "RSS debug level");
3498         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3499                 ksnprintf(rx_pkt, sizeof(rx_pkt), "rx%d_pkt", i);
3500                 SYSCTL_ADD_UINT(&sc->sysctl_ctx,
3501                                 SYSCTL_CHILDREN(sc->sysctl_tree), OID_AUTO,
3502                                 rx_pkt, CTLFLAG_RW,
3503                                 &sc->rx_data[i].rx_pkts, 0, "RXed packets");
3504         }
3505 #endif
3506 }
3507
3508 static int
3509 emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS)
3510 {
3511         struct emx_softc *sc = (void *)arg1;
3512         struct ifnet *ifp = &sc->arpcom.ac_if;
3513         int error, throttle;
3514
3515         throttle = sc->int_throttle_ceil;
3516         error = sysctl_handle_int(oidp, &throttle, 0, req);
3517         if (error || req->newptr == NULL)
3518                 return error;
3519         if (throttle < 0 || throttle > 1000000000 / 256)
3520                 return EINVAL;
3521
3522         if (throttle) {
3523                 /*
3524                  * Set the interrupt throttling rate in 256ns increments,
3525                  * recalculate sysctl value assignment to get exact frequency.
3526                  */
3527                 throttle = 1000000000 / 256 / throttle;
3528
3529                 /* Upper 16bits of ITR is reserved and should be zero */
3530                 if (throttle & 0xffff0000)
3531                         return EINVAL;
3532         }
3533
3534         ifnet_serialize_all(ifp);
3535
3536         if (throttle)
3537                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
3538         else
3539                 sc->int_throttle_ceil = 0;
3540
3541         if (ifp->if_flags & IFF_RUNNING)
3542                 emx_set_itr(sc, throttle);
3543
3544         ifnet_deserialize_all(ifp);
3545
3546         if (bootverbose) {
3547                 if_printf(ifp, "Interrupt moderation set to %d/sec\n",
3548                           sc->int_throttle_ceil);
3549         }
3550         return 0;
3551 }
3552
3553 static int
3554 emx_sysctl_int_tx_nsegs(SYSCTL_HANDLER_ARGS)
3555 {
3556         struct emx_softc *sc = (void *)arg1;
3557         struct ifnet *ifp = &sc->arpcom.ac_if;
3558         int error, segs;
3559
3560         segs = sc->tx_int_nsegs;
3561         error = sysctl_handle_int(oidp, &segs, 0, req);
3562         if (error || req->newptr == NULL)
3563                 return error;
3564         if (segs <= 0)
3565                 return EINVAL;
3566
3567         ifnet_serialize_all(ifp);
3568
3569         /*
3570          * Don't allow int_tx_nsegs to become:
3571          * o  Less the oact_tx_desc
3572          * o  Too large that no TX desc will cause TX interrupt to
3573          *    be generated (OACTIVE will never recover)
3574          * o  Too small that will cause tx_dd[] overflow
3575          */
3576         if (segs < sc->oact_tx_desc ||
3577             segs >= sc->num_tx_desc - sc->oact_tx_desc ||
3578             segs < sc->num_tx_desc / EMX_TXDD_SAFE) {
3579                 error = EINVAL;
3580         } else {
3581                 error = 0;
3582                 sc->tx_int_nsegs = segs;
3583         }
3584
3585         ifnet_deserialize_all(ifp);
3586
3587         return error;
3588 }
3589
3590 static int
3591 emx_dma_alloc(struct emx_softc *sc)
3592 {
3593         int error, i;
3594
3595         /*
3596          * Create top level busdma tag
3597          */
3598         error = bus_dma_tag_create(NULL, 1, 0,
3599                         BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
3600                         NULL, NULL,
3601                         BUS_SPACE_MAXSIZE_32BIT, 0, BUS_SPACE_MAXSIZE_32BIT,
3602                         0, &sc->parent_dtag);
3603         if (error) {
3604                 device_printf(sc->dev, "could not create top level DMA tag\n");
3605                 return error;
3606         }
3607
3608         /*
3609          * Allocate transmit descriptors ring and buffers
3610          */
3611         error = emx_create_tx_ring(sc);
3612         if (error) {
3613                 device_printf(sc->dev, "Could not setup transmit structures\n");
3614                 return error;
3615         }
3616
3617         /*
3618          * Allocate receive descriptors ring and buffers
3619          */
3620         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3621                 error = emx_create_rx_ring(sc, &sc->rx_data[i]);
3622                 if (error) {
3623                         device_printf(sc->dev,
3624                             "Could not setup receive structures\n");
3625                         return error;
3626                 }
3627         }
3628         return 0;
3629 }
3630
3631 static void
3632 emx_dma_free(struct emx_softc *sc)
3633 {
3634         int i;
3635
3636         emx_destroy_tx_ring(sc, sc->num_tx_desc);
3637
3638         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3639                 emx_destroy_rx_ring(sc, &sc->rx_data[i],
3640                                     sc->rx_data[i].num_rx_desc);
3641         }
3642
3643         /* Free top level busdma tag */
3644         if (sc->parent_dtag != NULL)
3645                 bus_dma_tag_destroy(sc->parent_dtag);
3646 }
3647
3648 static void
3649 emx_serialize(struct ifnet *ifp, enum ifnet_serialize slz)
3650 {
3651         struct emx_softc *sc = ifp->if_softc;
3652
3653         ifnet_serialize_array_enter(sc->serializes, EMX_NSERIALIZE,
3654             EMX_TX_SERIALIZE, EMX_RX_SERIALIZE, slz);
3655 }
3656
3657 static void
3658 emx_deserialize(struct ifnet *ifp, enum ifnet_serialize slz)
3659 {
3660         struct emx_softc *sc = ifp->if_softc;
3661
3662         ifnet_serialize_array_exit(sc->serializes, EMX_NSERIALIZE,
3663             EMX_TX_SERIALIZE, EMX_RX_SERIALIZE, slz);
3664 }
3665
3666 static int
3667 emx_tryserialize(struct ifnet *ifp, enum ifnet_serialize slz)
3668 {
3669         struct emx_softc *sc = ifp->if_softc;
3670
3671         return ifnet_serialize_array_try(sc->serializes, EMX_NSERIALIZE,
3672             EMX_TX_SERIALIZE, EMX_RX_SERIALIZE, slz);
3673 }
3674
3675 static void
3676 emx_serialize_skipmain(struct emx_softc *sc)
3677 {
3678         lwkt_serialize_array_enter(sc->serializes, EMX_NSERIALIZE, 1);
3679 }
3680
3681 static void
3682 emx_deserialize_skipmain(struct emx_softc *sc)
3683 {
3684         lwkt_serialize_array_exit(sc->serializes, EMX_NSERIALIZE, 1);
3685 }
3686
3687 #ifdef INVARIANTS
3688
3689 static void
3690 emx_serialize_assert(struct ifnet *ifp, enum ifnet_serialize slz,
3691     boolean_t serialized)
3692 {
3693         struct emx_softc *sc = ifp->if_softc;
3694
3695         ifnet_serialize_array_assert(sc->serializes, EMX_NSERIALIZE,
3696             EMX_TX_SERIALIZE, EMX_RX_SERIALIZE, slz, serialized);
3697 }
3698
3699 #endif  /* INVARIANTS */
3700
3701 #ifdef IFPOLL_ENABLE
3702
3703 static void
3704 emx_qpoll_status(struct ifnet *ifp, int pollhz __unused)
3705 {
3706         struct emx_softc *sc = ifp->if_softc;
3707         uint32_t reg_icr;
3708
3709         ASSERT_SERIALIZED(&sc->main_serialize);
3710
3711         reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
3712         if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
3713                 emx_serialize_skipmain(sc);
3714
3715                 callout_stop(&sc->timer);
3716                 sc->hw.mac.get_link_status = 1;
3717                 emx_update_link_status(sc);
3718                 callout_reset(&sc->timer, hz, emx_timer, sc);
3719
3720                 emx_deserialize_skipmain(sc);
3721         }
3722 }
3723
3724 static void
3725 emx_qpoll_tx(struct ifnet *ifp, void *arg __unused, int cycle __unused)
3726 {
3727         struct emx_softc *sc = ifp->if_softc;
3728
3729         ASSERT_SERIALIZED(&sc->tx_serialize);
3730
3731         emx_txeof(sc);
3732         if (!ifq_is_empty(&ifp->if_snd))
3733                 if_devstart(ifp);
3734 }
3735
3736 static void
3737 emx_qpoll_rx(struct ifnet *ifp, void *arg, int cycle)
3738 {
3739         struct emx_softc *sc = ifp->if_softc;
3740         struct emx_rxdata *rdata = arg;
3741
3742         ASSERT_SERIALIZED(&rdata->rx_serialize);
3743
3744         emx_rxeof(sc, rdata - sc->rx_data, cycle);
3745 }
3746
3747 static void
3748 emx_qpoll(struct ifnet *ifp, struct ifpoll_info *info)
3749 {
3750         struct emx_softc *sc = ifp->if_softc;
3751
3752         ASSERT_IFNET_SERIALIZED_ALL(ifp);
3753
3754         if (info) {
3755                 int i;
3756
3757                 info->ifpi_status.status_func = emx_qpoll_status;
3758                 info->ifpi_status.serializer = &sc->main_serialize;
3759
3760                 info->ifpi_tx[0].poll_func = emx_qpoll_tx;
3761                 info->ifpi_tx[0].arg = NULL;
3762                 info->ifpi_tx[0].serializer = &sc->tx_serialize;
3763
3764                 for (i = 0; i < sc->rx_ring_cnt; ++i) {
3765                         info->ifpi_rx[i].poll_func = emx_qpoll_rx;
3766                         info->ifpi_rx[i].arg = &sc->rx_data[i];
3767                         info->ifpi_rx[i].serializer =
3768                                 &sc->rx_data[i].rx_serialize;
3769                 }
3770
3771                 if (ifp->if_flags & IFF_RUNNING)
3772                         emx_disable_intr(sc);
3773         } else if (ifp->if_flags & IFF_RUNNING) {
3774                 emx_enable_intr(sc);
3775         }
3776 }
3777
3778 #endif  /* IFPOLL_ENABLE */
3779
3780 static void
3781 emx_set_itr(struct emx_softc *sc, uint32_t itr)
3782 {
3783         E1000_WRITE_REG(&sc->hw, E1000_ITR, itr);
3784         if (sc->hw.mac.type == e1000_82574) {
3785                 int i;
3786
3787                 /*
3788                  * When using MSIX interrupts we need to
3789                  * throttle using the EITR register
3790                  */
3791                 for (i = 0; i < 4; ++i)
3792                         E1000_WRITE_REG(&sc->hw, E1000_EITR_82574(i), itr);
3793         }
3794 }
3795
3796 /*
3797  * Disable the L0s, 82574L Errata #20
3798  */
3799 static void
3800 emx_disable_aspm(struct emx_softc *sc)
3801 {
3802         uint16_t link_cap, link_ctrl, disable;
3803         uint8_t pcie_ptr, reg;
3804         device_t dev = sc->dev;
3805
3806         switch (sc->hw.mac.type) {
3807         case e1000_82571:
3808         case e1000_82572:
3809         case e1000_82573:
3810                 /*
3811                  * 82573 specification update
3812                  * #8 disable L0s
3813                  * #41 disable L1
3814                  *
3815                  * 82571/82572 specification update
3816                  # #13 disable L1
3817                  * #68 disable L0s
3818                  */
3819                 disable = PCIEM_LNKCTL_ASPM_L0S | PCIEM_LNKCTL_ASPM_L1;
3820                 break;
3821
3822         case e1000_82574:
3823                 /*
3824                  * 82574 specification update #20
3825                  *
3826                  * There is no need to disable L1
3827                  */
3828                 disable = PCIEM_LNKCTL_ASPM_L0S;
3829                 break;
3830
3831         default:
3832                 return;
3833         }
3834
3835         pcie_ptr = pci_get_pciecap_ptr(dev);
3836         if (pcie_ptr == 0)
3837                 return;
3838
3839         link_cap = pci_read_config(dev, pcie_ptr + PCIER_LINKCAP, 2);
3840         if ((link_cap & PCIEM_LNKCAP_ASPM_MASK) == 0)
3841                 return;
3842
3843         if (bootverbose)
3844                 if_printf(&sc->arpcom.ac_if, "disable ASPM %#02x\n", disable);
3845
3846         reg = pcie_ptr + PCIER_LINKCTRL;
3847         link_ctrl = pci_read_config(dev, reg, 2);
3848         link_ctrl &= ~disable;
3849         pci_write_config(dev, reg, link_ctrl, 2);
3850 }