sys/platform/pc64/isa/intr_machdep.c

   1 /*-
   2  * Copyright (c) 1991 The Regents of the University of California.
   3  * Copyright (c) 2008 The DragonFly Project.
   4  * All rights reserved.
   5  *
   6  * This code is derived from software contributed to Berkeley by
   7  * William Jolitz.
   8  *
   9  * Redistribution and use in source and binary forms, with or without
  10  * modification, are permitted provided that the following conditions
  11  * are met:
  12  * 1. Redistributions of source code must retain the above copyright
  13  *    notice, this list of conditions and the following disclaimer.
  14  * 2. Redistributions in binary form must reproduce the above copyright
  15  *    notice, this list of conditions and the following disclaimer in the
  16  *    documentation and/or other materials provided with the distribution.
  17  * 3. All advertising materials mentioning features or use of this software
  18  *    must display the following acknowledgement:
  19  *      This product includes software developed by the University of
  20  *      California, Berkeley and its contributors.
  21  * 4. Neither the name of the University nor the names of its contributors
  22  *    may be used to endorse or promote products derived from this software
  23  *    without specific prior written permission.
  24  *
  25  * THIS SOFTWARE IS PROVIDED BY THE REGENTS AND CONTRIBUTORS ``AS IS'' AND
  26  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  27  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  28  * ARE DISCLAIMED.  IN NO EVENT SHALL THE REGENTS OR CONTRIBUTORS BE LIABLE
  29  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  30  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  31  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  32  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  33  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  34  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  35  * SUCH DAMAGE.
  36  *
  37  *      from: @(#)isa.c 7.2 (Berkeley) 5/13/91
  38  * $FreeBSD: src/sys/i386/isa/intr_machdep.c,v 1.29.2.5 2001/10/14 06:54:27 luigi Exp $
  39  * $DragonFly: src/sys/platform/pc64/isa/intr_machdep.c,v 1.1 2008/08/29 17:07:19 dillon Exp $
  40  */
  41 /*
  42  * This file contains an aggregated module marked:
  43  * Copyright (c) 1997, Stefan Esser <se@freebsd.org>
  44  * All rights reserved.
  45  * See the notice for details.
  46  */
  47
  48 #include "use_isa.h"
  49 //#include "opt_auto_eoi.h"
  50
  51 #include <sys/param.h>
  52 #ifndef SMP
  53 #include <machine/lock.h>
  54 #endif
  55 #include <sys/systm.h>
  56 #include <sys/syslog.h>
  57 #include <sys/malloc.h>
  58 #include <sys/errno.h>
  59 #include <sys/interrupt.h>
  60 #include <machine/ipl.h>
  61 #include <machine/md_var.h>
  62 #include <machine/segments.h>
  63 #include <sys/bus.h>
  64 #include <machine/globaldata.h>
  65 #include <sys/proc.h>
  66 #include <sys/thread2.h>
  67 #include <sys/machintr.h>
  68
  69 #include <machine/smp.h>
  70 #include <bus/isa/isa.h>
  71 #include <machine_base/icu/icu.h>
  72
  73 #if NISA > 0
  74 #include <bus/isa/isavar.h>
  75 #endif
  76 #include <machine_base/isa/intr_machdep.h>
  77 #include <sys/interrupt.h>
  78 #include <machine/clock.h>
  79 #include <machine/cpu.h>
  80
  81 /* XXX should be in suitable include files */
  82 #define ICU_IMR_OFFSET          1               /* IO_ICU{1,2} + 1 */
  83
  84 static void     icu_init(void);
  85
  86 #define NMI_PARITY (1 << 7)
  87 #define NMI_IOCHAN (1 << 6)
  88 #define ENMI_WATCHDOG (1 << 7)
  89 #define ENMI_BUSTIMER (1 << 6)
  90 #define ENMI_IOSTATUS (1 << 5)
  91
  92 /*
  93  * Handle a NMI, possibly a machine check.
  94  * return true to panic system, false to ignore.
  95  */
  96 int
  97 isa_nmi(int cd)
  98 {
  99         int retval = 0;
 100         int isa_port = inb(0x61);
 101         int eisa_port = inb(0x461);
 102
 103         log(LOG_CRIT, "NMI ISA %x, EISA %x\n", isa_port, eisa_port);
 104
 105         if (isa_port & NMI_PARITY) {
 106                 log(LOG_CRIT, "RAM parity error, likely hardware failure.");
 107                 retval = 1;
 108         }
 109
 110         if (isa_port & NMI_IOCHAN) {
 111                 log(LOG_CRIT, "I/O channel check, likely hardware failure.");
 112                 retval = 1;
 113         }
 114
 115         /*
 116          * On a real EISA machine, this will never happen.  However it can
 117          * happen on ISA machines which implement XT style floating point
 118          * error handling (very rare).  Save them from a meaningless panic.
 119          */
 120         if (eisa_port == 0xff)
 121                 return(retval);
 122
 123         if (eisa_port & ENMI_WATCHDOG) {
 124                 log(LOG_CRIT, "EISA watchdog timer expired, likely hardware failure.");
 125                 retval = 1;
 126         }
 127
 128         if (eisa_port & ENMI_BUSTIMER) {
 129                 log(LOG_CRIT, "EISA bus timeout, likely hardware failure.");
 130                 retval = 1;
 131         }
 132
 133         if (eisa_port & ENMI_IOSTATUS) {
 134                 log(LOG_CRIT, "EISA I/O port status error.");
 135                 retval = 1;
 136         }
 137         return(retval);
 138 }
 139
 140 /*
 141  *  ICU reinitialize when ICU configuration has lost.
 142  */
 143 void
 144 icu_reinit(void)
 145 {
 146         int i;
 147
 148         icu_init();
 149         for (i = 0; i < MAX_HARDINTS; ++i) {
 150                 if (count_registered_ints(i))
 151                         machintr_intren(i);
 152         }
 153 }
 154
 155 /*
 156  * Fill in default interrupt table (in case of spurious interrupt
 157  * during configuration of kernel, setup interrupt control unit
 158  */
 159 void
 160 isa_defaultirq(void)
 161 {
 162         register_t ef;
 163
 164         KKASSERT(MachIntrABI.type == MACHINTR_ICU);
 165
 166         ef = read_rflags();
 167         cpu_disable_intr();
 168
 169         /* Leave interrupts masked */
 170         outb(IO_ICU1 + ICU_IMR_OFFSET, 0xff);
 171         outb(IO_ICU2 + ICU_IMR_OFFSET, 0xff);
 172
 173         MachIntrABI.setdefault();
 174         icu_init();
 175
 176         write_rflags(ef);
 177 }
 178
 179 static void
 180 icu_init(void)
 181 {
 182 #ifdef AUTO_EOI_1
 183         int auto_eoi = 2;               /* auto EOI, 8086 mode */
 184 #else
 185         int auto_eoi = 0;               /* 8086 mode */
 186 #endif
 187
 188 #ifdef SMP
 189         if (apic_io_enable)
 190                 auto_eoi = 2;           /* auto EOI, 8086 mode */
 191 #endif
 192
 193         /*
 194          * Program master
 195          */
 196         outb(IO_ICU1, 0x11);            /* reset; program device, four bytes */
 197         outb(IO_ICU1 + ICU_IMR_OFFSET, IDT_OFFSET);
 198                                         /* starting at this vector index */
 199         outb(IO_ICU1 + ICU_IMR_OFFSET, 1 << ICU_IRQ_SLAVE);
 200                                         /* slave on line 2 */
 201         outb(IO_ICU1 + ICU_IMR_OFFSET, auto_eoi | 1); /* 8086 mode */
 202
 203         outb(IO_ICU1 + ICU_IMR_OFFSET, 0xff); /* leave interrupts masked */
 204         outb(IO_ICU1, 0x0a);            /* default to IRR on read */
 205         outb(IO_ICU1, 0xc0 | (3 - 1));  /* pri order 3-7, 0-2 (com2 first) */
 206
 207         /*
 208          * Program slave
 209          */
 210         outb(IO_ICU2, 0x11);            /* reset; program device, four bytes */
 211         outb(IO_ICU2 + ICU_IMR_OFFSET, IDT_OFFSET + 8);
 212                                         /* staring at this vector index */
 213         outb(IO_ICU2 + ICU_IMR_OFFSET, ICU_IRQ_SLAVE);
 214 #ifdef AUTO_EOI_2
 215         outb(IO_ICU2 + ICU_IMR_OFFSET, 2 | 1); /* auto EOI, 8086 mode */
 216 #else
 217         outb(IO_ICU2 + ICU_IMR_OFFSET, 1); /* 8086 mode */
 218 #endif
 219
 220         outb(IO_ICU2 + ICU_IMR_OFFSET, 0xff); /* leave interrupts masked */
 221         outb(IO_ICU2, 0x0a);            /* default to IRR on read */
 222 }
 223
 224 #if NISA > 0
 225 /*
 226  * Return a bitmap of the current interrupt requests.  This is 8259-specific
 227  * and is only suitable for use at probe time.
 228  */
 229 intrmask_t
 230 isa_irq_pending(void)
 231 {
 232         u_char irr1;
 233         u_char irr2;
 234
 235         irr1 = inb(IO_ICU1);
 236         irr2 = inb(IO_ICU2);
 237         return ((irr2 << 8) | irr1);
 238 }
 239
 240 #endif