kernel tree reorganization stage 1: Major cvs repository work (not logged as
[dragonfly.git] / sys / bus / pci / uhci_pci.c
1 /*
2  * Copyright (c) 1998 The NetBSD Foundation, Inc.
3  * All rights reserved.
4  *
5  * This code is derived from software contributed to The NetBSD Foundation
6  * by Lennart Augustsson (augustss@carlstedt.se) at
7  * Carlstedt Research & Technology.
8  *
9  * Redistribution and use in source and binary forms, with or without
10  * modification, are permitted provided that the following conditions
11  * are met:
12  * 1. Redistributions of source code must retain the above copyright
13  *    notice, this list of conditions and the following disclaimer.
14  * 2. Redistributions in binary form must reproduce the above copyright
15  *    notice, this list of conditions and the following disclaimer in the
16  *    documentation and/or other materials provided with the distribution.
17  * 3. All advertising materials mentioning features or use of this software
18  *    must display the following acknowledgement:
19  *        This product includes software developed by the NetBSD
20  *        Foundation, Inc. and its contributors.
21  * 4. Neither the name of The NetBSD Foundation nor the names of its
22  *    contributors may be used to endorse or promote products derived
23  *    from this software without specific prior written permission.
24  *
25  * THIS SOFTWARE IS PROVIDED BY THE NETBSD FOUNDATION, INC. AND CONTRIBUTORS
26  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED
27  * TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
28  * PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE FOUNDATION OR CONTRIBUTORS
29  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
30  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
31  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
32  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
33  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
34  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
35  * POSSIBILITY OF SUCH DAMAGE.
36  *
37  * $FreeBSD: src/sys/pci/uhci_pci.c,v 1.26.2.8 2003/05/07 16:46:55 jhb Exp $
38  * $DragonFly: src/sys/bus/pci/Attic/uhci_pci.c,v 1.3 2003/08/07 21:16:47 dillon Exp $
39  */
40
41 /* Universal Host Controller Interface
42  *
43  * UHCI spec: http://www.intel.com/
44  */
45
46 /* The low level controller code for UHCI has been split into
47  * PCI probes and UHCI specific code. This was done to facilitate the
48  * sharing of code between *BSD's
49  */
50
51 #include "opt_bus.h"
52
53 #include <sys/param.h>
54 #include <sys/systm.h>
55 #include <sys/kernel.h>
56 #include <sys/module.h>
57 #include <sys/bus.h>
58 #include <sys/queue.h>
59 #if defined(__FreeBSD__)
60 #include <sys/bus.h>
61
62 #include <machine/bus.h>
63 #include <machine/resource.h>
64 #include <sys/rman.h>
65 #endif
66
67 #include "pcivar.h"
68 #include "pcireg.h"
69
70 #include <bus/usb/usb.h>
71 #include <bus/usb/usbdi.h>
72 #include <bus/usb/usbdivar.h>
73 #include <bus/usb/usb_mem.h>
74
75 #include <bus/usb/uhcireg.h>
76 #include <bus/usb/uhcivar.h>
77
78 #define PCI_UHCI_VENDORID_INTEL         0x8086
79 #define PCI_UHCI_VENDORID_VIA           0x1106
80
81 #define PCI_UHCI_DEVICEID_PIIX3         0x70208086
82 static const char *uhci_device_piix3 = "Intel 82371SB (PIIX3) USB controller";
83
84 #define PCI_UHCI_DEVICEID_PIIX4         0x71128086
85 #define PCI_UHCI_DEVICEID_PIIX4E        0x71128086      /* no separate stepping */
86 static const char *uhci_device_piix4 = "Intel 82371AB/EB (PIIX4) USB controller";
87
88 #define PCI_UHCI_DEVICEID_ICH           0x24128086
89 static const char *uhci_device_ich = "Intel 82801AA (ICH) USB controller";
90
91 #define PCI_UHCI_DEVICEID_ICH0          0x24228086
92 static const char *uhci_device_ich0 = "Intel 82801AB (ICH0) USB controller";
93
94 #define PCI_UHCI_DEVICEID_ICH2_A        0x24428086
95 static const char *uhci_device_ich2_a = "Intel 82801BA/BAM (ICH2) USB controller USB-A";
96
97 #define PCI_UHCI_DEVICEID_ICH2_B        0x24448086
98 static const char *uhci_device_ich2_b = "Intel 82801BA/BAM (ICH2) USB controller USB-B";
99
100 #define PCI_UHCI_DEVICEID_ICH3_A        0x24828086
101 static const char *uhci_device_ich3_a = "Intel 82801CA/CAM (ICH3) USB controller USB-A";
102
103 #define PCI_UHCI_DEVICEID_ICH3_B        0x24848086
104 static const char *uhci_device_ich3_b = "Intel 82801CA/CAM (ICH3) USB controller USB-B";
105
106 #define PCI_UHCI_DEVICEID_ICH3_C        0x24878086
107 static const char *uhci_device_ich3_c = "Intel 82801CA/CAM (ICH3) USB controller USB-C";
108
109 #define PCI_UHCI_DEVICEID_ICH4_A        0x24c28086
110 static const char *uhci_device_ich4_a = "Intel 82801DB (ICH4) USB controller USB-A";
111
112 #define PCI_UHCI_DEVICEID_ICH4_B        0x24c48086
113 static const char *uhci_device_ich4_b = "Intel 82801DB (ICH4) USB controller USB-B";
114
115 #define PCI_UHCI_DEVICEID_ICH4_C        0x24c78086
116 static const char *uhci_device_ich4_c = "Intel 82801DB (ICH4) USB controller USB-C";
117
118 #define PCI_UHCI_DEVICEID_ICH5_A        0x24d28086
119 static const char *uhci_device_ich5_a = "Intel 82801EB (ICH5) USB controller USB-A";
120
121 #define PCI_UHCI_DEVICEID_ICH5_B        0x24d48086
122 static const char *uhci_device_ich5_b = "Intel 82801EB (ICH5) USB controller USB-B";
123
124 #define PCI_UHCI_DEVICEID_ICH5_C        0x24d78086
125 static const char *uhci_device_ich5_c = "Intel 82801EB (ICH5) USB controller USB-C";
126
127 #define PCI_UHCI_DEVICEID_ICH5_D        0x24de8086
128 static const char *uhci_device_ich5_d = "Intel 82801EB (ICH5) USB controller USB-D";
129
130 #define PCI_UHCI_DEVICEID_440MX         0x719a8086
131 static const char *uhci_device_440mx = "Intel 82443MX USB controller";
132
133 #define PCI_UHCI_DEVICEID_460GX         0x76028086
134 static const char *uhci_device_460gx = "Intel 82372FB/82468GX USB controller";
135
136 #define PCI_UHCI_DEVICEID_VT83C572      0x30381106
137 static const char *uhci_device_vt83c572 = "VIA 83C572 USB controller";
138
139 static const char *uhci_device_generic = "UHCI (generic) USB controller";
140
141 #define PCI_UHCI_BASE_REG               0x20
142
143
144 static int uhci_pci_attach(device_t self);
145 static int uhci_pci_detach(device_t self);
146 static int uhci_pci_suspend(device_t self);
147 static int uhci_pci_resume(device_t self);
148
149
150 static int
151 uhci_pci_suspend(device_t self)
152 {
153         uhci_softc_t *sc = device_get_softc(self);
154         int err;
155
156         err = bus_generic_suspend(self);
157         if (err)
158                 return err;
159         uhci_power(PWR_SUSPEND, sc);
160
161         return 0;
162 }
163
164 static int
165 uhci_pci_resume(device_t self)
166 {
167         uhci_softc_t *sc = device_get_softc(self);
168
169         uhci_power(PWR_RESUME, sc);
170         bus_generic_resume(self);
171
172         return 0;
173 }
174
175 static const char *
176 uhci_pci_match(device_t self)
177 {
178         u_int32_t device_id = pci_get_devid(self);
179
180         if (device_id == PCI_UHCI_DEVICEID_PIIX3) {
181                 return (uhci_device_piix3);
182         } else if (device_id == PCI_UHCI_DEVICEID_PIIX4) {
183                 return (uhci_device_piix4);
184         } else if (device_id == PCI_UHCI_DEVICEID_ICH) {
185                 return (uhci_device_ich);
186         } else if (device_id == PCI_UHCI_DEVICEID_ICH0) {
187                 return (uhci_device_ich0);
188         } else if (device_id == PCI_UHCI_DEVICEID_ICH2_A) {
189                 return (uhci_device_ich2_a);
190         } else if (device_id == PCI_UHCI_DEVICEID_ICH2_B) {
191                 return (uhci_device_ich2_b);
192         } else if (device_id == PCI_UHCI_DEVICEID_ICH3_A) {
193                 return (uhci_device_ich3_a);
194         } else if (device_id == PCI_UHCI_DEVICEID_ICH3_B) {
195                 return (uhci_device_ich3_b);
196         } else if (device_id == PCI_UHCI_DEVICEID_ICH3_C) {
197                 return (uhci_device_ich3_c);
198         } else if (device_id == PCI_UHCI_DEVICEID_ICH4_A) {
199                 return (uhci_device_ich4_a);
200         } else if (device_id == PCI_UHCI_DEVICEID_ICH4_B) {
201                 return (uhci_device_ich4_b);
202         } else if (device_id == PCI_UHCI_DEVICEID_ICH4_C) {
203                 return (uhci_device_ich4_c);
204         } else if (device_id == PCI_UHCI_DEVICEID_ICH5_A) {
205                 return (uhci_device_ich5_a);
206         } else if (device_id == PCI_UHCI_DEVICEID_ICH5_B) {
207                 return (uhci_device_ich5_b);
208         } else if (device_id == PCI_UHCI_DEVICEID_ICH5_C) {
209                 return (uhci_device_ich5_c);
210         } else if (device_id == PCI_UHCI_DEVICEID_ICH5_D) {
211                 return (uhci_device_ich5_d);
212         } else if (device_id == PCI_UHCI_DEVICEID_440MX) {
213                 return (uhci_device_440mx);
214         } else if (device_id == PCI_UHCI_DEVICEID_460GX) {
215                 return (uhci_device_460gx);
216         } else if (device_id == PCI_UHCI_DEVICEID_VT83C572) {
217                 return (uhci_device_vt83c572);
218         } else {
219                 if (pci_get_class(self) == PCIC_SERIALBUS
220                     && pci_get_subclass(self) == PCIS_SERIALBUS_USB
221                     && pci_get_progif(self) == PCI_INTERFACE_UHCI) {
222                         return (uhci_device_generic);
223                 }
224         }
225
226         return NULL;            /* dunno... */
227 }
228
229 static int
230 uhci_pci_probe(device_t self)
231 {
232         const char *desc = uhci_pci_match(self);
233
234         if (desc) {
235                 device_set_desc(self, desc);
236                 return 0;
237         } else {
238                 return ENXIO;
239         }
240 }
241
242 static int
243 uhci_pci_attach(device_t self)
244 {
245         uhci_softc_t *sc = device_get_softc(self);
246         int rid;
247         int err;
248
249         rid = PCI_UHCI_BASE_REG;
250         sc->io_res = bus_alloc_resource(self, SYS_RES_IOPORT, &rid,
251             0, ~0, 1, RF_ACTIVE);
252         if (!sc->io_res) {
253                 device_printf(self, "Could not map ports\n");
254                 return ENXIO;
255         }
256         sc->iot = rman_get_bustag(sc->io_res);
257         sc->ioh = rman_get_bushandle(sc->io_res);
258
259         /* disable interrupts */
260         bus_space_write_2(sc->iot, sc->ioh, UHCI_INTR, 0);
261
262         rid = 0;
263         sc->irq_res = bus_alloc_resource(self, SYS_RES_IRQ, &rid,
264             0, ~0, 1,
265             RF_SHAREABLE | RF_ACTIVE);
266         if (sc->irq_res == NULL) {
267                 device_printf(self, "Could not allocate irq\n");
268                 uhci_pci_detach(self);
269                 return ENXIO;
270         }
271         sc->sc_bus.bdev = device_add_child(self, "usb", -1);
272         if (!sc->sc_bus.bdev) {
273                 device_printf(self, "Could not add USB device\n");
274                 uhci_pci_detach(self);
275                 return ENOMEM;
276         }
277         device_set_ivars(sc->sc_bus.bdev, sc);
278
279         /* uhci_pci_match must never return NULL if uhci_pci_probe succeeded */
280         device_set_desc(sc->sc_bus.bdev, uhci_pci_match(self));
281         switch (pci_get_vendor(self)) {
282         case PCI_UHCI_VENDORID_INTEL:
283                 sprintf(sc->sc_vendor, "Intel");
284                 break;
285         case PCI_UHCI_VENDORID_VIA:
286                 sprintf(sc->sc_vendor, "VIA");
287                 break;
288         default:
289                 if (bootverbose)
290                         device_printf(self, "(New UHCI DeviceId=0x%08x)\n",
291                             pci_get_devid(self));
292                 sprintf(sc->sc_vendor, "(0x%04x)", pci_get_vendor(self));
293         }
294
295         switch (pci_read_config(self, PCI_USBREV, 4) & PCI_USBREV_MASK) {
296         case PCI_USBREV_PRE_1_0:
297                 sc->sc_bus.usbrev = USBREV_PRE_1_0;
298                 break;
299         case PCI_USBREV_1_0:
300                 sc->sc_bus.usbrev = USBREV_1_0;
301                 break;
302         default:
303                 sc->sc_bus.usbrev = USBREV_UNKNOWN;
304                 break;
305         }
306
307         err = bus_setup_intr(self, sc->irq_res, INTR_TYPE_BIO,
308             (driver_intr_t *) uhci_intr, sc, &sc->ih);
309         if (err) {
310                 device_printf(self, "Could not setup irq, %d\n", err);
311                 sc->ih = NULL;
312                 uhci_pci_detach(self);
313                 return ENXIO;
314         }
315         /*
316          * Set the PIRQD enable bit and switch off all the others. We don't
317          * want legacy support to interfere with us XXX Does this also mean
318          * that the BIOS won't touch the keyboard anymore if it is connected
319          * to the ports of the root hub?
320          */
321 #ifdef USB_DEBUG
322         if (pci_read_config(self, PCI_LEGSUP, 4) != PCI_LEGSUP_USBPIRQDEN)
323                 device_printf(self, "LegSup = 0x%08x\n",
324                     pci_read_config(self, PCI_LEGSUP, 4));
325 #endif
326         pci_write_config(self, PCI_LEGSUP, PCI_LEGSUP_USBPIRQDEN, 4);
327
328         err = uhci_init(sc);
329         if (!err)
330                 err = device_probe_and_attach(sc->sc_bus.bdev);
331
332         if (err) {
333                 device_printf(self, "USB init failed\n");
334                 uhci_pci_detach(self);
335                 return EIO;
336         }
337         return 0;               /* success */
338 }
339
340 int
341 uhci_pci_detach(device_t self)
342 {
343         uhci_softc_t *sc = device_get_softc(self);
344
345         /*
346          * XXX This function is not yet complete and should not be added
347          * method list.
348          */
349 #if 0
350         if uhci_init
351                 was successful
352                     we should call something like uhci_deinit
353 #endif
354
355         /*
356          * disable interrupts that might have been switched on in
357          * uhci_init.
358          */
359         if (sc->iot && sc->ioh)
360                 bus_space_write_2(sc->iot, sc->ioh, UHCI_INTR, 0);
361
362         if (sc->irq_res && sc->ih) {
363                 int err = bus_teardown_intr(self, sc->irq_res, sc->ih);
364
365                 if (err)
366                         /* XXX or should we panic? */
367                         device_printf(self, "Could not tear down irq, %d\n",
368                             err);
369                 sc->ih = NULL;
370         }
371         if (sc->sc_bus.bdev) {
372                 device_delete_child(self, sc->sc_bus.bdev);
373                 sc->sc_bus.bdev = NULL;
374         }
375         if (sc->irq_res) {
376                 bus_release_resource(self, SYS_RES_IRQ, 0, sc->irq_res);
377                 sc->irq_res = NULL;
378         }
379         if (sc->io_res) {
380                 bus_release_resource(self, SYS_RES_IOPORT, PCI_UHCI_BASE_REG,
381                     sc->io_res);
382                 sc->io_res = NULL;
383                 sc->iot = 0;
384                 sc->ioh = 0;
385         }
386         return 0;
387 }
388
389
390 static device_method_t uhci_methods[] = {
391         /* Device interface */
392         DEVMETHOD(device_probe, uhci_pci_probe),
393         DEVMETHOD(device_attach, uhci_pci_attach),
394         DEVMETHOD(device_suspend, uhci_pci_suspend),
395         DEVMETHOD(device_resume, uhci_pci_resume),
396         DEVMETHOD(device_shutdown, bus_generic_shutdown),
397
398         /* Bus interface */
399         DEVMETHOD(bus_print_child, bus_generic_print_child),
400
401         {0, 0}
402 };
403
404 static driver_t uhci_driver = {
405         "uhci",
406         uhci_methods,
407         sizeof(uhci_softc_t),
408 };
409
410 static devclass_t uhci_devclass;
411
412 DRIVER_MODULE(uhci, pci, uhci_driver, uhci_devclass, 0, 0);