206200ec0a36ab03a00a7dd2f023672bb8fef3d3
[dragonfly.git] / sys / platform / pc32 / i386 / mp_machdep.c
1 /*
2  * Copyright (c) 1996, by Steve Passe
3  * All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer.
10  * 2. The name of the developer may NOT be used to endorse or promote products
11  *    derived from this software without specific prior written permission.
12  *
13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
23  * SUCH DAMAGE.
24  *
25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
27  */
28
29 #include "opt_cpu.h"
30
31 #include <sys/param.h>
32 #include <sys/systm.h>
33 #include <sys/kernel.h>
34 #include <sys/sysctl.h>
35 #include <sys/malloc.h>
36 #include <sys/memrange.h>
37 #include <sys/cons.h>   /* cngetc() */
38 #include <sys/machintr.h>
39
40 #include <vm/vm.h>
41 #include <vm/vm_param.h>
42 #include <vm/pmap.h>
43 #include <vm/vm_kern.h>
44 #include <vm/vm_extern.h>
45 #include <sys/lock.h>
46 #include <vm/vm_map.h>
47 #include <sys/user.h>
48 #ifdef GPROF 
49 #include <sys/gmon.h>
50 #endif
51
52 #include <machine/smp.h>
53 #include <machine_base/apic/apicreg.h>
54 #include <machine/atomic.h>
55 #include <machine/cpufunc.h>
56 #include <machine_base/apic/mpapic.h>
57 #include <machine/psl.h>
58 #include <machine/segments.h>
59 #include <machine/tss.h>
60 #include <machine/specialreg.h>
61 #include <machine/globaldata.h>
62
63 #include <machine/md_var.h>             /* setidt() */
64 #include <machine_base/icu/icu.h>               /* IPIs */
65 #include <machine_base/isa/intr_machdep.h>      /* IPIs */
66
67 #define FIXUP_EXTRA_APIC_INTS   8       /* additional entries we may create */
68
69 #define WARMBOOT_TARGET         0
70 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
71 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
72
73 #define BIOS_BASE               (0xf0000)
74 #define BIOS_SIZE               (0x10000)
75 #define BIOS_COUNT              (BIOS_SIZE/4)
76
77 #define CMOS_REG                (0x70)
78 #define CMOS_DATA               (0x71)
79 #define BIOS_RESET              (0x0f)
80 #define BIOS_WARM               (0x0a)
81
82 #define PROCENTRY_FLAG_EN       0x01
83 #define PROCENTRY_FLAG_BP       0x02
84 #define IOAPICENTRY_FLAG_EN     0x01
85
86
87 /* MP Floating Pointer Structure */
88 typedef struct MPFPS {
89         char    signature[4];
90         u_int32_t pap;
91         u_char  length;
92         u_char  spec_rev;
93         u_char  checksum;
94         u_char  mpfb1;
95         u_char  mpfb2;
96         u_char  mpfb3;
97         u_char  mpfb4;
98         u_char  mpfb5;
99 }      *mpfps_t;
100
101 /* MP Configuration Table Header */
102 typedef struct MPCTH {
103         char    signature[4];
104         u_short base_table_length;
105         u_char  spec_rev;
106         u_char  checksum;
107         u_char  oem_id[8];
108         u_char  product_id[12];
109         void   *oem_table_pointer;
110         u_short oem_table_size;
111         u_short entry_count;
112         void   *apic_address;
113         u_short extended_table_length;
114         u_char  extended_table_checksum;
115         u_char  reserved;
116 }      *mpcth_t;
117
118
119 typedef struct PROCENTRY {
120         u_char  type;
121         u_char  apic_id;
122         u_char  apic_version;
123         u_char  cpu_flags;
124         u_long  cpu_signature;
125         u_long  feature_flags;
126         u_long  reserved1;
127         u_long  reserved2;
128 }      *proc_entry_ptr;
129
130 typedef struct BUSENTRY {
131         u_char  type;
132         u_char  bus_id;
133         char    bus_type[6];
134 }      *bus_entry_ptr;
135
136 typedef struct IOAPICENTRY {
137         u_char  type;
138         u_char  apic_id;
139         u_char  apic_version;
140         u_char  apic_flags;
141         void   *apic_address;
142 }      *io_apic_entry_ptr;
143
144 typedef struct INTENTRY {
145         u_char  type;
146         u_char  int_type;
147         u_short int_flags;
148         u_char  src_bus_id;
149         u_char  src_bus_irq;
150         u_char  dst_apic_id;
151         u_char  dst_apic_int;
152 }      *int_entry_ptr;
153
154 /* descriptions of MP basetable entries */
155 typedef struct BASETABLE_ENTRY {
156         u_char  type;
157         u_char  length;
158         char    name[16];
159 }       basetable_entry;
160
161 struct mptable_pos {
162         mpfps_t         mp_fps;
163         mpcth_t         mp_cth;
164         vm_size_t       mp_cth_mapsz;
165 };
166
167 typedef int     (*mptable_iter_func)(void *, const void *, int);
168
169 /*
170  * this code MUST be enabled here and in mpboot.s.
171  * it follows the very early stages of AP boot by placing values in CMOS ram.
172  * it NORMALLY will never be needed and thus the primitive method for enabling.
173  *
174  */
175 #if defined(CHECK_POINTS)
176 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
177 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
178
179 #define CHECK_INIT(D);                          \
180         CHECK_WRITE(0x34, (D));                 \
181         CHECK_WRITE(0x35, (D));                 \
182         CHECK_WRITE(0x36, (D));                 \
183         CHECK_WRITE(0x37, (D));                 \
184         CHECK_WRITE(0x38, (D));                 \
185         CHECK_WRITE(0x39, (D));
186
187 #define CHECK_PRINT(S);                         \
188         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
189            (S),                                 \
190            CHECK_READ(0x34),                    \
191            CHECK_READ(0x35),                    \
192            CHECK_READ(0x36),                    \
193            CHECK_READ(0x37),                    \
194            CHECK_READ(0x38),                    \
195            CHECK_READ(0x39));
196
197 #else                           /* CHECK_POINTS */
198
199 #define CHECK_INIT(D)
200 #define CHECK_PRINT(S)
201
202 #endif                          /* CHECK_POINTS */
203
204 /*
205  * Values to send to the POST hardware.
206  */
207 #define MP_BOOTADDRESS_POST     0x10
208 #define MP_PROBE_POST           0x11
209 #define MPTABLE_PASS1_POST      0x12
210
211 #define MP_START_POST           0x13
212 #define MP_ENABLE_POST          0x14
213 #define MPTABLE_PASS2_POST      0x15
214
215 #define START_ALL_APS_POST      0x16
216 #define INSTALL_AP_TRAMP_POST   0x17
217 #define START_AP_POST           0x18
218
219 #define MP_ANNOUNCE_POST        0x19
220
221 static int madt_probe_test;
222 TUNABLE_INT("hw.madt_probe_test", &madt_probe_test);
223
224 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
225 int     current_postcode;
226
227 /** XXX FIXME: what system files declare these??? */
228 extern struct region_descriptor r_gdt, r_idt;
229
230 int     mp_naps;                /* # of Applications processors */
231 #ifdef APIC_IO
232 static int      mp_nbusses;     /* # of busses */
233 int     mp_napics;              /* # of IO APICs */
234 #endif
235 static vm_offset_t cpu_apic_address;
236 #ifdef APIC_IO
237 vm_offset_t io_apic_address[NAPICID];   /* NAPICID is more than enough */
238 u_int32_t *io_apic_versions;
239 #endif
240 extern  int nkpt;
241
242 u_int32_t cpu_apic_versions[MAXCPU];
243 int64_t tsc0_offset;
244 extern int64_t tsc_offsets[];
245
246 extern u_long ebda_addr;
247
248 #ifdef APIC_IO
249 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
250 #endif
251
252 /*
253  * APIC ID logical/physical mapping structures.
254  * We oversize these to simplify boot-time config.
255  */
256 int     cpu_num_to_apic_id[NAPICID];
257 #ifdef APIC_IO
258 int     io_num_to_apic_id[NAPICID];
259 #endif
260 int     apic_id_to_logical[NAPICID];
261
262 /* AP uses this during bootstrap.  Do not staticize.  */
263 char *bootSTK;
264 static int bootAP;
265
266 /* Hotwire a 0->4MB V==P mapping */
267 extern pt_entry_t *KPTphys;
268
269 /*
270  * SMP page table page.  Setup by locore to point to a page table
271  * page from which we allocate per-cpu privatespace areas io_apics,
272  * and so forth.
273  */
274
275 #define IO_MAPPING_START_INDEX  \
276                 (SMP_MAXCPU * sizeof(struct privatespace) / PAGE_SIZE)
277
278 extern pt_entry_t *SMPpt;
279 static int SMPpt_alloc_index = IO_MAPPING_START_INDEX;
280
281 struct pcb stoppcbs[MAXCPU];
282
283 static basetable_entry basetable_entry_types[] =
284 {
285         {0, 20, "Processor"},
286         {1, 8, "Bus"},
287         {2, 8, "I/O APIC"},
288         {3, 8, "I/O INT"},
289         {4, 8, "Local INT"}
290 };
291
292 /*
293  * Local data and functions.
294  */
295
296 static u_int    boot_address;
297 static u_int    base_memory;
298 static int      mp_finish;
299
300 static void     mp_enable(u_int boot_addr);
301
302 static int      mptable_iterate_entries(const mpcth_t,
303                     mptable_iter_func, void *);
304 static int      mptable_probe(void);
305 static int      mptable_check(vm_paddr_t);
306 static int      mptable_search_sig(u_int32_t target, int count);
307 static int      mptable_hyperthread_fixup(u_int, int);
308 static void     mptable_pass1(struct mptable_pos *);
309 static void     mptable_pass2(struct mptable_pos *);
310 static void     mptable_default(int type);
311 static void     mptable_fix(void);
312 static int      mptable_map(struct mptable_pos *, vm_paddr_t);
313 static void     mptable_unmap(struct mptable_pos *);
314 static void     mptable_lapic_enumerate(struct mptable_pos *);
315 static void     mptable_lapic_default(void);
316 static void     mptable_imcr(struct mptable_pos *);
317
318 #ifdef APIC_IO
319 static void     setup_apic_irq_mapping(void);
320 static int      apic_int_is_bus_type(int intr, int bus_type);
321 #endif
322 static int      start_all_aps(u_int boot_addr);
323 static void     install_ap_tramp(u_int boot_addr);
324 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr);
325 static void     lapic_init(vm_offset_t);
326
327 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
328 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
329 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
330
331 /*
332  * Calculate usable address in base memory for AP trampoline code.
333  */
334 u_int
335 mp_bootaddress(u_int basemem)
336 {
337         POSTCODE(MP_BOOTADDRESS_POST);
338
339         base_memory = basemem;
340
341         boot_address = base_memory & ~0xfff;    /* round down to 4k boundary */
342         if ((base_memory - boot_address) < bootMP_size)
343                 boot_address -= 4096;   /* not enough, lower by 4k */
344
345         return boot_address;
346 }
347
348
349 /*
350  * Look for an Intel MP spec table (ie, SMP capable hardware).
351  */
352 static int
353 mptable_probe(void)
354 {
355         int     x;
356         u_int32_t target;
357  
358         /*
359          * Make sure our SMPpt[] page table is big enough to hold all the
360          * mappings we need.
361          */
362         KKASSERT(IO_MAPPING_START_INDEX < NPTEPG - 2);
363
364         POSTCODE(MP_PROBE_POST);
365
366         /* see if EBDA exists */
367         if (ebda_addr != 0) {
368                 /* search first 1K of EBDA */
369                 target = (u_int32_t)ebda_addr;
370                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
371                         return x;
372         } else {
373                 /* last 1K of base memory, effective 'top of base' passed in */
374                 target = (u_int32_t)(base_memory - 0x400);
375                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
376                         return x;
377         }
378
379         /* search the BIOS */
380         target = (u_int32_t)BIOS_BASE;
381         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
382                 return x;
383
384         /* nothing found */
385         return 0;
386 }
387
388 struct mptable_check_cbarg {
389         int     cpu_count;
390         int     found_bsp;
391 };
392
393 static int
394 mptable_check_callback(void *xarg, const void *pos, int type)
395 {
396         const struct PROCENTRY *ent;
397         struct mptable_check_cbarg *arg = xarg;
398
399         if (type != 0)
400                 return 0;
401         ent = pos;
402
403         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
404                 return 0;
405         arg->cpu_count++;
406
407         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
408                 if (arg->found_bsp) {
409                         kprintf("more than one BSP in base MP table\n");
410                         return EINVAL;
411                 }
412                 arg->found_bsp = 1;
413         }
414         return 0;
415 }
416
417 static int
418 mptable_check(vm_paddr_t mpfps_paddr)
419 {
420         struct mptable_pos mpt;
421         struct mptable_check_cbarg arg;
422         mpcth_t cth;
423         int error;
424
425         if (mpfps_paddr == 0)
426                 return EOPNOTSUPP;
427
428         error = mptable_map(&mpt, mpfps_paddr);
429         if (error)
430                 return error;
431
432         if (mpt.mp_fps->mpfb1 != 0)
433                 goto done;
434
435         error = EINVAL;
436
437         cth = mpt.mp_cth;
438         if (cth == NULL)
439                 goto done;
440         if (cth->apic_address == 0)
441                 goto done;
442
443         bzero(&arg, sizeof(arg));
444         error = mptable_iterate_entries(cth, mptable_check_callback, &arg);
445         if (!error) {
446                 if (arg.cpu_count == 0) {
447                         kprintf("MP table contains no processor entries\n");
448                         error = EINVAL;
449                 } else if (!arg.found_bsp) {
450                         kprintf("MP table does not contains BSP entry\n");
451                         error = EINVAL;
452                 }
453         }
454 done:
455         mptable_unmap(&mpt);
456         return error;
457 }
458
459 static int
460 mptable_iterate_entries(const mpcth_t cth, mptable_iter_func func, void *arg)
461 {
462         int count, total_size;
463         const void *position;
464
465         KKASSERT(cth->base_table_length >= sizeof(struct MPCTH));
466         total_size = cth->base_table_length - sizeof(struct MPCTH);
467         position = (const uint8_t *)cth + sizeof(struct MPCTH);
468         count = cth->entry_count;
469
470         while (count--) {
471                 int type, error;
472
473                 KKASSERT(total_size >= 0);
474                 if (total_size == 0) {
475                         kprintf("invalid base MP table, "
476                                 "entry count and length mismatch\n");
477                         return EINVAL;
478                 }
479
480                 type = *(const uint8_t *)position;
481                 switch (type) {
482                 case 0: /* processor_entry */
483                 case 1: /* bus_entry */
484                 case 2: /* io_apic_entry */
485                 case 3: /* int_entry */
486                 case 4: /* int_entry */
487                         break;
488                 default:
489                         kprintf("unknown base MP table entry type %d\n", type);
490                         return EINVAL;
491                 }
492
493                 if (total_size < basetable_entry_types[type].length) {
494                         kprintf("invalid base MP table length, "
495                                 "does not contain all entries\n");
496                         return EINVAL;
497                 }
498                 total_size -= basetable_entry_types[type].length;
499
500                 error = func(arg, position, type);
501                 if (error)
502                         return error;
503
504                 position = (const uint8_t *)position +
505                     basetable_entry_types[type].length;
506         }
507         return 0;
508 }
509
510
511 /*
512  * Startup the SMP processors.
513  */
514 void
515 mp_start(void)
516 {
517         POSTCODE(MP_START_POST);
518         mp_enable(boot_address);
519 }
520
521
522 /*
523  * Print various information about the SMP system hardware and setup.
524  */
525 void
526 mp_announce(void)
527 {
528         int     x;
529
530         POSTCODE(MP_ANNOUNCE_POST);
531
532         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
533         kprintf(" cpu0 (BSP): apic id: %2d", CPU_TO_ID(0));
534         kprintf(", version: 0x%08x", cpu_apic_versions[0]);
535         kprintf(", at 0x%08x\n", cpu_apic_address);
536         for (x = 1; x <= mp_naps; ++x) {
537                 kprintf(" cpu%d (AP):  apic id: %2d", x, CPU_TO_ID(x));
538                 kprintf(", version: 0x%08x", cpu_apic_versions[x]);
539                 kprintf(", at 0x%08x\n", cpu_apic_address);
540         }
541
542 #if defined(APIC_IO)
543         for (x = 0; x < mp_napics; ++x) {
544                 kprintf(" io%d (APIC): apic id: %2d", x, IO_TO_ID(x));
545                 kprintf(", version: 0x%08x", io_apic_versions[x]);
546                 kprintf(", at 0x%08x\n", io_apic_address[x]);
547         }
548 #else
549         kprintf(" Warning: APIC I/O disabled\n");
550 #endif  /* APIC_IO */
551 }
552
553 /*
554  * AP cpu's call this to sync up protected mode.
555  *
556  * WARNING!  We must ensure that the cpu is sufficiently initialized to
557  * be able to use to the FP for our optimized bzero/bcopy code before
558  * we enter more mainstream C code.
559  *
560  * WARNING! %fs is not set up on entry.  This routine sets up %fs.
561  */
562 void
563 init_secondary(void)
564 {
565         int     gsel_tss;
566         int     x, myid = bootAP;
567         u_int   cr0;
568         struct mdglobaldata *md;
569         struct privatespace *ps;
570
571         ps = &CPU_prvspace[myid];
572
573         gdt_segs[GPRIV_SEL].ssd_base = (int)ps;
574         gdt_segs[GPROC0_SEL].ssd_base =
575                 (int) &ps->mdglobaldata.gd_common_tss;
576         ps->mdglobaldata.mi.gd_prvspace = ps;
577
578         for (x = 0; x < NGDT; x++) {
579                 ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x].sd);
580         }
581
582         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
583         r_gdt.rd_base = (int) &gdt[myid * NGDT];
584         lgdt(&r_gdt);                   /* does magic intra-segment return */
585
586         lidt(&r_idt);
587
588         lldt(_default_ldt);
589         mdcpu->gd_currentldt = _default_ldt;
590
591         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
592         gdt[myid * NGDT + GPROC0_SEL].sd.sd_type = SDT_SYS386TSS;
593
594         md = mdcpu;     /* loaded through %fs:0 (mdglobaldata.mi.gd_prvspace)*/
595
596         md->gd_common_tss.tss_esp0 = 0; /* not used until after switch */
597         md->gd_common_tss.tss_ss0 = GSEL(GDATA_SEL, SEL_KPL);
598         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
599         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL].sd;
600         md->gd_common_tssd = *md->gd_tss_gdt;
601         ltr(gsel_tss);
602
603         /*
604          * Set to a known state:
605          * Set by mpboot.s: CR0_PG, CR0_PE
606          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
607          */
608         cr0 = rcr0();
609         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
610         load_cr0(cr0);
611         pmap_set_opt();         /* PSE/4MB pages, etc */
612
613         /* set up CPU registers and state */
614         cpu_setregs();
615
616         /* set up FPU state on the AP */
617         npxinit(__INITIAL_NPXCW__);
618
619         /* set up SSE registers */
620         enable_sse();
621 }
622
623 /*******************************************************************
624  * local functions and data
625  */
626
627 /*
628  * start the SMP system
629  */
630 static void
631 mp_enable(u_int boot_addr)
632 {
633 #if defined(APIC_IO)
634         int     apic;
635         u_int   ux;
636 #endif  /* APIC_IO */
637         vm_paddr_t mpfps_paddr;
638
639         POSTCODE(MP_ENABLE_POST);
640
641         if (madt_probe_test) {
642                 mpfps_paddr = 0;
643         } else {
644                 mpfps_paddr = mptable_probe();
645                 if (mptable_check(mpfps_paddr))
646                         mpfps_paddr = 0;
647         }
648
649         if (mpfps_paddr) {
650                 struct mptable_pos mpt;
651
652                 mptable_map(&mpt, mpfps_paddr);
653
654                 mptable_lapic_enumerate(&mpt);
655
656                 mptable_imcr(&mpt);
657
658                 /*
659                  * We can safely map physical memory into SMPpt after
660                  * mptable_pass1() completes.
661                  */
662                 mptable_pass1(&mpt);
663
664                 /*
665                  * Examine the MP table for needed info
666                  */
667                 mptable_pass2(&mpt);
668
669                 mptable_unmap(&mpt);
670
671                 /* Post scan cleanup */
672                 mptable_fix();
673         } else {
674                 vm_paddr_t madt_paddr;
675                 vm_offset_t lapic_addr;
676                 int bsp_apic_id;
677
678                 madt_paddr = madt_probe();
679                 if (madt_paddr == 0)
680                         panic("mp_enable: madt_probe failed\n");
681
682                 lapic_addr = madt_pass1(madt_paddr);
683                 if (lapic_addr == 0)
684                         panic("mp_enable: no local apic (madt)!\n");
685
686                 lapic_init(lapic_addr);
687
688                 bsp_apic_id = APIC_ID(lapic.id);
689                 if (madt_pass2(madt_paddr, bsp_apic_id))
690                         panic("mp_enable: madt_pass2 failed\n");
691         }
692
693 #if defined(APIC_IO)
694
695         setup_apic_irq_mapping();
696
697         /* fill the LOGICAL io_apic_versions table */
698         for (apic = 0; apic < mp_napics; ++apic) {
699                 ux = io_apic_read(apic, IOAPIC_VER);
700                 io_apic_versions[apic] = ux;
701                 io_apic_set_id(apic, IO_TO_ID(apic));
702         }
703
704         /* program each IO APIC in the system */
705         for (apic = 0; apic < mp_napics; ++apic)
706                 if (io_apic_setup(apic) < 0)
707                         panic("IO APIC setup failure");
708
709 #endif  /* APIC_IO */
710
711         /*
712          * These are required for SMP operation
713          */
714
715         /* install a 'Spurious INTerrupt' vector */
716         setidt(XSPURIOUSINT_OFFSET, Xspuriousint,
717                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
718
719         /* install an inter-CPU IPI for TLB invalidation */
720         setidt(XINVLTLB_OFFSET, Xinvltlb,
721                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
722
723         /* install an inter-CPU IPI for IPIQ messaging */
724         setidt(XIPIQ_OFFSET, Xipiq,
725                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
726
727         /* install a timer vector */
728         setidt(XTIMER_OFFSET, Xtimer,
729                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
730         
731         /* install an inter-CPU IPI for CPU stop/restart */
732         setidt(XCPUSTOP_OFFSET, Xcpustop,
733                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
734
735         /* start each Application Processor */
736         start_all_aps(boot_addr);
737 }
738
739
740 /*
741  * look for the MP spec signature
742  */
743
744 /* string defined by the Intel MP Spec as identifying the MP table */
745 #define MP_SIG          0x5f504d5f      /* _MP_ */
746 #define NEXT(X)         ((X) += 4)
747 static int
748 mptable_search_sig(u_int32_t target, int count)
749 {
750         vm_size_t map_size;
751         u_int32_t *addr;
752         int x, ret;
753
754         KKASSERT(target != 0);
755
756         map_size = count * sizeof(u_int32_t);
757         addr = pmap_mapdev((vm_paddr_t)target, map_size);
758
759         ret = 0;
760         for (x = 0; x < count; NEXT(x)) {
761                 if (addr[x] == MP_SIG) {
762                         /* make array index a byte index */
763                         ret = target + (x * sizeof(u_int32_t));
764                         break;
765                 }
766         }
767
768         pmap_unmapdev((vm_offset_t)addr, map_size);
769         return ret;
770 }
771
772
773 typedef struct BUSDATA {
774         u_char  bus_id;
775         enum busTypes bus_type;
776 }       bus_datum;
777
778 typedef struct INTDATA {
779         u_char  int_type;
780         u_short int_flags;
781         u_char  src_bus_id;
782         u_char  src_bus_irq;
783         u_char  dst_apic_id;
784         u_char  dst_apic_int;
785         u_char  int_vector;
786 }       io_int, local_int;
787
788 typedef struct BUSTYPENAME {
789         u_char  type;
790         char    name[7];
791 }       bus_type_name;
792
793 static bus_type_name bus_type_table[] =
794 {
795         {CBUS, "CBUS"},
796         {CBUSII, "CBUSII"},
797         {EISA, "EISA"},
798         {MCA, "MCA"},
799         {UNKNOWN_BUSTYPE, "---"},
800         {ISA, "ISA"},
801         {MCA, "MCA"},
802         {UNKNOWN_BUSTYPE, "---"},
803         {UNKNOWN_BUSTYPE, "---"},
804         {UNKNOWN_BUSTYPE, "---"},
805         {UNKNOWN_BUSTYPE, "---"},
806         {UNKNOWN_BUSTYPE, "---"},
807         {PCI, "PCI"},
808         {UNKNOWN_BUSTYPE, "---"},
809         {UNKNOWN_BUSTYPE, "---"},
810         {UNKNOWN_BUSTYPE, "---"},
811         {UNKNOWN_BUSTYPE, "---"},
812         {XPRESS, "XPRESS"},
813         {UNKNOWN_BUSTYPE, "---"}
814 };
815 /* from MP spec v1.4, table 5-1 */
816 static int default_data[7][5] =
817 {
818 /*   nbus, id0, type0, id1, type1 */
819         {1, 0, ISA, 255, 255},
820         {1, 0, EISA, 255, 255},
821         {1, 0, EISA, 255, 255},
822         {1, 0, MCA, 255, 255},
823         {2, 0, ISA, 1, PCI},
824         {2, 0, EISA, 1, PCI},
825         {2, 0, MCA, 1, PCI}
826 };
827
828
829 #ifdef APIC_IO
830
831 /* the bus data */
832 static bus_datum *bus_data;
833
834 /* the IO INT data, one entry per possible APIC INTerrupt */
835 static io_int  *io_apic_ints;
836 static int nintrs;
837
838 #endif
839
840 static int processor_entry      (const struct PROCENTRY *entry, int cpu);
841 #ifdef APIC_IO
842 static int bus_entry            (bus_entry_ptr entry, int bus);
843 static int io_apic_entry        (io_apic_entry_ptr entry, int apic);
844 static int int_entry            (int_entry_ptr entry, int intr);
845 #endif
846 static int lookup_bus_type      (char *name);
847
848 #ifdef APIC_IO
849
850 static int
851 mptable_ioapic_pass1_callback(void *xarg, const void *pos, int type)
852 {
853         const struct IOAPICENTRY *ioapic_ent;
854
855         switch (type) {
856         case 1: /* bus_entry */
857                 ++mp_nbusses;
858                 break;
859
860         case 2: /* io_apic_entry */
861                 ioapic_ent = pos;
862                 if (ioapic_ent->apic_flags & IOAPICENTRY_FLAG_EN) {
863                         io_apic_address[mp_napics++] =
864                             (vm_offset_t)ioapic_ent->apic_address;
865                 }
866                 break;
867
868         case 3: /* int_entry */
869                 ++nintrs;
870                 break;
871         }
872         return 0;
873 }
874
875 #endif  /* APIC_IO */
876
877 /*
878  * 1st pass on motherboard's Intel MP specification table.
879  *
880  * determines:
881  *      io_apic_address[N]
882  *      mp_nbusses
883  *      mp_napics
884  *      nintrs
885  */
886 static void
887 mptable_pass1(struct mptable_pos *mpt)
888 {
889 #ifdef APIC_IO
890         mpfps_t fps;
891         int x;
892
893         POSTCODE(MPTABLE_PASS1_POST);
894
895         fps = mpt->mp_fps;
896         KKASSERT(fps != NULL);
897
898         /* clear various tables */
899         for (x = 0; x < NAPICID; ++x)
900                 io_apic_address[x] = ~0;        /* IO APIC address table */
901
902         mp_nbusses = 0;
903         mp_napics = 0;
904         nintrs = 0;
905
906         /* check for use of 'default' configuration */
907         if (fps->mpfb1 != 0) {
908                 io_apic_address[0] = DEFAULT_IO_APIC_BASE;
909                 mp_nbusses = default_data[fps->mpfb1 - 1][0];
910                 mp_napics = 1;
911                 nintrs = 16;
912         } else {
913                 int error;
914
915                 error = mptable_iterate_entries(mpt->mp_cth,
916                             mptable_ioapic_pass1_callback, NULL);
917                 if (error)
918                         panic("mptable_iterate_entries(ioapic_pass1) failed\n");
919         }
920 #endif  /* APIC_IO */
921 }
922
923
924 /*
925  * 2nd pass on motherboard's Intel MP specification table.
926  *
927  * sets:
928  *      ID_TO_IO(N), phy APIC ID to log CPU/IO table
929  *      IO_TO_ID(N), logical IO to APIC ID table
930  *      bus_data[N]
931  *      io_apic_ints[N]
932  */
933 static void
934 mptable_pass2(struct mptable_pos *mpt)
935 {
936         int     x;
937         mpfps_t fps;
938         mpcth_t cth;
939         int     totalSize;
940         void*   position;
941         int     count;
942         int     type;
943         int     apic, bus, intr;
944         int     i;
945
946         POSTCODE(MPTABLE_PASS2_POST);
947
948         fps = mpt->mp_fps;
949         KKASSERT(fps != NULL);
950
951 #ifdef APIC_IO
952         MALLOC(io_apic_versions, u_int32_t *, sizeof(u_int32_t) * mp_napics,
953             M_DEVBUF, M_WAITOK);
954         MALLOC(ioapic, volatile ioapic_t **, sizeof(ioapic_t *) * mp_napics,
955             M_DEVBUF, M_WAITOK | M_ZERO);
956         MALLOC(io_apic_ints, io_int *, sizeof(io_int) * (nintrs + FIXUP_EXTRA_APIC_INTS),
957             M_DEVBUF, M_WAITOK);
958         MALLOC(bus_data, bus_datum *, sizeof(bus_datum) * mp_nbusses,
959             M_DEVBUF, M_WAITOK);
960 #endif
961
962 #ifdef APIC_IO
963         for (i = 0; i < mp_napics; i++) {
964                 ioapic[i] = permanent_io_mapping(io_apic_address[i]);
965         }
966 #endif
967
968         /* clear various tables */
969         for (x = 0; x < NAPICID; ++x) {
970 #ifdef APIC_IO
971                 ID_TO_IO(x) = -1;       /* phy APIC ID to log CPU/IO table */
972                 IO_TO_ID(x) = -1;       /* logical IO to APIC ID table */
973 #endif
974         }
975
976 #ifdef APIC_IO
977         /* clear bus data table */
978         for (x = 0; x < mp_nbusses; ++x)
979                 bus_data[x].bus_id = 0xff;
980
981         /* clear IO APIC INT table */
982         for (x = 0; x < (nintrs + 1); ++x) {
983                 io_apic_ints[x].int_type = 0xff;
984                 io_apic_ints[x].int_vector = 0xff;
985         }
986 #endif
987
988         /* check for use of 'default' configuration */
989         if (fps->mpfb1 != 0) {
990                 mptable_default(fps->mpfb1);
991                 return;
992         }
993
994         cth = mpt->mp_cth;
995         KKASSERT(cth != NULL);
996
997         /* walk the table, recording info of interest */
998         totalSize = cth->base_table_length - sizeof(struct MPCTH);
999         position = (u_char *) cth + sizeof(struct MPCTH);
1000         count = cth->entry_count;
1001         apic = bus = intr = 0;
1002
1003         while (count--) {
1004                 switch (type = *(u_char *) position) {
1005                 case 0:
1006                         break;
1007                 case 1:
1008 #ifdef APIC_IO
1009                         if (bus_entry(position, bus))
1010                                 ++bus;
1011 #endif
1012                         break;
1013                 case 2:
1014 #ifdef APIC_IO
1015                         if (io_apic_entry(position, apic))
1016                                 ++apic;
1017 #endif
1018                         break;
1019                 case 3:
1020 #ifdef APIC_IO
1021                         if (int_entry(position, intr))
1022                                 ++intr;
1023 #endif
1024                         break;
1025                 case 4:
1026                         /* int_entry(position); */
1027                         break;
1028                 default:
1029                         panic("mpfps Base Table HOSED!");
1030                         /* NOTREACHED */
1031                 }
1032
1033                 totalSize -= basetable_entry_types[type].length;
1034                 position = (uint8_t *)position + basetable_entry_types[type].length;
1035         }
1036 }
1037
1038 /*
1039  * Check if we should perform a hyperthreading "fix-up" to
1040  * enumerate any logical CPU's that aren't already listed
1041  * in the table.
1042  *
1043  * XXX: We assume that all of the physical CPUs in the
1044  * system have the same number of logical CPUs.
1045  *
1046  * XXX: We assume that APIC ID's are allocated such that
1047  * the APIC ID's for a physical processor are aligned
1048  * with the number of logical CPU's in the processor.
1049  */
1050 static int
1051 mptable_hyperthread_fixup(u_int id_mask, int cpu_count)
1052 {
1053         int i, id, lcpus_max, logical_cpus;
1054
1055         if ((cpu_feature & CPUID_HTT) == 0)
1056                 return 0;
1057
1058         lcpus_max = (cpu_procinfo & CPUID_HTT_CORES) >> 16;
1059         if (lcpus_max <= 1)
1060                 return 0;
1061
1062         if (strcmp(cpu_vendor, "GenuineIntel") == 0) {
1063                 /*
1064                  * INSTRUCTION SET REFERENCE, A-M (#253666)
1065                  * Page 3-181, Table 3-20
1066                  * "The nearest power-of-2 integer that is not smaller
1067                  *  than EBX[23:16] is the number of unique initial APIC
1068                  *  IDs reserved for addressing different logical
1069                  *  processors in a physical package."
1070                  */
1071                 for (i = 0; ; ++i) {
1072                         if ((1 << i) >= lcpus_max) {
1073                                 lcpus_max = 1 << i;
1074                                 break;
1075                         }
1076                 }
1077         }
1078
1079         KKASSERT(cpu_count != 0);
1080         if (cpu_count == lcpus_max) {
1081                 /* We have nothing to fix */
1082                 return 0;
1083         } else if (cpu_count == 1) {
1084                 /* XXX this may be incorrect */
1085                 logical_cpus = lcpus_max;
1086         } else {
1087                 int cur, prev, dist;
1088
1089                 /*
1090                  * Calculate the distances between two nearest
1091                  * APIC IDs.  If all such distances are same,
1092                  * then it is the number of missing cpus that
1093                  * we are going to fill later.
1094                  */
1095                 dist = cur = prev = -1;
1096                 for (id = 0; id < MAXCPU; ++id) {
1097                         if ((id_mask & 1 << id) == 0)
1098                                 continue;
1099
1100                         cur = id;
1101                         if (prev >= 0) {
1102                                 int new_dist = cur - prev;
1103
1104                                 if (dist < 0)
1105                                         dist = new_dist;
1106
1107                                 /*
1108                                  * Make sure that all distances
1109                                  * between two nearest APIC IDs
1110                                  * are same.
1111                                  */
1112                                 if (dist != new_dist)
1113                                         return 0;
1114                         }
1115                         prev = cur;
1116                 }
1117                 if (dist == 1)
1118                         return 0;
1119
1120                 /* Must be power of 2 */
1121                 if (dist & (dist - 1))
1122                         return 0;
1123
1124                 /* Can't exceed CPU package capacity */
1125                 if (dist > lcpus_max)
1126                         logical_cpus = lcpus_max;
1127                 else
1128                         logical_cpus = dist;
1129         }
1130
1131         /*
1132          * For each APIC ID of a CPU that is set in the mask,
1133          * scan the other candidate APIC ID's for this
1134          * physical processor.  If any of those ID's are
1135          * already in the table, then kill the fixup.
1136          */
1137         for (id = 0; id < MAXCPU; id++) {
1138                 if ((id_mask & 1 << id) == 0)
1139                         continue;
1140                 /* First, make sure we are on a logical_cpus boundary. */
1141                 if (id % logical_cpus != 0)
1142                         return 0;
1143                 for (i = id + 1; i < id + logical_cpus; i++)
1144                         if ((id_mask & 1 << i) != 0)
1145                                 return 0;
1146         }
1147         return logical_cpus;
1148 }
1149
1150 static int
1151 mptable_map(struct mptable_pos *mpt, vm_paddr_t mpfps_paddr)
1152 {
1153         mpfps_t fps = NULL;
1154         mpcth_t cth = NULL;
1155         vm_size_t cth_mapsz = 0;
1156
1157         bzero(mpt, sizeof(*mpt));
1158
1159         fps = pmap_mapdev(mpfps_paddr, sizeof(*fps));
1160         if (fps->pap != 0) {
1161                 /*
1162                  * Map configuration table header to get
1163                  * the base table size
1164                  */
1165                 cth = pmap_mapdev(fps->pap, sizeof(*cth));
1166                 cth_mapsz = cth->base_table_length;
1167                 pmap_unmapdev((vm_offset_t)cth, sizeof(*cth));
1168
1169                 if (cth_mapsz < sizeof(*cth)) {
1170                         kprintf("invalid base MP table length %d\n",
1171                                 (int)cth_mapsz);
1172                         pmap_unmapdev((vm_offset_t)fps, sizeof(*fps));
1173                         return EINVAL;
1174                 }
1175
1176                 /*
1177                  * Map the base table
1178                  */
1179                 cth = pmap_mapdev(fps->pap, cth_mapsz);
1180         }
1181
1182         mpt->mp_fps = fps;
1183         mpt->mp_cth = cth;
1184         mpt->mp_cth_mapsz = cth_mapsz;
1185
1186         return 0;
1187 }
1188
1189 static void
1190 mptable_unmap(struct mptable_pos *mpt)
1191 {
1192         if (mpt->mp_cth != NULL) {
1193                 pmap_unmapdev((vm_offset_t)mpt->mp_cth, mpt->mp_cth_mapsz);
1194                 mpt->mp_cth = NULL;
1195                 mpt->mp_cth_mapsz = 0;
1196         }
1197         if (mpt->mp_fps != NULL) {
1198                 pmap_unmapdev((vm_offset_t)mpt->mp_fps, sizeof(*mpt->mp_fps));
1199                 mpt->mp_fps = NULL;
1200         }
1201 }
1202
1203 #ifdef APIC_IO
1204
1205 void
1206 assign_apic_irq(int apic, int intpin, int irq)
1207 {
1208         int x;
1209         
1210         if (int_to_apicintpin[irq].ioapic != -1)
1211                 panic("assign_apic_irq: inconsistent table");
1212         
1213         int_to_apicintpin[irq].ioapic = apic;
1214         int_to_apicintpin[irq].int_pin = intpin;
1215         int_to_apicintpin[irq].apic_address = ioapic[apic];
1216         int_to_apicintpin[irq].redirindex = IOAPIC_REDTBL + 2 * intpin;
1217         
1218         for (x = 0; x < nintrs; x++) {
1219                 if ((io_apic_ints[x].int_type == 0 || 
1220                      io_apic_ints[x].int_type == 3) &&
1221                     io_apic_ints[x].int_vector == 0xff &&
1222                     io_apic_ints[x].dst_apic_id == IO_TO_ID(apic) &&
1223                     io_apic_ints[x].dst_apic_int == intpin)
1224                         io_apic_ints[x].int_vector = irq;
1225         }
1226 }
1227
1228 void
1229 revoke_apic_irq(int irq)
1230 {
1231         int x;
1232         int oldapic;
1233         int oldintpin;
1234         
1235         if (int_to_apicintpin[irq].ioapic == -1)
1236                 panic("revoke_apic_irq: inconsistent table");
1237         
1238         oldapic = int_to_apicintpin[irq].ioapic;
1239         oldintpin = int_to_apicintpin[irq].int_pin;
1240
1241         int_to_apicintpin[irq].ioapic = -1;
1242         int_to_apicintpin[irq].int_pin = 0;
1243         int_to_apicintpin[irq].apic_address = NULL;
1244         int_to_apicintpin[irq].redirindex = 0;
1245         
1246         for (x = 0; x < nintrs; x++) {
1247                 if ((io_apic_ints[x].int_type == 0 || 
1248                      io_apic_ints[x].int_type == 3) &&
1249                     io_apic_ints[x].int_vector != 0xff &&
1250                     io_apic_ints[x].dst_apic_id == IO_TO_ID(oldapic) &&
1251                     io_apic_ints[x].dst_apic_int == oldintpin)
1252                         io_apic_ints[x].int_vector = 0xff;
1253         }
1254 }
1255
1256 /*
1257  * Allocate an IRQ 
1258  */
1259 static void
1260 allocate_apic_irq(int intr)
1261 {
1262         int apic;
1263         int intpin;
1264         int irq;
1265         
1266         if (io_apic_ints[intr].int_vector != 0xff)
1267                 return;         /* Interrupt handler already assigned */
1268         
1269         if (io_apic_ints[intr].int_type != 0 &&
1270             (io_apic_ints[intr].int_type != 3 ||
1271              (io_apic_ints[intr].dst_apic_id == IO_TO_ID(0) &&
1272               io_apic_ints[intr].dst_apic_int == 0)))
1273                 return;         /* Not INT or ExtInt on != (0, 0) */
1274         
1275         irq = 0;
1276         while (irq < APIC_INTMAPSIZE &&
1277                int_to_apicintpin[irq].ioapic != -1)
1278                 irq++;
1279         
1280         if (irq >= APIC_INTMAPSIZE)
1281                 return;         /* No free interrupt handlers */
1282         
1283         apic = ID_TO_IO(io_apic_ints[intr].dst_apic_id);
1284         intpin = io_apic_ints[intr].dst_apic_int;
1285         
1286         assign_apic_irq(apic, intpin, irq);
1287         io_apic_setup_intpin(apic, intpin);
1288 }
1289
1290
1291 static void
1292 swap_apic_id(int apic, int oldid, int newid)
1293 {
1294         int x;
1295         int oapic;
1296         
1297
1298         if (oldid == newid)
1299                 return;                 /* Nothing to do */
1300         
1301         kprintf("Changing APIC ID for IO APIC #%d from %d to %d in MP table\n",
1302                apic, oldid, newid);
1303         
1304         /* Swap physical APIC IDs in interrupt entries */
1305         for (x = 0; x < nintrs; x++) {
1306                 if (io_apic_ints[x].dst_apic_id == oldid)
1307                         io_apic_ints[x].dst_apic_id = newid;
1308                 else if (io_apic_ints[x].dst_apic_id == newid)
1309                         io_apic_ints[x].dst_apic_id = oldid;
1310         }
1311         
1312         /* Swap physical APIC IDs in IO_TO_ID mappings */
1313         for (oapic = 0; oapic < mp_napics; oapic++)
1314                 if (IO_TO_ID(oapic) == newid)
1315                         break;
1316         
1317         if (oapic < mp_napics) {
1318                 kprintf("Changing APIC ID for IO APIC #%d from "
1319                        "%d to %d in MP table\n",
1320                        oapic, newid, oldid);
1321                 IO_TO_ID(oapic) = oldid;
1322         }
1323         IO_TO_ID(apic) = newid;
1324 }
1325
1326
1327 static void
1328 fix_id_to_io_mapping(void)
1329 {
1330         int x;
1331
1332         for (x = 0; x < NAPICID; x++)
1333                 ID_TO_IO(x) = -1;
1334         
1335         for (x = 0; x <= mp_naps; x++)
1336                 if (CPU_TO_ID(x) < NAPICID)
1337                         ID_TO_IO(CPU_TO_ID(x)) = x;
1338         
1339         for (x = 0; x < mp_napics; x++)
1340                 if (IO_TO_ID(x) < NAPICID)
1341                         ID_TO_IO(IO_TO_ID(x)) = x;
1342 }
1343
1344
1345 static int
1346 first_free_apic_id(void)
1347 {
1348         int freeid, x;
1349         
1350         for (freeid = 0; freeid < NAPICID; freeid++) {
1351                 for (x = 0; x <= mp_naps; x++)
1352                         if (CPU_TO_ID(x) == freeid)
1353                                 break;
1354                 if (x <= mp_naps)
1355                         continue;
1356                 for (x = 0; x < mp_napics; x++)
1357                         if (IO_TO_ID(x) == freeid)
1358                                 break;
1359                 if (x < mp_napics)
1360                         continue;
1361                 return freeid;
1362         }
1363         return freeid;
1364 }
1365
1366
1367 static int
1368 io_apic_id_acceptable(int apic, int id)
1369 {
1370         int cpu;                /* Logical CPU number */
1371         int oapic;              /* Logical IO APIC number for other IO APIC */
1372
1373         if (id >= NAPICID)
1374                 return 0;       /* Out of range */
1375         
1376         for (cpu = 0; cpu <= mp_naps; cpu++)
1377                 if (CPU_TO_ID(cpu) == id)
1378                         return 0;       /* Conflict with CPU */
1379         
1380         for (oapic = 0; oapic < mp_napics && oapic < apic; oapic++)
1381                 if (IO_TO_ID(oapic) == id)
1382                         return 0;       /* Conflict with other APIC */
1383         
1384         return 1;               /* ID is acceptable for IO APIC */
1385 }
1386
1387 static
1388 io_int *
1389 io_apic_find_int_entry(int apic, int pin)
1390 {
1391         int     x;
1392
1393         /* search each of the possible INTerrupt sources */
1394         for (x = 0; x < nintrs; ++x) {
1395                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1396                     (pin == io_apic_ints[x].dst_apic_int))
1397                         return (&io_apic_ints[x]);
1398         }
1399         return NULL;
1400 }
1401
1402 #endif
1403
1404 /*
1405  * parse an Intel MP specification table
1406  */
1407 static void
1408 mptable_fix(void)
1409 {
1410 #ifdef APIC_IO
1411         int     x;
1412         int     id;
1413         int     apic;           /* IO APIC unit number */
1414         int     freeid;         /* Free physical APIC ID */
1415         int     physid;         /* Current physical IO APIC ID */
1416         io_int *io14;
1417         int     bus_0 = 0;      /* Stop GCC warning */
1418         int     bus_pci = 0;    /* Stop GCC warning */
1419         int     num_pci_bus;
1420
1421         /*
1422          * Fix mis-numbering of the PCI bus and its INT entries if the BIOS
1423          * did it wrong.  The MP spec says that when more than 1 PCI bus
1424          * exists the BIOS must begin with bus entries for the PCI bus and use
1425          * actual PCI bus numbering.  This implies that when only 1 PCI bus
1426          * exists the BIOS can choose to ignore this ordering, and indeed many
1427          * MP motherboards do ignore it.  This causes a problem when the PCI
1428          * sub-system makes requests of the MP sub-system based on PCI bus
1429          * numbers.     So here we look for the situation and renumber the
1430          * busses and associated INTs in an effort to "make it right".
1431          */
1432
1433         /* find bus 0, PCI bus, count the number of PCI busses */
1434         for (num_pci_bus = 0, x = 0; x < mp_nbusses; ++x) {
1435                 if (bus_data[x].bus_id == 0) {
1436                         bus_0 = x;
1437                 }
1438                 if (bus_data[x].bus_type == PCI) {
1439                         ++num_pci_bus;
1440                         bus_pci = x;
1441                 }
1442         }
1443         /*
1444          * bus_0 == slot of bus with ID of 0
1445          * bus_pci == slot of last PCI bus encountered
1446          */
1447
1448         /* check the 1 PCI bus case for sanity */
1449         /* if it is number 0 all is well */
1450         if (num_pci_bus == 1 &&
1451             bus_data[bus_pci].bus_id != 0) {
1452                 
1453                 /* mis-numbered, swap with whichever bus uses slot 0 */
1454
1455                 /* swap the bus entry types */
1456                 bus_data[bus_pci].bus_type = bus_data[bus_0].bus_type;
1457                 bus_data[bus_0].bus_type = PCI;
1458
1459                 /* swap each relavant INTerrupt entry */
1460                 id = bus_data[bus_pci].bus_id;
1461                 for (x = 0; x < nintrs; ++x) {
1462                         if (io_apic_ints[x].src_bus_id == id) {
1463                                 io_apic_ints[x].src_bus_id = 0;
1464                         }
1465                         else if (io_apic_ints[x].src_bus_id == 0) {
1466                                 io_apic_ints[x].src_bus_id = id;
1467                         }
1468                 }
1469         }
1470
1471         /* Assign IO APIC IDs.
1472          * 
1473          * First try the existing ID. If a conflict is detected, try
1474          * the ID in the MP table.  If a conflict is still detected, find
1475          * a free id.
1476          *
1477          * We cannot use the ID_TO_IO table before all conflicts has been
1478          * resolved and the table has been corrected.
1479          */
1480         for (apic = 0; apic < mp_napics; ++apic) { /* For all IO APICs */
1481                 
1482                 /* First try to use the value set by the BIOS */
1483                 physid = io_apic_get_id(apic);
1484                 if (io_apic_id_acceptable(apic, physid)) {
1485                         if (IO_TO_ID(apic) != physid)
1486                                 swap_apic_id(apic, IO_TO_ID(apic), physid);
1487                         continue;
1488                 }
1489
1490                 /* Then check if the value in the MP table is acceptable */
1491                 if (io_apic_id_acceptable(apic, IO_TO_ID(apic)))
1492                         continue;
1493
1494                 /* Last resort, find a free APIC ID and use it */
1495                 freeid = first_free_apic_id();
1496                 if (freeid >= NAPICID)
1497                         panic("No free physical APIC IDs found");
1498                 
1499                 if (io_apic_id_acceptable(apic, freeid)) {
1500                         swap_apic_id(apic, IO_TO_ID(apic), freeid);
1501                         continue;
1502                 }
1503                 panic("Free physical APIC ID not usable");
1504         }
1505         fix_id_to_io_mapping();
1506
1507         /* detect and fix broken Compaq MP table */
1508         if (apic_int_type(0, 0) == -1) {
1509                 kprintf("APIC_IO: MP table broken: 8259->APIC entry missing!\n");
1510                 io_apic_ints[nintrs].int_type = 3;      /* ExtInt */
1511                 io_apic_ints[nintrs].int_vector = 0xff; /* Unassigned */
1512                 /* XXX fixme, set src bus id etc, but it doesn't seem to hurt */
1513                 io_apic_ints[nintrs].dst_apic_id = IO_TO_ID(0);
1514                 io_apic_ints[nintrs].dst_apic_int = 0;  /* Pin 0 */
1515                 nintrs++;
1516         } else if (apic_int_type(0, 0) == 0) {
1517                 kprintf("APIC_IO: MP table broken: ExtINT entry corrupt!\n");
1518                 for (x = 0; x < nintrs; ++x)
1519                         if ((0 == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1520                             (0 == io_apic_ints[x].dst_apic_int)) {
1521                                 io_apic_ints[x].int_type = 3;
1522                                 io_apic_ints[x].int_vector = 0xff;
1523                                 break;
1524                         }
1525         }
1526
1527         /*
1528          * Fix missing IRQ 15 when IRQ 14 is an ISA interrupt.  IDE
1529          * controllers universally come in pairs.  If IRQ 14 is specified
1530          * as an ISA interrupt, then IRQ 15 had better be too.
1531          *
1532          * [ Shuttle XPC / AMD Athlon X2 ]
1533          *      The MPTable is missing an entry for IRQ 15.  Note that the
1534          *      ACPI table has an entry for both 14 and 15.
1535          */
1536         if (apic_int_type(0, 14) == 0 && apic_int_type(0, 15) == -1) {
1537                 kprintf("APIC_IO: MP table broken: IRQ 15 not ISA when IRQ 14 is!\n");
1538                 io14 = io_apic_find_int_entry(0, 14);
1539                 io_apic_ints[nintrs] = *io14;
1540                 io_apic_ints[nintrs].src_bus_irq = 15;
1541                 io_apic_ints[nintrs].dst_apic_int = 15;
1542                 nintrs++;
1543         }
1544 #endif
1545 }
1546
1547 #ifdef APIC_IO
1548
1549 /* Assign low level interrupt handlers */
1550 static void
1551 setup_apic_irq_mapping(void)
1552 {
1553         int     x;
1554         int     int_vector;
1555
1556         /* Clear array */
1557         for (x = 0; x < APIC_INTMAPSIZE; x++) {
1558                 int_to_apicintpin[x].ioapic = -1;
1559                 int_to_apicintpin[x].int_pin = 0;
1560                 int_to_apicintpin[x].apic_address = NULL;
1561                 int_to_apicintpin[x].redirindex = 0;
1562         }
1563
1564         /* First assign ISA/EISA interrupts */
1565         for (x = 0; x < nintrs; x++) {
1566                 int_vector = io_apic_ints[x].src_bus_irq;
1567                 if (int_vector < APIC_INTMAPSIZE &&
1568                     io_apic_ints[x].int_vector == 0xff && 
1569                     int_to_apicintpin[int_vector].ioapic == -1 &&
1570                     (apic_int_is_bus_type(x, ISA) ||
1571                      apic_int_is_bus_type(x, EISA)) &&
1572                     io_apic_ints[x].int_type == 0) {
1573                         assign_apic_irq(ID_TO_IO(io_apic_ints[x].dst_apic_id), 
1574                                         io_apic_ints[x].dst_apic_int,
1575                                         int_vector);
1576                 }
1577         }
1578
1579         /* Assign ExtInt entry if no ISA/EISA interrupt 0 entry */
1580         for (x = 0; x < nintrs; x++) {
1581                 if (io_apic_ints[x].dst_apic_int == 0 &&
1582                     io_apic_ints[x].dst_apic_id == IO_TO_ID(0) &&
1583                     io_apic_ints[x].int_vector == 0xff && 
1584                     int_to_apicintpin[0].ioapic == -1 &&
1585                     io_apic_ints[x].int_type == 3) {
1586                         assign_apic_irq(0, 0, 0);
1587                         break;
1588                 }
1589         }
1590         /* PCI interrupt assignment is deferred */
1591 }
1592
1593 #endif
1594
1595 void
1596 mp_set_cpuids(int cpu_id, int apic_id)
1597 {
1598         CPU_TO_ID(cpu_id) = apic_id;
1599         ID_TO_CPU(apic_id) = cpu_id;
1600 }
1601
1602 static int
1603 processor_entry(const struct PROCENTRY *entry, int cpu)
1604 {
1605         KKASSERT(cpu > 0);
1606
1607         /* check for usability */
1608         if (!(entry->cpu_flags & PROCENTRY_FLAG_EN))
1609                 return 0;
1610
1611         /* check for BSP flag */
1612         if (entry->cpu_flags & PROCENTRY_FLAG_BP) {
1613                 mp_set_cpuids(0, entry->apic_id);
1614                 return 0;       /* its already been counted */
1615         }
1616
1617         /* add another AP to list, if less than max number of CPUs */
1618         else if (cpu < MAXCPU) {
1619                 mp_set_cpuids(cpu, entry->apic_id);
1620                 return 1;
1621         }
1622
1623         return 0;
1624 }
1625
1626 #ifdef APIC_IO
1627
1628 static int
1629 bus_entry(bus_entry_ptr entry, int bus)
1630 {
1631         int     x;
1632         char    c, name[8];
1633
1634         /* encode the name into an index */
1635         for (x = 0; x < 6; ++x) {
1636                 if ((c = entry->bus_type[x]) == ' ')
1637                         break;
1638                 name[x] = c;
1639         }
1640         name[x] = '\0';
1641
1642         if ((x = lookup_bus_type(name)) == UNKNOWN_BUSTYPE)
1643                 panic("unknown bus type: '%s'", name);
1644
1645         bus_data[bus].bus_id = entry->bus_id;
1646         bus_data[bus].bus_type = x;
1647
1648         return 1;
1649 }
1650
1651 static int
1652 io_apic_entry(io_apic_entry_ptr entry, int apic)
1653 {
1654         if (!(entry->apic_flags & IOAPICENTRY_FLAG_EN))
1655                 return 0;
1656
1657         IO_TO_ID(apic) = entry->apic_id;
1658         ID_TO_IO(entry->apic_id) = apic;
1659
1660         return 1;
1661 }
1662
1663 #endif
1664
1665 static int
1666 lookup_bus_type(char *name)
1667 {
1668         int     x;
1669
1670         for (x = 0; x < MAX_BUSTYPE; ++x)
1671                 if (strcmp(bus_type_table[x].name, name) == 0)
1672                         return bus_type_table[x].type;
1673
1674         return UNKNOWN_BUSTYPE;
1675 }
1676
1677 #ifdef APIC_IO
1678
1679 static int
1680 int_entry(int_entry_ptr entry, int intr)
1681 {
1682         int apic;
1683
1684         io_apic_ints[intr].int_type = entry->int_type;
1685         io_apic_ints[intr].int_flags = entry->int_flags;
1686         io_apic_ints[intr].src_bus_id = entry->src_bus_id;
1687         io_apic_ints[intr].src_bus_irq = entry->src_bus_irq;
1688         if (entry->dst_apic_id == 255) {
1689                 /* This signal goes to all IO APICS.  Select an IO APIC
1690                    with sufficient number of interrupt pins */
1691                 for (apic = 0; apic < mp_napics; apic++)
1692                         if (((io_apic_read(apic, IOAPIC_VER) & 
1693                               IOART_VER_MAXREDIR) >> MAXREDIRSHIFT) >= 
1694                             entry->dst_apic_int)
1695                                 break;
1696                 if (apic < mp_napics)
1697                         io_apic_ints[intr].dst_apic_id = IO_TO_ID(apic);
1698                 else
1699                         io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1700         } else
1701                 io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1702         io_apic_ints[intr].dst_apic_int = entry->dst_apic_int;
1703
1704         return 1;
1705 }
1706
1707 static int
1708 apic_int_is_bus_type(int intr, int bus_type)
1709 {
1710         int     bus;
1711
1712         for (bus = 0; bus < mp_nbusses; ++bus)
1713                 if ((bus_data[bus].bus_id == io_apic_ints[intr].src_bus_id)
1714                     && ((int) bus_data[bus].bus_type == bus_type))
1715                         return 1;
1716
1717         return 0;
1718 }
1719
1720 /*
1721  * Given a traditional ISA INT mask, return an APIC mask.
1722  */
1723 u_int
1724 isa_apic_mask(u_int isa_mask)
1725 {
1726         int isa_irq;
1727         int apic_pin;
1728
1729 #if defined(SKIP_IRQ15_REDIRECT)
1730         if (isa_mask == (1 << 15)) {
1731                 kprintf("skipping ISA IRQ15 redirect\n");
1732                 return isa_mask;
1733         }
1734 #endif  /* SKIP_IRQ15_REDIRECT */
1735
1736         isa_irq = ffs(isa_mask);                /* find its bit position */
1737         if (isa_irq == 0)                       /* doesn't exist */
1738                 return 0;
1739         --isa_irq;                              /* make it zero based */
1740
1741         apic_pin = isa_apic_irq(isa_irq);       /* look for APIC connection */
1742         if (apic_pin == -1)
1743                 return 0;
1744
1745         return (1 << apic_pin);                 /* convert pin# to a mask */
1746 }
1747
1748 /*
1749  * Determine which APIC pin an ISA/EISA INT is attached to.
1750  */
1751 #define INTTYPE(I)      (io_apic_ints[(I)].int_type)
1752 #define INTPIN(I)       (io_apic_ints[(I)].dst_apic_int)
1753 #define INTIRQ(I)       (io_apic_ints[(I)].int_vector)
1754 #define INTAPIC(I)      (ID_TO_IO(io_apic_ints[(I)].dst_apic_id))
1755
1756 #define SRCBUSIRQ(I)    (io_apic_ints[(I)].src_bus_irq)
1757 int
1758 isa_apic_irq(int isa_irq)
1759 {
1760         int     intr;
1761
1762         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1763                 if (INTTYPE(intr) == 0) {               /* standard INT */
1764                         if (SRCBUSIRQ(intr) == isa_irq) {
1765                                 if (apic_int_is_bus_type(intr, ISA) ||
1766                                     apic_int_is_bus_type(intr, EISA)) {
1767                                         if (INTIRQ(intr) == 0xff)
1768                                                 return -1; /* unassigned */
1769                                         return INTIRQ(intr);    /* found */
1770                                 }
1771                         }
1772                 }
1773         }
1774         return -1;                                      /* NOT found */
1775 }
1776
1777
1778 /*
1779  * Determine which APIC pin a PCI INT is attached to.
1780  */
1781 #define SRCBUSID(I)     (io_apic_ints[(I)].src_bus_id)
1782 #define SRCBUSDEVICE(I) ((io_apic_ints[(I)].src_bus_irq >> 2) & 0x1f)
1783 #define SRCBUSLINE(I)   (io_apic_ints[(I)].src_bus_irq & 0x03)
1784 int
1785 pci_apic_irq(int pciBus, int pciDevice, int pciInt)
1786 {
1787         int     intr;
1788
1789         --pciInt;                                       /* zero based */
1790
1791         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1792                 if ((INTTYPE(intr) == 0)                /* standard INT */
1793                     && (SRCBUSID(intr) == pciBus)
1794                     && (SRCBUSDEVICE(intr) == pciDevice)
1795                     && (SRCBUSLINE(intr) == pciInt)) {  /* a candidate IRQ */
1796                         if (apic_int_is_bus_type(intr, PCI)) {
1797                                 if (INTIRQ(intr) == 0xff)
1798                                         allocate_apic_irq(intr);
1799                                 if (INTIRQ(intr) == 0xff)
1800                                         return -1;      /* unassigned */
1801                                 return INTIRQ(intr);    /* exact match */
1802                         }
1803                 }
1804         }
1805
1806         return -1;                                      /* NOT found */
1807 }
1808
1809 int
1810 next_apic_irq(int irq) 
1811 {
1812         int intr, ointr;
1813         int bus, bustype;
1814
1815         bus = 0;
1816         bustype = 0;
1817         for (intr = 0; intr < nintrs; intr++) {
1818                 if (INTIRQ(intr) != irq || INTTYPE(intr) != 0)
1819                         continue;
1820                 bus = SRCBUSID(intr);
1821                 bustype = apic_bus_type(bus);
1822                 if (bustype != ISA &&
1823                     bustype != EISA &&
1824                     bustype != PCI)
1825                         continue;
1826                 break;
1827         }
1828         if (intr >= nintrs) {
1829                 return -1;
1830         }
1831         for (ointr = intr + 1; ointr < nintrs; ointr++) {
1832                 if (INTTYPE(ointr) != 0)
1833                         continue;
1834                 if (bus != SRCBUSID(ointr))
1835                         continue;
1836                 if (bustype == PCI) {
1837                         if (SRCBUSDEVICE(intr) != SRCBUSDEVICE(ointr))
1838                                 continue;
1839                         if (SRCBUSLINE(intr) != SRCBUSLINE(ointr))
1840                                 continue;
1841                 }
1842                 if (bustype == ISA || bustype == EISA) {
1843                         if (SRCBUSIRQ(intr) != SRCBUSIRQ(ointr))
1844                                 continue;
1845                 }
1846                 if (INTPIN(intr) == INTPIN(ointr))
1847                         continue;
1848                 break;
1849         }
1850         if (ointr >= nintrs) {
1851                 return -1;
1852         }
1853         return INTIRQ(ointr);
1854 }
1855 #undef SRCBUSLINE
1856 #undef SRCBUSDEVICE
1857 #undef SRCBUSID
1858 #undef SRCBUSIRQ
1859
1860 #undef INTPIN
1861 #undef INTIRQ
1862 #undef INTAPIC
1863 #undef INTTYPE
1864
1865 #endif
1866
1867 /*
1868  * Reprogram the MB chipset to NOT redirect an ISA INTerrupt.
1869  *
1870  * XXX FIXME:
1871  *  Exactly what this means is unclear at this point.  It is a solution
1872  *  for motherboards that redirect the MBIRQ0 pin.  Generically a motherboard
1873  *  could route any of the ISA INTs to upper (>15) IRQ values.  But most would
1874  *  NOT be redirected via MBIRQ0, thus "undirect()ing" them would NOT be an
1875  *  option.
1876  */
1877 int
1878 undirect_isa_irq(int rirq)
1879 {
1880 #if defined(READY)
1881         if (bootverbose)
1882             kprintf("Freeing redirected ISA irq %d.\n", rirq);
1883         /** FIXME: tickle the MB redirector chip */
1884         return /* XXX */;
1885 #else
1886         if (bootverbose)
1887             kprintf("Freeing (NOT implemented) redirected ISA irq %d.\n", rirq);
1888         return 0;
1889 #endif  /* READY */
1890 }
1891
1892
1893 /*
1894  * Reprogram the MB chipset to NOT redirect a PCI INTerrupt
1895  */
1896 int
1897 undirect_pci_irq(int rirq)
1898 {
1899 #if defined(READY)
1900         if (bootverbose)
1901                 kprintf("Freeing redirected PCI irq %d.\n", rirq);
1902
1903         /** FIXME: tickle the MB redirector chip */
1904         return /* XXX */;
1905 #else
1906         if (bootverbose)
1907                 kprintf("Freeing (NOT implemented) redirected PCI irq %d.\n",
1908                        rirq);
1909         return 0;
1910 #endif  /* READY */
1911 }
1912
1913
1914 #ifdef APIC_IO
1915
1916 /*
1917  * given a bus ID, return:
1918  *  the bus type if found
1919  *  -1 if NOT found
1920  */
1921 int
1922 apic_bus_type(int id)
1923 {
1924         int     x;
1925
1926         for (x = 0; x < mp_nbusses; ++x)
1927                 if (bus_data[x].bus_id == id)
1928                         return bus_data[x].bus_type;
1929
1930         return -1;
1931 }
1932
1933 /*
1934  * given a LOGICAL APIC# and pin#, return:
1935  *  the associated src bus ID if found
1936  *  -1 if NOT found
1937  */
1938 int
1939 apic_src_bus_id(int apic, int pin)
1940 {
1941         int     x;
1942
1943         /* search each of the possible INTerrupt sources */
1944         for (x = 0; x < nintrs; ++x)
1945                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1946                     (pin == io_apic_ints[x].dst_apic_int))
1947                         return (io_apic_ints[x].src_bus_id);
1948
1949         return -1;              /* NOT found */
1950 }
1951
1952 /*
1953  * given a LOGICAL APIC# and pin#, return:
1954  *  the associated src bus IRQ if found
1955  *  -1 if NOT found
1956  */
1957 int
1958 apic_src_bus_irq(int apic, int pin)
1959 {
1960         int     x;
1961
1962         for (x = 0; x < nintrs; x++)
1963                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1964                     (pin == io_apic_ints[x].dst_apic_int))
1965                         return (io_apic_ints[x].src_bus_irq);
1966
1967         return -1;              /* NOT found */
1968 }
1969
1970
1971 /*
1972  * given a LOGICAL APIC# and pin#, return:
1973  *  the associated INTerrupt type if found
1974  *  -1 if NOT found
1975  */
1976 int
1977 apic_int_type(int apic, int pin)
1978 {
1979         int     x;
1980
1981         /* search each of the possible INTerrupt sources */
1982         for (x = 0; x < nintrs; ++x) {
1983                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1984                     (pin == io_apic_ints[x].dst_apic_int))
1985                         return (io_apic_ints[x].int_type);
1986         }
1987         return -1;              /* NOT found */
1988 }
1989
1990 /*
1991  * Return the IRQ associated with an APIC pin
1992  */
1993 int 
1994 apic_irq(int apic, int pin)
1995 {
1996         int x;
1997         int res;
1998
1999         for (x = 0; x < nintrs; ++x) {
2000                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2001                     (pin == io_apic_ints[x].dst_apic_int)) {
2002                         res = io_apic_ints[x].int_vector;
2003                         if (res == 0xff)
2004                                 return -1;
2005                         if (apic != int_to_apicintpin[res].ioapic)
2006                                 panic("apic_irq: inconsistent table %d/%d", apic, int_to_apicintpin[res].ioapic);
2007                         if (pin != int_to_apicintpin[res].int_pin)
2008                                 panic("apic_irq inconsistent table (2)");
2009                         return res;
2010                 }
2011         }
2012         return -1;
2013 }
2014
2015
2016 /*
2017  * given a LOGICAL APIC# and pin#, return:
2018  *  the associated trigger mode if found
2019  *  -1 if NOT found
2020  */
2021 int
2022 apic_trigger(int apic, int pin)
2023 {
2024         int     x;
2025
2026         /* search each of the possible INTerrupt sources */
2027         for (x = 0; x < nintrs; ++x)
2028                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2029                     (pin == io_apic_ints[x].dst_apic_int))
2030                         return ((io_apic_ints[x].int_flags >> 2) & 0x03);
2031
2032         return -1;              /* NOT found */
2033 }
2034
2035
2036 /*
2037  * given a LOGICAL APIC# and pin#, return:
2038  *  the associated 'active' level if found
2039  *  -1 if NOT found
2040  */
2041 int
2042 apic_polarity(int apic, int pin)
2043 {
2044         int     x;
2045
2046         /* search each of the possible INTerrupt sources */
2047         for (x = 0; x < nintrs; ++x)
2048                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2049                     (pin == io_apic_ints[x].dst_apic_int))
2050                         return (io_apic_ints[x].int_flags & 0x03);
2051
2052         return -1;              /* NOT found */
2053 }
2054
2055 #endif
2056
2057 /*
2058  * set data according to MP defaults
2059  * FIXME: probably not complete yet...
2060  */
2061 static void
2062 mptable_default(int type)
2063 {
2064 #if defined(APIC_IO)
2065         int     io_apic_id;
2066         int     pin;
2067
2068 #if 0
2069         kprintf("  MP default config type: %d\n", type);
2070         switch (type) {
2071         case 1:
2072                 kprintf("   bus: ISA, APIC: 82489DX\n");
2073                 break;
2074         case 2:
2075                 kprintf("   bus: EISA, APIC: 82489DX\n");
2076                 break;
2077         case 3:
2078                 kprintf("   bus: EISA, APIC: 82489DX\n");
2079                 break;
2080         case 4:
2081                 kprintf("   bus: MCA, APIC: 82489DX\n");
2082                 break;
2083         case 5:
2084                 kprintf("   bus: ISA+PCI, APIC: Integrated\n");
2085                 break;
2086         case 6:
2087                 kprintf("   bus: EISA+PCI, APIC: Integrated\n");
2088                 break;
2089         case 7:
2090                 kprintf("   bus: MCA+PCI, APIC: Integrated\n");
2091                 break;
2092         default:
2093                 kprintf("   future type\n");
2094                 break;
2095                 /* NOTREACHED */
2096         }
2097 #endif  /* 0 */
2098
2099         /* one and only IO APIC */
2100         io_apic_id = (io_apic_read(0, IOAPIC_ID) & APIC_ID_MASK) >> 24;
2101
2102         /*
2103          * sanity check, refer to MP spec section 3.6.6, last paragraph
2104          * necessary as some hardware isn't properly setting up the IO APIC
2105          */
2106 #if defined(REALLY_ANAL_IOAPICID_VALUE)
2107         if (io_apic_id != 2) {
2108 #else
2109         if ((io_apic_id == 0) || (io_apic_id == 1) || (io_apic_id == 15)) {
2110 #endif  /* REALLY_ANAL_IOAPICID_VALUE */
2111                 io_apic_set_id(0, 2);
2112                 io_apic_id = 2;
2113         }
2114         IO_TO_ID(0) = io_apic_id;
2115         ID_TO_IO(io_apic_id) = 0;
2116
2117         /* fill out bus entries */
2118         switch (type) {
2119         case 1:
2120         case 2:
2121         case 3:
2122         case 4:
2123         case 5:
2124         case 6:
2125         case 7:
2126                 bus_data[0].bus_id = default_data[type - 1][1];
2127                 bus_data[0].bus_type = default_data[type - 1][2];
2128                 bus_data[1].bus_id = default_data[type - 1][3];
2129                 bus_data[1].bus_type = default_data[type - 1][4];
2130                 break;
2131
2132         /* case 4: case 7:                 MCA NOT supported */
2133         default:                /* illegal/reserved */
2134                 panic("BAD default MP config: %d", type);
2135                 /* NOTREACHED */
2136         }
2137
2138         /* general cases from MP v1.4, table 5-2 */
2139         for (pin = 0; pin < 16; ++pin) {
2140                 io_apic_ints[pin].int_type = 0;
2141                 io_apic_ints[pin].int_flags = 0x05;     /* edge/active-hi */
2142                 io_apic_ints[pin].src_bus_id = 0;
2143                 io_apic_ints[pin].src_bus_irq = pin;    /* IRQ2 caught below */
2144                 io_apic_ints[pin].dst_apic_id = io_apic_id;
2145                 io_apic_ints[pin].dst_apic_int = pin;   /* 1-to-1 */
2146         }
2147
2148         /* special cases from MP v1.4, table 5-2 */
2149         if (type == 2) {
2150                 io_apic_ints[2].int_type = 0xff;        /* N/C */
2151                 io_apic_ints[13].int_type = 0xff;       /* N/C */
2152 #if !defined(APIC_MIXED_MODE)
2153                 /** FIXME: ??? */
2154                 panic("sorry, can't support type 2 default yet");
2155 #endif  /* APIC_MIXED_MODE */
2156         }
2157         else
2158                 io_apic_ints[2].src_bus_irq = 0;        /* ISA IRQ0 is on APIC INT 2 */
2159
2160         if (type == 7)
2161                 io_apic_ints[0].int_type = 0xff;        /* N/C */
2162         else
2163                 io_apic_ints[0].int_type = 3;   /* vectored 8259 */
2164 #endif  /* APIC_IO */
2165 }
2166
2167 /*
2168  * Map a physical memory address representing I/O into KVA.  The I/O
2169  * block is assumed not to cross a page boundary.
2170  */
2171 void *
2172 permanent_io_mapping(vm_paddr_t pa)
2173 {
2174         vm_offset_t vaddr;
2175         int pgeflag;
2176         int i;
2177
2178         KKASSERT(pa < 0x100000000LL);
2179
2180         pgeflag = 0;    /* not used for SMP yet */
2181
2182         /*
2183          * If the requested physical address has already been incidently
2184          * mapped, just use the existing mapping.  Otherwise create a new
2185          * mapping.
2186          */
2187         for (i = IO_MAPPING_START_INDEX; i < SMPpt_alloc_index; ++i) {
2188                 if (((vm_offset_t)SMPpt[i] & PG_FRAME) ==
2189                     ((vm_offset_t)pa & PG_FRAME)) {
2190                         break;
2191                 }
2192         }
2193         if (i == SMPpt_alloc_index) {
2194                 if (i == NPTEPG - 2) {
2195                         panic("permanent_io_mapping: We ran out of space"
2196                               " in SMPpt[]!");
2197                 }
2198                 SMPpt[i] = (pt_entry_t)(PG_V | PG_RW | pgeflag |
2199                            ((vm_offset_t)pa & PG_FRAME));
2200                 ++SMPpt_alloc_index;
2201         }
2202         vaddr = (vm_offset_t)CPU_prvspace + (i * PAGE_SIZE) +
2203                 ((vm_offset_t)pa & PAGE_MASK);
2204         return ((void *)vaddr);
2205 }
2206
2207 /*
2208  * start each AP in our list
2209  */
2210 static int
2211 start_all_aps(u_int boot_addr)
2212 {
2213         int     x, i, pg;
2214         int     shift;
2215         u_char  mpbiosreason;
2216         u_long  mpbioswarmvec;
2217         struct mdglobaldata *gd;
2218         struct privatespace *ps;
2219         char *stack;
2220         uintptr_t kptbase;
2221
2222         POSTCODE(START_ALL_APS_POST);
2223
2224         /* Initialize BSP's local APIC */
2225         apic_initialize(TRUE);
2226
2227         /* install the AP 1st level boot code */
2228         install_ap_tramp(boot_addr);
2229
2230
2231         /* save the current value of the warm-start vector */
2232         mpbioswarmvec = *((u_long *) WARMBOOT_OFF);
2233         outb(CMOS_REG, BIOS_RESET);
2234         mpbiosreason = inb(CMOS_DATA);
2235
2236         /* set up temporary P==V mapping for AP boot */
2237         /* XXX this is a hack, we should boot the AP on its own stack/PTD */
2238         kptbase = (uintptr_t)(void *)KPTphys;
2239         for (x = 0; x < NKPT; x++) {
2240                 PTD[x] = (pd_entry_t)(PG_V | PG_RW |
2241                     ((kptbase + x * PAGE_SIZE) & PG_FRAME));
2242         }
2243         cpu_invltlb();
2244
2245         /* start each AP */
2246         for (x = 1; x <= mp_naps; ++x) {
2247
2248                 /* This is a bit verbose, it will go away soon.  */
2249
2250                 /* first page of AP's private space */
2251                 pg = x * i386_btop(sizeof(struct privatespace));
2252
2253                 /* allocate new private data page(s) */
2254                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map, 
2255                                 MDGLOBALDATA_BASEALLOC_SIZE);
2256                 /* wire it into the private page table page */
2257                 for (i = 0; i < MDGLOBALDATA_BASEALLOC_SIZE; i += PAGE_SIZE) {
2258                         SMPpt[pg + i / PAGE_SIZE] = (pt_entry_t)
2259                             (PG_V | PG_RW | vtophys_pte((char *)gd + i));
2260                 }
2261                 pg += MDGLOBALDATA_BASEALLOC_PAGES;
2262
2263                 SMPpt[pg + 0] = 0;              /* *gd_CMAP1 */
2264                 SMPpt[pg + 1] = 0;              /* *gd_CMAP2 */
2265                 SMPpt[pg + 2] = 0;              /* *gd_CMAP3 */
2266                 SMPpt[pg + 3] = 0;              /* *gd_PMAP1 */
2267
2268                 /* allocate and set up an idle stack data page */
2269                 stack = (char *)kmem_alloc(&kernel_map, UPAGES*PAGE_SIZE);
2270                 for (i = 0; i < UPAGES; i++) {
2271                         SMPpt[pg + 4 + i] = (pt_entry_t)
2272                             (PG_V | PG_RW | vtophys_pte(PAGE_SIZE * i + stack));
2273                 }
2274
2275                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
2276                 bzero(gd, sizeof(*gd));
2277                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
2278
2279                 /* prime data page for it to use */
2280                 mi_gdinit(&gd->mi, x);
2281                 cpu_gdinit(gd, x);
2282                 gd->gd_CMAP1 = &SMPpt[pg + 0];
2283                 gd->gd_CMAP2 = &SMPpt[pg + 1];
2284                 gd->gd_CMAP3 = &SMPpt[pg + 2];
2285                 gd->gd_PMAP1 = &SMPpt[pg + 3];
2286                 gd->gd_CADDR1 = ps->CPAGE1;
2287                 gd->gd_CADDR2 = ps->CPAGE2;
2288                 gd->gd_CADDR3 = ps->CPAGE3;
2289                 gd->gd_PADDR1 = (unsigned *)ps->PPAGE1;
2290                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
2291                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
2292
2293                 /* setup a vector to our boot code */
2294                 *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2295                 *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
2296                 outb(CMOS_REG, BIOS_RESET);
2297                 outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2298
2299                 /*
2300                  * Setup the AP boot stack
2301                  */
2302                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
2303                 bootAP = x;
2304
2305                 /* attempt to start the Application Processor */
2306                 CHECK_INIT(99); /* setup checkpoints */
2307                 if (!start_ap(gd, boot_addr)) {
2308                         kprintf("AP #%d (PHY# %d) failed!\n", x, CPU_TO_ID(x));
2309                         CHECK_PRINT("trace");   /* show checkpoints */
2310                         /* better panic as the AP may be running loose */
2311                         kprintf("panic y/n? [y] ");
2312                         if (cngetc() != 'n')
2313                                 panic("bye-bye");
2314                 }
2315                 CHECK_PRINT("trace");           /* show checkpoints */
2316
2317                 /* record its version info */
2318                 cpu_apic_versions[x] = cpu_apic_versions[0];
2319         }
2320
2321         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
2322         ncpus = x;
2323
2324         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
2325         for (shift = 0; (1 << shift) <= ncpus; ++shift)
2326                 ;
2327         --shift;
2328         ncpus2_shift = shift;
2329         ncpus2 = 1 << shift;
2330         ncpus2_mask = ncpus2 - 1;
2331
2332         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
2333         if ((1 << shift) < ncpus)
2334                 ++shift;
2335         ncpus_fit = 1 << shift;
2336         ncpus_fit_mask = ncpus_fit - 1;
2337
2338         /* build our map of 'other' CPUs */
2339         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2340         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
2341         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
2342
2343         /* fill in our (BSP) APIC version */
2344         cpu_apic_versions[0] = lapic.version;
2345
2346         /* restore the warmstart vector */
2347         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
2348         outb(CMOS_REG, BIOS_RESET);
2349         outb(CMOS_DATA, mpbiosreason);
2350
2351         /*
2352          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
2353          * up, clean out the P==V mapping we did earlier.
2354          */
2355         for (x = 0; x < NKPT; x++)
2356                 PTD[x] = 0;
2357         pmap_set_opt();
2358
2359         /* number of APs actually started */
2360         return ncpus - 1;
2361 }
2362
2363
2364 /*
2365  * load the 1st level AP boot code into base memory.
2366  */
2367
2368 /* targets for relocation */
2369 extern void bigJump(void);
2370 extern void bootCodeSeg(void);
2371 extern void bootDataSeg(void);
2372 extern void MPentry(void);
2373 extern u_int MP_GDT;
2374 extern u_int mp_gdtbase;
2375
2376 static void
2377 install_ap_tramp(u_int boot_addr)
2378 {
2379         int     x;
2380         int     size = *(int *) ((u_long) & bootMP_size);
2381         u_char *src = (u_char *) ((u_long) bootMP);
2382         u_char *dst = (u_char *) boot_addr + KERNBASE;
2383         u_int   boot_base = (u_int) bootMP;
2384         u_int8_t *dst8;
2385         u_int16_t *dst16;
2386         u_int32_t *dst32;
2387
2388         POSTCODE(INSTALL_AP_TRAMP_POST);
2389
2390         for (x = 0; x < size; ++x)
2391                 *dst++ = *src++;
2392
2393         /*
2394          * modify addresses in code we just moved to basemem. unfortunately we
2395          * need fairly detailed info about mpboot.s for this to work.  changes
2396          * to mpboot.s might require changes here.
2397          */
2398
2399         /* boot code is located in KERNEL space */
2400         dst = (u_char *) boot_addr + KERNBASE;
2401
2402         /* modify the lgdt arg */
2403         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
2404         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
2405
2406         /* modify the ljmp target for MPentry() */
2407         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
2408         *dst32 = ((u_int) MPentry - KERNBASE);
2409
2410         /* modify the target for boot code segment */
2411         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
2412         dst8 = (u_int8_t *) (dst16 + 1);
2413         *dst16 = (u_int) boot_addr & 0xffff;
2414         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2415
2416         /* modify the target for boot data segment */
2417         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
2418         dst8 = (u_int8_t *) (dst16 + 1);
2419         *dst16 = (u_int) boot_addr & 0xffff;
2420         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2421 }
2422
2423
2424 /*
2425  * this function starts the AP (application processor) identified
2426  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
2427  * to accomplish this.  This is necessary because of the nuances
2428  * of the different hardware we might encounter.  It ain't pretty,
2429  * but it seems to work.
2430  *
2431  * NOTE: eventually an AP gets to ap_init(), which is called just 
2432  * before the AP goes into the LWKT scheduler's idle loop.
2433  */
2434 static int
2435 start_ap(struct mdglobaldata *gd, u_int boot_addr)
2436 {
2437         int     physical_cpu;
2438         int     vector;
2439         u_long  icr_lo, icr_hi;
2440
2441         POSTCODE(START_AP_POST);
2442
2443         /* get the PHYSICAL APIC ID# */
2444         physical_cpu = CPU_TO_ID(gd->mi.gd_cpuid);
2445
2446         /* calculate the vector */
2447         vector = (boot_addr >> 12) & 0xff;
2448
2449         /* Make sure the target cpu sees everything */
2450         wbinvd();
2451
2452         /*
2453          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
2454          * and running the target CPU. OR this INIT IPI might be latched (P5
2455          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
2456          * ignored.
2457          */
2458
2459         /* setup the address for the target AP */
2460         icr_hi = lapic.icr_hi & ~APIC_ID_MASK;
2461         icr_hi |= (physical_cpu << 24);
2462         lapic.icr_hi = icr_hi;
2463
2464         /* do an INIT IPI: assert RESET */
2465         icr_lo = lapic.icr_lo & 0xfff00000;
2466         lapic.icr_lo = icr_lo | 0x0000c500;
2467
2468         /* wait for pending status end */
2469         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2470                  /* spin */ ;
2471
2472         /* do an INIT IPI: deassert RESET */
2473         lapic.icr_lo = icr_lo | 0x00008500;
2474
2475         /* wait for pending status end */
2476         u_sleep(10000);         /* wait ~10mS */
2477         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2478                  /* spin */ ;
2479
2480         /*
2481          * next we do a STARTUP IPI: the previous INIT IPI might still be
2482          * latched, (P5 bug) this 1st STARTUP would then terminate
2483          * immediately, and the previously started INIT IPI would continue. OR
2484          * the previous INIT IPI has already run. and this STARTUP IPI will
2485          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
2486          * will run.
2487          */
2488
2489         /* do a STARTUP IPI */
2490         lapic.icr_lo = icr_lo | 0x00000600 | vector;
2491         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2492                  /* spin */ ;
2493         u_sleep(200);           /* wait ~200uS */
2494
2495         /*
2496          * finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
2497          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
2498          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
2499          * recognized after hardware RESET or INIT IPI.
2500          */
2501
2502         lapic.icr_lo = icr_lo | 0x00000600 | vector;
2503         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2504                  /* spin */ ;
2505         u_sleep(200);           /* wait ~200uS */
2506
2507         /* wait for it to start, see ap_init() */
2508         set_apic_timer(5000000);/* == 5 seconds */
2509         while (read_apic_timer()) {
2510                 if (smp_startup_mask & (1 << gd->mi.gd_cpuid))
2511                         return 1;       /* return SUCCESS */
2512         }
2513         return 0;               /* return FAILURE */
2514 }
2515
2516
2517 /*
2518  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
2519  *
2520  * If for some reason we were unable to start all cpus we cannot safely
2521  * use broadcast IPIs.
2522  */
2523 void
2524 smp_invltlb(void)
2525 {
2526 #ifdef SMP
2527         if (smp_startup_mask == smp_active_mask) {
2528                 all_but_self_ipi(XINVLTLB_OFFSET);
2529         } else {
2530                 selected_apic_ipi(smp_active_mask, XINVLTLB_OFFSET,
2531                         APIC_DELMODE_FIXED);
2532         }
2533 #endif
2534 }
2535
2536 /*
2537  * When called the executing CPU will send an IPI to all other CPUs
2538  *  requesting that they halt execution.
2539  *
2540  * Usually (but not necessarily) called with 'other_cpus' as its arg.
2541  *
2542  *  - Signals all CPUs in map to stop.
2543  *  - Waits for each to stop.
2544  *
2545  * Returns:
2546  *  -1: error
2547  *   0: NA
2548  *   1: ok
2549  *
2550  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
2551  *            from executing at same time.
2552  */
2553 int
2554 stop_cpus(u_int map)
2555 {
2556         map &= smp_active_mask;
2557
2558         /* send the Xcpustop IPI to all CPUs in map */
2559         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
2560         
2561         while ((stopped_cpus & map) != map)
2562                 /* spin */ ;
2563
2564         return 1;
2565 }
2566
2567
2568 /*
2569  * Called by a CPU to restart stopped CPUs. 
2570  *
2571  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
2572  *
2573  *  - Signals all CPUs in map to restart.
2574  *  - Waits for each to restart.
2575  *
2576  * Returns:
2577  *  -1: error
2578  *   0: NA
2579  *   1: ok
2580  */
2581 int
2582 restart_cpus(u_int map)
2583 {
2584         /* signal other cpus to restart */
2585         started_cpus = map & smp_active_mask;
2586
2587         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
2588                 /* spin */ ;
2589
2590         return 1;
2591 }
2592
2593 /*
2594  * This is called once the mpboot code has gotten us properly relocated
2595  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
2596  * and when it returns the scheduler will call the real cpu_idle() main
2597  * loop for the idlethread.  Interrupts are disabled on entry and should
2598  * remain disabled at return.
2599  */
2600 void
2601 ap_init(void)
2602 {
2603         u_int   apic_id;
2604
2605         /*
2606          * Adjust smp_startup_mask to signal the BSP that we have started
2607          * up successfully.  Note that we do not yet hold the BGL.  The BSP
2608          * is waiting for our signal.
2609          *
2610          * We can't set our bit in smp_active_mask yet because we are holding
2611          * interrupts physically disabled and remote cpus could deadlock
2612          * trying to send us an IPI.
2613          */
2614         smp_startup_mask |= 1 << mycpu->gd_cpuid;
2615         cpu_mfence();
2616
2617         /*
2618          * Interlock for finalization.  Wait until mp_finish is non-zero,
2619          * then get the MP lock.
2620          *
2621          * Note: We are in a critical section.
2622          *
2623          * Note: We have to synchronize td_mpcount to our desired MP state
2624          * before calling cpu_try_mplock().
2625          *
2626          * Note: we are the idle thread, we can only spin.
2627          *
2628          * Note: The load fence is memory volatile and prevents the compiler
2629          * from improperly caching mp_finish, and the cpu from improperly
2630          * caching it.
2631          */
2632         while (mp_finish == 0)
2633             cpu_lfence();
2634         ++curthread->td_mpcount;
2635         while (cpu_try_mplock() == 0)
2636             ;
2637
2638         if (cpu_feature & CPUID_TSC) {
2639             /*
2640              * The BSP is constantly updating tsc0_offset, figure out the
2641              * relative difference to synchronize ktrdump.
2642              */
2643             tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
2644         }
2645
2646         /* BSP may have changed PTD while we're waiting for the lock */
2647         cpu_invltlb();
2648
2649 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
2650         lidt(&r_idt);
2651 #endif
2652
2653         /* Build our map of 'other' CPUs. */
2654         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2655
2656         kprintf("SMP: AP CPU #%d Launched!\n", mycpu->gd_cpuid);
2657
2658         /* A quick check from sanity claus */
2659         apic_id = (apic_id_to_logical[(lapic.id & 0x0f000000) >> 24]);
2660         if (mycpu->gd_cpuid != apic_id) {
2661                 kprintf("SMP: cpuid = %d\n", mycpu->gd_cpuid);
2662                 kprintf("SMP: apic_id = %d\n", apic_id);
2663                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
2664                 panic("cpuid mismatch! boom!!");
2665         }
2666
2667         /* Initialize AP's local APIC for irq's */
2668         apic_initialize(FALSE);
2669
2670         /* Set memory range attributes for this CPU to match the BSP */
2671         mem_range_AP_init();
2672
2673         /*
2674          * Once we go active we must process any IPIQ messages that may
2675          * have been queued, because no actual IPI will occur until we
2676          * set our bit in the smp_active_mask.  If we don't the IPI
2677          * message interlock could be left set which would also prevent
2678          * further IPIs.
2679          *
2680          * The idle loop doesn't expect the BGL to be held and while
2681          * lwkt_switch() normally cleans things up this is a special case
2682          * because we returning almost directly into the idle loop.
2683          *
2684          * The idle thread is never placed on the runq, make sure
2685          * nothing we've done put it there.
2686          */
2687         KKASSERT(curthread->td_mpcount == 1);
2688         smp_active_mask |= 1 << mycpu->gd_cpuid;
2689
2690         /*
2691          * Enable interrupts here.  idle_restore will also do it, but
2692          * doing it here lets us clean up any strays that got posted to
2693          * the CPU during the AP boot while we are still in a critical
2694          * section.
2695          */
2696         __asm __volatile("sti; pause; pause"::);
2697         mdcpu->gd_fpending = 0;
2698         mdcpu->gd_ipending = 0;
2699
2700         initclocks_pcpu();      /* clock interrupts (via IPIs) */
2701         lwkt_process_ipiq();
2702
2703         /*
2704          * Releasing the mp lock lets the BSP finish up the SMP init
2705          */
2706         rel_mplock();
2707         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
2708 }
2709
2710 /*
2711  * Get SMP fully working before we start initializing devices.
2712  */
2713 static
2714 void
2715 ap_finish(void)
2716 {
2717         mp_finish = 1;
2718         if (bootverbose)
2719                 kprintf("Finish MP startup\n");
2720         if (cpu_feature & CPUID_TSC)
2721                 tsc0_offset = rdtsc();
2722         tsc_offsets[0] = 0;
2723         rel_mplock();
2724         while (smp_active_mask != smp_startup_mask) {
2725                 cpu_lfence();
2726                 if (cpu_feature & CPUID_TSC)
2727                         tsc0_offset = rdtsc();
2728         }
2729         while (try_mplock() == 0)
2730                 ;
2731         if (bootverbose)
2732                 kprintf("Active CPU Mask: %08x\n", smp_active_mask);
2733 }
2734
2735 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
2736
2737 void
2738 cpu_send_ipiq(int dcpu)
2739 {
2740         if ((1 << dcpu) & smp_active_mask)
2741                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
2742 }
2743
2744 #if 0   /* single_apic_ipi_passive() not working yet */
2745 /*
2746  * Returns 0 on failure, 1 on success
2747  */
2748 int
2749 cpu_send_ipiq_passive(int dcpu)
2750 {
2751         int r = 0;
2752         if ((1 << dcpu) & smp_active_mask) {
2753                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
2754                                         APIC_DELMODE_FIXED);
2755         }
2756         return(r);
2757 }
2758 #endif
2759
2760 struct mptable_lapic_cbarg1 {
2761         int     cpu_count;
2762         int     ht_fixup;
2763         u_int   ht_apicid_mask;
2764 };
2765
2766 static int
2767 mptable_lapic_pass1_callback(void *xarg, const void *pos, int type)
2768 {
2769         const struct PROCENTRY *ent;
2770         struct mptable_lapic_cbarg1 *arg = xarg;
2771
2772         if (type != 0)
2773                 return 0;
2774         ent = pos;
2775
2776         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
2777                 return 0;
2778
2779         arg->cpu_count++;
2780         if (ent->apic_id < 32) {
2781                 arg->ht_apicid_mask |= 1 << ent->apic_id;
2782         } else if (arg->ht_fixup) {
2783                 kprintf("MPTABLE: lapic id > 32, disable HTT fixup\n");
2784                 arg->ht_fixup = 0;
2785         }
2786         return 0;
2787 }
2788
2789 struct mptable_lapic_cbarg2 {
2790         int     cpu;
2791         int     logical_cpus;
2792         int     found_bsp;
2793 };
2794
2795 static int
2796 mptable_lapic_pass2_callback(void *xarg, const void *pos, int type)
2797 {
2798         const struct PROCENTRY *ent;
2799         struct mptable_lapic_cbarg2 *arg = xarg;
2800
2801         if (type != 0)
2802                 return 0;
2803         ent = pos;
2804
2805         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
2806                 KKASSERT(!arg->found_bsp);
2807                 arg->found_bsp = 1;
2808         }
2809
2810         if (processor_entry(ent, arg->cpu))
2811                 arg->cpu++;
2812
2813         if (arg->logical_cpus) {
2814                 struct PROCENTRY proc;
2815                 int i;
2816
2817                 /*
2818                  * Create fake mptable processor entries
2819                  * and feed them to processor_entry() to
2820                  * enumerate the logical CPUs.
2821                  */
2822                 bzero(&proc, sizeof(proc));
2823                 proc.type = 0;
2824                 proc.cpu_flags = PROCENTRY_FLAG_EN;
2825                 proc.apic_id = ent->apic_id;
2826
2827                 for (i = 1; i < arg->logical_cpus; i++) {
2828                         proc.apic_id++;
2829                         processor_entry(&proc, arg->cpu);
2830                         arg->cpu++;
2831                 }
2832         }
2833         return 0;
2834 }
2835
2836 static void
2837 mptable_lapic_default(void)
2838 {
2839         int ap_apicid, bsp_apicid;
2840
2841         mp_naps = 1; /* exclude BSP */
2842
2843         /* Map local apic before the id field is accessed */
2844         lapic_init(DEFAULT_APIC_BASE);
2845
2846         bsp_apicid = APIC_ID(lapic.id);
2847         ap_apicid = (bsp_apicid == 0) ? 1 : 0;
2848
2849         /* BSP */
2850         mp_set_cpuids(0, bsp_apicid);
2851         /* one and only AP */
2852         mp_set_cpuids(1, ap_apicid);
2853 }
2854
2855 /*
2856  * Configure:
2857  *     cpu_apic_address (common to all CPUs)
2858  *     mp_naps
2859  *     ID_TO_CPU(N), APIC ID to logical CPU table
2860  *     CPU_TO_ID(N), logical CPU to APIC ID table
2861  */
2862 static void
2863 mptable_lapic_enumerate(struct mptable_pos *mpt)
2864 {
2865         struct mptable_lapic_cbarg1 arg1;
2866         struct mptable_lapic_cbarg2 arg2;
2867         mpcth_t cth;
2868         int error, logical_cpus = 0;
2869         vm_offset_t lapic_addr;
2870
2871         KKASSERT(mpt->mp_fps != NULL);
2872
2873         /*
2874          * Check for use of 'default' configuration
2875          */
2876         if (mpt->mp_fps->mpfb1 != 0) {
2877                 mptable_lapic_default();
2878                 return;
2879         }
2880
2881         cth = mpt->mp_cth;
2882         KKASSERT(cth != NULL);
2883
2884         /* Save local apic address */
2885         lapic_addr = (vm_offset_t)cth->apic_address;
2886         KKASSERT(lapic_addr != 0);
2887
2888         /*
2889          * Find out how many CPUs do we have
2890          */
2891         bzero(&arg1, sizeof(arg1));
2892         arg1.ht_fixup = 1; /* Apply ht fixup by default */
2893
2894         error = mptable_iterate_entries(cth,
2895                     mptable_lapic_pass1_callback, &arg1);
2896         if (error)
2897                 panic("mptable_iterate_entries(lapic_pass1) failed\n");
2898         KKASSERT(arg1.cpu_count != 0);
2899
2900         /* See if we need to fixup HT logical CPUs. */
2901         if (arg1.ht_fixup) {
2902                 logical_cpus = mptable_hyperthread_fixup(arg1.ht_apicid_mask,
2903                                                          arg1.cpu_count);
2904                 if (logical_cpus != 0)
2905                         arg1.cpu_count *= logical_cpus;
2906         }
2907         mp_naps = arg1.cpu_count;
2908
2909         /* Qualify the numbers again, after possible HT fixup */
2910         if (mp_naps > MAXCPU) {
2911                 kprintf("Warning: only using %d of %d available CPUs!\n",
2912                         MAXCPU, mp_naps);
2913                 mp_naps = MAXCPU;
2914         }
2915
2916         --mp_naps;      /* subtract the BSP */
2917
2918         /*
2919          * Link logical CPU id to local apic id
2920          */
2921         bzero(&arg2, sizeof(arg2));
2922         arg2.cpu = 1;
2923         arg2.logical_cpus = logical_cpus;
2924
2925         error = mptable_iterate_entries(cth,
2926                     mptable_lapic_pass2_callback, &arg2);
2927         if (error)
2928                 panic("mptable_iterate_entries(lapic_pass2) failed\n");
2929         KKASSERT(arg2.found_bsp);
2930
2931         /* Map local apic */
2932         lapic_init(lapic_addr);
2933 }
2934
2935 static void
2936 mptable_imcr(struct mptable_pos *mpt)
2937 {
2938         /* record whether PIC or virtual-wire mode */
2939         machintr_setvar_simple(MACHINTR_VAR_IMCR_PRESENT,
2940                                mpt->mp_fps->mpfb2 & 0x80);
2941 }
2942
2943 static void
2944 lapic_init(vm_offset_t lapic_addr)
2945 {
2946         /* Local apic is mapped on last page */
2947         SMPpt[NPTEPG - 1] = (pt_entry_t)(PG_V | PG_RW | PG_N |
2948             pmap_get_pgeflag() | (lapic_addr & PG_FRAME));
2949
2950         /* Just for printing */
2951         cpu_apic_address = lapic_addr;
2952 }