299dab1f5b3220587003a219de985344a280d909
[dragonfly.git] / sys / platform / pc32 / i386 / mp_machdep.c
1 /*
2  * Copyright (c) 1996, by Steve Passe
3  * All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer.
10  * 2. The name of the developer may NOT be used to endorse or promote products
11  *    derived from this software without specific prior written permission.
12  *
13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
23  * SUCH DAMAGE.
24  *
25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.36 2005/06/03 23:57:30 dillon Exp $
27  */
28
29 #include "opt_cpu.h"
30
31 #include <sys/param.h>
32 #include <sys/systm.h>
33 #include <sys/kernel.h>
34 #include <sys/sysctl.h>
35 #include <sys/malloc.h>
36 #include <sys/memrange.h>
37 #include <sys/cons.h>   /* cngetc() */
38
39 #include <vm/vm.h>
40 #include <vm/vm_param.h>
41 #include <vm/pmap.h>
42 #include <vm/vm_kern.h>
43 #include <vm/vm_extern.h>
44 #include <sys/lock.h>
45 #include <vm/vm_map.h>
46 #include <sys/user.h>
47 #ifdef GPROF 
48 #include <sys/gmon.h>
49 #endif
50
51 #include <machine/smptests.h>
52 #include <machine/smp.h>
53 #include <machine/apicreg.h>
54 #include <machine/atomic.h>
55 #include <machine/cpufunc.h>
56 #include <machine/mpapic.h>
57 #include <machine/psl.h>
58 #include <machine/segments.h>
59 #include <machine/smptests.h>   /** TEST_DEFAULT_CONFIG, TEST_TEST1 */
60 #include <machine/tss.h>
61 #include <machine/specialreg.h>
62 #include <machine/globaldata.h>
63
64 #if defined(APIC_IO)
65 #include <machine/md_var.h>             /* setidt() */
66 #include <i386/isa/icu.h>               /* IPIs */
67 #include <i386/isa/intr_machdep.h>      /* IPIs */
68 #endif  /* APIC_IO */
69
70 #if defined(TEST_DEFAULT_CONFIG)
71 #define MPFPS_MPFB1     TEST_DEFAULT_CONFIG
72 #else
73 #define MPFPS_MPFB1     mpfps->mpfb1
74 #endif  /* TEST_DEFAULT_CONFIG */
75
76 #define WARMBOOT_TARGET         0
77 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
78 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
79
80 #define BIOS_BASE               (0xf0000)
81 #define BIOS_SIZE               (0x10000)
82 #define BIOS_COUNT              (BIOS_SIZE/4)
83
84 #define CMOS_REG                (0x70)
85 #define CMOS_DATA               (0x71)
86 #define BIOS_RESET              (0x0f)
87 #define BIOS_WARM               (0x0a)
88
89 #define PROCENTRY_FLAG_EN       0x01
90 #define PROCENTRY_FLAG_BP       0x02
91 #define IOAPICENTRY_FLAG_EN     0x01
92
93
94 /* MP Floating Pointer Structure */
95 typedef struct MPFPS {
96         char    signature[4];
97         void   *pap;
98         u_char  length;
99         u_char  spec_rev;
100         u_char  checksum;
101         u_char  mpfb1;
102         u_char  mpfb2;
103         u_char  mpfb3;
104         u_char  mpfb4;
105         u_char  mpfb5;
106 }      *mpfps_t;
107
108 /* MP Configuration Table Header */
109 typedef struct MPCTH {
110         char    signature[4];
111         u_short base_table_length;
112         u_char  spec_rev;
113         u_char  checksum;
114         u_char  oem_id[8];
115         u_char  product_id[12];
116         void   *oem_table_pointer;
117         u_short oem_table_size;
118         u_short entry_count;
119         void   *apic_address;
120         u_short extended_table_length;
121         u_char  extended_table_checksum;
122         u_char  reserved;
123 }      *mpcth_t;
124
125
126 typedef struct PROCENTRY {
127         u_char  type;
128         u_char  apic_id;
129         u_char  apic_version;
130         u_char  cpu_flags;
131         u_long  cpu_signature;
132         u_long  feature_flags;
133         u_long  reserved1;
134         u_long  reserved2;
135 }      *proc_entry_ptr;
136
137 typedef struct BUSENTRY {
138         u_char  type;
139         u_char  bus_id;
140         char    bus_type[6];
141 }      *bus_entry_ptr;
142
143 typedef struct IOAPICENTRY {
144         u_char  type;
145         u_char  apic_id;
146         u_char  apic_version;
147         u_char  apic_flags;
148         void   *apic_address;
149 }      *io_apic_entry_ptr;
150
151 typedef struct INTENTRY {
152         u_char  type;
153         u_char  int_type;
154         u_short int_flags;
155         u_char  src_bus_id;
156         u_char  src_bus_irq;
157         u_char  dst_apic_id;
158         u_char  dst_apic_int;
159 }      *int_entry_ptr;
160
161 /* descriptions of MP basetable entries */
162 typedef struct BASETABLE_ENTRY {
163         u_char  type;
164         u_char  length;
165         char    name[16];
166 }       basetable_entry;
167
168 /*
169  * this code MUST be enabled here and in mpboot.s.
170  * it follows the very early stages of AP boot by placing values in CMOS ram.
171  * it NORMALLY will never be needed and thus the primitive method for enabling.
172  *
173  */
174 #if defined(CHECK_POINTS)
175 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
176 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
177
178 #define CHECK_INIT(D);                          \
179         CHECK_WRITE(0x34, (D));                 \
180         CHECK_WRITE(0x35, (D));                 \
181         CHECK_WRITE(0x36, (D));                 \
182         CHECK_WRITE(0x37, (D));                 \
183         CHECK_WRITE(0x38, (D));                 \
184         CHECK_WRITE(0x39, (D));
185
186 #define CHECK_PRINT(S);                         \
187         printf("%s: %d, %d, %d, %d, %d, %d\n",  \
188            (S),                                 \
189            CHECK_READ(0x34),                    \
190            CHECK_READ(0x35),                    \
191            CHECK_READ(0x36),                    \
192            CHECK_READ(0x37),                    \
193            CHECK_READ(0x38),                    \
194            CHECK_READ(0x39));
195
196 #else                           /* CHECK_POINTS */
197
198 #define CHECK_INIT(D)
199 #define CHECK_PRINT(S)
200
201 #endif                          /* CHECK_POINTS */
202
203 /*
204  * Values to send to the POST hardware.
205  */
206 #define MP_BOOTADDRESS_POST     0x10
207 #define MP_PROBE_POST           0x11
208 #define MPTABLE_PASS1_POST      0x12
209
210 #define MP_START_POST           0x13
211 #define MP_ENABLE_POST          0x14
212 #define MPTABLE_PASS2_POST      0x15
213
214 #define START_ALL_APS_POST      0x16
215 #define INSTALL_AP_TRAMP_POST   0x17
216 #define START_AP_POST           0x18
217
218 #define MP_ANNOUNCE_POST        0x19
219
220 static int need_hyperthreading_fixup;
221 static u_int logical_cpus;
222 u_int   logical_cpus_mask;
223
224 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
225 int     current_postcode;
226
227 /** XXX FIXME: what system files declare these??? */
228 extern struct region_descriptor r_gdt, r_idt;
229
230 int     bsp_apic_ready = 0;     /* flags useability of BSP apic */
231 int     mp_naps;                /* # of Applications processors */
232 int     mp_nbusses;             /* # of busses */
233 int     mp_napics;              /* # of IO APICs */
234 int     boot_cpu_id;            /* designated BSP */
235 vm_offset_t cpu_apic_address;
236 vm_offset_t io_apic_address[NAPICID];   /* NAPICID is more than enough */
237 extern  int nkpt;
238
239 u_int32_t cpu_apic_versions[MAXCPU];
240 u_int32_t *io_apic_versions;
241
242 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
243
244 #ifdef APIC_INTR_REORDER
245 struct {
246         volatile int *location;
247         int bit;
248 } apic_isrbit_location[32];
249 #endif
250
251
252 /*
253  * APIC ID logical/physical mapping structures.
254  * We oversize these to simplify boot-time config.
255  */
256 int     cpu_num_to_apic_id[NAPICID];
257 int     io_num_to_apic_id[NAPICID];
258 int     apic_id_to_logical[NAPICID];
259
260 /* AP uses this during bootstrap.  Do not staticize.  */
261 char *bootSTK;
262 static int bootAP;
263
264 /* Hotwire a 0->4MB V==P mapping */
265 extern pt_entry_t *KPTphys;
266
267 /* SMP page table page */
268 extern pt_entry_t *SMPpt;
269
270 struct pcb stoppcbs[MAXCPU];
271
272 /*
273  * Local data and functions.
274  */
275
276 static int      mp_capable;
277 static u_int    boot_address;
278 static u_int    base_memory;
279 static int      mp_finish;
280
281 static int      picmode;                /* 0: virtual wire mode, 1: PIC mode */
282 static mpfps_t  mpfps;
283 static int      search_for_sig(u_int32_t target, int count);
284 static void     mp_enable(u_int boot_addr);
285
286 static void     mptable_hyperthread_fixup(u_int id_mask);
287 static void     mptable_pass1(void);
288 static int      mptable_pass2(void);
289 static void     default_mp_table(int type);
290 static void     fix_mp_table(void);
291 static void     setup_apic_irq_mapping(void);
292 static int      start_all_aps(u_int boot_addr);
293 static void     install_ap_tramp(u_int boot_addr);
294 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr);
295 static int      apic_int_is_bus_type(int intr, int bus_type);
296
297 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
298 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
299 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
300
301 /*
302  * Calculate usable address in base memory for AP trampoline code.
303  */
304 u_int
305 mp_bootaddress(u_int basemem)
306 {
307         POSTCODE(MP_BOOTADDRESS_POST);
308
309         base_memory = basemem * 1024;   /* convert to bytes */
310
311         boot_address = base_memory & ~0xfff;    /* round down to 4k boundary */
312         if ((base_memory - boot_address) < bootMP_size)
313                 boot_address -= 4096;   /* not enough, lower by 4k */
314
315         return boot_address;
316 }
317
318
319 /*
320  * Look for an Intel MP spec table (ie, SMP capable hardware).
321  */
322 int
323 mp_probe(void)
324 {
325         int     x;
326         u_long  segment;
327         u_int32_t target;
328
329         POSTCODE(MP_PROBE_POST);
330
331         /* see if EBDA exists */
332         if ((segment = (u_long) * (u_short *) (KERNBASE + 0x40e)) != 0) {
333                 /* search first 1K of EBDA */
334                 target = (u_int32_t) (segment << 4);
335                 if ((x = search_for_sig(target, 1024 / 4)) >= 0)
336                         goto found;
337         } else {
338                 /* last 1K of base memory, effective 'top of base' passed in */
339                 target = (u_int32_t) (base_memory - 0x400);
340                 if ((x = search_for_sig(target, 1024 / 4)) >= 0)
341                         goto found;
342         }
343
344         /* search the BIOS */
345         target = (u_int32_t) BIOS_BASE;
346         if ((x = search_for_sig(target, BIOS_COUNT)) >= 0)
347                 goto found;
348
349         /* nothing found */
350         mpfps = (mpfps_t)0;
351         mp_capable = 0;
352         return 0;
353
354 found:
355         /* calculate needed resources */
356         mpfps = (mpfps_t)x;
357         mptable_pass1();
358
359         /* flag fact that we are running multiple processors */
360         mp_capable = 1;
361         return 1;
362 }
363
364
365 /*
366  * Startup the SMP processors.
367  */
368 void
369 mp_start(void)
370 {
371         POSTCODE(MP_START_POST);
372
373         /* look for MP capable motherboard */
374         if (mp_capable)
375                 mp_enable(boot_address);
376         else
377                 panic("MP hardware not found!");
378 }
379
380
381 /*
382  * Print various information about the SMP system hardware and setup.
383  */
384 void
385 mp_announce(void)
386 {
387         int     x;
388
389         POSTCODE(MP_ANNOUNCE_POST);
390
391         printf("DragonFly/MP: Multiprocessor motherboard\n");
392         printf(" cpu0 (BSP): apic id: %2d", CPU_TO_ID(0));
393         printf(", version: 0x%08x", cpu_apic_versions[0]);
394         printf(", at 0x%08x\n", cpu_apic_address);
395         for (x = 1; x <= mp_naps; ++x) {
396                 printf(" cpu%d (AP):  apic id: %2d", x, CPU_TO_ID(x));
397                 printf(", version: 0x%08x", cpu_apic_versions[x]);
398                 printf(", at 0x%08x\n", cpu_apic_address);
399         }
400
401 #if defined(APIC_IO)
402         for (x = 0; x < mp_napics; ++x) {
403                 printf(" io%d (APIC): apic id: %2d", x, IO_TO_ID(x));
404                 printf(", version: 0x%08x", io_apic_versions[x]);
405                 printf(", at 0x%08x\n", io_apic_address[x]);
406         }
407 #else
408         printf(" Warning: APIC I/O disabled\n");
409 #endif  /* APIC_IO */
410 }
411
412 /*
413  * AP cpu's call this to sync up protected mode.
414  *
415  * WARNING!  We must ensure that the cpu is sufficiently initialized to
416  * be able to use to the FP for our optimized bzero/bcopy code before
417  * we enter more mainstream C code.
418  */
419 void
420 init_secondary(void)
421 {
422         int     gsel_tss;
423         int     x, myid = bootAP;
424         u_int   cr0;
425         struct mdglobaldata *md;
426         struct privatespace *ps;
427
428         ps = &CPU_prvspace[myid];
429
430         gdt_segs[GPRIV_SEL].ssd_base = (int)ps;
431         gdt_segs[GPROC0_SEL].ssd_base =
432                 (int) &ps->mdglobaldata.gd_common_tss;
433         ps->mdglobaldata.mi.gd_prvspace = ps;
434
435         for (x = 0; x < NGDT; x++) {
436                 ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x].sd);
437         }
438
439         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
440         r_gdt.rd_base = (int) &gdt[myid * NGDT];
441         lgdt(&r_gdt);                   /* does magic intra-segment return */
442
443         lidt(&r_idt);
444
445         lldt(_default_ldt);
446         mdcpu->gd_currentldt = _default_ldt;
447
448         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
449         gdt[myid * NGDT + GPROC0_SEL].sd.sd_type = SDT_SYS386TSS;
450
451         md = mdcpu;     /* loaded through %fs:0 (mdglobaldata.mi.gd_prvspace)*/
452
453         md->gd_common_tss.tss_esp0 = 0; /* not used until after switch */
454         md->gd_common_tss.tss_ss0 = GSEL(GDATA_SEL, SEL_KPL);
455         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
456         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL].sd;
457         md->gd_common_tssd = *md->gd_tss_gdt;
458         ltr(gsel_tss);
459
460         /*
461          * Set to a known state:
462          * Set by mpboot.s: CR0_PG, CR0_PE
463          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
464          */
465         cr0 = rcr0();
466         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
467         load_cr0(cr0);
468         pmap_set_opt();         /* PSE/4MB pages, etc */
469
470         /* set up CPU registers and state */
471         cpu_setregs();
472
473         /* set up FPU state on the AP */
474         npxinit(__INITIAL_NPXCW__);
475
476         /* set up SSE registers */
477         enable_sse();
478 }
479
480
481 #if defined(APIC_IO)
482 /*
483  * Final configuration of the BSP's local APIC:
484  *  - disable 'pic mode'.
485  *  - disable 'virtual wire mode'.
486  *  - enable NMI.
487  */
488 void
489 bsp_apic_configure(void)
490 {
491         u_char          byte;
492         u_int32_t       temp;
493
494         /* leave 'pic mode' if necessary */
495         if (picmode) {
496                 outb(0x22, 0x70);       /* select IMCR */
497                 byte = inb(0x23);       /* current contents */
498                 byte |= 0x01;           /* mask external INTR */
499                 outb(0x23, byte);       /* disconnect 8259s/NMI */
500         }
501
502         /* mask lint0 (the 8259 'virtual wire' connection) */
503         temp = lapic.lvt_lint0;
504         temp |= APIC_LVT_M;             /* set the mask */
505         lapic.lvt_lint0 = temp;
506
507         /* setup lint1 to handle NMI */
508         temp = lapic.lvt_lint1;
509         temp &= ~APIC_LVT_M;            /* clear the mask */
510         lapic.lvt_lint1 = temp;
511
512         if (bootverbose)
513                 apic_dump("bsp_apic_configure()");
514 }
515 #endif  /* APIC_IO */
516
517
518 /*******************************************************************
519  * local functions and data
520  */
521
522 /*
523  * start the SMP system
524  */
525 static void
526 mp_enable(u_int boot_addr)
527 {
528         int     x;
529 #if defined(APIC_IO)
530         int     apic;
531         u_int   ux;
532 #endif  /* APIC_IO */
533
534         POSTCODE(MP_ENABLE_POST);
535
536         /* turn on 4MB of V == P addressing so we can get to MP table */
537         *(int *)PTD = PG_V | PG_RW | ((uintptr_t)(void *)KPTphys & PG_FRAME);
538         cpu_invltlb();
539
540         /* examine the MP table for needed info, uses physical addresses */
541         x = mptable_pass2();
542
543         *(int *)PTD = 0;
544         cpu_invltlb();
545
546         /* can't process default configs till the CPU APIC is pmapped */
547         if (x)
548                 default_mp_table(x);
549
550         /* post scan cleanup */
551         fix_mp_table();
552         setup_apic_irq_mapping();
553
554 #if defined(APIC_IO)
555
556         /* fill the LOGICAL io_apic_versions table */
557         for (apic = 0; apic < mp_napics; ++apic) {
558                 ux = io_apic_read(apic, IOAPIC_VER);
559                 io_apic_versions[apic] = ux;
560                 io_apic_set_id(apic, IO_TO_ID(apic));
561         }
562
563         /* program each IO APIC in the system */
564         for (apic = 0; apic < mp_napics; ++apic)
565                 if (io_apic_setup(apic) < 0)
566                         panic("IO APIC setup failure");
567
568         /* install a 'Spurious INTerrupt' vector */
569         setidt(XSPURIOUSINT_OFFSET, Xspuriousint,
570                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
571
572         /* install an inter-CPU IPI for TLB invalidation */
573         setidt(XINVLTLB_OFFSET, Xinvltlb,
574                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
575
576         /* install an inter-CPU IPI for IPIQ messaging */
577         setidt(XIPIQ_OFFSET, Xipiq,
578                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
579         
580         /* install an inter-CPU IPI for all-CPU rendezvous */
581         setidt(XRENDEZVOUS_OFFSET, Xrendezvous,
582                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
583
584         /* install an inter-CPU IPI for CPU stop/restart */
585         setidt(XCPUSTOP_OFFSET, Xcpustop,
586                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
587
588 #if defined(TEST_TEST1)
589         /* install a "fake hardware INTerrupt" vector */
590         setidt(XTEST1_OFFSET, Xtest1,
591                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
592 #endif  /** TEST_TEST1 */
593
594 #endif  /* APIC_IO */
595
596         /* start each Application Processor */
597         start_all_aps(boot_addr);
598 }
599
600
601 /*
602  * look for the MP spec signature
603  */
604
605 /* string defined by the Intel MP Spec as identifying the MP table */
606 #define MP_SIG          0x5f504d5f      /* _MP_ */
607 #define NEXT(X)         ((X) += 4)
608 static int
609 search_for_sig(u_int32_t target, int count)
610 {
611         int     x;
612         u_int32_t *addr = (u_int32_t *) (KERNBASE + target);
613
614         for (x = 0; x < count; NEXT(x))
615                 if (addr[x] == MP_SIG)
616                         /* make array index a byte index */
617                         return (target + (x * sizeof(u_int32_t)));
618
619         return -1;
620 }
621
622
623 static basetable_entry basetable_entry_types[] =
624 {
625         {0, 20, "Processor"},
626         {1, 8, "Bus"},
627         {2, 8, "I/O APIC"},
628         {3, 8, "I/O INT"},
629         {4, 8, "Local INT"}
630 };
631
632 typedef struct BUSDATA {
633         u_char  bus_id;
634         enum busTypes bus_type;
635 }       bus_datum;
636
637 typedef struct INTDATA {
638         u_char  int_type;
639         u_short int_flags;
640         u_char  src_bus_id;
641         u_char  src_bus_irq;
642         u_char  dst_apic_id;
643         u_char  dst_apic_int;
644         u_char  int_vector;
645 }       io_int, local_int;
646
647 typedef struct BUSTYPENAME {
648         u_char  type;
649         char    name[7];
650 }       bus_type_name;
651
652 static bus_type_name bus_type_table[] =
653 {
654         {CBUS, "CBUS"},
655         {CBUSII, "CBUSII"},
656         {EISA, "EISA"},
657         {MCA, "MCA"},
658         {UNKNOWN_BUSTYPE, "---"},
659         {ISA, "ISA"},
660         {MCA, "MCA"},
661         {UNKNOWN_BUSTYPE, "---"},
662         {UNKNOWN_BUSTYPE, "---"},
663         {UNKNOWN_BUSTYPE, "---"},
664         {UNKNOWN_BUSTYPE, "---"},
665         {UNKNOWN_BUSTYPE, "---"},
666         {PCI, "PCI"},
667         {UNKNOWN_BUSTYPE, "---"},
668         {UNKNOWN_BUSTYPE, "---"},
669         {UNKNOWN_BUSTYPE, "---"},
670         {UNKNOWN_BUSTYPE, "---"},
671         {XPRESS, "XPRESS"},
672         {UNKNOWN_BUSTYPE, "---"}
673 };
674 /* from MP spec v1.4, table 5-1 */
675 static int default_data[7][5] =
676 {
677 /*   nbus, id0, type0, id1, type1 */
678         {1, 0, ISA, 255, 255},
679         {1, 0, EISA, 255, 255},
680         {1, 0, EISA, 255, 255},
681         {1, 0, MCA, 255, 255},
682         {2, 0, ISA, 1, PCI},
683         {2, 0, EISA, 1, PCI},
684         {2, 0, MCA, 1, PCI}
685 };
686
687
688 /* the bus data */
689 static bus_datum *bus_data;
690
691 /* the IO INT data, one entry per possible APIC INTerrupt */
692 static io_int  *io_apic_ints;
693
694 static int nintrs;
695
696 static int processor_entry      (proc_entry_ptr entry, int cpu);
697 static int bus_entry            (bus_entry_ptr entry, int bus);
698 static int io_apic_entry        (io_apic_entry_ptr entry, int apic);
699 static int int_entry            (int_entry_ptr entry, int intr);
700 static int lookup_bus_type      (char *name);
701
702
703 /*
704  * 1st pass on motherboard's Intel MP specification table.
705  *
706  * initializes:
707  *      ncpus = 1
708  *
709  * determines:
710  *      cpu_apic_address (common to all CPUs)
711  *      io_apic_address[N]
712  *      mp_naps
713  *      mp_nbusses
714  *      mp_napics
715  *      nintrs
716  */
717 static void
718 mptable_pass1(void)
719 {
720         int     x;
721         mpcth_t cth;
722         int     totalSize;
723         void*   position;
724         int     count;
725         int     type;
726         u_int   id_mask;
727
728         POSTCODE(MPTABLE_PASS1_POST);
729
730         /* clear various tables */
731         for (x = 0; x < NAPICID; ++x) {
732                 io_apic_address[x] = ~0;        /* IO APIC address table */
733         }
734
735         /* init everything to empty */
736         mp_naps = 0;
737         mp_nbusses = 0;
738         mp_napics = 0;
739         nintrs = 0;
740         id_mask = 0;
741
742         /* check for use of 'default' configuration */
743         if (MPFPS_MPFB1 != 0) {
744                 /* use default addresses */
745                 cpu_apic_address = DEFAULT_APIC_BASE;
746                 io_apic_address[0] = DEFAULT_IO_APIC_BASE;
747
748                 /* fill in with defaults */
749                 mp_naps = 2;            /* includes BSP */
750                 mp_nbusses = default_data[MPFPS_MPFB1 - 1][0];
751 #if defined(APIC_IO)
752                 mp_napics = 1;
753                 nintrs = 16;
754 #endif  /* APIC_IO */
755         }
756         else {
757                 if ((cth = mpfps->pap) == 0)
758                         panic("MP Configuration Table Header MISSING!");
759
760                 cpu_apic_address = (vm_offset_t) cth->apic_address;
761
762                 /* walk the table, recording info of interest */
763                 totalSize = cth->base_table_length - sizeof(struct MPCTH);
764                 position = (u_char *) cth + sizeof(struct MPCTH);
765                 count = cth->entry_count;
766
767                 while (count--) {
768                         switch (type = *(u_char *) position) {
769                         case 0: /* processor_entry */
770                                 if (((proc_entry_ptr)position)->cpu_flags
771                                     & PROCENTRY_FLAG_EN) {
772                                         ++mp_naps;
773                                         id_mask |= 1 <<
774                                             ((proc_entry_ptr)position)->apic_id;
775                                 }
776                                 break;
777                         case 1: /* bus_entry */
778                                 ++mp_nbusses;
779                                 break;
780                         case 2: /* io_apic_entry */
781                                 if (((io_apic_entry_ptr)position)->apic_flags
782                                         & IOAPICENTRY_FLAG_EN)
783                                         io_apic_address[mp_napics++] =
784                                             (vm_offset_t)((io_apic_entry_ptr)
785                                                 position)->apic_address;
786                                 break;
787                         case 3: /* int_entry */
788                                 ++nintrs;
789                                 break;
790                         case 4: /* int_entry */
791                                 break;
792                         default:
793                                 panic("mpfps Base Table HOSED!");
794                                 /* NOTREACHED */
795                         }
796
797                         totalSize -= basetable_entry_types[type].length;
798                         position = (uint8_t *)position +
799                             basetable_entry_types[type].length;
800                 }
801         }
802
803         /* qualify the numbers */
804         if (mp_naps > MAXCPU) {
805                 printf("Warning: only using %d of %d available CPUs!\n",
806                         MAXCPU, mp_naps);
807                 mp_naps = MAXCPU;
808         }
809
810         /* See if we need to fixup HT logical CPUs. */
811         mptable_hyperthread_fixup(id_mask);
812         
813         /*
814          * Count the BSP.
815          * This is also used as a counter while starting the APs.
816          */
817         ncpus = 1;
818
819         --mp_naps;      /* subtract the BSP */
820 }
821
822
823 /*
824  * 2nd pass on motherboard's Intel MP specification table.
825  *
826  * sets:
827  *      boot_cpu_id
828  *      ID_TO_IO(N), phy APIC ID to log CPU/IO table
829  *      CPU_TO_ID(N), logical CPU to APIC ID table
830  *      IO_TO_ID(N), logical IO to APIC ID table
831  *      bus_data[N]
832  *      io_apic_ints[N]
833  */
834 static int
835 mptable_pass2(void)
836 {
837         struct PROCENTRY proc;
838         int     x;
839         mpcth_t cth;
840         int     totalSize;
841         void*   position;
842         int     count;
843         int     type;
844         int     apic, bus, cpu, intr;
845         int     i, j;
846         int     pgeflag;
847
848         POSTCODE(MPTABLE_PASS2_POST);
849
850         /* Initialize fake proc entry for use with HT fixup. */
851         bzero(&proc, sizeof(proc));
852         proc.type = 0;
853         proc.cpu_flags = PROCENTRY_FLAG_EN;
854
855         pgeflag = 0;            /* XXX - Not used under SMP yet.  */
856
857         MALLOC(io_apic_versions, u_int32_t *, sizeof(u_int32_t) * mp_napics,
858             M_DEVBUF, M_WAITOK);
859         MALLOC(ioapic, volatile ioapic_t **, sizeof(ioapic_t *) * mp_napics,
860             M_DEVBUF, M_WAITOK);
861         MALLOC(io_apic_ints, io_int *, sizeof(io_int) * (nintrs + 1),
862             M_DEVBUF, M_WAITOK);
863         MALLOC(bus_data, bus_datum *, sizeof(bus_datum) * mp_nbusses,
864             M_DEVBUF, M_WAITOK);
865
866         bzero(ioapic, sizeof(ioapic_t *) * mp_napics);
867
868         for (i = 0; i < mp_napics; i++) {
869                 for (j = 0; j < mp_napics; j++) {
870                         /* same page frame as a previous IO apic? */
871                         if (((vm_offset_t)SMPpt[NPTEPG-2-j] & PG_FRAME) ==
872                             (io_apic_address[i] & PG_FRAME)) {
873                                 ioapic[i] = (ioapic_t *)((u_int)CPU_prvspace
874                                         + (NPTEPG-2-j) * PAGE_SIZE
875                                         + (io_apic_address[i] & PAGE_MASK));
876                                 break;
877                         }
878                         /* use this slot if available */
879                         if (((vm_offset_t)SMPpt[NPTEPG-2-j] & PG_FRAME) == 0) {
880                                 SMPpt[NPTEPG-2-j] = (pt_entry_t)(PG_V | PG_RW |
881                                     pgeflag | (io_apic_address[i] & PG_FRAME));
882                                 ioapic[i] = (ioapic_t *)((u_int)CPU_prvspace
883                                         + (NPTEPG-2-j) * PAGE_SIZE
884                                         + (io_apic_address[i] & PAGE_MASK));
885                                 break;
886                         }
887                 }
888         }
889
890         /* clear various tables */
891         for (x = 0; x < NAPICID; ++x) {
892                 ID_TO_IO(x) = -1;       /* phy APIC ID to log CPU/IO table */
893                 CPU_TO_ID(x) = -1;      /* logical CPU to APIC ID table */
894                 IO_TO_ID(x) = -1;       /* logical IO to APIC ID table */
895         }
896
897         /* clear bus data table */
898         for (x = 0; x < mp_nbusses; ++x)
899                 bus_data[x].bus_id = 0xff;
900
901         /* clear IO APIC INT table */
902         for (x = 0; x < (nintrs + 1); ++x) {
903                 io_apic_ints[x].int_type = 0xff;
904                 io_apic_ints[x].int_vector = 0xff;
905         }
906
907         /* setup the cpu/apic mapping arrays */
908         boot_cpu_id = -1;
909
910         /* record whether PIC or virtual-wire mode */
911         picmode = (mpfps->mpfb2 & 0x80) ? 1 : 0;
912
913         /* check for use of 'default' configuration */
914         if (MPFPS_MPFB1 != 0)
915                 return MPFPS_MPFB1;     /* return default configuration type */
916
917         if ((cth = mpfps->pap) == 0)
918                 panic("MP Configuration Table Header MISSING!");
919
920         /* walk the table, recording info of interest */
921         totalSize = cth->base_table_length - sizeof(struct MPCTH);
922         position = (u_char *) cth + sizeof(struct MPCTH);
923         count = cth->entry_count;
924         apic = bus = intr = 0;
925         cpu = 1;                                /* pre-count the BSP */
926
927         while (count--) {
928                 switch (type = *(u_char *) position) {
929                 case 0:
930                         if (processor_entry(position, cpu))
931                                 ++cpu;
932
933                         if (need_hyperthreading_fixup) {
934                                 /*
935                                  * Create fake mptable processor entries
936                                  * and feed them to processor_entry() to
937                                  * enumerate the logical CPUs.
938                                  */
939                                 proc.apic_id = ((proc_entry_ptr)position)->apic_id;
940                                 for (i = 1; i < logical_cpus; i++) {
941                                         proc.apic_id++;
942                                         (void)processor_entry(&proc, cpu);
943                                         logical_cpus_mask |= (1 << cpu);
944                                         cpu++;
945                                 }
946                         }
947                         break;
948                 case 1:
949                         if (bus_entry(position, bus))
950                                 ++bus;
951                         break;
952                 case 2:
953                         if (io_apic_entry(position, apic))
954                                 ++apic;
955                         break;
956                 case 3:
957                         if (int_entry(position, intr))
958                                 ++intr;
959                         break;
960                 case 4:
961                         /* int_entry(position); */
962                         break;
963                 default:
964                         panic("mpfps Base Table HOSED!");
965                         /* NOTREACHED */
966                 }
967
968                 totalSize -= basetable_entry_types[type].length;
969                 position = (uint8_t *)position + basetable_entry_types[type].length;
970         }
971
972         if (boot_cpu_id == -1)
973                 panic("NO BSP found!");
974
975         /* report fact that its NOT a default configuration */
976         return 0;
977 }
978
979 /*
980  * Check if we should perform a hyperthreading "fix-up" to
981  * enumerate any logical CPU's that aren't already listed
982  * in the table.
983  *
984  * XXX: We assume that all of the physical CPUs in the
985  * system have the same number of logical CPUs.
986  *
987  * XXX: We assume that APIC ID's are allocated such that
988  * the APIC ID's for a physical processor are aligned
989  * with the number of logical CPU's in the processor.
990  */
991 static void
992 mptable_hyperthread_fixup(u_int id_mask)
993 {
994         u_int i, id;
995
996         /* Nothing to do if there is no HTT support. */
997         if ((cpu_feature & CPUID_HTT) == 0)
998                 return;
999         logical_cpus = (cpu_procinfo & CPUID_HTT_CORES) >> 16;
1000         if (logical_cpus <= 1)
1001                 return;
1002
1003         /*
1004          * For each APIC ID of a CPU that is set in the mask,
1005          * scan the other candidate APIC ID's for this
1006          * physical processor.  If any of those ID's are
1007          * already in the table, then kill the fixup.
1008          */
1009         for (id = 0; id <= MAXCPU; id++) {
1010                 if ((id_mask & 1 << id) == 0)
1011                         continue;
1012                 /* First, make sure we are on a logical_cpus boundary. */
1013                 if (id % logical_cpus != 0)
1014                         return;
1015                 for (i = id + 1; i < id + logical_cpus; i++)
1016                         if ((id_mask & 1 << i) != 0)
1017                                 return;
1018         }
1019
1020         /*
1021          * Ok, the ID's checked out, so enable the fixup.  We have to fixup
1022          * mp_naps right now.
1023          */
1024         need_hyperthreading_fixup = 1;
1025         mp_naps *= logical_cpus;
1026 }
1027
1028 void
1029 assign_apic_irq(int apic, int intpin, int irq)
1030 {
1031         int x;
1032         
1033         if (int_to_apicintpin[irq].ioapic != -1)
1034                 panic("assign_apic_irq: inconsistent table");
1035         
1036         int_to_apicintpin[irq].ioapic = apic;
1037         int_to_apicintpin[irq].int_pin = intpin;
1038         int_to_apicintpin[irq].apic_address = ioapic[apic];
1039         int_to_apicintpin[irq].redirindex = IOAPIC_REDTBL + 2 * intpin;
1040         
1041         for (x = 0; x < nintrs; x++) {
1042                 if ((io_apic_ints[x].int_type == 0 || 
1043                      io_apic_ints[x].int_type == 3) &&
1044                     io_apic_ints[x].int_vector == 0xff &&
1045                     io_apic_ints[x].dst_apic_id == IO_TO_ID(apic) &&
1046                     io_apic_ints[x].dst_apic_int == intpin)
1047                         io_apic_ints[x].int_vector = irq;
1048         }
1049 }
1050
1051 void
1052 revoke_apic_irq(int irq)
1053 {
1054         int x;
1055         int oldapic;
1056         int oldintpin;
1057         
1058         if (int_to_apicintpin[irq].ioapic == -1)
1059                 panic("revoke_apic_irq: inconsistent table");
1060         
1061         oldapic = int_to_apicintpin[irq].ioapic;
1062         oldintpin = int_to_apicintpin[irq].int_pin;
1063
1064         int_to_apicintpin[irq].ioapic = -1;
1065         int_to_apicintpin[irq].int_pin = 0;
1066         int_to_apicintpin[irq].apic_address = NULL;
1067         int_to_apicintpin[irq].redirindex = 0;
1068         
1069         for (x = 0; x < nintrs; x++) {
1070                 if ((io_apic_ints[x].int_type == 0 || 
1071                      io_apic_ints[x].int_type == 3) &&
1072                     io_apic_ints[x].int_vector != 0xff &&
1073                     io_apic_ints[x].dst_apic_id == IO_TO_ID(oldapic) &&
1074                     io_apic_ints[x].dst_apic_int == oldintpin)
1075                         io_apic_ints[x].int_vector = 0xff;
1076         }
1077 }
1078
1079
1080 static void
1081 allocate_apic_irq(int intr)
1082 {
1083         int apic;
1084         int intpin;
1085         int irq;
1086         
1087         if (io_apic_ints[intr].int_vector != 0xff)
1088                 return;         /* Interrupt handler already assigned */
1089         
1090         if (io_apic_ints[intr].int_type != 0 &&
1091             (io_apic_ints[intr].int_type != 3 ||
1092              (io_apic_ints[intr].dst_apic_id == IO_TO_ID(0) &&
1093               io_apic_ints[intr].dst_apic_int == 0)))
1094                 return;         /* Not INT or ExtInt on != (0, 0) */
1095         
1096         irq = 0;
1097         while (irq < APIC_INTMAPSIZE &&
1098                int_to_apicintpin[irq].ioapic != -1)
1099                 irq++;
1100         
1101         if (irq >= APIC_INTMAPSIZE)
1102                 return;         /* No free interrupt handlers */
1103         
1104         apic = ID_TO_IO(io_apic_ints[intr].dst_apic_id);
1105         intpin = io_apic_ints[intr].dst_apic_int;
1106         
1107         assign_apic_irq(apic, intpin, irq);
1108         io_apic_setup_intpin(apic, intpin);
1109 }
1110
1111
1112 static void
1113 swap_apic_id(int apic, int oldid, int newid)
1114 {
1115         int x;
1116         int oapic;
1117         
1118
1119         if (oldid == newid)
1120                 return;                 /* Nothing to do */
1121         
1122         printf("Changing APIC ID for IO APIC #%d from %d to %d in MP table\n",
1123                apic, oldid, newid);
1124         
1125         /* Swap physical APIC IDs in interrupt entries */
1126         for (x = 0; x < nintrs; x++) {
1127                 if (io_apic_ints[x].dst_apic_id == oldid)
1128                         io_apic_ints[x].dst_apic_id = newid;
1129                 else if (io_apic_ints[x].dst_apic_id == newid)
1130                         io_apic_ints[x].dst_apic_id = oldid;
1131         }
1132         
1133         /* Swap physical APIC IDs in IO_TO_ID mappings */
1134         for (oapic = 0; oapic < mp_napics; oapic++)
1135                 if (IO_TO_ID(oapic) == newid)
1136                         break;
1137         
1138         if (oapic < mp_napics) {
1139                 printf("Changing APIC ID for IO APIC #%d from "
1140                        "%d to %d in MP table\n",
1141                        oapic, newid, oldid);
1142                 IO_TO_ID(oapic) = oldid;
1143         }
1144         IO_TO_ID(apic) = newid;
1145 }
1146
1147
1148 static void
1149 fix_id_to_io_mapping(void)
1150 {
1151         int x;
1152
1153         for (x = 0; x < NAPICID; x++)
1154                 ID_TO_IO(x) = -1;
1155         
1156         for (x = 0; x <= mp_naps; x++)
1157                 if (CPU_TO_ID(x) < NAPICID)
1158                         ID_TO_IO(CPU_TO_ID(x)) = x;
1159         
1160         for (x = 0; x < mp_napics; x++)
1161                 if (IO_TO_ID(x) < NAPICID)
1162                         ID_TO_IO(IO_TO_ID(x)) = x;
1163 }
1164
1165
1166 static int
1167 first_free_apic_id(void)
1168 {
1169         int freeid, x;
1170         
1171         for (freeid = 0; freeid < NAPICID; freeid++) {
1172                 for (x = 0; x <= mp_naps; x++)
1173                         if (CPU_TO_ID(x) == freeid)
1174                                 break;
1175                 if (x <= mp_naps)
1176                         continue;
1177                 for (x = 0; x < mp_napics; x++)
1178                         if (IO_TO_ID(x) == freeid)
1179                                 break;
1180                 if (x < mp_napics)
1181                         continue;
1182                 return freeid;
1183         }
1184         return freeid;
1185 }
1186
1187
1188 static int
1189 io_apic_id_acceptable(int apic, int id)
1190 {
1191         int cpu;                /* Logical CPU number */
1192         int oapic;              /* Logical IO APIC number for other IO APIC */
1193
1194         if (id >= NAPICID)
1195                 return 0;       /* Out of range */
1196         
1197         for (cpu = 0; cpu <= mp_naps; cpu++)
1198                 if (CPU_TO_ID(cpu) == id)
1199                         return 0;       /* Conflict with CPU */
1200         
1201         for (oapic = 0; oapic < mp_napics && oapic < apic; oapic++)
1202                 if (IO_TO_ID(oapic) == id)
1203                         return 0;       /* Conflict with other APIC */
1204         
1205         return 1;               /* ID is acceptable for IO APIC */
1206 }
1207
1208
1209 /*
1210  * parse an Intel MP specification table
1211  */
1212 static void
1213 fix_mp_table(void)
1214 {
1215         int     x;
1216         int     id;
1217         int     bus_0 = 0;      /* Stop GCC warning */
1218         int     bus_pci = 0;    /* Stop GCC warning */
1219         int     num_pci_bus;
1220         int     apic;           /* IO APIC unit number */
1221         int     freeid;         /* Free physical APIC ID */
1222         int     physid;         /* Current physical IO APIC ID */
1223
1224         /*
1225          * Fix mis-numbering of the PCI bus and its INT entries if the BIOS
1226          * did it wrong.  The MP spec says that when more than 1 PCI bus
1227          * exists the BIOS must begin with bus entries for the PCI bus and use
1228          * actual PCI bus numbering.  This implies that when only 1 PCI bus
1229          * exists the BIOS can choose to ignore this ordering, and indeed many
1230          * MP motherboards do ignore it.  This causes a problem when the PCI
1231          * sub-system makes requests of the MP sub-system based on PCI bus
1232          * numbers.     So here we look for the situation and renumber the
1233          * busses and associated INTs in an effort to "make it right".
1234          */
1235
1236         /* find bus 0, PCI bus, count the number of PCI busses */
1237         for (num_pci_bus = 0, x = 0; x < mp_nbusses; ++x) {
1238                 if (bus_data[x].bus_id == 0) {
1239                         bus_0 = x;
1240                 }
1241                 if (bus_data[x].bus_type == PCI) {
1242                         ++num_pci_bus;
1243                         bus_pci = x;
1244                 }
1245         }
1246         /*
1247          * bus_0 == slot of bus with ID of 0
1248          * bus_pci == slot of last PCI bus encountered
1249          */
1250
1251         /* check the 1 PCI bus case for sanity */
1252         /* if it is number 0 all is well */
1253         if (num_pci_bus == 1 &&
1254             bus_data[bus_pci].bus_id != 0) {
1255                 
1256                 /* mis-numbered, swap with whichever bus uses slot 0 */
1257
1258                 /* swap the bus entry types */
1259                 bus_data[bus_pci].bus_type = bus_data[bus_0].bus_type;
1260                 bus_data[bus_0].bus_type = PCI;
1261
1262                 /* swap each relavant INTerrupt entry */
1263                 id = bus_data[bus_pci].bus_id;
1264                 for (x = 0; x < nintrs; ++x) {
1265                         if (io_apic_ints[x].src_bus_id == id) {
1266                                 io_apic_ints[x].src_bus_id = 0;
1267                         }
1268                         else if (io_apic_ints[x].src_bus_id == 0) {
1269                                 io_apic_ints[x].src_bus_id = id;
1270                         }
1271                 }
1272         }
1273
1274         /* Assign IO APIC IDs.
1275          * 
1276          * First try the existing ID. If a conflict is detected, try
1277          * the ID in the MP table.  If a conflict is still detected, find
1278          * a free id.
1279          *
1280          * We cannot use the ID_TO_IO table before all conflicts has been
1281          * resolved and the table has been corrected.
1282          */
1283         for (apic = 0; apic < mp_napics; ++apic) { /* For all IO APICs */
1284                 
1285                 /* First try to use the value set by the BIOS */
1286                 physid = io_apic_get_id(apic);
1287                 if (io_apic_id_acceptable(apic, physid)) {
1288                         if (IO_TO_ID(apic) != physid)
1289                                 swap_apic_id(apic, IO_TO_ID(apic), physid);
1290                         continue;
1291                 }
1292
1293                 /* Then check if the value in the MP table is acceptable */
1294                 if (io_apic_id_acceptable(apic, IO_TO_ID(apic)))
1295                         continue;
1296
1297                 /* Last resort, find a free APIC ID and use it */
1298                 freeid = first_free_apic_id();
1299                 if (freeid >= NAPICID)
1300                         panic("No free physical APIC IDs found");
1301                 
1302                 if (io_apic_id_acceptable(apic, freeid)) {
1303                         swap_apic_id(apic, IO_TO_ID(apic), freeid);
1304                         continue;
1305                 }
1306                 panic("Free physical APIC ID not usable");
1307         }
1308         fix_id_to_io_mapping();
1309
1310         /* detect and fix broken Compaq MP table */
1311         if (apic_int_type(0, 0) == -1) {
1312                 printf("APIC_IO: MP table broken: 8259->APIC entry missing!\n");
1313                 io_apic_ints[nintrs].int_type = 3;      /* ExtInt */
1314                 io_apic_ints[nintrs].int_vector = 0xff; /* Unassigned */
1315                 /* XXX fixme, set src bus id etc, but it doesn't seem to hurt */
1316                 io_apic_ints[nintrs].dst_apic_id = IO_TO_ID(0);
1317                 io_apic_ints[nintrs].dst_apic_int = 0;  /* Pin 0 */
1318                 nintrs++;
1319         } else if (apic_int_type(0, 0) == 0) {
1320                 printf("APIC_IO: MP table broken: ExtINT entry corrupt!\n");
1321                 for (x = 0; x < nintrs; ++x)
1322                         if ((0 == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1323                             (0 == io_apic_ints[x].dst_apic_int)) {
1324                                 io_apic_ints[x].int_type = 3;
1325                                 io_apic_ints[x].int_vector = 0xff;
1326                                 break;
1327                         }
1328         }
1329 }
1330
1331
1332 /* Assign low level interrupt handlers */
1333 static void
1334 setup_apic_irq_mapping(void)
1335 {
1336         int     x;
1337         int     int_vector;
1338
1339         /* Clear array */
1340         for (x = 0; x < APIC_INTMAPSIZE; x++) {
1341                 int_to_apicintpin[x].ioapic = -1;
1342                 int_to_apicintpin[x].int_pin = 0;
1343                 int_to_apicintpin[x].apic_address = NULL;
1344                 int_to_apicintpin[x].redirindex = 0;
1345         }
1346
1347         /* First assign ISA/EISA interrupts */
1348         for (x = 0; x < nintrs; x++) {
1349                 int_vector = io_apic_ints[x].src_bus_irq;
1350                 if (int_vector < APIC_INTMAPSIZE &&
1351                     io_apic_ints[x].int_vector == 0xff && 
1352                     int_to_apicintpin[int_vector].ioapic == -1 &&
1353                     (apic_int_is_bus_type(x, ISA) ||
1354                      apic_int_is_bus_type(x, EISA)) &&
1355                     io_apic_ints[x].int_type == 0) {
1356                         assign_apic_irq(ID_TO_IO(io_apic_ints[x].dst_apic_id), 
1357                                         io_apic_ints[x].dst_apic_int,
1358                                         int_vector);
1359                 }
1360         }
1361
1362         /* Assign ExtInt entry if no ISA/EISA interrupt 0 entry */
1363         for (x = 0; x < nintrs; x++) {
1364                 if (io_apic_ints[x].dst_apic_int == 0 &&
1365                     io_apic_ints[x].dst_apic_id == IO_TO_ID(0) &&
1366                     io_apic_ints[x].int_vector == 0xff && 
1367                     int_to_apicintpin[0].ioapic == -1 &&
1368                     io_apic_ints[x].int_type == 3) {
1369                         assign_apic_irq(0, 0, 0);
1370                         break;
1371                 }
1372         }
1373         /* PCI interrupt assignment is deferred */
1374 }
1375
1376
1377 static int
1378 processor_entry(proc_entry_ptr entry, int cpu)
1379 {
1380         /* check for usability */
1381         if (!(entry->cpu_flags & PROCENTRY_FLAG_EN))
1382                 return 0;
1383
1384         if(entry->apic_id >= NAPICID)
1385                 panic("CPU APIC ID out of range (0..%d)", NAPICID - 1);
1386         /* check for BSP flag */
1387         if (entry->cpu_flags & PROCENTRY_FLAG_BP) {
1388                 boot_cpu_id = entry->apic_id;
1389                 CPU_TO_ID(0) = entry->apic_id;
1390                 ID_TO_CPU(entry->apic_id) = 0;
1391                 return 0;       /* its already been counted */
1392         }
1393
1394         /* add another AP to list, if less than max number of CPUs */
1395         else if (cpu < MAXCPU) {
1396                 CPU_TO_ID(cpu) = entry->apic_id;
1397                 ID_TO_CPU(entry->apic_id) = cpu;
1398                 return 1;
1399         }
1400
1401         return 0;
1402 }
1403
1404
1405 static int
1406 bus_entry(bus_entry_ptr entry, int bus)
1407 {
1408         int     x;
1409         char    c, name[8];
1410
1411         /* encode the name into an index */
1412         for (x = 0; x < 6; ++x) {
1413                 if ((c = entry->bus_type[x]) == ' ')
1414                         break;
1415                 name[x] = c;
1416         }
1417         name[x] = '\0';
1418
1419         if ((x = lookup_bus_type(name)) == UNKNOWN_BUSTYPE)
1420                 panic("unknown bus type: '%s'", name);
1421
1422         bus_data[bus].bus_id = entry->bus_id;
1423         bus_data[bus].bus_type = x;
1424
1425         return 1;
1426 }
1427
1428
1429 static int
1430 io_apic_entry(io_apic_entry_ptr entry, int apic)
1431 {
1432         if (!(entry->apic_flags & IOAPICENTRY_FLAG_EN))
1433                 return 0;
1434
1435         IO_TO_ID(apic) = entry->apic_id;
1436         if (entry->apic_id < NAPICID)
1437                 ID_TO_IO(entry->apic_id) = apic;
1438
1439         return 1;
1440 }
1441
1442
1443 static int
1444 lookup_bus_type(char *name)
1445 {
1446         int     x;
1447
1448         for (x = 0; x < MAX_BUSTYPE; ++x)
1449                 if (strcmp(bus_type_table[x].name, name) == 0)
1450                         return bus_type_table[x].type;
1451
1452         return UNKNOWN_BUSTYPE;
1453 }
1454
1455
1456 static int
1457 int_entry(int_entry_ptr entry, int intr)
1458 {
1459         int apic;
1460
1461         io_apic_ints[intr].int_type = entry->int_type;
1462         io_apic_ints[intr].int_flags = entry->int_flags;
1463         io_apic_ints[intr].src_bus_id = entry->src_bus_id;
1464         io_apic_ints[intr].src_bus_irq = entry->src_bus_irq;
1465         if (entry->dst_apic_id == 255) {
1466                 /* This signal goes to all IO APICS.  Select an IO APIC
1467                    with sufficient number of interrupt pins */
1468                 for (apic = 0; apic < mp_napics; apic++)
1469                         if (((io_apic_read(apic, IOAPIC_VER) & 
1470                               IOART_VER_MAXREDIR) >> MAXREDIRSHIFT) >= 
1471                             entry->dst_apic_int)
1472                                 break;
1473                 if (apic < mp_napics)
1474                         io_apic_ints[intr].dst_apic_id = IO_TO_ID(apic);
1475                 else
1476                         io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1477         } else
1478                 io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1479         io_apic_ints[intr].dst_apic_int = entry->dst_apic_int;
1480
1481         return 1;
1482 }
1483
1484
1485 static int
1486 apic_int_is_bus_type(int intr, int bus_type)
1487 {
1488         int     bus;
1489
1490         for (bus = 0; bus < mp_nbusses; ++bus)
1491                 if ((bus_data[bus].bus_id == io_apic_ints[intr].src_bus_id)
1492                     && ((int) bus_data[bus].bus_type == bus_type))
1493                         return 1;
1494
1495         return 0;
1496 }
1497
1498
1499 /*
1500  * Given a traditional ISA INT mask, return an APIC mask.
1501  */
1502 u_int
1503 isa_apic_mask(u_int isa_mask)
1504 {
1505         int isa_irq;
1506         int apic_pin;
1507
1508 #if defined(SKIP_IRQ15_REDIRECT)
1509         if (isa_mask == (1 << 15)) {
1510                 printf("skipping ISA IRQ15 redirect\n");
1511                 return isa_mask;
1512         }
1513 #endif  /* SKIP_IRQ15_REDIRECT */
1514
1515         isa_irq = ffs(isa_mask);                /* find its bit position */
1516         if (isa_irq == 0)                       /* doesn't exist */
1517                 return 0;
1518         --isa_irq;                              /* make it zero based */
1519
1520         apic_pin = isa_apic_irq(isa_irq);       /* look for APIC connection */
1521         if (apic_pin == -1)
1522                 return 0;
1523
1524         return (1 << apic_pin);                 /* convert pin# to a mask */
1525 }
1526
1527
1528 /*
1529  * Determine which APIC pin an ISA/EISA INT is attached to.
1530  */
1531 #define INTTYPE(I)      (io_apic_ints[(I)].int_type)
1532 #define INTPIN(I)       (io_apic_ints[(I)].dst_apic_int)
1533 #define INTIRQ(I)       (io_apic_ints[(I)].int_vector)
1534 #define INTAPIC(I)      (ID_TO_IO(io_apic_ints[(I)].dst_apic_id))
1535
1536 #define SRCBUSIRQ(I)    (io_apic_ints[(I)].src_bus_irq)
1537 int
1538 isa_apic_irq(int isa_irq)
1539 {
1540         int     intr;
1541
1542         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1543                 if (INTTYPE(intr) == 0) {               /* standard INT */
1544                         if (SRCBUSIRQ(intr) == isa_irq) {
1545                                 if (apic_int_is_bus_type(intr, ISA) ||
1546                                     apic_int_is_bus_type(intr, EISA)) {
1547                                         if (INTIRQ(intr) == 0xff)
1548                                                 return -1; /* unassigned */
1549                                         return INTIRQ(intr);    /* found */
1550                                 }
1551                         }
1552                 }
1553         }
1554         return -1;                                      /* NOT found */
1555 }
1556
1557
1558 /*
1559  * Determine which APIC pin a PCI INT is attached to.
1560  */
1561 #define SRCBUSID(I)     (io_apic_ints[(I)].src_bus_id)
1562 #define SRCBUSDEVICE(I) ((io_apic_ints[(I)].src_bus_irq >> 2) & 0x1f)
1563 #define SRCBUSLINE(I)   (io_apic_ints[(I)].src_bus_irq & 0x03)
1564 int
1565 pci_apic_irq(int pciBus, int pciDevice, int pciInt)
1566 {
1567         int     intr;
1568
1569         --pciInt;                                       /* zero based */
1570
1571         for (intr = 0; intr < nintrs; ++intr)           /* check each record */
1572                 if ((INTTYPE(intr) == 0)                /* standard INT */
1573                     && (SRCBUSID(intr) == pciBus)
1574                     && (SRCBUSDEVICE(intr) == pciDevice)
1575                     && (SRCBUSLINE(intr) == pciInt))    /* a candidate IRQ */
1576                         if (apic_int_is_bus_type(intr, PCI)) {
1577                                 if (INTIRQ(intr) == 0xff)
1578                                         allocate_apic_irq(intr);
1579                                 if (INTIRQ(intr) == 0xff)
1580                                         return -1;      /* unassigned */
1581                                 return INTIRQ(intr);    /* exact match */
1582                         }
1583
1584         return -1;                                      /* NOT found */
1585 }
1586
1587 int
1588 next_apic_irq(int irq) 
1589 {
1590         int intr, ointr;
1591         int bus, bustype;
1592
1593         bus = 0;
1594         bustype = 0;
1595         for (intr = 0; intr < nintrs; intr++) {
1596                 if (INTIRQ(intr) != irq || INTTYPE(intr) != 0)
1597                         continue;
1598                 bus = SRCBUSID(intr);
1599                 bustype = apic_bus_type(bus);
1600                 if (bustype != ISA &&
1601                     bustype != EISA &&
1602                     bustype != PCI)
1603                         continue;
1604                 break;
1605         }
1606         if (intr >= nintrs) {
1607                 return -1;
1608         }
1609         for (ointr = intr + 1; ointr < nintrs; ointr++) {
1610                 if (INTTYPE(ointr) != 0)
1611                         continue;
1612                 if (bus != SRCBUSID(ointr))
1613                         continue;
1614                 if (bustype == PCI) {
1615                         if (SRCBUSDEVICE(intr) != SRCBUSDEVICE(ointr))
1616                                 continue;
1617                         if (SRCBUSLINE(intr) != SRCBUSLINE(ointr))
1618                                 continue;
1619                 }
1620                 if (bustype == ISA || bustype == EISA) {
1621                         if (SRCBUSIRQ(intr) != SRCBUSIRQ(ointr))
1622                                 continue;
1623                 }
1624                 if (INTPIN(intr) == INTPIN(ointr))
1625                         continue;
1626                 break;
1627         }
1628         if (ointr >= nintrs) {
1629                 return -1;
1630         }
1631         return INTIRQ(ointr);
1632 }
1633 #undef SRCBUSLINE
1634 #undef SRCBUSDEVICE
1635 #undef SRCBUSID
1636 #undef SRCBUSIRQ
1637
1638 #undef INTPIN
1639 #undef INTIRQ
1640 #undef INTAPIC
1641 #undef INTTYPE
1642
1643
1644 /*
1645  * Reprogram the MB chipset to NOT redirect an ISA INTerrupt.
1646  *
1647  * XXX FIXME:
1648  *  Exactly what this means is unclear at this point.  It is a solution
1649  *  for motherboards that redirect the MBIRQ0 pin.  Generically a motherboard
1650  *  could route any of the ISA INTs to upper (>15) IRQ values.  But most would
1651  *  NOT be redirected via MBIRQ0, thus "undirect()ing" them would NOT be an
1652  *  option.
1653  */
1654 int
1655 undirect_isa_irq(int rirq)
1656 {
1657 #if defined(READY)
1658         if (bootverbose)
1659             printf("Freeing redirected ISA irq %d.\n", rirq);
1660         /** FIXME: tickle the MB redirector chip */
1661         return ???;
1662 #else
1663         if (bootverbose)
1664             printf("Freeing (NOT implemented) redirected ISA irq %d.\n", rirq);
1665         return 0;
1666 #endif  /* READY */
1667 }
1668
1669
1670 /*
1671  * Reprogram the MB chipset to NOT redirect a PCI INTerrupt
1672  */
1673 int
1674 undirect_pci_irq(int rirq)
1675 {
1676 #if defined(READY)
1677         if (bootverbose)
1678                 printf("Freeing redirected PCI irq %d.\n", rirq);
1679
1680         /** FIXME: tickle the MB redirector chip */
1681         return ???;
1682 #else
1683         if (bootverbose)
1684                 printf("Freeing (NOT implemented) redirected PCI irq %d.\n",
1685                        rirq);
1686         return 0;
1687 #endif  /* READY */
1688 }
1689
1690
1691 /*
1692  * given a bus ID, return:
1693  *  the bus type if found
1694  *  -1 if NOT found
1695  */
1696 int
1697 apic_bus_type(int id)
1698 {
1699         int     x;
1700
1701         for (x = 0; x < mp_nbusses; ++x)
1702                 if (bus_data[x].bus_id == id)
1703                         return bus_data[x].bus_type;
1704
1705         return -1;
1706 }
1707
1708
1709 /*
1710  * given a LOGICAL APIC# and pin#, return:
1711  *  the associated src bus ID if found
1712  *  -1 if NOT found
1713  */
1714 int
1715 apic_src_bus_id(int apic, int pin)
1716 {
1717         int     x;
1718
1719         /* search each of the possible INTerrupt sources */
1720         for (x = 0; x < nintrs; ++x)
1721                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1722                     (pin == io_apic_ints[x].dst_apic_int))
1723                         return (io_apic_ints[x].src_bus_id);
1724
1725         return -1;              /* NOT found */
1726 }
1727
1728
1729 /*
1730  * given a LOGICAL APIC# and pin#, return:
1731  *  the associated src bus IRQ if found
1732  *  -1 if NOT found
1733  */
1734 int
1735 apic_src_bus_irq(int apic, int pin)
1736 {
1737         int     x;
1738
1739         for (x = 0; x < nintrs; x++)
1740                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1741                     (pin == io_apic_ints[x].dst_apic_int))
1742                         return (io_apic_ints[x].src_bus_irq);
1743
1744         return -1;              /* NOT found */
1745 }
1746
1747
1748 /*
1749  * given a LOGICAL APIC# and pin#, return:
1750  *  the associated INTerrupt type if found
1751  *  -1 if NOT found
1752  */
1753 int
1754 apic_int_type(int apic, int pin)
1755 {
1756         int     x;
1757
1758         /* search each of the possible INTerrupt sources */
1759         for (x = 0; x < nintrs; ++x)
1760                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1761                     (pin == io_apic_ints[x].dst_apic_int))
1762                         return (io_apic_ints[x].int_type);
1763
1764         return -1;              /* NOT found */
1765 }
1766
1767 int 
1768 apic_irq(int apic, int pin)
1769 {
1770         int x;
1771         int res;
1772
1773         for (x = 0; x < nintrs; ++x)
1774                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1775                     (pin == io_apic_ints[x].dst_apic_int)) {
1776                         res = io_apic_ints[x].int_vector;
1777                         if (res == 0xff)
1778                                 return -1;
1779                         if (apic != int_to_apicintpin[res].ioapic)
1780                                 panic("apic_irq: inconsistent table");
1781                         if (pin != int_to_apicintpin[res].int_pin)
1782                                 panic("apic_irq inconsistent table (2)");
1783                         return res;
1784                 }
1785         return -1;
1786 }
1787
1788
1789 /*
1790  * given a LOGICAL APIC# and pin#, return:
1791  *  the associated trigger mode if found
1792  *  -1 if NOT found
1793  */
1794 int
1795 apic_trigger(int apic, int pin)
1796 {
1797         int     x;
1798
1799         /* search each of the possible INTerrupt sources */
1800         for (x = 0; x < nintrs; ++x)
1801                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1802                     (pin == io_apic_ints[x].dst_apic_int))
1803                         return ((io_apic_ints[x].int_flags >> 2) & 0x03);
1804
1805         return -1;              /* NOT found */
1806 }
1807
1808
1809 /*
1810  * given a LOGICAL APIC# and pin#, return:
1811  *  the associated 'active' level if found
1812  *  -1 if NOT found
1813  */
1814 int
1815 apic_polarity(int apic, int pin)
1816 {
1817         int     x;
1818
1819         /* search each of the possible INTerrupt sources */
1820         for (x = 0; x < nintrs; ++x)
1821                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1822                     (pin == io_apic_ints[x].dst_apic_int))
1823                         return (io_apic_ints[x].int_flags & 0x03);
1824
1825         return -1;              /* NOT found */
1826 }
1827
1828
1829 /*
1830  * set data according to MP defaults
1831  * FIXME: probably not complete yet...
1832  */
1833 static void
1834 default_mp_table(int type)
1835 {
1836         int     ap_cpu_id;
1837 #if defined(APIC_IO)
1838         int     io_apic_id;
1839         int     pin;
1840 #endif  /* APIC_IO */
1841
1842 #if 0
1843         printf("  MP default config type: %d\n", type);
1844         switch (type) {
1845         case 1:
1846                 printf("   bus: ISA, APIC: 82489DX\n");
1847                 break;
1848         case 2:
1849                 printf("   bus: EISA, APIC: 82489DX\n");
1850                 break;
1851         case 3:
1852                 printf("   bus: EISA, APIC: 82489DX\n");
1853                 break;
1854         case 4:
1855                 printf("   bus: MCA, APIC: 82489DX\n");
1856                 break;
1857         case 5:
1858                 printf("   bus: ISA+PCI, APIC: Integrated\n");
1859                 break;
1860         case 6:
1861                 printf("   bus: EISA+PCI, APIC: Integrated\n");
1862                 break;
1863         case 7:
1864                 printf("   bus: MCA+PCI, APIC: Integrated\n");
1865                 break;
1866         default:
1867                 printf("   future type\n");
1868                 break;
1869                 /* NOTREACHED */
1870         }
1871 #endif  /* 0 */
1872
1873         boot_cpu_id = (lapic.id & APIC_ID_MASK) >> 24;
1874         ap_cpu_id = (boot_cpu_id == 0) ? 1 : 0;
1875
1876         /* BSP */
1877         CPU_TO_ID(0) = boot_cpu_id;
1878         ID_TO_CPU(boot_cpu_id) = 0;
1879
1880         /* one and only AP */
1881         CPU_TO_ID(1) = ap_cpu_id;
1882         ID_TO_CPU(ap_cpu_id) = 1;
1883
1884 #if defined(APIC_IO)
1885         /* one and only IO APIC */
1886         io_apic_id = (io_apic_read(0, IOAPIC_ID) & APIC_ID_MASK) >> 24;
1887
1888         /*
1889          * sanity check, refer to MP spec section 3.6.6, last paragraph
1890          * necessary as some hardware isn't properly setting up the IO APIC
1891          */
1892 #if defined(REALLY_ANAL_IOAPICID_VALUE)
1893         if (io_apic_id != 2) {
1894 #else
1895         if ((io_apic_id == 0) || (io_apic_id == 1) || (io_apic_id == 15)) {
1896 #endif  /* REALLY_ANAL_IOAPICID_VALUE */
1897                 io_apic_set_id(0, 2);
1898                 io_apic_id = 2;
1899         }
1900         IO_TO_ID(0) = io_apic_id;
1901         ID_TO_IO(io_apic_id) = 0;
1902 #endif  /* APIC_IO */
1903
1904         /* fill out bus entries */
1905         switch (type) {
1906         case 1:
1907         case 2:
1908         case 3:
1909         case 4:
1910         case 5:
1911         case 6:
1912         case 7:
1913                 bus_data[0].bus_id = default_data[type - 1][1];
1914                 bus_data[0].bus_type = default_data[type - 1][2];
1915                 bus_data[1].bus_id = default_data[type - 1][3];
1916                 bus_data[1].bus_type = default_data[type - 1][4];
1917                 break;
1918
1919         /* case 4: case 7:                 MCA NOT supported */
1920         default:                /* illegal/reserved */
1921                 panic("BAD default MP config: %d", type);
1922                 /* NOTREACHED */
1923         }
1924
1925 #if defined(APIC_IO)
1926         /* general cases from MP v1.4, table 5-2 */
1927         for (pin = 0; pin < 16; ++pin) {
1928                 io_apic_ints[pin].int_type = 0;
1929                 io_apic_ints[pin].int_flags = 0x05;     /* edge/active-hi */
1930                 io_apic_ints[pin].src_bus_id = 0;
1931                 io_apic_ints[pin].src_bus_irq = pin;    /* IRQ2 caught below */
1932                 io_apic_ints[pin].dst_apic_id = io_apic_id;
1933                 io_apic_ints[pin].dst_apic_int = pin;   /* 1-to-1 */
1934         }
1935
1936         /* special cases from MP v1.4, table 5-2 */
1937         if (type == 2) {
1938                 io_apic_ints[2].int_type = 0xff;        /* N/C */
1939                 io_apic_ints[13].int_type = 0xff;       /* N/C */
1940 #if !defined(APIC_MIXED_MODE)
1941                 /** FIXME: ??? */
1942                 panic("sorry, can't support type 2 default yet");
1943 #endif  /* APIC_MIXED_MODE */
1944         }
1945         else
1946                 io_apic_ints[2].src_bus_irq = 0;        /* ISA IRQ0 is on APIC INT 2 */
1947
1948         if (type == 7)
1949                 io_apic_ints[0].int_type = 0xff;        /* N/C */
1950         else
1951                 io_apic_ints[0].int_type = 3;   /* vectored 8259 */
1952 #endif  /* APIC_IO */
1953 }
1954
1955 /*
1956  * start each AP in our list
1957  */
1958 static int
1959 start_all_aps(u_int boot_addr)
1960 {
1961         int     x, i, pg, n;
1962         u_char  mpbiosreason;
1963         u_long  mpbioswarmvec;
1964         struct mdglobaldata *gd;
1965         struct privatespace *ps;
1966         char *stack;
1967         uintptr_t kptbase;
1968
1969         POSTCODE(START_ALL_APS_POST);
1970
1971         /* initialize BSP's local APIC */
1972         apic_initialize();
1973         bsp_apic_ready = 1;
1974
1975         /* install the AP 1st level boot code */
1976         install_ap_tramp(boot_addr);
1977
1978
1979         /* save the current value of the warm-start vector */
1980         mpbioswarmvec = *((u_long *) WARMBOOT_OFF);
1981         outb(CMOS_REG, BIOS_RESET);
1982         mpbiosreason = inb(CMOS_DATA);
1983
1984         /* set up temporary P==V mapping for AP boot */
1985         /* XXX this is a hack, we should boot the AP on its own stack/PTD */
1986         kptbase = (uintptr_t)(void *)KPTphys;
1987         for (x = 0; x < NKPT; x++)
1988                 PTD[x] = (pd_entry_t)(PG_V | PG_RW |
1989                     ((kptbase + x * PAGE_SIZE) & PG_FRAME));
1990         cpu_invltlb();
1991
1992         /* start each AP */
1993         for (x = 1; x <= mp_naps; ++x) {
1994
1995                 /* This is a bit verbose, it will go away soon.  */
1996
1997                 /* first page of AP's private space */
1998                 pg = x * i386_btop(sizeof(struct privatespace));
1999
2000                 /* allocate a new private data page */
2001                 gd = (struct mdglobaldata *)kmem_alloc(kernel_map, PAGE_SIZE);
2002
2003                 /* wire it into the private page table page */
2004                 SMPpt[pg] = (pt_entry_t)(PG_V | PG_RW | vtophys_pte(gd));
2005
2006                 /* allocate and set up an idle stack data page */
2007                 stack = (char *)kmem_alloc(kernel_map, UPAGES*PAGE_SIZE);
2008                 for (i = 0; i < UPAGES; i++) {
2009                         SMPpt[pg + 5 + i] = (pt_entry_t)
2010                             (PG_V | PG_RW | vtophys_pte(PAGE_SIZE * i + stack));
2011                 }
2012
2013                 SMPpt[pg + 1] = 0;              /* *gd_CMAP1 */
2014                 SMPpt[pg + 2] = 0;              /* *gd_CMAP2 */
2015                 SMPpt[pg + 3] = 0;              /* *gd_CMAP3 */
2016                 SMPpt[pg + 4] = 0;              /* *gd_PMAP1 */
2017
2018                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
2019                 bzero(gd, sizeof(*gd));
2020                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
2021
2022                 /* prime data page for it to use */
2023                 mi_gdinit(&gd->mi, x);
2024                 cpu_gdinit(gd, x);
2025                 gd->gd_CMAP1 = &SMPpt[pg + 1];
2026                 gd->gd_CMAP2 = &SMPpt[pg + 2];
2027                 gd->gd_CMAP3 = &SMPpt[pg + 3];
2028                 gd->gd_PMAP1 = &SMPpt[pg + 4];
2029                 gd->gd_CADDR1 = ps->CPAGE1;
2030                 gd->gd_CADDR2 = ps->CPAGE2;
2031                 gd->gd_CADDR3 = ps->CPAGE3;
2032                 gd->gd_PADDR1 = (unsigned *)ps->PPAGE1;
2033                 gd->mi.gd_ipiq = (void *)kmem_alloc(kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
2034                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
2035
2036                 /* setup a vector to our boot code */
2037                 *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2038                 *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
2039                 outb(CMOS_REG, BIOS_RESET);
2040                 outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2041
2042                 /*
2043                  * Setup the AP boot stack
2044                  */
2045                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
2046                 bootAP = x;
2047
2048                 /* attempt to start the Application Processor */
2049                 CHECK_INIT(99); /* setup checkpoints */
2050                 if (!start_ap(gd, boot_addr)) {
2051                         printf("AP #%d (PHY# %d) failed!\n", x, CPU_TO_ID(x));
2052                         CHECK_PRINT("trace");   /* show checkpoints */
2053                         /* better panic as the AP may be running loose */
2054                         printf("panic y/n? [y] ");
2055                         if (cngetc() != 'n')
2056                                 panic("bye-bye");
2057                 }
2058                 CHECK_PRINT("trace");           /* show checkpoints */
2059
2060                 /* record its version info */
2061                 cpu_apic_versions[x] = cpu_apic_versions[0];
2062         }
2063
2064         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
2065         ncpus = x;
2066
2067         /* round ncpus down to power of 2 */
2068         n = ncpus;
2069         while (n >>= 1)
2070                 ++ncpus2_shift;
2071         ncpus2 = 1 << ncpus2_shift;
2072         ncpus2_mask = ncpus2 - 1;
2073
2074         /* build our map of 'other' CPUs */
2075         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2076         mycpu->gd_ipiq = (void *)kmem_alloc(kernel_map, sizeof(lwkt_ipiq) * ncpus);
2077         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
2078
2079         /* fill in our (BSP) APIC version */
2080         cpu_apic_versions[0] = lapic.version;
2081
2082         /* restore the warmstart vector */
2083         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
2084         outb(CMOS_REG, BIOS_RESET);
2085         outb(CMOS_DATA, mpbiosreason);
2086
2087         /*
2088          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
2089          * up, clean out the P==V mapping we did earlier.
2090          */
2091         for (x = 0; x < NKPT; x++)
2092                 PTD[x] = 0;
2093         pmap_set_opt();
2094
2095         /* number of APs actually started */
2096         return ncpus - 1;
2097 }
2098
2099
2100 /*
2101  * load the 1st level AP boot code into base memory.
2102  */
2103
2104 /* targets for relocation */
2105 extern void bigJump(void);
2106 extern void bootCodeSeg(void);
2107 extern void bootDataSeg(void);
2108 extern void MPentry(void);
2109 extern u_int MP_GDT;
2110 extern u_int mp_gdtbase;
2111
2112 static void
2113 install_ap_tramp(u_int boot_addr)
2114 {
2115         int     x;
2116         int     size = *(int *) ((u_long) & bootMP_size);
2117         u_char *src = (u_char *) ((u_long) bootMP);
2118         u_char *dst = (u_char *) boot_addr + KERNBASE;
2119         u_int   boot_base = (u_int) bootMP;
2120         u_int8_t *dst8;
2121         u_int16_t *dst16;
2122         u_int32_t *dst32;
2123
2124         POSTCODE(INSTALL_AP_TRAMP_POST);
2125
2126         for (x = 0; x < size; ++x)
2127                 *dst++ = *src++;
2128
2129         /*
2130          * modify addresses in code we just moved to basemem. unfortunately we
2131          * need fairly detailed info about mpboot.s for this to work.  changes
2132          * to mpboot.s might require changes here.
2133          */
2134
2135         /* boot code is located in KERNEL space */
2136         dst = (u_char *) boot_addr + KERNBASE;
2137
2138         /* modify the lgdt arg */
2139         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
2140         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
2141
2142         /* modify the ljmp target for MPentry() */
2143         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
2144         *dst32 = ((u_int) MPentry - KERNBASE);
2145
2146         /* modify the target for boot code segment */
2147         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
2148         dst8 = (u_int8_t *) (dst16 + 1);
2149         *dst16 = (u_int) boot_addr & 0xffff;
2150         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2151
2152         /* modify the target for boot data segment */
2153         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
2154         dst8 = (u_int8_t *) (dst16 + 1);
2155         *dst16 = (u_int) boot_addr & 0xffff;
2156         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2157 }
2158
2159
2160 /*
2161  * this function starts the AP (application processor) identified
2162  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
2163  * to accomplish this.  This is necessary because of the nuances
2164  * of the different hardware we might encounter.  It ain't pretty,
2165  * but it seems to work.
2166  *
2167  * NOTE: eventually an AP gets to ap_init(), which is called just 
2168  * before the AP goes into the LWKT scheduler's idle loop.
2169  */
2170 static int
2171 start_ap(struct mdglobaldata *gd, u_int boot_addr)
2172 {
2173         int     physical_cpu;
2174         int     vector;
2175         u_long  icr_lo, icr_hi;
2176
2177         POSTCODE(START_AP_POST);
2178
2179         /* get the PHYSICAL APIC ID# */
2180         physical_cpu = CPU_TO_ID(gd->mi.gd_cpuid);
2181
2182         /* calculate the vector */
2183         vector = (boot_addr >> 12) & 0xff;
2184
2185         /* Make sure the target cpu sees everything */
2186         wbinvd();
2187
2188         /*
2189          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
2190          * and running the target CPU. OR this INIT IPI might be latched (P5
2191          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
2192          * ignored.
2193          */
2194
2195         /* setup the address for the target AP */
2196         icr_hi = lapic.icr_hi & ~APIC_ID_MASK;
2197         icr_hi |= (physical_cpu << 24);
2198         lapic.icr_hi = icr_hi;
2199
2200         /* do an INIT IPI: assert RESET */
2201         icr_lo = lapic.icr_lo & 0xfff00000;
2202         lapic.icr_lo = icr_lo | 0x0000c500;
2203
2204         /* wait for pending status end */
2205         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2206                  /* spin */ ;
2207
2208         /* do an INIT IPI: deassert RESET */
2209         lapic.icr_lo = icr_lo | 0x00008500;
2210
2211         /* wait for pending status end */
2212         u_sleep(10000);         /* wait ~10mS */
2213         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2214                  /* spin */ ;
2215
2216         /*
2217          * next we do a STARTUP IPI: the previous INIT IPI might still be
2218          * latched, (P5 bug) this 1st STARTUP would then terminate
2219          * immediately, and the previously started INIT IPI would continue. OR
2220          * the previous INIT IPI has already run. and this STARTUP IPI will
2221          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
2222          * will run.
2223          */
2224
2225         /* do a STARTUP IPI */
2226         lapic.icr_lo = icr_lo | 0x00000600 | vector;
2227         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2228                  /* spin */ ;
2229         u_sleep(200);           /* wait ~200uS */
2230
2231         /*
2232          * finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
2233          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
2234          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
2235          * recognized after hardware RESET or INIT IPI.
2236          */
2237
2238         lapic.icr_lo = icr_lo | 0x00000600 | vector;
2239         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2240                  /* spin */ ;
2241         u_sleep(200);           /* wait ~200uS */
2242
2243         /* wait for it to start, see ap_init() */
2244         set_apic_timer(5000000);/* == 5 seconds */
2245         while (read_apic_timer()) {
2246                 if (smp_startup_mask & (1 << gd->mi.gd_cpuid))
2247                         return 1;       /* return SUCCESS */
2248         }
2249         return 0;               /* return FAILURE */
2250 }
2251
2252
2253 /*
2254  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
2255  *
2256  * If for some reason we were unable to start all cpus we cannot safely
2257  * use broadcast IPIs.
2258  */
2259 void
2260 smp_invltlb(void)
2261 {
2262 #if defined(APIC_IO)
2263         if (smp_startup_mask == smp_active_mask) {
2264                 all_but_self_ipi(XINVLTLB_OFFSET);
2265         } else {
2266                 selected_apic_ipi(smp_active_mask, XINVLTLB_OFFSET,
2267                         APIC_DELMODE_FIXED);
2268         }
2269 #endif  /* APIC_IO */
2270 }
2271
2272 /*
2273  * When called the executing CPU will send an IPI to all other CPUs
2274  *  requesting that they halt execution.
2275  *
2276  * Usually (but not necessarily) called with 'other_cpus' as its arg.
2277  *
2278  *  - Signals all CPUs in map to stop.
2279  *  - Waits for each to stop.
2280  *
2281  * Returns:
2282  *  -1: error
2283  *   0: NA
2284  *   1: ok
2285  *
2286  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
2287  *            from executing at same time.
2288  */
2289 int
2290 stop_cpus(u_int map)
2291 {
2292         map &= smp_active_mask;
2293
2294         /* send the Xcpustop IPI to all CPUs in map */
2295         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
2296         
2297         while ((stopped_cpus & map) != map)
2298                 /* spin */ ;
2299
2300         return 1;
2301 }
2302
2303
2304 /*
2305  * Called by a CPU to restart stopped CPUs. 
2306  *
2307  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
2308  *
2309  *  - Signals all CPUs in map to restart.
2310  *  - Waits for each to restart.
2311  *
2312  * Returns:
2313  *  -1: error
2314  *   0: NA
2315  *   1: ok
2316  */
2317 int
2318 restart_cpus(u_int map)
2319 {
2320         /* signal other cpus to restart */
2321         started_cpus = map & smp_active_mask;
2322
2323         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
2324                 /* spin */ ;
2325
2326         return 1;
2327 }
2328
2329 /*
2330  * This is called once the mpboot code has gotten us properly relocated
2331  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
2332  * and when it returns the scheduler will call the real cpu_idle() main
2333  * loop for the idlethread.  Interrupts are disabled on entry and should
2334  * remain disabled at return.
2335  */
2336 void
2337 ap_init(void)
2338 {
2339         u_int   apic_id;
2340
2341         /*
2342          * Adjust smp_startup_mask to signal the BSP that we have started
2343          * up successfully.  Note that we do not yet hold the BGL.  The BSP
2344          * is waiting for our signal.
2345          *
2346          * We can't set our bit in smp_active_mask yet because we are holding
2347          * interrupts physically disabled and remote cpus could deadlock
2348          * trying to send us an IPI.
2349          */
2350         smp_startup_mask |= 1 << mycpu->gd_cpuid;
2351         cpu_mfence();
2352
2353         /*
2354          * Interlock for finalization.  Wait until mp_finish is non-zero,
2355          * then get the MP lock.
2356          *
2357          * Note: We are in a critical section.
2358          *
2359          * Note: We have to synchronize td_mpcount to our desired MP state
2360          * before calling cpu_try_mplock().
2361          *
2362          * Note: we are the idle thread, we can only spin.
2363          *
2364          * Note: The load fence is memory volatile and prevents the compiler
2365          * from improperly caching mp_finish, and the cpu from improperly
2366          * caching it.
2367          */
2368         while (mp_finish == 0)
2369             cpu_lfence();
2370         ++curthread->td_mpcount;
2371         while (cpu_try_mplock() == 0)
2372             ;
2373
2374         /* BSP may have changed PTD while we're waiting for the lock */
2375         cpu_invltlb();
2376
2377 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
2378         lidt(&r_idt);
2379 #endif
2380
2381         /* Build our map of 'other' CPUs. */
2382         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2383
2384         printf("SMP: AP CPU #%d Launched!\n", mycpu->gd_cpuid);
2385
2386         /* A quick check from sanity claus */
2387         apic_id = (apic_id_to_logical[(lapic.id & 0x0f000000) >> 24]);
2388         if (mycpu->gd_cpuid != apic_id) {
2389                 printf("SMP: cpuid = %d\n", mycpu->gd_cpuid);
2390                 printf("SMP: apic_id = %d\n", apic_id);
2391                 printf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
2392                 panic("cpuid mismatch! boom!!");
2393         }
2394
2395         /* Init local apic for irq's */
2396         apic_initialize();
2397
2398         /* Set memory range attributes for this CPU to match the BSP */
2399         mem_range_AP_init();
2400
2401         /*
2402          * Once we go active we must process any IPIQ messages that may
2403          * have been queued, because no actual IPI will occur until we
2404          * set our bit in the smp_active_mask.  If we don't the IPI
2405          * message interlock could be left set which would also prevent
2406          * further IPIs.
2407          *
2408          * The idle loop doesn't expect the BGL to be held and while
2409          * lwkt_switch() normally cleans things up this is a special case
2410          * because we returning almost directly into the idle loop.
2411          *
2412          * The idle thread is never placed on the runq, make sure
2413          * nothing we've done put it there.
2414          */
2415         KKASSERT(curthread->td_mpcount == 1);
2416         smp_active_mask |= 1 << mycpu->gd_cpuid;
2417         initclocks_pcpu();      /* clock interrupts (via IPIs) */
2418         lwkt_process_ipiq();
2419         rel_mplock();
2420         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
2421 }
2422
2423 /*
2424  * Get SMP fully working before we start initializing devices.
2425  */
2426 static
2427 void
2428 ap_finish(void)
2429 {
2430         mp_finish = 1;
2431         if (bootverbose)
2432                 printf("Finish MP startup");
2433         rel_mplock();
2434         while (smp_active_mask != smp_startup_mask)
2435                 cpu_lfence();
2436         while (try_mplock() == 0)
2437                 ;
2438         if (bootverbose)
2439                 printf("Active CPU Mask: %08x\n", smp_active_mask);
2440 }
2441
2442 SYSINIT(finishsmp, SI_SUB_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
2443
2444 #if defined(APIC_IO) && defined(APIC_INTR_REORDER)
2445 /*
2446  *     Maintain mapping from softintr vector to isr bit in local apic.
2447  */
2448 void
2449 set_lapic_isrloc(int intr, int vector)
2450 {
2451         if (intr < 0 || intr > 32)
2452                panic("set_apic_isrloc: bad intr argument: %d",intr);
2453         if (vector < ICU_OFFSET || vector > 255)
2454                panic("set_apic_isrloc: bad vector argument: %d",vector);
2455         apic_isrbit_location[intr].location = &lapic.isr0 + ((vector>>5)<<2);
2456         apic_isrbit_location[intr].bit = (1<<(vector & 31));
2457 }
2458 #endif
2459
2460 /*
2461  * XXX DEPRECATED
2462  *
2463  * All-CPU rendezvous.  CPUs are signalled, all execute the setup function 
2464  * (if specified), rendezvous, execute the action function (if specified),
2465  * rendezvous again, execute the teardown function (if specified), and then
2466  * resume.
2467  *
2468  * Note that the supplied external functions _must_ be reentrant and aware
2469  * that they are running in parallel and in an unknown lock context.
2470  */
2471 static void (*smp_rv_setup_func)(void *arg);
2472 static void (*smp_rv_action_func)(void *arg);
2473 static void (*smp_rv_teardown_func)(void *arg);
2474 static void *smp_rv_func_arg;
2475 static volatile int smp_rv_waiters[2];
2476
2477 void
2478 smp_rendezvous_action(void)
2479 {
2480         /* setup function */
2481         if (smp_rv_setup_func != NULL)
2482                 smp_rv_setup_func(smp_rv_func_arg);
2483         /* spin on entry rendezvous */
2484         atomic_add_int(&smp_rv_waiters[0], 1);
2485         while (smp_rv_waiters[0] < ncpus)
2486                 ;
2487         /* action function */
2488         if (smp_rv_action_func != NULL)
2489                 smp_rv_action_func(smp_rv_func_arg);
2490         /* spin on exit rendezvous */
2491         atomic_add_int(&smp_rv_waiters[1], 1);
2492         while (smp_rv_waiters[1] < ncpus)
2493                 ;
2494         /* teardown function */
2495         if (smp_rv_teardown_func != NULL)
2496                 smp_rv_teardown_func(smp_rv_func_arg);
2497 }
2498
2499 void
2500 smp_rendezvous(void (* setup_func)(void *), 
2501                void (* action_func)(void *),
2502                void (* teardown_func)(void *),
2503                void *arg)
2504 {
2505         /* obtain rendezvous lock.  This disables interrupts */
2506         spin_lock(&smp_rv_spinlock);    /* XXX sleep here? NOWAIT flag? */
2507
2508         /* set static function pointers */
2509         smp_rv_setup_func = setup_func;
2510         smp_rv_action_func = action_func;
2511         smp_rv_teardown_func = teardown_func;
2512         smp_rv_func_arg = arg;
2513         smp_rv_waiters[0] = 0;
2514         smp_rv_waiters[1] = 0;
2515
2516         /*
2517          * Signal other processors which will enter the IPI with interrupts
2518          * disabled.  We cannot safely use broadcast IPIs if some of our
2519          * cpus failed to start.
2520          */
2521         if (smp_startup_mask == smp_active_mask) {
2522                 all_but_self_ipi(XRENDEZVOUS_OFFSET);
2523         } else {
2524                 selected_apic_ipi(smp_active_mask, XRENDEZVOUS_OFFSET,
2525                         APIC_DELMODE_FIXED);
2526         }
2527
2528         /* call executor function */
2529         smp_rendezvous_action();
2530
2531         /* release lock */
2532         spin_unlock(&smp_rv_spinlock);
2533 }
2534
2535 void
2536 cpu_send_ipiq(int dcpu)
2537 {
2538         if ((1 << dcpu) & smp_active_mask)
2539                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
2540 }
2541
2542 #if 0   /* single_apic_ipi_passive() not working yet */
2543 /*
2544  * Returns 0 on failure, 1 on success
2545  */
2546 int
2547 cpu_send_ipiq_passive(int dcpu)
2548 {
2549         int r = 0;
2550         if ((1 << dcpu) & smp_active_mask) {
2551                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
2552                                         APIC_DELMODE_FIXED);
2553         }
2554         return(r);
2555 }
2556 #endif
2557