sys/dev/netif/emx/if_emx.c

   1 /*
   2  * Copyright (c) 2004 Joerg Sonnenberger <joerg@bec.de>.  All rights reserved.
   3  *
   4  * Copyright (c) 2001-2008, Intel Corporation
   5  * All rights reserved.
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions are met:
   9  *
  10  *  1. Redistributions of source code must retain the above copyright notice,
  11  *     this list of conditions and the following disclaimer.
  12  *
  13  *  2. Redistributions in binary form must reproduce the above copyright
  14  *     notice, this list of conditions and the following disclaimer in the
  15  *     documentation and/or other materials provided with the distribution.
  16  *
  17  *  3. Neither the name of the Intel Corporation nor the names of its
  18  *     contributors may be used to endorse or promote products derived from
  19  *     this software without specific prior written permission.
  20  *
  21  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  22  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  23  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  24  * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
  25  * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  26  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  27  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  28  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  29  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  30  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  31  * POSSIBILITY OF SUCH DAMAGE.
  32  *
  33  *
  34  * Copyright (c) 2005 The DragonFly Project.  All rights reserved.
  35  *
  36  * This code is derived from software contributed to The DragonFly Project
  37  * by Matthew Dillon <dillon@backplane.com>
  38  *
  39  * Redistribution and use in source and binary forms, with or without
  40  * modification, are permitted provided that the following conditions
  41  * are met:
  42  *
  43  * 1. Redistributions of source code must retain the above copyright
  44  *    notice, this list of conditions and the following disclaimer.
  45  * 2. Redistributions in binary form must reproduce the above copyright
  46  *    notice, this list of conditions and the following disclaimer in
  47  *    the documentation and/or other materials provided with the
  48  *    distribution.
  49  * 3. Neither the name of The DragonFly Project nor the names of its
  50  *    contributors may be used to endorse or promote products derived
  51  *    from this software without specific, prior written permission.
  52  *
  53  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  54  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  55  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS
  56  * FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE
  57  * COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,
  58  * INCIDENTAL, SPECIAL, EXEMPLARY OR CONSEQUENTIAL DAMAGES (INCLUDING,
  59  * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  60  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED
  61  * AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
  62  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT
  63  * OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  64  * SUCH DAMAGE.
  65  */
  66
  67 #include "opt_polling.h"
  68 #include "opt_serializer.h"
  69
  70 #include <sys/param.h>
  71 #include <sys/bus.h>
  72 #include <sys/endian.h>
  73 #include <sys/interrupt.h>
  74 #include <sys/kernel.h>
  75 #include <sys/ktr.h>
  76 #include <sys/malloc.h>
  77 #include <sys/mbuf.h>
  78 #include <sys/proc.h>
  79 #include <sys/rman.h>
  80 #include <sys/serialize.h>
  81 #include <sys/socket.h>
  82 #include <sys/sockio.h>
  83 #include <sys/sysctl.h>
  84 #include <sys/systm.h>
  85
  86 #include <net/bpf.h>
  87 #include <net/ethernet.h>
  88 #include <net/if.h>
  89 #include <net/if_arp.h>
  90 #include <net/if_dl.h>
  91 #include <net/if_media.h>
  92 #include <net/ifq_var.h>
  93 #include <net/vlan/if_vlan_var.h>
  94 #include <net/vlan/if_vlan_ether.h>
  95
  96 #include <netinet/in_systm.h>
  97 #include <netinet/in.h>
  98 #include <netinet/ip.h>
  99 #include <netinet/tcp.h>
 100 #include <netinet/udp.h>
 101
 102 #include <bus/pci/pcivar.h>
 103 #include <bus/pci/pcireg.h>
 104
 105 #include <dev/netif/ig_hal/e1000_api.h>
 106 #include <dev/netif/ig_hal/e1000_82571.h>
 107 #include <dev/netif/emx/if_emx.h>
 108
 109 #define EMX_NAME        "Intel(R) PRO/1000 "
 110
 111 #define EMX_DEVICE(id)  \
 112         { EMX_VENDOR_ID, E1000_DEV_ID_##id, EMX_NAME #id }
 113 #define EMX_DEVICE_NULL { 0, 0, NULL }
 114
 115 static const struct emx_device {
 116         uint16_t        vid;
 117         uint16_t        did;
 118         const char      *desc;
 119 } emx_devices[] = {
 120         EMX_DEVICE(82571EB_COPPER),
 121         EMX_DEVICE(82571EB_FIBER),
 122         EMX_DEVICE(82571EB_SERDES),
 123         EMX_DEVICE(82571EB_SERDES_DUAL),
 124         EMX_DEVICE(82571EB_SERDES_QUAD),
 125         EMX_DEVICE(82571EB_QUAD_COPPER),
 126         EMX_DEVICE(82571EB_QUAD_COPPER_LP),
 127         EMX_DEVICE(82571EB_QUAD_FIBER),
 128         EMX_DEVICE(82571PT_QUAD_COPPER),
 129
 130         EMX_DEVICE(82572EI_COPPER),
 131         EMX_DEVICE(82572EI_FIBER),
 132         EMX_DEVICE(82572EI_SERDES),
 133         EMX_DEVICE(82572EI),
 134
 135         EMX_DEVICE(82573E),
 136         EMX_DEVICE(82573E_IAMT),
 137         EMX_DEVICE(82573L),
 138
 139         EMX_DEVICE(80003ES2LAN_COPPER_SPT),
 140         EMX_DEVICE(80003ES2LAN_SERDES_SPT),
 141         EMX_DEVICE(80003ES2LAN_COPPER_DPT),
 142         EMX_DEVICE(80003ES2LAN_SERDES_DPT),
 143
 144         EMX_DEVICE(82574L),
 145
 146         /* required last entry */
 147         EMX_DEVICE_NULL
 148 };
 149
 150 static int      emx_probe(device_t);
 151 static int      emx_attach(device_t);
 152 static int      emx_detach(device_t);
 153 static int      emx_shutdown(device_t);
 154 static int      emx_suspend(device_t);
 155 static int      emx_resume(device_t);
 156
 157 static void     emx_init(void *);
 158 static void     emx_stop(struct emx_softc *);
 159 static int      emx_ioctl(struct ifnet *, u_long, caddr_t, struct ucred *);
 160 static void     emx_start(struct ifnet *);
 161 #ifdef DEVICE_POLLING
 162 static void     emx_poll(struct ifnet *, enum poll_cmd, int);
 163 #endif
 164 static void     emx_watchdog(struct ifnet *);
 165 static void     emx_media_status(struct ifnet *, struct ifmediareq *);
 166 static int      emx_media_change(struct ifnet *);
 167 static void     emx_timer(void *);
 168
 169 static void     emx_intr(void *);
 170 static void     emx_rxeof(struct emx_softc *, int, int);
 171 static void     emx_txeof(struct emx_softc *);
 172 static void     emx_tx_collect(struct emx_softc *);
 173 static void     emx_tx_purge(struct emx_softc *);
 174 static void     emx_enable_intr(struct emx_softc *);
 175 static void     emx_disable_intr(struct emx_softc *);
 176
 177 static int      emx_dma_alloc(struct emx_softc *);
 178 static void     emx_dma_free(struct emx_softc *);
 179 static void     emx_init_tx_ring(struct emx_softc *);
 180 static int      emx_init_rx_ring(struct emx_softc *, struct emx_rxdata *);
 181 static void     emx_free_rx_ring(struct emx_softc *, struct emx_rxdata *);
 182 static int      emx_create_tx_ring(struct emx_softc *);
 183 static int      emx_create_rx_ring(struct emx_softc *, struct emx_rxdata *);
 184 static void     emx_destroy_tx_ring(struct emx_softc *, int);
 185 static void     emx_destroy_rx_ring(struct emx_softc *,
 186                     struct emx_rxdata *, int);
 187 static int      emx_newbuf(struct emx_softc *, struct emx_rxdata *, int, int);
 188 static int      emx_encap(struct emx_softc *, struct mbuf **);
 189 static void     emx_rxcsum(struct emx_softc *, struct e1000_rx_desc *,
 190                     struct mbuf *);
 191 static int      emx_txcsum_pullup(struct emx_softc *, struct mbuf **);
 192 static int      emx_txcsum(struct emx_softc *, struct mbuf *,
 193                     uint32_t *, uint32_t *);
 194
 195 static int      emx_is_valid_eaddr(const uint8_t *);
 196 static int      emx_hw_init(struct emx_softc *);
 197 static void     emx_setup_ifp(struct emx_softc *);
 198 static void     emx_init_tx_unit(struct emx_softc *);
 199 static void     emx_init_rx_unit(struct emx_softc *);
 200 static void     emx_update_stats(struct emx_softc *);
 201 static void     emx_set_promisc(struct emx_softc *);
 202 static void     emx_disable_promisc(struct emx_softc *);
 203 static void     emx_set_multi(struct emx_softc *);
 204 static void     emx_update_link_status(struct emx_softc *);
 205 static void     emx_smartspeed(struct emx_softc *);
 206
 207 static void     emx_print_debug_info(struct emx_softc *);
 208 static void     emx_print_nvm_info(struct emx_softc *);
 209 static void     emx_print_hw_stats(struct emx_softc *);
 210
 211 static int      emx_sysctl_stats(SYSCTL_HANDLER_ARGS);
 212 static int      emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS);
 213 static int      emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS);
 214 static int      emx_sysctl_int_tx_nsegs(SYSCTL_HANDLER_ARGS);
 215 static void     emx_add_sysctl(struct emx_softc *);
 216
 217 /* Management and WOL Support */
 218 static void     emx_get_mgmt(struct emx_softc *);
 219 static void     emx_rel_mgmt(struct emx_softc *);
 220 static void     emx_get_hw_control(struct emx_softc *);
 221 static void     emx_rel_hw_control(struct emx_softc *);
 222 static void     emx_enable_wol(device_t);
 223
 224 static device_method_t emx_methods[] = {
 225         /* Device interface */
 226         DEVMETHOD(device_probe,         emx_probe),
 227         DEVMETHOD(device_attach,        emx_attach),
 228         DEVMETHOD(device_detach,        emx_detach),
 229         DEVMETHOD(device_shutdown,      emx_shutdown),
 230         DEVMETHOD(device_suspend,       emx_suspend),
 231         DEVMETHOD(device_resume,        emx_resume),
 232         { 0, 0 }
 233 };
 234
 235 static driver_t emx_driver = {
 236         "emx",
 237         emx_methods,
 238         sizeof(struct emx_softc),
 239 };
 240
 241 static devclass_t emx_devclass;
 242
 243 DECLARE_DUMMY_MODULE(if_emx);
 244 MODULE_DEPEND(emx, ig_hal, 1, 1, 1);
 245 DRIVER_MODULE(if_emx, pci, emx_driver, emx_devclass, 0, 0);
 246
 247 /*
 248  * Tunables
 249  */
 250 static int      emx_int_throttle_ceil = EMX_DEFAULT_ITR;
 251 static int      emx_rxd = EMX_DEFAULT_RXD;
 252 static int      emx_txd = EMX_DEFAULT_TXD;
 253 static int      emx_smart_pwr_down = FALSE;
 254
 255 /* Controls whether promiscuous also shows bad packets */
 256 static int      emx_debug_sbp = FALSE;
 257
 258 static int      emx_82573_workaround = TRUE;
 259
 260 TUNABLE_INT("hw.emx.int_throttle_ceil", &emx_int_throttle_ceil);
 261 TUNABLE_INT("hw.emx.rxd", &emx_rxd);
 262 TUNABLE_INT("hw.emx.txd", &emx_txd);
 263 TUNABLE_INT("hw.emx.smart_pwr_down", &emx_smart_pwr_down);
 264 TUNABLE_INT("hw.emx.sbp", &emx_debug_sbp);
 265 TUNABLE_INT("hw.emx.82573_workaround", &emx_82573_workaround);
 266
 267 /* Global used in WOL setup with multiport cards */
 268 static int      emx_global_quad_port_a = 0;
 269
 270 /* Set this to one to display debug statistics */
 271 static int      emx_display_debug_stats = 0;
 272
 273 #if !defined(KTR_IF_EMX)
 274 #define KTR_IF_EMX      KTR_ALL
 275 #endif
 276 KTR_INFO_MASTER(if_emx);
 277 KTR_INFO(KTR_IF_EMX, if_emx, intr_beg, 0, "intr begin", 0);
 278 KTR_INFO(KTR_IF_EMX, if_emx, intr_end, 1, "intr end", 0);
 279 KTR_INFO(KTR_IF_EMX, if_emx, pkt_receive, 4, "rx packet", 0);
 280 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txqueue, 5, "tx packet", 0);
 281 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txclean, 6, "tx clean", 0);
 282 #define logif(name)     KTR_LOG(if_emx_ ## name)
 283
 284 static int
 285 emx_probe(device_t dev)
 286 {
 287         const struct emx_device *d;
 288         uint16_t vid, did;
 289
 290         vid = pci_get_vendor(dev);
 291         did = pci_get_device(dev);
 292
 293         for (d = emx_devices; d->desc != NULL; ++d) {
 294                 if (vid == d->vid && did == d->did) {
 295                         device_set_desc(dev, d->desc);
 296                         device_set_async_attach(dev, TRUE);
 297                         return 0;
 298                 }
 299         }
 300         return ENXIO;
 301 }
 302
 303 static int
 304 emx_attach(device_t dev)
 305 {
 306         struct emx_softc *sc = device_get_softc(dev);
 307         struct ifnet *ifp = &sc->arpcom.ac_if;
 308         int error = 0;
 309         uint16_t eeprom_data, device_id;
 310
 311         callout_init(&sc->timer);
 312
 313         sc->dev = sc->osdep.dev = dev;
 314
 315         /*
 316          * Determine hardware and mac type
 317          */
 318         sc->hw.vendor_id = pci_get_vendor(dev);
 319         sc->hw.device_id = pci_get_device(dev);
 320         sc->hw.revision_id = pci_get_revid(dev);
 321         sc->hw.subsystem_vendor_id = pci_get_subvendor(dev);
 322         sc->hw.subsystem_device_id = pci_get_subdevice(dev);
 323
 324         if (e1000_set_mac_type(&sc->hw))
 325                 return ENXIO;
 326
 327         /* Enable bus mastering */
 328         pci_enable_busmaster(dev);
 329
 330         /*
 331          * Allocate IO memory
 332          */
 333         sc->memory_rid = EMX_BAR_MEM;
 334         sc->memory = bus_alloc_resource_any(dev, SYS_RES_MEMORY,
 335                                             &sc->memory_rid, RF_ACTIVE);
 336         if (sc->memory == NULL) {
 337                 device_printf(dev, "Unable to allocate bus resource: memory\n");
 338                 error = ENXIO;
 339                 goto fail;
 340         }
 341         sc->osdep.mem_bus_space_tag = rman_get_bustag(sc->memory);
 342         sc->osdep.mem_bus_space_handle = rman_get_bushandle(sc->memory);
 343
 344         /* XXX This is quite goofy, it is not actually used */
 345         sc->hw.hw_addr = (uint8_t *)&sc->osdep.mem_bus_space_handle;
 346
 347         /*
 348          * Allocate interrupt
 349          */
 350         sc->intr_rid = 0;
 351         sc->intr_res = bus_alloc_resource_any(dev, SYS_RES_IRQ, &sc->intr_rid,
 352                                               RF_SHAREABLE | RF_ACTIVE);
 353         if (sc->intr_res == NULL) {
 354                 device_printf(dev, "Unable to allocate bus resource: "
 355                     "interrupt\n");
 356                 error = ENXIO;
 357                 goto fail;
 358         }
 359
 360         /* Save PCI command register for Shared Code */
 361         sc->hw.bus.pci_cmd_word = pci_read_config(dev, PCIR_COMMAND, 2);
 362         sc->hw.back = &sc->osdep;
 363
 364         /* Do Shared Code initialization */
 365         if (e1000_setup_init_funcs(&sc->hw, TRUE)) {
 366                 device_printf(dev, "Setup of Shared code failed\n");
 367                 error = ENXIO;
 368                 goto fail;
 369         }
 370         e1000_get_bus_info(&sc->hw);
 371
 372         sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
 373         sc->hw.phy.autoneg_wait_to_complete = FALSE;
 374         sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
 375
 376         /*
 377          * Interrupt throttle rate
 378          */
 379         if (emx_int_throttle_ceil == 0) {
 380                 sc->int_throttle_ceil = 0;
 381         } else {
 382                 int throttle = emx_int_throttle_ceil;
 383
 384                 if (throttle < 0)
 385                         throttle = EMX_DEFAULT_ITR;
 386
 387                 /* Recalculate the tunable value to get the exact frequency. */
 388                 throttle = 1000000000 / 256 / throttle;
 389
 390                 /* Upper 16bits of ITR is reserved and should be zero */
 391                 if (throttle & 0xffff0000)
 392                         throttle = 1000000000 / 256 / EMX_DEFAULT_ITR;
 393
 394                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
 395         }
 396
 397         e1000_init_script_state_82541(&sc->hw, TRUE);
 398         e1000_set_tbi_compatibility_82543(&sc->hw, TRUE);
 399
 400         /* Copper options */
 401         if (sc->hw.phy.media_type == e1000_media_type_copper) {
 402                 sc->hw.phy.mdix = EMX_AUTO_ALL_MODES;
 403                 sc->hw.phy.disable_polarity_correction = FALSE;
 404                 sc->hw.phy.ms_type = EMX_MASTER_SLAVE;
 405         }
 406
 407         /* Set the frame limits assuming standard ethernet sized frames. */
 408         sc->max_frame_size = ETHERMTU + ETHER_HDR_LEN + ETHER_CRC_LEN;
 409         sc->min_frame_size = ETHER_MIN_LEN;
 410
 411         /* This controls when hardware reports transmit completion status. */
 412         sc->hw.mac.report_tx_early = 1;
 413
 414         /* Allocate RX/TX rings' busdma(9) stuffs */
 415         error = emx_dma_alloc(sc);
 416         if (error)
 417                 goto fail;
 418
 419         /* Make sure we have a good EEPROM before we read from it */
 420         if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
 421                 /*
 422                  * Some PCI-E parts fail the first check due to
 423                  * the link being in sleep state, call it again,
 424                  * if it fails a second time its a real issue.
 425                  */
 426                 if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
 427                         device_printf(dev,
 428                             "The EEPROM Checksum Is Not Valid\n");
 429                         error = EIO;
 430                         goto fail;
 431                 }
 432         }
 433
 434         /* Initialize the hardware */
 435         error = emx_hw_init(sc);
 436         if (error) {
 437                 device_printf(dev, "Unable to initialize the hardware\n");
 438                 goto fail;
 439         }
 440
 441         /* Copy the permanent MAC address out of the EEPROM */
 442         if (e1000_read_mac_addr(&sc->hw) < 0) {
 443                 device_printf(dev, "EEPROM read error while reading MAC"
 444                     " address\n");
 445                 error = EIO;
 446                 goto fail;
 447         }
 448         if (!emx_is_valid_eaddr(sc->hw.mac.addr)) {
 449                 device_printf(dev, "Invalid MAC address\n");
 450                 error = EIO;
 451                 goto fail;
 452         }
 453
 454         /* Manually turn off all interrupts */
 455         E1000_WRITE_REG(&sc->hw, E1000_IMC, 0xffffffff);
 456
 457         /* Setup OS specific network interface */
 458         emx_setup_ifp(sc);
 459
 460         /* Add sysctl tree, must after emx_setup_ifp() */
 461         emx_add_sysctl(sc);
 462
 463         /* Initialize statistics */
 464         emx_update_stats(sc);
 465
 466         sc->hw.mac.get_link_status = 1;
 467         emx_update_link_status(sc);
 468
 469         /* Indicate SOL/IDER usage */
 470         if (e1000_check_reset_block(&sc->hw)) {
 471                 device_printf(dev,
 472                     "PHY reset is blocked due to SOL/IDER session.\n");
 473         }
 474
 475         /* Determine if we have to control management hardware */
 476         sc->has_manage = e1000_enable_mng_pass_thru(&sc->hw);
 477
 478         /*
 479          * Setup Wake-on-Lan
 480          */
 481         switch (sc->hw.mac.type) {
 482         case e1000_82571:
 483         case e1000_80003es2lan:
 484                 if (sc->hw.bus.func == 1) {
 485                         e1000_read_nvm(&sc->hw,
 486                             NVM_INIT_CONTROL3_PORT_B, 1, &eeprom_data);
 487                 } else {
 488                         e1000_read_nvm(&sc->hw,
 489                             NVM_INIT_CONTROL3_PORT_A, 1, &eeprom_data);
 490                 }
 491                 eeprom_data &= EMX_EEPROM_APME;
 492                 break;
 493
 494         default:
 495                 /* APME bit in EEPROM is mapped to WUC.APME */
 496                 eeprom_data =
 497                     E1000_READ_REG(&sc->hw, E1000_WUC) & E1000_WUC_APME;
 498                 break;
 499         }
 500         if (eeprom_data)
 501                 sc->wol = E1000_WUFC_MAG;
 502         /*
 503          * We have the eeprom settings, now apply the special cases
 504          * where the eeprom may be wrong or the board won't support
 505          * wake on lan on a particular port
 506          */
 507         device_id = pci_get_device(dev);
 508         switch (device_id) {
 509         case E1000_DEV_ID_82571EB_FIBER:
 510                 /*
 511                  * Wake events only supported on port A for dual fiber
 512                  * regardless of eeprom setting
 513                  */
 514                 if (E1000_READ_REG(&sc->hw, E1000_STATUS) &
 515                     E1000_STATUS_FUNC_1)
 516                         sc->wol = 0;
 517                 break;
 518
 519         case E1000_DEV_ID_82571EB_QUAD_COPPER:
 520         case E1000_DEV_ID_82571EB_QUAD_FIBER:
 521         case E1000_DEV_ID_82571EB_QUAD_COPPER_LP:
 522                 /* if quad port sc, disable WoL on all but port A */
 523                 if (emx_global_quad_port_a != 0)
 524                         sc->wol = 0;
 525                 /* Reset for multiple quad port adapters */
 526                 if (++emx_global_quad_port_a == 4)
 527                         emx_global_quad_port_a = 0;
 528                 break;
 529         }
 530
 531         /* XXX disable wol */
 532         sc->wol = 0;
 533
 534         sc->spare_tx_desc = EMX_TX_SPARE;
 535
 536         /*
 537          * Keep following relationship between spare_tx_desc, oact_tx_desc
 538          * and tx_int_nsegs:
 539          * (spare_tx_desc + EMX_TX_RESERVED) <=
 540          * oact_tx_desc <= EMX_TX_OACTIVE_MAX <= tx_int_nsegs
 541          */
 542         sc->oact_tx_desc = sc->num_tx_desc / 8;
 543         if (sc->oact_tx_desc > EMX_TX_OACTIVE_MAX)
 544                 sc->oact_tx_desc = EMX_TX_OACTIVE_MAX;
 545         if (sc->oact_tx_desc < sc->spare_tx_desc + EMX_TX_RESERVED)
 546                 sc->oact_tx_desc = sc->spare_tx_desc + EMX_TX_RESERVED;
 547
 548         sc->tx_int_nsegs = sc->num_tx_desc / 16;
 549         if (sc->tx_int_nsegs < sc->oact_tx_desc)
 550                 sc->tx_int_nsegs = sc->oact_tx_desc;
 551
 552         error = bus_setup_intr(dev, sc->intr_res, INTR_MPSAFE, emx_intr, sc,
 553                                &sc->intr_tag, ifp->if_serializer);
 554         if (error) {
 555                 device_printf(dev, "Failed to register interrupt handler");
 556                 ether_ifdetach(&sc->arpcom.ac_if);
 557                 goto fail;
 558         }
 559
 560         ifp->if_cpuid = ithread_cpuid(rman_get_start(sc->intr_res));
 561         KKASSERT(ifp->if_cpuid >= 0 && ifp->if_cpuid < ncpus);
 562         return (0);
 563 fail:
 564         emx_detach(dev);
 565         return (error);
 566 }
 567
 568 static int
 569 emx_detach(device_t dev)
 570 {
 571         struct emx_softc *sc = device_get_softc(dev);
 572
 573         if (device_is_attached(dev)) {
 574                 struct ifnet *ifp = &sc->arpcom.ac_if;
 575
 576                 lwkt_serialize_enter(ifp->if_serializer);
 577
 578                 emx_stop(sc);
 579
 580                 e1000_phy_hw_reset(&sc->hw);
 581
 582                 emx_rel_mgmt(sc);
 583
 584                 if (sc->hw.mac.type == e1000_82573 &&
 585                     e1000_check_mng_mode(&sc->hw))
 586                         emx_rel_hw_control(sc);
 587
 588                 if (sc->wol) {
 589                         E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
 590                         E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
 591                         emx_enable_wol(dev);
 592                 }
 593
 594                 bus_teardown_intr(dev, sc->intr_res, sc->intr_tag);
 595
 596                 lwkt_serialize_exit(ifp->if_serializer);
 597
 598                 ether_ifdetach(ifp);
 599         }
 600         bus_generic_detach(dev);
 601
 602         if (sc->intr_res != NULL) {
 603                 bus_release_resource(dev, SYS_RES_IRQ, sc->intr_rid,
 604                                      sc->intr_res);
 605         }
 606
 607         if (sc->memory != NULL) {
 608                 bus_release_resource(dev, SYS_RES_MEMORY, sc->memory_rid,
 609                                      sc->memory);
 610         }
 611
 612         emx_dma_free(sc);
 613
 614         /* Free sysctl tree */
 615         if (sc->sysctl_tree != NULL)
 616                 sysctl_ctx_free(&sc->sysctl_ctx);
 617
 618         return (0);
 619 }
 620
 621 static int
 622 emx_shutdown(device_t dev)
 623 {
 624         return emx_suspend(dev);
 625 }
 626
 627 static int
 628 emx_suspend(device_t dev)
 629 {
 630         struct emx_softc *sc = device_get_softc(dev);
 631         struct ifnet *ifp = &sc->arpcom.ac_if;
 632
 633         lwkt_serialize_enter(ifp->if_serializer);
 634
 635         emx_stop(sc);
 636
 637         emx_rel_mgmt(sc);
 638
 639         if (sc->hw.mac.type == e1000_82573 &&
 640             e1000_check_mng_mode(&sc->hw))
 641                 emx_rel_hw_control(sc);
 642
 643         if (sc->wol) {
 644                 E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
 645                 E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
 646                 emx_enable_wol(dev);
 647         }
 648
 649         lwkt_serialize_exit(ifp->if_serializer);
 650
 651         return bus_generic_suspend(dev);
 652 }
 653
 654 static int
 655 emx_resume(device_t dev)
 656 {
 657         struct emx_softc *sc = device_get_softc(dev);
 658         struct ifnet *ifp = &sc->arpcom.ac_if;
 659
 660         lwkt_serialize_enter(ifp->if_serializer);
 661
 662         emx_init(sc);
 663         emx_get_mgmt(sc);
 664         if_devstart(ifp);
 665
 666         lwkt_serialize_exit(ifp->if_serializer);
 667
 668         return bus_generic_resume(dev);
 669 }
 670
 671 static void
 672 emx_start(struct ifnet *ifp)
 673 {
 674         struct emx_softc *sc = ifp->if_softc;
 675         struct mbuf *m_head;
 676
 677         ASSERT_SERIALIZED(ifp->if_serializer);
 678
 679         if ((ifp->if_flags & (IFF_RUNNING | IFF_OACTIVE)) != IFF_RUNNING)
 680                 return;
 681
 682         if (!sc->link_active) {
 683                 ifq_purge(&ifp->if_snd);
 684                 return;
 685         }
 686
 687         while (!ifq_is_empty(&ifp->if_snd)) {
 688                 /* Now do we at least have a minimal? */
 689                 if (EMX_IS_OACTIVE(sc)) {
 690                         emx_tx_collect(sc);
 691                         if (EMX_IS_OACTIVE(sc)) {
 692                                 ifp->if_flags |= IFF_OACTIVE;
 693                                 sc->no_tx_desc_avail1++;
 694                                 break;
 695                         }
 696                 }
 697
 698                 logif(pkt_txqueue);
 699                 m_head = ifq_dequeue(&ifp->if_snd, NULL);
 700                 if (m_head == NULL)
 701                         break;
 702
 703                 if (emx_encap(sc, &m_head)) {
 704                         ifp->if_oerrors++;
 705                         emx_tx_collect(sc);
 706                         continue;
 707                 }
 708
 709                 /* Send a copy of the frame to the BPF listener */
 710                 ETHER_BPF_MTAP(ifp, m_head);
 711
 712                 /* Set timeout in case hardware has problems transmitting. */
 713                 ifp->if_timer = EMX_TX_TIMEOUT;
 714         }
 715 }
 716
 717 static int
 718 emx_ioctl(struct ifnet *ifp, u_long command, caddr_t data, struct ucred *cr)
 719 {
 720         struct emx_softc *sc = ifp->if_softc;
 721         struct ifreq *ifr = (struct ifreq *)data;
 722         uint16_t eeprom_data = 0;
 723         int max_frame_size, mask, reinit;
 724         int error = 0;
 725
 726         ASSERT_SERIALIZED(ifp->if_serializer);
 727
 728         switch (command) {
 729         case SIOCSIFMTU:
 730                 switch (sc->hw.mac.type) {
 731                 case e1000_82573:
 732                         /*
 733                          * 82573 only supports jumbo frames
 734                          * if ASPM is disabled.
 735                          */
 736                         e1000_read_nvm(&sc->hw, NVM_INIT_3GIO_3, 1,
 737                                        &eeprom_data);
 738                         if (eeprom_data & NVM_WORD1A_ASPM_MASK) {
 739                                 max_frame_size = ETHER_MAX_LEN;
 740                                 break;
 741                         }
 742                         /* FALL THROUGH */
 743
 744                 /* Limit Jumbo Frame size */
 745                 case e1000_82571:
 746                 case e1000_82572:
 747                 case e1000_82574:
 748                 case e1000_80003es2lan:
 749                         max_frame_size = 9234;
 750                         break;
 751
 752                 default:
 753                         max_frame_size = MAX_JUMBO_FRAME_SIZE;
 754                         break;
 755                 }
 756                 if (ifr->ifr_mtu > max_frame_size - ETHER_HDR_LEN -
 757                     ETHER_CRC_LEN) {
 758                         error = EINVAL;
 759                         break;
 760                 }
 761
 762                 ifp->if_mtu = ifr->ifr_mtu;
 763                 sc->max_frame_size = ifp->if_mtu + ETHER_HDR_LEN +
 764                                      ETHER_CRC_LEN;
 765
 766                 if (ifp->if_flags & IFF_RUNNING)
 767                         emx_init(sc);
 768                 break;
 769
 770         case SIOCSIFFLAGS:
 771                 if (ifp->if_flags & IFF_UP) {
 772                         if ((ifp->if_flags & IFF_RUNNING)) {
 773                                 if ((ifp->if_flags ^ sc->if_flags) &
 774                                     (IFF_PROMISC | IFF_ALLMULTI)) {
 775                                         emx_disable_promisc(sc);
 776                                         emx_set_promisc(sc);
 777                                 }
 778                         } else {
 779                                 emx_init(sc);
 780                         }
 781                 } else if (ifp->if_flags & IFF_RUNNING) {
 782                         emx_stop(sc);
 783                 }
 784                 sc->if_flags = ifp->if_flags;
 785                 break;
 786
 787         case SIOCADDMULTI:
 788         case SIOCDELMULTI:
 789                 if (ifp->if_flags & IFF_RUNNING) {
 790                         emx_disable_intr(sc);
 791                         emx_set_multi(sc);
 792 #ifdef DEVICE_POLLING
 793                         if (!(ifp->if_flags & IFF_POLLING))
 794 #endif
 795                                 emx_enable_intr(sc);
 796                 }
 797                 break;
 798
 799         case SIOCSIFMEDIA:
 800                 /* Check SOL/IDER usage */
 801                 if (e1000_check_reset_block(&sc->hw)) {
 802                         device_printf(sc->dev, "Media change is"
 803                             " blocked due to SOL/IDER session.\n");
 804                         break;
 805                 }
 806                 /* FALL THROUGH */
 807
 808         case SIOCGIFMEDIA:
 809                 error = ifmedia_ioctl(ifp, ifr, &sc->media, command);
 810                 break;
 811
 812         case SIOCSIFCAP:
 813                 reinit = 0;
 814                 mask = ifr->ifr_reqcap ^ ifp->if_capenable;
 815                 if (mask & IFCAP_HWCSUM) {
 816                         ifp->if_capenable ^= (mask & IFCAP_HWCSUM);
 817                         reinit = 1;
 818                 }
 819                 if (mask & IFCAP_VLAN_HWTAGGING) {
 820                         ifp->if_capenable ^= IFCAP_VLAN_HWTAGGING;
 821                         reinit = 1;
 822                 }
 823                 if (reinit && (ifp->if_flags & IFF_RUNNING))
 824                         emx_init(sc);
 825                 break;
 826
 827         default:
 828                 error = ether_ioctl(ifp, command, data);
 829                 break;
 830         }
 831         return (error);
 832 }
 833
 834 static void
 835 emx_watchdog(struct ifnet *ifp)
 836 {
 837         struct emx_softc *sc = ifp->if_softc;
 838
 839         ASSERT_SERIALIZED(ifp->if_serializer);
 840
 841         /*
 842          * The timer is set to 5 every time start queues a packet.
 843          * Then txeof keeps resetting it as long as it cleans at
 844          * least one descriptor.
 845          * Finally, anytime all descriptors are clean the timer is
 846          * set to 0.
 847          */
 848
 849         if (E1000_READ_REG(&sc->hw, E1000_TDT(0)) ==
 850             E1000_READ_REG(&sc->hw, E1000_TDH(0))) {
 851                 /*
 852                  * If we reach here, all TX jobs are completed and
 853                  * the TX engine should have been idled for some time.
 854                  * We don't need to call if_devstart() here.
 855                  */
 856                 ifp->if_flags &= ~IFF_OACTIVE;
 857                 ifp->if_timer = 0;
 858                 return;
 859         }
 860
 861         /*
 862          * If we are in this routine because of pause frames, then
 863          * don't reset the hardware.
 864          */
 865         if (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_TXOFF) {
 866                 ifp->if_timer = EMX_TX_TIMEOUT;
 867                 return;
 868         }
 869
 870         if (e1000_check_for_link(&sc->hw) == 0)
 871                 if_printf(ifp, "watchdog timeout -- resetting\n");
 872
 873         ifp->if_oerrors++;
 874         sc->watchdog_events++;
 875
 876         emx_init(sc);
 877
 878         if (!ifq_is_empty(&ifp->if_snd))
 879                 if_devstart(ifp);
 880 }
 881
 882 static void
 883 emx_init(void *xsc)
 884 {
 885         struct emx_softc *sc = xsc;
 886         struct ifnet *ifp = &sc->arpcom.ac_if;
 887         device_t dev = sc->dev;
 888         uint32_t pba;
 889
 890         ASSERT_SERIALIZED(ifp->if_serializer);
 891
 892         emx_stop(sc);
 893
 894         /*
 895          * Packet Buffer Allocation (PBA)
 896          * Writing PBA sets the receive portion of the buffer
 897          * the remainder is used for the transmit buffer.
 898          */
 899         switch (sc->hw.mac.type) {
 900         /* Total Packet Buffer on these is 48K */
 901         case e1000_82571:
 902         case e1000_82572:
 903         case e1000_80003es2lan:
 904                 pba = E1000_PBA_32K; /* 32K for Rx, 16K for Tx */
 905                 break;
 906
 907         case e1000_82573: /* 82573: Total Packet Buffer is 32K */
 908                 pba = E1000_PBA_12K; /* 12K for Rx, 20K for Tx */
 909                 break;
 910
 911         case e1000_82574:
 912                 pba = E1000_PBA_20K; /* 20K for Rx, 20K for Tx */
 913                 break;
 914
 915         default:
 916                 /* Devices before 82547 had a Packet Buffer of 64K.   */
 917                 if (sc->max_frame_size > 8192)
 918                         pba = E1000_PBA_40K; /* 40K for Rx, 24K for Tx */
 919                 else
 920                         pba = E1000_PBA_48K; /* 48K for Rx, 16K for Tx */
 921         }
 922         E1000_WRITE_REG(&sc->hw, E1000_PBA, pba);
 923
 924         /* Get the latest mac address, User can use a LAA */
 925         bcopy(IF_LLADDR(ifp), sc->hw.mac.addr, ETHER_ADDR_LEN);
 926
 927         /* Put the address into the Receive Address Array */
 928         e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
 929
 930         /*
 931          * With the 82571 sc, RAR[0] may be overwritten
 932          * when the other port is reset, we make a duplicate
 933          * in RAR[14] for that eventuality, this assures
 934          * the interface continues to function.
 935          */
 936         if (sc->hw.mac.type == e1000_82571) {
 937                 e1000_set_laa_state_82571(&sc->hw, TRUE);
 938                 e1000_rar_set(&sc->hw, sc->hw.mac.addr,
 939                     E1000_RAR_ENTRIES - 1);
 940         }
 941
 942         /* Initialize the hardware */
 943         if (emx_hw_init(sc)) {
 944                 device_printf(dev, "Unable to initialize the hardware\n");
 945                 /* XXX emx_stop()? */
 946                 return;
 947         }
 948         emx_update_link_status(sc);
 949
 950         /* Setup VLAN support, basic and offload if available */
 951         E1000_WRITE_REG(&sc->hw, E1000_VET, ETHERTYPE_VLAN);
 952
 953         if (ifp->if_capenable & IFCAP_VLAN_HWTAGGING) {
 954                 uint32_t ctrl;
 955
 956                 ctrl = E1000_READ_REG(&sc->hw, E1000_CTRL);
 957                 ctrl |= E1000_CTRL_VME;
 958                 E1000_WRITE_REG(&sc->hw, E1000_CTRL, ctrl);
 959         }
 960
 961         /* Set hardware offload abilities */
 962         if (ifp->if_capenable & IFCAP_TXCSUM)
 963                 ifp->if_hwassist = EMX_CSUM_FEATURES;
 964         else
 965                 ifp->if_hwassist = 0;
 966
 967         /* Configure for OS presence */
 968         emx_get_mgmt(sc);
 969
 970         /* Prepare transmit descriptors and buffers */
 971         emx_init_tx_ring(sc);
 972         emx_init_tx_unit(sc);
 973
 974         /* Setup Multicast table */
 975         emx_set_multi(sc);
 976
 977         /* Prepare receive descriptors and buffers */
 978         if (emx_init_rx_ring(sc, &sc->rx_data[0])) {
 979                 device_printf(dev, "Could not setup receive structures\n");
 980                 emx_stop(sc);
 981                 return;
 982         }
 983         emx_init_rx_unit(sc);
 984
 985         /* Don't lose promiscuous settings */
 986         emx_set_promisc(sc);
 987
 988         ifp->if_flags |= IFF_RUNNING;
 989         ifp->if_flags &= ~IFF_OACTIVE;
 990
 991         callout_reset(&sc->timer, hz, emx_timer, sc);
 992         e1000_clear_hw_cntrs_base_generic(&sc->hw);
 993
 994         /* MSI/X configuration for 82574 */
 995         if (sc->hw.mac.type == e1000_82574) {
 996                 int tmp;
 997
 998                 tmp = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
 999                 tmp |= E1000_CTRL_EXT_PBA_CLR;
1000                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT, tmp);
1001                 /*
1002                  * Set the IVAR - interrupt vector routing.
1003                  * Each nibble represents a vector, high bit
1004                  * is enable, other 3 bits are the MSIX table
1005                  * entry, we map RXQ0 to 0, TXQ0 to 1, and
1006                  * Link (other) to 2, hence the magic number.
1007                  */
1008                 E1000_WRITE_REG(&sc->hw, E1000_IVAR, 0x800A0908);
1009         }
1010
1011 #ifdef DEVICE_POLLING
1012         /*
1013          * Only enable interrupts if we are not polling, make sure
1014          * they are off otherwise.
1015          */
1016         if (ifp->if_flags & IFF_POLLING)
1017                 emx_disable_intr(sc);
1018         else
1019 #endif /* DEVICE_POLLING */
1020                 emx_enable_intr(sc);
1021
1022         /* Don't reset the phy next time init gets called */
1023         sc->hw.phy.reset_disable = TRUE;
1024 }
1025
1026 #ifdef DEVICE_POLLING
1027
1028 static void
1029 emx_poll(struct ifnet *ifp, enum poll_cmd cmd, int count)
1030 {
1031         struct emx_softc *sc = ifp->if_softc;
1032         uint32_t reg_icr;
1033
1034         ASSERT_SERIALIZED(ifp->if_serializer);
1035
1036         switch (cmd) {
1037         case POLL_REGISTER:
1038                 emx_disable_intr(sc);
1039                 break;
1040
1041         case POLL_DEREGISTER:
1042                 emx_enable_intr(sc);
1043                 break;
1044
1045         case POLL_AND_CHECK_STATUS:
1046                 reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
1047                 if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
1048                         callout_stop(&sc->timer);
1049                         sc->hw.mac.get_link_status = 1;
1050                         emx_update_link_status(sc);
1051                         callout_reset(&sc->timer, hz, emx_timer, sc);
1052                 }
1053                 /* FALL THROUGH */
1054         case POLL_ONLY:
1055                 if (ifp->if_flags & IFF_RUNNING) {
1056                         emx_rxeof(sc, 0, count);
1057                         emx_txeof(sc);
1058
1059                         if (!ifq_is_empty(&ifp->if_snd))
1060                                 if_devstart(ifp);
1061                 }
1062                 break;
1063         }
1064 }
1065
1066 #endif /* DEVICE_POLLING */
1067
1068 static void
1069 emx_intr(void *xsc)
1070 {
1071         struct emx_softc *sc = xsc;
1072         struct ifnet *ifp = &sc->arpcom.ac_if;
1073         uint32_t reg_icr;
1074
1075         logif(intr_beg);
1076         ASSERT_SERIALIZED(ifp->if_serializer);
1077
1078         reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
1079
1080         if ((reg_icr & E1000_ICR_INT_ASSERTED) == 0) {
1081                 logif(intr_end);
1082                 return;
1083         }
1084
1085         /*
1086          * XXX: some laptops trigger several spurious interrupts
1087          * on em(4) when in the resume cycle. The ICR register
1088          * reports all-ones value in this case. Processing such
1089          * interrupts would lead to a freeze. I don't know why.
1090          */
1091         if (reg_icr == 0xffffffff) {
1092                 logif(intr_end);
1093                 return;
1094         }
1095
1096         if (ifp->if_flags & IFF_RUNNING) {
1097                 if (reg_icr &
1098                     (E1000_IMS_RXT0 | E1000_IMS_RXDMT0 | E1000_ICR_RXO))
1099                         emx_rxeof(sc, 0, -1);
1100                 if (reg_icr & E1000_IMS_TXDW) {
1101                         emx_txeof(sc);
1102                         if (!ifq_is_empty(&ifp->if_snd))
1103                                 if_devstart(ifp);
1104                 }
1105         }
1106
1107         /* Link status change */
1108         if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
1109                 callout_stop(&sc->timer);
1110                 sc->hw.mac.get_link_status = 1;
1111                 emx_update_link_status(sc);
1112
1113                 /* Deal with TX cruft when link lost */
1114                 emx_tx_purge(sc);
1115
1116                 callout_reset(&sc->timer, hz, emx_timer, sc);
1117         }
1118
1119         if (reg_icr & E1000_ICR_RXO)
1120                 sc->rx_overruns++;
1121
1122         logif(intr_end);
1123 }
1124
1125 static void
1126 emx_media_status(struct ifnet *ifp, struct ifmediareq *ifmr)
1127 {
1128         struct emx_softc *sc = ifp->if_softc;
1129
1130         ASSERT_SERIALIZED(ifp->if_serializer);
1131
1132         emx_update_link_status(sc);
1133
1134         ifmr->ifm_status = IFM_AVALID;
1135         ifmr->ifm_active = IFM_ETHER;
1136
1137         if (!sc->link_active)
1138                 return;
1139
1140         ifmr->ifm_status |= IFM_ACTIVE;
1141
1142         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1143             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
1144                 ifmr->ifm_active |= IFM_1000_SX | IFM_FDX;
1145         } else {
1146                 switch (sc->link_speed) {
1147                 case 10:
1148                         ifmr->ifm_active |= IFM_10_T;
1149                         break;
1150                 case 100:
1151                         ifmr->ifm_active |= IFM_100_TX;
1152                         break;
1153
1154                 case 1000:
1155                         ifmr->ifm_active |= IFM_1000_T;
1156                         break;
1157                 }
1158                 if (sc->link_duplex == FULL_DUPLEX)
1159                         ifmr->ifm_active |= IFM_FDX;
1160                 else
1161                         ifmr->ifm_active |= IFM_HDX;
1162         }
1163 }
1164
1165 static int
1166 emx_media_change(struct ifnet *ifp)
1167 {
1168         struct emx_softc *sc = ifp->if_softc;
1169         struct ifmedia *ifm = &sc->media;
1170
1171         ASSERT_SERIALIZED(ifp->if_serializer);
1172
1173         if (IFM_TYPE(ifm->ifm_media) != IFM_ETHER)
1174                 return (EINVAL);
1175
1176         switch (IFM_SUBTYPE(ifm->ifm_media)) {
1177         case IFM_AUTO:
1178                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1179                 sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
1180                 break;
1181
1182         case IFM_1000_LX:
1183         case IFM_1000_SX:
1184         case IFM_1000_T:
1185                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1186                 sc->hw.phy.autoneg_advertised = ADVERTISE_1000_FULL;
1187                 break;
1188
1189         case IFM_100_TX:
1190                 sc->hw.mac.autoneg = FALSE;
1191                 sc->hw.phy.autoneg_advertised = 0;
1192                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1193                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_FULL;
1194                 else
1195                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_HALF;
1196                 break;
1197
1198         case IFM_10_T:
1199                 sc->hw.mac.autoneg = FALSE;
1200                 sc->hw.phy.autoneg_advertised = 0;
1201                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1202                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_FULL;
1203                 else
1204                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_HALF;
1205                 break;
1206
1207         default:
1208                 if_printf(ifp, "Unsupported media type\n");
1209                 break;
1210         }
1211
1212         /*
1213          * As the speed/duplex settings my have changed we need to
1214          * reset the PHY.
1215          */
1216         sc->hw.phy.reset_disable = FALSE;
1217
1218         emx_init(sc);
1219
1220         return (0);
1221 }
1222
1223 static int
1224 emx_encap(struct emx_softc *sc, struct mbuf **m_headp)
1225 {
1226         bus_dma_segment_t segs[EMX_MAX_SCATTER];
1227         bus_dmamap_t map;
1228         struct emx_txbuf *tx_buffer, *tx_buffer_mapped;
1229         struct e1000_tx_desc *ctxd = NULL;
1230         struct mbuf *m_head = *m_headp;
1231         uint32_t txd_upper, txd_lower, cmd = 0;
1232         int maxsegs, nsegs, i, j, first, last = 0, error;
1233
1234         if (m_head->m_len < EMX_TXCSUM_MINHL &&
1235             (m_head->m_flags & EMX_CSUM_FEATURES)) {
1236                 /*
1237                  * Make sure that ethernet header and ip.ip_hl are in
1238                  * contiguous memory, since if TXCSUM is enabled, later
1239                  * TX context descriptor's setup need to access ip.ip_hl.
1240                  */
1241                 error = emx_txcsum_pullup(sc, m_headp);
1242                 if (error) {
1243                         KKASSERT(*m_headp == NULL);
1244                         return error;
1245                 }
1246                 m_head = *m_headp;
1247         }
1248
1249         txd_upper = txd_lower = 0;
1250
1251         /*
1252          * Capture the first descriptor index, this descriptor
1253          * will have the index of the EOP which is the only one
1254          * that now gets a DONE bit writeback.
1255          */
1256         first = sc->next_avail_tx_desc;
1257         tx_buffer = &sc->tx_buf[first];
1258         tx_buffer_mapped = tx_buffer;
1259         map = tx_buffer->map;
1260
1261         maxsegs = sc->num_tx_desc_avail - EMX_TX_RESERVED;
1262         KASSERT(maxsegs >= sc->spare_tx_desc, ("not enough spare TX desc\n"));
1263         if (maxsegs > EMX_MAX_SCATTER)
1264                 maxsegs = EMX_MAX_SCATTER;
1265
1266         error = bus_dmamap_load_mbuf_defrag(sc->txtag, map, m_headp,
1267                         segs, maxsegs, &nsegs, BUS_DMA_NOWAIT);
1268         if (error) {
1269                 if (error == ENOBUFS)
1270                         sc->mbuf_alloc_failed++;
1271                 else
1272                         sc->no_tx_dma_setup++;
1273
1274                 m_freem(*m_headp);
1275                 *m_headp = NULL;
1276                 return error;
1277         }
1278         bus_dmamap_sync(sc->txtag, map, BUS_DMASYNC_PREWRITE);
1279
1280         m_head = *m_headp;
1281         sc->tx_nsegs += nsegs;
1282
1283         if (m_head->m_pkthdr.csum_flags & EMX_CSUM_FEATURES) {
1284                 /* TX csum offloading will consume one TX desc */
1285                 sc->tx_nsegs += emx_txcsum(sc, m_head, &txd_upper, &txd_lower);
1286         }
1287         i = sc->next_avail_tx_desc;
1288
1289         /* Set up our transmit descriptors */
1290         for (j = 0; j < nsegs; j++) {
1291                 tx_buffer = &sc->tx_buf[i];
1292                 ctxd = &sc->tx_desc_base[i];
1293
1294                 ctxd->buffer_addr = htole64(segs[j].ds_addr);
1295                 ctxd->lower.data = htole32(E1000_TXD_CMD_IFCS |
1296                                            txd_lower | segs[j].ds_len);
1297                 ctxd->upper.data = htole32(txd_upper);
1298
1299                 last = i;
1300                 if (++i == sc->num_tx_desc)
1301                         i = 0;
1302         }
1303
1304         sc->next_avail_tx_desc = i;
1305
1306         KKASSERT(sc->num_tx_desc_avail > nsegs);
1307         sc->num_tx_desc_avail -= nsegs;
1308
1309         /* Handle VLAN tag */
1310         if (m_head->m_flags & M_VLANTAG) {
1311                 /* Set the vlan id. */
1312                 ctxd->upper.fields.special =
1313                     htole16(m_head->m_pkthdr.ether_vlantag);
1314
1315                 /* Tell hardware to add tag */
1316                 ctxd->lower.data |= htole32(E1000_TXD_CMD_VLE);
1317         }
1318
1319         tx_buffer->m_head = m_head;
1320         tx_buffer_mapped->map = tx_buffer->map;
1321         tx_buffer->map = map;
1322
1323         if (sc->tx_nsegs >= sc->tx_int_nsegs) {
1324                 sc->tx_nsegs = 0;
1325
1326                 /*
1327                  * Report Status (RS) is turned on
1328                  * every tx_int_nsegs descriptors.
1329                  */
1330                 cmd = E1000_TXD_CMD_RS;
1331
1332                 /*
1333                  * Keep track of the descriptor, which will
1334                  * be written back by hardware.
1335                  */
1336                 sc->tx_dd[sc->tx_dd_tail] = last;
1337                 EMX_INC_TXDD_IDX(sc->tx_dd_tail);
1338                 KKASSERT(sc->tx_dd_tail != sc->tx_dd_head);
1339         }
1340
1341         /*
1342          * Last Descriptor of Packet needs End Of Packet (EOP)
1343          */
1344         ctxd->lower.data |= htole32(E1000_TXD_CMD_EOP | cmd);
1345
1346         /*
1347          * Advance the Transmit Descriptor Tail (TDT), this tells
1348          * the E1000 that this frame is available to transmit.
1349          */
1350         E1000_WRITE_REG(&sc->hw, E1000_TDT(0), i);
1351
1352         return (0);
1353 }
1354
1355 static void
1356 emx_set_promisc(struct emx_softc *sc)
1357 {
1358         struct ifnet *ifp = &sc->arpcom.ac_if;
1359         uint32_t reg_rctl;
1360
1361         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1362
1363         if (ifp->if_flags & IFF_PROMISC) {
1364                 reg_rctl |= (E1000_RCTL_UPE | E1000_RCTL_MPE);
1365                 /* Turn this on if you want to see bad packets */
1366                 if (emx_debug_sbp)
1367                         reg_rctl |= E1000_RCTL_SBP;
1368                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1369         } else if (ifp->if_flags & IFF_ALLMULTI) {
1370                 reg_rctl |= E1000_RCTL_MPE;
1371                 reg_rctl &= ~E1000_RCTL_UPE;
1372                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1373         }
1374 }
1375
1376 static void
1377 emx_disable_promisc(struct emx_softc *sc)
1378 {
1379         uint32_t reg_rctl;
1380
1381         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1382
1383         reg_rctl &= ~E1000_RCTL_UPE;
1384         reg_rctl &= ~E1000_RCTL_MPE;
1385         reg_rctl &= ~E1000_RCTL_SBP;
1386         E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1387 }
1388
1389 static void
1390 emx_set_multi(struct emx_softc *sc)
1391 {
1392         struct ifnet *ifp = &sc->arpcom.ac_if;
1393         struct ifmultiaddr *ifma;
1394         uint32_t reg_rctl = 0;
1395         uint8_t  mta[512]; /* Largest MTS is 4096 bits */
1396         int mcnt = 0;
1397
1398         LIST_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
1399                 if (ifma->ifma_addr->sa_family != AF_LINK)
1400                         continue;
1401
1402                 if (mcnt == EMX_MCAST_ADDR_MAX)
1403                         break;
1404
1405                 bcopy(LLADDR((struct sockaddr_dl *)ifma->ifma_addr),
1406                       &mta[mcnt * ETHER_ADDR_LEN], ETHER_ADDR_LEN);
1407                 mcnt++;
1408         }
1409
1410         if (mcnt >= EMX_MCAST_ADDR_MAX) {
1411                 reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1412                 reg_rctl |= E1000_RCTL_MPE;
1413                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1414         } else {
1415                 e1000_update_mc_addr_list(&sc->hw, mta,
1416                     mcnt, 1, sc->hw.mac.rar_entry_count);
1417         }
1418 }
1419
1420 /*
1421  * This routine checks for link status and updates statistics.
1422  */
1423 static void
1424 emx_timer(void *xsc)
1425 {
1426         struct emx_softc *sc = xsc;
1427         struct ifnet *ifp = &sc->arpcom.ac_if;
1428
1429         lwkt_serialize_enter(ifp->if_serializer);
1430
1431         emx_update_link_status(sc);
1432         emx_update_stats(sc);
1433
1434         /* Reset LAA into RAR[0] on 82571 */
1435         if (e1000_get_laa_state_82571(&sc->hw) == TRUE)
1436                 e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
1437
1438         if (emx_display_debug_stats && (ifp->if_flags & IFF_RUNNING))
1439                 emx_print_hw_stats(sc);
1440
1441         emx_smartspeed(sc);
1442
1443         callout_reset(&sc->timer, hz, emx_timer, sc);
1444
1445         lwkt_serialize_exit(ifp->if_serializer);
1446 }
1447
1448 static void
1449 emx_update_link_status(struct emx_softc *sc)
1450 {
1451         struct e1000_hw *hw = &sc->hw;
1452         struct ifnet *ifp = &sc->arpcom.ac_if;
1453         device_t dev = sc->dev;
1454         uint32_t link_check = 0;
1455
1456         /* Get the cached link value or read phy for real */
1457         switch (hw->phy.media_type) {
1458         case e1000_media_type_copper:
1459                 if (hw->mac.get_link_status) {
1460                         /* Do the work to read phy */
1461                         e1000_check_for_link(hw);
1462                         link_check = !hw->mac.get_link_status;
1463                         if (link_check) /* ESB2 fix */
1464                                 e1000_cfg_on_link_up(hw);
1465                 } else {
1466                         link_check = TRUE;
1467                 }
1468                 break;
1469
1470         case e1000_media_type_fiber:
1471                 e1000_check_for_link(hw);
1472                 link_check = E1000_READ_REG(hw, E1000_STATUS) & E1000_STATUS_LU;
1473                 break;
1474
1475         case e1000_media_type_internal_serdes:
1476                 e1000_check_for_link(hw);
1477                 link_check = sc->hw.mac.serdes_has_link;
1478                 break;
1479
1480         case e1000_media_type_unknown:
1481         default:
1482                 break;
1483         }
1484
1485         /* Now check for a transition */
1486         if (link_check && sc->link_active == 0) {
1487                 e1000_get_speed_and_duplex(hw, &sc->link_speed,
1488                     &sc->link_duplex);
1489
1490                 /*
1491                  * Check if we should enable/disable SPEED_MODE bit on
1492                  * 82571EB/82572EI
1493                  */
1494                 if (hw->mac.type == e1000_82571 ||
1495                     hw->mac.type == e1000_82572) {
1496                         int tarc0;
1497
1498                         tarc0 = E1000_READ_REG(hw, E1000_TARC(0));
1499                         if (sc->link_speed != SPEED_1000)
1500                                 tarc0 &= ~EMX_TARC_SPEED_MODE;
1501                         else
1502                                 tarc0 |= EMX_TARC_SPEED_MODE;
1503                         E1000_WRITE_REG(hw, E1000_TARC(0), tarc0);
1504                 }
1505                 if (bootverbose) {
1506                         device_printf(dev, "Link is up %d Mbps %s\n",
1507                             sc->link_speed,
1508                             ((sc->link_duplex == FULL_DUPLEX) ?
1509                             "Full Duplex" : "Half Duplex"));
1510                 }
1511                 sc->link_active = 1;
1512                 sc->smartspeed = 0;
1513                 ifp->if_baudrate = sc->link_speed * 1000000;
1514                 ifp->if_link_state = LINK_STATE_UP;
1515                 if_link_state_change(ifp);
1516         } else if (!link_check && sc->link_active == 1) {
1517                 ifp->if_baudrate = sc->link_speed = 0;
1518                 sc->link_duplex = 0;
1519                 if (bootverbose)
1520                         device_printf(dev, "Link is Down\n");
1521                 sc->link_active = 0;
1522 #if 0
1523                 /* Link down, disable watchdog */
1524                 if->if_timer = 0;
1525 #endif
1526                 ifp->if_link_state = LINK_STATE_DOWN;
1527                 if_link_state_change(ifp);
1528         }
1529 }
1530
1531 static void
1532 emx_stop(struct emx_softc *sc)
1533 {
1534         struct ifnet *ifp = &sc->arpcom.ac_if;
1535         int i;
1536
1537         ASSERT_SERIALIZED(ifp->if_serializer);
1538
1539         emx_disable_intr(sc);
1540
1541         callout_stop(&sc->timer);
1542
1543         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
1544         ifp->if_timer = 0;
1545
1546         e1000_reset_hw(&sc->hw);
1547         E1000_WRITE_REG(&sc->hw, E1000_WUC, 0);
1548
1549         for (i = 0; i < sc->num_tx_desc; i++) {
1550                 struct emx_txbuf *tx_buffer = &sc->tx_buf[i];
1551
1552                 if (tx_buffer->m_head != NULL) {
1553                         bus_dmamap_unload(sc->txtag, tx_buffer->map);
1554                         m_freem(tx_buffer->m_head);
1555                         tx_buffer->m_head = NULL;
1556                 }
1557         }
1558
1559         emx_free_rx_ring(sc, &sc->rx_data[0]);
1560
1561         sc->csum_flags = 0;
1562         sc->csum_ehlen = 0;
1563         sc->csum_iphlen = 0;
1564
1565         sc->tx_dd_head = 0;
1566         sc->tx_dd_tail = 0;
1567         sc->tx_nsegs = 0;
1568 }
1569
1570 static int
1571 emx_hw_init(struct emx_softc *sc)
1572 {
1573         device_t dev = sc->dev;
1574         uint16_t rx_buffer_size;
1575
1576         /* Issue a global reset */
1577         e1000_reset_hw(&sc->hw);
1578
1579         /* Get control from any management/hw control */
1580         if (sc->hw.mac.type == e1000_82573 &&
1581             e1000_check_mng_mode(&sc->hw))
1582                 emx_get_hw_control(sc);
1583
1584         /* Set up smart power down as default off on newer adapters. */
1585         if (!emx_smart_pwr_down &&
1586             (sc->hw.mac.type == e1000_82571 ||
1587              sc->hw.mac.type == e1000_82572)) {
1588                 uint16_t phy_tmp = 0;
1589
1590                 /* Speed up time to link by disabling smart power down. */
1591                 e1000_read_phy_reg(&sc->hw,
1592                     IGP02E1000_PHY_POWER_MGMT, &phy_tmp);
1593                 phy_tmp &= ~IGP02E1000_PM_SPD;
1594                 e1000_write_phy_reg(&sc->hw,
1595                     IGP02E1000_PHY_POWER_MGMT, phy_tmp);
1596         }
1597
1598         /*
1599          * These parameters control the automatic generation (Tx) and
1600          * response (Rx) to Ethernet PAUSE frames.
1601          * - High water mark should allow for at least two frames to be
1602          *   received after sending an XOFF.
1603          * - Low water mark works best when it is very near the high water mark.
1604          *   This allows the receiver to restart by sending XON when it has
1605          *   drained a bit. Here we use an arbitary value of 1500 which will
1606          *   restart after one full frame is pulled from the buffer. There
1607          *   could be several smaller frames in the buffer and if so they will
1608          *   not trigger the XON until their total number reduces the buffer
1609          *   by 1500.
1610          * - The pause time is fairly large at 1000 x 512ns = 512 usec.
1611          */
1612         rx_buffer_size = (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) << 10;
1613
1614         sc->hw.fc.high_water = rx_buffer_size -
1615                                roundup2(sc->max_frame_size, 1024);
1616         sc->hw.fc.low_water = sc->hw.fc.high_water - 1500;
1617
1618         if (sc->hw.mac.type == e1000_80003es2lan)
1619                 sc->hw.fc.pause_time = 0xFFFF;
1620         else
1621                 sc->hw.fc.pause_time = EMX_FC_PAUSE_TIME;
1622         sc->hw.fc.send_xon = TRUE;
1623         sc->hw.fc.requested_mode = e1000_fc_full;
1624
1625         if (e1000_init_hw(&sc->hw) < 0) {
1626                 device_printf(dev, "Hardware Initialization Failed\n");
1627                 return (EIO);
1628         }
1629
1630         e1000_check_for_link(&sc->hw);
1631
1632         return (0);
1633 }
1634
1635 static void
1636 emx_setup_ifp(struct emx_softc *sc)
1637 {
1638         struct ifnet *ifp = &sc->arpcom.ac_if;
1639
1640         if_initname(ifp, device_get_name(sc->dev),
1641                     device_get_unit(sc->dev));
1642         ifp->if_softc = sc;
1643         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
1644         ifp->if_init =  emx_init;
1645         ifp->if_ioctl = emx_ioctl;
1646         ifp->if_start = emx_start;
1647 #ifdef DEVICE_POLLING
1648         ifp->if_poll = emx_poll;
1649 #endif
1650         ifp->if_watchdog = emx_watchdog;
1651         ifq_set_maxlen(&ifp->if_snd, sc->num_tx_desc - 1);
1652         ifq_set_ready(&ifp->if_snd);
1653
1654         ether_ifattach(ifp, sc->hw.mac.addr, NULL);
1655
1656         ifp->if_capabilities = IFCAP_HWCSUM |
1657                                IFCAP_VLAN_HWTAGGING |
1658                                IFCAP_VLAN_MTU;
1659         ifp->if_capenable = ifp->if_capabilities;
1660         ifp->if_hwassist = EMX_CSUM_FEATURES;
1661
1662         /*
1663          * Tell the upper layer(s) we support long frames.
1664          */
1665         ifp->if_data.ifi_hdrlen = sizeof(struct ether_vlan_header);
1666
1667         /*
1668          * Specify the media types supported by this sc and register
1669          * callbacks to update media and link information
1670          */
1671         ifmedia_init(&sc->media, IFM_IMASK,
1672                      emx_media_change, emx_media_status);
1673         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1674             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
1675                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX | IFM_FDX,
1676                             0, NULL);
1677                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX, 0, NULL);
1678         } else {
1679                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T, 0, NULL);
1680                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T | IFM_FDX,
1681                             0, NULL);
1682                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX, 0, NULL);
1683                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX | IFM_FDX,
1684                             0, NULL);
1685                 if (sc->hw.phy.type != e1000_phy_ife) {
1686                         ifmedia_add(&sc->media,
1687                                 IFM_ETHER | IFM_1000_T | IFM_FDX, 0, NULL);
1688                         ifmedia_add(&sc->media,
1689                                 IFM_ETHER | IFM_1000_T, 0, NULL);
1690                 }
1691         }
1692         ifmedia_add(&sc->media, IFM_ETHER | IFM_AUTO, 0, NULL);
1693         ifmedia_set(&sc->media, IFM_ETHER | IFM_AUTO);
1694 }
1695
1696 /*
1697  * Workaround for SmartSpeed on 82541 and 82547 controllers
1698  */
1699 static void
1700 emx_smartspeed(struct emx_softc *sc)
1701 {
1702         uint16_t phy_tmp;
1703
1704         if (sc->link_active || sc->hw.phy.type != e1000_phy_igp ||
1705             sc->hw.mac.autoneg == 0 ||
1706             (sc->hw.phy.autoneg_advertised & ADVERTISE_1000_FULL) == 0)
1707                 return;
1708
1709         if (sc->smartspeed == 0) {
1710                 /*
1711                  * If Master/Slave config fault is asserted twice,
1712                  * we assume back-to-back
1713                  */
1714                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
1715                 if (!(phy_tmp & SR_1000T_MS_CONFIG_FAULT))
1716                         return;
1717                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
1718                 if (phy_tmp & SR_1000T_MS_CONFIG_FAULT) {
1719                         e1000_read_phy_reg(&sc->hw,
1720                             PHY_1000T_CTRL, &phy_tmp);
1721                         if (phy_tmp & CR_1000T_MS_ENABLE) {
1722                                 phy_tmp &= ~CR_1000T_MS_ENABLE;
1723                                 e1000_write_phy_reg(&sc->hw,
1724                                     PHY_1000T_CTRL, phy_tmp);
1725                                 sc->smartspeed++;
1726                                 if (sc->hw.mac.autoneg &&
1727                                     !e1000_phy_setup_autoneg(&sc->hw) &&
1728                                     !e1000_read_phy_reg(&sc->hw,
1729                                      PHY_CONTROL, &phy_tmp)) {
1730                                         phy_tmp |= MII_CR_AUTO_NEG_EN |
1731                                                    MII_CR_RESTART_AUTO_NEG;
1732                                         e1000_write_phy_reg(&sc->hw,
1733                                             PHY_CONTROL, phy_tmp);
1734                                 }
1735                         }
1736                 }
1737                 return;
1738         } else if (sc->smartspeed == EMX_SMARTSPEED_DOWNSHIFT) {
1739                 /* If still no link, perhaps using 2/3 pair cable */
1740                 e1000_read_phy_reg(&sc->hw, PHY_1000T_CTRL, &phy_tmp);
1741                 phy_tmp |= CR_1000T_MS_ENABLE;
1742                 e1000_write_phy_reg(&sc->hw, PHY_1000T_CTRL, phy_tmp);
1743                 if (sc->hw.mac.autoneg &&
1744                     !e1000_phy_setup_autoneg(&sc->hw) &&
1745                     !e1000_read_phy_reg(&sc->hw, PHY_CONTROL, &phy_tmp)) {
1746                         phy_tmp |= MII_CR_AUTO_NEG_EN | MII_CR_RESTART_AUTO_NEG;
1747                         e1000_write_phy_reg(&sc->hw, PHY_CONTROL, phy_tmp);
1748                 }
1749         }
1750
1751         /* Restart process after EMX_SMARTSPEED_MAX iterations */
1752         if (sc->smartspeed++ == EMX_SMARTSPEED_MAX)
1753                 sc->smartspeed = 0;
1754 }
1755
1756 static int
1757 emx_create_tx_ring(struct emx_softc *sc)
1758 {
1759         device_t dev = sc->dev;
1760         struct emx_txbuf *tx_buffer;
1761         int error, i, tsize;
1762
1763         /*
1764          * Validate number of transmit descriptors.  It must not exceed
1765          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
1766          */
1767         if ((emx_txd * sizeof(struct e1000_tx_desc)) % EMX_DBA_ALIGN != 0 ||
1768             emx_txd > EMX_MAX_TXD || emx_txd < EMX_MIN_TXD) {
1769                 device_printf(dev, "Using %d TX descriptors instead of %d!\n",
1770                     EMX_DEFAULT_TXD, emx_txd);
1771                 sc->num_tx_desc = EMX_DEFAULT_TXD;
1772         } else {
1773                 sc->num_tx_desc = emx_txd;
1774         }
1775
1776         /*
1777          * Allocate Transmit Descriptor ring
1778          */
1779         tsize = roundup2(sc->num_tx_desc * sizeof(struct e1000_tx_desc),
1780                          EMX_DBA_ALIGN);
1781         sc->tx_desc_base = bus_dmamem_coherent_any(sc->parent_dtag,
1782                                 EMX_DBA_ALIGN, tsize, BUS_DMA_WAITOK,
1783                                 &sc->tx_desc_dtag, &sc->tx_desc_dmap,
1784                                 &sc->tx_desc_paddr);
1785         if (sc->tx_desc_base == NULL) {
1786                 device_printf(dev, "Unable to allocate tx_desc memory\n");
1787                 return ENOMEM;
1788         }
1789
1790         sc->tx_buf = kmalloc(sizeof(struct emx_txbuf) * sc->num_tx_desc,
1791                              M_DEVBUF, M_WAITOK | M_ZERO);
1792
1793         /*
1794          * Create DMA tags for tx buffers
1795          */
1796         error = bus_dma_tag_create(sc->parent_dtag, /* parent */
1797                         1, 0,                   /* alignment, bounds */
1798                         BUS_SPACE_MAXADDR,      /* lowaddr */
1799                         BUS_SPACE_MAXADDR,      /* highaddr */
1800                         NULL, NULL,             /* filter, filterarg */
1801                         EMX_TSO_SIZE,           /* maxsize */
1802                         EMX_MAX_SCATTER,        /* nsegments */
1803                         EMX_MAX_SEGSIZE,        /* maxsegsize */
1804                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW |
1805                         BUS_DMA_ONEBPAGE,       /* flags */
1806                         &sc->txtag);
1807         if (error) {
1808                 device_printf(dev, "Unable to allocate TX DMA tag\n");
1809                 kfree(sc->tx_buf, M_DEVBUF);
1810                 sc->tx_buf = NULL;
1811                 return error;
1812         }
1813
1814         /*
1815          * Create DMA maps for tx buffers
1816          */
1817         for (i = 0; i < sc->num_tx_desc; i++) {
1818                 tx_buffer = &sc->tx_buf[i];
1819
1820                 error = bus_dmamap_create(sc->txtag,
1821                                           BUS_DMA_WAITOK | BUS_DMA_ONEBPAGE,
1822                                           &tx_buffer->map);
1823                 if (error) {
1824                         device_printf(dev, "Unable to create TX DMA map\n");
1825                         emx_destroy_tx_ring(sc, i);
1826                         return error;
1827                 }
1828         }
1829         return (0);
1830 }
1831
1832 static void
1833 emx_init_tx_ring(struct emx_softc *sc)
1834 {
1835         /* Clear the old ring contents */
1836         bzero(sc->tx_desc_base,
1837               sizeof(struct e1000_tx_desc) * sc->num_tx_desc);
1838
1839         /* Reset state */
1840         sc->next_avail_tx_desc = 0;
1841         sc->next_tx_to_clean = 0;
1842         sc->num_tx_desc_avail = sc->num_tx_desc;
1843 }
1844
1845 static void
1846 emx_init_tx_unit(struct emx_softc *sc)
1847 {
1848         uint32_t tctl, tarc, tipg = 0;
1849         uint64_t bus_addr;
1850
1851         /* Setup the Base and Length of the Tx Descriptor Ring */
1852         bus_addr = sc->tx_desc_paddr;
1853         E1000_WRITE_REG(&sc->hw, E1000_TDLEN(0),
1854             sc->num_tx_desc * sizeof(struct e1000_tx_desc));
1855         E1000_WRITE_REG(&sc->hw, E1000_TDBAH(0),
1856             (uint32_t)(bus_addr >> 32));
1857         E1000_WRITE_REG(&sc->hw, E1000_TDBAL(0),
1858             (uint32_t)bus_addr);
1859         /* Setup the HW Tx Head and Tail descriptor pointers */
1860         E1000_WRITE_REG(&sc->hw, E1000_TDT(0), 0);
1861         E1000_WRITE_REG(&sc->hw, E1000_TDH(0), 0);
1862
1863         /* Set the default values for the Tx Inter Packet Gap timer */
1864         switch (sc->hw.mac.type) {
1865         case e1000_80003es2lan:
1866                 tipg = DEFAULT_82543_TIPG_IPGR1;
1867                 tipg |= DEFAULT_80003ES2LAN_TIPG_IPGR2 <<
1868                     E1000_TIPG_IPGR2_SHIFT;
1869                 break;
1870
1871         default:
1872                 if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1873                     sc->hw.phy.media_type == e1000_media_type_internal_serdes)
1874                         tipg = DEFAULT_82543_TIPG_IPGT_FIBER;
1875                 else
1876                         tipg = DEFAULT_82543_TIPG_IPGT_COPPER;
1877                 tipg |= DEFAULT_82543_TIPG_IPGR1 << E1000_TIPG_IPGR1_SHIFT;
1878                 tipg |= DEFAULT_82543_TIPG_IPGR2 << E1000_TIPG_IPGR2_SHIFT;
1879                 break;
1880         }
1881
1882         E1000_WRITE_REG(&sc->hw, E1000_TIPG, tipg);
1883
1884         /* NOTE: 0 is not allowed for TIDV */
1885         E1000_WRITE_REG(&sc->hw, E1000_TIDV, 1);
1886         E1000_WRITE_REG(&sc->hw, E1000_TADV, 0);
1887
1888         if (sc->hw.mac.type == e1000_82571 ||
1889             sc->hw.mac.type == e1000_82572) {
1890                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
1891                 tarc |= EMX_TARC_SPEED_MODE;
1892                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
1893         } else if (sc->hw.mac.type == e1000_80003es2lan) {
1894                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
1895                 tarc |= 1;
1896                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
1897                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(1));
1898                 tarc |= 1;
1899                 E1000_WRITE_REG(&sc->hw, E1000_TARC(1), tarc);
1900         }
1901
1902         /* Program the Transmit Control Register */
1903         tctl = E1000_READ_REG(&sc->hw, E1000_TCTL);
1904         tctl &= ~E1000_TCTL_CT;
1905         tctl |= E1000_TCTL_PSP | E1000_TCTL_RTLC | E1000_TCTL_EN |
1906                 (E1000_COLLISION_THRESHOLD << E1000_CT_SHIFT);
1907         tctl |= E1000_TCTL_MULR;
1908
1909         /* This write will effectively turn on the transmit unit. */
1910         E1000_WRITE_REG(&sc->hw, E1000_TCTL, tctl);
1911 }
1912
1913 static void
1914 emx_destroy_tx_ring(struct emx_softc *sc, int ndesc)
1915 {
1916         struct emx_txbuf *tx_buffer;
1917         int i;
1918
1919         /* Free Transmit Descriptor ring */
1920         if (sc->tx_desc_base) {
1921                 bus_dmamap_unload(sc->tx_desc_dtag, sc->tx_desc_dmap);
1922                 bus_dmamem_free(sc->tx_desc_dtag, sc->tx_desc_base,
1923                                 sc->tx_desc_dmap);
1924                 bus_dma_tag_destroy(sc->tx_desc_dtag);
1925
1926                 sc->tx_desc_base = NULL;
1927         }
1928
1929         if (sc->tx_buf == NULL)
1930                 return;
1931
1932         for (i = 0; i < ndesc; i++) {
1933                 tx_buffer = &sc->tx_buf[i];
1934
1935                 KKASSERT(tx_buffer->m_head == NULL);
1936                 bus_dmamap_destroy(sc->txtag, tx_buffer->map);
1937         }
1938         bus_dma_tag_destroy(sc->txtag);
1939
1940         kfree(sc->tx_buf, M_DEVBUF);
1941         sc->tx_buf = NULL;
1942 }
1943
1944 /*
1945  * The offload context needs to be set when we transfer the first
1946  * packet of a particular protocol (TCP/UDP).  This routine has been
1947  * enhanced to deal with inserted VLAN headers.
1948  *
1949  * If the new packet's ether header length, ip header length and
1950  * csum offloading type are same as the previous packet, we should
1951  * avoid allocating a new csum context descriptor; mainly to take
1952  * advantage of the pipeline effect of the TX data read request.
1953  *
1954  * This function returns number of TX descrptors allocated for
1955  * csum context.
1956  */
1957 static int
1958 emx_txcsum(struct emx_softc *sc, struct mbuf *mp,
1959            uint32_t *txd_upper, uint32_t *txd_lower)
1960 {
1961         struct e1000_context_desc *TXD;
1962         struct emx_txbuf *tx_buffer;
1963         struct ether_vlan_header *eh;
1964         struct ip *ip;
1965         int curr_txd, ehdrlen, csum_flags;
1966         uint32_t cmd, hdr_len, ip_hlen;
1967         uint16_t etype;
1968
1969         /*
1970          * Determine where frame payload starts.
1971          * Jump over vlan headers if already present,
1972          * helpful for QinQ too.
1973          */
1974         KASSERT(mp->m_len >= ETHER_HDR_LEN,
1975                 ("emx_txcsum_pullup is not called (eh)?\n"));
1976         eh = mtod(mp, struct ether_vlan_header *);
1977         if (eh->evl_encap_proto == htons(ETHERTYPE_VLAN)) {
1978                 KASSERT(mp->m_len >= ETHER_HDR_LEN + EVL_ENCAPLEN,
1979                         ("emx_txcsum_pullup is not called (evh)?\n"));
1980                 etype = ntohs(eh->evl_proto);
1981                 ehdrlen = ETHER_HDR_LEN + EVL_ENCAPLEN;
1982         } else {
1983                 etype = ntohs(eh->evl_encap_proto);
1984                 ehdrlen = ETHER_HDR_LEN;
1985         }
1986
1987         /*
1988          * We only support TCP/UDP for IPv4 for the moment.
1989          * TODO: Support SCTP too when it hits the tree.
1990          */
1991         if (etype != ETHERTYPE_IP)
1992                 return 0;
1993
1994         KASSERT(mp->m_len >= ehdrlen + EMX_IPVHL_SIZE,
1995                 ("emx_txcsum_pullup is not called (eh+ip_vhl)?\n"));
1996
1997         /* NOTE: We could only safely access ip.ip_vhl part */
1998         ip = (struct ip *)(mp->m_data + ehdrlen);
1999         ip_hlen = ip->ip_hl << 2;
2000
2001         csum_flags = mp->m_pkthdr.csum_flags & EMX_CSUM_FEATURES;
2002
2003         if (sc->csum_ehlen == ehdrlen && sc->csum_iphlen == ip_hlen &&
2004             sc->csum_flags == csum_flags) {
2005                 /*
2006                  * Same csum offload context as the previous packets;
2007                  * just return.
2008                  */
2009                 *txd_upper = sc->csum_txd_upper;
2010                 *txd_lower = sc->csum_txd_lower;
2011                 return 0;
2012         }
2013
2014         /*
2015          * Setup a new csum offload context.
2016          */
2017
2018         curr_txd = sc->next_avail_tx_desc;
2019         tx_buffer = &sc->tx_buf[curr_txd];
2020         TXD = (struct e1000_context_desc *)&sc->tx_desc_base[curr_txd];
2021
2022         cmd = 0;
2023
2024         /* Setup of IP header checksum. */
2025         if (csum_flags & CSUM_IP) {
2026                 /*
2027                  * Start offset for header checksum calculation.
2028                  * End offset for header checksum calculation.
2029                  * Offset of place to put the checksum.
2030                  */
2031                 TXD->lower_setup.ip_fields.ipcss = ehdrlen;
2032                 TXD->lower_setup.ip_fields.ipcse =
2033                     htole16(ehdrlen + ip_hlen - 1);
2034                 TXD->lower_setup.ip_fields.ipcso =
2035                     ehdrlen + offsetof(struct ip, ip_sum);
2036                 cmd |= E1000_TXD_CMD_IP;
2037                 *txd_upper |= E1000_TXD_POPTS_IXSM << 8;
2038         }
2039         hdr_len = ehdrlen + ip_hlen;
2040
2041         if (csum_flags & CSUM_TCP) {
2042                 /*
2043                  * Start offset for payload checksum calculation.
2044                  * End offset for payload checksum calculation.
2045                  * Offset of place to put the checksum.
2046                  */
2047                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2048                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2049                 TXD->upper_setup.tcp_fields.tucso =
2050                     hdr_len + offsetof(struct tcphdr, th_sum);
2051                 cmd |= E1000_TXD_CMD_TCP;
2052                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2053         } else if (csum_flags & CSUM_UDP) {
2054                 /*
2055                  * Start offset for header checksum calculation.
2056                  * End offset for header checksum calculation.
2057                  * Offset of place to put the checksum.
2058                  */
2059                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2060                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2061                 TXD->upper_setup.tcp_fields.tucso =
2062                     hdr_len + offsetof(struct udphdr, uh_sum);
2063                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2064         }
2065
2066         *txd_lower = E1000_TXD_CMD_DEXT |       /* Extended descr type */
2067                      E1000_TXD_DTYP_D;          /* Data descr */
2068
2069         /* Save the information for this csum offloading context */
2070         sc->csum_ehlen = ehdrlen;
2071         sc->csum_iphlen = ip_hlen;
2072         sc->csum_flags = csum_flags;
2073         sc->csum_txd_upper = *txd_upper;
2074         sc->csum_txd_lower = *txd_lower;
2075
2076         TXD->tcp_seg_setup.data = htole32(0);
2077         TXD->cmd_and_length =
2078             htole32(E1000_TXD_CMD_IFCS | E1000_TXD_CMD_DEXT | cmd);
2079
2080         if (++curr_txd == sc->num_tx_desc)
2081                 curr_txd = 0;
2082
2083         KKASSERT(sc->num_tx_desc_avail > 0);
2084         sc->num_tx_desc_avail--;
2085
2086         sc->next_avail_tx_desc = curr_txd;
2087         return 1;
2088 }
2089
2090 static int
2091 emx_txcsum_pullup(struct emx_softc *sc, struct mbuf **m0)
2092 {
2093         struct mbuf *m = *m0;
2094         struct ether_header *eh;
2095         int len;
2096
2097         sc->tx_csum_try_pullup++;
2098
2099         len = ETHER_HDR_LEN + EMX_IPVHL_SIZE;
2100
2101         if (__predict_false(!M_WRITABLE(m))) {
2102                 if (__predict_false(m->m_len < ETHER_HDR_LEN)) {
2103                         sc->tx_csum_drop1++;
2104                         m_freem(m);
2105                         *m0 = NULL;
2106                         return ENOBUFS;
2107                 }
2108                 eh = mtod(m, struct ether_header *);
2109
2110                 if (eh->ether_type == htons(ETHERTYPE_VLAN))
2111                         len += EVL_ENCAPLEN;
2112
2113                 if (m->m_len < len) {
2114                         sc->tx_csum_drop2++;
2115                         m_freem(m);
2116                         *m0 = NULL;
2117                         return ENOBUFS;
2118                 }
2119                 return 0;
2120         }
2121
2122         if (__predict_false(m->m_len < ETHER_HDR_LEN)) {
2123                 sc->tx_csum_pullup1++;
2124                 m = m_pullup(m, ETHER_HDR_LEN);
2125                 if (m == NULL) {
2126                         sc->tx_csum_pullup1_failed++;
2127                         *m0 = NULL;
2128                         return ENOBUFS;
2129                 }
2130                 *m0 = m;
2131         }
2132         eh = mtod(m, struct ether_header *);
2133
2134         if (eh->ether_type == htons(ETHERTYPE_VLAN))
2135                 len += EVL_ENCAPLEN;
2136
2137         if (m->m_len < len) {
2138                 sc->tx_csum_pullup2++;
2139                 m = m_pullup(m, len);
2140                 if (m == NULL) {
2141                         sc->tx_csum_pullup2_failed++;
2142                         *m0 = NULL;
2143                         return ENOBUFS;
2144                 }
2145                 *m0 = m;
2146         }
2147         return 0;
2148 }
2149
2150 static void
2151 emx_txeof(struct emx_softc *sc)
2152 {
2153         struct ifnet *ifp = &sc->arpcom.ac_if;
2154         struct emx_txbuf *tx_buffer;
2155         int first, num_avail;
2156
2157         if (sc->tx_dd_head == sc->tx_dd_tail)
2158                 return;
2159
2160         if (sc->num_tx_desc_avail == sc->num_tx_desc)
2161                 return;
2162
2163         num_avail = sc->num_tx_desc_avail;
2164         first = sc->next_tx_to_clean;
2165
2166         while (sc->tx_dd_head != sc->tx_dd_tail) {
2167                 int dd_idx = sc->tx_dd[sc->tx_dd_head];
2168                 struct e1000_tx_desc *tx_desc;
2169
2170                 tx_desc = &sc->tx_desc_base[dd_idx];
2171                 if (tx_desc->upper.fields.status & E1000_TXD_STAT_DD) {
2172                         EMX_INC_TXDD_IDX(sc->tx_dd_head);
2173
2174                         if (++dd_idx == sc->num_tx_desc)
2175                                 dd_idx = 0;
2176
2177                         while (first != dd_idx) {
2178                                 logif(pkt_txclean);
2179
2180                                 num_avail++;
2181
2182                                 tx_buffer = &sc->tx_buf[first];
2183                                 if (tx_buffer->m_head) {
2184                                         ifp->if_opackets++;
2185                                         bus_dmamap_unload(sc->txtag,
2186                                                           tx_buffer->map);
2187                                         m_freem(tx_buffer->m_head);
2188                                         tx_buffer->m_head = NULL;
2189                                 }
2190
2191                                 if (++first == sc->num_tx_desc)
2192                                         first = 0;
2193                         }
2194                 } else {
2195                         break;
2196                 }
2197         }
2198         sc->next_tx_to_clean = first;
2199         sc->num_tx_desc_avail = num_avail;
2200
2201         if (sc->tx_dd_head == sc->tx_dd_tail) {
2202                 sc->tx_dd_head = 0;
2203                 sc->tx_dd_tail = 0;
2204         }
2205
2206         if (!EMX_IS_OACTIVE(sc)) {
2207                 ifp->if_flags &= ~IFF_OACTIVE;
2208
2209                 /* All clean, turn off the timer */
2210                 if (sc->num_tx_desc_avail == sc->num_tx_desc)
2211                         ifp->if_timer = 0;
2212         }
2213 }
2214
2215 static void
2216 emx_tx_collect(struct emx_softc *sc)
2217 {
2218         struct ifnet *ifp = &sc->arpcom.ac_if;
2219         struct emx_txbuf *tx_buffer;
2220         int tdh, first, num_avail, dd_idx = -1;
2221
2222         if (sc->num_tx_desc_avail == sc->num_tx_desc)
2223                 return;
2224
2225         tdh = E1000_READ_REG(&sc->hw, E1000_TDH(0));
2226         if (tdh == sc->next_tx_to_clean)
2227                 return;
2228
2229         if (sc->tx_dd_head != sc->tx_dd_tail)
2230                 dd_idx = sc->tx_dd[sc->tx_dd_head];
2231
2232         num_avail = sc->num_tx_desc_avail;
2233         first = sc->next_tx_to_clean;
2234
2235         while (first != tdh) {
2236                 logif(pkt_txclean);
2237
2238                 num_avail++;
2239
2240                 tx_buffer = &sc->tx_buf[first];
2241                 if (tx_buffer->m_head) {
2242                         ifp->if_opackets++;
2243                         bus_dmamap_unload(sc->txtag,
2244                                           tx_buffer->map);
2245                         m_freem(tx_buffer->m_head);
2246                         tx_buffer->m_head = NULL;
2247                 }
2248
2249                 if (first == dd_idx) {
2250                         EMX_INC_TXDD_IDX(sc->tx_dd_head);
2251                         if (sc->tx_dd_head == sc->tx_dd_tail) {
2252                                 sc->tx_dd_head = 0;
2253                                 sc->tx_dd_tail = 0;
2254                                 dd_idx = -1;
2255                         } else {
2256                                 dd_idx = sc->tx_dd[sc->tx_dd_head];
2257                         }
2258                 }
2259
2260                 if (++first == sc->num_tx_desc)
2261                         first = 0;
2262         }
2263         sc->next_tx_to_clean = first;
2264         sc->num_tx_desc_avail = num_avail;
2265
2266         if (!EMX_IS_OACTIVE(sc)) {
2267                 ifp->if_flags &= ~IFF_OACTIVE;
2268
2269                 /* All clean, turn off the timer */
2270                 if (sc->num_tx_desc_avail == sc->num_tx_desc)
2271                         ifp->if_timer = 0;
2272         }
2273 }
2274
2275 /*
2276  * When Link is lost sometimes there is work still in the TX ring
2277  * which will result in a watchdog, rather than allow that do an
2278  * attempted cleanup and then reinit here.  Note that this has been
2279  * seens mostly with fiber adapters.
2280  */
2281 static void
2282 emx_tx_purge(struct emx_softc *sc)
2283 {
2284         struct ifnet *ifp = &sc->arpcom.ac_if;
2285
2286         if (!sc->link_active && ifp->if_timer) {
2287                 emx_tx_collect(sc);
2288                 if (ifp->if_timer) {
2289                         if_printf(ifp, "Link lost, TX pending, reinit\n");
2290                         ifp->if_timer = 0;
2291                         emx_init(sc);
2292                 }
2293         }
2294 }
2295
2296 static int
2297 emx_newbuf(struct emx_softc *sc, struct emx_rxdata *rdata, int i, int init)
2298 {
2299         struct mbuf *m;
2300         bus_dma_segment_t seg;
2301         bus_dmamap_t map;
2302         struct emx_rxbuf *rx_buffer;
2303         int error, nseg;
2304
2305         m = m_getcl(init ? MB_WAIT : MB_DONTWAIT, MT_DATA, M_PKTHDR);
2306         if (m == NULL) {
2307                 rdata->mbuf_cluster_failed++;
2308                 if (init) {
2309                         if_printf(&sc->arpcom.ac_if,
2310                                   "Unable to allocate RX mbuf\n");
2311                 }
2312                 return (ENOBUFS);
2313         }
2314         m->m_len = m->m_pkthdr.len = MCLBYTES;
2315
2316         if (sc->max_frame_size <= MCLBYTES - ETHER_ALIGN)
2317                 m_adj(m, ETHER_ALIGN);
2318
2319         error = bus_dmamap_load_mbuf_segment(rdata->rxtag,
2320                         rdata->rx_sparemap, m,
2321                         &seg, 1, &nseg, BUS_DMA_NOWAIT);
2322         if (error) {
2323                 m_freem(m);
2324                 if (init) {
2325                         if_printf(&sc->arpcom.ac_if,
2326                                   "Unable to load RX mbuf\n");
2327                 }
2328                 return (error);
2329         }
2330
2331         rx_buffer = &rdata->rx_buf[i];
2332         if (rx_buffer->m_head != NULL)
2333                 bus_dmamap_unload(rdata->rxtag, rx_buffer->map);
2334
2335         map = rx_buffer->map;
2336         rx_buffer->map = rdata->rx_sparemap;
2337         rdata->rx_sparemap = map;
2338
2339         rx_buffer->m_head = m;
2340
2341         rdata->rx_desc_base[i].buffer_addr = htole64(seg.ds_addr);
2342         return (0);
2343 }
2344
2345 static int
2346 emx_create_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2347 {
2348         device_t dev = sc->dev;
2349         struct emx_rxbuf *rx_buffer;
2350         int i, error, rsize;
2351
2352         /*
2353          * Validate number of receive descriptors.  It must not exceed
2354          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
2355          */
2356         if ((emx_rxd * sizeof(struct e1000_rx_desc)) % EMX_DBA_ALIGN != 0 ||
2357             emx_rxd > EMX_MAX_RXD || emx_rxd < EMX_MIN_RXD) {
2358                 device_printf(dev, "Using %d RX descriptors instead of %d!\n",
2359                     EMX_DEFAULT_RXD, emx_rxd);
2360                 rdata->num_rx_desc = EMX_DEFAULT_RXD;
2361         } else {
2362                 rdata->num_rx_desc = emx_rxd;
2363         }
2364
2365         /*
2366          * Allocate Receive Descriptor ring
2367          */
2368         rsize = roundup2(rdata->num_rx_desc * sizeof(struct e1000_rx_desc),
2369                          EMX_DBA_ALIGN);
2370         rdata->rx_desc_base = bus_dmamem_coherent_any(sc->parent_dtag,
2371                                 EMX_DBA_ALIGN, rsize, BUS_DMA_WAITOK,
2372                                 &rdata->rx_desc_dtag, &rdata->rx_desc_dmap,
2373                                 &rdata->rx_desc_paddr);
2374         if (rdata->rx_desc_base == NULL) {
2375                 device_printf(dev, "Unable to allocate rx_desc memory\n");
2376                 return ENOMEM;
2377         }
2378
2379         rdata->rx_buf = kmalloc(sizeof(struct emx_rxbuf) * rdata->num_rx_desc,
2380                                 M_DEVBUF, M_WAITOK | M_ZERO);
2381
2382         /*
2383          * Create DMA tag for rx buffers
2384          */
2385         error = bus_dma_tag_create(sc->parent_dtag, /* parent */
2386                         1, 0,                   /* alignment, bounds */
2387                         BUS_SPACE_MAXADDR,      /* lowaddr */
2388                         BUS_SPACE_MAXADDR,      /* highaddr */
2389                         NULL, NULL,             /* filter, filterarg */
2390                         MCLBYTES,               /* maxsize */
2391                         1,                      /* nsegments */
2392                         MCLBYTES,               /* maxsegsize */
2393                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW, /* flags */
2394                         &rdata->rxtag);
2395         if (error) {
2396                 device_printf(dev, "Unable to allocate RX DMA tag\n");
2397                 kfree(rdata->rx_buf, M_DEVBUF);
2398                 rdata->rx_buf = NULL;
2399                 return error;
2400         }
2401
2402         /*
2403          * Create spare DMA map for rx buffers
2404          */
2405         error = bus_dmamap_create(rdata->rxtag, BUS_DMA_WAITOK,
2406                                   &rdata->rx_sparemap);
2407         if (error) {
2408                 device_printf(dev, "Unable to create spare RX DMA map\n");
2409                 bus_dma_tag_destroy(rdata->rxtag);
2410                 kfree(rdata->rx_buf, M_DEVBUF);
2411                 rdata->rx_buf = NULL;
2412                 return error;
2413         }
2414
2415         /*
2416          * Create DMA maps for rx buffers
2417          */
2418         for (i = 0; i < rdata->num_rx_desc; i++) {
2419                 rx_buffer = &rdata->rx_buf[i];
2420
2421                 error = bus_dmamap_create(rdata->rxtag, BUS_DMA_WAITOK,
2422                                           &rx_buffer->map);
2423                 if (error) {
2424                         device_printf(dev, "Unable to create RX DMA map\n");
2425                         emx_destroy_rx_ring(sc, rdata, i);
2426                         return error;
2427                 }
2428         }
2429         return (0);
2430 }
2431
2432 static void
2433 emx_free_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2434 {
2435         int i;
2436
2437         for (i = 0; i < rdata->num_rx_desc; i++) {
2438                 struct emx_rxbuf *rx_buffer = &rdata->rx_buf[i];
2439
2440                 if (rx_buffer->m_head != NULL) {
2441                         bus_dmamap_unload(rdata->rxtag, rx_buffer->map);
2442                         m_freem(rx_buffer->m_head);
2443                         rx_buffer->m_head = NULL;
2444                 }
2445         }
2446
2447         if (rdata->fmp != NULL)
2448                 m_freem(rdata->fmp);
2449         rdata->fmp = NULL;
2450         rdata->lmp = NULL;
2451 }
2452
2453 static int
2454 emx_init_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2455 {
2456         int i, error;
2457
2458         /* Reset descriptor ring */
2459         bzero(rdata->rx_desc_base,
2460               sizeof(struct e1000_rx_desc) * rdata->num_rx_desc);
2461
2462         /* Allocate new ones. */
2463         for (i = 0; i < rdata->num_rx_desc; i++) {
2464                 error = emx_newbuf(sc, rdata, i, 1);
2465                 if (error)
2466                         return (error);
2467         }
2468
2469         /* Setup our descriptor pointers */
2470         rdata->next_rx_desc_to_check = 0;
2471
2472         return (0);
2473 }
2474
2475 static void
2476 emx_init_rx_unit(struct emx_softc *sc)
2477 {
2478         struct ifnet *ifp = &sc->arpcom.ac_if;
2479         struct emx_rxdata *rdata = &sc->rx_data[0];
2480         uint64_t bus_addr;
2481         uint32_t rctl, rxcsum;
2482
2483         /*
2484          * Make sure receives are disabled while setting
2485          * up the descriptor ring
2486          */
2487         rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
2488         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl & ~E1000_RCTL_EN);
2489
2490         /*
2491          * Set the interrupt throttling rate. Value is calculated
2492          * as ITR = 1 / (INT_THROTTLE_CEIL * 256ns)
2493          */
2494         if (sc->int_throttle_ceil) {
2495                 E1000_WRITE_REG(&sc->hw, E1000_ITR,
2496                         1000000000 / 256 / sc->int_throttle_ceil);
2497         } else {
2498                 E1000_WRITE_REG(&sc->hw, E1000_ITR, 0);
2499         }
2500
2501         /* Disable accelerated ackknowledge */
2502         if (sc->hw.mac.type == e1000_82574) {
2503                 E1000_WRITE_REG(&sc->hw,
2504                     E1000_RFCTL, E1000_RFCTL_ACK_DIS);
2505         }
2506
2507         /* Setup the Base and Length of the Rx Descriptor Ring */
2508         bus_addr = rdata->rx_desc_paddr;
2509         E1000_WRITE_REG(&sc->hw, E1000_RDLEN(0),
2510             rdata->num_rx_desc * sizeof(struct e1000_rx_desc));
2511         E1000_WRITE_REG(&sc->hw, E1000_RDBAH(0), (uint32_t)(bus_addr >> 32));
2512         E1000_WRITE_REG(&sc->hw, E1000_RDBAL(0), (uint32_t)bus_addr);
2513
2514         /* Setup the Receive Control Register */
2515         rctl &= ~(3 << E1000_RCTL_MO_SHIFT);
2516         rctl |= E1000_RCTL_EN | E1000_RCTL_BAM | E1000_RCTL_LBM_NO |
2517                 E1000_RCTL_RDMTS_HALF |
2518                 (sc->hw.mac.mc_filter_type << E1000_RCTL_MO_SHIFT);
2519
2520         /* Make sure VLAN Filters are off */
2521         rctl &= ~E1000_RCTL_VFE;
2522
2523         if (e1000_tbi_sbp_enabled_82543(&sc->hw))
2524                 rctl |= E1000_RCTL_SBP;
2525         else
2526                 rctl &= ~E1000_RCTL_SBP;
2527
2528         /* MCLBYTES */
2529         rctl |= E1000_RCTL_SZ_2048;
2530
2531         if (ifp->if_mtu > ETHERMTU)
2532                 rctl |= E1000_RCTL_LPE;
2533         else
2534                 rctl &= ~E1000_RCTL_LPE;
2535
2536         /* Receive Checksum Offload for TCP and UDP */
2537         if (ifp->if_capenable & IFCAP_RXCSUM) {
2538                 rxcsum = E1000_READ_REG(&sc->hw, E1000_RXCSUM);
2539                 rxcsum |= (E1000_RXCSUM_IPOFL | E1000_RXCSUM_TUOFL);
2540                 E1000_WRITE_REG(&sc->hw, E1000_RXCSUM, rxcsum);
2541         }
2542
2543         /*
2544          * XXX TEMPORARY WORKAROUND: on some systems with 82573
2545          * long latencies are observed, like Lenovo X60. This
2546          * change eliminates the problem, but since having positive
2547          * values in RDTR is a known source of problems on other
2548          * platforms another solution is being sought.
2549          */
2550         if (emx_82573_workaround && sc->hw.mac.type == e1000_82573) {
2551                 E1000_WRITE_REG(&sc->hw, E1000_RADV, EMX_RADV_82573);
2552                 E1000_WRITE_REG(&sc->hw, E1000_RDTR, EMX_RDTR_82573);
2553         }
2554
2555         /* Enable Receives */
2556         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl);
2557
2558         /*
2559          * Setup the HW Rx Head and Tail Descriptor Pointers
2560          */
2561         E1000_WRITE_REG(&sc->hw, E1000_RDH(0), 0);
2562         E1000_WRITE_REG(&sc->hw, E1000_RDT(0), sc->rx_data[0].num_rx_desc - 1);
2563 }
2564
2565 static void
2566 emx_destroy_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata, int ndesc)
2567 {
2568         struct emx_rxbuf *rx_buffer;
2569         int i;
2570
2571         /* Free Receive Descriptor ring */
2572         if (rdata->rx_desc_base) {
2573                 bus_dmamap_unload(rdata->rx_desc_dtag, rdata->rx_desc_dmap);
2574                 bus_dmamem_free(rdata->rx_desc_dtag, rdata->rx_desc_base,
2575                                 rdata->rx_desc_dmap);
2576                 bus_dma_tag_destroy(rdata->rx_desc_dtag);
2577
2578                 rdata->rx_desc_base = NULL;
2579         }
2580
2581         if (rdata->rx_buf == NULL)
2582                 return;
2583
2584         for (i = 0; i < ndesc; i++) {
2585                 rx_buffer = &rdata->rx_buf[i];
2586
2587                 KKASSERT(rx_buffer->m_head == NULL);
2588                 bus_dmamap_destroy(rdata->rxtag, rx_buffer->map);
2589         }
2590         bus_dmamap_destroy(rdata->rxtag, rdata->rx_sparemap);
2591         bus_dma_tag_destroy(rdata->rxtag);
2592
2593         kfree(rdata->rx_buf, M_DEVBUF);
2594         rdata->rx_buf = NULL;
2595 }
2596
2597 static void
2598 emx_rxeof(struct emx_softc *sc, int ring_idx, int count)
2599 {
2600         struct emx_rxdata *rdata = &sc->rx_data[ring_idx];
2601         struct ifnet *ifp = &sc->arpcom.ac_if;
2602         uint8_t status, accept_frame = 0, eop = 0;
2603         uint16_t len, desc_len, prev_len_adj;
2604         struct e1000_rx_desc *current_desc;
2605         struct mbuf *mp;
2606         int i;
2607         struct mbuf_chain chain[MAXCPU];
2608
2609         i = rdata->next_rx_desc_to_check;
2610         current_desc = &rdata->rx_desc_base[i];
2611
2612         if (!(current_desc->status & E1000_RXD_STAT_DD))
2613                 return;
2614
2615         ether_input_chain_init(chain);
2616
2617         while ((current_desc->status & E1000_RXD_STAT_DD) && count != 0) {
2618                 struct mbuf *m = NULL;
2619
2620                 logif(pkt_receive);
2621
2622                 mp = rdata->rx_buf[i].m_head;
2623
2624                 /*
2625                  * Can't defer bus_dmamap_sync(9) because TBI_ACCEPT
2626                  * needs to access the last received byte in the mbuf.
2627                  */
2628                 bus_dmamap_sync(rdata->rxtag, rdata->rx_buf[i].map,
2629                                 BUS_DMASYNC_POSTREAD);
2630
2631                 accept_frame = 1;
2632                 prev_len_adj = 0;
2633                 desc_len = le16toh(current_desc->length);
2634                 status = current_desc->status;
2635                 if (status & E1000_RXD_STAT_EOP) {
2636                         count--;
2637                         eop = 1;
2638                         if (desc_len < ETHER_CRC_LEN) {
2639                                 len = 0;
2640                                 prev_len_adj = ETHER_CRC_LEN - desc_len;
2641                         } else {
2642                                 len = desc_len - ETHER_CRC_LEN;
2643                         }
2644                 } else {
2645                         eop = 0;
2646                         len = desc_len;
2647                 }
2648
2649                 if (current_desc->errors & E1000_RXD_ERR_FRAME_ERR_MASK)
2650                         accept_frame = 0;
2651
2652                 if (accept_frame) {
2653                         if (emx_newbuf(sc, rdata, i, 0) != 0) {
2654                                 ifp->if_iqdrops++;
2655                                 goto discard;
2656                         }
2657
2658                         /* Assign correct length to the current fragment */
2659                         mp->m_len = len;
2660
2661                         if (rdata->fmp == NULL) {
2662                                 mp->m_pkthdr.len = len;
2663                                 rdata->fmp = mp; /* Store the first mbuf */
2664                                 rdata->lmp = mp;
2665                         } else {
2666                                 /*
2667                                  * Chain mbuf's together
2668                                  */
2669
2670                                 /*
2671                                  * Adjust length of previous mbuf in chain if
2672                                  * we received less than 4 bytes in the last
2673                                  * descriptor.
2674                                  */
2675                                 if (prev_len_adj > 0) {
2676                                         rdata->lmp->m_len -= prev_len_adj;
2677                                         rdata->fmp->m_pkthdr.len -=
2678                                             prev_len_adj;
2679                                 }
2680                                 rdata->lmp->m_next = mp;
2681                                 rdata->lmp = rdata->lmp->m_next;
2682                                 rdata->fmp->m_pkthdr.len += len;
2683                         }
2684
2685                         if (eop) {
2686                                 rdata->fmp->m_pkthdr.rcvif = ifp;
2687                                 ifp->if_ipackets++;
2688
2689                                 if (ifp->if_capenable & IFCAP_RXCSUM) {
2690                                         emx_rxcsum(sc, current_desc,
2691                                                    rdata->fmp);
2692                                 }
2693
2694                                 if (status & E1000_RXD_STAT_VP) {
2695                                         rdata->fmp->m_pkthdr.ether_vlantag =
2696                                             (le16toh(current_desc->special) &
2697                                             E1000_RXD_SPC_VLAN_MASK);
2698                                         rdata->fmp->m_flags |= M_VLANTAG;
2699                                 }
2700                                 m = rdata->fmp;
2701                                 rdata->fmp = NULL;
2702                                 rdata->lmp = NULL;
2703                         }
2704                 } else {
2705                         ifp->if_ierrors++;
2706 discard:
2707                         if (rdata->fmp != NULL) {
2708                                 m_freem(rdata->fmp);
2709                                 rdata->fmp = NULL;
2710                                 rdata->lmp = NULL;
2711                         }
2712                         m = NULL;
2713                 }
2714
2715                 /* Zero out the receive descriptors status. */
2716                 current_desc->status = 0;
2717
2718                 if (m != NULL)
2719                         ether_input_chain(ifp, m, chain);
2720
2721                 /* Advance our pointers to the next descriptor. */
2722                 if (++i == rdata->num_rx_desc)
2723                         i = 0;
2724                 current_desc = &rdata->rx_desc_base[i];
2725         }
2726         rdata->next_rx_desc_to_check = i;
2727
2728         ether_input_dispatch(chain);
2729
2730         /* Advance the E1000's Receive Queue #0  "Tail Pointer". */
2731         if (--i < 0)
2732                 i = rdata->num_rx_desc - 1;
2733         E1000_WRITE_REG(&sc->hw, E1000_RDT(0), i);
2734 }
2735
2736 static void
2737 emx_rxcsum(struct emx_softc *sc, struct e1000_rx_desc *rx_desc,
2738            struct mbuf *mp)
2739 {
2740         /* Ignore Checksum bit is set */
2741         if (rx_desc->status & E1000_RXD_STAT_IXSM)
2742                 return;
2743
2744         if ((rx_desc->status & E1000_RXD_STAT_IPCS) &&
2745             !(rx_desc->errors & E1000_RXD_ERR_IPE))
2746                 mp->m_pkthdr.csum_flags |= CSUM_IP_CHECKED | CSUM_IP_VALID;
2747
2748         if ((rx_desc->status & E1000_RXD_STAT_TCPCS) &&
2749             !(rx_desc->errors & E1000_RXD_ERR_TCPE)) {
2750                 mp->m_pkthdr.csum_flags |= CSUM_DATA_VALID |
2751                                            CSUM_PSEUDO_HDR |
2752                                            CSUM_FRAG_NOT_CHECKED;
2753                 mp->m_pkthdr.csum_data = htons(0xffff);
2754         }
2755 }
2756
2757 static void
2758 emx_enable_intr(struct emx_softc *sc)
2759 {
2760         lwkt_serialize_handler_enable(sc->arpcom.ac_if.if_serializer);
2761         E1000_WRITE_REG(&sc->hw, E1000_IMS, IMS_ENABLE_MASK);
2762 }
2763
2764 static void
2765 emx_disable_intr(struct emx_softc *sc)
2766 {
2767         E1000_WRITE_REG(&sc->hw, E1000_IMC, 0xffffffff);
2768         lwkt_serialize_handler_disable(sc->arpcom.ac_if.if_serializer);
2769 }
2770
2771 /*
2772  * Bit of a misnomer, what this really means is
2773  * to enable OS management of the system... aka
2774  * to disable special hardware management features
2775  */
2776 static void
2777 emx_get_mgmt(struct emx_softc *sc)
2778 {
2779         /* A shared code workaround */
2780         if (sc->has_manage) {
2781                 int manc2h = E1000_READ_REG(&sc->hw, E1000_MANC2H);
2782                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
2783
2784                 /* disable hardware interception of ARP */
2785                 manc &= ~(E1000_MANC_ARP_EN);
2786
2787                 /* enable receiving management packets to the host */
2788                 manc |= E1000_MANC_EN_MNG2HOST;
2789 #define E1000_MNG2HOST_PORT_623 (1 << 5)
2790 #define E1000_MNG2HOST_PORT_664 (1 << 6)
2791                 manc2h |= E1000_MNG2HOST_PORT_623;
2792                 manc2h |= E1000_MNG2HOST_PORT_664;
2793                 E1000_WRITE_REG(&sc->hw, E1000_MANC2H, manc2h);
2794
2795                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
2796         }
2797 }
2798
2799 /*
2800  * Give control back to hardware management
2801  * controller if there is one.
2802  */
2803 static void
2804 emx_rel_mgmt(struct emx_softc *sc)
2805 {
2806         if (sc->has_manage) {
2807                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
2808
2809                 /* re-enable hardware interception of ARP */
2810                 manc |= E1000_MANC_ARP_EN;
2811                 manc &= ~E1000_MANC_EN_MNG2HOST;
2812
2813                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
2814         }
2815 }
2816
2817 /*
2818  * emx_get_hw_control() sets {CTRL_EXT|FWSM}:DRV_LOAD bit.
2819  * For ASF and Pass Through versions of f/w this means that
2820  * the driver is loaded.  For AMT version (only with 82573)
2821  * of the f/w this means that the network i/f is open.
2822  */
2823 static void
2824 emx_get_hw_control(struct emx_softc *sc)
2825 {
2826         uint32_t ctrl_ext, swsm;
2827
2828         /* Let firmware know the driver has taken over */
2829         switch (sc->hw.mac.type) {
2830         case e1000_82573:
2831                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
2832                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
2833                     swsm | E1000_SWSM_DRV_LOAD);
2834                 break;
2835
2836         case e1000_82571:
2837         case e1000_82572:
2838         case e1000_80003es2lan:
2839                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
2840                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
2841                     ctrl_ext | E1000_CTRL_EXT_DRV_LOAD);
2842                 break;
2843
2844         default:
2845                 break;
2846         }
2847 }
2848
2849 /*
2850  * emx_rel_hw_control() resets {CTRL_EXT|FWSM}:DRV_LOAD bit.
2851  * For ASF and Pass Through versions of f/w this means that the
2852  * driver is no longer loaded.  For AMT version (only with 82573)
2853  * of the f/w this means that the network i/f is closed.
2854  */
2855 static void
2856 emx_rel_hw_control(struct emx_softc *sc)
2857 {
2858         uint32_t ctrl_ext, swsm;
2859
2860         /* Let firmware taken over control of h/w */
2861         switch (sc->hw.mac.type) {
2862         case e1000_82573:
2863                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
2864                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
2865                     swsm & ~E1000_SWSM_DRV_LOAD);
2866                 break;
2867
2868         case e1000_82571:
2869         case e1000_82572:
2870         case e1000_80003es2lan:
2871                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
2872                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
2873                     ctrl_ext & ~E1000_CTRL_EXT_DRV_LOAD);
2874                 break;
2875
2876         default:
2877                 break;
2878         }
2879 }
2880
2881 static int
2882 emx_is_valid_eaddr(const uint8_t *addr)
2883 {
2884         char zero_addr[ETHER_ADDR_LEN] = { 0, 0, 0, 0, 0, 0 };
2885
2886         if ((addr[0] & 1) || !bcmp(addr, zero_addr, ETHER_ADDR_LEN))
2887                 return (FALSE);
2888
2889         return (TRUE);
2890 }
2891
2892 /*
2893  * Enable PCI Wake On Lan capability
2894  */
2895 void
2896 emx_enable_wol(device_t dev)
2897 {
2898         uint16_t cap, status;
2899         uint8_t id;
2900
2901         /* First find the capabilities pointer*/
2902         cap = pci_read_config(dev, PCIR_CAP_PTR, 2);
2903
2904         /* Read the PM Capabilities */
2905         id = pci_read_config(dev, cap, 1);
2906         if (id != PCIY_PMG)     /* Something wrong */
2907                 return;
2908
2909         /*
2910          * OK, we have the power capabilities,
2911          * so now get the status register
2912          */
2913         cap += PCIR_POWER_STATUS;
2914         status = pci_read_config(dev, cap, 2);
2915         status |= PCIM_PSTAT_PME | PCIM_PSTAT_PMEENABLE;
2916         pci_write_config(dev, cap, status, 2);
2917 }
2918
2919 static void
2920 emx_update_stats(struct emx_softc *sc)
2921 {
2922         struct ifnet *ifp = &sc->arpcom.ac_if;
2923
2924         if (sc->hw.phy.media_type == e1000_media_type_copper ||
2925             (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_LU)) {
2926                 sc->stats.symerrs += E1000_READ_REG(&sc->hw, E1000_SYMERRS);
2927                 sc->stats.sec += E1000_READ_REG(&sc->hw, E1000_SEC);
2928         }
2929         sc->stats.crcerrs += E1000_READ_REG(&sc->hw, E1000_CRCERRS);
2930         sc->stats.mpc += E1000_READ_REG(&sc->hw, E1000_MPC);
2931         sc->stats.scc += E1000_READ_REG(&sc->hw, E1000_SCC);
2932         sc->stats.ecol += E1000_READ_REG(&sc->hw, E1000_ECOL);
2933
2934         sc->stats.mcc += E1000_READ_REG(&sc->hw, E1000_MCC);
2935         sc->stats.latecol += E1000_READ_REG(&sc->hw, E1000_LATECOL);
2936         sc->stats.colc += E1000_READ_REG(&sc->hw, E1000_COLC);
2937         sc->stats.dc += E1000_READ_REG(&sc->hw, E1000_DC);
2938         sc->stats.rlec += E1000_READ_REG(&sc->hw, E1000_RLEC);
2939         sc->stats.xonrxc += E1000_READ_REG(&sc->hw, E1000_XONRXC);
2940         sc->stats.xontxc += E1000_READ_REG(&sc->hw, E1000_XONTXC);
2941         sc->stats.xoffrxc += E1000_READ_REG(&sc->hw, E1000_XOFFRXC);
2942         sc->stats.xofftxc += E1000_READ_REG(&sc->hw, E1000_XOFFTXC);
2943         sc->stats.fcruc += E1000_READ_REG(&sc->hw, E1000_FCRUC);
2944         sc->stats.prc64 += E1000_READ_REG(&sc->hw, E1000_PRC64);
2945         sc->stats.prc127 += E1000_READ_REG(&sc->hw, E1000_PRC127);
2946         sc->stats.prc255 += E1000_READ_REG(&sc->hw, E1000_PRC255);
2947         sc->stats.prc511 += E1000_READ_REG(&sc->hw, E1000_PRC511);
2948         sc->stats.prc1023 += E1000_READ_REG(&sc->hw, E1000_PRC1023);
2949         sc->stats.prc1522 += E1000_READ_REG(&sc->hw, E1000_PRC1522);
2950         sc->stats.gprc += E1000_READ_REG(&sc->hw, E1000_GPRC);
2951         sc->stats.bprc += E1000_READ_REG(&sc->hw, E1000_BPRC);
2952         sc->stats.mprc += E1000_READ_REG(&sc->hw, E1000_MPRC);
2953         sc->stats.gptc += E1000_READ_REG(&sc->hw, E1000_GPTC);
2954
2955         /* For the 64-bit byte counters the low dword must be read first. */
2956         /* Both registers clear on the read of the high dword */
2957
2958         sc->stats.gorc += E1000_READ_REG(&sc->hw, E1000_GORCH);
2959         sc->stats.gotc += E1000_READ_REG(&sc->hw, E1000_GOTCH);
2960
2961         sc->stats.rnbc += E1000_READ_REG(&sc->hw, E1000_RNBC);
2962         sc->stats.ruc += E1000_READ_REG(&sc->hw, E1000_RUC);
2963         sc->stats.rfc += E1000_READ_REG(&sc->hw, E1000_RFC);
2964         sc->stats.roc += E1000_READ_REG(&sc->hw, E1000_ROC);
2965         sc->stats.rjc += E1000_READ_REG(&sc->hw, E1000_RJC);
2966
2967         sc->stats.tor += E1000_READ_REG(&sc->hw, E1000_TORH);
2968         sc->stats.tot += E1000_READ_REG(&sc->hw, E1000_TOTH);
2969
2970         sc->stats.tpr += E1000_READ_REG(&sc->hw, E1000_TPR);
2971         sc->stats.tpt += E1000_READ_REG(&sc->hw, E1000_TPT);
2972         sc->stats.ptc64 += E1000_READ_REG(&sc->hw, E1000_PTC64);
2973         sc->stats.ptc127 += E1000_READ_REG(&sc->hw, E1000_PTC127);
2974         sc->stats.ptc255 += E1000_READ_REG(&sc->hw, E1000_PTC255);
2975         sc->stats.ptc511 += E1000_READ_REG(&sc->hw, E1000_PTC511);
2976         sc->stats.ptc1023 += E1000_READ_REG(&sc->hw, E1000_PTC1023);
2977         sc->stats.ptc1522 += E1000_READ_REG(&sc->hw, E1000_PTC1522);
2978         sc->stats.mptc += E1000_READ_REG(&sc->hw, E1000_MPTC);
2979         sc->stats.bptc += E1000_READ_REG(&sc->hw, E1000_BPTC);
2980
2981         sc->stats.algnerrc += E1000_READ_REG(&sc->hw, E1000_ALGNERRC);
2982         sc->stats.rxerrc += E1000_READ_REG(&sc->hw, E1000_RXERRC);
2983         sc->stats.tncrs += E1000_READ_REG(&sc->hw, E1000_TNCRS);
2984         sc->stats.cexterr += E1000_READ_REG(&sc->hw, E1000_CEXTERR);
2985         sc->stats.tsctc += E1000_READ_REG(&sc->hw, E1000_TSCTC);
2986         sc->stats.tsctfc += E1000_READ_REG(&sc->hw, E1000_TSCTFC);
2987
2988         ifp->if_collisions = sc->stats.colc;
2989
2990         /* Rx Errors */
2991         ifp->if_ierrors = sc->dropped_pkts + sc->stats.rxerrc +
2992                           sc->stats.crcerrs + sc->stats.algnerrc +
2993                           sc->stats.ruc + sc->stats.roc +
2994                           sc->stats.mpc + sc->stats.cexterr;
2995
2996         /* Tx Errors */
2997         ifp->if_oerrors = sc->stats.ecol + sc->stats.latecol +
2998                           sc->watchdog_events;
2999 }
3000
3001 static void
3002 emx_print_debug_info(struct emx_softc *sc)
3003 {
3004         device_t dev = sc->dev;
3005         uint8_t *hw_addr = sc->hw.hw_addr;
3006
3007         device_printf(dev, "Adapter hardware address = %p \n", hw_addr);
3008         device_printf(dev, "CTRL = 0x%x RCTL = 0x%x \n",
3009             E1000_READ_REG(&sc->hw, E1000_CTRL),
3010             E1000_READ_REG(&sc->hw, E1000_RCTL));
3011         device_printf(dev, "Packet buffer = Tx=%dk Rx=%dk \n",
3012             ((E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff0000) >> 16),\
3013             (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) );
3014         device_printf(dev, "Flow control watermarks high = %d low = %d\n",
3015             sc->hw.fc.high_water, sc->hw.fc.low_water);
3016         device_printf(dev, "tx_int_delay = %d, tx_abs_int_delay = %d\n",
3017             E1000_READ_REG(&sc->hw, E1000_TIDV),
3018             E1000_READ_REG(&sc->hw, E1000_TADV));
3019         device_printf(dev, "rx_int_delay = %d, rx_abs_int_delay = %d\n",
3020             E1000_READ_REG(&sc->hw, E1000_RDTR),
3021             E1000_READ_REG(&sc->hw, E1000_RADV));
3022         device_printf(dev, "hw tdh = %d, hw tdt = %d\n",
3023             E1000_READ_REG(&sc->hw, E1000_TDH(0)),
3024             E1000_READ_REG(&sc->hw, E1000_TDT(0)));
3025         device_printf(dev, "hw rdh = %d, hw rdt = %d\n",
3026             E1000_READ_REG(&sc->hw, E1000_RDH(0)),
3027             E1000_READ_REG(&sc->hw, E1000_RDT(0)));
3028         device_printf(dev, "Num Tx descriptors avail = %d\n",
3029             sc->num_tx_desc_avail);
3030         device_printf(dev, "Tx Descriptors not avail1 = %ld\n",
3031             sc->no_tx_desc_avail1);
3032         device_printf(dev, "Tx Descriptors not avail2 = %ld\n",
3033             sc->no_tx_desc_avail2);
3034         device_printf(dev, "Std mbuf failed = %ld\n",
3035             sc->mbuf_alloc_failed);
3036         device_printf(dev, "Std mbuf cluster failed = %ld\n",
3037             sc->rx_data[0].mbuf_cluster_failed);
3038         device_printf(dev, "Driver dropped packets = %ld\n",
3039             sc->dropped_pkts);
3040         device_printf(dev, "Driver tx dma failure in encap = %ld\n",
3041             sc->no_tx_dma_setup);
3042
3043         device_printf(dev, "TXCSUM try pullup = %lu\n",
3044             sc->tx_csum_try_pullup);
3045         device_printf(dev, "TXCSUM m_pullup(eh) called = %lu\n",
3046             sc->tx_csum_pullup1);
3047         device_printf(dev, "TXCSUM m_pullup(eh) failed = %lu\n",
3048             sc->tx_csum_pullup1_failed);
3049         device_printf(dev, "TXCSUM m_pullup(eh+ip) called = %lu\n",
3050             sc->tx_csum_pullup2);
3051         device_printf(dev, "TXCSUM m_pullup(eh+ip) failed = %lu\n",
3052             sc->tx_csum_pullup2_failed);
3053         device_printf(dev, "TXCSUM non-writable(eh) droped = %lu\n",
3054             sc->tx_csum_drop1);
3055         device_printf(dev, "TXCSUM non-writable(eh+ip) droped = %lu\n",
3056             sc->tx_csum_drop2);
3057 }
3058
3059 static void
3060 emx_print_hw_stats(struct emx_softc *sc)
3061 {
3062         device_t dev = sc->dev;
3063
3064         device_printf(dev, "Excessive collisions = %lld\n",
3065             (long long)sc->stats.ecol);
3066 #if (DEBUG_HW > 0)  /* Dont output these errors normally */
3067         device_printf(dev, "Symbol errors = %lld\n",
3068             (long long)sc->stats.symerrs);
3069 #endif
3070         device_printf(dev, "Sequence errors = %lld\n",
3071             (long long)sc->stats.sec);
3072         device_printf(dev, "Defer count = %lld\n",
3073             (long long)sc->stats.dc);
3074         device_printf(dev, "Missed Packets = %lld\n",
3075             (long long)sc->stats.mpc);
3076         device_printf(dev, "Receive No Buffers = %lld\n",
3077             (long long)sc->stats.rnbc);
3078         /* RLEC is inaccurate on some hardware, calculate our own. */
3079         device_printf(dev, "Receive Length Errors = %lld\n",
3080             ((long long)sc->stats.roc + (long long)sc->stats.ruc));
3081         device_printf(dev, "Receive errors = %lld\n",
3082             (long long)sc->stats.rxerrc);
3083         device_printf(dev, "Crc errors = %lld\n",
3084             (long long)sc->stats.crcerrs);
3085         device_printf(dev, "Alignment errors = %lld\n",
3086             (long long)sc->stats.algnerrc);
3087         device_printf(dev, "Collision/Carrier extension errors = %lld\n",
3088             (long long)sc->stats.cexterr);
3089         device_printf(dev, "RX overruns = %ld\n", sc->rx_overruns);
3090         device_printf(dev, "watchdog timeouts = %ld\n",
3091             sc->watchdog_events);
3092         device_printf(dev, "XON Rcvd = %lld\n",
3093             (long long)sc->stats.xonrxc);
3094         device_printf(dev, "XON Xmtd = %lld\n",
3095             (long long)sc->stats.xontxc);
3096         device_printf(dev, "XOFF Rcvd = %lld\n",
3097             (long long)sc->stats.xoffrxc);
3098         device_printf(dev, "XOFF Xmtd = %lld\n",
3099             (long long)sc->stats.xofftxc);
3100         device_printf(dev, "Good Packets Rcvd = %lld\n",
3101             (long long)sc->stats.gprc);
3102         device_printf(dev, "Good Packets Xmtd = %lld\n",
3103             (long long)sc->stats.gptc);
3104 }
3105
3106 static void
3107 emx_print_nvm_info(struct emx_softc *sc)
3108 {
3109         uint16_t eeprom_data;
3110         int i, j, row = 0;
3111
3112         /* Its a bit crude, but it gets the job done */
3113         kprintf("\nInterface EEPROM Dump:\n");
3114         kprintf("Offset\n0x0000  ");
3115         for (i = 0, j = 0; i < 32; i++, j++) {
3116                 if (j == 8) { /* Make the offset block */
3117                         j = 0; ++row;
3118                         kprintf("\n0x00%x0  ",row);
3119                 }
3120                 e1000_read_nvm(&sc->hw, i, 1, &eeprom_data);
3121                 kprintf("%04x ", eeprom_data);
3122         }
3123         kprintf("\n");
3124 }
3125
3126 static int
3127 emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS)
3128 {
3129         struct emx_softc *sc;
3130         struct ifnet *ifp;
3131         int error, result;
3132
3133         result = -1;
3134         error = sysctl_handle_int(oidp, &result, 0, req);
3135         if (error || !req->newptr)
3136                 return (error);
3137
3138         sc = (struct emx_softc *)arg1;
3139         ifp = &sc->arpcom.ac_if;
3140
3141         lwkt_serialize_enter(ifp->if_serializer);
3142
3143         if (result == 1)
3144                 emx_print_debug_info(sc);
3145
3146         /*
3147          * This value will cause a hex dump of the
3148          * first 32 16-bit words of the EEPROM to
3149          * the screen.
3150          */
3151         if (result == 2)
3152                 emx_print_nvm_info(sc);
3153
3154         lwkt_serialize_exit(ifp->if_serializer);
3155
3156         return (error);
3157 }
3158
3159 static int
3160 emx_sysctl_stats(SYSCTL_HANDLER_ARGS)
3161 {
3162         int error, result;
3163
3164         result = -1;
3165         error = sysctl_handle_int(oidp, &result, 0, req);
3166         if (error || !req->newptr)
3167                 return (error);
3168
3169         if (result == 1) {
3170                 struct emx_softc *sc = (struct emx_softc *)arg1;
3171                 struct ifnet *ifp = &sc->arpcom.ac_if;
3172
3173                 lwkt_serialize_enter(ifp->if_serializer);
3174                 emx_print_hw_stats(sc);
3175                 lwkt_serialize_exit(ifp->if_serializer);
3176         }
3177         return (error);
3178 }
3179
3180 static void
3181 emx_add_sysctl(struct emx_softc *sc)
3182 {
3183 #ifdef PROFILE_SERIALIZER
3184         struct ifnet *ifp = &sc->arpcom.ac_if;
3185 #endif
3186
3187         sysctl_ctx_init(&sc->sysctl_ctx);
3188         sc->sysctl_tree = SYSCTL_ADD_NODE(&sc->sysctl_ctx,
3189                                 SYSCTL_STATIC_CHILDREN(_hw), OID_AUTO,
3190                                 device_get_nameunit(sc->dev),
3191                                 CTLFLAG_RD, 0, "");
3192         if (sc->sysctl_tree == NULL) {
3193                 device_printf(sc->dev, "can't add sysctl node\n");
3194                 return;
3195         }
3196
3197         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3198                         OID_AUTO, "debug", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3199                         emx_sysctl_debug_info, "I", "Debug Information");
3200
3201         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3202                         OID_AUTO, "stats", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3203                         emx_sysctl_stats, "I", "Statistics");
3204
3205         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3206                        OID_AUTO, "rxd", CTLFLAG_RD,
3207                        &sc->rx_data[0].num_rx_desc, 0, NULL);
3208         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3209                        OID_AUTO, "txd", CTLFLAG_RD, &sc->num_tx_desc, 0, NULL);
3210
3211 #ifdef PROFILE_SERIALIZER
3212         SYSCTL_ADD_UINT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3213                         OID_AUTO, "serializer_sleep", CTLFLAG_RW,
3214                         &ifp->if_serializer->sleep_cnt, 0, NULL);
3215         SYSCTL_ADD_UINT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3216                         OID_AUTO, "serializer_tryfail", CTLFLAG_RW,
3217                         &ifp->if_serializer->tryfail_cnt, 0, NULL);
3218         SYSCTL_ADD_UINT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3219                         OID_AUTO, "serializer_enter", CTLFLAG_RW,
3220                         &ifp->if_serializer->enter_cnt, 0, NULL);
3221         SYSCTL_ADD_UINT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3222                         OID_AUTO, "serializer_try", CTLFLAG_RW,
3223                         &ifp->if_serializer->try_cnt, 0, NULL);
3224 #endif
3225
3226         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3227                         OID_AUTO, "int_throttle_ceil", CTLTYPE_INT|CTLFLAG_RW,
3228                         sc, 0, emx_sysctl_int_throttle, "I",
3229                         "interrupt throttling rate");
3230         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3231                         OID_AUTO, "int_tx_nsegs", CTLTYPE_INT|CTLFLAG_RW,
3232                         sc, 0, emx_sysctl_int_tx_nsegs, "I",
3233                         "# segments per TX interrupt");
3234 }
3235
3236 static int
3237 emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS)
3238 {
3239         struct emx_softc *sc = (void *)arg1;
3240         struct ifnet *ifp = &sc->arpcom.ac_if;
3241         int error, throttle;
3242
3243         throttle = sc->int_throttle_ceil;
3244         error = sysctl_handle_int(oidp, &throttle, 0, req);
3245         if (error || req->newptr == NULL)
3246                 return error;
3247         if (throttle < 0 || throttle > 1000000000 / 256)
3248                 return EINVAL;
3249
3250         if (throttle) {
3251                 /*
3252                  * Set the interrupt throttling rate in 256ns increments,
3253                  * recalculate sysctl value assignment to get exact frequency.
3254                  */
3255                 throttle = 1000000000 / 256 / throttle;
3256
3257                 /* Upper 16bits of ITR is reserved and should be zero */
3258                 if (throttle & 0xffff0000)
3259                         return EINVAL;
3260         }
3261
3262         lwkt_serialize_enter(ifp->if_serializer);
3263
3264         if (throttle)
3265                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
3266         else
3267                 sc->int_throttle_ceil = 0;
3268
3269         if (ifp->if_flags & IFF_RUNNING)
3270                 E1000_WRITE_REG(&sc->hw, E1000_ITR, throttle);
3271
3272         lwkt_serialize_exit(ifp->if_serializer);
3273
3274         if (bootverbose) {
3275                 if_printf(ifp, "Interrupt moderation set to %d/sec\n",
3276                           sc->int_throttle_ceil);
3277         }
3278         return 0;
3279 }
3280
3281 static int
3282 emx_sysctl_int_tx_nsegs(SYSCTL_HANDLER_ARGS)
3283 {
3284         struct emx_softc *sc = (void *)arg1;
3285         struct ifnet *ifp = &sc->arpcom.ac_if;
3286         int error, segs;
3287
3288         segs = sc->tx_int_nsegs;
3289         error = sysctl_handle_int(oidp, &segs, 0, req);
3290         if (error || req->newptr == NULL)
3291                 return error;
3292         if (segs <= 0)
3293                 return EINVAL;
3294
3295         lwkt_serialize_enter(ifp->if_serializer);
3296
3297         /*
3298          * Don't allow int_tx_nsegs to become:
3299          * o  Less the oact_tx_desc
3300          * o  Too large that no TX desc will cause TX interrupt to
3301          *    be generated (OACTIVE will never recover)
3302          * o  Too small that will cause tx_dd[] overflow
3303          */
3304         if (segs < sc->oact_tx_desc ||
3305             segs >= sc->num_tx_desc - sc->oact_tx_desc ||
3306             segs < sc->num_tx_desc / EMX_TXDD_SAFE) {
3307                 error = EINVAL;
3308         } else {
3309                 error = 0;
3310                 sc->tx_int_nsegs = segs;
3311         }
3312
3313         lwkt_serialize_exit(ifp->if_serializer);
3314
3315         return error;
3316 }
3317
3318 static int
3319 emx_dma_alloc(struct emx_softc *sc)
3320 {
3321         int error;
3322
3323         /*
3324          * Create top level busdma tag
3325          */
3326         error = bus_dma_tag_create(NULL, 1, 0,
3327                         BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
3328                         NULL, NULL,
3329                         BUS_SPACE_MAXSIZE_32BIT, 0, BUS_SPACE_MAXSIZE_32BIT,
3330                         0, &sc->parent_dtag);
3331         if (error) {
3332                 device_printf(sc->dev, "could not create top level DMA tag\n");
3333                 return error;
3334         }
3335
3336         /*
3337          * Allocate transmit descriptors ring and buffers
3338          */
3339         error = emx_create_tx_ring(sc);
3340         if (error) {
3341                 device_printf(sc->dev, "Could not setup transmit structures\n");
3342                 return error;
3343         }
3344
3345         /*
3346          * Allocate receive descriptors ring and buffers
3347          */
3348         error = emx_create_rx_ring(sc, &sc->rx_data[0]);
3349         if (error) {
3350                 device_printf(sc->dev, "Could not setup receive structures\n");
3351                 return error;
3352         }
3353         return 0;
3354 }
3355
3356 static void
3357 emx_dma_free(struct emx_softc *sc)
3358 {
3359         emx_destroy_tx_ring(sc, sc->num_tx_desc);
3360         emx_destroy_rx_ring(sc, &sc->rx_data[0], sc->rx_data[0].num_rx_desc);
3361
3362         /* Free top level busdma tag */
3363         if (sc->parent_dtag != NULL)
3364                 bus_dma_tag_destroy(sc->parent_dtag);
3365 }