333bed1f2ef16cb20e14f0e8f57820f9b8037af8
[dragonfly.git] / sys / dev / netif / mii_layer / brgphy.c
1 /*      $OpenBSD: brgphy.c,v 1.48 2006/05/20 23:03:53 brad Exp $        */
2
3 /*
4  * Copyright (c) 2000
5  *      Bill Paul <wpaul@ee.columbia.edu>.  All rights reserved.
6  *
7  * Redistribution and use in source and binary forms, with or without
8  * modification, are permitted provided that the following conditions
9  * are met:
10  * 1. Redistributions of source code must retain the above copyright
11  *    notice, this list of conditions and the following disclaimer.
12  * 2. Redistributions in binary form must reproduce the above copyright
13  *    notice, this list of conditions and the following disclaimer in the
14  *    documentation and/or other materials provided with the distribution.
15  * 3. All advertising materials mentioning features or use of this software
16  *    must display the following acknowledgement:
17  *      This product includes software developed by Bill Paul.
18  * 4. Neither the name of the author nor the names of any co-contributors
19  *    may be used to endorse or promote products derived from this software
20  *    without specific prior written permission.
21  *
22  * THIS SOFTWARE IS PROVIDED BY Bill Paul AND CONTRIBUTORS ``AS IS'' AND
23  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
24  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
25  * ARE DISCLAIMED.  IN NO EVENT SHALL Bill Paul OR THE VOICES IN HIS HEAD
26  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
27  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
28  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
29  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
30  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
31  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
32  * THE POSSIBILITY OF SUCH DAMAGE.
33  *
34  * $FreeBSD: src/sys/dev/mii/brgphy.c,v 1.1.2.7 2003/05/11 18:00:55 ps Exp $
35  */
36
37 /*
38  * Driver for the Broadcom BCR5400 1000baseT PHY. Speed is always
39  * 1000mbps; all we need to negotiate here is full or half duplex.
40  */
41
42 #include <sys/param.h>
43 #include <sys/systm.h>
44 #include <sys/kernel.h>
45 #include <sys/socket.h>
46 #include <sys/bus.h>
47 #include <sys/sysctl.h>
48
49 #include <net/ethernet.h>
50 #include <net/if.h>
51 #include <net/if_media.h>
52 #include <net/if_arp.h>
53
54 #include "mii.h"
55 #include "miivar.h"
56 #include "miidevs.h"
57 #include "brgphyreg.h"
58
59 #include "miibus_if.h"
60
61 static int brgphy_probe(device_t);
62 static int brgphy_attach(device_t);
63
64 static const struct mii_phydesc brgphys[] = {
65         MII_PHYDESC(xxBROADCOM, BCM5400),
66         MII_PHYDESC(xxBROADCOM, BCM5401),
67         MII_PHYDESC(xxBROADCOM, BCM5411),
68         MII_PHYDESC(xxBROADCOM, BCM5421),
69         MII_PHYDESC(xxBROADCOM, BCM54K2),
70         MII_PHYDESC(xxBROADCOM, BCM5461),
71         MII_PHYDESC(xxBROADCOM, BCM5462),
72         MII_PHYDESC(xxBROADCOM, BCM5464),
73
74         MII_PHYDESC(xxBROADCOM, BCM5701),
75         MII_PHYDESC(xxBROADCOM, BCM5703),
76         MII_PHYDESC(xxBROADCOM, BCM5704),
77         MII_PHYDESC(xxBROADCOM, BCM5705),
78         MII_PHYDESC(xxBROADCOM, BCM5714),
79         MII_PHYDESC(xxBROADCOM, BCM5750),
80         MII_PHYDESC(xxBROADCOM, BCM5752),
81         MII_PHYDESC(xxBROADCOM, BCM5780),
82
83         MII_PHYDESC(xxBROADCOM2,BCM54XX),
84         MII_PHYDESC(xxBROADCOM2,BCM5481),
85         MII_PHYDESC(xxBROADCOM2,BCM5482),
86         MII_PHYDESC(xxBROADCOM2,BCM5722),
87         MII_PHYDESC(xxBROADCOM2,BCM5755),
88         MII_PHYDESC(xxBROADCOM2,BCM5761),
89         MII_PHYDESC(xxBROADCOM2,BCM5784),
90         MII_PHYDESC(xxBROADCOM2,BCM5787),
91
92         MII_PHYDESC(xxBROADCOM, BCM5706C),
93         MII_PHYDESC(xxBROADCOM, BCM5708C),
94         MII_PHYDESC(xxBROADCOM2, BCM5709CAX),
95         MII_PHYDESC(xxBROADCOM2, BCM5709C),
96
97         MII_PHYDESC(xxBROADCOM3, BCM5717C),
98         MII_PHYDESC(xxBROADCOM3, BCM5719C),
99         MII_PHYDESC(xxBROADCOM3, BCM57765),
100         MII_PHYDESC(xxBROADCOM3, BCM57780),
101
102         MII_PHYDESC(BROADCOM2, BCM5906),
103
104         MII_PHYDESC_NULL
105 };
106
107 static device_method_t brgphy_methods[] = {
108         /* device interface */
109         DEVMETHOD(device_probe,         brgphy_probe),
110         DEVMETHOD(device_attach,        brgphy_attach),
111         DEVMETHOD(device_detach,        ukphy_detach),
112         DEVMETHOD(device_shutdown,      bus_generic_shutdown),
113         { 0, 0 }
114 };
115
116 static devclass_t brgphy_devclass;
117
118 static driver_t brgphy_driver = {
119         "brgphy",
120         brgphy_methods,
121         sizeof(struct mii_softc)
122 };
123
124 DRIVER_MODULE(brgphy, miibus, brgphy_driver, brgphy_devclass, NULL, NULL);
125
126 static int      brgphy_service(struct mii_softc *, struct mii_data *, int);
127 static void     brgphy_status(struct mii_softc *);
128 static void     brgphy_mii_phy_auto(struct mii_softc *);
129 static void     brgphy_reset(struct mii_softc *);
130 static void     brgphy_loop(struct mii_softc *);
131
132 static void     brgphy_bcm5401_dspcode(struct mii_softc *);
133 static void     brgphy_bcm5411_dspcode(struct mii_softc *);
134 static void     brgphy_bcm5421_dspcode(struct mii_softc *);
135 static void     brgphy_bcm54k2_dspcode(struct mii_softc *);
136
137 static void     brgphy_adc_bug(struct mii_softc *);
138 static void     brgphy_5704_a0_bug(struct mii_softc *);
139 static void     brgphy_ber_bug(struct mii_softc *);
140 static void     brgphy_crc_bug(struct mii_softc *);
141
142 static void     brgphy_disable_early_dac(struct mii_softc *);
143 static void     brgphy_jumbo_settings(struct mii_softc *, u_long);
144 static void     brgphy_eth_wirespeed(struct mii_softc *);
145
146 static int
147 brgphy_probe(device_t dev)
148 {
149         struct mii_attach_args *ma = device_get_ivars(dev);
150         const struct mii_phydesc *mpd;
151
152         mpd = mii_phy_match(ma, brgphys);
153         if (mpd != NULL) {
154                 device_set_desc(dev, mpd->mpd_name);
155                 return (0);
156         }
157         return(ENXIO);
158 }
159
160 static int
161 brgphy_attach(device_t dev)
162 {
163         struct mii_softc *sc;
164         struct mii_attach_args *ma;
165         struct mii_data *mii;
166
167         sc = device_get_softc(dev);
168         ma = device_get_ivars(dev);
169         mii_softc_init(sc, ma);
170         sc->mii_dev = device_get_parent(dev);
171         mii = device_get_softc(sc->mii_dev);
172         LIST_INSERT_HEAD(&mii->mii_phys, sc, mii_list);
173
174         sc->mii_inst = mii->mii_instance;
175         sc->mii_service = brgphy_service;
176         sc->mii_reset = brgphy_reset;
177         sc->mii_pdata = mii;
178
179         sc->mii_flags |= MIIF_NOISOLATE;
180         mii->mii_instance++;
181
182         brgphy_reset(sc);
183
184 #define ADD(m, c)       ifmedia_add(&mii->mii_media, (m), (c), NULL)
185
186         ADD(IFM_MAKEWORD(IFM_ETHER, IFM_NONE, 0, sc->mii_inst),
187             MII_MEDIA_NONE);
188 #if 0
189         ADD(IFM_MAKEWORD(IFM_ETHER, IFM_100_TX, IFM_LOOP, sc->mii_inst),
190             MII_MEDIA_100_TX);
191 #endif
192
193 #undef ADD
194
195         sc->mii_capabilities = PHY_READ(sc, MII_BMSR) & ma->mii_capmask;
196         if (sc->mii_capabilities & BMSR_EXTSTAT)
197                 sc->mii_extcapabilities = PHY_READ(sc, MII_EXTSR);
198
199         device_printf(dev, " ");
200         if ((sc->mii_capabilities & BMSR_MEDIAMASK) ||
201             (sc->mii_extcapabilities & EXTSR_MEDIAMASK))
202                 mii_phy_add_media(sc);
203         else
204                 kprintf("no media present");
205         kprintf("\n");
206
207         MIIBUS_MEDIAINIT(sc->mii_dev);
208         return(0);
209 }
210
211 static int
212 brgphy_service(struct mii_softc *sc, struct mii_data *mii, int cmd)
213 {
214         struct ifmedia_entry *ife = mii->mii_media.ifm_cur;
215         int reg, speed, gig;
216
217         switch (cmd) {
218         case MII_POLLSTAT:
219                 /*
220                  * If we're not polling our PHY instance, just return.
221                  */
222                 if (IFM_INST(ife->ifm_media) != sc->mii_inst)
223                         return (0);
224                 break;
225
226         case MII_MEDIACHG:
227                 /*
228                  * If the media indicates a different PHY instance,
229                  * isolate ourselves.
230                  */
231                 if (IFM_INST(ife->ifm_media) != sc->mii_inst) {
232                         reg = PHY_READ(sc, MII_BMCR);
233                         PHY_WRITE(sc, MII_BMCR, reg | BMCR_ISO);
234                         return (0);
235                 }
236
237                 /*
238                  * If the interface is not up, don't do anything.
239                  */
240                 if ((mii->mii_ifp->if_flags & IFF_UP) == 0)
241                         break;
242
243                 brgphy_reset(sc);       /* XXX hardware bug work-around */
244
245                 switch (IFM_SUBTYPE(ife->ifm_media)) {
246                 case IFM_AUTO:
247 #ifdef foo
248                         /*
249                          * If we're already in auto mode, just return.
250                          */
251                         if (PHY_READ(sc, BRGPHY_MII_BMCR) & BRGPHY_BMCR_AUTOEN)
252                                 return (0);
253 #endif
254                         brgphy_mii_phy_auto(sc);
255                         break;
256                 case IFM_1000_T:
257                         speed = BRGPHY_S1000;
258                         goto setit;
259                 case IFM_100_TX:
260                         speed = BRGPHY_S100;
261                         goto setit;
262                 case IFM_10_T:
263                         speed = BRGPHY_S10;
264 setit:
265                         brgphy_loop(sc);
266                         if ((ife->ifm_media & IFM_GMASK) == IFM_FDX) {
267                                 speed |= BRGPHY_BMCR_FDX;
268                                 gig = BRGPHY_1000CTL_AFD;
269                         } else {
270                                 gig = BRGPHY_1000CTL_AHD;
271                         }
272
273                         PHY_WRITE(sc, BRGPHY_MII_1000CTL, 0);
274                         PHY_WRITE(sc, BRGPHY_MII_ANAR, BRGPHY_SEL_TYPE);
275                         PHY_WRITE(sc, BRGPHY_MII_BMCR, speed);
276
277                         if (IFM_SUBTYPE(ife->ifm_media) != IFM_1000_T)
278                                 break;
279
280                         PHY_WRITE(sc, BRGPHY_MII_1000CTL, gig);
281                         PHY_WRITE(sc, BRGPHY_MII_BMCR,
282                             speed|BRGPHY_BMCR_AUTOEN|BRGPHY_BMCR_STARTNEG);
283
284                         if (sc->mii_model != MII_MODEL_xxBROADCOM_BCM5701)
285                                 break;
286
287                         /*
288                          * When settning the link manually, one side must
289                          * be the master and the other the slave. However
290                          * ifmedia doesn't give us a good way to specify
291                          * this, so we fake it by using one of the LINK
292                          * flags. If LINK0 is set, we program the PHY to
293                          * be a master, otherwise it's a slave.
294                          */
295                         if ((mii->mii_ifp->if_flags & IFF_LINK0)) {
296                                 PHY_WRITE(sc, BRGPHY_MII_1000CTL,
297                                     gig|BRGPHY_1000CTL_MSE|BRGPHY_1000CTL_MSC);
298                         } else {
299                                 PHY_WRITE(sc, BRGPHY_MII_1000CTL,
300                                     gig|BRGPHY_1000CTL_MSE);
301                         }
302                         break;
303 #ifdef foo
304                 case IFM_NONE:
305                         PHY_WRITE(sc, MII_BMCR, BMCR_ISO|BMCR_PDOWN);
306                         break;
307 #endif
308                 case IFM_100_T4:
309                 default:
310                         return (EINVAL);
311                 }
312                 break;
313
314         case MII_TICK:
315                 /*
316                  * If we're not currently selected, just return.
317                  */
318                 if (IFM_INST(ife->ifm_media) != sc->mii_inst)
319                         return (0);
320
321                 /*
322                  * Is the interface even up?
323                  */
324                 if ((mii->mii_ifp->if_flags & IFF_UP) == 0)
325                         return (0);
326
327                 /*
328                  * Only used for autonegotiation.
329                  */
330                 if (IFM_SUBTYPE(ife->ifm_media) != IFM_AUTO)
331                         break;
332
333                 /*
334                  * Check to see if we have link.  If we do, we don't
335                  * need to restart the autonegotiation process.  Read
336                  * the BMSR twice in case it's latched.
337                  */
338                 reg = PHY_READ(sc, MII_BMSR) | PHY_READ(sc, MII_BMSR);
339                 if (reg & BMSR_LINK) {
340                         sc->mii_ticks = 0;
341                         break;
342                 }
343
344                 /*
345                  * Only retry autonegotiation every 5 seconds.
346                  */
347                 if (++sc->mii_ticks <= sc->mii_anegticks)
348                         break;
349
350                 sc->mii_ticks = 0;
351                 brgphy_mii_phy_auto(sc);
352                 break;
353         }
354
355         /* Update the media status. */
356         brgphy_status(sc);
357
358         /*
359          * Callback if something changed. Note that we need to poke
360          * the DSP on the Broadcom PHYs if the media changes.
361          */
362         if (sc->mii_media_active != mii->mii_media_active ||
363             sc->mii_media_status != mii->mii_media_status ||
364             cmd == MII_MEDIACHG) {
365                 switch (sc->mii_model) {
366                 case MII_MODEL_xxBROADCOM_BCM5400:
367                         brgphy_bcm5401_dspcode(sc);
368                         break;
369                 case MII_MODEL_xxBROADCOM_BCM5401:
370                         if (sc->mii_rev == 1 || sc->mii_rev == 3)
371                                 brgphy_bcm5401_dspcode(sc);
372                         break;
373                 case MII_MODEL_xxBROADCOM_BCM5411:
374                         brgphy_bcm5411_dspcode(sc);
375                         break;
376                 }
377         }
378         mii_phy_update(sc, cmd);
379         return (0);
380 }
381
382 static void
383 brgphy_status(struct mii_softc *sc)
384 {
385         struct mii_data *mii = sc->mii_pdata;
386         int bmcr, bmsr;
387
388         mii->mii_media_status = IFM_AVALID;
389         mii->mii_media_active = IFM_ETHER;
390
391         bmsr = PHY_READ(sc, BRGPHY_MII_BMSR) | PHY_READ(sc, BRGPHY_MII_BMSR);
392         if (bmsr & BRGPHY_BMSR_LINK)
393                 mii->mii_media_status |= IFM_ACTIVE;
394
395         bmcr = PHY_READ(sc, BRGPHY_MII_BMCR);
396         if (bmcr & BRGPHY_BMCR_LOOP)
397                 mii->mii_media_active |= IFM_LOOP;
398
399         if (bmcr & BRGPHY_BMCR_AUTOEN) {
400                 int auxsts;
401
402                 if ((bmsr & BRGPHY_BMSR_ACOMP) == 0) {
403                         /* Erg, still trying, I guess... */
404                         mii->mii_media_active |= IFM_NONE;
405                         return;
406                 }
407
408                 auxsts = PHY_READ(sc, BRGPHY_MII_AUXSTS);
409
410                 switch (auxsts & BRGPHY_AUXSTS_AN_RES) {
411                 case BRGPHY_RES_1000FD:
412                         mii->mii_media_active |= IFM_1000_T | IFM_FDX;
413                         break;
414                 case BRGPHY_RES_1000HD:
415                         mii->mii_media_active |= IFM_1000_T | IFM_HDX;
416                         break;
417                 case BRGPHY_RES_100FD:
418                         mii->mii_media_active |= IFM_100_TX | IFM_FDX;
419                         break;
420                 case BRGPHY_RES_100T4:
421                         mii->mii_media_active |= IFM_100_T4;
422                         break;
423                 case BRGPHY_RES_100HD:
424                         mii->mii_media_active |= IFM_100_TX | IFM_HDX;
425                         break;
426                 case BRGPHY_RES_10FD:
427                         mii->mii_media_active |= IFM_10_T | IFM_FDX;
428                         break;
429                 case BRGPHY_RES_10HD:
430                         mii->mii_media_active |= IFM_10_T | IFM_HDX;
431                         break;
432                 default:
433                         if (sc->mii_model == MII_MODEL_BROADCOM2_BCM5906) {
434                                 mii->mii_media_active |= (auxsts &
435                                     BRGPHY_RES_100) ? IFM_100_TX : IFM_10_T;
436                                 mii->mii_media_active |= (auxsts &
437                                     BRGPHY_RES_FULL) ? IFM_FDX : IFM_HDX;
438                                 break;
439                         }
440                         mii->mii_media_active |= IFM_NONE;
441                         break;
442                 }
443         } else {
444                 mii->mii_media_active = mii->mii_media.ifm_cur->ifm_media;
445         }
446 }
447
448
449 static void
450 brgphy_mii_phy_auto(struct mii_softc *sc)
451 {
452         int ktcr;
453
454         brgphy_reset(sc);
455
456         PHY_WRITE(sc, BRGPHY_MII_ANAR,
457             BMSR_MEDIA_TO_ANAR(sc->mii_capabilities) | ANAR_CSMA);
458         DELAY(1000);
459
460         ktcr = BRGPHY_1000CTL_AFD|BRGPHY_1000CTL_AHD;
461         if (sc->mii_model == MII_MODEL_xxBROADCOM_BCM5701)
462                 ktcr |= BRGPHY_1000CTL_MSE|BRGPHY_1000CTL_MSC;
463         PHY_WRITE(sc, BRGPHY_MII_1000CTL, ktcr);
464         ktcr = PHY_READ(sc, BRGPHY_MII_1000CTL);
465         DELAY(1000);
466
467         PHY_WRITE(sc, BRGPHY_MII_BMCR,
468             BRGPHY_BMCR_AUTOEN | BRGPHY_BMCR_STARTNEG);
469         PHY_WRITE(sc, BRGPHY_MII_IMR, 0xFF00);
470 }
471
472 static void
473 brgphy_loop(struct mii_softc *sc)
474 {
475         uint32_t bmsr;
476         int i;
477
478         PHY_WRITE(sc, BRGPHY_MII_BMCR, BRGPHY_BMCR_LOOP);
479         for (i = 0; i < 15000; i++) {
480                 bmsr = PHY_READ(sc, BRGPHY_MII_BMSR);
481                 if (!(bmsr & BRGPHY_BMSR_LINK))
482                         break;
483                 DELAY(10);
484         }
485 }
486
487 static void
488 brgphy_reset(struct mii_softc *sc)
489 {
490         mii_phy_reset(sc);
491
492         switch (sc->mii_model) {
493         case MII_MODEL_xxBROADCOM_BCM5400:
494                 brgphy_bcm5401_dspcode(sc);
495                         break;
496         case MII_MODEL_xxBROADCOM_BCM5401:
497                 if (sc->mii_rev == 1 || sc->mii_rev == 3)
498                         brgphy_bcm5401_dspcode(sc);
499                 break;
500         case MII_MODEL_xxBROADCOM_BCM5411:
501                 brgphy_bcm5411_dspcode(sc);
502                 break;
503         case MII_MODEL_xxBROADCOM_BCM5421:
504                 brgphy_bcm5421_dspcode(sc);
505                 break;
506         case MII_MODEL_xxBROADCOM_BCM54K2:
507                 brgphy_bcm54k2_dspcode(sc);
508                 break;
509         }
510
511         if (sc->mii_privtag != MII_PRIVTAG_BRGPHY)
512                 return;
513
514         device_printf(sc->mii_dev, "brgphy priv %ju\n",
515             (uintmax_t)sc->mii_priv);
516
517         if (sc->mii_priv & BRGPHY_FLAG_ADC_BUG)
518                 brgphy_adc_bug(sc);
519         if (sc->mii_priv & BRGPHY_FLAG_5704_A0)
520                 brgphy_5704_a0_bug(sc);
521         if (sc->mii_priv & BRGPHY_FLAG_BER_BUG) {
522                 brgphy_ber_bug(sc);
523         } else if (sc->mii_priv & BRGPHY_FLAG_JITTER_BUG) {
524                 PHY_WRITE(sc, BRGPHY_MII_AUXCTL, 0x0c00);
525                 PHY_WRITE(sc, BRGPHY_MII_DSP_ADDR_REG, 0x000a);
526
527                 if (sc->mii_priv & BRGPHY_FLAG_ADJUST_TRIM) {
528                         PHY_WRITE(sc, BRGPHY_MII_DSP_RW_PORT, 0x110b);
529                         PHY_WRITE(sc, BRGPHY_TEST1,
530                             BRGPHY_TEST1_TRIM_EN | 0x4);
531                 } else {
532                         PHY_WRITE(sc, BRGPHY_MII_DSP_RW_PORT, 0x010b);
533                 }
534
535                 PHY_WRITE(sc, BRGPHY_MII_AUXCTL, 0x0400);
536         }
537         if (sc->mii_priv & BRGPHY_FLAG_CRC_BUG)
538                 brgphy_crc_bug(sc);
539         if (sc->mii_priv & BRGPHY_FLAG_NO_EARLYDAC)
540                 brgphy_disable_early_dac(sc);
541
542         /* Set Jumbo frame settings in the PHY. */
543         brgphy_jumbo_settings(sc, sc->mii_pdata->mii_ifp->if_mtu);
544
545         /* Adjust output voltage */
546         if (sc->mii_priv & BRGPHY_FLAG_5906)
547                 PHY_WRITE(sc, BRGPHY_MII_EPHY_PTEST, 0x12);
548
549         /* Enable Ethernet@Wirespeed */
550         if (sc->mii_priv & BRGPHY_FLAG_WIRESPEED)
551                 brgphy_eth_wirespeed(sc);
552
553         /* Enable Link LED on Dell boxes */
554         if (sc->mii_priv & BRGPHY_FLAG_NO_3LED) {
555                 PHY_WRITE(sc, BRGPHY_MII_PHY_EXTCTL,
556                     PHY_READ(sc, BRGPHY_MII_PHY_EXTCTL) &
557                     ~BRGPHY_PHY_EXTCTL_3_LED);
558         }
559 }
560
561 /* Turn off tap power management on 5401. */
562 static void
563 brgphy_bcm5401_dspcode(struct mii_softc *sc)
564 {
565         static const struct {
566                 int             reg;
567                 uint16_t        val;
568         } dspcode[] = {
569                 { BRGPHY_MII_AUXCTL,            0x0c20 },
570                 { BRGPHY_MII_DSP_ADDR_REG,      0x0012 },
571                 { BRGPHY_MII_DSP_RW_PORT,       0x1804 },
572                 { BRGPHY_MII_DSP_ADDR_REG,      0x0013 },
573                 { BRGPHY_MII_DSP_RW_PORT,       0x1204 },
574                 { BRGPHY_MII_DSP_ADDR_REG,      0x8006 },
575                 { BRGPHY_MII_DSP_RW_PORT,       0x0132 },
576                 { BRGPHY_MII_DSP_ADDR_REG,      0x8006 },
577                 { BRGPHY_MII_DSP_RW_PORT,       0x0232 },
578                 { BRGPHY_MII_DSP_ADDR_REG,      0x201f },
579                 { BRGPHY_MII_DSP_RW_PORT,       0x0a20 },
580                 { 0,                            0 },
581         };
582         int i;
583
584         for (i = 0; dspcode[i].reg != 0; i++)
585                 PHY_WRITE(sc, dspcode[i].reg, dspcode[i].val);
586         DELAY(40);
587 }
588
589 /* Setting some undocumented voltage */
590 static void
591 brgphy_bcm5411_dspcode(struct mii_softc *sc)
592 {
593         static const struct {
594                 int             reg;
595                 uint16_t        val;
596         } dspcode[] = {
597                 { 0x1c,                         0x8c23 },
598                 { 0x1c,                         0x8ca3 },
599                 { 0x1c,                         0x8c23 },
600                 { 0,                            0 },
601         };
602         int i;
603
604         for (i = 0; dspcode[i].reg != 0; i++)
605                 PHY_WRITE(sc, dspcode[i].reg, dspcode[i].val);
606 }
607
608 static void
609 brgphy_bcm5421_dspcode(struct mii_softc *sc)
610 {
611         uint16_t data;
612
613         /* Set Class A mode */
614         PHY_WRITE(sc, BRGPHY_MII_AUXCTL, 0x1007);
615         data = PHY_READ(sc, BRGPHY_MII_AUXCTL);
616         PHY_WRITE(sc, BRGPHY_MII_AUXCTL, data | 0x0400);
617
618         /* Set FFE gamma override to -0.125 */
619         PHY_WRITE(sc, BRGPHY_MII_AUXCTL, 0x0007);
620         data = PHY_READ(sc, BRGPHY_MII_AUXCTL);
621         PHY_WRITE(sc, BRGPHY_MII_AUXCTL, data | 0x0800);
622         PHY_WRITE(sc, BRGPHY_MII_DSP_ADDR_REG, 0x000a);
623         data = PHY_READ(sc, BRGPHY_MII_DSP_RW_PORT);
624         PHY_WRITE(sc, BRGPHY_MII_DSP_RW_PORT, data | 0x0200);
625 }
626
627 static void
628 brgphy_bcm54k2_dspcode(struct mii_softc *sc)
629 {
630         static const struct {
631                 int             reg;
632                 uint16_t        val;
633         } dspcode[] = {
634                 { 4,                            0x01e1 },
635                 { 9,                            0x0300 },
636                 { 0,                            0 },
637         };
638         int i;
639
640         for (i = 0; dspcode[i].reg != 0; i++)
641                 PHY_WRITE(sc, dspcode[i].reg, dspcode[i].val);
642 }
643
644 static void
645 brgphy_adc_bug(struct mii_softc *sc)
646 {
647         static const struct {
648                 int             reg;
649                 uint16_t        val;
650         } dspcode[] = {
651                 { BRGPHY_MII_AUXCTL,            0x0c00 },
652                 { BRGPHY_MII_DSP_ADDR_REG,      0x201f },
653                 { BRGPHY_MII_DSP_RW_PORT,       0x2aaa },
654                 { BRGPHY_MII_DSP_ADDR_REG,      0x000a },
655                 { BRGPHY_MII_DSP_RW_PORT,       0x0323 },
656                 { BRGPHY_MII_AUXCTL,            0x0400 },
657                 { 0,                            0 },
658         };
659         int i;
660
661         for (i = 0; dspcode[i].reg != 0; i++)
662                 PHY_WRITE(sc, dspcode[i].reg, dspcode[i].val);
663 }
664
665 static void
666 brgphy_5704_a0_bug(struct mii_softc *sc)
667 {
668         static const struct {
669                 int             reg;
670                 u_int16_t       val;
671         } dspcode[] = {
672                 { 0x1c,                         0x8d68 },
673                 { 0x1c,                         0x8d68 },
674                 { 0,                            0 },
675         };
676         int i;
677
678         for (i = 0; dspcode[i].reg != 0; i++)
679                 PHY_WRITE(sc, dspcode[i].reg, dspcode[i].val);
680 }
681
682 static void
683 brgphy_ber_bug(struct mii_softc *sc)
684 {
685         static const struct {
686                 int             reg;
687                 uint16_t        val;
688         } dspcode[] = {
689                 { BRGPHY_MII_AUXCTL,            0x0c00 },
690                 { BRGPHY_MII_DSP_ADDR_REG,      0x000a },
691                 { BRGPHY_MII_DSP_RW_PORT,       0x310b },
692                 { BRGPHY_MII_DSP_ADDR_REG,      0x201f },
693                 { BRGPHY_MII_DSP_RW_PORT,       0x9506 },
694                 { BRGPHY_MII_DSP_ADDR_REG,      0x401f },
695                 { BRGPHY_MII_DSP_RW_PORT,       0x14e2 },
696                 { BRGPHY_MII_AUXCTL,            0x0400 },
697                 { 0,                            0 },
698         };
699         int i;
700
701         for (i = 0; dspcode[i].reg != 0; i++)
702                 PHY_WRITE(sc, dspcode[i].reg, dspcode[i].val);
703 }
704
705 static void
706 brgphy_crc_bug(struct mii_softc *sc)
707 {
708         static const struct {
709                 int             reg;
710                 uint16_t        val;
711         } dspcode[] = {
712                 { BRGPHY_MII_DSP_ADDR_REG,      0x0a75 },
713                 { 0x1c,                         0x8c68 },
714                 { 0x1c,                         0x8d68 },
715                 { 0x1c,                         0x8c68 },
716                 { 0,                            0 },
717         };
718         int i;
719
720         for (i = 0; dspcode[i].reg != 0; i++)
721                 PHY_WRITE(sc, dspcode[i].reg, dspcode[i].val);
722 }
723
724 static void
725 brgphy_jumbo_settings(struct mii_softc *sc, u_long mtu)
726 {
727         uint32_t val;
728
729         /* Set or clear jumbo frame settings in the PHY. */
730         if (mtu > ETHER_MAX_LEN) {
731                 if (sc->mii_model == MII_MODEL_xxBROADCOM_BCM5401) {
732                         /* BCM5401 PHY cannot read-modify-write. */
733                         PHY_WRITE(sc, BRGPHY_MII_AUXCTL, 0x4c20);
734                 } else {
735                         PHY_WRITE(sc, BRGPHY_MII_AUXCTL, 0x7);
736                         val = PHY_READ(sc, BRGPHY_MII_AUXCTL);
737                         PHY_WRITE(sc, BRGPHY_MII_AUXCTL,
738                             val | BRGPHY_AUXCTL_LONG_PKT);
739                 }
740
741                 val = PHY_READ(sc, BRGPHY_MII_PHY_EXTCTL);
742                 PHY_WRITE(sc, BRGPHY_MII_PHY_EXTCTL,
743                     val | BRGPHY_PHY_EXTCTL_HIGH_LA);
744         } else {
745                 PHY_WRITE(sc, BRGPHY_MII_AUXCTL, 0x7);
746                 val = PHY_READ(sc, BRGPHY_MII_AUXCTL);
747                 PHY_WRITE(sc, BRGPHY_MII_AUXCTL,
748                     val & ~(BRGPHY_AUXCTL_LONG_PKT | 0x7));
749
750                 val = PHY_READ(sc, BRGPHY_MII_PHY_EXTCTL);
751                 PHY_WRITE(sc, BRGPHY_MII_PHY_EXTCTL,
752                     val & ~BRGPHY_PHY_EXTCTL_HIGH_LA);
753         }
754 }
755
756 static void
757 brgphy_eth_wirespeed(struct mii_softc *sc)
758 {
759         u_int32_t val;
760
761         /* Enable Ethernet@Wirespeed */
762         PHY_WRITE(sc, BRGPHY_MII_AUXCTL, 0x7007);
763         val = PHY_READ(sc, BRGPHY_MII_AUXCTL);
764         PHY_WRITE(sc, BRGPHY_MII_AUXCTL, (val | (1 << 15) | (1 << 4)));
765 }
766
767 static void
768 brgphy_disable_early_dac(struct mii_softc *sc)
769 {
770         uint32_t val;
771
772         PHY_WRITE(sc, BRGPHY_MII_DSP_ADDR_REG, 0x0f08);
773         val = PHY_READ(sc, BRGPHY_MII_DSP_RW_PORT);
774         val &= ~(1 << 8);
775         PHY_WRITE(sc, BRGPHY_MII_DSP_RW_PORT, val);
776 }