33c82d3d134654ca2b9b480e8c5b9f29f4de8c2f
[dragonfly.git] / sys / dev / netif / ath / ath / if_ath.c
1 /*-
2  * Copyright (c) 2002-2009 Sam Leffler, Errno Consulting
3  * All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer,
10  *    without modification.
11  * 2. Redistributions in binary form must reproduce at minimum a disclaimer
12  *    similar to the "NO WARRANTY" disclaimer below ("Disclaimer") and any
13  *    redistribution must be conditioned upon including a substantially
14  *    similar Disclaimer requirement for further binary redistribution.
15  *
16  * NO WARRANTY
17  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
18  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
19  * LIMITED TO, THE IMPLIED WARRANTIES OF NONINFRINGEMENT, MERCHANTIBILITY
20  * AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL
21  * THE COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR SPECIAL, EXEMPLARY,
22  * OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
23  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
24  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER
25  * IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
26  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
27  * THE POSSIBILITY OF SUCH DAMAGES.
28  */
29
30 #include <sys/cdefs.h>
31 __FBSDID("$FreeBSD$");
32
33 #if defined(__DragonFly__)
34 #define CTLFLAG_RWTUN   CTLFLAG_RW
35 #endif
36
37 /*
38  * Driver for the Atheros Wireless LAN controller.
39  *
40  * This software is derived from work of Atsushi Onoe; his contribution
41  * is greatly appreciated.
42  */
43
44 #include "opt_inet.h"
45 #include "opt_ath.h"
46 /*
47  * This is needed for register operations which are performed
48  * by the driver - eg, calls to ath_hal_gettsf32().
49  *
50  * It's also required for any AH_DEBUG checks in here, eg the
51  * module dependencies.
52  */
53 #include "opt_ah.h"
54 #include "opt_wlan.h"
55
56 #include <sys/param.h>
57 #include <sys/systm.h>
58 #include <sys/sysctl.h>
59 #include <sys/mbuf.h>
60 #include <sys/malloc.h>
61 #include <sys/lock.h>
62 #include <sys/mutex.h>
63 #include <sys/kernel.h>
64 #include <sys/socket.h>
65 #include <sys/sockio.h>
66 #include <sys/errno.h>
67 #include <sys/callout.h>
68 #include <sys/bus.h>
69 #include <sys/endian.h>
70 #include <sys/kthread.h>
71 #include <sys/taskqueue.h>
72 #include <sys/priv.h>
73 #include <sys/module.h>
74 #include <sys/ktr.h>
75
76 #if defined(__DragonFly__)
77 /* empty */
78 #else
79 #include <sys/smp.h>   /* for mp_ncpus */
80 #include <machine/bus.h>
81 #endif
82
83 #include <net/if.h>
84 #include <net/if_var.h>
85 #include <net/if_dl.h>
86 #include <net/if_media.h>
87 #include <net/if_types.h>
88 #include <net/if_arp.h>
89 #include <net/ethernet.h>
90 #include <net/if_llc.h>
91 #if defined(__DragonFly__)
92 #include <net/ifq_var.h>
93 #endif
94
95 #include <netproto/802_11/ieee80211_var.h>
96 #include <netproto/802_11/ieee80211_regdomain.h>
97 #ifdef IEEE80211_SUPPORT_SUPERG
98 #include <netproto/802_11/ieee80211_superg.h>
99 #endif
100 #ifdef IEEE80211_SUPPORT_TDMA
101 #include <netproto/802_11/ieee80211_tdma.h>
102 #endif
103
104 #include <net/bpf.h>
105
106 #ifdef INET
107 #include <netinet/in.h>
108 #include <netinet/if_ether.h>
109 #endif
110
111 #include <dev/netif/ath/ath/if_athvar.h>
112 #include <dev/netif/ath/ath_hal/ah_devid.h>             /* XXX for softled */
113 #include <dev/netif/ath/ath_hal/ah_diagcodes.h>
114
115 #include <dev/netif/ath/ath/if_ath_debug.h>
116 #include <dev/netif/ath/ath/if_ath_misc.h>
117 #include <dev/netif/ath/ath/if_ath_tsf.h>
118 #include <dev/netif/ath/ath/if_ath_tx.h>
119 #include <dev/netif/ath/ath/if_ath_sysctl.h>
120 #include <dev/netif/ath/ath/if_ath_led.h>
121 #include <dev/netif/ath/ath/if_ath_keycache.h>
122 #include <dev/netif/ath/ath/if_ath_rx.h>
123 #include <dev/netif/ath/ath/if_ath_rx_edma.h>
124 #include <dev/netif/ath/ath/if_ath_tx_edma.h>
125 #include <dev/netif/ath/ath/if_ath_beacon.h>
126 #include <dev/netif/ath/ath/if_ath_btcoex.h>
127 #include <dev/netif/ath/ath/if_ath_spectral.h>
128 #include <dev/netif/ath/ath/if_ath_lna_div.h>
129 #include <dev/netif/ath/ath/if_athdfs.h>
130 #include <dev/netif/ath/ath/if_ath_ioctl.h>
131 #include <dev/netif/ath/ath/if_ath_descdma.h>
132
133 #ifdef ATH_TX99_DIAG
134 #include <dev/netif/ath/ath/ath_tx99/ath_tx99.h>
135 #endif
136
137 #ifdef  ATH_DEBUG_ALQ
138 #include <dev/netif/ath/ath/if_ath_alq.h>
139 #endif
140
141 /*
142  * Only enable this if you're working on PS-POLL support.
143  */
144 #define ATH_SW_PSQ
145
146 /*
147  * ATH_BCBUF determines the number of vap's that can transmit
148  * beacons and also (currently) the number of vap's that can
149  * have unique mac addresses/bssid.  When staggering beacons
150  * 4 is probably a good max as otherwise the beacons become
151  * very closely spaced and there is limited time for cab q traffic
152  * to go out.  You can burst beacons instead but that is not good
153  * for stations in power save and at some point you really want
154  * another radio (and channel).
155  *
156  * The limit on the number of mac addresses is tied to our use of
157  * the U/L bit and tracking addresses in a byte; it would be
158  * worthwhile to allow more for applications like proxy sta.
159  */
160 CTASSERT(ATH_BCBUF <= 8);
161
162 static struct ieee80211vap *ath_vap_create(struct ieee80211com *,
163                     const char [IFNAMSIZ], int, enum ieee80211_opmode, int,
164                     const uint8_t [IEEE80211_ADDR_LEN],
165                     const uint8_t [IEEE80211_ADDR_LEN]);
166 static void     ath_vap_delete(struct ieee80211vap *);
167 static int      ath_init(struct ath_softc *);
168 static void     ath_stop(struct ath_softc *);
169 static int      ath_reset_vap(struct ieee80211vap *, u_long);
170 static int      ath_transmit(struct ieee80211com *, struct mbuf *);
171 static int      ath_media_change(struct ifnet *);
172 static void     ath_watchdog(void *);
173 static void     ath_parent(struct ieee80211com *);
174 static void     ath_fatal_proc(void *, int);
175 static void     ath_bmiss_vap(struct ieee80211vap *);
176 static void     ath_bmiss_proc(void *, int);
177 static void     ath_key_update_begin(struct ieee80211vap *);
178 static void     ath_key_update_end(struct ieee80211vap *);
179 static void     ath_update_mcast_hw(struct ath_softc *);
180 static void     ath_update_mcast(struct ieee80211com *);
181 static void     ath_update_promisc(struct ieee80211com *);
182 static void     ath_updateslot(struct ieee80211com *);
183 static void     ath_bstuck_proc(void *, int);
184 static void     ath_reset_proc(void *, int);
185 static int      ath_desc_alloc(struct ath_softc *);
186 static void     ath_desc_free(struct ath_softc *);
187 static struct ieee80211_node *ath_node_alloc(struct ieee80211vap *,
188                         const uint8_t [IEEE80211_ADDR_LEN]);
189 static void     ath_node_cleanup(struct ieee80211_node *);
190 static void     ath_node_free(struct ieee80211_node *);
191 static void     ath_node_getsignal(const struct ieee80211_node *,
192                         int8_t *, int8_t *);
193 static void     ath_txq_init(struct ath_softc *sc, struct ath_txq *, int);
194 static struct ath_txq *ath_txq_setup(struct ath_softc*, int qtype, int subtype);
195 static int      ath_tx_setup(struct ath_softc *, int, int);
196 static void     ath_tx_cleanupq(struct ath_softc *, struct ath_txq *);
197 static void     ath_tx_cleanup(struct ath_softc *);
198 static int      ath_tx_processq(struct ath_softc *sc, struct ath_txq *txq,
199                     int dosched);
200 static void     ath_tx_proc_q0(void *, int);
201 static void     ath_tx_proc_q0123(void *, int);
202 static void     ath_tx_proc(void *, int);
203 static void     ath_txq_sched_tasklet(void *, int);
204 static int      ath_chan_set(struct ath_softc *, struct ieee80211_channel *);
205 static void     ath_chan_change(struct ath_softc *, struct ieee80211_channel *);
206 static void     ath_scan_start(struct ieee80211com *);
207 static void     ath_scan_end(struct ieee80211com *);
208 static void     ath_set_channel(struct ieee80211com *);
209 #ifdef  ATH_ENABLE_11N
210 static void     ath_update_chw(struct ieee80211com *);
211 #endif  /* ATH_ENABLE_11N */
212 static void     ath_calibrate(void *);
213 static int      ath_newstate(struct ieee80211vap *, enum ieee80211_state, int);
214 static void     ath_setup_stationkey(struct ieee80211_node *);
215 static void     ath_newassoc(struct ieee80211_node *, int);
216 static int      ath_setregdomain(struct ieee80211com *,
217                     struct ieee80211_regdomain *, int,
218                     struct ieee80211_channel []);
219 static void     ath_getradiocaps(struct ieee80211com *, int, int *,
220                     struct ieee80211_channel []);
221 static int      ath_getchannels(struct ath_softc *);
222
223 static int      ath_rate_setup(struct ath_softc *, u_int mode);
224 static void     ath_setcurmode(struct ath_softc *, enum ieee80211_phymode);
225
226 static void     ath_announce(struct ath_softc *);
227
228 static void     ath_dfs_tasklet(void *, int);
229 static void     ath_node_powersave(struct ieee80211_node *, int);
230 static int      ath_node_set_tim(struct ieee80211_node *, int);
231 static void     ath_node_recv_pspoll(struct ieee80211_node *, struct mbuf *);
232
233 #ifdef IEEE80211_SUPPORT_TDMA
234 #include <dev/netif/ath/ath/if_ath_tdma.h>
235 #endif
236
237 #if defined(__DragonFly__)
238 extern  const char* ath_hal_ether_sprintf(const u_int8_t *mac);
239 #endif
240
241 SYSCTL_DECL(_hw_ath);
242
243 /* XXX validate sysctl values */
244 static  int ath_longcalinterval = 30;           /* long cals every 30 secs */
245 SYSCTL_INT(_hw_ath, OID_AUTO, longcal, CTLFLAG_RW, &ath_longcalinterval,
246             0, "long chip calibration interval (secs)");
247 static  int ath_shortcalinterval = 100;         /* short cals every 100 ms */
248 SYSCTL_INT(_hw_ath, OID_AUTO, shortcal, CTLFLAG_RW, &ath_shortcalinterval,
249             0, "short chip calibration interval (msecs)");
250 static  int ath_resetcalinterval = 20*60;       /* reset cal state 20 mins */
251 SYSCTL_INT(_hw_ath, OID_AUTO, resetcal, CTLFLAG_RW, &ath_resetcalinterval,
252             0, "reset chip calibration results (secs)");
253 static  int ath_anicalinterval = 100;           /* ANI calibration - 100 msec */
254 SYSCTL_INT(_hw_ath, OID_AUTO, anical, CTLFLAG_RW, &ath_anicalinterval,
255             0, "ANI calibration (msecs)");
256
257 int ath_rxbuf = ATH_RXBUF;              /* # rx buffers to allocate */
258 SYSCTL_INT(_hw_ath, OID_AUTO, rxbuf, CTLFLAG_RWTUN, &ath_rxbuf,
259             0, "rx buffers allocated");
260 #if defined(__DragonFly__)
261 TUNABLE_INT("hw.ath.rxbuf", &ath_rxbuf);
262 #endif
263
264 int ath_txbuf = ATH_TXBUF;              /* # tx buffers to allocate */
265 SYSCTL_INT(_hw_ath, OID_AUTO, txbuf, CTLFLAG_RWTUN, &ath_txbuf,
266             0, "tx buffers allocated");
267 #if defined(__DragonFly__)
268 TUNABLE_INT("hw.ath.txbuf", &ath_txbuf);
269 #endif
270
271 int ath_txbuf_mgmt = ATH_MGMT_TXBUF;    /* # mgmt tx buffers to allocate */
272 SYSCTL_INT(_hw_ath, OID_AUTO, txbuf_mgmt, CTLFLAG_RWTUN, &ath_txbuf_mgmt,
273             0, "tx (mgmt) buffers allocated");
274 #if defined(__DragonFly__)
275 TUNABLE_INT("hw.ath.txbuf_mgmt", &ath_txbuf_mgmt);
276 #endif
277
278 int ath_bstuck_threshold = 4;           /* max missed beacons */
279 SYSCTL_INT(_hw_ath, OID_AUTO, bstuck, CTLFLAG_RW, &ath_bstuck_threshold,
280             0, "max missed beacon xmits before chip reset");
281
282 MALLOC_DEFINE(M_ATHDEV, "athdev", "ath driver dma buffers");
283
284 void
285 ath_legacy_attach_comp_func(struct ath_softc *sc)
286 {
287
288         /*
289          * Special case certain configurations.  Note the
290          * CAB queue is handled by these specially so don't
291          * include them when checking the txq setup mask.
292          */
293         switch (sc->sc_txqsetup &~ (1<<sc->sc_cabq->axq_qnum)) {
294         case 0x01:
295                 TASK_INIT(&sc->sc_txtask, 0, ath_tx_proc_q0, sc);
296                 break;
297         case 0x0f:
298                 TASK_INIT(&sc->sc_txtask, 0, ath_tx_proc_q0123, sc);
299                 break;
300         default:
301                 TASK_INIT(&sc->sc_txtask, 0, ath_tx_proc, sc);
302                 break;
303         }
304 }
305
306 /*
307  * Set the target power mode.
308  *
309  * If this is called during a point in time where
310  * the hardware is being programmed elsewhere, it will
311  * simply store it away and update it when all current
312  * uses of the hardware are completed.
313  */
314 void
315 _ath_power_setpower(struct ath_softc *sc, int power_state, const char *file, int line)
316 {
317         ATH_LOCK_ASSERT(sc);
318
319         sc->sc_target_powerstate = power_state;
320
321         DPRINTF(sc, ATH_DEBUG_PWRSAVE, "%s: (%s:%d) state=%d, refcnt=%d\n",
322             __func__,
323             file,
324             line,
325             power_state,
326             sc->sc_powersave_refcnt);
327
328         if (sc->sc_powersave_refcnt == 0 &&
329             power_state != sc->sc_cur_powerstate) {
330                 sc->sc_cur_powerstate = power_state;
331                 ath_hal_setpower(sc->sc_ah, power_state);
332
333                 /*
334                  * If the NIC is force-awake, then set the
335                  * self-gen frame state appropriately.
336                  *
337                  * If the nic is in network sleep or full-sleep,
338                  * we let the above call leave the self-gen
339                  * state as "sleep".
340                  */
341                 if (sc->sc_cur_powerstate == HAL_PM_AWAKE &&
342                     sc->sc_target_selfgen_state != HAL_PM_AWAKE) {
343                         ath_hal_setselfgenpower(sc->sc_ah,
344                             sc->sc_target_selfgen_state);
345                 }
346         }
347 }
348
349 /*
350  * Set the current self-generated frames state.
351  *
352  * This is separate from the target power mode.  The chip may be
353  * awake but the desired state is "sleep", so frames sent to the
354  * destination has PWRMGT=1 in the 802.11 header.  The NIC also
355  * needs to know to set PWRMGT=1 in self-generated frames.
356  */
357 void
358 _ath_power_set_selfgen(struct ath_softc *sc, int power_state, const char *file, int line)
359 {
360
361         ATH_LOCK_ASSERT(sc);
362
363         DPRINTF(sc, ATH_DEBUG_PWRSAVE, "%s: (%s:%d) state=%d, refcnt=%d\n",
364             __func__,
365             file,
366             line,
367             power_state,
368             sc->sc_target_selfgen_state);
369
370         sc->sc_target_selfgen_state = power_state;
371
372         /*
373          * If the NIC is force-awake, then set the power state.
374          * Network-state and full-sleep will already transition it to
375          * mark self-gen frames as sleeping - and we can't
376          * guarantee the NIC is awake to program the self-gen frame
377          * setting anyway.
378          */
379         if (sc->sc_cur_powerstate == HAL_PM_AWAKE) {
380                 ath_hal_setselfgenpower(sc->sc_ah, power_state);
381         }
382 }
383
384 /*
385  * Set the hardware power mode and take a reference.
386  *
387  * This doesn't update the target power mode in the driver;
388  * it just updates the hardware power state.
389  *
390  * XXX it should only ever force the hardware awake; it should
391  * never be called to set it asleep.
392  */
393 void
394 _ath_power_set_power_state(struct ath_softc *sc, int power_state, const char *file, int line)
395 {
396         ATH_LOCK_ASSERT(sc);
397
398         DPRINTF(sc, ATH_DEBUG_PWRSAVE, "%s: (%s:%d) state=%d, refcnt=%d\n",
399             __func__,
400             file,
401             line,
402             power_state,
403             sc->sc_powersave_refcnt);
404
405         sc->sc_powersave_refcnt++;
406
407         if (power_state != sc->sc_cur_powerstate) {
408                 ath_hal_setpower(sc->sc_ah, power_state);
409                 sc->sc_cur_powerstate = power_state;
410
411                 /*
412                  * Adjust the self-gen powerstate if appropriate.
413                  */
414                 if (sc->sc_cur_powerstate == HAL_PM_AWAKE &&
415                     sc->sc_target_selfgen_state != HAL_PM_AWAKE) {
416                         ath_hal_setselfgenpower(sc->sc_ah,
417                             sc->sc_target_selfgen_state);
418                 }
419
420         }
421 }
422
423 /*
424  * Restore the power save mode to what it once was.
425  *
426  * This will decrement the reference counter and once it hits
427  * zero, it'll restore the powersave state.
428  */
429 void
430 _ath_power_restore_power_state(struct ath_softc *sc, const char *file, int line)
431 {
432
433         ATH_LOCK_ASSERT(sc);
434
435         DPRINTF(sc, ATH_DEBUG_PWRSAVE, "%s: (%s:%d) refcnt=%d, target state=%d\n",
436             __func__,
437             file,
438             line,
439             sc->sc_powersave_refcnt,
440             sc->sc_target_powerstate);
441
442         if (sc->sc_powersave_refcnt == 0)
443                 device_printf(sc->sc_dev, "%s: refcnt=0?\n", __func__);
444         else
445                 sc->sc_powersave_refcnt--;
446
447         if (sc->sc_powersave_refcnt == 0 &&
448             sc->sc_target_powerstate != sc->sc_cur_powerstate) {
449                 sc->sc_cur_powerstate = sc->sc_target_powerstate;
450                 ath_hal_setpower(sc->sc_ah, sc->sc_target_powerstate);
451         }
452
453         /*
454          * Adjust the self-gen powerstate if appropriate.
455          */
456         if (sc->sc_cur_powerstate == HAL_PM_AWAKE &&
457             sc->sc_target_selfgen_state != HAL_PM_AWAKE) {
458                 ath_hal_setselfgenpower(sc->sc_ah,
459                     sc->sc_target_selfgen_state);
460         }
461
462 }
463
464 /*
465  * Configure the initial HAL configuration values based on bus
466  * specific parameters.
467  *
468  * Some PCI IDs and other information may need tweaking.
469  *
470  * XXX TODO: ath9k and the Atheros HAL only program comm2g_switch_enable
471  * if BT antenna diversity isn't enabled.
472  *
473  * So, let's also figure out how to enable BT diversity for AR9485.
474  */
475 static void
476 ath_setup_hal_config(struct ath_softc *sc, HAL_OPS_CONFIG *ah_config)
477 {
478         /* XXX TODO: only for PCI devices? */
479
480         if (sc->sc_pci_devinfo & (ATH_PCI_CUS198 | ATH_PCI_CUS230)) {
481                 ah_config->ath_hal_ext_lna_ctl_gpio = 0x200; /* bit 9 */
482                 ah_config->ath_hal_ext_atten_margin_cfg = AH_TRUE;
483                 ah_config->ath_hal_min_gainidx = AH_TRUE;
484                 ah_config->ath_hal_ant_ctrl_comm2g_switch_enable = 0x000bbb88;
485                 /* XXX low_rssi_thresh */
486                 /* XXX fast_div_bias */
487                 device_printf(sc->sc_dev, "configuring for %s\n",
488                     (sc->sc_pci_devinfo & ATH_PCI_CUS198) ?
489                     "CUS198" : "CUS230");
490         }
491
492         if (sc->sc_pci_devinfo & ATH_PCI_CUS217)
493                 device_printf(sc->sc_dev, "CUS217 card detected\n");
494
495         if (sc->sc_pci_devinfo & ATH_PCI_CUS252)
496                 device_printf(sc->sc_dev, "CUS252 card detected\n");
497
498         if (sc->sc_pci_devinfo & ATH_PCI_AR9565_1ANT)
499                 device_printf(sc->sc_dev, "WB335 1-ANT card detected\n");
500
501         if (sc->sc_pci_devinfo & ATH_PCI_AR9565_2ANT)
502                 device_printf(sc->sc_dev, "WB335 2-ANT card detected\n");
503
504         if (sc->sc_pci_devinfo & ATH_PCI_KILLER)
505                 device_printf(sc->sc_dev, "Killer Wireless card detected\n");
506
507 #if 0
508         /*
509          * Some WB335 cards do not support antenna diversity. Since
510          * we use a hardcoded value for AR9565 instead of using the
511          * EEPROM/OTP data, remove the combining feature from
512          * the HW capabilities bitmap.
513          */
514         if (sc->sc_pci_devinfo & (ATH9K_PCI_AR9565_1ANT | ATH9K_PCI_AR9565_2ANT)) {
515                 if (!(sc->sc_pci_devinfo & ATH9K_PCI_BT_ANT_DIV))
516                         pCap->hw_caps &= ~ATH9K_HW_CAP_ANT_DIV_COMB;
517         }
518
519         if (sc->sc_pci_devinfo & ATH9K_PCI_BT_ANT_DIV) {
520                 pCap->hw_caps |= ATH9K_HW_CAP_BT_ANT_DIV;
521                 device_printf(sc->sc_dev, "Set BT/WLAN RX diversity capability\n");
522         }
523 #endif
524
525         if (sc->sc_pci_devinfo & ATH_PCI_D3_L1_WAR) {
526                 ah_config->ath_hal_pcie_waen = 0x0040473b;
527                 device_printf(sc->sc_dev, "Enable WAR for ASPM D3/L1\n");
528         }
529
530 #if 0
531         if (sc->sc_pci_devinfo & ATH9K_PCI_NO_PLL_PWRSAVE) {
532                 ah->config.no_pll_pwrsave = true;
533                 device_printf(sc->sc_dev, "Disable PLL PowerSave\n");
534         }
535 #endif
536
537 }
538
539 /*
540  * Attempt to fetch the MAC address from the kernel environment.
541  *
542  * Returns 0, macaddr in macaddr if successful; -1 otherwise.
543  */
544 static int
545 ath_fetch_mac_kenv(struct ath_softc *sc, uint8_t *macaddr)
546 {
547         char devid_str[32];
548         int local_mac = 0;
549         char *local_macstr;
550
551         /*
552          * Fetch from the kenv rather than using hints.
553          *
554          * Hints would be nice but the transition to dynamic
555          * hints/kenv doesn't happen early enough for this
556          * to work reliably (eg on anything embedded.)
557         */
558         ksnprintf(devid_str, 32, "hint.%s.%d.macaddr",
559             device_get_name(sc->sc_dev),
560             device_get_unit(sc->sc_dev));
561
562 #if defined(__DragonFly__)
563         if ((local_macstr = kgetenv(devid_str)) != NULL) {
564 #else
565         if ((local_macstr = kern_getenv(devid_str)) != NULL) {
566 #endif
567                 uint32_t tmpmac[ETHER_ADDR_LEN];
568                 int count;
569                 int i;
570
571                 /* Have a MAC address; should use it */
572                 device_printf(sc->sc_dev,
573                     "Overriding MAC address from environment: '%s'\n",
574                     local_macstr);
575
576                 /* Extract out the MAC address */
577                 count = ksscanf(local_macstr, "%x%*c%x%*c%x%*c%x%*c%x%*c%x",
578                     &tmpmac[0], &tmpmac[1],
579                     &tmpmac[2], &tmpmac[3],
580                     &tmpmac[4], &tmpmac[5]);
581                 if (count == 6) {
582                         /* Valid! */
583                         local_mac = 1;
584                         for (i = 0; i < ETHER_ADDR_LEN; i++)
585                                 macaddr[i] = tmpmac[i];
586                 }
587                 /* Done! */
588                 kfreeenv(local_macstr);
589                 local_macstr = NULL;
590         }
591
592         if (local_mac)
593                 return (0);
594         return (-1);
595 }
596
597 #define HAL_MODE_HT20 (HAL_MODE_11NG_HT20 | HAL_MODE_11NA_HT20)
598 #define HAL_MODE_HT40 \
599         (HAL_MODE_11NG_HT40PLUS | HAL_MODE_11NG_HT40MINUS | \
600         HAL_MODE_11NA_HT40PLUS | HAL_MODE_11NA_HT40MINUS)
601 int
602 ath_attach(u_int16_t devid, struct ath_softc *sc)
603 {
604         struct ieee80211com *ic = &sc->sc_ic;
605         struct ath_hal *ah = NULL;
606         HAL_STATUS status;
607         int error = 0, i;
608         u_int wmodes;
609         int rx_chainmask, tx_chainmask;
610         HAL_OPS_CONFIG ah_config;
611
612         DPRINTF(sc, ATH_DEBUG_ANY, "%s: devid 0x%x\n", __func__, devid);
613
614 #if defined(__DragonFly__)
615         wlan_serialize_enter();
616 #endif
617         ic->ic_softc = sc;
618         ic->ic_name = device_get_nameunit(sc->sc_dev);
619
620         /*
621          * Configure the initial configuration data.
622          *
623          * This is stuff that may be needed early during attach
624          * rather than done via configuration calls later.
625          */
626         bzero(&ah_config, sizeof(ah_config));
627         ath_setup_hal_config(sc, &ah_config);
628
629         ah = ath_hal_attach(devid, sc, sc->sc_st, sc->sc_sh,
630             sc->sc_eepromdata, &ah_config, &status);
631         if (ah == NULL) {
632                 device_printf(sc->sc_dev,
633                         "unable to attach hardware; HAL status %u\n", status);
634                 error = ENXIO;
635                 goto bad;
636         }
637         sc->sc_ah = ah;
638         sc->sc_invalid = 0;     /* ready to go, enable interrupt handling */
639 #ifdef  ATH_DEBUG
640         sc->sc_debug = ath_debug;
641 #endif
642
643         /*
644          * Setup the DMA/EDMA functions based on the current
645          * hardware support.
646          *
647          * This is required before the descriptors are allocated.
648          */
649         if (ath_hal_hasedma(sc->sc_ah)) {
650                 sc->sc_isedma = 1;
651                 ath_recv_setup_edma(sc);
652                 ath_xmit_setup_edma(sc);
653         } else {
654                 ath_recv_setup_legacy(sc);
655                 ath_xmit_setup_legacy(sc);
656         }
657
658         if (ath_hal_hasmybeacon(sc->sc_ah)) {
659                 sc->sc_do_mybeacon = 1;
660         }
661
662         /*
663          * Check if the MAC has multi-rate retry support.
664          * We do this by trying to setup a fake extended
665          * descriptor.  MAC's that don't have support will
666          * return false w/o doing anything.  MAC's that do
667          * support it will return true w/o doing anything.
668          */
669         sc->sc_mrretry = ath_hal_setupxtxdesc(ah, NULL, 0,0, 0,0, 0,0);
670
671         /*
672          * Check if the device has hardware counters for PHY
673          * errors.  If so we need to enable the MIB interrupt
674          * so we can act on stat triggers.
675          */
676         if (ath_hal_hwphycounters(ah))
677                 sc->sc_needmib = 1;
678
679         /*
680          * Get the hardware key cache size.
681          */
682         sc->sc_keymax = ath_hal_keycachesize(ah);
683         if (sc->sc_keymax > ATH_KEYMAX) {
684                 device_printf(sc->sc_dev,
685                         "Warning, using only %u of %u key cache slots\n",
686                         ATH_KEYMAX, sc->sc_keymax);
687                 sc->sc_keymax = ATH_KEYMAX;
688         }
689         /*
690          * Reset the key cache since some parts do not
691          * reset the contents on initial power up.
692          */
693         for (i = 0; i < sc->sc_keymax; i++)
694                 ath_hal_keyreset(ah, i);
695
696         /*
697          * Collect the default channel list.
698          */
699         error = ath_getchannels(sc);
700         if (error != 0)
701                 goto bad;
702
703         /*
704          * Setup rate tables for all potential media types.
705          */
706         ath_rate_setup(sc, IEEE80211_MODE_11A);
707         ath_rate_setup(sc, IEEE80211_MODE_11B);
708         ath_rate_setup(sc, IEEE80211_MODE_11G);
709         ath_rate_setup(sc, IEEE80211_MODE_TURBO_A);
710         ath_rate_setup(sc, IEEE80211_MODE_TURBO_G);
711         ath_rate_setup(sc, IEEE80211_MODE_STURBO_A);
712         ath_rate_setup(sc, IEEE80211_MODE_11NA);
713         ath_rate_setup(sc, IEEE80211_MODE_11NG);
714         ath_rate_setup(sc, IEEE80211_MODE_HALF);
715         ath_rate_setup(sc, IEEE80211_MODE_QUARTER);
716
717         /* NB: setup here so ath_rate_update is happy */
718         ath_setcurmode(sc, IEEE80211_MODE_11A);
719
720         /*
721          * Allocate TX descriptors and populate the lists.
722          */
723         error = ath_desc_alloc(sc);
724         if (error != 0) {
725                 device_printf(sc->sc_dev,
726                         "failed to allocate TX descriptors: %d\n", error);
727                 goto bad;
728         }
729         error = ath_txdma_setup(sc);
730         if (error != 0) {
731                 device_printf(sc->sc_dev,
732                         "failed to allocate TX descriptors: %d\n", error);
733                 goto bad;
734         }
735
736         /*
737          * Allocate RX descriptors and populate the lists.
738          */
739         error = ath_rxdma_setup(sc);
740         if (error != 0) {
741                 device_printf(sc->sc_dev,
742                         "failed to allocate RX descriptors: %d\n", error);
743                 goto bad;
744         }
745
746 #if defined(__DragonFly__)
747         callout_init_lk(&sc->sc_cal_ch, &sc->sc_mtx);
748         callout_init_lk(&sc->sc_wd_ch, &sc->sc_mtx);
749 #else
750         callout_init_mtx(&sc->sc_cal_ch, &sc->sc_mtx);
751         callout_init_mtx(&sc->sc_wd_ch, &sc->sc_mtx);
752 #endif
753
754         ATH_TXBUF_LOCK_INIT(sc);
755
756 #if defined(__DragonFly__)
757         sc->sc_tq = taskqueue_create("ath_taskq", M_INTWAIT,
758                 taskqueue_thread_enqueue, &sc->sc_tq);
759         taskqueue_start_threads(&sc->sc_tq, 1, TDPRI_KERN_DAEMON, -1,
760                 "%s taskq", device_get_nameunit(sc->sc_dev));
761 #else
762         sc->sc_tq = taskqueue_create("ath_taskq", M_NOWAIT,
763                 taskqueue_thread_enqueue, &sc->sc_tq);
764         taskqueue_start_threads(&sc->sc_tq, 1, PI_NET, "%s taskq",
765                 device_get_nameunit(sc->sc_dev));
766 #endif
767
768         TASK_INIT(&sc->sc_rxtask, 0, sc->sc_rx.recv_tasklet, sc);
769         TASK_INIT(&sc->sc_bmisstask, 0, ath_bmiss_proc, sc);
770         TASK_INIT(&sc->sc_bstucktask,0, ath_bstuck_proc, sc);
771         TASK_INIT(&sc->sc_resettask,0, ath_reset_proc, sc);
772         TASK_INIT(&sc->sc_txqtask, 0, ath_txq_sched_tasklet, sc);
773         TASK_INIT(&sc->sc_fataltask, 0, ath_fatal_proc, sc);
774
775         /*
776          * Allocate hardware transmit queues: one queue for
777          * beacon frames and one data queue for each QoS
778          * priority.  Note that the hal handles resetting
779          * these queues at the needed time.
780          *
781          * XXX PS-Poll
782          */
783         sc->sc_bhalq = ath_beaconq_setup(sc);
784         if (sc->sc_bhalq == (u_int) -1) {
785                 device_printf(sc->sc_dev,
786                         "unable to setup a beacon xmit queue!\n");
787                 error = EIO;
788                 goto bad2;
789         }
790         sc->sc_cabq = ath_txq_setup(sc, HAL_TX_QUEUE_CAB, 0);
791         if (sc->sc_cabq == NULL) {
792                 device_printf(sc->sc_dev, "unable to setup CAB xmit queue!\n");
793                 error = EIO;
794                 goto bad2;
795         }
796         /* NB: insure BK queue is the lowest priority h/w queue */
797         if (!ath_tx_setup(sc, WME_AC_BK, HAL_WME_AC_BK)) {
798                 device_printf(sc->sc_dev,
799                          "unable to setup xmit queue for %s traffic!\n",
800                         ieee80211_wme_acnames[WME_AC_BK]);
801                 error = EIO;
802                 goto bad2;
803         }
804         if (!ath_tx_setup(sc, WME_AC_BE, HAL_WME_AC_BE) ||
805             !ath_tx_setup(sc, WME_AC_VI, HAL_WME_AC_VI) ||
806             !ath_tx_setup(sc, WME_AC_VO, HAL_WME_AC_VO)) {
807                 /*
808                  * Not enough hardware tx queues to properly do WME;
809                  * just punt and assign them all to the same h/w queue.
810                  * We could do a better job of this if, for example,
811                  * we allocate queues when we switch from station to
812                  * AP mode.
813                  */
814                 if (sc->sc_ac2q[WME_AC_VI] != NULL)
815                         ath_tx_cleanupq(sc, sc->sc_ac2q[WME_AC_VI]);
816                 if (sc->sc_ac2q[WME_AC_BE] != NULL)
817                         ath_tx_cleanupq(sc, sc->sc_ac2q[WME_AC_BE]);
818                 sc->sc_ac2q[WME_AC_BE] = sc->sc_ac2q[WME_AC_BK];
819                 sc->sc_ac2q[WME_AC_VI] = sc->sc_ac2q[WME_AC_BK];
820                 sc->sc_ac2q[WME_AC_VO] = sc->sc_ac2q[WME_AC_BK];
821         }
822
823         /*
824          * Attach the TX completion function.
825          *
826          * The non-EDMA chips may have some special case optimisations;
827          * this method gives everyone a chance to attach cleanly.
828          */
829         sc->sc_tx.xmit_attach_comp_func(sc);
830
831         /*
832          * Setup rate control.  Some rate control modules
833          * call back to change the anntena state so expose
834          * the necessary entry points.
835          * XXX maybe belongs in struct ath_ratectrl?
836          */
837         sc->sc_setdefantenna = ath_setdefantenna;
838         sc->sc_rc = ath_rate_attach(sc);
839         if (sc->sc_rc == NULL) {
840                 error = EIO;
841                 goto bad2;
842         }
843
844         /* Attach DFS module */
845         if (! ath_dfs_attach(sc)) {
846                 device_printf(sc->sc_dev,
847                     "%s: unable to attach DFS\n", __func__);
848                 error = EIO;
849                 goto bad2;
850         }
851
852         /* Attach spectral module */
853         if (ath_spectral_attach(sc) < 0) {
854                 device_printf(sc->sc_dev,
855                     "%s: unable to attach spectral\n", __func__);
856                 error = EIO;
857                 goto bad2;
858         }
859
860         /* Attach bluetooth coexistence module */
861         if (ath_btcoex_attach(sc) < 0) {
862                 device_printf(sc->sc_dev,
863                     "%s: unable to attach bluetooth coexistence\n", __func__);
864                 error = EIO;
865                 goto bad2;
866         }
867
868         /* Attach LNA diversity module */
869         if (ath_lna_div_attach(sc) < 0) {
870                 device_printf(sc->sc_dev,
871                     "%s: unable to attach LNA diversity\n", __func__);
872                 error = EIO;
873                 goto bad2;
874         }
875
876         /* Start DFS processing tasklet */
877         TASK_INIT(&sc->sc_dfstask, 0, ath_dfs_tasklet, sc);
878
879         /* Configure LED state */
880         sc->sc_blinking = 0;
881         sc->sc_ledstate = 1;
882         sc->sc_ledon = 0;                       /* low true */
883         sc->sc_ledidle = (2700*hz)/1000;        /* 2.7sec */
884 #if defined(__DragonFly__)
885         callout_init_mp(&sc->sc_ledtimer);
886 #else
887         callout_init(&sc->sc_ledtimer, 1);
888 #endif
889
890         /*
891          * Don't setup hardware-based blinking.
892          *
893          * Although some NICs may have this configured in the
894          * default reset register values, the user may wish
895          * to alter which pins have which function.
896          *
897          * The reference driver attaches the MAC network LED to GPIO1 and
898          * the MAC power LED to GPIO2.  However, the DWA-552 cardbus
899          * NIC has these reversed.
900          */
901         sc->sc_hardled = (1 == 0);
902         sc->sc_led_net_pin = -1;
903         sc->sc_led_pwr_pin = -1;
904         /*
905          * Auto-enable soft led processing for IBM cards and for
906          * 5211 minipci cards.  Users can also manually enable/disable
907          * support with a sysctl.
908          */
909         sc->sc_softled = (devid == AR5212_DEVID_IBM || devid == AR5211_DEVID);
910         ath_led_config(sc);
911         ath_hal_setledstate(ah, HAL_LED_INIT);
912
913         /* XXX not right but it's not used anywhere important */
914         ic->ic_phytype = IEEE80211_T_OFDM;
915         ic->ic_opmode = IEEE80211_M_STA;
916         ic->ic_caps =
917                   IEEE80211_C_STA               /* station mode */
918                 | IEEE80211_C_IBSS              /* ibss, nee adhoc, mode */
919                 | IEEE80211_C_HOSTAP            /* hostap mode */
920                 | IEEE80211_C_MONITOR           /* monitor mode */
921                 | IEEE80211_C_AHDEMO            /* adhoc demo mode */
922                 | IEEE80211_C_WDS               /* 4-address traffic works */
923                 | IEEE80211_C_MBSS              /* mesh point link mode */
924                 | IEEE80211_C_SHPREAMBLE        /* short preamble supported */
925                 | IEEE80211_C_SHSLOT            /* short slot time supported */
926                 | IEEE80211_C_WPA               /* capable of WPA1+WPA2 */
927 #ifndef ATH_ENABLE_11N
928                 | IEEE80211_C_BGSCAN            /* capable of bg scanning */
929 #endif
930                 | IEEE80211_C_TXFRAG            /* handle tx frags */
931 #ifdef  ATH_ENABLE_DFS
932                 | IEEE80211_C_DFS               /* Enable radar detection */
933 #endif
934                 | IEEE80211_C_PMGT              /* Station side power mgmt */
935                 | IEEE80211_C_SWSLEEP
936                 ;
937         /*
938          * Query the hal to figure out h/w crypto support.
939          */
940         if (ath_hal_ciphersupported(ah, HAL_CIPHER_WEP))
941                 ic->ic_cryptocaps |= IEEE80211_CRYPTO_WEP;
942         if (ath_hal_ciphersupported(ah, HAL_CIPHER_AES_OCB))
943                 ic->ic_cryptocaps |= IEEE80211_CRYPTO_AES_OCB;
944         if (ath_hal_ciphersupported(ah, HAL_CIPHER_AES_CCM))
945                 ic->ic_cryptocaps |= IEEE80211_CRYPTO_AES_CCM;
946         if (ath_hal_ciphersupported(ah, HAL_CIPHER_CKIP))
947                 ic->ic_cryptocaps |= IEEE80211_CRYPTO_CKIP;
948         if (ath_hal_ciphersupported(ah, HAL_CIPHER_TKIP)) {
949                 ic->ic_cryptocaps |= IEEE80211_CRYPTO_TKIP;
950                 /*
951                  * Check if h/w does the MIC and/or whether the
952                  * separate key cache entries are required to
953                  * handle both tx+rx MIC keys.
954                  */
955                 if (ath_hal_ciphersupported(ah, HAL_CIPHER_MIC))
956                         ic->ic_cryptocaps |= IEEE80211_CRYPTO_TKIPMIC;
957                 /*
958                  * If the h/w supports storing tx+rx MIC keys
959                  * in one cache slot automatically enable use.
960                  */
961                 if (ath_hal_hastkipsplit(ah) ||
962                     !ath_hal_settkipsplit(ah, AH_FALSE))
963                         sc->sc_splitmic = 1;
964                 /*
965                  * If the h/w can do TKIP MIC together with WME then
966                  * we use it; otherwise we force the MIC to be done
967                  * in software by the net80211 layer.
968                  */
969                 if (ath_hal_haswmetkipmic(ah))
970                         sc->sc_wmetkipmic = 1;
971         }
972         sc->sc_hasclrkey = ath_hal_ciphersupported(ah, HAL_CIPHER_CLR);
973         /*
974          * Check for multicast key search support.
975          */
976         if (ath_hal_hasmcastkeysearch(sc->sc_ah) &&
977             !ath_hal_getmcastkeysearch(sc->sc_ah)) {
978                 ath_hal_setmcastkeysearch(sc->sc_ah, 1);
979         }
980         sc->sc_mcastkey = ath_hal_getmcastkeysearch(ah);
981         /*
982          * Mark key cache slots associated with global keys
983          * as in use.  If we knew TKIP was not to be used we
984          * could leave the +32, +64, and +32+64 slots free.
985          */
986         for (i = 0; i < IEEE80211_WEP_NKID; i++) {
987                 setbit(sc->sc_keymap, i);
988                 setbit(sc->sc_keymap, i+64);
989                 if (sc->sc_splitmic) {
990                         setbit(sc->sc_keymap, i+32);
991                         setbit(sc->sc_keymap, i+32+64);
992                 }
993         }
994         /*
995          * TPC support can be done either with a global cap or
996          * per-packet support.  The latter is not available on
997          * all parts.  We're a bit pedantic here as all parts
998          * support a global cap.
999          */
1000         if (ath_hal_hastpc(ah) || ath_hal_hastxpowlimit(ah))
1001                 ic->ic_caps |= IEEE80211_C_TXPMGT;
1002
1003         /*
1004          * Mark WME capability only if we have sufficient
1005          * hardware queues to do proper priority scheduling.
1006          */
1007         if (sc->sc_ac2q[WME_AC_BE] != sc->sc_ac2q[WME_AC_BK])
1008                 ic->ic_caps |= IEEE80211_C_WME;
1009         /*
1010          * Check for misc other capabilities.
1011          */
1012         if (ath_hal_hasbursting(ah))
1013                 ic->ic_caps |= IEEE80211_C_BURST;
1014         sc->sc_hasbmask = ath_hal_hasbssidmask(ah);
1015         sc->sc_hasbmatch = ath_hal_hasbssidmatch(ah);
1016         sc->sc_hastsfadd = ath_hal_hastsfadjust(ah);
1017         sc->sc_rxslink = ath_hal_self_linked_final_rxdesc(ah);
1018         sc->sc_rxtsf32 = ath_hal_has_long_rxdesc_tsf(ah);
1019         sc->sc_hasenforcetxop = ath_hal_hasenforcetxop(ah);
1020         sc->sc_rx_lnamixer = ath_hal_hasrxlnamixer(ah);
1021         sc->sc_hasdivcomb = ath_hal_hasdivantcomb(ah);
1022
1023         if (ath_hal_hasfastframes(ah))
1024                 ic->ic_caps |= IEEE80211_C_FF;
1025         wmodes = ath_hal_getwirelessmodes(ah);
1026         if (wmodes & (HAL_MODE_108G|HAL_MODE_TURBO))
1027                 ic->ic_caps |= IEEE80211_C_TURBOP;
1028 #ifdef IEEE80211_SUPPORT_TDMA
1029         if (ath_hal_macversion(ah) > 0x78) {
1030                 ic->ic_caps |= IEEE80211_C_TDMA; /* capable of TDMA */
1031                 ic->ic_tdma_update = ath_tdma_update;
1032         }
1033 #endif
1034
1035         /*
1036          * TODO: enforce that at least this many frames are available
1037          * in the txbuf list before allowing data frames (raw or
1038          * otherwise) to be transmitted.
1039          */
1040         sc->sc_txq_data_minfree = 10;
1041         /*
1042          * Leave this as default to maintain legacy behaviour.
1043          * Shortening the cabq/mcastq may end up causing some
1044          * undesirable behaviour.
1045          */
1046         sc->sc_txq_mcastq_maxdepth = ath_txbuf;
1047
1048         /*
1049          * How deep can the node software TX queue get whilst it's asleep.
1050          */
1051         sc->sc_txq_node_psq_maxdepth = 16;
1052
1053         /*
1054          * Default the maximum queue depth for a given node
1055          * to 1/4'th the TX buffers, or 64, whichever
1056          * is larger.
1057          */
1058         sc->sc_txq_node_maxdepth = MAX(64, ath_txbuf / 4);
1059
1060         /* Enable CABQ by default */
1061         sc->sc_cabq_enable = 1;
1062
1063         /*
1064          * Allow the TX and RX chainmasks to be overridden by
1065          * environment variables and/or device.hints.
1066          *
1067          * This must be done early - before the hardware is
1068          * calibrated or before the 802.11n stream calculation
1069          * is done.
1070          */
1071         if (resource_int_value(device_get_name(sc->sc_dev),
1072             device_get_unit(sc->sc_dev), "rx_chainmask",
1073             &rx_chainmask) == 0) {
1074                 device_printf(sc->sc_dev, "Setting RX chainmask to 0x%x\n",
1075                     rx_chainmask);
1076                 (void) ath_hal_setrxchainmask(sc->sc_ah, rx_chainmask);
1077         }
1078         if (resource_int_value(device_get_name(sc->sc_dev),
1079             device_get_unit(sc->sc_dev), "tx_chainmask",
1080             &tx_chainmask) == 0) {
1081                 device_printf(sc->sc_dev, "Setting TX chainmask to 0x%x\n",
1082                     tx_chainmask);
1083                 (void) ath_hal_settxchainmask(sc->sc_ah, tx_chainmask);
1084         }
1085
1086         /*
1087          * Query the TX/RX chainmask configuration.
1088          *
1089          * This is only relevant for 11n devices.
1090          */
1091         ath_hal_getrxchainmask(ah, &sc->sc_rxchainmask);
1092         ath_hal_gettxchainmask(ah, &sc->sc_txchainmask);
1093
1094         /*
1095          * Disable MRR with protected frames by default.
1096          * Only 802.11n series NICs can handle this.
1097          */
1098         sc->sc_mrrprot = 0;     /* XXX should be a capability */
1099
1100         /*
1101          * Query the enterprise mode information the HAL.
1102          */
1103         if (ath_hal_getcapability(ah, HAL_CAP_ENTERPRISE_MODE, 0,
1104             &sc->sc_ent_cfg) == HAL_OK)
1105                 sc->sc_use_ent = 1;
1106
1107 #ifdef  ATH_ENABLE_11N
1108         /*
1109          * Query HT capabilities
1110          */
1111         if (ath_hal_getcapability(ah, HAL_CAP_HT, 0, NULL) == HAL_OK &&
1112             (wmodes & (HAL_MODE_HT20 | HAL_MODE_HT40))) {
1113                 uint32_t rxs, txs;
1114                 uint32_t ldpc;
1115
1116                 device_printf(sc->sc_dev, "[HT] enabling HT modes\n");
1117
1118                 sc->sc_mrrprot = 1;     /* XXX should be a capability */
1119
1120                 ic->ic_htcaps = IEEE80211_HTC_HT        /* HT operation */
1121                             | IEEE80211_HTC_AMPDU       /* A-MPDU tx/rx */
1122                             | IEEE80211_HTC_AMSDU       /* A-MSDU tx/rx */
1123                             | IEEE80211_HTCAP_MAXAMSDU_3839
1124                                                         /* max A-MSDU length */
1125                             | IEEE80211_HTCAP_SMPS_OFF; /* SM power save off */
1126
1127                 /*
1128                  * Enable short-GI for HT20 only if the hardware
1129                  * advertises support.
1130                  * Notably, anything earlier than the AR9287 doesn't.
1131                  */
1132                 if ((ath_hal_getcapability(ah,
1133                     HAL_CAP_HT20_SGI, 0, NULL) == HAL_OK) &&
1134                     (wmodes & HAL_MODE_HT20)) {
1135                         device_printf(sc->sc_dev,
1136                             "[HT] enabling short-GI in 20MHz mode\n");
1137                         ic->ic_htcaps |= IEEE80211_HTCAP_SHORTGI20;
1138                 }
1139
1140                 if (wmodes & HAL_MODE_HT40)
1141                         ic->ic_htcaps |= IEEE80211_HTCAP_CHWIDTH40
1142                             |  IEEE80211_HTCAP_SHORTGI40;
1143
1144                 /*
1145                  * TX/RX streams need to be taken into account when
1146                  * negotiating which MCS rates it'll receive and
1147                  * what MCS rates are available for TX.
1148                  */
1149                 (void) ath_hal_getcapability(ah, HAL_CAP_STREAMS, 0, &txs);
1150                 (void) ath_hal_getcapability(ah, HAL_CAP_STREAMS, 1, &rxs);
1151                 ic->ic_txstream = txs;
1152                 ic->ic_rxstream = rxs;
1153
1154                 /*
1155                  * Setup TX and RX STBC based on what the HAL allows and
1156                  * the currently configured chainmask set.
1157                  * Ie - don't enable STBC TX if only one chain is enabled.
1158                  * STBC RX is fine on a single RX chain; it just won't
1159                  * provide any real benefit.
1160                  */
1161                 if (ath_hal_getcapability(ah, HAL_CAP_RX_STBC, 0,
1162                     NULL) == HAL_OK) {
1163                         sc->sc_rx_stbc = 1;
1164                         device_printf(sc->sc_dev,
1165                             "[HT] 1 stream STBC receive enabled\n");
1166                         ic->ic_htcaps |= IEEE80211_HTCAP_RXSTBC_1STREAM;
1167                 }
1168                 if (txs > 1 && ath_hal_getcapability(ah, HAL_CAP_TX_STBC, 0,
1169                     NULL) == HAL_OK) {
1170                         sc->sc_tx_stbc = 1;
1171                         device_printf(sc->sc_dev,
1172                             "[HT] 1 stream STBC transmit enabled\n");
1173                         ic->ic_htcaps |= IEEE80211_HTCAP_TXSTBC;
1174                 }
1175
1176                 (void) ath_hal_getcapability(ah, HAL_CAP_RTS_AGGR_LIMIT, 1,
1177                     &sc->sc_rts_aggr_limit);
1178                 if (sc->sc_rts_aggr_limit != (64 * 1024))
1179                         device_printf(sc->sc_dev,
1180                             "[HT] RTS aggregates limited to %d KiB\n",
1181                             sc->sc_rts_aggr_limit / 1024);
1182
1183                 /*
1184                  * LDPC
1185                  */
1186                 if ((ath_hal_getcapability(ah, HAL_CAP_LDPC, 0, &ldpc))
1187                     == HAL_OK && (ldpc == 1)) {
1188                         sc->sc_has_ldpc = 1;
1189                         device_printf(sc->sc_dev,
1190                             "[HT] LDPC transmit/receive enabled\n");
1191                         ic->ic_htcaps |= IEEE80211_HTCAP_LDPC;
1192                 }
1193
1194
1195                 device_printf(sc->sc_dev,
1196                     "[HT] %d RX streams; %d TX streams\n", rxs, txs);
1197         }
1198 #endif
1199
1200         /*
1201          * Initial aggregation settings.
1202          */
1203         sc->sc_hwq_limit_aggr = ATH_AGGR_MIN_QDEPTH;
1204         sc->sc_hwq_limit_nonaggr = ATH_NONAGGR_MIN_QDEPTH;
1205         sc->sc_tid_hwq_lo = ATH_AGGR_SCHED_LOW;
1206         sc->sc_tid_hwq_hi = ATH_AGGR_SCHED_HIGH;
1207         sc->sc_aggr_limit = ATH_AGGR_MAXSIZE;
1208         sc->sc_delim_min_pad = 0;
1209
1210         /*
1211          * Check if the hardware requires PCI register serialisation.
1212          * Some of the Owl based MACs require this.
1213          */
1214 #if defined(__DragonFly__)
1215         if (ncpus > 1 &&
1216 #else
1217         if (mp_ncpus > 1 &&
1218 #endif
1219             ath_hal_getcapability(ah, HAL_CAP_SERIALISE_WAR,
1220              0, NULL) == HAL_OK) {
1221                 sc->sc_ah->ah_config.ah_serialise_reg_war = 1;
1222                 device_printf(sc->sc_dev,
1223                     "Enabling register serialisation\n");
1224         }
1225
1226         /*
1227          * Initialise the deferred completed RX buffer list.
1228          */
1229         TAILQ_INIT(&sc->sc_rx_rxlist[HAL_RX_QUEUE_HP]);
1230         TAILQ_INIT(&sc->sc_rx_rxlist[HAL_RX_QUEUE_LP]);
1231
1232         /*
1233          * Indicate we need the 802.11 header padded to a
1234          * 32-bit boundary for 4-address and QoS frames.
1235          */
1236         ic->ic_flags |= IEEE80211_F_DATAPAD;
1237
1238         /*
1239          * Query the hal about antenna support.
1240          */
1241         sc->sc_defant = ath_hal_getdefantenna(ah);
1242
1243         /*
1244          * Not all chips have the VEOL support we want to
1245          * use with IBSS beacons; check here for it.
1246          */
1247         sc->sc_hasveol = ath_hal_hasveol(ah);
1248
1249         /* get mac address from kenv first, then hardware */
1250         if (ath_fetch_mac_kenv(sc, ic->ic_macaddr) == 0) {
1251                 /* Tell the HAL now about the new MAC */
1252                 ath_hal_setmac(ah, ic->ic_macaddr);
1253         } else {
1254                 ath_hal_getmac(ah, ic->ic_macaddr);
1255         }
1256
1257         if (sc->sc_hasbmask)
1258                 ath_hal_getbssidmask(ah, sc->sc_hwbssidmask);
1259
1260         /* NB: used to size node table key mapping array */
1261         ic->ic_max_keyix = sc->sc_keymax;
1262         /* call MI attach routine. */
1263         ieee80211_ifattach(ic);
1264         ic->ic_setregdomain = ath_setregdomain;
1265         ic->ic_getradiocaps = ath_getradiocaps;
1266         sc->sc_opmode = HAL_M_STA;
1267
1268         /* override default methods */
1269         ic->ic_ioctl = ath_ioctl;
1270         ic->ic_parent = ath_parent;
1271         ic->ic_transmit = ath_transmit;
1272         ic->ic_newassoc = ath_newassoc;
1273         ic->ic_updateslot = ath_updateslot;
1274         ic->ic_wme.wme_update = ath_wme_update;
1275         ic->ic_vap_create = ath_vap_create;
1276         ic->ic_vap_delete = ath_vap_delete;
1277         ic->ic_raw_xmit = ath_raw_xmit;
1278         ic->ic_update_mcast = ath_update_mcast;
1279         ic->ic_update_promisc = ath_update_promisc;
1280         ic->ic_node_alloc = ath_node_alloc;
1281         sc->sc_node_free = ic->ic_node_free;
1282         ic->ic_node_free = ath_node_free;
1283         sc->sc_node_cleanup = ic->ic_node_cleanup;
1284         ic->ic_node_cleanup = ath_node_cleanup;
1285         ic->ic_node_getsignal = ath_node_getsignal;
1286         ic->ic_scan_start = ath_scan_start;
1287         ic->ic_scan_end = ath_scan_end;
1288         ic->ic_set_channel = ath_set_channel;
1289 #ifdef  ATH_ENABLE_11N
1290         /* 802.11n specific - but just override anyway */
1291         sc->sc_addba_request = ic->ic_addba_request;
1292         sc->sc_addba_response = ic->ic_addba_response;
1293         sc->sc_addba_stop = ic->ic_addba_stop;
1294         sc->sc_bar_response = ic->ic_bar_response;
1295         sc->sc_addba_response_timeout = ic->ic_addba_response_timeout;
1296
1297         ic->ic_addba_request = ath_addba_request;
1298         ic->ic_addba_response = ath_addba_response;
1299         ic->ic_addba_response_timeout = ath_addba_response_timeout;
1300         ic->ic_addba_stop = ath_addba_stop;
1301         ic->ic_bar_response = ath_bar_response;
1302
1303         ic->ic_update_chw = ath_update_chw;
1304 #endif  /* ATH_ENABLE_11N */
1305
1306 #ifdef  ATH_ENABLE_RADIOTAP_VENDOR_EXT
1307         /*
1308          * There's one vendor bitmap entry in the RX radiotap
1309          * header; make sure that's taken into account.
1310          */
1311         ieee80211_radiotap_attachv(ic,
1312             &sc->sc_tx_th.wt_ihdr, sizeof(sc->sc_tx_th), 0,
1313                 ATH_TX_RADIOTAP_PRESENT,
1314             &sc->sc_rx_th.wr_ihdr, sizeof(sc->sc_rx_th), 1,
1315                 ATH_RX_RADIOTAP_PRESENT);
1316 #else
1317         /*
1318          * No vendor bitmap/extensions are present.
1319          */
1320         ieee80211_radiotap_attach(ic,
1321             &sc->sc_tx_th.wt_ihdr, sizeof(sc->sc_tx_th),
1322                 ATH_TX_RADIOTAP_PRESENT,
1323             &sc->sc_rx_th.wr_ihdr, sizeof(sc->sc_rx_th),
1324                 ATH_RX_RADIOTAP_PRESENT);
1325 #endif  /* ATH_ENABLE_RADIOTAP_VENDOR_EXT */
1326
1327         /*
1328          * Setup the ALQ logging if required
1329          */
1330 #ifdef  ATH_DEBUG_ALQ
1331         if_ath_alq_init(&sc->sc_alq, device_get_nameunit(sc->sc_dev));
1332         if_ath_alq_setcfg(&sc->sc_alq,
1333             sc->sc_ah->ah_macVersion,
1334             sc->sc_ah->ah_macRev,
1335             sc->sc_ah->ah_phyRev,
1336             sc->sc_ah->ah_magic);
1337 #endif
1338
1339         /*
1340          * Setup dynamic sysctl's now that country code and
1341          * regdomain are available from the hal.
1342          */
1343         ath_sysctlattach(sc);
1344         ath_sysctl_stats_attach(sc);
1345         ath_sysctl_hal_attach(sc);
1346
1347         if (bootverbose)
1348                 ieee80211_announce(ic);
1349         ath_announce(sc);
1350
1351         /*
1352          * Put it to sleep for now.
1353          */
1354         ATH_LOCK(sc);
1355         ath_power_setpower(sc, HAL_PM_FULL_SLEEP);
1356         ATH_UNLOCK(sc);
1357
1358 #if defined(__DragonFly__)
1359         wlan_serialize_exit();
1360 #endif
1361
1362         return 0;
1363 bad2:
1364         ath_tx_cleanup(sc);
1365         ath_desc_free(sc);
1366         ath_txdma_teardown(sc);
1367         ath_rxdma_teardown(sc);
1368 bad:
1369         if (ah)
1370                 ath_hal_detach(ah);
1371
1372 #if defined(__DragonFly__)
1373         /*
1374          * To work around scoping issues with CURVNET_SET/CURVNET_RESTORE..
1375          */
1376         sc->sc_invalid = 1;
1377         wlan_serialize_exit();
1378 #else
1379         sc->sc_invalid = 1;
1380 #endif
1381
1382         return error;
1383 }
1384
1385 int
1386 ath_detach(struct ath_softc *sc)
1387 {
1388
1389         /*
1390          * NB: the order of these is important:
1391          * o stop the chip so no more interrupts will fire
1392          * o call the 802.11 layer before detaching the hal to
1393          *   insure callbacks into the driver to delete global
1394          *   key cache entries can be handled
1395          * o free the taskqueue which drains any pending tasks
1396          * o reclaim the tx queue data structures after calling
1397          *   the 802.11 layer as we'll get called back to reclaim
1398          *   node state and potentially want to use them
1399          * o to cleanup the tx queues the hal is called, so detach
1400          *   it last
1401          * Other than that, it's straightforward...
1402          */
1403
1404         /*
1405          * XXX Wake the hardware up first.  ath_stop() will still
1406          * wake it up first, but I'd rather do it here just to
1407          * ensure it's awake.
1408          */
1409         ATH_LOCK(sc);
1410         ath_power_set_power_state(sc, HAL_PM_AWAKE);
1411         ath_power_setpower(sc, HAL_PM_AWAKE);
1412
1413         /*
1414          * Stop things cleanly.
1415          */
1416         ath_stop(sc);
1417         ATH_UNLOCK(sc);
1418
1419         ieee80211_ifdetach(&sc->sc_ic);
1420         taskqueue_free(sc->sc_tq);
1421 #ifdef ATH_TX99_DIAG
1422         if (sc->sc_tx99 != NULL)
1423                 sc->sc_tx99->detach(sc->sc_tx99);
1424 #endif
1425         ath_rate_detach(sc->sc_rc);
1426 #ifdef  ATH_DEBUG_ALQ
1427         if_ath_alq_tidyup(&sc->sc_alq);
1428 #endif
1429         ath_lna_div_detach(sc);
1430         ath_btcoex_detach(sc);
1431         ath_spectral_detach(sc);
1432         ath_dfs_detach(sc);
1433         ath_desc_free(sc);
1434         ath_txdma_teardown(sc);
1435         ath_rxdma_teardown(sc);
1436         ath_tx_cleanup(sc);
1437         ath_hal_detach(sc->sc_ah);      /* NB: sets chip in full sleep */
1438
1439         return 0;
1440 }
1441
1442 /*
1443  * MAC address handling for multiple BSS on the same radio.
1444  * The first vap uses the MAC address from the EEPROM.  For
1445  * subsequent vap's we set the U/L bit (bit 1) in the MAC
1446  * address and use the next six bits as an index.
1447  */
1448 static void
1449 assign_address(struct ath_softc *sc, uint8_t mac[IEEE80211_ADDR_LEN], int clone)
1450 {
1451         int i;
1452
1453         if (clone && sc->sc_hasbmask) {
1454                 /* NB: we only do this if h/w supports multiple bssid */
1455                 for (i = 0; i < 8; i++)
1456                         if ((sc->sc_bssidmask & (1<<i)) == 0)
1457                                 break;
1458                 if (i != 0)
1459                         mac[0] |= (i << 2)|0x2;
1460         } else
1461                 i = 0;
1462         sc->sc_bssidmask |= 1<<i;
1463         sc->sc_hwbssidmask[0] &= ~mac[0];
1464         if (i == 0)
1465                 sc->sc_nbssid0++;
1466 }
1467
1468 static void
1469 reclaim_address(struct ath_softc *sc, const uint8_t mac[IEEE80211_ADDR_LEN])
1470 {
1471         int i = mac[0] >> 2;
1472         uint8_t mask;
1473
1474         if (i != 0 || --sc->sc_nbssid0 == 0) {
1475                 sc->sc_bssidmask &= ~(1<<i);
1476                 /* recalculate bssid mask from remaining addresses */
1477                 mask = 0xff;
1478                 for (i = 1; i < 8; i++)
1479                         if (sc->sc_bssidmask & (1<<i))
1480                                 mask &= ~((i<<2)|0x2);
1481                 sc->sc_hwbssidmask[0] |= mask;
1482         }
1483 }
1484
1485 /*
1486  * Assign a beacon xmit slot.  We try to space out
1487  * assignments so when beacons are staggered the
1488  * traffic coming out of the cab q has maximal time
1489  * to go out before the next beacon is scheduled.
1490  */
1491 static int
1492 assign_bslot(struct ath_softc *sc)
1493 {
1494         u_int slot, free;
1495
1496         free = 0;
1497         for (slot = 0; slot < ATH_BCBUF; slot++)
1498                 if (sc->sc_bslot[slot] == NULL) {
1499                         if (sc->sc_bslot[(slot+1)%ATH_BCBUF] == NULL &&
1500                             sc->sc_bslot[(slot-1)%ATH_BCBUF] == NULL)
1501                                 return slot;
1502                         free = slot;
1503                         /* NB: keep looking for a double slot */
1504                 }
1505         return free;
1506 }
1507
1508 static struct ieee80211vap *
1509 ath_vap_create(struct ieee80211com *ic, const char name[IFNAMSIZ], int unit,
1510     enum ieee80211_opmode opmode, int flags,
1511     const uint8_t bssid[IEEE80211_ADDR_LEN],
1512     const uint8_t mac0[IEEE80211_ADDR_LEN])
1513 {
1514         struct ath_softc *sc = ic->ic_softc;
1515         struct ath_vap *avp;
1516         struct ieee80211vap *vap;
1517         uint8_t mac[IEEE80211_ADDR_LEN];
1518         int needbeacon, error;
1519         enum ieee80211_opmode ic_opmode;
1520
1521         avp = kmalloc(sizeof(struct ath_vap), M_80211_VAP, M_WAITOK | M_ZERO);
1522         needbeacon = 0;
1523         IEEE80211_ADDR_COPY(mac, mac0);
1524
1525         ATH_LOCK(sc);
1526         ic_opmode = opmode;             /* default to opmode of new vap */
1527         switch (opmode) {
1528         case IEEE80211_M_STA:
1529                 if (sc->sc_nstavaps != 0) {     /* XXX only 1 for now */
1530                         device_printf(sc->sc_dev, "only 1 sta vap supported\n");
1531                         goto bad;
1532                 }
1533                 if (sc->sc_nvaps) {
1534                         /*
1535                          * With multiple vaps we must fall back
1536                          * to s/w beacon miss handling.
1537                          */
1538                         flags |= IEEE80211_CLONE_NOBEACONS;
1539                 }
1540                 if (flags & IEEE80211_CLONE_NOBEACONS) {
1541                         /*
1542                          * Station mode w/o beacons are implemented w/ AP mode.
1543                          */
1544                         ic_opmode = IEEE80211_M_HOSTAP;
1545                 }
1546                 break;
1547         case IEEE80211_M_IBSS:
1548                 if (sc->sc_nvaps != 0) {        /* XXX only 1 for now */
1549                         device_printf(sc->sc_dev,
1550                             "only 1 ibss vap supported\n");
1551                         goto bad;
1552                 }
1553                 needbeacon = 1;
1554                 break;
1555         case IEEE80211_M_AHDEMO:
1556 #ifdef IEEE80211_SUPPORT_TDMA
1557                 if (flags & IEEE80211_CLONE_TDMA) {
1558                         if (sc->sc_nvaps != 0) {
1559                                 device_printf(sc->sc_dev,
1560                                     "only 1 tdma vap supported\n");
1561                                 goto bad;
1562                         }
1563                         needbeacon = 1;
1564                         flags |= IEEE80211_CLONE_NOBEACONS;
1565                 }
1566                 /* fall thru... */
1567 #endif
1568         case IEEE80211_M_MONITOR:
1569                 if (sc->sc_nvaps != 0 && ic->ic_opmode != opmode) {
1570                         /*
1571                          * Adopt existing mode.  Adding a monitor or ahdemo
1572                          * vap to an existing configuration is of dubious
1573                          * value but should be ok.
1574                          */
1575                         /* XXX not right for monitor mode */
1576                         ic_opmode = ic->ic_opmode;
1577                 }
1578                 break;
1579         case IEEE80211_M_HOSTAP:
1580         case IEEE80211_M_MBSS:
1581                 needbeacon = 1;
1582                 break;
1583         case IEEE80211_M_WDS:
1584                 if (sc->sc_nvaps != 0 && ic->ic_opmode == IEEE80211_M_STA) {
1585                         device_printf(sc->sc_dev,
1586                             "wds not supported in sta mode\n");
1587                         goto bad;
1588                 }
1589                 /*
1590                  * Silently remove any request for a unique
1591                  * bssid; WDS vap's always share the local
1592                  * mac address.
1593                  */
1594                 flags &= ~IEEE80211_CLONE_BSSID;
1595                 if (sc->sc_nvaps == 0)
1596                         ic_opmode = IEEE80211_M_HOSTAP;
1597                 else
1598                         ic_opmode = ic->ic_opmode;
1599                 break;
1600         default:
1601                 device_printf(sc->sc_dev, "unknown opmode %d\n", opmode);
1602                 goto bad;
1603         }
1604         /*
1605          * Check that a beacon buffer is available; the code below assumes it.
1606          */
1607         if (needbeacon & TAILQ_EMPTY(&sc->sc_bbuf)) {
1608                 device_printf(sc->sc_dev, "no beacon buffer available\n");
1609                 goto bad;
1610         }
1611
1612         /* STA, AHDEMO? */
1613         if (opmode == IEEE80211_M_HOSTAP || opmode == IEEE80211_M_MBSS) {
1614                 assign_address(sc, mac, flags & IEEE80211_CLONE_BSSID);
1615                 ath_hal_setbssidmask(sc->sc_ah, sc->sc_hwbssidmask);
1616         }
1617
1618         vap = &avp->av_vap;
1619         /* XXX can't hold mutex across if_alloc */
1620         ATH_UNLOCK(sc);
1621         error = ieee80211_vap_setup(ic, vap, name, unit, opmode, flags, bssid);
1622         ATH_LOCK(sc);
1623         if (error != 0) {
1624                 device_printf(sc->sc_dev, "%s: error %d creating vap\n",
1625                     __func__, error);
1626                 goto bad2;
1627         }
1628
1629         /* h/w crypto support */
1630         vap->iv_key_alloc = ath_key_alloc;
1631         vap->iv_key_delete = ath_key_delete;
1632         vap->iv_key_set = ath_key_set;
1633         vap->iv_key_update_begin = ath_key_update_begin;
1634         vap->iv_key_update_end = ath_key_update_end;
1635
1636         /* override various methods */
1637         avp->av_recv_mgmt = vap->iv_recv_mgmt;
1638         vap->iv_recv_mgmt = ath_recv_mgmt;
1639         vap->iv_reset = ath_reset_vap;
1640         vap->iv_update_beacon = ath_beacon_update;
1641         avp->av_newstate = vap->iv_newstate;
1642         vap->iv_newstate = ath_newstate;
1643         avp->av_bmiss = vap->iv_bmiss;
1644         vap->iv_bmiss = ath_bmiss_vap;
1645
1646         avp->av_node_ps = vap->iv_node_ps;
1647         vap->iv_node_ps = ath_node_powersave;
1648
1649         avp->av_set_tim = vap->iv_set_tim;
1650         vap->iv_set_tim = ath_node_set_tim;
1651
1652         avp->av_recv_pspoll = vap->iv_recv_pspoll;
1653         vap->iv_recv_pspoll = ath_node_recv_pspoll;
1654
1655         /* Set default parameters */
1656
1657         /*
1658          * Anything earlier than some AR9300 series MACs don't
1659          * support a smaller MPDU density.
1660          */
1661         vap->iv_ampdu_density = IEEE80211_HTCAP_MPDUDENSITY_8;
1662         /*
1663          * All NICs can handle the maximum size, however
1664          * AR5416 based MACs can only TX aggregates w/ RTS
1665          * protection when the total aggregate size is <= 8k.
1666          * However, for now that's enforced by the TX path.
1667          */
1668         vap->iv_ampdu_rxmax = IEEE80211_HTCAP_MAXRXAMPDU_64K;
1669
1670         avp->av_bslot = -1;
1671         if (needbeacon) {
1672                 /*
1673                  * Allocate beacon state and setup the q for buffered
1674                  * multicast frames.  We know a beacon buffer is
1675                  * available because we checked above.
1676                  */
1677                 avp->av_bcbuf = TAILQ_FIRST(&sc->sc_bbuf);
1678                 TAILQ_REMOVE(&sc->sc_bbuf, avp->av_bcbuf, bf_list);
1679                 if (opmode != IEEE80211_M_IBSS || !sc->sc_hasveol) {
1680                         /*
1681                          * Assign the vap to a beacon xmit slot.  As above
1682                          * this cannot fail to find a free one.
1683                          */
1684                         avp->av_bslot = assign_bslot(sc);
1685                         KASSERT(sc->sc_bslot[avp->av_bslot] == NULL,
1686                             ("beacon slot %u not empty", avp->av_bslot));
1687                         sc->sc_bslot[avp->av_bslot] = vap;
1688                         sc->sc_nbcnvaps++;
1689                 }
1690                 if (sc->sc_hastsfadd && sc->sc_nbcnvaps > 0) {
1691                         /*
1692                          * Multple vaps are to transmit beacons and we
1693                          * have h/w support for TSF adjusting; enable
1694                          * use of staggered beacons.
1695                          */
1696                         sc->sc_stagbeacons = 1;
1697                 }
1698                 ath_txq_init(sc, &avp->av_mcastq, ATH_TXQ_SWQ);
1699         }
1700
1701         ic->ic_opmode = ic_opmode;
1702         if (opmode != IEEE80211_M_WDS) {
1703                 sc->sc_nvaps++;
1704                 if (opmode == IEEE80211_M_STA)
1705                         sc->sc_nstavaps++;
1706                 if (opmode == IEEE80211_M_MBSS)
1707                         sc->sc_nmeshvaps++;
1708         }
1709         switch (ic_opmode) {
1710         case IEEE80211_M_IBSS:
1711                 sc->sc_opmode = HAL_M_IBSS;
1712                 break;
1713         case IEEE80211_M_STA:
1714                 sc->sc_opmode = HAL_M_STA;
1715                 break;
1716         case IEEE80211_M_AHDEMO:
1717 #ifdef IEEE80211_SUPPORT_TDMA
1718                 if (vap->iv_caps & IEEE80211_C_TDMA) {
1719                         sc->sc_tdma = 1;
1720                         /* NB: disable tsf adjust */
1721                         sc->sc_stagbeacons = 0;
1722                 }
1723                 /*
1724                  * NB: adhoc demo mode is a pseudo mode; to the hal it's
1725                  * just ap mode.
1726                  */
1727                 /* fall thru... */
1728 #endif
1729         case IEEE80211_M_HOSTAP:
1730         case IEEE80211_M_MBSS:
1731                 sc->sc_opmode = HAL_M_HOSTAP;
1732                 break;
1733         case IEEE80211_M_MONITOR:
1734                 sc->sc_opmode = HAL_M_MONITOR;
1735                 break;
1736         default:
1737                 /* XXX should not happen */
1738                 break;
1739         }
1740         if (sc->sc_hastsfadd) {
1741                 /*
1742                  * Configure whether or not TSF adjust should be done.
1743                  */
1744                 ath_hal_settsfadjust(sc->sc_ah, sc->sc_stagbeacons);
1745         }
1746         if (flags & IEEE80211_CLONE_NOBEACONS) {
1747                 /*
1748                  * Enable s/w beacon miss handling.
1749                  */
1750                 sc->sc_swbmiss = 1;
1751         }
1752         ATH_UNLOCK(sc);
1753
1754         /* complete setup */
1755         ieee80211_vap_attach(vap, ath_media_change, ieee80211_media_status,
1756             mac);
1757         return vap;
1758 bad2:
1759         reclaim_address(sc, mac);
1760         ath_hal_setbssidmask(sc->sc_ah, sc->sc_hwbssidmask);
1761 bad:
1762         kfree(avp, M_80211_VAP);
1763         ATH_UNLOCK(sc);
1764         return NULL;
1765 }
1766
1767 static void
1768 ath_vap_delete(struct ieee80211vap *vap)
1769 {
1770         struct ieee80211com *ic = vap->iv_ic;
1771         struct ath_softc *sc = ic->ic_softc;
1772         struct ath_hal *ah = sc->sc_ah;
1773         struct ath_vap *avp = ATH_VAP(vap);
1774
1775         ATH_LOCK(sc);
1776         ath_power_set_power_state(sc, HAL_PM_AWAKE);
1777         ATH_UNLOCK(sc);
1778
1779         DPRINTF(sc, ATH_DEBUG_RESET, "%s: called\n", __func__);
1780         if (sc->sc_running) {
1781                 /*
1782                  * Quiesce the hardware while we remove the vap.  In
1783                  * particular we need to reclaim all references to
1784                  * the vap state by any frames pending on the tx queues.
1785                  */
1786                 ath_hal_intrset(ah, 0);         /* disable interrupts */
1787                 /* XXX Do all frames from all vaps/nodes need draining here? */
1788                 ath_stoprecv(sc, 1);            /* stop recv side */
1789                 ath_draintxq(sc, ATH_RESET_DEFAULT);            /* stop hw xmit side */
1790         }
1791
1792         /* .. leave the hardware awake for now. */
1793
1794         ieee80211_vap_detach(vap);
1795
1796         /*
1797          * XXX Danger Will Robinson! Danger!
1798          *
1799          * Because ieee80211_vap_detach() can queue a frame (the station
1800          * diassociate message?) after we've drained the TXQ and
1801          * flushed the software TXQ, we will end up with a frame queued
1802          * to a node whose vap is about to be freed.
1803          *
1804          * To work around this, flush the hardware/software again.
1805          * This may be racy - the ath task may be running and the packet
1806          * may be being scheduled between sw->hw txq. Tsk.
1807          *
1808          * TODO: figure out why a new node gets allocated somewhere around
1809          * here (after the ath_tx_swq() call; and after an ath_stop()
1810          * call!)
1811          */
1812
1813         ath_draintxq(sc, ATH_RESET_DEFAULT);
1814
1815         ATH_LOCK(sc);
1816         /*
1817          * Reclaim beacon state.  Note this must be done before
1818          * the vap instance is reclaimed as we may have a reference
1819          * to it in the buffer for the beacon frame.
1820          */
1821         if (avp->av_bcbuf != NULL) {
1822                 if (avp->av_bslot != -1) {
1823                         sc->sc_bslot[avp->av_bslot] = NULL;
1824                         sc->sc_nbcnvaps--;
1825                 }
1826                 ath_beacon_return(sc, avp->av_bcbuf);
1827                 avp->av_bcbuf = NULL;
1828                 if (sc->sc_nbcnvaps == 0) {
1829                         sc->sc_stagbeacons = 0;
1830                         if (sc->sc_hastsfadd)
1831                                 ath_hal_settsfadjust(sc->sc_ah, 0);
1832                 }
1833                 /*
1834                  * Reclaim any pending mcast frames for the vap.
1835                  */
1836                 ath_tx_draintxq(sc, &avp->av_mcastq);
1837         }
1838         /*
1839          * Update bookkeeping.
1840          */
1841         if (vap->iv_opmode == IEEE80211_M_STA) {
1842                 sc->sc_nstavaps--;
1843                 if (sc->sc_nstavaps == 0 && sc->sc_swbmiss)
1844                         sc->sc_swbmiss = 0;
1845         } else if (vap->iv_opmode == IEEE80211_M_HOSTAP ||
1846             vap->iv_opmode == IEEE80211_M_MBSS) {
1847                 reclaim_address(sc, vap->iv_myaddr);
1848                 ath_hal_setbssidmask(ah, sc->sc_hwbssidmask);
1849                 if (vap->iv_opmode == IEEE80211_M_MBSS)
1850                         sc->sc_nmeshvaps--;
1851         }
1852         if (vap->iv_opmode != IEEE80211_M_WDS)
1853                 sc->sc_nvaps--;
1854 #ifdef IEEE80211_SUPPORT_TDMA
1855         /* TDMA operation ceases when the last vap is destroyed */
1856         if (sc->sc_tdma && sc->sc_nvaps == 0) {
1857                 sc->sc_tdma = 0;
1858                 sc->sc_swbmiss = 0;
1859         }
1860 #endif
1861         kfree(avp, M_80211_VAP);
1862
1863         if (sc->sc_running) {
1864                 /*
1865                  * Restart rx+tx machines if still running (RUNNING will
1866                  * be reset if we just destroyed the last vap).
1867                  */
1868                 if (ath_startrecv(sc) != 0)
1869                         device_printf(sc->sc_dev,
1870                              "%s: unable to restart recv logic\n", __func__);
1871                 if (sc->sc_beacons) {           /* restart beacons */
1872 #ifdef IEEE80211_SUPPORT_TDMA
1873                         if (sc->sc_tdma)
1874                                 ath_tdma_config(sc, NULL);
1875                         else
1876 #endif
1877                                 ath_beacon_config(sc, NULL);
1878                 }
1879                 ath_hal_intrset(ah, sc->sc_imask);
1880         }
1881
1882         /* Ok, let the hardware asleep. */
1883         ath_power_restore_power_state(sc);
1884         ATH_UNLOCK(sc);
1885 }
1886
1887 void
1888 ath_suspend(struct ath_softc *sc)
1889 {
1890         struct ieee80211com *ic = &sc->sc_ic;
1891
1892         sc->sc_resume_up = ic->ic_nrunning != 0;
1893
1894         ieee80211_suspend_all(ic);
1895         /*
1896          * NB: don't worry about putting the chip in low power
1897          * mode; pci will power off our socket on suspend and
1898          * CardBus detaches the device.
1899          *
1900          * XXX TODO: well, that's great, except for non-cardbus
1901          * devices!
1902          */
1903
1904         /*
1905          * XXX This doesn't wait until all pending taskqueue
1906          * items and parallel transmit/receive/other threads
1907          * are running!
1908          */
1909         ath_hal_intrset(sc->sc_ah, 0);
1910         taskqueue_block(sc->sc_tq);
1911
1912         ATH_LOCK(sc);
1913 #if defined(__DragonFly__)
1914         callout_stop_sync(&sc->sc_cal_ch);
1915 #else
1916         callout_stop(&sc->sc_cal_ch);
1917 #endif
1918         ATH_UNLOCK(sc);
1919
1920         /*
1921          * XXX ensure sc_invalid is 1
1922          */
1923
1924         /* Disable the PCIe PHY, complete with workarounds */
1925         ath_hal_enablepcie(sc->sc_ah, 1, 1);
1926 }
1927
1928 /*
1929  * Reset the key cache since some parts do not reset the
1930  * contents on resume.  First we clear all entries, then
1931  * re-load keys that the 802.11 layer assumes are setup
1932  * in h/w.
1933  */
1934 static void
1935 ath_reset_keycache(struct ath_softc *sc)
1936 {
1937         struct ieee80211com *ic = &sc->sc_ic;
1938         struct ath_hal *ah = sc->sc_ah;
1939         int i;
1940
1941         ATH_LOCK(sc);
1942         ath_power_set_power_state(sc, HAL_PM_AWAKE);
1943         for (i = 0; i < sc->sc_keymax; i++)
1944                 ath_hal_keyreset(ah, i);
1945         ath_power_restore_power_state(sc);
1946         ATH_UNLOCK(sc);
1947         ieee80211_crypto_reload_keys(ic);
1948 }
1949
1950 /*
1951  * Fetch the current chainmask configuration based on the current
1952  * operating channel and options.
1953  */
1954 static void
1955 ath_update_chainmasks(struct ath_softc *sc, struct ieee80211_channel *chan)
1956 {
1957
1958         /*
1959          * Set TX chainmask to the currently configured chainmask;
1960          * the TX chainmask depends upon the current operating mode.
1961          */
1962         sc->sc_cur_rxchainmask = sc->sc_rxchainmask;
1963         if (IEEE80211_IS_CHAN_HT(chan)) {
1964                 sc->sc_cur_txchainmask = sc->sc_txchainmask;
1965         } else {
1966                 sc->sc_cur_txchainmask = 1;
1967         }
1968
1969         DPRINTF(sc, ATH_DEBUG_RESET,
1970             "%s: TX chainmask is now 0x%x, RX is now 0x%x\n",
1971             __func__,
1972             sc->sc_cur_txchainmask,
1973             sc->sc_cur_rxchainmask);
1974 }
1975
1976 void
1977 ath_resume(struct ath_softc *sc)
1978 {
1979         struct ieee80211com *ic = &sc->sc_ic;
1980         struct ath_hal *ah = sc->sc_ah;
1981         HAL_STATUS status;
1982
1983         ath_hal_enablepcie(ah, 0, 0);
1984
1985         /*
1986          * Must reset the chip before we reload the
1987          * keycache as we were powered down on suspend.
1988          */
1989         ath_update_chainmasks(sc,
1990             sc->sc_curchan != NULL ? sc->sc_curchan : ic->ic_curchan);
1991         ath_hal_setchainmasks(sc->sc_ah, sc->sc_cur_txchainmask,
1992             sc->sc_cur_rxchainmask);
1993
1994         /* Ensure we set the current power state to on */
1995         ATH_LOCK(sc);
1996         ath_power_setselfgen(sc, HAL_PM_AWAKE);
1997         ath_power_set_power_state(sc, HAL_PM_AWAKE);
1998         ath_power_setpower(sc, HAL_PM_AWAKE);
1999         ATH_UNLOCK(sc);
2000
2001         ath_hal_reset(ah, sc->sc_opmode,
2002             sc->sc_curchan != NULL ? sc->sc_curchan : ic->ic_curchan,
2003             AH_FALSE, HAL_RESET_NORMAL, &status);
2004         ath_reset_keycache(sc);
2005
2006         ATH_RX_LOCK(sc);
2007         sc->sc_rx_stopped = 1;
2008         sc->sc_rx_resetted = 1;
2009         ATH_RX_UNLOCK(sc);
2010
2011         /* Let DFS at it in case it's a DFS channel */
2012         ath_dfs_radar_enable(sc, ic->ic_curchan);
2013
2014         /* Let spectral at in case spectral is enabled */
2015         ath_spectral_enable(sc, ic->ic_curchan);
2016
2017         /*
2018          * Let bluetooth coexistence at in case it's needed for this channel
2019          */
2020         ath_btcoex_enable(sc, ic->ic_curchan);
2021
2022         /*
2023          * If we're doing TDMA, enforce the TXOP limitation for chips that
2024          * support it.
2025          */
2026         if (sc->sc_hasenforcetxop && sc->sc_tdma)
2027                 ath_hal_setenforcetxop(sc->sc_ah, 1);
2028         else
2029                 ath_hal_setenforcetxop(sc->sc_ah, 0);
2030
2031         /* Restore the LED configuration */
2032         ath_led_config(sc);
2033         ath_hal_setledstate(ah, HAL_LED_INIT);
2034
2035         if (sc->sc_resume_up)
2036                 ieee80211_resume_all(ic);
2037
2038         ATH_LOCK(sc);
2039         ath_power_restore_power_state(sc);
2040         ATH_UNLOCK(sc);
2041
2042         /* XXX beacons ? */
2043 }
2044
2045 void
2046 ath_shutdown(struct ath_softc *sc)
2047 {
2048
2049         ATH_LOCK(sc);
2050         ath_stop(sc);
2051         ATH_UNLOCK(sc);
2052         /* NB: no point powering down chip as we're about to reboot */
2053 }
2054
2055 /*
2056  * Interrupt handler.  Most of the actual processing is deferred.
2057  */
2058 void
2059 ath_intr(void *arg)
2060 {
2061         struct ath_softc *sc = arg;
2062         struct ath_hal *ah = sc->sc_ah;
2063         HAL_INT status = 0;
2064         uint32_t txqs;
2065
2066         /*
2067          * If we're inside a reset path, just print a warning and
2068          * clear the ISR. The reset routine will finish it for us.
2069          */
2070         ATH_PCU_LOCK(sc);
2071         if (sc->sc_inreset_cnt) {
2072                 HAL_INT status;
2073                 ath_hal_getisr(ah, &status);    /* clear ISR */
2074                 ath_hal_intrset(ah, 0);         /* disable further intr's */
2075                 DPRINTF(sc, ATH_DEBUG_ANY,
2076                     "%s: in reset, ignoring: status=0x%x\n",
2077                     __func__, status);
2078                 ATH_PCU_UNLOCK(sc);
2079                 return;
2080         }
2081
2082         if (sc->sc_invalid) {
2083                 /*
2084                  * The hardware is not ready/present, don't touch anything.
2085                  * Note this can happen early on if the IRQ is shared.
2086                  */
2087                 DPRINTF(sc, ATH_DEBUG_ANY, "%s: invalid; ignored\n", __func__);
2088                 ATH_PCU_UNLOCK(sc);
2089                 return;
2090         }
2091         if (!ath_hal_intrpend(ah)) {            /* shared irq, not for us */
2092                 ATH_PCU_UNLOCK(sc);
2093                 return;
2094         }
2095
2096         ATH_LOCK(sc);
2097         ath_power_set_power_state(sc, HAL_PM_AWAKE);
2098         ATH_UNLOCK(sc);
2099
2100         if (sc->sc_ic.ic_nrunning == 0 && sc->sc_running == 0) {
2101                 HAL_INT status;
2102
2103                 DPRINTF(sc, ATH_DEBUG_ANY, "%s: ic_nrunning %d sc_running %d\n",
2104                         __func__, sc->sc_ic.ic_nrunning, sc->sc_running);
2105                 ath_hal_getisr(ah, &status);    /* clear ISR */
2106                 ath_hal_intrset(ah, 0);         /* disable further intr's */
2107                 ATH_PCU_UNLOCK(sc);
2108
2109                 ATH_LOCK(sc);
2110                 ath_power_restore_power_state(sc);
2111                 ATH_UNLOCK(sc);
2112                 return;
2113         }
2114
2115         /*
2116          * Figure out the reason(s) for the interrupt.  Note
2117          * that the hal returns a pseudo-ISR that may include
2118          * bits we haven't explicitly enabled so we mask the
2119          * value to insure we only process bits we requested.
2120          */
2121         ath_hal_getisr(ah, &status);            /* NB: clears ISR too */
2122         DPRINTF(sc, ATH_DEBUG_INTR, "%s: status 0x%x\n", __func__, status);
2123         ATH_KTR(sc, ATH_KTR_INTERRUPTS, 1, "ath_intr: mask=0x%.8x", status);
2124 #ifdef  ATH_DEBUG_ALQ
2125         if_ath_alq_post_intr(&sc->sc_alq, status, ah->ah_intrstate,
2126             ah->ah_syncstate);
2127 #endif  /* ATH_DEBUG_ALQ */
2128 #ifdef  ATH_KTR_INTR_DEBUG
2129         ATH_KTR(sc, ATH_KTR_INTERRUPTS, 5,
2130             "ath_intr: ISR=0x%.8x, ISR_S0=0x%.8x, ISR_S1=0x%.8x, ISR_S2=0x%.8x, ISR_S5=0x%.8x",
2131             ah->ah_intrstate[0],
2132             ah->ah_intrstate[1],
2133             ah->ah_intrstate[2],
2134             ah->ah_intrstate[3],
2135             ah->ah_intrstate[6]);
2136 #endif
2137
2138         /* Squirrel away SYNC interrupt debugging */
2139         if (ah->ah_syncstate != 0) {
2140                 int i;
2141                 for (i = 0; i < 32; i++)
2142                         if (ah->ah_syncstate & (i << i))
2143                                 sc->sc_intr_stats.sync_intr[i]++;
2144         }
2145
2146         status &= sc->sc_imask;                 /* discard unasked for bits */
2147
2148         /* Short-circuit un-handled interrupts */
2149         if (status == 0x0) {
2150                 ATH_PCU_UNLOCK(sc);
2151
2152                 ATH_LOCK(sc);
2153                 ath_power_restore_power_state(sc);
2154                 ATH_UNLOCK(sc);
2155
2156                 return;
2157         }
2158
2159         /*
2160          * Take a note that we're inside the interrupt handler, so
2161          * the reset routines know to wait.
2162          */
2163         sc->sc_intr_cnt++;
2164         ATH_PCU_UNLOCK(sc);
2165
2166         /*
2167          * Handle the interrupt. We won't run concurrent with the reset
2168          * or channel change routines as they'll wait for sc_intr_cnt
2169          * to be 0 before continuing.
2170          */
2171         if (status & HAL_INT_FATAL) {
2172                 sc->sc_stats.ast_hardware++;
2173                 ath_hal_intrset(ah, 0);         /* disable intr's until reset */
2174                 taskqueue_enqueue(sc->sc_tq, &sc->sc_fataltask);
2175         } else {
2176                 if (status & HAL_INT_SWBA) {
2177                         /*
2178                          * Software beacon alert--time to send a beacon.
2179                          * Handle beacon transmission directly; deferring
2180                          * this is too slow to meet timing constraints
2181                          * under load.
2182                          */
2183 #ifdef IEEE80211_SUPPORT_TDMA
2184                         if (sc->sc_tdma) {
2185                                 if (sc->sc_tdmaswba == 0) {
2186                                         struct ieee80211com *ic = &sc->sc_ic;
2187                                         struct ieee80211vap *vap =
2188                                             TAILQ_FIRST(&ic->ic_vaps);
2189                                         ath_tdma_beacon_send(sc, vap);
2190                                         sc->sc_tdmaswba =
2191                                             vap->iv_tdma->tdma_bintval;
2192                                 } else
2193                                         sc->sc_tdmaswba--;
2194                         } else
2195 #endif
2196                         {
2197                                 ath_beacon_proc(sc, 0);
2198 #ifdef IEEE80211_SUPPORT_SUPERG
2199                                 /*
2200                                  * Schedule the rx taskq in case there's no
2201                                  * traffic so any frames held on the staging
2202                                  * queue are aged and potentially flushed.
2203                                  */
2204                                 sc->sc_rx.recv_sched(sc, 1);
2205 #endif
2206                         }
2207                 }
2208                 if (status & HAL_INT_RXEOL) {
2209                         int imask;
2210                         ATH_KTR(sc, ATH_KTR_ERROR, 0, "ath_intr: RXEOL");
2211                         if (! sc->sc_isedma) {
2212                                 ATH_PCU_LOCK(sc);
2213                                 /*
2214                                  * NB: the hardware should re-read the link when
2215                                  *     RXE bit is written, but it doesn't work at
2216                                  *     least on older hardware revs.
2217                                  */
2218                                 sc->sc_stats.ast_rxeol++;
2219                                 /*
2220                                  * Disable RXEOL/RXORN - prevent an interrupt
2221                                  * storm until the PCU logic can be reset.
2222                                  * In case the interface is reset some other
2223                                  * way before "sc_kickpcu" is called, don't
2224                                  * modify sc_imask - that way if it is reset
2225                                  * by a call to ath_reset() somehow, the
2226                                  * interrupt mask will be correctly reprogrammed.
2227                                  */
2228                                 imask = sc->sc_imask;
2229                                 imask &= ~(HAL_INT_RXEOL | HAL_INT_RXORN);
2230                                 ath_hal_intrset(ah, imask);
2231                                 /*
2232                                  * Only blank sc_rxlink if we've not yet kicked
2233                                  * the PCU.
2234                                  *
2235                                  * This isn't entirely correct - the correct solution
2236                                  * would be to have a PCU lock and engage that for
2237                                  * the duration of the PCU fiddling; which would include
2238                                  * running the RX process. Otherwise we could end up
2239                                  * messing up the RX descriptor chain and making the
2240                                  * RX desc list much shorter.
2241                                  */
2242                                 if (! sc->sc_kickpcu)
2243                                         sc->sc_rxlink = NULL;
2244                                 sc->sc_kickpcu = 1;
2245                                 ATH_PCU_UNLOCK(sc);
2246                         }
2247                         /*
2248                          * Enqueue an RX proc to handle whatever
2249                          * is in the RX queue.
2250                          * This will then kick the PCU if required.
2251                          */
2252                         sc->sc_rx.recv_sched(sc, 1);
2253                 }
2254                 if (status & HAL_INT_TXURN) {
2255                         sc->sc_stats.ast_txurn++;
2256                         /* bump tx trigger level */
2257                         ath_hal_updatetxtriglevel(ah, AH_TRUE);
2258                 }
2259                 /*
2260                  * Handle both the legacy and RX EDMA interrupt bits.
2261                  * Note that HAL_INT_RXLP is also HAL_INT_RXDESC.
2262                  */
2263                 if (status & (HAL_INT_RX | HAL_INT_RXHP | HAL_INT_RXLP)) {
2264                         sc->sc_stats.ast_rx_intr++;
2265                         sc->sc_rx.recv_sched(sc, 1);
2266                 }
2267                 if (status & HAL_INT_TX) {
2268                         sc->sc_stats.ast_tx_intr++;
2269                         /*
2270                          * Grab all the currently set bits in the HAL txq bitmap
2271                          * and blank them. This is the only place we should be
2272                          * doing this.
2273                          */
2274                         if (! sc->sc_isedma) {
2275                                 ATH_PCU_LOCK(sc);
2276                                 txqs = 0xffffffff;
2277                                 ath_hal_gettxintrtxqs(sc->sc_ah, &txqs);
2278                                 ATH_KTR(sc, ATH_KTR_INTERRUPTS, 3,
2279                                     "ath_intr: TX; txqs=0x%08x, txq_active was 0x%08x, now 0x%08x",
2280                                     txqs,
2281                                     sc->sc_txq_active,
2282                                     sc->sc_txq_active | txqs);
2283                                 sc->sc_txq_active |= txqs;
2284                                 ATH_PCU_UNLOCK(sc);
2285                         }
2286                         taskqueue_enqueue(sc->sc_tq, &sc->sc_txtask);
2287                 }
2288                 if (status & HAL_INT_BMISS) {
2289                         sc->sc_stats.ast_bmiss++;
2290                         taskqueue_enqueue(sc->sc_tq, &sc->sc_bmisstask);
2291                 }
2292                 if (status & HAL_INT_GTT)
2293                         sc->sc_stats.ast_tx_timeout++;
2294                 if (status & HAL_INT_CST)
2295                         sc->sc_stats.ast_tx_cst++;
2296                 if (status & HAL_INT_MIB) {
2297                         sc->sc_stats.ast_mib++;
2298                         ATH_PCU_LOCK(sc);
2299                         /*
2300                          * Disable interrupts until we service the MIB
2301                          * interrupt; otherwise it will continue to fire.
2302                          */
2303                         ath_hal_intrset(ah, 0);
2304                         /*
2305                          * Let the hal handle the event.  We assume it will
2306                          * clear whatever condition caused the interrupt.
2307                          */
2308                         ath_hal_mibevent(ah, &sc->sc_halstats);
2309                         /*
2310                          * Don't reset the interrupt if we've just
2311                          * kicked the PCU, or we may get a nested
2312                          * RXEOL before the rxproc has had a chance
2313                          * to run.
2314                          */
2315                         if (sc->sc_kickpcu == 0)
2316                                 ath_hal_intrset(ah, sc->sc_imask);
2317                         ATH_PCU_UNLOCK(sc);
2318                 }
2319                 if (status & HAL_INT_RXORN) {
2320                         /* NB: hal marks HAL_INT_FATAL when RXORN is fatal */
2321                         ATH_KTR(sc, ATH_KTR_ERROR, 0, "ath_intr: RXORN");
2322                         sc->sc_stats.ast_rxorn++;
2323                 }
2324                 if (status & HAL_INT_TSFOOR) {
2325                         device_printf(sc->sc_dev, "%s: TSFOOR\n", __func__);
2326                         sc->sc_syncbeacon = 1;
2327                 }
2328         }
2329         ATH_PCU_LOCK(sc);
2330         sc->sc_intr_cnt--;
2331         ATH_PCU_UNLOCK(sc);
2332
2333         ATH_LOCK(sc);
2334         ath_power_restore_power_state(sc);
2335         ATH_UNLOCK(sc);
2336 }
2337
2338 static void
2339 ath_fatal_proc(void *arg, int pending)
2340 {
2341         struct ath_softc *sc = arg;
2342         u_int32_t *state;
2343         u_int32_t len;
2344         void *sp;
2345
2346         if (sc->sc_invalid)
2347                 return;
2348
2349         device_printf(sc->sc_dev, "hardware error; resetting\n");
2350         /*
2351          * Fatal errors are unrecoverable.  Typically these
2352          * are caused by DMA errors.  Collect h/w state from
2353          * the hal so we can diagnose what's going on.
2354          */
2355 #if defined(__DragonFly__)
2356         wlan_serialize_enter();
2357 #endif
2358         if (ath_hal_getfatalstate(sc->sc_ah, &sp, &len)) {
2359                 KASSERT(len >= 6*sizeof(u_int32_t), ("len %u bytes", len));
2360                 state = sp;
2361                 device_printf(sc->sc_dev,
2362                     "0x%08x 0x%08x 0x%08x, 0x%08x 0x%08x 0x%08x\n",
2363                     state[0], state[1] , state[2], state[3],
2364                     state[4], state[5]);
2365         }
2366         ath_reset(sc, ATH_RESET_NOLOSS);
2367 #if defined(__DragonFly__)
2368         wlan_serialize_exit();
2369 #endif
2370 }
2371
2372 static void
2373 ath_bmiss_vap(struct ieee80211vap *vap)
2374 {
2375         struct ath_softc *sc = vap->iv_ic->ic_softc;
2376
2377         /*
2378          * Workaround phantom bmiss interrupts by sanity-checking
2379          * the time of our last rx'd frame.  If it is within the
2380          * beacon miss interval then ignore the interrupt.  If it's
2381          * truly a bmiss we'll get another interrupt soon and that'll
2382          * be dispatched up for processing.  Note this applies only
2383          * for h/w beacon miss events.
2384          */
2385
2386         /*
2387          * XXX TODO: Just read the TSF during the interrupt path;
2388          * that way we don't have to wake up again just to read it
2389          * again.
2390          */
2391         ATH_LOCK(sc);
2392         ath_power_set_power_state(sc, HAL_PM_AWAKE);
2393         ATH_UNLOCK(sc);
2394
2395         if ((vap->iv_flags_ext & IEEE80211_FEXT_SWBMISS) == 0) {
2396                 u_int64_t lastrx = sc->sc_lastrx;
2397                 u_int64_t tsf = ath_hal_gettsf64(sc->sc_ah);
2398                 /* XXX should take a locked ref to iv_bss */
2399                 u_int bmisstimeout =
2400                         vap->iv_bmissthreshold * vap->iv_bss->ni_intval * 1024;
2401
2402                 DPRINTF(sc, ATH_DEBUG_BEACON,
2403                     "%s: tsf %llu lastrx %lld (%llu) bmiss %u\n",
2404                     __func__, (unsigned long long) tsf,
2405                     (unsigned long long)(tsf - lastrx),
2406                     (unsigned long long) lastrx, bmisstimeout);
2407
2408                 if (tsf - lastrx <= bmisstimeout) {
2409                         sc->sc_stats.ast_bmiss_phantom++;
2410
2411                         ATH_LOCK(sc);
2412                         ath_power_restore_power_state(sc);
2413                         ATH_UNLOCK(sc);
2414
2415                         return;
2416                 }
2417         }
2418
2419         /*
2420          * There's no need to keep the hardware awake during the call
2421          * to av_bmiss().
2422          */
2423         ATH_LOCK(sc);
2424         ath_power_restore_power_state(sc);
2425         ATH_UNLOCK(sc);
2426
2427         /*
2428          * Attempt to force a beacon resync.
2429          */
2430         sc->sc_syncbeacon = 1;
2431
2432         ATH_VAP(vap)->av_bmiss(vap);
2433 }
2434
2435 /* XXX this needs a force wakeup! */
2436 int
2437 ath_hal_gethangstate(struct ath_hal *ah, uint32_t mask, uint32_t *hangs)
2438 {
2439         uint32_t rsize;
2440         void *sp;
2441
2442         if (!ath_hal_getdiagstate(ah, HAL_DIAG_CHECK_HANGS, &mask, sizeof(mask), &sp, &rsize))
2443                 return 0;
2444         KASSERT(rsize == sizeof(uint32_t), ("resultsize %u", rsize));
2445         *hangs = *(uint32_t *)sp;
2446         return 1;
2447 }
2448
2449 static void
2450 ath_bmiss_proc(void *arg, int pending)
2451 {
2452         struct ath_softc *sc = arg;
2453         uint32_t hangs;
2454
2455         DPRINTF(sc, ATH_DEBUG_ANY, "%s: pending %u\n", __func__, pending);
2456
2457         ATH_LOCK(sc);
2458         ath_power_set_power_state(sc, HAL_PM_AWAKE);
2459         ATH_UNLOCK(sc);
2460
2461         ath_beacon_miss(sc);
2462
2463         /*
2464          * Do a reset upon any becaon miss event.
2465          *
2466          * It may be a non-recognised RX clear hang which needs a reset
2467          * to clear.
2468          */
2469         if (ath_hal_gethangstate(sc->sc_ah, 0xff, &hangs) && hangs != 0) {
2470                 ath_reset(sc, ATH_RESET_NOLOSS);
2471                 device_printf(sc->sc_dev,
2472                         "bb hang detected (0x%x), resetting\n", hangs);
2473         } else {
2474                 ath_reset(sc, ATH_RESET_NOLOSS);
2475                 ieee80211_beacon_miss(&sc->sc_ic);
2476         }
2477
2478         /* Force a beacon resync, in case they've drifted */
2479         sc->sc_syncbeacon = 1;
2480
2481         ATH_LOCK(sc);
2482         ath_power_restore_power_state(sc);
2483         ATH_UNLOCK(sc);
2484 }
2485
2486 /*
2487  * Handle TKIP MIC setup to deal hardware that doesn't do MIC
2488  * calcs together with WME.  If necessary disable the crypto
2489  * hardware and mark the 802.11 state so keys will be setup
2490  * with the MIC work done in software.
2491  */
2492 static void
2493 ath_settkipmic(struct ath_softc *sc)
2494 {
2495         struct ieee80211com *ic = &sc->sc_ic;
2496
2497         if ((ic->ic_cryptocaps & IEEE80211_CRYPTO_TKIP) && !sc->sc_wmetkipmic) {
2498                 if (ic->ic_flags & IEEE80211_F_WME) {
2499                         ath_hal_settkipmic(sc->sc_ah, AH_FALSE);
2500                         ic->ic_cryptocaps &= ~IEEE80211_CRYPTO_TKIPMIC;
2501                 } else {
2502                         ath_hal_settkipmic(sc->sc_ah, AH_TRUE);
2503                         ic->ic_cryptocaps |= IEEE80211_CRYPTO_TKIPMIC;
2504                 }
2505         }
2506 }
2507
2508 static int
2509 ath_init(struct ath_softc *sc)
2510 {
2511         struct ieee80211com *ic = &sc->sc_ic;
2512         struct ath_hal *ah = sc->sc_ah;
2513         HAL_STATUS status;
2514
2515         ATH_LOCK_ASSERT(sc);
2516
2517         /*
2518          * Force the sleep state awake.
2519          */
2520         ath_power_setselfgen(sc, HAL_PM_AWAKE);
2521         ath_power_set_power_state(sc, HAL_PM_AWAKE);
2522         ath_power_setpower(sc, HAL_PM_AWAKE);
2523
2524         /*
2525          * Stop anything previously setup.  This is safe
2526          * whether this is the first time through or not.
2527          */
2528         ath_stop(sc);
2529
2530         /*
2531          * The basic interface to setting the hardware in a good
2532          * state is ``reset''.  On return the hardware is known to
2533          * be powered up and with interrupts disabled.  This must
2534          * be followed by initialization of the appropriate bits
2535          * and then setup of the interrupt mask.
2536          */
2537         ath_settkipmic(sc);
2538         ath_update_chainmasks(sc, ic->ic_curchan);
2539         ath_hal_setchainmasks(sc->sc_ah, sc->sc_cur_txchainmask,
2540             sc->sc_cur_rxchainmask);
2541
2542         if (!ath_hal_reset(ah, sc->sc_opmode, ic->ic_curchan, AH_FALSE,
2543                 HAL_RESET_NORMAL, &status)) {
2544                 device_printf(sc->sc_dev,
2545                         "unable to reset hardware; hal status %u\n", status);
2546                 return (ENODEV);
2547         }
2548
2549         ATH_RX_LOCK(sc);
2550         sc->sc_rx_stopped = 1;
2551         sc->sc_rx_resetted = 1;
2552         ATH_RX_UNLOCK(sc);
2553
2554         ath_chan_change(sc, ic->ic_curchan);
2555
2556         /* Let DFS at it in case it's a DFS channel */
2557         ath_dfs_radar_enable(sc, ic->ic_curchan);
2558
2559         /* Let spectral at in case spectral is enabled */
2560         ath_spectral_enable(sc, ic->ic_curchan);
2561
2562         /*
2563          * Let bluetooth coexistence at in case it's needed for this channel
2564          */
2565         ath_btcoex_enable(sc, ic->ic_curchan);
2566
2567         /*
2568          * If we're doing TDMA, enforce the TXOP limitation for chips that
2569          * support it.
2570          */
2571         if (sc->sc_hasenforcetxop && sc->sc_tdma)
2572                 ath_hal_setenforcetxop(sc->sc_ah, 1);
2573         else
2574                 ath_hal_setenforcetxop(sc->sc_ah, 0);
2575
2576         /*
2577          * Likewise this is set during reset so update
2578          * state cached in the driver.
2579          */
2580         sc->sc_diversity = ath_hal_getdiversity(ah);
2581         sc->sc_lastlongcal = ticks;
2582         sc->sc_resetcal = 1;
2583         sc->sc_lastcalreset = 0;
2584         sc->sc_lastani = ticks;
2585         sc->sc_lastshortcal = ticks;
2586         sc->sc_doresetcal = AH_FALSE;
2587         /*
2588          * Beacon timers were cleared here; give ath_newstate()
2589          * a hint that the beacon timers should be poked when
2590          * things transition to the RUN state.
2591          */
2592         sc->sc_beacons = 0;
2593
2594         /*
2595          * Setup the hardware after reset: the key cache
2596          * is filled as needed and the receive engine is
2597          * set going.  Frame transmit is handled entirely
2598          * in the frame output path; there's nothing to do
2599          * here except setup the interrupt mask.
2600          */
2601         if (ath_startrecv(sc) != 0) {
2602                 device_printf(sc->sc_dev, "unable to start recv logic\n");
2603                 ath_power_restore_power_state(sc);
2604                 return (ENODEV);
2605         }
2606
2607         /*
2608          * Enable interrupts.
2609          */
2610         sc->sc_imask = HAL_INT_RX | HAL_INT_TX
2611                   | HAL_INT_RXORN | HAL_INT_TXURN
2612                   | HAL_INT_FATAL | HAL_INT_GLOBAL;
2613
2614         /*
2615          * Enable RX EDMA bits.  Note these overlap with
2616          * HAL_INT_RX and HAL_INT_RXDESC respectively.
2617          */
2618         if (sc->sc_isedma)
2619                 sc->sc_imask |= (HAL_INT_RXHP | HAL_INT_RXLP);
2620
2621         /*
2622          * If we're an EDMA NIC, we don't care about RXEOL.
2623          * Writing a new descriptor in will simply restart
2624          * RX DMA.
2625          */
2626         if (! sc->sc_isedma)
2627                 sc->sc_imask |= HAL_INT_RXEOL;
2628
2629         /*
2630          * Enable MIB interrupts when there are hardware phy counters.
2631          * Note we only do this (at the moment) for station mode.
2632          */
2633         if (sc->sc_needmib && ic->ic_opmode == IEEE80211_M_STA)
2634                 sc->sc_imask |= HAL_INT_MIB;
2635
2636         /*
2637          * XXX add capability for this.
2638          *
2639          * If we're in STA mode (and maybe IBSS?) then register for
2640          * TSFOOR interrupts.
2641          */
2642         if (ic->ic_opmode == IEEE80211_M_STA)
2643                 sc->sc_imask |= HAL_INT_TSFOOR;
2644
2645         /* Enable global TX timeout and carrier sense timeout if available */
2646         if (ath_hal_gtxto_supported(ah))
2647                 sc->sc_imask |= HAL_INT_GTT;
2648
2649         DPRINTF(sc, ATH_DEBUG_RESET, "%s: imask=0x%x\n",
2650                 __func__, sc->sc_imask);
2651
2652         sc->sc_running = 1;
2653         callout_reset(&sc->sc_wd_ch, hz, ath_watchdog, sc);
2654         ath_hal_intrset(ah, sc->sc_imask);
2655
2656         ath_power_restore_power_state(sc);
2657
2658         return (0);
2659 }
2660
2661 static void
2662 ath_stop(struct ath_softc *sc)
2663 {
2664         struct ath_hal *ah = sc->sc_ah;
2665
2666         ATH_LOCK_ASSERT(sc);
2667
2668         /*
2669          * Wake the hardware up before fiddling with it.
2670          */
2671         ath_power_set_power_state(sc, HAL_PM_AWAKE);
2672
2673         if (sc->sc_running) {
2674                 /*
2675                  * Shutdown the hardware and driver:
2676                  *    reset 802.11 state machine
2677                  *    turn off timers
2678                  *    disable interrupts
2679                  *    turn off the radio
2680                  *    clear transmit machinery
2681                  *    clear receive machinery
2682                  *    drain and release tx queues
2683                  *    reclaim beacon resources
2684                  *    power down hardware
2685                  *
2686                  * Note that some of this work is not possible if the
2687                  * hardware is gone (invalid).
2688                  */
2689 #ifdef ATH_TX99_DIAG
2690                 if (sc->sc_tx99 != NULL)
2691                         sc->sc_tx99->stop(sc->sc_tx99);
2692 #endif
2693 #if defined(__DragonFly__)
2694                 callout_stop_sync(&sc->sc_wd_ch);
2695 #else
2696                 callout_stop(&sc->sc_wd_ch);
2697 #endif
2698                 sc->sc_wd_timer = 0;
2699                 /* ifp->if_flags &= ~IFF_RUNNING; */
2700                 sc->sc_running = 0;
2701                 if (!sc->sc_invalid) {
2702                         if (sc->sc_softled) {
2703 #if defined(__DragonFly__)
2704                                 callout_stop_sync(&sc->sc_ledtimer);
2705 #else
2706                                 callout_stop(&sc->sc_ledtimer);
2707 #endif
2708                                 ath_hal_gpioset(ah, sc->sc_ledpin,
2709                                         !sc->sc_ledon);
2710                                 sc->sc_blinking = 0;
2711                         }
2712                         ath_hal_intrset(ah, 0);
2713                 }
2714                 /* XXX we should stop RX regardless of whether it's valid */
2715                 if (!sc->sc_invalid) {
2716                         ath_stoprecv(sc, 1);
2717                         ath_hal_phydisable(ah);
2718                 } else
2719                         sc->sc_rxlink = NULL;
2720                 ath_draintxq(sc, ATH_RESET_DEFAULT);
2721                 ath_beacon_free(sc);    /* XXX not needed */
2722         }
2723
2724         /* And now, restore the current power state */
2725         ath_power_restore_power_state(sc);
2726 }
2727
2728 /*
2729  * Wait until all pending TX/RX has completed.
2730  *
2731  * This waits until all existing transmit, receive and interrupts
2732  * have completed.  It's assumed that the caller has first
2733  * grabbed the reset lock so it doesn't try to do overlapping
2734  * chip resets.
2735  */
2736 #define MAX_TXRX_ITERATIONS     100
2737 static void
2738 ath_txrx_stop_locked(struct ath_softc *sc)
2739 {
2740         int i = MAX_TXRX_ITERATIONS;
2741
2742         ATH_UNLOCK_ASSERT(sc);
2743         ATH_PCU_LOCK_ASSERT(sc);
2744
2745         /*
2746          * Sleep until all the pending operations have completed.
2747          *
2748          * The caller must ensure that reset has been incremented
2749          * or the pending operations may continue being queued.
2750          */
2751         while (sc->sc_rxproc_cnt || sc->sc_txproc_cnt ||
2752             sc->sc_txstart_cnt || sc->sc_intr_cnt) {
2753                 if (i <= 0)
2754                         break;
2755 #if defined(__DragonFly__)
2756                 if (wlan_is_serialized()) {
2757                         wlan_serialize_exit();
2758                         lksleep(sc, &sc->sc_pcu_mtx, 0, "ath_txrx_stop",
2759                                 msecs_to_ticks(10));
2760                         wlan_serialize_enter();
2761                 } else {
2762                         lksleep(sc, &sc->sc_pcu_mtx, 0, "ath_txrx_stop",
2763                                 msecs_to_ticks(10));
2764                 }
2765 #else
2766                 msleep(sc, &sc->sc_pcu_mtx, 0, "ath_txrx_stop",
2767                         msecs_to_ticks(10));
2768 #endif
2769                 i--;
2770         }
2771
2772         if (i <= 0)
2773                 device_printf(sc->sc_dev,
2774                     "%s: didn't finish after %d iterations\n",
2775                     __func__, MAX_TXRX_ITERATIONS);
2776 }
2777 #undef  MAX_TXRX_ITERATIONS
2778
2779 #if 0
2780 static void
2781 ath_txrx_stop(struct ath_softc *sc)
2782 {
2783         ATH_UNLOCK_ASSERT(sc);
2784         ATH_PCU_UNLOCK_ASSERT(sc);
2785
2786         ATH_PCU_LOCK(sc);
2787         ath_txrx_stop_locked(sc);
2788         ATH_PCU_UNLOCK(sc);
2789 }
2790 #endif
2791
2792 static void
2793 ath_txrx_start(struct ath_softc *sc)
2794 {
2795
2796         taskqueue_unblock(sc->sc_tq);
2797 }
2798
2799 /*
2800  * Grab the reset lock, and wait around until no one else
2801  * is trying to do anything with it.
2802  *
2803  * This is totally horrible but we can't hold this lock for
2804  * long enough to do TX/RX or we end up with net80211/ip stack
2805  * LORs and eventual deadlock.
2806  *
2807  * "dowait" signals whether to spin, waiting for the reset
2808  * lock count to reach 0. This should (for now) only be used
2809  * during the reset path, as the rest of the code may not
2810  * be locking-reentrant enough to behave correctly.
2811  *
2812  * Another, cleaner way should be found to serialise all of
2813  * these operations.
2814  */
2815 #define MAX_RESET_ITERATIONS    25
2816 static int
2817 ath_reset_grablock(struct ath_softc *sc, int dowait)
2818 {
2819         int w = 0;
2820         int i = MAX_RESET_ITERATIONS;
2821
2822         ATH_PCU_LOCK_ASSERT(sc);
2823         do {
2824                 if (sc->sc_inreset_cnt == 0) {
2825                         w = 1;
2826                         break;
2827                 }
2828                 if (dowait == 0) {
2829                         w = 0;
2830                         break;
2831                 }
2832                 ATH_PCU_UNLOCK(sc);
2833                 /*
2834                  * 1 tick is likely not enough time for long calibrations
2835                  * to complete.  So we should wait quite a while.
2836                  */
2837 #if defined(__DragonFly__)
2838                 tsleep(&sc->sc_inreset_cnt, 0,
2839                        "ath_reset_grablock", (hz + 99) / 100);
2840 #else
2841                 pause("ath_reset_grablock", msecs_to_ticks(100));
2842 #endif
2843                 i--;
2844                 ATH_PCU_LOCK(sc);
2845         } while (i > 0);
2846
2847         /*
2848          * We always increment the refcounter, regardless
2849          * of whether we succeeded to get it in an exclusive
2850          * way.
2851          */
2852         sc->sc_inreset_cnt++;
2853
2854         if (i <= 0)
2855                 device_printf(sc->sc_dev,
2856                     "%s: didn't finish after %d iterations\n",
2857                     __func__, MAX_RESET_ITERATIONS);
2858
2859         if (w == 0)
2860                 device_printf(sc->sc_dev,
2861                     "%s: warning, recursive reset path!\n",
2862                     __func__);
2863
2864         return w;
2865 }
2866 #undef MAX_RESET_ITERATIONS
2867
2868 /*
2869  * Reset the hardware w/o losing operational state.  This is
2870  * basically a more efficient way of doing ath_stop, ath_init,
2871  * followed by state transitions to the current 802.11
2872  * operational state.  Used to recover from various errors and
2873  * to reset or reload hardware state.
2874  */
2875 int
2876 ath_reset(struct ath_softc *sc, ATH_RESET_TYPE reset_type)
2877 {
2878         struct ieee80211com *ic = &sc->sc_ic;
2879         struct ath_hal *ah = sc->sc_ah;
2880         HAL_STATUS status;
2881         int i;
2882
2883         DPRINTF(sc, ATH_DEBUG_RESET, "%s: called\n", __func__);
2884
2885         /* Ensure ATH_LOCK isn't held; ath_rx_proc can't be locked */
2886         ATH_PCU_UNLOCK_ASSERT(sc);
2887         ATH_UNLOCK_ASSERT(sc);
2888
2889         /* Try to (stop any further TX/RX from occurring */
2890         taskqueue_block(sc->sc_tq);
2891
2892         /*
2893          * Wake the hardware up.
2894          */
2895         ATH_LOCK(sc);
2896         ath_power_set_power_state(sc, HAL_PM_AWAKE);
2897         ATH_UNLOCK(sc);
2898
2899         ATH_PCU_LOCK(sc);
2900
2901         /*
2902          * Grab the reset lock before TX/RX is stopped.
2903          *
2904          * This is needed to ensure that when the TX/RX actually does finish,
2905          * no further TX/RX/reset runs in parallel with this.
2906          */
2907         if (ath_reset_grablock(sc, 1) == 0) {
2908                 device_printf(sc->sc_dev, "%s: concurrent reset! Danger!\n",
2909                     __func__);
2910         }
2911
2912         /* disable interrupts */
2913         ath_hal_intrset(ah, 0);
2914
2915         /*
2916          * Now, ensure that any in progress TX/RX completes before we
2917          * continue.
2918          */
2919         ath_txrx_stop_locked(sc);
2920
2921         ATH_PCU_UNLOCK(sc);
2922
2923         /*
2924          * Regardless of whether we're doing a no-loss flush or
2925          * not, stop the PCU and handle what's in the RX queue.
2926          * That way frames aren't dropped which shouldn't be.
2927          */
2928         ath_stoprecv(sc, (reset_type != ATH_RESET_NOLOSS));
2929         ath_rx_flush(sc);
2930
2931         /*
2932          * Should now wait for pending TX/RX to complete
2933          * and block future ones from occurring. This needs to be
2934          * done before the TX queue is drained.
2935          */
2936         ath_draintxq(sc, reset_type);   /* stop xmit side */
2937
2938         ath_settkipmic(sc);             /* configure TKIP MIC handling */
2939         /* NB: indicate channel change so we do a full reset */
2940         ath_update_chainmasks(sc, ic->ic_curchan);
2941         ath_hal_setchainmasks(sc->sc_ah, sc->sc_cur_txchainmask,
2942             sc->sc_cur_rxchainmask);
2943         if (!ath_hal_reset(ah, sc->sc_opmode, ic->ic_curchan, AH_TRUE,
2944             HAL_RESET_NORMAL, &status))
2945                 device_printf(sc->sc_dev,
2946                          "%s: unable to reset hardware; hal status %u\n",
2947                         __func__, status);
2948         sc->sc_diversity = ath_hal_getdiversity(ah);
2949
2950         ATH_RX_LOCK(sc);
2951         sc->sc_rx_stopped = 1;
2952         sc->sc_rx_resetted = 1;
2953         ATH_RX_UNLOCK(sc);
2954
2955         /* Let DFS at it in case it's a DFS channel */
2956         ath_dfs_radar_enable(sc, ic->ic_curchan);
2957
2958         /* Let spectral at in case spectral is enabled */
2959         ath_spectral_enable(sc, ic->ic_curchan);
2960
2961         /*
2962          * Let bluetooth coexistence at in case it's needed for this channel
2963          */
2964         ath_btcoex_enable(sc, ic->ic_curchan);
2965
2966         /*
2967          * If we're doing TDMA, enforce the TXOP limitation for chips that
2968          * support it.
2969          */
2970         if (sc->sc_hasenforcetxop && sc->sc_tdma)
2971                 ath_hal_setenforcetxop(sc->sc_ah, 1);
2972         else
2973                 ath_hal_setenforcetxop(sc->sc_ah, 0);
2974
2975         if (ath_startrecv(sc) != 0)     /* restart recv */
2976                 device_printf(sc->sc_dev,
2977                          "%s: unable to start recv logic\n", __func__);
2978         /*
2979          * We may be doing a reset in response to an ioctl
2980          * that changes the channel so update any state that
2981          * might change as a result.
2982          */
2983         ath_chan_change(sc, ic->ic_curchan);
2984         if (sc->sc_beacons) {           /* restart beacons */
2985 #ifdef IEEE80211_SUPPORT_TDMA
2986                 if (sc->sc_tdma)
2987                         ath_tdma_config(sc, NULL);
2988                 else
2989 #endif
2990                         ath_beacon_config(sc, NULL);
2991         }
2992
2993         /*
2994          * Release the reset lock and re-enable interrupts here.
2995          * If an interrupt was being processed in ath_intr(),
2996          * it would disable interrupts at this point. So we have
2997          * to atomically enable interrupts and decrement the
2998          * reset counter - this way ath_intr() doesn't end up
2999          * disabling interrupts without a corresponding enable
3000          * in the rest or channel change path.
3001          *
3002          * Grab the TX reference in case we need to transmit.
3003          * That way a parallel transmit doesn't.
3004          */
3005         ATH_PCU_LOCK(sc);
3006         sc->sc_inreset_cnt--;
3007         sc->sc_txstart_cnt++;
3008         /* XXX only do this if sc_inreset_cnt == 0? */
3009         ath_hal_intrset(ah, sc->sc_imask);
3010         ATH_PCU_UNLOCK(sc);
3011
3012         /*
3013          * TX and RX can be started here. If it were started with
3014          * sc_inreset_cnt > 0, the TX and RX path would abort.
3015          * Thus if this is a nested call through the reset or
3016          * channel change code, TX completion will occur but
3017          * RX completion and ath_start / ath_tx_start will not
3018          * run.
3019          */
3020
3021         /* Restart TX/RX as needed */
3022         ath_txrx_start(sc);
3023
3024         /* XXX TODO: we need to hold the tx refcount here! */
3025
3026         /* Restart TX completion and pending TX */
3027         if (reset_type == ATH_RESET_NOLOSS) {
3028                 for (i = 0; i < HAL_NUM_TX_QUEUES; i++) {
3029                         if (ATH_TXQ_SETUP(sc, i)) {
3030                                 ATH_TXQ_LOCK(&sc->sc_txq[i]);
3031                                 ath_txq_restart_dma(sc, &sc->sc_txq[i]);
3032                                 ATH_TXQ_UNLOCK(&sc->sc_txq[i]);
3033
3034                                 ATH_TX_LOCK(sc);
3035                                 ath_txq_sched(sc, &sc->sc_txq[i]);
3036                                 ATH_TX_UNLOCK(sc);
3037                         }
3038                 }
3039         }
3040
3041         ATH_LOCK(sc);
3042         ath_power_restore_power_state(sc);
3043         ATH_UNLOCK(sc);
3044
3045         ATH_PCU_LOCK(sc);
3046         sc->sc_txstart_cnt--;
3047         ATH_PCU_UNLOCK(sc);
3048
3049         /* Handle any frames in the TX queue */
3050         /*
3051          * XXX should this be done by the caller, rather than
3052          * ath_reset() ?
3053          */
3054         ath_tx_kick(sc);                /* restart xmit */
3055         return 0;
3056 }
3057
3058 static int
3059 ath_reset_vap(struct ieee80211vap *vap, u_long cmd)
3060 {
3061         struct ieee80211com *ic = vap->iv_ic;
3062         struct ath_softc *sc = ic->ic_softc;
3063         struct ath_hal *ah = sc->sc_ah;
3064
3065         switch (cmd) {
3066         case IEEE80211_IOC_TXPOWER:
3067                 /*
3068                  * If per-packet TPC is enabled, then we have nothing
3069                  * to do; otherwise we need to force the global limit.
3070                  * All this can happen directly; no need to reset.
3071                  */
3072                 if (!ath_hal_gettpc(ah))
3073                         ath_hal_settxpowlimit(ah, ic->ic_txpowlimit);
3074                 return 0;
3075         }
3076         /* XXX? Full or NOLOSS? */
3077         return ath_reset(sc, ATH_RESET_FULL);
3078 }
3079
3080 struct ath_buf *
3081 _ath_getbuf_locked(struct ath_softc *sc, ath_buf_type_t btype)
3082 {
3083         struct ath_buf *bf;
3084
3085         ATH_TXBUF_LOCK_ASSERT(sc);
3086
3087         if (btype == ATH_BUFTYPE_MGMT)
3088                 bf = TAILQ_FIRST(&sc->sc_txbuf_mgmt);
3089         else
3090                 bf = TAILQ_FIRST(&sc->sc_txbuf);
3091
3092         if (bf == NULL) {
3093                 sc->sc_stats.ast_tx_getnobuf++;
3094         } else {
3095                 if (bf->bf_flags & ATH_BUF_BUSY) {
3096                         sc->sc_stats.ast_tx_getbusybuf++;
3097                         bf = NULL;
3098                 }
3099         }
3100
3101         if (bf != NULL && (bf->bf_flags & ATH_BUF_BUSY) == 0) {
3102                 if (btype == ATH_BUFTYPE_MGMT)
3103                         TAILQ_REMOVE(&sc->sc_txbuf_mgmt, bf, bf_list);
3104                 else {
3105                         TAILQ_REMOVE(&sc->sc_txbuf, bf, bf_list);
3106                         sc->sc_txbuf_cnt--;
3107
3108                         /*
3109                          * This shuldn't happen; however just to be
3110                          * safe print a warning and fudge the txbuf
3111                          * count.
3112                          */
3113                         if (sc->sc_txbuf_cnt < 0) {
3114                                 device_printf(sc->sc_dev,
3115                                     "%s: sc_txbuf_cnt < 0?\n",
3116                                     __func__);
3117                                 sc->sc_txbuf_cnt = 0;
3118                         }
3119                 }
3120         } else
3121                 bf = NULL;
3122
3123         if (bf == NULL) {
3124                 /* XXX should check which list, mgmt or otherwise */
3125                 DPRINTF(sc, ATH_DEBUG_XMIT, "%s: %s\n", __func__,
3126                     TAILQ_FIRST(&sc->sc_txbuf) == NULL ?
3127                         "out of xmit buffers" : "xmit buffer busy");
3128                 return NULL;
3129         }
3130
3131         /* XXX TODO: should do this at buffer list initialisation */
3132         /* XXX (then, ensure the buffer has the right flag set) */
3133         bf->bf_flags = 0;
3134         if (btype == ATH_BUFTYPE_MGMT)
3135                 bf->bf_flags |= ATH_BUF_MGMT;
3136         else
3137                 bf->bf_flags &= (~ATH_BUF_MGMT);
3138
3139         /* Valid bf here; clear some basic fields */
3140         bf->bf_next = NULL;     /* XXX just to be sure */
3141         bf->bf_last = NULL;     /* XXX again, just to be sure */
3142         bf->bf_comp = NULL;     /* XXX again, just to be sure */
3143         bzero(&bf->bf_state, sizeof(bf->bf_state));
3144
3145         /*
3146          * Track the descriptor ID only if doing EDMA
3147          */
3148         if (sc->sc_isedma) {
3149                 bf->bf_descid = sc->sc_txbuf_descid;
3150                 sc->sc_txbuf_descid++;
3151         }
3152
3153         return bf;
3154 }
3155
3156 /*
3157  * When retrying a software frame, buffers marked ATH_BUF_BUSY
3158  * can't be thrown back on the queue as they could still be
3159  * in use by the hardware.
3160  *
3161  * This duplicates the buffer, or returns NULL.
3162  *
3163  * The descriptor is also copied but the link pointers and
3164  * the DMA segments aren't copied; this frame should thus
3165  * be again passed through the descriptor setup/chain routines
3166  * so the link is correct.
3167  *
3168  * The caller must free the buffer using ath_freebuf().
3169  */
3170 struct ath_buf *
3171 ath_buf_clone(struct ath_softc *sc, struct ath_buf *bf)
3172 {
3173         struct ath_buf *tbf;
3174
3175         tbf = ath_getbuf(sc,
3176             (bf->bf_flags & ATH_BUF_MGMT) ?
3177              ATH_BUFTYPE_MGMT : ATH_BUFTYPE_NORMAL);
3178         if (tbf == NULL)
3179                 return NULL;    /* XXX failure? Why? */
3180
3181         /* Copy basics */
3182         tbf->bf_next = NULL;
3183         tbf->bf_nseg = bf->bf_nseg;
3184         tbf->bf_flags = bf->bf_flags & ATH_BUF_FLAGS_CLONE;
3185         tbf->bf_status = bf->bf_status;
3186         tbf->bf_m = bf->bf_m;
3187         tbf->bf_node = bf->bf_node;
3188         KASSERT((bf->bf_node != NULL), ("%s: bf_node=NULL!", __func__));
3189         /* will be setup by the chain/setup function */
3190         tbf->bf_lastds = NULL;
3191         /* for now, last == self */
3192         tbf->bf_last = tbf;
3193         tbf->bf_comp = bf->bf_comp;
3194
3195         /* NOTE: DMA segments will be setup by the setup/chain functions */
3196
3197         /* The caller has to re-init the descriptor + links */
3198
3199         /*
3200          * Free the DMA mapping here, before we NULL the mbuf.
3201          * We must only call bus_dmamap_unload() once per mbuf chain
3202          * or behaviour is undefined.
3203          */
3204         if (bf->bf_m != NULL) {
3205                 /*
3206                  * XXX is this POSTWRITE call required?
3207                  */
3208                 bus_dmamap_sync(sc->sc_dmat, bf->bf_dmamap,
3209                     BUS_DMASYNC_POSTWRITE);
3210                 bus_dmamap_unload(sc->sc_dmat, bf->bf_dmamap);
3211         }
3212
3213         bf->bf_m = NULL;
3214         bf->bf_node = NULL;
3215
3216         /* Copy state */
3217         memcpy(&tbf->bf_state, &bf->bf_state, sizeof(bf->bf_state));
3218
3219         return tbf;
3220 }
3221
3222 struct ath_buf *
3223 ath_getbuf(struct ath_softc *sc, ath_buf_type_t btype)
3224 {
3225         struct ath_buf *bf;
3226
3227         ATH_TXBUF_LOCK(sc);
3228         bf = _ath_getbuf_locked(sc, btype);
3229         /*
3230          * If a mgmt buffer was requested but we're out of those,
3231          * try requesting a normal one.
3232          */
3233         if (bf == NULL && btype == ATH_BUFTYPE_MGMT)
3234                 bf = _ath_getbuf_locked(sc, ATH_BUFTYPE_NORMAL);
3235         ATH_TXBUF_UNLOCK(sc);
3236         if (bf == NULL) {
3237                 DPRINTF(sc, ATH_DEBUG_XMIT, "%s: stop queue\n", __func__);
3238                 sc->sc_stats.ast_tx_qstop++;
3239         }
3240         return bf;
3241 }
3242
3243 /*
3244  * Transmit a single frame.
3245  *
3246  * net80211 will free the node reference if the transmit
3247  * fails, so don't free the node reference here.
3248  */
3249 static int
3250 ath_transmit(struct ieee80211com *ic, struct mbuf *m)
3251 {
3252         struct ath_softc *sc = ic->ic_softc;
3253         struct ieee80211_node *ni;
3254         struct mbuf *next;
3255         struct ath_buf *bf;
3256         ath_bufhead frags;
3257         int retval = 0;
3258
3259         /*
3260          * Tell the reset path that we're currently transmitting.
3261          */
3262         ATH_PCU_LOCK(sc);
3263         if (sc->sc_inreset_cnt > 0) {
3264                 DPRINTF(sc, ATH_DEBUG_XMIT,
3265                     "%s: sc_inreset_cnt > 0; bailing\n", __func__);
3266                 ATH_PCU_UNLOCK(sc);
3267                 sc->sc_stats.ast_tx_qstop++;
3268                 ATH_KTR(sc, ATH_KTR_TX, 0, "ath_start_task: OACTIVE, finish");
3269                 /* mbuf left intact on error */
3270                 return (ENOBUFS);       /* XXX should be EINVAL or? */
3271         }
3272         sc->sc_txstart_cnt++;
3273         ATH_PCU_UNLOCK(sc);
3274
3275         /* Wake the hardware up already */
3276         ATH_LOCK(sc);
3277         ath_power_set_power_state(sc, HAL_PM_AWAKE);
3278         ATH_UNLOCK(sc);
3279
3280         ATH_KTR(sc, ATH_KTR_TX, 0, "ath_transmit: start");
3281         /*
3282          * Grab the TX lock - it's ok to do this here; we haven't
3283          * yet started transmitting.
3284          */
3285         ATH_TX_LOCK(sc);
3286
3287         /*
3288          * Node reference, if there's one.
3289          */
3290         ni = (struct ieee80211_node *) m->m_pkthdr.rcvif;
3291
3292         /*
3293          * Enforce how deep a node queue can get.
3294          *
3295          * XXX it would be nicer if we kept an mbuf queue per
3296          * node and only whacked them into ath_bufs when we
3297          * are ready to schedule some traffic from them.
3298          * .. that may come later.
3299          *
3300          * XXX we should also track the per-node hardware queue
3301          * depth so it is easy to limit the _SUM_ of the swq and
3302          * hwq frames.  Since we only schedule two HWQ frames
3303          * at a time, this should be OK for now.
3304          */
3305         if ((!(m->m_flags & M_EAPOL)) &&
3306             (ATH_NODE(ni)->an_swq_depth > sc->sc_txq_node_maxdepth)) {
3307                 sc->sc_stats.ast_tx_nodeq_overflow++;
3308                 retval = ENOBUFS;
3309                 goto finish;
3310         }
3311
3312         /*
3313          * Check how many TX buffers are available.
3314          *
3315          * If this is for non-EAPOL traffic, just leave some
3316          * space free in order for buffer cloning and raw
3317          * frame transmission to occur.
3318          *
3319          * If it's for EAPOL traffic, ignore this for now.
3320          * Management traffic will be sent via the raw transmit
3321          * method which bypasses this check.
3322          *
3323          * This is needed to ensure that EAPOL frames during
3324          * (re) keying have a chance to go out.
3325          *
3326          * See kern/138379 for more information.
3327          */
3328         if ((!(m->m_flags & M_EAPOL)) &&
3329             (sc->sc_txbuf_cnt <= sc->sc_txq_data_minfree)) {
3330                 sc->sc_stats.ast_tx_nobuf++;
3331                 retval = ENOBUFS;
3332                 goto finish;
3333         }
3334
3335         /*
3336          * Grab a TX buffer and associated resources.
3337          *
3338          * If it's an EAPOL frame, allocate a MGMT ath_buf.
3339          * That way even with temporary buffer exhaustion due to
3340          * the data path doesn't leave us without the ability
3341          * to transmit management frames.
3342          *
3343          * Otherwise allocate a normal buffer.
3344          */
3345         if (m->m_flags & M_EAPOL)
3346                 bf = ath_getbuf(sc, ATH_BUFTYPE_MGMT);
3347         else
3348                 bf = ath_getbuf(sc, ATH_BUFTYPE_NORMAL);
3349
3350         if (bf == NULL) {
3351                 /*
3352                  * If we failed to allocate a buffer, fail.
3353                  *
3354                  * We shouldn't fail normally, due to the check
3355                  * above.
3356                  */
3357                 sc->sc_stats.ast_tx_nobuf++;
3358                 retval = ENOBUFS;
3359                 goto finish;
3360         }
3361
3362         /*
3363          * At this point we have a buffer; so we need to free it
3364          * if we hit any error conditions.
3365          */
3366
3367         /*
3368          * Check for fragmentation.  If this frame
3369          * has been broken up verify we have enough
3370          * buffers to send all the fragments so all
3371          * go out or none...
3372          */
3373         TAILQ_INIT(&frags);
3374         if ((m->m_flags & M_FRAG) &&
3375             !ath_txfrag_setup(sc, &frags, m, ni)) {
3376                 DPRINTF(sc, ATH_DEBUG_XMIT,
3377                     "%s: out of txfrag buffers\n", __func__);
3378                 sc->sc_stats.ast_tx_nofrag++;
3379                 if_inc_counter(ni->ni_vap->iv_ifp, IFCOUNTER_OERRORS, 1);
3380                 /*
3381                  * XXXGL: is mbuf valid after ath_txfrag_setup? If yes,
3382                  * we shouldn't free it but return back.
3383                  */
3384                 ieee80211_free_mbuf(m);
3385                 m = NULL;
3386                 goto bad;
3387         }
3388
3389         /*
3390          * At this point if we have any TX fragments, then we will
3391          * have bumped the node reference once for each of those.
3392          */
3393
3394         /*
3395          * XXX Is there anything actually _enforcing_ that the
3396          * fragments are being transmitted in one hit, rather than
3397          * being interleaved with other transmissions on that
3398          * hardware queue?
3399          *
3400          * The ATH TX output lock is the only thing serialising this
3401          * right now.
3402          */
3403
3404         /*
3405          * Calculate the "next fragment" length field in ath_buf
3406          * in order to let the transmit path know enough about
3407          * what to next write to the hardware.
3408          */
3409         if (m->m_flags & M_FRAG) {
3410                 struct ath_buf *fbf = bf;
3411                 struct ath_buf *n_fbf = NULL;
3412                 struct mbuf *fm = m->m_nextpkt;
3413
3414                 /*
3415                  * We need to walk the list of fragments and set
3416                  * the next size to the following buffer.
3417                  * However, the first buffer isn't in the frag
3418                  * list, so we have to do some gymnastics here.
3419                  */
3420                 TAILQ_FOREACH(n_fbf, &frags, bf_list) {
3421                         fbf->bf_nextfraglen = fm->m_pkthdr.len;
3422                         fbf = n_fbf;
3423                         fm = fm->m_nextpkt;
3424                 }
3425         }
3426
3427 nextfrag:
3428         /*
3429          * Pass the frame to the h/w for transmission.
3430          * Fragmented frames have each frag chained together
3431          * with m_nextpkt.  We know there are sufficient ath_buf's
3432          * to send all the frags because of work done by
3433          * ath_txfrag_setup.  We leave m_nextpkt set while
3434          * calling ath_tx_start so it can use it to extend the
3435          * the tx duration to cover the subsequent frag and
3436          * so it can reclaim all the mbufs in case of an error;
3437          * ath_tx_start clears m_nextpkt once it commits to
3438          * handing the frame to the hardware.
3439          *
3440          * Note: if this fails, then the mbufs are freed but
3441          * not the node reference.
3442          *
3443          * So, we now have to free the node reference ourselves here
3444          * and return OK up to the stack.
3445          */
3446         next = m->m_nextpkt;
3447         if (ath_tx_start(sc, ni, bf, m)) {
3448 bad:
3449                 if_inc_counter(ni->ni_vap->iv_ifp, IFCOUNTER_OERRORS, 1);
3450 reclaim:
3451                 bf->bf_m = NULL;
3452                 bf->bf_node = NULL;
3453                 ATH_TXBUF_LOCK(sc);
3454                 ath_returnbuf_head(sc, bf);
3455                 /*
3456                  * Free the rest of the node references and
3457                  * buffers for the fragment list.
3458                  */
3459                 ath_txfrag_cleanup(sc, &frags, ni);
3460                 ATH_TXBUF_UNLOCK(sc);
3461
3462                 /*
3463                  * XXX: And free the node/return OK; ath_tx_start() may have
3464                  *      modified the buffer.  We currently have no way to
3465                  *      signify that the mbuf was freed but there was an error.
3466                  */
3467                 ieee80211_free_node(ni);
3468                 retval = 0;
3469                 goto finish;
3470         }
3471
3472         /*
3473          * Check here if the node is in power save state.
3474          */
3475         ath_tx_update_tim(sc, ni, 1);
3476
3477         if (next != NULL) {
3478                 /*
3479                  * Beware of state changing between frags.
3480                  * XXX check sta power-save state?
3481                  */
3482                 if (ni->ni_vap->iv_state != IEEE80211_S_RUN) {
3483                         DPRINTF(sc, ATH_DEBUG_XMIT,
3484                             "%s: flush fragmented packet, state %s\n",
3485                             __func__,
3486                             ieee80211_state_name[ni->ni_vap->iv_state]);
3487                         /* XXX dmamap */
3488                         ieee80211_free_mbuf(next);
3489                         goto reclaim;
3490                 }
3491                 m = next;
3492                 bf = TAILQ_FIRST(&frags);
3493                 KASSERT(bf != NULL, ("no buf for txfrag"));
3494                 TAILQ_REMOVE(&frags, bf, bf_list);
3495                 goto nextfrag;
3496         }
3497
3498         /*
3499          * Bump watchdog timer.
3500          */
3501         sc->sc_wd_timer = 5;
3502
3503 finish:
3504         ATH_TX_UNLOCK(sc);
3505
3506         /*
3507          * Finished transmitting!
3508          */
3509         ATH_PCU_LOCK(sc);
3510         sc->sc_txstart_cnt--;
3511         ATH_PCU_UNLOCK(sc);
3512
3513         /* Sleep the hardware if required */
3514         ATH_LOCK(sc);
3515         ath_power_restore_power_state(sc);
3516         ATH_UNLOCK(sc);
3517
3518         ATH_KTR(sc, ATH_KTR_TX, 0, "ath_transmit: finished");
3519         
3520         return (retval);
3521 }
3522
3523 static int
3524 ath_media_change(struct ifnet *ifp)
3525 {
3526         int error = ieee80211_media_change(ifp);
3527         /* NB: only the fixed rate can change and that doesn't need a reset */
3528         return (error == ENETRESET ? 0 : error);
3529 }
3530
3531 /*
3532  * Block/unblock tx+rx processing while a key change is done.
3533  * We assume the caller serializes key management operations
3534  * so we only need to worry about synchronization with other
3535  * uses that originate in the driver.
3536  */
3537 static void
3538 ath_key_update_begin(struct ieee80211vap *vap)
3539 {
3540         struct ath_softc *sc = vap->iv_ic->ic_softc;
3541
3542         DPRINTF(sc, ATH_DEBUG_KEYCACHE, "%s:\n", __func__);
3543         taskqueue_block(sc->sc_tq);
3544 }
3545
3546 static void
3547 ath_key_update_end(struct ieee80211vap *vap)
3548 {
3549         struct ath_softc *sc = vap->iv_ic->ic_softc;
3550
3551         DPRINTF(sc, ATH_DEBUG_KEYCACHE, "%s:\n", __func__);
3552         taskqueue_unblock(sc->sc_tq);
3553 }
3554
3555 static void
3556 ath_update_promisc(struct ieee80211com *ic)
3557 {
3558         struct ath_softc *sc = ic->ic_softc;
3559         u_int32_t rfilt;
3560
3561         /* configure rx filter */
3562         ATH_LOCK(sc);
3563         ath_power_set_power_state(sc, HAL_PM_AWAKE);
3564         rfilt = ath_calcrxfilter(sc);
3565         ath_hal_setrxfilter(sc->sc_ah, rfilt);
3566         ath_power_restore_power_state(sc);
3567         ATH_UNLOCK(sc);
3568
3569         DPRINTF(sc, ATH_DEBUG_MODE, "%s: RX filter 0x%x\n", __func__, rfilt);
3570 }
3571
3572 /*
3573  * Driver-internal mcast update call.
3574  *
3575  * Assumes the hardware is already awake.
3576  */
3577 static void
3578 ath_update_mcast_hw(struct ath_softc *sc)
3579 {
3580         struct ieee80211com *ic = &sc->sc_ic;
3581         u_int32_t mfilt[2];
3582
3583         /* calculate and install multicast filter */
3584         if (ic->ic_allmulti == 0) {
3585                 struct ieee80211vap *vap;
3586                 struct ifnet *ifp;
3587                 struct ifmultiaddr *ifma;
3588
3589                 /*
3590                  * Merge multicast addresses to form the hardware filter.
3591                  */
3592                 mfilt[0] = mfilt[1] = 0;
3593                 TAILQ_FOREACH(vap, &ic->ic_vaps, iv_next) {
3594                         ifp = vap->iv_ifp;
3595 #if defined(__DragonFly__)
3596                         /* nothing */
3597 #else
3598                         if_maddr_rlock(ifp);
3599 #endif
3600                         TAILQ_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
3601                                 caddr_t dl;
3602                                 u_int32_t val;
3603                                 u_int8_t pos;
3604
3605                                 /* calculate XOR of eight 6bit values */
3606                                 dl = LLADDR((struct sockaddr_dl *)
3607                                                 ifma->ifma_addr);
3608                                 val = le32dec(dl + 0);
3609                                 pos = (val >> 18) ^ (val >> 12) ^ (val >> 6) ^
3610                                         val;
3611                                 val = le32dec(dl + 3);
3612                                 pos ^= (val >> 18) ^ (val >> 12) ^ (val >> 6) ^
3613                                         val;
3614                                 pos &= 0x3f;
3615                                 mfilt[pos / 32] |= (1 << (pos % 32));
3616                         }
3617 #if defined(__DragonFly__)
3618                         /* nothing */
3619 #else
3620                         if_maddr_runlock(ifp);
3621 #endif
3622                 }
3623         } else
3624                 mfilt[0] = mfilt[1] = ~0;
3625
3626         ath_hal_setmcastfilter(sc->sc_ah, mfilt[0], mfilt[1]);
3627
3628         DPRINTF(sc, ATH_DEBUG_MODE, "%s: MC filter %08x:%08x\n",
3629                 __func__, mfilt[0], mfilt[1]);
3630 }
3631
3632 /*
3633  * Called from the net80211 layer - force the hardware
3634  * awake before operating.
3635  */
3636 static void
3637 ath_update_mcast(struct ieee80211com *ic)
3638 {
3639         struct ath_softc *sc = ic->ic_softc;
3640
3641         ATH_LOCK(sc);
3642         ath_power_set_power_state(sc, HAL_PM_AWAKE);
3643         ATH_UNLOCK(sc);
3644
3645         ath_update_mcast_hw(sc);
3646
3647         ATH_LOCK(sc);
3648         ath_power_restore_power_state(sc);
3649         ATH_UNLOCK(sc);
3650 }
3651
3652 void
3653 ath_mode_init(struct ath_softc *sc)
3654 {
3655         struct ieee80211com *ic = &sc->sc_ic;
3656         struct ath_hal *ah = sc->sc_ah;
3657         u_int32_t rfilt;
3658
3659         /* configure rx filter */
3660         rfilt = ath_calcrxfilter(sc);
3661         ath_hal_setrxfilter(ah, rfilt);
3662
3663         /* configure operational mode */
3664         ath_hal_setopmode(ah);
3665
3666         /* handle any link-level address change */
3667         ath_hal_setmac(ah, ic->ic_macaddr);
3668
3669         /* calculate and install multicast filter */
3670         ath_update_mcast_hw(sc);
3671 }
3672
3673 /*
3674  * Set the slot time based on the current setting.
3675  */
3676 void
3677 ath_setslottime(struct ath_softc *sc)
3678 {
3679         struct ieee80211com *ic = &sc->sc_ic;
3680         struct ath_hal *ah = sc->sc_ah;
3681         u_int usec;
3682
3683         if (IEEE80211_IS_CHAN_HALF(ic->ic_curchan))
3684                 usec = 13;
3685         else if (IEEE80211_IS_CHAN_QUARTER(ic->ic_curchan))
3686                 usec = 21;
3687         else if (IEEE80211_IS_CHAN_ANYG(ic->ic_curchan)) {
3688                 /* honor short/long slot time only in 11g */
3689                 /* XXX shouldn't honor on pure g or turbo g channel */
3690                 if (ic->ic_flags & IEEE80211_F_SHSLOT)
3691                         usec = HAL_SLOT_TIME_9;
3692                 else
3693                         usec = HAL_SLOT_TIME_20;
3694         } else
3695                 usec = HAL_SLOT_TIME_9;
3696
3697         DPRINTF(sc, ATH_DEBUG_RESET,
3698             "%s: chan %u MHz flags 0x%x %s slot, %u usec\n",
3699             __func__, ic->ic_curchan->ic_freq, ic->ic_curchan->ic_flags,
3700             ic->ic_flags & IEEE80211_F_SHSLOT ? "short" : "long", usec);
3701
3702         /* Wake up the hardware first before updating the slot time */
3703         ATH_LOCK(sc);
3704         ath_power_set_power_state(sc, HAL_PM_AWAKE);
3705         ath_hal_setslottime(ah, usec);
3706         ath_power_restore_power_state(sc);
3707         sc->sc_updateslot = OK;
3708         ATH_UNLOCK(sc);
3709 }
3710
3711 /*
3712  * Callback from the 802.11 layer to update the
3713  * slot time based on the current setting.
3714  */
3715 static void
3716 ath_updateslot(struct ieee80211com *ic)
3717 {
3718         struct ath_softc *sc = ic->ic_softc;
3719
3720         /*
3721          * When not coordinating the BSS, change the hardware
3722          * immediately.  For other operation we defer the change
3723          * until beacon updates have propagated to the stations.
3724          *
3725          * XXX sc_updateslot isn't changed behind a lock?
3726          */
3727         if (ic->ic_opmode == IEEE80211_M_HOSTAP ||
3728             ic->ic_opmode == IEEE80211_M_MBSS)
3729                 sc->sc_updateslot = UPDATE;
3730         else
3731                 ath_setslottime(sc);
3732 }
3733
3734 /*
3735  * Append the contents of src to dst; both queues
3736  * are assumed to be locked.
3737  */
3738 void
3739 ath_txqmove(struct ath_txq *dst, struct ath_txq *src)
3740 {
3741
3742         ATH_TXQ_LOCK_ASSERT(src);
3743         ATH_TXQ_LOCK_ASSERT(dst);
3744
3745         TAILQ_CONCAT(&dst->axq_q, &src->axq_q, bf_list);
3746         dst->axq_link = src->axq_link;
3747         src->axq_link = NULL;
3748         dst->axq_depth += src->axq_depth;
3749         dst->axq_aggr_depth += src->axq_aggr_depth;
3750         src->axq_depth = 0;
3751         src->axq_aggr_depth = 0;
3752 }
3753
3754 /*
3755  * Reset the hardware, with no loss.
3756  *
3757  * This can't be used for a general case reset.
3758  */
3759 static void
3760 ath_reset_proc(void *arg, int pending)
3761 {
3762         struct ath_softc *sc = arg;
3763
3764 #if 0
3765         device_printf(sc->sc_dev, "%s: resetting\n", __func__);
3766 #endif
3767 #if defined(__DragonFly__)
3768         wlan_serialize_enter();
3769 #endif
3770         ath_reset(sc, ATH_RESET_NOLOSS);
3771 #if defined(__DragonFly__)
3772         wlan_serialize_exit();
3773 #endif
3774 }
3775
3776 /*
3777  * Reset the hardware after detecting beacons have stopped.
3778  */
3779 static void
3780 ath_bstuck_proc(void *arg, int pending)
3781 {
3782         struct ath_softc *sc = arg;
3783         uint32_t hangs = 0;
3784
3785 #if defined(__DragonFly__)
3786         wlan_serialize_enter();
3787 #endif
3788         if (ath_hal_gethangstate(sc->sc_ah, 0xff, &hangs) && hangs != 0)
3789                 device_printf(sc->sc_dev, "bb hang detected (0x%x)\n", hangs);
3790
3791 #ifdef  ATH_DEBUG_ALQ
3792         if (if_ath_alq_checkdebug(&sc->sc_alq, ATH_ALQ_STUCK_BEACON))
3793                 if_ath_alq_post(&sc->sc_alq, ATH_ALQ_STUCK_BEACON, 0, NULL);
3794 #endif
3795
3796         device_printf(sc->sc_dev, "stuck beacon; resetting (bmiss count %u)\n",
3797                 sc->sc_bmisscount);
3798         sc->sc_stats.ast_bstuck++;
3799         /*
3800          * This assumes that there's no simultaneous channel mode change
3801          */
3802         ath_reset(sc, ATH_RESET_NOLOSS);
3803 #if defined(__DragonFly__)
3804         wlan_serialize_exit();
3805 #endif
3806 }
3807
3808 static int
3809 ath_desc_alloc(struct ath_softc *sc)
3810 {
3811         int error;
3812
3813         error = ath_descdma_setup(sc, &sc->sc_txdma, &sc->sc_txbuf,
3814                     "tx", sc->sc_tx_desclen, ath_txbuf, ATH_MAX_SCATTER);
3815         if (error != 0) {
3816                 return error;
3817         }
3818         sc->sc_txbuf_cnt = ath_txbuf;
3819
3820         error = ath_descdma_setup(sc, &sc->sc_txdma_mgmt, &sc->sc_txbuf_mgmt,
3821                     "tx_mgmt", sc->sc_tx_desclen, ath_txbuf_mgmt,
3822                     ATH_TXDESC);
3823         if (error != 0) {
3824                 ath_descdma_cleanup(sc, &sc->sc_txdma, &sc->sc_txbuf);
3825                 return error;
3826         }
3827
3828         /*
3829          * XXX mark txbuf_mgmt frames with ATH_BUF_MGMT, so the
3830          * flag doesn't have to be set in ath_getbuf_locked().
3831          */
3832
3833         error = ath_descdma_setup(sc, &sc->sc_bdma, &sc->sc_bbuf,
3834                         "beacon", sc->sc_tx_desclen, ATH_BCBUF, 1);
3835         if (error != 0) {
3836                 ath_descdma_cleanup(sc, &sc->sc_txdma, &sc->sc_txbuf);
3837                 ath_descdma_cleanup(sc, &sc->sc_txdma_mgmt,
3838                     &sc->sc_txbuf_mgmt);
3839                 return error;
3840         }
3841         return 0;
3842 }
3843
3844 static void
3845 ath_desc_free(struct ath_softc *sc)
3846 {
3847
3848         if (sc->sc_bdma.dd_desc_len != 0)
3849                 ath_descdma_cleanup(sc, &sc->sc_bdma, &sc->sc_bbuf);
3850         if (sc->sc_txdma.dd_desc_len != 0)
3851                 ath_descdma_cleanup(sc, &sc->sc_txdma, &sc->sc_txbuf);
3852         if (sc->sc_txdma_mgmt.dd_desc_len != 0)
3853                 ath_descdma_cleanup(sc, &sc->sc_txdma_mgmt,
3854                     &sc->sc_txbuf_mgmt);
3855 }
3856
3857 static struct ieee80211_node *
3858 ath_node_alloc(struct ieee80211vap *vap, const uint8_t mac[IEEE80211_ADDR_LEN])
3859 {
3860         struct ieee80211com *ic = vap->iv_ic;
3861         struct ath_softc *sc = ic->ic_softc;
3862         const size_t space = sizeof(struct ath_node) + sc->sc_rc->arc_space;
3863         struct ath_node *an;
3864
3865         an = kmalloc(space, M_80211_NODE, M_INTWAIT | M_ZERO);
3866         if (an == NULL) {
3867                 /* XXX stat+msg */
3868                 return NULL;
3869         }
3870         ath_rate_node_init(sc, an);
3871
3872         /* Setup the mutex - there's no associd yet so set the name to NULL */
3873         ksnprintf(an->an_name, sizeof(an->an_name), "%s: node %p",
3874             device_get_nameunit(sc->sc_dev), an);
3875 #if defined(__DragonFly__)
3876         lockinit(&an->an_mtx, an->an_name, 0, 0);
3877 #else
3878         mtx_init(&an->an_mtx, an->an_name, NULL, MTX_DEF);
3879 #endif
3880
3881         /* XXX setup ath_tid */
3882         ath_tx_tid_init(sc, an);
3883
3884 #if defined(__DragonFly__)
3885         DPRINTF(sc, ATH_DEBUG_NODE, "%s: %s: an %p\n", __func__,
3886             ath_hal_ether_sprintf(mac), an);
3887 #else
3888         DPRINTF(sc, ATH_DEBUG_NODE, "%s: %6D: an %p\n", __func__, mac, ":", an);
3889 #endif
3890         return &an->an_node;
3891 }
3892
3893 static void
3894 ath_node_cleanup(struct ieee80211_node *ni)
3895 {
3896         struct ieee80211com *ic = ni->ni_ic;
3897         struct ath_softc *sc = ic->ic_softc;
3898
3899 #if defined(__DragonFly__)
3900         DPRINTF(sc, ATH_DEBUG_NODE, "%s: %s: an %p\n", __func__,
3901             ath_hal_ether_sprintf(ni->ni_macaddr), ATH_NODE(ni));
3902 #else
3903         DPRINTF(sc, ATH_DEBUG_NODE, "%s: %6D: an %p\n", __func__,
3904             ni->ni_macaddr, ":", ATH_NODE(ni));
3905 #endif
3906
3907         /* Cleanup ath_tid, free unused bufs, unlink bufs in TXQ */
3908         ath_tx_node_flush(sc, ATH_NODE(ni));
3909         ath_rate_node_cleanup(sc, ATH_NODE(ni));
3910         sc->sc_node_cleanup(ni);
3911 }
3912
3913 static void
3914 ath_node_free(struct ieee80211_node *ni)
3915 {
3916         struct ieee80211com *ic = ni->ni_ic;
3917         struct ath_softc *sc = ic->ic_softc;
3918
3919 #if defined(__DragonFly__)
3920         DPRINTF(sc, ATH_DEBUG_NODE, "%s: %s: an %p\n", __func__,
3921             ath_hal_ether_sprintf(ni->ni_macaddr), ATH_NODE(ni));
3922 #else
3923         DPRINTF(sc, ATH_DEBUG_NODE, "%s: %6D: an %p\n", __func__,
3924             ni->ni_macaddr, ":", ATH_NODE(ni));
3925 #endif
3926 #if defined(__DragonFly__)
3927         lockuninit(&ATH_NODE(ni)->an_mtx);
3928 #else
3929         mtx_destroy(&ATH_NODE(ni)->an_mtx);
3930 #endif
3931         sc->sc_node_free(ni);
3932 }
3933
3934 static void
3935 ath_node_getsignal(const struct ieee80211_node *ni, int8_t *rssi, int8_t *noise)
3936 {
3937         struct ieee80211com *ic = ni->ni_ic;
3938         struct ath_softc *sc = ic->ic_softc;
3939         struct ath_hal *ah = sc->sc_ah;
3940
3941         *rssi = ic->ic_node_getrssi(ni);
3942         if (ni->ni_chan != IEEE80211_CHAN_ANYC)
3943                 *noise = ath_hal_getchannoise(ah, ni->ni_chan);
3944         else
3945                 *noise = -95;           /* nominally correct */
3946 }
3947
3948 /*
3949  * Set the default antenna.
3950  */
3951 void
3952 ath_setdefantenna(struct ath_softc *sc, u_int antenna)
3953 {
3954         struct ath_hal *ah = sc->sc_ah;
3955
3956         /* XXX block beacon interrupts */
3957         ath_hal_setdefantenna(ah, antenna);
3958         if (sc->sc_defant != antenna)
3959                 sc->sc_stats.ast_ant_defswitch++;
3960         sc->sc_defant = antenna;
3961         sc->sc_rxotherant = 0;
3962 }
3963
3964 static void
3965 ath_txq_init(struct ath_softc *sc, struct ath_txq *txq, int qnum)
3966 {
3967         txq->axq_qnum = qnum;
3968         txq->axq_ac = 0;
3969         txq->axq_depth = 0;
3970         txq->axq_aggr_depth = 0;
3971         txq->axq_intrcnt = 0;
3972         txq->axq_link = NULL;
3973         txq->axq_softc = sc;
3974         TAILQ_I