sys/dev/netif/emx/if_emx.c

   1 /*
   2  * Copyright (c) 2004 Joerg Sonnenberger <joerg@bec.de>.  All rights reserved.
   3  *
   4  * Copyright (c) 2001-2008, Intel Corporation
   5  * All rights reserved.
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions are met:
   9  *
  10  *  1. Redistributions of source code must retain the above copyright notice,
  11  *     this list of conditions and the following disclaimer.
  12  *
  13  *  2. Redistributions in binary form must reproduce the above copyright
  14  *     notice, this list of conditions and the following disclaimer in the
  15  *     documentation and/or other materials provided with the distribution.
  16  *
  17  *  3. Neither the name of the Intel Corporation nor the names of its
  18  *     contributors may be used to endorse or promote products derived from
  19  *     this software without specific prior written permission.
  20  *
  21  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  22  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  23  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  24  * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
  25  * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  26  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  27  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  28  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  29  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  30  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  31  * POSSIBILITY OF SUCH DAMAGE.
  32  *
  33  *
  34  * Copyright (c) 2005 The DragonFly Project.  All rights reserved.
  35  *
  36  * This code is derived from software contributed to The DragonFly Project
  37  * by Matthew Dillon <dillon@backplane.com>
  38  *
  39  * Redistribution and use in source and binary forms, with or without
  40  * modification, are permitted provided that the following conditions
  41  * are met:
  42  *
  43  * 1. Redistributions of source code must retain the above copyright
  44  *    notice, this list of conditions and the following disclaimer.
  45  * 2. Redistributions in binary form must reproduce the above copyright
  46  *    notice, this list of conditions and the following disclaimer in
  47  *    the documentation and/or other materials provided with the
  48  *    distribution.
  49  * 3. Neither the name of The DragonFly Project nor the names of its
  50  *    contributors may be used to endorse or promote products derived
  51  *    from this software without specific, prior written permission.
  52  *
  53  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  54  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  55  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS
  56  * FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE
  57  * COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,
  58  * INCIDENTAL, SPECIAL, EXEMPLARY OR CONSEQUENTIAL DAMAGES (INCLUDING,
  59  * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  60  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED
  61  * AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
  62  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT
  63  * OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  64  * SUCH DAMAGE.
  65  */
  66
  67 #include "opt_ifpoll.h"
  68 #include "opt_serializer.h"
  69 #include "opt_rss.h"
  70 #include "opt_emx.h"
  71
  72 #include <sys/param.h>
  73 #include <sys/bus.h>
  74 #include <sys/endian.h>
  75 #include <sys/interrupt.h>
  76 #include <sys/kernel.h>
  77 #include <sys/ktr.h>
  78 #include <sys/malloc.h>
  79 #include <sys/mbuf.h>
  80 #include <sys/proc.h>
  81 #include <sys/rman.h>
  82 #include <sys/serialize.h>
  83 #include <sys/serialize2.h>
  84 #include <sys/socket.h>
  85 #include <sys/sockio.h>
  86 #include <sys/sysctl.h>
  87 #include <sys/systm.h>
  88
  89 #include <net/bpf.h>
  90 #include <net/ethernet.h>
  91 #include <net/if.h>
  92 #include <net/if_arp.h>
  93 #include <net/if_dl.h>
  94 #include <net/if_media.h>
  95 #include <net/ifq_var.h>
  96 #include <net/toeplitz.h>
  97 #include <net/toeplitz2.h>
  98 #include <net/vlan/if_vlan_var.h>
  99 #include <net/vlan/if_vlan_ether.h>
 100 #include <net/if_poll.h>
 101
 102 #include <netinet/in_systm.h>
 103 #include <netinet/in.h>
 104 #include <netinet/ip.h>
 105 #include <netinet/tcp.h>
 106 #include <netinet/udp.h>
 107
 108 #include <bus/pci/pcivar.h>
 109 #include <bus/pci/pcireg.h>
 110
 111 #include <dev/netif/ig_hal/e1000_api.h>
 112 #include <dev/netif/ig_hal/e1000_82571.h>
 113 #include <dev/netif/emx/if_emx.h>
 114
 115 #ifdef EMX_RSS_DEBUG
 116 #define EMX_RSS_DPRINTF(sc, lvl, fmt, ...) \
 117 do { \
 118         if (sc->rss_debug >= lvl) \
 119                 if_printf(&sc->arpcom.ac_if, fmt, __VA_ARGS__); \
 120 } while (0)
 121 #else   /* !EMX_RSS_DEBUG */
 122 #define EMX_RSS_DPRINTF(sc, lvl, fmt, ...)      ((void)0)
 123 #endif  /* EMX_RSS_DEBUG */
 124
 125 #define EMX_NAME        "Intel(R) PRO/1000 "
 126
 127 #define EMX_DEVICE(id)  \
 128         { EMX_VENDOR_ID, E1000_DEV_ID_##id, EMX_NAME #id }
 129 #define EMX_DEVICE_NULL { 0, 0, NULL }
 130
 131 static const struct emx_device {
 132         uint16_t        vid;
 133         uint16_t        did;
 134         const char      *desc;
 135 } emx_devices[] = {
 136         EMX_DEVICE(82571EB_COPPER),
 137         EMX_DEVICE(82571EB_FIBER),
 138         EMX_DEVICE(82571EB_SERDES),
 139         EMX_DEVICE(82571EB_SERDES_DUAL),
 140         EMX_DEVICE(82571EB_SERDES_QUAD),
 141         EMX_DEVICE(82571EB_QUAD_COPPER),
 142         EMX_DEVICE(82571EB_QUAD_COPPER_BP),
 143         EMX_DEVICE(82571EB_QUAD_COPPER_LP),
 144         EMX_DEVICE(82571EB_QUAD_FIBER),
 145         EMX_DEVICE(82571PT_QUAD_COPPER),
 146
 147         EMX_DEVICE(82572EI_COPPER),
 148         EMX_DEVICE(82572EI_FIBER),
 149         EMX_DEVICE(82572EI_SERDES),
 150         EMX_DEVICE(82572EI),
 151
 152         EMX_DEVICE(82573E),
 153         EMX_DEVICE(82573E_IAMT),
 154         EMX_DEVICE(82573L),
 155
 156         EMX_DEVICE(80003ES2LAN_COPPER_SPT),
 157         EMX_DEVICE(80003ES2LAN_SERDES_SPT),
 158         EMX_DEVICE(80003ES2LAN_COPPER_DPT),
 159         EMX_DEVICE(80003ES2LAN_SERDES_DPT),
 160
 161         EMX_DEVICE(82574L),
 162
 163         /* required last entry */
 164         EMX_DEVICE_NULL
 165 };
 166
 167 static int      emx_probe(device_t);
 168 static int      emx_attach(device_t);
 169 static int      emx_detach(device_t);
 170 static int      emx_shutdown(device_t);
 171 static int      emx_suspend(device_t);
 172 static int      emx_resume(device_t);
 173
 174 static void     emx_init(void *);
 175 static void     emx_stop(struct emx_softc *);
 176 static int      emx_ioctl(struct ifnet *, u_long, caddr_t, struct ucred *);
 177 static void     emx_start(struct ifnet *);
 178 #ifdef IFPOLL_ENABLE
 179 static void     emx_qpoll(struct ifnet *, struct ifpoll_info *);
 180 #endif
 181 static void     emx_watchdog(struct ifnet *);
 182 static void     emx_media_status(struct ifnet *, struct ifmediareq *);
 183 static int      emx_media_change(struct ifnet *);
 184 static void     emx_timer(void *);
 185 static void     emx_serialize(struct ifnet *, enum ifnet_serialize);
 186 static void     emx_deserialize(struct ifnet *, enum ifnet_serialize);
 187 static int      emx_tryserialize(struct ifnet *, enum ifnet_serialize);
 188 #ifdef INVARIANTS
 189 static void     emx_serialize_assert(struct ifnet *, enum ifnet_serialize,
 190                     boolean_t);
 191 #endif
 192
 193 static void     emx_intr(void *);
 194 static void     emx_rxeof(struct emx_softc *, int, int);
 195 static void     emx_txeof(struct emx_softc *);
 196 static void     emx_tx_collect(struct emx_softc *);
 197 static void     emx_tx_purge(struct emx_softc *);
 198 static void     emx_enable_intr(struct emx_softc *);
 199 static void     emx_disable_intr(struct emx_softc *);
 200
 201 static int      emx_dma_alloc(struct emx_softc *);
 202 static void     emx_dma_free(struct emx_softc *);
 203 static void     emx_init_tx_ring(struct emx_softc *);
 204 static int      emx_init_rx_ring(struct emx_softc *, struct emx_rxdata *);
 205 static void     emx_free_rx_ring(struct emx_softc *, struct emx_rxdata *);
 206 static int      emx_create_tx_ring(struct emx_softc *);
 207 static int      emx_create_rx_ring(struct emx_softc *, struct emx_rxdata *);
 208 static void     emx_destroy_tx_ring(struct emx_softc *, int);
 209 static void     emx_destroy_rx_ring(struct emx_softc *,
 210                     struct emx_rxdata *, int);
 211 static int      emx_newbuf(struct emx_softc *, struct emx_rxdata *, int, int);
 212 static int      emx_encap(struct emx_softc *, struct mbuf **);
 213 static int      emx_txcsum_pullup(struct emx_softc *, struct mbuf **);
 214 static int      emx_txcsum(struct emx_softc *, struct mbuf *,
 215                     uint32_t *, uint32_t *);
 216
 217 static int      emx_is_valid_eaddr(const uint8_t *);
 218 static int      emx_hw_init(struct emx_softc *);
 219 static void     emx_setup_ifp(struct emx_softc *);
 220 static void     emx_init_tx_unit(struct emx_softc *);
 221 static void     emx_init_rx_unit(struct emx_softc *);
 222 static void     emx_update_stats(struct emx_softc *);
 223 static void     emx_set_promisc(struct emx_softc *);
 224 static void     emx_disable_promisc(struct emx_softc *);
 225 static void     emx_set_multi(struct emx_softc *);
 226 static void     emx_update_link_status(struct emx_softc *);
 227 static void     emx_smartspeed(struct emx_softc *);
 228
 229 static void     emx_print_debug_info(struct emx_softc *);
 230 static void     emx_print_nvm_info(struct emx_softc *);
 231 static void     emx_print_hw_stats(struct emx_softc *);
 232
 233 static int      emx_sysctl_stats(SYSCTL_HANDLER_ARGS);
 234 static int      emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS);
 235 static int      emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS);
 236 static int      emx_sysctl_int_tx_nsegs(SYSCTL_HANDLER_ARGS);
 237 static void     emx_add_sysctl(struct emx_softc *);
 238
 239 static void     emx_serialize_skipmain(struct emx_softc *);
 240 static void     emx_deserialize_skipmain(struct emx_softc *);
 241
 242 /* Management and WOL Support */
 243 static void     emx_get_mgmt(struct emx_softc *);
 244 static void     emx_rel_mgmt(struct emx_softc *);
 245 static void     emx_get_hw_control(struct emx_softc *);
 246 static void     emx_rel_hw_control(struct emx_softc *);
 247 static void     emx_enable_wol(device_t);
 248
 249 static device_method_t emx_methods[] = {
 250         /* Device interface */
 251         DEVMETHOD(device_probe,         emx_probe),
 252         DEVMETHOD(device_attach,        emx_attach),
 253         DEVMETHOD(device_detach,        emx_detach),
 254         DEVMETHOD(device_shutdown,      emx_shutdown),
 255         DEVMETHOD(device_suspend,       emx_suspend),
 256         DEVMETHOD(device_resume,        emx_resume),
 257         { 0, 0 }
 258 };
 259
 260 static driver_t emx_driver = {
 261         "emx",
 262         emx_methods,
 263         sizeof(struct emx_softc),
 264 };
 265
 266 static devclass_t emx_devclass;
 267
 268 DECLARE_DUMMY_MODULE(if_emx);
 269 MODULE_DEPEND(emx, ig_hal, 1, 1, 1);
 270 DRIVER_MODULE(if_emx, pci, emx_driver, emx_devclass, 0, 0);
 271
 272 /*
 273  * Tunables
 274  */
 275 static int      emx_int_throttle_ceil = EMX_DEFAULT_ITR;
 276 static int      emx_rxd = EMX_DEFAULT_RXD;
 277 static int      emx_txd = EMX_DEFAULT_TXD;
 278 static int      emx_smart_pwr_down = FALSE;
 279
 280 /* Controls whether promiscuous also shows bad packets */
 281 static int      emx_debug_sbp = FALSE;
 282
 283 static int      emx_82573_workaround = TRUE;
 284
 285 TUNABLE_INT("hw.emx.int_throttle_ceil", &emx_int_throttle_ceil);
 286 TUNABLE_INT("hw.emx.rxd", &emx_rxd);
 287 TUNABLE_INT("hw.emx.txd", &emx_txd);
 288 TUNABLE_INT("hw.emx.smart_pwr_down", &emx_smart_pwr_down);
 289 TUNABLE_INT("hw.emx.sbp", &emx_debug_sbp);
 290 TUNABLE_INT("hw.emx.82573_workaround", &emx_82573_workaround);
 291
 292 /* Global used in WOL setup with multiport cards */
 293 static int      emx_global_quad_port_a = 0;
 294
 295 /* Set this to one to display debug statistics */
 296 static int      emx_display_debug_stats = 0;
 297
 298 #if !defined(KTR_IF_EMX)
 299 #define KTR_IF_EMX      KTR_ALL
 300 #endif
 301 KTR_INFO_MASTER(if_emx);
 302 KTR_INFO(KTR_IF_EMX, if_emx, intr_beg, 0, "intr begin", 0);
 303 KTR_INFO(KTR_IF_EMX, if_emx, intr_end, 1, "intr end", 0);
 304 KTR_INFO(KTR_IF_EMX, if_emx, pkt_receive, 4, "rx packet", 0);
 305 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txqueue, 5, "tx packet", 0);
 306 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txclean, 6, "tx clean", 0);
 307 #define logif(name)     KTR_LOG(if_emx_ ## name)
 308
 309 static __inline void
 310 emx_setup_rxdesc(emx_rxdesc_t *rxd, const struct emx_rxbuf *rxbuf)
 311 {
 312         rxd->rxd_bufaddr = htole64(rxbuf->paddr);
 313         /* DD bit must be cleared */
 314         rxd->rxd_staterr = 0;
 315 }
 316
 317 static __inline void
 318 emx_rxcsum(uint32_t staterr, struct mbuf *mp)
 319 {
 320         /* Ignore Checksum bit is set */
 321         if (staterr & E1000_RXD_STAT_IXSM)
 322                 return;
 323
 324         if ((staterr & (E1000_RXD_STAT_IPCS | E1000_RXDEXT_STATERR_IPE)) ==
 325             E1000_RXD_STAT_IPCS)
 326                 mp->m_pkthdr.csum_flags |= CSUM_IP_CHECKED | CSUM_IP_VALID;
 327
 328         if ((staterr & (E1000_RXD_STAT_TCPCS | E1000_RXDEXT_STATERR_TCPE)) ==
 329             E1000_RXD_STAT_TCPCS) {
 330                 mp->m_pkthdr.csum_flags |= CSUM_DATA_VALID |
 331                                            CSUM_PSEUDO_HDR |
 332                                            CSUM_FRAG_NOT_CHECKED;
 333                 mp->m_pkthdr.csum_data = htons(0xffff);
 334         }
 335 }
 336
 337 static __inline struct pktinfo *
 338 emx_rssinfo(struct mbuf *m, struct pktinfo *pi,
 339             uint32_t mrq, uint32_t hash, uint32_t staterr)
 340 {
 341         switch (mrq & EMX_RXDMRQ_RSSTYPE_MASK) {
 342         case EMX_RXDMRQ_IPV4_TCP:
 343                 pi->pi_netisr = NETISR_IP;
 344                 pi->pi_flags = 0;
 345                 pi->pi_l3proto = IPPROTO_TCP;
 346                 break;
 347
 348         case EMX_RXDMRQ_IPV6_TCP:
 349                 pi->pi_netisr = NETISR_IPV6;
 350                 pi->pi_flags = 0;
 351                 pi->pi_l3proto = IPPROTO_TCP;
 352                 break;
 353
 354         case EMX_RXDMRQ_IPV4:
 355                 if (staterr & E1000_RXD_STAT_IXSM)
 356                         return NULL;
 357
 358                 if ((staterr &
 359                      (E1000_RXD_STAT_TCPCS | E1000_RXDEXT_STATERR_TCPE)) ==
 360                     E1000_RXD_STAT_TCPCS) {
 361                         pi->pi_netisr = NETISR_IP;
 362                         pi->pi_flags = 0;
 363                         pi->pi_l3proto = IPPROTO_UDP;
 364                         break;
 365                 }
 366                 /* FALL THROUGH */
 367         default:
 368                 return NULL;
 369         }
 370
 371         m->m_flags |= M_HASH;
 372         m->m_pkthdr.hash = toeplitz_hash(hash);
 373         return pi;
 374 }
 375
 376 static int
 377 emx_probe(device_t dev)
 378 {
 379         const struct emx_device *d;
 380         uint16_t vid, did;
 381
 382         vid = pci_get_vendor(dev);
 383         did = pci_get_device(dev);
 384
 385         for (d = emx_devices; d->desc != NULL; ++d) {
 386                 if (vid == d->vid && did == d->did) {
 387                         device_set_desc(dev, d->desc);
 388                         device_set_async_attach(dev, TRUE);
 389                         return 0;
 390                 }
 391         }
 392         return ENXIO;
 393 }
 394
 395 static int
 396 emx_attach(device_t dev)
 397 {
 398         struct emx_softc *sc = device_get_softc(dev);
 399         struct ifnet *ifp = &sc->arpcom.ac_if;
 400         int error = 0, i;
 401         uint16_t eeprom_data, device_id;
 402
 403         lwkt_serialize_init(&sc->main_serialize);
 404         lwkt_serialize_init(&sc->tx_serialize);
 405         for (i = 0; i < EMX_NRX_RING; ++i)
 406                 lwkt_serialize_init(&sc->rx_data[i].rx_serialize);
 407
 408         i = 0;
 409         sc->serializes[i++] = &sc->main_serialize;
 410         sc->serializes[i++] = &sc->tx_serialize;
 411         sc->serializes[i++] = &sc->rx_data[0].rx_serialize;
 412         sc->serializes[i++] = &sc->rx_data[1].rx_serialize;
 413         KKASSERT(i == EMX_NSERIALIZE);
 414
 415         callout_init(&sc->timer);
 416
 417         sc->dev = sc->osdep.dev = dev;
 418
 419         /*
 420          * Determine hardware and mac type
 421          */
 422         sc->hw.vendor_id = pci_get_vendor(dev);
 423         sc->hw.device_id = pci_get_device(dev);
 424         sc->hw.revision_id = pci_get_revid(dev);
 425         sc->hw.subsystem_vendor_id = pci_get_subvendor(dev);
 426         sc->hw.subsystem_device_id = pci_get_subdevice(dev);
 427
 428         if (e1000_set_mac_type(&sc->hw))
 429                 return ENXIO;
 430
 431         /* Enable bus mastering */
 432         pci_enable_busmaster(dev);
 433
 434         /*
 435          * Allocate IO memory
 436          */
 437         sc->memory_rid = EMX_BAR_MEM;
 438         sc->memory = bus_alloc_resource_any(dev, SYS_RES_MEMORY,
 439                                             &sc->memory_rid, RF_ACTIVE);
 440         if (sc->memory == NULL) {
 441                 device_printf(dev, "Unable to allocate bus resource: memory\n");
 442                 error = ENXIO;
 443                 goto fail;
 444         }
 445         sc->osdep.mem_bus_space_tag = rman_get_bustag(sc->memory);
 446         sc->osdep.mem_bus_space_handle = rman_get_bushandle(sc->memory);
 447
 448         /* XXX This is quite goofy, it is not actually used */
 449         sc->hw.hw_addr = (uint8_t *)&sc->osdep.mem_bus_space_handle;
 450
 451         /*
 452          * Allocate interrupt
 453          */
 454         sc->intr_rid = 0;
 455         sc->intr_res = bus_alloc_resource_any(dev, SYS_RES_IRQ, &sc->intr_rid,
 456                                               RF_SHAREABLE | RF_ACTIVE);
 457         if (sc->intr_res == NULL) {
 458                 device_printf(dev, "Unable to allocate bus resource: "
 459                     "interrupt\n");
 460                 error = ENXIO;
 461                 goto fail;
 462         }
 463
 464         /* Save PCI command register for Shared Code */
 465         sc->hw.bus.pci_cmd_word = pci_read_config(dev, PCIR_COMMAND, 2);
 466         sc->hw.back = &sc->osdep;
 467
 468         /* Do Shared Code initialization */
 469         if (e1000_setup_init_funcs(&sc->hw, TRUE)) {
 470                 device_printf(dev, "Setup of Shared code failed\n");
 471                 error = ENXIO;
 472                 goto fail;
 473         }
 474         e1000_get_bus_info(&sc->hw);
 475
 476         sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
 477         sc->hw.phy.autoneg_wait_to_complete = FALSE;
 478         sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
 479
 480         /*
 481          * Interrupt throttle rate
 482          */
 483         if (emx_int_throttle_ceil == 0) {
 484                 sc->int_throttle_ceil = 0;
 485         } else {
 486                 int throttle = emx_int_throttle_ceil;
 487
 488                 if (throttle < 0)
 489                         throttle = EMX_DEFAULT_ITR;
 490
 491                 /* Recalculate the tunable value to get the exact frequency. */
 492                 throttle = 1000000000 / 256 / throttle;
 493
 494                 /* Upper 16bits of ITR is reserved and should be zero */
 495                 if (throttle & 0xffff0000)
 496                         throttle = 1000000000 / 256 / EMX_DEFAULT_ITR;
 497
 498                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
 499         }
 500
 501         e1000_init_script_state_82541(&sc->hw, TRUE);
 502         e1000_set_tbi_compatibility_82543(&sc->hw, TRUE);
 503
 504         /* Copper options */
 505         if (sc->hw.phy.media_type == e1000_media_type_copper) {
 506                 sc->hw.phy.mdix = EMX_AUTO_ALL_MODES;
 507                 sc->hw.phy.disable_polarity_correction = FALSE;
 508                 sc->hw.phy.ms_type = EMX_MASTER_SLAVE;
 509         }
 510
 511         /* Set the frame limits assuming standard ethernet sized frames. */
 512         sc->max_frame_size = ETHERMTU + ETHER_HDR_LEN + ETHER_CRC_LEN;
 513         sc->min_frame_size = ETHER_MIN_LEN;
 514
 515         /* This controls when hardware reports transmit completion status. */
 516         sc->hw.mac.report_tx_early = 1;
 517
 518 #ifdef RSS
 519         /* Calculate # of RX rings */
 520         if (ncpus > 1)
 521                 sc->rx_ring_cnt = EMX_NRX_RING;
 522         else
 523 #endif
 524                 sc->rx_ring_cnt = 1;
 525         sc->rx_ring_inuse = sc->rx_ring_cnt;
 526
 527         /* Allocate RX/TX rings' busdma(9) stuffs */
 528         error = emx_dma_alloc(sc);
 529         if (error)
 530                 goto fail;
 531
 532         /* Make sure we have a good EEPROM before we read from it */
 533         if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
 534                 /*
 535                  * Some PCI-E parts fail the first check due to
 536                  * the link being in sleep state, call it again,
 537                  * if it fails a second time its a real issue.
 538                  */
 539                 if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
 540                         device_printf(dev,
 541                             "The EEPROM Checksum Is Not Valid\n");
 542                         error = EIO;
 543                         goto fail;
 544                 }
 545         }
 546
 547         /* Initialize the hardware */
 548         error = emx_hw_init(sc);
 549         if (error) {
 550                 device_printf(dev, "Unable to initialize the hardware\n");
 551                 goto fail;
 552         }
 553
 554         /* Copy the permanent MAC address out of the EEPROM */
 555         if (e1000_read_mac_addr(&sc->hw) < 0) {
 556                 device_printf(dev, "EEPROM read error while reading MAC"
 557                     " address\n");
 558                 error = EIO;
 559                 goto fail;
 560         }
 561         if (!emx_is_valid_eaddr(sc->hw.mac.addr)) {
 562                 device_printf(dev, "Invalid MAC address\n");
 563                 error = EIO;
 564                 goto fail;
 565         }
 566
 567         /* Manually turn off all interrupts */
 568         E1000_WRITE_REG(&sc->hw, E1000_IMC, 0xffffffff);
 569
 570         /* Setup OS specific network interface */
 571         emx_setup_ifp(sc);
 572
 573         /* Add sysctl tree, must after emx_setup_ifp() */
 574         emx_add_sysctl(sc);
 575
 576         /* Initialize statistics */
 577         emx_update_stats(sc);
 578
 579         sc->hw.mac.get_link_status = 1;
 580         emx_update_link_status(sc);
 581
 582         /* Indicate SOL/IDER usage */
 583         if (e1000_check_reset_block(&sc->hw)) {
 584                 device_printf(dev,
 585                     "PHY reset is blocked due to SOL/IDER session.\n");
 586         }
 587
 588         /* Determine if we have to control management hardware */
 589         sc->has_manage = e1000_enable_mng_pass_thru(&sc->hw);
 590
 591         /*
 592          * Setup Wake-on-Lan
 593          */
 594         switch (sc->hw.mac.type) {
 595         case e1000_82571:
 596         case e1000_80003es2lan:
 597                 if (sc->hw.bus.func == 1) {
 598                         e1000_read_nvm(&sc->hw,
 599                             NVM_INIT_CONTROL3_PORT_B, 1, &eeprom_data);
 600                 } else {
 601                         e1000_read_nvm(&sc->hw,
 602                             NVM_INIT_CONTROL3_PORT_A, 1, &eeprom_data);
 603                 }
 604                 eeprom_data &= EMX_EEPROM_APME;
 605                 break;
 606
 607         default:
 608                 /* APME bit in EEPROM is mapped to WUC.APME */
 609                 eeprom_data =
 610                     E1000_READ_REG(&sc->hw, E1000_WUC) & E1000_WUC_APME;
 611                 break;
 612         }
 613         if (eeprom_data)
 614                 sc->wol = E1000_WUFC_MAG;
 615         /*
 616          * We have the eeprom settings, now apply the special cases
 617          * where the eeprom may be wrong or the board won't support
 618          * wake on lan on a particular port
 619          */
 620         device_id = pci_get_device(dev);
 621         switch (device_id) {
 622         case E1000_DEV_ID_82571EB_FIBER:
 623                 /*
 624                  * Wake events only supported on port A for dual fiber
 625                  * regardless of eeprom setting
 626                  */
 627                 if (E1000_READ_REG(&sc->hw, E1000_STATUS) &
 628                     E1000_STATUS_FUNC_1)
 629                         sc->wol = 0;
 630                 break;
 631
 632         case E1000_DEV_ID_82571EB_QUAD_COPPER:
 633         case E1000_DEV_ID_82571EB_QUAD_FIBER:
 634         case E1000_DEV_ID_82571EB_QUAD_COPPER_LP:
 635                 /* if quad port sc, disable WoL on all but port A */
 636                 if (emx_global_quad_port_a != 0)
 637                         sc->wol = 0;
 638                 /* Reset for multiple quad port adapters */
 639                 if (++emx_global_quad_port_a == 4)
 640                         emx_global_quad_port_a = 0;
 641                 break;
 642         }
 643
 644         /* XXX disable wol */
 645         sc->wol = 0;
 646
 647         sc->spare_tx_desc = EMX_TX_SPARE;
 648
 649         /*
 650          * Keep following relationship between spare_tx_desc, oact_tx_desc
 651          * and tx_int_nsegs:
 652          * (spare_tx_desc + EMX_TX_RESERVED) <=
 653          * oact_tx_desc <= EMX_TX_OACTIVE_MAX <= tx_int_nsegs
 654          */
 655         sc->oact_tx_desc = sc->num_tx_desc / 8;
 656         if (sc->oact_tx_desc > EMX_TX_OACTIVE_MAX)
 657                 sc->oact_tx_desc = EMX_TX_OACTIVE_MAX;
 658         if (sc->oact_tx_desc < sc->spare_tx_desc + EMX_TX_RESERVED)
 659                 sc->oact_tx_desc = sc->spare_tx_desc + EMX_TX_RESERVED;
 660
 661         sc->tx_int_nsegs = sc->num_tx_desc / 16;
 662         if (sc->tx_int_nsegs < sc->oact_tx_desc)
 663                 sc->tx_int_nsegs = sc->oact_tx_desc;
 664
 665         error = bus_setup_intr(dev, sc->intr_res, INTR_MPSAFE, emx_intr, sc,
 666                                &sc->intr_tag, &sc->main_serialize);
 667         if (error) {
 668                 device_printf(dev, "Failed to register interrupt handler");
 669                 ether_ifdetach(&sc->arpcom.ac_if);
 670                 goto fail;
 671         }
 672
 673         ifp->if_cpuid = ithread_cpuid(rman_get_start(sc->intr_res));
 674         KKASSERT(ifp->if_cpuid >= 0 && ifp->if_cpuid < ncpus);
 675         return (0);
 676 fail:
 677         emx_detach(dev);
 678         return (error);
 679 }
 680
 681 static int
 682 emx_detach(device_t dev)
 683 {
 684         struct emx_softc *sc = device_get_softc(dev);
 685
 686         if (device_is_attached(dev)) {
 687                 struct ifnet *ifp = &sc->arpcom.ac_if;
 688
 689                 ifnet_serialize_all(ifp);
 690
 691                 emx_stop(sc);
 692
 693                 e1000_phy_hw_reset(&sc->hw);
 694
 695                 emx_rel_mgmt(sc);
 696
 697                 if (sc->hw.mac.type == e1000_82573 &&
 698                     e1000_check_mng_mode(&sc->hw))
 699                         emx_rel_hw_control(sc);
 700
 701                 if (sc->wol) {
 702                         E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
 703                         E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
 704                         emx_enable_wol(dev);
 705                 }
 706
 707                 bus_teardown_intr(dev, sc->intr_res, sc->intr_tag);
 708
 709                 ifnet_deserialize_all(ifp);
 710
 711                 ether_ifdetach(ifp);
 712         }
 713         bus_generic_detach(dev);
 714
 715         if (sc->intr_res != NULL) {
 716                 bus_release_resource(dev, SYS_RES_IRQ, sc->intr_rid,
 717                                      sc->intr_res);
 718         }
 719
 720         if (sc->memory != NULL) {
 721                 bus_release_resource(dev, SYS_RES_MEMORY, sc->memory_rid,
 722                                      sc->memory);
 723         }
 724
 725         emx_dma_free(sc);
 726
 727         /* Free sysctl tree */
 728         if (sc->sysctl_tree != NULL)
 729                 sysctl_ctx_free(&sc->sysctl_ctx);
 730
 731         return (0);
 732 }
 733
 734 static int
 735 emx_shutdown(device_t dev)
 736 {
 737         return emx_suspend(dev);
 738 }
 739
 740 static int
 741 emx_suspend(device_t dev)
 742 {
 743         struct emx_softc *sc = device_get_softc(dev);
 744         struct ifnet *ifp = &sc->arpcom.ac_if;
 745
 746         ifnet_serialize_all(ifp);
 747
 748         emx_stop(sc);
 749
 750         emx_rel_mgmt(sc);
 751
 752         if (sc->hw.mac.type == e1000_82573 &&
 753             e1000_check_mng_mode(&sc->hw))
 754                 emx_rel_hw_control(sc);
 755
 756         if (sc->wol) {
 757                 E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
 758                 E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
 759                 emx_enable_wol(dev);
 760         }
 761
 762         ifnet_deserialize_all(ifp);
 763
 764         return bus_generic_suspend(dev);
 765 }
 766
 767 static int
 768 emx_resume(device_t dev)
 769 {
 770         struct emx_softc *sc = device_get_softc(dev);
 771         struct ifnet *ifp = &sc->arpcom.ac_if;
 772
 773         ifnet_serialize_all(ifp);
 774
 775         emx_init(sc);
 776         emx_get_mgmt(sc);
 777         if_devstart(ifp);
 778
 779         ifnet_deserialize_all(ifp);
 780
 781         return bus_generic_resume(dev);
 782 }
 783
 784 static void
 785 emx_start(struct ifnet *ifp)
 786 {
 787         struct emx_softc *sc = ifp->if_softc;
 788         struct mbuf *m_head;
 789
 790         ASSERT_SERIALIZED(&sc->tx_serialize);
 791
 792         if ((ifp->if_flags & (IFF_RUNNING | IFF_OACTIVE)) != IFF_RUNNING)
 793                 return;
 794
 795         if (!sc->link_active) {
 796                 ifq_purge(&ifp->if_snd);
 797                 return;
 798         }
 799
 800         while (!ifq_is_empty(&ifp->if_snd)) {
 801                 /* Now do we at least have a minimal? */
 802                 if (EMX_IS_OACTIVE(sc)) {
 803                         emx_tx_collect(sc);
 804                         if (EMX_IS_OACTIVE(sc)) {
 805                                 ifp->if_flags |= IFF_OACTIVE;
 806                                 sc->no_tx_desc_avail1++;
 807                                 break;
 808                         }
 809                 }
 810
 811                 logif(pkt_txqueue);
 812                 m_head = ifq_dequeue(&ifp->if_snd, NULL);
 813                 if (m_head == NULL)
 814                         break;
 815
 816                 if (emx_encap(sc, &m_head)) {
 817                         ifp->if_oerrors++;
 818                         emx_tx_collect(sc);
 819                         continue;
 820                 }
 821
 822                 /* Send a copy of the frame to the BPF listener */
 823                 ETHER_BPF_MTAP(ifp, m_head);
 824
 825                 /* Set timeout in case hardware has problems transmitting. */
 826                 ifp->if_timer = EMX_TX_TIMEOUT;
 827         }
 828 }
 829
 830 static int
 831 emx_ioctl(struct ifnet *ifp, u_long command, caddr_t data, struct ucred *cr)
 832 {
 833         struct emx_softc *sc = ifp->if_softc;
 834         struct ifreq *ifr = (struct ifreq *)data;
 835         uint16_t eeprom_data = 0;
 836         int max_frame_size, mask, reinit;
 837         int error = 0;
 838
 839         ASSERT_IFNET_SERIALIZED_ALL(ifp);
 840
 841         switch (command) {
 842         case SIOCSIFMTU:
 843                 switch (sc->hw.mac.type) {
 844                 case e1000_82573:
 845                         /*
 846                          * 82573 only supports jumbo frames
 847                          * if ASPM is disabled.
 848                          */
 849                         e1000_read_nvm(&sc->hw, NVM_INIT_3GIO_3, 1,
 850                                        &eeprom_data);
 851                         if (eeprom_data & NVM_WORD1A_ASPM_MASK) {
 852                                 max_frame_size = ETHER_MAX_LEN;
 853                                 break;
 854                         }
 855                         /* FALL THROUGH */
 856
 857                 /* Limit Jumbo Frame size */
 858                 case e1000_82571:
 859                 case e1000_82572:
 860                 case e1000_82574:
 861                 case e1000_80003es2lan:
 862                         max_frame_size = 9234;
 863                         break;
 864
 865                 default:
 866                         max_frame_size = MAX_JUMBO_FRAME_SIZE;
 867                         break;
 868                 }
 869                 if (ifr->ifr_mtu > max_frame_size - ETHER_HDR_LEN -
 870                     ETHER_CRC_LEN) {
 871                         error = EINVAL;
 872                         break;
 873                 }
 874
 875                 ifp->if_mtu = ifr->ifr_mtu;
 876                 sc->max_frame_size = ifp->if_mtu + ETHER_HDR_LEN +
 877                                      ETHER_CRC_LEN;
 878
 879                 if (ifp->if_flags & IFF_RUNNING)
 880                         emx_init(sc);
 881                 break;
 882
 883         case SIOCSIFFLAGS:
 884                 if (ifp->if_flags & IFF_UP) {
 885                         if ((ifp->if_flags & IFF_RUNNING)) {
 886                                 if ((ifp->if_flags ^ sc->if_flags) &
 887                                     (IFF_PROMISC | IFF_ALLMULTI)) {
 888                                         emx_disable_promisc(sc);
 889                                         emx_set_promisc(sc);
 890                                 }
 891                         } else {
 892                                 emx_init(sc);
 893                         }
 894                 } else if (ifp->if_flags & IFF_RUNNING) {
 895                         emx_stop(sc);
 896                 }
 897                 sc->if_flags = ifp->if_flags;
 898                 break;
 899
 900         case SIOCADDMULTI:
 901         case SIOCDELMULTI:
 902                 if (ifp->if_flags & IFF_RUNNING) {
 903                         emx_disable_intr(sc);
 904                         emx_set_multi(sc);
 905 #ifdef IFPOLL_ENABLE
 906                         if (!(ifp->if_flags & IFF_NPOLLING))
 907 #endif
 908                                 emx_enable_intr(sc);
 909                 }
 910                 break;
 911
 912         case SIOCSIFMEDIA:
 913                 /* Check SOL/IDER usage */
 914                 if (e1000_check_reset_block(&sc->hw)) {
 915                         device_printf(sc->dev, "Media change is"
 916                             " blocked due to SOL/IDER session.\n");
 917                         break;
 918                 }
 919                 /* FALL THROUGH */
 920
 921         case SIOCGIFMEDIA:
 922                 error = ifmedia_ioctl(ifp, ifr, &sc->media, command);
 923                 break;
 924
 925         case SIOCSIFCAP:
 926                 reinit = 0;
 927                 mask = ifr->ifr_reqcap ^ ifp->if_capenable;
 928                 if (mask & IFCAP_HWCSUM) {
 929                         ifp->if_capenable ^= (mask & IFCAP_HWCSUM);
 930                         reinit = 1;
 931                 }
 932                 if (mask & IFCAP_VLAN_HWTAGGING) {
 933                         ifp->if_capenable ^= IFCAP_VLAN_HWTAGGING;
 934                         reinit = 1;
 935                 }
 936                 if (mask & IFCAP_RSS) {
 937                         ifp->if_capenable ^= IFCAP_RSS;
 938                         reinit = 1;
 939                 }
 940                 if (reinit && (ifp->if_flags & IFF_RUNNING))
 941                         emx_init(sc);
 942                 break;
 943
 944         default:
 945                 error = ether_ioctl(ifp, command, data);
 946                 break;
 947         }
 948         return (error);
 949 }
 950
 951 static void
 952 emx_watchdog(struct ifnet *ifp)
 953 {
 954         struct emx_softc *sc = ifp->if_softc;
 955
 956         ASSERT_IFNET_SERIALIZED_ALL(ifp);
 957
 958         /*
 959          * The timer is set to 5 every time start queues a packet.
 960          * Then txeof keeps resetting it as long as it cleans at
 961          * least one descriptor.
 962          * Finally, anytime all descriptors are clean the timer is
 963          * set to 0.
 964          */
 965
 966         if (E1000_READ_REG(&sc->hw, E1000_TDT(0)) ==
 967             E1000_READ_REG(&sc->hw, E1000_TDH(0))) {
 968                 /*
 969                  * If we reach here, all TX jobs are completed and
 970                  * the TX engine should have been idled for some time.
 971                  * We don't need to call if_devstart() here.
 972                  */
 973                 ifp->if_flags &= ~IFF_OACTIVE;
 974                 ifp->if_timer = 0;
 975                 return;
 976         }
 977
 978         /*
 979          * If we are in this routine because of pause frames, then
 980          * don't reset the hardware.
 981          */
 982         if (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_TXOFF) {
 983                 ifp->if_timer = EMX_TX_TIMEOUT;
 984                 return;
 985         }
 986
 987         if (e1000_check_for_link(&sc->hw) == 0)
 988                 if_printf(ifp, "watchdog timeout -- resetting\n");
 989
 990         ifp->if_oerrors++;
 991         sc->watchdog_events++;
 992
 993         emx_init(sc);
 994
 995         if (!ifq_is_empty(&ifp->if_snd))
 996                 if_devstart(ifp);
 997 }
 998
 999 static void
1000 emx_init(void *xsc)
1001 {
1002         struct emx_softc *sc = xsc;
1003         struct ifnet *ifp = &sc->arpcom.ac_if;
1004         device_t dev = sc->dev;
1005         uint32_t pba;
1006         int i;
1007
1008         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1009
1010         emx_stop(sc);
1011
1012         /*
1013          * Packet Buffer Allocation (PBA)
1014          * Writing PBA sets the receive portion of the buffer
1015          * the remainder is used for the transmit buffer.
1016          */
1017         switch (sc->hw.mac.type) {
1018         /* Total Packet Buffer on these is 48K */
1019         case e1000_82571:
1020         case e1000_82572:
1021         case e1000_80003es2lan:
1022                 pba = E1000_PBA_32K; /* 32K for Rx, 16K for Tx */
1023                 break;
1024
1025         case e1000_82573: /* 82573: Total Packet Buffer is 32K */
1026                 pba = E1000_PBA_12K; /* 12K for Rx, 20K for Tx */
1027                 break;
1028
1029         case e1000_82574:
1030                 pba = E1000_PBA_20K; /* 20K for Rx, 20K for Tx */
1031                 break;
1032
1033         default:
1034                 /* Devices before 82547 had a Packet Buffer of 64K.   */
1035                 if (sc->max_frame_size > 8192)
1036                         pba = E1000_PBA_40K; /* 40K for Rx, 24K for Tx */
1037                 else
1038                         pba = E1000_PBA_48K; /* 48K for Rx, 16K for Tx */
1039         }
1040         E1000_WRITE_REG(&sc->hw, E1000_PBA, pba);
1041
1042         /* Get the latest mac address, User can use a LAA */
1043         bcopy(IF_LLADDR(ifp), sc->hw.mac.addr, ETHER_ADDR_LEN);
1044
1045         /* Put the address into the Receive Address Array */
1046         e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
1047
1048         /*
1049          * With the 82571 sc, RAR[0] may be overwritten
1050          * when the other port is reset, we make a duplicate
1051          * in RAR[14] for that eventuality, this assures
1052          * the interface continues to function.
1053          */
1054         if (sc->hw.mac.type == e1000_82571) {
1055                 e1000_set_laa_state_82571(&sc->hw, TRUE);
1056                 e1000_rar_set(&sc->hw, sc->hw.mac.addr,
1057                     E1000_RAR_ENTRIES - 1);
1058         }
1059
1060         /* Initialize the hardware */
1061         if (emx_hw_init(sc)) {
1062                 device_printf(dev, "Unable to initialize the hardware\n");
1063                 /* XXX emx_stop()? */
1064                 return;
1065         }
1066         emx_update_link_status(sc);
1067
1068         /* Setup VLAN support, basic and offload if available */
1069         E1000_WRITE_REG(&sc->hw, E1000_VET, ETHERTYPE_VLAN);
1070
1071         if (ifp->if_capenable & IFCAP_VLAN_HWTAGGING) {
1072                 uint32_t ctrl;
1073
1074                 ctrl = E1000_READ_REG(&sc->hw, E1000_CTRL);
1075                 ctrl |= E1000_CTRL_VME;
1076                 E1000_WRITE_REG(&sc->hw, E1000_CTRL, ctrl);
1077         }
1078
1079         /* Set hardware offload abilities */
1080         if (ifp->if_capenable & IFCAP_TXCSUM)
1081                 ifp->if_hwassist = EMX_CSUM_FEATURES;
1082         else
1083                 ifp->if_hwassist = 0;
1084
1085         /* Configure for OS presence */
1086         emx_get_mgmt(sc);
1087
1088         /* Prepare transmit descriptors and buffers */
1089         emx_init_tx_ring(sc);
1090         emx_init_tx_unit(sc);
1091
1092         /* Setup Multicast table */
1093         emx_set_multi(sc);
1094
1095         /*
1096          * Adjust # of RX ring to be used based on IFCAP_RSS
1097          */
1098         if (ifp->if_capenable & IFCAP_RSS)
1099                 sc->rx_ring_inuse = sc->rx_ring_cnt;
1100         else
1101                 sc->rx_ring_inuse = 1;
1102
1103         /* Prepare receive descriptors and buffers */
1104         for (i = 0; i < sc->rx_ring_inuse; ++i) {
1105                 if (emx_init_rx_ring(sc, &sc->rx_data[i])) {
1106                         device_printf(dev,
1107                             "Could not setup receive structures\n");
1108                         emx_stop(sc);
1109                         return;
1110                 }
1111         }
1112         emx_init_rx_unit(sc);
1113
1114         /* Don't lose promiscuous settings */
1115         emx_set_promisc(sc);
1116
1117         ifp->if_flags |= IFF_RUNNING;
1118         ifp->if_flags &= ~IFF_OACTIVE;
1119
1120         callout_reset(&sc->timer, hz, emx_timer, sc);
1121         e1000_clear_hw_cntrs_base_generic(&sc->hw);
1122
1123         /* MSI/X configuration for 82574 */
1124         if (sc->hw.mac.type == e1000_82574) {
1125                 int tmp;
1126
1127                 tmp = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
1128                 tmp |= E1000_CTRL_EXT_PBA_CLR;
1129                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT, tmp);
1130                 /*
1131                  * Set the IVAR - interrupt vector routing.
1132                  * Each nibble represents a vector, high bit
1133                  * is enable, other 3 bits are the MSIX table
1134                  * entry, we map RXQ0 to 0, TXQ0 to 1, and
1135                  * Link (other) to 2, hence the magic number.
1136                  */
1137                 E1000_WRITE_REG(&sc->hw, E1000_IVAR, 0x800A0908);
1138         }
1139
1140 #ifdef IFPOLL_ENABLE
1141         /*
1142          * Only enable interrupts if we are not polling, make sure
1143          * they are off otherwise.
1144          */
1145         if (ifp->if_flags & IFF_NPOLLING)
1146                 emx_disable_intr(sc);
1147         else
1148 #endif /* IFPOLL_ENABLE */
1149                 emx_enable_intr(sc);
1150
1151         /* Don't reset the phy next time init gets called */
1152         sc->hw.phy.reset_disable = TRUE;
1153 }
1154
1155 static void
1156 emx_intr(void *xsc)
1157 {
1158         struct emx_softc *sc = xsc;
1159         struct ifnet *ifp = &sc->arpcom.ac_if;
1160         uint32_t reg_icr;
1161
1162         logif(intr_beg);
1163         ASSERT_SERIALIZED(&sc->main_serialize);
1164
1165         reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
1166
1167         if ((reg_icr & E1000_ICR_INT_ASSERTED) == 0) {
1168                 logif(intr_end);
1169                 return;
1170         }
1171
1172         /*
1173          * XXX: some laptops trigger several spurious interrupts
1174          * on emx(4) when in the resume cycle. The ICR register
1175          * reports all-ones value in this case. Processing such
1176          * interrupts would lead to a freeze. I don't know why.
1177          */
1178         if (reg_icr == 0xffffffff) {
1179                 logif(intr_end);
1180                 return;
1181         }
1182
1183         if (ifp->if_flags & IFF_RUNNING) {
1184                 if (reg_icr &
1185                     (E1000_ICR_RXT0 | E1000_ICR_RXDMT0 | E1000_ICR_RXO)) {
1186                         int i;
1187
1188                         for (i = 0; i < sc->rx_ring_inuse; ++i) {
1189                                 lwkt_serialize_enter(
1190                                 &sc->rx_data[i].rx_serialize);
1191                                 emx_rxeof(sc, i, -1);
1192                                 lwkt_serialize_exit(
1193                                 &sc->rx_data[i].rx_serialize);
1194                         }
1195                 }
1196                 if (reg_icr & E1000_ICR_TXDW) {
1197                         lwkt_serialize_enter(&sc->tx_serialize);
1198                         emx_txeof(sc);
1199                         if (!ifq_is_empty(&ifp->if_snd))
1200                                 if_devstart(ifp);
1201                         lwkt_serialize_exit(&sc->tx_serialize);
1202                 }
1203         }
1204
1205         /* Link status change */
1206         if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
1207                 emx_serialize_skipmain(sc);
1208
1209                 callout_stop(&sc->timer);
1210                 sc->hw.mac.get_link_status = 1;
1211                 emx_update_link_status(sc);
1212
1213                 /* Deal with TX cruft when link lost */
1214                 emx_tx_purge(sc);
1215
1216                 callout_reset(&sc->timer, hz, emx_timer, sc);
1217
1218                 emx_deserialize_skipmain(sc);
1219         }
1220
1221         if (reg_icr & E1000_ICR_RXO)
1222                 sc->rx_overruns++;
1223
1224         logif(intr_end);
1225 }
1226
1227 static void
1228 emx_media_status(struct ifnet *ifp, struct ifmediareq *ifmr)
1229 {
1230         struct emx_softc *sc = ifp->if_softc;
1231
1232         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1233
1234         emx_update_link_status(sc);
1235
1236         ifmr->ifm_status = IFM_AVALID;
1237         ifmr->ifm_active = IFM_ETHER;
1238
1239         if (!sc->link_active)
1240                 return;
1241
1242         ifmr->ifm_status |= IFM_ACTIVE;
1243
1244         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1245             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
1246                 ifmr->ifm_active |= IFM_1000_SX | IFM_FDX;
1247         } else {
1248                 switch (sc->link_speed) {
1249                 case 10:
1250                         ifmr->ifm_active |= IFM_10_T;
1251                         break;
1252                 case 100:
1253                         ifmr->ifm_active |= IFM_100_TX;
1254                         break;
1255
1256                 case 1000:
1257                         ifmr->ifm_active |= IFM_1000_T;
1258                         break;
1259                 }
1260                 if (sc->link_duplex == FULL_DUPLEX)
1261                         ifmr->ifm_active |= IFM_FDX;
1262                 else
1263                         ifmr->ifm_active |= IFM_HDX;
1264         }
1265 }
1266
1267 static int
1268 emx_media_change(struct ifnet *ifp)
1269 {
1270         struct emx_softc *sc = ifp->if_softc;
1271         struct ifmedia *ifm = &sc->media;
1272
1273         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1274
1275         if (IFM_TYPE(ifm->ifm_media) != IFM_ETHER)
1276                 return (EINVAL);
1277
1278         switch (IFM_SUBTYPE(ifm->ifm_media)) {
1279         case IFM_AUTO:
1280                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1281                 sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
1282                 break;
1283
1284         case IFM_1000_LX:
1285         case IFM_1000_SX:
1286         case IFM_1000_T:
1287                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1288                 sc->hw.phy.autoneg_advertised = ADVERTISE_1000_FULL;
1289                 break;
1290
1291         case IFM_100_TX:
1292                 sc->hw.mac.autoneg = FALSE;
1293                 sc->hw.phy.autoneg_advertised = 0;
1294                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1295                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_FULL;
1296                 else
1297                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_HALF;
1298                 break;
1299
1300         case IFM_10_T:
1301                 sc->hw.mac.autoneg = FALSE;
1302                 sc->hw.phy.autoneg_advertised = 0;
1303                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1304                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_FULL;
1305                 else
1306                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_HALF;
1307                 break;
1308
1309         default:
1310                 if_printf(ifp, "Unsupported media type\n");
1311                 break;
1312         }
1313
1314         /*
1315          * As the speed/duplex settings my have changed we need to
1316          * reset the PHY.
1317          */
1318         sc->hw.phy.reset_disable = FALSE;
1319
1320         emx_init(sc);
1321
1322         return (0);
1323 }
1324
1325 static int
1326 emx_encap(struct emx_softc *sc, struct mbuf **m_headp)
1327 {
1328         bus_dma_segment_t segs[EMX_MAX_SCATTER];
1329         bus_dmamap_t map;
1330         struct emx_txbuf *tx_buffer, *tx_buffer_mapped;
1331         struct e1000_tx_desc *ctxd = NULL;
1332         struct mbuf *m_head = *m_headp;
1333         uint32_t txd_upper, txd_lower, cmd = 0;
1334         int maxsegs, nsegs, i, j, first, last = 0, error;
1335
1336         if (m_head->m_len < EMX_TXCSUM_MINHL &&
1337             (m_head->m_flags & EMX_CSUM_FEATURES)) {
1338                 /*
1339                  * Make sure that ethernet header and ip.ip_hl are in
1340                  * contiguous memory, since if TXCSUM is enabled, later
1341                  * TX context descriptor's setup need to access ip.ip_hl.
1342                  */
1343                 error = emx_txcsum_pullup(sc, m_headp);
1344                 if (error) {
1345                         KKASSERT(*m_headp == NULL);
1346                         return error;
1347                 }
1348                 m_head = *m_headp;
1349         }
1350
1351         txd_upper = txd_lower = 0;
1352
1353         /*
1354          * Capture the first descriptor index, this descriptor
1355          * will have the index of the EOP which is the only one
1356          * that now gets a DONE bit writeback.
1357          */
1358         first = sc->next_avail_tx_desc;
1359         tx_buffer = &sc->tx_buf[first];
1360         tx_buffer_mapped = tx_buffer;
1361         map = tx_buffer->map;
1362
1363         maxsegs = sc->num_tx_desc_avail - EMX_TX_RESERVED;
1364         KASSERT(maxsegs >= sc->spare_tx_desc, ("not enough spare TX desc\n"));
1365         if (maxsegs > EMX_MAX_SCATTER)
1366                 maxsegs = EMX_MAX_SCATTER;
1367
1368         error = bus_dmamap_load_mbuf_defrag(sc->txtag, map, m_headp,
1369                         segs, maxsegs, &nsegs, BUS_DMA_NOWAIT);
1370         if (error) {
1371                 if (error == ENOBUFS)
1372                         sc->mbuf_alloc_failed++;
1373                 else
1374                         sc->no_tx_dma_setup++;
1375
1376                 m_freem(*m_headp);
1377                 *m_headp = NULL;
1378                 return error;
1379         }
1380         bus_dmamap_sync(sc->txtag, map, BUS_DMASYNC_PREWRITE);
1381
1382         m_head = *m_headp;
1383         sc->tx_nsegs += nsegs;
1384
1385         if (m_head->m_pkthdr.csum_flags & EMX_CSUM_FEATURES) {
1386                 /* TX csum offloading will consume one TX desc */
1387                 sc->tx_nsegs += emx_txcsum(sc, m_head, &txd_upper, &txd_lower);
1388         }
1389         i = sc->next_avail_tx_desc;
1390
1391         /* Set up our transmit descriptors */
1392         for (j = 0; j < nsegs; j++) {
1393                 tx_buffer = &sc->tx_buf[i];
1394                 ctxd = &sc->tx_desc_base[i];
1395
1396                 ctxd->buffer_addr = htole64(segs[j].ds_addr);
1397                 ctxd->lower.data = htole32(E1000_TXD_CMD_IFCS |
1398                                            txd_lower | segs[j].ds_len);
1399                 ctxd->upper.data = htole32(txd_upper);
1400
1401                 last = i;
1402                 if (++i == sc->num_tx_desc)
1403                         i = 0;
1404         }
1405
1406         sc->next_avail_tx_desc = i;
1407
1408         KKASSERT(sc->num_tx_desc_avail > nsegs);
1409         sc->num_tx_desc_avail -= nsegs;
1410
1411         /* Handle VLAN tag */
1412         if (m_head->m_flags & M_VLANTAG) {
1413                 /* Set the vlan id. */
1414                 ctxd->upper.fields.special =
1415                     htole16(m_head->m_pkthdr.ether_vlantag);
1416
1417                 /* Tell hardware to add tag */
1418                 ctxd->lower.data |= htole32(E1000_TXD_CMD_VLE);
1419         }
1420
1421         tx_buffer->m_head = m_head;
1422         tx_buffer_mapped->map = tx_buffer->map;
1423         tx_buffer->map = map;
1424
1425         if (sc->tx_nsegs >= sc->tx_int_nsegs) {
1426                 sc->tx_nsegs = 0;
1427
1428                 /*
1429                  * Report Status (RS) is turned on
1430                  * every tx_int_nsegs descriptors.
1431                  */
1432                 cmd = E1000_TXD_CMD_RS;
1433
1434                 /*
1435                  * Keep track of the descriptor, which will
1436                  * be written back by hardware.
1437                  */
1438                 sc->tx_dd[sc->tx_dd_tail] = last;
1439                 EMX_INC_TXDD_IDX(sc->tx_dd_tail);
1440                 KKASSERT(sc->tx_dd_tail != sc->tx_dd_head);
1441         }
1442
1443         /*
1444          * Last Descriptor of Packet needs End Of Packet (EOP)
1445          */
1446         ctxd->lower.data |= htole32(E1000_TXD_CMD_EOP | cmd);
1447
1448         /*
1449          * Advance the Transmit Descriptor Tail (TDT), this tells
1450          * the E1000 that this frame is available to transmit.
1451          */
1452         E1000_WRITE_REG(&sc->hw, E1000_TDT(0), i);
1453
1454         return (0);
1455 }
1456
1457 static void
1458 emx_set_promisc(struct emx_softc *sc)
1459 {
1460         struct ifnet *ifp = &sc->arpcom.ac_if;
1461         uint32_t reg_rctl;
1462
1463         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1464
1465         if (ifp->if_flags & IFF_PROMISC) {
1466                 reg_rctl |= (E1000_RCTL_UPE | E1000_RCTL_MPE);
1467                 /* Turn this on if you want to see bad packets */
1468                 if (emx_debug_sbp)
1469                         reg_rctl |= E1000_RCTL_SBP;
1470                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1471         } else if (ifp->if_flags & IFF_ALLMULTI) {
1472                 reg_rctl |= E1000_RCTL_MPE;
1473                 reg_rctl &= ~E1000_RCTL_UPE;
1474                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1475         }
1476 }
1477
1478 static void
1479 emx_disable_promisc(struct emx_softc *sc)
1480 {
1481         uint32_t reg_rctl;
1482
1483         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1484
1485         reg_rctl &= ~E1000_RCTL_UPE;
1486         reg_rctl &= ~E1000_RCTL_MPE;
1487         reg_rctl &= ~E1000_RCTL_SBP;
1488         E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1489 }
1490
1491 static void
1492 emx_set_multi(struct emx_softc *sc)
1493 {
1494         struct ifnet *ifp = &sc->arpcom.ac_if;
1495         struct ifmultiaddr *ifma;
1496         uint32_t reg_rctl = 0;
1497         uint8_t  mta[512]; /* Largest MTS is 4096 bits */
1498         int mcnt = 0;
1499
1500         LIST_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
1501                 if (ifma->ifma_addr->sa_family != AF_LINK)
1502                         continue;
1503
1504                 if (mcnt == EMX_MCAST_ADDR_MAX)
1505                         break;
1506
1507                 bcopy(LLADDR((struct sockaddr_dl *)ifma->ifma_addr),
1508                       &mta[mcnt * ETHER_ADDR_LEN], ETHER_ADDR_LEN);
1509                 mcnt++;
1510         }
1511
1512         if (mcnt >= EMX_MCAST_ADDR_MAX) {
1513                 reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1514                 reg_rctl |= E1000_RCTL_MPE;
1515                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1516         } else {
1517                 e1000_update_mc_addr_list(&sc->hw, mta,
1518                     mcnt, 1, sc->hw.mac.rar_entry_count);
1519         }
1520 }
1521
1522 /*
1523  * This routine checks for link status and updates statistics.
1524  */
1525 static void
1526 emx_timer(void *xsc)
1527 {
1528         struct emx_softc *sc = xsc;
1529         struct ifnet *ifp = &sc->arpcom.ac_if;
1530
1531         ifnet_serialize_all(ifp);
1532
1533         emx_update_link_status(sc);
1534         emx_update_stats(sc);
1535
1536         /* Reset LAA into RAR[0] on 82571 */
1537         if (e1000_get_laa_state_82571(&sc->hw) == TRUE)
1538                 e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
1539
1540         if (emx_display_debug_stats && (ifp->if_flags & IFF_RUNNING))
1541                 emx_print_hw_stats(sc);
1542
1543         emx_smartspeed(sc);
1544
1545         callout_reset(&sc->timer, hz, emx_timer, sc);
1546
1547         ifnet_deserialize_all(ifp);
1548 }
1549
1550 static void
1551 emx_update_link_status(struct emx_softc *sc)
1552 {
1553         struct e1000_hw *hw = &sc->hw;
1554         struct ifnet *ifp = &sc->arpcom.ac_if;
1555         device_t dev = sc->dev;
1556         uint32_t link_check = 0;
1557
1558         /* Get the cached link value or read phy for real */
1559         switch (hw->phy.media_type) {
1560         case e1000_media_type_copper:
1561                 if (hw->mac.get_link_status) {
1562                         /* Do the work to read phy */
1563                         e1000_check_for_link(hw);
1564                         link_check = !hw->mac.get_link_status;
1565                         if (link_check) /* ESB2 fix */
1566                                 e1000_cfg_on_link_up(hw);
1567                 } else {
1568                         link_check = TRUE;
1569                 }
1570                 break;
1571
1572         case e1000_media_type_fiber:
1573                 e1000_check_for_link(hw);
1574                 link_check = E1000_READ_REG(hw, E1000_STATUS) & E1000_STATUS_LU;
1575                 break;
1576
1577         case e1000_media_type_internal_serdes:
1578                 e1000_check_for_link(hw);
1579                 link_check = sc->hw.mac.serdes_has_link;
1580                 break;
1581
1582         case e1000_media_type_unknown:
1583         default:
1584                 break;
1585         }
1586
1587         /* Now check for a transition */
1588         if (link_check && sc->link_active == 0) {
1589                 e1000_get_speed_and_duplex(hw, &sc->link_speed,
1590                     &sc->link_duplex);
1591
1592                 /*
1593                  * Check if we should enable/disable SPEED_MODE bit on
1594                  * 82571EB/82572EI
1595                  */
1596                 if (hw->mac.type == e1000_82571 ||
1597                     hw->mac.type == e1000_82572) {
1598                         int tarc0;
1599
1600                         tarc0 = E1000_READ_REG(hw, E1000_TARC(0));
1601                         if (sc->link_speed != SPEED_1000)
1602                                 tarc0 &= ~EMX_TARC_SPEED_MODE;
1603                         else
1604                                 tarc0 |= EMX_TARC_SPEED_MODE;
1605                         E1000_WRITE_REG(hw, E1000_TARC(0), tarc0);
1606                 }
1607                 if (bootverbose) {
1608                         device_printf(dev, "Link is up %d Mbps %s\n",
1609                             sc->link_speed,
1610                             ((sc->link_duplex == FULL_DUPLEX) ?
1611                             "Full Duplex" : "Half Duplex"));
1612                 }
1613                 sc->link_active = 1;
1614                 sc->smartspeed = 0;
1615                 ifp->if_baudrate = sc->link_speed * 1000000;
1616                 ifp->if_link_state = LINK_STATE_UP;
1617                 if_link_state_change(ifp);
1618         } else if (!link_check && sc->link_active == 1) {
1619                 ifp->if_baudrate = sc->link_speed = 0;
1620                 sc->link_duplex = 0;
1621                 if (bootverbose)
1622                         device_printf(dev, "Link is Down\n");
1623                 sc->link_active = 0;
1624 #if 0
1625                 /* Link down, disable watchdog */
1626                 if->if_timer = 0;
1627 #endif
1628                 ifp->if_link_state = LINK_STATE_DOWN;
1629                 if_link_state_change(ifp);
1630         }
1631 }
1632
1633 static void
1634 emx_stop(struct emx_softc *sc)
1635 {
1636         struct ifnet *ifp = &sc->arpcom.ac_if;
1637         int i;
1638
1639         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1640
1641         emx_disable_intr(sc);
1642
1643         callout_stop(&sc->timer);
1644
1645         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
1646         ifp->if_timer = 0;
1647
1648         /*
1649          * Disable multiple receive queues.
1650          *
1651          * NOTE:
1652          * We should disable multiple receive queues before
1653          * resetting the hardware.
1654          */
1655         E1000_WRITE_REG(&sc->hw, E1000_MRQC, 0);
1656
1657         e1000_reset_hw(&sc->hw);
1658         E1000_WRITE_REG(&sc->hw, E1000_WUC, 0);
1659
1660         for (i = 0; i < sc->num_tx_desc; i++) {
1661                 struct emx_txbuf *tx_buffer = &sc->tx_buf[i];
1662
1663                 if (tx_buffer->m_head != NULL) {
1664                         bus_dmamap_unload(sc->txtag, tx_buffer->map);
1665                         m_freem(tx_buffer->m_head);
1666                         tx_buffer->m_head = NULL;
1667                 }
1668         }
1669
1670         for (i = 0; i < sc->rx_ring_inuse; ++i)
1671                 emx_free_rx_ring(sc, &sc->rx_data[i]);
1672
1673         sc->csum_flags = 0;
1674         sc->csum_ehlen = 0;
1675         sc->csum_iphlen = 0;
1676
1677         sc->tx_dd_head = 0;
1678         sc->tx_dd_tail = 0;
1679         sc->tx_nsegs = 0;
1680 }
1681
1682 static int
1683 emx_hw_init(struct emx_softc *sc)
1684 {
1685         device_t dev = sc->dev;
1686         uint16_t rx_buffer_size;
1687
1688         /* Issue a global reset */
1689         e1000_reset_hw(&sc->hw);
1690
1691         /* Get control from any management/hw control */
1692         if (sc->hw.mac.type == e1000_82573 &&
1693             e1000_check_mng_mode(&sc->hw))
1694                 emx_get_hw_control(sc);
1695
1696         /* Set up smart power down as default off on newer adapters. */
1697         if (!emx_smart_pwr_down &&
1698             (sc->hw.mac.type == e1000_82571 ||
1699              sc->hw.mac.type == e1000_82572)) {
1700                 uint16_t phy_tmp = 0;
1701
1702                 /* Speed up time to link by disabling smart power down. */
1703                 e1000_read_phy_reg(&sc->hw,
1704                     IGP02E1000_PHY_POWER_MGMT, &phy_tmp);
1705                 phy_tmp &= ~IGP02E1000_PM_SPD;
1706                 e1000_write_phy_reg(&sc->hw,
1707                     IGP02E1000_PHY_POWER_MGMT, phy_tmp);
1708         }
1709
1710         /*
1711          * These parameters control the automatic generation (Tx) and
1712          * response (Rx) to Ethernet PAUSE frames.
1713          * - High water mark should allow for at least two frames to be
1714          *   received after sending an XOFF.
1715          * - Low water mark works best when it is very near the high water mark.
1716          *   This allows the receiver to restart by sending XON when it has
1717          *   drained a bit. Here we use an arbitary value of 1500 which will
1718          *   restart after one full frame is pulled from the buffer. There
1719          *   could be several smaller frames in the buffer and if so they will
1720          *   not trigger the XON until their total number reduces the buffer
1721          *   by 1500.
1722          * - The pause time is fairly large at 1000 x 512ns = 512 usec.
1723          */
1724         rx_buffer_size = (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) << 10;
1725
1726         sc->hw.fc.high_water = rx_buffer_size -
1727                                roundup2(sc->max_frame_size, 1024);
1728         sc->hw.fc.low_water = sc->hw.fc.high_water - 1500;
1729
1730         if (sc->hw.mac.type == e1000_80003es2lan)
1731                 sc->hw.fc.pause_time = 0xFFFF;
1732         else
1733                 sc->hw.fc.pause_time = EMX_FC_PAUSE_TIME;
1734         sc->hw.fc.send_xon = TRUE;
1735         sc->hw.fc.requested_mode = e1000_fc_full;
1736
1737         if (e1000_init_hw(&sc->hw) < 0) {
1738                 device_printf(dev, "Hardware Initialization Failed\n");
1739                 return (EIO);
1740         }
1741
1742         e1000_check_for_link(&sc->hw);
1743
1744         return (0);
1745 }
1746
1747 static void
1748 emx_setup_ifp(struct emx_softc *sc)
1749 {
1750         struct ifnet *ifp = &sc->arpcom.ac_if;
1751
1752         if_initname(ifp, device_get_name(sc->dev),
1753                     device_get_unit(sc->dev));
1754         ifp->if_softc = sc;
1755         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
1756         ifp->if_init =  emx_init;
1757         ifp->if_ioctl = emx_ioctl;
1758         ifp->if_start = emx_start;
1759 #ifdef IFPOLL_ENABLE
1760         ifp->if_qpoll = emx_qpoll;
1761 #endif
1762         ifp->if_watchdog = emx_watchdog;
1763         ifp->if_serialize = emx_serialize;
1764         ifp->if_deserialize = emx_deserialize;
1765         ifp->if_tryserialize = emx_tryserialize;
1766 #ifdef INVARIANTS
1767         ifp->if_serialize_assert = emx_serialize_assert;
1768 #endif
1769         ifq_set_maxlen(&ifp->if_snd, sc->num_tx_desc - 1);
1770         ifq_set_ready(&ifp->if_snd);
1771
1772         ether_ifattach(ifp, sc->hw.mac.addr, NULL);
1773
1774         ifp->if_capabilities = IFCAP_HWCSUM |
1775                                IFCAP_VLAN_HWTAGGING |
1776                                IFCAP_VLAN_MTU;
1777         if (sc->rx_ring_cnt > 1)
1778                 ifp->if_capabilities |= IFCAP_RSS;
1779         ifp->if_capenable = ifp->if_capabilities;
1780         ifp->if_hwassist = EMX_CSUM_FEATURES;
1781
1782         /*
1783          * Tell the upper layer(s) we support long frames.
1784          */
1785         ifp->if_data.ifi_hdrlen = sizeof(struct ether_vlan_header);
1786
1787         /*
1788          * Specify the media types supported by this sc and register
1789          * callbacks to update media and link information
1790          */
1791         ifmedia_init(&sc->media, IFM_IMASK,
1792                      emx_media_change, emx_media_status);
1793         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1794             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
1795                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX | IFM_FDX,
1796                             0, NULL);
1797                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX, 0, NULL);
1798         } else {
1799                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T, 0, NULL);
1800                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T | IFM_FDX,
1801                             0, NULL);
1802                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX, 0, NULL);
1803                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX | IFM_FDX,
1804                             0, NULL);
1805                 if (sc->hw.phy.type != e1000_phy_ife) {
1806                         ifmedia_add(&sc->media,
1807                                 IFM_ETHER | IFM_1000_T | IFM_FDX, 0, NULL);
1808                         ifmedia_add(&sc->media,
1809                                 IFM_ETHER | IFM_1000_T, 0, NULL);
1810                 }
1811         }
1812         ifmedia_add(&sc->media, IFM_ETHER | IFM_AUTO, 0, NULL);
1813         ifmedia_set(&sc->media, IFM_ETHER | IFM_AUTO);
1814 }
1815
1816 /*
1817  * Workaround for SmartSpeed on 82541 and 82547 controllers
1818  */
1819 static void
1820 emx_smartspeed(struct emx_softc *sc)
1821 {
1822         uint16_t phy_tmp;
1823
1824         if (sc->link_active || sc->hw.phy.type != e1000_phy_igp ||
1825             sc->hw.mac.autoneg == 0 ||
1826             (sc->hw.phy.autoneg_advertised & ADVERTISE_1000_FULL) == 0)
1827                 return;
1828
1829         if (sc->smartspeed == 0) {
1830                 /*
1831                  * If Master/Slave config fault is asserted twice,
1832                  * we assume back-to-back
1833                  */
1834                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
1835                 if (!(phy_tmp & SR_1000T_MS_CONFIG_FAULT))
1836                         return;
1837                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
1838                 if (phy_tmp & SR_1000T_MS_CONFIG_FAULT) {
1839                         e1000_read_phy_reg(&sc->hw,
1840                             PHY_1000T_CTRL, &phy_tmp);
1841                         if (phy_tmp & CR_1000T_MS_ENABLE) {
1842                                 phy_tmp &= ~CR_1000T_MS_ENABLE;
1843                                 e1000_write_phy_reg(&sc->hw,
1844                                     PHY_1000T_CTRL, phy_tmp);
1845                                 sc->smartspeed++;
1846                                 if (sc->hw.mac.autoneg &&
1847                                     !e1000_phy_setup_autoneg(&sc->hw) &&
1848                                     !e1000_read_phy_reg(&sc->hw,
1849                                      PHY_CONTROL, &phy_tmp)) {
1850                                         phy_tmp |= MII_CR_AUTO_NEG_EN |
1851                                                    MII_CR_RESTART_AUTO_NEG;
1852                                         e1000_write_phy_reg(&sc->hw,
1853                                             PHY_CONTROL, phy_tmp);
1854                                 }
1855                         }
1856                 }
1857                 return;
1858         } else if (sc->smartspeed == EMX_SMARTSPEED_DOWNSHIFT) {
1859                 /* If still no link, perhaps using 2/3 pair cable */
1860                 e1000_read_phy_reg(&sc->hw, PHY_1000T_CTRL, &phy_tmp);
1861                 phy_tmp |= CR_1000T_MS_ENABLE;
1862                 e1000_write_phy_reg(&sc->hw, PHY_1000T_CTRL, phy_tmp);
1863                 if (sc->hw.mac.autoneg &&
1864                     !e1000_phy_setup_autoneg(&sc->hw) &&
1865                     !e1000_read_phy_reg(&sc->hw, PHY_CONTROL, &phy_tmp)) {
1866                         phy_tmp |= MII_CR_AUTO_NEG_EN | MII_CR_RESTART_AUTO_NEG;
1867                         e1000_write_phy_reg(&sc->hw, PHY_CONTROL, phy_tmp);
1868                 }
1869         }
1870
1871         /* Restart process after EMX_SMARTSPEED_MAX iterations */
1872         if (sc->smartspeed++ == EMX_SMARTSPEED_MAX)
1873                 sc->smartspeed = 0;
1874 }
1875
1876 static int
1877 emx_create_tx_ring(struct emx_softc *sc)
1878 {
1879         device_t dev = sc->dev;
1880         struct emx_txbuf *tx_buffer;
1881         int error, i, tsize;
1882
1883         /*
1884          * Validate number of transmit descriptors.  It must not exceed
1885          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
1886          */
1887         if ((emx_txd * sizeof(struct e1000_tx_desc)) % EMX_DBA_ALIGN != 0 ||
1888             emx_txd > EMX_MAX_TXD || emx_txd < EMX_MIN_TXD) {
1889                 device_printf(dev, "Using %d TX descriptors instead of %d!\n",
1890                     EMX_DEFAULT_TXD, emx_txd);
1891                 sc->num_tx_desc = EMX_DEFAULT_TXD;
1892         } else {
1893                 sc->num_tx_desc = emx_txd;
1894         }
1895
1896         /*
1897          * Allocate Transmit Descriptor ring
1898          */
1899         tsize = roundup2(sc->num_tx_desc * sizeof(struct e1000_tx_desc),
1900                          EMX_DBA_ALIGN);
1901         sc->tx_desc_base = bus_dmamem_coherent_any(sc->parent_dtag,
1902                                 EMX_DBA_ALIGN, tsize, BUS_DMA_WAITOK,
1903                                 &sc->tx_desc_dtag, &sc->tx_desc_dmap,
1904                                 &sc->tx_desc_paddr);
1905         if (sc->tx_desc_base == NULL) {
1906                 device_printf(dev, "Unable to allocate tx_desc memory\n");
1907                 return ENOMEM;
1908         }
1909
1910         sc->tx_buf = kmalloc(sizeof(struct emx_txbuf) * sc->num_tx_desc,
1911                              M_DEVBUF, M_WAITOK | M_ZERO);
1912
1913         /*
1914          * Create DMA tags for tx buffers
1915          */
1916         error = bus_dma_tag_create(sc->parent_dtag, /* parent */
1917                         1, 0,                   /* alignment, bounds */
1918                         BUS_SPACE_MAXADDR,      /* lowaddr */
1919                         BUS_SPACE_MAXADDR,      /* highaddr */
1920                         NULL, NULL,             /* filter, filterarg */
1921                         EMX_TSO_SIZE,           /* maxsize */
1922                         EMX_MAX_SCATTER,        /* nsegments */
1923                         EMX_MAX_SEGSIZE,        /* maxsegsize */
1924                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW |
1925                         BUS_DMA_ONEBPAGE,       /* flags */
1926                         &sc->txtag);
1927         if (error) {
1928                 device_printf(dev, "Unable to allocate TX DMA tag\n");
1929                 kfree(sc->tx_buf, M_DEVBUF);
1930                 sc->tx_buf = NULL;
1931                 return error;
1932         }
1933
1934         /*
1935          * Create DMA maps for tx buffers
1936          */
1937         for (i = 0; i < sc->num_tx_desc; i++) {
1938                 tx_buffer = &sc->tx_buf[i];
1939
1940                 error = bus_dmamap_create(sc->txtag,
1941                                           BUS_DMA_WAITOK | BUS_DMA_ONEBPAGE,
1942                                           &tx_buffer->map);
1943                 if (error) {
1944                         device_printf(dev, "Unable to create TX DMA map\n");
1945                         emx_destroy_tx_ring(sc, i);
1946                         return error;
1947                 }
1948         }
1949         return (0);
1950 }
1951
1952 static void
1953 emx_init_tx_ring(struct emx_softc *sc)
1954 {
1955         /* Clear the old ring contents */
1956         bzero(sc->tx_desc_base,
1957               sizeof(struct e1000_tx_desc) * sc->num_tx_desc);
1958
1959         /* Reset state */
1960         sc->next_avail_tx_desc = 0;
1961         sc->next_tx_to_clean = 0;
1962         sc->num_tx_desc_avail = sc->num_tx_desc;
1963 }
1964
1965 static void
1966 emx_init_tx_unit(struct emx_softc *sc)
1967 {
1968         uint32_t tctl, tarc, tipg = 0;
1969         uint64_t bus_addr;
1970
1971         /* Setup the Base and Length of the Tx Descriptor Ring */
1972         bus_addr = sc->tx_desc_paddr;
1973         E1000_WRITE_REG(&sc->hw, E1000_TDLEN(0),
1974             sc->num_tx_desc * sizeof(struct e1000_tx_desc));
1975         E1000_WRITE_REG(&sc->hw, E1000_TDBAH(0),
1976             (uint32_t)(bus_addr >> 32));
1977         E1000_WRITE_REG(&sc->hw, E1000_TDBAL(0),
1978             (uint32_t)bus_addr);
1979         /* Setup the HW Tx Head and Tail descriptor pointers */
1980         E1000_WRITE_REG(&sc->hw, E1000_TDT(0), 0);
1981         E1000_WRITE_REG(&sc->hw, E1000_TDH(0), 0);
1982
1983         /* Set the default values for the Tx Inter Packet Gap timer */
1984         switch (sc->hw.mac.type) {
1985         case e1000_80003es2lan:
1986                 tipg = DEFAULT_82543_TIPG_IPGR1;
1987                 tipg |= DEFAULT_80003ES2LAN_TIPG_IPGR2 <<
1988                     E1000_TIPG_IPGR2_SHIFT;
1989                 break;
1990
1991         default:
1992                 if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1993                     sc->hw.phy.media_type == e1000_media_type_internal_serdes)
1994                         tipg = DEFAULT_82543_TIPG_IPGT_FIBER;
1995                 else
1996                         tipg = DEFAULT_82543_TIPG_IPGT_COPPER;
1997                 tipg |= DEFAULT_82543_TIPG_IPGR1 << E1000_TIPG_IPGR1_SHIFT;
1998                 tipg |= DEFAULT_82543_TIPG_IPGR2 << E1000_TIPG_IPGR2_SHIFT;
1999                 break;
2000         }
2001
2002         E1000_WRITE_REG(&sc->hw, E1000_TIPG, tipg);
2003
2004         /* NOTE: 0 is not allowed for TIDV */
2005         E1000_WRITE_REG(&sc->hw, E1000_TIDV, 1);
2006         E1000_WRITE_REG(&sc->hw, E1000_TADV, 0);
2007
2008         if (sc->hw.mac.type == e1000_82571 ||
2009             sc->hw.mac.type == e1000_82572) {
2010                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
2011                 tarc |= EMX_TARC_SPEED_MODE;
2012                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
2013         } else if (sc->hw.mac.type == e1000_80003es2lan) {
2014                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
2015                 tarc |= 1;
2016                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
2017                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(1));
2018                 tarc |= 1;
2019                 E1000_WRITE_REG(&sc->hw, E1000_TARC(1), tarc);
2020         }
2021
2022         /* Program the Transmit Control Register */
2023         tctl = E1000_READ_REG(&sc->hw, E1000_TCTL);
2024         tctl &= ~E1000_TCTL_CT;
2025         tctl |= E1000_TCTL_PSP | E1000_TCTL_RTLC | E1000_TCTL_EN |
2026                 (E1000_COLLISION_THRESHOLD << E1000_CT_SHIFT);
2027         tctl |= E1000_TCTL_MULR;
2028
2029         /* This write will effectively turn on the transmit unit. */
2030         E1000_WRITE_REG(&sc->hw, E1000_TCTL, tctl);
2031 }
2032
2033 static void
2034 emx_destroy_tx_ring(struct emx_softc *sc, int ndesc)
2035 {
2036         struct emx_txbuf *tx_buffer;
2037         int i;
2038
2039         /* Free Transmit Descriptor ring */
2040         if (sc->tx_desc_base) {
2041                 bus_dmamap_unload(sc->tx_desc_dtag, sc->tx_desc_dmap);
2042                 bus_dmamem_free(sc->tx_desc_dtag, sc->tx_desc_base,
2043                                 sc->tx_desc_dmap);
2044                 bus_dma_tag_destroy(sc->tx_desc_dtag);
2045
2046                 sc->tx_desc_base = NULL;
2047         }
2048
2049         if (sc->tx_buf == NULL)
2050                 return;
2051
2052         for (i = 0; i < ndesc; i++) {
2053                 tx_buffer = &sc->tx_buf[i];
2054
2055                 KKASSERT(tx_buffer->m_head == NULL);
2056                 bus_dmamap_destroy(sc->txtag, tx_buffer->map);
2057         }
2058         bus_dma_tag_destroy(sc->txtag);
2059
2060         kfree(sc->tx_buf, M_DEVBUF);
2061         sc->tx_buf = NULL;
2062 }
2063
2064 /*
2065  * The offload context needs to be set when we transfer the first
2066  * packet of a particular protocol (TCP/UDP).  This routine has been
2067  * enhanced to deal with inserted VLAN headers.
2068  *
2069  * If the new packet's ether header length, ip header length and
2070  * csum offloading type are same as the previous packet, we should
2071  * avoid allocating a new csum context descriptor; mainly to take
2072  * advantage of the pipeline effect of the TX data read request.
2073  *
2074  * This function returns number of TX descrptors allocated for
2075  * csum context.
2076  */
2077 static int
2078 emx_txcsum(struct emx_softc *sc, struct mbuf *mp,
2079            uint32_t *txd_upper, uint32_t *txd_lower)
2080 {
2081         struct e1000_context_desc *TXD;
2082         struct emx_txbuf *tx_buffer;
2083         struct ether_vlan_header *eh;
2084         struct ip *ip;
2085         int curr_txd, ehdrlen, csum_flags;
2086         uint32_t cmd, hdr_len, ip_hlen;
2087         uint16_t etype;
2088
2089         /*
2090          * Determine where frame payload starts.
2091          * Jump over vlan headers if already present,
2092          * helpful for QinQ too.
2093          */
2094         KASSERT(mp->m_len >= ETHER_HDR_LEN,
2095                 ("emx_txcsum_pullup is not called (eh)?\n"));
2096         eh = mtod(mp, struct ether_vlan_header *);
2097         if (eh->evl_encap_proto == htons(ETHERTYPE_VLAN)) {
2098                 KASSERT(mp->m_len >= ETHER_HDR_LEN + EVL_ENCAPLEN,
2099                         ("emx_txcsum_pullup is not called (evh)?\n"));
2100                 etype = ntohs(eh->evl_proto);
2101                 ehdrlen = ETHER_HDR_LEN + EVL_ENCAPLEN;
2102         } else {
2103                 etype = ntohs(eh->evl_encap_proto);
2104                 ehdrlen = ETHER_HDR_LEN;
2105         }
2106
2107         /*
2108          * We only support TCP/UDP for IPv4 for the moment.
2109          * TODO: Support SCTP too when it hits the tree.
2110          */
2111         if (etype != ETHERTYPE_IP)
2112                 return 0;
2113
2114         KASSERT(mp->m_len >= ehdrlen + EMX_IPVHL_SIZE,
2115                 ("emx_txcsum_pullup is not called (eh+ip_vhl)?\n"));
2116
2117         /* NOTE: We could only safely access ip.ip_vhl part */
2118         ip = (struct ip *)(mp->m_data + ehdrlen);
2119         ip_hlen = ip->ip_hl << 2;
2120
2121         csum_flags = mp->m_pkthdr.csum_flags & EMX_CSUM_FEATURES;
2122
2123         if (sc->csum_ehlen == ehdrlen && sc->csum_iphlen == ip_hlen &&
2124             sc->csum_flags == csum_flags) {
2125                 /*
2126                  * Same csum offload context as the previous packets;
2127                  * just return.
2128                  */
2129                 *txd_upper = sc->csum_txd_upper;
2130                 *txd_lower = sc->csum_txd_lower;
2131                 return 0;
2132         }
2133
2134         /*
2135          * Setup a new csum offload context.
2136          */
2137
2138         curr_txd = sc->next_avail_tx_desc;
2139         tx_buffer = &sc->tx_buf[curr_txd];
2140         TXD = (struct e1000_context_desc *)&sc->tx_desc_base[curr_txd];
2141
2142         cmd = 0;
2143
2144         /* Setup of IP header checksum. */
2145         if (csum_flags & CSUM_IP) {
2146                 /*
2147                  * Start offset for header checksum calculation.
2148                  * End offset for header checksum calculation.
2149                  * Offset of place to put the checksum.
2150                  */
2151                 TXD->lower_setup.ip_fields.ipcss = ehdrlen;
2152                 TXD->lower_setup.ip_fields.ipcse =
2153                     htole16(ehdrlen + ip_hlen - 1);
2154                 TXD->lower_setup.ip_fields.ipcso =
2155                     ehdrlen + offsetof(struct ip, ip_sum);
2156                 cmd |= E1000_TXD_CMD_IP;
2157                 *txd_upper |= E1000_TXD_POPTS_IXSM << 8;
2158         }
2159         hdr_len = ehdrlen + ip_hlen;
2160
2161         if (csum_flags & CSUM_TCP) {
2162                 /*
2163                  * Start offset for payload checksum calculation.
2164                  * End offset for payload checksum calculation.
2165                  * Offset of place to put the checksum.
2166                  */
2167                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2168                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2169                 TXD->upper_setup.tcp_fields.tucso =
2170                     hdr_len + offsetof(struct tcphdr, th_sum);
2171                 cmd |= E1000_TXD_CMD_TCP;
2172                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2173         } else if (csum_flags & CSUM_UDP) {
2174                 /*
2175                  * Start offset for header checksum calculation.
2176                  * End offset for header checksum calculation.
2177                  * Offset of place to put the checksum.
2178                  */
2179                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2180                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2181                 TXD->upper_setup.tcp_fields.tucso =
2182                     hdr_len + offsetof(struct udphdr, uh_sum);
2183                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2184         }
2185
2186         *txd_lower = E1000_TXD_CMD_DEXT |       /* Extended descr type */
2187                      E1000_TXD_DTYP_D;          /* Data descr */
2188
2189         /* Save the information for this csum offloading context */
2190         sc->csum_ehlen = ehdrlen;
2191         sc->csum_iphlen = ip_hlen;
2192         sc->csum_flags = csum_flags;
2193         sc->csum_txd_upper = *txd_upper;
2194         sc->csum_txd_lower = *txd_lower;
2195
2196         TXD->tcp_seg_setup.data = htole32(0);
2197         TXD->cmd_and_length =
2198             htole32(E1000_TXD_CMD_IFCS | E1000_TXD_CMD_DEXT | cmd);
2199
2200         if (++curr_txd == sc->num_tx_desc)
2201                 curr_txd = 0;
2202
2203         KKASSERT(sc->num_tx_desc_avail > 0);
2204         sc->num_tx_desc_avail--;
2205
2206         sc->next_avail_tx_desc = curr_txd;
2207         return 1;
2208 }
2209
2210 static int
2211 emx_txcsum_pullup(struct emx_softc *sc, struct mbuf **m0)
2212 {
2213         struct mbuf *m = *m0;
2214         struct ether_header *eh;
2215         int len;
2216
2217         sc->tx_csum_try_pullup++;
2218
2219         len = ETHER_HDR_LEN + EMX_IPVHL_SIZE;
2220
2221         if (__predict_false(!M_WRITABLE(m))) {
2222                 if (__predict_false(m->m_len < ETHER_HDR_LEN)) {
2223                         sc->tx_csum_drop1++;
2224                         m_freem(m);
2225                         *m0 = NULL;
2226                         return ENOBUFS;
2227                 }
2228                 eh = mtod(m, struct ether_header *);
2229
2230                 if (eh->ether_type == htons(ETHERTYPE_VLAN))
2231                         len += EVL_ENCAPLEN;
2232
2233                 if (m->m_len < len) {
2234                         sc->tx_csum_drop2++;
2235                         m_freem(m);
2236                         *m0 = NULL;
2237                         return ENOBUFS;
2238                 }
2239                 return 0;
2240         }
2241
2242         if (__predict_false(m->m_len < ETHER_HDR_LEN)) {
2243                 sc->tx_csum_pullup1++;
2244                 m = m_pullup(m, ETHER_HDR_LEN);
2245                 if (m == NULL) {
2246                         sc->tx_csum_pullup1_failed++;
2247                         *m0 = NULL;
2248                         return ENOBUFS;
2249                 }
2250                 *m0 = m;
2251         }
2252         eh = mtod(m, struct ether_header *);
2253
2254         if (eh->ether_type == htons(ETHERTYPE_VLAN))
2255                 len += EVL_ENCAPLEN;
2256
2257         if (m->m_len < len) {
2258                 sc->tx_csum_pullup2++;
2259                 m = m_pullup(m, len);
2260                 if (m == NULL) {
2261                         sc->tx_csum_pullup2_failed++;
2262                         *m0 = NULL;
2263                         return ENOBUFS;
2264                 }
2265                 *m0 = m;
2266         }
2267         return 0;
2268 }
2269
2270 static void
2271 emx_txeof(struct emx_softc *sc)
2272 {
2273         struct ifnet *ifp = &sc->arpcom.ac_if;
2274         struct emx_txbuf *tx_buffer;
2275         int first, num_avail;
2276
2277         if (sc->tx_dd_head == sc->tx_dd_tail)
2278                 return;
2279
2280         if (sc->num_tx_desc_avail == sc->num_tx_desc)
2281                 return;
2282
2283         num_avail = sc->num_tx_desc_avail;
2284         first = sc->next_tx_to_clean;
2285
2286         while (sc->tx_dd_head != sc->tx_dd_tail) {
2287                 int dd_idx = sc->tx_dd[sc->tx_dd_head];
2288                 struct e1000_tx_desc *tx_desc;
2289
2290                 tx_desc = &sc->tx_desc_base[dd_idx];
2291                 if (tx_desc->upper.fields.status & E1000_TXD_STAT_DD) {
2292                         EMX_INC_TXDD_IDX(sc->tx_dd_head);
2293
2294                         if (++dd_idx == sc->num_tx_desc)
2295                                 dd_idx = 0;
2296
2297                         while (first != dd_idx) {
2298                                 logif(pkt_txclean);
2299
2300                                 num_avail++;
2301
2302                                 tx_buffer = &sc->tx_buf[first];
2303                                 if (tx_buffer->m_head) {
2304                                         ifp->if_opackets++;
2305                                         bus_dmamap_unload(sc->txtag,
2306                                                           tx_buffer->map);
2307                                         m_freem(tx_buffer->m_head);
2308                                         tx_buffer->m_head = NULL;
2309                                 }
2310
2311                                 if (++first == sc->num_tx_desc)
2312                                         first = 0;
2313                         }
2314                 } else {
2315                         break;
2316                 }
2317         }
2318         sc->next_tx_to_clean = first;
2319         sc->num_tx_desc_avail = num_avail;
2320
2321         if (sc->tx_dd_head == sc->tx_dd_tail) {
2322                 sc->tx_dd_head = 0;
2323                 sc->tx_dd_tail = 0;
2324         }
2325
2326         if (!EMX_IS_OACTIVE(sc)) {
2327                 ifp->if_flags &= ~IFF_OACTIVE;
2328
2329                 /* All clean, turn off the timer */
2330                 if (sc->num_tx_desc_avail == sc->num_tx_desc)
2331                         ifp->if_timer = 0;
2332         }
2333 }
2334
2335 static void
2336 emx_tx_collect(struct emx_softc *sc)
2337 {
2338         struct ifnet *ifp = &sc->arpcom.ac_if;
2339         struct emx_txbuf *tx_buffer;
2340         int tdh, first, num_avail, dd_idx = -1;
2341
2342         if (sc->num_tx_desc_avail == sc->num_tx_desc)
2343                 return;
2344
2345         tdh = E1000_READ_REG(&sc->hw, E1000_TDH(0));
2346         if (tdh == sc->next_tx_to_clean)
2347                 return;
2348
2349         if (sc->tx_dd_head != sc->tx_dd_tail)
2350                 dd_idx = sc->tx_dd[sc->tx_dd_head];
2351
2352         num_avail = sc->num_tx_desc_avail;
2353         first = sc->next_tx_to_clean;
2354
2355         while (first != tdh) {
2356                 logif(pkt_txclean);
2357
2358                 num_avail++;
2359
2360                 tx_buffer = &sc->tx_buf[first];
2361                 if (tx_buffer->m_head) {
2362                         ifp->if_opackets++;
2363                         bus_dmamap_unload(sc->txtag,
2364                                           tx_buffer->map);
2365                         m_freem(tx_buffer->m_head);
2366                         tx_buffer->m_head = NULL;
2367                 }
2368
2369                 if (first == dd_idx) {
2370                         EMX_INC_TXDD_IDX(sc->tx_dd_head);
2371                         if (sc->tx_dd_head == sc->tx_dd_tail) {
2372                                 sc->tx_dd_head = 0;
2373                                 sc->tx_dd_tail = 0;
2374                                 dd_idx = -1;
2375                         } else {
2376                                 dd_idx = sc->tx_dd[sc->tx_dd_head];
2377                         }
2378                 }
2379
2380                 if (++first == sc->num_tx_desc)
2381                         first = 0;
2382         }
2383         sc->next_tx_to_clean = first;
2384         sc->num_tx_desc_avail = num_avail;
2385
2386         if (!EMX_IS_OACTIVE(sc)) {
2387                 ifp->if_flags &= ~IFF_OACTIVE;
2388
2389                 /* All clean, turn off the timer */
2390                 if (sc->num_tx_desc_avail == sc->num_tx_desc)
2391                         ifp->if_timer = 0;
2392         }
2393 }
2394
2395 /*
2396  * When Link is lost sometimes there is work still in the TX ring
2397  * which will result in a watchdog, rather than allow that do an
2398  * attempted cleanup and then reinit here.  Note that this has been
2399  * seens mostly with fiber adapters.
2400  */
2401 static void
2402 emx_tx_purge(struct emx_softc *sc)
2403 {
2404         struct ifnet *ifp = &sc->arpcom.ac_if;
2405
2406         if (!sc->link_active && ifp->if_timer) {
2407                 emx_tx_collect(sc);
2408                 if (ifp->if_timer) {
2409                         if_printf(ifp, "Link lost, TX pending, reinit\n");
2410                         ifp->if_timer = 0;
2411                         emx_init(sc);
2412                 }
2413         }
2414 }
2415
2416 static int
2417 emx_newbuf(struct emx_softc *sc, struct emx_rxdata *rdata, int i, int init)
2418 {
2419         struct mbuf *m;
2420         bus_dma_segment_t seg;
2421         bus_dmamap_t map;
2422         struct emx_rxbuf *rx_buffer;
2423         int error, nseg;
2424
2425         m = m_getcl(init ? MB_WAIT : MB_DONTWAIT, MT_DATA, M_PKTHDR);
2426         if (m == NULL) {
2427                 rdata->mbuf_cluster_failed++;
2428                 if (init) {
2429                         if_printf(&sc->arpcom.ac_if,
2430                                   "Unable to allocate RX mbuf\n");
2431                 }
2432                 return (ENOBUFS);
2433         }
2434         m->m_len = m->m_pkthdr.len = MCLBYTES;
2435
2436         if (sc->max_frame_size <= MCLBYTES - ETHER_ALIGN)
2437                 m_adj(m, ETHER_ALIGN);
2438
2439         error = bus_dmamap_load_mbuf_segment(rdata->rxtag,
2440                         rdata->rx_sparemap, m,
2441                         &seg, 1, &nseg, BUS_DMA_NOWAIT);
2442         if (error) {
2443                 m_freem(m);
2444                 if (init) {
2445                         if_printf(&sc->arpcom.ac_if,
2446                                   "Unable to load RX mbuf\n");
2447                 }
2448                 return (error);
2449         }
2450
2451         rx_buffer = &rdata->rx_buf[i];
2452         if (rx_buffer->m_head != NULL)
2453                 bus_dmamap_unload(rdata->rxtag, rx_buffer->map);
2454
2455         map = rx_buffer->map;
2456         rx_buffer->map = rdata->rx_sparemap;
2457         rdata->rx_sparemap = map;
2458
2459         rx_buffer->m_head = m;
2460         rx_buffer->paddr = seg.ds_addr;
2461
2462         emx_setup_rxdesc(&rdata->rx_desc[i], rx_buffer);
2463         return (0);
2464 }
2465
2466 static int
2467 emx_create_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2468 {
2469         device_t dev = sc->dev;
2470         struct emx_rxbuf *rx_buffer;
2471         int i, error, rsize;
2472
2473         /*
2474          * Validate number of receive descriptors.  It must not exceed
2475          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
2476          */
2477         if ((emx_rxd * sizeof(emx_rxdesc_t)) % EMX_DBA_ALIGN != 0 ||
2478             emx_rxd > EMX_MAX_RXD || emx_rxd < EMX_MIN_RXD) {
2479                 device_printf(dev, "Using %d RX descriptors instead of %d!\n",
2480                     EMX_DEFAULT_RXD, emx_rxd);
2481                 rdata->num_rx_desc = EMX_DEFAULT_RXD;
2482         } else {
2483                 rdata->num_rx_desc = emx_rxd;
2484         }
2485
2486         /*
2487          * Allocate Receive Descriptor ring
2488          */
2489         rsize = roundup2(rdata->num_rx_desc * sizeof(emx_rxdesc_t),
2490                          EMX_DBA_ALIGN);
2491         rdata->rx_desc = bus_dmamem_coherent_any(sc->parent_dtag,
2492                                 EMX_DBA_ALIGN, rsize, BUS_DMA_WAITOK,
2493                                 &rdata->rx_desc_dtag, &rdata->rx_desc_dmap,
2494                                 &rdata->rx_desc_paddr);
2495         if (rdata->rx_desc == NULL) {
2496                 device_printf(dev, "Unable to allocate rx_desc memory\n");
2497                 return ENOMEM;
2498         }
2499
2500         rdata->rx_buf = kmalloc(sizeof(struct emx_rxbuf) * rdata->num_rx_desc,
2501                                 M_DEVBUF, M_WAITOK | M_ZERO);
2502
2503         /*
2504          * Create DMA tag for rx buffers
2505          */
2506         error = bus_dma_tag_create(sc->parent_dtag, /* parent */
2507                         1, 0,                   /* alignment, bounds */
2508                         BUS_SPACE_MAXADDR,      /* lowaddr */
2509                         BUS_SPACE_MAXADDR,      /* highaddr */
2510                         NULL, NULL,             /* filter, filterarg */
2511                         MCLBYTES,               /* maxsize */
2512                         1,                      /* nsegments */
2513                         MCLBYTES,               /* maxsegsize */
2514                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW, /* flags */
2515                         &rdata->rxtag);
2516         if (error) {
2517                 device_printf(dev, "Unable to allocate RX DMA tag\n");
2518                 kfree(rdata->rx_buf, M_DEVBUF);
2519                 rdata->rx_buf = NULL;
2520                 return error;
2521         }
2522
2523         /*
2524          * Create spare DMA map for rx buffers
2525          */
2526         error = bus_dmamap_create(rdata->rxtag, BUS_DMA_WAITOK,
2527                                   &rdata->rx_sparemap);
2528         if (error) {
2529                 device_printf(dev, "Unable to create spare RX DMA map\n");
2530                 bus_dma_tag_destroy(rdata->rxtag);
2531                 kfree(rdata->rx_buf, M_DEVBUF);
2532                 rdata->rx_buf = NULL;
2533                 return error;
2534         }
2535
2536         /*
2537          * Create DMA maps for rx buffers
2538          */
2539         for (i = 0; i < rdata->num_rx_desc; i++) {
2540                 rx_buffer = &rdata->rx_buf[i];
2541
2542                 error = bus_dmamap_create(rdata->rxtag, BUS_DMA_WAITOK,
2543                                           &rx_buffer->map);
2544                 if (error) {
2545                         device_printf(dev, "Unable to create RX DMA map\n");
2546                         emx_destroy_rx_ring(sc, rdata, i);
2547                         return error;
2548                 }
2549         }
2550         return (0);
2551 }
2552
2553 static void
2554 emx_free_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2555 {
2556         int i;
2557
2558         for (i = 0; i < rdata->num_rx_desc; i++) {
2559                 struct emx_rxbuf *rx_buffer = &rdata->rx_buf[i];
2560
2561                 if (rx_buffer->m_head != NULL) {
2562                         bus_dmamap_unload(rdata->rxtag, rx_buffer->map);
2563                         m_freem(rx_buffer->m_head);
2564                         rx_buffer->m_head = NULL;
2565                 }
2566         }
2567
2568         if (rdata->fmp != NULL)
2569                 m_freem(rdata->fmp);
2570         rdata->fmp = NULL;
2571         rdata->lmp = NULL;
2572 }
2573
2574 static int
2575 emx_init_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2576 {
2577         int i, error;
2578
2579         /* Reset descriptor ring */
2580         bzero(rdata->rx_desc, sizeof(emx_rxdesc_t) * rdata->num_rx_desc);
2581
2582         /* Allocate new ones. */
2583         for (i = 0; i < rdata->num_rx_desc; i++) {
2584                 error = emx_newbuf(sc, rdata, i, 1);
2585                 if (error)
2586                         return (error);
2587         }
2588
2589         /* Setup our descriptor pointers */
2590         rdata->next_rx_desc_to_check = 0;
2591
2592         return (0);
2593 }
2594
2595 static void
2596 emx_init_rx_unit(struct emx_softc *sc)
2597 {
2598         struct ifnet *ifp = &sc->arpcom.ac_if;
2599         uint64_t bus_addr;
2600         uint32_t rctl, rxcsum, rfctl;
2601         int i;
2602
2603         /*
2604          * Make sure receives are disabled while setting
2605          * up the descriptor ring
2606          */
2607         rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
2608         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl & ~E1000_RCTL_EN);
2609
2610         /*
2611          * Set the interrupt throttling rate. Value is calculated
2612          * as ITR = 1 / (INT_THROTTLE_CEIL * 256ns)
2613          */
2614         if (sc->int_throttle_ceil) {
2615                 E1000_WRITE_REG(&sc->hw, E1000_ITR,
2616                         1000000000 / 256 / sc->int_throttle_ceil);
2617         } else {
2618                 E1000_WRITE_REG(&sc->hw, E1000_ITR, 0);
2619         }
2620
2621         /* Use extended RX descriptor */
2622         rfctl = E1000_RFCTL_EXTEN;
2623
2624         /* Disable accelerated ackknowledge */
2625         if (sc->hw.mac.type == e1000_82574)
2626                 rfctl |= E1000_RFCTL_ACK_DIS;
2627
2628         E1000_WRITE_REG(&sc->hw, E1000_RFCTL, rfctl);
2629
2630         /* Setup the Base and Length of the Rx Descriptor Ring */
2631         for (i = 0; i < sc->rx_ring_inuse; ++i) {
2632                 struct emx_rxdata *rdata = &sc->rx_data[i];
2633
2634                 bus_addr = rdata->rx_desc_paddr;
2635                 E1000_WRITE_REG(&sc->hw, E1000_RDLEN(i),
2636                     rdata->num_rx_desc * sizeof(emx_rxdesc_t));
2637                 E1000_WRITE_REG(&sc->hw, E1000_RDBAH(i),
2638                     (uint32_t)(bus_addr >> 32));
2639                 E1000_WRITE_REG(&sc->hw, E1000_RDBAL(i),
2640                     (uint32_t)bus_addr);
2641         }
2642
2643         /* Setup the Receive Control Register */
2644         rctl &= ~(3 << E1000_RCTL_MO_SHIFT);
2645         rctl |= E1000_RCTL_EN | E1000_RCTL_BAM | E1000_RCTL_LBM_NO |
2646                 E1000_RCTL_RDMTS_HALF | E1000_RCTL_SECRC |
2647                 (sc->hw.mac.mc_filter_type << E1000_RCTL_MO_SHIFT);
2648
2649         /* Make sure VLAN Filters are off */
2650         rctl &= ~E1000_RCTL_VFE;
2651
2652         /* Don't store bad paket */
2653         rctl &= ~E1000_RCTL_SBP;
2654
2655         /* MCLBYTES */
2656         rctl |= E1000_RCTL_SZ_2048;
2657
2658         if (ifp->if_mtu > ETHERMTU)
2659                 rctl |= E1000_RCTL_LPE;
2660         else
2661                 rctl &= ~E1000_RCTL_LPE;
2662
2663         /*
2664          * Receive Checksum Offload for TCP and UDP
2665          *
2666          * Checksum offloading is also enabled if multiple receive
2667          * queue is to be supported, since we need it to figure out
2668          * packet type.
2669          */
2670         if (ifp->if_capenable & (IFCAP_RSS | IFCAP_RXCSUM)) {
2671                 rxcsum = E1000_READ_REG(&sc->hw, E1000_RXCSUM);
2672
2673                 /*
2674                  * NOTE:
2675                  * PCSD must be enabled to enable multiple
2676                  * receive queues.
2677                  */
2678                 rxcsum |= E1000_RXCSUM_IPOFL | E1000_RXCSUM_TUOFL |
2679                           E1000_RXCSUM_PCSD;
2680                 E1000_WRITE_REG(&sc->hw, E1000_RXCSUM, rxcsum);
2681         }
2682
2683         /*
2684          * Configure multiple receive queue (RSS)
2685          */
2686         if (ifp->if_capenable & IFCAP_RSS) {
2687                 uint8_t key[EMX_NRSSRK * EMX_RSSRK_SIZE];
2688                 uint32_t reta;
2689
2690                 KASSERT(sc->rx_ring_inuse == EMX_NRX_RING,
2691                         ("invalid number of RX ring (%d)",
2692                          sc->rx_ring_inuse));
2693
2694                 /*
2695                  * NOTE:
2696                  * When we reach here, RSS has already been disabled
2697                  * in emx_stop(), so we could safely configure RSS key
2698                  * and redirect table.
2699                  */
2700
2701                 /*
2702                  * Configure RSS key
2703                  */
2704                 toeplitz_get_key(key, sizeof(key));
2705                 for (i = 0; i < EMX_NRSSRK; ++i) {
2706                         uint32_t rssrk;
2707
2708                         rssrk = EMX_RSSRK_VAL(key, i);
2709                         EMX_RSS_DPRINTF(sc, 1, "rssrk%d 0x%08x\n", i, rssrk);
2710
2711                         E1000_WRITE_REG(&sc->hw, E1000_RSSRK(i), rssrk);
2712                 }
2713
2714                 /*
2715                  * Configure RSS redirect table in following fashion:
2716                  * (hash & ring_cnt_mask) == rdr_table[(hash & rdr_table_mask)]
2717                  */
2718                 reta = 0;
2719                 for (i = 0; i < EMX_RETA_SIZE; ++i) {
2720                         uint32_t q;
2721
2722                         q = (i % sc->rx_ring_inuse) << EMX_RETA_RINGIDX_SHIFT;
2723                         reta |= q << (8 * i);
2724                 }
2725                 EMX_RSS_DPRINTF(sc, 1, "reta 0x%08x\n", reta);
2726
2727                 for (i = 0; i < EMX_NRETA; ++i)
2728                         E1000_WRITE_REG(&sc->hw, E1000_RETA(i), reta);
2729
2730                 /*
2731                  * Enable multiple receive queues.
2732                  * Enable IPv4 RSS standard hash functions.
2733                  * Disable RSS interrupt.
2734                  */
2735                 E1000_WRITE_REG(&sc->hw, E1000_MRQC,
2736                                 E1000_MRQC_ENABLE_RSS_2Q |
2737                                 E1000_MRQC_RSS_FIELD_IPV4_TCP |
2738                                 E1000_MRQC_RSS_FIELD_IPV4);
2739         }
2740
2741         /*
2742          * XXX TEMPORARY WORKAROUND: on some systems with 82573
2743          * long latencies are observed, like Lenovo X60. This
2744          * change eliminates the problem, but since having positive
2745          * values in RDTR is a known source of problems on other
2746          * platforms another solution is being sought.
2747          */
2748         if (emx_82573_workaround && sc->hw.mac.type == e1000_82573) {
2749                 E1000_WRITE_REG(&sc->hw, E1000_RADV, EMX_RADV_82573);
2750                 E1000_WRITE_REG(&sc->hw, E1000_RDTR, EMX_RDTR_82573);
2751         }
2752
2753         /*
2754          * Setup the HW Rx Head and Tail Descriptor Pointers
2755          */
2756         for (i = 0; i < sc->rx_ring_inuse; ++i) {
2757                 E1000_WRITE_REG(&sc->hw, E1000_RDH(i), 0);
2758                 E1000_WRITE_REG(&sc->hw, E1000_RDT(i),
2759                     sc->rx_data[i].num_rx_desc - 1);
2760         }
2761
2762         /* Enable Receives */
2763         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl);
2764 }
2765
2766 static void
2767 emx_destroy_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata, int ndesc)
2768 {
2769         struct emx_rxbuf *rx_buffer;
2770         int i;
2771
2772         /* Free Receive Descriptor ring */
2773         if (rdata->rx_desc) {
2774                 bus_dmamap_unload(rdata->rx_desc_dtag, rdata->rx_desc_dmap);
2775                 bus_dmamem_free(rdata->rx_desc_dtag, rdata->rx_desc,
2776                                 rdata->rx_desc_dmap);
2777                 bus_dma_tag_destroy(rdata->rx_desc_dtag);
2778
2779                 rdata->rx_desc = NULL;
2780         }
2781
2782         if (rdata->rx_buf == NULL)
2783                 return;
2784
2785         for (i = 0; i < ndesc; i++) {
2786                 rx_buffer = &rdata->rx_buf[i];
2787
2788                 KKASSERT(rx_buffer->m_head == NULL);
2789                 bus_dmamap_destroy(rdata->rxtag, rx_buffer->map);
2790         }
2791         bus_dmamap_destroy(rdata->rxtag, rdata->rx_sparemap);
2792         bus_dma_tag_destroy(rdata->rxtag);
2793
2794         kfree(rdata->rx_buf, M_DEVBUF);
2795         rdata->rx_buf = NULL;
2796 }
2797
2798 static void
2799 emx_rxeof(struct emx_softc *sc, int ring_idx, int count)
2800 {
2801         struct emx_rxdata *rdata = &sc->rx_data[ring_idx];
2802         struct ifnet *ifp = &sc->arpcom.ac_if;
2803         uint32_t staterr;
2804         emx_rxdesc_t *current_desc;
2805         struct mbuf *mp;
2806         int i;
2807         struct mbuf_chain chain[MAXCPU];
2808
2809         i = rdata->next_rx_desc_to_check;
2810         current_desc = &rdata->rx_desc[i];
2811         staterr = le32toh(current_desc->rxd_staterr);
2812
2813         if (!(staterr & E1000_RXD_STAT_DD))
2814                 return;
2815
2816         ether_input_chain_init(chain);
2817
2818         while ((staterr & E1000_RXD_STAT_DD) && count != 0) {
2819                 struct pktinfo *pi = NULL, pi0;
2820                 struct emx_rxbuf *rx_buf = &rdata->rx_buf[i];
2821                 struct mbuf *m = NULL;
2822                 int eop, len;
2823
2824                 logif(pkt_receive);
2825
2826                 mp = rx_buf->m_head;
2827
2828                 /*
2829                  * Can't defer bus_dmamap_sync(9) because TBI_ACCEPT
2830                  * needs to access the last received byte in the mbuf.
2831                  */
2832                 bus_dmamap_sync(rdata->rxtag, rx_buf->map,
2833                                 BUS_DMASYNC_POSTREAD);
2834
2835                 len = le16toh(current_desc->rxd_length);
2836                 if (staterr & E1000_RXD_STAT_EOP) {
2837                         count--;
2838                         eop = 1;
2839                 } else {
2840                         eop = 0;
2841                 }
2842
2843                 if (!(staterr & E1000_RXDEXT_ERR_FRAME_ERR_MASK)) {
2844                         uint16_t vlan = 0;
2845                         uint32_t mrq, rss_hash;
2846
2847                         /*
2848                          * Save several necessary information,
2849                          * before emx_newbuf() destroy it.
2850                          */
2851                         if ((staterr & E1000_RXD_STAT_VP) && eop)
2852                                 vlan = le16toh(current_desc->rxd_vlan);
2853
2854                         mrq = le32toh(current_desc->rxd_mrq);
2855                         rss_hash = le32toh(current_desc->rxd_rss);
2856
2857                         EMX_RSS_DPRINTF(sc, 10,
2858                             "ring%d, mrq 0x%08x, rss_hash 0x%08x\n",
2859                             ring_idx, mrq, rss_hash);
2860
2861                         if (emx_newbuf(sc, rdata, i, 0) != 0) {
2862                                 ifp->if_iqdrops++;
2863                                 goto discard;
2864                         }
2865
2866                         /* Assign correct length to the current fragment */
2867                         mp->m_len = len;
2868
2869                         if (rdata->fmp == NULL) {
2870                                 mp->m_pkthdr.len = len;
2871                                 rdata->fmp = mp; /* Store the first mbuf */
2872                                 rdata->lmp = mp;
2873                         } else {
2874                                 /*
2875                                  * Chain mbuf's together
2876                                  */
2877                                 rdata->lmp->m_next = mp;
2878                                 rdata->lmp = rdata->lmp->m_next;
2879                                 rdata->fmp->m_pkthdr.len += len;
2880                         }
2881
2882                         if (eop) {
2883                                 rdata->fmp->m_pkthdr.rcvif = ifp;
2884                                 ifp->if_ipackets++;
2885
2886                                 if (ifp->if_capenable & IFCAP_RXCSUM)
2887                                         emx_rxcsum(staterr, rdata->fmp);
2888
2889                                 if (staterr & E1000_RXD_STAT_VP) {
2890                                         rdata->fmp->m_pkthdr.ether_vlantag =
2891                                             vlan;
2892                                         rdata->fmp->m_flags |= M_VLANTAG;
2893                                 }
2894                                 m = rdata->fmp;
2895                                 rdata->fmp = NULL;
2896                                 rdata->lmp = NULL;
2897
2898                                 if (ifp->if_capenable & IFCAP_RSS) {
2899                                         pi = emx_rssinfo(m, &pi0, mrq,
2900                                                          rss_hash, staterr);
2901                                 }
2902 #ifdef EMX_RSS_DEBUG
2903                                 rdata->rx_pkts++;
2904 #endif
2905                         }
2906                 } else {
2907                         ifp->if_ierrors++;
2908 discard:
2909                         emx_setup_rxdesc(current_desc, rx_buf);
2910                         if (rdata->fmp != NULL) {
2911                                 m_freem(rdata->fmp);
2912                                 rdata->fmp = NULL;
2913                                 rdata->lmp = NULL;
2914                         }
2915                         m = NULL;
2916                 }
2917
2918                 if (m != NULL)
2919                         ether_input_chain(ifp, m, pi, chain);
2920
2921                 /* Advance our pointers to the next descriptor. */
2922                 if (++i == rdata->num_rx_desc)
2923                         i = 0;
2924
2925                 current_desc = &rdata->rx_desc[i];
2926                 staterr = le32toh(current_desc->rxd_staterr);
2927         }
2928         rdata->next_rx_desc_to_check = i;
2929
2930         ether_input_dispatch(chain);
2931
2932         /* Advance the E1000's Receive Queue "Tail Pointer". */
2933         if (--i < 0)
2934                 i = rdata->num_rx_desc - 1;
2935         E1000_WRITE_REG(&sc->hw, E1000_RDT(ring_idx), i);
2936 }
2937
2938 static void
2939 emx_enable_intr(struct emx_softc *sc)
2940 {
2941         lwkt_serialize_handler_enable(&sc->main_serialize);
2942         E1000_WRITE_REG(&sc->hw, E1000_IMS, IMS_ENABLE_MASK);
2943 }
2944
2945 static void
2946 emx_disable_intr(struct emx_softc *sc)
2947 {
2948         E1000_WRITE_REG(&sc->hw, E1000_IMC, 0xffffffff);
2949         lwkt_serialize_handler_disable(&sc->main_serialize);
2950 }
2951
2952 /*
2953  * Bit of a misnomer, what this really means is
2954  * to enable OS management of the system... aka
2955  * to disable special hardware management features
2956  */
2957 static void
2958 emx_get_mgmt(struct emx_softc *sc)
2959 {
2960         /* A shared code workaround */
2961         if (sc->has_manage) {
2962                 int manc2h = E1000_READ_REG(&sc->hw, E1000_MANC2H);
2963                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
2964
2965                 /* disable hardware interception of ARP */
2966                 manc &= ~(E1000_MANC_ARP_EN);
2967
2968                 /* enable receiving management packets to the host */
2969                 manc |= E1000_MANC_EN_MNG2HOST;
2970 #define E1000_MNG2HOST_PORT_623 (1 << 5)
2971 #define E1000_MNG2HOST_PORT_664 (1 << 6)
2972                 manc2h |= E1000_MNG2HOST_PORT_623;
2973                 manc2h |= E1000_MNG2HOST_PORT_664;
2974                 E1000_WRITE_REG(&sc->hw, E1000_MANC2H, manc2h);
2975
2976                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
2977         }
2978 }
2979
2980 /*
2981  * Give control back to hardware management
2982  * controller if there is one.
2983  */
2984 static void
2985 emx_rel_mgmt(struct emx_softc *sc)
2986 {
2987         if (sc->has_manage) {
2988                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
2989
2990                 /* re-enable hardware interception of ARP */
2991                 manc |= E1000_MANC_ARP_EN;
2992                 manc &= ~E1000_MANC_EN_MNG2HOST;
2993
2994                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
2995         }
2996 }
2997
2998 /*
2999  * emx_get_hw_control() sets {CTRL_EXT|FWSM}:DRV_LOAD bit.
3000  * For ASF and Pass Through versions of f/w this means that
3001  * the driver is loaded.  For AMT version (only with 82573)
3002  * of the f/w this means that the network i/f is open.
3003  */
3004 static void
3005 emx_get_hw_control(struct emx_softc *sc)
3006 {
3007         uint32_t ctrl_ext, swsm;
3008
3009         /* Let firmware know the driver has taken over */
3010         switch (sc->hw.mac.type) {
3011         case e1000_82573:
3012                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
3013                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
3014                     swsm | E1000_SWSM_DRV_LOAD);
3015                 break;
3016
3017         case e1000_82571:
3018         case e1000_82572:
3019         case e1000_80003es2lan:
3020                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
3021                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
3022                     ctrl_ext | E1000_CTRL_EXT_DRV_LOAD);
3023                 break;
3024
3025         default:
3026                 break;
3027         }
3028 }
3029
3030 /*
3031  * emx_rel_hw_control() resets {CTRL_EXT|FWSM}:DRV_LOAD bit.
3032  * For ASF and Pass Through versions of f/w this means that the
3033  * driver is no longer loaded.  For AMT version (only with 82573)
3034  * of the f/w this means that the network i/f is closed.
3035  */
3036 static void
3037 emx_rel_hw_control(struct emx_softc *sc)
3038 {
3039         uint32_t ctrl_ext, swsm;
3040
3041         /* Let firmware taken over control of h/w */
3042         switch (sc->hw.mac.type) {
3043         case e1000_82573:
3044                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
3045                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
3046                     swsm & ~E1000_SWSM_DRV_LOAD);
3047                 break;
3048
3049         case e1000_82571:
3050         case e1000_82572:
3051         case e1000_80003es2lan:
3052                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
3053                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
3054                     ctrl_ext & ~E1000_CTRL_EXT_DRV_LOAD);
3055                 break;
3056
3057         default:
3058                 break;
3059         }
3060 }
3061
3062 static int
3063 emx_is_valid_eaddr(const uint8_t *addr)
3064 {
3065         char zero_addr[ETHER_ADDR_LEN] = { 0, 0, 0, 0, 0, 0 };
3066
3067         if ((addr[0] & 1) || !bcmp(addr, zero_addr, ETHER_ADDR_LEN))
3068                 return (FALSE);
3069
3070         return (TRUE);
3071 }
3072
3073 /*
3074  * Enable PCI Wake On Lan capability
3075  */
3076 void
3077 emx_enable_wol(device_t dev)
3078 {
3079         uint16_t cap, status;
3080         uint8_t id;
3081
3082         /* First find the capabilities pointer*/
3083         cap = pci_read_config(dev, PCIR_CAP_PTR, 2);
3084
3085         /* Read the PM Capabilities */
3086         id = pci_read_config(dev, cap, 1);
3087         if (id != PCIY_PMG)     /* Something wrong */
3088                 return;
3089
3090         /*
3091          * OK, we have the power capabilities,
3092          * so now get the status register
3093          */
3094         cap += PCIR_POWER_STATUS;
3095         status = pci_read_config(dev, cap, 2);
3096         status |= PCIM_PSTAT_PME | PCIM_PSTAT_PMEENABLE;
3097         pci_write_config(dev, cap, status, 2);
3098 }
3099
3100 static void
3101 emx_update_stats(struct emx_softc *sc)
3102 {
3103         struct ifnet *ifp = &sc->arpcom.ac_if;
3104
3105         if (sc->hw.phy.media_type == e1000_media_type_copper ||
3106             (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_LU)) {
3107                 sc->stats.symerrs += E1000_READ_REG(&sc->hw, E1000_SYMERRS);
3108                 sc->stats.sec += E1000_READ_REG(&sc->hw, E1000_SEC);
3109         }
3110         sc->stats.crcerrs += E1000_READ_REG(&sc->hw, E1000_CRCERRS);
3111         sc->stats.mpc += E1000_READ_REG(&sc->hw, E1000_MPC);
3112         sc->stats.scc += E1000_READ_REG(&sc->hw, E1000_SCC);
3113         sc->stats.ecol += E1000_READ_REG(&sc->hw, E1000_ECOL);
3114
3115         sc->stats.mcc += E1000_READ_REG(&sc->hw, E1000_MCC);
3116         sc->stats.latecol += E1000_READ_REG(&sc->hw, E1000_LATECOL);
3117         sc->stats.colc += E1000_READ_REG(&sc->hw, E1000_COLC);
3118         sc->stats.dc += E1000_READ_REG(&sc->hw, E1000_DC);
3119         sc->stats.rlec += E1000_READ_REG(&sc->hw, E1000_RLEC);
3120         sc->stats.xonrxc += E1000_READ_REG(&sc->hw, E1000_XONRXC);
3121         sc->stats.xontxc += E1000_READ_REG(&sc->hw, E1000_XONTXC);
3122         sc->stats.xoffrxc += E1000_READ_REG(&sc->hw, E1000_XOFFRXC);
3123         sc->stats.xofftxc += E1000_READ_REG(&sc->hw, E1000_XOFFTXC);
3124         sc->stats.fcruc += E1000_READ_REG(&sc->hw, E1000_FCRUC);
3125         sc->stats.prc64 += E1000_READ_REG(&sc->hw, E1000_PRC64);
3126         sc->stats.prc127 += E1000_READ_REG(&sc->hw, E1000_PRC127);
3127         sc->stats.prc255 += E1000_READ_REG(&sc->hw, E1000_PRC255);
3128         sc->stats.prc511 += E1000_READ_REG(&sc->hw, E1000_PRC511);
3129         sc->stats.prc1023 += E1000_READ_REG(&sc->hw, E1000_PRC1023);
3130         sc->stats.prc1522 += E1000_READ_REG(&sc->hw, E1000_PRC1522);
3131         sc->stats.gprc += E1000_READ_REG(&sc->hw, E1000_GPRC);
3132         sc->stats.bprc += E1000_READ_REG(&sc->hw, E1000_BPRC);
3133         sc->stats.mprc += E1000_READ_REG(&sc->hw, E1000_MPRC);
3134         sc->stats.gptc += E1000_READ_REG(&sc->hw, E1000_GPTC);
3135
3136         /* For the 64-bit byte counters the low dword must be read first. */
3137         /* Both registers clear on the read of the high dword */
3138
3139         sc->stats.gorc += E1000_READ_REG(&sc->hw, E1000_GORCH);
3140         sc->stats.gotc += E1000_READ_REG(&sc->hw, E1000_GOTCH);
3141
3142         sc->stats.rnbc += E1000_READ_REG(&sc->hw, E1000_RNBC);
3143         sc->stats.ruc += E1000_READ_REG(&sc->hw, E1000_RUC);
3144         sc->stats.rfc += E1000_READ_REG(&sc->hw, E1000_RFC);
3145         sc->stats.roc += E1000_READ_REG(&sc->hw, E1000_ROC);
3146         sc->stats.rjc += E1000_READ_REG(&sc->hw, E1000_RJC);
3147
3148         sc->stats.tor += E1000_READ_REG(&sc->hw, E1000_TORH);
3149         sc->stats.tot += E1000_READ_REG(&sc->hw, E1000_TOTH);
3150
3151         sc->stats.tpr += E1000_READ_REG(&sc->hw, E1000_TPR);
3152         sc->stats.tpt += E1000_READ_REG(&sc->hw, E1000_TPT);
3153         sc->stats.ptc64 += E1000_READ_REG(&sc->hw, E1000_PTC64);
3154         sc->stats.ptc127 += E1000_READ_REG(&sc->hw, E1000_PTC127);
3155         sc->stats.ptc255 += E1000_READ_REG(&sc->hw, E1000_PTC255);
3156         sc->stats.ptc511 += E1000_READ_REG(&sc->hw, E1000_PTC511);
3157         sc->stats.ptc1023 += E1000_READ_REG(&sc->hw, E1000_PTC1023);
3158         sc->stats.ptc1522 += E1000_READ_REG(&sc->hw, E1000_PTC1522);
3159         sc->stats.mptc += E1000_READ_REG(&sc->hw, E1000_MPTC);
3160         sc->stats.bptc += E1000_READ_REG(&sc->hw, E1000_BPTC);
3161
3162         sc->stats.algnerrc += E1000_READ_REG(&sc->hw, E1000_ALGNERRC);
3163         sc->stats.rxerrc += E1000_READ_REG(&sc->hw, E1000_RXERRC);
3164         sc->stats.tncrs += E1000_READ_REG(&sc->hw, E1000_TNCRS);
3165         sc->stats.cexterr += E1000_READ_REG(&sc->hw, E1000_CEXTERR);
3166         sc->stats.tsctc += E1000_READ_REG(&sc->hw, E1000_TSCTC);
3167         sc->stats.tsctfc += E1000_READ_REG(&sc->hw, E1000_TSCTFC);
3168
3169         ifp->if_collisions = sc->stats.colc;
3170
3171         /* Rx Errors */
3172         ifp->if_ierrors = sc->dropped_pkts + sc->stats.rxerrc +
3173                           sc->stats.crcerrs + sc->stats.algnerrc +
3174                           sc->stats.ruc + sc->stats.roc +
3175                           sc->stats.mpc + sc->stats.cexterr;
3176
3177         /* Tx Errors */
3178         ifp->if_oerrors = sc->stats.ecol + sc->stats.latecol +
3179                           sc->watchdog_events;
3180 }
3181
3182 static void
3183 emx_print_debug_info(struct emx_softc *sc)
3184 {
3185         device_t dev = sc->dev;
3186         uint8_t *hw_addr = sc->hw.hw_addr;
3187
3188         device_printf(dev, "Adapter hardware address = %p \n", hw_addr);
3189         device_printf(dev, "CTRL = 0x%x RCTL = 0x%x \n",
3190             E1000_READ_REG(&sc->hw, E1000_CTRL),
3191             E1000_READ_REG(&sc->hw, E1000_RCTL));
3192         device_printf(dev, "Packet buffer = Tx=%dk Rx=%dk \n",
3193             ((E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff0000) >> 16),\
3194             (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) );
3195         device_printf(dev, "Flow control watermarks high = %d low = %d\n",
3196             sc->hw.fc.high_water, sc->hw.fc.low_water);
3197         device_printf(dev, "tx_int_delay = %d, tx_abs_int_delay = %d\n",
3198             E1000_READ_REG(&sc->hw, E1000_TIDV),
3199             E1000_READ_REG(&sc->hw, E1000_TADV));
3200         device_printf(dev, "rx_int_delay = %d, rx_abs_int_delay = %d\n",
3201             E1000_READ_REG(&sc->hw, E1000_RDTR),
3202             E1000_READ_REG(&sc->hw, E1000_RADV));
3203         device_printf(dev, "hw tdh = %d, hw tdt = %d\n",
3204             E1000_READ_REG(&sc->hw, E1000_TDH(0)),
3205             E1000_READ_REG(&sc->hw, E1000_TDT(0)));
3206         device_printf(dev, "hw rdh = %d, hw rdt = %d\n",
3207             E1000_READ_REG(&sc->hw, E1000_RDH(0)),
3208             E1000_READ_REG(&sc->hw, E1000_RDT(0)));
3209         device_printf(dev, "Num Tx descriptors avail = %d\n",
3210             sc->num_tx_desc_avail);
3211         device_printf(dev, "Tx Descriptors not avail1 = %ld\n",
3212             sc->no_tx_desc_avail1);
3213         device_printf(dev, "Tx Descriptors not avail2 = %ld\n",
3214             sc->no_tx_desc_avail2);
3215         device_printf(dev, "Std mbuf failed = %ld\n",
3216             sc->mbuf_alloc_failed);
3217         device_printf(dev, "Std mbuf cluster failed = %ld\n",
3218             sc->rx_data[0].mbuf_cluster_failed);
3219         device_printf(dev, "Driver dropped packets = %ld\n",
3220             sc->dropped_pkts);
3221         device_printf(dev, "Driver tx dma failure in encap = %ld\n",
3222             sc->no_tx_dma_setup);
3223
3224         device_printf(dev, "TXCSUM try pullup = %lu\n",
3225             sc->tx_csum_try_pullup);
3226         device_printf(dev, "TXCSUM m_pullup(eh) called = %lu\n",
3227             sc->tx_csum_pullup1);
3228         device_printf(dev, "TXCSUM m_pullup(eh) failed = %lu\n",
3229             sc->tx_csum_pullup1_failed);
3230         device_printf(dev, "TXCSUM m_pullup(eh+ip) called = %lu\n",
3231             sc->tx_csum_pullup2);
3232         device_printf(dev, "TXCSUM m_pullup(eh+ip) failed = %lu\n",
3233             sc->tx_csum_pullup2_failed);
3234         device_printf(dev, "TXCSUM non-writable(eh) droped = %lu\n",
3235             sc->tx_csum_drop1);
3236         device_printf(dev, "TXCSUM non-writable(eh+ip) droped = %lu\n",
3237             sc->tx_csum_drop2);
3238 }
3239
3240 static void
3241 emx_print_hw_stats(struct emx_softc *sc)
3242 {
3243         device_t dev = sc->dev;
3244
3245         device_printf(dev, "Excessive collisions = %lld\n",
3246             (long long)sc->stats.ecol);
3247 #if (DEBUG_HW > 0)  /* Dont output these errors normally */
3248         device_printf(dev, "Symbol errors = %lld\n",
3249             (long long)sc->stats.symerrs);
3250 #endif
3251         device_printf(dev, "Sequence errors = %lld\n",
3252             (long long)sc->stats.sec);
3253         device_printf(dev, "Defer count = %lld\n",
3254             (long long)sc->stats.dc);
3255         device_printf(dev, "Missed Packets = %lld\n",
3256             (long long)sc->stats.mpc);
3257         device_printf(dev, "Receive No Buffers = %lld\n",
3258             (long long)sc->stats.rnbc);
3259         /* RLEC is inaccurate on some hardware, calculate our own. */
3260         device_printf(dev, "Receive Length Errors = %lld\n",
3261             ((long long)sc->stats.roc + (long long)sc->stats.ruc));
3262         device_printf(dev, "Receive errors = %lld\n",
3263             (long long)sc->stats.rxerrc);
3264         device_printf(dev, "Crc errors = %lld\n",
3265             (long long)sc->stats.crcerrs);
3266         device_printf(dev, "Alignment errors = %lld\n",
3267             (long long)sc->stats.algnerrc);
3268         device_printf(dev, "Collision/Carrier extension errors = %lld\n",
3269             (long long)sc->stats.cexterr);
3270         device_printf(dev, "RX overruns = %ld\n", sc->rx_overruns);
3271         device_printf(dev, "watchdog timeouts = %ld\n",
3272             sc->watchdog_events);
3273         device_printf(dev, "XON Rcvd = %lld\n",
3274             (long long)sc->stats.xonrxc);
3275         device_printf(dev, "XON Xmtd = %lld\n",
3276             (long long)sc->stats.xontxc);
3277         device_printf(dev, "XOFF Rcvd = %lld\n",
3278             (long long)sc->stats.xoffrxc);
3279         device_printf(dev, "XOFF Xmtd = %lld\n",
3280             (long long)sc->stats.xofftxc);
3281         device_printf(dev, "Good Packets Rcvd = %lld\n",
3282             (long long)sc->stats.gprc);
3283         device_printf(dev, "Good Packets Xmtd = %lld\n",
3284             (long long)sc->stats.gptc);
3285 }
3286
3287 static void
3288 emx_print_nvm_info(struct emx_softc *sc)
3289 {
3290         uint16_t eeprom_data;
3291         int i, j, row = 0;
3292
3293         /* Its a bit crude, but it gets the job done */
3294         kprintf("\nInterface EEPROM Dump:\n");
3295         kprintf("Offset\n0x0000  ");
3296         for (i = 0, j = 0; i < 32; i++, j++) {
3297                 if (j == 8) { /* Make the offset block */
3298                         j = 0; ++row;
3299                         kprintf("\n0x00%x0  ",row);
3300                 }
3301                 e1000_read_nvm(&sc->hw, i, 1, &eeprom_data);
3302                 kprintf("%04x ", eeprom_data);
3303         }
3304         kprintf("\n");
3305 }
3306
3307 static int
3308 emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS)
3309 {
3310         struct emx_softc *sc;
3311         struct ifnet *ifp;
3312         int error, result;
3313
3314         result = -1;
3315         error = sysctl_handle_int(oidp, &result, 0, req);
3316         if (error || !req->newptr)
3317                 return (error);
3318
3319         sc = (struct emx_softc *)arg1;
3320         ifp = &sc->arpcom.ac_if;
3321
3322         ifnet_serialize_all(ifp);
3323
3324         if (result == 1)
3325                 emx_print_debug_info(sc);
3326
3327         /*
3328          * This value will cause a hex dump of the
3329          * first 32 16-bit words of the EEPROM to
3330          * the screen.
3331          */
3332         if (result == 2)
3333                 emx_print_nvm_info(sc);
3334
3335         ifnet_deserialize_all(ifp);
3336
3337         return (error);
3338 }
3339
3340 static int
3341 emx_sysctl_stats(SYSCTL_HANDLER_ARGS)
3342 {
3343         int error, result;
3344
3345         result = -1;
3346         error = sysctl_handle_int(oidp, &result, 0, req);
3347         if (error || !req->newptr)
3348                 return (error);
3349
3350         if (result == 1) {
3351                 struct emx_softc *sc = (struct emx_softc *)arg1;
3352                 struct ifnet *ifp = &sc->arpcom.ac_if;
3353
3354                 ifnet_serialize_all(ifp);
3355                 emx_print_hw_stats(sc);
3356                 ifnet_deserialize_all(ifp);
3357         }
3358         return (error);
3359 }
3360
3361 static void
3362 emx_add_sysctl(struct emx_softc *sc)
3363 {
3364 #ifdef PROFILE_SERIALIZER
3365         struct ifnet *ifp = &sc->arpcom.ac_if;
3366 #endif
3367 #ifdef EMX_RSS_DEBUG
3368         char rx_pkt[32];
3369         int i;
3370 #endif
3371
3372         sysctl_ctx_init(&sc->sysctl_ctx);
3373         sc->sysctl_tree = SYSCTL_ADD_NODE(&sc->sysctl_ctx,
3374                                 SYSCTL_STATIC_CHILDREN(_hw), OID_AUTO,
3375                                 device_get_nameunit(sc->dev),
3376                                 CTLFLAG_RD, 0, "");
3377         if (sc->sysctl_tree == NULL) {
3378                 device_printf(sc->dev, "can't add sysctl node\n");
3379                 return;
3380         }
3381
3382         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3383                         OID_AUTO, "debug", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3384                         emx_sysctl_debug_info, "I", "Debug Information");
3385
3386         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3387                         OID_AUTO, "stats", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3388                         emx_sysctl_stats, "I", "Statistics");
3389
3390         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3391                        OID_AUTO, "rxd", CTLFLAG_RD,
3392                        &sc->rx_data[0].num_rx_desc, 0, NULL);
3393         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3394                        OID_AUTO, "txd", CTLFLAG_RD, &sc->num_tx_desc, 0, NULL);
3395
3396 #ifdef notyet
3397 #ifdef PROFILE_SERIALIZER
3398         SYSCTL_ADD_UINT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3399                         OID_AUTO, "serializer_sleep", CTLFLAG_RW,
3400                         &ifp->if_serializer->sleep_cnt, 0, NULL);
3401         SYSCTL_ADD_UINT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3402                         OID_AUTO, "serializer_tryfail", CTLFLAG_RW,
3403                         &ifp->if_serializer->tryfail_cnt, 0, NULL);
3404         SYSCTL_ADD_UINT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3405                         OID_AUTO, "serializer_enter", CTLFLAG_RW,
3406                         &ifp->if_serializer->enter_cnt, 0, NULL);
3407         SYSCTL_ADD_UINT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3408                         OID_AUTO, "serializer_try", CTLFLAG_RW,
3409                         &ifp->if_serializer->try_cnt, 0, NULL);
3410 #endif
3411 #endif
3412
3413         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3414                         OID_AUTO, "int_throttle_ceil", CTLTYPE_INT|CTLFLAG_RW,
3415                         sc, 0, emx_sysctl_int_throttle, "I",
3416                         "interrupt throttling rate");
3417         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3418                         OID_AUTO, "int_tx_nsegs", CTLTYPE_INT|CTLFLAG_RW,
3419                         sc, 0, emx_sysctl_int_tx_nsegs, "I",
3420                         "# segments per TX interrupt");
3421
3422         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3423                        OID_AUTO, "rx_ring_inuse", CTLFLAG_RD,
3424                        &sc->rx_ring_inuse, 0, "RX ring in use");
3425
3426 #ifdef EMX_RSS_DEBUG
3427         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3428                        OID_AUTO, "rss_debug", CTLFLAG_RW, &sc->rss_debug,
3429                        0, "RSS debug level");
3430         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3431                 ksnprintf(rx_pkt, sizeof(rx_pkt), "rx%d_pkt", i);
3432                 SYSCTL_ADD_UINT(&sc->sysctl_ctx,
3433                                 SYSCTL_CHILDREN(sc->sysctl_tree), OID_AUTO,
3434                                 rx_pkt, CTLFLAG_RW,
3435                                 &sc->rx_data[i].rx_pkts, 0, "RXed packets");
3436         }
3437 #endif
3438 }
3439
3440 static int
3441 emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS)
3442 {
3443         struct emx_softc *sc = (void *)arg1;
3444         struct ifnet *ifp = &sc->arpcom.ac_if;
3445         int error, throttle;
3446
3447         throttle = sc->int_throttle_ceil;
3448         error = sysctl_handle_int(oidp, &throttle, 0, req);
3449         if (error || req->newptr == NULL)
3450                 return error;
3451         if (throttle < 0 || throttle > 1000000000 / 256)
3452                 return EINVAL;
3453
3454         if (throttle) {
3455                 /*
3456                  * Set the interrupt throttling rate in 256ns increments,
3457                  * recalculate sysctl value assignment to get exact frequency.
3458                  */
3459                 throttle = 1000000000 / 256 / throttle;
3460
3461                 /* Upper 16bits of ITR is reserved and should be zero */
3462                 if (throttle & 0xffff0000)
3463                         return EINVAL;
3464         }
3465
3466         ifnet_serialize_all(ifp);
3467
3468         if (throttle)
3469                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
3470         else
3471                 sc->int_throttle_ceil = 0;
3472
3473         if (ifp->if_flags & IFF_RUNNING)
3474                 E1000_WRITE_REG(&sc->hw, E1000_ITR, throttle);
3475
3476         ifnet_deserialize_all(ifp);
3477
3478         if (bootverbose) {
3479                 if_printf(ifp, "Interrupt moderation set to %d/sec\n",
3480                           sc->int_throttle_ceil);
3481         }
3482         return 0;
3483 }
3484
3485 static int
3486 emx_sysctl_int_tx_nsegs(SYSCTL_HANDLER_ARGS)
3487 {
3488         struct emx_softc *sc = (void *)arg1;
3489         struct ifnet *ifp = &sc->arpcom.ac_if;
3490         int error, segs;
3491
3492         segs = sc->tx_int_nsegs;
3493         error = sysctl_handle_int(oidp, &segs, 0, req);
3494         if (error || req->newptr == NULL)
3495                 return error;
3496         if (segs <= 0)
3497                 return EINVAL;
3498
3499         ifnet_serialize_all(ifp);
3500
3501         /*
3502          * Don't allow int_tx_nsegs to become:
3503          * o  Less the oact_tx_desc
3504          * o  Too large that no TX desc will cause TX interrupt to
3505          *    be generated (OACTIVE will never recover)
3506          * o  Too small that will cause tx_dd[] overflow
3507          */
3508         if (segs < sc->oact_tx_desc ||
3509             segs >= sc->num_tx_desc - sc->oact_tx_desc ||
3510             segs < sc->num_tx_desc / EMX_TXDD_SAFE) {
3511                 error = EINVAL;
3512         } else {
3513                 error = 0;
3514                 sc->tx_int_nsegs = segs;
3515         }
3516
3517         ifnet_deserialize_all(ifp);
3518
3519         return error;
3520 }
3521
3522 static int
3523 emx_dma_alloc(struct emx_softc *sc)
3524 {
3525         int error, i;
3526
3527         /*
3528          * Create top level busdma tag
3529          */
3530         error = bus_dma_tag_create(NULL, 1, 0,
3531                         BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
3532                         NULL, NULL,
3533                         BUS_SPACE_MAXSIZE_32BIT, 0, BUS_SPACE_MAXSIZE_32BIT,
3534                         0, &sc->parent_dtag);
3535         if (error) {
3536                 device_printf(sc->dev, "could not create top level DMA tag\n");
3537                 return error;
3538         }
3539
3540         /*
3541          * Allocate transmit descriptors ring and buffers
3542          */
3543         error = emx_create_tx_ring(sc);
3544         if (error) {
3545                 device_printf(sc->dev, "Could not setup transmit structures\n");
3546                 return error;
3547         }
3548
3549         /*
3550          * Allocate receive descriptors ring and buffers
3551          */
3552         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3553                 error = emx_create_rx_ring(sc, &sc->rx_data[i]);
3554                 if (error) {
3555                         device_printf(sc->dev,
3556                             "Could not setup receive structures\n");
3557                         return error;
3558                 }
3559         }
3560         return 0;
3561 }
3562
3563 static void
3564 emx_dma_free(struct emx_softc *sc)
3565 {
3566         int i;
3567
3568         emx_destroy_tx_ring(sc, sc->num_tx_desc);
3569
3570         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3571                 emx_destroy_rx_ring(sc, &sc->rx_data[i],
3572                                     sc->rx_data[i].num_rx_desc);
3573         }
3574
3575         /* Free top level busdma tag */
3576         if (sc->parent_dtag != NULL)
3577                 bus_dma_tag_destroy(sc->parent_dtag);
3578 }
3579
3580 static void
3581 emx_serialize(struct ifnet *ifp, enum ifnet_serialize slz)
3582 {
3583         struct emx_softc *sc = ifp->if_softc;
3584
3585         switch (slz) {
3586         case IFNET_SERIALIZE_ALL:
3587                 lwkt_serialize_array_enter(sc->serializes, EMX_NSERIALIZE, 0);
3588                 break;
3589
3590         case IFNET_SERIALIZE_MAIN:
3591                 lwkt_serialize_enter(&sc->main_serialize);
3592                 break;
3593
3594         case IFNET_SERIALIZE_TX:
3595                 lwkt_serialize_enter(&sc->tx_serialize);
3596                 break;
3597
3598         case IFNET_SERIALIZE_RX(0):
3599                 lwkt_serialize_enter(&sc->rx_data[0].rx_serialize);
3600                 break;
3601
3602         case IFNET_SERIALIZE_RX(1):
3603                 lwkt_serialize_enter(&sc->rx_data[1].rx_serialize);
3604                 break;
3605
3606         default:
3607                 panic("%s unsupported serialize type\n", ifp->if_xname);
3608         }
3609 }
3610
3611 static void
3612 emx_deserialize(struct ifnet *ifp, enum ifnet_serialize slz)
3613 {
3614         struct emx_softc *sc = ifp->if_softc;
3615
3616         switch (slz) {
3617         case IFNET_SERIALIZE_ALL:
3618                 lwkt_serialize_array_exit(sc->serializes, EMX_NSERIALIZE, 0);
3619                 break;
3620
3621         case IFNET_SERIALIZE_MAIN:
3622                 lwkt_serialize_exit(&sc->main_serialize);
3623                 break;
3624
3625         case IFNET_SERIALIZE_TX:
3626                 lwkt_serialize_exit(&sc->tx_serialize);
3627                 break;
3628
3629         case IFNET_SERIALIZE_RX(0):
3630                 lwkt_serialize_exit(&sc->rx_data[0].rx_serialize);
3631                 break;
3632
3633         case IFNET_SERIALIZE_RX(1):
3634                 lwkt_serialize_exit(&sc->rx_data[1].rx_serialize);
3635                 break;
3636
3637         default:
3638                 panic("%s unsupported serialize type\n", ifp->if_xname);
3639         }
3640 }
3641
3642 static int
3643 emx_tryserialize(struct ifnet *ifp, enum ifnet_serialize slz)
3644 {
3645         struct emx_softc *sc = ifp->if_softc;
3646
3647         switch (slz) {
3648         case IFNET_SERIALIZE_ALL:
3649                 return lwkt_serialize_array_try(sc->serializes,
3650                                                 EMX_NSERIALIZE, 0);
3651
3652         case IFNET_SERIALIZE_MAIN:
3653                 return lwkt_serialize_try(&sc->main_serialize);
3654
3655         case IFNET_SERIALIZE_TX:
3656                 return lwkt_serialize_try(&sc->tx_serialize);
3657
3658         case IFNET_SERIALIZE_RX(0):
3659                 return lwkt_serialize_try(&sc->rx_data[0].rx_serialize);
3660
3661         case IFNET_SERIALIZE_RX(1):
3662                 return lwkt_serialize_try(&sc->rx_data[1].rx_serialize);
3663
3664         default:
3665                 panic("%s unsupported serialize type\n", ifp->if_xname);
3666         }
3667 }
3668
3669 static void
3670 emx_serialize_skipmain(struct emx_softc *sc)
3671 {
3672         lwkt_serialize_array_enter(sc->serializes, EMX_NSERIALIZE, 1);
3673 }
3674
3675 static void
3676 emx_deserialize_skipmain(struct emx_softc *sc)
3677 {
3678         lwkt_serialize_array_exit(sc->serializes, EMX_NSERIALIZE, 1);
3679 }
3680
3681 #ifdef INVARIANTS
3682
3683 static void
3684 emx_serialize_assert(struct ifnet *ifp, enum ifnet_serialize slz,
3685                      boolean_t serialized)
3686 {
3687         struct emx_softc *sc = ifp->if_softc;
3688         int i;
3689
3690         switch (slz) {
3691         case IFNET_SERIALIZE_ALL:
3692                 if (serialized) {
3693                         for (i = 0; i < EMX_NSERIALIZE; ++i)
3694                                 ASSERT_SERIALIZED(sc->serializes[i]);
3695                 } else {
3696                         for (i = 0; i < EMX_NSERIALIZE; ++i)
3697                                 ASSERT_NOT_SERIALIZED(sc->serializes[i]);
3698                 }
3699                 break;
3700
3701         case IFNET_SERIALIZE_MAIN:
3702                 if (serialized)
3703                         ASSERT_SERIALIZED(&sc->main_serialize);
3704                 else
3705                         ASSERT_NOT_SERIALIZED(&sc->main_serialize);
3706                 break;
3707
3708         case IFNET_SERIALIZE_TX:
3709                 if (serialized)
3710                         ASSERT_SERIALIZED(&sc->tx_serialize);
3711                 else
3712                         ASSERT_NOT_SERIALIZED(&sc->tx_serialize);
3713                 break;
3714
3715         case IFNET_SERIALIZE_RX(0):
3716                 if (serialized)
3717                         ASSERT_SERIALIZED(&sc->rx_data[0].rx_serialize);
3718                 else
3719                         ASSERT_NOT_SERIALIZED(&sc->rx_data[0].rx_serialize);
3720                 break;
3721
3722         case IFNET_SERIALIZE_RX(1):
3723                 if (serialized)
3724                         ASSERT_SERIALIZED(&sc->rx_data[1].rx_serialize);
3725                 else
3726                         ASSERT_NOT_SERIALIZED(&sc->rx_data[1].rx_serialize);
3727                 break;
3728
3729         default:
3730                 panic("%s unsupported serialize type\n", ifp->if_xname);
3731         }
3732 }
3733
3734 #endif  /* INVARIANTS */
3735
3736 #ifdef IFPOLL_ENABLE
3737
3738 static void
3739 emx_qpoll_status(struct ifnet *ifp, int pollhz __unused)
3740 {
3741         struct emx_softc *sc = ifp->if_softc;
3742         uint32_t reg_icr;
3743
3744         ASSERT_SERIALIZED(&sc->main_serialize);
3745
3746         reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
3747         if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
3748                 emx_serialize_skipmain(sc);
3749
3750                 callout_stop(&sc->timer);
3751                 sc->hw.mac.get_link_status = 1;
3752                 emx_update_link_status(sc);
3753                 callout_reset(&sc->timer, hz, emx_timer, sc);
3754
3755                 emx_deserialize_skipmain(sc);
3756         }
3757 }
3758
3759 static void
3760 emx_qpoll_tx(struct ifnet *ifp, void *arg __unused, int cycle __unused)
3761 {
3762         struct emx_softc *sc = ifp->if_softc;
3763
3764         ASSERT_SERIALIZED(&sc->tx_serialize);
3765
3766         emx_txeof(sc);
3767         if (!ifq_is_empty(&ifp->if_snd))
3768                 if_devstart(ifp);
3769 }
3770
3771 static void
3772 emx_qpoll_rx(struct ifnet *ifp, void *arg, int cycle)
3773 {
3774         struct emx_softc *sc = ifp->if_softc;
3775         struct emx_rxdata *rdata = arg;
3776
3777         ASSERT_SERIALIZED(&rdata->rx_serialize);
3778
3779         emx_rxeof(sc, rdata - sc->rx_data, cycle);
3780 }
3781
3782 static void
3783 emx_qpoll(struct ifnet *ifp, struct ifpoll_info *info)
3784 {
3785         struct emx_softc *sc = ifp->if_softc;
3786
3787         ASSERT_IFNET_SERIALIZED_ALL(ifp);
3788
3789         if (info) {
3790                 int i;
3791
3792                 info->ifpi_status.status_func = emx_qpoll_status;
3793                 info->ifpi_status.serializer = &sc->main_serialize;
3794
3795                 info->ifpi_tx[0].poll_func = emx_qpoll_tx;
3796                 info->ifpi_tx[0].arg = NULL;
3797                 info->ifpi_tx[0].serializer = &sc->tx_serialize;
3798
3799                 for (i = 0; i < sc->rx_ring_cnt; ++i) {
3800                         info->ifpi_rx[i].poll_func = emx_qpoll_rx;
3801                         info->ifpi_rx[i].arg = &sc->rx_data[i];
3802                         info->ifpi_rx[i].serializer =
3803                                 &sc->rx_data[i].rx_serialize;
3804                 }
3805
3806                 if (ifp->if_flags & IFF_RUNNING)
3807                         emx_disable_intr(sc);
3808         } else if (ifp->if_flags & IFF_RUNNING) {
3809                 emx_enable_intr(sc);
3810         }
3811 }
3812
3813 #endif  /* IFPOLL_ENABLE */