sys/platform/pc32/icu/icu_abi.c

   1 /*
   2  * Copyright (c) 2005 The DragonFly Project.  All rights reserved.
   3  * Copyright (c) 1991 The Regents of the University of California.
   4  * All rights reserved.
   5  *
   6  * This code is derived from software contributed to The DragonFly Project
   7  * by Matthew Dillon <dillon@backplane.com>
   8  *
   9  * This code is derived from software contributed to Berkeley by
  10  * William Jolitz.
  11  *
  12  * Redistribution and use in source and binary forms, with or without
  13  * modification, are permitted provided that the following conditions
  14  * are met:
  15  *
  16  * 1. Redistributions of source code must retain the above copyright
  17  *    notice, this list of conditions and the following disclaimer.
  18  * 2. Redistributions in binary form must reproduce the above copyright
  19  *    notice, this list of conditions and the following disclaimer in
  20  *    the documentation and/or other materials provided with the
  21  *    distribution.
  22  * 3. Neither the name of The DragonFly Project nor the names of its
  23  *    contributors may be used to endorse or promote products derived
  24  *    from this software without specific, prior written permission.
  25  *
  26  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  27  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  28  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS
  29  * FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE
  30  * COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,
  31  * INCIDENTAL, SPECIAL, EXEMPLARY OR CONSEQUENTIAL DAMAGES (INCLUDING,
  32  * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  33  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED
  34  * AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
  35  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT
  36  * OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  37  * SUCH DAMAGE.
  38  *
  39  * $DragonFly: src/sys/platform/pc32/icu/icu_abi.c,v 1.14 2007/07/07 12:13:47 sephe Exp $
  40  */
  41
  42 #include <sys/param.h>
  43 #include <sys/systm.h>
  44 #include <sys/kernel.h>
  45 #include <sys/machintr.h>
  46 #include <sys/interrupt.h>
  47 #include <sys/bus.h>
  48
  49 #include <machine/segments.h>
  50 #include <machine/md_var.h>
  51 #include <machine/intr_machdep.h>
  52 #include <machine/globaldata.h>
  53 #include <machine/smp.h>
  54
  55 #include <sys/thread2.h>
  56
  57 #include <machine_base/icu/elcr_var.h>
  58
  59 #include <machine_base/icu/icu.h>
  60 #include <machine_base/icu/icu_ipl.h>
  61 #include <machine_base/apic/ioapic.h>
  62
  63 extern inthand_t
  64         IDTVEC(icu_intr0),      IDTVEC(icu_intr1),
  65         IDTVEC(icu_intr2),      IDTVEC(icu_intr3),
  66         IDTVEC(icu_intr4),      IDTVEC(icu_intr5),
  67         IDTVEC(icu_intr6),      IDTVEC(icu_intr7),
  68         IDTVEC(icu_intr8),      IDTVEC(icu_intr9),
  69         IDTVEC(icu_intr10),     IDTVEC(icu_intr11),
  70         IDTVEC(icu_intr12),     IDTVEC(icu_intr13),
  71         IDTVEC(icu_intr14),     IDTVEC(icu_intr15);
  72
  73 static inthand_t *icu_intr[ICU_HWI_VECTORS] = {
  74         &IDTVEC(icu_intr0),     &IDTVEC(icu_intr1),
  75         &IDTVEC(icu_intr2),     &IDTVEC(icu_intr3),
  76         &IDTVEC(icu_intr4),     &IDTVEC(icu_intr5),
  77         &IDTVEC(icu_intr6),     &IDTVEC(icu_intr7),
  78         &IDTVEC(icu_intr8),     &IDTVEC(icu_intr9),
  79         &IDTVEC(icu_intr10),    &IDTVEC(icu_intr11),
  80         &IDTVEC(icu_intr12),    &IDTVEC(icu_intr13),
  81         &IDTVEC(icu_intr14),    &IDTVEC(icu_intr15)
  82 };
  83
  84 static struct icu_irqmap {
  85         int                     im_type;        /* ICU_IMT_ */
  86         enum intr_trigger       im_trig;
  87 } icu_irqmaps[IDT_HWI_VECTORS];
  88
  89 #define ICU_IMT_UNUSED          0       /* KEEP THIS */
  90 #define ICU_IMT_RESERVED        1
  91 #define ICU_IMT_LINE            2
  92 #define ICU_IMT_SYSCALL         3
  93
  94 extern void     ICU_INTREN(int);
  95 extern void     ICU_INTRDIS(int);
  96
  97 extern int      imcr_present;
  98
  99 static void     icu_abi_intr_setup(int, int);
 100 static void     icu_abi_intr_teardown(int);
 101 static void     icu_finalize(void);
 102 static void     icu_cleanup(void);
 103 static void     icu_setdefault(void);
 104 static void     icu_stabilize(void);
 105 static void     icu_initmap(void);
 106 static void     icu_intr_config(int, enum intr_trigger, enum intr_polarity);
 107
 108 struct machintr_abi MachIntrABI_ICU = {
 109         MACHINTR_ICU,
 110         .intrdis        = ICU_INTRDIS,
 111         .intren         = ICU_INTREN,
 112         .intr_setup     = icu_abi_intr_setup,
 113         .intr_teardown  = icu_abi_intr_teardown,
 114         .finalize       = icu_finalize,
 115         .cleanup        = icu_cleanup,
 116         .setdefault     = icu_setdefault,
 117         .stabilize      = icu_stabilize,
 118         .initmap        = icu_initmap,
 119         .intr_config    = icu_intr_config
 120 };
 121
 122 /*
 123  * WARNING!  SMP builds can use the ICU now so this code must be MP safe.
 124  */
 125
 126 /*
 127  * Called before interrupts are physically enabled
 128  */
 129 static void
 130 icu_stabilize(void)
 131 {
 132         int intr;
 133
 134         for (intr = 0; intr < ICU_HWI_VECTORS; ++intr)
 135                 machintr_intrdis(intr);
 136         machintr_intren(ICU_IRQ_SLAVE);
 137 }
 138
 139 /*
 140  * Called after interrupts physically enabled but before the
 141  * critical section is released.
 142  */
 143 static void
 144 icu_cleanup(void)
 145 {
 146         bzero(mdcpu->gd_ipending, sizeof(mdcpu->gd_ipending));
 147 }
 148
 149 /*
 150  * Called after stablize and cleanup; critical section is not
 151  * held and interrupts are not physically disabled.
 152  */
 153 static void
 154 icu_finalize(void)
 155 {
 156         KKASSERT(MachIntrABI.type == MACHINTR_ICU);
 157         KKASSERT(!ioapic_enable);
 158
 159         /*
 160          * If an IMCR is present, programming bit 0 disconnects the 8259
 161          * from the BSP.  The 8259 may still be connected to LINT0 on the
 162          * BSP's LAPIC.
 163          *
 164          * If we are running SMP the LAPIC is active, try to use virtual
 165          * wire mode so we can use other interrupt sources within the LAPIC
 166          * in addition to the 8259.
 167          */
 168         if (imcr_present) {
 169                 outb(0x22, 0x70);
 170                 outb(0x23, 0x01);
 171         }
 172 }
 173
 174 static void
 175 icu_abi_intr_setup(int intr, int flags __unused)
 176 {
 177         u_long ef;
 178
 179         KKASSERT(intr >= 0 && intr < ICU_HWI_VECTORS && intr != ICU_IRQ_SLAVE);
 180
 181         ef = read_eflags();
 182         cpu_disable_intr();
 183
 184         setidt(IDT_OFFSET + intr, icu_intr[intr], SDT_SYS386IGT,
 185             SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 186         machintr_intren(intr);
 187
 188         write_eflags(ef);
 189 }
 190
 191 static void
 192 icu_abi_intr_teardown(int intr)
 193 {
 194         u_long ef;
 195
 196         KKASSERT(intr >= 0 && intr < ICU_HWI_VECTORS && intr != ICU_IRQ_SLAVE);
 197
 198         ef = read_eflags();
 199         cpu_disable_intr();
 200
 201         machintr_intrdis(intr);
 202         setidt(IDT_OFFSET + intr, icu_intr[intr], SDT_SYS386IGT,
 203             SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 204
 205         write_eflags(ef);
 206 }
 207
 208 static void
 209 icu_setdefault(void)
 210 {
 211         int intr;
 212
 213         for (intr = 0; intr < ICU_HWI_VECTORS; ++intr) {
 214                 if (intr == ICU_IRQ_SLAVE)
 215                         continue;
 216                 setidt(IDT_OFFSET + intr, icu_intr[intr], SDT_SYS386IGT,
 217                        SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 218         }
 219 }
 220
 221 static void
 222 icu_initmap(void)
 223 {
 224         int i;
 225
 226         for (i = 0; i < ICU_HWI_VECTORS; ++i)
 227                 icu_irqmaps[i].im_type = ICU_IMT_LINE;
 228         icu_irqmaps[ICU_IRQ_SLAVE].im_type = ICU_IMT_RESERVED;
 229
 230         if (elcr_found) {
 231                 for (i = 0; i < ICU_HWI_VECTORS; ++i)
 232                         icu_irqmaps[i].im_trig = elcr_read_trigger(i);
 233         } else {
 234                 /*
 235                  * NOTE: Trigger mode does not matter at all
 236                  */
 237                 for (i = 0; i < ICU_HWI_VECTORS; ++i)
 238                         icu_irqmaps[i].im_trig = INTR_TRIGGER_EDGE;
 239         }
 240         icu_irqmaps[IDT_OFFSET_SYSCALL - IDT_OFFSET].im_type = ICU_IMT_SYSCALL;
 241 }
 242
 243 static void
 244 icu_intr_config(int irq, enum intr_trigger trig,
 245     enum intr_polarity pola __unused)
 246 {
 247         struct icu_irqmap *map;
 248
 249         KKASSERT(trig == INTR_TRIGGER_EDGE || trig == INTR_TRIGGER_LEVEL);
 250
 251         KKASSERT(irq >= 0 && irq < IDT_HWI_VECTORS);
 252         map = &icu_irqmaps[irq];
 253
 254         KKASSERT(map->im_type == ICU_IMT_LINE);
 255
 256         /* TODO: Check whether it is configured or not */
 257
 258         if (trig == map->im_trig)
 259                 return;
 260
 261         if (bootverbose) {
 262                 kprintf("ICU: irq %d, %s -> %s\n", irq,
 263                         intr_str_trigger(map->im_trig),
 264                         intr_str_trigger(trig));
 265         }
 266         map->im_trig = trig;
 267
 268         if (!elcr_found) {
 269                 if (bootverbose)
 270                         kprintf("ICU: no ELCR, skip irq %d config\n", irq);
 271                 return;
 272         }
 273         elcr_write_trigger(irq, map->im_trig);
 274 }