sys/bus/pci/x86_64/pci_bus.c

   1 /*-
   2  * Copyright (c) 1997, Stefan Esser <se@kfreebsd.org>
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice unmodified, this list of conditions, and the following
  10  *    disclaimer.
  11  * 2. Redistributions in binary form must reproduce the above copyright
  12  *    notice, this list of conditions and the following disclaimer in the
  13  *    documentation and/or other materials provided with the distribution.
  14  *
  15  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR ``AS IS'' AND ANY EXPRESS OR
  16  * IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES
  17  * OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.
  18  * IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
  19  * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  20  * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  21  * DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  22  * THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  23  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
  24  * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  25  *
  26  * $FreeBSD: src/sys/i386/pci/pci_bus.c,v 1.128.8.1 2009/04/15 03:14:26 kensmith Exp $
  27  */
  28
  29 #include <sys/param.h>
  30 #include <sys/systm.h>
  31 #include <sys/bus.h>
  32 #include <sys/kernel.h>
  33 #include <sys/malloc.h>
  34 #include <sys/module.h>
  35 #include <sys/sysctl.h>
  36
  37 #include <bus/pci/pcivar.h>
  38 #include <bus/pci/pcireg.h>
  39 #include <bus/pci/pcib_private.h>
  40 #include <bus/isa/isavar.h>
  41 #include <machine/md_var.h>
  42
  43 #include "legacyvar.h"
  44 #include "pci_cfgreg.h"
  45
  46 #include "pcib_if.h"
  47
  48 #ifdef notyet
  49 static int      pcibios_pcib_route_interrupt(device_t pcib, device_t dev,
  50     int pin);
  51 #endif
  52
  53 int
  54 legacy_pcib_maxslots(device_t dev)
  55 {
  56         return 31;
  57 }
  58
  59 /* read configuration space register */
  60
  61 u_int32_t
  62 legacy_pcib_read_config(device_t dev, int bus, int slot, int func,
  63                         int reg, int bytes)
  64 {
  65         return(pci_cfgregread(bus, slot, func, reg, bytes));
  66 }
  67
  68 /* write configuration space register */
  69
  70 void
  71 legacy_pcib_write_config(device_t dev, int bus, int slot, int func,
  72                          int reg, u_int32_t data, int bytes)
  73 {
  74         pci_cfgregwrite(bus, slot, func, reg, data, bytes);
  75 }
  76
  77 /* Pass MSI requests up to the nexus. */
  78
  79 static int
  80 legacy_pcib_alloc_msi(device_t pcib, device_t dev, int count, int maxcount,
  81     int *irqs)
  82 {
  83         device_t bus;
  84
  85         bus = device_get_parent(pcib);
  86         return (PCIB_ALLOC_MSI(device_get_parent(bus), dev, count, maxcount,
  87             irqs));
  88 }
  89
  90 static int
  91 legacy_pcib_alloc_msix(device_t pcib, device_t dev, int *irq)
  92 {
  93         device_t bus;
  94
  95         bus = device_get_parent(pcib);
  96         return (PCIB_ALLOC_MSIX(device_get_parent(bus), dev, irq));
  97 }
  98
  99 static int
 100 legacy_pcib_map_msi(device_t pcib, device_t dev, int irq, uint64_t *addr,
 101     uint32_t *data)
 102 {
 103         device_t bus;
 104
 105         bus = device_get_parent(pcib);
 106         return (PCIB_MAP_MSI(device_get_parent(bus), dev, irq, addr, data));
 107 }
 108
 109 static const char *
 110 legacy_pcib_is_host_bridge(int bus, int slot, int func,
 111                           uint32_t id, uint8_t class, uint8_t subclass,
 112                           uint8_t *busnum)
 113 {
 114         const char *s = NULL;
 115         static uint8_t pxb[4];  /* hack for 450nx */
 116
 117         *busnum = 0;
 118
 119         switch (id) {
 120         case 0x12258086:
 121                 s = "Intel 824?? host to PCI bridge";
 122                 /* XXX This is a guess */
 123                 /* *busnum = legacy_pcib_read_config(0, bus, slot, func, 0x41, 1); */
 124                 *busnum = bus;
 125                 break;
 126         case 0x71208086:
 127                 s = "Intel 82810 (i810 GMCH) Host To Hub bridge";
 128                 break;
 129         case 0x71228086:
 130                 s = "Intel 82810-DC100 (i810-DC100 GMCH) Host To Hub bridge";
 131                 break;
 132         case 0x71248086:
 133                 s = "Intel 82810E (i810E GMCH) Host To Hub bridge";
 134                 break;
 135         case 0x11308086:
 136                 s = "Intel 82815 (i815 GMCH) Host To Hub bridge";
 137                 break;
 138         case 0x71808086:
 139                 s = "Intel 82443LX (440 LX) host to PCI bridge";
 140                 break;
 141         case 0x71908086:
 142                 s = "Intel 82443BX (440 BX) host to PCI bridge";
 143                 break;
 144         case 0x71928086:
 145                 s = "Intel 82443BX host to PCI bridge (AGP disabled)";
 146                 break;
 147         case 0x71948086:
 148                 s = "Intel 82443MX host to PCI bridge";
 149                 break;
 150         case 0x71a08086:
 151                 s = "Intel 82443GX host to PCI bridge";
 152                 break;
 153         case 0x71a18086:
 154                 s = "Intel 82443GX host to AGP bridge";
 155                 break;
 156         case 0x71a28086:
 157                 s = "Intel 82443GX host to PCI bridge (AGP disabled)";
 158                 break;
 159         case 0x84c48086:
 160                 s = "Intel 82454KX/GX (Orion) host to PCI bridge";
 161                 *busnum = legacy_pcib_read_config(0, bus, slot, func, 0x4a, 1);
 162                 break;
 163         case 0x84ca8086:
 164                 /*
 165                  * For the 450nx chipset, there is a whole bundle of
 166                  * things pretending to be host bridges. The MIOC will
 167                  * be seen first and isn't really a pci bridge (the
 168                  * actual busses are attached to the PXB's). We need to
 169                  * read the registers of the MIOC to figure out the
 170                  * bus numbers for the PXB channels.
 171                  *
 172                  * Since the MIOC doesn't have a pci bus attached, we
 173                  * pretend it wasn't there.
 174                  */
 175                 pxb[0] = legacy_pcib_read_config(0, bus, slot, func,
 176                                                 0xd0, 1); /* BUSNO[0] */
 177                 pxb[1] = legacy_pcib_read_config(0, bus, slot, func,
 178                                                 0xd1, 1) + 1;   /* SUBA[0]+1 */
 179                 pxb[2] = legacy_pcib_read_config(0, bus, slot, func,
 180                                                 0xd3, 1); /* BUSNO[1] */
 181                 pxb[3] = legacy_pcib_read_config(0, bus, slot, func,
 182                                                 0xd4, 1) + 1;   /* SUBA[1]+1 */
 183                 return NULL;
 184         case 0x84cb8086:
 185                 switch (slot) {
 186                 case 0x12:
 187                         s = "Intel 82454NX PXB#0, Bus#A";
 188                         *busnum = pxb[0];
 189                         break;
 190                 case 0x13:
 191                         s = "Intel 82454NX PXB#0, Bus#B";
 192                         *busnum = pxb[1];
 193                         break;
 194                 case 0x14:
 195                         s = "Intel 82454NX PXB#1, Bus#A";
 196                         *busnum = pxb[2];
 197                         break;
 198                 case 0x15:
 199                         s = "Intel 82454NX PXB#1, Bus#B";
 200                         *busnum = pxb[3];
 201                         break;
 202                 }
 203                 break;
 204
 205                 /* AMD -- vendor 0x1022 */
 206         case 0x70061022:
 207                 s = "AMD-751 host to PCI bridge";
 208                 break;
 209         case 0x700e1022:
 210                 s = "AMD-761 host to PCI bridge";
 211                 break;
 212
 213                 /* SiS -- vendor 0x1039 */
 214         case 0x04961039:
 215                 s = "SiS 85c496";
 216                 break;
 217         case 0x04061039:
 218                 s = "SiS 85c501";
 219                 break;
 220         case 0x06011039:
 221                 s = "SiS 85c601";
 222                 break;
 223         case 0x55911039:
 224                 s = "SiS 5591 host to PCI bridge";
 225                 break;
 226         case 0x00011039:
 227                 s = "SiS 5591 host to AGP bridge";
 228                 break;
 229
 230                 /* VLSI -- vendor 0x1004 */
 231         case 0x00051004:
 232                 s = "VLSI 82C592 Host to PCI bridge";
 233                 break;
 234
 235                 /* XXX Here is MVP3, I got the datasheet but NO M/B to test it  */
 236                 /* totally. Please let me know if anything wrong.            -F */
 237                 /* XXX need info on the MVP3 -- any takers? */
 238         case 0x05981106:
 239                 s = "VIA 82C598MVP (Apollo MVP3) host bridge";
 240                 break;
 241
 242                 /* AcerLabs -- vendor 0x10b9 */
 243                 /* Funny : The datasheet told me vendor id is "10b8",sub-vendor */
 244                 /* id is '10b9" but the register always shows "10b9". -Foxfair  */
 245         case 0x154110b9:
 246                 s = "AcerLabs M1541 (Aladdin-V) PCI host bridge";
 247                 break;
 248
 249                 /* OPTi -- vendor 0x1045 */
 250         case 0xc7011045:
 251                 s = "OPTi 82C700 host to PCI bridge";
 252                 break;
 253         case 0xc8221045:
 254                 s = "OPTi 82C822 host to PCI Bridge";
 255                 break;
 256
 257                 /* ServerWorks -- vendor 0x1166 */
 258         case 0x00051166:
 259                 s = "ServerWorks NB6536 2.0HE host to PCI bridge";
 260                 *busnum = legacy_pcib_read_config(0, bus, slot, func, 0x44, 1);
 261                 break;
 262
 263         case 0x00061166:
 264                 /* FALLTHROUGH */
 265         case 0x00081166:
 266                 /* FALLTHROUGH */
 267         case 0x02011166:
 268                 /* FALLTHROUGH */
 269         case 0x010f1014: /* IBM re-badged ServerWorks chipset */
 270                 s = "ServerWorks host to PCI bridge";
 271                 *busnum = legacy_pcib_read_config(0, bus, slot, func, 0x44, 1);
 272                 break;
 273
 274         case 0x00091166:
 275                 s = "ServerWorks NB6635 3.0LE host to PCI bridge";
 276                 *busnum = legacy_pcib_read_config(0, bus, slot, func, 0x44, 1);
 277                 break;
 278
 279         case 0x00101166:
 280                 s = "ServerWorks CIOB30 host to PCI bridge";
 281                 *busnum = legacy_pcib_read_config(0, bus, slot, func, 0x44, 1);
 282                 break;
 283
 284         case 0x00111166:
 285                 /* FALLTHROUGH */
 286         case 0x03021014: /* IBM re-badged ServerWorks chipset */
 287                 s = "ServerWorks CMIC-HE host to PCI-X bridge";
 288                 *busnum = legacy_pcib_read_config(0, bus, slot, func, 0x44, 1);
 289                 break;
 290
 291                 /* XXX unknown chipset, but working */
 292         case 0x00171166:
 293                 /* FALLTHROUGH */
 294         case 0x01011166:
 295                 s = "ServerWorks host to PCI bridge(unknown chipset)";
 296                 *busnum = legacy_pcib_read_config(0, bus, slot, func, 0x44, 1);
 297                 break;
 298
 299                 /* Compaq/HP -- vendor 0x0e11 */
 300         case 0x60100e11:
 301                 s = "Compaq/HP Model 6010 HotPlug PCI Bridge";
 302                 *busnum = legacy_pcib_read_config(0, bus, slot, func, 0xc8, 1);
 303                 break;
 304
 305                 /* Integrated Micro Solutions -- vendor 0x10e0 */
 306         case 0x884910e0:
 307                 s = "Integrated Micro Solutions VL Bridge";
 308                 break;
 309
 310         default:
 311                 if (class == PCIC_BRIDGE && subclass == PCIS_BRIDGE_HOST)
 312                         s = "Host to PCI bridge";
 313                 break;
 314         }
 315
 316         return s;
 317 }
 318
 319 /*
 320  * Scan the first pci bus for host-pci bridges and add pcib instances
 321  * to the nexus for each bridge.
 322  */
 323 static int
 324 legacy_pcib_identify(driver_t *driver, device_t parent)
 325 {
 326         int bus, slot, func;
 327         u_int8_t  hdrtype;
 328         int found = 0;
 329         int pcifunchigh;
 330         int found824xx = 0;
 331         int found_orion = 0;
 332         device_t child;
 333         devclass_t pci_devclass;
 334
 335         if (pci_cfgregopen() == 0)
 336                 return ENXIO;
 337         /*
 338          * Check to see if we haven't already had a PCI bus added
 339          * via some other means.  If we have, bail since otherwise
 340          * we're going to end up duplicating it.
 341          */
 342         if ((pci_devclass = devclass_find("pci")) &&
 343             devclass_get_device(pci_devclass, 0))
 344                 return ENXIO;
 345
 346         bus = 0;
 347 retry:
 348         for (slot = 0; slot <= PCI_SLOTMAX; slot++) {
 349                 func = 0;
 350                 hdrtype = legacy_pcib_read_config(0, bus, slot, func,
 351                                                  PCIR_HDRTYPE, 1);
 352                 /*
 353                  * When enumerating bus devices, the standard says that
 354                  * one should check the header type and ignore the slots whose
 355                  * header types that the software doesn't know about.  We use
 356                  * this to filter out devices.
 357                  */
 358                 if ((hdrtype & PCIM_HDRTYPE) > PCI_MAXHDRTYPE)
 359                         continue;
 360                 if ((hdrtype & PCIM_MFDEV) &&
 361                     (!found_orion || hdrtype != 0xff))
 362                         pcifunchigh = PCI_FUNCMAX;
 363                 else
 364                         pcifunchigh = 0;
 365                 for (func = 0; func <= pcifunchigh; func++) {
 366                         /*
 367                          * Read the IDs and class from the device.
 368                          */
 369                         u_int32_t id;
 370                         u_int8_t class, subclass, busnum;
 371                         const char *s;
 372                         device_t *devs;
 373                         int ndevs, i;
 374
 375                         id = legacy_pcib_read_config(0, bus, slot, func,
 376                                                     PCIR_DEVVENDOR, 4);
 377                         if (id == -1)
 378                                 continue;
 379                         class = legacy_pcib_read_config(0, bus, slot, func,
 380                                                        PCIR_CLASS, 1);
 381                         subclass = legacy_pcib_read_config(0, bus, slot, func,
 382                                                           PCIR_SUBCLASS, 1);
 383
 384                         s = legacy_pcib_is_host_bridge(bus, slot, func,
 385                                                       id, class, subclass,
 386                                                       &busnum);
 387                         if (s == NULL)
 388                                 continue;
 389
 390                         /*
 391                          * Check to see if the physical bus has already
 392                          * been seen.  Eg: hybrid 32 and 64 bit host
 393                          * bridges to the same logical bus.
 394                          */
 395                         if (device_get_children(parent, &devs, &ndevs) == 0) {
 396                                 for (i = 0; s != NULL && i < ndevs; i++) {
 397                                         if (strcmp(device_get_name(devs[i]),
 398                                             "pcib") != 0)
 399                                                 continue;
 400                                         if (legacy_get_pcibus(devs[i]) == busnum)
 401                                                 s = NULL;
 402                                 }
 403                                 kfree(devs, M_TEMP);
 404                         }
 405
 406                         if (s == NULL)
 407                                 continue;
 408
 409                         /*
 410                          * Add at priority 100 to make sure we
 411                          * go after any motherboard resources
 412                          */
 413                         child = BUS_ADD_CHILD(parent, parent, 100 + busnum,
 414                                               "pcib", busnum);
 415                         device_set_desc(child, s);
 416                         legacy_set_pcibus(child, busnum);
 417
 418                         found = 1;
 419                         if (id == 0x12258086)
 420                                 found824xx = 1;
 421                         if (id == 0x84c48086)
 422                                 found_orion = 1;
 423                 }
 424         }
 425         if (found824xx && bus == 0) {
 426                 bus++;
 427                 goto retry;
 428         }
 429
 430         /*
 431          * Make sure we add at least one bridge since some old
 432          * hardware doesn't actually have a host-pci bridge device.
 433          * Note that pci_cfgregopen() thinks we have PCI devices..
 434          */
 435         if (!found) {
 436                 if (bootverbose)
 437                         kprintf(
 438         "legacy_pcib_identify: no bridge found, adding pcib0 anyway\n");
 439                 child = BUS_ADD_CHILD(parent, parent, 100, "pcib", 0);
 440                 legacy_set_pcibus(child, 0);
 441         }
 442         return 0;
 443 }
 444
 445 static int
 446 legacy_pcib_probe(device_t dev)
 447 {
 448         if (pci_cfgregopen() == 0)
 449                 return ENXIO;
 450         return -100;
 451 }
 452
 453 static int
 454 legacy_pcib_attach(device_t dev)
 455 {
 456 #ifdef notyet
 457         device_t pir;
 458 #endif
 459         int bus;
 460
 461         /*
 462          * Look for a PCI BIOS interrupt routing table as that will be
 463          * our method of routing interrupts if we have one.
 464          */
 465         bus = pcib_get_bus(dev);
 466 #ifdef notyet
 467         if (pci_pir_probe(bus, 0)) {
 468                 pir = BUS_ADD_CHILD(device_get_parent(dev), device_get_parent(dev), 0, "pir", 0);
 469                 if (pir != NULL)
 470                         device_probe_and_attach(pir);
 471         }
 472 #endif
 473         device_add_child(dev, "pci", bus);
 474         return bus_generic_attach(dev);
 475 }
 476
 477 int
 478 legacy_pcib_read_ivar(device_t dev, device_t child, int which,
 479     uintptr_t *result)
 480 {
 481
 482         switch (which) {
 483         case  PCIB_IVAR_DOMAIN:
 484                 *result = 0;
 485                 return 0;
 486         case  PCIB_IVAR_BUS:
 487                 *result = legacy_get_pcibus(dev);
 488                 return 0;
 489         }
 490         return ENOENT;
 491 }
 492
 493 int
 494 legacy_pcib_write_ivar(device_t dev, device_t child, int which,
 495     uintptr_t value)
 496 {
 497
 498         switch (which) {
 499         case  PCIB_IVAR_DOMAIN:
 500                 return EINVAL;
 501         case  PCIB_IVAR_BUS:
 502                 legacy_set_pcibus(dev, value);
 503                 return 0;
 504         }
 505         return ENOENT;
 506 }
 507
 508 SYSCTL_DECL(_hw_pci);
 509
 510 static unsigned long legacy_host_mem_start = 0x80000000;
 511 /* XXX need TUNABLE_ULONG */
 512 TUNABLE_INT("hw.pci.host_mem_start", (int *)&legacy_host_mem_start);
 513 SYSCTL_ULONG(_hw_pci, OID_AUTO, host_mem_start, CTLFLAG_RD,
 514     &legacy_host_mem_start, 0x80000000,
 515     "Limit the host bridge memory to being above this address.  Must be\n\
 516 set at boot via a tunable.");
 517
 518 struct resource *
 519 legacy_pcib_alloc_resource(device_t dev, device_t child, int type, int *rid,
 520     u_long start, u_long end, u_long count, u_int flags)
 521 {
 522     /*
 523      * If no memory preference is given, use upper 32MB slot most
 524      * bioses use for their memory window.  Typically other bridges
 525      * before us get in the way to assert their preferences on memory.
 526      * Hardcoding like this sucks, so a more MD/MI way needs to be
 527      * found to do it.  This is typically only used on older laptops
 528      * that don't have pci busses behind pci bridge, so assuming > 32MB
 529      * is liekly OK.
 530      *
 531      * However, this can cause problems for other chipsets, so we make
 532      * this tunable by hw.pci.host_mem_start.
 533      */
 534     if (type == SYS_RES_MEMORY && start == 0UL && end == ~0UL)
 535         start = legacy_host_mem_start;
 536     if (type == SYS_RES_IOPORT && start == 0UL && end == ~0UL)
 537         start = 0x1000;
 538     return (bus_generic_alloc_resource(dev, child, type, rid, start, end,
 539         count, flags));
 540 }
 541
 542 static device_method_t legacy_pcib_methods[] = {
 543         /* Device interface */
 544         DEVMETHOD(device_identify,      legacy_pcib_identify),
 545         DEVMETHOD(device_probe,         legacy_pcib_probe),
 546         DEVMETHOD(device_attach,        legacy_pcib_attach),
 547         DEVMETHOD(device_shutdown,      bus_generic_shutdown),
 548         DEVMETHOD(device_suspend,       bus_generic_suspend),
 549         DEVMETHOD(device_resume,        bus_generic_resume),
 550
 551         /* Bus interface */
 552         DEVMETHOD(bus_print_child,      bus_generic_print_child),
 553         DEVMETHOD(bus_read_ivar,        legacy_pcib_read_ivar),
 554         DEVMETHOD(bus_write_ivar,       legacy_pcib_write_ivar),
 555         DEVMETHOD(bus_alloc_resource,   legacy_pcib_alloc_resource),
 556         DEVMETHOD(bus_release_resource, bus_generic_release_resource),
 557         DEVMETHOD(bus_activate_resource, bus_generic_activate_resource),
 558         DEVMETHOD(bus_deactivate_resource, bus_generic_deactivate_resource),
 559         DEVMETHOD(bus_setup_intr,       bus_generic_setup_intr),
 560         DEVMETHOD(bus_teardown_intr,    bus_generic_teardown_intr),
 561
 562         /* pcib interface */
 563         DEVMETHOD(pcib_maxslots,        legacy_pcib_maxslots),
 564         DEVMETHOD(pcib_read_config,     legacy_pcib_read_config),
 565         DEVMETHOD(pcib_write_config,    legacy_pcib_write_config),
 566 #ifdef notyet
 567         DEVMETHOD(pcib_route_interrupt, pcibios_pcib_route_interrupt),
 568 #else
 569         DEVMETHOD(pcib_route_interrupt, pcib_route_interrupt),
 570 #endif
 571         DEVMETHOD(pcib_alloc_msi,       legacy_pcib_alloc_msi),
 572         DEVMETHOD(pcib_release_msi,     pcib_release_msi),
 573         DEVMETHOD(pcib_alloc_msix,      legacy_pcib_alloc_msix),
 574         DEVMETHOD(pcib_release_msix,    pcib_release_msix),
 575         DEVMETHOD(pcib_map_msi,         legacy_pcib_map_msi),
 576         { 0, 0 }
 577 };
 578
 579 static devclass_t hostb_devclass;
 580
 581 DEFINE_CLASS_0(pcib, legacy_pcib_driver, legacy_pcib_methods, 1);
 582 DRIVER_MODULE(pcib, legacy, legacy_pcib_driver, hostb_devclass, NULL, NULL);
 583
 584
 585 /*
 586  * Install placeholder to claim the resources owned by the
 587  * PCI bus interface.  This could be used to extract the
 588  * config space registers in the extreme case where the PnP
 589  * ID is available and the PCI BIOS isn't, but for now we just
 590  * eat the PnP ID and do nothing else.
 591  *
 592  * XXX we should silence this probe, as it will generally confuse
 593  * people.
 594  */
 595 static struct isa_pnp_id pcibus_pnp_ids[] = {
 596         { 0x030ad041 /* PNP0A03 */, "PCI Bus" },
 597         { 0 }
 598 };
 599
 600 static int
 601 pcibus_pnp_probe(device_t dev)
 602 {
 603         int result;
 604
 605         if ((result = ISA_PNP_PROBE(device_get_parent(dev), dev, pcibus_pnp_ids)) <= 0)
 606                 device_quiet(dev);
 607         return(result);
 608 }
 609
 610 static int
 611 pcibus_pnp_attach(device_t dev)
 612 {
 613         return(0);
 614 }
 615
 616 static device_method_t pcibus_pnp_methods[] = {
 617         /* Device interface */
 618         DEVMETHOD(device_probe,         pcibus_pnp_probe),
 619         DEVMETHOD(device_attach,        pcibus_pnp_attach),
 620         DEVMETHOD(device_detach,        bus_generic_detach),
 621         DEVMETHOD(device_shutdown,      bus_generic_shutdown),
 622         DEVMETHOD(device_suspend,       bus_generic_suspend),
 623         DEVMETHOD(device_resume,        bus_generic_resume),
 624         { 0, 0 }
 625 };
 626
 627 static devclass_t pcibus_pnp_devclass;
 628
 629 DEFINE_CLASS_0(pcibus_pnp, pcibus_pnp_driver, pcibus_pnp_methods, 1);
 630 DRIVER_MODULE(pcibus_pnp, isa, pcibus_pnp_driver, pcibus_pnp_devclass, NULL, NULL);
 631
 632
 633 #ifdef notyet
 634
 635 /*
 636  * Provide a PCI-PCI bridge driver for PCI busses behind PCI-PCI bridges
 637  * that appear in the PCIBIOS Interrupt Routing Table to use the routing
 638  * table for interrupt routing when possible.
 639  */
 640 static int      pcibios_pcib_probe(device_t bus);
 641
 642 static device_method_t pcibios_pcib_pci_methods[] = {
 643         /* Device interface */
 644         DEVMETHOD(device_probe,         pcibios_pcib_probe),
 645         DEVMETHOD(device_attach,        pcib_attach),
 646         DEVMETHOD(device_shutdown,      bus_generic_shutdown),
 647         DEVMETHOD(device_suspend,       bus_generic_suspend),
 648         DEVMETHOD(device_resume,        bus_generic_resume),
 649
 650         /* Bus interface */
 651         DEVMETHOD(bus_print_child,      bus_generic_print_child),
 652         DEVMETHOD(bus_read_ivar,        pcib_read_ivar),
 653         DEVMETHOD(bus_write_ivar,       pcib_write_ivar),
 654         DEVMETHOD(bus_alloc_resource,   pcib_alloc_resource),
 655         DEVMETHOD(bus_release_resource, bus_generic_release_resource),
 656         DEVMETHOD(bus_activate_resource, bus_generic_activate_resource),
 657         DEVMETHOD(bus_deactivate_resource, bus_generic_deactivate_resource),
 658         DEVMETHOD(bus_setup_intr,       bus_generic_setup_intr),
 659         DEVMETHOD(bus_teardown_intr,    bus_generic_teardown_intr),
 660
 661         /* pcib interface */
 662         DEVMETHOD(pcib_maxslots,        pcib_maxslots),
 663         DEVMETHOD(pcib_read_config,     pcib_read_config),
 664         DEVMETHOD(pcib_write_config,    pcib_write_config),
 665         DEVMETHOD(pcib_route_interrupt, pcibios_pcib_route_interrupt),
 666         DEVMETHOD(pcib_alloc_msi,       pcib_alloc_msi),
 667         DEVMETHOD(pcib_release_msi,     pcib_release_msi),
 668         DEVMETHOD(pcib_alloc_msix,      pcib_alloc_msix),
 669         DEVMETHOD(pcib_release_msix,    pcib_release_msix),
 670         DEVMETHOD(pcib_map_msi,         pcib_map_msi),
 671
 672         {0, 0}
 673 };
 674
 675 static devclass_t pcib_devclass;
 676
 677 DEFINE_CLASS_0(pcib, pcibios_pcib_driver, pcibios_pcib_pci_methods,
 678     sizeof(struct pcib_softc));
 679 DRIVER_MODULE(pcibios_pcib, pci, pcibios_pcib_driver, pcib_devclass, NULL, NULL);
 680
 681 static int
 682 pcibios_pcib_probe(device_t dev)
 683 {
 684         int bus;
 685
 686         if ((pci_get_class(dev) != PCIC_BRIDGE) ||
 687             (pci_get_subclass(dev) != PCIS_BRIDGE_PCI))
 688                 return (ENXIO);
 689         bus = pci_read_config(dev, PCIR_SECBUS_1, 1);
 690         if (bus == 0)
 691                 return (ENXIO);
 692         if (!pci_pir_probe(bus, 1))
 693                 return (ENXIO);
 694         device_set_desc(dev, "PCIBIOS PCI-PCI bridge");
 695         return (-2000);
 696 }
 697
 698 static int
 699 pcibios_pcib_route_interrupt(device_t pcib, device_t dev, int pin)
 700 {
 701         return (pci_pir_route_interrupt(pci_get_bus(dev), pci_get_slot(dev),
 702                 pci_get_function(dev), pin));
 703 }
 704
 705 #endif  /* notyet */