Merge branch 'vendor/OPENSSL'
[dragonfly.git] / sys / platform / pc64 / icu / icu_abi.c
1 /*
2  * Copyright (c) 1991 The Regents of the University of California.
3  * Copyright (c) 2005,2008 The DragonFly Project.
4  * All rights reserved.
5  * 
6  * This code is derived from software contributed to The DragonFly Project
7  * by Matthew Dillon <dillon@backplane.com>
8  *
9  * This code is derived from software contributed to Berkeley by
10  * William Jolitz.
11  * 
12  * Redistribution and use in source and binary forms, with or without
13  * modification, are permitted provided that the following conditions
14  * are met:
15  * 
16  * 1. Redistributions of source code must retain the above copyright
17  *    notice, this list of conditions and the following disclaimer.
18  * 2. Redistributions in binary form must reproduce the above copyright
19  *    notice, this list of conditions and the following disclaimer in
20  *    the documentation and/or other materials provided with the
21  *    distribution.
22  * 3. Neither the name of The DragonFly Project nor the names of its
23  *    contributors may be used to endorse or promote products derived
24  *    from this software without specific, prior written permission.
25  * 
26  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
27  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
28  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS
29  * FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE
30  * COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,
31  * INCIDENTAL, SPECIAL, EXEMPLARY OR CONSEQUENTIAL DAMAGES (INCLUDING,
32  * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
33  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED
34  * AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
35  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT
36  * OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
37  * SUCH DAMAGE.
38  * 
39  * $DragonFly: src/sys/platform/pc64/icu/icu_abi.c,v 1.1 2008/08/29 17:07:16 dillon Exp $
40  */
41
42 #include <sys/param.h>
43 #include <sys/systm.h>
44 #include <sys/kernel.h>
45 #include <sys/machintr.h>
46 #include <sys/interrupt.h>
47 #include <sys/bus.h>
48
49 #include <machine/segments.h>
50 #include <machine/md_var.h>
51 #include <machine/intr_machdep.h>
52 #include <machine/globaldata.h>
53 #include <machine/smp.h>
54
55 #include <sys/thread2.h>
56
57 #include <machine_base/icu/elcr_var.h>
58
59 #include <machine_base/icu/icu.h>
60 #include <machine_base/icu/icu_ipl.h>
61 #include <machine_base/apic/ioapic.h>
62
63 extern inthand_t
64         IDTVEC(icu_intr0),      IDTVEC(icu_intr1),
65         IDTVEC(icu_intr2),      IDTVEC(icu_intr3),
66         IDTVEC(icu_intr4),      IDTVEC(icu_intr5),
67         IDTVEC(icu_intr6),      IDTVEC(icu_intr7),
68         IDTVEC(icu_intr8),      IDTVEC(icu_intr9),
69         IDTVEC(icu_intr10),     IDTVEC(icu_intr11),
70         IDTVEC(icu_intr12),     IDTVEC(icu_intr13),
71         IDTVEC(icu_intr14),     IDTVEC(icu_intr15);
72
73 static inthand_t *icu_intr[ICU_HWI_VECTORS] = {
74         &IDTVEC(icu_intr0),     &IDTVEC(icu_intr1),
75         &IDTVEC(icu_intr2),     &IDTVEC(icu_intr3),
76         &IDTVEC(icu_intr4),     &IDTVEC(icu_intr5),
77         &IDTVEC(icu_intr6),     &IDTVEC(icu_intr7),
78         &IDTVEC(icu_intr8),     &IDTVEC(icu_intr9),
79         &IDTVEC(icu_intr10),    &IDTVEC(icu_intr11),
80         &IDTVEC(icu_intr12),    &IDTVEC(icu_intr13),
81         &IDTVEC(icu_intr14),    &IDTVEC(icu_intr15)
82 };
83
84 static struct icu_irqmap {
85         int                     im_type;        /* ICU_IMT_ */
86         enum intr_trigger       im_trig;
87 } icu_irqmaps[IDT_HWI_VECTORS];
88
89 #define ICU_IMT_UNUSED          0       /* KEEP THIS */
90 #define ICU_IMT_RESERVED        1
91 #define ICU_IMT_LINE            2
92 #define ICU_IMT_SYSCALL         3
93
94 extern void     ICU_INTREN(int);
95 extern void     ICU_INTRDIS(int);
96
97 extern int      imcr_present;
98
99 static void     icu_abi_intr_setup(int, int);
100 static void     icu_abi_intr_teardown(int);
101 static void     icu_abi_intr_config(int, enum intr_trigger, enum intr_polarity);
102
103 static void     icu_abi_finalize(void);
104 static void     icu_abi_cleanup(void);
105 static void     icu_abi_setdefault(void);
106 static void     icu_abi_stabilize(void);
107 static void     icu_abi_initmap(void);
108
109 struct machintr_abi MachIntrABI_ICU = {
110         MACHINTR_ICU,
111         .intr_disable   = ICU_INTRDIS,
112         .intr_enable    = ICU_INTREN,
113         .intr_setup     = icu_abi_intr_setup,
114         .intr_teardown  = icu_abi_intr_teardown,
115         .intr_config    = icu_abi_intr_config,
116
117         .finalize       = icu_abi_finalize,
118         .cleanup        = icu_abi_cleanup,
119         .setdefault     = icu_abi_setdefault,
120         .stabilize      = icu_abi_stabilize,
121         .initmap        = icu_abi_initmap
122 };
123
124 /*
125  * WARNING!  SMP builds can use the ICU now so this code must be MP safe.
126  */
127
128 /*
129  * Called before interrupts are physically enabled
130  */
131 static void
132 icu_abi_stabilize(void)
133 {
134         int intr;
135
136         for (intr = 0; intr < ICU_HWI_VECTORS; ++intr)
137                 machintr_intr_disable(intr);
138         machintr_intr_enable(ICU_IRQ_SLAVE);
139 }
140
141 /*
142  * Called after interrupts physically enabled but before the
143  * critical section is released.
144  */
145 static void
146 icu_abi_cleanup(void)
147 {
148         bzero(mdcpu->gd_ipending, sizeof(mdcpu->gd_ipending));
149 }
150
151 /*
152  * Called after stablize and cleanup; critical section is not
153  * held and interrupts are not physically disabled.
154  */
155 static void
156 icu_abi_finalize(void)
157 {
158         KKASSERT(MachIntrABI.type == MACHINTR_ICU);
159         KKASSERT(!ioapic_enable);
160
161         /*
162          * If an IMCR is present, programming bit 0 disconnects the 8259
163          * from the BSP.  The 8259 may still be connected to LINT0 on the
164          * BSP's LAPIC.
165          *
166          * If we are running SMP the LAPIC is active, try to use virtual
167          * wire mode so we can use other interrupt sources within the LAPIC
168          * in addition to the 8259.
169          */
170         if (imcr_present) {
171                 outb(0x22, 0x70);
172                 outb(0x23, 0x01);
173         }
174 }
175
176 static void
177 icu_abi_intr_setup(int intr, int flags)
178 {
179         register_t ef;
180
181         KKASSERT(intr >= 0 && intr < ICU_HWI_VECTORS && intr != ICU_IRQ_SLAVE);
182
183         ef = read_rflags();
184         cpu_disable_intr();
185
186         setidt(IDT_OFFSET + intr, icu_intr[intr], SDT_SYSIGT, SEL_KPL, 0);
187         machintr_intr_enable(intr);
188
189         write_rflags(ef);
190 }
191
192 static void
193 icu_abi_intr_teardown(int intr)
194 {
195         register_t ef;
196
197         KKASSERT(intr >= 0 && intr < ICU_HWI_VECTORS && intr != ICU_IRQ_SLAVE);
198
199         ef = read_rflags();
200         cpu_disable_intr();
201
202         machintr_intr_disable(intr);
203         setidt(IDT_OFFSET + intr, icu_intr[intr], SDT_SYSIGT, SEL_KPL, 0);
204
205         write_rflags(ef);
206 }
207
208 static void
209 icu_abi_setdefault(void)
210 {
211         int intr;
212
213         for (intr = 0; intr < ICU_HWI_VECTORS; ++intr) {
214                 if (intr == ICU_IRQ_SLAVE)
215                         continue;
216                 setidt(IDT_OFFSET + intr, icu_intr[intr], SDT_SYSIGT,
217                        SEL_KPL, 0);
218         }
219 }
220
221 static void
222 icu_abi_initmap(void)
223 {
224         int i;
225
226         for (i = 0; i < ICU_HWI_VECTORS; ++i)
227                 icu_irqmaps[i].im_type = ICU_IMT_LINE;
228         icu_irqmaps[ICU_IRQ_SLAVE].im_type = ICU_IMT_RESERVED;
229
230         if (elcr_found) {
231                 for (i = 0; i < ICU_HWI_VECTORS; ++i)
232                         icu_irqmaps[i].im_trig = elcr_read_trigger(i);
233         } else {
234                 /*
235                  * NOTE: Trigger mode does not matter at all
236                  */
237                 for (i = 0; i < ICU_HWI_VECTORS; ++i)
238                         icu_irqmaps[i].im_trig = INTR_TRIGGER_EDGE;
239         }
240         icu_irqmaps[IDT_OFFSET_SYSCALL - IDT_OFFSET].im_type = ICU_IMT_SYSCALL;
241 }
242
243 static void
244 icu_abi_intr_config(int irq, enum intr_trigger trig,
245     enum intr_polarity pola __unused)
246 {
247         struct icu_irqmap *map;
248
249         KKASSERT(trig == INTR_TRIGGER_EDGE || trig == INTR_TRIGGER_LEVEL);
250
251         KKASSERT(irq >= 0 && irq < IDT_HWI_VECTORS);
252         map = &icu_irqmaps[irq];
253
254         KKASSERT(map->im_type == ICU_IMT_LINE);
255
256         /* TODO: Check whether it is configured or not */
257
258         if (trig == map->im_trig)
259                 return;
260
261         if (bootverbose) {
262                 kprintf("ICU: irq %d, %s -> %s\n", irq,
263                         intr_str_trigger(map->im_trig),
264                         intr_str_trigger(trig));
265         }
266         map->im_trig = trig;
267
268         if (!elcr_found) {
269                 if (bootverbose)
270                         kprintf("ICU: no ELCR, skip irq %d config\n", irq);
271                 return;
272         }
273         elcr_write_trigger(irq, map->im_trig);
274 }