6bbf69887bd1ba864387159f676120732a6cc767
[dragonfly.git] / sys / platform / pc32 / i386 / mp_machdep.c
1 /*
2  * Copyright (c) 1996, by Steve Passe
3  * All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer.
10  * 2. The name of the developer may NOT be used to endorse or promote products
11  *    derived from this software without specific prior written permission.
12  *
13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
23  * SUCH DAMAGE.
24  *
25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
27  */
28
29 #include "opt_cpu.h"
30
31 #include <sys/param.h>
32 #include <sys/systm.h>
33 #include <sys/kernel.h>
34 #include <sys/sysctl.h>
35 #include <sys/malloc.h>
36 #include <sys/memrange.h>
37 #include <sys/cons.h>   /* cngetc() */
38 #include <sys/machintr.h>
39
40 #include <vm/vm.h>
41 #include <vm/vm_param.h>
42 #include <vm/pmap.h>
43 #include <vm/vm_kern.h>
44 #include <vm/vm_extern.h>
45 #include <sys/lock.h>
46 #include <vm/vm_map.h>
47 #include <sys/user.h>
48 #ifdef GPROF 
49 #include <sys/gmon.h>
50 #endif
51
52 #include <sys/mplock2.h>
53
54 #include <machine/smp.h>
55 #include <machine_base/apic/apicreg.h>
56 #include <machine/atomic.h>
57 #include <machine/cpufunc.h>
58 #include <machine/cputypes.h>
59 #include <machine_base/icu/icu_var.h>
60 #include <machine_base/apic/ioapic_abi.h>
61 #include <machine_base/apic/lapic.h>
62 #include <machine_base/apic/ioapic.h>
63 #include <machine/psl.h>
64 #include <machine/segments.h>
65 #include <machine/tss.h>
66 #include <machine/specialreg.h>
67 #include <machine/globaldata.h>
68 #include <machine/pmap_inval.h>
69
70 #include <machine/md_var.h>             /* setidt() */
71 #include <machine_base/icu/icu.h>       /* IPIs */
72 #include <machine/intr_machdep.h>       /* IPIs */
73
74 #define WARMBOOT_TARGET         0
75 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
76 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
77
78 #define CMOS_REG                (0x70)
79 #define CMOS_DATA               (0x71)
80 #define BIOS_RESET              (0x0f)
81 #define BIOS_WARM               (0x0a)
82
83 /*
84  * this code MUST be enabled here and in mpboot.s.
85  * it follows the very early stages of AP boot by placing values in CMOS ram.
86  * it NORMALLY will never be needed and thus the primitive method for enabling.
87  *
88  */
89 #if defined(CHECK_POINTS)
90 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
91 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
92
93 #define CHECK_INIT(D);                          \
94         CHECK_WRITE(0x34, (D));                 \
95         CHECK_WRITE(0x35, (D));                 \
96         CHECK_WRITE(0x36, (D));                 \
97         CHECK_WRITE(0x37, (D));                 \
98         CHECK_WRITE(0x38, (D));                 \
99         CHECK_WRITE(0x39, (D));
100
101 #define CHECK_PRINT(S);                         \
102         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
103            (S),                                 \
104            CHECK_READ(0x34),                    \
105            CHECK_READ(0x35),                    \
106            CHECK_READ(0x36),                    \
107            CHECK_READ(0x37),                    \
108            CHECK_READ(0x38),                    \
109            CHECK_READ(0x39));
110
111 #else                           /* CHECK_POINTS */
112
113 #define CHECK_INIT(D)
114 #define CHECK_PRINT(S)
115
116 #endif                          /* CHECK_POINTS */
117
118 /*
119  * Values to send to the POST hardware.
120  */
121 #define MP_BOOTADDRESS_POST     0x10
122 #define MP_PROBE_POST           0x11
123 #define MPTABLE_PASS1_POST      0x12
124
125 #define MP_START_POST           0x13
126 #define MP_ENABLE_POST          0x14
127 #define MPTABLE_PASS2_POST      0x15
128
129 #define START_ALL_APS_POST      0x16
130 #define INSTALL_AP_TRAMP_POST   0x17
131 #define START_AP_POST           0x18
132
133 #define MP_ANNOUNCE_POST        0x19
134
135 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
136 int     current_postcode;
137
138 /** XXX FIXME: what system files declare these??? */
139 extern struct region_descriptor r_gdt, r_idt;
140
141 extern int nkpt;
142 extern int naps;
143
144 int64_t tsc0_offset;
145 extern int64_t tsc_offsets[];
146
147 /* AP uses this during bootstrap.  Do not staticize.  */
148 char *bootSTK;
149 static int bootAP;
150
151 /* Hotwire a 0->4MB V==P mapping */
152 extern pt_entry_t *KPTphys;
153
154 /*
155  * SMP page table page.  Setup by locore to point to a page table
156  * page from which we allocate per-cpu privatespace areas io_apics,
157  * and so forth.
158  */
159 extern pt_entry_t *SMPpt;
160
161 struct pcb stoppcbs[MAXCPU];
162
163 /*
164  * Local data and functions.
165  */
166
167 static u_int    boot_address;
168 static int      mp_finish;
169 static int      mp_finish_lapic;
170
171 static void     mp_enable(u_int boot_addr);
172
173 static int      start_all_aps(u_int boot_addr);
174 static void     install_ap_tramp(u_int boot_addr);
175 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
176 static int      smitest(void);
177 static void     cpu_simple_setup(void);
178
179 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
180 static cpumask_t smp_lapic_mask = 1;    /* which cpus have lapic been inited */
181 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
182 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
183
184 /*
185  * Calculate usable address in base memory for AP trampoline code.
186  */
187 u_int
188 mp_bootaddress(u_int basemem)
189 {
190         POSTCODE(MP_BOOTADDRESS_POST);
191
192         boot_address = basemem & ~0xfff;        /* round down to 4k boundary */
193         if ((basemem - boot_address) < bootMP_size)
194                 boot_address -= 4096;   /* not enough, lower by 4k */
195
196         return boot_address;
197 }
198
199 /*
200  * Startup the SMP processors.
201  */
202 void
203 mp_start(void)
204 {
205         POSTCODE(MP_START_POST);
206         mp_enable(boot_address);
207 }
208
209
210 /*
211  * Print various information about the SMP system hardware and setup.
212  */
213 void
214 mp_announce(void)
215 {
216         int     x;
217
218         POSTCODE(MP_ANNOUNCE_POST);
219
220         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
221         kprintf(" cpu0 (BSP): apic id: %2d\n", CPUID_TO_APICID(0));
222         for (x = 1; x <= naps; ++x)
223                 kprintf(" cpu%d (AP):  apic id: %2d\n", x, CPUID_TO_APICID(x));
224
225         if (!ioapic_enable)
226                 kprintf(" Warning: APIC I/O disabled\n");
227 }
228
229 /*
230  * AP cpu's call this to sync up protected mode.
231  *
232  * WARNING!  We must ensure that the cpu is sufficiently initialized to
233  * be able to use to the FP for our optimized bzero/bcopy code before
234  * we enter more mainstream C code.
235  *
236  * WARNING! %fs is not set up on entry.  This routine sets up %fs.
237  */
238 void
239 init_secondary(void)
240 {
241         int     gsel_tss;
242         int     x, myid = bootAP;
243         u_int   cr0;
244         struct mdglobaldata *md;
245         struct privatespace *ps;
246
247         ps = &CPU_prvspace[myid];
248
249         gdt_segs[GPRIV_SEL].ssd_base = (int)ps;
250         gdt_segs[GPROC0_SEL].ssd_base =
251                 (int) &ps->mdglobaldata.gd_common_tss;
252         ps->mdglobaldata.mi.gd_prvspace = ps;
253
254         for (x = 0; x < NGDT; x++) {
255                 ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x].sd);
256         }
257
258         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
259         r_gdt.rd_base = (int) &gdt[myid * NGDT];
260         lgdt(&r_gdt);                   /* does magic intra-segment return */
261
262         lidt(&r_idt);
263
264         lldt(_default_ldt);
265         mdcpu->gd_currentldt = _default_ldt;
266
267         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
268         gdt[myid * NGDT + GPROC0_SEL].sd.sd_type = SDT_SYS386TSS;
269
270         md = mdcpu;     /* loaded through %fs:0 (mdglobaldata.mi.gd_prvspace)*/
271
272         md->gd_common_tss.tss_esp0 = 0; /* not used until after switch */
273         md->gd_common_tss.tss_ss0 = GSEL(GDATA_SEL, SEL_KPL);
274         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
275         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL].sd;
276         md->gd_common_tssd = *md->gd_tss_gdt;
277         ltr(gsel_tss);
278
279         /*
280          * Set to a known state:
281          * Set by mpboot.s: CR0_PG, CR0_PE
282          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
283          */
284         cr0 = rcr0();
285         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
286         load_cr0(cr0);
287         pmap_set_opt();         /* PSE/4MB pages, etc */
288
289         /* set up CPU registers and state */
290         cpu_setregs();
291
292         /* set up FPU state on the AP */
293         npxinit(__INITIAL_NPXCW__);
294
295         /* set up SSE registers */
296         enable_sse();
297 }
298
299 /*******************************************************************
300  * local functions and data
301  */
302
303 /*
304  * start the SMP system
305  */
306 static void
307 mp_enable(u_int boot_addr)
308 {
309         int error;
310
311         POSTCODE(MP_ENABLE_POST);
312
313         error = lapic_config();
314         if (error) {
315                 if (ioapic_enable) {
316                         ioapic_enable = 0;
317                         icu_reinit_noioapic();
318                 }
319                 cpu_simple_setup();
320                 return;
321         }
322
323         /* Initialize BSP's local APIC */
324         lapic_init(TRUE);
325
326         /* start each Application Processor */
327         start_all_aps(boot_addr);
328
329         if (ioapic_enable) {
330                 error = ioapic_config();
331                 if (error) {
332                         ioapic_enable = 0;
333                         icu_reinit_noioapic();
334                         lapic_fixup_noioapic();
335                 }
336         }
337 }
338
339 /*
340  * start each AP in our list
341  */
342 static int
343 start_all_aps(u_int boot_addr)
344 {
345         int     x, i, pg;
346         int     shift;
347         int     smicount;
348         int     smibest;
349         int     smilast;
350         u_char  mpbiosreason;
351         u_long  mpbioswarmvec;
352         struct mdglobaldata *gd;
353         struct privatespace *ps;
354         char *stack;
355         uintptr_t kptbase;
356
357         POSTCODE(START_ALL_APS_POST);
358
359         /* install the AP 1st level boot code */
360         install_ap_tramp(boot_addr);
361
362
363         /* save the current value of the warm-start vector */
364         mpbioswarmvec = *((u_long *) WARMBOOT_OFF);
365         outb(CMOS_REG, BIOS_RESET);
366         mpbiosreason = inb(CMOS_DATA);
367
368         /* setup a vector to our boot code */
369         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
370         *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
371         outb(CMOS_REG, BIOS_RESET);
372         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
373
374         /*
375          * If we have a TSC we can figure out the SMI interrupt rate.
376          * The SMI does not necessarily use a constant rate.  Spend
377          * up to 250ms trying to figure it out.
378          */
379         smibest = 0;
380         if (cpu_feature & CPUID_TSC) {
381                 set_apic_timer(275000);
382                 smilast = read_apic_timer();
383                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
384                         smicount = smitest();
385                         if (smibest == 0 || smilast - smicount < smibest)
386                                 smibest = smilast - smicount;
387                         smilast = smicount;
388                 }
389                 if (smibest > 250000)
390                         smibest = 0;
391                 if (smibest) {
392                         smibest = smibest * (int64_t)1000000 /
393                                   get_apic_timer_frequency();
394                 }
395         }
396         if (smibest)
397                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
398                         1000000 / smibest, smibest);
399
400
401         /* set up temporary P==V mapping for AP boot */
402         /* XXX this is a hack, we should boot the AP on its own stack/PTD */
403         kptbase = (uintptr_t)(void *)KPTphys;
404         for (x = 0; x < NKPT; x++) {
405                 PTD[x] = (pd_entry_t)(PG_V | PG_RW |
406                     ((kptbase + x * PAGE_SIZE) & PG_FRAME));
407         }
408         cpu_invltlb();
409
410         /* start each AP */
411         for (x = 1; x <= naps; ++x) {
412
413                 /* This is a bit verbose, it will go away soon.  */
414
415                 /* first page of AP's private space */
416                 pg = x * i386_btop(sizeof(struct privatespace));
417
418                 /* allocate new private data page(s) */
419                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map, 
420                                 MDGLOBALDATA_BASEALLOC_SIZE);
421                 /* wire it into the private page table page */
422                 for (i = 0; i < MDGLOBALDATA_BASEALLOC_SIZE; i += PAGE_SIZE) {
423                         SMPpt[pg + i / PAGE_SIZE] = (pt_entry_t)
424                             (PG_V | PG_RW | vtophys_pte((char *)gd + i));
425                 }
426                 pg += MDGLOBALDATA_BASEALLOC_PAGES;
427
428                 SMPpt[pg + 0] = 0;              /* *gd_CMAP1 */
429                 SMPpt[pg + 1] = 0;              /* *gd_CMAP2 */
430                 SMPpt[pg + 2] = 0;              /* *gd_CMAP3 */
431                 SMPpt[pg + 3] = 0;              /* *gd_PMAP1 */
432
433                 /* allocate and set up an idle stack data page */
434                 stack = (char *)kmem_alloc(&kernel_map, UPAGES*PAGE_SIZE);
435                 for (i = 0; i < UPAGES; i++) {
436                         SMPpt[pg + 4 + i] = (pt_entry_t)
437                             (PG_V | PG_RW | vtophys_pte(PAGE_SIZE * i + stack));
438                 }
439
440                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
441                 bzero(gd, sizeof(*gd));
442                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
443
444                 /* prime data page for it to use */
445                 mi_gdinit(&gd->mi, x);
446                 cpu_gdinit(gd, x);
447                 gd->gd_CMAP1 = &SMPpt[pg + 0];
448                 gd->gd_CMAP2 = &SMPpt[pg + 1];
449                 gd->gd_CMAP3 = &SMPpt[pg + 2];
450                 gd->gd_PMAP1 = &SMPpt[pg + 3];
451                 gd->gd_CADDR1 = ps->CPAGE1;
452                 gd->gd_CADDR2 = ps->CPAGE2;
453                 gd->gd_CADDR3 = ps->CPAGE3;
454                 gd->gd_PADDR1 = (unsigned *)ps->PPAGE1;
455
456                 /*
457                  * Per-cpu pmap for get_ptbase().
458                  */
459                 gd->gd_GDADDR1= (unsigned *)
460                         kmem_alloc_nofault(&kernel_map, SEG_SIZE, SEG_SIZE);
461                 gd->gd_GDMAP1 = &PTD[(vm_offset_t)gd->gd_GDADDR1 >> PDRSHIFT];
462
463                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (naps + 1));
464                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (naps + 1));
465
466                 /*
467                  * Setup the AP boot stack
468                  */
469                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
470                 bootAP = x;
471
472                 /* attempt to start the Application Processor */
473                 CHECK_INIT(99); /* setup checkpoints */
474                 if (!start_ap(gd, boot_addr, smibest)) {
475                         kprintf("AP #%d (PHY# %d) failed!\n", x,
476                             CPUID_TO_APICID(x));
477                         CHECK_PRINT("trace");   /* show checkpoints */
478                         /* better panic as the AP may be running loose */
479                         kprintf("panic y/n? [y] ");
480                         if (cngetc() != 'n')
481                                 panic("bye-bye");
482                 }
483                 CHECK_PRINT("trace");           /* show checkpoints */
484         }
485
486         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
487         ncpus = x;
488
489         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
490         for (shift = 0; (1 << shift) <= ncpus; ++shift)
491                 ;
492         --shift;
493         ncpus2_shift = shift;
494         ncpus2 = 1 << shift;
495         ncpus2_mask = ncpus2 - 1;
496
497         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
498         if ((1 << shift) < ncpus)
499                 ++shift;
500         ncpus_fit = 1 << shift;
501         ncpus_fit_mask = ncpus_fit - 1;
502
503         /* build our map of 'other' CPUs */
504         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
505         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
506         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
507
508         /* restore the warmstart vector */
509         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
510         outb(CMOS_REG, BIOS_RESET);
511         outb(CMOS_DATA, mpbiosreason);
512
513         /*
514          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
515          * up, clean out the P==V mapping we did earlier.
516          */
517         for (x = 0; x < NKPT; x++)
518                 PTD[x] = 0;
519         pmap_set_opt();
520
521         /*
522          * Wait all APs to finish initializing LAPIC
523          */
524         mp_finish_lapic = 1;
525         if (bootverbose)
526                 kprintf("SMP: Waiting APs LAPIC initialization\n");
527         if (cpu_feature & CPUID_TSC)
528                 tsc0_offset = rdtsc();
529         tsc_offsets[0] = 0;
530         rel_mplock();
531         while (smp_lapic_mask != smp_startup_mask) {
532                 cpu_lfence();
533                 if (cpu_feature & CPUID_TSC)
534                         tsc0_offset = rdtsc();
535         }
536         while (try_mplock() == 0)
537                 ;
538
539         /* number of APs actually started */
540         return ncpus - 1;
541 }
542
543 /*
544  * load the 1st level AP boot code into base memory.
545  */
546
547 /* targets for relocation */
548 extern void bigJump(void);
549 extern void bootCodeSeg(void);
550 extern void bootDataSeg(void);
551 extern void MPentry(void);
552 extern u_int MP_GDT;
553 extern u_int mp_gdtbase;
554
555 static void
556 install_ap_tramp(u_int boot_addr)
557 {
558         int     x;
559         int     size = *(int *) ((u_long) & bootMP_size);
560         u_char *src = (u_char *) ((u_long) bootMP);
561         u_char *dst = (u_char *) boot_addr + KERNBASE;
562         u_int   boot_base = (u_int) bootMP;
563         u_int8_t *dst8;
564         u_int16_t *dst16;
565         u_int32_t *dst32;
566
567         POSTCODE(INSTALL_AP_TRAMP_POST);
568
569         for (x = 0; x < size; ++x)
570                 *dst++ = *src++;
571
572         /*
573          * modify addresses in code we just moved to basemem. unfortunately we
574          * need fairly detailed info about mpboot.s for this to work.  changes
575          * to mpboot.s might require changes here.
576          */
577
578         /* boot code is located in KERNEL space */
579         dst = (u_char *) boot_addr + KERNBASE;
580
581         /* modify the lgdt arg */
582         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
583         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
584
585         /* modify the ljmp target for MPentry() */
586         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
587         *dst32 = ((u_int) MPentry - KERNBASE);
588
589         /* modify the target for boot code segment */
590         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
591         dst8 = (u_int8_t *) (dst16 + 1);
592         *dst16 = (u_int) boot_addr & 0xffff;
593         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
594
595         /* modify the target for boot data segment */
596         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
597         dst8 = (u_int8_t *) (dst16 + 1);
598         *dst16 = (u_int) boot_addr & 0xffff;
599         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
600 }
601
602
603 /*
604  * This function starts the AP (application processor) identified
605  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
606  * to accomplish this.  This is necessary because of the nuances
607  * of the different hardware we might encounter.  It ain't pretty,
608  * but it seems to work.
609  *
610  * NOTE: eventually an AP gets to ap_init(), which is called just 
611  * before the AP goes into the LWKT scheduler's idle loop.
612  */
613 static int
614 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
615 {
616         int     physical_cpu;
617         int     vector;
618         u_long  icr_lo, icr_hi;
619
620         POSTCODE(START_AP_POST);
621
622         /* get the PHYSICAL APIC ID# */
623         physical_cpu = CPUID_TO_APICID(gd->mi.gd_cpuid);
624
625         /* calculate the vector */
626         vector = (boot_addr >> 12) & 0xff;
627
628         /* We don't want anything interfering */
629         cpu_disable_intr();
630
631         /* Make sure the target cpu sees everything */
632         wbinvd();
633
634         /*
635          * Try to detect when a SMI has occurred, wait up to 200ms.
636          *
637          * If a SMI occurs during an AP reset but before we issue
638          * the STARTUP command, the AP may brick.  To work around
639          * this problem we hold off doing the AP startup until
640          * after we have detected the SMI.  Hopefully another SMI
641          * will not occur before we finish the AP startup.
642          *
643          * Retries don't seem to help.  SMIs have a window of opportunity
644          * and if USB->legacy keyboard emulation is enabled in the BIOS
645          * the interrupt rate can be quite high.
646          *
647          * NOTE: Don't worry about the L1 cache load, it might bloat
648          *       ldelta a little but ndelta will be so huge when the SMI
649          *       occurs the detection logic will still work fine.
650          */
651         if (smibest) {
652                 set_apic_timer(200000);
653                 smitest();
654         }
655
656         /*
657          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
658          * and running the target CPU. OR this INIT IPI might be latched (P5
659          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
660          * ignored.
661          *
662          * see apic/apicreg.h for icr bit definitions.
663          *
664          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
665          */
666
667         /*
668          * Setup the address for the target AP.  We can setup
669          * icr_hi once and then just trigger operations with
670          * icr_lo.
671          */
672         icr_hi = lapic->icr_hi & ~APIC_ID_MASK;
673         icr_hi |= (physical_cpu << 24);
674         icr_lo = lapic->icr_lo & 0xfff00000;
675         lapic->icr_hi = icr_hi;
676
677         /*
678          * Do an INIT IPI: assert RESET
679          *
680          * Use edge triggered mode to assert INIT
681          */
682         lapic->icr_lo = icr_lo | 0x0000c500;
683         while (lapic->icr_lo & APIC_DELSTAT_MASK)
684                  /* spin */ ;
685
686         /*
687          * The spec calls for a 10ms delay but we may have to use a
688          * MUCH lower delay to avoid bricking an AP due to a fast SMI
689          * interrupt.  We have other loops here too and dividing by 2
690          * doesn't seem to be enough even after subtracting 350us,
691          * so we divide by 4.
692          *
693          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
694          * interrupt was detected we use the full 10ms.
695          */
696         if (smibest == 0)
697                 u_sleep(10000);
698         else if (smibest < 150 * 4 + 350)
699                 u_sleep(150);
700         else if ((smibest - 350) / 4 < 10000)
701                 u_sleep((smibest - 350) / 4);
702         else
703                 u_sleep(10000);
704
705         /*
706          * Do an INIT IPI: deassert RESET
707          *
708          * Use level triggered mode to deassert.  It is unclear
709          * why we need to do this.
710          */
711         lapic->icr_lo = icr_lo | 0x00008500;
712         while (lapic->icr_lo & APIC_DELSTAT_MASK)
713                  /* spin */ ;
714         u_sleep(150);                           /* wait 150us */
715
716         /*
717          * Next we do a STARTUP IPI: the previous INIT IPI might still be
718          * latched, (P5 bug) this 1st STARTUP would then terminate
719          * immediately, and the previously started INIT IPI would continue. OR
720          * the previous INIT IPI has already run. and this STARTUP IPI will
721          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
722          * will run.
723          */
724         lapic->icr_lo = icr_lo | 0x00000600 | vector;
725         while (lapic->icr_lo & APIC_DELSTAT_MASK)
726                  /* spin */ ;
727         u_sleep(200);           /* wait ~200uS */
728
729         /*
730          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
731          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
732          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
733          * recognized after hardware RESET or INIT IPI.
734          */
735         lapic->icr_lo = icr_lo | 0x00000600 | vector;
736         while (lapic->icr_lo & APIC_DELSTAT_MASK)
737                  /* spin */ ;
738
739         /* Resume normal operation */
740         cpu_enable_intr();
741
742         /* wait for it to start, see ap_init() */
743         set_apic_timer(5000000);/* == 5 seconds */
744         while (read_apic_timer()) {
745                 if (smp_startup_mask & CPUMASK(gd->mi.gd_cpuid))
746                         return 1;       /* return SUCCESS */
747         }
748
749         return 0;               /* return FAILURE */
750 }
751
752 static
753 int
754 smitest(void)
755 {
756         int64_t ltsc;
757         int64_t ntsc;
758         int64_t ldelta;
759         int64_t ndelta;
760         int count;
761
762         ldelta = 0;
763         ndelta = 0;
764         while (read_apic_timer()) {
765                 ltsc = rdtsc();
766                 for (count = 0; count < 100; ++count)
767                         ntsc = rdtsc(); /* force loop to occur */
768                 if (ldelta) {
769                         ndelta = ntsc - ltsc;
770                         if (ldelta > ndelta)
771                                 ldelta = ndelta;
772                         if (ndelta > ldelta * 2)
773                                 break;
774                 } else {
775                         ldelta = ntsc - ltsc;
776                 }
777         }
778         return(read_apic_timer());
779 }
780
781 /*
782  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
783  *
784  * If for some reason we were unable to start all cpus we cannot safely
785  * use broadcast IPIs.
786  */
787
788 static cpumask_t smp_invltlb_req;
789 #define SMP_INVLTLB_DEBUG
790
791 void
792 smp_invltlb(void)
793 {
794 #ifdef SMP
795         struct mdglobaldata *md = mdcpu;
796 #ifdef SMP_INVLTLB_DEBUG
797         long count = 0;
798         long xcount = 0;
799 #endif
800
801         crit_enter_gd(&md->mi);
802         md->gd_invltlb_ret = 0;
803         ++md->mi.gd_cnt.v_smpinvltlb;
804         atomic_set_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
805 #ifdef SMP_INVLTLB_DEBUG
806 again:
807 #endif
808         if (smp_startup_mask == smp_active_mask) {
809                 all_but_self_ipi(XINVLTLB_OFFSET);
810         } else {
811                 selected_apic_ipi(smp_active_mask & ~md->mi.gd_cpumask,
812                                   XINVLTLB_OFFSET, APIC_DELMODE_FIXED);
813         }
814
815 #ifdef SMP_INVLTLB_DEBUG
816         if (xcount)
817                 kprintf("smp_invltlb: ipi sent\n");
818 #endif
819         while ((md->gd_invltlb_ret & smp_active_mask & ~md->mi.gd_cpumask) !=
820                (smp_active_mask & ~md->mi.gd_cpumask)) {
821                 cpu_mfence();
822                 cpu_pause();
823 #ifdef SMP_INVLTLB_DEBUG
824                 /* DEBUGGING */
825                 if (++count == 400000000) {
826                         print_backtrace(-1);
827                         kprintf("smp_invltlb: endless loop %08lx %08lx, "
828                                 "rflags %016lx retry",
829                                 (long)md->gd_invltlb_ret,
830                                 (long)smp_invltlb_req,
831                                 (long)read_eflags());
832                         __asm __volatile ("sti");
833                         ++xcount;
834                         if (xcount > 2)
835                                 lwkt_process_ipiq();
836                         if (xcount > 3) {
837                                 int bcpu = BSFCPUMASK(~md->gd_invltlb_ret &
838                                                       ~md->mi.gd_cpumask &
839                                                       smp_active_mask);
840                                 globaldata_t xgd;
841                                 kprintf("bcpu %d\n", bcpu);
842                                 xgd = globaldata_find(bcpu);
843                                 kprintf("thread %p %s\n", xgd->gd_curthread, xgd->gd_curthread->td_comm);
844                         }
845                         if (xcount > 5)
846                                 panic("giving up");
847                         count = 0;
848                         goto again;
849                 }
850 #endif
851         }
852         atomic_clear_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
853         crit_exit_gd(&md->mi);
854 #endif
855 }
856
857 #ifdef SMP
858
859 /*
860  * Called from Xinvltlb assembly with interrupts disabled.  We didn't
861  * bother to bump the critical section count or nested interrupt count
862  * so only do very low level operations here.
863  */
864 void
865 smp_invltlb_intr(void)
866 {
867         struct mdglobaldata *md = mdcpu;
868         struct mdglobaldata *omd;
869         cpumask_t mask;
870         int cpu;
871
872         mask = smp_invltlb_req;
873         cpu_mfence();
874         cpu_invltlb();
875         while (mask) {
876                 cpu = BSFCPUMASK(mask);
877                 mask &= ~CPUMASK(cpu);
878                 omd = (struct mdglobaldata *)globaldata_find(cpu);
879                 atomic_set_cpumask(&omd->gd_invltlb_ret, md->mi.gd_cpumask);
880         }
881 }
882
883 #endif
884
885 /*
886  * When called the executing CPU will send an IPI to all other CPUs
887  *  requesting that they halt execution.
888  *
889  * Usually (but not necessarily) called with 'other_cpus' as its arg.
890  *
891  *  - Signals all CPUs in map to stop.
892  *  - Waits for each to stop.
893  *
894  * Returns:
895  *  -1: error
896  *   0: NA
897  *   1: ok
898  *
899  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
900  *            from executing at same time.
901  */
902 int
903 stop_cpus(cpumask_t map)
904 {
905         map &= smp_active_mask;
906
907         /* send the Xcpustop IPI to all CPUs in map */
908         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
909         
910         while ((stopped_cpus & map) != map)
911                 /* spin */ ;
912
913         return 1;
914 }
915
916
917 /*
918  * Called by a CPU to restart stopped CPUs. 
919  *
920  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
921  *
922  *  - Signals all CPUs in map to restart.
923  *  - Waits for each to restart.
924  *
925  * Returns:
926  *  -1: error
927  *   0: NA
928  *   1: ok
929  */
930 int
931 restart_cpus(cpumask_t map)
932 {
933         /* signal other cpus to restart */
934         started_cpus = map & smp_active_mask;
935
936         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
937                 /* spin */ ;
938
939         return 1;
940 }
941
942 /*
943  * This is called once the mpboot code has gotten us properly relocated
944  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
945  * and when it returns the scheduler will call the real cpu_idle() main
946  * loop for the idlethread.  Interrupts are disabled on entry and should
947  * remain disabled at return.
948  */
949 void
950 ap_init(void)
951 {
952         int     cpu_id;
953
954         /*
955          * Adjust smp_startup_mask to signal the BSP that we have started
956          * up successfully.  Note that we do not yet hold the BGL.  The BSP
957          * is waiting for our signal.
958          *
959          * We can't set our bit in smp_active_mask yet because we are holding
960          * interrupts physically disabled and remote cpus could deadlock
961          * trying to send us an IPI.
962          */
963         smp_startup_mask |= CPUMASK(mycpu->gd_cpuid);
964         cpu_mfence();
965
966         /*
967          * Interlock for LAPIC initialization.  Wait until mp_finish_lapic is
968          * non-zero, then get the MP lock.
969          *
970          * Note: We are in a critical section.
971          *
972          * Note: we are the idle thread, we can only spin.
973          *
974          * Note: The load fence is memory volatile and prevents the compiler
975          * from improperly caching mp_finish_lapic, and the cpu from improperly
976          * caching it.
977          */
978         while (mp_finish_lapic == 0)
979                 cpu_lfence();
980         while (try_mplock() == 0)
981                 ;
982
983         if (cpu_feature & CPUID_TSC) {
984                 /*
985                  * The BSP is constantly updating tsc0_offset, figure out
986                  * the relative difference to synchronize ktrdump.
987                  */
988                 tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
989         }
990
991         /* BSP may have changed PTD while we're waiting for the lock */
992         cpu_invltlb();
993
994 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
995         lidt(&r_idt);
996 #endif
997
998         /* Build our map of 'other' CPUs. */
999         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
1000
1001         /* A quick check from sanity claus */
1002         cpu_id = APICID_TO_CPUID((lapic->id & 0xff000000) >> 24);
1003         if (mycpu->gd_cpuid != cpu_id) {
1004                 kprintf("SMP: assigned cpuid = %d\n", mycpu->gd_cpuid);
1005                 kprintf("SMP: actual cpuid = %d\n", cpu_id);
1006                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
1007                 panic("cpuid mismatch! boom!!");
1008         }
1009
1010         /* Initialize AP's local APIC for irq's */
1011         lapic_init(FALSE);
1012
1013         /* LAPIC initialization is done */
1014         smp_lapic_mask |= CPUMASK(mycpu->gd_cpuid);
1015         cpu_mfence();
1016
1017         /* Let BSP move onto the next initialization stage */
1018         rel_mplock();
1019
1020         /*
1021          * Interlock for finalization.  Wait until mp_finish is non-zero,
1022          * then get the MP lock.
1023          *
1024          * Note: We are in a critical section.
1025          *
1026          * Note: we are the idle thread, we can only spin.
1027          *
1028          * Note: The load fence is memory volatile and prevents the compiler
1029          * from improperly caching mp_finish, and the cpu from improperly
1030          * caching it.
1031          */
1032         while (mp_finish == 0)
1033                 cpu_lfence();
1034         while (try_mplock() == 0)
1035                 ;
1036
1037         /* BSP may have changed PTD while we're waiting for the lock */
1038         cpu_invltlb();
1039
1040         /* Set memory range attributes for this CPU to match the BSP */
1041         mem_range_AP_init();
1042
1043         /*
1044          * Once we go active we must process any IPIQ messages that may
1045          * have been queued, because no actual IPI will occur until we
1046          * set our bit in the smp_active_mask.  If we don't the IPI
1047          * message interlock could be left set which would also prevent
1048          * further IPIs.
1049          *
1050          * The idle loop doesn't expect the BGL to be held and while
1051          * lwkt_switch() normally cleans things up this is a special case
1052          * because we returning almost directly into the idle loop.
1053          *
1054          * The idle thread is never placed on the runq, make sure
1055          * nothing we've done put it there.
1056          */
1057         KKASSERT(get_mplock_count(curthread) == 1);
1058         smp_active_mask |= CPUMASK(mycpu->gd_cpuid);
1059
1060         /*
1061          * Enable interrupts here.  idle_restore will also do it, but
1062          * doing it here lets us clean up any strays that got posted to
1063          * the CPU during the AP boot while we are still in a critical
1064          * section.
1065          */
1066         __asm __volatile("sti; pause; pause"::);
1067         bzero(mdcpu->gd_ipending, sizeof(mdcpu->gd_ipending));
1068
1069         initclocks_pcpu();      /* clock interrupts (via IPIs) */
1070         lwkt_process_ipiq();
1071
1072         /*
1073          * Releasing the mp lock lets the BSP finish up the SMP init
1074          */
1075         rel_mplock();
1076         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
1077 }
1078
1079 /*
1080  * Get SMP fully working before we start initializing devices.
1081  */
1082 static
1083 void
1084 ap_finish(void)
1085 {
1086         mp_finish = 1;
1087         if (bootverbose)
1088                 kprintf("Finish MP startup\n");
1089         rel_mplock();
1090         while (smp_active_mask != smp_startup_mask)
1091                 cpu_lfence();
1092         while (try_mplock() == 0)
1093                 ;
1094         if (bootverbose)
1095                 kprintf("Active CPU Mask: %08x\n", smp_active_mask);
1096 }
1097
1098 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
1099
1100 void
1101 cpu_send_ipiq(int dcpu)
1102 {
1103         if (CPUMASK(dcpu) & smp_active_mask)
1104                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
1105 }
1106
1107 #if 0   /* single_apic_ipi_passive() not working yet */
1108 /*
1109  * Returns 0 on failure, 1 on success
1110  */
1111 int
1112 cpu_send_ipiq_passive(int dcpu)
1113 {
1114         int r = 0;
1115         if (CPUMASK(dcpu) & smp_active_mask) {
1116                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
1117                                         APIC_DELMODE_FIXED);
1118         }
1119         return(r);
1120 }
1121 #endif
1122
1123 static void
1124 cpu_simple_setup(void)
1125 {
1126         /* build our map of 'other' CPUs */
1127         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
1128         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
1129         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
1130
1131         pmap_set_opt();
1132
1133         if (cpu_feature & CPUID_TSC)
1134                 tsc0_offset = rdtsc();
1135 }