Remove unused variable.
[dragonfly.git] / sys / platform / pc64 / x86_64 / mp_machdep.c
1 /*
2  * Copyright (c) 1996, by Steve Passe
3  * All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer.
10  * 2. The name of the developer may NOT be used to endorse or promote products
11  *    derived from this software without specific prior written permission.
12  *
13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
23  * SUCH DAMAGE.
24  *
25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
27  */
28
29 #include "opt_cpu.h"
30
31 #include <sys/param.h>
32 #include <sys/systm.h>
33 #include <sys/kernel.h>
34 #include <sys/sysctl.h>
35 #include <sys/malloc.h>
36 #include <sys/memrange.h>
37 #include <sys/cons.h>   /* cngetc() */
38 #include <sys/machintr.h>
39
40 #include <sys/mplock2.h>
41
42 #include <vm/vm.h>
43 #include <vm/vm_param.h>
44 #include <vm/pmap.h>
45 #include <vm/vm_kern.h>
46 #include <vm/vm_extern.h>
47 #include <sys/lock.h>
48 #include <vm/vm_map.h>
49 #include <sys/user.h>
50 #ifdef GPROF 
51 #include <sys/gmon.h>
52 #endif
53
54 #include <machine/smp.h>
55 #include <machine_base/apic/apicreg.h>
56 #include <machine/atomic.h>
57 #include <machine/cpufunc.h>
58 #include <machine_base/apic/mpapic.h>
59 #include <machine/psl.h>
60 #include <machine/segments.h>
61 #include <machine/tss.h>
62 #include <machine/specialreg.h>
63 #include <machine/globaldata.h>
64
65 #include <machine/md_var.h>             /* setidt() */
66 #include <machine_base/icu/icu.h>               /* IPIs */
67 #include <machine_base/isa/intr_machdep.h>      /* IPIs */
68
69 #define FIXUP_EXTRA_APIC_INTS   8       /* additional entries we may create */
70
71 #define WARMBOOT_TARGET         0
72 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
73 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
74
75 #define BIOS_BASE               (0xf0000)
76 #define BIOS_SIZE               (0x10000)
77 #define BIOS_COUNT              (BIOS_SIZE/4)
78
79 #define CMOS_REG                (0x70)
80 #define CMOS_DATA               (0x71)
81 #define BIOS_RESET              (0x0f)
82 #define BIOS_WARM               (0x0a)
83
84 #define PROCENTRY_FLAG_EN       0x01
85 #define PROCENTRY_FLAG_BP       0x02
86 #define IOAPICENTRY_FLAG_EN     0x01
87
88
89 /* MP Floating Pointer Structure */
90 typedef struct MPFPS {
91         char    signature[4];
92         u_int32_t pap;
93         u_char  length;
94         u_char  spec_rev;
95         u_char  checksum;
96         u_char  mpfb1;
97         u_char  mpfb2;
98         u_char  mpfb3;
99         u_char  mpfb4;
100         u_char  mpfb5;
101 }      *mpfps_t;
102
103 /* MP Configuration Table Header */
104 typedef struct MPCTH {
105         char    signature[4];
106         u_short base_table_length;
107         u_char  spec_rev;
108         u_char  checksum;
109         u_char  oem_id[8];
110         u_char  product_id[12];
111         u_int32_t oem_table_pointer;
112         u_short oem_table_size;
113         u_short entry_count;
114         u_int32_t apic_address;
115         u_short extended_table_length;
116         u_char  extended_table_checksum;
117         u_char  reserved;
118 }      *mpcth_t;
119
120
121 typedef struct PROCENTRY {
122         u_char  type;
123         u_char  apic_id;
124         u_char  apic_version;
125         u_char  cpu_flags;
126         u_int32_t cpu_signature;
127         u_int32_t feature_flags;
128         u_int32_t reserved1;
129         u_int32_t reserved2;
130 }      *proc_entry_ptr;
131
132 typedef struct BUSENTRY {
133         u_char  type;
134         u_char  bus_id;
135         char    bus_type[6];
136 }      *bus_entry_ptr;
137
138 typedef struct IOAPICENTRY {
139         u_char  type;
140         u_char  apic_id;
141         u_char  apic_version;
142         u_char  apic_flags;
143         u_int32_t apic_address;
144 }      *io_apic_entry_ptr;
145
146 typedef struct INTENTRY {
147         u_char  type;
148         u_char  int_type;
149         u_short int_flags;
150         u_char  src_bus_id;
151         u_char  src_bus_irq;
152         u_char  dst_apic_id;
153         u_char  dst_apic_int;
154 }      *int_entry_ptr;
155
156 /* descriptions of MP basetable entries */
157 typedef struct BASETABLE_ENTRY {
158         u_char  type;
159         u_char  length;
160         char    name[16];
161 }       basetable_entry;
162
163 /*
164  * this code MUST be enabled here and in mpboot.s.
165  * it follows the very early stages of AP boot by placing values in CMOS ram.
166  * it NORMALLY will never be needed and thus the primitive method for enabling.
167  *
168  */
169 #if defined(CHECK_POINTS)
170 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
171 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
172
173 #define CHECK_INIT(D);                          \
174         CHECK_WRITE(0x34, (D));                 \
175         CHECK_WRITE(0x35, (D));                 \
176         CHECK_WRITE(0x36, (D));                 \
177         CHECK_WRITE(0x37, (D));                 \
178         CHECK_WRITE(0x38, (D));                 \
179         CHECK_WRITE(0x39, (D));
180
181 #define CHECK_PRINT(S);                         \
182         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
183            (S),                                 \
184            CHECK_READ(0x34),                    \
185            CHECK_READ(0x35),                    \
186            CHECK_READ(0x36),                    \
187            CHECK_READ(0x37),                    \
188            CHECK_READ(0x38),                    \
189            CHECK_READ(0x39));
190
191 #else                           /* CHECK_POINTS */
192
193 #define CHECK_INIT(D)
194 #define CHECK_PRINT(S)
195
196 #endif                          /* CHECK_POINTS */
197
198 /*
199  * Values to send to the POST hardware.
200  */
201 #define MP_BOOTADDRESS_POST     0x10
202 #define MP_PROBE_POST           0x11
203 #define MPTABLE_PASS1_POST      0x12
204
205 #define MP_START_POST           0x13
206 #define MP_ENABLE_POST          0x14
207 #define MPTABLE_PASS2_POST      0x15
208
209 #define START_ALL_APS_POST      0x16
210 #define INSTALL_AP_TRAMP_POST   0x17
211 #define START_AP_POST           0x18
212
213 #define MP_ANNOUNCE_POST        0x19
214
215 static int need_hyperthreading_fixup;
216 static u_int logical_cpus;
217 u_int   logical_cpus_mask;
218
219 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
220 int     current_postcode;
221
222 /** XXX FIXME: what system files declare these??? */
223 extern struct region_descriptor r_gdt, r_idt;
224
225 int     bsp_apic_ready = 0;     /* flags useability of BSP apic */
226 int     mp_naps;                /* # of Applications processors */
227 int     mp_nbusses;             /* # of busses */
228 #ifdef APIC_IO
229 int     mp_napics;              /* # of IO APICs */
230 #endif
231 int     boot_cpu_id;            /* designated BSP */
232 vm_offset_t cpu_apic_address;
233 #ifdef APIC_IO
234 vm_offset_t io_apic_address[NAPICID];   /* NAPICID is more than enough */
235 u_int32_t *io_apic_versions;
236 #endif
237 extern  int nkpt;
238
239 u_int32_t cpu_apic_versions[MAXCPU];
240 int64_t tsc0_offset;
241 extern int64_t tsc_offsets[];
242
243 extern u_long ebda_addr;
244
245 #ifdef APIC_IO
246 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
247 #endif
248
249 /*
250  * APIC ID logical/physical mapping structures.
251  * We oversize these to simplify boot-time config.
252  */
253 int     cpu_num_to_apic_id[NAPICID];
254 #ifdef APIC_IO
255 int     io_num_to_apic_id[NAPICID];
256 #endif
257 int     apic_id_to_logical[NAPICID];
258
259 /* AP uses this during bootstrap.  Do not staticize.  */
260 char *bootSTK;
261 static int bootAP;
262
263 /*
264  * SMP page table page.  Setup by locore to point to a page table
265  * page from which we allocate per-cpu privatespace areas io_apics,
266  * and so forth.
267  */
268
269 #define IO_MAPPING_START_INDEX  \
270                 (SMP_MAXCPU * sizeof(struct privatespace) / PAGE_SIZE)
271
272 extern pt_entry_t *SMPpt;
273
274 struct pcb stoppcbs[MAXCPU];
275
276 extern inthand_t IDTVEC(fast_syscall), IDTVEC(fast_syscall32);
277
278 /*
279  * Local data and functions.
280  */
281
282 static u_int    boot_address;
283 static u_int    base_memory;
284 static int      mp_finish;
285
286 static mpfps_t  mpfps;
287 static long     search_for_sig(u_int32_t target, int count);
288 static void     mp_enable(u_int boot_addr);
289
290 static void     mptable_hyperthread_fixup(u_int id_mask);
291 static void     mptable_pass1(void);
292 static int      mptable_pass2(void);
293 static void     default_mp_table(int type);
294 static void     fix_mp_table(void);
295 #ifdef APIC_IO
296 static void     setup_apic_irq_mapping(void);
297 static int      apic_int_is_bus_type(int intr, int bus_type);
298 #endif
299 static int      start_all_aps(u_int boot_addr);
300 #if 0
301 static void     install_ap_tramp(u_int boot_addr);
302 #endif
303 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
304 static int      smitest(void);
305
306 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
307 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
308 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
309 static u_int    bootMP_size;
310
311 /*
312  * Calculate usable address in base memory for AP trampoline code.
313  */
314 u_int
315 mp_bootaddress(u_int basemem)
316 {
317         POSTCODE(MP_BOOTADDRESS_POST);
318
319         base_memory = basemem;
320
321         bootMP_size = mptramp_end - mptramp_start;
322         boot_address = trunc_page(basemem * 1024); /* round down to 4k boundary */
323         if (((basemem * 1024) - boot_address) < bootMP_size)
324                 boot_address -= PAGE_SIZE;      /* not enough, lower by 4k */
325         /* 3 levels of page table pages */
326         mptramp_pagetables = boot_address - (PAGE_SIZE * 3);
327
328         return mptramp_pagetables;
329 }
330
331
332 /*
333  * Look for an Intel MP spec table (ie, SMP capable hardware).
334  */
335 int
336 mp_probe(void)
337 {
338         long    x;
339         u_int32_t target;
340  
341         /*
342          * Make sure our SMPpt[] page table is big enough to hold all the
343          * mappings we need.
344          */
345         KKASSERT(IO_MAPPING_START_INDEX < NPTEPG - 2);
346
347         POSTCODE(MP_PROBE_POST);
348
349         /* see if EBDA exists */
350         if (ebda_addr != 0) {
351                 /* search first 1K of EBDA */
352                 target = (u_int32_t)ebda_addr;
353                 if ((x = search_for_sig(target, 1024 / 4)) != -1L)
354                         goto found;
355         } else {
356                 /* last 1K of base memory, effective 'top of base' passed in */
357                 target = (u_int32_t) (base_memory - 0x400);
358                 if ((x = search_for_sig(target, 1024 / 4)) != -1L)
359                         goto found;
360         }
361
362         /* search the BIOS */
363         target = (u_int32_t) BIOS_BASE;
364         if ((x = search_for_sig(target, BIOS_COUNT)) != -1L)
365                 goto found;
366
367         /* nothing found */
368         mpfps = (mpfps_t)0;
369         return 0;
370
371 found:
372         mpfps = (mpfps_t)x;
373
374         return 1;
375 }
376
377
378 /*
379  * Startup the SMP processors.
380  */
381 void
382 mp_start(void)
383 {
384         POSTCODE(MP_START_POST);
385         mp_enable(boot_address);
386 }
387
388
389 /*
390  * Print various information about the SMP system hardware and setup.
391  */
392 void
393 mp_announce(void)
394 {
395         int     x;
396
397         POSTCODE(MP_ANNOUNCE_POST);
398
399         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
400         kprintf(" cpu0 (BSP): apic id: %2d", CPU_TO_ID(0));
401         kprintf(", version: 0x%08x", cpu_apic_versions[0]);
402         kprintf(", at 0x%08jx\n", (intmax_t)cpu_apic_address);
403         for (x = 1; x <= mp_naps; ++x) {
404                 kprintf(" cpu%d (AP):  apic id: %2d", x, CPU_TO_ID(x));
405                 kprintf(", version: 0x%08x", cpu_apic_versions[x]);
406                 kprintf(", at 0x%08jx\n", (intmax_t)cpu_apic_address);
407         }
408
409 #if defined(APIC_IO)
410         for (x = 0; x < mp_napics; ++x) {
411                 kprintf(" io%d (APIC): apic id: %2d", x, IO_TO_ID(x));
412                 kprintf(", version: 0x%08x", io_apic_versions[x]);
413                 kprintf(", at 0x%08lx\n", io_apic_address[x]);
414         }
415 #else
416         kprintf(" Warning: APIC I/O disabled\n");
417 #endif  /* APIC_IO */
418 }
419
420 /*
421  * AP cpu's call this to sync up protected mode.
422  *
423  * WARNING! %gs is not set up on entry.  This routine sets up %gs.
424  */
425 void
426 init_secondary(void)
427 {
428         int     gsel_tss;
429         int     x, myid = bootAP;
430         u_int64_t msr, cr0;
431         struct mdglobaldata *md;
432         struct privatespace *ps;
433
434         ps = &CPU_prvspace[myid];
435
436         gdt_segs[GPROC0_SEL].ssd_base =
437                 (long) &ps->mdglobaldata.gd_common_tss;
438         ps->mdglobaldata.mi.gd_prvspace = ps;
439
440         /* We fill the 32-bit segment descriptors */
441         for (x = 0; x < NGDT; x++) {
442                 if (x != GPROC0_SEL && x != (GPROC0_SEL + 1))
443                         ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x]);
444         }
445         /* And now a 64-bit one */
446         ssdtosyssd(&gdt_segs[GPROC0_SEL],
447             (struct system_segment_descriptor *)&gdt[myid * NGDT + GPROC0_SEL]);
448
449         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
450         r_gdt.rd_base = (long) &gdt[myid * NGDT];
451         lgdt(&r_gdt);                   /* does magic intra-segment return */
452
453         /* lgdt() destroys the GSBASE value, so we load GSBASE after lgdt() */
454         wrmsr(MSR_FSBASE, 0);           /* User value */
455         wrmsr(MSR_GSBASE, (u_int64_t)ps);
456         wrmsr(MSR_KGSBASE, 0);          /* XXX User value while we're in the kernel */
457
458         lidt(&r_idt);
459
460 #if 0
461         lldt(_default_ldt);
462         mdcpu->gd_currentldt = _default_ldt;
463 #endif
464
465         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
466         gdt[myid * NGDT + GPROC0_SEL].sd_type = SDT_SYSTSS;
467
468         md = mdcpu;     /* loaded through %gs:0 (mdglobaldata.mi.gd_prvspace)*/
469
470         md->gd_common_tss.tss_rsp0 = 0; /* not used until after switch */
471 #if 0 /* JG XXX */
472         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
473 #endif
474         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL];
475         md->gd_common_tssd = *md->gd_tss_gdt;
476 #if 0 /* JG XXX */
477         md->gd_common_tss.tss_ist1 = (long)&doublefault_stack[PAGE_SIZE];
478 #endif
479         ltr(gsel_tss);
480
481         /*
482          * Set to a known state:
483          * Set by mpboot.s: CR0_PG, CR0_PE
484          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
485          */
486         cr0 = rcr0();
487         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
488         load_cr0(cr0);
489
490         /* Set up the fast syscall stuff */
491         msr = rdmsr(MSR_EFER) | EFER_SCE;
492         wrmsr(MSR_EFER, msr);
493         wrmsr(MSR_LSTAR, (u_int64_t)IDTVEC(fast_syscall));
494         wrmsr(MSR_CSTAR, (u_int64_t)IDTVEC(fast_syscall32));
495         msr = ((u_int64_t)GSEL(GCODE_SEL, SEL_KPL) << 32) |
496               ((u_int64_t)GSEL(GUCODE32_SEL, SEL_UPL) << 48);
497         wrmsr(MSR_STAR, msr);
498         wrmsr(MSR_SF_MASK, PSL_NT|PSL_T|PSL_I|PSL_C|PSL_D);
499
500         pmap_set_opt();         /* PSE/4MB pages, etc */
501 #if JGXXX
502         /* Initialize the PAT MSR. */
503         pmap_init_pat();
504 #endif
505
506         /* set up CPU registers and state */
507         cpu_setregs();
508
509         /* set up SSE/NX registers */
510         initializecpu();
511
512         /* set up FPU state on the AP */
513         npxinit(__INITIAL_NPXCW__);
514
515         /* disable the APIC, just to be SURE */
516         lapic->svr &= ~APIC_SVR_ENABLE;
517
518         /* data returned to BSP */
519         cpu_apic_versions[0] = lapic->version;
520 }
521
522 /*******************************************************************
523  * local functions and data
524  */
525
526 /*
527  * start the SMP system
528  */
529 static void
530 mp_enable(u_int boot_addr)
531 {
532         int     x;
533 #if defined(APIC_IO)
534         int     apic;
535         u_int   ux;
536 #endif  /* APIC_IO */
537
538         POSTCODE(MP_ENABLE_POST);
539
540         if (!mp_probe())
541                 panic("mp_enable: mp_probe failed\n");
542
543 #if 0 /* JGXXX */
544         /* turn on 4MB of V == P addressing so we can get to MP table */
545         *(int *)PTD = PG_V | PG_RW | ((uintptr_t)(void *)KPTphys & PG_FRAME);
546         cpu_invltlb();
547 #endif
548
549         /*
550          * We can safely map physical memory into SMPpt after
551          * mptable_pass1() completes.
552          */
553         mptable_pass1();
554
555         if (cpu_apic_address == 0)
556                 panic("mp_enable: no local apic!\n");
557
558         /* examine the MP table for needed info, uses physical addresses */
559         x = mptable_pass2();
560
561 #if 0 /* JGXXX */
562         *(int *)PTD = 0;
563         cpu_invltlb();
564 #endif /* 0 JGXXX */
565
566         /* can't process default configs till the CPU APIC is pmapped */
567         if (x)
568                 default_mp_table(x);
569
570         /* post scan cleanup */
571         fix_mp_table();
572
573 #if defined(APIC_IO)
574
575         setup_apic_irq_mapping();
576
577         /* fill the LOGICAL io_apic_versions table */
578         for (apic = 0; apic < mp_napics; ++apic) {
579                 ux = io_apic_read(apic, IOAPIC_VER);
580                 io_apic_versions[apic] = ux;
581                 io_apic_set_id(apic, IO_TO_ID(apic));
582         }
583
584         /* program each IO APIC in the system */
585         for (apic = 0; apic < mp_napics; ++apic)
586                 if (io_apic_setup(apic) < 0)
587                         panic("IO APIC setup failure");
588
589 #endif  /* APIC_IO */
590
591         /*
592          * These are required for SMP operation
593          */
594
595         /* install a 'Spurious INTerrupt' vector */
596         setidt(XSPURIOUSINT_OFFSET, Xspuriousint,
597                SDT_SYSIGT, SEL_KPL, 0);
598
599         /* install an inter-CPU IPI for TLB invalidation */
600         setidt(XINVLTLB_OFFSET, Xinvltlb,
601                SDT_SYSIGT, SEL_KPL, 0);
602
603         /* install an inter-CPU IPI for IPIQ messaging */
604         setidt(XIPIQ_OFFSET, Xipiq,
605                SDT_SYSIGT, SEL_KPL, 0);
606
607         /* install a timer vector */
608         setidt(XTIMER_OFFSET, Xtimer,
609                SDT_SYSIGT, SEL_KPL, 0);
610         
611         /* install an inter-CPU IPI for CPU stop/restart */
612         setidt(XCPUSTOP_OFFSET, Xcpustop,
613                SDT_SYSIGT, SEL_KPL, 0);
614
615         /* start each Application Processor */
616         start_all_aps(boot_addr);
617 }
618
619
620 /*
621  * look for the MP spec signature
622  */
623
624 /* string defined by the Intel MP Spec as identifying the MP table */
625 #define MP_SIG          0x5f504d5f      /* _MP_ */
626 #define NEXT(X)         ((X) += 4)
627 static long
628 search_for_sig(u_int32_t target, int count)
629 {
630         vm_size_t map_size;
631         u_int32_t *addr;
632         int x, ret;
633
634         map_size = count * sizeof(u_int32_t);
635         addr = pmap_mapdev((vm_paddr_t)target, map_size);
636
637         ret = -1;
638         for (x = 0; x < count; NEXT(x)) {
639                 if (addr[x] == MP_SIG) {
640                         /* make array index a byte index */
641                         ret = target + (x * sizeof(u_int32_t));
642                         break;
643                 }
644         }
645         pmap_unmapdev((vm_offset_t)addr, map_size);
646         return ret;
647 }
648
649
650 static basetable_entry basetable_entry_types[] =
651 {
652         {0, 20, "Processor"},
653         {1, 8, "Bus"},
654         {2, 8, "I/O APIC"},
655         {3, 8, "I/O INT"},
656         {4, 8, "Local INT"}
657 };
658
659 typedef struct BUSDATA {
660         u_char  bus_id;
661         enum busTypes bus_type;
662 }       bus_datum;
663
664 typedef struct INTDATA {
665         u_char  int_type;
666         u_short int_flags;
667         u_char  src_bus_id;
668         u_char  src_bus_irq;
669         u_char  dst_apic_id;
670         u_char  dst_apic_int;
671         u_char  int_vector;
672 }       io_int, local_int;
673
674 typedef struct BUSTYPENAME {
675         u_char  type;
676         char    name[7];
677 }       bus_type_name;
678
679 static bus_type_name bus_type_table[] =
680 {
681         {CBUS, "CBUS"},
682         {CBUSII, "CBUSII"},
683         {EISA, "EISA"},
684         {MCA, "MCA"},
685         {UNKNOWN_BUSTYPE, "---"},
686         {ISA, "ISA"},
687         {MCA, "MCA"},
688         {UNKNOWN_BUSTYPE, "---"},
689         {UNKNOWN_BUSTYPE, "---"},
690         {UNKNOWN_BUSTYPE, "---"},
691         {UNKNOWN_BUSTYPE, "---"},
692         {UNKNOWN_BUSTYPE, "---"},
693         {PCI, "PCI"},
694         {UNKNOWN_BUSTYPE, "---"},
695         {UNKNOWN_BUSTYPE, "---"},
696         {UNKNOWN_BUSTYPE, "---"},
697         {UNKNOWN_BUSTYPE, "---"},
698         {XPRESS, "XPRESS"},
699         {UNKNOWN_BUSTYPE, "---"}
700 };
701 /* from MP spec v1.4, table 5-1 */
702 static int default_data[7][5] =
703 {
704 /*   nbus, id0, type0, id1, type1 */
705         {1, 0, ISA, 255, 255},
706         {1, 0, EISA, 255, 255},
707         {1, 0, EISA, 255, 255},
708         {1, 0, MCA, 255, 255},
709         {2, 0, ISA, 1, PCI},
710         {2, 0, EISA, 1, PCI},
711         {2, 0, MCA, 1, PCI}
712 };
713
714
715 /* the bus data */
716 static bus_datum *bus_data;
717
718 #ifdef APIC_IO
719 /* the IO INT data, one entry per possible APIC INTerrupt */
720 static io_int  *io_apic_ints;
721 static int nintrs;
722 #endif
723
724 static int processor_entry      (proc_entry_ptr entry, int cpu);
725 static int bus_entry            (bus_entry_ptr entry, int bus);
726 #ifdef APIC_IO
727 static int io_apic_entry        (io_apic_entry_ptr entry, int apic);
728 static int int_entry            (int_entry_ptr entry, int intr);
729 #endif
730 static int lookup_bus_type      (char *name);
731
732
733 /*
734  * 1st pass on motherboard's Intel MP specification table.
735  *
736  * initializes:
737  *      ncpus = 1
738  *
739  * determines:
740  *      cpu_apic_address (common to all CPUs)
741  *      io_apic_address[N]
742  *      mp_naps
743  *      mp_nbusses
744  *      mp_napics
745  *      nintrs
746  */
747 static void
748 mptable_pass1(void)
749 {
750 #ifdef APIC_IO
751         int     x;
752 #endif
753         mpcth_t cth;
754         int     totalSize;
755         void*   position;
756         int     count;
757         int     type;
758         u_int   id_mask;
759
760         POSTCODE(MPTABLE_PASS1_POST);
761
762         if (mpfps == NULL)
763                 panic("mptable_pass1: MP float pointer is not found\n");
764
765 #ifdef APIC_IO
766         /* clear various tables */
767         for (x = 0; x < NAPICID; ++x) {
768                 io_apic_address[x] = ~0;        /* IO APIC address table */
769         }
770 #endif
771
772         /* init everything to empty */
773         mp_naps = 0;
774         mp_nbusses = 0;
775 #ifdef APIC_IO
776         mp_napics = 0;
777         nintrs = 0;
778 #endif
779         id_mask = 0;
780
781         /* check for use of 'default' configuration */
782         if (mpfps->mpfb1 != 0) {
783                 /* use default addresses */
784                 cpu_apic_address = DEFAULT_APIC_BASE;
785 #ifdef APIC_IO
786                 io_apic_address[0] = DEFAULT_IO_APIC_BASE;
787 #endif
788
789                 /* fill in with defaults */
790                 mp_naps = 2;            /* includes BSP */
791                 mp_nbusses = default_data[mpfps->mpfb1 - 1][0];
792 #if defined(APIC_IO)
793                 mp_napics = 1;
794                 nintrs = 16;
795 #endif  /* APIC_IO */
796         }
797         else {
798                 if (mpfps->pap == 0)
799                         panic("MP Configuration Table Header MISSING!");
800                 cth = (void *)PHYS_TO_DMAP(mpfps->pap);
801
802                 cpu_apic_address = (vm_offset_t) cth->apic_address;
803
804                 /* walk the table, recording info of interest */
805                 totalSize = cth->base_table_length - sizeof(struct MPCTH);
806                 position = (u_char *) cth + sizeof(struct MPCTH);
807                 count = cth->entry_count;
808
809                 while (count--) {
810                         switch (type = *(u_char *) position) {
811                         case 0: /* processor_entry */
812                                 if (((proc_entry_ptr)position)->cpu_flags
813                                     & PROCENTRY_FLAG_EN) {
814                                         ++mp_naps;
815                                         id_mask |= 1 <<
816                                             ((proc_entry_ptr)position)->apic_id;
817                                 }
818                                 break;
819                         case 1: /* bus_entry */
820                                 ++mp_nbusses;
821                                 break;
822                         case 2: /* io_apic_entry */
823 #ifdef APIC_IO
824                                 if (((io_apic_entry_ptr)position)->apic_flags
825                                         & IOAPICENTRY_FLAG_EN)
826                                         io_apic_address[mp_napics++] =
827                                             (vm_offset_t)((io_apic_entry_ptr)
828                                                 position)->apic_address;
829 #endif
830                                 break;
831                         case 3: /* int_entry */
832 #ifdef APIC_IO
833                                 ++nintrs;
834 #endif
835                                 break;
836                         case 4: /* int_entry */
837                                 break;
838                         default:
839                                 panic("mpfps Base Table HOSED!");
840                                 /* NOTREACHED */
841                         }
842
843                         totalSize -= basetable_entry_types[type].length;
844                         position = (uint8_t *)position +
845                             basetable_entry_types[type].length;
846                 }
847         }
848
849         /* qualify the numbers */
850         if (mp_naps > MAXCPU) {
851                 kprintf("Warning: only using %d of %d available CPUs!\n",
852                         MAXCPU, mp_naps);
853                 mp_naps = MAXCPU;
854         }
855
856         /* See if we need to fixup HT logical CPUs. */
857         mptable_hyperthread_fixup(id_mask);
858
859         --mp_naps;      /* subtract the BSP */
860 }
861
862
863 /*
864  * 2nd pass on motherboard's Intel MP specification table.
865  *
866  * sets:
867  *      boot_cpu_id
868  *      ID_TO_IO(N), phy APIC ID to log CPU/IO table
869  *      CPU_TO_ID(N), logical CPU to APIC ID table
870  *      IO_TO_ID(N), logical IO to APIC ID table
871  *      bus_data[N]
872  *      io_apic_ints[N]
873  */
874 static int
875 mptable_pass2(void)
876 {
877         struct PROCENTRY proc;
878         int     x;
879         mpcth_t cth;
880         int     totalSize;
881         void*   position;
882         int     count;
883         int     type;
884         int     apic, bus, cpu, intr;
885         int     i;
886
887         POSTCODE(MPTABLE_PASS2_POST);
888
889         /* Initialize fake proc entry for use with HT fixup. */
890         bzero(&proc, sizeof(proc));
891         proc.type = 0;
892         proc.cpu_flags = PROCENTRY_FLAG_EN;
893
894 #ifdef APIC_IO
895         MALLOC(io_apic_versions, u_int32_t *, sizeof(u_int32_t) * mp_napics,
896             M_DEVBUF, M_WAITOK);
897         MALLOC(ioapic, volatile ioapic_t **, sizeof(ioapic_t *) * mp_napics,
898             M_DEVBUF, M_WAITOK | M_ZERO);
899         MALLOC(io_apic_ints, io_int *, sizeof(io_int) * (nintrs + FIXUP_EXTRA_APIC_INTS),
900             M_DEVBUF, M_WAITOK);
901 #endif
902         MALLOC(bus_data, bus_datum *, sizeof(bus_datum) * mp_nbusses,
903             M_DEVBUF, M_WAITOK);
904
905 #ifdef APIC_IO
906         for (i = 0; i < mp_napics; i++) {
907                 ioapic[i] = permanent_io_mapping(io_apic_address[i]);
908         }
909 #endif
910
911         /* clear various tables */
912         for (x = 0; x < NAPICID; ++x) {
913                 CPU_TO_ID(x) = -1;      /* logical CPU to APIC ID table */
914 #ifdef APIC_IO
915                 ID_TO_IO(x) = -1;       /* phy APIC ID to log CPU/IO table */
916                 IO_TO_ID(x) = -1;       /* logical IO to APIC ID table */
917 #endif
918         }
919
920         /* clear bus data table */
921         for (x = 0; x < mp_nbusses; ++x)
922                 bus_data[x].bus_id = 0xff;
923
924 #ifdef APIC_IO
925         /* clear IO APIC INT table */
926         for (x = 0; x < (nintrs + 1); ++x) {
927                 io_apic_ints[x].int_type = 0xff;
928                 io_apic_ints[x].int_vector = 0xff;
929         }
930 #endif
931
932         /* setup the cpu/apic mapping arrays */
933         boot_cpu_id = -1;
934
935         /* record whether PIC or virtual-wire mode */
936         machintr_setvar_simple(MACHINTR_VAR_IMCR_PRESENT, mpfps->mpfb2 & 0x80);
937
938         /* check for use of 'default' configuration */
939         if (mpfps->mpfb1 != 0)
940                 return mpfps->mpfb1;    /* return default configuration type */
941
942         if (mpfps->pap == 0)
943                 panic("MP Configuration Table Header MISSING!");
944
945         cth = (void *)PHYS_TO_DMAP(mpfps->pap);
946         /* walk the table, recording info of interest */
947         totalSize = cth->base_table_length - sizeof(struct MPCTH);
948         position = (u_char *) cth + sizeof(struct MPCTH);
949         count = cth->entry_count;
950         apic = bus = intr = 0;
951         cpu = 1;                                /* pre-count the BSP */
952
953         while (count--) {
954                 switch (type = *(u_char *) position) {
955                 case 0:
956                         if (processor_entry(position, cpu))
957                                 ++cpu;
958
959                         if (need_hyperthreading_fixup) {
960                                 /*
961                                  * Create fake mptable processor entries
962                                  * and feed them to processor_entry() to
963                                  * enumerate the logical CPUs.
964                                  */
965                                 proc.apic_id = ((proc_entry_ptr)position)->apic_id;
966                                 for (i = 1; i < logical_cpus; i++) {
967                                         proc.apic_id++;
968                                         processor_entry(&proc, cpu);
969                                         logical_cpus_mask |= (1 << cpu);
970                                         cpu++;
971                                 }
972                         }
973                         break;
974                 case 1:
975                         if (bus_entry(position, bus))
976                                 ++bus;
977                         break;
978                 case 2:
979 #ifdef APIC_IO
980                         if (io_apic_entry(position, apic))
981                                 ++apic;
982 #endif
983                         break;
984                 case 3:
985 #ifdef APIC_IO
986                         if (int_entry(position, intr))
987                                 ++intr;
988 #endif
989                         break;
990                 case 4:
991                         /* int_entry(position); */
992                         break;
993                 default:
994                         panic("mpfps Base Table HOSED!");
995                         /* NOTREACHED */
996                 }
997
998                 totalSize -= basetable_entry_types[type].length;
999                 position = (uint8_t *)position + basetable_entry_types[type].length;
1000         }
1001
1002         if (boot_cpu_id == -1)
1003                 panic("NO BSP found!");
1004
1005         /* report fact that its NOT a default configuration */
1006         return 0;
1007 }
1008
1009 /*
1010  * Check if we should perform a hyperthreading "fix-up" to
1011  * enumerate any logical CPU's that aren't already listed
1012  * in the table.
1013  *
1014  * XXX: We assume that all of the physical CPUs in the
1015  * system have the same number of logical CPUs.
1016  *
1017  * XXX: We assume that APIC ID's are allocated such that
1018  * the APIC ID's for a physical processor are aligned
1019  * with the number of logical CPU's in the processor.
1020  */
1021 static void
1022 mptable_hyperthread_fixup(u_int id_mask)
1023 {
1024         u_int i, id;
1025
1026         /* Nothing to do if there is no HTT support. */
1027         if ((cpu_feature & CPUID_HTT) == 0)
1028                 return;
1029         logical_cpus = (cpu_procinfo & CPUID_HTT_CORES) >> 16;
1030         if (logical_cpus <= 1)
1031                 return;
1032
1033         /*
1034          * For each APIC ID of a CPU that is set in the mask,
1035          * scan the other candidate APIC ID's for this
1036          * physical processor.  If any of those ID's are
1037          * already in the table, then kill the fixup.
1038          */
1039         for (id = 0; id <= MAXCPU; id++) {
1040                 if ((id_mask & 1 << id) == 0)
1041                         continue;
1042                 /* First, make sure we are on a logical_cpus boundary. */
1043                 if (id % logical_cpus != 0)
1044                         return;
1045                 for (i = id + 1; i < id + logical_cpus; i++)
1046                         if ((id_mask & 1 << i) != 0)
1047                                 return;
1048         }
1049
1050         /*
1051          * Ok, the ID's checked out, so enable the fixup.  We have to fixup
1052          * mp_naps right now.
1053          */
1054         need_hyperthreading_fixup = 1;
1055         mp_naps *= logical_cpus;
1056 }
1057
1058 #ifdef APIC_IO
1059
1060 void
1061 assign_apic_irq(int apic, int intpin, int irq)
1062 {
1063         int x;
1064         
1065         if (int_to_apicintpin[irq].ioapic != -1)
1066                 panic("assign_apic_irq: inconsistent table");
1067         
1068         int_to_apicintpin[irq].ioapic = apic;
1069         int_to_apicintpin[irq].int_pin = intpin;
1070         int_to_apicintpin[irq].apic_address = ioapic[apic];
1071         int_to_apicintpin[irq].redirindex = IOAPIC_REDTBL + 2 * intpin;
1072         
1073         for (x = 0; x < nintrs; x++) {
1074                 if ((io_apic_ints[x].int_type == 0 || 
1075                      io_apic_ints[x].int_type == 3) &&
1076                     io_apic_ints[x].int_vector == 0xff &&
1077                     io_apic_ints[x].dst_apic_id == IO_TO_ID(apic) &&
1078                     io_apic_ints[x].dst_apic_int == intpin)
1079                         io_apic_ints[x].int_vector = irq;
1080         }
1081 }
1082
1083 void
1084 revoke_apic_irq(int irq)
1085 {
1086         int x;
1087         int oldapic;
1088         int oldintpin;
1089         
1090         if (int_to_apicintpin[irq].ioapic == -1)
1091                 panic("revoke_apic_irq: inconsistent table");
1092         
1093         oldapic = int_to_apicintpin[irq].ioapic;
1094         oldintpin = int_to_apicintpin[irq].int_pin;
1095
1096         int_to_apicintpin[irq].ioapic = -1;
1097         int_to_apicintpin[irq].int_pin = 0;
1098         int_to_apicintpin[irq].apic_address = NULL;
1099         int_to_apicintpin[irq].redirindex = 0;
1100         
1101         for (x = 0; x < nintrs; x++) {
1102                 if ((io_apic_ints[x].int_type == 0 || 
1103                      io_apic_ints[x].int_type == 3) &&
1104                     io_apic_ints[x].int_vector != 0xff &&
1105                     io_apic_ints[x].dst_apic_id == IO_TO_ID(oldapic) &&
1106                     io_apic_ints[x].dst_apic_int == oldintpin)
1107                         io_apic_ints[x].int_vector = 0xff;
1108         }
1109 }
1110
1111 /*
1112  * Allocate an IRQ 
1113  */
1114 static void
1115 allocate_apic_irq(int intr)
1116 {
1117         int apic;
1118         int intpin;
1119         int irq;
1120         
1121         if (io_apic_ints[intr].int_vector != 0xff)
1122                 return;         /* Interrupt handler already assigned */
1123         
1124         if (io_apic_ints[intr].int_type != 0 &&
1125             (io_apic_ints[intr].int_type != 3 ||
1126              (io_apic_ints[intr].dst_apic_id == IO_TO_ID(0) &&
1127               io_apic_ints[intr].dst_apic_int == 0)))
1128                 return;         /* Not INT or ExtInt on != (0, 0) */
1129         
1130         irq = 0;
1131         while (irq < APIC_INTMAPSIZE &&
1132                int_to_apicintpin[irq].ioapic != -1)
1133                 irq++;
1134         
1135         if (irq >= APIC_INTMAPSIZE)
1136                 return;         /* No free interrupt handlers */
1137         
1138         apic = ID_TO_IO(io_apic_ints[intr].dst_apic_id);
1139         intpin = io_apic_ints[intr].dst_apic_int;
1140         
1141         assign_apic_irq(apic, intpin, irq);
1142 }
1143
1144
1145 static void
1146 swap_apic_id(int apic, int oldid, int newid)
1147 {
1148         int x;
1149         int oapic;
1150         
1151
1152         if (oldid == newid)
1153                 return;                 /* Nothing to do */
1154         
1155         kprintf("Changing APIC ID for IO APIC #%d from %d to %d in MP table\n",
1156                apic, oldid, newid);
1157         
1158         /* Swap physical APIC IDs in interrupt entries */
1159         for (x = 0; x < nintrs; x++) {
1160                 if (io_apic_ints[x].dst_apic_id == oldid)
1161                         io_apic_ints[x].dst_apic_id = newid;
1162                 else if (io_apic_ints[x].dst_apic_id == newid)
1163                         io_apic_ints[x].dst_apic_id = oldid;
1164         }
1165         
1166         /* Swap physical APIC IDs in IO_TO_ID mappings */
1167         for (oapic = 0; oapic < mp_napics; oapic++)
1168                 if (IO_TO_ID(oapic) == newid)
1169                         break;
1170         
1171         if (oapic < mp_napics) {
1172                 kprintf("Changing APIC ID for IO APIC #%d from "
1173                        "%d to %d in MP table\n",
1174                        oapic, newid, oldid);
1175                 IO_TO_ID(oapic) = oldid;
1176         }
1177         IO_TO_ID(apic) = newid;
1178 }
1179
1180
1181 static void
1182 fix_id_to_io_mapping(void)
1183 {
1184         int x;
1185
1186         for (x = 0; x < NAPICID; x++)
1187                 ID_TO_IO(x) = -1;
1188         
1189         for (x = 0; x <= mp_naps; x++)
1190                 if (CPU_TO_ID(x) < NAPICID)
1191                         ID_TO_IO(CPU_TO_ID(x)) = x;
1192         
1193         for (x = 0; x < mp_napics; x++)
1194                 if (IO_TO_ID(x) < NAPICID)
1195                         ID_TO_IO(IO_TO_ID(x)) = x;
1196 }
1197
1198
1199 static int
1200 first_free_apic_id(void)
1201 {
1202         int freeid, x;
1203         
1204         for (freeid = 0; freeid < NAPICID; freeid++) {
1205                 for (x = 0; x <= mp_naps; x++)
1206                         if (CPU_TO_ID(x) == freeid)
1207                                 break;
1208                 if (x <= mp_naps)
1209                         continue;
1210                 for (x = 0; x < mp_napics; x++)
1211                         if (IO_TO_ID(x) == freeid)
1212                                 break;
1213                 if (x < mp_napics)
1214                         continue;
1215                 return freeid;
1216         }
1217         return freeid;
1218 }
1219
1220
1221 static int
1222 io_apic_id_acceptable(int apic, int id)
1223 {
1224         int cpu;                /* Logical CPU number */
1225         int oapic;              /* Logical IO APIC number for other IO APIC */
1226
1227         if (id >= NAPICID)
1228                 return 0;       /* Out of range */
1229         
1230         for (cpu = 0; cpu <= mp_naps; cpu++)
1231                 if (CPU_TO_ID(cpu) == id)
1232                         return 0;       /* Conflict with CPU */
1233         
1234         for (oapic = 0; oapic < mp_napics && oapic < apic; oapic++)
1235                 if (IO_TO_ID(oapic) == id)
1236                         return 0;       /* Conflict with other APIC */
1237         
1238         return 1;               /* ID is acceptable for IO APIC */
1239 }
1240
1241 static
1242 io_int *
1243 io_apic_find_int_entry(int apic, int pin)
1244 {
1245         int     x;
1246
1247         /* search each of the possible INTerrupt sources */
1248         for (x = 0; x < nintrs; ++x) {
1249                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1250                     (pin == io_apic_ints[x].dst_apic_int))
1251                         return (&io_apic_ints[x]);
1252         }
1253         return NULL;
1254 }
1255
1256 #endif
1257
1258 /*
1259  * parse an Intel MP specification table
1260  */
1261 static void
1262 fix_mp_table(void)
1263 {
1264         int     x;
1265 #ifdef APIC_IO
1266         int     id;
1267         int     apic;           /* IO APIC unit number */
1268         int     freeid;         /* Free physical APIC ID */
1269         int     physid;         /* Current physical IO APIC ID */
1270         io_int *io14;
1271 #endif
1272         int     bus_0 = 0;      /* Stop GCC warning */
1273         int     bus_pci = 0;    /* Stop GCC warning */
1274         int     num_pci_bus;
1275
1276         /*
1277          * Fix mis-numbering of the PCI bus and its INT entries if the BIOS
1278          * did it wrong.  The MP spec says that when more than 1 PCI bus
1279          * exists the BIOS must begin with bus entries for the PCI bus and use
1280          * actual PCI bus numbering.  This implies that when only 1 PCI bus
1281          * exists the BIOS can choose to ignore this ordering, and indeed many
1282          * MP motherboards do ignore it.  This causes a problem when the PCI
1283          * sub-system makes requests of the MP sub-system based on PCI bus
1284          * numbers.     So here we look for the situation and renumber the
1285          * busses and associated INTs in an effort to "make it right".
1286          */
1287
1288         /* find bus 0, PCI bus, count the number of PCI busses */
1289         for (num_pci_bus = 0, x = 0; x < mp_nbusses; ++x) {
1290                 if (bus_data[x].bus_id == 0) {
1291                         bus_0 = x;
1292                 }
1293                 if (bus_data[x].bus_type == PCI) {
1294                         ++num_pci_bus;
1295                         bus_pci = x;
1296                 }
1297         }
1298         /*
1299          * bus_0 == slot of bus with ID of 0
1300          * bus_pci == slot of last PCI bus encountered
1301          */
1302
1303         /* check the 1 PCI bus case for sanity */
1304         /* if it is number 0 all is well */
1305         if (num_pci_bus == 1 &&
1306             bus_data[bus_pci].bus_id != 0) {
1307                 
1308                 /* mis-numbered, swap with whichever bus uses slot 0 */
1309
1310                 /* swap the bus entry types */
1311                 bus_data[bus_pci].bus_type = bus_data[bus_0].bus_type;
1312                 bus_data[bus_0].bus_type = PCI;
1313
1314 #ifdef APIC_IO
1315                 /* swap each relavant INTerrupt entry */
1316                 id = bus_data[bus_pci].bus_id;
1317                 for (x = 0; x < nintrs; ++x) {
1318                         if (io_apic_ints[x].src_bus_id == id) {
1319                                 io_apic_ints[x].src_bus_id = 0;
1320                         }
1321                         else if (io_apic_ints[x].src_bus_id == 0) {
1322                                 io_apic_ints[x].src_bus_id = id;
1323                         }
1324                 }
1325 #endif
1326         }
1327
1328 #ifdef APIC_IO
1329         /* Assign IO APIC IDs.
1330          * 
1331          * First try the existing ID. If a conflict is detected, try
1332          * the ID in the MP table.  If a conflict is still detected, find
1333          * a free id.
1334          *
1335          * We cannot use the ID_TO_IO table before all conflicts has been
1336          * resolved and the table has been corrected.
1337          */
1338         for (apic = 0; apic < mp_napics; ++apic) { /* For all IO APICs */
1339                 
1340                 /* First try to use the value set by the BIOS */
1341                 physid = io_apic_get_id(apic);
1342                 if (io_apic_id_acceptable(apic, physid)) {
1343                         if (IO_TO_ID(apic) != physid)
1344                                 swap_apic_id(apic, IO_TO_ID(apic), physid);
1345                         continue;
1346                 }
1347
1348                 /* Then check if the value in the MP table is acceptable */
1349                 if (io_apic_id_acceptable(apic, IO_TO_ID(apic)))
1350                         continue;
1351
1352                 /* Last resort, find a free APIC ID and use it */
1353                 freeid = first_free_apic_id();
1354                 if (freeid >= NAPICID)
1355                         panic("No free physical APIC IDs found");
1356                 
1357                 if (io_apic_id_acceptable(apic, freeid)) {
1358                         swap_apic_id(apic, IO_TO_ID(apic), freeid);
1359                         continue;
1360                 }
1361                 panic("Free physical APIC ID not usable");
1362         }
1363         fix_id_to_io_mapping();
1364 #endif
1365
1366 #ifdef APIC_IO
1367         /* detect and fix broken Compaq MP table */
1368         if (apic_int_type(0, 0) == -1) {
1369                 kprintf("APIC_IO: MP table broken: 8259->APIC entry missing!\n");
1370                 io_apic_ints[nintrs].int_type = 3;      /* ExtInt */
1371                 io_apic_ints[nintrs].int_vector = 0xff; /* Unassigned */
1372                 /* XXX fixme, set src bus id etc, but it doesn't seem to hurt */
1373                 io_apic_ints[nintrs].dst_apic_id = IO_TO_ID(0);
1374                 io_apic_ints[nintrs].dst_apic_int = 0;  /* Pin 0 */
1375                 nintrs++;
1376         } else if (apic_int_type(0, 0) == 0) {
1377                 kprintf("APIC_IO: MP table broken: ExtINT entry corrupt!\n");
1378                 for (x = 0; x < nintrs; ++x)
1379                         if ((0 == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1380                             (0 == io_apic_ints[x].dst_apic_int)) {
1381                                 io_apic_ints[x].int_type = 3;
1382                                 io_apic_ints[x].int_vector = 0xff;
1383                                 break;
1384                         }
1385         }
1386
1387         /*
1388          * Fix missing IRQ 15 when IRQ 14 is an ISA interrupt.  IDE
1389          * controllers universally come in pairs.  If IRQ 14 is specified
1390          * as an ISA interrupt, then IRQ 15 had better be too.
1391          *
1392          * [ Shuttle XPC / AMD Athlon X2 ]
1393          *      The MPTable is missing an entry for IRQ 15.  Note that the
1394          *      ACPI table has an entry for both 14 and 15.
1395          */
1396         if (apic_int_type(0, 14) == 0 && apic_int_type(0, 15) == -1) {
1397                 kprintf("APIC_IO: MP table broken: IRQ 15 not ISA when IRQ 14 is!\n");
1398                 io14 = io_apic_find_int_entry(0, 14);
1399                 io_apic_ints[nintrs] = *io14;
1400                 io_apic_ints[nintrs].src_bus_irq = 15;
1401                 io_apic_ints[nintrs].dst_apic_int = 15;
1402                 nintrs++;
1403         }
1404 #endif
1405 }
1406
1407 #ifdef APIC_IO
1408
1409 /* Assign low level interrupt handlers */
1410 static void
1411 setup_apic_irq_mapping(void)
1412 {
1413         int     x;
1414         int     int_vector;
1415
1416         /* Clear array */
1417         for (x = 0; x < APIC_INTMAPSIZE; x++) {
1418                 int_to_apicintpin[x].ioapic = -1;
1419                 int_to_apicintpin[x].int_pin = 0;
1420                 int_to_apicintpin[x].apic_address = NULL;
1421                 int_to_apicintpin[x].redirindex = 0;
1422         }
1423
1424         /* First assign ISA/EISA interrupts */
1425         for (x = 0; x < nintrs; x++) {
1426                 int_vector = io_apic_ints[x].src_bus_irq;
1427                 if (int_vector < APIC_INTMAPSIZE &&
1428                     io_apic_ints[x].int_vector == 0xff && 
1429                     int_to_apicintpin[int_vector].ioapic == -1 &&
1430                     (apic_int_is_bus_type(x, ISA) ||
1431                      apic_int_is_bus_type(x, EISA)) &&
1432                     io_apic_ints[x].int_type == 0) {
1433                         assign_apic_irq(ID_TO_IO(io_apic_ints[x].dst_apic_id), 
1434                                         io_apic_ints[x].dst_apic_int,
1435                                         int_vector);
1436                 }
1437         }
1438
1439         /* Assign ExtInt entry if no ISA/EISA interrupt 0 entry */
1440         for (x = 0; x < nintrs; x++) {
1441                 if (io_apic_ints[x].dst_apic_int == 0 &&
1442                     io_apic_ints[x].dst_apic_id == IO_TO_ID(0) &&
1443                     io_apic_ints[x].int_vector == 0xff && 
1444                     int_to_apicintpin[0].ioapic == -1 &&
1445                     io_apic_ints[x].int_type == 3) {
1446                         assign_apic_irq(0, 0, 0);
1447                         break;
1448                 }
1449         }
1450
1451         /* Assign PCI interrupts */
1452         for (x = 0; x < nintrs; ++x) {
1453                 if (io_apic_ints[x].int_type == 0 &&
1454                     io_apic_ints[x].int_vector == 0xff && 
1455                     apic_int_is_bus_type(x, PCI))
1456                         allocate_apic_irq(x);
1457         }
1458 }
1459
1460 #endif
1461
1462 static int
1463 processor_entry(proc_entry_ptr entry, int cpu)
1464 {
1465         /* check for usability */
1466         if (!(entry->cpu_flags & PROCENTRY_FLAG_EN))
1467                 return 0;
1468
1469         if(entry->apic_id >= NAPICID)
1470                 panic("CPU APIC ID out of range (0..%d)", NAPICID - 1);
1471         /* check for BSP flag */
1472         if (entry->cpu_flags & PROCENTRY_FLAG_BP) {
1473                 boot_cpu_id = entry->apic_id;
1474                 CPU_TO_ID(0) = entry->apic_id;
1475                 ID_TO_CPU(entry->apic_id) = 0;
1476                 return 0;       /* its already been counted */
1477         }
1478
1479         /* add another AP to list, if less than max number of CPUs */
1480         else if (cpu < MAXCPU) {
1481                 CPU_TO_ID(cpu) = entry->apic_id;
1482                 ID_TO_CPU(entry->apic_id) = cpu;
1483                 return 1;
1484         }
1485
1486         return 0;
1487 }
1488
1489
1490 static int
1491 bus_entry(bus_entry_ptr entry, int bus)
1492 {
1493         int     x;
1494         char    c, name[8];
1495
1496         /* encode the name into an index */
1497         for (x = 0; x < 6; ++x) {
1498                 if ((c = entry->bus_type[x]) == ' ')
1499                         break;
1500                 name[x] = c;
1501         }
1502         name[x] = '\0';
1503
1504         if ((x = lookup_bus_type(name)) == UNKNOWN_BUSTYPE)
1505                 panic("unknown bus type: '%s'", name);
1506
1507         bus_data[bus].bus_id = entry->bus_id;
1508         bus_data[bus].bus_type = x;
1509
1510         return 1;
1511 }
1512
1513 #ifdef APIC_IO
1514
1515 static int
1516 io_apic_entry(io_apic_entry_ptr entry, int apic)
1517 {
1518         if (!(entry->apic_flags & IOAPICENTRY_FLAG_EN))
1519                 return 0;
1520
1521         IO_TO_ID(apic) = entry->apic_id;
1522         if (entry->apic_id < NAPICID)
1523                 ID_TO_IO(entry->apic_id) = apic;
1524
1525         return 1;
1526 }
1527
1528 #endif
1529
1530 static int
1531 lookup_bus_type(char *name)
1532 {
1533         int     x;
1534
1535         for (x = 0; x < MAX_BUSTYPE; ++x)
1536                 if (strcmp(bus_type_table[x].name, name) == 0)
1537                         return bus_type_table[x].type;
1538
1539         return UNKNOWN_BUSTYPE;
1540 }
1541
1542 #ifdef APIC_IO
1543
1544 static int
1545 int_entry(int_entry_ptr entry, int intr)
1546 {
1547         int apic;
1548
1549         io_apic_ints[intr].int_type = entry->int_type;
1550         io_apic_ints[intr].int_flags = entry->int_flags;
1551         io_apic_ints[intr].src_bus_id = entry->src_bus_id;
1552         io_apic_ints[intr].src_bus_irq = entry->src_bus_irq;
1553         if (entry->dst_apic_id == 255) {
1554                 /* This signal goes to all IO APICS.  Select an IO APIC
1555                    with sufficient number of interrupt pins */
1556                 for (apic = 0; apic < mp_napics; apic++)
1557                         if (((io_apic_read(apic, IOAPIC_VER) & 
1558                               IOART_VER_MAXREDIR) >> MAXREDIRSHIFT) >= 
1559                             entry->dst_apic_int)
1560                                 break;
1561                 if (apic < mp_napics)
1562                         io_apic_ints[intr].dst_apic_id = IO_TO_ID(apic);
1563                 else
1564                         io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1565         } else
1566                 io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1567         io_apic_ints[intr].dst_apic_int = entry->dst_apic_int;
1568
1569         return 1;
1570 }
1571
1572 static int
1573 apic_int_is_bus_type(int intr, int bus_type)
1574 {
1575         int     bus;
1576
1577         for (bus = 0; bus < mp_nbusses; ++bus)
1578                 if ((bus_data[bus].bus_id == io_apic_ints[intr].src_bus_id)
1579                     && ((int) bus_data[bus].bus_type == bus_type))
1580                         return 1;
1581
1582         return 0;
1583 }
1584
1585 /*
1586  * Given a traditional ISA INT mask, return an APIC mask.
1587  */
1588 u_int
1589 isa_apic_mask(u_int isa_mask)
1590 {
1591         int isa_irq;
1592         int apic_pin;
1593
1594 #if defined(SKIP_IRQ15_REDIRECT)
1595         if (isa_mask == (1 << 15)) {
1596                 kprintf("skipping ISA IRQ15 redirect\n");
1597                 return isa_mask;
1598         }
1599 #endif  /* SKIP_IRQ15_REDIRECT */
1600
1601         isa_irq = ffs(isa_mask);                /* find its bit position */
1602         if (isa_irq == 0)                       /* doesn't exist */
1603                 return 0;
1604         --isa_irq;                              /* make it zero based */
1605
1606         apic_pin = isa_apic_irq(isa_irq);       /* look for APIC connection */
1607         if (apic_pin == -1)
1608                 return 0;
1609
1610         return (1 << apic_pin);                 /* convert pin# to a mask */
1611 }
1612
1613 /*
1614  * Determine which APIC pin an ISA/EISA INT is attached to.
1615  */
1616 #define INTTYPE(I)      (io_apic_ints[(I)].int_type)
1617 #define INTPIN(I)       (io_apic_ints[(I)].dst_apic_int)
1618 #define INTIRQ(I)       (io_apic_ints[(I)].int_vector)
1619 #define INTAPIC(I)      (ID_TO_IO(io_apic_ints[(I)].dst_apic_id))
1620
1621 #define SRCBUSIRQ(I)    (io_apic_ints[(I)].src_bus_irq)
1622 int
1623 isa_apic_irq(int isa_irq)
1624 {
1625         int     intr;
1626
1627         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1628                 if (INTTYPE(intr) == 0) {               /* standard INT */
1629                         if (SRCBUSIRQ(intr) == isa_irq) {
1630                                 if (apic_int_is_bus_type(intr, ISA) ||
1631                                     apic_int_is_bus_type(intr, EISA)) {
1632                                         if (INTIRQ(intr) == 0xff)
1633                                                 return -1; /* unassigned */
1634                                         return INTIRQ(intr);    /* found */
1635                                 }
1636                         }
1637                 }
1638         }
1639         return -1;                                      /* NOT found */
1640 }
1641
1642
1643 /*
1644  * Determine which APIC pin a PCI INT is attached to.
1645  */
1646 #define SRCBUSID(I)     (io_apic_ints[(I)].src_bus_id)
1647 #define SRCBUSDEVICE(I) ((io_apic_ints[(I)].src_bus_irq >> 2) & 0x1f)
1648 #define SRCBUSLINE(I)   (io_apic_ints[(I)].src_bus_irq & 0x03)
1649 int
1650 pci_apic_irq(int pciBus, int pciDevice, int pciInt)
1651 {
1652         int     intr;
1653
1654         --pciInt;                                       /* zero based */
1655
1656         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1657                 if ((INTTYPE(intr) == 0)                /* standard INT */
1658                     && (SRCBUSID(intr) == pciBus)
1659                     && (SRCBUSDEVICE(intr) == pciDevice)
1660                     && (SRCBUSLINE(intr) == pciInt)) {  /* a candidate IRQ */
1661                         if (apic_int_is_bus_type(intr, PCI)) {
1662                                 if (INTIRQ(intr) == 0xff) {
1663                                         kprintf("IOAPIC: pci_apic_irq() "
1664                                                 "failed\n");
1665                                         return -1;      /* unassigned */
1666                                 }
1667                                 return INTIRQ(intr);    /* exact match */
1668                         }
1669                 }
1670         }
1671
1672         return -1;                                      /* NOT found */
1673 }
1674
1675 int
1676 next_apic_irq(int irq) 
1677 {
1678         int intr, ointr;
1679         int bus, bustype;
1680
1681         bus = 0;
1682         bustype = 0;
1683         for (intr = 0; intr < nintrs; intr++) {
1684                 if (INTIRQ(intr) != irq || INTTYPE(intr) != 0)
1685                         continue;
1686                 bus = SRCBUSID(intr);
1687                 bustype = apic_bus_type(bus);
1688                 if (bustype != ISA &&
1689                     bustype != EISA &&
1690                     bustype != PCI)
1691                         continue;
1692                 break;
1693         }
1694         if (intr >= nintrs) {
1695                 return -1;
1696         }
1697         for (ointr = intr + 1; ointr < nintrs; ointr++) {
1698                 if (INTTYPE(ointr) != 0)
1699                         continue;
1700                 if (bus != SRCBUSID(ointr))
1701                         continue;
1702                 if (bustype == PCI) {
1703                         if (SRCBUSDEVICE(intr) != SRCBUSDEVICE(ointr))
1704                                 continue;
1705                         if (SRCBUSLINE(intr) != SRCBUSLINE(ointr))
1706                                 continue;
1707                 }
1708                 if (bustype == ISA || bustype == EISA) {
1709                         if (SRCBUSIRQ(intr) != SRCBUSIRQ(ointr))
1710                                 continue;
1711                 }
1712                 if (INTPIN(intr) == INTPIN(ointr))
1713                         continue;
1714                 break;
1715         }
1716         if (ointr >= nintrs) {
1717                 return -1;
1718         }
1719         return INTIRQ(ointr);
1720 }
1721 #undef SRCBUSLINE
1722 #undef SRCBUSDEVICE
1723 #undef SRCBUSID
1724 #undef SRCBUSIRQ
1725
1726 #undef INTPIN
1727 #undef INTIRQ
1728 #undef INTAPIC
1729 #undef INTTYPE
1730
1731 #endif
1732
1733 /*
1734  * Reprogram the MB chipset to NOT redirect an ISA INTerrupt.
1735  *
1736  * XXX FIXME:
1737  *  Exactly what this means is unclear at this point.  It is a solution
1738  *  for motherboards that redirect the MBIRQ0 pin.  Generically a motherboard
1739  *  could route any of the ISA INTs to upper (>15) IRQ values.  But most would
1740  *  NOT be redirected via MBIRQ0, thus "undirect()ing" them would NOT be an
1741  *  option.
1742  */
1743 int
1744 undirect_isa_irq(int rirq)
1745 {
1746 #if defined(READY)
1747         if (bootverbose)
1748             kprintf("Freeing redirected ISA irq %d.\n", rirq);
1749         /** FIXME: tickle the MB redirector chip */
1750         return /* XXX */;
1751 #else
1752         if (bootverbose)
1753             kprintf("Freeing (NOT implemented) redirected ISA irq %d.\n", rirq);
1754         return 0;
1755 #endif  /* READY */
1756 }
1757
1758
1759 /*
1760  * Reprogram the MB chipset to NOT redirect a PCI INTerrupt
1761  */
1762 int
1763 undirect_pci_irq(int rirq)
1764 {
1765 #if defined(READY)
1766         if (bootverbose)
1767                 kprintf("Freeing redirected PCI irq %d.\n", rirq);
1768
1769         /** FIXME: tickle the MB redirector chip */
1770         return /* XXX */;
1771 #else
1772         if (bootverbose)
1773                 kprintf("Freeing (NOT implemented) redirected PCI irq %d.\n",
1774                        rirq);
1775         return 0;
1776 #endif  /* READY */
1777 }
1778
1779
1780 /*
1781  * given a bus ID, return:
1782  *  the bus type if found
1783  *  -1 if NOT found
1784  */
1785 int
1786 apic_bus_type(int id)
1787 {
1788         int     x;
1789
1790         for (x = 0; x < mp_nbusses; ++x)
1791                 if (bus_data[x].bus_id == id)
1792                         return bus_data[x].bus_type;
1793
1794         return -1;
1795 }
1796
1797 #ifdef APIC_IO
1798
1799 /*
1800  * given a LOGICAL APIC# and pin#, return:
1801  *  the associated src bus ID if found
1802  *  -1 if NOT found
1803  */
1804 int
1805 apic_src_bus_id(int apic, int pin)
1806 {
1807         int     x;
1808
1809         /* search each of the possible INTerrupt sources */
1810         for (x = 0; x < nintrs; ++x)
1811                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1812                     (pin == io_apic_ints[x].dst_apic_int))
1813                         return (io_apic_ints[x].src_bus_id);
1814
1815         return -1;              /* NOT found */
1816 }
1817
1818 /*
1819  * given a LOGICAL APIC# and pin#, return:
1820  *  the associated src bus IRQ if found
1821  *  -1 if NOT found
1822  */
1823 int
1824 apic_src_bus_irq(int apic, int pin)
1825 {
1826         int     x;
1827
1828         for (x = 0; x < nintrs; x++)
1829                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1830                     (pin == io_apic_ints[x].dst_apic_int))
1831                         return (io_apic_ints[x].src_bus_irq);
1832
1833         return -1;              /* NOT found */
1834 }
1835
1836
1837 /*
1838  * given a LOGICAL APIC# and pin#, return:
1839  *  the associated INTerrupt type if found
1840  *  -1 if NOT found
1841  */
1842 int
1843 apic_int_type(int apic, int pin)
1844 {
1845         int     x;
1846
1847         /* search each of the possible INTerrupt sources */
1848         for (x = 0; x < nintrs; ++x) {
1849                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1850                     (pin == io_apic_ints[x].dst_apic_int))
1851                         return (io_apic_ints[x].int_type);
1852         }
1853         return -1;              /* NOT found */
1854 }
1855
1856 /*
1857  * Return the IRQ associated with an APIC pin
1858  */
1859 int 
1860 apic_irq(int apic, int pin)
1861 {
1862         int x;
1863         int res;
1864
1865         for (x = 0; x < nintrs; ++x) {
1866                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1867                     (pin == io_apic_ints[x].dst_apic_int)) {
1868                         res = io_apic_ints[x].int_vector;
1869                         if (res == 0xff)
1870                                 return -1;
1871                         if (apic != int_to_apicintpin[res].ioapic)
1872                                 panic("apic_irq: inconsistent table %d/%d", apic, int_to_apicintpin[res].ioapic);
1873                         if (pin != int_to_apicintpin[res].int_pin)
1874                                 panic("apic_irq inconsistent table (2)");
1875                         return res;
1876                 }
1877         }
1878         return -1;
1879 }
1880
1881
1882 /*
1883  * given a LOGICAL APIC# and pin#, return:
1884  *  the associated trigger mode if found
1885  *  -1 if NOT found
1886  */
1887 int
1888 apic_trigger(int apic, int pin)
1889 {
1890         int     x;
1891
1892         /* search each of the possible INTerrupt sources */
1893         for (x = 0; x < nintrs; ++x)
1894                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1895                     (pin == io_apic_ints[x].dst_apic_int))
1896                         return ((io_apic_ints[x].int_flags >> 2) & 0x03);
1897
1898         return -1;              /* NOT found */
1899 }
1900
1901
1902 /*
1903  * given a LOGICAL APIC# and pin#, return:
1904  *  the associated 'active' level if found
1905  *  -1 if NOT found
1906  */
1907 int
1908 apic_polarity(int apic, int pin)
1909 {
1910         int     x;
1911
1912         /* search each of the possible INTerrupt sources */
1913         for (x = 0; x < nintrs; ++x)
1914                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1915                     (pin == io_apic_ints[x].dst_apic_int))
1916                         return (io_apic_ints[x].int_flags & 0x03);
1917
1918         return -1;              /* NOT found */
1919 }
1920
1921 #endif
1922
1923 /*
1924  * set data according to MP defaults
1925  * FIXME: probably not complete yet...
1926  */
1927 static void
1928 default_mp_table(int type)
1929 {
1930         int     ap_cpu_id;
1931 #if defined(APIC_IO)
1932         int     io_apic_id;
1933         int     pin;
1934 #endif  /* APIC_IO */
1935
1936 #if 0
1937         kprintf("  MP default config type: %d\n", type);
1938         switch (type) {
1939         case 1:
1940                 kprintf("   bus: ISA, APIC: 82489DX\n");
1941                 break;
1942         case 2:
1943                 kprintf("   bus: EISA, APIC: 82489DX\n");
1944                 break;
1945         case 3:
1946                 kprintf("   bus: EISA, APIC: 82489DX\n");
1947                 break;
1948         case 4:
1949                 kprintf("   bus: MCA, APIC: 82489DX\n");
1950                 break;
1951         case 5:
1952                 kprintf("   bus: ISA+PCI, APIC: Integrated\n");
1953                 break;
1954         case 6:
1955                 kprintf("   bus: EISA+PCI, APIC: Integrated\n");
1956                 break;
1957         case 7:
1958                 kprintf("   bus: MCA+PCI, APIC: Integrated\n");
1959                 break;
1960         default:
1961                 kprintf("   future type\n");
1962                 break;
1963                 /* NOTREACHED */
1964         }
1965 #endif  /* 0 */
1966
1967         boot_cpu_id = (lapic->id & APIC_ID_MASK) >> 24;
1968         ap_cpu_id = (boot_cpu_id == 0) ? 1 : 0;
1969
1970         /* BSP */
1971         CPU_TO_ID(0) = boot_cpu_id;
1972         ID_TO_CPU(boot_cpu_id) = 0;
1973
1974         /* one and only AP */
1975         CPU_TO_ID(1) = ap_cpu_id;
1976         ID_TO_CPU(ap_cpu_id) = 1;
1977
1978 #if defined(APIC_IO)
1979         /* one and only IO APIC */
1980         io_apic_id = (io_apic_read(0, IOAPIC_ID) & APIC_ID_MASK) >> 24;
1981
1982         /*
1983          * sanity check, refer to MP spec section 3.6.6, last paragraph
1984          * necessary as some hardware isn't properly setting up the IO APIC
1985          */
1986 #if defined(REALLY_ANAL_IOAPICID_VALUE)
1987         if (io_apic_id != 2) {
1988 #else
1989         if ((io_apic_id == 0) || (io_apic_id == 1) || (io_apic_id == 15)) {
1990 #endif  /* REALLY_ANAL_IOAPICID_VALUE */
1991                 io_apic_set_id(0, 2);
1992                 io_apic_id = 2;
1993         }
1994         IO_TO_ID(0) = io_apic_id;
1995         ID_TO_IO(io_apic_id) = 0;
1996 #endif  /* APIC_IO */
1997
1998         /* fill out bus entries */
1999         switch (type) {
2000         case 1:
2001         case 2:
2002         case 3:
2003         case 4:
2004         case 5:
2005         case 6:
2006         case 7:
2007                 bus_data[0].bus_id = default_data[type - 1][1];
2008                 bus_data[0].bus_type = default_data[type - 1][2];
2009                 bus_data[1].bus_id = default_data[type - 1][3];
2010                 bus_data[1].bus_type = default_data[type - 1][4];
2011                 break;
2012
2013         /* case 4: case 7:                 MCA NOT supported */
2014         default:                /* illegal/reserved */
2015                 panic("BAD default MP config: %d", type);
2016                 /* NOTREACHED */
2017         }
2018
2019 #if defined(APIC_IO)
2020         /* general cases from MP v1.4, table 5-2 */
2021         for (pin = 0; pin < 16; ++pin) {
2022                 io_apic_ints[pin].int_type = 0;
2023                 io_apic_ints[pin].int_flags = 0x05;     /* edge/active-hi */
2024                 io_apic_ints[pin].src_bus_id = 0;
2025                 io_apic_ints[pin].src_bus_irq = pin;    /* IRQ2 caught below */
2026                 io_apic_ints[pin].dst_apic_id = io_apic_id;
2027                 io_apic_ints[pin].dst_apic_int = pin;   /* 1-to-1 */
2028         }
2029
2030         /* special cases from MP v1.4, table 5-2 */
2031         if (type == 2) {
2032                 io_apic_ints[2].int_type = 0xff;        /* N/C */
2033                 io_apic_ints[13].int_type = 0xff;       /* N/C */
2034 #if !defined(APIC_MIXED_MODE)
2035                 /** FIXME: ??? */
2036                 panic("sorry, can't support type 2 default yet");
2037 #endif  /* APIC_MIXED_MODE */
2038         }
2039         else
2040                 io_apic_ints[2].src_bus_irq = 0;        /* ISA IRQ0 is on APIC INT 2 */
2041
2042         if (type == 7)
2043                 io_apic_ints[0].int_type = 0xff;        /* N/C */
2044         else
2045                 io_apic_ints[0].int_type = 3;   /* vectored 8259 */
2046 #endif  /* APIC_IO */
2047 }
2048
2049 /*
2050  * Map a physical memory address representing I/O into KVA.  The I/O
2051  * block is assumed not to cross a page boundary.
2052  */
2053 void *
2054 permanent_io_mapping(vm_paddr_t pa)
2055 {
2056         KKASSERT(pa < 0x100000000LL);
2057
2058         return pmap_mapdev_uncacheable(pa, PAGE_SIZE);
2059 }
2060
2061 /*
2062  * start each AP in our list
2063  */
2064 static int
2065 start_all_aps(u_int boot_addr)
2066 {
2067         vm_offset_t va = boot_address + KERNBASE;
2068         u_int64_t *pt4, *pt3, *pt2;
2069         int     x, i, pg;
2070         int     shift;
2071         int     smicount;
2072         int     smibest;
2073         int     smilast;
2074         u_char  mpbiosreason;
2075         u_long  mpbioswarmvec;
2076         struct mdglobaldata *gd;
2077         struct privatespace *ps;
2078
2079         POSTCODE(START_ALL_APS_POST);
2080
2081         /* Initialize BSP's local APIC */
2082         apic_initialize(TRUE);
2083         bsp_apic_ready = 1;
2084
2085         /* install the AP 1st level boot code */
2086         pmap_kenter(va, boot_address);
2087         cpu_invlpg((void *)va);         /* JG XXX */
2088         bcopy(mptramp_start, (void *)va, bootMP_size);
2089
2090         /* Locate the page tables, they'll be below the trampoline */
2091         pt4 = (u_int64_t *)(uintptr_t)(mptramp_pagetables + KERNBASE);
2092         pt3 = pt4 + (PAGE_SIZE) / sizeof(u_int64_t);
2093         pt2 = pt3 + (PAGE_SIZE) / sizeof(u_int64_t);
2094
2095         /* Create the initial 1GB replicated page tables */
2096         for (i = 0; i < 512; i++) {
2097                 /* Each slot of the level 4 pages points to the same level 3 page */
2098                 pt4[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + PAGE_SIZE);
2099                 pt4[i] |= PG_V | PG_RW | PG_U;
2100
2101                 /* Each slot of the level 3 pages points to the same level 2 page */
2102                 pt3[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + (2 * PAGE_SIZE));
2103                 pt3[i] |= PG_V | PG_RW | PG_U;
2104
2105                 /* The level 2 page slots are mapped with 2MB pages for 1GB. */
2106                 pt2[i] = i * (2 * 1024 * 1024);
2107                 pt2[i] |= PG_V | PG_RW | PG_PS | PG_U;
2108         }
2109
2110         /* save the current value of the warm-start vector */
2111         mpbioswarmvec = *((u_int32_t *) WARMBOOT_OFF);
2112         outb(CMOS_REG, BIOS_RESET);
2113         mpbiosreason = inb(CMOS_DATA);
2114
2115         /* setup a vector to our boot code */
2116         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2117         *((volatile u_short *) WARMBOOT_SEG) = (boot_address >> 4);
2118         outb(CMOS_REG, BIOS_RESET);
2119         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2120
2121         /*
2122          * If we have a TSC we can figure out the SMI interrupt rate.
2123          * The SMI does not necessarily use a constant rate.  Spend
2124          * up to 250ms trying to figure it out.
2125          */
2126         smibest = 0;
2127         if (cpu_feature & CPUID_TSC) {
2128                 set_apic_timer(275000);
2129                 smilast = read_apic_timer();
2130                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
2131                         smicount = smitest();
2132                         if (smibest == 0 || smilast - smicount < smibest)
2133                                 smibest = smilast - smicount;
2134                         smilast = smicount;
2135                 }
2136                 if (smibest > 250000)
2137                         smibest = 0;
2138                 if (smibest) {
2139                         smibest = smibest * (int64_t)1000000 /
2140                                   get_apic_timer_frequency();
2141                 }
2142         }
2143         if (smibest)
2144                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
2145                         1000000 / smibest, smibest);
2146
2147         /* start each AP */
2148         for (x = 1; x <= mp_naps; ++x) {
2149
2150                 /* This is a bit verbose, it will go away soon.  */
2151
2152                 /* first page of AP's private space */
2153                 pg = x * x86_64_btop(sizeof(struct privatespace));
2154
2155                 /* allocate new private data page(s) */
2156                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map, 
2157                                 MDGLOBALDATA_BASEALLOC_SIZE);
2158
2159                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
2160                 bzero(gd, sizeof(*gd));
2161                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
2162
2163                 /* prime data page for it to use */
2164                 mi_gdinit(&gd->mi, x);
2165                 cpu_gdinit(gd, x);
2166                 gd->gd_CMAP1 = &SMPpt[pg + 0];
2167                 gd->gd_CMAP2 = &SMPpt[pg + 1];
2168                 gd->gd_CMAP3 = &SMPpt[pg + 2];
2169                 gd->gd_PMAP1 = &SMPpt[pg + 3];
2170                 gd->gd_CADDR1 = ps->CPAGE1;
2171                 gd->gd_CADDR2 = ps->CPAGE2;
2172                 gd->gd_CADDR3 = ps->CPAGE3;
2173                 gd->gd_PADDR1 = (pt_entry_t *)ps->PPAGE1;
2174                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
2175                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
2176
2177                 /* setup a vector to our boot code */
2178                 *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2179                 *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
2180                 outb(CMOS_REG, BIOS_RESET);
2181                 outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2182
2183                 /*
2184                  * Setup the AP boot stack
2185                  */
2186                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
2187                 bootAP = x;
2188
2189                 /* attempt to start the Application Processor */
2190                 CHECK_INIT(99); /* setup checkpoints */
2191                 if (!start_ap(gd, boot_addr, smibest)) {
2192                         kprintf("AP #%d (PHY# %d) failed!\n", x, CPU_TO_ID(x));
2193                         CHECK_PRINT("trace");   /* show checkpoints */
2194                         /* better panic as the AP may be running loose */
2195                         kprintf("panic y/n? [y] ");
2196                         if (cngetc() != 'n')
2197                                 panic("bye-bye");
2198                 }
2199                 CHECK_PRINT("trace");           /* show checkpoints */
2200
2201                 /* record its version info */
2202                 cpu_apic_versions[x] = cpu_apic_versions[0];
2203         }
2204
2205         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
2206         ncpus = x;
2207
2208         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
2209         for (shift = 0; (1 << shift) <= ncpus; ++shift)
2210                 ;
2211         --shift;
2212         ncpus2_shift = shift;
2213         ncpus2 = 1 << shift;
2214         ncpus2_mask = ncpus2 - 1;
2215
2216         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
2217         if ((1 << shift) < ncpus)
2218                 ++shift;
2219         ncpus_fit = 1 << shift;
2220         ncpus_fit_mask = ncpus_fit - 1;
2221
2222         /* build our map of 'other' CPUs */
2223         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2224         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
2225         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
2226
2227         /* fill in our (BSP) APIC version */
2228         cpu_apic_versions[0] = lapic->version;
2229
2230         /* restore the warmstart vector */
2231         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
2232         outb(CMOS_REG, BIOS_RESET);
2233         outb(CMOS_DATA, mpbiosreason);
2234
2235         /*
2236          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
2237          * up, clean out the P==V mapping we did earlier.
2238          */
2239         pmap_set_opt();
2240
2241         /* number of APs actually started */
2242         return ncpus - 1;
2243 }
2244
2245
2246 /*
2247  * load the 1st level AP boot code into base memory.
2248  */
2249
2250 /* targets for relocation */
2251 extern void bigJump(void);
2252 extern void bootCodeSeg(void);
2253 extern void bootDataSeg(void);
2254 extern void MPentry(void);
2255 extern u_int MP_GDT;
2256 extern u_int mp_gdtbase;
2257
2258 #if 0
2259
2260 static void
2261 install_ap_tramp(u_int boot_addr)
2262 {
2263         int     x;
2264         int     size = *(int *) ((u_long) & bootMP_size);
2265         u_char *src = (u_char *) ((u_long) bootMP);
2266         u_char *dst = (u_char *) boot_addr + KERNBASE;
2267         u_int   boot_base = (u_int) bootMP;
2268         u_int8_t *dst8;
2269         u_int16_t *dst16;
2270         u_int32_t *dst32;
2271
2272         POSTCODE(INSTALL_AP_TRAMP_POST);
2273
2274         for (x = 0; x < size; ++x)
2275                 *dst++ = *src++;
2276
2277         /*
2278          * modify addresses in code we just moved to basemem. unfortunately we
2279          * need fairly detailed info about mpboot.s for this to work.  changes
2280          * to mpboot.s might require changes here.
2281          */
2282
2283         /* boot code is located in KERNEL space */
2284         dst = (u_char *) boot_addr + KERNBASE;
2285
2286         /* modify the lgdt arg */
2287         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
2288         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
2289
2290         /* modify the ljmp target for MPentry() */
2291         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
2292         *dst32 = ((u_int) MPentry - KERNBASE);
2293
2294         /* modify the target for boot code segment */
2295         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
2296         dst8 = (u_int8_t *) (dst16 + 1);
2297         *dst16 = (u_int) boot_addr & 0xffff;
2298         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2299
2300         /* modify the target for boot data segment */
2301         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
2302         dst8 = (u_int8_t *) (dst16 + 1);
2303         *dst16 = (u_int) boot_addr & 0xffff;
2304         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2305 }
2306
2307 #endif
2308
2309 /*
2310  * This function starts the AP (application processor) identified
2311  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
2312  * to accomplish this.  This is necessary because of the nuances
2313  * of the different hardware we might encounter.  It ain't pretty,
2314  * but it seems to work.
2315  *
2316  * NOTE: eventually an AP gets to ap_init(), which is called just 
2317  * before the AP goes into the LWKT scheduler's idle loop.
2318  */
2319 static int
2320 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
2321 {
2322         int     physical_cpu;
2323         int     vector;
2324         u_long  icr_lo, icr_hi;
2325
2326         POSTCODE(START_AP_POST);
2327
2328         /* get the PHYSICAL APIC ID# */
2329         physical_cpu = CPU_TO_ID(gd->mi.gd_cpuid);
2330
2331         /* calculate the vector */
2332         vector = (boot_addr >> 12) & 0xff;
2333
2334         /* We don't want anything interfering */
2335         cpu_disable_intr();
2336
2337         /* Make sure the target cpu sees everything */
2338         wbinvd();
2339
2340         /*
2341          * Try to detect when a SMI has occurred, wait up to 200ms.
2342          *
2343          * If a SMI occurs during an AP reset but before we issue
2344          * the STARTUP command, the AP may brick.  To work around
2345          * this problem we hold off doing the AP startup until
2346          * after we have detected the SMI.  Hopefully another SMI
2347          * will not occur before we finish the AP startup.
2348          *
2349          * Retries don't seem to help.  SMIs have a window of opportunity
2350          * and if USB->legacy keyboard emulation is enabled in the BIOS
2351          * the interrupt rate can be quite high.
2352          *
2353          * NOTE: Don't worry about the L1 cache load, it might bloat
2354          *       ldelta a little but ndelta will be so huge when the SMI
2355          *       occurs the detection logic will still work fine.
2356          */
2357         if (smibest) {
2358                 set_apic_timer(200000);
2359                 smitest();
2360         }
2361
2362         /*
2363          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
2364          * and running the target CPU. OR this INIT IPI might be latched (P5
2365          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
2366          * ignored.
2367          *
2368          * see apic/apicreg.h for icr bit definitions.
2369          *
2370          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
2371          */
2372
2373         /*
2374          * Setup the address for the target AP.  We can setup
2375          * icr_hi once and then just trigger operations with
2376          * icr_lo.
2377          */
2378         icr_hi = lapic->icr_hi & ~APIC_ID_MASK;
2379         icr_hi |= (physical_cpu << 24);
2380         icr_lo = lapic->icr_lo & 0xfff00000;
2381         lapic->icr_hi = icr_hi;
2382
2383         /*
2384          * Do an INIT IPI: assert RESET
2385          *
2386          * Use edge triggered mode to assert INIT
2387          */
2388         lapic->icr_lo = icr_lo | 0x00004500;
2389         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2390                  /* spin */ ;
2391
2392         /*
2393          * The spec calls for a 10ms delay but we may have to use a
2394          * MUCH lower delay to avoid bricking an AP due to a fast SMI
2395          * interrupt.  We have other loops here too and dividing by 2
2396          * doesn't seem to be enough even after subtracting 350us,
2397          * so we divide by 4.
2398          *
2399          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
2400          * interrupt was detected we use the full 10ms.
2401          */
2402         if (smibest == 0)
2403                 u_sleep(10000);
2404         else if (smibest < 150 * 4 + 350)
2405                 u_sleep(150);
2406         else if ((smibest - 350) / 4 < 10000)
2407                 u_sleep((smibest - 350) / 4);
2408         else
2409                 u_sleep(10000);
2410
2411         /*
2412          * Do an INIT IPI: deassert RESET
2413          *
2414          * Use level triggered mode to deassert.  It is unclear
2415          * why we need to do this.
2416          */
2417         lapic->icr_lo = icr_lo | 0x00008500;
2418         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2419                  /* spin */ ;
2420         u_sleep(150);                           /* wait 150us */
2421
2422         /*
2423          * Next we do a STARTUP IPI: the previous INIT IPI might still be
2424          * latched, (P5 bug) this 1st STARTUP would then terminate
2425          * immediately, and the previously started INIT IPI would continue. OR
2426          * the previous INIT IPI has already run. and this STARTUP IPI will
2427          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
2428          * will run.
2429          */
2430         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2431         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2432                  /* spin */ ;
2433         u_sleep(200);           /* wait ~200uS */
2434
2435         /*
2436          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
2437          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
2438          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
2439          * recognized after hardware RESET or INIT IPI.
2440          */
2441         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2442         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2443                  /* spin */ ;
2444
2445         /* Resume normal operation */
2446         cpu_enable_intr();
2447
2448         /* wait for it to start, see ap_init() */
2449         set_apic_timer(5000000);/* == 5 seconds */
2450         while (read_apic_timer()) {
2451                 if (smp_startup_mask & (1 << gd->mi.gd_cpuid))
2452                         return 1;       /* return SUCCESS */
2453         }
2454
2455         return 0;               /* return FAILURE */
2456 }
2457
2458 static
2459 int
2460 smitest(void)
2461 {
2462         int64_t ltsc;
2463         int64_t ntsc;
2464         int64_t ldelta;
2465         int64_t ndelta;
2466         int count;
2467
2468         ldelta = 0;
2469         ndelta = 0;
2470         while (read_apic_timer()) {
2471                 ltsc = rdtsc();
2472                 for (count = 0; count < 100; ++count)
2473                         ntsc = rdtsc(); /* force loop to occur */
2474                 if (ldelta) {
2475                         ndelta = ntsc - ltsc;
2476                         if (ldelta > ndelta)
2477                                 ldelta = ndelta;
2478                         if (ndelta > ldelta * 2)
2479                                 break;
2480                 } else {
2481                         ldelta = ntsc - ltsc;
2482                 }
2483         }
2484         return(read_apic_timer());
2485 }
2486
2487 /*
2488  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
2489  *
2490  * If for some reason we were unable to start all cpus we cannot safely
2491  * use broadcast IPIs.
2492  */
2493 void
2494 smp_invltlb(void)
2495 {
2496 #ifdef SMP
2497         if (smp_startup_mask == smp_active_mask) {
2498                 all_but_self_ipi(XINVLTLB_OFFSET);
2499         } else {
2500                 selected_apic_ipi(smp_active_mask, XINVLTLB_OFFSET,
2501                         APIC_DELMODE_FIXED);
2502         }
2503 #endif
2504 }
2505
2506 /*
2507  * When called the executing CPU will send an IPI to all other CPUs
2508  *  requesting that they halt execution.
2509  *
2510  * Usually (but not necessarily) called with 'other_cpus' as its arg.
2511  *
2512  *  - Signals all CPUs in map to stop.
2513  *  - Waits for each to stop.
2514  *
2515  * Returns:
2516  *  -1: error
2517  *   0: NA
2518  *   1: ok
2519  *
2520  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
2521  *            from executing at same time.
2522  */
2523 int
2524 stop_cpus(u_int map)
2525 {
2526         map &= smp_active_mask;
2527
2528         /* send the Xcpustop IPI to all CPUs in map */
2529         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
2530         
2531         while ((stopped_cpus & map) != map)
2532                 /* spin */ ;
2533
2534         return 1;
2535 }
2536
2537
2538 /*
2539  * Called by a CPU to restart stopped CPUs. 
2540  *
2541  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
2542  *
2543  *  - Signals all CPUs in map to restart.
2544  *  - Waits for each to restart.
2545  *
2546  * Returns:
2547  *  -1: error
2548  *   0: NA
2549  *   1: ok
2550  */
2551 int
2552 restart_cpus(u_int map)
2553 {
2554         /* signal other cpus to restart */
2555         started_cpus = map & smp_active_mask;
2556
2557         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
2558                 /* spin */ ;
2559
2560         return 1;
2561 }
2562
2563 /*
2564  * This is called once the mpboot code has gotten us properly relocated
2565  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
2566  * and when it returns the scheduler will call the real cpu_idle() main
2567  * loop for the idlethread.  Interrupts are disabled on entry and should
2568  * remain disabled at return.
2569  */
2570 void
2571 ap_init(void)
2572 {
2573         u_int   apic_id;
2574
2575         /*
2576          * Adjust smp_startup_mask to signal the BSP that we have started
2577          * up successfully.  Note that we do not yet hold the BGL.  The BSP
2578          * is waiting for our signal.
2579          *
2580          * We can't set our bit in smp_active_mask yet because we are holding
2581          * interrupts physically disabled and remote cpus could deadlock
2582          * trying to send us an IPI.
2583          */
2584         smp_startup_mask |= 1 << mycpu->gd_cpuid;
2585         cpu_mfence();
2586
2587         /*
2588          * Interlock for finalization.  Wait until mp_finish is non-zero,
2589          * then get the MP lock.
2590          *
2591          * Note: We are in a critical section.
2592          *
2593          * Note: We have to synchronize td_mpcount to our desired MP state
2594          * before calling cpu_try_mplock().
2595          *
2596          * Note: we are the idle thread, we can only spin.
2597          *
2598          * Note: The load fence is memory volatile and prevents the compiler
2599          * from improperly caching mp_finish, and the cpu from improperly
2600          * caching it.
2601          */
2602         while (mp_finish == 0)
2603             cpu_lfence();
2604         ++curthread->td_mpcount;
2605         while (cpu_try_mplock() == 0)
2606             ;
2607
2608         if (cpu_feature & CPUID_TSC) {
2609             /*
2610              * The BSP is constantly updating tsc0_offset, figure out the
2611              * relative difference to synchronize ktrdump.
2612              */
2613             tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
2614         }
2615
2616         /* BSP may have changed PTD while we're waiting for the lock */
2617         cpu_invltlb();
2618
2619 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
2620         lidt(&r_idt);
2621 #endif
2622
2623         /* Build our map of 'other' CPUs. */
2624         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2625
2626         kprintf("SMP: AP CPU #%d Launched!\n", mycpu->gd_cpuid);
2627
2628         /* A quick check from sanity claus */
2629         apic_id = (apic_id_to_logical[(lapic->id & 0x0f000000) >> 24]);
2630         if (mycpu->gd_cpuid != apic_id) {
2631                 kprintf("SMP: cpuid = %d\n", mycpu->gd_cpuid);
2632                 kprintf("SMP: apic_id = %d\n", apic_id);
2633 #if JGXXX
2634                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
2635 #endif
2636                 panic("cpuid mismatch! boom!!");
2637         }
2638
2639         /* Initialize AP's local APIC for irq's */
2640         apic_initialize(FALSE);
2641
2642         /* Set memory range attributes for this CPU to match the BSP */
2643         mem_range_AP_init();
2644
2645         /*
2646          * Once we go active we must process any IPIQ messages that may
2647          * have been queued, because no actual IPI will occur until we
2648          * set our bit in the smp_active_mask.  If we don't the IPI
2649          * message interlock could be left set which would also prevent
2650          * further IPIs.
2651          *
2652          * The idle loop doesn't expect the BGL to be held and while
2653          * lwkt_switch() normally cleans things up this is a special case
2654          * because we returning almost directly into the idle loop.
2655          *
2656          * The idle thread is never placed on the runq, make sure
2657          * nothing we've done put it there.
2658          */
2659         KKASSERT(curthread->td_mpcount == 1);
2660         smp_active_mask |= 1 << mycpu->gd_cpuid;
2661
2662         /*
2663          * Enable interrupts here.  idle_restore will also do it, but
2664          * doing it here lets us clean up any strays that got posted to
2665          * the CPU during the AP boot while we are still in a critical
2666          * section.
2667          */
2668         __asm __volatile("sti; pause; pause"::);
2669         mdcpu->gd_fpending = 0;
2670
2671         initclocks_pcpu();      /* clock interrupts (via IPIs) */
2672         lwkt_process_ipiq();
2673
2674         /*
2675          * Releasing the mp lock lets the BSP finish up the SMP init
2676          */
2677         rel_mplock();
2678         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
2679 }
2680
2681 /*
2682  * Get SMP fully working before we start initializing devices.
2683  */
2684 static
2685 void
2686 ap_finish(void)
2687 {
2688         mp_finish = 1;
2689         if (bootverbose)
2690                 kprintf("Finish MP startup\n");
2691         if (cpu_feature & CPUID_TSC)
2692                 tsc0_offset = rdtsc();
2693         tsc_offsets[0] = 0;
2694         rel_mplock();
2695         while (smp_active_mask != smp_startup_mask) {
2696                 cpu_lfence();
2697                 if (cpu_feature & CPUID_TSC)
2698                         tsc0_offset = rdtsc();
2699         }
2700         while (try_mplock() == 0)
2701                 ;
2702         if (bootverbose)
2703                 kprintf("Active CPU Mask: %08x\n", smp_active_mask);
2704 }
2705
2706 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
2707
2708 void
2709 cpu_send_ipiq(int dcpu)
2710 {
2711         if ((1 << dcpu) & smp_active_mask)
2712                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
2713 }
2714
2715 #if 0   /* single_apic_ipi_passive() not working yet */
2716 /*
2717  * Returns 0 on failure, 1 on success
2718  */
2719 int
2720 cpu_send_ipiq_passive(int dcpu)
2721 {
2722         int r = 0;
2723         if ((1 << dcpu) & smp_active_mask) {
2724                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
2725                                         APIC_DELMODE_FIXED);
2726         }
2727         return(r);
2728 }
2729 #endif
2730