pc32: Split out isa_intr.h and move isa/intr_machdep.h to include/
[dragonfly.git] / sys / platform / pc32 / include / intr_machdep.h
1 /*-
2  * Copyright (c) 1991 The Regents of the University of California.
3  * All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer.
10  * 2. Redistributions in binary form must reproduce the above copyright
11  *    notice, this list of conditions and the following disclaimer in the
12  *    documentation and/or other materials provided with the distribution.
13  * 3. All advertising materials mentioning features or use of this software
14  *    must display the following acknowledgement:
15  *      This product includes software developed by the University of
16  *      California, Berkeley and its contributors.
17  * 4. Neither the name of the University nor the names of its contributors
18  *    may be used to endorse or promote products derived from this software
19  *    without specific prior written permission.
20  *
21  * THIS SOFTWARE IS PROVIDED BY THE REGENTS AND CONTRIBUTORS ``AS IS'' AND
22  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
23  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
24  * ARE DISCLAIMED.  IN NO EVENT SHALL THE REGENTS OR CONTRIBUTORS BE LIABLE
25  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
26  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
27  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
28  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
29  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
30  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
31  * SUCH DAMAGE.
32  *
33  * $FreeBSD: src/sys/i386/isa/intr_machdep.h,v 1.19.2.2 2001/10/14 20:05:50 luigi Exp $
34  * $DragonFly: src/sys/platform/pc32/isa/intr_machdep.h,v 1.25 2006/10/23 21:50:31 dillon Exp $
35  */
36
37 #ifndef _ARCH_ISA_INTR_MACHDEP_H_
38 #define _ARCH_ISA_INTR_MACHDEP_H_
39
40 #ifndef LOCORE
41 #ifndef _SYS_TYPES_H_
42 #include <sys/types.h>
43 #endif
44 #endif
45
46 /*
47  * Low level interrupt code.
48  */ 
49
50 #ifdef _KERNEL
51
52 #define IDT_OFFSET              0x20
53 #define IDT_OFFSET_SYSCALL      0x80
54 #define IDT_OFFSET_IPI          0xe0
55
56 #if defined(SMP)
57
58 /*
59  * Local APIC TPR priority vector levels:
60  *
61  *      0xff (255) +-------------+
62  *                 |             | 15 (IPIs: Xcpustop, Xspuriousint)
63  *      0xf0 (240) +-------------+
64  *                 |             | 14 (IPIs: Xinvltlb, Xipiq, Xtimer)
65  *      0xe0 (224) +-------------+
66  *                 |             | 13
67  *      0xd0 (208) +-------------+
68  *                 |             | 12
69  *      0xc0 (192) +-------------+
70  *                 |             | 11
71  *      0xb0 (176) +-------------+
72  *                 |             | 10
73  *      0xa0 (160) +-------------+
74  *                 |             |  9
75  *      0x90 (144) +-------------+
76  *                 |             |  8 (syscall at 0x80)
77  *      0x80 (128) +-------------+
78  *                 |             |  7
79  *      0x70 (112) +-------------+
80  *                 |             |  6
81  *      0x60 (96)  +-------------+
82  *                 |             |  5
83  *      0x50 (80)  +-------------+
84  *                 |             |  4
85  *      0x40 (64)  +-------------+
86  *                 |             |  3
87  *      0x30 (48)  +-------------+
88  *                 |             |  2 (hardware INTs)
89  *      0x20 (32)  +-------------+
90  *                 |             |  1 (exceptions, traps, etc.)
91  *      0x10 (16)  +-------------+
92  *                 |             |  0 (exceptions, traps, etc.)
93  *      0x00 (0)   +-------------+
94  */
95 #define TPR_STEP                0x10
96
97 /* Local APIC Task Priority Register */
98 #define TPR_IPI                 (IDT_OFFSET_IPI - 1)
99
100
101 /*
102  * IPI group1
103  */
104 #define IDT_OFFSET_IPIG1        IDT_OFFSET_IPI
105
106 /* TLB shootdowns */
107 #define XINVLTLB_OFFSET         (IDT_OFFSET_IPIG1 + 0)
108
109 /* IPI group1 1: unused (was inter-cpu clock handling) */
110 /* IPI group1 2: unused (was inter-cpu rendezvous) */
111
112 /* IPIQ */
113 #define XIPIQ_OFFSET            (IDT_OFFSET_IPIG1 + 3)
114
115 /* Local APIC TIMER */
116 #define XTIMER_OFFSET           (IDT_OFFSET_IPIG1 + 4)
117
118 /* IPI group1 5 ~ 15: unused */
119
120
121 /*
122  * IPI group2
123  */
124 #define IDT_OFFSET_IPIG2        (IDT_OFFSET_IPIG1 + TPR_STEP)
125
126 /* IPI to signal CPUs to stop and wait for another CPU to restart them */
127 #define XCPUSTOP_OFFSET         (IDT_OFFSET_IPIG2 + 0)
128
129 /* IPI group2 1 ~ 14: unused */
130
131 /* NOTE: this vector MUST be xxxx1111 */
132 #define XSPURIOUSINT_OFFSET     (IDT_OFFSET_IPIG2 + 15)
133
134 #endif /* SMP */
135
136 #ifndef LOCORE
137
138 /*
139  * Type of the first (asm) part of an interrupt handler.
140  */
141 typedef void inthand_t(u_int cs, u_int ef, u_int esp, u_int ss);
142
143 #define IDTVEC(name)    __CONCAT(X,name)
144
145 #if defined(SMP)
146 inthand_t
147         Xinvltlb,       /* TLB shootdowns */
148         Xcpuast,        /* Additional software trap on other cpu */ 
149         Xforward_irq,   /* Forward irq to cpu holding ISR lock */
150         Xcpustop,       /* CPU stops & waits for another CPU to restart it */
151         Xspuriousint,   /* handle APIC "spurious INTs" */
152         Xtimer,         /* handle LAPIC timer INT */
153         Xipiq;          /* handle lwkt_send_ipiq() requests */
154 #endif /* SMP */
155
156 #endif /* LOCORE */
157
158 #endif /* _KERNEL */
159
160 #endif /* !_ARCH_ISA_INTR_MACHDEP_H_ */