sys/i386/i386/pmap_inval.c

   1 /*
   2  * Copyright (c) 2003,2004 The DragonFly Project.  All rights reserved.
   3  *
   4  * This code is derived from software contributed to The DragonFly Project
   5  * by Matthew Dillon <dillon@backplane.com>
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions
   9  * are met:
  10  *
  11  * 1. Redistributions of source code must retain the above copyright
  12  *    notice, this list of conditions and the following disclaimer.
  13  * 2. Redistributions in binary form must reproduce the above copyright
  14  *    notice, this list of conditions and the following disclaimer in
  15  *    the documentation and/or other materials provided with the
  16  *    distribution.
  17  * 3. Neither the name of The DragonFly Project nor the names of its
  18  *    contributors may be used to endorse or promote products derived
  19  *    from this software without specific, prior written permission.
  20  *
  21  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS
  24  * FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE
  25  * COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,
  26  * INCIDENTAL, SPECIAL, EXEMPLARY OR CONSEQUENTIAL DAMAGES (INCLUDING,
  27  * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  28  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED
  29  * AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
  30  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT
  31  * OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  32  * SUCH DAMAGE.
  33  *
  34  * $DragonFly: src/sys/i386/i386/Attic/pmap_inval.c,v 1.3 2004/07/16 05:48:29 dillon Exp $
  35  */
  36
  37 /*
  38  * pmap invalidation support code.  Certain hardware requirements must
  39  * be dealt with when manipulating page table entries and page directory
  40  * entries within a pmap.  In particular, we cannot safely manipulate
  41  * page tables which are in active use by another cpu (even if it is
  42  * running in userland) for two reasons: First, TLB writebacks will
  43  * race against our own modifications and tests.  Second, even if we
  44  * were to use bus-locked instruction we can still screw up the
  45  * target cpu's instruction pipeline due to Intel cpu errata.
  46  */
  47
  48 #include <sys/param.h>
  49 #include <sys/systm.h>
  50 #include <sys/kernel.h>
  51 #include <sys/proc.h>
  52 #include <sys/vmmeter.h>
  53 #include <sys/thread2.h>
  54
  55 #include <vm/vm.h>
  56 #include <vm/pmap.h>
  57 #include <vm/vm_object.h>
  58
  59 #include <machine/cputypes.h>
  60 #include <machine/md_var.h>
  61 #include <machine/specialreg.h>
  62 #if defined(SMP) || defined(APIC_IO)
  63 #include <machine/smp.h>
  64 #include <machine/apicreg.h>
  65 #endif /* SMP || APIC_IO */
  66 #include <machine/globaldata.h>
  67 #include <machine/pmap.h>
  68 #include <machine/pmap_inval.h>
  69
  70 #ifdef SMP
  71
  72 static void
  73 _cpu_invltlb(void *dummy)
  74 {
  75     cpu_invltlb();
  76 }
  77
  78 static void
  79 _cpu_invl1pg(void *data)
  80 {
  81     cpu_invlpg(data);
  82 }
  83
  84 #endif
  85
  86 /*
  87  * Initialize for add or flush
  88  */
  89 void
  90 pmap_inval_init(pmap_inval_info_t info)
  91 {
  92     info->pir_flags = 0;
  93 }
  94
  95 /*
  96  * Add a (pmap, va) pair to the invalidation list and protect access
  97  * as appropriate.
  98  */
  99 void
 100 pmap_inval_add(pmap_inval_info_t info, pmap_t pmap, vm_offset_t va)
 101 {
 102 #ifdef SMP
 103     if ((info->pir_flags & PIRF_CPUSYNC) == 0) {
 104         info->pir_flags |= PIRF_CPUSYNC;
 105         info->pir_cpusync.cs_run_func = NULL;
 106         info->pir_cpusync.cs_fin1_func = NULL;
 107         info->pir_cpusync.cs_fin2_func = NULL;
 108         lwkt_cpusync_start(pmap->pm_active, &info->pir_cpusync);
 109     } else if (pmap->pm_active & ~info->pir_cpusync.cs_mask) {
 110         lwkt_cpusync_add(pmap->pm_active, &info->pir_cpusync);
 111     }
 112 #else
 113     if (pmap->pm_active == 0)
 114         return;
 115 #endif
 116     if ((info->pir_flags & (PIRF_INVLTLB|PIRF_INVL1PG)) == 0) {
 117         if (va == (vm_offset_t)-1) {
 118             info->pir_flags |= PIRF_INVLTLB;
 119 #ifdef SMP
 120             info->pir_cpusync.cs_fin2_func = _cpu_invltlb;
 121 #endif
 122         } else {
 123             info->pir_flags |= PIRF_INVL1PG;
 124             info->pir_cpusync.cs_data = (void *)va;
 125 #ifdef SMP
 126             info->pir_cpusync.cs_fin2_func = _cpu_invl1pg;
 127 #endif
 128         }
 129     } else {
 130         info->pir_flags |= PIRF_INVLTLB;
 131 #ifdef SMP
 132         info->pir_cpusync.cs_fin2_func = _cpu_invltlb;
 133 #endif
 134     }
 135 }
 136
 137 /*
 138  * Synchronize changes with target cpus.
 139  */
 140 void
 141 pmap_inval_flush(pmap_inval_info_t info)
 142 {
 143 #ifdef SMP
 144     if (info->pir_flags & PIRF_CPUSYNC)
 145         lwkt_cpusync_finish(&info->pir_cpusync);
 146 #else
 147     if (info->pir_flags & PIRF_INVLTLB)
 148         cpu_invltlb();
 149     else if (info->pir_flags & PIRF_INVL1PG)
 150         cpu_invlpg(info->pir_cpusync.cs_data);
 151 #endif
 152     info->pir_flags = 0;
 153 }
 154