Implement ACPI MADT parsing
[dragonfly.git] / sys / platform / pc64 / x86_64 / mp_machdep.c
1 /*
2  * Copyright (c) 1996, by Steve Passe
3  * All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer.
10  * 2. The name of the developer may NOT be used to endorse or promote products
11  *    derived from this software without specific prior written permission.
12  *
13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
23  * SUCH DAMAGE.
24  *
25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
27  */
28
29 #include "opt_cpu.h"
30
31 #include <sys/param.h>
32 #include <sys/systm.h>
33 #include <sys/kernel.h>
34 #include <sys/sysctl.h>
35 #include <sys/malloc.h>
36 #include <sys/memrange.h>
37 #include <sys/cons.h>   /* cngetc() */
38 #include <sys/machintr.h>
39
40 #include <sys/mplock2.h>
41
42 #include <vm/vm.h>
43 #include <vm/vm_param.h>
44 #include <vm/pmap.h>
45 #include <vm/vm_kern.h>
46 #include <vm/vm_extern.h>
47 #include <sys/lock.h>
48 #include <vm/vm_map.h>
49 #include <sys/user.h>
50 #ifdef GPROF 
51 #include <sys/gmon.h>
52 #endif
53
54 #include <machine/smp.h>
55 #include <machine_base/apic/apicreg.h>
56 #include <machine/atomic.h>
57 #include <machine/cpufunc.h>
58 #include <machine_base/apic/mpapic.h>
59 #include <machine/psl.h>
60 #include <machine/segments.h>
61 #include <machine/tss.h>
62 #include <machine/specialreg.h>
63 #include <machine/globaldata.h>
64
65 #include <machine/md_var.h>             /* setidt() */
66 #include <machine_base/icu/icu.h>               /* IPIs */
67 #include <machine_base/isa/intr_machdep.h>      /* IPIs */
68
69 #define FIXUP_EXTRA_APIC_INTS   8       /* additional entries we may create */
70
71 #define WARMBOOT_TARGET         0
72 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
73 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
74
75 #define BIOS_BASE               (0xf0000)
76 #define BIOS_SIZE               (0x10000)
77 #define BIOS_COUNT              (BIOS_SIZE/4)
78
79 #define CMOS_REG                (0x70)
80 #define CMOS_DATA               (0x71)
81 #define BIOS_RESET              (0x0f)
82 #define BIOS_WARM               (0x0a)
83
84 #define PROCENTRY_FLAG_EN       0x01
85 #define PROCENTRY_FLAG_BP       0x02
86 #define IOAPICENTRY_FLAG_EN     0x01
87
88
89 /* MP Floating Pointer Structure */
90 typedef struct MPFPS {
91         char    signature[4];
92         u_int32_t pap;
93         u_char  length;
94         u_char  spec_rev;
95         u_char  checksum;
96         u_char  mpfb1;
97         u_char  mpfb2;
98         u_char  mpfb3;
99         u_char  mpfb4;
100         u_char  mpfb5;
101 }      *mpfps_t;
102
103 /* MP Configuration Table Header */
104 typedef struct MPCTH {
105         char    signature[4];
106         u_short base_table_length;
107         u_char  spec_rev;
108         u_char  checksum;
109         u_char  oem_id[8];
110         u_char  product_id[12];
111         u_int32_t oem_table_pointer;
112         u_short oem_table_size;
113         u_short entry_count;
114         u_int32_t apic_address;
115         u_short extended_table_length;
116         u_char  extended_table_checksum;
117         u_char  reserved;
118 }      *mpcth_t;
119
120
121 typedef struct PROCENTRY {
122         u_char  type;
123         u_char  apic_id;
124         u_char  apic_version;
125         u_char  cpu_flags;
126         u_int32_t cpu_signature;
127         u_int32_t feature_flags;
128         u_int32_t reserved1;
129         u_int32_t reserved2;
130 }      *proc_entry_ptr;
131
132 typedef struct BUSENTRY {
133         u_char  type;
134         u_char  bus_id;
135         char    bus_type[6];
136 }      *bus_entry_ptr;
137
138 typedef struct IOAPICENTRY {
139         u_char  type;
140         u_char  apic_id;
141         u_char  apic_version;
142         u_char  apic_flags;
143         u_int32_t apic_address;
144 }      *io_apic_entry_ptr;
145
146 typedef struct INTENTRY {
147         u_char  type;
148         u_char  int_type;
149         u_short int_flags;
150         u_char  src_bus_id;
151         u_char  src_bus_irq;
152         u_char  dst_apic_id;
153         u_char  dst_apic_int;
154 }      *int_entry_ptr;
155
156 /* descriptions of MP basetable entries */
157 typedef struct BASETABLE_ENTRY {
158         u_char  type;
159         u_char  length;
160         char    name[16];
161 }       basetable_entry;
162
163 struct mptable_pos {
164         mpfps_t         mp_fps;
165         mpcth_t         mp_cth;
166         vm_size_t       mp_cth_mapsz;   
167 };
168
169 /*
170  * this code MUST be enabled here and in mpboot.s.
171  * it follows the very early stages of AP boot by placing values in CMOS ram.
172  * it NORMALLY will never be needed and thus the primitive method for enabling.
173  *
174  */
175 #if defined(CHECK_POINTS)
176 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
177 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
178
179 #define CHECK_INIT(D);                          \
180         CHECK_WRITE(0x34, (D));                 \
181         CHECK_WRITE(0x35, (D));                 \
182         CHECK_WRITE(0x36, (D));                 \
183         CHECK_WRITE(0x37, (D));                 \
184         CHECK_WRITE(0x38, (D));                 \
185         CHECK_WRITE(0x39, (D));
186
187 #define CHECK_PRINT(S);                         \
188         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
189            (S),                                 \
190            CHECK_READ(0x34),                    \
191            CHECK_READ(0x35),                    \
192            CHECK_READ(0x36),                    \
193            CHECK_READ(0x37),                    \
194            CHECK_READ(0x38),                    \
195            CHECK_READ(0x39));
196
197 #else                           /* CHECK_POINTS */
198
199 #define CHECK_INIT(D)
200 #define CHECK_PRINT(S)
201
202 #endif                          /* CHECK_POINTS */
203
204 /*
205  * Values to send to the POST hardware.
206  */
207 #define MP_BOOTADDRESS_POST     0x10
208 #define MP_PROBE_POST           0x11
209 #define MPTABLE_PASS1_POST      0x12
210
211 #define MP_START_POST           0x13
212 #define MP_ENABLE_POST          0x14
213 #define MPTABLE_PASS2_POST      0x15
214
215 #define START_ALL_APS_POST      0x16
216 #define INSTALL_AP_TRAMP_POST   0x17
217 #define START_AP_POST           0x18
218
219 #define MP_ANNOUNCE_POST        0x19
220
221 static int need_hyperthreading_fixup;
222 static u_int logical_cpus;
223 u_int   logical_cpus_mask;
224
225 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
226 int     current_postcode;
227
228 /** XXX FIXME: what system files declare these??? */
229 extern struct region_descriptor r_gdt, r_idt;
230
231 int     bsp_apic_ready = 0;     /* flags useability of BSP apic */
232 int     mp_naps;                /* # of Applications processors */
233 int     mp_nbusses;             /* # of busses */
234 #ifdef APIC_IO
235 int     mp_napics;              /* # of IO APICs */
236 #endif
237 vm_offset_t cpu_apic_address;
238 #ifdef APIC_IO
239 vm_offset_t io_apic_address[NAPICID];   /* NAPICID is more than enough */
240 u_int32_t *io_apic_versions;
241 #endif
242 extern  int nkpt;
243
244 u_int32_t cpu_apic_versions[MAXCPU];
245 int64_t tsc0_offset;
246 extern int64_t tsc_offsets[];
247
248 extern u_long ebda_addr;
249
250 #ifdef APIC_IO
251 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
252 #endif
253
254 /*
255  * APIC ID logical/physical mapping structures.
256  * We oversize these to simplify boot-time config.
257  */
258 int     cpu_num_to_apic_id[NAPICID];
259 #ifdef APIC_IO
260 int     io_num_to_apic_id[NAPICID];
261 #endif
262 int     apic_id_to_logical[NAPICID];
263
264 /* AP uses this during bootstrap.  Do not staticize.  */
265 char *bootSTK;
266 static int bootAP;
267
268 /*
269  * SMP page table page.  Setup by locore to point to a page table
270  * page from which we allocate per-cpu privatespace areas io_apics,
271  * and so forth.
272  */
273
274 #define IO_MAPPING_START_INDEX  \
275                 (SMP_MAXCPU * sizeof(struct privatespace) / PAGE_SIZE)
276
277 extern pt_entry_t *SMPpt;
278
279 struct pcb stoppcbs[MAXCPU];
280
281 extern inthand_t IDTVEC(fast_syscall), IDTVEC(fast_syscall32);
282
283 /*
284  * Local data and functions.
285  */
286
287 static u_int    boot_address;
288 static u_int    base_memory;
289 static int      mp_finish;
290
291 static void     mp_enable(u_int boot_addr);
292
293 static int      mptable_probe(void);
294 static long     mptable_search_sig(u_int32_t target, int count);
295 static void     mptable_hyperthread_fixup(u_int id_mask);
296 static void     mptable_pass1(struct mptable_pos *);
297 static int      mptable_pass2(struct mptable_pos *);
298 static void     mptable_default(int type);
299 static void     mptable_fix(void);
300 static void     mptable_map(struct mptable_pos *, vm_paddr_t);
301 static void     mptable_unmap(struct mptable_pos *);
302
303 #ifdef APIC_IO
304 static void     setup_apic_irq_mapping(void);
305 static int      apic_int_is_bus_type(int intr, int bus_type);
306 #endif
307 static int      start_all_aps(u_int boot_addr);
308 #if 0
309 static void     install_ap_tramp(u_int boot_addr);
310 #endif
311 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
312 static int      smitest(void);
313
314 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
315 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
316 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
317 static u_int    bootMP_size;
318
319 /*
320  * Calculate usable address in base memory for AP trampoline code.
321  */
322 u_int
323 mp_bootaddress(u_int basemem)
324 {
325         POSTCODE(MP_BOOTADDRESS_POST);
326
327         base_memory = basemem;
328
329         bootMP_size = mptramp_end - mptramp_start;
330         boot_address = trunc_page(basemem * 1024); /* round down to 4k boundary */
331         if (((basemem * 1024) - boot_address) < bootMP_size)
332                 boot_address -= PAGE_SIZE;      /* not enough, lower by 4k */
333         /* 3 levels of page table pages */
334         mptramp_pagetables = boot_address - (PAGE_SIZE * 3);
335
336         return mptramp_pagetables;
337 }
338
339
340 /*
341  * Look for an Intel MP spec table (ie, SMP capable hardware).
342  */
343 static int
344 mptable_probe(void)
345 {
346         long    x;
347         u_int32_t target;
348  
349         /*
350          * Make sure our SMPpt[] page table is big enough to hold all the
351          * mappings we need.
352          */
353         KKASSERT(IO_MAPPING_START_INDEX < NPTEPG - 2);
354
355         POSTCODE(MP_PROBE_POST);
356
357         /* see if EBDA exists */
358         if (ebda_addr != 0) {
359                 /* search first 1K of EBDA */
360                 target = (u_int32_t)ebda_addr;
361                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
362                         return x;
363         } else {
364                 /* last 1K of base memory, effective 'top of base' passed in */
365                 target = (u_int32_t)(base_memory - 0x400);
366                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
367                         return x;
368         }
369
370         /* search the BIOS */
371         target = (u_int32_t)BIOS_BASE;
372         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
373                 return x;
374
375         /* nothing found */
376         return 0;
377 }
378
379
380 /*
381  * Startup the SMP processors.
382  */
383 void
384 mp_start(void)
385 {
386         POSTCODE(MP_START_POST);
387         mp_enable(boot_address);
388 }
389
390
391 /*
392  * Print various information about the SMP system hardware and setup.
393  */
394 void
395 mp_announce(void)
396 {
397         int     x;
398
399         POSTCODE(MP_ANNOUNCE_POST);
400
401         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
402         kprintf(" cpu0 (BSP): apic id: %2d", CPU_TO_ID(0));
403         kprintf(", version: 0x%08x", cpu_apic_versions[0]);
404         kprintf(", at 0x%08jx\n", (intmax_t)cpu_apic_address);
405         for (x = 1; x <= mp_naps; ++x) {
406                 kprintf(" cpu%d (AP):  apic id: %2d", x, CPU_TO_ID(x));
407                 kprintf(", version: 0x%08x", cpu_apic_versions[x]);
408                 kprintf(", at 0x%08jx\n", (intmax_t)cpu_apic_address);
409         }
410
411 #if defined(APIC_IO)
412         for (x = 0; x < mp_napics; ++x) {
413                 kprintf(" io%d (APIC): apic id: %2d", x, IO_TO_ID(x));
414                 kprintf(", version: 0x%08x", io_apic_versions[x]);
415                 kprintf(", at 0x%08lx\n", io_apic_address[x]);
416         }
417 #else
418         kprintf(" Warning: APIC I/O disabled\n");
419 #endif  /* APIC_IO */
420 }
421
422 /*
423  * AP cpu's call this to sync up protected mode.
424  *
425  * WARNING! %gs is not set up on entry.  This routine sets up %gs.
426  */
427 void
428 init_secondary(void)
429 {
430         int     gsel_tss;
431         int     x, myid = bootAP;
432         u_int64_t msr, cr0;
433         struct mdglobaldata *md;
434         struct privatespace *ps;
435
436         ps = &CPU_prvspace[myid];
437
438         gdt_segs[GPROC0_SEL].ssd_base =
439                 (long) &ps->mdglobaldata.gd_common_tss;
440         ps->mdglobaldata.mi.gd_prvspace = ps;
441
442         /* We fill the 32-bit segment descriptors */
443         for (x = 0; x < NGDT; x++) {
444                 if (x != GPROC0_SEL && x != (GPROC0_SEL + 1))
445                         ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x]);
446         }
447         /* And now a 64-bit one */
448         ssdtosyssd(&gdt_segs[GPROC0_SEL],
449             (struct system_segment_descriptor *)&gdt[myid * NGDT + GPROC0_SEL]);
450
451         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
452         r_gdt.rd_base = (long) &gdt[myid * NGDT];
453         lgdt(&r_gdt);                   /* does magic intra-segment return */
454
455         /* lgdt() destroys the GSBASE value, so we load GSBASE after lgdt() */
456         wrmsr(MSR_FSBASE, 0);           /* User value */
457         wrmsr(MSR_GSBASE, (u_int64_t)ps);
458         wrmsr(MSR_KGSBASE, 0);          /* XXX User value while we're in the kernel */
459
460         lidt(&r_idt);
461
462 #if 0
463         lldt(_default_ldt);
464         mdcpu->gd_currentldt = _default_ldt;
465 #endif
466
467         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
468         gdt[myid * NGDT + GPROC0_SEL].sd_type = SDT_SYSTSS;
469
470         md = mdcpu;     /* loaded through %gs:0 (mdglobaldata.mi.gd_prvspace)*/
471
472         md->gd_common_tss.tss_rsp0 = 0; /* not used until after switch */
473 #if 0 /* JG XXX */
474         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
475 #endif
476         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL];
477         md->gd_common_tssd = *md->gd_tss_gdt;
478 #if 0 /* JG XXX */
479         md->gd_common_tss.tss_ist1 = (long)&doublefault_stack[PAGE_SIZE];
480 #endif
481         ltr(gsel_tss);
482
483         /*
484          * Set to a known state:
485          * Set by mpboot.s: CR0_PG, CR0_PE
486          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
487          */
488         cr0 = rcr0();
489         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
490         load_cr0(cr0);
491
492         /* Set up the fast syscall stuff */
493         msr = rdmsr(MSR_EFER) | EFER_SCE;
494         wrmsr(MSR_EFER, msr);
495         wrmsr(MSR_LSTAR, (u_int64_t)IDTVEC(fast_syscall));
496         wrmsr(MSR_CSTAR, (u_int64_t)IDTVEC(fast_syscall32));
497         msr = ((u_int64_t)GSEL(GCODE_SEL, SEL_KPL) << 32) |
498               ((u_int64_t)GSEL(GUCODE32_SEL, SEL_UPL) << 48);
499         wrmsr(MSR_STAR, msr);
500         wrmsr(MSR_SF_MASK, PSL_NT|PSL_T|PSL_I|PSL_C|PSL_D);
501
502         pmap_set_opt();         /* PSE/4MB pages, etc */
503 #if JGXXX
504         /* Initialize the PAT MSR. */
505         pmap_init_pat();
506 #endif
507
508         /* set up CPU registers and state */
509         cpu_setregs();
510
511         /* set up SSE/NX registers */
512         initializecpu();
513
514         /* set up FPU state on the AP */
515         npxinit(__INITIAL_NPXCW__);
516
517         /* disable the APIC, just to be SURE */
518         lapic->svr &= ~APIC_SVR_ENABLE;
519
520         /* data returned to BSP */
521         cpu_apic_versions[0] = lapic->version;
522 }
523
524 /*******************************************************************
525  * local functions and data
526  */
527
528 /*
529  * start the SMP system
530  */
531 static void
532 mp_enable(u_int boot_addr)
533 {
534         int     x;
535 #if defined(APIC_IO)
536         int     apic;
537         u_int   ux;
538 #endif  /* APIC_IO */
539         vm_paddr_t mpfps_paddr;
540         struct mptable_pos mpt;
541
542         POSTCODE(MP_ENABLE_POST);
543
544 #if 0
545         madt_probe();
546 #endif
547
548         mpfps_paddr = mptable_probe();
549         if (mpfps_paddr == 0)
550                 panic("mp_enable: mptable_probe failed\n");
551
552         mptable_map(&mpt, mpfps_paddr);
553
554         /*
555          * We can safely map physical memory into SMPpt after
556          * mptable_pass1() completes.
557          */
558         mptable_pass1(&mpt);
559
560         if (cpu_apic_address == 0)
561                 panic("mp_enable: no local apic!\n");
562
563         /* examine the MP table for needed info, uses physical addresses */
564         x = mptable_pass2(&mpt);
565
566         mptable_unmap(&mpt);
567
568         /* can't process default configs till the CPU APIC is pmapped */
569         if (x)
570                 mptable_default(x);
571
572         /* post scan cleanup */
573         mptable_fix();
574
575 #if defined(APIC_IO)
576
577         setup_apic_irq_mapping();
578
579         /* fill the LOGICAL io_apic_versions table */
580         for (apic = 0; apic < mp_napics; ++apic) {
581                 ux = io_apic_read(apic, IOAPIC_VER);
582                 io_apic_versions[apic] = ux;
583                 io_apic_set_id(apic, IO_TO_ID(apic));
584         }
585
586         /* program each IO APIC in the system */
587         for (apic = 0; apic < mp_napics; ++apic)
588                 if (io_apic_setup(apic) < 0)
589                         panic("IO APIC setup failure");
590
591 #endif  /* APIC_IO */
592
593         /*
594          * These are required for SMP operation
595          */
596
597         /* install a 'Spurious INTerrupt' vector */
598         setidt(XSPURIOUSINT_OFFSET, Xspuriousint,
599                SDT_SYSIGT, SEL_KPL, 0);
600
601         /* install an inter-CPU IPI for TLB invalidation */
602         setidt(XINVLTLB_OFFSET, Xinvltlb,
603                SDT_SYSIGT, SEL_KPL, 0);
604
605         /* install an inter-CPU IPI for IPIQ messaging */
606         setidt(XIPIQ_OFFSET, Xipiq,
607                SDT_SYSIGT, SEL_KPL, 0);
608
609         /* install a timer vector */
610         setidt(XTIMER_OFFSET, Xtimer,
611                SDT_SYSIGT, SEL_KPL, 0);
612         
613         /* install an inter-CPU IPI for CPU stop/restart */
614         setidt(XCPUSTOP_OFFSET, Xcpustop,
615                SDT_SYSIGT, SEL_KPL, 0);
616
617         /* start each Application Processor */
618         start_all_aps(boot_addr);
619 }
620
621
622 /*
623  * look for the MP spec signature
624  */
625
626 /* string defined by the Intel MP Spec as identifying the MP table */
627 #define MP_SIG          0x5f504d5f      /* _MP_ */
628 #define NEXT(X)         ((X) += 4)
629 static long
630 mptable_search_sig(u_int32_t target, int count)
631 {
632         vm_size_t map_size;
633         u_int32_t *addr;
634         int x, ret;
635
636         KKASSERT(target != 0);
637
638         map_size = count * sizeof(u_int32_t);
639         addr = pmap_mapdev((vm_paddr_t)target, map_size);
640
641         ret = 0;
642         for (x = 0; x < count; NEXT(x)) {
643                 if (addr[x] == MP_SIG) {
644                         /* make array index a byte index */
645                         ret = target + (x * sizeof(u_int32_t));
646                         break;
647                 }
648         }
649
650         pmap_unmapdev((vm_offset_t)addr, map_size);
651         return ret;
652 }
653
654
655 static basetable_entry basetable_entry_types[] =
656 {
657         {0, 20, "Processor"},
658         {1, 8, "Bus"},
659         {2, 8, "I/O APIC"},
660         {3, 8, "I/O INT"},
661         {4, 8, "Local INT"}
662 };
663
664 typedef struct BUSDATA {
665         u_char  bus_id;
666         enum busTypes bus_type;
667 }       bus_datum;
668
669 typedef struct INTDATA {
670         u_char  int_type;
671         u_short int_flags;
672         u_char  src_bus_id;
673         u_char  src_bus_irq;
674         u_char  dst_apic_id;
675         u_char  dst_apic_int;
676         u_char  int_vector;
677 }       io_int, local_int;
678
679 typedef struct BUSTYPENAME {
680         u_char  type;
681         char    name[7];
682 }       bus_type_name;
683
684 static bus_type_name bus_type_table[] =
685 {
686         {CBUS, "CBUS"},
687         {CBUSII, "CBUSII"},
688         {EISA, "EISA"},
689         {MCA, "MCA"},
690         {UNKNOWN_BUSTYPE, "---"},
691         {ISA, "ISA"},
692         {MCA, "MCA"},
693         {UNKNOWN_BUSTYPE, "---"},
694         {UNKNOWN_BUSTYPE, "---"},
695         {UNKNOWN_BUSTYPE, "---"},
696         {UNKNOWN_BUSTYPE, "---"},
697         {UNKNOWN_BUSTYPE, "---"},
698         {PCI, "PCI"},
699         {UNKNOWN_BUSTYPE, "---"},
700         {UNKNOWN_BUSTYPE, "---"},
701         {UNKNOWN_BUSTYPE, "---"},
702         {UNKNOWN_BUSTYPE, "---"},
703         {XPRESS, "XPRESS"},
704         {UNKNOWN_BUSTYPE, "---"}
705 };
706 /* from MP spec v1.4, table 5-1 */
707 static int default_data[7][5] =
708 {
709 /*   nbus, id0, type0, id1, type1 */
710         {1, 0, ISA, 255, 255},
711         {1, 0, EISA, 255, 255},
712         {1, 0, EISA, 255, 255},
713         {1, 0, MCA, 255, 255},
714         {2, 0, ISA, 1, PCI},
715         {2, 0, EISA, 1, PCI},
716         {2, 0, MCA, 1, PCI}
717 };
718
719
720 /* the bus data */
721 static bus_datum *bus_data;
722
723 #ifdef APIC_IO
724 /* the IO INT data, one entry per possible APIC INTerrupt */
725 static io_int  *io_apic_ints;
726 static int nintrs;
727 #endif
728
729 static int processor_entry      (proc_entry_ptr entry, int cpu);
730 static int bus_entry            (bus_entry_ptr entry, int bus);
731 #ifdef APIC_IO
732 static int io_apic_entry        (io_apic_entry_ptr entry, int apic);
733 static int int_entry            (int_entry_ptr entry, int intr);
734 #endif
735 static int lookup_bus_type      (char *name);
736
737
738 /*
739  * 1st pass on motherboard's Intel MP specification table.
740  *
741  * determines:
742  *      cpu_apic_address (common to all CPUs)
743  *      io_apic_address[N]
744  *      mp_naps
745  *      mp_nbusses
746  *      mp_napics
747  *      nintrs
748  *      need_hyperthreading_fixup
749  *      logical_cpus
750  */
751 static void
752 mptable_pass1(struct mptable_pos *mpt)
753 {
754 #ifdef APIC_IO
755         int     x;
756 #endif
757         mpfps_t fps;
758         mpcth_t cth;
759         int     totalSize;
760         void*   position;
761         int     count;
762         int     type;
763         u_int   id_mask;
764
765         POSTCODE(MPTABLE_PASS1_POST);
766
767         fps = mpt->mp_fps;
768         KKASSERT(fps != NULL);
769
770 #ifdef APIC_IO
771         /* clear various tables */
772         for (x = 0; x < NAPICID; ++x) {
773                 io_apic_address[x] = ~0;        /* IO APIC address table */
774         }
775 #endif
776
777         /* init everything to empty */
778         mp_naps = 0;
779         mp_nbusses = 0;
780 #ifdef APIC_IO
781         mp_napics = 0;
782         nintrs = 0;
783 #endif
784         id_mask = 0;
785
786         /* check for use of 'default' configuration */
787         if (fps->mpfb1 != 0) {
788                 /* use default addresses */
789                 cpu_apic_address = DEFAULT_APIC_BASE;
790 #ifdef APIC_IO
791                 io_apic_address[0] = DEFAULT_IO_APIC_BASE;
792 #endif
793
794                 /* fill in with defaults */
795                 mp_naps = 2;            /* includes BSP */
796                 mp_nbusses = default_data[fps->mpfb1 - 1][0];
797 #if defined(APIC_IO)
798                 mp_napics = 1;
799                 nintrs = 16;
800 #endif  /* APIC_IO */
801         }
802         else {
803                 cth = mpt->mp_cth;
804                 if (cth == NULL)
805                         panic("MP Configuration Table Header MISSING!");
806
807                 cpu_apic_address = (vm_offset_t) cth->apic_address;
808
809                 /* walk the table, recording info of interest */
810                 totalSize = cth->base_table_length - sizeof(struct MPCTH);
811                 position = (u_char *) cth + sizeof(struct MPCTH);
812                 count = cth->entry_count;
813
814                 while (count--) {
815                         switch (type = *(u_char *) position) {
816                         case 0: /* processor_entry */
817                                 if (((proc_entry_ptr)position)->cpu_flags
818                                     & PROCENTRY_FLAG_EN) {
819                                         ++mp_naps;
820                                         id_mask |= 1 <<
821                                             ((proc_entry_ptr)position)->apic_id;
822                                 }
823                                 break;
824                         case 1: /* bus_entry */
825                                 ++mp_nbusses;
826                                 break;
827                         case 2: /* io_apic_entry */
828 #ifdef APIC_IO
829                                 if (((io_apic_entry_ptr)position)->apic_flags
830                                         & IOAPICENTRY_FLAG_EN)
831                                         io_apic_address[mp_napics++] =
832                                             (vm_offset_t)((io_apic_entry_ptr)
833                                                 position)->apic_address;
834 #endif
835                                 break;
836                         case 3: /* int_entry */
837 #ifdef APIC_IO
838                                 ++nintrs;
839 #endif
840                                 break;
841                         case 4: /* int_entry */
842                                 break;
843                         default:
844                                 panic("mpfps Base Table HOSED!");
845                                 /* NOTREACHED */
846                         }
847
848                         totalSize -= basetable_entry_types[type].length;
849                         position = (uint8_t *)position +
850                             basetable_entry_types[type].length;
851                 }
852         }
853
854         /* qualify the numbers */
855         if (mp_naps > MAXCPU) {
856                 kprintf("Warning: only using %d of %d available CPUs!\n",
857                         MAXCPU, mp_naps);
858                 mp_naps = MAXCPU;
859         }
860
861         /* See if we need to fixup HT logical CPUs. */
862         mptable_hyperthread_fixup(id_mask);
863
864         --mp_naps;      /* subtract the BSP */
865 }
866
867
868 /*
869  * 2nd pass on motherboard's Intel MP specification table.
870  *
871  * sets:
872  *      logical_cpus_mask
873  *      ID_TO_IO(N), phy APIC ID to log CPU/IO table
874  *      CPU_TO_ID(N), logical CPU to APIC ID table
875  *      IO_TO_ID(N), logical IO to APIC ID table
876  *      bus_data[N]
877  *      io_apic_ints[N]
878  */
879 static int
880 mptable_pass2(struct mptable_pos *mpt)
881 {
882         struct PROCENTRY proc;
883         int     x;
884         mpfps_t fps;
885         mpcth_t cth;
886         int     totalSize;
887         void*   position;
888         int     count;
889         int     type;
890         int     apic, bus, cpu, intr;
891         int     i;
892
893         POSTCODE(MPTABLE_PASS2_POST);
894
895         fps = mpt->mp_fps;
896         KKASSERT(fps != NULL);
897
898         /* Initialize fake proc entry for use with HT fixup. */
899         bzero(&proc, sizeof(proc));
900         proc.type = 0;
901         proc.cpu_flags = PROCENTRY_FLAG_EN;
902
903 #ifdef APIC_IO
904         MALLOC(io_apic_versions, u_int32_t *, sizeof(u_int32_t) * mp_napics,
905             M_DEVBUF, M_WAITOK);
906         MALLOC(ioapic, volatile ioapic_t **, sizeof(ioapic_t *) * mp_napics,
907             M_DEVBUF, M_WAITOK | M_ZERO);
908         MALLOC(io_apic_ints, io_int *, sizeof(io_int) * (nintrs + FIXUP_EXTRA_APIC_INTS),
909             M_DEVBUF, M_WAITOK);
910 #endif
911         MALLOC(bus_data, bus_datum *, sizeof(bus_datum) * mp_nbusses,
912             M_DEVBUF, M_WAITOK);
913
914 #ifdef APIC_IO
915         for (i = 0; i < mp_napics; i++) {
916                 ioapic[i] = permanent_io_mapping(io_apic_address[i]);
917         }
918 #endif
919
920         /* clear various tables */
921         for (x = 0; x < NAPICID; ++x) {
922                 CPU_TO_ID(x) = -1;      /* logical CPU to APIC ID table */
923 #ifdef APIC_IO
924                 ID_TO_IO(x) = -1;       /* phy APIC ID to log CPU/IO table */
925                 IO_TO_ID(x) = -1;       /* logical IO to APIC ID table */
926 #endif
927         }
928
929         /* clear bus data table */
930         for (x = 0; x < mp_nbusses; ++x)
931                 bus_data[x].bus_id = 0xff;
932
933 #ifdef APIC_IO
934         /* clear IO APIC INT table */
935         for (x = 0; x < (nintrs + 1); ++x) {
936                 io_apic_ints[x].int_type = 0xff;
937                 io_apic_ints[x].int_vector = 0xff;
938         }
939 #endif
940
941         /* record whether PIC or virtual-wire mode */
942         machintr_setvar_simple(MACHINTR_VAR_IMCR_PRESENT, fps->mpfb2 & 0x80);
943
944         /* check for use of 'default' configuration */
945         if (fps->mpfb1 != 0)
946                 return fps->mpfb1;      /* return default configuration type */
947
948         cth = mpt->mp_cth;
949         if (cth == NULL)
950                 panic("MP Configuration Table Header MISSING!");
951
952         /* walk the table, recording info of interest */
953         totalSize = cth->base_table_length - sizeof(struct MPCTH);
954         position = (u_char *) cth + sizeof(struct MPCTH);
955         count = cth->entry_count;
956         apic = bus = intr = 0;
957         cpu = 1;                                /* pre-count the BSP */
958
959         while (count--) {
960                 switch (type = *(u_char *) position) {
961                 case 0:
962                         if (processor_entry(position, cpu))
963                                 ++cpu;
964
965                         if (need_hyperthreading_fixup) {
966                                 /*
967                                  * Create fake mptable processor entries
968                                  * and feed them to processor_entry() to
969                                  * enumerate the logical CPUs.
970                                  */
971                                 proc.apic_id = ((proc_entry_ptr)position)->apic_id;
972                                 for (i = 1; i < logical_cpus; i++) {
973                                         proc.apic_id++;
974                                         processor_entry(&proc, cpu);
975                                         logical_cpus_mask |= (1 << cpu);
976                                         cpu++;
977                                 }
978                         }
979                         break;
980                 case 1:
981                         if (bus_entry(position, bus))
982                                 ++bus;
983                         break;
984                 case 2:
985 #ifdef APIC_IO
986                         if (io_apic_entry(position, apic))
987                                 ++apic;
988 #endif
989                         break;
990                 case 3:
991 #ifdef APIC_IO
992                         if (int_entry(position, intr))
993                                 ++intr;
994 #endif
995                         break;
996                 case 4:
997                         /* int_entry(position); */
998                         break;
999                 default:
1000                         panic("mpfps Base Table HOSED!");
1001                         /* NOTREACHED */
1002                 }
1003
1004                 totalSize -= basetable_entry_types[type].length;
1005                 position = (uint8_t *)position + basetable_entry_types[type].length;
1006         }
1007
1008         if (CPU_TO_ID(0) < 0)
1009                 panic("NO BSP found!");
1010
1011         /* report fact that its NOT a default configuration */
1012         return 0;
1013 }
1014
1015
1016 /*
1017  * Check if we should perform a hyperthreading "fix-up" to
1018  * enumerate any logical CPU's that aren't already listed
1019  * in the table.
1020  *
1021  * XXX: We assume that all of the physical CPUs in the
1022  * system have the same number of logical CPUs.
1023  *
1024  * XXX: We assume that APIC ID's are allocated such that
1025  * the APIC ID's for a physical processor are aligned
1026  * with the number of logical CPU's in the processor.
1027  */
1028 static void
1029 mptable_hyperthread_fixup(u_int id_mask)
1030 {
1031         u_int i, id;
1032
1033         /* Nothing to do if there is no HTT support. */
1034         if ((cpu_feature & CPUID_HTT) == 0)
1035                 return;
1036         logical_cpus = (cpu_procinfo & CPUID_HTT_CORES) >> 16;
1037         if (logical_cpus <= 1)
1038                 return;
1039
1040         /*
1041          * For each APIC ID of a CPU that is set in the mask,
1042          * scan the other candidate APIC ID's for this
1043          * physical processor.  If any of those ID's are
1044          * already in the table, then kill the fixup.
1045          */
1046         for (id = 0; id <= MAXCPU; id++) {
1047                 if ((id_mask & 1 << id) == 0)
1048                         continue;
1049                 /* First, make sure we are on a logical_cpus boundary. */
1050                 if (id % logical_cpus != 0)
1051                         return;
1052                 for (i = id + 1; i < id + logical_cpus; i++)
1053                         if ((id_mask & 1 << i) != 0)
1054                                 return;
1055         }
1056
1057         /*
1058          * Ok, the ID's checked out, so enable the fixup.  We have to fixup
1059          * mp_naps right now.
1060          */
1061         need_hyperthreading_fixup = 1;
1062         mp_naps *= logical_cpus;
1063 }
1064
1065 static void
1066 mptable_map(struct mptable_pos *mpt, vm_paddr_t mpfps_paddr)
1067 {
1068         mpfps_t fps = NULL;
1069         mpcth_t cth = NULL;
1070         vm_size_t cth_mapsz = 0;
1071
1072         fps = pmap_mapdev(mpfps_paddr, sizeof(*fps));
1073         if (fps->pap != 0) {
1074                 /*
1075                  * Map configuration table header to get
1076                  * the base table size
1077                  */
1078                 cth = pmap_mapdev(fps->pap, sizeof(*cth));
1079                 cth_mapsz = cth->base_table_length;
1080                 pmap_unmapdev((vm_offset_t)cth, sizeof(*cth));
1081
1082                 /*
1083                  * Map the base table
1084                  */
1085                 cth = pmap_mapdev(fps->pap, cth_mapsz);
1086         }
1087
1088         mpt->mp_fps = fps;
1089         mpt->mp_cth = cth;
1090         mpt->mp_cth_mapsz = cth_mapsz;
1091 }
1092
1093 static void
1094 mptable_unmap(struct mptable_pos *mpt)
1095 {
1096         if (mpt->mp_cth != NULL) {
1097                 pmap_unmapdev((vm_offset_t)mpt->mp_cth, mpt->mp_cth_mapsz);
1098                 mpt->mp_cth = NULL;
1099                 mpt->mp_cth_mapsz = 0;
1100         }
1101         if (mpt->mp_fps != NULL) {
1102                 pmap_unmapdev((vm_offset_t)mpt->mp_fps, sizeof(*mpt->mp_fps));
1103                 mpt->mp_fps = NULL;
1104         }
1105 }
1106
1107 #ifdef APIC_IO
1108
1109 void
1110 assign_apic_irq(int apic, int intpin, int irq)
1111 {
1112         int x;
1113         
1114         if (int_to_apicintpin[irq].ioapic != -1)
1115                 panic("assign_apic_irq: inconsistent table");
1116         
1117         int_to_apicintpin[irq].ioapic = apic;
1118         int_to_apicintpin[irq].int_pin = intpin;
1119         int_to_apicintpin[irq].apic_address = ioapic[apic];
1120         int_to_apicintpin[irq].redirindex = IOAPIC_REDTBL + 2 * intpin;
1121         
1122         for (x = 0; x < nintrs; x++) {
1123                 if ((io_apic_ints[x].int_type == 0 || 
1124                      io_apic_ints[x].int_type == 3) &&
1125                     io_apic_ints[x].int_vector == 0xff &&
1126                     io_apic_ints[x].dst_apic_id == IO_TO_ID(apic) &&
1127                     io_apic_ints[x].dst_apic_int == intpin)
1128                         io_apic_ints[x].int_vector = irq;
1129         }
1130 }
1131
1132 void
1133 revoke_apic_irq(int irq)
1134 {
1135         int x;
1136         int oldapic;
1137         int oldintpin;
1138         
1139         if (int_to_apicintpin[irq].ioapic == -1)
1140                 panic("revoke_apic_irq: inconsistent table");
1141         
1142         oldapic = int_to_apicintpin[irq].ioapic;
1143         oldintpin = int_to_apicintpin[irq].int_pin;
1144
1145         int_to_apicintpin[irq].ioapic = -1;
1146         int_to_apicintpin[irq].int_pin = 0;
1147         int_to_apicintpin[irq].apic_address = NULL;
1148         int_to_apicintpin[irq].redirindex = 0;
1149         
1150         for (x = 0; x < nintrs; x++) {
1151                 if ((io_apic_ints[x].int_type == 0 || 
1152                      io_apic_ints[x].int_type == 3) &&
1153                     io_apic_ints[x].int_vector != 0xff &&
1154                     io_apic_ints[x].dst_apic_id == IO_TO_ID(oldapic) &&
1155                     io_apic_ints[x].dst_apic_int == oldintpin)
1156                         io_apic_ints[x].int_vector = 0xff;
1157         }
1158 }
1159
1160 /*
1161  * Allocate an IRQ 
1162  */
1163 static void
1164 allocate_apic_irq(int intr)
1165 {
1166         int apic;
1167         int intpin;
1168         int irq;
1169         
1170         if (io_apic_ints[intr].int_vector != 0xff)
1171                 return;         /* Interrupt handler already assigned */
1172         
1173         if (io_apic_ints[intr].int_type != 0 &&
1174             (io_apic_ints[intr].int_type != 3 ||
1175              (io_apic_ints[intr].dst_apic_id == IO_TO_ID(0) &&
1176               io_apic_ints[intr].dst_apic_int == 0)))
1177                 return;         /* Not INT or ExtInt on != (0, 0) */
1178         
1179         irq = 0;
1180         while (irq < APIC_INTMAPSIZE &&
1181                int_to_apicintpin[irq].ioapic != -1)
1182                 irq++;
1183         
1184         if (irq >= APIC_INTMAPSIZE)
1185                 return;         /* No free interrupt handlers */
1186         
1187         apic = ID_TO_IO(io_apic_ints[intr].dst_apic_id);
1188         intpin = io_apic_ints[intr].dst_apic_int;
1189         
1190         assign_apic_irq(apic, intpin, irq);
1191 }
1192
1193
1194 static void
1195 swap_apic_id(int apic, int oldid, int newid)
1196 {
1197         int x;
1198         int oapic;
1199         
1200
1201         if (oldid == newid)
1202                 return;                 /* Nothing to do */
1203         
1204         kprintf("Changing APIC ID for IO APIC #%d from %d to %d in MP table\n",
1205                apic, oldid, newid);
1206         
1207         /* Swap physical APIC IDs in interrupt entries */
1208         for (x = 0; x < nintrs; x++) {
1209                 if (io_apic_ints[x].dst_apic_id == oldid)
1210                         io_apic_ints[x].dst_apic_id = newid;
1211                 else if (io_apic_ints[x].dst_apic_id == newid)
1212                         io_apic_ints[x].dst_apic_id = oldid;
1213         }
1214         
1215         /* Swap physical APIC IDs in IO_TO_ID mappings */
1216         for (oapic = 0; oapic < mp_napics; oapic++)
1217                 if (IO_TO_ID(oapic) == newid)
1218                         break;
1219         
1220         if (oapic < mp_napics) {
1221                 kprintf("Changing APIC ID for IO APIC #%d from "
1222                        "%d to %d in MP table\n",
1223                        oapic, newid, oldid);
1224                 IO_TO_ID(oapic) = oldid;
1225         }
1226         IO_TO_ID(apic) = newid;
1227 }
1228
1229
1230 static void
1231 fix_id_to_io_mapping(void)
1232 {
1233         int x;
1234
1235         for (x = 0; x < NAPICID; x++)
1236                 ID_TO_IO(x) = -1;
1237         
1238         for (x = 0; x <= mp_naps; x++)
1239                 if (CPU_TO_ID(x) < NAPICID)
1240                         ID_TO_IO(CPU_TO_ID(x)) = x;
1241         
1242         for (x = 0; x < mp_napics; x++)
1243                 if (IO_TO_ID(x) < NAPICID)
1244                         ID_TO_IO(IO_TO_ID(x)) = x;
1245 }
1246
1247
1248 static int
1249 first_free_apic_id(void)
1250 {
1251         int freeid, x;
1252         
1253         for (freeid = 0; freeid < NAPICID; freeid++) {
1254                 for (x = 0; x <= mp_naps; x++)
1255                         if (CPU_TO_ID(x) == freeid)
1256                                 break;
1257                 if (x <= mp_naps)
1258                         continue;
1259                 for (x = 0; x < mp_napics; x++)
1260                         if (IO_TO_ID(x) == freeid)
1261                                 break;
1262                 if (x < mp_napics)
1263                         continue;
1264                 return freeid;
1265         }
1266         return freeid;
1267 }
1268
1269
1270 static int
1271 io_apic_id_acceptable(int apic, int id)
1272 {
1273         int cpu;                /* Logical CPU number */
1274         int oapic;              /* Logical IO APIC number for other IO APIC */
1275
1276         if (id >= NAPICID)
1277                 return 0;       /* Out of range */
1278         
1279         for (cpu = 0; cpu <= mp_naps; cpu++)
1280                 if (CPU_TO_ID(cpu) == id)
1281                         return 0;       /* Conflict with CPU */
1282         
1283         for (oapic = 0; oapic < mp_napics && oapic < apic; oapic++)
1284                 if (IO_TO_ID(oapic) == id)
1285                         return 0;       /* Conflict with other APIC */
1286         
1287         return 1;               /* ID is acceptable for IO APIC */
1288 }
1289
1290 static
1291 io_int *
1292 io_apic_find_int_entry(int apic, int pin)
1293 {
1294         int     x;
1295
1296         /* search each of the possible INTerrupt sources */
1297         for (x = 0; x < nintrs; ++x) {
1298                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1299                     (pin == io_apic_ints[x].dst_apic_int))
1300                         return (&io_apic_ints[x]);
1301         }
1302         return NULL;
1303 }
1304
1305 #endif
1306
1307 /*
1308  * parse an Intel MP specification table
1309  */
1310 static void
1311 mptable_fix(void)
1312 {
1313         int     x;
1314 #ifdef APIC_IO
1315         int     id;
1316         int     apic;           /* IO APIC unit number */
1317         int     freeid;         /* Free physical APIC ID */
1318         int     physid;         /* Current physical IO APIC ID */
1319         io_int *io14;
1320 #endif
1321         int     bus_0 = 0;      /* Stop GCC warning */
1322         int     bus_pci = 0;    /* Stop GCC warning */
1323         int     num_pci_bus;
1324
1325         /*
1326          * Fix mis-numbering of the PCI bus and its INT entries if the BIOS
1327          * did it wrong.  The MP spec says that when more than 1 PCI bus
1328          * exists the BIOS must begin with bus entries for the PCI bus and use
1329          * actual PCI bus numbering.  This implies that when only 1 PCI bus
1330          * exists the BIOS can choose to ignore this ordering, and indeed many
1331          * MP motherboards do ignore it.  This causes a problem when the PCI
1332          * sub-system makes requests of the MP sub-system based on PCI bus
1333          * numbers.     So here we look for the situation and renumber the
1334          * busses and associated INTs in an effort to "make it right".
1335          */
1336
1337         /* find bus 0, PCI bus, count the number of PCI busses */
1338         for (num_pci_bus = 0, x = 0; x < mp_nbusses; ++x) {
1339                 if (bus_data[x].bus_id == 0) {
1340                         bus_0 = x;
1341                 }
1342                 if (bus_data[x].bus_type == PCI) {
1343                         ++num_pci_bus;
1344                         bus_pci = x;
1345                 }
1346         }
1347         /*
1348          * bus_0 == slot of bus with ID of 0
1349          * bus_pci == slot of last PCI bus encountered
1350          */
1351
1352         /* check the 1 PCI bus case for sanity */
1353         /* if it is number 0 all is well */
1354         if (num_pci_bus == 1 &&
1355             bus_data[bus_pci].bus_id != 0) {
1356                 
1357                 /* mis-numbered, swap with whichever bus uses slot 0 */
1358
1359                 /* swap the bus entry types */
1360                 bus_data[bus_pci].bus_type = bus_data[bus_0].bus_type;
1361                 bus_data[bus_0].bus_type = PCI;
1362
1363 #ifdef APIC_IO
1364                 /* swap each relavant INTerrupt entry */
1365                 id = bus_data[bus_pci].bus_id;
1366                 for (x = 0; x < nintrs; ++x) {
1367                         if (io_apic_ints[x].src_bus_id == id) {
1368                                 io_apic_ints[x].src_bus_id = 0;
1369                         }
1370                         else if (io_apic_ints[x].src_bus_id == 0) {
1371                                 io_apic_ints[x].src_bus_id = id;
1372                         }
1373                 }
1374 #endif
1375         }
1376
1377 #ifdef APIC_IO
1378         /* Assign IO APIC IDs.
1379          * 
1380          * First try the existing ID. If a conflict is detected, try
1381          * the ID in the MP table.  If a conflict is still detected, find
1382          * a free id.
1383          *
1384          * We cannot use the ID_TO_IO table before all conflicts has been
1385          * resolved and the table has been corrected.
1386          */
1387         for (apic = 0; apic < mp_napics; ++apic) { /* For all IO APICs */
1388                 
1389                 /* First try to use the value set by the BIOS */
1390                 physid = io_apic_get_id(apic);
1391                 if (io_apic_id_acceptable(apic, physid)) {
1392                         if (IO_TO_ID(apic) != physid)
1393                                 swap_apic_id(apic, IO_TO_ID(apic), physid);
1394                         continue;
1395                 }
1396
1397                 /* Then check if the value in the MP table is acceptable */
1398                 if (io_apic_id_acceptable(apic, IO_TO_ID(apic)))
1399                         continue;
1400
1401                 /* Last resort, find a free APIC ID and use it */
1402                 freeid = first_free_apic_id();
1403                 if (freeid >= NAPICID)
1404                         panic("No free physical APIC IDs found");
1405                 
1406                 if (io_apic_id_acceptable(apic, freeid)) {
1407                         swap_apic_id(apic, IO_TO_ID(apic), freeid);
1408                         continue;
1409                 }
1410                 panic("Free physical APIC ID not usable");
1411         }
1412         fix_id_to_io_mapping();
1413 #endif
1414
1415 #ifdef APIC_IO
1416         /* detect and fix broken Compaq MP table */
1417         if (apic_int_type(0, 0) == -1) {
1418                 kprintf("APIC_IO: MP table broken: 8259->APIC entry missing!\n");
1419                 io_apic_ints[nintrs].int_type = 3;      /* ExtInt */
1420                 io_apic_ints[nintrs].int_vector = 0xff; /* Unassigned */
1421                 /* XXX fixme, set src bus id etc, but it doesn't seem to hurt */
1422                 io_apic_ints[nintrs].dst_apic_id = IO_TO_ID(0);
1423                 io_apic_ints[nintrs].dst_apic_int = 0;  /* Pin 0 */
1424                 nintrs++;
1425         } else if (apic_int_type(0, 0) == 0) {
1426                 kprintf("APIC_IO: MP table broken: ExtINT entry corrupt!\n");
1427                 for (x = 0; x < nintrs; ++x)
1428                         if ((0 == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1429                             (0 == io_apic_ints[x].dst_apic_int)) {
1430                                 io_apic_ints[x].int_type = 3;
1431                                 io_apic_ints[x].int_vector = 0xff;
1432                                 break;
1433                         }
1434         }
1435
1436         /*
1437          * Fix missing IRQ 15 when IRQ 14 is an ISA interrupt.  IDE
1438          * controllers universally come in pairs.  If IRQ 14 is specified
1439          * as an ISA interrupt, then IRQ 15 had better be too.
1440          *
1441          * [ Shuttle XPC / AMD Athlon X2 ]
1442          *      The MPTable is missing an entry for IRQ 15.  Note that the
1443          *      ACPI table has an entry for both 14 and 15.
1444          */
1445         if (apic_int_type(0, 14) == 0 && apic_int_type(0, 15) == -1) {
1446                 kprintf("APIC_IO: MP table broken: IRQ 15 not ISA when IRQ 14 is!\n");
1447                 io14 = io_apic_find_int_entry(0, 14);
1448                 io_apic_ints[nintrs] = *io14;
1449                 io_apic_ints[nintrs].src_bus_irq = 15;
1450                 io_apic_ints[nintrs].dst_apic_int = 15;
1451                 nintrs++;
1452         }
1453 #endif
1454 }
1455
1456 #ifdef APIC_IO
1457
1458 /* Assign low level interrupt handlers */
1459 static void
1460 setup_apic_irq_mapping(void)
1461 {
1462         int     x;
1463         int     int_vector;
1464
1465         /* Clear array */
1466         for (x = 0; x < APIC_INTMAPSIZE; x++) {
1467                 int_to_apicintpin[x].ioapic = -1;
1468                 int_to_apicintpin[x].int_pin = 0;
1469                 int_to_apicintpin[x].apic_address = NULL;
1470                 int_to_apicintpin[x].redirindex = 0;
1471         }
1472
1473         /* First assign ISA/EISA interrupts */
1474         for (x = 0; x < nintrs; x++) {
1475                 int_vector = io_apic_ints[x].src_bus_irq;
1476                 if (int_vector < APIC_INTMAPSIZE &&
1477                     io_apic_ints[x].int_vector == 0xff && 
1478                     int_to_apicintpin[int_vector].ioapic == -1 &&
1479                     (apic_int_is_bus_type(x, ISA) ||
1480                      apic_int_is_bus_type(x, EISA)) &&
1481                     io_apic_ints[x].int_type == 0) {
1482                         assign_apic_irq(ID_TO_IO(io_apic_ints[x].dst_apic_id), 
1483                                         io_apic_ints[x].dst_apic_int,
1484                                         int_vector);
1485                 }
1486         }
1487
1488         /* Assign ExtInt entry if no ISA/EISA interrupt 0 entry */
1489         for (x = 0; x < nintrs; x++) {
1490                 if (io_apic_ints[x].dst_apic_int == 0 &&
1491                     io_apic_ints[x].dst_apic_id == IO_TO_ID(0) &&
1492                     io_apic_ints[x].int_vector == 0xff && 
1493                     int_to_apicintpin[0].ioapic == -1 &&
1494                     io_apic_ints[x].int_type == 3) {
1495                         assign_apic_irq(0, 0, 0);
1496                         break;
1497                 }
1498         }
1499
1500         /* Assign PCI interrupts */
1501         for (x = 0; x < nintrs; ++x) {
1502                 if (io_apic_ints[x].int_type == 0 &&
1503                     io_apic_ints[x].int_vector == 0xff && 
1504                     apic_int_is_bus_type(x, PCI))
1505                         allocate_apic_irq(x);
1506         }
1507 }
1508
1509 #endif
1510
1511 static int
1512 processor_entry(proc_entry_ptr entry, int cpu)
1513 {
1514         KKASSERT(cpu > 0);
1515
1516         /* check for usability */
1517         if (!(entry->cpu_flags & PROCENTRY_FLAG_EN))
1518                 return 0;
1519
1520         if(entry->apic_id >= NAPICID)
1521                 panic("CPU APIC ID out of range (0..%d)", NAPICID - 1);
1522         /* check for BSP flag */
1523         if (entry->cpu_flags & PROCENTRY_FLAG_BP) {
1524                 CPU_TO_ID(0) = entry->apic_id;
1525                 ID_TO_CPU(entry->apic_id) = 0;
1526                 return 0;       /* its already been counted */
1527         }
1528
1529         /* add another AP to list, if less than max number of CPUs */
1530         else if (cpu < MAXCPU) {
1531                 CPU_TO_ID(cpu) = entry->apic_id;
1532                 ID_TO_CPU(entry->apic_id) = cpu;
1533                 return 1;
1534         }
1535
1536         return 0;
1537 }
1538
1539
1540 static int
1541 bus_entry(bus_entry_ptr entry, int bus)
1542 {
1543         int     x;
1544         char    c, name[8];
1545
1546         /* encode the name into an index */
1547         for (x = 0; x < 6; ++x) {
1548                 if ((c = entry->bus_type[x]) == ' ')
1549                         break;
1550                 name[x] = c;
1551         }
1552         name[x] = '\0';
1553
1554         if ((x = lookup_bus_type(name)) == UNKNOWN_BUSTYPE)
1555                 panic("unknown bus type: '%s'", name);
1556
1557         bus_data[bus].bus_id = entry->bus_id;
1558         bus_data[bus].bus_type = x;
1559
1560         return 1;
1561 }
1562
1563 #ifdef APIC_IO
1564
1565 static int
1566 io_apic_entry(io_apic_entry_ptr entry, int apic)
1567 {
1568         if (!(entry->apic_flags & IOAPICENTRY_FLAG_EN))
1569                 return 0;
1570
1571         IO_TO_ID(apic) = entry->apic_id;
1572         if (entry->apic_id < NAPICID)
1573                 ID_TO_IO(entry->apic_id) = apic;
1574
1575         return 1;
1576 }
1577
1578 #endif
1579
1580 static int
1581 lookup_bus_type(char *name)
1582 {
1583         int     x;
1584
1585         for (x = 0; x < MAX_BUSTYPE; ++x)
1586                 if (strcmp(bus_type_table[x].name, name) == 0)
1587                         return bus_type_table[x].type;
1588
1589         return UNKNOWN_BUSTYPE;
1590 }
1591
1592 #ifdef APIC_IO
1593
1594 static int
1595 int_entry(int_entry_ptr entry, int intr)
1596 {
1597         int apic;
1598
1599         io_apic_ints[intr].int_type = entry->int_type;
1600         io_apic_ints[intr].int_flags = entry->int_flags;
1601         io_apic_ints[intr].src_bus_id = entry->src_bus_id;
1602         io_apic_ints[intr].src_bus_irq = entry->src_bus_irq;
1603         if (entry->dst_apic_id == 255) {
1604                 /* This signal goes to all IO APICS.  Select an IO APIC
1605                    with sufficient number of interrupt pins */
1606                 for (apic = 0; apic < mp_napics; apic++)
1607                         if (((io_apic_read(apic, IOAPIC_VER) & 
1608                               IOART_VER_MAXREDIR) >> MAXREDIRSHIFT) >= 
1609                             entry->dst_apic_int)
1610                                 break;
1611                 if (apic < mp_napics)
1612                         io_apic_ints[intr].dst_apic_id = IO_TO_ID(apic);
1613                 else
1614                         io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1615         } else
1616                 io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1617         io_apic_ints[intr].dst_apic_int = entry->dst_apic_int;
1618
1619         return 1;
1620 }
1621
1622 static int
1623 apic_int_is_bus_type(int intr, int bus_type)
1624 {
1625         int     bus;
1626
1627         for (bus = 0; bus < mp_nbusses; ++bus)
1628                 if ((bus_data[bus].bus_id == io_apic_ints[intr].src_bus_id)
1629                     && ((int) bus_data[bus].bus_type == bus_type))
1630                         return 1;
1631
1632         return 0;
1633 }
1634
1635 /*
1636  * Given a traditional ISA INT mask, return an APIC mask.
1637  */
1638 u_int
1639 isa_apic_mask(u_int isa_mask)
1640 {
1641         int isa_irq;
1642         int apic_pin;
1643
1644 #if defined(SKIP_IRQ15_REDIRECT)
1645         if (isa_mask == (1 << 15)) {
1646                 kprintf("skipping ISA IRQ15 redirect\n");
1647                 return isa_mask;
1648         }
1649 #endif  /* SKIP_IRQ15_REDIRECT */
1650
1651         isa_irq = ffs(isa_mask);                /* find its bit position */
1652         if (isa_irq == 0)                       /* doesn't exist */
1653                 return 0;
1654         --isa_irq;                              /* make it zero based */
1655
1656         apic_pin = isa_apic_irq(isa_irq);       /* look for APIC connection */
1657         if (apic_pin == -1)
1658                 return 0;
1659
1660         return (1 << apic_pin);                 /* convert pin# to a mask */
1661 }
1662
1663 /*
1664  * Determine which APIC pin an ISA/EISA INT is attached to.
1665  */
1666 #define INTTYPE(I)      (io_apic_ints[(I)].int_type)
1667 #define INTPIN(I)       (io_apic_ints[(I)].dst_apic_int)
1668 #define INTIRQ(I)       (io_apic_ints[(I)].int_vector)
1669 #define INTAPIC(I)      (ID_TO_IO(io_apic_ints[(I)].dst_apic_id))
1670
1671 #define SRCBUSIRQ(I)    (io_apic_ints[(I)].src_bus_irq)
1672 int
1673 isa_apic_irq(int isa_irq)
1674 {
1675         int     intr;
1676
1677         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1678                 if (INTTYPE(intr) == 0) {               /* standard INT */
1679                         if (SRCBUSIRQ(intr) == isa_irq) {
1680                                 if (apic_int_is_bus_type(intr, ISA) ||
1681                                     apic_int_is_bus_type(intr, EISA)) {
1682                                         if (INTIRQ(intr) == 0xff)
1683                                                 return -1; /* unassigned */
1684                                         return INTIRQ(intr);    /* found */
1685                                 }
1686                         }
1687                 }
1688         }
1689         return -1;                                      /* NOT found */
1690 }
1691
1692
1693 /*
1694  * Determine which APIC pin a PCI INT is attached to.
1695  */
1696 #define SRCBUSID(I)     (io_apic_ints[(I)].src_bus_id)
1697 #define SRCBUSDEVICE(I) ((io_apic_ints[(I)].src_bus_irq >> 2) & 0x1f)
1698 #define SRCBUSLINE(I)   (io_apic_ints[(I)].src_bus_irq & 0x03)
1699 int
1700 pci_apic_irq(int pciBus, int pciDevice, int pciInt)
1701 {
1702         int     intr;
1703
1704         --pciInt;                                       /* zero based */
1705
1706         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1707                 if ((INTTYPE(intr) == 0)                /* standard INT */
1708                     && (SRCBUSID(intr) == pciBus)
1709                     && (SRCBUSDEVICE(intr) == pciDevice)
1710                     && (SRCBUSLINE(intr) == pciInt)) {  /* a candidate IRQ */
1711                         if (apic_int_is_bus_type(intr, PCI)) {
1712                                 if (INTIRQ(intr) == 0xff) {
1713                                         kprintf("IOAPIC: pci_apic_irq() "
1714                                                 "failed\n");
1715                                         return -1;      /* unassigned */
1716                                 }
1717                                 return INTIRQ(intr);    /* exact match */
1718                         }
1719                 }
1720         }
1721
1722         return -1;                                      /* NOT found */
1723 }
1724
1725 int
1726 next_apic_irq(int irq) 
1727 {
1728         int intr, ointr;
1729         int bus, bustype;
1730
1731         bus = 0;
1732         bustype = 0;
1733         for (intr = 0; intr < nintrs; intr++) {
1734                 if (INTIRQ(intr) != irq || INTTYPE(intr) != 0)
1735                         continue;
1736                 bus = SRCBUSID(intr);
1737                 bustype = apic_bus_type(bus);
1738                 if (bustype != ISA &&
1739                     bustype != EISA &&
1740                     bustype != PCI)
1741                         continue;
1742                 break;
1743         }
1744         if (intr >= nintrs) {
1745                 return -1;
1746         }
1747         for (ointr = intr + 1; ointr < nintrs; ointr++) {
1748                 if (INTTYPE(ointr) != 0)
1749                         continue;
1750                 if (bus != SRCBUSID(ointr))
1751                         continue;
1752                 if (bustype == PCI) {
1753                         if (SRCBUSDEVICE(intr) != SRCBUSDEVICE(ointr))
1754                                 continue;
1755                         if (SRCBUSLINE(intr) != SRCBUSLINE(ointr))
1756                                 continue;
1757                 }
1758                 if (bustype == ISA || bustype == EISA) {
1759                         if (SRCBUSIRQ(intr) != SRCBUSIRQ(ointr))
1760                                 continue;
1761                 }
1762                 if (INTPIN(intr) == INTPIN(ointr))
1763                         continue;
1764                 break;
1765         }
1766         if (ointr >= nintrs) {
1767                 return -1;
1768         }
1769         return INTIRQ(ointr);
1770 }
1771 #undef SRCBUSLINE
1772 #undef SRCBUSDEVICE
1773 #undef SRCBUSID
1774 #undef SRCBUSIRQ
1775
1776 #undef INTPIN
1777 #undef INTIRQ
1778 #undef INTAPIC
1779 #undef INTTYPE
1780
1781 #endif
1782
1783 /*
1784  * Reprogram the MB chipset to NOT redirect an ISA INTerrupt.
1785  *
1786  * XXX FIXME:
1787  *  Exactly what this means is unclear at this point.  It is a solution
1788  *  for motherboards that redirect the MBIRQ0 pin.  Generically a motherboard
1789  *  could route any of the ISA INTs to upper (>15) IRQ values.  But most would
1790  *  NOT be redirected via MBIRQ0, thus "undirect()ing" them would NOT be an
1791  *  option.
1792  */
1793 int
1794 undirect_isa_irq(int rirq)
1795 {
1796 #if defined(READY)
1797         if (bootverbose)
1798             kprintf("Freeing redirected ISA irq %d.\n", rirq);
1799         /** FIXME: tickle the MB redirector chip */
1800         return /* XXX */;
1801 #else
1802         if (bootverbose)
1803             kprintf("Freeing (NOT implemented) redirected ISA irq %d.\n", rirq);
1804         return 0;
1805 #endif  /* READY */
1806 }
1807
1808
1809 /*
1810  * Reprogram the MB chipset to NOT redirect a PCI INTerrupt
1811  */
1812 int
1813 undirect_pci_irq(int rirq)
1814 {
1815 #if defined(READY)
1816         if (bootverbose)
1817                 kprintf("Freeing redirected PCI irq %d.\n", rirq);
1818
1819         /** FIXME: tickle the MB redirector chip */
1820         return /* XXX */;
1821 #else
1822         if (bootverbose)
1823                 kprintf("Freeing (NOT implemented) redirected PCI irq %d.\n",
1824                        rirq);
1825         return 0;
1826 #endif  /* READY */
1827 }
1828
1829
1830 /*
1831  * given a bus ID, return:
1832  *  the bus type if found
1833  *  -1 if NOT found
1834  */
1835 int
1836 apic_bus_type(int id)
1837 {
1838         int     x;
1839
1840         for (x = 0; x < mp_nbusses; ++x)
1841                 if (bus_data[x].bus_id == id)
1842                         return bus_data[x].bus_type;
1843
1844         return -1;
1845 }
1846
1847 #ifdef APIC_IO
1848
1849 /*
1850  * given a LOGICAL APIC# and pin#, return:
1851  *  the associated src bus ID if found
1852  *  -1 if NOT found
1853  */
1854 int
1855 apic_src_bus_id(int apic, int pin)
1856 {
1857         int     x;
1858
1859         /* search each of the possible INTerrupt sources */
1860         for (x = 0; x < nintrs; ++x)
1861                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1862                     (pin == io_apic_ints[x].dst_apic_int))
1863                         return (io_apic_ints[x].src_bus_id);
1864
1865         return -1;              /* NOT found */
1866 }
1867
1868 /*
1869  * given a LOGICAL APIC# and pin#, return:
1870  *  the associated src bus IRQ if found
1871  *  -1 if NOT found
1872  */
1873 int
1874 apic_src_bus_irq(int apic, int pin)
1875 {
1876         int     x;
1877
1878         for (x = 0; x < nintrs; x++)
1879                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1880                     (pin == io_apic_ints[x].dst_apic_int))
1881                         return (io_apic_ints[x].src_bus_irq);
1882
1883         return -1;              /* NOT found */
1884 }
1885
1886
1887 /*
1888  * given a LOGICAL APIC# and pin#, return:
1889  *  the associated INTerrupt type if found
1890  *  -1 if NOT found
1891  */
1892 int
1893 apic_int_type(int apic, int pin)
1894 {
1895         int     x;
1896
1897         /* search each of the possible INTerrupt sources */
1898         for (x = 0; x < nintrs; ++x) {
1899                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1900                     (pin == io_apic_ints[x].dst_apic_int))
1901                         return (io_apic_ints[x].int_type);
1902         }
1903         return -1;              /* NOT found */
1904 }
1905
1906 /*
1907  * Return the IRQ associated with an APIC pin
1908  */
1909 int 
1910 apic_irq(int apic, int pin)
1911 {
1912         int x;
1913         int res;
1914
1915         for (x = 0; x < nintrs; ++x) {
1916                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1917                     (pin == io_apic_ints[x].dst_apic_int)) {
1918                         res = io_apic_ints[x].int_vector;
1919                         if (res == 0xff)
1920                                 return -1;
1921                         if (apic != int_to_apicintpin[res].ioapic)
1922                                 panic("apic_irq: inconsistent table %d/%d", apic, int_to_apicintpin[res].ioapic);
1923                         if (pin != int_to_apicintpin[res].int_pin)
1924                                 panic("apic_irq inconsistent table (2)");
1925                         return res;
1926                 }
1927         }
1928         return -1;
1929 }
1930
1931
1932 /*
1933  * given a LOGICAL APIC# and pin#, return:
1934  *  the associated trigger mode if found
1935  *  -1 if NOT found
1936  */
1937 int
1938 apic_trigger(int apic, int pin)
1939 {
1940         int     x;
1941
1942         /* search each of the possible INTerrupt sources */
1943         for (x = 0; x < nintrs; ++x)
1944                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1945                     (pin == io_apic_ints[x].dst_apic_int))
1946                         return ((io_apic_ints[x].int_flags >> 2) & 0x03);
1947
1948         return -1;              /* NOT found */
1949 }
1950
1951
1952 /*
1953  * given a LOGICAL APIC# and pin#, return:
1954  *  the associated 'active' level if found
1955  *  -1 if NOT found
1956  */
1957 int
1958 apic_polarity(int apic, int pin)
1959 {
1960         int     x;
1961
1962         /* search each of the possible INTerrupt sources */
1963         for (x = 0; x < nintrs; ++x)
1964                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1965                     (pin == io_apic_ints[x].dst_apic_int))
1966                         return (io_apic_ints[x].int_flags & 0x03);
1967
1968         return -1;              /* NOT found */
1969 }
1970
1971 #endif
1972
1973 /*
1974  * set data according to MP defaults
1975  * FIXME: probably not complete yet...
1976  */
1977 static void
1978 mptable_default(int type)
1979 {
1980         int     ap_cpu_id, boot_cpu_id;
1981 #if defined(APIC_IO)
1982         int     io_apic_id;
1983         int     pin;
1984 #endif  /* APIC_IO */
1985
1986 #if 0
1987         kprintf("  MP default config type: %d\n", type);
1988         switch (type) {
1989         case 1:
1990                 kprintf("   bus: ISA, APIC: 82489DX\n");
1991                 break;
1992         case 2:
1993                 kprintf("   bus: EISA, APIC: 82489DX\n");
1994                 break;
1995         case 3:
1996                 kprintf("   bus: EISA, APIC: 82489DX\n");
1997                 break;
1998         case 4:
1999                 kprintf("   bus: MCA, APIC: 82489DX\n");
2000                 break;
2001         case 5:
2002                 kprintf("   bus: ISA+PCI, APIC: Integrated\n");
2003                 break;
2004         case 6:
2005                 kprintf("   bus: EISA+PCI, APIC: Integrated\n");
2006                 break;
2007         case 7:
2008                 kprintf("   bus: MCA+PCI, APIC: Integrated\n");
2009                 break;
2010         default:
2011                 kprintf("   future type\n");
2012                 break;
2013                 /* NOTREACHED */
2014         }
2015 #endif  /* 0 */
2016
2017         boot_cpu_id = (lapic->id & APIC_ID_MASK) >> 24;
2018         ap_cpu_id = (boot_cpu_id == 0) ? 1 : 0;
2019
2020         /* BSP */
2021         CPU_TO_ID(0) = boot_cpu_id;
2022         ID_TO_CPU(boot_cpu_id) = 0;
2023
2024         /* one and only AP */
2025         CPU_TO_ID(1) = ap_cpu_id;
2026         ID_TO_CPU(ap_cpu_id) = 1;
2027
2028 #if defined(APIC_IO)
2029         /* one and only IO APIC */
2030         io_apic_id = (io_apic_read(0, IOAPIC_ID) & APIC_ID_MASK) >> 24;
2031
2032         /*
2033          * sanity check, refer to MP spec section 3.6.6, last paragraph
2034          * necessary as some hardware isn't properly setting up the IO APIC
2035          */
2036 #if defined(REALLY_ANAL_IOAPICID_VALUE)
2037         if (io_apic_id != 2) {
2038 #else
2039         if ((io_apic_id == 0) || (io_apic_id == 1) || (io_apic_id == 15)) {
2040 #endif  /* REALLY_ANAL_IOAPICID_VALUE */
2041                 io_apic_set_id(0, 2);
2042                 io_apic_id = 2;
2043         }
2044         IO_TO_ID(0) = io_apic_id;
2045         ID_TO_IO(io_apic_id) = 0;
2046 #endif  /* APIC_IO */
2047
2048         /* fill out bus entries */
2049         switch (type) {
2050         case 1:
2051         case 2:
2052         case 3:
2053         case 4:
2054         case 5:
2055         case 6:
2056         case 7:
2057                 bus_data[0].bus_id = default_data[type - 1][1];
2058                 bus_data[0].bus_type = default_data[type - 1][2];
2059                 bus_data[1].bus_id = default_data[type - 1][3];
2060                 bus_data[1].bus_type = default_data[type - 1][4];
2061                 break;
2062
2063         /* case 4: case 7:                 MCA NOT supported */
2064         default:                /* illegal/reserved */
2065                 panic("BAD default MP config: %d", type);
2066                 /* NOTREACHED */
2067         }
2068
2069 #if defined(APIC_IO)
2070         /* general cases from MP v1.4, table 5-2 */
2071         for (pin = 0; pin < 16; ++pin) {
2072                 io_apic_ints[pin].int_type = 0;
2073                 io_apic_ints[pin].int_flags = 0x05;     /* edge/active-hi */
2074                 io_apic_ints[pin].src_bus_id = 0;
2075                 io_apic_ints[pin].src_bus_irq = pin;    /* IRQ2 caught below */
2076                 io_apic_ints[pin].dst_apic_id = io_apic_id;
2077                 io_apic_ints[pin].dst_apic_int = pin;   /* 1-to-1 */
2078         }
2079
2080         /* special cases from MP v1.4, table 5-2 */
2081         if (type == 2) {
2082                 io_apic_ints[2].int_type = 0xff;        /* N/C */
2083                 io_apic_ints[13].int_type = 0xff;       /* N/C */
2084 #if !defined(APIC_MIXED_MODE)
2085                 /** FIXME: ??? */
2086                 panic("sorry, can't support type 2 default yet");
2087 #endif  /* APIC_MIXED_MODE */
2088         }
2089         else
2090                 io_apic_ints[2].src_bus_irq = 0;        /* ISA IRQ0 is on APIC INT 2 */
2091
2092         if (type == 7)
2093                 io_apic_ints[0].int_type = 0xff;        /* N/C */
2094         else
2095                 io_apic_ints[0].int_type = 3;   /* vectored 8259 */
2096 #endif  /* APIC_IO */
2097 }
2098
2099 /*
2100  * Map a physical memory address representing I/O into KVA.  The I/O
2101  * block is assumed not to cross a page boundary.
2102  */
2103 void *
2104 permanent_io_mapping(vm_paddr_t pa)
2105 {
2106         KKASSERT(pa < 0x100000000LL);
2107
2108         return pmap_mapdev_uncacheable(pa, PAGE_SIZE);
2109 }
2110
2111 /*
2112  * start each AP in our list
2113  */
2114 static int
2115 start_all_aps(u_int boot_addr)
2116 {
2117         vm_offset_t va = boot_address + KERNBASE;
2118         u_int64_t *pt4, *pt3, *pt2;
2119         int     x, i, pg;
2120         int     shift;
2121         int     smicount;
2122         int     smibest;
2123         int     smilast;
2124         u_char  mpbiosreason;
2125         u_long  mpbioswarmvec;
2126         struct mdglobaldata *gd;
2127         struct privatespace *ps;
2128
2129         POSTCODE(START_ALL_APS_POST);
2130
2131         /* Initialize BSP's local APIC */
2132         apic_initialize(TRUE);
2133         bsp_apic_ready = 1;
2134
2135         /* install the AP 1st level boot code */
2136         pmap_kenter(va, boot_address);
2137         cpu_invlpg((void *)va);         /* JG XXX */
2138         bcopy(mptramp_start, (void *)va, bootMP_size);
2139
2140         /* Locate the page tables, they'll be below the trampoline */
2141         pt4 = (u_int64_t *)(uintptr_t)(mptramp_pagetables + KERNBASE);
2142         pt3 = pt4 + (PAGE_SIZE) / sizeof(u_int64_t);
2143         pt2 = pt3 + (PAGE_SIZE) / sizeof(u_int64_t);
2144
2145         /* Create the initial 1GB replicated page tables */
2146         for (i = 0; i < 512; i++) {
2147                 /* Each slot of the level 4 pages points to the same level 3 page */
2148                 pt4[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + PAGE_SIZE);
2149                 pt4[i] |= PG_V | PG_RW | PG_U;
2150
2151                 /* Each slot of the level 3 pages points to the same level 2 page */
2152                 pt3[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + (2 * PAGE_SIZE));
2153                 pt3[i] |= PG_V | PG_RW | PG_U;
2154
2155                 /* The level 2 page slots are mapped with 2MB pages for 1GB. */
2156                 pt2[i] = i * (2 * 1024 * 1024);
2157                 pt2[i] |= PG_V | PG_RW | PG_PS | PG_U;
2158         }
2159
2160         /* save the current value of the warm-start vector */
2161         mpbioswarmvec = *((u_int32_t *) WARMBOOT_OFF);
2162         outb(CMOS_REG, BIOS_RESET);
2163         mpbiosreason = inb(CMOS_DATA);
2164
2165         /* setup a vector to our boot code */
2166         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2167         *((volatile u_short *) WARMBOOT_SEG) = (boot_address >> 4);
2168         outb(CMOS_REG, BIOS_RESET);
2169         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2170
2171         /*
2172          * If we have a TSC we can figure out the SMI interrupt rate.
2173          * The SMI does not necessarily use a constant rate.  Spend
2174          * up to 250ms trying to figure it out.
2175          */
2176         smibest = 0;
2177         if (cpu_feature & CPUID_TSC) {
2178                 set_apic_timer(275000);
2179                 smilast = read_apic_timer();
2180                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
2181                         smicount = smitest();
2182                         if (smibest == 0 || smilast - smicount < smibest)
2183                                 smibest = smilast - smicount;
2184                         smilast = smicount;
2185                 }
2186                 if (smibest > 250000)
2187                         smibest = 0;
2188                 if (smibest) {
2189                         smibest = smibest * (int64_t)1000000 /
2190                                   get_apic_timer_frequency();
2191                 }
2192         }
2193         if (smibest)
2194                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
2195                         1000000 / smibest, smibest);
2196
2197         /* start each AP */
2198         for (x = 1; x <= mp_naps; ++x) {
2199
2200                 /* This is a bit verbose, it will go away soon.  */
2201
2202                 /* first page of AP's private space */
2203                 pg = x * x86_64_btop(sizeof(struct privatespace));
2204
2205                 /* allocate new private data page(s) */
2206                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map, 
2207                                 MDGLOBALDATA_BASEALLOC_SIZE);
2208
2209                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
2210                 bzero(gd, sizeof(*gd));
2211                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
2212
2213                 /* prime data page for it to use */
2214                 mi_gdinit(&gd->mi, x);
2215                 cpu_gdinit(gd, x);
2216                 gd->gd_CMAP1 = &SMPpt[pg + 0];
2217                 gd->gd_CMAP2 = &SMPpt[pg + 1];
2218                 gd->gd_CMAP3 = &SMPpt[pg + 2];
2219                 gd->gd_PMAP1 = &SMPpt[pg + 3];
2220                 gd->gd_CADDR1 = ps->CPAGE1;
2221                 gd->gd_CADDR2 = ps->CPAGE2;
2222                 gd->gd_CADDR3 = ps->CPAGE3;
2223                 gd->gd_PADDR1 = (pt_entry_t *)ps->PPAGE1;
2224                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
2225                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
2226
2227                 /* setup a vector to our boot code */
2228                 *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2229                 *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
2230                 outb(CMOS_REG, BIOS_RESET);
2231                 outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2232
2233                 /*
2234                  * Setup the AP boot stack
2235                  */
2236                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
2237                 bootAP = x;
2238
2239                 /* attempt to start the Application Processor */
2240                 CHECK_INIT(99); /* setup checkpoints */
2241                 if (!start_ap(gd, boot_addr, smibest)) {
2242                         kprintf("AP #%d (PHY# %d) failed!\n", x, CPU_TO_ID(x));
2243                         CHECK_PRINT("trace");   /* show checkpoints */
2244                         /* better panic as the AP may be running loose */
2245                         kprintf("panic y/n? [y] ");
2246                         if (cngetc() != 'n')
2247                                 panic("bye-bye");
2248                 }
2249                 CHECK_PRINT("trace");           /* show checkpoints */
2250
2251                 /* record its version info */
2252                 cpu_apic_versions[x] = cpu_apic_versions[0];
2253         }
2254
2255         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
2256         ncpus = x;
2257
2258         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
2259         for (shift = 0; (1 << shift) <= ncpus; ++shift)
2260                 ;
2261         --shift;
2262         ncpus2_shift = shift;
2263         ncpus2 = 1 << shift;
2264         ncpus2_mask = ncpus2 - 1;
2265
2266         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
2267         if ((1 << shift) < ncpus)
2268                 ++shift;
2269         ncpus_fit = 1 << shift;
2270         ncpus_fit_mask = ncpus_fit - 1;
2271
2272         /* build our map of 'other' CPUs */
2273         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2274         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
2275         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
2276
2277         /* fill in our (BSP) APIC version */
2278         cpu_apic_versions[0] = lapic->version;
2279
2280         /* restore the warmstart vector */
2281         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
2282         outb(CMOS_REG, BIOS_RESET);
2283         outb(CMOS_DATA, mpbiosreason);
2284
2285         /*
2286          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
2287          * up, clean out the P==V mapping we did earlier.
2288          */
2289         pmap_set_opt();
2290
2291         /* number of APs actually started */
2292         return ncpus - 1;
2293 }
2294
2295
2296 /*
2297  * load the 1st level AP boot code into base memory.
2298  */
2299
2300 /* targets for relocation */
2301 extern void bigJump(void);
2302 extern void bootCodeSeg(void);
2303 extern void bootDataSeg(void);
2304 extern void MPentry(void);
2305 extern u_int MP_GDT;
2306 extern u_int mp_gdtbase;
2307
2308 #if 0
2309
2310 static void
2311 install_ap_tramp(u_int boot_addr)
2312 {
2313         int     x;
2314         int     size = *(int *) ((u_long) & bootMP_size);
2315         u_char *src = (u_char *) ((u_long) bootMP);
2316         u_char *dst = (u_char *) boot_addr + KERNBASE;
2317         u_int   boot_base = (u_int) bootMP;
2318         u_int8_t *dst8;
2319         u_int16_t *dst16;
2320         u_int32_t *dst32;
2321
2322         POSTCODE(INSTALL_AP_TRAMP_POST);
2323
2324         for (x = 0; x < size; ++x)
2325                 *dst++ = *src++;
2326
2327         /*
2328          * modify addresses in code we just moved to basemem. unfortunately we
2329          * need fairly detailed info about mpboot.s for this to work.  changes
2330          * to mpboot.s might require changes here.
2331          */
2332
2333         /* boot code is located in KERNEL space */
2334         dst = (u_char *) boot_addr + KERNBASE;
2335
2336         /* modify the lgdt arg */
2337         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
2338         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
2339
2340         /* modify the ljmp target for MPentry() */
2341         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
2342         *dst32 = ((u_int) MPentry - KERNBASE);
2343
2344         /* modify the target for boot code segment */
2345         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
2346         dst8 = (u_int8_t *) (dst16 + 1);
2347         *dst16 = (u_int) boot_addr & 0xffff;
2348         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2349
2350         /* modify the target for boot data segment */
2351         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
2352         dst8 = (u_int8_t *) (dst16 + 1);
2353         *dst16 = (u_int) boot_addr & 0xffff;
2354         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2355 }
2356
2357 #endif
2358
2359 /*
2360  * This function starts the AP (application processor) identified
2361  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
2362  * to accomplish this.  This is necessary because of the nuances
2363  * of the different hardware we might encounter.  It ain't pretty,
2364  * but it seems to work.
2365  *
2366  * NOTE: eventually an AP gets to ap_init(), which is called just 
2367  * before the AP goes into the LWKT scheduler's idle loop.
2368  */
2369 static int
2370 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
2371 {
2372         int     physical_cpu;
2373         int     vector;
2374         u_long  icr_lo, icr_hi;
2375
2376         POSTCODE(START_AP_POST);
2377
2378         /* get the PHYSICAL APIC ID# */
2379         physical_cpu = CPU_TO_ID(gd->mi.gd_cpuid);
2380
2381         /* calculate the vector */
2382         vector = (boot_addr >> 12) & 0xff;
2383
2384         /* We don't want anything interfering */
2385         cpu_disable_intr();
2386
2387         /* Make sure the target cpu sees everything */
2388         wbinvd();
2389
2390         /*
2391          * Try to detect when a SMI has occurred, wait up to 200ms.
2392          *
2393          * If a SMI occurs during an AP reset but before we issue
2394          * the STARTUP command, the AP may brick.  To work around
2395          * this problem we hold off doing the AP startup until
2396          * after we have detected the SMI.  Hopefully another SMI
2397          * will not occur before we finish the AP startup.
2398          *
2399          * Retries don't seem to help.  SMIs have a window of opportunity
2400          * and if USB->legacy keyboard emulation is enabled in the BIOS
2401          * the interrupt rate can be quite high.
2402          *
2403          * NOTE: Don't worry about the L1 cache load, it might bloat
2404          *       ldelta a little but ndelta will be so huge when the SMI
2405          *       occurs the detection logic will still work fine.
2406          */
2407         if (smibest) {
2408                 set_apic_timer(200000);
2409                 smitest();
2410         }
2411
2412         /*
2413          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
2414          * and running the target CPU. OR this INIT IPI might be latched (P5
2415          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
2416          * ignored.
2417          *
2418          * see apic/apicreg.h for icr bit definitions.
2419          *
2420          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
2421          */
2422
2423         /*
2424          * Setup the address for the target AP.  We can setup
2425          * icr_hi once and then just trigger operations with
2426          * icr_lo.
2427          */
2428         icr_hi = lapic->icr_hi & ~APIC_ID_MASK;
2429         icr_hi |= (physical_cpu << 24);
2430         icr_lo = lapic->icr_lo & 0xfff00000;
2431         lapic->icr_hi = icr_hi;
2432
2433         /*
2434          * Do an INIT IPI: assert RESET
2435          *
2436          * Use edge triggered mode to assert INIT
2437          */
2438         lapic->icr_lo = icr_lo | 0x00004500;
2439         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2440                  /* spin */ ;
2441
2442         /*
2443          * The spec calls for a 10ms delay but we may have to use a
2444          * MUCH lower delay to avoid bricking an AP due to a fast SMI
2445          * interrupt.  We have other loops here too and dividing by 2
2446          * doesn't seem to be enough even after subtracting 350us,
2447          * so we divide by 4.
2448          *
2449          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
2450          * interrupt was detected we use the full 10ms.
2451          */
2452         if (smibest == 0)
2453                 u_sleep(10000);
2454         else if (smibest < 150 * 4 + 350)
2455                 u_sleep(150);
2456         else if ((smibest - 350) / 4 < 10000)
2457                 u_sleep((smibest - 350) / 4);
2458         else
2459                 u_sleep(10000);
2460
2461         /*
2462          * Do an INIT IPI: deassert RESET
2463          *
2464          * Use level triggered mode to deassert.  It is unclear
2465          * why we need to do this.
2466          */
2467         lapic->icr_lo = icr_lo | 0x00008500;
2468         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2469                  /* spin */ ;
2470         u_sleep(150);                           /* wait 150us */
2471
2472         /*
2473          * Next we do a STARTUP IPI: the previous INIT IPI might still be
2474          * latched, (P5 bug) this 1st STARTUP would then terminate
2475          * immediately, and the previously started INIT IPI would continue. OR
2476          * the previous INIT IPI has already run. and this STARTUP IPI will
2477          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
2478          * will run.
2479          */
2480         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2481         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2482                  /* spin */ ;
2483         u_sleep(200);           /* wait ~200uS */
2484
2485         /*
2486          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
2487          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
2488          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
2489          * recognized after hardware RESET or INIT IPI.
2490          */
2491         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2492         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2493                  /* spin */ ;
2494
2495         /* Resume normal operation */
2496         cpu_enable_intr();
2497
2498         /* wait for it to start, see ap_init() */
2499         set_apic_timer(5000000);/* == 5 seconds */
2500         while (read_apic_timer()) {
2501                 if (smp_startup_mask & (1 << gd->mi.gd_cpuid))
2502                         return 1;       /* return SUCCESS */
2503         }
2504
2505         return 0;               /* return FAILURE */
2506 }
2507
2508 static
2509 int
2510 smitest(void)
2511 {
2512         int64_t ltsc;
2513         int64_t ntsc;
2514         int64_t ldelta;
2515         int64_t ndelta;
2516         int count;
2517
2518         ldelta = 0;
2519         ndelta = 0;
2520         while (read_apic_timer()) {
2521                 ltsc = rdtsc();
2522                 for (count = 0; count < 100; ++count)
2523                         ntsc = rdtsc(); /* force loop to occur */
2524                 if (ldelta) {
2525                         ndelta = ntsc - ltsc;
2526                         if (ldelta > ndelta)
2527                                 ldelta = ndelta;
2528                         if (ndelta > ldelta * 2)
2529                                 break;
2530                 } else {
2531                         ldelta = ntsc - ltsc;
2532                 }
2533         }
2534         return(read_apic_timer());
2535 }
2536
2537 /*
2538  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
2539  *
2540  * If for some reason we were unable to start all cpus we cannot safely
2541  * use broadcast IPIs.
2542  */
2543 void
2544 smp_invltlb(void)
2545 {
2546 #ifdef SMP
2547         if (smp_startup_mask == smp_active_mask) {
2548                 all_but_self_ipi(XINVLTLB_OFFSET);
2549         } else {
2550                 selected_apic_ipi(smp_active_mask, XINVLTLB_OFFSET,
2551                         APIC_DELMODE_FIXED);
2552         }
2553 #endif
2554 }
2555
2556 /*
2557  * When called the executing CPU will send an IPI to all other CPUs
2558  *  requesting that they halt execution.
2559  *
2560  * Usually (but not necessarily) called with 'other_cpus' as its arg.
2561  *
2562  *  - Signals all CPUs in map to stop.
2563  *  - Waits for each to stop.
2564  *
2565  * Returns:
2566  *  -1: error
2567  *   0: NA
2568  *   1: ok
2569  *
2570  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
2571  *            from executing at same time.
2572  */
2573 int
2574 stop_cpus(u_int map)
2575 {
2576         map &= smp_active_mask;
2577
2578         /* send the Xcpustop IPI to all CPUs in map */
2579         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
2580         
2581         while ((stopped_cpus & map) != map)
2582                 /* spin */ ;
2583
2584         return 1;
2585 }
2586
2587
2588 /*
2589  * Called by a CPU to restart stopped CPUs. 
2590  *
2591  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
2592  *
2593  *  - Signals all CPUs in map to restart.
2594  *  - Waits for each to restart.
2595  *
2596  * Returns:
2597  *  -1: error
2598  *   0: NA
2599  *   1: ok
2600  */
2601 int
2602 restart_cpus(u_int map)
2603 {
2604         /* signal other cpus to restart */
2605         started_cpus = map & smp_active_mask;
2606
2607         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
2608                 /* spin */ ;
2609
2610         return 1;
2611 }
2612
2613 /*
2614  * This is called once the mpboot code has gotten us properly relocated
2615  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
2616  * and when it returns the scheduler will call the real cpu_idle() main
2617  * loop for the idlethread.  Interrupts are disabled on entry and should
2618  * remain disabled at return.
2619  */
2620 void
2621 ap_init(void)
2622 {
2623         u_int   apic_id;
2624
2625         /*
2626          * Adjust smp_startup_mask to signal the BSP that we have started
2627          * up successfully.  Note that we do not yet hold the BGL.  The BSP
2628          * is waiting for our signal.
2629          *
2630          * We can't set our bit in smp_active_mask yet because we are holding
2631          * interrupts physically disabled and remote cpus could deadlock
2632          * trying to send us an IPI.
2633          */
2634         smp_startup_mask |= 1 << mycpu->gd_cpuid;
2635         cpu_mfence();
2636
2637         /*
2638          * Interlock for finalization.  Wait until mp_finish is non-zero,
2639          * then get the MP lock.
2640          *
2641          * Note: We are in a critical section.
2642          *
2643          * Note: We have to synchronize td_mpcount to our desired MP state
2644          * before calling cpu_try_mplock().
2645          *
2646          * Note: we are the idle thread, we can only spin.
2647          *
2648          * Note: The load fence is memory volatile and prevents the compiler
2649          * from improperly caching mp_finish, and the cpu from improperly
2650          * caching it.
2651          */
2652         while (mp_finish == 0)
2653             cpu_lfence();
2654         ++curthread->td_mpcount;
2655         while (cpu_try_mplock() == 0)
2656             ;
2657
2658         if (cpu_feature & CPUID_TSC) {
2659             /*
2660              * The BSP is constantly updating tsc0_offset, figure out the
2661              * relative difference to synchronize ktrdump.
2662              */
2663             tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
2664         }
2665
2666         /* BSP may have changed PTD while we're waiting for the lock */
2667         cpu_invltlb();
2668
2669 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
2670         lidt(&r_idt);
2671 #endif
2672
2673         /* Build our map of 'other' CPUs. */
2674         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2675
2676         kprintf("SMP: AP CPU #%d Launched!\n", mycpu->gd_cpuid);
2677
2678         /* A quick check from sanity claus */
2679         apic_id = (apic_id_to_logical[(lapic->id & 0x0f000000) >> 24]);
2680         if (mycpu->gd_cpuid != apic_id) {
2681                 kprintf("SMP: cpuid = %d\n", mycpu->gd_cpuid);
2682                 kprintf("SMP: apic_id = %d\n", apic_id);
2683 #if JGXXX
2684                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
2685 #endif
2686                 panic("cpuid mismatch! boom!!");
2687         }
2688
2689         /* Initialize AP's local APIC for irq's */
2690         apic_initialize(FALSE);
2691
2692         /* Set memory range attributes for this CPU to match the BSP */
2693         mem_range_AP_init();
2694
2695         /*
2696          * Once we go active we must process any IPIQ messages that may
2697          * have been queued, because no actual IPI will occur until we
2698          * set our bit in the smp_active_mask.  If we don't the IPI
2699          * message interlock could be left set which would also prevent
2700          * further IPIs.
2701          *
2702          * The idle loop doesn't expect the BGL to be held and while
2703          * lwkt_switch() normally cleans things up this is a special case
2704          * because we returning almost directly into the idle loop.
2705          *
2706          * The idle thread is never placed on the runq, make sure
2707          * nothing we've done put it there.
2708          */
2709         KKASSERT(curthread->td_mpcount == 1);
2710         smp_active_mask |= 1 << mycpu->gd_cpuid;
2711
2712         /*
2713          * Enable interrupts here.  idle_restore will also do it, but
2714          * doing it here lets us clean up any strays that got posted to
2715          * the CPU during the AP boot while we are still in a critical
2716          * section.
2717          */
2718         __asm __volatile("sti; pause; pause"::);
2719         mdcpu->gd_fpending = 0;
2720
2721         initclocks_pcpu();      /* clock interrupts (via IPIs) */
2722         lwkt_process_ipiq();
2723
2724         /*
2725          * Releasing the mp lock lets the BSP finish up the SMP init
2726          */
2727         rel_mplock();
2728         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
2729 }
2730
2731 /*
2732  * Get SMP fully working before we start initializing devices.
2733  */
2734 static
2735 void
2736 ap_finish(void)
2737 {
2738         mp_finish = 1;
2739         if (bootverbose)
2740                 kprintf("Finish MP startup\n");
2741         if (cpu_feature & CPUID_TSC)
2742                 tsc0_offset = rdtsc();
2743         tsc_offsets[0] = 0;
2744         rel_mplock();
2745         while (smp_active_mask != smp_startup_mask) {
2746                 cpu_lfence();
2747                 if (cpu_feature & CPUID_TSC)
2748                         tsc0_offset = rdtsc();
2749         }
2750         while (try_mplock() == 0)
2751                 ;
2752         if (bootverbose)
2753                 kprintf("Active CPU Mask: %08x\n", smp_active_mask);
2754 }
2755
2756 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
2757
2758 void
2759 cpu_send_ipiq(int dcpu)
2760 {
2761         if ((1 << dcpu) & smp_active_mask)
2762                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
2763 }
2764
2765 #if 0   /* single_apic_ipi_passive() not working yet */
2766 /*
2767  * Returns 0 on failure, 1 on success
2768  */
2769 int
2770 cpu_send_ipiq_passive(int dcpu)
2771 {
2772         int r = 0;
2773         if ((1 << dcpu) & smp_active_mask) {
2774                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
2775                                         APIC_DELMODE_FIXED);
2776         }
2777         return(r);
2778 }
2779 #endif
2780