sys/platform/pc64/x86_64/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
  27  */
  28
  29 #include "opt_cpu.h"
  30
  31 #include <sys/param.h>
  32 #include <sys/systm.h>
  33 #include <sys/kernel.h>
  34 #include <sys/sysctl.h>
  35 #include <sys/malloc.h>
  36 #include <sys/memrange.h>
  37 #include <sys/cons.h>   /* cngetc() */
  38 #include <sys/machintr.h>
  39
  40 #include <sys/mplock2.h>
  41
  42 #include <vm/vm.h>
  43 #include <vm/vm_param.h>
  44 #include <vm/pmap.h>
  45 #include <vm/vm_kern.h>
  46 #include <vm/vm_extern.h>
  47 #include <sys/lock.h>
  48 #include <vm/vm_map.h>
  49 #include <sys/user.h>
  50 #ifdef GPROF
  51 #include <sys/gmon.h>
  52 #endif
  53
  54 #include <machine/smp.h>
  55 #include <machine_base/apic/apicreg.h>
  56 #include <machine/atomic.h>
  57 #include <machine/cpufunc.h>
  58 #include <machine_base/apic/mpapic.h>
  59 #include <machine/psl.h>
  60 #include <machine/segments.h>
  61 #include <machine/tss.h>
  62 #include <machine/specialreg.h>
  63 #include <machine/globaldata.h>
  64
  65 #include <machine/md_var.h>             /* setidt() */
  66 #include <machine_base/icu/icu.h>               /* IPIs */
  67 #include <machine_base/isa/intr_machdep.h>      /* IPIs */
  68
  69 #define FIXUP_EXTRA_APIC_INTS   8       /* additional entries we may create */
  70
  71 #define WARMBOOT_TARGET         0
  72 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  73 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  74
  75 #define BIOS_BASE               (0xf0000)
  76 #define BIOS_SIZE               (0x10000)
  77 #define BIOS_COUNT              (BIOS_SIZE/4)
  78
  79 #define CMOS_REG                (0x70)
  80 #define CMOS_DATA               (0x71)
  81 #define BIOS_RESET              (0x0f)
  82 #define BIOS_WARM               (0x0a)
  83
  84 #define PROCENTRY_FLAG_EN       0x01
  85 #define PROCENTRY_FLAG_BP       0x02
  86 #define IOAPICENTRY_FLAG_EN     0x01
  87
  88
  89 /* MP Floating Pointer Structure */
  90 typedef struct MPFPS {
  91         char    signature[4];
  92         u_int32_t pap;
  93         u_char  length;
  94         u_char  spec_rev;
  95         u_char  checksum;
  96         u_char  mpfb1;
  97         u_char  mpfb2;
  98         u_char  mpfb3;
  99         u_char  mpfb4;
 100         u_char  mpfb5;
 101 }      *mpfps_t;
 102
 103 /* MP Configuration Table Header */
 104 typedef struct MPCTH {
 105         char    signature[4];
 106         u_short base_table_length;
 107         u_char  spec_rev;
 108         u_char  checksum;
 109         u_char  oem_id[8];
 110         u_char  product_id[12];
 111         u_int32_t oem_table_pointer;
 112         u_short oem_table_size;
 113         u_short entry_count;
 114         u_int32_t apic_address;
 115         u_short extended_table_length;
 116         u_char  extended_table_checksum;
 117         u_char  reserved;
 118 }      *mpcth_t;
 119
 120
 121 typedef struct PROCENTRY {
 122         u_char  type;
 123         u_char  apic_id;
 124         u_char  apic_version;
 125         u_char  cpu_flags;
 126         u_int32_t cpu_signature;
 127         u_int32_t feature_flags;
 128         u_int32_t reserved1;
 129         u_int32_t reserved2;
 130 }      *proc_entry_ptr;
 131
 132 typedef struct BUSENTRY {
 133         u_char  type;
 134         u_char  bus_id;
 135         char    bus_type[6];
 136 }      *bus_entry_ptr;
 137
 138 typedef struct IOAPICENTRY {
 139         u_char  type;
 140         u_char  apic_id;
 141         u_char  apic_version;
 142         u_char  apic_flags;
 143         u_int32_t apic_address;
 144 }      *io_apic_entry_ptr;
 145
 146 typedef struct INTENTRY {
 147         u_char  type;
 148         u_char  int_type;
 149         u_short int_flags;
 150         u_char  src_bus_id;
 151         u_char  src_bus_irq;
 152         u_char  dst_apic_id;
 153         u_char  dst_apic_int;
 154 }      *int_entry_ptr;
 155
 156 /* descriptions of MP basetable entries */
 157 typedef struct BASETABLE_ENTRY {
 158         u_char  type;
 159         u_char  length;
 160         char    name[16];
 161 }       basetable_entry;
 162
 163 /*
 164  * this code MUST be enabled here and in mpboot.s.
 165  * it follows the very early stages of AP boot by placing values in CMOS ram.
 166  * it NORMALLY will never be needed and thus the primitive method for enabling.
 167  *
 168  */
 169 #if defined(CHECK_POINTS)
 170 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
 171 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
 172
 173 #define CHECK_INIT(D);                          \
 174         CHECK_WRITE(0x34, (D));                 \
 175         CHECK_WRITE(0x35, (D));                 \
 176         CHECK_WRITE(0x36, (D));                 \
 177         CHECK_WRITE(0x37, (D));                 \
 178         CHECK_WRITE(0x38, (D));                 \
 179         CHECK_WRITE(0x39, (D));
 180
 181 #define CHECK_PRINT(S);                         \
 182         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 183            (S),                                 \
 184            CHECK_READ(0x34),                    \
 185            CHECK_READ(0x35),                    \
 186            CHECK_READ(0x36),                    \
 187            CHECK_READ(0x37),                    \
 188            CHECK_READ(0x38),                    \
 189            CHECK_READ(0x39));
 190
 191 #else                           /* CHECK_POINTS */
 192
 193 #define CHECK_INIT(D)
 194 #define CHECK_PRINT(S)
 195
 196 #endif                          /* CHECK_POINTS */
 197
 198 /*
 199  * Values to send to the POST hardware.
 200  */
 201 #define MP_BOOTADDRESS_POST     0x10
 202 #define MP_PROBE_POST           0x11
 203 #define MPTABLE_PASS1_POST      0x12
 204
 205 #define MP_START_POST           0x13
 206 #define MP_ENABLE_POST          0x14
 207 #define MPTABLE_PASS2_POST      0x15
 208
 209 #define START_ALL_APS_POST      0x16
 210 #define INSTALL_AP_TRAMP_POST   0x17
 211 #define START_AP_POST           0x18
 212
 213 #define MP_ANNOUNCE_POST        0x19
 214
 215 static int need_hyperthreading_fixup;
 216 static u_int logical_cpus;
 217 u_int   logical_cpus_mask;
 218
 219 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 220 int     current_postcode;
 221
 222 /** XXX FIXME: what system files declare these??? */
 223 extern struct region_descriptor r_gdt, r_idt;
 224
 225 int     bsp_apic_ready = 0;     /* flags useability of BSP apic */
 226 int     mp_naps;                /* # of Applications processors */
 227 int     mp_nbusses;             /* # of busses */
 228 #ifdef APIC_IO
 229 int     mp_napics;              /* # of IO APICs */
 230 #endif
 231 int     boot_cpu_id;            /* designated BSP */
 232 vm_offset_t cpu_apic_address;
 233 #ifdef APIC_IO
 234 vm_offset_t io_apic_address[NAPICID];   /* NAPICID is more than enough */
 235 u_int32_t *io_apic_versions;
 236 #endif
 237 extern  int nkpt;
 238
 239 u_int32_t cpu_apic_versions[MAXCPU];
 240 int64_t tsc0_offset;
 241 extern int64_t tsc_offsets[];
 242
 243 #ifdef APIC_IO
 244 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
 245 #endif
 246
 247 /*
 248  * APIC ID logical/physical mapping structures.
 249  * We oversize these to simplify boot-time config.
 250  */
 251 int     cpu_num_to_apic_id[NAPICID];
 252 #ifdef APIC_IO
 253 int     io_num_to_apic_id[NAPICID];
 254 #endif
 255 int     apic_id_to_logical[NAPICID];
 256
 257 /* AP uses this during bootstrap.  Do not staticize.  */
 258 char *bootSTK;
 259 static int bootAP;
 260
 261 /*
 262  * SMP page table page.  Setup by locore to point to a page table
 263  * page from which we allocate per-cpu privatespace areas io_apics,
 264  * and so forth.
 265  */
 266
 267 #define IO_MAPPING_START_INDEX  \
 268                 (SMP_MAXCPU * sizeof(struct privatespace) / PAGE_SIZE)
 269
 270 extern pt_entry_t *SMPpt;
 271
 272 struct pcb stoppcbs[MAXCPU];
 273
 274 extern inthand_t IDTVEC(fast_syscall), IDTVEC(fast_syscall32);
 275
 276 /*
 277  * Local data and functions.
 278  */
 279
 280 static int      mp_capable;
 281 static u_int    boot_address;
 282 static u_int    base_memory;
 283 static int      mp_finish;
 284
 285 static mpfps_t  mpfps;
 286 static long     search_for_sig(u_int32_t target, int count);
 287 static void     mp_enable(u_int boot_addr);
 288
 289 static void     mptable_hyperthread_fixup(u_int id_mask);
 290 static void     mptable_pass1(void);
 291 static int      mptable_pass2(void);
 292 static void     default_mp_table(int type);
 293 static void     fix_mp_table(void);
 294 #ifdef APIC_IO
 295 static void     setup_apic_irq_mapping(void);
 296 static int      apic_int_is_bus_type(int intr, int bus_type);
 297 #endif
 298 static int      start_all_aps(u_int boot_addr);
 299 #if 0
 300 static void     install_ap_tramp(u_int boot_addr);
 301 #endif
 302 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
 303 static int      smitest(void);
 304
 305 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 306 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 307 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 308 static u_int    bootMP_size;
 309
 310 /*
 311  * Calculate usable address in base memory for AP trampoline code.
 312  */
 313 u_int
 314 mp_bootaddress(u_int basemem)
 315 {
 316         POSTCODE(MP_BOOTADDRESS_POST);
 317
 318         base_memory = basemem;
 319
 320         bootMP_size = mptramp_end - mptramp_start;
 321         boot_address = trunc_page(basemem * 1024); /* round down to 4k boundary */
 322         if (((basemem * 1024) - boot_address) < bootMP_size)
 323                 boot_address -= PAGE_SIZE;      /* not enough, lower by 4k */
 324         /* 3 levels of page table pages */
 325         mptramp_pagetables = boot_address - (PAGE_SIZE * 3);
 326
 327         return mptramp_pagetables;
 328 }
 329
 330
 331 /*
 332  * Look for an Intel MP spec table (ie, SMP capable hardware).
 333  */
 334 int
 335 mp_probe(void)
 336 {
 337         long    x;
 338         u_long  segment;
 339         u_int32_t target;
 340
 341         /*
 342          * Make sure our SMPpt[] page table is big enough to hold all the
 343          * mappings we need.
 344          */
 345         KKASSERT(IO_MAPPING_START_INDEX < NPTEPG - 2);
 346
 347         POSTCODE(MP_PROBE_POST);
 348
 349         /* see if EBDA exists */
 350         if ((segment = (u_long) * (u_short *) (KERNBASE + 0x40e)) != 0) {
 351                 /* search first 1K of EBDA */
 352                 target = (u_int32_t) (segment << 4);
 353                 if ((x = search_for_sig(target, 1024 / 4)) != -1L)
 354                         goto found;
 355         } else {
 356                 /* last 1K of base memory, effective 'top of base' passed in */
 357                 target = (u_int32_t) (base_memory - 0x400);
 358                 if ((x = search_for_sig(target, 1024 / 4)) != -1L)
 359                         goto found;
 360         }
 361
 362         /* search the BIOS */
 363         target = (u_int32_t) BIOS_BASE;
 364         if ((x = search_for_sig(target, BIOS_COUNT)) != -1L)
 365                 goto found;
 366
 367         /* nothing found */
 368         mpfps = (mpfps_t)0;
 369         mp_capable = 0;
 370         return 0;
 371
 372 found:
 373         /*
 374          * Calculate needed resources.  We can safely map physical
 375          * memory into SMPpt after mptable_pass1() completes.
 376          */
 377         mpfps = (mpfps_t)x;
 378         mptable_pass1();
 379
 380         /* flag fact that we are running multiple processors */
 381         mp_capable = 1;
 382         return 1;
 383 }
 384
 385
 386 /*
 387  * Startup the SMP processors.
 388  */
 389 void
 390 mp_start(void)
 391 {
 392         POSTCODE(MP_START_POST);
 393
 394         /* look for MP capable motherboard */
 395         if (mp_capable)
 396                 mp_enable(boot_address);
 397         else
 398                 panic("MP hardware not found!");
 399 }
 400
 401
 402 /*
 403  * Print various information about the SMP system hardware and setup.
 404  */
 405 void
 406 mp_announce(void)
 407 {
 408         int     x;
 409
 410         POSTCODE(MP_ANNOUNCE_POST);
 411
 412         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 413         kprintf(" cpu0 (BSP): apic id: %2d", CPU_TO_ID(0));
 414         kprintf(", version: 0x%08x", cpu_apic_versions[0]);
 415         kprintf(", at 0x%08jx\n", (intmax_t)cpu_apic_address);
 416         for (x = 1; x <= mp_naps; ++x) {
 417                 kprintf(" cpu%d (AP):  apic id: %2d", x, CPU_TO_ID(x));
 418                 kprintf(", version: 0x%08x", cpu_apic_versions[x]);
 419                 kprintf(", at 0x%08jx\n", (intmax_t)cpu_apic_address);
 420         }
 421
 422 #if defined(APIC_IO)
 423         for (x = 0; x < mp_napics; ++x) {
 424                 kprintf(" io%d (APIC): apic id: %2d", x, IO_TO_ID(x));
 425                 kprintf(", version: 0x%08x", io_apic_versions[x]);
 426                 kprintf(", at 0x%08lx\n", io_apic_address[x]);
 427         }
 428 #else
 429         kprintf(" Warning: APIC I/O disabled\n");
 430 #endif  /* APIC_IO */
 431 }
 432
 433 /*
 434  * AP cpu's call this to sync up protected mode.
 435  *
 436  * WARNING! %gs is not set up on entry.  This routine sets up %gs.
 437  */
 438 void
 439 init_secondary(void)
 440 {
 441         int     gsel_tss;
 442         int     x, myid = bootAP;
 443         u_int64_t msr, cr0;
 444         struct mdglobaldata *md;
 445         struct privatespace *ps;
 446
 447         ps = &CPU_prvspace[myid];
 448
 449         gdt_segs[GPROC0_SEL].ssd_base =
 450                 (long) &ps->mdglobaldata.gd_common_tss;
 451         ps->mdglobaldata.mi.gd_prvspace = ps;
 452
 453         /* We fill the 32-bit segment descriptors */
 454         for (x = 0; x < NGDT; x++) {
 455                 if (x != GPROC0_SEL && x != (GPROC0_SEL + 1))
 456                         ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x]);
 457         }
 458         /* And now a 64-bit one */
 459         ssdtosyssd(&gdt_segs[GPROC0_SEL],
 460             (struct system_segment_descriptor *)&gdt[myid * NGDT + GPROC0_SEL]);
 461
 462         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 463         r_gdt.rd_base = (long) &gdt[myid * NGDT];
 464         lgdt(&r_gdt);                   /* does magic intra-segment return */
 465
 466         /* lgdt() destroys the GSBASE value, so we load GSBASE after lgdt() */
 467         wrmsr(MSR_FSBASE, 0);           /* User value */
 468         wrmsr(MSR_GSBASE, (u_int64_t)ps);
 469         wrmsr(MSR_KGSBASE, 0);          /* XXX User value while we're in the kernel */
 470
 471         lidt(&r_idt);
 472
 473 #if 0
 474         lldt(_default_ldt);
 475         mdcpu->gd_currentldt = _default_ldt;
 476 #endif
 477
 478         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 479         gdt[myid * NGDT + GPROC0_SEL].sd_type = SDT_SYSTSS;
 480
 481         md = mdcpu;     /* loaded through %gs:0 (mdglobaldata.mi.gd_prvspace)*/
 482
 483         md->gd_common_tss.tss_rsp0 = 0; /* not used until after switch */
 484 #if 0 /* JG XXX */
 485         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 486 #endif
 487         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL];
 488         md->gd_common_tssd = *md->gd_tss_gdt;
 489 #if 0 /* JG XXX */
 490         md->gd_common_tss.tss_ist1 = (long)&doublefault_stack[PAGE_SIZE];
 491 #endif
 492         ltr(gsel_tss);
 493
 494         /*
 495          * Set to a known state:
 496          * Set by mpboot.s: CR0_PG, CR0_PE
 497          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 498          */
 499         cr0 = rcr0();
 500         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 501         load_cr0(cr0);
 502
 503         /* Set up the fast syscall stuff */
 504         msr = rdmsr(MSR_EFER) | EFER_SCE;
 505         wrmsr(MSR_EFER, msr);
 506         wrmsr(MSR_LSTAR, (u_int64_t)IDTVEC(fast_syscall));
 507         wrmsr(MSR_CSTAR, (u_int64_t)IDTVEC(fast_syscall32));
 508         msr = ((u_int64_t)GSEL(GCODE_SEL, SEL_KPL) << 32) |
 509               ((u_int64_t)GSEL(GUCODE32_SEL, SEL_UPL) << 48);
 510         wrmsr(MSR_STAR, msr);
 511         wrmsr(MSR_SF_MASK, PSL_NT|PSL_T|PSL_I|PSL_C|PSL_D);
 512
 513         pmap_set_opt();         /* PSE/4MB pages, etc */
 514 #if JGXXX
 515         /* Initialize the PAT MSR. */
 516         pmap_init_pat();
 517 #endif
 518
 519         /* set up CPU registers and state */
 520         cpu_setregs();
 521
 522         /* set up SSE/NX registers */
 523         initializecpu();
 524
 525         /* set up FPU state on the AP */
 526         npxinit(__INITIAL_NPXCW__);
 527
 528         /* disable the APIC, just to be SURE */
 529         lapic->svr &= ~APIC_SVR_ENABLE;
 530
 531         /* data returned to BSP */
 532         cpu_apic_versions[0] = lapic->version;
 533 }
 534
 535 /*******************************************************************
 536  * local functions and data
 537  */
 538
 539 /*
 540  * start the SMP system
 541  */
 542 static void
 543 mp_enable(u_int boot_addr)
 544 {
 545         int     x;
 546 #if defined(APIC_IO)
 547         int     apic;
 548         u_int   ux;
 549 #endif  /* APIC_IO */
 550
 551         POSTCODE(MP_ENABLE_POST);
 552
 553         if (cpu_apic_address == 0)
 554                 panic("pmap_bootstrap: no local apic!");
 555
 556 #if 0 /* JGXXX */
 557         /* turn on 4MB of V == P addressing so we can get to MP table */
 558         *(int *)PTD = PG_V | PG_RW | ((uintptr_t)(void *)KPTphys & PG_FRAME);
 559         cpu_invltlb();
 560 #endif
 561
 562         /* examine the MP table for needed info, uses physical addresses */
 563         x = mptable_pass2();
 564
 565 #if 0 /* JGXXX */
 566         *(int *)PTD = 0;
 567         cpu_invltlb();
 568 #endif /* 0 JGXXX */
 569
 570         /* can't process default configs till the CPU APIC is pmapped */
 571         if (x)
 572                 default_mp_table(x);
 573
 574         /* post scan cleanup */
 575         fix_mp_table();
 576
 577 #if defined(APIC_IO)
 578
 579         setup_apic_irq_mapping();
 580
 581         /* fill the LOGICAL io_apic_versions table */
 582         for (apic = 0; apic < mp_napics; ++apic) {
 583                 ux = io_apic_read(apic, IOAPIC_VER);
 584                 io_apic_versions[apic] = ux;
 585                 io_apic_set_id(apic, IO_TO_ID(apic));
 586         }
 587
 588         /* program each IO APIC in the system */
 589         for (apic = 0; apic < mp_napics; ++apic)
 590                 if (io_apic_setup(apic) < 0)
 591                         panic("IO APIC setup failure");
 592
 593 #endif  /* APIC_IO */
 594
 595         /*
 596          * These are required for SMP operation
 597          */
 598
 599         /* install a 'Spurious INTerrupt' vector */
 600         setidt(XSPURIOUSINT_OFFSET, Xspuriousint,
 601                SDT_SYSIGT, SEL_KPL, 0);
 602
 603         /* install an inter-CPU IPI for TLB invalidation */
 604         setidt(XINVLTLB_OFFSET, Xinvltlb,
 605                SDT_SYSIGT, SEL_KPL, 0);
 606
 607         /* install an inter-CPU IPI for IPIQ messaging */
 608         setidt(XIPIQ_OFFSET, Xipiq,
 609                SDT_SYSIGT, SEL_KPL, 0);
 610
 611         /* install a timer vector */
 612         setidt(XTIMER_OFFSET, Xtimer,
 613                SDT_SYSIGT, SEL_KPL, 0);
 614
 615         /* install an inter-CPU IPI for CPU stop/restart */
 616         setidt(XCPUSTOP_OFFSET, Xcpustop,
 617                SDT_SYSIGT, SEL_KPL, 0);
 618
 619         /* start each Application Processor */
 620         start_all_aps(boot_addr);
 621 }
 622
 623
 624 /*
 625  * look for the MP spec signature
 626  */
 627
 628 /* string defined by the Intel MP Spec as identifying the MP table */
 629 #define MP_SIG          0x5f504d5f      /* _MP_ */
 630 #define NEXT(X)         ((X) += 4)
 631 static long
 632 search_for_sig(u_int32_t target, int count)
 633 {
 634         int     x;
 635         u_int32_t *addr = (u_int32_t *) (KERNBASE + target);
 636
 637         for (x = 0; x < count; NEXT(x))
 638                 if (addr[x] == MP_SIG)
 639                         /* make array index a byte index */
 640                         return (long)(&addr[x]);
 641
 642         return -1;
 643 }
 644
 645
 646 static basetable_entry basetable_entry_types[] =
 647 {
 648         {0, 20, "Processor"},
 649         {1, 8, "Bus"},
 650         {2, 8, "I/O APIC"},
 651         {3, 8, "I/O INT"},
 652         {4, 8, "Local INT"}
 653 };
 654
 655 typedef struct BUSDATA {
 656         u_char  bus_id;
 657         enum busTypes bus_type;
 658 }       bus_datum;
 659
 660 typedef struct INTDATA {
 661         u_char  int_type;
 662         u_short int_flags;
 663         u_char  src_bus_id;
 664         u_char  src_bus_irq;
 665         u_char  dst_apic_id;
 666         u_char  dst_apic_int;
 667         u_char  int_vector;
 668 }       io_int, local_int;
 669
 670 typedef struct BUSTYPENAME {
 671         u_char  type;
 672         char    name[7];
 673 }       bus_type_name;
 674
 675 static bus_type_name bus_type_table[] =
 676 {
 677         {CBUS, "CBUS"},
 678         {CBUSII, "CBUSII"},
 679         {EISA, "EISA"},
 680         {MCA, "MCA"},
 681         {UNKNOWN_BUSTYPE, "---"},
 682         {ISA, "ISA"},
 683         {MCA, "MCA"},
 684         {UNKNOWN_BUSTYPE, "---"},
 685         {UNKNOWN_BUSTYPE, "---"},
 686         {UNKNOWN_BUSTYPE, "---"},
 687         {UNKNOWN_BUSTYPE, "---"},
 688         {UNKNOWN_BUSTYPE, "---"},
 689         {PCI, "PCI"},
 690         {UNKNOWN_BUSTYPE, "---"},
 691         {UNKNOWN_BUSTYPE, "---"},
 692         {UNKNOWN_BUSTYPE, "---"},
 693         {UNKNOWN_BUSTYPE, "---"},
 694         {XPRESS, "XPRESS"},
 695         {UNKNOWN_BUSTYPE, "---"}
 696 };
 697 /* from MP spec v1.4, table 5-1 */
 698 static int default_data[7][5] =
 699 {
 700 /*   nbus, id0, type0, id1, type1 */
 701         {1, 0, ISA, 255, 255},
 702         {1, 0, EISA, 255, 255},
 703         {1, 0, EISA, 255, 255},
 704         {1, 0, MCA, 255, 255},
 705         {2, 0, ISA, 1, PCI},
 706         {2, 0, EISA, 1, PCI},
 707         {2, 0, MCA, 1, PCI}
 708 };
 709
 710
 711 /* the bus data */
 712 static bus_datum *bus_data;
 713
 714 #ifdef APIC_IO
 715 /* the IO INT data, one entry per possible APIC INTerrupt */
 716 static io_int  *io_apic_ints;
 717 static int nintrs;
 718 #endif
 719
 720 static int processor_entry      (proc_entry_ptr entry, int cpu);
 721 static int bus_entry            (bus_entry_ptr entry, int bus);
 722 #ifdef APIC_IO
 723 static int io_apic_entry        (io_apic_entry_ptr entry, int apic);
 724 static int int_entry            (int_entry_ptr entry, int intr);
 725 #endif
 726 static int lookup_bus_type      (char *name);
 727
 728
 729 /*
 730  * 1st pass on motherboard's Intel MP specification table.
 731  *
 732  * initializes:
 733  *      ncpus = 1
 734  *
 735  * determines:
 736  *      cpu_apic_address (common to all CPUs)
 737  *      io_apic_address[N]
 738  *      mp_naps
 739  *      mp_nbusses
 740  *      mp_napics
 741  *      nintrs
 742  */
 743 static void
 744 mptable_pass1(void)
 745 {
 746 #ifdef APIC_IO
 747         int     x;
 748 #endif
 749         mpcth_t cth;
 750         int     totalSize;
 751         void*   position;
 752         int     count;
 753         int     type;
 754         u_int   id_mask;
 755
 756         POSTCODE(MPTABLE_PASS1_POST);
 757
 758 #ifdef APIC_IO
 759         /* clear various tables */
 760         for (x = 0; x < NAPICID; ++x) {
 761                 io_apic_address[x] = ~0;        /* IO APIC address table */
 762         }
 763 #endif
 764
 765         /* init everything to empty */
 766         mp_naps = 0;
 767         mp_nbusses = 0;
 768 #ifdef APIC_IO
 769         mp_napics = 0;
 770         nintrs = 0;
 771 #endif
 772         id_mask = 0;
 773
 774         /* check for use of 'default' configuration */
 775         if (mpfps->mpfb1 != 0) {
 776                 /* use default addresses */
 777                 cpu_apic_address = DEFAULT_APIC_BASE;
 778 #ifdef APIC_IO
 779                 io_apic_address[0] = DEFAULT_IO_APIC_BASE;
 780 #endif
 781
 782                 /* fill in with defaults */
 783                 mp_naps = 2;            /* includes BSP */
 784                 mp_nbusses = default_data[mpfps->mpfb1 - 1][0];
 785 #if defined(APIC_IO)
 786                 mp_napics = 1;
 787                 nintrs = 16;
 788 #endif  /* APIC_IO */
 789         }
 790         else {
 791                 if (mpfps->pap == 0)
 792                         panic("MP Configuration Table Header MISSING!");
 793                 cth = (void *)PHYS_TO_DMAP(mpfps->pap);
 794
 795                 cpu_apic_address = (vm_offset_t) cth->apic_address;
 796
 797                 /* walk the table, recording info of interest */
 798                 totalSize = cth->base_table_length - sizeof(struct MPCTH);
 799                 position = (u_char *) cth + sizeof(struct MPCTH);
 800                 count = cth->entry_count;
 801
 802                 while (count--) {
 803                         switch (type = *(u_char *) position) {
 804                         case 0: /* processor_entry */
 805                                 if (((proc_entry_ptr)position)->cpu_flags
 806                                     & PROCENTRY_FLAG_EN) {
 807                                         ++mp_naps;
 808                                         id_mask |= 1 <<
 809                                             ((proc_entry_ptr)position)->apic_id;
 810                                 }
 811                                 break;
 812                         case 1: /* bus_entry */
 813                                 ++mp_nbusses;
 814                                 break;
 815                         case 2: /* io_apic_entry */
 816 #ifdef APIC_IO
 817                                 if (((io_apic_entry_ptr)position)->apic_flags
 818                                         & IOAPICENTRY_FLAG_EN)
 819                                         io_apic_address[mp_napics++] =
 820                                             (vm_offset_t)((io_apic_entry_ptr)
 821                                                 position)->apic_address;
 822 #endif
 823                                 break;
 824                         case 3: /* int_entry */
 825 #ifdef APIC_IO
 826                                 ++nintrs;
 827 #endif
 828                                 break;
 829                         case 4: /* int_entry */
 830                                 break;
 831                         default:
 832                                 panic("mpfps Base Table HOSED!");
 833                                 /* NOTREACHED */
 834                         }
 835
 836                         totalSize -= basetable_entry_types[type].length;
 837                         position = (uint8_t *)position +
 838                             basetable_entry_types[type].length;
 839                 }
 840         }
 841
 842         /* qualify the numbers */
 843         if (mp_naps > MAXCPU) {
 844                 kprintf("Warning: only using %d of %d available CPUs!\n",
 845                         MAXCPU, mp_naps);
 846                 mp_naps = MAXCPU;
 847         }
 848
 849         /* See if we need to fixup HT logical CPUs. */
 850         mptable_hyperthread_fixup(id_mask);
 851
 852         /*
 853          * Count the BSP.
 854          * This is also used as a counter while starting the APs.
 855          */
 856         ncpus = 1;
 857
 858         --mp_naps;      /* subtract the BSP */
 859 }
 860
 861
 862 /*
 863  * 2nd pass on motherboard's Intel MP specification table.
 864  *
 865  * sets:
 866  *      boot_cpu_id
 867  *      ID_TO_IO(N), phy APIC ID to log CPU/IO table
 868  *      CPU_TO_ID(N), logical CPU to APIC ID table
 869  *      IO_TO_ID(N), logical IO to APIC ID table
 870  *      bus_data[N]
 871  *      io_apic_ints[N]
 872  */
 873 static int
 874 mptable_pass2(void)
 875 {
 876         struct PROCENTRY proc;
 877         int     x;
 878         mpcth_t cth;
 879         int     totalSize;
 880         void*   position;
 881         int     count;
 882         int     type;
 883         int     apic, bus, cpu, intr;
 884         int     i;
 885
 886         POSTCODE(MPTABLE_PASS2_POST);
 887
 888         /* Initialize fake proc entry for use with HT fixup. */
 889         bzero(&proc, sizeof(proc));
 890         proc.type = 0;
 891         proc.cpu_flags = PROCENTRY_FLAG_EN;
 892
 893 #ifdef APIC_IO
 894         MALLOC(io_apic_versions, u_int32_t *, sizeof(u_int32_t) * mp_napics,
 895             M_DEVBUF, M_WAITOK);
 896         MALLOC(ioapic, volatile ioapic_t **, sizeof(ioapic_t *) * mp_napics,
 897             M_DEVBUF, M_WAITOK | M_ZERO);
 898         MALLOC(io_apic_ints, io_int *, sizeof(io_int) * (nintrs + FIXUP_EXTRA_APIC_INTS),
 899             M_DEVBUF, M_WAITOK);
 900 #endif
 901         MALLOC(bus_data, bus_datum *, sizeof(bus_datum) * mp_nbusses,
 902             M_DEVBUF, M_WAITOK);
 903
 904 #ifdef APIC_IO
 905         for (i = 0; i < mp_napics; i++) {
 906                 ioapic[i] = permanent_io_mapping(io_apic_address[i]);
 907         }
 908 #endif
 909
 910         /* clear various tables */
 911         for (x = 0; x < NAPICID; ++x) {
 912                 CPU_TO_ID(x) = -1;      /* logical CPU to APIC ID table */
 913 #ifdef APIC_IO
 914                 ID_TO_IO(x) = -1;       /* phy APIC ID to log CPU/IO table */
 915                 IO_TO_ID(x) = -1;       /* logical IO to APIC ID table */
 916 #endif
 917         }
 918
 919         /* clear bus data table */
 920         for (x = 0; x < mp_nbusses; ++x)
 921                 bus_data[x].bus_id = 0xff;
 922
 923 #ifdef APIC_IO
 924         /* clear IO APIC INT table */
 925         for (x = 0; x < (nintrs + 1); ++x) {
 926                 io_apic_ints[x].int_type = 0xff;
 927                 io_apic_ints[x].int_vector = 0xff;
 928         }
 929 #endif
 930
 931         /* setup the cpu/apic mapping arrays */
 932         boot_cpu_id = -1;
 933
 934         /* record whether PIC or virtual-wire mode */
 935         machintr_setvar_simple(MACHINTR_VAR_IMCR_PRESENT, mpfps->mpfb2 & 0x80);
 936
 937         /* check for use of 'default' configuration */
 938         if (mpfps->mpfb1 != 0)
 939                 return mpfps->mpfb1;    /* return default configuration type */
 940
 941         if (mpfps->pap == 0)
 942                 panic("MP Configuration Table Header MISSING!");
 943
 944         cth = (void *)PHYS_TO_DMAP(mpfps->pap);
 945         /* walk the table, recording info of interest */
 946         totalSize = cth->base_table_length - sizeof(struct MPCTH);
 947         position = (u_char *) cth + sizeof(struct MPCTH);
 948         count = cth->entry_count;
 949         apic = bus = intr = 0;
 950         cpu = 1;                                /* pre-count the BSP */
 951
 952         while (count--) {
 953                 switch (type = *(u_char *) position) {
 954                 case 0:
 955                         if (processor_entry(position, cpu))
 956                                 ++cpu;
 957
 958                         if (need_hyperthreading_fixup) {
 959                                 /*
 960                                  * Create fake mptable processor entries
 961                                  * and feed them to processor_entry() to
 962                                  * enumerate the logical CPUs.
 963                                  */
 964                                 proc.apic_id = ((proc_entry_ptr)position)->apic_id;
 965                                 for (i = 1; i < logical_cpus; i++) {
 966                                         proc.apic_id++;
 967                                         processor_entry(&proc, cpu);
 968                                         logical_cpus_mask |= (1 << cpu);
 969                                         cpu++;
 970                                 }
 971                         }
 972                         break;
 973                 case 1:
 974                         if (bus_entry(position, bus))
 975                                 ++bus;
 976                         break;
 977                 case 2:
 978 #ifdef APIC_IO
 979                         if (io_apic_entry(position, apic))
 980                                 ++apic;
 981 #endif
 982                         break;
 983                 case 3:
 984 #ifdef APIC_IO
 985                         if (int_entry(position, intr))
 986                                 ++intr;
 987 #endif
 988                         break;
 989                 case 4:
 990                         /* int_entry(position); */
 991                         break;
 992                 default:
 993                         panic("mpfps Base Table HOSED!");
 994                         /* NOTREACHED */
 995                 }
 996
 997                 totalSize -= basetable_entry_types[type].length;
 998                 position = (uint8_t *)position + basetable_entry_types[type].length;
 999         }
1000
1001         if (boot_cpu_id == -1)
1002                 panic("NO BSP found!");
1003
1004         /* report fact that its NOT a default configuration */
1005         return 0;
1006 }
1007
1008 /*
1009  * Check if we should perform a hyperthreading "fix-up" to
1010  * enumerate any logical CPU's that aren't already listed
1011  * in the table.
1012  *
1013  * XXX: We assume that all of the physical CPUs in the
1014  * system have the same number of logical CPUs.
1015  *
1016  * XXX: We assume that APIC ID's are allocated such that
1017  * the APIC ID's for a physical processor are aligned
1018  * with the number of logical CPU's in the processor.
1019  */
1020 static void
1021 mptable_hyperthread_fixup(u_int id_mask)
1022 {
1023         u_int i, id;
1024
1025         /* Nothing to do if there is no HTT support. */
1026         if ((cpu_feature & CPUID_HTT) == 0)
1027                 return;
1028         logical_cpus = (cpu_procinfo & CPUID_HTT_CORES) >> 16;
1029         if (logical_cpus <= 1)
1030                 return;
1031
1032         /*
1033          * For each APIC ID of a CPU that is set in the mask,
1034          * scan the other candidate APIC ID's for this
1035          * physical processor.  If any of those ID's are
1036          * already in the table, then kill the fixup.
1037          */
1038         for (id = 0; id <= MAXCPU; id++) {
1039                 if ((id_mask & 1 << id) == 0)
1040                         continue;
1041                 /* First, make sure we are on a logical_cpus boundary. */
1042                 if (id % logical_cpus != 0)
1043                         return;
1044                 for (i = id + 1; i < id + logical_cpus; i++)
1045                         if ((id_mask & 1 << i) != 0)
1046                                 return;
1047         }
1048
1049         /*
1050          * Ok, the ID's checked out, so enable the fixup.  We have to fixup
1051          * mp_naps right now.
1052          */
1053         need_hyperthreading_fixup = 1;
1054         mp_naps *= logical_cpus;
1055 }
1056
1057 #ifdef APIC_IO
1058
1059 void
1060 assign_apic_irq(int apic, int intpin, int irq)
1061 {
1062         int x;
1063
1064         if (int_to_apicintpin[irq].ioapic != -1)
1065                 panic("assign_apic_irq: inconsistent table");
1066
1067         int_to_apicintpin[irq].ioapic = apic;
1068         int_to_apicintpin[irq].int_pin = intpin;
1069         int_to_apicintpin[irq].apic_address = ioapic[apic];
1070         int_to_apicintpin[irq].redirindex = IOAPIC_REDTBL + 2 * intpin;
1071
1072         for (x = 0; x < nintrs; x++) {
1073                 if ((io_apic_ints[x].int_type == 0 ||
1074                      io_apic_ints[x].int_type == 3) &&
1075                     io_apic_ints[x].int_vector == 0xff &&
1076                     io_apic_ints[x].dst_apic_id == IO_TO_ID(apic) &&
1077                     io_apic_ints[x].dst_apic_int == intpin)
1078                         io_apic_ints[x].int_vector = irq;
1079         }
1080 }
1081
1082 void
1083 revoke_apic_irq(int irq)
1084 {
1085         int x;
1086         int oldapic;
1087         int oldintpin;
1088
1089         if (int_to_apicintpin[irq].ioapic == -1)
1090                 panic("revoke_apic_irq: inconsistent table");
1091
1092         oldapic = int_to_apicintpin[irq].ioapic;
1093         oldintpin = int_to_apicintpin[irq].int_pin;
1094
1095         int_to_apicintpin[irq].ioapic = -1;
1096         int_to_apicintpin[irq].int_pin = 0;
1097         int_to_apicintpin[irq].apic_address = NULL;
1098         int_to_apicintpin[irq].redirindex = 0;
1099
1100         for (x = 0; x < nintrs; x++) {
1101                 if ((io_apic_ints[x].int_type == 0 ||
1102                      io_apic_ints[x].int_type == 3) &&
1103                     io_apic_ints[x].int_vector != 0xff &&
1104                     io_apic_ints[x].dst_apic_id == IO_TO_ID(oldapic) &&
1105                     io_apic_ints[x].dst_apic_int == oldintpin)
1106                         io_apic_ints[x].int_vector = 0xff;
1107         }
1108 }
1109
1110 /*
1111  * Allocate an IRQ
1112  */
1113 static void
1114 allocate_apic_irq(int intr)
1115 {
1116         int apic;
1117         int intpin;
1118         int irq;
1119
1120         if (io_apic_ints[intr].int_vector != 0xff)
1121                 return;         /* Interrupt handler already assigned */
1122
1123         if (io_apic_ints[intr].int_type != 0 &&
1124             (io_apic_ints[intr].int_type != 3 ||
1125              (io_apic_ints[intr].dst_apic_id == IO_TO_ID(0) &&
1126               io_apic_ints[intr].dst_apic_int == 0)))
1127                 return;         /* Not INT or ExtInt on != (0, 0) */
1128
1129         irq = 0;
1130         while (irq < APIC_INTMAPSIZE &&
1131                int_to_apicintpin[irq].ioapic != -1)
1132                 irq++;
1133
1134         if (irq >= APIC_INTMAPSIZE)
1135                 return;         /* No free interrupt handlers */
1136
1137         apic = ID_TO_IO(io_apic_ints[intr].dst_apic_id);
1138         intpin = io_apic_ints[intr].dst_apic_int;
1139
1140         assign_apic_irq(apic, intpin, irq);
1141 }
1142
1143
1144 static void
1145 swap_apic_id(int apic, int oldid, int newid)
1146 {
1147         int x;
1148         int oapic;
1149
1150
1151         if (oldid == newid)
1152                 return;                 /* Nothing to do */
1153
1154         kprintf("Changing APIC ID for IO APIC #%d from %d to %d in MP table\n",
1155                apic, oldid, newid);
1156
1157         /* Swap physical APIC IDs in interrupt entries */
1158         for (x = 0; x < nintrs; x++) {
1159                 if (io_apic_ints[x].dst_apic_id == oldid)
1160                         io_apic_ints[x].dst_apic_id = newid;
1161                 else if (io_apic_ints[x].dst_apic_id == newid)
1162                         io_apic_ints[x].dst_apic_id = oldid;
1163         }
1164
1165         /* Swap physical APIC IDs in IO_TO_ID mappings */
1166         for (oapic = 0; oapic < mp_napics; oapic++)
1167                 if (IO_TO_ID(oapic) == newid)
1168                         break;
1169
1170         if (oapic < mp_napics) {
1171                 kprintf("Changing APIC ID for IO APIC #%d from "
1172                        "%d to %d in MP table\n",
1173                        oapic, newid, oldid);
1174                 IO_TO_ID(oapic) = oldid;
1175         }
1176         IO_TO_ID(apic) = newid;
1177 }
1178
1179
1180 static void
1181 fix_id_to_io_mapping(void)
1182 {
1183         int x;
1184
1185         for (x = 0; x < NAPICID; x++)
1186                 ID_TO_IO(x) = -1;
1187
1188         for (x = 0; x <= mp_naps; x++)
1189                 if (CPU_TO_ID(x) < NAPICID)
1190                         ID_TO_IO(CPU_TO_ID(x)) = x;
1191
1192         for (x = 0; x < mp_napics; x++)
1193                 if (IO_TO_ID(x) < NAPICID)
1194                         ID_TO_IO(IO_TO_ID(x)) = x;
1195 }
1196
1197
1198 static int
1199 first_free_apic_id(void)
1200 {
1201         int freeid, x;
1202
1203         for (freeid = 0; freeid < NAPICID; freeid++) {
1204                 for (x = 0; x <= mp_naps; x++)
1205                         if (CPU_TO_ID(x) == freeid)
1206                                 break;
1207                 if (x <= mp_naps)
1208                         continue;
1209                 for (x = 0; x < mp_napics; x++)
1210                         if (IO_TO_ID(x) == freeid)
1211                                 break;
1212                 if (x < mp_napics)
1213                         continue;
1214                 return freeid;
1215         }
1216         return freeid;
1217 }
1218
1219
1220 static int
1221 io_apic_id_acceptable(int apic, int id)
1222 {
1223         int cpu;                /* Logical CPU number */
1224         int oapic;              /* Logical IO APIC number for other IO APIC */
1225
1226         if (id >= NAPICID)
1227                 return 0;       /* Out of range */
1228
1229         for (cpu = 0; cpu <= mp_naps; cpu++)
1230                 if (CPU_TO_ID(cpu) == id)
1231                         return 0;       /* Conflict with CPU */
1232
1233         for (oapic = 0; oapic < mp_napics && oapic < apic; oapic++)
1234                 if (IO_TO_ID(oapic) == id)
1235                         return 0;       /* Conflict with other APIC */
1236
1237         return 1;               /* ID is acceptable for IO APIC */
1238 }
1239
1240 static
1241 io_int *
1242 io_apic_find_int_entry(int apic, int pin)
1243 {
1244         int     x;
1245
1246         /* search each of the possible INTerrupt sources */
1247         for (x = 0; x < nintrs; ++x) {
1248                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1249                     (pin == io_apic_ints[x].dst_apic_int))
1250                         return (&io_apic_ints[x]);
1251         }
1252         return NULL;
1253 }
1254
1255 #endif
1256
1257 /*
1258  * parse an Intel MP specification table
1259  */
1260 static void
1261 fix_mp_table(void)
1262 {
1263         int     x;
1264 #ifdef APIC_IO
1265         int     id;
1266         int     apic;           /* IO APIC unit number */
1267         int     freeid;         /* Free physical APIC ID */
1268         int     physid;         /* Current physical IO APIC ID */
1269         io_int *io14;
1270 #endif
1271         int     bus_0 = 0;      /* Stop GCC warning */
1272         int     bus_pci = 0;    /* Stop GCC warning */
1273         int     num_pci_bus;
1274
1275         /*
1276          * Fix mis-numbering of the PCI bus and its INT entries if the BIOS
1277          * did it wrong.  The MP spec says that when more than 1 PCI bus
1278          * exists the BIOS must begin with bus entries for the PCI bus and use
1279          * actual PCI bus numbering.  This implies that when only 1 PCI bus
1280          * exists the BIOS can choose to ignore this ordering, and indeed many
1281          * MP motherboards do ignore it.  This causes a problem when the PCI
1282          * sub-system makes requests of the MP sub-system based on PCI bus
1283          * numbers.     So here we look for the situation and renumber the
1284          * busses and associated INTs in an effort to "make it right".
1285          */
1286
1287         /* find bus 0, PCI bus, count the number of PCI busses */
1288         for (num_pci_bus = 0, x = 0; x < mp_nbusses; ++x) {
1289                 if (bus_data[x].bus_id == 0) {
1290                         bus_0 = x;
1291                 }
1292                 if (bus_data[x].bus_type == PCI) {
1293                         ++num_pci_bus;
1294                         bus_pci = x;
1295                 }
1296         }
1297         /*
1298          * bus_0 == slot of bus with ID of 0
1299          * bus_pci == slot of last PCI bus encountered
1300          */
1301
1302         /* check the 1 PCI bus case for sanity */
1303         /* if it is number 0 all is well */
1304         if (num_pci_bus == 1 &&
1305             bus_data[bus_pci].bus_id != 0) {
1306
1307                 /* mis-numbered, swap with whichever bus uses slot 0 */
1308
1309                 /* swap the bus entry types */
1310                 bus_data[bus_pci].bus_type = bus_data[bus_0].bus_type;
1311                 bus_data[bus_0].bus_type = PCI;
1312
1313 #ifdef APIC_IO
1314                 /* swap each relavant INTerrupt entry */
1315                 id = bus_data[bus_pci].bus_id;
1316                 for (x = 0; x < nintrs; ++x) {
1317                         if (io_apic_ints[x].src_bus_id == id) {
1318                                 io_apic_ints[x].src_bus_id = 0;
1319                         }
1320                         else if (io_apic_ints[x].src_bus_id == 0) {
1321                                 io_apic_ints[x].src_bus_id = id;
1322                         }
1323                 }
1324 #endif
1325         }
1326
1327 #ifdef APIC_IO
1328         /* Assign IO APIC IDs.
1329          *
1330          * First try the existing ID. If a conflict is detected, try
1331          * the ID in the MP table.  If a conflict is still detected, find
1332          * a free id.
1333          *
1334          * We cannot use the ID_TO_IO table before all conflicts has been
1335          * resolved and the table has been corrected.
1336          */
1337         for (apic = 0; apic < mp_napics; ++apic) { /* For all IO APICs */
1338
1339                 /* First try to use the value set by the BIOS */
1340                 physid = io_apic_get_id(apic);
1341                 if (io_apic_id_acceptable(apic, physid)) {
1342                         if (IO_TO_ID(apic) != physid)
1343                                 swap_apic_id(apic, IO_TO_ID(apic), physid);
1344                         continue;
1345                 }
1346
1347                 /* Then check if the value in the MP table is acceptable */
1348                 if (io_apic_id_acceptable(apic, IO_TO_ID(apic)))
1349                         continue;
1350
1351                 /* Last resort, find a free APIC ID and use it */
1352                 freeid = first_free_apic_id();
1353                 if (freeid >= NAPICID)
1354                         panic("No free physical APIC IDs found");
1355
1356                 if (io_apic_id_acceptable(apic, freeid)) {
1357                         swap_apic_id(apic, IO_TO_ID(apic), freeid);
1358                         continue;
1359                 }
1360                 panic("Free physical APIC ID not usable");
1361         }
1362         fix_id_to_io_mapping();
1363 #endif
1364
1365 #ifdef APIC_IO
1366         /* detect and fix broken Compaq MP table */
1367         if (apic_int_type(0, 0) == -1) {
1368                 kprintf("APIC_IO: MP table broken: 8259->APIC entry missing!\n");
1369                 io_apic_ints[nintrs].int_type = 3;      /* ExtInt */
1370                 io_apic_ints[nintrs].int_vector = 0xff; /* Unassigned */
1371                 /* XXX fixme, set src bus id etc, but it doesn't seem to hurt */
1372                 io_apic_ints[nintrs].dst_apic_id = IO_TO_ID(0);
1373                 io_apic_ints[nintrs].dst_apic_int = 0;  /* Pin 0 */
1374                 nintrs++;
1375         } else if (apic_int_type(0, 0) == 0) {
1376                 kprintf("APIC_IO: MP table broken: ExtINT entry corrupt!\n");
1377                 for (x = 0; x < nintrs; ++x)
1378                         if ((0 == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1379                             (0 == io_apic_ints[x].dst_apic_int)) {
1380                                 io_apic_ints[x].int_type = 3;
1381                                 io_apic_ints[x].int_vector = 0xff;
1382                                 break;
1383                         }
1384         }
1385
1386         /*
1387          * Fix missing IRQ 15 when IRQ 14 is an ISA interrupt.  IDE
1388          * controllers universally come in pairs.  If IRQ 14 is specified
1389          * as an ISA interrupt, then IRQ 15 had better be too.
1390          *
1391          * [ Shuttle XPC / AMD Athlon X2 ]
1392          *      The MPTable is missing an entry for IRQ 15.  Note that the
1393          *      ACPI table has an entry for both 14 and 15.
1394          */
1395         if (apic_int_type(0, 14) == 0 && apic_int_type(0, 15) == -1) {
1396                 kprintf("APIC_IO: MP table broken: IRQ 15 not ISA when IRQ 14 is!\n");
1397                 io14 = io_apic_find_int_entry(0, 14);
1398                 io_apic_ints[nintrs] = *io14;
1399                 io_apic_ints[nintrs].src_bus_irq = 15;
1400                 io_apic_ints[nintrs].dst_apic_int = 15;
1401                 nintrs++;
1402         }
1403 #endif
1404 }
1405
1406 #ifdef APIC_IO
1407
1408 /* Assign low level interrupt handlers */
1409 static void
1410 setup_apic_irq_mapping(void)
1411 {
1412         int     x;
1413         int     int_vector;
1414
1415         /* Clear array */
1416         for (x = 0; x < APIC_INTMAPSIZE; x++) {
1417                 int_to_apicintpin[x].ioapic = -1;
1418                 int_to_apicintpin[x].int_pin = 0;
1419                 int_to_apicintpin[x].apic_address = NULL;
1420                 int_to_apicintpin[x].redirindex = 0;
1421         }
1422
1423         /* First assign ISA/EISA interrupts */
1424         for (x = 0; x < nintrs; x++) {
1425                 int_vector = io_apic_ints[x].src_bus_irq;
1426                 if (int_vector < APIC_INTMAPSIZE &&
1427                     io_apic_ints[x].int_vector == 0xff &&
1428                     int_to_apicintpin[int_vector].ioapic == -1 &&
1429                     (apic_int_is_bus_type(x, ISA) ||
1430                      apic_int_is_bus_type(x, EISA)) &&
1431                     io_apic_ints[x].int_type == 0) {
1432                         assign_apic_irq(ID_TO_IO(io_apic_ints[x].dst_apic_id),
1433                                         io_apic_ints[x].dst_apic_int,
1434                                         int_vector);
1435                 }
1436         }
1437
1438         /* Assign ExtInt entry if no ISA/EISA interrupt 0 entry */
1439         for (x = 0; x < nintrs; x++) {
1440                 if (io_apic_ints[x].dst_apic_int == 0 &&
1441                     io_apic_ints[x].dst_apic_id == IO_TO_ID(0) &&
1442                     io_apic_ints[x].int_vector == 0xff &&
1443                     int_to_apicintpin[0].ioapic == -1 &&
1444                     io_apic_ints[x].int_type == 3) {
1445                         assign_apic_irq(0, 0, 0);
1446                         break;
1447                 }
1448         }
1449
1450         /* Assign PCI interrupts */
1451         for (x = 0; x < nintrs; ++x) {
1452                 if (io_apic_ints[x].int_type == 0 &&
1453                     io_apic_ints[x].int_vector == 0xff &&
1454                     apic_int_is_bus_type(x, PCI))
1455                         allocate_apic_irq(x);
1456         }
1457 }
1458
1459 #endif
1460
1461 static int
1462 processor_entry(proc_entry_ptr entry, int cpu)
1463 {
1464         /* check for usability */
1465         if (!(entry->cpu_flags & PROCENTRY_FLAG_EN))
1466                 return 0;
1467
1468         if(entry->apic_id >= NAPICID)
1469                 panic("CPU APIC ID out of range (0..%d)", NAPICID - 1);
1470         /* check for BSP flag */
1471         if (entry->cpu_flags & PROCENTRY_FLAG_BP) {
1472                 boot_cpu_id = entry->apic_id;
1473                 CPU_TO_ID(0) = entry->apic_id;
1474                 ID_TO_CPU(entry->apic_id) = 0;
1475                 return 0;       /* its already been counted */
1476         }
1477
1478         /* add another AP to list, if less than max number of CPUs */
1479         else if (cpu < MAXCPU) {
1480                 CPU_TO_ID(cpu) = entry->apic_id;
1481                 ID_TO_CPU(entry->apic_id) = cpu;
1482                 return 1;
1483         }
1484
1485         return 0;
1486 }
1487
1488
1489 static int
1490 bus_entry(bus_entry_ptr entry, int bus)
1491 {
1492         int     x;
1493         char    c, name[8];
1494
1495         /* encode the name into an index */
1496         for (x = 0; x < 6; ++x) {
1497                 if ((c = entry->bus_type[x]) == ' ')
1498                         break;
1499                 name[x] = c;
1500         }
1501         name[x] = '\0';
1502
1503         if ((x = lookup_bus_type(name)) == UNKNOWN_BUSTYPE)
1504                 panic("unknown bus type: '%s'", name);
1505
1506         bus_data[bus].bus_id = entry->bus_id;
1507         bus_data[bus].bus_type = x;
1508
1509         return 1;
1510 }
1511
1512 #ifdef APIC_IO
1513
1514 static int
1515 io_apic_entry(io_apic_entry_ptr entry, int apic)
1516 {
1517         if (!(entry->apic_flags & IOAPICENTRY_FLAG_EN))
1518                 return 0;
1519
1520         IO_TO_ID(apic) = entry->apic_id;
1521         if (entry->apic_id < NAPICID)
1522                 ID_TO_IO(entry->apic_id) = apic;
1523
1524         return 1;
1525 }
1526
1527 #endif
1528
1529 static int
1530 lookup_bus_type(char *name)
1531 {
1532         int     x;
1533
1534         for (x = 0; x < MAX_BUSTYPE; ++x)
1535                 if (strcmp(bus_type_table[x].name, name) == 0)
1536                         return bus_type_table[x].type;
1537
1538         return UNKNOWN_BUSTYPE;
1539 }
1540
1541 #ifdef APIC_IO
1542
1543 static int
1544 int_entry(int_entry_ptr entry, int intr)
1545 {
1546         int apic;
1547
1548         io_apic_ints[intr].int_type = entry->int_type;
1549         io_apic_ints[intr].int_flags = entry->int_flags;
1550         io_apic_ints[intr].src_bus_id = entry->src_bus_id;
1551         io_apic_ints[intr].src_bus_irq = entry->src_bus_irq;
1552         if (entry->dst_apic_id == 255) {
1553                 /* This signal goes to all IO APICS.  Select an IO APIC
1554                    with sufficient number of interrupt pins */
1555                 for (apic = 0; apic < mp_napics; apic++)
1556                         if (((io_apic_read(apic, IOAPIC_VER) &
1557                               IOART_VER_MAXREDIR) >> MAXREDIRSHIFT) >=
1558                             entry->dst_apic_int)
1559                                 break;
1560                 if (apic < mp_napics)
1561                         io_apic_ints[intr].dst_apic_id = IO_TO_ID(apic);
1562                 else
1563                         io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1564         } else
1565                 io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1566         io_apic_ints[intr].dst_apic_int = entry->dst_apic_int;
1567
1568         return 1;
1569 }
1570
1571 static int
1572 apic_int_is_bus_type(int intr, int bus_type)
1573 {
1574         int     bus;
1575
1576         for (bus = 0; bus < mp_nbusses; ++bus)
1577                 if ((bus_data[bus].bus_id == io_apic_ints[intr].src_bus_id)
1578                     && ((int) bus_data[bus].bus_type == bus_type))
1579                         return 1;
1580
1581         return 0;
1582 }
1583
1584 /*
1585  * Given a traditional ISA INT mask, return an APIC mask.
1586  */
1587 u_int
1588 isa_apic_mask(u_int isa_mask)
1589 {
1590         int isa_irq;
1591         int apic_pin;
1592
1593 #if defined(SKIP_IRQ15_REDIRECT)
1594         if (isa_mask == (1 << 15)) {
1595                 kprintf("skipping ISA IRQ15 redirect\n");
1596                 return isa_mask;
1597         }
1598 #endif  /* SKIP_IRQ15_REDIRECT */
1599
1600         isa_irq = ffs(isa_mask);                /* find its bit position */
1601         if (isa_irq == 0)                       /* doesn't exist */
1602                 return 0;
1603         --isa_irq;                              /* make it zero based */
1604
1605         apic_pin = isa_apic_irq(isa_irq);       /* look for APIC connection */
1606         if (apic_pin == -1)
1607                 return 0;
1608
1609         return (1 << apic_pin);                 /* convert pin# to a mask */
1610 }
1611
1612 /*
1613  * Determine which APIC pin an ISA/EISA INT is attached to.
1614  */
1615 #define INTTYPE(I)      (io_apic_ints[(I)].int_type)
1616 #define INTPIN(I)       (io_apic_ints[(I)].dst_apic_int)
1617 #define INTIRQ(I)       (io_apic_ints[(I)].int_vector)
1618 #define INTAPIC(I)      (ID_TO_IO(io_apic_ints[(I)].dst_apic_id))
1619
1620 #define SRCBUSIRQ(I)    (io_apic_ints[(I)].src_bus_irq)
1621 int
1622 isa_apic_irq(int isa_irq)
1623 {
1624         int     intr;
1625
1626         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1627                 if (INTTYPE(intr) == 0) {               /* standard INT */
1628                         if (SRCBUSIRQ(intr) == isa_irq) {
1629                                 if (apic_int_is_bus_type(intr, ISA) ||
1630                                     apic_int_is_bus_type(intr, EISA)) {
1631                                         if (INTIRQ(intr) == 0xff)
1632                                                 return -1; /* unassigned */
1633                                         return INTIRQ(intr);    /* found */
1634                                 }
1635                         }
1636                 }
1637         }
1638         return -1;                                      /* NOT found */
1639 }
1640
1641
1642 /*
1643  * Determine which APIC pin a PCI INT is attached to.
1644  */
1645 #define SRCBUSID(I)     (io_apic_ints[(I)].src_bus_id)
1646 #define SRCBUSDEVICE(I) ((io_apic_ints[(I)].src_bus_irq >> 2) & 0x1f)
1647 #define SRCBUSLINE(I)   (io_apic_ints[(I)].src_bus_irq & 0x03)
1648 int
1649 pci_apic_irq(int pciBus, int pciDevice, int pciInt)
1650 {
1651         int     intr;
1652
1653         --pciInt;                                       /* zero based */
1654
1655         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1656                 if ((INTTYPE(intr) == 0)                /* standard INT */
1657                     && (SRCBUSID(intr) == pciBus)
1658                     && (SRCBUSDEVICE(intr) == pciDevice)
1659                     && (SRCBUSLINE(intr) == pciInt)) {  /* a candidate IRQ */
1660                         if (apic_int_is_bus_type(intr, PCI)) {
1661                                 if (INTIRQ(intr) == 0xff) {
1662                                         kprintf("IOAPIC: pci_apic_irq() "
1663                                                 "failed\n");
1664                                         return -1;      /* unassigned */
1665                                 }
1666                                 return INTIRQ(intr);    /* exact match */
1667                         }
1668                 }
1669         }
1670
1671         return -1;                                      /* NOT found */
1672 }
1673
1674 int
1675 next_apic_irq(int irq)
1676 {
1677         int intr, ointr;
1678         int bus, bustype;
1679
1680         bus = 0;
1681         bustype = 0;
1682         for (intr = 0; intr < nintrs; intr++) {
1683                 if (INTIRQ(intr) != irq || INTTYPE(intr) != 0)
1684                         continue;
1685                 bus = SRCBUSID(intr);
1686                 bustype = apic_bus_type(bus);
1687                 if (bustype != ISA &&
1688                     bustype != EISA &&
1689                     bustype != PCI)
1690                         continue;
1691                 break;
1692         }
1693         if (intr >= nintrs) {
1694                 return -1;
1695         }
1696         for (ointr = intr + 1; ointr < nintrs; ointr++) {
1697                 if (INTTYPE(ointr) != 0)
1698                         continue;
1699                 if (bus != SRCBUSID(ointr))
1700                         continue;
1701                 if (bustype == PCI) {
1702                         if (SRCBUSDEVICE(intr) != SRCBUSDEVICE(ointr))
1703                                 continue;
1704                         if (SRCBUSLINE(intr) != SRCBUSLINE(ointr))
1705                                 continue;
1706                 }
1707                 if (bustype == ISA || bustype == EISA) {
1708                         if (SRCBUSIRQ(intr) != SRCBUSIRQ(ointr))
1709                                 continue;
1710                 }
1711                 if (INTPIN(intr) == INTPIN(ointr))
1712                         continue;
1713                 break;
1714         }
1715         if (ointr >= nintrs) {
1716                 return -1;
1717         }
1718         return INTIRQ(ointr);
1719 }
1720 #undef SRCBUSLINE
1721 #undef SRCBUSDEVICE
1722 #undef SRCBUSID
1723 #undef SRCBUSIRQ
1724
1725 #undef INTPIN
1726 #undef INTIRQ
1727 #undef INTAPIC
1728 #undef INTTYPE
1729
1730 #endif
1731
1732 /*
1733  * Reprogram the MB chipset to NOT redirect an ISA INTerrupt.
1734  *
1735  * XXX FIXME:
1736  *  Exactly what this means is unclear at this point.  It is a solution
1737  *  for motherboards that redirect the MBIRQ0 pin.  Generically a motherboard
1738  *  could route any of the ISA INTs to upper (>15) IRQ values.  But most would
1739  *  NOT be redirected via MBIRQ0, thus "undirect()ing" them would NOT be an
1740  *  option.
1741  */
1742 int
1743 undirect_isa_irq(int rirq)
1744 {
1745 #if defined(READY)
1746         if (bootverbose)
1747             kprintf("Freeing redirected ISA irq %d.\n", rirq);
1748         /** FIXME: tickle the MB redirector chip */
1749         return /* XXX */;
1750 #else
1751         if (bootverbose)
1752             kprintf("Freeing (NOT implemented) redirected ISA irq %d.\n", rirq);
1753         return 0;
1754 #endif  /* READY */
1755 }
1756
1757
1758 /*
1759  * Reprogram the MB chipset to NOT redirect a PCI INTerrupt
1760  */
1761 int
1762 undirect_pci_irq(int rirq)
1763 {
1764 #if defined(READY)
1765         if (bootverbose)
1766                 kprintf("Freeing redirected PCI irq %d.\n", rirq);
1767
1768         /** FIXME: tickle the MB redirector chip */
1769         return /* XXX */;
1770 #else
1771         if (bootverbose)
1772                 kprintf("Freeing (NOT implemented) redirected PCI irq %d.\n",
1773                        rirq);
1774         return 0;
1775 #endif  /* READY */
1776 }
1777
1778
1779 /*
1780  * given a bus ID, return:
1781  *  the bus type if found
1782  *  -1 if NOT found
1783  */
1784 int
1785 apic_bus_type(int id)
1786 {
1787         int     x;
1788
1789         for (x = 0; x < mp_nbusses; ++x)
1790                 if (bus_data[x].bus_id == id)
1791                         return bus_data[x].bus_type;
1792
1793         return -1;
1794 }
1795
1796 #ifdef APIC_IO
1797
1798 /*
1799  * given a LOGICAL APIC# and pin#, return:
1800  *  the associated src bus ID if found
1801  *  -1 if NOT found
1802  */
1803 int
1804 apic_src_bus_id(int apic, int pin)
1805 {
1806         int     x;
1807
1808         /* search each of the possible INTerrupt sources */
1809         for (x = 0; x < nintrs; ++x)
1810                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1811                     (pin == io_apic_ints[x].dst_apic_int))
1812                         return (io_apic_ints[x].src_bus_id);
1813
1814         return -1;              /* NOT found */
1815 }
1816
1817 /*
1818  * given a LOGICAL APIC# and pin#, return:
1819  *  the associated src bus IRQ if found
1820  *  -1 if NOT found
1821  */
1822 int
1823 apic_src_bus_irq(int apic, int pin)
1824 {
1825         int     x;
1826
1827         for (x = 0; x < nintrs; x++)
1828                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1829                     (pin == io_apic_ints[x].dst_apic_int))
1830                         return (io_apic_ints[x].src_bus_irq);
1831
1832         return -1;              /* NOT found */
1833 }
1834
1835
1836 /*
1837  * given a LOGICAL APIC# and pin#, return:
1838  *  the associated INTerrupt type if found
1839  *  -1 if NOT found
1840  */
1841 int
1842 apic_int_type(int apic, int pin)
1843 {
1844         int     x;
1845
1846         /* search each of the possible INTerrupt sources */
1847         for (x = 0; x < nintrs; ++x) {
1848                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1849                     (pin == io_apic_ints[x].dst_apic_int))
1850                         return (io_apic_ints[x].int_type);
1851         }
1852         return -1;              /* NOT found */
1853 }
1854
1855 /*
1856  * Return the IRQ associated with an APIC pin
1857  */
1858 int
1859 apic_irq(int apic, int pin)
1860 {
1861         int x;
1862         int res;
1863
1864         for (x = 0; x < nintrs; ++x) {
1865                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1866                     (pin == io_apic_ints[x].dst_apic_int)) {
1867                         res = io_apic_ints[x].int_vector;
1868                         if (res == 0xff)
1869                                 return -1;
1870                         if (apic != int_to_apicintpin[res].ioapic)
1871                                 panic("apic_irq: inconsistent table %d/%d", apic, int_to_apicintpin[res].ioapic);
1872                         if (pin != int_to_apicintpin[res].int_pin)
1873                                 panic("apic_irq inconsistent table (2)");
1874                         return res;
1875                 }
1876         }
1877         return -1;
1878 }
1879
1880
1881 /*
1882  * given a LOGICAL APIC# and pin#, return:
1883  *  the associated trigger mode if found
1884  *  -1 if NOT found
1885  */
1886 int
1887 apic_trigger(int apic, int pin)
1888 {
1889         int     x;
1890
1891         /* search each of the possible INTerrupt sources */
1892         for (x = 0; x < nintrs; ++x)
1893                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1894                     (pin == io_apic_ints[x].dst_apic_int))
1895                         return ((io_apic_ints[x].int_flags >> 2) & 0x03);
1896
1897         return -1;              /* NOT found */
1898 }
1899
1900
1901 /*
1902  * given a LOGICAL APIC# and pin#, return:
1903  *  the associated 'active' level if found
1904  *  -1 if NOT found
1905  */
1906 int
1907 apic_polarity(int apic, int pin)
1908 {
1909         int     x;
1910
1911         /* search each of the possible INTerrupt sources */
1912         for (x = 0; x < nintrs; ++x)
1913                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1914                     (pin == io_apic_ints[x].dst_apic_int))
1915                         return (io_apic_ints[x].int_flags & 0x03);
1916
1917         return -1;              /* NOT found */
1918 }
1919
1920 #endif
1921
1922 /*
1923  * set data according to MP defaults
1924  * FIXME: probably not complete yet...
1925  */
1926 static void
1927 default_mp_table(int type)
1928 {
1929         int     ap_cpu_id;
1930 #if defined(APIC_IO)
1931         int     io_apic_id;
1932         int     pin;
1933 #endif  /* APIC_IO */
1934
1935 #if 0
1936         kprintf("  MP default config type: %d\n", type);
1937         switch (type) {
1938         case 1:
1939                 kprintf("   bus: ISA, APIC: 82489DX\n");
1940                 break;
1941         case 2:
1942                 kprintf("   bus: EISA, APIC: 82489DX\n");
1943                 break;
1944         case 3:
1945                 kprintf("   bus: EISA, APIC: 82489DX\n");
1946                 break;
1947         case 4:
1948                 kprintf("   bus: MCA, APIC: 82489DX\n");
1949                 break;
1950         case 5:
1951                 kprintf("   bus: ISA+PCI, APIC: Integrated\n");
1952                 break;
1953         case 6:
1954                 kprintf("   bus: EISA+PCI, APIC: Integrated\n");
1955                 break;
1956         case 7:
1957                 kprintf("   bus: MCA+PCI, APIC: Integrated\n");
1958                 break;
1959         default:
1960                 kprintf("   future type\n");
1961                 break;
1962                 /* NOTREACHED */
1963         }
1964 #endif  /* 0 */
1965
1966         boot_cpu_id = (lapic->id & APIC_ID_MASK) >> 24;
1967         ap_cpu_id = (boot_cpu_id == 0) ? 1 : 0;
1968
1969         /* BSP */
1970         CPU_TO_ID(0) = boot_cpu_id;
1971         ID_TO_CPU(boot_cpu_id) = 0;
1972
1973         /* one and only AP */
1974         CPU_TO_ID(1) = ap_cpu_id;
1975         ID_TO_CPU(ap_cpu_id) = 1;
1976
1977 #if defined(APIC_IO)
1978         /* one and only IO APIC */
1979         io_apic_id = (io_apic_read(0, IOAPIC_ID) & APIC_ID_MASK) >> 24;
1980
1981         /*
1982          * sanity check, refer to MP spec section 3.6.6, last paragraph
1983          * necessary as some hardware isn't properly setting up the IO APIC
1984          */
1985 #if defined(REALLY_ANAL_IOAPICID_VALUE)
1986         if (io_apic_id != 2) {
1987 #else
1988         if ((io_apic_id == 0) || (io_apic_id == 1) || (io_apic_id == 15)) {
1989 #endif  /* REALLY_ANAL_IOAPICID_VALUE */
1990                 io_apic_set_id(0, 2);
1991                 io_apic_id = 2;
1992         }
1993         IO_TO_ID(0) = io_apic_id;
1994         ID_TO_IO(io_apic_id) = 0;
1995 #endif  /* APIC_IO */
1996
1997         /* fill out bus entries */
1998         switch (type) {
1999         case 1:
2000         case 2:
2001         case 3:
2002         case 4:
2003         case 5:
2004         case 6:
2005         case 7:
2006                 bus_data[0].bus_id = default_data[type - 1][1];
2007                 bus_data[0].bus_type = default_data[type - 1][2];
2008                 bus_data[1].bus_id = default_data[type - 1][3];
2009                 bus_data[1].bus_type = default_data[type - 1][4];
2010                 break;
2011
2012         /* case 4: case 7:                 MCA NOT supported */
2013         default:                /* illegal/reserved */
2014                 panic("BAD default MP config: %d", type);
2015                 /* NOTREACHED */
2016         }
2017
2018 #if defined(APIC_IO)
2019         /* general cases from MP v1.4, table 5-2 */
2020         for (pin = 0; pin < 16; ++pin) {
2021                 io_apic_ints[pin].int_type = 0;
2022                 io_apic_ints[pin].int_flags = 0x05;     /* edge/active-hi */
2023                 io_apic_ints[pin].src_bus_id = 0;
2024                 io_apic_ints[pin].src_bus_irq = pin;    /* IRQ2 caught below */
2025                 io_apic_ints[pin].dst_apic_id = io_apic_id;
2026                 io_apic_ints[pin].dst_apic_int = pin;   /* 1-to-1 */
2027         }
2028
2029         /* special cases from MP v1.4, table 5-2 */
2030         if (type == 2) {
2031                 io_apic_ints[2].int_type = 0xff;        /* N/C */
2032                 io_apic_ints[13].int_type = 0xff;       /* N/C */
2033 #if !defined(APIC_MIXED_MODE)
2034                 /** FIXME: ??? */
2035                 panic("sorry, can't support type 2 default yet");
2036 #endif  /* APIC_MIXED_MODE */
2037         }
2038         else
2039                 io_apic_ints[2].src_bus_irq = 0;        /* ISA IRQ0 is on APIC INT 2 */
2040
2041         if (type == 7)
2042                 io_apic_ints[0].int_type = 0xff;        /* N/C */
2043         else
2044                 io_apic_ints[0].int_type = 3;   /* vectored 8259 */
2045 #endif  /* APIC_IO */
2046 }
2047
2048 /*
2049  * Map a physical memory address representing I/O into KVA.  The I/O
2050  * block is assumed not to cross a page boundary.
2051  */
2052 void *
2053 permanent_io_mapping(vm_paddr_t pa)
2054 {
2055         KKASSERT(pa < 0x100000000LL);
2056
2057         return pmap_mapdev_uncacheable(pa, PAGE_SIZE);
2058 }
2059
2060 /*
2061  * start each AP in our list
2062  */
2063 static int
2064 start_all_aps(u_int boot_addr)
2065 {
2066         vm_offset_t va = boot_address + KERNBASE;
2067         u_int64_t *pt4, *pt3, *pt2;
2068         int     x, i, pg;
2069         int     shift;
2070         int     smicount;
2071         int     smibest;
2072         int     smilast;
2073         u_char  mpbiosreason;
2074         u_long  mpbioswarmvec;
2075         struct mdglobaldata *gd;
2076         struct privatespace *ps;
2077
2078         POSTCODE(START_ALL_APS_POST);
2079
2080         /* Initialize BSP's local APIC */
2081         apic_initialize(TRUE);
2082         bsp_apic_ready = 1;
2083
2084         /* install the AP 1st level boot code */
2085         pmap_kenter(va, boot_address);
2086         cpu_invlpg((void *)va);         /* JG XXX */
2087         bcopy(mptramp_start, (void *)va, bootMP_size);
2088
2089         /* Locate the page tables, they'll be below the trampoline */
2090         pt4 = (u_int64_t *)(uintptr_t)(mptramp_pagetables + KERNBASE);
2091         pt3 = pt4 + (PAGE_SIZE) / sizeof(u_int64_t);
2092         pt2 = pt3 + (PAGE_SIZE) / sizeof(u_int64_t);
2093
2094         /* Create the initial 1GB replicated page tables */
2095         for (i = 0; i < 512; i++) {
2096                 /* Each slot of the level 4 pages points to the same level 3 page */
2097                 pt4[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + PAGE_SIZE);
2098                 pt4[i] |= PG_V | PG_RW | PG_U;
2099
2100                 /* Each slot of the level 3 pages points to the same level 2 page */
2101                 pt3[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + (2 * PAGE_SIZE));
2102                 pt3[i] |= PG_V | PG_RW | PG_U;
2103
2104                 /* The level 2 page slots are mapped with 2MB pages for 1GB. */
2105                 pt2[i] = i * (2 * 1024 * 1024);
2106                 pt2[i] |= PG_V | PG_RW | PG_PS | PG_U;
2107         }
2108
2109         /* save the current value of the warm-start vector */
2110         mpbioswarmvec = *((u_int32_t *) WARMBOOT_OFF);
2111         outb(CMOS_REG, BIOS_RESET);
2112         mpbiosreason = inb(CMOS_DATA);
2113
2114         /* setup a vector to our boot code */
2115         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2116         *((volatile u_short *) WARMBOOT_SEG) = (boot_address >> 4);
2117         outb(CMOS_REG, BIOS_RESET);
2118         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2119
2120         /*
2121          * If we have a TSC we can figure out the SMI interrupt rate.
2122          * The SMI does not necessarily use a constant rate.  Spend
2123          * up to 250ms trying to figure it out.
2124          */
2125         smibest = 0;
2126         if (cpu_feature & CPUID_TSC) {
2127                 set_apic_timer(275000);
2128                 smilast = read_apic_timer();
2129                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
2130                         smicount = smitest();
2131                         if (smibest == 0 || smilast - smicount < smibest)
2132                                 smibest = smilast - smicount;
2133                         smilast = smicount;
2134                 }
2135                 if (smibest > 250000)
2136                         smibest = 0;
2137                 if (smibest) {
2138                         smibest = smibest * (int64_t)1000000 /
2139                                   get_apic_timer_frequency();
2140                 }
2141         }
2142         if (smibest)
2143                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
2144                         1000000 / smibest, smibest);
2145
2146         /* start each AP */
2147         for (x = 1; x <= mp_naps; ++x) {
2148
2149                 /* This is a bit verbose, it will go away soon.  */
2150
2151                 /* first page of AP's private space */
2152                 pg = x * x86_64_btop(sizeof(struct privatespace));
2153
2154                 /* allocate new private data page(s) */
2155                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
2156                                 MDGLOBALDATA_BASEALLOC_SIZE);
2157
2158                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
2159                 bzero(gd, sizeof(*gd));
2160                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
2161
2162                 /* prime data page for it to use */
2163                 mi_gdinit(&gd->mi, x);
2164                 cpu_gdinit(gd, x);
2165                 gd->gd_CMAP1 = &SMPpt[pg + 0];
2166                 gd->gd_CMAP2 = &SMPpt[pg + 1];
2167                 gd->gd_CMAP3 = &SMPpt[pg + 2];
2168                 gd->gd_PMAP1 = &SMPpt[pg + 3];
2169                 gd->gd_CADDR1 = ps->CPAGE1;
2170                 gd->gd_CADDR2 = ps->CPAGE2;
2171                 gd->gd_CADDR3 = ps->CPAGE3;
2172                 gd->gd_PADDR1 = (pt_entry_t *)ps->PPAGE1;
2173                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
2174                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
2175
2176                 /* setup a vector to our boot code */
2177                 *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2178                 *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
2179                 outb(CMOS_REG, BIOS_RESET);
2180                 outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2181
2182                 /*
2183                  * Setup the AP boot stack
2184                  */
2185                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
2186                 bootAP = x;
2187
2188                 /* attempt to start the Application Processor */
2189                 CHECK_INIT(99); /* setup checkpoints */
2190                 if (!start_ap(gd, boot_addr, smibest)) {
2191                         kprintf("AP #%d (PHY# %d) failed!\n", x, CPU_TO_ID(x));
2192                         CHECK_PRINT("trace");   /* show checkpoints */
2193                         /* better panic as the AP may be running loose */
2194                         kprintf("panic y/n? [y] ");
2195                         if (cngetc() != 'n')
2196                                 panic("bye-bye");
2197                 }
2198                 CHECK_PRINT("trace");           /* show checkpoints */
2199
2200                 /* record its version info */
2201                 cpu_apic_versions[x] = cpu_apic_versions[0];
2202         }
2203
2204         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
2205         ncpus = x;
2206
2207         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
2208         for (shift = 0; (1 << shift) <= ncpus; ++shift)
2209                 ;
2210         --shift;
2211         ncpus2_shift = shift;
2212         ncpus2 = 1 << shift;
2213         ncpus2_mask = ncpus2 - 1;
2214
2215         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
2216         if ((1 << shift) < ncpus)
2217                 ++shift;
2218         ncpus_fit = 1 << shift;
2219         ncpus_fit_mask = ncpus_fit - 1;
2220
2221         /* build our map of 'other' CPUs */
2222         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2223         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
2224         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
2225
2226         /* fill in our (BSP) APIC version */
2227         cpu_apic_versions[0] = lapic->version;
2228
2229         /* restore the warmstart vector */
2230         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
2231         outb(CMOS_REG, BIOS_RESET);
2232         outb(CMOS_DATA, mpbiosreason);
2233
2234         /*
2235          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
2236          * up, clean out the P==V mapping we did earlier.
2237          */
2238         pmap_set_opt();
2239
2240         /* number of APs actually started */
2241         return ncpus - 1;
2242 }
2243
2244
2245 /*
2246  * load the 1st level AP boot code into base memory.
2247  */
2248
2249 /* targets for relocation */
2250 extern void bigJump(void);
2251 extern void bootCodeSeg(void);
2252 extern void bootDataSeg(void);
2253 extern void MPentry(void);
2254 extern u_int MP_GDT;
2255 extern u_int mp_gdtbase;
2256
2257 #if 0
2258
2259 static void
2260 install_ap_tramp(u_int boot_addr)
2261 {
2262         int     x;
2263         int     size = *(int *) ((u_long) & bootMP_size);
2264         u_char *src = (u_char *) ((u_long) bootMP);
2265         u_char *dst = (u_char *) boot_addr + KERNBASE;
2266         u_int   boot_base = (u_int) bootMP;
2267         u_int8_t *dst8;
2268         u_int16_t *dst16;
2269         u_int32_t *dst32;
2270
2271         POSTCODE(INSTALL_AP_TRAMP_POST);
2272
2273         for (x = 0; x < size; ++x)
2274                 *dst++ = *src++;
2275
2276         /*
2277          * modify addresses in code we just moved to basemem. unfortunately we
2278          * need fairly detailed info about mpboot.s for this to work.  changes
2279          * to mpboot.s might require changes here.
2280          */
2281
2282         /* boot code is located in KERNEL space */
2283         dst = (u_char *) boot_addr + KERNBASE;
2284
2285         /* modify the lgdt arg */
2286         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
2287         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
2288
2289         /* modify the ljmp target for MPentry() */
2290         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
2291         *dst32 = ((u_int) MPentry - KERNBASE);
2292
2293         /* modify the target for boot code segment */
2294         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
2295         dst8 = (u_int8_t *) (dst16 + 1);
2296         *dst16 = (u_int) boot_addr & 0xffff;
2297         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2298
2299         /* modify the target for boot data segment */
2300         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
2301         dst8 = (u_int8_t *) (dst16 + 1);
2302         *dst16 = (u_int) boot_addr & 0xffff;
2303         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2304 }
2305
2306 #endif
2307
2308 /*
2309  * This function starts the AP (application processor) identified
2310  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
2311  * to accomplish this.  This is necessary because of the nuances
2312  * of the different hardware we might encounter.  It ain't pretty,
2313  * but it seems to work.
2314  *
2315  * NOTE: eventually an AP gets to ap_init(), which is called just
2316  * before the AP goes into the LWKT scheduler's idle loop.
2317  */
2318 static int
2319 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
2320 {
2321         int     physical_cpu;
2322         int     vector;
2323         u_long  icr_lo, icr_hi;
2324
2325         POSTCODE(START_AP_POST);
2326
2327         /* get the PHYSICAL APIC ID# */
2328         physical_cpu = CPU_TO_ID(gd->mi.gd_cpuid);
2329
2330         /* calculate the vector */
2331         vector = (boot_addr >> 12) & 0xff;
2332
2333         /* We don't want anything interfering */
2334         cpu_disable_intr();
2335
2336         /* Make sure the target cpu sees everything */
2337         wbinvd();
2338
2339         /*
2340          * Try to detect when a SMI has occurred, wait up to 200ms.
2341          *
2342          * If a SMI occurs during an AP reset but before we issue
2343          * the STARTUP command, the AP may brick.  To work around
2344          * this problem we hold off doing the AP startup until
2345          * after we have detected the SMI.  Hopefully another SMI
2346          * will not occur before we finish the AP startup.
2347          *
2348          * Retries don't seem to help.  SMIs have a window of opportunity
2349          * and if USB->legacy keyboard emulation is enabled in the BIOS
2350          * the interrupt rate can be quite high.
2351          *
2352          * NOTE: Don't worry about the L1 cache load, it might bloat
2353          *       ldelta a little but ndelta will be so huge when the SMI
2354          *       occurs the detection logic will still work fine.
2355          */
2356         if (smibest) {
2357                 set_apic_timer(200000);
2358                 smitest();
2359         }
2360
2361         /*
2362          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
2363          * and running the target CPU. OR this INIT IPI might be latched (P5
2364          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
2365          * ignored.
2366          *
2367          * see apic/apicreg.h for icr bit definitions.
2368          *
2369          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
2370          */
2371
2372         /*
2373          * Setup the address for the target AP.  We can setup
2374          * icr_hi once and then just trigger operations with
2375          * icr_lo.
2376          */
2377         icr_hi = lapic->icr_hi & ~APIC_ID_MASK;
2378         icr_hi |= (physical_cpu << 24);
2379         icr_lo = lapic->icr_lo & 0xfff00000;
2380         lapic->icr_hi = icr_hi;
2381
2382         /*
2383          * Do an INIT IPI: assert RESET
2384          *
2385          * Use edge triggered mode to assert INIT
2386          */
2387         lapic->icr_lo = icr_lo | 0x00004500;
2388         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2389                  /* spin */ ;
2390
2391         /*
2392          * The spec calls for a 10ms delay but we may have to use a
2393          * MUCH lower delay to avoid bricking an AP due to a fast SMI
2394          * interrupt.  We have other loops here too and dividing by 2
2395          * doesn't seem to be enough even after subtracting 350us,
2396          * so we divide by 4.
2397          *
2398          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
2399          * interrupt was detected we use the full 10ms.
2400          */
2401         if (smibest == 0)
2402                 u_sleep(10000);
2403         else if (smibest < 150 * 4 + 350)
2404                 u_sleep(150);
2405         else if ((smibest - 350) / 4 < 10000)
2406                 u_sleep((smibest - 350) / 4);
2407         else
2408                 u_sleep(10000);
2409
2410         /*
2411          * Do an INIT IPI: deassert RESET
2412          *
2413          * Use level triggered mode to deassert.  It is unclear
2414          * why we need to do this.
2415          */
2416         lapic->icr_lo = icr_lo | 0x00008500;
2417         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2418                  /* spin */ ;
2419         u_sleep(150);                           /* wait 150us */
2420
2421         /*
2422          * Next we do a STARTUP IPI: the previous INIT IPI might still be
2423          * latched, (P5 bug) this 1st STARTUP would then terminate
2424          * immediately, and the previously started INIT IPI would continue. OR
2425          * the previous INIT IPI has already run. and this STARTUP IPI will
2426          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
2427          * will run.
2428          */
2429         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2430         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2431                  /* spin */ ;
2432         u_sleep(200);           /* wait ~200uS */
2433
2434         /*
2435          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
2436          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
2437          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
2438          * recognized after hardware RESET or INIT IPI.
2439          */
2440         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2441         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2442                  /* spin */ ;
2443
2444         /* Resume normal operation */
2445         cpu_enable_intr();
2446
2447         /* wait for it to start, see ap_init() */
2448         set_apic_timer(5000000);/* == 5 seconds */
2449         while (read_apic_timer()) {
2450                 if (smp_startup_mask & (1 << gd->mi.gd_cpuid))
2451                         return 1;       /* return SUCCESS */
2452         }
2453
2454         return 0;               /* return FAILURE */
2455 }
2456
2457 static
2458 int
2459 smitest(void)
2460 {
2461         int64_t ltsc;
2462         int64_t ntsc;
2463         int64_t ldelta;
2464         int64_t ndelta;
2465         int count;
2466
2467         ldelta = 0;
2468         ndelta = 0;
2469         while (read_apic_timer()) {
2470                 ltsc = rdtsc();
2471                 for (count = 0; count < 100; ++count)
2472                         ntsc = rdtsc(); /* force loop to occur */
2473                 if (ldelta) {
2474                         ndelta = ntsc - ltsc;
2475                         if (ldelta > ndelta)
2476                                 ldelta = ndelta;
2477                         if (ndelta > ldelta * 2)
2478                                 break;
2479                 } else {
2480                         ldelta = ntsc - ltsc;
2481                 }
2482         }
2483         return(read_apic_timer());
2484 }
2485
2486 /*
2487  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
2488  *
2489  * If for some reason we were unable to start all cpus we cannot safely
2490  * use broadcast IPIs.
2491  */
2492 void
2493 smp_invltlb(void)
2494 {
2495 #ifdef SMP
2496         if (smp_startup_mask == smp_active_mask) {
2497                 all_but_self_ipi(XINVLTLB_OFFSET);
2498         } else {
2499                 selected_apic_ipi(smp_active_mask, XINVLTLB_OFFSET,
2500                         APIC_DELMODE_FIXED);
2501         }
2502 #endif
2503 }
2504
2505 /*
2506  * When called the executing CPU will send an IPI to all other CPUs
2507  *  requesting that they halt execution.
2508  *
2509  * Usually (but not necessarily) called with 'other_cpus' as its arg.
2510  *
2511  *  - Signals all CPUs in map to stop.
2512  *  - Waits for each to stop.
2513  *
2514  * Returns:
2515  *  -1: error
2516  *   0: NA
2517  *   1: ok
2518  *
2519  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
2520  *            from executing at same time.
2521  */
2522 int
2523 stop_cpus(u_int map)
2524 {
2525         map &= smp_active_mask;
2526
2527         /* send the Xcpustop IPI to all CPUs in map */
2528         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
2529
2530         while ((stopped_cpus & map) != map)
2531                 /* spin */ ;
2532
2533         return 1;
2534 }
2535
2536
2537 /*
2538  * Called by a CPU to restart stopped CPUs.
2539  *
2540  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
2541  *
2542  *  - Signals all CPUs in map to restart.
2543  *  - Waits for each to restart.
2544  *
2545  * Returns:
2546  *  -1: error
2547  *   0: NA
2548  *   1: ok
2549  */
2550 int
2551 restart_cpus(u_int map)
2552 {
2553         /* signal other cpus to restart */
2554         started_cpus = map & smp_active_mask;
2555
2556         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
2557                 /* spin */ ;
2558
2559         return 1;
2560 }
2561
2562 /*
2563  * This is called once the mpboot code has gotten us properly relocated
2564  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
2565  * and when it returns the scheduler will call the real cpu_idle() main
2566  * loop for the idlethread.  Interrupts are disabled on entry and should
2567  * remain disabled at return.
2568  */
2569 void
2570 ap_init(void)
2571 {
2572         u_int   apic_id;
2573
2574         /*
2575          * Adjust smp_startup_mask to signal the BSP that we have started
2576          * up successfully.  Note that we do not yet hold the BGL.  The BSP
2577          * is waiting for our signal.
2578          *
2579          * We can't set our bit in smp_active_mask yet because we are holding
2580          * interrupts physically disabled and remote cpus could deadlock
2581          * trying to send us an IPI.
2582          */
2583         smp_startup_mask |= 1 << mycpu->gd_cpuid;
2584         cpu_mfence();
2585
2586         /*
2587          * Interlock for finalization.  Wait until mp_finish is non-zero,
2588          * then get the MP lock.
2589          *
2590          * Note: We are in a critical section.
2591          *
2592          * Note: We have to synchronize td_mpcount to our desired MP state
2593          * before calling cpu_try_mplock().
2594          *
2595          * Note: we are the idle thread, we can only spin.
2596          *
2597          * Note: The load fence is memory volatile and prevents the compiler
2598          * from improperly caching mp_finish, and the cpu from improperly
2599          * caching it.
2600          */
2601         while (mp_finish == 0)
2602             cpu_lfence();
2603         ++curthread->td_mpcount;
2604         while (cpu_try_mplock() == 0)
2605             ;
2606
2607         if (cpu_feature & CPUID_TSC) {
2608             /*
2609              * The BSP is constantly updating tsc0_offset, figure out the
2610              * relative difference to synchronize ktrdump.
2611              */
2612             tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
2613         }
2614
2615         /* BSP may have changed PTD while we're waiting for the lock */
2616         cpu_invltlb();
2617
2618 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
2619         lidt(&r_idt);
2620 #endif
2621
2622         /* Build our map of 'other' CPUs. */
2623         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2624
2625         kprintf("SMP: AP CPU #%d Launched!\n", mycpu->gd_cpuid);
2626
2627         /* A quick check from sanity claus */
2628         apic_id = (apic_id_to_logical[(lapic->id & 0x0f000000) >> 24]);
2629         if (mycpu->gd_cpuid != apic_id) {
2630                 kprintf("SMP: cpuid = %d\n", mycpu->gd_cpuid);
2631                 kprintf("SMP: apic_id = %d\n", apic_id);
2632 #if JGXXX
2633                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
2634 #endif
2635                 panic("cpuid mismatch! boom!!");
2636         }
2637
2638         /* Initialize AP's local APIC for irq's */
2639         apic_initialize(FALSE);
2640
2641         /* Set memory range attributes for this CPU to match the BSP */
2642         mem_range_AP_init();
2643
2644         /*
2645          * Once we go active we must process any IPIQ messages that may
2646          * have been queued, because no actual IPI will occur until we
2647          * set our bit in the smp_active_mask.  If we don't the IPI
2648          * message interlock could be left set which would also prevent
2649          * further IPIs.
2650          *
2651          * The idle loop doesn't expect the BGL to be held and while
2652          * lwkt_switch() normally cleans things up this is a special case
2653          * because we returning almost directly into the idle loop.
2654          *
2655          * The idle thread is never placed on the runq, make sure
2656          * nothing we've done put it there.
2657          */
2658         KKASSERT(curthread->td_mpcount == 1);
2659         smp_active_mask |= 1 << mycpu->gd_cpuid;
2660
2661         /*
2662          * Enable interrupts here.  idle_restore will also do it, but
2663          * doing it here lets us clean up any strays that got posted to
2664          * the CPU during the AP boot while we are still in a critical
2665          * section.
2666          */
2667         __asm __volatile("sti; pause; pause"::);
2668         mdcpu->gd_fpending = 0;
2669
2670         initclocks_pcpu();      /* clock interrupts (via IPIs) */
2671         lwkt_process_ipiq();
2672
2673         /*
2674          * Releasing the mp lock lets the BSP finish up the SMP init
2675          */
2676         rel_mplock();
2677         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
2678 }
2679
2680 /*
2681  * Get SMP fully working before we start initializing devices.
2682  */
2683 static
2684 void
2685 ap_finish(void)
2686 {
2687         mp_finish = 1;
2688         if (bootverbose)
2689                 kprintf("Finish MP startup\n");
2690         if (cpu_feature & CPUID_TSC)
2691                 tsc0_offset = rdtsc();
2692         tsc_offsets[0] = 0;
2693         rel_mplock();
2694         while (smp_active_mask != smp_startup_mask) {
2695                 cpu_lfence();
2696                 if (cpu_feature & CPUID_TSC)
2697                         tsc0_offset = rdtsc();
2698         }
2699         while (try_mplock() == 0)
2700                 ;
2701         if (bootverbose)
2702                 kprintf("Active CPU Mask: %08x\n", smp_active_mask);
2703 }
2704
2705 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
2706
2707 void
2708 cpu_send_ipiq(int dcpu)
2709 {
2710         if ((1 << dcpu) & smp_active_mask)
2711                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
2712 }
2713
2714 #if 0   /* single_apic_ipi_passive() not working yet */
2715 /*
2716  * Returns 0 on failure, 1 on success
2717  */
2718 int
2719 cpu_send_ipiq_passive(int dcpu)
2720 {
2721         int r = 0;
2722         if ((1 << dcpu) & smp_active_mask) {
2723                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
2724                                         APIC_DELMODE_FIXED);
2725         }
2726         return(r);
2727 }
2728 #endif
2729