sys/dev/netif/sis/if_sisreg.h

   1 /*
   2  * Copyright (c) 1997, 1998, 1999
   3  *      Bill Paul <wpaul@ee.columbia.edu>.  All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. Redistributions in binary form must reproduce the above copyright
  11  *    notice, this list of conditions and the following disclaimer in the
  12  *    documentation and/or other materials provided with the distribution.
  13  * 3. All advertising materials mentioning features or use of this software
  14  *    must display the following acknowledgement:
  15  *      This product includes software developed by Bill Paul.
  16  * 4. Neither the name of the author nor the names of any co-contributors
  17  *    may be used to endorse or promote products derived from this software
  18  *    without specific prior written permission.
  19  *
  20  * THIS SOFTWARE IS PROVIDED BY Bill Paul AND CONTRIBUTORS ``AS IS'' AND
  21  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  22  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  23  * ARE DISCLAIMED.  IN NO EVENT SHALL Bill Paul OR THE VOICES IN HIS HEAD
  24  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  25  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  26  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  27  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  28  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  29  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
  30  * THE POSSIBILITY OF SUCH DAMAGE.
  31  *
  32  * $FreeBSD: src/sys/pci/if_sisreg.h,v 1.1.4.11 2003/02/05 21:49:01 mbr Exp $
  33  */
  34
  35 /*
  36  * Register definitions for the SiS 900 and SiS 7016 chipsets. The
  37  * 7016 is actually an older chip and some of its registers differ
  38  * from the 900, however the core operational registers are the same:
  39  * the differences lie in the OnNow/Wake on LAN stuff which we don't
  40  * use anyway. The 7016 needs an external MII compliant PHY while the
  41  * SiS 900 has one built in. All registers are 32-bits wide.
  42  */
  43
  44 /* Registers common to SiS 900 and SiS 7016 */
  45 #define SIS_CSR                 0x00
  46 #define SIS_CFG                 0x04
  47 #define SIS_EECTL               0x08
  48 #define SIS_PCICTL              0x0C
  49 #define SIS_ISR                 0x10
  50 #define SIS_IMR                 0x14
  51 #define SIS_IER                 0x18
  52 #define SIS_PHYCTL              0x1C
  53 #define SIS_TX_LISTPTR          0x20
  54 #define SIS_TX_CFG              0x24
  55 #define SIS_RX_LISTPTR          0x30
  56 #define SIS_RX_CFG              0x34
  57 #define SIS_FLOWCTL             0x38
  58 #define SIS_RXFILT_CTL          0x48
  59 #define SIS_RXFILT_DATA         0x4C
  60 #define SIS_PWRMAN_CTL          0xB0
  61 #define SIS_PWERMAN_WKUP_EVENT  0xB4
  62 #define SIS_WKUP_FRAME_CRC      0xBC
  63 #define SIS_WKUP_FRAME_MASK0    0xC0
  64 #define SIS_WKUP_FRAME_MASKXX   0xEC
  65
  66 /* SiS 7016 specific registers */
  67 #define SIS_SILICON_REV         0x5C
  68 #define SIS_MIB_CTL0            0x60
  69 #define SIS_MIB_CTL1            0x64
  70 #define SIS_MIB_CTL2            0x68
  71 #define SIS_MIB_CTL3            0x6C
  72 #define SIS_MIB                 0x80
  73 #define SIS_LINKSTS             0xA0
  74 #define SIS_TIMEUNIT            0xA4
  75 #define SIS_GPIO                0xB8
  76
  77 /* NS DP83815 registers */
  78 #define NS_CLKRUN               0x3C
  79 #define NS_BMCR                 0x80
  80 #define NS_BMSR                 0x84
  81 #define NS_PHYIDR1              0x88
  82 #define NS_PHYIDR2              0x8C
  83 #define NS_ANAR                 0x90
  84 #define NS_ANLPAR               0x94
  85 #define NS_ANER                 0x98
  86 #define NS_ANNPTR               0x9C
  87
  88 #define NS_PHY_CR               0xE4
  89 #define NS_PHY_10BTSCR          0xE8
  90 #define NS_PHY_PAGE             0xCC
  91 #define NS_PHY_EXTCFG           0xF0
  92 #define NS_PHY_DSPCFG           0xF4
  93 #define NS_PHY_SDCFG            0xF8
  94 #define NS_PHY_TDATA            0xFC
  95
  96 #define NS_CLKRUN_PMESTS        0x00008000
  97 #define NS_CLKRUN_PMEENB        0x00000100
  98 #define NS_CLNRUN_CLKRUN_ENB    0x00000001
  99
 100 #define SIS_CSR_TX_ENABLE       0x00000001
 101 #define SIS_CSR_TX_DISABLE      0x00000002
 102 #define SIS_CSR_RX_ENABLE       0x00000004
 103 #define SIS_CSR_RX_DISABLE      0x00000008
 104 #define SIS_CSR_TX_RESET        0x00000010
 105 #define SIS_CSR_RX_RESET        0x00000020
 106 #define SIS_CSR_SOFTINTR        0x00000080
 107 #define SIS_CSR_RESET           0x00000100
 108 #define SIS_CSR_ACCESS_MODE     0x00000200
 109 #define SIS_CSR_RELOAD          0x00000400
 110
 111 #define SIS_CFG_BIGENDIAN       0x00000001
 112 #define SIS_CFG_PERR_DETECT     0x00000008
 113 #define SIS_CFG_DEFER_DISABLE   0x00000010
 114 #define SIS_CFG_OUTOFWIN_TIMER  0x00000020
 115 #define SIS_CFG_SINGLE_BACKOFF  0x00000040
 116 #define SIS_CFG_PCIREQ_ALG      0x00000080
 117 #define SIS_CFG_FAIR_BACKOFF    0x00000200 /* 635 & 900B Specific */
 118 #define SIS_CFG_RND_CNT         0x00000400 /* 635 & 900B Specific */
 119 #define SIS_CFG_EDB_MASTER_EN   0x00002000
 120
 121 #define SIS_EECTL_DIN           0x00000001
 122 #define SIS_EECTL_DOUT          0x00000002
 123 #define SIS_EECTL_CLK           0x00000004
 124 #define SIS_EECTL_CSEL          0x00000008
 125
 126 #define SIS_MII_CLK             0x00000040
 127 #define SIS_MII_DIR             0x00000020
 128 #define SIS_MII_DATA            0x00000010
 129
 130 #define SIS_EECMD_WRITE         0x140
 131 #define SIS_EECMD_READ          0x180
 132 #define SIS_EECMD_ERASE         0x1c0
 133
 134 /*
 135  * EEPROM Commands for SiS96x
 136  * chipsets.
 137  */
 138 #define SIS_EECMD_REQ           0x00000400
 139 #define SIS_EECMD_DONE          0x00000200
 140 #define SIS_EECMD_GNT           0x00000100
 141
 142 #define SIS_EE_NODEADDR         0x8
 143 #define NS_EE_NODEADDR          0x6
 144
 145 #define SIS_PCICTL_SRAMADDR     0x0000001F
 146 #define SIS_PCICTL_RAMTSTENB    0x00000020
 147 #define SIS_PCICTL_TXTSTENB     0x00000040
 148 #define SIS_PCICTL_RXTSTENB     0x00000080
 149 #define SIS_PCICTL_BMTSTENB     0x00000200
 150 #define SIS_PCICTL_RAMADDR      0x001F0000
 151 #define SIS_PCICTL_ROMTIME      0x0F000000
 152 #define SIS_PCICTL_DISCTEST     0x40000000
 153
 154 #define SIS_ISR_RX_OK           0x00000001
 155 #define SIS_ISR_RX_DESC_OK      0x00000002
 156 #define SIS_ISR_RX_ERR          0x00000004
 157 #define SIS_ISR_RX_EARLY        0x00000008
 158 #define SIS_ISR_RX_IDLE         0x00000010
 159 #define SIS_ISR_RX_OFLOW        0x00000020
 160 #define SIS_ISR_TX_OK           0x00000040
 161 #define SIS_ISR_TX_DESC_OK      0x00000080
 162 #define SIS_ISR_TX_ERR          0x00000100
 163 #define SIS_ISR_TX_IDLE         0x00000200
 164 #define SIS_ISR_TX_UFLOW        0x00000400
 165 #define SIS_ISR_SOFTINTR        0x00000800
 166 #define SIS_ISR_HIBITS          0x00008000
 167 #define SIS_ISR_RX_FIFO_OFLOW   0x00010000
 168 #define SIS_ISR_TGT_ABRT        0x00100000
 169 #define SIS_ISR_BM_ABRT         0x00200000
 170 #define SIS_ISR_SYSERR          0x00400000
 171 #define SIS_ISR_PARITY_ERR      0x00800000
 172 #define SIS_ISR_RX_RESET_DONE   0x01000000
 173 #define SIS_ISR_TX_RESET_DONE   0x02000000
 174 #define SIS_ISR_TX_PAUSE_START  0x04000000
 175 #define SIS_ISR_TX_PAUSE_DONE   0x08000000
 176 #define SIS_ISR_WAKE_EVENT      0x10000000
 177
 178 #define SIS_IMR_RX_OK           0x00000001
 179 #define SIS_IMR_RX_DESC_OK      0x00000002
 180 #define SIS_IMR_RX_ERR          0x00000004
 181 #define SIS_IMR_RX_EARLY        0x00000008
 182 #define SIS_IMR_RX_IDLE         0x00000010
 183 #define SIS_IMR_RX_OFLOW        0x00000020
 184 #define SIS_IMR_TX_OK           0x00000040
 185 #define SIS_IMR_TX_DESC_OK      0x00000080
 186 #define SIS_IMR_TX_ERR          0x00000100
 187 #define SIS_IMR_TX_IDLE         0x00000200
 188 #define SIS_IMR_TX_UFLOW        0x00000400
 189 #define SIS_IMR_SOFTINTR        0x00000800
 190 #define SIS_IMR_HIBITS          0x00008000
 191 #define SIS_IMR_RX_FIFO_OFLOW   0x00010000
 192 #define SIS_IMR_TGT_ABRT        0x00100000
 193 #define SIS_IMR_BM_ABRT         0x00200000
 194 #define SIS_IMR_SYSERR          0x00400000
 195 #define SIS_IMR_PARITY_ERR      0x00800000
 196 #define SIS_IMR_RX_RESET_DONE   0x01000000
 197 #define SIS_IMR_TX_RESET_DONE   0x02000000
 198 #define SIS_IMR_TX_PAUSE_START  0x04000000
 199 #define SIS_IMR_TX_PAUSE_DONE   0x08000000
 200 #define SIS_IMR_WAKE_EVENT      0x10000000
 201
 202 #define SIS_INTRS       \
 203         (SIS_IMR_RX_OFLOW|SIS_IMR_TX_UFLOW|SIS_IMR_TX_OK|\
 204          SIS_IMR_TX_IDLE|SIS_IMR_RX_OK|SIS_IMR_RX_ERR|\
 205          SIS_IMR_RX_IDLE|\
 206          SIS_IMR_SYSERR)
 207
 208 #define SIS_IER_INTRENB         0x00000001
 209
 210 #define SIS_PHYCTL_ACCESS       0x00000010
 211 #define SIS_PHYCTL_OP           0x00000020
 212 #define SIS_PHYCTL_REGADDR      0x000007C0
 213 #define SIS_PHYCTL_PHYADDR      0x0000F800
 214 #define SIS_PHYCTL_PHYDATA      0xFFFF0000
 215
 216 #define SIS_PHYOP_READ          0x00000020
 217 #define SIS_PHYOP_WRITE         0x00000000
 218
 219 #define SIS_TXCFG_DRAIN_THRESH  0x0000003F /* 32-byte units */
 220 #define SIS_TXCFG_FILL_THRESH   0x00003F00 /* 32-byte units */
 221 #define SIS_TXCFG_DMABURST      0x00700000
 222 #define SIS_TXCFG_AUTOPAD       0x10000000
 223 #define SIS_TXCFG_LOOPBK        0x20000000
 224 #define SIS_TXCFG_IGN_HBEAT     0x40000000
 225 #define SIS_TXCFG_IGN_CARR      0x80000000
 226
 227 #define SIS_TXCFG_DRAIN(x)      (((x) >> 5) & SIS_TXCFG_DRAIN_THRESH)
 228 #define SIS_TXCFG_FILL(x)       ((((x) >> 5) << 8) & SIS_TXCFG_FILL_THRESH)
 229
 230 #define SIS_TXDMA_512BYTES      0x00000000
 231 #define SIS_TXDMA_4BYTES        0x00100000
 232 #define SIS_TXDMA_8BYTES        0x00200000
 233 #define SIS_TXDMA_16BYTES       0x00300000
 234 #define SIS_TXDMA_32BYTES       0x00400000
 235 #define SIS_TXDMA_64BYTES       0x00500000
 236 #define SIS_TXDMA_128BYTES      0x00600000
 237 #define SIS_TXDMA_256BYTES      0x00700000
 238
 239 #define SIS_TXCFG_100   \
 240         (SIS_TXDMA_64BYTES|SIS_TXCFG_AUTOPAD|\
 241          SIS_TXCFG_FILL(64)|SIS_TXCFG_DRAIN(1536))
 242
 243 #define SIS_TXCFG_10    \
 244         (SIS_TXDMA_32BYTES|SIS_TXCFG_AUTOPAD|\
 245          SIS_TXCFG_FILL(64)|SIS_TXCFG_DRAIN(1536))
 246
 247 #define SIS_RXCFG_DRAIN_THRESH  0x0000003E /* 8-byte units */
 248 #define SIS_RXCFG_DMABURST      0x00700000
 249 #define SIS_RXCFG_RX_JABBER     0x08000000
 250 #define SIS_RXCFG_RX_TXPKTS     0x10000000
 251 #define SIS_RXCFG_RX_RUNTS      0x40000000
 252 #define SIS_RXCFG_RX_GIANTS     0x80000000
 253
 254 #define SIS_RXCFG_DRAIN(x)      ((((x) >> 3) << 1) & SIS_RXCFG_DRAIN_THRESH)
 255
 256 #define SIS_RXDMA_512BYTES      0x00000000
 257 #define SIS_RXDMA_4BYTES        0x00100000
 258 #define SIS_RXDMA_8BYTES        0x00200000
 259 #define SIS_RXDMA_16BYTES       0x00300000
 260 #define SIS_RXDMA_32BYTES       0x00400000
 261 #define SIS_RXDMA_64BYTES       0x00500000
 262 #define SIS_RXDMA_128BYTES      0x00600000
 263 #define SIS_RXDMA_256BYTES      0x00700000
 264
 265 #define SIS_RXCFG256 \
 266         (SIS_RXCFG_DRAIN(64)|SIS_RXDMA_256BYTES)
 267 #define SIS_RXCFG64 \
 268         (SIS_RXCFG_DRAIN(64)|SIS_RXDMA_64BYTES)
 269
 270 #define SIS_RXFILTCTL_ADDR      0x000F0000
 271 #define NS_RXFILTCTL_MCHASH     0x00200000
 272 #define NS_RXFILTCTL_ARP        0x00400000
 273 #define NS_RXFILTCTL_PERFECT    0x08000000
 274 #define SIS_RXFILTCTL_ALLPHYS   0x10000000
 275 #define SIS_RXFILTCTL_ALLMULTI  0x20000000
 276 #define SIS_RXFILTCTL_BROAD     0x40000000
 277 #define SIS_RXFILTCTL_ENABLE    0x80000000
 278
 279 #define SIS_FILTADDR_PAR0       0x00000000
 280 #define SIS_FILTADDR_PAR1       0x00010000
 281 #define SIS_FILTADDR_PAR2       0x00020000
 282 #define SIS_FILTADDR_MAR0       0x00040000
 283 #define SIS_FILTADDR_MAR1       0x00050000
 284 #define SIS_FILTADDR_MAR2       0x00060000
 285 #define SIS_FILTADDR_MAR3       0x00070000
 286 #define SIS_FILTADDR_MAR4       0x00080000
 287 #define SIS_FILTADDR_MAR5       0x00090000
 288 #define SIS_FILTADDR_MAR6       0x000A0000
 289 #define SIS_FILTADDR_MAR7       0x000B0000
 290
 291 #define NS_FILTADDR_PAR0        0x00000000
 292 #define NS_FILTADDR_PAR1        0x00000002
 293 #define NS_FILTADDR_PAR2        0x00000004
 294
 295 #define NS_FILTADDR_FMEM_LO     0x00000200
 296 #define NS_FILTADDR_FMEM_HI     0x000003FE
 297
 298 /*
 299  * DMA descriptor structures. The first part of the descriptor
 300  * is the hardware descriptor format, which is just three longwords.
 301  * After this, we include some additional structure members for
 302  * use by the driver. Note that for this structure will be a different
 303  * size on the alpha, but that's okay as long as it's a multiple of 4
 304  * bytes in size.
 305  */
 306 struct sis_desc {
 307         /* SiS hardware descriptor section */
 308         u_int32_t               sis_next;
 309         u_int32_t               sis_cmdsts;
 310 #define sis_rxstat              sis_cmdsts
 311 #define sis_txstat              sis_cmdsts
 312 #define sis_ctl                 sis_cmdsts
 313         u_int32_t               sis_ptr;
 314         /* Driver software section */
 315         struct mbuf             *sis_mbuf;
 316         struct sis_desc         *sis_nextdesc;
 317 };
 318
 319 #define SIS_CMDSTS_BUFLEN       0x00000FFF
 320 #define SIS_CMDSTS_PKT_OK       0x08000000
 321 #define SIS_CMDSTS_CRC          0x10000000
 322 #define SIS_CMDSTS_INTR         0x20000000
 323 #define SIS_CMDSTS_MORE         0x40000000
 324 #define SIS_CMDSTS_OWN          0x80000000
 325
 326 #define SIS_LASTDESC(x)         (!((x)->sis_ctl & SIS_CMDSTS_MORE)))
 327 #define SIS_OWNDESC(x)          ((x)->sis_ctl & SIS_CMDSTS_OWN)
 328 #define SIS_INC(x, y)           { if (++(x) == y) x=0 ; }
 329 #define SIS_RXBYTES(x)          (((x)->sis_ctl & SIS_CMDSTS_BUFLEN) - ETHER_CRC_LEN)
 330
 331 #define SIS_RXSTAT_COLL         0x00010000
 332 #define SIS_RXSTAT_LOOPBK       0x00020000
 333 #define SIS_RXSTAT_ALIGNERR     0x00040000
 334 #define SIS_RXSTAT_CRCERR       0x00080000
 335 #define SIS_RXSTAT_SYMBOLERR    0x00100000
 336 #define SIS_RXSTAT_RUNT         0x00200000
 337 #define SIS_RXSTAT_GIANT        0x00400000
 338 #define SIS_RXSTAT_DSTCLASS     0x01800000
 339 #define SIS_RXSTAT_OVERRUN      0x02000000
 340 #define SIS_RXSTAT_RX_ABORT     0x04000000
 341
 342 #define SIS_DSTCLASS_REJECT     0x00000000
 343 #define SIS_DSTCLASS_UNICAST    0x00800000
 344 #define SIS_DSTCLASS_MULTICAST  0x01000000
 345 #define SIS_DSTCLASS_BROADCAST  0x02000000
 346
 347 #define SIS_TXSTAT_COLLCNT      0x000F0000
 348 #define SIS_TXSTAT_EXCESSCOLLS  0x00100000
 349 #define SIS_TXSTAT_OUTOFWINCOLL 0x00200000
 350 #define SIS_TXSTAT_EXCESS_DEFER 0x00400000
 351 #define SIS_TXSTAT_DEFERED      0x00800000
 352 #define SIS_TXSTAT_CARR_LOST    0x01000000
 353 #define SIS_TXSTAT_UNDERRUN     0x02000000
 354 #define SIS_TXSTAT_TX_ABORT     0x04000000
 355
 356 #define SIS_RX_LIST_CNT         64
 357 #define SIS_TX_LIST_CNT         128
 358
 359 struct sis_list_data {
 360         struct sis_desc         sis_rx_list[SIS_RX_LIST_CNT];
 361         struct sis_desc         sis_tx_list[SIS_TX_LIST_CNT];
 362 };
 363
 364 struct sis_ring_data {
 365         int                     sis_rx_prod;
 366         int                     sis_tx_prod;
 367         int                     sis_tx_cons;
 368         int                     sis_tx_cnt;
 369 };
 370
 371
 372 /*
 373  * SiS PCI vendor ID.
 374  */
 375 #define SIS_VENDORID            0x1039
 376
 377 /*
 378  * SiS PCI device IDs
 379  */
 380 #define SIS_DEVICEID_900        0x0900
 381 #define SIS_DEVICEID_7016       0x7016
 382
 383 /*
 384  * SiS 900 PCI revision codes.
 385  */
 386 #define SIS_REV_900B            0x0003
 387 #define SIS_REV_630A            0x0080
 388 #define SIS_REV_630E            0x0081
 389 #define SIS_REV_630S            0x0082
 390 #define SIS_REV_630EA1          0x0083
 391 #define SIS_REV_630ET           0x0084
 392 #define SIS_REV_635             0x0090
 393 #define SIS_REV_96x             0x0091
 394
 395 /*
 396  * NatSemi vendor ID
 397  */
 398 #define NS_VENDORID             0x100B
 399
 400 /*
 401  * DP83815 device ID
 402  */
 403 #define NS_DEVICEID_DP83815     0x0020
 404
 405 struct sis_type {
 406         u_int16_t               sis_vid;
 407         u_int16_t               sis_did;
 408         char                    *sis_name;
 409 };
 410
 411 struct sis_mii_frame {
 412         u_int8_t                mii_stdelim;
 413         u_int8_t                mii_opcode;
 414         u_int8_t                mii_phyaddr;
 415         u_int8_t                mii_regaddr;
 416         u_int8_t                mii_turnaround;
 417         u_int16_t               mii_data;
 418 };
 419
 420 /*
 421  * MII constants
 422  */
 423 #define SIS_MII_STARTDELIM      0x01
 424 #define SIS_MII_READOP          0x02
 425 #define SIS_MII_WRITEOP         0x01
 426 #define SIS_MII_TURNAROUND      0x02
 427
 428 #define SIS_TYPE_900    1
 429 #define SIS_TYPE_7016   2
 430 #define SIS_TYPE_83815  3
 431
 432 struct sis_softc {
 433         struct arpcom           arpcom;         /* interface info */
 434         bus_space_handle_t      sis_bhandle;
 435         bus_space_tag_t         sis_btag;
 436         struct resource         *sis_res;
 437         struct resource         *sis_irq;
 438         void                    *sis_intrhand;
 439         device_t                sis_miibus;
 440         u_int8_t                sis_unit;
 441         u_int8_t                sis_type;
 442         u_int8_t                sis_rev;
 443         u_int8_t                sis_link;
 444         struct sis_list_data    *sis_ldata;
 445         struct sis_ring_data    sis_cdata;
 446         struct callout_handle   sis_stat_ch;
 447 #ifdef DEVICE_POLLING
 448         int                     rxcycles;
 449 #endif
 450 };
 451
 452 /*
 453  * register space access macros
 454  */
 455 #define CSR_WRITE_4(sc, reg, val)       \
 456         bus_space_write_4(sc->sis_btag, sc->sis_bhandle, reg, val)
 457
 458 #define CSR_READ_4(sc, reg)             \
 459         bus_space_read_4(sc->sis_btag, sc->sis_bhandle, reg)
 460
 461 #define CSR_READ_2(sc, reg)             \
 462         bus_space_read_2(sc->sis_btag, sc->sis_bhandle, reg)
 463
 464 #define SIS_TIMEOUT             1000
 465 #define ETHER_ALIGN             2
 466 #define SIS_RXLEN               1536
 467 #define SIS_MIN_FRAMELEN        60
 468
 469 /*
 470  * PCI low memory base and low I/O base register, and
 471  * other PCI registers.
 472  */
 473
 474 #define SIS_PCI_VENDOR_ID       0x00
 475 #define SIS_PCI_DEVICE_ID       0x02
 476 #define SIS_PCI_COMMAND         0x04
 477 #define SIS_PCI_STATUS          0x06
 478 #define SIS_PCI_REVID           0x08
 479 #define SIS_PCI_CLASSCODE       0x09
 480 #define SIS_PCI_CACHELEN        0x0C
 481 #define SIS_PCI_LATENCY_TIMER   0x0D
 482 #define SIS_PCI_HEADER_TYPE     0x0E
 483 #define SIS_PCI_LOIO            0x10
 484 #define SIS_PCI_LOMEM           0x14
 485 #define SIS_PCI_BIOSROM         0x30
 486 #define SIS_PCI_INTLINE         0x3C
 487 #define SIS_PCI_INTPIN          0x3D
 488 #define SIS_PCI_MINGNT          0x3E
 489 #define SIS_PCI_MINLAT          0x0F
 490 #define SIS_PCI_RESETOPT        0x48
 491 #define SIS_PCI_EEPROM_DATA     0x4C
 492
 493 /* power management registers */
 494 #define SIS_PCI_CAPID           0x50 /* 8 bits */
 495 #define SIS_PCI_NEXTPTR         0x51 /* 8 bits */
 496 #define SIS_PCI_PWRMGMTCAP      0x52 /* 16 bits */
 497 #define SIS_PCI_PWRMGMTCTRL     0x54 /* 16 bits */
 498
 499 #define SIS_PSTATE_MASK         0x0003
 500 #define SIS_PSTATE_D0           0x0000
 501 #define SIS_PSTATE_D1           0x0001
 502 #define SIS_PSTATE_D2           0x0002
 503 #define SIS_PSTATE_D3           0x0003
 504 #define SIS_PME_EN              0x0010
 505 #define SIS_PME_STATUS          0x8000
 506
 507 #ifdef __alpha__
 508 #undef vtophys
 509 #define vtophys(va)             alpha_XXX_dmamap((vm_offset_t)va)
 510 #endif