emx(4): Remove emx_dma_{malloc,free}() and related struct.
[dragonfly.git] / sys / dev / netif / emx / if_emx.c
1 /*
2  * Copyright (c) 2004 Joerg Sonnenberger <joerg@bec.de>.  All rights reserved.
3  *
4  * Copyright (c) 2001-2008, Intel Corporation
5  * All rights reserved.
6  *
7  * Redistribution and use in source and binary forms, with or without
8  * modification, are permitted provided that the following conditions are met:
9  *
10  *  1. Redistributions of source code must retain the above copyright notice,
11  *     this list of conditions and the following disclaimer.
12  *
13  *  2. Redistributions in binary form must reproduce the above copyright
14  *     notice, this list of conditions and the following disclaimer in the
15  *     documentation and/or other materials provided with the distribution.
16  *
17  *  3. Neither the name of the Intel Corporation nor the names of its
18  *     contributors may be used to endorse or promote products derived from
19  *     this software without specific prior written permission.
20  *
21  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
22  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
23  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
24  * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
25  * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
26  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
27  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
28  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
29  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
30  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
31  * POSSIBILITY OF SUCH DAMAGE.
32  *
33  *
34  * Copyright (c) 2005 The DragonFly Project.  All rights reserved.
35  *
36  * This code is derived from software contributed to The DragonFly Project
37  * by Matthew Dillon <dillon@backplane.com>
38  *
39  * Redistribution and use in source and binary forms, with or without
40  * modification, are permitted provided that the following conditions
41  * are met:
42  *
43  * 1. Redistributions of source code must retain the above copyright
44  *    notice, this list of conditions and the following disclaimer.
45  * 2. Redistributions in binary form must reproduce the above copyright
46  *    notice, this list of conditions and the following disclaimer in
47  *    the documentation and/or other materials provided with the
48  *    distribution.
49  * 3. Neither the name of The DragonFly Project nor the names of its
50  *    contributors may be used to endorse or promote products derived
51  *    from this software without specific, prior written permission.
52  *
53  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
54  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
55  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS
56  * FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE
57  * COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,
58  * INCIDENTAL, SPECIAL, EXEMPLARY OR CONSEQUENTIAL DAMAGES (INCLUDING,
59  * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
60  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED
61  * AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
62  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT
63  * OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
64  * SUCH DAMAGE.
65  */
66
67 #include "opt_polling.h"
68 #include "opt_serializer.h"
69
70 #include <sys/param.h>
71 #include <sys/bus.h>
72 #include <sys/endian.h>
73 #include <sys/interrupt.h>
74 #include <sys/kernel.h>
75 #include <sys/ktr.h>
76 #include <sys/malloc.h>
77 #include <sys/mbuf.h>
78 #include <sys/proc.h>
79 #include <sys/rman.h>
80 #include <sys/serialize.h>
81 #include <sys/socket.h>
82 #include <sys/sockio.h>
83 #include <sys/sysctl.h>
84 #include <sys/systm.h>
85
86 #include <net/bpf.h>
87 #include <net/ethernet.h>
88 #include <net/if.h>
89 #include <net/if_arp.h>
90 #include <net/if_dl.h>
91 #include <net/if_media.h>
92 #include <net/ifq_var.h>
93 #include <net/vlan/if_vlan_var.h>
94 #include <net/vlan/if_vlan_ether.h>
95
96 #include <netinet/in_systm.h>
97 #include <netinet/in.h>
98 #include <netinet/ip.h>
99 #include <netinet/tcp.h>
100 #include <netinet/udp.h>
101
102 #include <bus/pci/pcivar.h>
103 #include <bus/pci/pcireg.h>
104
105 #include <dev/netif/ig_hal/e1000_api.h>
106 #include <dev/netif/ig_hal/e1000_82571.h>
107 #include <dev/netif/emx/if_emx.h>
108
109 #define EMX_NAME        "Intel(R) PRO/1000 "
110
111 #define EMX_DEVICE(id)  \
112         { EMX_VENDOR_ID, E1000_DEV_ID_##id, EMX_NAME #id }
113 #define EMX_DEVICE_NULL { 0, 0, NULL }
114
115 static const struct emx_device {
116         uint16_t        vid;
117         uint16_t        did;
118         const char      *desc;
119 } emx_devices[] = {
120         EMX_DEVICE(82571EB_COPPER),
121         EMX_DEVICE(82571EB_FIBER),
122         EMX_DEVICE(82571EB_SERDES),
123         EMX_DEVICE(82571EB_SERDES_DUAL),
124         EMX_DEVICE(82571EB_SERDES_QUAD),
125         EMX_DEVICE(82571EB_QUAD_COPPER),
126         EMX_DEVICE(82571EB_QUAD_COPPER_LP),
127         EMX_DEVICE(82571EB_QUAD_FIBER),
128         EMX_DEVICE(82571PT_QUAD_COPPER),
129
130         EMX_DEVICE(82572EI_COPPER),
131         EMX_DEVICE(82572EI_FIBER),
132         EMX_DEVICE(82572EI_SERDES),
133         EMX_DEVICE(82572EI),
134
135         EMX_DEVICE(82573E),
136         EMX_DEVICE(82573E_IAMT),
137         EMX_DEVICE(82573L),
138
139         EMX_DEVICE(80003ES2LAN_COPPER_SPT),
140         EMX_DEVICE(80003ES2LAN_SERDES_SPT),
141         EMX_DEVICE(80003ES2LAN_COPPER_DPT),
142         EMX_DEVICE(80003ES2LAN_SERDES_DPT),
143
144         EMX_DEVICE(82574L),
145
146         /* required last entry */
147         EMX_DEVICE_NULL
148 };
149
150 static int      emx_probe(device_t);
151 static int      emx_attach(device_t);
152 static int      emx_detach(device_t);
153 static int      emx_shutdown(device_t);
154 static int      emx_suspend(device_t);
155 static int      emx_resume(device_t);
156
157 static void     emx_init(void *);
158 static void     emx_stop(struct emx_softc *);
159 static int      emx_ioctl(struct ifnet *, u_long, caddr_t, struct ucred *);
160 static void     emx_start(struct ifnet *);
161 #ifdef DEVICE_POLLING
162 static void     emx_poll(struct ifnet *, enum poll_cmd, int);
163 #endif
164 static void     emx_watchdog(struct ifnet *);
165 static void     emx_media_status(struct ifnet *, struct ifmediareq *);
166 static int      emx_media_change(struct ifnet *);
167 static void     emx_timer(void *);
168
169 static void     emx_intr(void *);
170 static void     emx_rxeof(struct emx_softc *, int);
171 static void     emx_txeof(struct emx_softc *);
172 static void     emx_tx_collect(struct emx_softc *);
173 static void     emx_tx_purge(struct emx_softc *);
174 static void     emx_enable_intr(struct emx_softc *);
175 static void     emx_disable_intr(struct emx_softc *);
176
177 static void     emx_init_tx_ring(struct emx_softc *);
178 static int      emx_init_rx_ring(struct emx_softc *);
179 static int      emx_create_tx_ring(struct emx_softc *);
180 static int      emx_create_rx_ring(struct emx_softc *);
181 static void     emx_destroy_tx_ring(struct emx_softc *, int);
182 static void     emx_destroy_rx_ring(struct emx_softc *, int);
183 static int      emx_newbuf(struct emx_softc *, int, int);
184 static int      emx_encap(struct emx_softc *, struct mbuf **);
185 static void     emx_rxcsum(struct emx_softc *, struct e1000_rx_desc *,
186                     struct mbuf *);
187 static int      emx_txcsum_pullup(struct emx_softc *, struct mbuf **);
188 static int      emx_txcsum(struct emx_softc *, struct mbuf *,
189                     uint32_t *, uint32_t *);
190
191 static int      emx_is_valid_eaddr(const uint8_t *);
192 static int      emx_hw_init(struct emx_softc *);
193 static void     emx_setup_ifp(struct emx_softc *);
194 static void     emx_init_tx_unit(struct emx_softc *);
195 static void     emx_init_rx_unit(struct emx_softc *);
196 static void     emx_update_stats(struct emx_softc *);
197 static void     emx_set_promisc(struct emx_softc *);
198 static void     emx_disable_promisc(struct emx_softc *);
199 static void     emx_set_multi(struct emx_softc *);
200 static void     emx_update_link_status(struct emx_softc *);
201 static void     emx_smartspeed(struct emx_softc *);
202
203 static void     emx_print_debug_info(struct emx_softc *);
204 static void     emx_print_nvm_info(struct emx_softc *);
205 static void     emx_print_hw_stats(struct emx_softc *);
206
207 static int      emx_sysctl_stats(SYSCTL_HANDLER_ARGS);
208 static int      emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS);
209 static int      emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS);
210 static int      emx_sysctl_int_tx_nsegs(SYSCTL_HANDLER_ARGS);
211 static void     emx_add_sysctl(struct emx_softc *);
212
213 /* Management and WOL Support */
214 static void     emx_get_mgmt(struct emx_softc *);
215 static void     emx_rel_mgmt(struct emx_softc *);
216 static void     emx_get_hw_control(struct emx_softc *);
217 static void     emx_rel_hw_control(struct emx_softc *);
218 static void     emx_enable_wol(device_t);
219
220 static device_method_t emx_methods[] = {
221         /* Device interface */
222         DEVMETHOD(device_probe,         emx_probe),
223         DEVMETHOD(device_attach,        emx_attach),
224         DEVMETHOD(device_detach,        emx_detach),
225         DEVMETHOD(device_shutdown,      emx_shutdown),
226         DEVMETHOD(device_suspend,       emx_suspend),
227         DEVMETHOD(device_resume,        emx_resume),
228         { 0, 0 }
229 };
230
231 static driver_t emx_driver = {
232         "emx",
233         emx_methods,
234         sizeof(struct emx_softc),
235 };
236
237 static devclass_t emx_devclass;
238
239 DECLARE_DUMMY_MODULE(if_emx);
240 MODULE_DEPEND(emx, ig_hal, 1, 1, 1);
241 DRIVER_MODULE(if_emx, pci, emx_driver, emx_devclass, 0, 0);
242
243 /*
244  * Tunables
245  */
246 static int      emx_int_throttle_ceil = EMX_DEFAULT_ITR;
247 static int      emx_rxd = EMX_DEFAULT_RXD;
248 static int      emx_txd = EMX_DEFAULT_TXD;
249 static int      emx_smart_pwr_down = FALSE;
250
251 /* Controls whether promiscuous also shows bad packets */
252 static int      emx_debug_sbp = FALSE;
253
254 static int      emx_82573_workaround = TRUE;
255
256 TUNABLE_INT("hw.emx.int_throttle_ceil", &emx_int_throttle_ceil);
257 TUNABLE_INT("hw.emx.rxd", &emx_rxd);
258 TUNABLE_INT("hw.emx.txd", &emx_txd);
259 TUNABLE_INT("hw.emx.smart_pwr_down", &emx_smart_pwr_down);
260 TUNABLE_INT("hw.emx.sbp", &emx_debug_sbp);
261 TUNABLE_INT("hw.emx.82573_workaround", &emx_82573_workaround);
262
263 /* Global used in WOL setup with multiport cards */
264 static int      emx_global_quad_port_a = 0;
265
266 /* Set this to one to display debug statistics */
267 static int      emx_display_debug_stats = 0;
268
269 #if !defined(KTR_IF_EMX)
270 #define KTR_IF_EMX      KTR_ALL
271 #endif
272 KTR_INFO_MASTER(if_emx);
273 KTR_INFO(KTR_IF_EMX, if_emx, intr_beg, 0, "intr begin", 0);
274 KTR_INFO(KTR_IF_EMX, if_emx, intr_end, 1, "intr end", 0);
275 KTR_INFO(KTR_IF_EMX, if_emx, pkt_receive, 4, "rx packet", 0);
276 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txqueue, 5, "tx packet", 0);
277 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txclean, 6, "tx clean", 0);
278 #define logif(name)     KTR_LOG(if_emx_ ## name)
279
280 static int
281 emx_probe(device_t dev)
282 {
283         const struct emx_device *d;
284         uint16_t vid, did;
285
286         vid = pci_get_vendor(dev);
287         did = pci_get_device(dev);
288
289         for (d = emx_devices; d->desc != NULL; ++d) {
290                 if (vid == d->vid && did == d->did) {
291                         device_set_desc(dev, d->desc);
292                         device_set_async_attach(dev, TRUE);
293                         return 0;
294                 }
295         }
296         return ENXIO;
297 }
298
299 static int
300 emx_attach(device_t dev)
301 {
302         struct emx_softc *sc = device_get_softc(dev);
303         struct ifnet *ifp = &sc->arpcom.ac_if;
304         int error = 0;
305         uint16_t eeprom_data, device_id;
306
307         callout_init(&sc->timer);
308
309         sc->dev = sc->osdep.dev = dev;
310
311         /*
312          * Determine hardware and mac type
313          */
314         sc->hw.vendor_id = pci_get_vendor(dev);
315         sc->hw.device_id = pci_get_device(dev);
316         sc->hw.revision_id = pci_get_revid(dev);
317         sc->hw.subsystem_vendor_id = pci_get_subvendor(dev);
318         sc->hw.subsystem_device_id = pci_get_subdevice(dev);
319
320         if (e1000_set_mac_type(&sc->hw))
321                 return ENXIO;
322
323         /* Enable bus mastering */
324         pci_enable_busmaster(dev);
325
326         /*
327          * Allocate IO memory
328          */
329         sc->memory_rid = EMX_BAR_MEM;
330         sc->memory = bus_alloc_resource_any(dev, SYS_RES_MEMORY,
331                                             &sc->memory_rid, RF_ACTIVE);
332         if (sc->memory == NULL) {
333                 device_printf(dev, "Unable to allocate bus resource: memory\n");
334                 error = ENXIO;
335                 goto fail;
336         }
337         sc->osdep.mem_bus_space_tag = rman_get_bustag(sc->memory);
338         sc->osdep.mem_bus_space_handle = rman_get_bushandle(sc->memory);
339
340         /* XXX This is quite goofy, it is not actually used */
341         sc->hw.hw_addr = (uint8_t *)&sc->osdep.mem_bus_space_handle;
342
343         /*
344          * Allocate interrupt
345          */
346         sc->intr_rid = 0;
347         sc->intr_res = bus_alloc_resource_any(dev, SYS_RES_IRQ, &sc->intr_rid,
348                                               RF_SHAREABLE | RF_ACTIVE);
349         if (sc->intr_res == NULL) {
350                 device_printf(dev, "Unable to allocate bus resource: "
351                     "interrupt\n");
352                 error = ENXIO;
353                 goto fail;
354         }
355
356         /* Save PCI command register for Shared Code */
357         sc->hw.bus.pci_cmd_word = pci_read_config(dev, PCIR_COMMAND, 2);
358         sc->hw.back = &sc->osdep;
359
360         /* Do Shared Code initialization */
361         if (e1000_setup_init_funcs(&sc->hw, TRUE)) {
362                 device_printf(dev, "Setup of Shared code failed\n");
363                 error = ENXIO;
364                 goto fail;
365         }
366         e1000_get_bus_info(&sc->hw);
367
368         sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
369         sc->hw.phy.autoneg_wait_to_complete = FALSE;
370         sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
371         sc->rx_buffer_len = MCLBYTES;
372
373         /*
374          * Interrupt throttle rate
375          */
376         if (emx_int_throttle_ceil == 0) {
377                 sc->int_throttle_ceil = 0;
378         } else {
379                 int throttle = emx_int_throttle_ceil;
380
381                 if (throttle < 0)
382                         throttle = EMX_DEFAULT_ITR;
383
384                 /* Recalculate the tunable value to get the exact frequency. */
385                 throttle = 1000000000 / 256 / throttle;
386
387                 /* Upper 16bits of ITR is reserved and should be zero */
388                 if (throttle & 0xffff0000)
389                         throttle = 1000000000 / 256 / EMX_DEFAULT_ITR;
390
391                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
392         }
393
394         e1000_init_script_state_82541(&sc->hw, TRUE);
395         e1000_set_tbi_compatibility_82543(&sc->hw, TRUE);
396
397         /* Copper options */
398         if (sc->hw.phy.media_type == e1000_media_type_copper) {
399                 sc->hw.phy.mdix = EMX_AUTO_ALL_MODES;
400                 sc->hw.phy.disable_polarity_correction = FALSE;
401                 sc->hw.phy.ms_type = EMX_MASTER_SLAVE;
402         }
403
404         /* Set the frame limits assuming standard ethernet sized frames. */
405         sc->max_frame_size = ETHERMTU + ETHER_HDR_LEN + ETHER_CRC_LEN;
406         sc->min_frame_size = ETHER_MIN_LEN;
407
408         /* This controls when hardware reports transmit completion status. */
409         sc->hw.mac.report_tx_early = 1;
410
411         /*
412          * Create top level busdma tag
413          */
414         error = bus_dma_tag_create(NULL, 1, 0,
415                         BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
416                         NULL, NULL,
417                         BUS_SPACE_MAXSIZE_32BIT, 0, BUS_SPACE_MAXSIZE_32BIT,
418                         0, &sc->parent_dtag);
419         if (error) {
420                 device_printf(dev, "could not create top level DMA tag\n");
421                 goto fail;
422         }
423
424         /*
425          * Allocate transmit descriptors ring and buffers
426          */
427         error = emx_create_tx_ring(sc);
428         if (error) {
429                 device_printf(dev, "Could not setup transmit structures\n");
430                 goto fail;
431         }
432
433         /*
434          * Allocate receive descriptors ring and buffers
435          */
436         error = emx_create_rx_ring(sc);
437         if (error) {
438                 device_printf(dev, "Could not setup receive structures\n");
439                 goto fail;
440         }
441
442         /* Make sure we have a good EEPROM before we read from it */
443         if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
444                 /*
445                  * Some PCI-E parts fail the first check due to
446                  * the link being in sleep state, call it again,
447                  * if it fails a second time its a real issue.
448                  */
449                 if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
450                         device_printf(dev,
451                             "The EEPROM Checksum Is Not Valid\n");
452                         error = EIO;
453                         goto fail;
454                 }
455         }
456
457         /* Initialize the hardware */
458         error = emx_hw_init(sc);
459         if (error) {
460                 device_printf(dev, "Unable to initialize the hardware\n");
461                 goto fail;
462         }
463
464         /* Copy the permanent MAC address out of the EEPROM */
465         if (e1000_read_mac_addr(&sc->hw) < 0) {
466                 device_printf(dev, "EEPROM read error while reading MAC"
467                     " address\n");
468                 error = EIO;
469                 goto fail;
470         }
471         if (!emx_is_valid_eaddr(sc->hw.mac.addr)) {
472                 device_printf(dev, "Invalid MAC address\n");
473                 error = EIO;
474                 goto fail;
475         }
476
477         /* Manually turn off all interrupts */
478         E1000_WRITE_REG(&sc->hw, E1000_IMC, 0xffffffff);
479
480         /* Setup OS specific network interface */
481         emx_setup_ifp(sc);
482
483         /* Add sysctl tree, must after emx_setup_ifp() */
484         emx_add_sysctl(sc);
485
486         /* Initialize statistics */
487         emx_update_stats(sc);
488
489         sc->hw.mac.get_link_status = 1;
490         emx_update_link_status(sc);
491
492         /* Indicate SOL/IDER usage */
493         if (e1000_check_reset_block(&sc->hw)) {
494                 device_printf(dev,
495                     "PHY reset is blocked due to SOL/IDER session.\n");
496         }
497
498         /* Determine if we have to control management hardware */
499         sc->has_manage = e1000_enable_mng_pass_thru(&sc->hw);
500
501         /*
502          * Setup Wake-on-Lan
503          */
504         switch (sc->hw.mac.type) {
505         case e1000_82571:
506         case e1000_80003es2lan:
507                 if (sc->hw.bus.func == 1) {
508                         e1000_read_nvm(&sc->hw,
509                             NVM_INIT_CONTROL3_PORT_B, 1, &eeprom_data);
510                 } else {
511                         e1000_read_nvm(&sc->hw,
512                             NVM_INIT_CONTROL3_PORT_A, 1, &eeprom_data);
513                 }
514                 eeprom_data &= EMX_EEPROM_APME;
515                 break;
516
517         default:
518                 /* APME bit in EEPROM is mapped to WUC.APME */
519                 eeprom_data =
520                     E1000_READ_REG(&sc->hw, E1000_WUC) & E1000_WUC_APME;
521                 break;
522         }
523         if (eeprom_data)
524                 sc->wol = E1000_WUFC_MAG;
525         /*
526          * We have the eeprom settings, now apply the special cases
527          * where the eeprom may be wrong or the board won't support
528          * wake on lan on a particular port
529          */
530         device_id = pci_get_device(dev);
531         switch (device_id) {
532         case E1000_DEV_ID_82571EB_FIBER:
533                 /*
534                  * Wake events only supported on port A for dual fiber
535                  * regardless of eeprom setting
536                  */
537                 if (E1000_READ_REG(&sc->hw, E1000_STATUS) &
538                     E1000_STATUS_FUNC_1)
539                         sc->wol = 0;
540                 break;
541
542         case E1000_DEV_ID_82571EB_QUAD_COPPER:
543         case E1000_DEV_ID_82571EB_QUAD_FIBER:
544         case E1000_DEV_ID_82571EB_QUAD_COPPER_LP:
545                 /* if quad port sc, disable WoL on all but port A */
546                 if (emx_global_quad_port_a != 0)
547                         sc->wol = 0;
548                 /* Reset for multiple quad port adapters */
549                 if (++emx_global_quad_port_a == 4)
550                         emx_global_quad_port_a = 0;
551                 break;
552         }
553
554         /* XXX disable wol */
555         sc->wol = 0;
556
557         sc->spare_tx_desc = EMX_TX_SPARE;
558
559         /*
560          * Keep following relationship between spare_tx_desc, oact_tx_desc
561          * and tx_int_nsegs:
562          * (spare_tx_desc + EMX_TX_RESERVED) <=
563          * oact_tx_desc <= EMX_TX_OACTIVE_MAX <= tx_int_nsegs
564          */
565         sc->oact_tx_desc = sc->num_tx_desc / 8;
566         if (sc->oact_tx_desc > EMX_TX_OACTIVE_MAX)
567                 sc->oact_tx_desc = EMX_TX_OACTIVE_MAX;
568         if (sc->oact_tx_desc < sc->spare_tx_desc + EMX_TX_RESERVED)
569                 sc->oact_tx_desc = sc->spare_tx_desc + EMX_TX_RESERVED;
570
571         sc->tx_int_nsegs = sc->num_tx_desc / 16;
572         if (sc->tx_int_nsegs < sc->oact_tx_desc)
573                 sc->tx_int_nsegs = sc->oact_tx_desc;
574
575         error = bus_setup_intr(dev, sc->intr_res, INTR_MPSAFE, emx_intr, sc,
576                                &sc->intr_tag, ifp->if_serializer);
577         if (error) {
578                 device_printf(dev, "Failed to register interrupt handler");
579                 ether_ifdetach(&sc->arpcom.ac_if);
580                 goto fail;
581         }
582
583         ifp->if_cpuid = ithread_cpuid(rman_get_start(sc->intr_res));
584         KKASSERT(ifp->if_cpuid >= 0 && ifp->if_cpuid < ncpus);
585         return (0);
586 fail:
587         emx_detach(dev);
588         return (error);
589 }
590
591 static int
592 emx_detach(device_t dev)
593 {
594         struct emx_softc *sc = device_get_softc(dev);
595
596         if (device_is_attached(dev)) {
597                 struct ifnet *ifp = &sc->arpcom.ac_if;
598
599                 lwkt_serialize_enter(ifp->if_serializer);
600
601                 emx_stop(sc);
602
603                 e1000_phy_hw_reset(&sc->hw);
604
605                 emx_rel_mgmt(sc);
606
607                 if (sc->hw.mac.type == e1000_82573 &&
608                     e1000_check_mng_mode(&sc->hw))
609                         emx_rel_hw_control(sc);
610
611                 if (sc->wol) {
612                         E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
613                         E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
614                         emx_enable_wol(dev);
615                 }
616
617                 bus_teardown_intr(dev, sc->intr_res, sc->intr_tag);
618
619                 lwkt_serialize_exit(ifp->if_serializer);
620
621                 ether_ifdetach(ifp);
622         }
623         bus_generic_detach(dev);
624
625         if (sc->intr_res != NULL) {
626                 bus_release_resource(dev, SYS_RES_IRQ, sc->intr_rid,
627                                      sc->intr_res);
628         }
629
630         if (sc->memory != NULL) {
631                 bus_release_resource(dev, SYS_RES_MEMORY, sc->memory_rid,
632                                      sc->memory);
633         }
634
635         emx_destroy_tx_ring(sc, sc->num_tx_desc);
636         emx_destroy_rx_ring(sc, sc->num_rx_desc);
637
638         /* Free top level busdma tag */
639         if (sc->parent_dtag != NULL)
640                 bus_dma_tag_destroy(sc->parent_dtag);
641
642         /* Free sysctl tree */
643         if (sc->sysctl_tree != NULL)
644                 sysctl_ctx_free(&sc->sysctl_ctx);
645
646         return (0);
647 }
648
649 static int
650 emx_shutdown(device_t dev)
651 {
652         return emx_suspend(dev);
653 }
654
655 static int
656 emx_suspend(device_t dev)
657 {
658         struct emx_softc *sc = device_get_softc(dev);
659         struct ifnet *ifp = &sc->arpcom.ac_if;
660
661         lwkt_serialize_enter(ifp->if_serializer);
662
663         emx_stop(sc);
664
665         emx_rel_mgmt(sc);
666
667         if (sc->hw.mac.type == e1000_82573 &&
668             e1000_check_mng_mode(&sc->hw))
669                 emx_rel_hw_control(sc);
670
671         if (sc->wol) {
672                 E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
673                 E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
674                 emx_enable_wol(dev);
675         }
676
677         lwkt_serialize_exit(ifp->if_serializer);
678
679         return bus_generic_suspend(dev);
680 }
681
682 static int
683 emx_resume(device_t dev)
684 {
685         struct emx_softc *sc = device_get_softc(dev);
686         struct ifnet *ifp = &sc->arpcom.ac_if;
687
688         lwkt_serialize_enter(ifp->if_serializer);
689
690         emx_init(sc);
691         emx_get_mgmt(sc);
692         if_devstart(ifp);
693
694         lwkt_serialize_exit(ifp->if_serializer);
695
696         return bus_generic_resume(dev);
697 }
698
699 static void
700 emx_start(struct ifnet *ifp)
701 {
702         struct emx_softc *sc = ifp->if_softc;
703         struct mbuf *m_head;
704
705         ASSERT_SERIALIZED(ifp->if_serializer);
706
707         if ((ifp->if_flags & (IFF_RUNNING | IFF_OACTIVE)) != IFF_RUNNING)
708                 return;
709
710         if (!sc->link_active) {
711                 ifq_purge(&ifp->if_snd);
712                 return;
713         }
714
715         while (!ifq_is_empty(&ifp->if_snd)) {
716                 /* Now do we at least have a minimal? */
717                 if (EMX_IS_OACTIVE(sc)) {
718                         emx_tx_collect(sc);
719                         if (EMX_IS_OACTIVE(sc)) {
720                                 ifp->if_flags |= IFF_OACTIVE;
721                                 sc->no_tx_desc_avail1++;
722                                 break;
723                         }
724                 }
725
726                 logif(pkt_txqueue);
727                 m_head = ifq_dequeue(&ifp->if_snd, NULL);
728                 if (m_head == NULL)
729                         break;
730
731                 if (emx_encap(sc, &m_head)) {
732                         ifp->if_oerrors++;
733                         emx_tx_collect(sc);
734                         continue;
735                 }
736
737                 /* Send a copy of the frame to the BPF listener */
738                 ETHER_BPF_MTAP(ifp, m_head);
739
740                 /* Set timeout in case hardware has problems transmitting. */
741                 ifp->if_timer = EMX_TX_TIMEOUT;
742         }
743 }
744
745 static int
746 emx_ioctl(struct ifnet *ifp, u_long command, caddr_t data, struct ucred *cr)
747 {
748         struct emx_softc *sc = ifp->if_softc;
749         struct ifreq *ifr = (struct ifreq *)data;
750         uint16_t eeprom_data = 0;
751         int max_frame_size, mask, reinit;
752         int error = 0;
753
754         ASSERT_SERIALIZED(ifp->if_serializer);
755
756         switch (command) {
757         case SIOCSIFMTU:
758                 switch (sc->hw.mac.type) {
759                 case e1000_82573:
760                         /*
761                          * 82573 only supports jumbo frames
762                          * if ASPM is disabled.
763                          */
764                         e1000_read_nvm(&sc->hw, NVM_INIT_3GIO_3, 1,
765                                        &eeprom_data);
766                         if (eeprom_data & NVM_WORD1A_ASPM_MASK) {
767                                 max_frame_size = ETHER_MAX_LEN;
768                                 break;
769                         }
770                         /* FALL THROUGH */
771
772                 /* Limit Jumbo Frame size */
773                 case e1000_82571:
774                 case e1000_82572:
775                 case e1000_82574:
776                 case e1000_80003es2lan:
777                         max_frame_size = 9234;
778                         break;
779
780                 default:
781                         max_frame_size = MAX_JUMBO_FRAME_SIZE;
782                         break;
783                 }
784                 if (ifr->ifr_mtu > max_frame_size - ETHER_HDR_LEN -
785                     ETHER_CRC_LEN) {
786                         error = EINVAL;
787                         break;
788                 }
789
790                 ifp->if_mtu = ifr->ifr_mtu;
791                 sc->max_frame_size = ifp->if_mtu + ETHER_HDR_LEN +
792                                      ETHER_CRC_LEN;
793
794                 if (ifp->if_flags & IFF_RUNNING)
795                         emx_init(sc);
796                 break;
797
798         case SIOCSIFFLAGS:
799                 if (ifp->if_flags & IFF_UP) {
800                         if ((ifp->if_flags & IFF_RUNNING)) {
801                                 if ((ifp->if_flags ^ sc->if_flags) &
802                                     (IFF_PROMISC | IFF_ALLMULTI)) {
803                                         emx_disable_promisc(sc);
804                                         emx_set_promisc(sc);
805                                 }
806                         } else {
807                                 emx_init(sc);
808                         }
809                 } else if (ifp->if_flags & IFF_RUNNING) {
810                         emx_stop(sc);
811                 }
812                 sc->if_flags = ifp->if_flags;
813                 break;
814
815         case SIOCADDMULTI:
816         case SIOCDELMULTI:
817                 if (ifp->if_flags & IFF_RUNNING) {
818                         emx_disable_intr(sc);
819                         emx_set_multi(sc);
820 #ifdef DEVICE_POLLING
821                         if (!(ifp->if_flags & IFF_POLLING))
822 #endif
823                                 emx_enable_intr(sc);
824                 }
825                 break;
826
827         case SIOCSIFMEDIA:
828                 /* Check SOL/IDER usage */
829                 if (e1000_check_reset_block(&sc->hw)) {
830                         device_printf(sc->dev, "Media change is"
831                             " blocked due to SOL/IDER session.\n");
832                         break;
833                 }
834                 /* FALL THROUGH */
835
836         case SIOCGIFMEDIA:
837                 error = ifmedia_ioctl(ifp, ifr, &sc->media, command);
838                 break;
839
840         case SIOCSIFCAP:
841                 reinit = 0;
842                 mask = ifr->ifr_reqcap ^ ifp->if_capenable;
843                 if (mask & IFCAP_HWCSUM) {
844                         ifp->if_capenable ^= (mask & IFCAP_HWCSUM);
845                         reinit = 1;
846                 }
847                 if (mask & IFCAP_VLAN_HWTAGGING) {
848                         ifp->if_capenable ^= IFCAP_VLAN_HWTAGGING;
849                         reinit = 1;
850                 }
851                 if (reinit && (ifp->if_flags & IFF_RUNNING))
852                         emx_init(sc);
853                 break;
854
855         default:
856                 error = ether_ioctl(ifp, command, data);
857                 break;
858         }
859         return (error);
860 }
861
862 static void
863 emx_watchdog(struct ifnet *ifp)
864 {
865         struct emx_softc *sc = ifp->if_softc;
866
867         ASSERT_SERIALIZED(ifp->if_serializer);
868
869         /*
870          * The timer is set to 5 every time start queues a packet.
871          * Then txeof keeps resetting it as long as it cleans at
872          * least one descriptor.
873          * Finally, anytime all descriptors are clean the timer is
874          * set to 0.
875          */
876
877         if (E1000_READ_REG(&sc->hw, E1000_TDT(0)) ==
878             E1000_READ_REG(&sc->hw, E1000_TDH(0))) {
879                 /*
880                  * If we reach here, all TX jobs are completed and
881                  * the TX engine should have been idled for some time.
882                  * We don't need to call if_devstart() here.
883                  */
884                 ifp->if_flags &= ~IFF_OACTIVE;
885                 ifp->if_timer = 0;
886                 return;
887         }
888
889         /*
890          * If we are in this routine because of pause frames, then
891          * don't reset the hardware.
892          */
893         if (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_TXOFF) {
894                 ifp->if_timer = EMX_TX_TIMEOUT;
895                 return;
896         }
897
898         if (e1000_check_for_link(&sc->hw) == 0)
899                 if_printf(ifp, "watchdog timeout -- resetting\n");
900
901         ifp->if_oerrors++;
902         sc->watchdog_events++;
903
904         emx_init(sc);
905
906         if (!ifq_is_empty(&ifp->if_snd))
907                 if_devstart(ifp);
908 }
909
910 static void
911 emx_init(void *xsc)
912 {
913         struct emx_softc *sc = xsc;
914         struct ifnet *ifp = &sc->arpcom.ac_if;
915         device_t dev = sc->dev;
916         uint32_t pba;
917
918         ASSERT_SERIALIZED(ifp->if_serializer);
919
920         emx_stop(sc);
921
922         /*
923          * Packet Buffer Allocation (PBA)
924          * Writing PBA sets the receive portion of the buffer
925          * the remainder is used for the transmit buffer.
926          */
927         switch (sc->hw.mac.type) {
928         /* Total Packet Buffer on these is 48K */
929         case e1000_82571:
930         case e1000_82572:
931         case e1000_80003es2lan:
932                 pba = E1000_PBA_32K; /* 32K for Rx, 16K for Tx */
933                 break;
934
935         case e1000_82573: /* 82573: Total Packet Buffer is 32K */
936                 pba = E1000_PBA_12K; /* 12K for Rx, 20K for Tx */
937                 break;
938
939         case e1000_82574:
940                 pba = E1000_PBA_20K; /* 20K for Rx, 20K for Tx */
941                 break;
942
943         default:
944                 /* Devices before 82547 had a Packet Buffer of 64K.   */
945                 if (sc->max_frame_size > 8192)
946                         pba = E1000_PBA_40K; /* 40K for Rx, 24K for Tx */
947                 else
948                         pba = E1000_PBA_48K; /* 48K for Rx, 16K for Tx */
949         }
950         E1000_WRITE_REG(&sc->hw, E1000_PBA, pba);
951
952         /* Get the latest mac address, User can use a LAA */
953         bcopy(IF_LLADDR(ifp), sc->hw.mac.addr, ETHER_ADDR_LEN);
954
955         /* Put the address into the Receive Address Array */
956         e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
957
958         /*
959          * With the 82571 sc, RAR[0] may be overwritten
960          * when the other port is reset, we make a duplicate
961          * in RAR[14] for that eventuality, this assures
962          * the interface continues to function.
963          */
964         if (sc->hw.mac.type == e1000_82571) {
965                 e1000_set_laa_state_82571(&sc->hw, TRUE);
966                 e1000_rar_set(&sc->hw, sc->hw.mac.addr,
967                     E1000_RAR_ENTRIES - 1);
968         }
969
970         /* Initialize the hardware */
971         if (emx_hw_init(sc)) {
972                 device_printf(dev, "Unable to initialize the hardware\n");
973                 /* XXX emx_stop()? */
974                 return;
975         }
976         emx_update_link_status(sc);
977
978         /* Setup VLAN support, basic and offload if available */
979         E1000_WRITE_REG(&sc->hw, E1000_VET, ETHERTYPE_VLAN);
980
981         if (ifp->if_capenable & IFCAP_VLAN_HWTAGGING) {
982                 uint32_t ctrl;
983
984                 ctrl = E1000_READ_REG(&sc->hw, E1000_CTRL);
985                 ctrl |= E1000_CTRL_VME;
986                 E1000_WRITE_REG(&sc->hw, E1000_CTRL, ctrl);
987         }
988
989         /* Set hardware offload abilities */
990         if (ifp->if_capenable & IFCAP_TXCSUM)
991                 ifp->if_hwassist = EMX_CSUM_FEATURES;
992         else
993                 ifp->if_hwassist = 0;
994
995         /* Configure for OS presence */
996         emx_get_mgmt(sc);
997
998         /* Prepare transmit descriptors and buffers */
999         emx_init_tx_ring(sc);
1000         emx_init_tx_unit(sc);
1001
1002         /* Setup Multicast table */
1003         emx_set_multi(sc);
1004
1005         /* Prepare receive descriptors and buffers */
1006         if (emx_init_rx_ring(sc)) {
1007                 device_printf(dev, "Could not setup receive structures\n");
1008                 emx_stop(sc);
1009                 return;
1010         }
1011         emx_init_rx_unit(sc);
1012
1013         /* Don't lose promiscuous settings */
1014         emx_set_promisc(sc);
1015
1016         ifp->if_flags |= IFF_RUNNING;
1017         ifp->if_flags &= ~IFF_OACTIVE;
1018
1019         callout_reset(&sc->timer, hz, emx_timer, sc);
1020         e1000_clear_hw_cntrs_base_generic(&sc->hw);
1021
1022         /* MSI/X configuration for 82574 */
1023         if (sc->hw.mac.type == e1000_82574) {
1024                 int tmp;
1025
1026                 tmp = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
1027                 tmp |= E1000_CTRL_EXT_PBA_CLR;
1028                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT, tmp);
1029                 /*
1030                  * Set the IVAR - interrupt vector routing.
1031                  * Each nibble represents a vector, high bit
1032                  * is enable, other 3 bits are the MSIX table
1033                  * entry, we map RXQ0 to 0, TXQ0 to 1, and
1034                  * Link (other) to 2, hence the magic number.
1035                  */
1036                 E1000_WRITE_REG(&sc->hw, E1000_IVAR, 0x800A0908);
1037         }
1038
1039 #ifdef DEVICE_POLLING
1040         /*
1041          * Only enable interrupts if we are not polling, make sure
1042          * they are off otherwise.
1043          */
1044         if (ifp->if_flags & IFF_POLLING)
1045                 emx_disable_intr(sc);
1046         else
1047 #endif /* DEVICE_POLLING */
1048                 emx_enable_intr(sc);
1049
1050         /* Don't reset the phy next time init gets called */
1051         sc->hw.phy.reset_disable = TRUE;
1052 }
1053
1054 #ifdef DEVICE_POLLING
1055
1056 static void
1057 emx_poll(struct ifnet *ifp, enum poll_cmd cmd, int count)
1058 {
1059         struct emx_softc *sc = ifp->if_softc;
1060         uint32_t reg_icr;
1061
1062         ASSERT_SERIALIZED(ifp->if_serializer);
1063
1064         switch (cmd) {
1065         case POLL_REGISTER:
1066                 emx_disable_intr(sc);
1067                 break;
1068
1069         case POLL_DEREGISTER:
1070                 emx_enable_intr(sc);
1071                 break;
1072
1073         case POLL_AND_CHECK_STATUS:
1074                 reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
1075                 if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
1076                         callout_stop(&sc->timer);
1077                         sc->hw.mac.get_link_status = 1;
1078                         emx_update_link_status(sc);
1079                         callout_reset(&sc->timer, hz, emx_timer, sc);
1080                 }
1081                 /* FALL THROUGH */
1082         case POLL_ONLY:
1083                 if (ifp->if_flags & IFF_RUNNING) {
1084                         emx_rxeof(sc, count);
1085                         emx_txeof(sc);
1086
1087                         if (!ifq_is_empty(&ifp->if_snd))
1088                                 if_devstart(ifp);
1089                 }
1090                 break;
1091         }
1092 }
1093
1094 #endif /* DEVICE_POLLING */
1095
1096 static void
1097 emx_intr(void *xsc)
1098 {
1099         struct emx_softc *sc = xsc;
1100         struct ifnet *ifp = &sc->arpcom.ac_if;
1101         uint32_t reg_icr;
1102
1103         logif(intr_beg);
1104         ASSERT_SERIALIZED(ifp->if_serializer);
1105
1106         reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
1107
1108         if ((reg_icr & E1000_ICR_INT_ASSERTED) == 0) {
1109                 logif(intr_end);
1110                 return;
1111         }
1112
1113         /*
1114          * XXX: some laptops trigger several spurious interrupts
1115          * on em(4) when in the resume cycle. The ICR register
1116          * reports all-ones value in this case. Processing such
1117          * interrupts would lead to a freeze. I don't know why.
1118          */
1119         if (reg_icr == 0xffffffff) {
1120                 logif(intr_end);
1121                 return;
1122         }
1123
1124         if (ifp->if_flags & IFF_RUNNING) {
1125                 if (reg_icr &
1126                     (E1000_IMS_RXT0 | E1000_IMS_RXDMT0 | E1000_ICR_RXO))
1127                         emx_rxeof(sc, -1);
1128                 if (reg_icr & E1000_IMS_TXDW) {
1129                         emx_txeof(sc);
1130                         if (!ifq_is_empty(&ifp->if_snd))
1131                                 if_devstart(ifp);
1132                 }
1133         }
1134
1135         /* Link status change */
1136         if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
1137                 callout_stop(&sc->timer);
1138                 sc->hw.mac.get_link_status = 1;
1139                 emx_update_link_status(sc);
1140
1141                 /* Deal with TX cruft when link lost */
1142                 emx_tx_purge(sc);
1143
1144                 callout_reset(&sc->timer, hz, emx_timer, sc);
1145         }
1146
1147         if (reg_icr & E1000_ICR_RXO)
1148                 sc->rx_overruns++;
1149
1150         logif(intr_end);
1151 }
1152
1153 static void
1154 emx_media_status(struct ifnet *ifp, struct ifmediareq *ifmr)
1155 {
1156         struct emx_softc *sc = ifp->if_softc;
1157
1158         ASSERT_SERIALIZED(ifp->if_serializer);
1159
1160         emx_update_link_status(sc);
1161
1162         ifmr->ifm_status = IFM_AVALID;
1163         ifmr->ifm_active = IFM_ETHER;
1164
1165         if (!sc->link_active)
1166                 return;
1167
1168         ifmr->ifm_status |= IFM_ACTIVE;
1169
1170         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1171             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
1172                 ifmr->ifm_active |= IFM_1000_SX | IFM_FDX;
1173         } else {
1174                 switch (sc->link_speed) {
1175                 case 10:
1176                         ifmr->ifm_active |= IFM_10_T;
1177                         break;
1178                 case 100:
1179                         ifmr->ifm_active |= IFM_100_TX;
1180                         break;
1181
1182                 case 1000:
1183                         ifmr->ifm_active |= IFM_1000_T;
1184                         break;
1185                 }
1186                 if (sc->link_duplex == FULL_DUPLEX)
1187                         ifmr->ifm_active |= IFM_FDX;
1188                 else
1189                         ifmr->ifm_active |= IFM_HDX;
1190         }
1191 }
1192
1193 static int
1194 emx_media_change(struct ifnet *ifp)
1195 {
1196         struct emx_softc *sc = ifp->if_softc;
1197         struct ifmedia *ifm = &sc->media;
1198
1199         ASSERT_SERIALIZED(ifp->if_serializer);
1200
1201         if (IFM_TYPE(ifm->ifm_media) != IFM_ETHER)
1202                 return (EINVAL);
1203
1204         switch (IFM_SUBTYPE(ifm->ifm_media)) {
1205         case IFM_AUTO:
1206                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1207                 sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
1208                 break;
1209
1210         case IFM_1000_LX:
1211         case IFM_1000_SX:
1212         case IFM_1000_T:
1213                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1214                 sc->hw.phy.autoneg_advertised = ADVERTISE_1000_FULL;
1215                 break;
1216
1217         case IFM_100_TX:
1218                 sc->hw.mac.autoneg = FALSE;
1219                 sc->hw.phy.autoneg_advertised = 0;
1220                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1221                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_FULL;
1222                 else
1223                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_HALF;
1224                 break;
1225
1226         case IFM_10_T:
1227                 sc->hw.mac.autoneg = FALSE;
1228                 sc->hw.phy.autoneg_advertised = 0;
1229                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1230                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_FULL;
1231                 else
1232                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_HALF;
1233                 break;
1234
1235         default:
1236                 if_printf(ifp, "Unsupported media type\n");
1237                 break;
1238         }
1239
1240         /*
1241          * As the speed/duplex settings my have changed we need to
1242          * reset the PHY.
1243          */
1244         sc->hw.phy.reset_disable = FALSE;
1245
1246         emx_init(sc);
1247
1248         return (0);
1249 }
1250
1251 static int
1252 emx_encap(struct emx_softc *sc, struct mbuf **m_headp)
1253 {
1254         bus_dma_segment_t segs[EMX_MAX_SCATTER];
1255         bus_dmamap_t map;
1256         struct emx_buf *tx_buffer, *tx_buffer_mapped;
1257         struct e1000_tx_desc *ctxd = NULL;
1258         struct mbuf *m_head = *m_headp;
1259         uint32_t txd_upper, txd_lower, cmd = 0;
1260         int maxsegs, nsegs, i, j, first, last = 0, error;
1261
1262         if (m_head->m_len < EMX_TXCSUM_MINHL &&
1263             (m_head->m_flags & EMX_CSUM_FEATURES)) {
1264                 /*
1265                  * Make sure that ethernet header and ip.ip_hl are in
1266                  * contiguous memory, since if TXCSUM is enabled, later
1267                  * TX context descriptor's setup need to access ip.ip_hl.
1268                  */
1269                 error = emx_txcsum_pullup(sc, m_headp);
1270                 if (error) {
1271                         KKASSERT(*m_headp == NULL);
1272                         return error;
1273                 }
1274                 m_head = *m_headp;
1275         }
1276
1277         txd_upper = txd_lower = 0;
1278
1279         /*
1280          * Capture the first descriptor index, this descriptor
1281          * will have the index of the EOP which is the only one
1282          * that now gets a DONE bit writeback.
1283          */
1284         first = sc->next_avail_tx_desc;
1285         tx_buffer = &sc->tx_buffer_area[first];
1286         tx_buffer_mapped = tx_buffer;
1287         map = tx_buffer->map;
1288
1289         maxsegs = sc->num_tx_desc_avail - EMX_TX_RESERVED;
1290         KASSERT(maxsegs >= sc->spare_tx_desc, ("not enough spare TX desc\n"));
1291         if (maxsegs > EMX_MAX_SCATTER)
1292                 maxsegs = EMX_MAX_SCATTER;
1293
1294         error = bus_dmamap_load_mbuf_defrag(sc->txtag, map, m_headp,
1295                         segs, maxsegs, &nsegs, BUS_DMA_NOWAIT);
1296         if (error) {
1297                 if (error == ENOBUFS)
1298                         sc->mbuf_alloc_failed++;
1299                 else
1300                         sc->no_tx_dma_setup++;
1301
1302                 m_freem(*m_headp);
1303                 *m_headp = NULL;
1304                 return error;
1305         }
1306         bus_dmamap_sync(sc->txtag, map, BUS_DMASYNC_PREWRITE);
1307
1308         m_head = *m_headp;
1309         sc->tx_nsegs += nsegs;
1310
1311         if (m_head->m_pkthdr.csum_flags & EMX_CSUM_FEATURES) {
1312                 /* TX csum offloading will consume one TX desc */
1313                 sc->tx_nsegs += emx_txcsum(sc, m_head, &txd_upper, &txd_lower);
1314         }
1315         i = sc->next_avail_tx_desc;
1316
1317         /* Set up our transmit descriptors */
1318         for (j = 0; j < nsegs; j++) {
1319                 tx_buffer = &sc->tx_buffer_area[i];
1320                 ctxd = &sc->tx_desc_base[i];
1321
1322                 ctxd->buffer_addr = htole64(segs[j].ds_addr);
1323                 ctxd->lower.data = htole32(E1000_TXD_CMD_IFCS |
1324                                            txd_lower | segs[j].ds_len);
1325                 ctxd->upper.data = htole32(txd_upper);
1326
1327                 last = i;
1328                 if (++i == sc->num_tx_desc)
1329                         i = 0;
1330         }
1331
1332         sc->next_avail_tx_desc = i;
1333
1334         KKASSERT(sc->num_tx_desc_avail > nsegs);
1335         sc->num_tx_desc_avail -= nsegs;
1336
1337         /* Handle VLAN tag */
1338         if (m_head->m_flags & M_VLANTAG) {
1339                 /* Set the vlan id. */
1340                 ctxd->upper.fields.special =
1341                     htole16(m_head->m_pkthdr.ether_vlantag);
1342
1343                 /* Tell hardware to add tag */
1344                 ctxd->lower.data |= htole32(E1000_TXD_CMD_VLE);
1345         }
1346
1347         tx_buffer->m_head = m_head;
1348         tx_buffer_mapped->map = tx_buffer->map;
1349         tx_buffer->map = map;
1350
1351         if (sc->tx_nsegs >= sc->tx_int_nsegs) {
1352                 sc->tx_nsegs = 0;
1353
1354                 /*
1355                  * Report Status (RS) is turned on
1356                  * every tx_int_nsegs descriptors.
1357                  */
1358                 cmd = E1000_TXD_CMD_RS;
1359
1360                 /*
1361                  * Keep track of the descriptor, which will
1362                  * be written back by hardware.
1363                  */
1364                 sc->tx_dd[sc->tx_dd_tail] = last;
1365                 EMX_INC_TXDD_IDX(sc->tx_dd_tail);
1366                 KKASSERT(sc->tx_dd_tail != sc->tx_dd_head);
1367         }
1368
1369         /*
1370          * Last Descriptor of Packet needs End Of Packet (EOP)
1371          */
1372         ctxd->lower.data |= htole32(E1000_TXD_CMD_EOP | cmd);
1373
1374         /*
1375          * Advance the Transmit Descriptor Tail (TDT), this tells
1376          * the E1000 that this frame is available to transmit.
1377          */
1378         E1000_WRITE_REG(&sc->hw, E1000_TDT(0), i);
1379
1380         return (0);
1381 }
1382
1383 static void
1384 emx_set_promisc(struct emx_softc *sc)
1385 {
1386         struct ifnet *ifp = &sc->arpcom.ac_if;
1387         uint32_t reg_rctl;
1388
1389         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1390
1391         if (ifp->if_flags & IFF_PROMISC) {
1392                 reg_rctl |= (E1000_RCTL_UPE | E1000_RCTL_MPE);
1393                 /* Turn this on if you want to see bad packets */
1394                 if (emx_debug_sbp)
1395                         reg_rctl |= E1000_RCTL_SBP;
1396                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1397         } else if (ifp->if_flags & IFF_ALLMULTI) {
1398                 reg_rctl |= E1000_RCTL_MPE;
1399                 reg_rctl &= ~E1000_RCTL_UPE;
1400                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1401         }
1402 }
1403
1404 static void
1405 emx_disable_promisc(struct emx_softc *sc)
1406 {
1407         uint32_t reg_rctl;
1408
1409         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1410
1411         reg_rctl &= ~E1000_RCTL_UPE;
1412         reg_rctl &= ~E1000_RCTL_MPE;
1413         reg_rctl &= ~E1000_RCTL_SBP;
1414         E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1415 }
1416
1417 static void
1418 emx_set_multi(struct emx_softc *sc)
1419 {
1420         struct ifnet *ifp = &sc->arpcom.ac_if;
1421         struct ifmultiaddr *ifma;
1422         uint32_t reg_rctl = 0;
1423         uint8_t  mta[512]; /* Largest MTS is 4096 bits */
1424         int mcnt = 0;
1425
1426         LIST_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
1427                 if (ifma->ifma_addr->sa_family != AF_LINK)
1428                         continue;
1429
1430                 if (mcnt == EMX_MCAST_ADDR_MAX)
1431                         break;
1432
1433                 bcopy(LLADDR((struct sockaddr_dl *)ifma->ifma_addr),
1434                       &mta[mcnt * ETHER_ADDR_LEN], ETHER_ADDR_LEN);
1435                 mcnt++;
1436         }
1437
1438         if (mcnt >= EMX_MCAST_ADDR_MAX) {
1439                 reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1440                 reg_rctl |= E1000_RCTL_MPE;
1441                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1442         } else {
1443                 e1000_update_mc_addr_list(&sc->hw, mta,
1444                     mcnt, 1, sc->hw.mac.rar_entry_count);
1445         }
1446 }
1447
1448 /*
1449  * This routine checks for link status and updates statistics.
1450  */
1451 static void
1452 emx_timer(void *xsc)
1453 {
1454         struct emx_softc *sc = xsc;
1455         struct ifnet *ifp = &sc->arpcom.ac_if;
1456
1457         lwkt_serialize_enter(ifp->if_serializer);
1458
1459         emx_update_link_status(sc);
1460         emx_update_stats(sc);
1461
1462         /* Reset LAA into RAR[0] on 82571 */
1463         if (e1000_get_laa_state_82571(&sc->hw) == TRUE)
1464                 e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
1465
1466         if (emx_display_debug_stats && (ifp->if_flags & IFF_RUNNING))
1467                 emx_print_hw_stats(sc);
1468
1469         emx_smartspeed(sc);
1470
1471         callout_reset(&sc->timer, hz, emx_timer, sc);
1472
1473         lwkt_serialize_exit(ifp->if_serializer);
1474 }
1475
1476 static void
1477 emx_update_link_status(struct emx_softc *sc)
1478 {
1479         struct e1000_hw *hw = &sc->hw;
1480         struct ifnet *ifp = &sc->arpcom.ac_if;
1481         device_t dev = sc->dev;
1482         uint32_t link_check = 0;
1483
1484         /* Get the cached link value or read phy for real */
1485         switch (hw->phy.media_type) {
1486         case e1000_media_type_copper:
1487                 if (hw->mac.get_link_status) {
1488                         /* Do the work to read phy */
1489                         e1000_check_for_link(hw);
1490                         link_check = !hw->mac.get_link_status;
1491                         if (link_check) /* ESB2 fix */
1492                                 e1000_cfg_on_link_up(hw);
1493                 } else {
1494                         link_check = TRUE;
1495                 }
1496                 break;
1497
1498         case e1000_media_type_fiber:
1499                 e1000_check_for_link(hw);
1500                 link_check = E1000_READ_REG(hw, E1000_STATUS) & E1000_STATUS_LU;
1501                 break;
1502
1503         case e1000_media_type_internal_serdes:
1504                 e1000_check_for_link(hw);
1505                 link_check = sc->hw.mac.serdes_has_link;
1506                 break;
1507
1508         case e1000_media_type_unknown:
1509         default:
1510                 break;
1511         }
1512
1513         /* Now check for a transition */
1514         if (link_check && sc->link_active == 0) {
1515                 e1000_get_speed_and_duplex(hw, &sc->link_speed,
1516                     &sc->link_duplex);
1517
1518                 /*
1519                  * Check if we should enable/disable SPEED_MODE bit on
1520                  * 82571EB/82572EI
1521                  */
1522                 if (hw->mac.type == e1000_82571 ||
1523                     hw->mac.type == e1000_82572) {
1524                         int tarc0;
1525
1526                         tarc0 = E1000_READ_REG(hw, E1000_TARC(0));
1527                         if (sc->link_speed != SPEED_1000)
1528                                 tarc0 &= ~EMX_TARC_SPEED_MODE;
1529                         else
1530                                 tarc0 |= EMX_TARC_SPEED_MODE;
1531                         E1000_WRITE_REG(hw, E1000_TARC(0), tarc0);
1532                 }
1533                 if (bootverbose) {
1534                         device_printf(dev, "Link is up %d Mbps %s\n",
1535                             sc->link_speed,
1536                             ((sc->link_duplex == FULL_DUPLEX) ?
1537                             "Full Duplex" : "Half Duplex"));
1538                 }
1539                 sc->link_active = 1;
1540                 sc->smartspeed = 0;
1541                 ifp->if_baudrate = sc->link_speed * 1000000;
1542                 ifp->if_link_state = LINK_STATE_UP;
1543                 if_link_state_change(ifp);
1544         } else if (!link_check && sc->link_active == 1) {
1545                 ifp->if_baudrate = sc->link_speed = 0;
1546                 sc->link_duplex = 0;
1547                 if (bootverbose)
1548                         device_printf(dev, "Link is Down\n");
1549                 sc->link_active = 0;
1550 #if 0
1551                 /* Link down, disable watchdog */
1552                 if->if_timer = 0;
1553 #endif
1554                 ifp->if_link_state = LINK_STATE_DOWN;
1555                 if_link_state_change(ifp);
1556         }
1557 }
1558
1559 static void
1560 emx_stop(struct emx_softc *sc)
1561 {
1562         struct ifnet *ifp = &sc->arpcom.ac_if;
1563         int i;
1564
1565         ASSERT_SERIALIZED(ifp->if_serializer);
1566
1567         emx_disable_intr(sc);
1568
1569         callout_stop(&sc->timer);
1570
1571         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
1572         ifp->if_timer = 0;
1573
1574         e1000_reset_hw(&sc->hw);
1575         E1000_WRITE_REG(&sc->hw, E1000_WUC, 0);
1576
1577         for (i = 0; i < sc->num_tx_desc; i++) {
1578                 struct emx_buf *tx_buffer = &sc->tx_buffer_area[i];
1579
1580                 if (tx_buffer->m_head != NULL) {
1581                         bus_dmamap_unload(sc->txtag, tx_buffer->map);
1582                         m_freem(tx_buffer->m_head);
1583                         tx_buffer->m_head = NULL;
1584                 }
1585         }
1586
1587         for (i = 0; i < sc->num_rx_desc; i++) {
1588                 struct emx_buf *rx_buffer = &sc->rx_buffer_area[i];
1589
1590                 if (rx_buffer->m_head != NULL) {
1591                         bus_dmamap_unload(sc->rxtag, rx_buffer->map);
1592                         m_freem(rx_buffer->m_head);
1593                         rx_buffer->m_head = NULL;
1594                 }
1595         }
1596
1597         if (sc->fmp != NULL)
1598                 m_freem(sc->fmp);
1599         sc->fmp = NULL;
1600         sc->lmp = NULL;
1601
1602         sc->csum_flags = 0;
1603         sc->csum_ehlen = 0;
1604         sc->csum_iphlen = 0;
1605
1606         sc->tx_dd_head = 0;
1607         sc->tx_dd_tail = 0;
1608         sc->tx_nsegs = 0;
1609 }
1610
1611 static int
1612 emx_hw_init(struct emx_softc *sc)
1613 {
1614         device_t dev = sc->dev;
1615         uint16_t rx_buffer_size;
1616
1617         /* Issue a global reset */
1618         e1000_reset_hw(&sc->hw);
1619
1620         /* Get control from any management/hw control */
1621         if (sc->hw.mac.type == e1000_82573 &&
1622             e1000_check_mng_mode(&sc->hw))
1623                 emx_get_hw_control(sc);
1624
1625         /* Set up smart power down as default off on newer adapters. */
1626         if (!emx_smart_pwr_down &&
1627             (sc->hw.mac.type == e1000_82571 ||
1628              sc->hw.mac.type == e1000_82572)) {
1629                 uint16_t phy_tmp = 0;
1630
1631                 /* Speed up time to link by disabling smart power down. */
1632                 e1000_read_phy_reg(&sc->hw,
1633                     IGP02E1000_PHY_POWER_MGMT, &phy_tmp);
1634                 phy_tmp &= ~IGP02E1000_PM_SPD;
1635                 e1000_write_phy_reg(&sc->hw,
1636                     IGP02E1000_PHY_POWER_MGMT, phy_tmp);
1637         }
1638
1639         /*
1640          * These parameters control the automatic generation (Tx) and
1641          * response (Rx) to Ethernet PAUSE frames.
1642          * - High water mark should allow for at least two frames to be
1643          *   received after sending an XOFF.
1644          * - Low water mark works best when it is very near the high water mark.
1645          *   This allows the receiver to restart by sending XON when it has
1646          *   drained a bit. Here we use an arbitary value of 1500 which will
1647          *   restart after one full frame is pulled from the buffer. There
1648          *   could be several smaller frames in the buffer and if so they will
1649          *   not trigger the XON until their total number reduces the buffer
1650          *   by 1500.
1651          * - The pause time is fairly large at 1000 x 512ns = 512 usec.
1652          */
1653         rx_buffer_size = (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) << 10;
1654
1655         sc->hw.fc.high_water = rx_buffer_size -
1656                                roundup2(sc->max_frame_size, 1024);
1657         sc->hw.fc.low_water = sc->hw.fc.high_water - 1500;
1658
1659         if (sc->hw.mac.type == e1000_80003es2lan)
1660                 sc->hw.fc.pause_time = 0xFFFF;
1661         else
1662                 sc->hw.fc.pause_time = EMX_FC_PAUSE_TIME;
1663         sc->hw.fc.send_xon = TRUE;
1664         sc->hw.fc.requested_mode = e1000_fc_full;
1665
1666         if (e1000_init_hw(&sc->hw) < 0) {
1667                 device_printf(dev, "Hardware Initialization Failed\n");
1668                 return (EIO);
1669         }
1670
1671         e1000_check_for_link(&sc->hw);
1672
1673         return (0);
1674 }
1675
1676 static void
1677 emx_setup_ifp(struct emx_softc *sc)
1678 {
1679         struct ifnet *ifp = &sc->arpcom.ac_if;
1680
1681         if_initname(ifp, device_get_name(sc->dev),
1682                     device_get_unit(sc->dev));
1683         ifp->if_softc = sc;
1684         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
1685         ifp->if_init =  emx_init;
1686         ifp->if_ioctl = emx_ioctl;
1687         ifp->if_start = emx_start;
1688 #ifdef DEVICE_POLLING
1689         ifp->if_poll = emx_poll;
1690 #endif
1691         ifp->if_watchdog = emx_watchdog;
1692         ifq_set_maxlen(&ifp->if_snd, sc->num_tx_desc - 1);
1693         ifq_set_ready(&ifp->if_snd);
1694
1695         ether_ifattach(ifp, sc->hw.mac.addr, NULL);
1696
1697         ifp->if_capabilities = IFCAP_HWCSUM |
1698                                IFCAP_VLAN_HWTAGGING |
1699                                IFCAP_VLAN_MTU;
1700         ifp->if_capenable = ifp->if_capabilities;
1701         ifp->if_hwassist = EMX_CSUM_FEATURES;
1702
1703         /*
1704          * Tell the upper layer(s) we support long frames.
1705          */
1706         ifp->if_data.ifi_hdrlen = sizeof(struct ether_vlan_header);
1707
1708         /*
1709          * Specify the media types supported by this sc and register
1710          * callbacks to update media and link information
1711          */
1712         ifmedia_init(&sc->media, IFM_IMASK,
1713                      emx_media_change, emx_media_status);
1714         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1715             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
1716                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX | IFM_FDX,
1717                             0, NULL);
1718                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX, 0, NULL);
1719         } else {
1720                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T, 0, NULL);
1721                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T | IFM_FDX,
1722                             0, NULL);
1723                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX, 0, NULL);
1724                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX | IFM_FDX,
1725                             0, NULL);
1726                 if (sc->hw.phy.type != e1000_phy_ife) {
1727                         ifmedia_add(&sc->media,
1728                                 IFM_ETHER | IFM_1000_T | IFM_FDX, 0, NULL);
1729                         ifmedia_add(&sc->media,
1730                                 IFM_ETHER | IFM_1000_T, 0, NULL);
1731                 }
1732         }
1733         ifmedia_add(&sc->media, IFM_ETHER | IFM_AUTO, 0, NULL);
1734         ifmedia_set(&sc->media, IFM_ETHER | IFM_AUTO);
1735 }
1736
1737 /*
1738  * Workaround for SmartSpeed on 82541 and 82547 controllers
1739  */
1740 static void
1741 emx_smartspeed(struct emx_softc *sc)
1742 {
1743         uint16_t phy_tmp;
1744
1745         if (sc->link_active || sc->hw.phy.type != e1000_phy_igp ||
1746             sc->hw.mac.autoneg == 0 ||
1747             (sc->hw.phy.autoneg_advertised & ADVERTISE_1000_FULL) == 0)
1748                 return;
1749
1750         if (sc->smartspeed == 0) {
1751                 /*
1752                  * If Master/Slave config fault is asserted twice,
1753                  * we assume back-to-back
1754                  */
1755                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
1756                 if (!(phy_tmp & SR_1000T_MS_CONFIG_FAULT))
1757                         return;
1758                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
1759                 if (phy_tmp & SR_1000T_MS_CONFIG_FAULT) {
1760                         e1000_read_phy_reg(&sc->hw,
1761                             PHY_1000T_CTRL, &phy_tmp);
1762                         if (phy_tmp & CR_1000T_MS_ENABLE) {
1763                                 phy_tmp &= ~CR_1000T_MS_ENABLE;
1764                                 e1000_write_phy_reg(&sc->hw,
1765                                     PHY_1000T_CTRL, phy_tmp);
1766                                 sc->smartspeed++;
1767                                 if (sc->hw.mac.autoneg &&
1768                                     !e1000_phy_setup_autoneg(&sc->hw) &&
1769                                     !e1000_read_phy_reg(&sc->hw,
1770                                      PHY_CONTROL, &phy_tmp)) {
1771                                         phy_tmp |= MII_CR_AUTO_NEG_EN |
1772                                                    MII_CR_RESTART_AUTO_NEG;
1773                                         e1000_write_phy_reg(&sc->hw,
1774                                             PHY_CONTROL, phy_tmp);
1775                                 }
1776                         }
1777                 }
1778                 return;
1779         } else if (sc->smartspeed == EMX_SMARTSPEED_DOWNSHIFT) {
1780                 /* If still no link, perhaps using 2/3 pair cable */
1781                 e1000_read_phy_reg(&sc->hw, PHY_1000T_CTRL, &phy_tmp);
1782                 phy_tmp |= CR_1000T_MS_ENABLE;
1783                 e1000_write_phy_reg(&sc->hw, PHY_1000T_CTRL, phy_tmp);
1784                 if (sc->hw.mac.autoneg &&
1785                     !e1000_phy_setup_autoneg(&sc->hw) &&
1786                     !e1000_read_phy_reg(&sc->hw, PHY_CONTROL, &phy_tmp)) {
1787                         phy_tmp |= MII_CR_AUTO_NEG_EN | MII_CR_RESTART_AUTO_NEG;
1788                         e1000_write_phy_reg(&sc->hw, PHY_CONTROL, phy_tmp);
1789                 }
1790         }
1791
1792         /* Restart process after EMX_SMARTSPEED_MAX iterations */
1793         if (sc->smartspeed++ == EMX_SMARTSPEED_MAX)
1794                 sc->smartspeed = 0;
1795 }
1796
1797 static int
1798 emx_create_tx_ring(struct emx_softc *sc)
1799 {
1800         device_t dev = sc->dev;
1801         struct emx_buf *tx_buffer;
1802         int error, i, tsize;
1803
1804         /*
1805          * Validate number of transmit descriptors.  It must not exceed
1806          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
1807          */
1808         if ((emx_txd * sizeof(struct e1000_tx_desc)) % EMX_DBA_ALIGN != 0 ||
1809             emx_txd > EMX_MAX_TXD || emx_txd < EMX_MIN_TXD) {
1810                 device_printf(dev, "Using %d TX descriptors instead of %d!\n",
1811                     EMX_DEFAULT_TXD, emx_txd);
1812                 sc->num_tx_desc = EMX_DEFAULT_TXD;
1813         } else {
1814                 sc->num_tx_desc = emx_txd;
1815         }
1816
1817         /*
1818          * Allocate Transmit Descriptor ring
1819          */
1820         tsize = roundup2(sc->num_tx_desc * sizeof(struct e1000_tx_desc),
1821                          EMX_DBA_ALIGN);
1822         sc->tx_desc_base = bus_dmamem_coherent_any(sc->parent_dtag,
1823                                 EMX_DBA_ALIGN, tsize, BUS_DMA_WAITOK,
1824                                 &sc->tx_desc_dtag, &sc->tx_desc_dmap,
1825                                 &sc->tx_desc_paddr);
1826         if (sc->tx_desc_base == NULL) {
1827                 device_printf(dev, "Unable to allocate tx_desc memory\n");
1828                 return ENOMEM;
1829         }
1830
1831         sc->tx_buffer_area =
1832                 kmalloc(sizeof(struct emx_buf) * sc->num_tx_desc,
1833                         M_DEVBUF, M_WAITOK | M_ZERO);
1834
1835         /*
1836          * Create DMA tags for tx buffers
1837          */
1838         error = bus_dma_tag_create(sc->parent_dtag, /* parent */
1839                         1, 0,                   /* alignment, bounds */
1840                         BUS_SPACE_MAXADDR,      /* lowaddr */
1841                         BUS_SPACE_MAXADDR,      /* highaddr */
1842                         NULL, NULL,             /* filter, filterarg */
1843                         EMX_TSO_SIZE,           /* maxsize */
1844                         EMX_MAX_SCATTER,        /* nsegments */
1845                         EMX_MAX_SEGSIZE,        /* maxsegsize */
1846                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW |
1847                         BUS_DMA_ONEBPAGE,       /* flags */
1848                         &sc->txtag);
1849         if (error) {
1850                 device_printf(dev, "Unable to allocate TX DMA tag\n");
1851                 kfree(sc->tx_buffer_area, M_DEVBUF);
1852                 sc->tx_buffer_area = NULL;
1853                 return error;
1854         }
1855
1856         /*
1857          * Create DMA maps for tx buffers
1858          */
1859         for (i = 0; i < sc->num_tx_desc; i++) {
1860                 tx_buffer = &sc->tx_buffer_area[i];
1861
1862                 error = bus_dmamap_create(sc->txtag,
1863                                           BUS_DMA_WAITOK | BUS_DMA_ONEBPAGE,
1864                                           &tx_buffer->map);
1865                 if (error) {
1866                         device_printf(dev, "Unable to create TX DMA map\n");
1867                         emx_destroy_tx_ring(sc, i);
1868                         return error;
1869                 }
1870         }
1871         return (0);
1872 }
1873
1874 static void
1875 emx_init_tx_ring(struct emx_softc *sc)
1876 {
1877         /* Clear the old ring contents */
1878         bzero(sc->tx_desc_base,
1879               sizeof(struct e1000_tx_desc) * sc->num_tx_desc);
1880
1881         /* Reset state */
1882         sc->next_avail_tx_desc = 0;
1883         sc->next_tx_to_clean = 0;
1884         sc->num_tx_desc_avail = sc->num_tx_desc;
1885 }
1886
1887 static void
1888 emx_init_tx_unit(struct emx_softc *sc)
1889 {
1890         uint32_t tctl, tarc, tipg = 0;
1891         uint64_t bus_addr;
1892
1893         /* Setup the Base and Length of the Tx Descriptor Ring */
1894         bus_addr = sc->tx_desc_paddr;
1895         E1000_WRITE_REG(&sc->hw, E1000_TDLEN(0),
1896             sc->num_tx_desc * sizeof(struct e1000_tx_desc));
1897         E1000_WRITE_REG(&sc->hw, E1000_TDBAH(0),
1898             (uint32_t)(bus_addr >> 32));
1899         E1000_WRITE_REG(&sc->hw, E1000_TDBAL(0),
1900             (uint32_t)bus_addr);
1901         /* Setup the HW Tx Head and Tail descriptor pointers */
1902         E1000_WRITE_REG(&sc->hw, E1000_TDT(0), 0);
1903         E1000_WRITE_REG(&sc->hw, E1000_TDH(0), 0);
1904
1905         /* Set the default values for the Tx Inter Packet Gap timer */
1906         switch (sc->hw.mac.type) {
1907         case e1000_80003es2lan:
1908                 tipg = DEFAULT_82543_TIPG_IPGR1;
1909                 tipg |= DEFAULT_80003ES2LAN_TIPG_IPGR2 <<
1910                     E1000_TIPG_IPGR2_SHIFT;
1911                 break;
1912
1913         default:
1914                 if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1915                     sc->hw.phy.media_type == e1000_media_type_internal_serdes)
1916                         tipg = DEFAULT_82543_TIPG_IPGT_FIBER;
1917                 else
1918                         tipg = DEFAULT_82543_TIPG_IPGT_COPPER;
1919                 tipg |= DEFAULT_82543_TIPG_IPGR1 << E1000_TIPG_IPGR1_SHIFT;
1920                 tipg |= DEFAULT_82543_TIPG_IPGR2 << E1000_TIPG_IPGR2_SHIFT;
1921                 break;
1922         }
1923
1924         E1000_WRITE_REG(&sc->hw, E1000_TIPG, tipg);
1925
1926         /* NOTE: 0 is not allowed for TIDV */
1927         E1000_WRITE_REG(&sc->hw, E1000_TIDV, 1);
1928         E1000_WRITE_REG(&sc->hw, E1000_TADV, 0);
1929
1930         if (sc->hw.mac.type == e1000_82571 ||
1931             sc->hw.mac.type == e1000_82572) {
1932                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
1933                 tarc |= EMX_TARC_SPEED_MODE;
1934                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
1935         } else if (sc->hw.mac.type == e1000_80003es2lan) {
1936                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
1937                 tarc |= 1;
1938                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
1939                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(1));
1940                 tarc |= 1;
1941                 E1000_WRITE_REG(&sc->hw, E1000_TARC(1), tarc);
1942         }
1943
1944         /* Program the Transmit Control Register */
1945         tctl = E1000_READ_REG(&sc->hw, E1000_TCTL);
1946         tctl &= ~E1000_TCTL_CT;
1947         tctl |= E1000_TCTL_PSP | E1000_TCTL_RTLC | E1000_TCTL_EN |
1948                 (E1000_COLLISION_THRESHOLD << E1000_CT_SHIFT);
1949         tctl |= E1000_TCTL_MULR;
1950
1951         /* This write will effectively turn on the transmit unit. */
1952         E1000_WRITE_REG(&sc->hw, E1000_TCTL, tctl);
1953 }
1954
1955 static void
1956 emx_destroy_tx_ring(struct emx_softc *sc, int ndesc)
1957 {
1958         struct emx_buf *tx_buffer;
1959         int i;
1960
1961         /* Free Transmit Descriptor ring */
1962         if (sc->tx_desc_base) {
1963                 bus_dmamap_unload(sc->tx_desc_dtag, sc->tx_desc_dmap);
1964                 bus_dmamem_free(sc->tx_desc_dtag, sc->tx_desc_base,
1965                                 sc->tx_desc_dmap);
1966                 bus_dma_tag_destroy(sc->tx_desc_dtag);
1967
1968                 sc->tx_desc_base = NULL;
1969         }
1970
1971         if (sc->tx_buffer_area == NULL)
1972                 return;
1973
1974         for (i = 0; i < ndesc; i++) {
1975                 tx_buffer = &sc->tx_buffer_area[i];
1976
1977                 KKASSERT(tx_buffer->m_head == NULL);
1978                 bus_dmamap_destroy(sc->txtag, tx_buffer->map);
1979         }
1980         bus_dma_tag_destroy(sc->txtag);
1981
1982         kfree(sc->tx_buffer_area, M_DEVBUF);
1983         sc->tx_buffer_area = NULL;
1984 }
1985
1986 /*
1987  * The offload context needs to be set when we transfer the first
1988  * packet of a particular protocol (TCP/UDP).  This routine has been
1989  * enhanced to deal with inserted VLAN headers.
1990  *
1991  * If the new packet's ether header length, ip header length and
1992  * csum offloading type are same as the previous packet, we should
1993  * avoid allocating a new csum context descriptor; mainly to take
1994  * advantage of the pipeline effect of the TX data read request.
1995  *
1996  * This function returns number of TX descrptors allocated for
1997  * csum context.
1998  */
1999 static int
2000 emx_txcsum(struct emx_softc *sc, struct mbuf *mp,
2001            uint32_t *txd_upper, uint32_t *txd_lower)
2002 {
2003         struct e1000_context_desc *TXD;
2004         struct emx_buf *tx_buffer;
2005         struct ether_vlan_header *eh;
2006         struct ip *ip;
2007         int curr_txd, ehdrlen, csum_flags;
2008         uint32_t cmd, hdr_len, ip_hlen;
2009         uint16_t etype;
2010
2011         /*
2012          * Determine where frame payload starts.
2013          * Jump over vlan headers if already present,
2014          * helpful for QinQ too.
2015          */
2016         KASSERT(mp->m_len >= ETHER_HDR_LEN,
2017                 ("emx_txcsum_pullup is not called (eh)?\n"));
2018         eh = mtod(mp, struct ether_vlan_header *);
2019         if (eh->evl_encap_proto == htons(ETHERTYPE_VLAN)) {
2020                 KASSERT(mp->m_len >= ETHER_HDR_LEN + EVL_ENCAPLEN,
2021                         ("emx_txcsum_pullup is not called (evh)?\n"));
2022                 etype = ntohs(eh->evl_proto);
2023                 ehdrlen = ETHER_HDR_LEN + EVL_ENCAPLEN;
2024         } else {
2025                 etype = ntohs(eh->evl_encap_proto);
2026                 ehdrlen = ETHER_HDR_LEN;
2027         }
2028
2029         /*
2030          * We only support TCP/UDP for IPv4 for the moment.
2031          * TODO: Support SCTP too when it hits the tree.
2032          */
2033         if (etype != ETHERTYPE_IP)
2034                 return 0;
2035
2036         KASSERT(mp->m_len >= ehdrlen + EMX_IPVHL_SIZE,
2037                 ("emx_txcsum_pullup is not called (eh+ip_vhl)?\n"));
2038
2039         /* NOTE: We could only safely access ip.ip_vhl part */
2040         ip = (struct ip *)(mp->m_data + ehdrlen);
2041         ip_hlen = ip->ip_hl << 2;
2042
2043         csum_flags = mp->m_pkthdr.csum_flags & EMX_CSUM_FEATURES;
2044
2045         if (sc->csum_ehlen == ehdrlen && sc->csum_iphlen == ip_hlen &&
2046             sc->csum_flags == csum_flags) {
2047                 /*
2048                  * Same csum offload context as the previous packets;
2049                  * just return.
2050                  */
2051                 *txd_upper = sc->csum_txd_upper;
2052                 *txd_lower = sc->csum_txd_lower;
2053                 return 0;
2054         }
2055
2056         /*
2057          * Setup a new csum offload context.
2058          */
2059
2060         curr_txd = sc->next_avail_tx_desc;
2061         tx_buffer = &sc->tx_buffer_area[curr_txd];
2062         TXD = (struct e1000_context_desc *)&sc->tx_desc_base[curr_txd];
2063
2064         cmd = 0;
2065
2066         /* Setup of IP header checksum. */
2067         if (csum_flags & CSUM_IP) {
2068                 /*
2069                  * Start offset for header checksum calculation.
2070                  * End offset for header checksum calculation.
2071                  * Offset of place to put the checksum.
2072                  */
2073                 TXD->lower_setup.ip_fields.ipcss = ehdrlen;
2074                 TXD->lower_setup.ip_fields.ipcse =
2075                     htole16(ehdrlen + ip_hlen - 1);
2076                 TXD->lower_setup.ip_fields.ipcso =
2077                     ehdrlen + offsetof(struct ip, ip_sum);
2078                 cmd |= E1000_TXD_CMD_IP;
2079                 *txd_upper |= E1000_TXD_POPTS_IXSM << 8;
2080         }
2081         hdr_len = ehdrlen + ip_hlen;
2082
2083         if (csum_flags & CSUM_TCP) {
2084                 /*
2085                  * Start offset for payload checksum calculation.
2086                  * End offset for payload checksum calculation.
2087                  * Offset of place to put the checksum.
2088                  */
2089                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2090                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2091                 TXD->upper_setup.tcp_fields.tucso =
2092                     hdr_len + offsetof(struct tcphdr, th_sum);
2093                 cmd |= E1000_TXD_CMD_TCP;
2094                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2095         } else if (csum_flags & CSUM_UDP) {
2096                 /*
2097                  * Start offset for header checksum calculation.
2098                  * End offset for header checksum calculation.
2099                  * Offset of place to put the checksum.
2100                  */
2101                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2102                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2103                 TXD->upper_setup.tcp_fields.tucso =
2104                     hdr_len + offsetof(struct udphdr, uh_sum);
2105                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2106         }
2107
2108         *txd_lower = E1000_TXD_CMD_DEXT |       /* Extended descr type */
2109                      E1000_TXD_DTYP_D;          /* Data descr */
2110
2111         /* Save the information for this csum offloading context */
2112         sc->csum_ehlen = ehdrlen;
2113         sc->csum_iphlen = ip_hlen;
2114         sc->csum_flags = csum_flags;
2115         sc->csum_txd_upper = *txd_upper;
2116         sc->csum_txd_lower = *txd_lower;
2117
2118         TXD->tcp_seg_setup.data = htole32(0);
2119         TXD->cmd_and_length =
2120             htole32(E1000_TXD_CMD_IFCS | E1000_TXD_CMD_DEXT | cmd);
2121
2122         if (++curr_txd == sc->num_tx_desc)
2123                 curr_txd = 0;
2124
2125         KKASSERT(sc->num_tx_desc_avail > 0);
2126         sc->num_tx_desc_avail--;
2127
2128         sc->next_avail_tx_desc = curr_txd;
2129         return 1;
2130 }
2131
2132 static int
2133 emx_txcsum_pullup(struct emx_softc *sc, struct mbuf **m0)
2134 {
2135         struct mbuf *m = *m0;
2136         struct ether_header *eh;
2137         int len;
2138
2139         sc->tx_csum_try_pullup++;
2140
2141         len = ETHER_HDR_LEN + EMX_IPVHL_SIZE;
2142
2143         if (__predict_false(!M_WRITABLE(m))) {
2144                 if (__predict_false(m->m_len < ETHER_HDR_LEN)) {
2145                         sc->tx_csum_drop1++;
2146                         m_freem(m);
2147                         *m0 = NULL;
2148                         return ENOBUFS;
2149                 }
2150                 eh = mtod(m, struct ether_header *);
2151
2152                 if (eh->ether_type == htons(ETHERTYPE_VLAN))
2153                         len += EVL_ENCAPLEN;
2154
2155                 if (m->m_len < len) {
2156                         sc->tx_csum_drop2++;
2157                         m_freem(m);
2158                         *m0 = NULL;
2159                         return ENOBUFS;
2160                 }
2161                 return 0;
2162         }
2163
2164         if (__predict_false(m->m_len < ETHER_HDR_LEN)) {
2165                 sc->tx_csum_pullup1++;
2166                 m = m_pullup(m, ETHER_HDR_LEN);
2167                 if (m == NULL) {
2168                         sc->tx_csum_pullup1_failed++;
2169                         *m0 = NULL;
2170                         return ENOBUFS;
2171                 }
2172                 *m0 = m;
2173         }
2174         eh = mtod(m, struct ether_header *);
2175
2176         if (eh->ether_type == htons(ETHERTYPE_VLAN))
2177                 len += EVL_ENCAPLEN;
2178
2179         if (m->m_len < len) {
2180                 sc->tx_csum_pullup2++;
2181                 m = m_pullup(m, len);
2182                 if (m == NULL) {
2183                         sc->tx_csum_pullup2_failed++;
2184                         *m0 = NULL;
2185                         return ENOBUFS;
2186                 }
2187                 *m0 = m;
2188         }
2189         return 0;
2190 }
2191
2192 static void
2193 emx_txeof(struct emx_softc *sc)
2194 {
2195         struct ifnet *ifp = &sc->arpcom.ac_if;
2196         struct emx_buf *tx_buffer;
2197         int first, num_avail;
2198
2199         if (sc->tx_dd_head == sc->tx_dd_tail)
2200                 return;
2201
2202         if (sc->num_tx_desc_avail == sc->num_tx_desc)
2203                 return;
2204
2205         num_avail = sc->num_tx_desc_avail;
2206         first = sc->next_tx_to_clean;
2207
2208         while (sc->tx_dd_head != sc->tx_dd_tail) {
2209                 int dd_idx = sc->tx_dd[sc->tx_dd_head];
2210                 struct e1000_tx_desc *tx_desc;
2211
2212                 tx_desc = &sc->tx_desc_base[dd_idx];
2213                 if (tx_desc->upper.fields.status & E1000_TXD_STAT_DD) {
2214                         EMX_INC_TXDD_IDX(sc->tx_dd_head);
2215
2216                         if (++dd_idx == sc->num_tx_desc)
2217                                 dd_idx = 0;
2218
2219                         while (first != dd_idx) {
2220                                 logif(pkt_txclean);
2221
2222                                 num_avail++;
2223
2224                                 tx_buffer = &sc->tx_buffer_area[first];
2225                                 if (tx_buffer->m_head) {
2226                                         ifp->if_opackets++;
2227                                         bus_dmamap_unload(sc->txtag,
2228                                                           tx_buffer->map);
2229                                         m_freem(tx_buffer->m_head);
2230                                         tx_buffer->m_head = NULL;
2231                                 }
2232
2233                                 if (++first == sc->num_tx_desc)
2234                                         first = 0;
2235                         }
2236                 } else {
2237                         break;
2238                 }
2239         }
2240         sc->next_tx_to_clean = first;
2241         sc->num_tx_desc_avail = num_avail;
2242
2243         if (sc->tx_dd_head == sc->tx_dd_tail) {
2244                 sc->tx_dd_head = 0;
2245                 sc->tx_dd_tail = 0;
2246         }
2247
2248         if (!EMX_IS_OACTIVE(sc)) {
2249                 ifp->if_flags &= ~IFF_OACTIVE;
2250
2251                 /* All clean, turn off the timer */
2252                 if (sc->num_tx_desc_avail == sc->num_tx_desc)
2253                         ifp->if_timer = 0;
2254         }
2255 }
2256
2257 static void
2258 emx_tx_collect(struct emx_softc *sc)
2259 {
2260         struct ifnet *ifp = &sc->arpcom.ac_if;
2261         struct emx_buf *tx_buffer;
2262         int tdh, first, num_avail, dd_idx = -1;
2263
2264         if (sc->num_tx_desc_avail == sc->num_tx_desc)
2265                 return;
2266
2267         tdh = E1000_READ_REG(&sc->hw, E1000_TDH(0));
2268         if (tdh == sc->next_tx_to_clean)
2269                 return;
2270
2271         if (sc->tx_dd_head != sc->tx_dd_tail)
2272                 dd_idx = sc->tx_dd[sc->tx_dd_head];
2273
2274         num_avail = sc->num_tx_desc_avail;
2275         first = sc->next_tx_to_clean;
2276
2277         while (first != tdh) {
2278                 logif(pkt_txclean);
2279
2280                 num_avail++;
2281
2282                 tx_buffer = &sc->tx_buffer_area[first];
2283                 if (tx_buffer->m_head) {
2284                         ifp->if_opackets++;
2285                         bus_dmamap_unload(sc->txtag,
2286                                           tx_buffer->map);
2287                         m_freem(tx_buffer->m_head);
2288                         tx_buffer->m_head = NULL;
2289                 }
2290
2291                 if (first == dd_idx) {
2292                         EMX_INC_TXDD_IDX(sc->tx_dd_head);
2293                         if (sc->tx_dd_head == sc->tx_dd_tail) {
2294                                 sc->tx_dd_head = 0;
2295                                 sc->tx_dd_tail = 0;
2296                                 dd_idx = -1;
2297                         } else {
2298                                 dd_idx = sc->tx_dd[sc->tx_dd_head];
2299                         }
2300                 }
2301
2302                 if (++first == sc->num_tx_desc)
2303                         first = 0;
2304         }
2305         sc->next_tx_to_clean = first;
2306         sc->num_tx_desc_avail = num_avail;
2307
2308         if (!EMX_IS_OACTIVE(sc)) {
2309                 ifp->if_flags &= ~IFF_OACTIVE;
2310
2311                 /* All clean, turn off the timer */
2312                 if (sc->num_tx_desc_avail == sc->num_tx_desc)
2313                         ifp->if_timer = 0;
2314         }
2315 }
2316
2317 /*
2318  * When Link is lost sometimes there is work still in the TX ring
2319  * which will result in a watchdog, rather than allow that do an
2320  * attempted cleanup and then reinit here.  Note that this has been
2321  * seens mostly with fiber adapters.
2322  */
2323 static void
2324 emx_tx_purge(struct emx_softc *sc)
2325 {
2326         struct ifnet *ifp = &sc->arpcom.ac_if;
2327
2328         if (!sc->link_active && ifp->if_timer) {
2329                 emx_tx_collect(sc);
2330                 if (ifp->if_timer) {
2331                         if_printf(ifp, "Link lost, TX pending, reinit\n");
2332                         ifp->if_timer = 0;
2333                         emx_init(sc);
2334                 }
2335         }
2336 }
2337
2338 static int
2339 emx_newbuf(struct emx_softc *sc, int i, int init)
2340 {
2341         struct mbuf *m;
2342         bus_dma_segment_t seg;
2343         bus_dmamap_t map;
2344         struct emx_buf *rx_buffer;
2345         int error, nseg;
2346
2347         m = m_getcl(init ? MB_WAIT : MB_DONTWAIT, MT_DATA, M_PKTHDR);
2348         if (m == NULL) {
2349                 sc->mbuf_cluster_failed++;
2350                 if (init) {
2351                         if_printf(&sc->arpcom.ac_if,
2352                                   "Unable to allocate RX mbuf\n");
2353                 }
2354                 return (ENOBUFS);
2355         }
2356         m->m_len = m->m_pkthdr.len = MCLBYTES;
2357
2358         if (sc->max_frame_size <= MCLBYTES - ETHER_ALIGN)
2359                 m_adj(m, ETHER_ALIGN);
2360
2361         error = bus_dmamap_load_mbuf_segment(sc->rxtag,
2362                         sc->rx_sparemap, m,
2363                         &seg, 1, &nseg, BUS_DMA_NOWAIT);
2364         if (error) {
2365                 m_freem(m);
2366                 if (init) {
2367                         if_printf(&sc->arpcom.ac_if,
2368                                   "Unable to load RX mbuf\n");
2369                 }
2370                 return (error);
2371         }
2372
2373         rx_buffer = &sc->rx_buffer_area[i];
2374         if (rx_buffer->m_head != NULL)
2375                 bus_dmamap_unload(sc->rxtag, rx_buffer->map);
2376
2377         map = rx_buffer->map;
2378         rx_buffer->map = sc->rx_sparemap;
2379         sc->rx_sparemap = map;
2380
2381         rx_buffer->m_head = m;
2382
2383         sc->rx_desc_base[i].buffer_addr = htole64(seg.ds_addr);
2384         return (0);
2385 }
2386
2387 static int
2388 emx_create_rx_ring(struct emx_softc *sc)
2389 {
2390         device_t dev = sc->dev;
2391         struct emx_buf *rx_buffer;
2392         int i, error, rsize;
2393
2394         /*
2395          * Validate number of receive descriptors.  It must not exceed
2396          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
2397          */
2398         if ((emx_rxd * sizeof(struct e1000_rx_desc)) % EMX_DBA_ALIGN != 0 ||
2399             emx_rxd > EMX_MAX_RXD || emx_rxd < EMX_MIN_RXD) {
2400                 device_printf(dev, "Using %d RX descriptors instead of %d!\n",
2401                     EMX_DEFAULT_RXD, emx_rxd);
2402                 sc->num_rx_desc = EMX_DEFAULT_RXD;
2403         } else {
2404                 sc->num_rx_desc = emx_rxd;
2405         }
2406
2407         /*
2408          * Allocate Receive Descriptor ring
2409          */
2410         rsize = roundup2(sc->num_rx_desc * sizeof(struct e1000_rx_desc),
2411                          EMX_DBA_ALIGN);
2412         sc->rx_desc_base = bus_dmamem_coherent_any(sc->parent_dtag,
2413                                 EMX_DBA_ALIGN, rsize, BUS_DMA_WAITOK,
2414                                 &sc->rx_desc_dtag, &sc->rx_desc_dmap,
2415                                 &sc->rx_desc_paddr);
2416         if (sc->rx_desc_base == NULL) {
2417                 device_printf(dev, "Unable to allocate rx_desc memory\n");
2418                 return ENOMEM;
2419         }
2420
2421         sc->rx_buffer_area =
2422                 kmalloc(sizeof(struct emx_buf) * sc->num_rx_desc,
2423                         M_DEVBUF, M_WAITOK | M_ZERO);
2424
2425         /*
2426          * Create DMA tag for rx buffers
2427          */
2428         error = bus_dma_tag_create(sc->parent_dtag, /* parent */
2429                         1, 0,                   /* alignment, bounds */
2430                         BUS_SPACE_MAXADDR,      /* lowaddr */
2431                         BUS_SPACE_MAXADDR,      /* highaddr */
2432                         NULL, NULL,             /* filter, filterarg */
2433                         MCLBYTES,               /* maxsize */
2434                         1,                      /* nsegments */
2435                         MCLBYTES,               /* maxsegsize */
2436                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW, /* flags */
2437                         &sc->rxtag);
2438         if (error) {
2439                 device_printf(dev, "Unable to allocate RX DMA tag\n");
2440                 kfree(sc->rx_buffer_area, M_DEVBUF);
2441                 sc->rx_buffer_area = NULL;
2442                 return error;
2443         }
2444
2445         /*
2446          * Create spare DMA map for rx buffers
2447          */
2448         error = bus_dmamap_create(sc->rxtag, BUS_DMA_WAITOK,
2449                                   &sc->rx_sparemap);
2450         if (error) {
2451                 device_printf(dev, "Unable to create spare RX DMA map\n");
2452                 bus_dma_tag_destroy(sc->rxtag);
2453                 kfree(sc->rx_buffer_area, M_DEVBUF);
2454                 sc->rx_buffer_area = NULL;
2455                 return error;
2456         }
2457
2458         /*
2459          * Create DMA maps for rx buffers
2460          */
2461         for (i = 0; i < sc->num_rx_desc; i++) {
2462                 rx_buffer = &sc->rx_buffer_area[i];
2463
2464                 error = bus_dmamap_create(sc->rxtag, BUS_DMA_WAITOK,
2465                                           &rx_buffer->map);
2466                 if (error) {
2467                         device_printf(dev, "Unable to create RX DMA map\n");
2468                         emx_destroy_rx_ring(sc, i);
2469                         return error;
2470                 }
2471         }
2472         return (0);
2473 }
2474
2475 static int
2476 emx_init_rx_ring(struct emx_softc *sc)
2477 {
2478         int i, error;
2479
2480         /* Reset descriptor ring */
2481         bzero(sc->rx_desc_base,
2482               sizeof(struct e1000_rx_desc) * sc->num_rx_desc);
2483
2484         /* Allocate new ones. */
2485         for (i = 0; i < sc->num_rx_desc; i++) {
2486                 error = emx_newbuf(sc, i, 1);
2487                 if (error)
2488                         return (error);
2489         }
2490
2491         /* Setup our descriptor pointers */
2492         sc->next_rx_desc_to_check = 0;
2493
2494         return (0);
2495 }
2496
2497 static void
2498 emx_init_rx_unit(struct emx_softc *sc)
2499 {
2500         struct ifnet *ifp = &sc->arpcom.ac_if;
2501         uint64_t bus_addr;
2502         uint32_t rctl, rxcsum;
2503
2504         /*
2505          * Make sure receives are disabled while setting
2506          * up the descriptor ring
2507          */
2508         rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
2509         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl & ~E1000_RCTL_EN);
2510
2511         /*
2512          * Set the interrupt throttling rate. Value is calculated
2513          * as ITR = 1 / (INT_THROTTLE_CEIL * 256ns)
2514          */
2515         if (sc->int_throttle_ceil) {
2516                 E1000_WRITE_REG(&sc->hw, E1000_ITR,
2517                         1000000000 / 256 / sc->int_throttle_ceil);
2518         } else {
2519                 E1000_WRITE_REG(&sc->hw, E1000_ITR, 0);
2520         }
2521
2522         /* Disable accelerated ackknowledge */
2523         if (sc->hw.mac.type == e1000_82574) {
2524                 E1000_WRITE_REG(&sc->hw,
2525                     E1000_RFCTL, E1000_RFCTL_ACK_DIS);
2526         }
2527
2528         /* Setup the Base and Length of the Rx Descriptor Ring */
2529         bus_addr = sc->rx_desc_paddr;
2530         E1000_WRITE_REG(&sc->hw, E1000_RDLEN(0),
2531             sc->num_rx_desc * sizeof(struct e1000_rx_desc));
2532         E1000_WRITE_REG(&sc->hw, E1000_RDBAH(0), (uint32_t)(bus_addr >> 32));
2533         E1000_WRITE_REG(&sc->hw, E1000_RDBAL(0), (uint32_t)bus_addr);
2534
2535         /* Setup the Receive Control Register */
2536         rctl &= ~(3 << E1000_RCTL_MO_SHIFT);
2537         rctl |= E1000_RCTL_EN | E1000_RCTL_BAM | E1000_RCTL_LBM_NO |
2538                 E1000_RCTL_RDMTS_HALF |
2539                 (sc->hw.mac.mc_filter_type << E1000_RCTL_MO_SHIFT);
2540
2541         /* Make sure VLAN Filters are off */
2542         rctl &= ~E1000_RCTL_VFE;
2543
2544         if (e1000_tbi_sbp_enabled_82543(&sc->hw))
2545                 rctl |= E1000_RCTL_SBP;
2546         else
2547                 rctl &= ~E1000_RCTL_SBP;
2548
2549         switch (sc->rx_buffer_len) {
2550         default:
2551         case 2048:
2552                 rctl |= E1000_RCTL_SZ_2048;
2553                 break;
2554
2555         case 4096:
2556                 rctl |= E1000_RCTL_SZ_4096 |
2557                     E1000_RCTL_BSEX | E1000_RCTL_LPE;
2558                 break;
2559
2560         case 8192:
2561                 rctl |= E1000_RCTL_SZ_8192 |
2562                     E1000_RCTL_BSEX | E1000_RCTL_LPE;
2563                 break;
2564
2565         case 16384:
2566                 rctl |= E1000_RCTL_SZ_16384 |
2567                     E1000_RCTL_BSEX | E1000_RCTL_LPE;
2568                 break;
2569         }
2570
2571         if (ifp->if_mtu > ETHERMTU)
2572                 rctl |= E1000_RCTL_LPE;
2573         else
2574                 rctl &= ~E1000_RCTL_LPE;
2575
2576         /* Receive Checksum Offload for TCP and UDP */
2577         if (ifp->if_capenable & IFCAP_RXCSUM) {
2578                 rxcsum = E1000_READ_REG(&sc->hw, E1000_RXCSUM);
2579                 rxcsum |= (E1000_RXCSUM_IPOFL | E1000_RXCSUM_TUOFL);
2580                 E1000_WRITE_REG(&sc->hw, E1000_RXCSUM, rxcsum);
2581         }
2582
2583         /*
2584          * XXX TEMPORARY WORKAROUND: on some systems with 82573
2585          * long latencies are observed, like Lenovo X60. This
2586          * change eliminates the problem, but since having positive
2587          * values in RDTR is a known source of problems on other
2588          * platforms another solution is being sought.
2589          */
2590         if (emx_82573_workaround && sc->hw.mac.type == e1000_82573) {
2591                 E1000_WRITE_REG(&sc->hw, E1000_RADV, EMX_RADV_82573);
2592                 E1000_WRITE_REG(&sc->hw, E1000_RDTR, EMX_RDTR_82573);
2593         }
2594
2595         /* Enable Receives */
2596         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl);
2597
2598         /*
2599          * Setup the HW Rx Head and Tail Descriptor Pointers
2600          */
2601         E1000_WRITE_REG(&sc->hw, E1000_RDH(0), 0);
2602         E1000_WRITE_REG(&sc->hw, E1000_RDT(0), sc->num_rx_desc - 1);
2603 }
2604
2605 static void
2606 emx_destroy_rx_ring(struct emx_softc *sc, int ndesc)
2607 {
2608         struct emx_buf *rx_buffer;
2609         int i;
2610
2611         /* Free Receive Descriptor ring */
2612         if (sc->rx_desc_base) {
2613                 bus_dmamap_unload(sc->rx_desc_dtag, sc->rx_desc_dmap);
2614                 bus_dmamem_free(sc->rx_desc_dtag, sc->rx_desc_base,
2615                                 sc->rx_desc_dmap);
2616                 bus_dma_tag_destroy(sc->rx_desc_dtag);
2617
2618                 sc->rx_desc_base = NULL;
2619         }
2620
2621         if (sc->rx_buffer_area == NULL)
2622                 return;
2623
2624         for (i = 0; i < ndesc; i++) {
2625                 rx_buffer = &sc->rx_buffer_area[i];
2626
2627                 KKASSERT(rx_buffer->m_head == NULL);
2628                 bus_dmamap_destroy(sc->rxtag, rx_buffer->map);
2629         }
2630         bus_dmamap_destroy(sc->rxtag, sc->rx_sparemap);
2631         bus_dma_tag_destroy(sc->rxtag);
2632
2633         kfree(sc->rx_buffer_area, M_DEVBUF);
2634         sc->rx_buffer_area = NULL;
2635 }
2636
2637 static void
2638 emx_rxeof(struct emx_softc *sc, int count)
2639 {
2640         struct ifnet *ifp = &sc->arpcom.ac_if;
2641         uint8_t status, accept_frame = 0, eop = 0;
2642         uint16_t len, desc_len, prev_len_adj;
2643         struct e1000_rx_desc *current_desc;
2644         struct mbuf *mp;
2645         int i;
2646         struct mbuf_chain chain[MAXCPU];
2647
2648         i = sc->next_rx_desc_to_check;
2649         current_desc = &sc->rx_desc_base[i];
2650
2651         if (!(current_desc->status & E1000_RXD_STAT_DD))
2652                 return;
2653
2654         ether_input_chain_init(chain);
2655
2656         while ((current_desc->status & E1000_RXD_STAT_DD) && count != 0) {
2657                 struct mbuf *m = NULL;
2658
2659                 logif(pkt_receive);
2660
2661                 mp = sc->rx_buffer_area[i].m_head;
2662
2663                 /*
2664                  * Can't defer bus_dmamap_sync(9) because TBI_ACCEPT
2665                  * needs to access the last received byte in the mbuf.
2666                  */
2667                 bus_dmamap_sync(sc->rxtag, sc->rx_buffer_area[i].map,
2668                                 BUS_DMASYNC_POSTREAD);
2669
2670                 accept_frame = 1;
2671                 prev_len_adj = 0;
2672                 desc_len = le16toh(current_desc->length);
2673                 status = current_desc->status;
2674                 if (status & E1000_RXD_STAT_EOP) {
2675                         count--;
2676                         eop = 1;
2677                         if (desc_len < ETHER_CRC_LEN) {
2678                                 len = 0;
2679                                 prev_len_adj = ETHER_CRC_LEN - desc_len;
2680                         } else {
2681                                 len = desc_len - ETHER_CRC_LEN;
2682                         }
2683                 } else {
2684                         eop = 0;
2685                         len = desc_len;
2686                 }
2687
2688                 if (current_desc->errors & E1000_RXD_ERR_FRAME_ERR_MASK)
2689                         accept_frame = 0;
2690
2691                 if (accept_frame) {
2692                         if (emx_newbuf(sc, i, 0) != 0) {
2693                                 ifp->if_iqdrops++;
2694                                 goto discard;
2695                         }
2696
2697                         /* Assign correct length to the current fragment */
2698                         mp->m_len = len;
2699
2700                         if (sc->fmp == NULL) {
2701                                 mp->m_pkthdr.len = len;
2702                                 sc->fmp = mp; /* Store the first mbuf */
2703                                 sc->lmp = mp;
2704                         } else {
2705                                 /*
2706                                  * Chain mbuf's together
2707                                  */
2708
2709                                 /*
2710                                  * Adjust length of previous mbuf in chain if
2711                                  * we received less than 4 bytes in the last
2712                                  * descriptor.
2713                                  */
2714                                 if (prev_len_adj > 0) {
2715                                         sc->lmp->m_len -= prev_len_adj;
2716                                         sc->fmp->m_pkthdr.len -= prev_len_adj;
2717                                 }
2718                                 sc->lmp->m_next = mp;
2719                                 sc->lmp = sc->lmp->m_next;
2720                                 sc->fmp->m_pkthdr.len += len;
2721                         }
2722
2723                         if (eop) {
2724                                 sc->fmp->m_pkthdr.rcvif = ifp;
2725                                 ifp->if_ipackets++;
2726
2727                                 if (ifp->if_capenable & IFCAP_RXCSUM)
2728                                         emx_rxcsum(sc, current_desc, sc->fmp);
2729
2730                                 if (status & E1000_RXD_STAT_VP) {
2731                                         sc->fmp->m_pkthdr.ether_vlantag =
2732                                             (le16toh(current_desc->special) &
2733                                             E1000_RXD_SPC_VLAN_MASK);
2734                                         sc->fmp->m_flags |= M_VLANTAG;
2735                                 }
2736                                 m = sc->fmp;
2737                                 sc->fmp = NULL;
2738                                 sc->lmp = NULL;
2739                         }
2740                 } else {
2741                         ifp->if_ierrors++;
2742 discard:
2743 #ifdef foo
2744                         /* Reuse loaded DMA map and just update mbuf chain */
2745                         mp = sc->rx_buffer_area[i].m_head;
2746                         mp->m_len = mp->m_pkthdr.len = MCLBYTES;
2747                         mp->m_data = mp->m_ext.ext_buf;
2748                         mp->m_next = NULL;
2749                         if (sc->max_frame_size <= (MCLBYTES - ETHER_ALIGN))
2750                                 m_adj(mp, ETHER_ALIGN);
2751 #endif
2752                         if (sc->fmp != NULL) {
2753                                 m_freem(sc->fmp);
2754                                 sc->fmp = NULL;
2755                                 sc->lmp = NULL;
2756                         }
2757                         m = NULL;
2758                 }
2759
2760                 /* Zero out the receive descriptors status. */
2761                 current_desc->status = 0;
2762
2763                 if (m != NULL)
2764                         ether_input_chain(ifp, m, chain);
2765
2766                 /* Advance our pointers to the next descriptor. */
2767                 if (++i == sc->num_rx_desc)
2768                         i = 0;
2769                 current_desc = &sc->rx_desc_base[i];
2770         }
2771         sc->next_rx_desc_to_check = i;
2772
2773         ether_input_dispatch(chain);
2774
2775         /* Advance the E1000's Receive Queue #0  "Tail Pointer". */
2776         if (--i < 0)
2777                 i = sc->num_rx_desc - 1;
2778         E1000_WRITE_REG(&sc->hw, E1000_RDT(0), i);
2779 }
2780
2781 static void
2782 emx_rxcsum(struct emx_softc *sc, struct e1000_rx_desc *rx_desc,
2783            struct mbuf *mp)
2784 {
2785         /* Ignore Checksum bit is set */
2786         if (rx_desc->status & E1000_RXD_STAT_IXSM)
2787                 return;
2788
2789         if ((rx_desc->status & E1000_RXD_STAT_IPCS) &&
2790             !(rx_desc->errors & E1000_RXD_ERR_IPE))
2791                 mp->m_pkthdr.csum_flags |= CSUM_IP_CHECKED | CSUM_IP_VALID;
2792
2793         if ((rx_desc->status & E1000_RXD_STAT_TCPCS) &&
2794             !(rx_desc->errors & E1000_RXD_ERR_TCPE)) {
2795                 mp->m_pkthdr.csum_flags |= CSUM_DATA_VALID |
2796                                            CSUM_PSEUDO_HDR |
2797                                            CSUM_FRAG_NOT_CHECKED;
2798                 mp->m_pkthdr.csum_data = htons(0xffff);
2799         }
2800 }
2801
2802 static void
2803 emx_enable_intr(struct emx_softc *sc)
2804 {
2805         lwkt_serialize_handler_enable(sc->arpcom.ac_if.if_serializer);
2806         E1000_WRITE_REG(&sc->hw, E1000_IMS, IMS_ENABLE_MASK);
2807 }
2808
2809 static void
2810 emx_disable_intr(struct emx_softc *sc)
2811 {
2812         E1000_WRITE_REG(&sc->hw, E1000_IMC, 0xffffffff);
2813         lwkt_serialize_handler_disable(sc->arpcom.ac_if.if_serializer);
2814 }
2815
2816 /*
2817  * Bit of a misnomer, what this really means is
2818  * to enable OS management of the system... aka
2819  * to disable special hardware management features 
2820  */
2821 static void
2822 emx_get_mgmt(struct emx_softc *sc)
2823 {
2824         /* A shared code workaround */
2825         if (sc->has_manage) {
2826                 int manc2h = E1000_READ_REG(&sc->hw, E1000_MANC2H);
2827                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
2828
2829                 /* disable hardware interception of ARP */
2830                 manc &= ~(E1000_MANC_ARP_EN);
2831
2832                 /* enable receiving management packets to the host */
2833                 manc |= E1000_MANC_EN_MNG2HOST;
2834 #define E1000_MNG2HOST_PORT_623 (1 << 5)
2835 #define E1000_MNG2HOST_PORT_664 (1 << 6)
2836                 manc2h |= E1000_MNG2HOST_PORT_623;
2837                 manc2h |= E1000_MNG2HOST_PORT_664;
2838                 E1000_WRITE_REG(&sc->hw, E1000_MANC2H, manc2h);
2839
2840                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
2841         }
2842 }
2843
2844 /*
2845  * Give control back to hardware management
2846  * controller if there is one.
2847  */
2848 static void
2849 emx_rel_mgmt(struct emx_softc *sc)
2850 {
2851         if (sc->has_manage) {
2852                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
2853
2854                 /* re-enable hardware interception of ARP */
2855                 manc |= E1000_MANC_ARP_EN;
2856                 manc &= ~E1000_MANC_EN_MNG2HOST;
2857
2858                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
2859         }
2860 }
2861
2862 /*
2863  * emx_get_hw_control() sets {CTRL_EXT|FWSM}:DRV_LOAD bit.
2864  * For ASF and Pass Through versions of f/w this means that
2865  * the driver is loaded.  For AMT version (only with 82573)
2866  * of the f/w this means that the network i/f is open.
2867  */
2868 static void
2869 emx_get_hw_control(struct emx_softc *sc)
2870 {
2871         uint32_t ctrl_ext, swsm;
2872
2873         /* Let firmware know the driver has taken over */
2874         switch (sc->hw.mac.type) {
2875         case e1000_82573:
2876                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
2877                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
2878                     swsm | E1000_SWSM_DRV_LOAD);
2879                 break;
2880
2881         case e1000_82571:
2882         case e1000_82572:
2883         case e1000_80003es2lan:
2884                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
2885                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
2886                     ctrl_ext | E1000_CTRL_EXT_DRV_LOAD);
2887                 break;
2888
2889         default:
2890                 break;
2891         }
2892 }
2893
2894 /*
2895  * emx_rel_hw_control() resets {CTRL_EXT|FWSM}:DRV_LOAD bit.
2896  * For ASF and Pass Through versions of f/w this means that the
2897  * driver is no longer loaded.  For AMT version (only with 82573)
2898  * of the f/w this means that the network i/f is closed.
2899  */
2900 static void
2901 emx_rel_hw_control(struct emx_softc *sc)
2902 {
2903         uint32_t ctrl_ext, swsm;
2904
2905         /* Let firmware taken over control of h/w */
2906         switch (sc->hw.mac.type) {
2907         case e1000_82573:
2908                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
2909                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
2910                     swsm & ~E1000_SWSM_DRV_LOAD);
2911                 break;
2912
2913         case e1000_82571:
2914         case e1000_82572:
2915         case e1000_80003es2lan:
2916                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
2917                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
2918                     ctrl_ext & ~E1000_CTRL_EXT_DRV_LOAD);
2919                 break;
2920
2921         default:
2922                 break;
2923         }
2924 }
2925
2926 static int
2927 emx_is_valid_eaddr(const uint8_t *addr)
2928 {
2929         char zero_addr[ETHER_ADDR_LEN] = { 0, 0, 0, 0, 0, 0 };
2930
2931         if ((addr[0] & 1) || !bcmp(addr, zero_addr, ETHER_ADDR_LEN))
2932                 return (FALSE);
2933
2934         return (TRUE);
2935 }
2936
2937 /*
2938  * Enable PCI Wake On Lan capability
2939  */
2940 void
2941 emx_enable_wol(device_t dev)
2942 {
2943         uint16_t cap, status;
2944         uint8_t id;
2945
2946         /* First find the capabilities pointer*/
2947         cap = pci_read_config(dev, PCIR_CAP_PTR, 2);
2948
2949         /* Read the PM Capabilities */
2950         id = pci_read_config(dev, cap, 1);
2951         if (id != PCIY_PMG)     /* Something wrong */
2952                 return;
2953
2954         /*
2955          * OK, we have the power capabilities,
2956          * so now get the status register
2957          */
2958         cap += PCIR_POWER_STATUS;
2959         status = pci_read_config(dev, cap, 2);
2960         status |= PCIM_PSTAT_PME | PCIM_PSTAT_PMEENABLE;
2961         pci_write_config(dev, cap, status, 2);
2962 }
2963
2964 static void
2965 emx_update_stats(struct emx_softc *sc)
2966 {
2967         struct ifnet *ifp = &sc->arpcom.ac_if;
2968
2969         if (sc->hw.phy.media_type == e1000_media_type_copper ||
2970             (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_LU)) {
2971                 sc->stats.symerrs += E1000_READ_REG(&sc->hw, E1000_SYMERRS);
2972                 sc->stats.sec += E1000_READ_REG(&sc->hw, E1000_SEC);
2973         }
2974         sc->stats.crcerrs += E1000_READ_REG(&sc->hw, E1000_CRCERRS);
2975         sc->stats.mpc += E1000_READ_REG(&sc->hw, E1000_MPC);
2976         sc->stats.scc += E1000_READ_REG(&sc->hw, E1000_SCC);
2977         sc->stats.ecol += E1000_READ_REG(&sc->hw, E1000_ECOL);
2978
2979         sc->stats.mcc += E1000_READ_REG(&sc->hw, E1000_MCC);
2980         sc->stats.latecol += E1000_READ_REG(&sc->hw, E1000_LATECOL);
2981         sc->stats.colc += E1000_READ_REG(&sc->hw, E1000_COLC);
2982         sc->stats.dc += E1000_READ_REG(&sc->hw, E1000_DC);
2983         sc->stats.rlec += E1000_READ_REG(&sc->hw, E1000_RLEC);
2984         sc->stats.xonrxc += E1000_READ_REG(&sc->hw, E1000_XONRXC);
2985         sc->stats.xontxc += E1000_READ_REG(&sc->hw, E1000_XONTXC);
2986         sc->stats.xoffrxc += E1000_READ_REG(&sc->hw, E1000_XOFFRXC);
2987         sc->stats.xofftxc += E1000_READ_REG(&sc->hw, E1000_XOFFTXC);
2988         sc->stats.fcruc += E1000_READ_REG(&sc->hw, E1000_FCRUC);
2989         sc->stats.prc64 += E1000_READ_REG(&sc->hw, E1000_PRC64);
2990         sc->stats.prc127 += E1000_READ_REG(&sc->hw, E1000_PRC127);
2991         sc->stats.prc255 += E1000_READ_REG(&sc->hw, E1000_PRC255);
2992         sc->stats.prc511 += E1000_READ_REG(&sc->hw, E1000_PRC511);
2993         sc->stats.prc1023 += E1000_READ_REG(&sc->hw, E1000_PRC1023);
2994         sc->stats.prc1522 += E1000_READ_REG(&sc->hw, E1000_PRC1522);
2995         sc->stats.gprc += E1000_READ_REG(&sc->hw, E1000_GPRC);
2996         sc->stats.bprc += E1000_READ_REG(&sc->hw, E1000_BPRC);
2997         sc->stats.mprc += E1000_READ_REG(&sc->hw, E1000_MPRC);
2998         sc->stats.gptc += E1000_READ_REG(&sc->hw, E1000_GPTC);
2999
3000         /* For the 64-bit byte counters the low dword must be read first. */
3001         /* Both registers clear on the read of the high dword */
3002
3003         sc->stats.gorc += E1000_READ_REG(&sc->hw, E1000_GORCH);
3004         sc->stats.gotc += E1000_READ_REG(&sc->hw, E1000_GOTCH);
3005
3006         sc->stats.rnbc += E1000_READ_REG(&sc->hw, E1000_RNBC);
3007         sc->stats.ruc += E1000_READ_REG(&sc->hw, E1000_RUC);
3008         sc->stats.rfc += E1000_READ_REG(&sc->hw, E1000_RFC);
3009         sc->stats.roc += E1000_READ_REG(&sc->hw, E1000_ROC);
3010         sc->stats.rjc += E1000_READ_REG(&sc->hw, E1000_RJC);
3011
3012         sc->stats.tor += E1000_READ_REG(&sc->hw, E1000_TORH);
3013         sc->stats.tot += E1000_READ_REG(&sc->hw, E1000_TOTH);
3014
3015         sc->stats.tpr += E1000_READ_REG(&sc->hw, E1000_TPR);
3016         sc->stats.tpt += E1000_READ_REG(&sc->hw, E1000_TPT);
3017         sc->stats.ptc64 += E1000_READ_REG(&sc->hw, E1000_PTC64);
3018         sc->stats.ptc127 += E1000_READ_REG(&sc->hw, E1000_PTC127);
3019         sc->stats.ptc255 += E1000_READ_REG(&sc->hw, E1000_PTC255);
3020         sc->stats.ptc511 += E1000_READ_REG(&sc->hw, E1000_PTC511);
3021         sc->stats.ptc1023 += E1000_READ_REG(&sc->hw, E1000_PTC1023);
3022         sc->stats.ptc1522 += E1000_READ_REG(&sc->hw, E1000_PTC1522);
3023         sc->stats.mptc += E1000_READ_REG(&sc->hw, E1000_MPTC);
3024         sc->stats.bptc += E1000_READ_REG(&sc->hw, E1000_BPTC);
3025
3026         sc->stats.algnerrc += E1000_READ_REG(&sc->hw, E1000_ALGNERRC);
3027         sc->stats.rxerrc += E1000_READ_REG(&sc->hw, E1000_RXERRC);
3028         sc->stats.tncrs += E1000_READ_REG(&sc->hw, E1000_TNCRS);
3029         sc->stats.cexterr += E1000_READ_REG(&sc->hw, E1000_CEXTERR);
3030         sc->stats.tsctc += E1000_READ_REG(&sc->hw, E1000_TSCTC);
3031         sc->stats.tsctfc += E1000_READ_REG(&sc->hw, E1000_TSCTFC);
3032
3033         ifp->if_collisions = sc->stats.colc;
3034
3035         /* Rx Errors */
3036         ifp->if_ierrors = sc->dropped_pkts + sc->stats.rxerrc +
3037                           sc->stats.crcerrs + sc->stats.algnerrc +
3038                           sc->stats.ruc + sc->stats.roc +
3039                           sc->stats.mpc + sc->stats.cexterr;
3040
3041         /* Tx Errors */
3042         ifp->if_oerrors = sc->stats.ecol + sc->stats.latecol +
3043                           sc->watchdog_events;
3044 }
3045
3046 static void
3047 emx_print_debug_info(struct emx_softc *sc)
3048 {
3049         device_t dev = sc->dev;
3050         uint8_t *hw_addr = sc->hw.hw_addr;
3051
3052         device_printf(dev, "Adapter hardware address = %p \n", hw_addr);
3053         device_printf(dev, "CTRL = 0x%x RCTL = 0x%x \n",
3054             E1000_READ_REG(&sc->hw, E1000_CTRL),
3055             E1000_READ_REG(&sc->hw, E1000_RCTL));
3056         device_printf(dev, "Packet buffer = Tx=%dk Rx=%dk \n",
3057             ((E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff0000) >> 16),\
3058             (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) );
3059         device_printf(dev, "Flow control watermarks high = %d low = %d\n",
3060             sc->hw.fc.high_water, sc->hw.fc.low_water);
3061         device_printf(dev, "tx_int_delay = %d, tx_abs_int_delay = %d\n",
3062             E1000_READ_REG(&sc->hw, E1000_TIDV),
3063             E1000_READ_REG(&sc->hw, E1000_TADV));
3064         device_printf(dev, "rx_int_delay = %d, rx_abs_int_delay = %d\n",
3065             E1000_READ_REG(&sc->hw, E1000_RDTR),
3066             E1000_READ_REG(&sc->hw, E1000_RADV));
3067         device_printf(dev, "hw tdh = %d, hw tdt = %d\n",
3068             E1000_READ_REG(&sc->hw, E1000_TDH(0)),
3069             E1000_READ_REG(&sc->hw, E1000_TDT(0)));
3070         device_printf(dev, "hw rdh = %d, hw rdt = %d\n",
3071             E1000_READ_REG(&sc->hw, E1000_RDH(0)),
3072             E1000_READ_REG(&sc->hw, E1000_RDT(0)));
3073         device_printf(dev, "Num Tx descriptors avail = %d\n",
3074             sc->num_tx_desc_avail);
3075         device_printf(dev, "Tx Descriptors not avail1 = %ld\n",
3076             sc->no_tx_desc_avail1);
3077         device_printf(dev, "Tx Descriptors not avail2 = %ld\n",
3078             sc->no_tx_desc_avail2);
3079         device_printf(dev, "Std mbuf failed = %ld\n",
3080             sc->mbuf_alloc_failed);
3081         device_printf(dev, "Std mbuf cluster failed = %ld\n",
3082             sc->mbuf_cluster_failed);
3083         device_printf(dev, "Driver dropped packets = %ld\n",
3084             sc->dropped_pkts);
3085         device_printf(dev, "Driver tx dma failure in encap = %ld\n",
3086             sc->no_tx_dma_setup);
3087
3088         device_printf(dev, "TXCSUM try pullup = %lu\n",
3089             sc->tx_csum_try_pullup);
3090         device_printf(dev, "TXCSUM m_pullup(eh) called = %lu\n",
3091             sc->tx_csum_pullup1);
3092         device_printf(dev, "TXCSUM m_pullup(eh) failed = %lu\n",
3093             sc->tx_csum_pullup1_failed);
3094         device_printf(dev, "TXCSUM m_pullup(eh+ip) called = %lu\n",
3095             sc->tx_csum_pullup2);
3096         device_printf(dev, "TXCSUM m_pullup(eh+ip) failed = %lu\n",
3097             sc->tx_csum_pullup2_failed);
3098         device_printf(dev, "TXCSUM non-writable(eh) droped = %lu\n",
3099             sc->tx_csum_drop1);
3100         device_printf(dev, "TXCSUM non-writable(eh+ip) droped = %lu\n",
3101             sc->tx_csum_drop2);
3102 }
3103
3104 static void
3105 emx_print_hw_stats(struct emx_softc *sc)
3106 {
3107         device_t dev = sc->dev;
3108
3109         device_printf(dev, "Excessive collisions = %lld\n",
3110             (long long)sc->stats.ecol);
3111 #if (DEBUG_HW > 0)  /* Dont output these errors normally */
3112         device_printf(dev, "Symbol errors = %lld\n",
3113             (long long)sc->stats.symerrs);
3114 #endif
3115         device_printf(dev, "Sequence errors = %lld\n",
3116             (long long)sc->stats.sec);
3117         device_printf(dev, "Defer count = %lld\n",
3118             (long long)sc->stats.dc);
3119         device_printf(dev, "Missed Packets = %lld\n",
3120             (long long)sc->stats.mpc);
3121         device_printf(dev, "Receive No Buffers = %lld\n",
3122             (long long)sc->stats.rnbc);
3123         /* RLEC is inaccurate on some hardware, calculate our own. */
3124         device_printf(dev, "Receive Length Errors = %lld\n",
3125             ((long long)sc->stats.roc + (long long)sc->stats.ruc));
3126         device_printf(dev, "Receive errors = %lld\n",
3127             (long long)sc->stats.rxerrc);
3128         device_printf(dev, "Crc errors = %lld\n",
3129             (long long)sc->stats.crcerrs);
3130         device_printf(dev, "Alignment errors = %lld\n",
3131             (long long)sc->stats.algnerrc);
3132         device_printf(dev, "Collision/Carrier extension errors = %lld\n",
3133             (long long)sc->stats.cexterr);
3134         device_printf(dev, "RX overruns = %ld\n", sc->rx_overruns);
3135         device_printf(dev, "watchdog timeouts = %ld\n",
3136             sc->watchdog_events);
3137         device_printf(dev, "XON Rcvd = %lld\n",
3138             (long long)sc->stats.xonrxc);
3139         device_printf(dev, "XON Xmtd = %lld\n",
3140             (long long)sc->stats.xontxc);
3141         device_printf(dev, "XOFF Rcvd = %lld\n",
3142             (long long)sc->stats.xoffrxc);
3143         device_printf(dev, "XOFF Xmtd = %lld\n",
3144             (long long)sc->stats.xofftxc);
3145         device_printf(dev, "Good Packets Rcvd = %lld\n",
3146             (long long)sc->stats.gprc);
3147         device_printf(dev, "Good Packets Xmtd = %lld\n",
3148             (long long)sc->stats.gptc);
3149 }
3150
3151 static void
3152 emx_print_nvm_info(struct emx_softc *sc)
3153 {
3154         uint16_t eeprom_data;
3155         int i, j, row = 0;
3156
3157         /* Its a bit crude, but it gets the job done */
3158         kprintf("\nInterface EEPROM Dump:\n");
3159         kprintf("Offset\n0x0000  ");
3160         for (i = 0, j = 0; i < 32; i++, j++) {
3161                 if (j == 8) { /* Make the offset block */
3162                         j = 0; ++row;
3163                         kprintf("\n0x00%x0  ",row);
3164                 }
3165                 e1000_read_nvm(&sc->hw, i, 1, &eeprom_data);
3166                 kprintf("%04x ", eeprom_data);
3167         }
3168         kprintf("\n");
3169 }
3170
3171 static int
3172 emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS)
3173 {
3174         struct emx_softc *sc;
3175         struct ifnet *ifp;
3176         int error, result;
3177
3178         result = -1;
3179         error = sysctl_handle_int(oidp, &result, 0, req);
3180         if (error || !req->newptr)
3181                 return (error);
3182
3183         sc = (struct emx_softc *)arg1;
3184         ifp = &sc->arpcom.ac_if;
3185
3186         lwkt_serialize_enter(ifp->if_serializer);
3187
3188         if (result == 1)
3189                 emx_print_debug_info(sc);
3190
3191         /*
3192          * This value will cause a hex dump of the
3193          * first 32 16-bit words of the EEPROM to
3194          * the screen.
3195          */
3196         if (result == 2)
3197                 emx_print_nvm_info(sc);
3198
3199         lwkt_serialize_exit(ifp->if_serializer);
3200
3201         return (error);
3202 }
3203
3204 static int
3205 emx_sysctl_stats(SYSCTL_HANDLER_ARGS)
3206 {
3207         int error, result;
3208
3209         result = -1;
3210         error = sysctl_handle_int(oidp, &result, 0, req);
3211         if (error || !req->newptr)
3212                 return (error);
3213
3214         if (result == 1) {
3215                 struct emx_softc *sc = (struct emx_softc *)arg1;
3216                 struct ifnet *ifp = &sc->arpcom.ac_if;
3217
3218                 lwkt_serialize_enter(ifp->if_serializer);
3219                 emx_print_hw_stats(sc);
3220                 lwkt_serialize_exit(ifp->if_serializer);
3221         }
3222         return (error);
3223 }
3224
3225 static void
3226 emx_add_sysctl(struct emx_softc *sc)
3227 {
3228 #ifdef PROFILE_SERIALIZER
3229         struct ifnet *ifp = &sc->arpcom.ac_if;
3230 #endif
3231
3232         sysctl_ctx_init(&sc->sysctl_ctx);
3233         sc->sysctl_tree = SYSCTL_ADD_NODE(&sc->sysctl_ctx,
3234                                 SYSCTL_STATIC_CHILDREN(_hw), OID_AUTO,
3235                                 device_get_nameunit(sc->dev),
3236                                 CTLFLAG_RD, 0, "");
3237         if (sc->sysctl_tree == NULL) {
3238                 device_printf(sc->dev, "can't add sysctl node\n");
3239                 return;
3240         }
3241
3242         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3243                         OID_AUTO, "debug", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3244                         emx_sysctl_debug_info, "I", "Debug Information");
3245
3246         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3247                         OID_AUTO, "stats", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3248                         emx_sysctl_stats, "I", "Statistics");
3249
3250         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3251                         OID_AUTO, "rxd", CTLFLAG_RD, &sc->num_rx_desc, 0, NULL);
3252         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3253                         OID_AUTO, "txd", CTLFLAG_RD, &sc->num_tx_desc, 0, NULL);
3254
3255 #ifdef PROFILE_SERIALIZER
3256         SYSCTL_ADD_UINT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3257                         OID_AUTO, "serializer_sleep", CTLFLAG_RW,
3258                         &ifp->if_serializer->sleep_cnt, 0, NULL);
3259         SYSCTL_ADD_UINT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3260                         OID_AUTO, "serializer_tryfail", CTLFLAG_RW,
3261                         &ifp->if_serializer->tryfail_cnt, 0, NULL);
3262         SYSCTL_ADD_UINT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3263                         OID_AUTO, "serializer_enter", CTLFLAG_RW,
3264                         &ifp->if_serializer->enter_cnt, 0, NULL);
3265         SYSCTL_ADD_UINT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3266                         OID_AUTO, "serializer_try", CTLFLAG_RW,
3267                         &ifp->if_serializer->try_cnt, 0, NULL);
3268 #endif
3269
3270         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3271                         OID_AUTO, "int_throttle_ceil", CTLTYPE_INT|CTLFLAG_RW,
3272                         sc, 0, emx_sysctl_int_throttle, "I",
3273                         "interrupt throttling rate");
3274         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3275                         OID_AUTO, "int_tx_nsegs", CTLTYPE_INT|CTLFLAG_RW,
3276                         sc, 0, emx_sysctl_int_tx_nsegs, "I",
3277                         "# segments per TX interrupt");
3278 }
3279
3280 static int
3281 emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS)
3282 {
3283         struct emx_softc *sc = (void *)arg1;
3284         struct ifnet *ifp = &sc->arpcom.ac_if;
3285         int error, throttle;
3286
3287         throttle = sc->int_throttle_ceil;
3288         error = sysctl_handle_int(oidp, &throttle, 0, req);
3289         if (error || req->newptr == NULL)
3290                 return error;
3291         if (throttle < 0 || throttle > 1000000000 / 256)
3292                 return EINVAL;
3293
3294         if (throttle) {
3295                 /*
3296                  * Set the interrupt throttling rate in 256ns increments,
3297                  * recalculate sysctl value assignment to get exact frequency.
3298                  */
3299                 throttle = 1000000000 / 256 / throttle;
3300
3301                 /* Upper 16bits of ITR is reserved and should be zero */
3302                 if (throttle & 0xffff0000)
3303                         return EINVAL;
3304         }
3305
3306         lwkt_serialize_enter(ifp->if_serializer);
3307
3308         if (throttle)
3309                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
3310         else
3311                 sc->int_throttle_ceil = 0;
3312
3313         if (ifp->if_flags & IFF_RUNNING)
3314                 E1000_WRITE_REG(&sc->hw, E1000_ITR, throttle);
3315
3316         lwkt_serialize_exit(ifp->if_serializer);
3317
3318         if (bootverbose) {
3319                 if_printf(ifp, "Interrupt moderation set to %d/sec\n",
3320                           sc->int_throttle_ceil);
3321         }
3322         return 0;
3323 }
3324
3325 static int
3326 emx_sysctl_int_tx_nsegs(SYSCTL_HANDLER_ARGS)
3327 {
3328         struct emx_softc *sc = (void *)arg1;
3329         struct ifnet *ifp = &sc->arpcom.ac_if;
3330         int error, segs;
3331
3332         segs = sc->tx_int_nsegs;
3333         error = sysctl_handle_int(oidp, &segs, 0, req);
3334         if (error || req->newptr == NULL)
3335                 return error;
3336         if (segs <= 0)
3337                 return EINVAL;
3338
3339         lwkt_serialize_enter(ifp->if_serializer);
3340
3341         /*
3342          * Don't allow int_tx_nsegs to become:
3343          * o  Less the oact_tx_desc
3344          * o  Too large that no TX desc will cause TX interrupt to
3345          *    be generated (OACTIVE will never recover)
3346          * o  Too small that will cause tx_dd[] overflow
3347          */
3348         if (segs < sc->oact_tx_desc ||
3349             segs >= sc->num_tx_desc - sc->oact_tx_desc ||
3350             segs < sc->num_tx_desc / EMX_TXDD_SAFE) {
3351                 error = EINVAL;
3352         } else {
3353                 error = 0;
3354                 sc->tx_int_nsegs = segs;
3355         }
3356
3357         lwkt_serialize_exit(ifp->if_serializer);
3358
3359         return error;
3360 }