sys/platform/pc32/i386/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  */
  27
  28 #include "opt_cpu.h"
  29
  30 #include <sys/param.h>
  31 #include <sys/systm.h>
  32 #include <sys/kernel.h>
  33 #include <sys/sysctl.h>
  34 #include <sys/malloc.h>
  35 #include <sys/memrange.h>
  36 #include <sys/cons.h>   /* cngetc() */
  37 #include <sys/machintr.h>
  38
  39 #include <vm/vm.h>
  40 #include <vm/vm_param.h>
  41 #include <vm/pmap.h>
  42 #include <vm/vm_kern.h>
  43 #include <vm/vm_extern.h>
  44 #include <sys/lock.h>
  45 #include <vm/vm_map.h>
  46 #include <sys/user.h>
  47 #ifdef GPROF
  48 #include <sys/gmon.h>
  49 #endif
  50
  51 #include <sys/mplock2.h>
  52
  53 #include <machine/smp.h>
  54 #include <machine_base/apic/apicreg.h>
  55 #include <machine/atomic.h>
  56 #include <machine/cpufunc.h>
  57 #include <machine/cputypes.h>
  58 #include <machine_base/icu/icu_var.h>
  59 #include <machine_base/apic/ioapic_abi.h>
  60 #include <machine_base/apic/lapic.h>
  61 #include <machine_base/apic/ioapic.h>
  62 #include <machine/psl.h>
  63 #include <machine/segments.h>
  64 #include <machine/tss.h>
  65 #include <machine/specialreg.h>
  66 #include <machine/globaldata.h>
  67 #include <machine/pmap_inval.h>
  68
  69 #include <machine/md_var.h>             /* setidt() */
  70 #include <machine_base/icu/icu.h>       /* IPIs */
  71 #include <machine/intr_machdep.h>       /* IPIs */
  72
  73 #define WARMBOOT_TARGET         0
  74 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  75 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  76
  77 #define CMOS_REG                (0x70)
  78 #define CMOS_DATA               (0x71)
  79 #define BIOS_RESET              (0x0f)
  80 #define BIOS_WARM               (0x0a)
  81
  82 /*
  83  * this code MUST be enabled here and in mpboot.s.
  84  * it follows the very early stages of AP boot by placing values in CMOS ram.
  85  * it NORMALLY will never be needed and thus the primitive method for enabling.
  86  *
  87  */
  88 #if defined(CHECK_POINTS)
  89 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
  90 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
  91
  92 #define CHECK_INIT(D);                          \
  93         CHECK_WRITE(0x34, (D));                 \
  94         CHECK_WRITE(0x35, (D));                 \
  95         CHECK_WRITE(0x36, (D));                 \
  96         CHECK_WRITE(0x37, (D));                 \
  97         CHECK_WRITE(0x38, (D));                 \
  98         CHECK_WRITE(0x39, (D));
  99
 100 #define CHECK_PRINT(S);                         \
 101         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 102            (S),                                 \
 103            CHECK_READ(0x34),                    \
 104            CHECK_READ(0x35),                    \
 105            CHECK_READ(0x36),                    \
 106            CHECK_READ(0x37),                    \
 107            CHECK_READ(0x38),                    \
 108            CHECK_READ(0x39));
 109
 110 #else                           /* CHECK_POINTS */
 111
 112 #define CHECK_INIT(D)
 113 #define CHECK_PRINT(S)
 114
 115 #endif                          /* CHECK_POINTS */
 116
 117 /*
 118  * Values to send to the POST hardware.
 119  */
 120 #define MP_BOOTADDRESS_POST     0x10
 121 #define MP_PROBE_POST           0x11
 122 #define MPTABLE_PASS1_POST      0x12
 123
 124 #define MP_START_POST           0x13
 125 #define MP_ENABLE_POST          0x14
 126 #define MPTABLE_PASS2_POST      0x15
 127
 128 #define START_ALL_APS_POST      0x16
 129 #define INSTALL_AP_TRAMP_POST   0x17
 130 #define START_AP_POST           0x18
 131
 132 #define MP_ANNOUNCE_POST        0x19
 133
 134 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 135 int     current_postcode;
 136
 137 /** XXX FIXME: what system files declare these??? */
 138 extern struct region_descriptor r_gdt, r_idt;
 139
 140 extern int nkpt;
 141 extern int naps;
 142
 143 int64_t tsc0_offset;
 144 extern int64_t tsc_offsets[];
 145
 146 /* AP uses this during bootstrap.  Do not staticize.  */
 147 char *bootSTK;
 148 static int bootAP;
 149
 150 /* Hotwire a 0->4MB V==P mapping */
 151 extern pt_entry_t *KPTphys;
 152
 153 /*
 154  * SMP page table page.  Setup by locore to point to a page table
 155  * page from which we allocate per-cpu privatespace areas io_apics,
 156  * and so forth.
 157  */
 158 extern pt_entry_t *SMPpt;
 159
 160 struct pcb stoppcbs[MAXCPU];
 161
 162 /*
 163  * Local data and functions.
 164  */
 165
 166 static u_int    boot_address;
 167 static int      mp_finish;
 168 static int      mp_finish_lapic;
 169
 170 static int      start_all_aps(u_int boot_addr);
 171 static void     install_ap_tramp(u_int boot_addr);
 172 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
 173 static int      smitest(void);
 174 static void     mp_bsp_simple_setup(void);
 175
 176 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 177 static cpumask_t smp_lapic_mask = 1;    /* which cpus have lapic been inited */
 178 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 179 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 180
 181 /* Local data for detecting CPU TOPOLOGY */
 182 static int core_bits = 0;
 183 static int logical_CPU_bits = 0;
 184
 185
 186 /*
 187  * Calculate usable address in base memory for AP trampoline code.
 188  */
 189 u_int
 190 mp_bootaddress(u_int basemem)
 191 {
 192         POSTCODE(MP_BOOTADDRESS_POST);
 193
 194         boot_address = basemem & ~0xfff;        /* round down to 4k boundary */
 195         if ((basemem - boot_address) < bootMP_size)
 196                 boot_address -= 4096;   /* not enough, lower by 4k */
 197
 198         return boot_address;
 199 }
 200
 201 /*
 202  * Print various information about the SMP system hardware and setup.
 203  */
 204 void
 205 mp_announce(void)
 206 {
 207         int     x;
 208
 209         POSTCODE(MP_ANNOUNCE_POST);
 210
 211         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 212         kprintf(" cpu0 (BSP): apic id: %2d\n", CPUID_TO_APICID(0));
 213         for (x = 1; x <= naps; ++x)
 214                 kprintf(" cpu%d (AP):  apic id: %2d\n", x, CPUID_TO_APICID(x));
 215
 216         if (!ioapic_enable)
 217                 kprintf(" Warning: APIC I/O disabled\n");
 218 }
 219
 220 /*
 221  * AP cpu's call this to sync up protected mode.
 222  *
 223  * WARNING!  We must ensure that the cpu is sufficiently initialized to
 224  * be able to use to the FP for our optimized bzero/bcopy code before
 225  * we enter more mainstream C code.
 226  *
 227  * WARNING! %fs is not set up on entry.  This routine sets up %fs.
 228  */
 229 void
 230 init_secondary(void)
 231 {
 232         int     gsel_tss;
 233         int     x, myid = bootAP;
 234         u_int   cr0;
 235         struct mdglobaldata *md;
 236         struct privatespace *ps;
 237
 238         ps = &CPU_prvspace[myid];
 239
 240         gdt_segs[GPRIV_SEL].ssd_base = (int)ps;
 241         gdt_segs[GPROC0_SEL].ssd_base =
 242                 (int) &ps->mdglobaldata.gd_common_tss;
 243         ps->mdglobaldata.mi.gd_prvspace = ps;
 244
 245         for (x = 0; x < NGDT; x++) {
 246                 ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x].sd);
 247         }
 248
 249         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 250         r_gdt.rd_base = (int) &gdt[myid * NGDT];
 251         lgdt(&r_gdt);                   /* does magic intra-segment return */
 252
 253         lidt(&r_idt);
 254
 255         lldt(_default_ldt);
 256         mdcpu->gd_currentldt = _default_ldt;
 257
 258         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 259         gdt[myid * NGDT + GPROC0_SEL].sd.sd_type = SDT_SYS386TSS;
 260
 261         md = mdcpu;     /* loaded through %fs:0 (mdglobaldata.mi.gd_prvspace)*/
 262
 263         md->gd_common_tss.tss_esp0 = 0; /* not used until after switch */
 264         md->gd_common_tss.tss_ss0 = GSEL(GDATA_SEL, SEL_KPL);
 265         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 266         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL].sd;
 267         md->gd_common_tssd = *md->gd_tss_gdt;
 268         ltr(gsel_tss);
 269
 270         /*
 271          * Set to a known state:
 272          * Set by mpboot.s: CR0_PG, CR0_PE
 273          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 274          */
 275         cr0 = rcr0();
 276         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 277         load_cr0(cr0);
 278         pmap_set_opt();         /* PSE/4MB pages, etc */
 279
 280         /* set up CPU registers and state */
 281         cpu_setregs();
 282
 283         /* set up FPU state on the AP */
 284         npxinit(__INITIAL_NPXCW__);
 285
 286         /* set up SSE registers */
 287         enable_sse();
 288 }
 289
 290 /*******************************************************************
 291  * local functions and data
 292  */
 293
 294 /*
 295  * Start the SMP system
 296  */
 297 static void
 298 mp_start_aps(void *dummy __unused)
 299 {
 300         if (lapic_enable) {
 301                 /* start each Application Processor */
 302                 start_all_aps(boot_address);
 303         } else {
 304                 mp_bsp_simple_setup();
 305         }
 306 }
 307 SYSINIT(startaps, SI_BOOT2_START_APS, SI_ORDER_FIRST, mp_start_aps, NULL)
 308
 309 /*
 310  * start each AP in our list
 311  */
 312 static int
 313 start_all_aps(u_int boot_addr)
 314 {
 315         int     x, i, pg;
 316         int     shift;
 317         int     smicount;
 318         int     smibest;
 319         int     smilast;
 320         u_char  mpbiosreason;
 321         u_long  mpbioswarmvec;
 322         struct mdglobaldata *gd;
 323         struct privatespace *ps;
 324         char *stack;
 325         uintptr_t kptbase;
 326
 327         POSTCODE(START_ALL_APS_POST);
 328
 329         /* install the AP 1st level boot code */
 330         install_ap_tramp(boot_addr);
 331
 332
 333         /* save the current value of the warm-start vector */
 334         mpbioswarmvec = *((u_long *) WARMBOOT_OFF);
 335         outb(CMOS_REG, BIOS_RESET);
 336         mpbiosreason = inb(CMOS_DATA);
 337
 338         /* setup a vector to our boot code */
 339         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
 340         *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
 341         outb(CMOS_REG, BIOS_RESET);
 342         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
 343
 344         /*
 345          * If we have a TSC we can figure out the SMI interrupt rate.
 346          * The SMI does not necessarily use a constant rate.  Spend
 347          * up to 250ms trying to figure it out.
 348          */
 349         smibest = 0;
 350         if (cpu_feature & CPUID_TSC) {
 351                 set_apic_timer(275000);
 352                 smilast = read_apic_timer();
 353                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
 354                         smicount = smitest();
 355                         if (smibest == 0 || smilast - smicount < smibest)
 356                                 smibest = smilast - smicount;
 357                         smilast = smicount;
 358                 }
 359                 if (smibest > 250000)
 360                         smibest = 0;
 361                 if (smibest) {
 362                         smibest = smibest * (int64_t)1000000 /
 363                                   get_apic_timer_frequency();
 364                 }
 365         }
 366         if (smibest)
 367                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
 368                         1000000 / smibest, smibest);
 369
 370
 371         /* set up temporary P==V mapping for AP boot */
 372         /* XXX this is a hack, we should boot the AP on its own stack/PTD */
 373         kptbase = (uintptr_t)(void *)KPTphys;
 374         for (x = 0; x < NKPT; x++) {
 375                 PTD[x] = (pd_entry_t)(PG_V | PG_RW |
 376                     ((kptbase + x * PAGE_SIZE) & PG_FRAME));
 377         }
 378         cpu_invltlb();
 379
 380         /* start each AP */
 381         for (x = 1; x <= naps; ++x) {
 382
 383                 /* This is a bit verbose, it will go away soon.  */
 384
 385                 /* first page of AP's private space */
 386                 pg = x * i386_btop(sizeof(struct privatespace));
 387
 388                 /* allocate new private data page(s) */
 389                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
 390                                 MDGLOBALDATA_BASEALLOC_SIZE);
 391                 /* wire it into the private page table page */
 392                 for (i = 0; i < MDGLOBALDATA_BASEALLOC_SIZE; i += PAGE_SIZE) {
 393                         SMPpt[pg + i / PAGE_SIZE] = (pt_entry_t)
 394                             (PG_V | PG_RW | vtophys_pte((char *)gd + i));
 395                 }
 396                 pg += MDGLOBALDATA_BASEALLOC_PAGES;
 397
 398                 SMPpt[pg + 0] = 0;              /* *gd_CMAP1 */
 399                 SMPpt[pg + 1] = 0;              /* *gd_CMAP2 */
 400                 SMPpt[pg + 2] = 0;              /* *gd_CMAP3 */
 401                 SMPpt[pg + 3] = 0;              /* *gd_PMAP1 */
 402
 403                 /* allocate and set up an idle stack data page */
 404                 stack = (char *)kmem_alloc(&kernel_map, UPAGES*PAGE_SIZE);
 405                 for (i = 0; i < UPAGES; i++) {
 406                         SMPpt[pg + 4 + i] = (pt_entry_t)
 407                             (PG_V | PG_RW | vtophys_pte(PAGE_SIZE * i + stack));
 408                 }
 409
 410                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
 411                 bzero(gd, sizeof(*gd));
 412                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
 413
 414                 /* prime data page for it to use */
 415                 mi_gdinit(&gd->mi, x);
 416                 cpu_gdinit(gd, x);
 417                 gd->gd_CMAP1 = &SMPpt[pg + 0];
 418                 gd->gd_CMAP2 = &SMPpt[pg + 1];
 419                 gd->gd_CMAP3 = &SMPpt[pg + 2];
 420                 gd->gd_PMAP1 = &SMPpt[pg + 3];
 421                 gd->gd_CADDR1 = ps->CPAGE1;
 422                 gd->gd_CADDR2 = ps->CPAGE2;
 423                 gd->gd_CADDR3 = ps->CPAGE3;
 424                 gd->gd_PADDR1 = (unsigned *)ps->PPAGE1;
 425
 426                 /*
 427                  * Per-cpu pmap for get_ptbase().
 428                  */
 429                 gd->gd_GDADDR1= (unsigned *)
 430                         kmem_alloc_nofault(&kernel_map, SEG_SIZE, SEG_SIZE);
 431                 gd->gd_GDMAP1 = &PTD[(vm_offset_t)gd->gd_GDADDR1 >> PDRSHIFT];
 432
 433                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (naps + 1));
 434                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (naps + 1));
 435
 436                 /*
 437                  * Setup the AP boot stack
 438                  */
 439                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
 440                 bootAP = x;
 441
 442                 /* attempt to start the Application Processor */
 443                 CHECK_INIT(99); /* setup checkpoints */
 444                 if (!start_ap(gd, boot_addr, smibest)) {
 445                         kprintf("AP #%d (PHY# %d) failed!\n", x,
 446                             CPUID_TO_APICID(x));
 447                         CHECK_PRINT("trace");   /* show checkpoints */
 448                         /* better panic as the AP may be running loose */
 449                         kprintf("panic y/n? [y] ");
 450                         if (cngetc() != 'n')
 451                                 panic("bye-bye");
 452                 }
 453                 CHECK_PRINT("trace");           /* show checkpoints */
 454         }
 455
 456         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
 457         ncpus = x;
 458
 459         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
 460         for (shift = 0; (1 << shift) <= ncpus; ++shift)
 461                 ;
 462         --shift;
 463         ncpus2_shift = shift;
 464         ncpus2 = 1 << shift;
 465         ncpus2_mask = ncpus2 - 1;
 466
 467         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
 468         if ((1 << shift) < ncpus)
 469                 ++shift;
 470         ncpus_fit = 1 << shift;
 471         ncpus_fit_mask = ncpus_fit - 1;
 472
 473         /* build our map of 'other' CPUs */
 474         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
 475         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
 476         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
 477
 478         /* restore the warmstart vector */
 479         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
 480         outb(CMOS_REG, BIOS_RESET);
 481         outb(CMOS_DATA, mpbiosreason);
 482
 483         /*
 484          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
 485          * up, clean out the P==V mapping we did earlier.
 486          */
 487         for (x = 0; x < NKPT; x++)
 488                 PTD[x] = 0;
 489         pmap_set_opt();
 490
 491         /*
 492          * Wait all APs to finish initializing LAPIC
 493          */
 494         mp_finish_lapic = 1;
 495         if (bootverbose)
 496                 kprintf("SMP: Waiting APs LAPIC initialization\n");
 497         if (cpu_feature & CPUID_TSC)
 498                 tsc0_offset = rdtsc();
 499         tsc_offsets[0] = 0;
 500         rel_mplock();
 501         while (smp_lapic_mask != smp_startup_mask) {
 502                 cpu_lfence();
 503                 if (cpu_feature & CPUID_TSC)
 504                         tsc0_offset = rdtsc();
 505         }
 506         while (try_mplock() == 0)
 507                 ;
 508
 509         /* number of APs actually started */
 510         return ncpus - 1;
 511 }
 512
 513 /*
 514  * load the 1st level AP boot code into base memory.
 515  */
 516
 517 /* targets for relocation */
 518 extern void bigJump(void);
 519 extern void bootCodeSeg(void);
 520 extern void bootDataSeg(void);
 521 extern void MPentry(void);
 522 extern u_int MP_GDT;
 523 extern u_int mp_gdtbase;
 524
 525 static void
 526 install_ap_tramp(u_int boot_addr)
 527 {
 528         int     x;
 529         int     size = *(int *) ((u_long) & bootMP_size);
 530         u_char *src = (u_char *) ((u_long) bootMP);
 531         u_char *dst = (u_char *) boot_addr + KERNBASE;
 532         u_int   boot_base = (u_int) bootMP;
 533         u_int8_t *dst8;
 534         u_int16_t *dst16;
 535         u_int32_t *dst32;
 536
 537         POSTCODE(INSTALL_AP_TRAMP_POST);
 538
 539         for (x = 0; x < size; ++x)
 540                 *dst++ = *src++;
 541
 542         /*
 543          * modify addresses in code we just moved to basemem. unfortunately we
 544          * need fairly detailed info about mpboot.s for this to work.  changes
 545          * to mpboot.s might require changes here.
 546          */
 547
 548         /* boot code is located in KERNEL space */
 549         dst = (u_char *) boot_addr + KERNBASE;
 550
 551         /* modify the lgdt arg */
 552         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
 553         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
 554
 555         /* modify the ljmp target for MPentry() */
 556         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
 557         *dst32 = ((u_int) MPentry - KERNBASE);
 558
 559         /* modify the target for boot code segment */
 560         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
 561         dst8 = (u_int8_t *) (dst16 + 1);
 562         *dst16 = boot_addr & 0xffff;
 563         *dst8 = (boot_addr >> 16) & 0xff;
 564
 565         /* modify the target for boot data segment */
 566         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
 567         dst8 = (u_int8_t *) (dst16 + 1);
 568         *dst16 = boot_addr & 0xffff;
 569         *dst8 = (boot_addr >> 16) & 0xff;
 570 }
 571
 572
 573 /*
 574  * This function starts the AP (application processor) identified
 575  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
 576  * to accomplish this.  This is necessary because of the nuances
 577  * of the different hardware we might encounter.  It ain't pretty,
 578  * but it seems to work.
 579  *
 580  * NOTE: eventually an AP gets to ap_init(), which is called just
 581  * before the AP goes into the LWKT scheduler's idle loop.
 582  */
 583 static int
 584 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
 585 {
 586         int     physical_cpu;
 587         int     vector;
 588         u_long  icr_lo, icr_hi;
 589
 590         POSTCODE(START_AP_POST);
 591
 592         /* get the PHYSICAL APIC ID# */
 593         physical_cpu = CPUID_TO_APICID(gd->mi.gd_cpuid);
 594
 595         /* calculate the vector */
 596         vector = (boot_addr >> 12) & 0xff;
 597
 598         /* We don't want anything interfering */
 599         cpu_disable_intr();
 600
 601         /* Make sure the target cpu sees everything */
 602         wbinvd();
 603
 604         /*
 605          * Try to detect when a SMI has occurred, wait up to 200ms.
 606          *
 607          * If a SMI occurs during an AP reset but before we issue
 608          * the STARTUP command, the AP may brick.  To work around
 609          * this problem we hold off doing the AP startup until
 610          * after we have detected the SMI.  Hopefully another SMI
 611          * will not occur before we finish the AP startup.
 612          *
 613          * Retries don't seem to help.  SMIs have a window of opportunity
 614          * and if USB->legacy keyboard emulation is enabled in the BIOS
 615          * the interrupt rate can be quite high.
 616          *
 617          * NOTE: Don't worry about the L1 cache load, it might bloat
 618          *       ldelta a little but ndelta will be so huge when the SMI
 619          *       occurs the detection logic will still work fine.
 620          */
 621         if (smibest) {
 622                 set_apic_timer(200000);
 623                 smitest();
 624         }
 625
 626         /*
 627          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
 628          * and running the target CPU. OR this INIT IPI might be latched (P5
 629          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
 630          * ignored.
 631          *
 632          * see apic/apicreg.h for icr bit definitions.
 633          *
 634          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
 635          */
 636
 637         /*
 638          * Setup the address for the target AP.  We can setup
 639          * icr_hi once and then just trigger operations with
 640          * icr_lo.
 641          */
 642         icr_hi = lapic->icr_hi & ~APIC_ID_MASK;
 643         icr_hi |= (physical_cpu << 24);
 644         icr_lo = lapic->icr_lo & 0xfff00000;
 645         lapic->icr_hi = icr_hi;
 646
 647         /*
 648          * Do an INIT IPI: assert RESET
 649          *
 650          * Use edge triggered mode to assert INIT
 651          */
 652         lapic->icr_lo = icr_lo | 0x0000c500;
 653         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 654                  /* spin */ ;
 655
 656         /*
 657          * The spec calls for a 10ms delay but we may have to use a
 658          * MUCH lower delay to avoid bricking an AP due to a fast SMI
 659          * interrupt.  We have other loops here too and dividing by 2
 660          * doesn't seem to be enough even after subtracting 350us,
 661          * so we divide by 4.
 662          *
 663          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
 664          * interrupt was detected we use the full 10ms.
 665          */
 666         if (smibest == 0)
 667                 u_sleep(10000);
 668         else if (smibest < 150 * 4 + 350)
 669                 u_sleep(150);
 670         else if ((smibest - 350) / 4 < 10000)
 671                 u_sleep((smibest - 350) / 4);
 672         else
 673                 u_sleep(10000);
 674
 675         /*
 676          * Do an INIT IPI: deassert RESET
 677          *
 678          * Use level triggered mode to deassert.  It is unclear
 679          * why we need to do this.
 680          */
 681         lapic->icr_lo = icr_lo | 0x00008500;
 682         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 683                  /* spin */ ;
 684         u_sleep(150);                           /* wait 150us */
 685
 686         /*
 687          * Next we do a STARTUP IPI: the previous INIT IPI might still be
 688          * latched, (P5 bug) this 1st STARTUP would then terminate
 689          * immediately, and the previously started INIT IPI would continue. OR
 690          * the previous INIT IPI has already run. and this STARTUP IPI will
 691          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
 692          * will run.
 693          */
 694         lapic->icr_lo = icr_lo | 0x00000600 | vector;
 695         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 696                  /* spin */ ;
 697         u_sleep(200);           /* wait ~200uS */
 698
 699         /*
 700          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
 701          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
 702          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
 703          * recognized after hardware RESET or INIT IPI.
 704          */
 705         lapic->icr_lo = icr_lo | 0x00000600 | vector;
 706         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 707                  /* spin */ ;
 708
 709         /* Resume normal operation */
 710         cpu_enable_intr();
 711
 712         /* wait for it to start, see ap_init() */
 713         set_apic_timer(5000000);/* == 5 seconds */
 714         while (read_apic_timer()) {
 715                 if (smp_startup_mask & CPUMASK(gd->mi.gd_cpuid))
 716                         return 1;       /* return SUCCESS */
 717         }
 718
 719         return 0;               /* return FAILURE */
 720 }
 721
 722 static
 723 int
 724 smitest(void)
 725 {
 726         int64_t ltsc;
 727         int64_t ntsc;
 728         int64_t ldelta;
 729         int64_t ndelta;
 730         int count;
 731
 732         ldelta = 0;
 733         ndelta = 0;
 734         while (read_apic_timer()) {
 735                 ltsc = rdtsc();
 736                 for (count = 0; count < 100; ++count)
 737                         ntsc = rdtsc(); /* force loop to occur */
 738                 if (ldelta) {
 739                         ndelta = ntsc - ltsc;
 740                         if (ldelta > ndelta)
 741                                 ldelta = ndelta;
 742                         if (ndelta > ldelta * 2)
 743                                 break;
 744                 } else {
 745                         ldelta = ntsc - ltsc;
 746                 }
 747         }
 748         return(read_apic_timer());
 749 }
 750
 751 /*
 752  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
 753  *
 754  * If for some reason we were unable to start all cpus we cannot safely
 755  * use broadcast IPIs.
 756  */
 757
 758 static cpumask_t smp_invltlb_req;
 759 #define SMP_INVLTLB_DEBUG
 760
 761 void
 762 smp_invltlb(void)
 763 {
 764         struct mdglobaldata *md = mdcpu;
 765 #ifdef SMP_INVLTLB_DEBUG
 766         long count = 0;
 767         long xcount = 0;
 768 #endif
 769
 770         crit_enter_gd(&md->mi);
 771         md->gd_invltlb_ret = 0;
 772         ++md->mi.gd_cnt.v_smpinvltlb;
 773         atomic_set_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
 774 #ifdef SMP_INVLTLB_DEBUG
 775 again:
 776 #endif
 777         if (smp_startup_mask == smp_active_mask) {
 778                 all_but_self_ipi(XINVLTLB_OFFSET);
 779         } else {
 780                 selected_apic_ipi(smp_active_mask & ~md->mi.gd_cpumask,
 781                                   XINVLTLB_OFFSET, APIC_DELMODE_FIXED);
 782         }
 783
 784 #ifdef SMP_INVLTLB_DEBUG
 785         if (xcount)
 786                 kprintf("smp_invltlb: ipi sent\n");
 787 #endif
 788         while ((md->gd_invltlb_ret & smp_active_mask & ~md->mi.gd_cpumask) !=
 789                (smp_active_mask & ~md->mi.gd_cpumask)) {
 790                 cpu_mfence();
 791                 cpu_pause();
 792 #ifdef SMP_INVLTLB_DEBUG
 793                 /* DEBUGGING */
 794                 if (++count == 400000000) {
 795                         print_backtrace(-1);
 796                         kprintf("smp_invltlb: endless loop %08lx %08lx, "
 797                                 "rflags %016lx retry",
 798                                 (long)md->gd_invltlb_ret,
 799                                 (long)smp_invltlb_req,
 800                                 (long)read_eflags());
 801                         __asm __volatile ("sti");
 802                         ++xcount;
 803                         if (xcount > 2)
 804                                 lwkt_process_ipiq();
 805                         if (xcount > 3) {
 806                                 int bcpu = BSFCPUMASK(~md->gd_invltlb_ret &
 807                                                       ~md->mi.gd_cpumask &
 808                                                       smp_active_mask);
 809                                 globaldata_t xgd;
 810                                 kprintf("bcpu %d\n", bcpu);
 811                                 xgd = globaldata_find(bcpu);
 812                                 kprintf("thread %p %s\n", xgd->gd_curthread, xgd->gd_curthread->td_comm);
 813                         }
 814                         if (xcount > 5)
 815                                 panic("giving up");
 816                         count = 0;
 817                         goto again;
 818                 }
 819 #endif
 820         }
 821         atomic_clear_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
 822         crit_exit_gd(&md->mi);
 823 }
 824
 825 /*
 826  * Called from Xinvltlb assembly with interrupts disabled.  We didn't
 827  * bother to bump the critical section count or nested interrupt count
 828  * so only do very low level operations here.
 829  */
 830 void
 831 smp_invltlb_intr(void)
 832 {
 833         struct mdglobaldata *md = mdcpu;
 834         struct mdglobaldata *omd;
 835         cpumask_t mask;
 836         int cpu;
 837
 838         mask = smp_invltlb_req;
 839         cpu_mfence();
 840         cpu_invltlb();
 841         while (mask) {
 842                 cpu = BSFCPUMASK(mask);
 843                 mask &= ~CPUMASK(cpu);
 844                 omd = (struct mdglobaldata *)globaldata_find(cpu);
 845                 atomic_set_cpumask(&omd->gd_invltlb_ret, md->mi.gd_cpumask);
 846         }
 847 }
 848
 849 /*
 850  * When called the executing CPU will send an IPI to all other CPUs
 851  *  requesting that they halt execution.
 852  *
 853  * Usually (but not necessarily) called with 'other_cpus' as its arg.
 854  *
 855  *  - Signals all CPUs in map to stop.
 856  *  - Waits for each to stop.
 857  *
 858  * Returns:
 859  *  -1: error
 860  *   0: NA
 861  *   1: ok
 862  *
 863  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
 864  *            from executing at same time.
 865  */
 866 int
 867 stop_cpus(cpumask_t map)
 868 {
 869         map &= smp_active_mask;
 870
 871         /* send the Xcpustop IPI to all CPUs in map */
 872         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
 873
 874         while ((stopped_cpus & map) != map)
 875                 /* spin */ ;
 876
 877         return 1;
 878 }
 879
 880
 881 /*
 882  * Called by a CPU to restart stopped CPUs.
 883  *
 884  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
 885  *
 886  *  - Signals all CPUs in map to restart.
 887  *  - Waits for each to restart.
 888  *
 889  * Returns:
 890  *  -1: error
 891  *   0: NA
 892  *   1: ok
 893  */
 894 int
 895 restart_cpus(cpumask_t map)
 896 {
 897         /* signal other cpus to restart */
 898         started_cpus = map & smp_active_mask;
 899
 900         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
 901                 /* spin */ ;
 902
 903         return 1;
 904 }
 905
 906 /*
 907  * This is called once the mpboot code has gotten us properly relocated
 908  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
 909  * and when it returns the scheduler will call the real cpu_idle() main
 910  * loop for the idlethread.  Interrupts are disabled on entry and should
 911  * remain disabled at return.
 912  */
 913 void
 914 ap_init(void)
 915 {
 916         int     cpu_id;
 917
 918         /*
 919          * Adjust smp_startup_mask to signal the BSP that we have started
 920          * up successfully.  Note that we do not yet hold the BGL.  The BSP
 921          * is waiting for our signal.
 922          *
 923          * We can't set our bit in smp_active_mask yet because we are holding
 924          * interrupts physically disabled and remote cpus could deadlock
 925          * trying to send us an IPI.
 926          */
 927         smp_startup_mask |= CPUMASK(mycpu->gd_cpuid);
 928         cpu_mfence();
 929
 930         /*
 931          * Interlock for LAPIC initialization.  Wait until mp_finish_lapic is
 932          * non-zero, then get the MP lock.
 933          *
 934          * Note: We are in a critical section.
 935          *
 936          * Note: we are the idle thread, we can only spin.
 937          *
 938          * Note: The load fence is memory volatile and prevents the compiler
 939          * from improperly caching mp_finish_lapic, and the cpu from improperly
 940          * caching it.
 941          */
 942         while (mp_finish_lapic == 0)
 943                 cpu_lfence();
 944         while (try_mplock() == 0)
 945                 ;
 946
 947         if (cpu_feature & CPUID_TSC) {
 948                 /*
 949                  * The BSP is constantly updating tsc0_offset, figure out
 950                  * the relative difference to synchronize ktrdump.
 951                  */
 952                 tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
 953         }
 954
 955         /* BSP may have changed PTD while we're waiting for the lock */
 956         cpu_invltlb();
 957
 958 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
 959         lidt(&r_idt);
 960 #endif
 961
 962         /* Build our map of 'other' CPUs. */
 963         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
 964
 965         /* A quick check from sanity claus */
 966         cpu_id = APICID_TO_CPUID((lapic->id & 0xff000000) >> 24);
 967         if (mycpu->gd_cpuid != cpu_id) {
 968                 kprintf("SMP: assigned cpuid = %d\n", mycpu->gd_cpuid);
 969                 kprintf("SMP: actual cpuid = %d\n", cpu_id);
 970                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
 971                 panic("cpuid mismatch! boom!!");
 972         }
 973
 974         /* Initialize AP's local APIC for irq's */
 975         lapic_init(FALSE);
 976
 977         /* LAPIC initialization is done */
 978         smp_lapic_mask |= CPUMASK(mycpu->gd_cpuid);
 979         cpu_mfence();
 980
 981         /* Let BSP move onto the next initialization stage */
 982         rel_mplock();
 983
 984         /*
 985          * Interlock for finalization.  Wait until mp_finish is non-zero,
 986          * then get the MP lock.
 987          *
 988          * Note: We are in a critical section.
 989          *
 990          * Note: we are the idle thread, we can only spin.
 991          *
 992          * Note: The load fence is memory volatile and prevents the compiler
 993          * from improperly caching mp_finish, and the cpu from improperly
 994          * caching it.
 995          */
 996         while (mp_finish == 0)
 997                 cpu_lfence();
 998         while (try_mplock() == 0)
 999                 ;
1000
1001         /* BSP may have changed PTD while we're waiting for the lock */
1002         cpu_invltlb();
1003
1004         /* Set memory range attributes for this CPU to match the BSP */
1005         mem_range_AP_init();
1006
1007         /*
1008          * Once we go active we must process any IPIQ messages that may
1009          * have been queued, because no actual IPI will occur until we
1010          * set our bit in the smp_active_mask.  If we don't the IPI
1011          * message interlock could be left set which would also prevent
1012          * further IPIs.
1013          *
1014          * The idle loop doesn't expect the BGL to be held and while
1015          * lwkt_switch() normally cleans things up this is a special case
1016          * because we returning almost directly into the idle loop.
1017          *
1018          * The idle thread is never placed on the runq, make sure
1019          * nothing we've done put it there.
1020          */
1021         KKASSERT(get_mplock_count(curthread) == 1);
1022         smp_active_mask |= CPUMASK(mycpu->gd_cpuid);
1023
1024         /*
1025          * Enable interrupts here.  idle_restore will also do it, but
1026          * doing it here lets us clean up any strays that got posted to
1027          * the CPU during the AP boot while we are still in a critical
1028          * section.
1029          */
1030         __asm __volatile("sti; pause; pause"::);
1031         bzero(mdcpu->gd_ipending, sizeof(mdcpu->gd_ipending));
1032
1033         initclocks_pcpu();      /* clock interrupts (via IPIs) */
1034         lwkt_process_ipiq();
1035
1036         /*
1037          * Releasing the mp lock lets the BSP finish up the SMP init
1038          */
1039         rel_mplock();
1040         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
1041 }
1042
1043 /*
1044  * Get SMP fully working before we start initializing devices.
1045  */
1046 static
1047 void
1048 ap_finish(void)
1049 {
1050         mp_finish = 1;
1051         if (bootverbose)
1052                 kprintf("Finish MP startup\n");
1053         rel_mplock();
1054         while (smp_active_mask != smp_startup_mask)
1055                 cpu_lfence();
1056         while (try_mplock() == 0)
1057                 ;
1058         if (bootverbose)
1059                 kprintf("Active CPU Mask: %08x\n", smp_active_mask);
1060 }
1061
1062 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
1063
1064 void
1065 cpu_send_ipiq(int dcpu)
1066 {
1067         if (CPUMASK(dcpu) & smp_active_mask)
1068                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
1069 }
1070
1071 #if 0   /* single_apic_ipi_passive() not working yet */
1072 /*
1073  * Returns 0 on failure, 1 on success
1074  */
1075 int
1076 cpu_send_ipiq_passive(int dcpu)
1077 {
1078         int r = 0;
1079         if (CPUMASK(dcpu) & smp_active_mask) {
1080                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
1081                                         APIC_DELMODE_FIXED);
1082         }
1083         return(r);
1084 }
1085 #endif
1086
1087 static void
1088 mp_bsp_simple_setup(void)
1089 {
1090         /* build our map of 'other' CPUs */
1091         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
1092         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
1093         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
1094
1095         pmap_set_opt();
1096
1097         if (cpu_feature & CPUID_TSC)
1098                 tsc0_offset = rdtsc();
1099 }
1100
1101
1102 /*
1103  * CPU TOPOLOGY DETECTION FUNCTIONS
1104  */
1105
1106 /* Detect intel topology using CPUID
1107  * Ref: http://www.intel.com/Assets/PDF/appnote/241618.pdf, pg 41
1108  */
1109 static void
1110 detect_intel_topology(int count_htt_cores)
1111 {
1112         int shift = 0;
1113         int ecx_index = 0;
1114         int core_plus_logical_bits = 0;
1115         int cores_per_package;
1116         int logical_per_package;
1117         int logical_per_core;
1118         unsigned int p[4];
1119
1120         if (cpu_high >= 0xb) {
1121                 goto FUNC_B;
1122
1123         } else if (cpu_high >= 0x4) {
1124                 goto FUNC_4;
1125
1126         } else {
1127                 core_bits = 0;
1128                 for (shift = 0; (1 << shift) < count_htt_cores; ++shift)
1129                         ;
1130                 logical_CPU_bits = 1 << shift;
1131                 return;
1132         }
1133
1134 FUNC_B:
1135         cpuid_count(0xb, FUNC_B_THREAD_LEVEL, p);
1136
1137         /* if 0xb not supported - fallback to 0x4 */
1138         if (p[1] == 0 || (FUNC_B_TYPE(p[2]) != FUNC_B_THREAD_TYPE)) {
1139                 goto FUNC_4;
1140         }
1141
1142         logical_CPU_bits = FUNC_B_BITS_SHIFT_NEXT_LEVEL(p[0]);
1143
1144         ecx_index = FUNC_B_THREAD_LEVEL + 1;
1145         do {
1146                 cpuid_count(0xb, ecx_index, p);
1147                 /* Check for the Core type in the implemented sub leaves. */
1148                 if (FUNC_B_TYPE(p[2]) == FUNC_B_CORE_TYPE) {
1149                         core_plus_logical_bits = FUNC_B_BITS_SHIFT_NEXT_LEVEL(p[0]);
1150                         break;
1151                 }
1152                 ecx_index++;
1153         } while (FUNC_B_TYPE(p[2]) != FUNC_B_INVALID_TYPE);
1154
1155         core_bits = core_plus_logical_bits - logical_CPU_bits;
1156
1157         return;
1158
1159 FUNC_4:
1160         cpuid_count(0x4, 0, p);
1161         cores_per_package = FUNC_4_MAX_CORE_NO(p[0]) + 1;
1162
1163         logical_per_package = count_htt_cores;
1164         logical_per_core = logical_per_package / cores_per_package;
1165
1166         for (shift = 0; (1 << shift) < logical_per_core; ++shift)
1167                 ;
1168         logical_CPU_bits = shift;
1169
1170         for (shift = 0; (1 << shift) < cores_per_package; ++shift)
1171                 ;
1172         core_bits = shift;
1173
1174         return;
1175 }
1176
1177 /* Detect AMD topology using CPUID
1178  * Ref: http://support.amd.com/us/Embedded_TechDocs/25481.pdf, last page
1179  */
1180 static void
1181 detect_amd_topology(int count_htt_cores)
1182 {
1183         int shift = 0;
1184
1185         if ((cpu_feature & CPUID_HTT)
1186             && (amd_feature2 & AMDID2_CMP)) {
1187
1188                 if (cpu_procinfo2 & AMDID_COREID_SIZE) {
1189                         core_bits = (cpu_procinfo2 & AMDID_COREID_SIZE)
1190                                 >> AMDID_COREID_SIZE_SHIFT;
1191                 } else {
1192                         core_bits = (cpu_procinfo2 & AMDID_CMP_CORES) + 1;
1193                         for (shift = 0; (1 << shift) < core_bits; ++shift);
1194                         core_bits = shift;
1195                 }
1196
1197                 logical_CPU_bits = count_htt_cores >> core_bits;
1198                 for (shift = 0; (1 << shift) < logical_CPU_bits; ++shift)
1199                         ;
1200                 logical_CPU_bits = shift;
1201         } else {
1202                 for (shift = 0; (1 << shift) < count_htt_cores; ++shift)
1203                         ;
1204                 core_bits = shift;
1205                 logical_CPU_bits = 0;
1206         }
1207 }
1208
1209 /* Calculate
1210  * - logical_CPU_bits
1211  * - core_bits
1212  * With the values above (for AMD or INTEL) we are able to generally
1213  * detect the CPU topology (number of cores for each level):
1214  * Ref: http://wiki.osdev.org/Detecting_CPU_Topology_(80x86)
1215  * Ref: http://www.multicoreinfo.com/research/papers/whitepapers/Intel-detect-topology.pdf
1216  */
1217 void
1218 detect_cpu_topology(void)
1219 {
1220         static int topology_detected = 0;
1221         int count = 0;
1222
1223         if (topology_detected) {
1224                 goto OUT;
1225         }
1226
1227         if ((cpu_feature & CPUID_HTT) == 0) {
1228                 core_bits = 0;
1229                 logical_CPU_bits = 0;
1230                 goto OUT;
1231         } else {
1232                 count = (cpu_procinfo & CPUID_HTT_CORES)
1233                     >> CPUID_HTT_CORE_SHIFT;
1234         }
1235
1236         if (cpu_vendor_id == CPU_VENDOR_INTEL) {
1237                 detect_intel_topology(count);
1238         } else if (cpu_vendor_id == CPU_VENDOR_AMD) {
1239                 detect_amd_topology(count);
1240         }
1241
1242 OUT:
1243         if (bootverbose)
1244                 kprintf("BITS within APICID: logical_CPU_bits: %d; core_bits: %d\n",
1245                     logical_CPU_bits, core_bits);
1246
1247         topology_detected = 1;
1248 }
1249
1250 /* Interface functions to calculate chip_ID,
1251  * core_number and logical_number
1252  * Ref: http://wiki.osdev.org/Detecting_CPU_Topology_(80x86)
1253  */
1254 int
1255 get_chip_ID(int cpuid)
1256 {
1257         return get_apicid_from_cpuid(cpuid) >>
1258             (logical_CPU_bits + core_bits);
1259 }
1260
1261 int
1262 get_core_number_within_chip(int cpuid)
1263 {
1264         return (get_apicid_from_cpuid(cpuid) >> logical_CPU_bits) &
1265             ( (1 << core_bits) -1);
1266 }
1267
1268 int
1269 get_logical_CPU_number_within_core(int cpuid)
1270 {
1271         return get_apicid_from_cpuid(cpuid) &
1272             ( (1 << logical_CPU_bits) -1);
1273 }