Import ichwd(4) from FreeBSD
[dragonfly.git] / sys / dev / misc / ichwd / ichwd.c
1 /*-
2  * Copyright (c) 2004 Texas A&M University
3  * All rights reserved.
4  *
5  * Developer: Wm. Daryl Hawkins
6  *
7  * Redistribution and use in source and binary forms, with or without
8  * modification, are permitted provided that the following conditions
9  * are met:
10  * 1. Redistributions of source code must retain the above copyright
11  *    notice, this list of conditions and the following disclaimer.
12  * 2. Redistributions in binary form must reproduce the above copyright
13  *    notice, this list of conditions and the following disclaimer in the
14  *    documentation and/or other materials provided with the distribution.
15  *
16  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
17  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
18  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
19  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
20  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
21  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
22  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
23  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
24  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
25  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
26  * SUCH DAMAGE.
27  */
28
29 /*
30  * Intel ICH Watchdog Timer (WDT) driver
31  *
32  * Originally developed by Wm. Daryl Hawkins of Texas A&M
33  * Heavily modified by <des@FreeBSD.org>
34  *
35  * This is a tricky one.  The ICH WDT can't be treated as a regular PCI
36  * device as it's actually an integrated function of the ICH LPC interface
37  * bridge.  Detection is also awkward, because we can only infer the
38  * presence of the watchdog timer from the fact that the machine has an
39  * ICH chipset, or, on ACPI 2.x systems, by the presence of the 'WDDT'
40  * ACPI table (although this driver does not support the ACPI detection
41  * method).
42  *
43  * There is one slight problem on non-ACPI or ACPI 1.x systems: we have no
44  * way of knowing if the WDT is permanently disabled (either by the BIOS
45  * or in hardware).
46  *
47  * The WDT is programmed through I/O registers in the ACPI I/O space.
48  * Intel swears it's always at offset 0x60, so we use that.
49  *
50  * For details about the ICH WDT, see Intel Application Note AP-725
51  * (document no. 292273-001).  The WDT is also described in the individual
52  * chipset datasheets, e.g. Intel82801EB ICH5 / 82801ER ICH5R Datasheet
53  * (document no. 252516-001) sections 9.10 and 9.11.
54  *
55  * ICH6/7/8 support by Takeharu KATO <takeharu1219@ybb.ne.jp>
56  *
57  * $FreeBSD: src/sys/dev/ichwd/ichwd.c,v 1.34 2012/01/05 16:27:32 jhb Exp $
58  */
59
60 #include <sys/param.h>
61 #include <sys/kernel.h>
62 #include <sys/module.h>
63 #include <sys/systm.h>
64 #include <sys/bus.h>
65 #include <sys/rman.h>
66 #include <sys/resource.h>
67 #include <sys/wdog.h>
68
69 #include <bus/isa/isavar.h>
70 #include <bus/pci/pcivar.h>
71
72 #include "ichwd.h"
73
74 static struct ichwd_device ichwd_devices[] = {
75         { DEVICEID_82801AA,  "Intel 82801AA watchdog timer",    1 },
76         { DEVICEID_82801AB,  "Intel 82801AB watchdog timer",    1 },
77         { DEVICEID_82801BA,  "Intel 82801BA watchdog timer",    2 },
78         { DEVICEID_82801BAM, "Intel 82801BAM watchdog timer",   2 },
79         { DEVICEID_82801CA,  "Intel 82801CA watchdog timer",    3 },
80         { DEVICEID_82801CAM, "Intel 82801CAM watchdog timer",   3 },
81         { DEVICEID_82801DB,  "Intel 82801DB watchdog timer",    4 },
82         { DEVICEID_82801DBM, "Intel 82801DBM watchdog timer",   4 },
83         { DEVICEID_82801E,   "Intel 82801E watchdog timer",     5 },
84         { DEVICEID_82801EB,  "Intel 82801EB watchdog timer",    5 },
85         { DEVICEID_82801EBR, "Intel 82801EB/ER watchdog timer", 5 },
86         { DEVICEID_6300ESB,  "Intel 6300ESB watchdog timer",    5 },
87         { DEVICEID_82801FBR, "Intel 82801FB/FR watchdog timer", 6 },
88         { DEVICEID_ICH6M,    "Intel ICH6M watchdog timer",      6 },
89         { DEVICEID_ICH6W,    "Intel ICH6W watchdog timer",      6 },
90         { DEVICEID_ICH7,     "Intel ICH7 watchdog timer",       7 },
91         { DEVICEID_ICH7DH,   "Intel ICH7DH watchdog timer",     7 },
92         { DEVICEID_ICH7M,    "Intel ICH7M watchdog timer",      7 },
93         { DEVICEID_ICH7MDH,  "Intel ICH7MDH watchdog timer",    7 },
94         { DEVICEID_NM10,     "Intel NM10 watchdog timer",       7 },
95         { DEVICEID_ICH8,     "Intel ICH8 watchdog timer",       8 },
96         { DEVICEID_ICH8DH,   "Intel ICH8DH watchdog timer",     8 },
97         { DEVICEID_ICH8DO,   "Intel ICH8DO watchdog timer",     8 },
98         { DEVICEID_ICH8M,    "Intel ICH8M watchdog timer",      8 },
99         { DEVICEID_ICH8ME,   "Intel ICH8M-E watchdog timer",    8 },
100         { DEVICEID_63XXESB,  "Intel 63XXESB watchdog timer",    8 },
101         { DEVICEID_ICH9,     "Intel ICH9 watchdog timer",       9 },
102         { DEVICEID_ICH9DH,   "Intel ICH9DH watchdog timer",     9 },
103         { DEVICEID_ICH9DO,   "Intel ICH9DO watchdog timer",     9 },
104         { DEVICEID_ICH9M,    "Intel ICH9M watchdog timer",      9 },
105         { DEVICEID_ICH9ME,   "Intel ICH9M-E watchdog timer",    9 },
106         { DEVICEID_ICH9R,    "Intel ICH9R watchdog timer",      9 },
107         { DEVICEID_ICH10,    "Intel ICH10 watchdog timer",      10 },
108         { DEVICEID_ICH10D,   "Intel ICH10D watchdog timer",     10 },
109         { DEVICEID_ICH10DO,  "Intel ICH10DO watchdog timer",    10 },
110         { DEVICEID_ICH10R,   "Intel ICH10R watchdog timer",     10 },
111         { DEVICEID_PCH,      "Intel PCH watchdog timer",        10 },
112         { DEVICEID_PCHM,     "Intel PCH watchdog timer",        10 },
113         { DEVICEID_P55,      "Intel P55 watchdog timer",        10 },
114         { DEVICEID_PM55,     "Intel PM55 watchdog timer",       10 },
115         { DEVICEID_H55,      "Intel H55 watchdog timer",        10 },
116         { DEVICEID_QM57,     "Intel QM57 watchdog timer",       10 },
117         { DEVICEID_H57,      "Intel H57 watchdog timer",        10 },
118         { DEVICEID_HM55,     "Intel HM55 watchdog timer",       10 },
119         { DEVICEID_Q57,      "Intel Q57 watchdog timer",        10 },
120         { DEVICEID_HM57,     "Intel HM57 watchdog timer",       10 },
121         { DEVICEID_PCHMSFF,  "Intel PCHMSFF watchdog timer",    10 },
122         { DEVICEID_QS57,     "Intel QS57 watchdog timer",       10 },
123         { DEVICEID_3400,     "Intel 3400 watchdog timer",       10 },
124         { DEVICEID_3420,     "Intel 3420 watchdog timer",       10 },
125         { DEVICEID_3450,     "Intel 3450 watchdog timer",       10 },
126         { DEVICEID_CPT0,     "Intel Cougar Point watchdog timer",       10 },
127         { DEVICEID_CPT1,     "Intel Cougar Point watchdog timer",       10 },
128         { DEVICEID_CPT2,     "Intel Cougar Point watchdog timer",       10 },
129         { DEVICEID_CPT3,     "Intel Cougar Point watchdog timer",       10 },
130         { DEVICEID_CPT4,     "Intel Cougar Point watchdog timer",       10 },
131         { DEVICEID_CPT5,     "Intel Cougar Point watchdog timer",       10 },
132         { DEVICEID_CPT6,     "Intel Cougar Point watchdog timer",       10 },
133         { DEVICEID_CPT7,     "Intel Cougar Point watchdog timer",       10 },
134         { DEVICEID_CPT8,     "Intel Cougar Point watchdog timer",       10 },
135         { DEVICEID_CPT9,     "Intel Cougar Point watchdog timer",       10 },
136         { DEVICEID_CPT10,    "Intel Cougar Point watchdog timer",       10 },
137         { DEVICEID_CPT11,    "Intel Cougar Point watchdog timer",       10 },
138         { DEVICEID_CPT12,    "Intel Cougar Point watchdog timer",       10 },
139         { DEVICEID_CPT13,    "Intel Cougar Point watchdog timer",       10 },
140         { DEVICEID_CPT14,    "Intel Cougar Point watchdog timer",       10 },
141         { DEVICEID_CPT15,    "Intel Cougar Point watchdog timer",       10 },
142         { DEVICEID_CPT16,    "Intel Cougar Point watchdog timer",       10 },
143         { DEVICEID_CPT17,    "Intel Cougar Point watchdog timer",       10 },
144         { DEVICEID_CPT18,    "Intel Cougar Point watchdog timer",       10 },
145         { DEVICEID_CPT19,    "Intel Cougar Point watchdog timer",       10 },
146         { DEVICEID_CPT20,    "Intel Cougar Point watchdog timer",       10 },
147         { DEVICEID_CPT21,    "Intel Cougar Point watchdog timer",       10 },
148         { DEVICEID_CPT22,    "Intel Cougar Point watchdog timer",       10 },
149         { DEVICEID_CPT23,    "Intel Cougar Point watchdog timer",       10 },
150         { DEVICEID_CPT23,    "Intel Cougar Point watchdog timer",       10 },
151         { DEVICEID_CPT25,    "Intel Cougar Point watchdog timer",       10 },
152         { DEVICEID_CPT26,    "Intel Cougar Point watchdog timer",       10 },
153         { DEVICEID_CPT27,    "Intel Cougar Point watchdog timer",       10 },
154         { DEVICEID_CPT28,    "Intel Cougar Point watchdog timer",       10 },
155         { DEVICEID_CPT29,    "Intel Cougar Point watchdog timer",       10 },
156         { DEVICEID_CPT30,    "Intel Cougar Point watchdog timer",       10 },
157         { DEVICEID_CPT31,    "Intel Cougar Point watchdog timer",       10 },
158         { DEVICEID_PATSBURG_LPC1, "Intel Patsburg watchdog timer",      10 },
159         { DEVICEID_PATSBURG_LPC2, "Intel Patsburg watchdog timer",      10 },
160         { DEVICEID_PPT0,     "Intel Panther Point watchdog timer",      10 },
161         { DEVICEID_PPT1,     "Intel Panther Point watchdog timer",      10 },
162         { DEVICEID_PPT2,     "Intel Panther Point watchdog timer",      10 },
163         { DEVICEID_PPT3,     "Intel Panther Point watchdog timer",      10 },
164         { DEVICEID_PPT4,     "Intel Panther Point watchdog timer",      10 },
165         { DEVICEID_PPT5,     "Intel Panther Point watchdog timer",      10 },
166         { DEVICEID_PPT6,     "Intel Panther Point watchdog timer",      10 },
167         { DEVICEID_PPT7,     "Intel Panther Point watchdog timer",      10 },
168         { DEVICEID_PPT8,     "Intel Panther Point watchdog timer",      10 },
169         { DEVICEID_PPT9,     "Intel Panther Point watchdog timer",      10 },
170         { DEVICEID_PPT10,    "Intel Panther Point watchdog timer",      10 },
171         { DEVICEID_PPT11,    "Intel Panther Point watchdog timer",      10 },
172         { DEVICEID_PPT12,    "Intel Panther Point watchdog timer",      10 },
173         { DEVICEID_PPT13,    "Intel Panther Point watchdog timer",      10 },
174         { DEVICEID_PPT14,    "Intel Panther Point watchdog timer",      10 },
175         { DEVICEID_PPT15,    "Intel Panther Point watchdog timer",      10 },
176         { DEVICEID_PPT16,    "Intel Panther Point watchdog timer",      10 },
177         { DEVICEID_PPT17,    "Intel Panther Point watchdog timer",      10 },
178         { DEVICEID_PPT18,    "Intel Panther Point watchdog timer",      10 },
179         { DEVICEID_PPT19,    "Intel Panther Point watchdog timer",      10 },
180         { DEVICEID_PPT20,    "Intel Panther Point watchdog timer",      10 },
181         { DEVICEID_PPT21,    "Intel Panther Point watchdog timer",      10 },
182         { DEVICEID_PPT22,    "Intel Panther Point watchdog timer",      10 },
183         { DEVICEID_PPT23,    "Intel Panther Point watchdog timer",      10 },
184         { DEVICEID_PPT24,    "Intel Panther Point watchdog timer",      10 },
185         { DEVICEID_PPT25,    "Intel Panther Point watchdog timer",      10 },
186         { DEVICEID_PPT26,    "Intel Panther Point watchdog timer",      10 },
187         { DEVICEID_PPT27,    "Intel Panther Point watchdog timer",      10 },
188         { DEVICEID_PPT28,    "Intel Panther Point watchdog timer",      10 },
189         { DEVICEID_PPT29,    "Intel Panther Point watchdog timer",      10 },
190         { DEVICEID_PPT30,    "Intel Panther Point watchdog timer",      10 },
191         { DEVICEID_PPT31,    "Intel Panther Point watchdog timer",      10 },
192         { DEVICEID_DH89XXCC_LPC,  "Intel DH89xxCC watchdog timer",      10 },
193         { 0, NULL, 0 },
194 };
195
196 static devclass_t ichwd_devclass;
197
198 static struct ichwd_softc ichwd_sc;
199
200 #define ichwd_read_tco_1(sc, off) \
201         bus_read_1((sc)->tco_res, (off))
202 #define ichwd_read_tco_2(sc, off) \
203         bus_read_2((sc)->tco_res, (off))
204 #define ichwd_read_tco_4(sc, off) \
205         bus_read_4((sc)->tco_res, (off))
206 #define ichwd_read_smi_4(sc, off) \
207         bus_read_4((sc)->smi_res, (off))
208 #define ichwd_read_gcs_4(sc, off) \
209         bus_read_4((sc)->gcs_res, (off))
210
211 #define ichwd_write_tco_1(sc, off, val) \
212         bus_write_1((sc)->tco_res, (off), (val))
213 #define ichwd_write_tco_2(sc, off, val) \
214         bus_write_2((sc)->tco_res, (off), (val))
215 #define ichwd_write_tco_4(sc, off, val) \
216         bus_write_4((sc)->tco_res, (off), (val))
217 #define ichwd_write_smi_4(sc, off, val) \
218         bus_write_4((sc)->smi_res, (off), (val))
219 #define ichwd_write_gcs_4(sc, off, val) \
220         bus_write_4((sc)->gcs_res, (off), (val))
221
222 #define ichwd_verbose_printf(dev, ...) \
223         do {                                            \
224                 if (bootverbose)                        \
225                         device_printf(dev, __VA_ARGS__);\
226         } while (0)
227
228 /*
229  * Disable the watchdog timeout SMI handler.
230  *
231  * Apparently, some BIOSes install handlers that reset or disable the
232  * watchdog timer instead of resetting the system, so we disable the SMI
233  * (by clearing the SMI_TCO_EN bit of the SMI_EN register) to prevent this
234  * from happening.
235  */
236 static __inline void
237 ichwd_smi_disable(struct ichwd_softc *sc)
238 {
239         ichwd_write_smi_4(sc, SMI_EN, ichwd_read_smi_4(sc, SMI_EN) & ~SMI_TCO_EN);
240 }
241
242 /*
243  * Enable the watchdog timeout SMI handler.  See above for details.
244  */
245 static __inline void
246 ichwd_smi_enable(struct ichwd_softc *sc)
247 {
248         ichwd_write_smi_4(sc, SMI_EN, ichwd_read_smi_4(sc, SMI_EN) | SMI_TCO_EN);
249 }
250
251 /*
252  * Check if the watchdog SMI triggering is enabled.
253  */
254 static __inline int
255 ichwd_smi_is_enabled(struct ichwd_softc *sc)
256 {
257         return ((ichwd_read_smi_4(sc, SMI_EN) & SMI_TCO_EN) != 0);
258 }
259
260 /*
261  * Reset the watchdog status bits.
262  */
263 static __inline void
264 ichwd_sts_reset(struct ichwd_softc *sc)
265 {
266         /*
267          * The watchdog status bits are set to 1 by the hardware to
268          * indicate various conditions.  They can be cleared by software
269          * by writing a 1, not a 0.
270          */
271         ichwd_write_tco_2(sc, TCO1_STS, TCO_TIMEOUT);
272         /*
273          * According to Intel's docs, clearing SECOND_TO_STS and BOOT_STS must
274          * be done in two separate operations.
275          */
276         ichwd_write_tco_2(sc, TCO2_STS, TCO_SECOND_TO_STS);
277         ichwd_write_tco_2(sc, TCO2_STS, TCO_BOOT_STS);
278 }
279
280 /*
281  * Enable the watchdog timer by clearing the TCO_TMR_HALT bit in the
282  * TCO1_CNT register.  This is complicated by the need to preserve bit 9
283  * of that same register, and the requirement that all other bits must be
284  * written back as zero.
285  */
286 static __inline void
287 ichwd_tmr_enable(struct ichwd_softc *sc)
288 {
289         uint16_t cnt;
290
291         cnt = ichwd_read_tco_2(sc, TCO1_CNT) & TCO_CNT_PRESERVE;
292         ichwd_write_tco_2(sc, TCO1_CNT, cnt & ~TCO_TMR_HALT);
293         sc->active = 1;
294         ichwd_verbose_printf(sc->device, "timer enabled\n");
295 }
296
297 /*
298  * Disable the watchdog timer.  See above for details.
299  */
300 static __inline void
301 ichwd_tmr_disable(struct ichwd_softc *sc)
302 {
303         uint16_t cnt;
304
305         cnt = ichwd_read_tco_2(sc, TCO1_CNT) & TCO_CNT_PRESERVE;
306         ichwd_write_tco_2(sc, TCO1_CNT, cnt | TCO_TMR_HALT);
307         sc->active = 0;
308         ichwd_verbose_printf(sc->device, "timer disabled\n");
309 }
310
311 /*
312  * Reload the watchdog timer: writing anything to any of the lower five
313  * bits of the TCO_RLD register reloads the timer from the last value
314  * written to TCO_TMR.
315  */
316 static __inline void
317 ichwd_tmr_reload(struct ichwd_softc *sc)
318 {
319         if (sc->ich_version <= 5)
320                 ichwd_write_tco_1(sc, TCO_RLD, 1);
321         else
322                 ichwd_write_tco_2(sc, TCO_RLD, 1);
323
324         ichwd_verbose_printf(sc->device, "timer reloaded\n");
325 }
326
327 /*
328  * Set the initial timeout value.  Note that this must always be followed
329  * by a reload.
330  */
331 static __inline void
332 ichwd_tmr_set(struct ichwd_softc *sc, unsigned int timeout)
333 {
334
335         if (timeout < TCO_RLD_TMR_MIN)
336                 timeout = TCO_RLD_TMR_MIN;
337
338         if (sc->ich_version <= 5) {
339                 uint8_t tmr_val8 = ichwd_read_tco_1(sc, TCO_TMR1);
340
341                 tmr_val8 &= (~TCO_RLD1_TMR_MAX & 0xff);
342                 if (timeout > TCO_RLD1_TMR_MAX)
343                         timeout = TCO_RLD1_TMR_MAX;
344                 tmr_val8 |= timeout;
345                 ichwd_write_tco_1(sc, TCO_TMR1, tmr_val8);
346         } else {
347                 uint16_t tmr_val16 = ichwd_read_tco_2(sc, TCO_TMR2);
348
349                 tmr_val16 &= (~TCO_RLD2_TMR_MAX & 0xffff);
350                 if (timeout > TCO_RLD2_TMR_MAX)
351                         timeout = TCO_RLD2_TMR_MAX;
352                 tmr_val16 |= timeout;
353                 ichwd_write_tco_2(sc, TCO_TMR2, tmr_val16);
354         }
355
356         sc->timeout = timeout;
357
358         ichwd_verbose_printf(sc->device, "timeout set to %u ticks\n", timeout);
359 }
360
361 static __inline int
362 ichwd_clear_noreboot(struct ichwd_softc *sc)
363 {
364         uint32_t status;
365         int rc = 0;
366
367         /* try to clear the NO_REBOOT bit */
368         if (sc->ich_version <= 5) {
369                 status = pci_read_config(sc->ich, ICH_GEN_STA, 1);
370                 status &= ~ICH_GEN_STA_NO_REBOOT;
371                 pci_write_config(sc->ich, ICH_GEN_STA, status, 1);
372                 status = pci_read_config(sc->ich, ICH_GEN_STA, 1);
373                 if (status & ICH_GEN_STA_NO_REBOOT)
374                         rc = EIO;
375         } else {
376                 status = ichwd_read_gcs_4(sc, 0);
377                 status &= ~ICH_GCS_NO_REBOOT;
378                 ichwd_write_gcs_4(sc, 0, status);
379                 status = ichwd_read_gcs_4(sc, 0);
380                 if (status & ICH_GCS_NO_REBOOT)
381                         rc = EIO;
382         }
383
384         if (rc)
385                 device_printf(sc->device,
386                     "ICH WDT present but disabled in BIOS or hardware\n");
387
388         return (rc);
389 }
390
391 static device_t
392 ichwd_find_ich_lpc_bridge(struct ichwd_device **id_p)
393 {
394         struct ichwd_device *id;
395         device_t ich = NULL;
396
397         /* look for an ICH LPC interface bridge */
398         for (id = ichwd_devices; id->desc != NULL; ++id)
399                 if ((ich = pci_find_device(VENDORID_INTEL, id->device)) != NULL)
400                         break;
401
402         if (ich == NULL)
403                 return (NULL);
404
405         ichwd_verbose_printf(ich, "found ICH%d or equivalent chipset: %s\n",
406             id->version, id->desc);
407
408         if (id_p)
409                 *id_p = id;
410
411         return (ich);
412 }
413
414 /*
415  * Look for an ICH LPC interface bridge.  If one is found, register an
416  * ichwd device.  There can be only one.
417  */
418 static void
419 ichwd_identify(driver_t *driver, device_t parent)
420 {
421         struct ichwd_device *id_p;
422         device_t ich = NULL;
423         device_t dev;
424         uint32_t rcba;
425         int rc;
426
427         ich = ichwd_find_ich_lpc_bridge(&id_p);
428         if (ich == NULL)
429                 return;
430
431         /* good, add child to bus */
432         if ((dev = device_find_child(parent, driver->name, 0)) == NULL)
433                 dev = BUS_ADD_CHILD(parent, parent, 0, driver->name, 0);
434
435         if (dev == NULL)
436                 return;
437
438         device_set_desc_copy(dev, id_p->desc);
439
440         if (id_p->version >= 6) {
441                 /* get RCBA (root complex base address) */
442                 rcba = pci_read_config(ich, ICH_RCBA, 4);
443                 rc = bus_set_resource(ich, SYS_RES_MEMORY, 0,
444                     (rcba & 0xffffc000) + ICH_GCS_OFFSET, ICH_GCS_SIZE, -1);
445                 if (rc)
446                         ichwd_verbose_printf(dev,
447                             "Can not set memory resource for RCBA\n");
448         }
449 }
450
451 static int
452 ich_watchdog(void *unused, int period)
453 {
454         unsigned int timeout;
455
456         /* convert from seconds to WDT ticks */
457         timeout = (period * 1000) / ICHWD_TICK;
458
459         ichwd_tmr_set(&ichwd_sc, timeout);
460         ichwd_tmr_reload(&ichwd_sc);
461
462         return period;
463 }
464
465 static struct watchdog ich_wdog = {
466         .name           =       "Intel ICH",
467         .wdog_fn        =       ich_watchdog,
468         .arg            =       NULL,
469         .period_max     =       (TCO_RLD1_TMR_MAX * ICHWD_TICK) / 1000,
470 };
471
472 static int
473 ichwd_probe(device_t dev)
474 {
475
476         /* Do not claim some ISA PnP device by accident. */
477         if (isa_get_logicalid(dev) != 0)
478                 return (ENXIO);
479         return (0);
480 }
481
482 static int
483 ichwd_attach(device_t dev)
484 {
485         struct ichwd_softc *sc;
486         struct ichwd_device *id_p;
487         device_t ich;
488         unsigned int pmbase = 0;
489
490         sc = &ichwd_sc;
491         sc->device = dev;
492
493         ich = ichwd_find_ich_lpc_bridge(&id_p);
494         if (ich == NULL) {
495                 device_printf(sc->device, "Can not find ICH device.\n");
496                 goto fail;
497         }
498         sc->ich = ich;
499         sc->ich_version = id_p->version;
500
501         /* get ACPI base address */
502         pmbase = pci_read_config(ich, ICH_PMBASE, 2) & ICH_PMBASE_MASK;
503         if (pmbase == 0) {
504                 device_printf(dev, "ICH PMBASE register is empty\n");
505                 goto fail;
506         }
507
508         /* allocate I/O register space */
509         sc->smi_rid = 0;
510         sc->smi_res = bus_alloc_resource(dev, SYS_RES_IOPORT, &sc->smi_rid,
511             pmbase + SMI_BASE, pmbase + SMI_BASE + SMI_LEN - 1, SMI_LEN,
512             RF_ACTIVE | RF_SHAREABLE);
513         if (sc->smi_res == NULL) {
514                 device_printf(dev, "unable to reserve SMI registers\n");
515                 goto fail;
516         }
517
518         sc->tco_rid = 1;
519         sc->tco_res = bus_alloc_resource(dev, SYS_RES_IOPORT, &sc->tco_rid,
520             pmbase + TCO_BASE, pmbase + TCO_BASE + TCO_LEN - 1, TCO_LEN,
521             RF_ACTIVE | RF_SHAREABLE);
522         if (sc->tco_res == NULL) {
523                 device_printf(dev, "unable to reserve TCO registers\n");
524                 goto fail;
525         }
526
527         sc->gcs_rid = 0;
528         if (sc->ich_version >= 6) {
529                 sc->gcs_res = bus_alloc_resource_any(ich, SYS_RES_MEMORY,
530                     &sc->gcs_rid, RF_ACTIVE|RF_SHAREABLE);
531                 if (sc->gcs_res == NULL) {
532                         device_printf(dev, "unable to reserve GCS registers\n");
533                         goto fail;
534                 }
535         }
536
537         if (ichwd_clear_noreboot(sc) != 0)
538                 goto fail;
539
540         ichwd_verbose_printf(dev, "%s (ICH%d or equivalent)\n",
541             device_get_desc(dev), sc->ich_version);
542
543         /*
544          * Determine if we are coming up after a watchdog-induced reset.  Some
545          * BIOSes may clear this bit at bootup, preventing us from reporting
546          * this case on such systems.  We clear this bit in ichwd_sts_reset().
547          */
548         if ((ichwd_read_tco_2(sc, TCO2_STS) & TCO_SECOND_TO_STS) != 0)
549                 device_printf(dev,
550                     "resuming after hardware watchdog timeout\n");
551
552         /* reset the watchdog status registers */
553         ichwd_sts_reset(sc);
554
555         /* make sure the WDT starts out inactive */
556         ichwd_tmr_disable(sc);
557
558         /* register the watchdog event handler */
559         wdog_register(&ich_wdog);
560
561         /* disable the SMI handler */
562         sc->smi_enabled = ichwd_smi_is_enabled(sc);
563         ichwd_smi_disable(sc);
564
565         /* and enable the watchdog */
566         ichwd_tmr_enable(sc);
567
568         return (0);
569  fail:
570         sc = device_get_softc(dev);
571         if (sc->tco_res != NULL)
572                 bus_release_resource(dev, SYS_RES_IOPORT,
573                     sc->tco_rid, sc->tco_res);
574         if (sc->smi_res != NULL)
575                 bus_release_resource(dev, SYS_RES_IOPORT,
576                     sc->smi_rid, sc->smi_res);
577         if (sc->gcs_res != NULL)
578                 bus_release_resource(ich, SYS_RES_MEMORY,
579                     sc->gcs_rid, sc->gcs_res);
580
581         return (ENXIO);
582 }
583
584 static int
585 ichwd_detach(device_t dev)
586 {
587         struct ichwd_softc *sc;
588         device_t ich = NULL;
589
590         sc = &ichwd_sc;
591
592         /* halt the watchdog timer */
593         if (sc->active)
594                 ichwd_tmr_disable(sc);
595
596         /* enable the SMI handler */
597         if (sc->smi_enabled != 0)
598                 ichwd_smi_enable(sc);
599
600         /* deregister event handler */
601         wdog_unregister(&ich_wdog);
602
603         /* reset the watchdog status registers */
604         ichwd_sts_reset(sc);
605
606         /* deallocate I/O register space */
607         bus_release_resource(dev, SYS_RES_IOPORT, sc->tco_rid, sc->tco_res);
608         bus_release_resource(dev, SYS_RES_IOPORT, sc->smi_rid, sc->smi_res);
609
610         /* deallocate memory resource */
611         ich = ichwd_find_ich_lpc_bridge(NULL);
612         if (sc->gcs_res && ich)
613                 bus_release_resource(ich, SYS_RES_MEMORY, sc->gcs_rid, sc->gcs_res);
614
615         return (0);
616 }
617
618 static device_method_t ichwd_methods[] = {
619         DEVMETHOD(device_identify, ichwd_identify),
620         DEVMETHOD(device_probe, ichwd_probe),
621         DEVMETHOD(device_attach, ichwd_attach),
622         DEVMETHOD(device_detach, ichwd_detach),
623         DEVMETHOD(device_shutdown, ichwd_detach),
624         {0,0}
625 };
626
627 static driver_t ichwd_driver = {
628         "ichwd",
629         ichwd_methods,
630         0
631 };
632
633 DRIVER_MODULE(ichwd, isa, ichwd_driver, ichwd_devclass, NULL, NULL);
634 MODULE_VERSION(ichwd, 1);