sys/platform/pc64/x86_64/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
  27  */
  28
  29 #include "opt_cpu.h"
  30
  31 #include <sys/param.h>
  32 #include <sys/systm.h>
  33 #include <sys/kernel.h>
  34 #include <sys/sysctl.h>
  35 #include <sys/malloc.h>
  36 #include <sys/memrange.h>
  37 #include <sys/cons.h>   /* cngetc() */
  38 #include <sys/machintr.h>
  39
  40 #include <sys/mplock2.h>
  41
  42 #include <vm/vm.h>
  43 #include <vm/vm_param.h>
  44 #include <vm/pmap.h>
  45 #include <vm/vm_kern.h>
  46 #include <vm/vm_extern.h>
  47 #include <sys/lock.h>
  48 #include <vm/vm_map.h>
  49 #include <sys/user.h>
  50 #ifdef GPROF
  51 #include <sys/gmon.h>
  52 #endif
  53
  54 #include <machine/smp.h>
  55 #include <machine_base/apic/apicreg.h>
  56 #include <machine/atomic.h>
  57 #include <machine/cpufunc.h>
  58 #include <machine_base/apic/mpapic.h>
  59 #include <machine/psl.h>
  60 #include <machine/segments.h>
  61 #include <machine/tss.h>
  62 #include <machine/specialreg.h>
  63 #include <machine/globaldata.h>
  64
  65 #include <machine/md_var.h>             /* setidt() */
  66 #include <machine_base/icu/icu.h>               /* IPIs */
  67 #include <machine_base/isa/intr_machdep.h>      /* IPIs */
  68
  69 #define FIXUP_EXTRA_APIC_INTS   8       /* additional entries we may create */
  70
  71 #define WARMBOOT_TARGET         0
  72 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  73 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  74
  75 #define BIOS_BASE               (0xf0000)
  76 #define BIOS_SIZE               (0x10000)
  77 #define BIOS_COUNT              (BIOS_SIZE/4)
  78
  79 #define CMOS_REG                (0x70)
  80 #define CMOS_DATA               (0x71)
  81 #define BIOS_RESET              (0x0f)
  82 #define BIOS_WARM               (0x0a)
  83
  84 #define PROCENTRY_FLAG_EN       0x01
  85 #define PROCENTRY_FLAG_BP       0x02
  86 #define IOAPICENTRY_FLAG_EN     0x01
  87
  88
  89 /* MP Floating Pointer Structure */
  90 typedef struct MPFPS {
  91         char    signature[4];
  92         u_int32_t pap;
  93         u_char  length;
  94         u_char  spec_rev;
  95         u_char  checksum;
  96         u_char  mpfb1;
  97         u_char  mpfb2;
  98         u_char  mpfb3;
  99         u_char  mpfb4;
 100         u_char  mpfb5;
 101 }      *mpfps_t;
 102
 103 /* MP Configuration Table Header */
 104 typedef struct MPCTH {
 105         char    signature[4];
 106         u_short base_table_length;
 107         u_char  spec_rev;
 108         u_char  checksum;
 109         u_char  oem_id[8];
 110         u_char  product_id[12];
 111         u_int32_t oem_table_pointer;
 112         u_short oem_table_size;
 113         u_short entry_count;
 114         u_int32_t apic_address;
 115         u_short extended_table_length;
 116         u_char  extended_table_checksum;
 117         u_char  reserved;
 118 }      *mpcth_t;
 119
 120
 121 typedef struct PROCENTRY {
 122         u_char  type;
 123         u_char  apic_id;
 124         u_char  apic_version;
 125         u_char  cpu_flags;
 126         u_int32_t cpu_signature;
 127         u_int32_t feature_flags;
 128         u_int32_t reserved1;
 129         u_int32_t reserved2;
 130 }      *proc_entry_ptr;
 131
 132 typedef struct BUSENTRY {
 133         u_char  type;
 134         u_char  bus_id;
 135         char    bus_type[6];
 136 }      *bus_entry_ptr;
 137
 138 typedef struct IOAPICENTRY {
 139         u_char  type;
 140         u_char  apic_id;
 141         u_char  apic_version;
 142         u_char  apic_flags;
 143         u_int32_t apic_address;
 144 }      *io_apic_entry_ptr;
 145
 146 typedef struct INTENTRY {
 147         u_char  type;
 148         u_char  int_type;
 149         u_short int_flags;
 150         u_char  src_bus_id;
 151         u_char  src_bus_irq;
 152         u_char  dst_apic_id;
 153         u_char  dst_apic_int;
 154 }      *int_entry_ptr;
 155
 156 /* descriptions of MP basetable entries */
 157 typedef struct BASETABLE_ENTRY {
 158         u_char  type;
 159         u_char  length;
 160         char    name[16];
 161 }       basetable_entry;
 162
 163 struct mptable_pos {
 164         mpfps_t         mp_fps;
 165         mpcth_t         mp_cth;
 166         vm_size_t       mp_cth_mapsz;
 167 };
 168
 169 typedef int     (*mptable_iter_func)(void *, const void *, int);
 170
 171 /*
 172  * this code MUST be enabled here and in mpboot.s.
 173  * it follows the very early stages of AP boot by placing values in CMOS ram.
 174  * it NORMALLY will never be needed and thus the primitive method for enabling.
 175  *
 176  */
 177 #if defined(CHECK_POINTS)
 178 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
 179 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
 180
 181 #define CHECK_INIT(D);                          \
 182         CHECK_WRITE(0x34, (D));                 \
 183         CHECK_WRITE(0x35, (D));                 \
 184         CHECK_WRITE(0x36, (D));                 \
 185         CHECK_WRITE(0x37, (D));                 \
 186         CHECK_WRITE(0x38, (D));                 \
 187         CHECK_WRITE(0x39, (D));
 188
 189 #define CHECK_PRINT(S);                         \
 190         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 191            (S),                                 \
 192            CHECK_READ(0x34),                    \
 193            CHECK_READ(0x35),                    \
 194            CHECK_READ(0x36),                    \
 195            CHECK_READ(0x37),                    \
 196            CHECK_READ(0x38),                    \
 197            CHECK_READ(0x39));
 198
 199 #else                           /* CHECK_POINTS */
 200
 201 #define CHECK_INIT(D)
 202 #define CHECK_PRINT(S)
 203
 204 #endif                          /* CHECK_POINTS */
 205
 206 /*
 207  * Values to send to the POST hardware.
 208  */
 209 #define MP_BOOTADDRESS_POST     0x10
 210 #define MP_PROBE_POST           0x11
 211 #define MPTABLE_PASS1_POST      0x12
 212
 213 #define MP_START_POST           0x13
 214 #define MP_ENABLE_POST          0x14
 215 #define MPTABLE_PASS2_POST      0x15
 216
 217 #define START_ALL_APS_POST      0x16
 218 #define INSTALL_AP_TRAMP_POST   0x17
 219 #define START_AP_POST           0x18
 220
 221 #define MP_ANNOUNCE_POST        0x19
 222
 223 static int madt_probe_test;
 224 TUNABLE_INT("hw.madt_probe_test", &madt_probe_test);
 225
 226 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 227 int     current_postcode;
 228
 229 /** XXX FIXME: what system files declare these??? */
 230 extern struct region_descriptor r_gdt, r_idt;
 231
 232 int     mp_naps;                /* # of Applications processors */
 233 #ifdef APIC_IO
 234 static int      mp_nbusses;     /* # of busses */
 235 int     mp_napics;              /* # of IO APICs */
 236 #endif
 237 static vm_offset_t cpu_apic_address;
 238 #ifdef APIC_IO
 239 vm_offset_t io_apic_address[NAPICID];   /* NAPICID is more than enough */
 240 u_int32_t *io_apic_versions;
 241 #endif
 242 extern  int nkpt;
 243
 244 u_int32_t cpu_apic_versions[MAXCPU];
 245 int64_t tsc0_offset;
 246 extern int64_t tsc_offsets[];
 247
 248 extern u_long ebda_addr;
 249
 250 #ifdef APIC_IO
 251 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
 252 #endif
 253
 254 /*
 255  * APIC ID logical/physical mapping structures.
 256  * We oversize these to simplify boot-time config.
 257  */
 258 int     cpu_num_to_apic_id[NAPICID];
 259 #ifdef APIC_IO
 260 int     io_num_to_apic_id[NAPICID];
 261 #endif
 262 int     apic_id_to_logical[NAPICID];
 263
 264 /* AP uses this during bootstrap.  Do not staticize.  */
 265 char *bootSTK;
 266 static int bootAP;
 267
 268 /*
 269  * SMP page table page.  Setup by locore to point to a page table
 270  * page from which we allocate per-cpu privatespace areas io_apics,
 271  * and so forth.
 272  */
 273
 274 #define IO_MAPPING_START_INDEX  \
 275                 (SMP_MAXCPU * sizeof(struct privatespace) / PAGE_SIZE)
 276
 277 extern pt_entry_t *SMPpt;
 278
 279 struct pcb stoppcbs[MAXCPU];
 280
 281 extern inthand_t IDTVEC(fast_syscall), IDTVEC(fast_syscall32);
 282
 283 static basetable_entry basetable_entry_types[] =
 284 {
 285         {0, 20, "Processor"},
 286         {1, 8, "Bus"},
 287         {2, 8, "I/O APIC"},
 288         {3, 8, "I/O INT"},
 289         {4, 8, "Local INT"}
 290 };
 291
 292 /*
 293  * Local data and functions.
 294  */
 295
 296 static u_int    boot_address;
 297 static u_int    base_memory;
 298 static int      mp_finish;
 299
 300 static void     mp_enable(u_int boot_addr);
 301
 302 static int      mptable_iterate_entries(const mpcth_t,
 303                     mptable_iter_func, void *);
 304 static int      mptable_probe(void);
 305 static int      mptable_check(vm_paddr_t);
 306 static long     mptable_search_sig(u_int32_t target, int count);
 307 static int      mptable_hyperthread_fixup(u_int, int);
 308 static void     mptable_pass1(struct mptable_pos *);
 309 static int      mptable_pass2(struct mptable_pos *);
 310 static void     mptable_default(int type);
 311 static void     mptable_fix(void);
 312 static int      mptable_map(struct mptable_pos *, vm_paddr_t);
 313 static void     mptable_unmap(struct mptable_pos *);
 314 static void     mptable_lapic_enumerate(struct mptable_pos *);
 315 static void     mptable_lapic_default(void);
 316
 317 #ifdef APIC_IO
 318 static void     setup_apic_irq_mapping(void);
 319 static int      apic_int_is_bus_type(int intr, int bus_type);
 320 #endif
 321 static int      start_all_aps(u_int boot_addr);
 322 #if 0
 323 static void     install_ap_tramp(u_int boot_addr);
 324 #endif
 325 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
 326 static void     lapic_init(vm_offset_t);
 327 static int      smitest(void);
 328
 329 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 330 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 331 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 332 static u_int    bootMP_size;
 333
 334 /*
 335  * Calculate usable address in base memory for AP trampoline code.
 336  */
 337 u_int
 338 mp_bootaddress(u_int basemem)
 339 {
 340         POSTCODE(MP_BOOTADDRESS_POST);
 341
 342         base_memory = basemem;
 343
 344         bootMP_size = mptramp_end - mptramp_start;
 345         boot_address = trunc_page(basemem * 1024); /* round down to 4k boundary */
 346         if (((basemem * 1024) - boot_address) < bootMP_size)
 347                 boot_address -= PAGE_SIZE;      /* not enough, lower by 4k */
 348         /* 3 levels of page table pages */
 349         mptramp_pagetables = boot_address - (PAGE_SIZE * 3);
 350
 351         return mptramp_pagetables;
 352 }
 353
 354
 355 /*
 356  * Look for an Intel MP spec table (ie, SMP capable hardware).
 357  */
 358 static int
 359 mptable_probe(void)
 360 {
 361         long    x;
 362         u_int32_t target;
 363
 364         /*
 365          * Make sure our SMPpt[] page table is big enough to hold all the
 366          * mappings we need.
 367          */
 368         KKASSERT(IO_MAPPING_START_INDEX < NPTEPG - 2);
 369
 370         POSTCODE(MP_PROBE_POST);
 371
 372         /* see if EBDA exists */
 373         if (ebda_addr != 0) {
 374                 /* search first 1K of EBDA */
 375                 target = (u_int32_t)ebda_addr;
 376                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 377                         return x;
 378         } else {
 379                 /* last 1K of base memory, effective 'top of base' passed in */
 380                 target = (u_int32_t)(base_memory - 0x400);
 381                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 382                         return x;
 383         }
 384
 385         /* search the BIOS */
 386         target = (u_int32_t)BIOS_BASE;
 387         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
 388                 return x;
 389
 390         /* nothing found */
 391         return 0;
 392 }
 393
 394 struct mptable_check_cbarg {
 395         int     cpu_count;
 396         int     found_bsp;
 397 };
 398
 399 static int
 400 mptable_check_callback(void *xarg, const void *pos, int type)
 401 {
 402         const struct PROCENTRY *ent;
 403         struct mptable_check_cbarg *arg = xarg;
 404
 405         if (type != 0)
 406                 return 0;
 407         ent = pos;
 408
 409         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
 410                 return 0;
 411         arg->cpu_count++;
 412
 413         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
 414                 if (arg->found_bsp) {
 415                         kprintf("more than one BSP in base MP table\n");
 416                         return EINVAL;
 417                 }
 418                 arg->found_bsp = 1;
 419         }
 420         return 0;
 421 }
 422
 423 static int
 424 mptable_check(vm_paddr_t mpfps_paddr)
 425 {
 426         struct mptable_pos mpt;
 427         struct mptable_check_cbarg arg;
 428         mpcth_t cth;
 429         int error;
 430
 431         if (mpfps_paddr == 0)
 432                 return EOPNOTSUPP;
 433
 434         error = mptable_map(&mpt, mpfps_paddr);
 435         if (error)
 436                 return error;
 437
 438         if (mpt.mp_fps->mpfb1 != 0)
 439                 goto done;
 440
 441         error = EINVAL;
 442
 443         cth = mpt.mp_cth;
 444         if (cth == NULL)
 445                 goto done;
 446         if (cth->apic_address == 0)
 447                 goto done;
 448
 449         bzero(&arg, sizeof(arg));
 450         error = mptable_iterate_entries(cth, mptable_check_callback, &arg);
 451         if (!error) {
 452                 if (arg.cpu_count == 0) {
 453                         kprintf("MP table contains no processor entries\n");
 454                         error = EINVAL;
 455                 } else if (!arg.found_bsp) {
 456                         kprintf("MP table does not contains BSP entry\n");
 457                         error = EINVAL;
 458                 }
 459         }
 460 done:
 461         mptable_unmap(&mpt);
 462         return error;
 463 }
 464
 465 static int
 466 mptable_iterate_entries(const mpcth_t cth, mptable_iter_func func, void *arg)
 467 {
 468         int count, total_size;
 469         const void *position;
 470
 471         KKASSERT(cth->base_table_length >= sizeof(struct MPCTH));
 472         total_size = cth->base_table_length - sizeof(struct MPCTH);
 473         position = (const uint8_t *)cth + sizeof(struct MPCTH);
 474         count = cth->entry_count;
 475
 476         while (count--) {
 477                 int type, error;
 478
 479                 KKASSERT(total_size >= 0);
 480                 if (total_size == 0) {
 481                         kprintf("invalid base MP table, "
 482                                 "entry count and length mismatch\n");
 483                         return EINVAL;
 484                 }
 485
 486                 type = *(const uint8_t *)position;
 487                 switch (type) {
 488                 case 0: /* processor_entry */
 489                 case 1: /* bus_entry */
 490                 case 2: /* io_apic_entry */
 491                 case 3: /* int_entry */
 492                 case 4: /* int_entry */
 493                         break;
 494                 default:
 495                         kprintf("unknown base MP table entry type %d\n", type);
 496                         return EINVAL;
 497                 }
 498
 499                 if (total_size < basetable_entry_types[type].length) {
 500                         kprintf("invalid base MP table length, "
 501                                 "does not contain all entries\n");
 502                         return EINVAL;
 503                 }
 504                 total_size -= basetable_entry_types[type].length;
 505
 506                 error = func(arg, position, type);
 507                 if (error)
 508                         return error;
 509
 510                 position = (const uint8_t *)position +
 511                     basetable_entry_types[type].length;
 512         }
 513         return 0;
 514 }
 515
 516
 517 /*
 518  * Startup the SMP processors.
 519  */
 520 void
 521 mp_start(void)
 522 {
 523         POSTCODE(MP_START_POST);
 524         mp_enable(boot_address);
 525 }
 526
 527
 528 /*
 529  * Print various information about the SMP system hardware and setup.
 530  */
 531 void
 532 mp_announce(void)
 533 {
 534         int     x;
 535
 536         POSTCODE(MP_ANNOUNCE_POST);
 537
 538         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 539         kprintf(" cpu0 (BSP): apic id: %2d", CPU_TO_ID(0));
 540         kprintf(", version: 0x%08x", cpu_apic_versions[0]);
 541         kprintf(", at 0x%08jx\n", (intmax_t)cpu_apic_address);
 542         for (x = 1; x <= mp_naps; ++x) {
 543                 kprintf(" cpu%d (AP):  apic id: %2d", x, CPU_TO_ID(x));
 544                 kprintf(", version: 0x%08x", cpu_apic_versions[x]);
 545                 kprintf(", at 0x%08jx\n", (intmax_t)cpu_apic_address);
 546         }
 547
 548 #if defined(APIC_IO)
 549         for (x = 0; x < mp_napics; ++x) {
 550                 kprintf(" io%d (APIC): apic id: %2d", x, IO_TO_ID(x));
 551                 kprintf(", version: 0x%08x", io_apic_versions[x]);
 552                 kprintf(", at 0x%08lx\n", io_apic_address[x]);
 553         }
 554 #else
 555         kprintf(" Warning: APIC I/O disabled\n");
 556 #endif  /* APIC_IO */
 557 }
 558
 559 /*
 560  * AP cpu's call this to sync up protected mode.
 561  *
 562  * WARNING! %gs is not set up on entry.  This routine sets up %gs.
 563  */
 564 void
 565 init_secondary(void)
 566 {
 567         int     gsel_tss;
 568         int     x, myid = bootAP;
 569         u_int64_t msr, cr0;
 570         struct mdglobaldata *md;
 571         struct privatespace *ps;
 572
 573         ps = &CPU_prvspace[myid];
 574
 575         gdt_segs[GPROC0_SEL].ssd_base =
 576                 (long) &ps->mdglobaldata.gd_common_tss;
 577         ps->mdglobaldata.mi.gd_prvspace = ps;
 578
 579         /* We fill the 32-bit segment descriptors */
 580         for (x = 0; x < NGDT; x++) {
 581                 if (x != GPROC0_SEL && x != (GPROC0_SEL + 1))
 582                         ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x]);
 583         }
 584         /* And now a 64-bit one */
 585         ssdtosyssd(&gdt_segs[GPROC0_SEL],
 586             (struct system_segment_descriptor *)&gdt[myid * NGDT + GPROC0_SEL]);
 587
 588         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 589         r_gdt.rd_base = (long) &gdt[myid * NGDT];
 590         lgdt(&r_gdt);                   /* does magic intra-segment return */
 591
 592         /* lgdt() destroys the GSBASE value, so we load GSBASE after lgdt() */
 593         wrmsr(MSR_FSBASE, 0);           /* User value */
 594         wrmsr(MSR_GSBASE, (u_int64_t)ps);
 595         wrmsr(MSR_KGSBASE, 0);          /* XXX User value while we're in the kernel */
 596
 597         lidt(&r_idt);
 598
 599 #if 0
 600         lldt(_default_ldt);
 601         mdcpu->gd_currentldt = _default_ldt;
 602 #endif
 603
 604         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 605         gdt[myid * NGDT + GPROC0_SEL].sd_type = SDT_SYSTSS;
 606
 607         md = mdcpu;     /* loaded through %gs:0 (mdglobaldata.mi.gd_prvspace)*/
 608
 609         md->gd_common_tss.tss_rsp0 = 0; /* not used until after switch */
 610 #if 0 /* JG XXX */
 611         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 612 #endif
 613         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL];
 614         md->gd_common_tssd = *md->gd_tss_gdt;
 615 #if 0 /* JG XXX */
 616         md->gd_common_tss.tss_ist1 = (long)&doublefault_stack[PAGE_SIZE];
 617 #endif
 618         ltr(gsel_tss);
 619
 620         /*
 621          * Set to a known state:
 622          * Set by mpboot.s: CR0_PG, CR0_PE
 623          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 624          */
 625         cr0 = rcr0();
 626         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 627         load_cr0(cr0);
 628
 629         /* Set up the fast syscall stuff */
 630         msr = rdmsr(MSR_EFER) | EFER_SCE;
 631         wrmsr(MSR_EFER, msr);
 632         wrmsr(MSR_LSTAR, (u_int64_t)IDTVEC(fast_syscall));
 633         wrmsr(MSR_CSTAR, (u_int64_t)IDTVEC(fast_syscall32));
 634         msr = ((u_int64_t)GSEL(GCODE_SEL, SEL_KPL) << 32) |
 635               ((u_int64_t)GSEL(GUCODE32_SEL, SEL_UPL) << 48);
 636         wrmsr(MSR_STAR, msr);
 637         wrmsr(MSR_SF_MASK, PSL_NT|PSL_T|PSL_I|PSL_C|PSL_D);
 638
 639         pmap_set_opt();         /* PSE/4MB pages, etc */
 640 #if JGXXX
 641         /* Initialize the PAT MSR. */
 642         pmap_init_pat();
 643 #endif
 644
 645         /* set up CPU registers and state */
 646         cpu_setregs();
 647
 648         /* set up SSE/NX registers */
 649         initializecpu();
 650
 651         /* set up FPU state on the AP */
 652         npxinit(__INITIAL_NPXCW__);
 653
 654         /* disable the APIC, just to be SURE */
 655         lapic->svr &= ~APIC_SVR_ENABLE;
 656
 657         /* data returned to BSP */
 658         cpu_apic_versions[0] = lapic->version;
 659 }
 660
 661 /*******************************************************************
 662  * local functions and data
 663  */
 664
 665 /*
 666  * start the SMP system
 667  */
 668 static void
 669 mp_enable(u_int boot_addr)
 670 {
 671         int     x;
 672 #if defined(APIC_IO)
 673         int     apic;
 674         u_int   ux;
 675 #endif  /* APIC_IO */
 676         vm_paddr_t mpfps_paddr;
 677
 678         POSTCODE(MP_ENABLE_POST);
 679
 680         if (madt_probe_test) {
 681                 mpfps_paddr = 0;
 682         } else {
 683                 mpfps_paddr = mptable_probe();
 684                 if (mptable_check(mpfps_paddr))
 685                         mpfps_paddr = 0;
 686         }
 687
 688         if (mpfps_paddr) {
 689                 struct mptable_pos mpt;
 690
 691                 mptable_map(&mpt, mpfps_paddr);
 692
 693                 mptable_lapic_enumerate(&mpt);
 694                 KKASSERT(lapic);
 695
 696                 /*
 697                  * We can safely map physical memory into SMPpt after
 698                  * mptable_pass1() completes.
 699                  */
 700                 mptable_pass1(&mpt);
 701
 702                 /*
 703                  * Examine the MP table for needed info
 704                  */
 705                 x = mptable_pass2(&mpt);
 706
 707                 mptable_unmap(&mpt);
 708
 709                 /*
 710                  * Can't process default configs till the
 711                  * CPU APIC is pmapped
 712                  */
 713                 if (x)
 714                         mptable_default(x);
 715
 716                 /* post scan cleanup */
 717                 mptable_fix();
 718
 719         } else {
 720                 vm_paddr_t madt_paddr;
 721                 vm_offset_t lapic_addr;
 722                 int bsp_apic_id;
 723
 724                 madt_paddr = madt_probe();
 725                 if (madt_paddr == 0)
 726                         panic("mp_enable: madt_probe failed\n");
 727
 728                 lapic_addr = madt_pass1(madt_paddr);
 729                 if (lapic_addr == 0)
 730                         panic("mp_enable: no local apic (madt)!\n");
 731
 732                 lapic_init(lapic_addr);
 733
 734                 bsp_apic_id = APIC_ID(lapic->id);
 735                 if (madt_pass2(madt_paddr, bsp_apic_id))
 736                         panic("mp_enable: madt_pass2 failed\n");
 737         }
 738
 739 #if defined(APIC_IO)
 740
 741         setup_apic_irq_mapping();
 742
 743         /* fill the LOGICAL io_apic_versions table */
 744         for (apic = 0; apic < mp_napics; ++apic) {
 745                 ux = io_apic_read(apic, IOAPIC_VER);
 746                 io_apic_versions[apic] = ux;
 747                 io_apic_set_id(apic, IO_TO_ID(apic));
 748         }
 749
 750         /* program each IO APIC in the system */
 751         for (apic = 0; apic < mp_napics; ++apic)
 752                 if (io_apic_setup(apic) < 0)
 753                         panic("IO APIC setup failure");
 754
 755 #endif  /* APIC_IO */
 756
 757         /*
 758          * These are required for SMP operation
 759          */
 760
 761         /* install a 'Spurious INTerrupt' vector */
 762         setidt(XSPURIOUSINT_OFFSET, Xspuriousint,
 763                SDT_SYSIGT, SEL_KPL, 0);
 764
 765         /* install an inter-CPU IPI for TLB invalidation */
 766         setidt(XINVLTLB_OFFSET, Xinvltlb,
 767                SDT_SYSIGT, SEL_KPL, 0);
 768
 769         /* install an inter-CPU IPI for IPIQ messaging */
 770         setidt(XIPIQ_OFFSET, Xipiq,
 771                SDT_SYSIGT, SEL_KPL, 0);
 772
 773         /* install a timer vector */
 774         setidt(XTIMER_OFFSET, Xtimer,
 775                SDT_SYSIGT, SEL_KPL, 0);
 776
 777         /* install an inter-CPU IPI for CPU stop/restart */
 778         setidt(XCPUSTOP_OFFSET, Xcpustop,
 779                SDT_SYSIGT, SEL_KPL, 0);
 780
 781         /* start each Application Processor */
 782         start_all_aps(boot_addr);
 783 }
 784
 785
 786 /*
 787  * look for the MP spec signature
 788  */
 789
 790 /* string defined by the Intel MP Spec as identifying the MP table */
 791 #define MP_SIG          0x5f504d5f      /* _MP_ */
 792 #define NEXT(X)         ((X) += 4)
 793 static long
 794 mptable_search_sig(u_int32_t target, int count)
 795 {
 796         vm_size_t map_size;
 797         u_int32_t *addr;
 798         int x, ret;
 799
 800         KKASSERT(target != 0);
 801
 802         map_size = count * sizeof(u_int32_t);
 803         addr = pmap_mapdev((vm_paddr_t)target, map_size);
 804
 805         ret = 0;
 806         for (x = 0; x < count; NEXT(x)) {
 807                 if (addr[x] == MP_SIG) {
 808                         /* make array index a byte index */
 809                         ret = target + (x * sizeof(u_int32_t));
 810                         break;
 811                 }
 812         }
 813
 814         pmap_unmapdev((vm_offset_t)addr, map_size);
 815         return ret;
 816 }
 817
 818
 819 typedef struct BUSDATA {
 820         u_char  bus_id;
 821         enum busTypes bus_type;
 822 }       bus_datum;
 823
 824 typedef struct INTDATA {
 825         u_char  int_type;
 826         u_short int_flags;
 827         u_char  src_bus_id;
 828         u_char  src_bus_irq;
 829         u_char  dst_apic_id;
 830         u_char  dst_apic_int;
 831         u_char  int_vector;
 832 }       io_int, local_int;
 833
 834 typedef struct BUSTYPENAME {
 835         u_char  type;
 836         char    name[7];
 837 }       bus_type_name;
 838
 839 #ifdef APIC_IO
 840
 841 static bus_type_name bus_type_table[] =
 842 {
 843         {CBUS, "CBUS"},
 844         {CBUSII, "CBUSII"},
 845         {EISA, "EISA"},
 846         {MCA, "MCA"},
 847         {UNKNOWN_BUSTYPE, "---"},
 848         {ISA, "ISA"},
 849         {MCA, "MCA"},
 850         {UNKNOWN_BUSTYPE, "---"},
 851         {UNKNOWN_BUSTYPE, "---"},
 852         {UNKNOWN_BUSTYPE, "---"},
 853         {UNKNOWN_BUSTYPE, "---"},
 854         {UNKNOWN_BUSTYPE, "---"},
 855         {PCI, "PCI"},
 856         {UNKNOWN_BUSTYPE, "---"},
 857         {UNKNOWN_BUSTYPE, "---"},
 858         {UNKNOWN_BUSTYPE, "---"},
 859         {UNKNOWN_BUSTYPE, "---"},
 860         {XPRESS, "XPRESS"},
 861         {UNKNOWN_BUSTYPE, "---"}
 862 };
 863
 864 /* from MP spec v1.4, table 5-1 */
 865 static int default_data[7][5] =
 866 {
 867 /*   nbus, id0, type0, id1, type1 */
 868         {1, 0, ISA, 255, 255},
 869         {1, 0, EISA, 255, 255},
 870         {1, 0, EISA, 255, 255},
 871         {1, 0, MCA, 255, 255},
 872         {2, 0, ISA, 1, PCI},
 873         {2, 0, EISA, 1, PCI},
 874         {2, 0, MCA, 1, PCI}
 875 };
 876
 877 /* the bus data */
 878 static bus_datum *bus_data;
 879
 880 /* the IO INT data, one entry per possible APIC INTerrupt */
 881 static io_int  *io_apic_ints;
 882 static int nintrs;
 883
 884 #endif
 885
 886 static int processor_entry      (const struct PROCENTRY *entry, int cpu);
 887 #ifdef APIC_IO
 888 static int bus_entry            (bus_entry_ptr entry, int bus);
 889 static int io_apic_entry        (io_apic_entry_ptr entry, int apic);
 890 static int int_entry            (int_entry_ptr entry, int intr);
 891 static int lookup_bus_type      (char *name);
 892 #endif
 893
 894 #ifdef APIC_IO
 895
 896 static int
 897 mptable_ioapic_pass1_callback(void *xarg, const void *pos, int type)
 898 {
 899         const struct IOAPICENTRY *ioapic_ent;
 900
 901         switch (type) {
 902         case 1: /* bus_entry */
 903                 ++mp_nbusses;
 904                 break;
 905
 906         case 2: /* io_apic_entry */
 907                 ioapic_ent = pos;
 908                 if (ioapic_ent->apic_flags & IOAPICENTRY_FLAG_EN) {
 909                         io_apic_address[mp_napics++] =
 910                             (vm_offset_t)ioapic_ent->apic_address;
 911                 }
 912                 break;
 913
 914         case 3: /* int_entry */
 915                 ++nintrs;
 916                 break;
 917         }
 918         return 0;
 919 }
 920
 921 #endif  /* APIC_IO */
 922
 923 /*
 924  * 1st pass on motherboard's Intel MP specification table.
 925  *
 926  * determines:
 927  *      io_apic_address[N]
 928  *      mp_nbusses
 929  *      mp_napics
 930  *      nintrs
 931  */
 932 static void
 933 mptable_pass1(struct mptable_pos *mpt)
 934 {
 935 #ifdef APIC_IO
 936         mpfps_t fps;
 937         int x;
 938
 939         POSTCODE(MPTABLE_PASS1_POST);
 940
 941         fps = mpt->mp_fps;
 942         KKASSERT(fps != NULL);
 943
 944         /* clear various tables */
 945         for (x = 0; x < NAPICID; ++x)
 946                 io_apic_address[x] = ~0;        /* IO APIC address table */
 947
 948         mp_nbusses = 0;
 949         mp_napics = 0;
 950         nintrs = 0;
 951
 952         /* check for use of 'default' configuration */
 953         if (fps->mpfb1 != 0) {
 954                 io_apic_address[0] = DEFAULT_IO_APIC_BASE;
 955                 mp_nbusses = default_data[fps->mpfb1 - 1][0];
 956                 mp_napics = 1;
 957                 nintrs = 16;
 958         } else {
 959                 int error;
 960
 961                 error = mptable_iterate_entries(mpt->mp_cth,
 962                             mptable_ioapic_pass1_callback, NULL);
 963                 if (error)
 964                         panic("mptable_iterate_entries(ioapic_pass1) failed\n");
 965         }
 966 #endif  /* APIC_IO */
 967 }
 968
 969
 970 /*
 971  * 2nd pass on motherboard's Intel MP specification table.
 972  *
 973  * sets:
 974  *      ID_TO_IO(N), phy APIC ID to log CPU/IO table
 975  *      IO_TO_ID(N), logical IO to APIC ID table
 976  *      bus_data[N]
 977  *      io_apic_ints[N]
 978  */
 979 static int
 980 mptable_pass2(struct mptable_pos *mpt)
 981 {
 982         int     x;
 983         mpfps_t fps;
 984         mpcth_t cth;
 985         int     totalSize;
 986         void*   position;
 987         int     count;
 988         int     type;
 989         int     apic, bus, intr;
 990 #ifdef APIC_IO
 991         int     i;
 992 #endif
 993
 994         POSTCODE(MPTABLE_PASS2_POST);
 995
 996         fps = mpt->mp_fps;
 997         KKASSERT(fps != NULL);
 998
 999 #ifdef APIC_IO
1000         MALLOC(io_apic_versions, u_int32_t *, sizeof(u_int32_t) * mp_napics,
1001             M_DEVBUF, M_WAITOK);
1002         MALLOC(ioapic, volatile ioapic_t **, sizeof(ioapic_t *) * mp_napics,
1003             M_DEVBUF, M_WAITOK | M_ZERO);
1004         MALLOC(io_apic_ints, io_int *, sizeof(io_int) * (nintrs + FIXUP_EXTRA_APIC_INTS),
1005             M_DEVBUF, M_WAITOK);
1006         MALLOC(bus_data, bus_datum *, sizeof(bus_datum) * mp_nbusses,
1007             M_DEVBUF, M_WAITOK);
1008 #endif
1009
1010 #ifdef APIC_IO
1011         for (i = 0; i < mp_napics; i++) {
1012                 ioapic[i] = permanent_io_mapping(io_apic_address[i]);
1013         }
1014 #endif
1015
1016         /* clear various tables */
1017         for (x = 0; x < NAPICID; ++x) {
1018 #ifdef APIC_IO
1019                 ID_TO_IO(x) = -1;       /* phy APIC ID to log CPU/IO table */
1020                 IO_TO_ID(x) = -1;       /* logical IO to APIC ID table */
1021 #endif
1022         }
1023
1024 #ifdef APIC_IO
1025         /* clear bus data table */
1026         for (x = 0; x < mp_nbusses; ++x)
1027                 bus_data[x].bus_id = 0xff;
1028
1029         /* clear IO APIC INT table */
1030         for (x = 0; x < (nintrs + 1); ++x) {
1031                 io_apic_ints[x].int_type = 0xff;
1032                 io_apic_ints[x].int_vector = 0xff;
1033         }
1034 #endif
1035
1036         /* record whether PIC or virtual-wire mode */
1037         machintr_setvar_simple(MACHINTR_VAR_IMCR_PRESENT, fps->mpfb2 & 0x80);
1038
1039         /* check for use of 'default' configuration */
1040         if (fps->mpfb1 != 0)
1041                 return fps->mpfb1;      /* return default configuration type */
1042
1043         cth = mpt->mp_cth;
1044         KKASSERT(cth != NULL);
1045
1046         /* walk the table, recording info of interest */
1047         totalSize = cth->base_table_length - sizeof(struct MPCTH);
1048         position = (u_char *) cth + sizeof(struct MPCTH);
1049         count = cth->entry_count;
1050         apic = bus = intr = 0;
1051
1052         while (count--) {
1053                 switch (type = *(u_char *) position) {
1054                 case 0:
1055                         break;
1056                 case 1:
1057 #ifdef APIC_IO
1058                         if (bus_entry(position, bus))
1059                                 ++bus;
1060 #endif
1061                         break;
1062                 case 2:
1063 #ifdef APIC_IO
1064                         if (io_apic_entry(position, apic))
1065                                 ++apic;
1066 #endif
1067                         break;
1068                 case 3:
1069 #ifdef APIC_IO
1070                         if (int_entry(position, intr))
1071                                 ++intr;
1072 #endif
1073                         break;
1074                 case 4:
1075                         /* int_entry(position); */
1076                         break;
1077                 default:
1078                         panic("mpfps Base Table HOSED!");
1079                         /* NOTREACHED */
1080                 }
1081
1082                 totalSize -= basetable_entry_types[type].length;
1083                 position = (uint8_t *)position + basetable_entry_types[type].length;
1084         }
1085
1086         /* report fact that its NOT a default configuration */
1087         return 0;
1088 }
1089
1090
1091 /*
1092  * Check if we should perform a hyperthreading "fix-up" to
1093  * enumerate any logical CPU's that aren't already listed
1094  * in the table.
1095  *
1096  * XXX: We assume that all of the physical CPUs in the
1097  * system have the same number of logical CPUs.
1098  *
1099  * XXX: We assume that APIC ID's are allocated such that
1100  * the APIC ID's for a physical processor are aligned
1101  * with the number of logical CPU's in the processor.
1102  */
1103 static int
1104 mptable_hyperthread_fixup(u_int id_mask, int cpu_count)
1105 {
1106         int i, id, lcpus_max, logical_cpus;
1107
1108         if ((cpu_feature & CPUID_HTT) == 0)
1109                 return 0;
1110
1111         lcpus_max = (cpu_procinfo & CPUID_HTT_CORES) >> 16;
1112         if (lcpus_max <= 1)
1113                 return 0;
1114
1115         if (strcmp(cpu_vendor, "GenuineIntel") == 0) {
1116                 /*
1117                  * INSTRUCTION SET REFERENCE, A-M (#253666)
1118                  * Page 3-181, Table 3-20
1119                  * "The nearest power-of-2 integer that is not smaller
1120                  *  than EBX[23:16] is the number of unique initial APIC
1121                  *  IDs reserved for addressing different logical
1122                  *  processors in a physical package."
1123                  */
1124                 for (i = 0; ; ++i) {
1125                         if ((1 << i) >= lcpus_max) {
1126                                 lcpus_max = 1 << i;
1127                                 break;
1128                         }
1129                 }
1130         }
1131
1132         KKASSERT(cpu_count != 0);
1133         if (cpu_count == lcpus_max) {
1134                 /* We have nothing to fix */
1135                 return 0;
1136         } else if (cpu_count == 1) {
1137                 /* XXX this may be incorrect */
1138                 logical_cpus = lcpus_max;
1139         } else {
1140                 int cur, prev, dist;
1141
1142                 /*
1143                  * Calculate the distances between two nearest
1144                  * APIC IDs.  If all such distances are same,
1145                  * then it is the number of missing cpus that
1146                  * we are going to fill later.
1147                  */
1148                 dist = cur = prev = -1;
1149                 for (id = 0; id < MAXCPU; ++id) {
1150                         if ((id_mask & 1 << id) == 0)
1151                                 continue;
1152
1153                         cur = id;
1154                         if (prev >= 0) {
1155                                 int new_dist = cur - prev;
1156
1157                                 if (dist < 0)
1158                                         dist = new_dist;
1159
1160                                 /*
1161                                  * Make sure that all distances
1162                                  * between two nearest APIC IDs
1163                                  * are same.
1164                                  */
1165                                 if (dist != new_dist)
1166                                         return 0;
1167                         }
1168                         prev = cur;
1169                 }
1170                 if (dist == 1)
1171                         return 0;
1172
1173                 /* Must be power of 2 */
1174                 if (dist & (dist - 1))
1175                         return 0;
1176
1177                 /* Can't exceed CPU package capacity */
1178                 if (dist > lcpus_max)
1179                         logical_cpus = lcpus_max;
1180                 else
1181                         logical_cpus = dist;
1182         }
1183
1184         /*
1185          * For each APIC ID of a CPU that is set in the mask,
1186          * scan the other candidate APIC ID's for this
1187          * physical processor.  If any of those ID's are
1188          * already in the table, then kill the fixup.
1189          */
1190         for (id = 0; id < MAXCPU; id++) {
1191                 if ((id_mask & 1 << id) == 0)
1192                         continue;
1193                 /* First, make sure we are on a logical_cpus boundary. */
1194                 if (id % logical_cpus != 0)
1195                         return 0;
1196                 for (i = id + 1; i < id + logical_cpus; i++)
1197                         if ((id_mask & 1 << i) != 0)
1198                                 return 0;
1199         }
1200         return logical_cpus;
1201 }
1202
1203 static int
1204 mptable_map(struct mptable_pos *mpt, vm_paddr_t mpfps_paddr)
1205 {
1206         mpfps_t fps = NULL;
1207         mpcth_t cth = NULL;
1208         vm_size_t cth_mapsz = 0;
1209
1210         bzero(mpt, sizeof(*mpt));
1211
1212         fps = pmap_mapdev(mpfps_paddr, sizeof(*fps));
1213         if (fps->pap != 0) {
1214                 /*
1215                  * Map configuration table header to get
1216                  * the base table size
1217                  */
1218                 cth = pmap_mapdev(fps->pap, sizeof(*cth));
1219                 cth_mapsz = cth->base_table_length;
1220                 pmap_unmapdev((vm_offset_t)cth, sizeof(*cth));
1221
1222                 if (cth_mapsz < sizeof(*cth)) {
1223                         kprintf("invalid base MP table length %d\n",
1224                                 (int)cth_mapsz);
1225                         pmap_unmapdev((vm_offset_t)fps, sizeof(*fps));
1226                         return EINVAL;
1227                 }
1228
1229                 /*
1230                  * Map the base table
1231                  */
1232                 cth = pmap_mapdev(fps->pap, cth_mapsz);
1233         }
1234
1235         mpt->mp_fps = fps;
1236         mpt->mp_cth = cth;
1237         mpt->mp_cth_mapsz = cth_mapsz;
1238
1239         return 0;
1240 }
1241
1242 static void
1243 mptable_unmap(struct mptable_pos *mpt)
1244 {
1245         if (mpt->mp_cth != NULL) {
1246                 pmap_unmapdev((vm_offset_t)mpt->mp_cth, mpt->mp_cth_mapsz);
1247                 mpt->mp_cth = NULL;
1248                 mpt->mp_cth_mapsz = 0;
1249         }
1250         if (mpt->mp_fps != NULL) {
1251                 pmap_unmapdev((vm_offset_t)mpt->mp_fps, sizeof(*mpt->mp_fps));
1252                 mpt->mp_fps = NULL;
1253         }
1254 }
1255
1256 #ifdef APIC_IO
1257
1258 void
1259 assign_apic_irq(int apic, int intpin, int irq)
1260 {
1261         int x;
1262
1263         if (int_to_apicintpin[irq].ioapic != -1)
1264                 panic("assign_apic_irq: inconsistent table");
1265
1266         int_to_apicintpin[irq].ioapic = apic;
1267         int_to_apicintpin[irq].int_pin = intpin;
1268         int_to_apicintpin[irq].apic_address = ioapic[apic];
1269         int_to_apicintpin[irq].redirindex = IOAPIC_REDTBL + 2 * intpin;
1270
1271         for (x = 0; x < nintrs; x++) {
1272                 if ((io_apic_ints[x].int_type == 0 ||
1273                      io_apic_ints[x].int_type == 3) &&
1274                     io_apic_ints[x].int_vector == 0xff &&
1275                     io_apic_ints[x].dst_apic_id == IO_TO_ID(apic) &&
1276                     io_apic_ints[x].dst_apic_int == intpin)
1277                         io_apic_ints[x].int_vector = irq;
1278         }
1279 }
1280
1281 void
1282 revoke_apic_irq(int irq)
1283 {
1284         int x;
1285         int oldapic;
1286         int oldintpin;
1287
1288         if (int_to_apicintpin[irq].ioapic == -1)
1289                 panic("revoke_apic_irq: inconsistent table");
1290
1291         oldapic = int_to_apicintpin[irq].ioapic;
1292         oldintpin = int_to_apicintpin[irq].int_pin;
1293
1294         int_to_apicintpin[irq].ioapic = -1;
1295         int_to_apicintpin[irq].int_pin = 0;
1296         int_to_apicintpin[irq].apic_address = NULL;
1297         int_to_apicintpin[irq].redirindex = 0;
1298
1299         for (x = 0; x < nintrs; x++) {
1300                 if ((io_apic_ints[x].int_type == 0 ||
1301                      io_apic_ints[x].int_type == 3) &&
1302                     io_apic_ints[x].int_vector != 0xff &&
1303                     io_apic_ints[x].dst_apic_id == IO_TO_ID(oldapic) &&
1304                     io_apic_ints[x].dst_apic_int == oldintpin)
1305                         io_apic_ints[x].int_vector = 0xff;
1306         }
1307 }
1308
1309 /*
1310  * Allocate an IRQ
1311  */
1312 static void
1313 allocate_apic_irq(int intr)
1314 {
1315         int apic;
1316         int intpin;
1317         int irq;
1318
1319         if (io_apic_ints[intr].int_vector != 0xff)
1320                 return;         /* Interrupt handler already assigned */
1321
1322         if (io_apic_ints[intr].int_type != 0 &&
1323             (io_apic_ints[intr].int_type != 3 ||
1324              (io_apic_ints[intr].dst_apic_id == IO_TO_ID(0) &&
1325               io_apic_ints[intr].dst_apic_int == 0)))
1326                 return;         /* Not INT or ExtInt on != (0, 0) */
1327
1328         irq = 0;
1329         while (irq < APIC_INTMAPSIZE &&
1330                int_to_apicintpin[irq].ioapic != -1)
1331                 irq++;
1332
1333         if (irq >= APIC_INTMAPSIZE)
1334                 return;         /* No free interrupt handlers */
1335
1336         apic = ID_TO_IO(io_apic_ints[intr].dst_apic_id);
1337         intpin = io_apic_ints[intr].dst_apic_int;
1338
1339         assign_apic_irq(apic, intpin, irq);
1340 }
1341
1342
1343 static void
1344 swap_apic_id(int apic, int oldid, int newid)
1345 {
1346         int x;
1347         int oapic;
1348
1349
1350         if (oldid == newid)
1351                 return;                 /* Nothing to do */
1352
1353         kprintf("Changing APIC ID for IO APIC #%d from %d to %d in MP table\n",
1354                apic, oldid, newid);
1355
1356         /* Swap physical APIC IDs in interrupt entries */
1357         for (x = 0; x < nintrs; x++) {
1358                 if (io_apic_ints[x].dst_apic_id == oldid)
1359                         io_apic_ints[x].dst_apic_id = newid;
1360                 else if (io_apic_ints[x].dst_apic_id == newid)
1361                         io_apic_ints[x].dst_apic_id = oldid;
1362         }
1363
1364         /* Swap physical APIC IDs in IO_TO_ID mappings */
1365         for (oapic = 0; oapic < mp_napics; oapic++)
1366                 if (IO_TO_ID(oapic) == newid)
1367                         break;
1368
1369         if (oapic < mp_napics) {
1370                 kprintf("Changing APIC ID for IO APIC #%d from "
1371                        "%d to %d in MP table\n",
1372                        oapic, newid, oldid);
1373                 IO_TO_ID(oapic) = oldid;
1374         }
1375         IO_TO_ID(apic) = newid;
1376 }
1377
1378
1379 static void
1380 fix_id_to_io_mapping(void)
1381 {
1382         int x;
1383
1384         for (x = 0; x < NAPICID; x++)
1385                 ID_TO_IO(x) = -1;
1386
1387         for (x = 0; x <= mp_naps; x++)
1388                 if (CPU_TO_ID(x) < NAPICID)
1389                         ID_TO_IO(CPU_TO_ID(x)) = x;
1390
1391         for (x = 0; x < mp_napics; x++)
1392                 if (IO_TO_ID(x) < NAPICID)
1393                         ID_TO_IO(IO_TO_ID(x)) = x;
1394 }
1395
1396
1397 static int
1398 first_free_apic_id(void)
1399 {
1400         int freeid, x;
1401
1402         for (freeid = 0; freeid < NAPICID; freeid++) {
1403                 for (x = 0; x <= mp_naps; x++)
1404                         if (CPU_TO_ID(x) == freeid)
1405                                 break;
1406                 if (x <= mp_naps)
1407                         continue;
1408                 for (x = 0; x < mp_napics; x++)
1409                         if (IO_TO_ID(x) == freeid)
1410                                 break;
1411                 if (x < mp_napics)
1412                         continue;
1413                 return freeid;
1414         }
1415         return freeid;
1416 }
1417
1418
1419 static int
1420 io_apic_id_acceptable(int apic, int id)
1421 {
1422         int cpu;                /* Logical CPU number */
1423         int oapic;              /* Logical IO APIC number for other IO APIC */
1424
1425         if (id >= NAPICID)
1426                 return 0;       /* Out of range */
1427
1428         for (cpu = 0; cpu <= mp_naps; cpu++)
1429                 if (CPU_TO_ID(cpu) == id)
1430                         return 0;       /* Conflict with CPU */
1431
1432         for (oapic = 0; oapic < mp_napics && oapic < apic; oapic++)
1433                 if (IO_TO_ID(oapic) == id)
1434                         return 0;       /* Conflict with other APIC */
1435
1436         return 1;               /* ID is acceptable for IO APIC */
1437 }
1438
1439 static
1440 io_int *
1441 io_apic_find_int_entry(int apic, int pin)
1442 {
1443         int     x;
1444
1445         /* search each of the possible INTerrupt sources */
1446         for (x = 0; x < nintrs; ++x) {
1447                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1448                     (pin == io_apic_ints[x].dst_apic_int))
1449                         return (&io_apic_ints[x]);
1450         }
1451         return NULL;
1452 }
1453
1454 #endif
1455
1456 /*
1457  * parse an Intel MP specification table
1458  */
1459 static void
1460 mptable_fix(void)
1461 {
1462 #ifdef APIC_IO
1463         int     x;
1464         int     id;
1465         int     apic;           /* IO APIC unit number */
1466         int     freeid;         /* Free physical APIC ID */
1467         int     physid;         /* Current physical IO APIC ID */
1468         io_int *io14;
1469         int     bus_0 = 0;      /* Stop GCC warning */
1470         int     bus_pci = 0;    /* Stop GCC warning */
1471         int     num_pci_bus;
1472
1473         /*
1474          * Fix mis-numbering of the PCI bus and its INT entries if the BIOS
1475          * did it wrong.  The MP spec says that when more than 1 PCI bus
1476          * exists the BIOS must begin with bus entries for the PCI bus and use
1477          * actual PCI bus numbering.  This implies that when only 1 PCI bus
1478          * exists the BIOS can choose to ignore this ordering, and indeed many
1479          * MP motherboards do ignore it.  This causes a problem when the PCI
1480          * sub-system makes requests of the MP sub-system based on PCI bus
1481          * numbers.     So here we look for the situation and renumber the
1482          * busses and associated INTs in an effort to "make it right".
1483          */
1484
1485         /* find bus 0, PCI bus, count the number of PCI busses */
1486         for (num_pci_bus = 0, x = 0; x < mp_nbusses; ++x) {
1487                 if (bus_data[x].bus_id == 0) {
1488                         bus_0 = x;
1489                 }
1490                 if (bus_data[x].bus_type == PCI) {
1491                         ++num_pci_bus;
1492                         bus_pci = x;
1493                 }
1494         }
1495         /*
1496          * bus_0 == slot of bus with ID of 0
1497          * bus_pci == slot of last PCI bus encountered
1498          */
1499
1500         /* check the 1 PCI bus case for sanity */
1501         /* if it is number 0 all is well */
1502         if (num_pci_bus == 1 &&
1503             bus_data[bus_pci].bus_id != 0) {
1504
1505                 /* mis-numbered, swap with whichever bus uses slot 0 */
1506
1507                 /* swap the bus entry types */
1508                 bus_data[bus_pci].bus_type = bus_data[bus_0].bus_type;
1509                 bus_data[bus_0].bus_type = PCI;
1510
1511                 /* swap each relavant INTerrupt entry */
1512                 id = bus_data[bus_pci].bus_id;
1513                 for (x = 0; x < nintrs; ++x) {
1514                         if (io_apic_ints[x].src_bus_id == id) {
1515                                 io_apic_ints[x].src_bus_id = 0;
1516                         }
1517                         else if (io_apic_ints[x].src_bus_id == 0) {
1518                                 io_apic_ints[x].src_bus_id = id;
1519                         }
1520                 }
1521         }
1522
1523         /* Assign IO APIC IDs.
1524          *
1525          * First try the existing ID. If a conflict is detected, try
1526          * the ID in the MP table.  If a conflict is still detected, find
1527          * a free id.
1528          *
1529          * We cannot use the ID_TO_IO table before all conflicts has been
1530          * resolved and the table has been corrected.
1531          */
1532         for (apic = 0; apic < mp_napics; ++apic) { /* For all IO APICs */
1533
1534                 /* First try to use the value set by the BIOS */
1535                 physid = io_apic_get_id(apic);
1536                 if (io_apic_id_acceptable(apic, physid)) {
1537                         if (IO_TO_ID(apic) != physid)
1538                                 swap_apic_id(apic, IO_TO_ID(apic), physid);
1539                         continue;
1540                 }
1541
1542                 /* Then check if the value in the MP table is acceptable */
1543                 if (io_apic_id_acceptable(apic, IO_TO_ID(apic)))
1544                         continue;
1545
1546                 /* Last resort, find a free APIC ID and use it */
1547                 freeid = first_free_apic_id();
1548                 if (freeid >= NAPICID)
1549                         panic("No free physical APIC IDs found");
1550
1551                 if (io_apic_id_acceptable(apic, freeid)) {
1552                         swap_apic_id(apic, IO_TO_ID(apic), freeid);
1553                         continue;
1554                 }
1555                 panic("Free physical APIC ID not usable");
1556         }
1557         fix_id_to_io_mapping();
1558
1559         /* detect and fix broken Compaq MP table */
1560         if (apic_int_type(0, 0) == -1) {
1561                 kprintf("APIC_IO: MP table broken: 8259->APIC entry missing!\n");
1562                 io_apic_ints[nintrs].int_type = 3;      /* ExtInt */
1563                 io_apic_ints[nintrs].int_vector = 0xff; /* Unassigned */
1564                 /* XXX fixme, set src bus id etc, but it doesn't seem to hurt */
1565                 io_apic_ints[nintrs].dst_apic_id = IO_TO_ID(0);
1566                 io_apic_ints[nintrs].dst_apic_int = 0;  /* Pin 0 */
1567                 nintrs++;
1568         } else if (apic_int_type(0, 0) == 0) {
1569                 kprintf("APIC_IO: MP table broken: ExtINT entry corrupt!\n");
1570                 for (x = 0; x < nintrs; ++x)
1571                         if ((0 == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1572                             (0 == io_apic_ints[x].dst_apic_int)) {
1573                                 io_apic_ints[x].int_type = 3;
1574                                 io_apic_ints[x].int_vector = 0xff;
1575                                 break;
1576                         }
1577         }
1578
1579         /*
1580          * Fix missing IRQ 15 when IRQ 14 is an ISA interrupt.  IDE
1581          * controllers universally come in pairs.  If IRQ 14 is specified
1582          * as an ISA interrupt, then IRQ 15 had better be too.
1583          *
1584          * [ Shuttle XPC / AMD Athlon X2 ]
1585          *      The MPTable is missing an entry for IRQ 15.  Note that the
1586          *      ACPI table has an entry for both 14 and 15.
1587          */
1588         if (apic_int_type(0, 14) == 0 && apic_int_type(0, 15) == -1) {
1589                 kprintf("APIC_IO: MP table broken: IRQ 15 not ISA when IRQ 14 is!\n");
1590                 io14 = io_apic_find_int_entry(0, 14);
1591                 io_apic_ints[nintrs] = *io14;
1592                 io_apic_ints[nintrs].src_bus_irq = 15;
1593                 io_apic_ints[nintrs].dst_apic_int = 15;
1594                 nintrs++;
1595         }
1596 #endif
1597 }
1598
1599 #ifdef APIC_IO
1600
1601 /* Assign low level interrupt handlers */
1602 static void
1603 setup_apic_irq_mapping(void)
1604 {
1605         int     x;
1606         int     int_vector;
1607
1608         /* Clear array */
1609         for (x = 0; x < APIC_INTMAPSIZE; x++) {
1610                 int_to_apicintpin[x].ioapic = -1;
1611                 int_to_apicintpin[x].int_pin = 0;
1612                 int_to_apicintpin[x].apic_address = NULL;
1613                 int_to_apicintpin[x].redirindex = 0;
1614         }
1615
1616         /* First assign ISA/EISA interrupts */
1617         for (x = 0; x < nintrs; x++) {
1618                 int_vector = io_apic_ints[x].src_bus_irq;
1619                 if (int_vector < APIC_INTMAPSIZE &&
1620                     io_apic_ints[x].int_vector == 0xff &&
1621                     int_to_apicintpin[int_vector].ioapic == -1 &&
1622                     (apic_int_is_bus_type(x, ISA) ||
1623                      apic_int_is_bus_type(x, EISA)) &&
1624                     io_apic_ints[x].int_type == 0) {
1625                         assign_apic_irq(ID_TO_IO(io_apic_ints[x].dst_apic_id),
1626                                         io_apic_ints[x].dst_apic_int,
1627                                         int_vector);
1628                 }
1629         }
1630
1631         /* Assign ExtInt entry if no ISA/EISA interrupt 0 entry */
1632         for (x = 0; x < nintrs; x++) {
1633                 if (io_apic_ints[x].dst_apic_int == 0 &&
1634                     io_apic_ints[x].dst_apic_id == IO_TO_ID(0) &&
1635                     io_apic_ints[x].int_vector == 0xff &&
1636                     int_to_apicintpin[0].ioapic == -1 &&
1637                     io_apic_ints[x].int_type == 3) {
1638                         assign_apic_irq(0, 0, 0);
1639                         break;
1640                 }
1641         }
1642
1643         /* Assign PCI interrupts */
1644         for (x = 0; x < nintrs; ++x) {
1645                 if (io_apic_ints[x].int_type == 0 &&
1646                     io_apic_ints[x].int_vector == 0xff &&
1647                     apic_int_is_bus_type(x, PCI))
1648                         allocate_apic_irq(x);
1649         }
1650 }
1651
1652 #endif
1653
1654 void
1655 mp_set_cpuids(int cpu_id, int apic_id)
1656 {
1657         CPU_TO_ID(cpu_id) = apic_id;
1658         ID_TO_CPU(apic_id) = cpu_id;
1659 }
1660
1661 static int
1662 processor_entry(const struct PROCENTRY *entry, int cpu)
1663 {
1664         KKASSERT(cpu > 0);
1665
1666         /* check for usability */
1667         if (!(entry->cpu_flags & PROCENTRY_FLAG_EN))
1668                 return 0;
1669
1670         /* check for BSP flag */
1671         if (entry->cpu_flags & PROCENTRY_FLAG_BP) {
1672                 mp_set_cpuids(0, entry->apic_id);
1673                 return 0;       /* its already been counted */
1674         }
1675
1676         /* add another AP to list, if less than max number of CPUs */
1677         else if (cpu < MAXCPU) {
1678                 mp_set_cpuids(cpu, entry->apic_id);
1679                 return 1;
1680         }
1681
1682         return 0;
1683 }
1684
1685 #ifdef APIC_IO
1686
1687 static int
1688 bus_entry(bus_entry_ptr entry, int bus)
1689 {
1690         int     x;
1691         char    c, name[8];
1692
1693         /* encode the name into an index */
1694         for (x = 0; x < 6; ++x) {
1695                 if ((c = entry->bus_type[x]) == ' ')
1696                         break;
1697                 name[x] = c;
1698         }
1699         name[x] = '\0';
1700
1701         if ((x = lookup_bus_type(name)) == UNKNOWN_BUSTYPE)
1702                 panic("unknown bus type: '%s'", name);
1703
1704         bus_data[bus].bus_id = entry->bus_id;
1705         bus_data[bus].bus_type = x;
1706
1707         return 1;
1708 }
1709
1710 static int
1711 io_apic_entry(io_apic_entry_ptr entry, int apic)
1712 {
1713         if (!(entry->apic_flags & IOAPICENTRY_FLAG_EN))
1714                 return 0;
1715
1716         IO_TO_ID(apic) = entry->apic_id;
1717         ID_TO_IO(entry->apic_id) = apic;
1718
1719         return 1;
1720 }
1721
1722 static int
1723 lookup_bus_type(char *name)
1724 {
1725         int     x;
1726
1727         for (x = 0; x < MAX_BUSTYPE; ++x)
1728                 if (strcmp(bus_type_table[x].name, name) == 0)
1729                         return bus_type_table[x].type;
1730
1731         return UNKNOWN_BUSTYPE;
1732 }
1733
1734 static int
1735 int_entry(int_entry_ptr entry, int intr)
1736 {
1737         int apic;
1738
1739         io_apic_ints[intr].int_type = entry->int_type;
1740         io_apic_ints[intr].int_flags = entry->int_flags;
1741         io_apic_ints[intr].src_bus_id = entry->src_bus_id;
1742         io_apic_ints[intr].src_bus_irq = entry->src_bus_irq;
1743         if (entry->dst_apic_id == 255) {
1744                 /* This signal goes to all IO APICS.  Select an IO APIC
1745                    with sufficient number of interrupt pins */
1746                 for (apic = 0; apic < mp_napics; apic++)
1747                         if (((io_apic_read(apic, IOAPIC_VER) &
1748                               IOART_VER_MAXREDIR) >> MAXREDIRSHIFT) >=
1749                             entry->dst_apic_int)
1750                                 break;
1751                 if (apic < mp_napics)
1752                         io_apic_ints[intr].dst_apic_id = IO_TO_ID(apic);
1753                 else
1754                         io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1755         } else
1756                 io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1757         io_apic_ints[intr].dst_apic_int = entry->dst_apic_int;
1758
1759         return 1;
1760 }
1761
1762 static int
1763 apic_int_is_bus_type(int intr, int bus_type)
1764 {
1765         int     bus;
1766
1767         for (bus = 0; bus < mp_nbusses; ++bus)
1768                 if ((bus_data[bus].bus_id == io_apic_ints[intr].src_bus_id)
1769                     && ((int) bus_data[bus].bus_type == bus_type))
1770                         return 1;
1771
1772         return 0;
1773 }
1774
1775 /*
1776  * Given a traditional ISA INT mask, return an APIC mask.
1777  */
1778 u_int
1779 isa_apic_mask(u_int isa_mask)
1780 {
1781         int isa_irq;
1782         int apic_pin;
1783
1784 #if defined(SKIP_IRQ15_REDIRECT)
1785         if (isa_mask == (1 << 15)) {
1786                 kprintf("skipping ISA IRQ15 redirect\n");
1787                 return isa_mask;
1788         }
1789 #endif  /* SKIP_IRQ15_REDIRECT */
1790
1791         isa_irq = ffs(isa_mask);                /* find its bit position */
1792         if (isa_irq == 0)                       /* doesn't exist */
1793                 return 0;
1794         --isa_irq;                              /* make it zero based */
1795
1796         apic_pin = isa_apic_irq(isa_irq);       /* look for APIC connection */
1797         if (apic_pin == -1)
1798                 return 0;
1799
1800         return (1 << apic_pin);                 /* convert pin# to a mask */
1801 }
1802
1803 /*
1804  * Determine which APIC pin an ISA/EISA INT is attached to.
1805  */
1806 #define INTTYPE(I)      (io_apic_ints[(I)].int_type)
1807 #define INTPIN(I)       (io_apic_ints[(I)].dst_apic_int)
1808 #define INTIRQ(I)       (io_apic_ints[(I)].int_vector)
1809 #define INTAPIC(I)      (ID_TO_IO(io_apic_ints[(I)].dst_apic_id))
1810
1811 #define SRCBUSIRQ(I)    (io_apic_ints[(I)].src_bus_irq)
1812 int
1813 isa_apic_irq(int isa_irq)
1814 {
1815         int     intr;
1816
1817         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1818                 if (INTTYPE(intr) == 0) {               /* standard INT */
1819                         if (SRCBUSIRQ(intr) == isa_irq) {
1820                                 if (apic_int_is_bus_type(intr, ISA) ||
1821                                     apic_int_is_bus_type(intr, EISA)) {
1822                                         if (INTIRQ(intr) == 0xff)
1823                                                 return -1; /* unassigned */
1824                                         return INTIRQ(intr);    /* found */
1825                                 }
1826                         }
1827                 }
1828         }
1829         return -1;                                      /* NOT found */
1830 }
1831
1832
1833 /*
1834  * Determine which APIC pin a PCI INT is attached to.
1835  */
1836 #define SRCBUSID(I)     (io_apic_ints[(I)].src_bus_id)
1837 #define SRCBUSDEVICE(I) ((io_apic_ints[(I)].src_bus_irq >> 2) & 0x1f)
1838 #define SRCBUSLINE(I)   (io_apic_ints[(I)].src_bus_irq & 0x03)
1839 int
1840 pci_apic_irq(int pciBus, int pciDevice, int pciInt)
1841 {
1842         int     intr;
1843
1844         --pciInt;                                       /* zero based */
1845
1846         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1847                 if ((INTTYPE(intr) == 0)                /* standard INT */
1848                     && (SRCBUSID(intr) == pciBus)
1849                     && (SRCBUSDEVICE(intr) == pciDevice)
1850                     && (SRCBUSLINE(intr) == pciInt)) {  /* a candidate IRQ */
1851                         if (apic_int_is_bus_type(intr, PCI)) {
1852                                 if (INTIRQ(intr) == 0xff) {
1853                                         kprintf("IOAPIC: pci_apic_irq() "
1854                                                 "failed\n");
1855                                         return -1;      /* unassigned */
1856                                 }
1857                                 return INTIRQ(intr);    /* exact match */
1858                         }
1859                 }
1860         }
1861
1862         return -1;                                      /* NOT found */
1863 }
1864
1865 int
1866 next_apic_irq(int irq)
1867 {
1868         int intr, ointr;
1869         int bus, bustype;
1870
1871         bus = 0;
1872         bustype = 0;
1873         for (intr = 0; intr < nintrs; intr++) {
1874                 if (INTIRQ(intr) != irq || INTTYPE(intr) != 0)
1875                         continue;
1876                 bus = SRCBUSID(intr);
1877                 bustype = apic_bus_type(bus);
1878                 if (bustype != ISA &&
1879                     bustype != EISA &&
1880                     bustype != PCI)
1881                         continue;
1882                 break;
1883         }
1884         if (intr >= nintrs) {
1885                 return -1;
1886         }
1887         for (ointr = intr + 1; ointr < nintrs; ointr++) {
1888                 if (INTTYPE(ointr) != 0)
1889                         continue;
1890                 if (bus != SRCBUSID(ointr))
1891                         continue;
1892                 if (bustype == PCI) {
1893                         if (SRCBUSDEVICE(intr) != SRCBUSDEVICE(ointr))
1894                                 continue;
1895                         if (SRCBUSLINE(intr) != SRCBUSLINE(ointr))
1896                                 continue;
1897                 }
1898                 if (bustype == ISA || bustype == EISA) {
1899                         if (SRCBUSIRQ(intr) != SRCBUSIRQ(ointr))
1900                                 continue;
1901                 }
1902                 if (INTPIN(intr) == INTPIN(ointr))
1903                         continue;
1904                 break;
1905         }
1906         if (ointr >= nintrs) {
1907                 return -1;
1908         }
1909         return INTIRQ(ointr);
1910 }
1911 #undef SRCBUSLINE
1912 #undef SRCBUSDEVICE
1913 #undef SRCBUSID
1914 #undef SRCBUSIRQ
1915
1916 #undef INTPIN
1917 #undef INTIRQ
1918 #undef INTAPIC
1919 #undef INTTYPE
1920
1921 #endif
1922
1923 /*
1924  * Reprogram the MB chipset to NOT redirect an ISA INTerrupt.
1925  *
1926  * XXX FIXME:
1927  *  Exactly what this means is unclear at this point.  It is a solution
1928  *  for motherboards that redirect the MBIRQ0 pin.  Generically a motherboard
1929  *  could route any of the ISA INTs to upper (>15) IRQ values.  But most would
1930  *  NOT be redirected via MBIRQ0, thus "undirect()ing" them would NOT be an
1931  *  option.
1932  */
1933 int
1934 undirect_isa_irq(int rirq)
1935 {
1936 #if defined(READY)
1937         if (bootverbose)
1938             kprintf("Freeing redirected ISA irq %d.\n", rirq);
1939         /** FIXME: tickle the MB redirector chip */
1940         return /* XXX */;
1941 #else
1942         if (bootverbose)
1943             kprintf("Freeing (NOT implemented) redirected ISA irq %d.\n", rirq);
1944         return 0;
1945 #endif  /* READY */
1946 }
1947
1948
1949 /*
1950  * Reprogram the MB chipset to NOT redirect a PCI INTerrupt
1951  */
1952 int
1953 undirect_pci_irq(int rirq)
1954 {
1955 #if defined(READY)
1956         if (bootverbose)
1957                 kprintf("Freeing redirected PCI irq %d.\n", rirq);
1958
1959         /** FIXME: tickle the MB redirector chip */
1960         return /* XXX */;
1961 #else
1962         if (bootverbose)
1963                 kprintf("Freeing (NOT implemented) redirected PCI irq %d.\n",
1964                        rirq);
1965         return 0;
1966 #endif  /* READY */
1967 }
1968
1969
1970 #ifdef APIC_IO
1971
1972 /*
1973  * given a bus ID, return:
1974  *  the bus type if found
1975  *  -1 if NOT found
1976  */
1977 int
1978 apic_bus_type(int id)
1979 {
1980         int     x;
1981
1982         for (x = 0; x < mp_nbusses; ++x)
1983                 if (bus_data[x].bus_id == id)
1984                         return bus_data[x].bus_type;
1985
1986         return -1;
1987 }
1988
1989 /*
1990  * given a LOGICAL APIC# and pin#, return:
1991  *  the associated src bus ID if found
1992  *  -1 if NOT found
1993  */
1994 int
1995 apic_src_bus_id(int apic, int pin)
1996 {
1997         int     x;
1998
1999         /* search each of the possible INTerrupt sources */
2000         for (x = 0; x < nintrs; ++x)
2001                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2002                     (pin == io_apic_ints[x].dst_apic_int))
2003                         return (io_apic_ints[x].src_bus_id);
2004
2005         return -1;              /* NOT found */
2006 }
2007
2008 /*
2009  * given a LOGICAL APIC# and pin#, return:
2010  *  the associated src bus IRQ if found
2011  *  -1 if NOT found
2012  */
2013 int
2014 apic_src_bus_irq(int apic, int pin)
2015 {
2016         int     x;
2017
2018         for (x = 0; x < nintrs; x++)
2019                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2020                     (pin == io_apic_ints[x].dst_apic_int))
2021                         return (io_apic_ints[x].src_bus_irq);
2022
2023         return -1;              /* NOT found */
2024 }
2025
2026
2027 /*
2028  * given a LOGICAL APIC# and pin#, return:
2029  *  the associated INTerrupt type if found
2030  *  -1 if NOT found
2031  */
2032 int
2033 apic_int_type(int apic, int pin)
2034 {
2035         int     x;
2036
2037         /* search each of the possible INTerrupt sources */
2038         for (x = 0; x < nintrs; ++x) {
2039                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2040                     (pin == io_apic_ints[x].dst_apic_int))
2041                         return (io_apic_ints[x].int_type);
2042         }
2043         return -1;              /* NOT found */
2044 }
2045
2046 /*
2047  * Return the IRQ associated with an APIC pin
2048  */
2049 int
2050 apic_irq(int apic, int pin)
2051 {
2052         int x;
2053         int res;
2054
2055         for (x = 0; x < nintrs; ++x) {
2056                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2057                     (pin == io_apic_ints[x].dst_apic_int)) {
2058                         res = io_apic_ints[x].int_vector;
2059                         if (res == 0xff)
2060                                 return -1;
2061                         if (apic != int_to_apicintpin[res].ioapic)
2062                                 panic("apic_irq: inconsistent table %d/%d", apic, int_to_apicintpin[res].ioapic);
2063                         if (pin != int_to_apicintpin[res].int_pin)
2064                                 panic("apic_irq inconsistent table (2)");
2065                         return res;
2066                 }
2067         }
2068         return -1;
2069 }
2070
2071
2072 /*
2073  * given a LOGICAL APIC# and pin#, return:
2074  *  the associated trigger mode if found
2075  *  -1 if NOT found
2076  */
2077 int
2078 apic_trigger(int apic, int pin)
2079 {
2080         int     x;
2081
2082         /* search each of the possible INTerrupt sources */
2083         for (x = 0; x < nintrs; ++x)
2084                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2085                     (pin == io_apic_ints[x].dst_apic_int))
2086                         return ((io_apic_ints[x].int_flags >> 2) & 0x03);
2087
2088         return -1;              /* NOT found */
2089 }
2090
2091
2092 /*
2093  * given a LOGICAL APIC# and pin#, return:
2094  *  the associated 'active' level if found
2095  *  -1 if NOT found
2096  */
2097 int
2098 apic_polarity(int apic, int pin)
2099 {
2100         int     x;
2101
2102         /* search each of the possible INTerrupt sources */
2103         for (x = 0; x < nintrs; ++x)
2104                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2105                     (pin == io_apic_ints[x].dst_apic_int))
2106                         return (io_apic_ints[x].int_flags & 0x03);
2107
2108         return -1;              /* NOT found */
2109 }
2110
2111 #endif
2112
2113 /*
2114  * set data according to MP defaults
2115  * FIXME: probably not complete yet...
2116  */
2117 static void
2118 mptable_default(int type)
2119 {
2120 #if defined(APIC_IO)
2121         int     io_apic_id;
2122         int     pin;
2123
2124 #if 0
2125         kprintf("  MP default config type: %d\n", type);
2126         switch (type) {
2127         case 1:
2128                 kprintf("   bus: ISA, APIC: 82489DX\n");
2129                 break;
2130         case 2:
2131                 kprintf("   bus: EISA, APIC: 82489DX\n");
2132                 break;
2133         case 3:
2134                 kprintf("   bus: EISA, APIC: 82489DX\n");
2135                 break;
2136         case 4:
2137                 kprintf("   bus: MCA, APIC: 82489DX\n");
2138                 break;
2139         case 5:
2140                 kprintf("   bus: ISA+PCI, APIC: Integrated\n");
2141                 break;
2142         case 6:
2143                 kprintf("   bus: EISA+PCI, APIC: Integrated\n");
2144                 break;
2145         case 7:
2146                 kprintf("   bus: MCA+PCI, APIC: Integrated\n");
2147                 break;
2148         default:
2149                 kprintf("   future type\n");
2150                 break;
2151                 /* NOTREACHED */
2152         }
2153 #endif  /* 0 */
2154
2155         /* one and only IO APIC */
2156         io_apic_id = (io_apic_read(0, IOAPIC_ID) & APIC_ID_MASK) >> 24;
2157
2158         /*
2159          * sanity check, refer to MP spec section 3.6.6, last paragraph
2160          * necessary as some hardware isn't properly setting up the IO APIC
2161          */
2162 #if defined(REALLY_ANAL_IOAPICID_VALUE)
2163         if (io_apic_id != 2) {
2164 #else
2165         if ((io_apic_id == 0) || (io_apic_id == 1) || (io_apic_id == 15)) {
2166 #endif  /* REALLY_ANAL_IOAPICID_VALUE */
2167                 io_apic_set_id(0, 2);
2168                 io_apic_id = 2;
2169         }
2170         IO_TO_ID(0) = io_apic_id;
2171         ID_TO_IO(io_apic_id) = 0;
2172
2173         /* fill out bus entries */
2174         switch (type) {
2175         case 1:
2176         case 2:
2177         case 3:
2178         case 4:
2179         case 5:
2180         case 6:
2181         case 7:
2182                 bus_data[0].bus_id = default_data[type - 1][1];
2183                 bus_data[0].bus_type = default_data[type - 1][2];
2184                 bus_data[1].bus_id = default_data[type - 1][3];
2185                 bus_data[1].bus_type = default_data[type - 1][4];
2186                 break;
2187
2188         /* case 4: case 7:                 MCA NOT supported */
2189         default:                /* illegal/reserved */
2190                 panic("BAD default MP config: %d", type);
2191                 /* NOTREACHED */
2192         }
2193
2194         /* general cases from MP v1.4, table 5-2 */
2195         for (pin = 0; pin < 16; ++pin) {
2196                 io_apic_ints[pin].int_type = 0;
2197                 io_apic_ints[pin].int_flags = 0x05;     /* edge/active-hi */
2198                 io_apic_ints[pin].src_bus_id = 0;
2199                 io_apic_ints[pin].src_bus_irq = pin;    /* IRQ2 caught below */
2200                 io_apic_ints[pin].dst_apic_id = io_apic_id;
2201                 io_apic_ints[pin].dst_apic_int = pin;   /* 1-to-1 */
2202         }
2203
2204         /* special cases from MP v1.4, table 5-2 */
2205         if (type == 2) {
2206                 io_apic_ints[2].int_type = 0xff;        /* N/C */
2207                 io_apic_ints[13].int_type = 0xff;       /* N/C */
2208 #if !defined(APIC_MIXED_MODE)
2209                 /** FIXME: ??? */
2210                 panic("sorry, can't support type 2 default yet");
2211 #endif  /* APIC_MIXED_MODE */
2212         }
2213         else
2214                 io_apic_ints[2].src_bus_irq = 0;        /* ISA IRQ0 is on APIC INT 2 */
2215
2216         if (type == 7)
2217                 io_apic_ints[0].int_type = 0xff;        /* N/C */
2218         else
2219                 io_apic_ints[0].int_type = 3;   /* vectored 8259 */
2220 #endif  /* APIC_IO */
2221 }
2222
2223 /*
2224  * Map a physical memory address representing I/O into KVA.  The I/O
2225  * block is assumed not to cross a page boundary.
2226  */
2227 void *
2228 permanent_io_mapping(vm_paddr_t pa)
2229 {
2230         KKASSERT(pa < 0x100000000LL);
2231
2232         return pmap_mapdev_uncacheable(pa, PAGE_SIZE);
2233 }
2234
2235 /*
2236  * start each AP in our list
2237  */
2238 static int
2239 start_all_aps(u_int boot_addr)
2240 {
2241         vm_offset_t va = boot_address + KERNBASE;
2242         u_int64_t *pt4, *pt3, *pt2;
2243         int     x, i, pg;
2244         int     shift;
2245         int     smicount;
2246         int     smibest;
2247         int     smilast;
2248         u_char  mpbiosreason;
2249         u_long  mpbioswarmvec;
2250         struct mdglobaldata *gd;
2251         struct privatespace *ps;
2252
2253         POSTCODE(START_ALL_APS_POST);
2254
2255         /* Initialize BSP's local APIC */
2256         apic_initialize(TRUE);
2257
2258         /* install the AP 1st level boot code */
2259         pmap_kenter(va, boot_address);
2260         cpu_invlpg((void *)va);         /* JG XXX */
2261         bcopy(mptramp_start, (void *)va, bootMP_size);
2262
2263         /* Locate the page tables, they'll be below the trampoline */
2264         pt4 = (u_int64_t *)(uintptr_t)(mptramp_pagetables + KERNBASE);
2265         pt3 = pt4 + (PAGE_SIZE) / sizeof(u_int64_t);
2266         pt2 = pt3 + (PAGE_SIZE) / sizeof(u_int64_t);
2267
2268         /* Create the initial 1GB replicated page tables */
2269         for (i = 0; i < 512; i++) {
2270                 /* Each slot of the level 4 pages points to the same level 3 page */
2271                 pt4[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + PAGE_SIZE);
2272                 pt4[i] |= PG_V | PG_RW | PG_U;
2273
2274                 /* Each slot of the level 3 pages points to the same level 2 page */
2275                 pt3[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + (2 * PAGE_SIZE));
2276                 pt3[i] |= PG_V | PG_RW | PG_U;
2277
2278                 /* The level 2 page slots are mapped with 2MB pages for 1GB. */
2279                 pt2[i] = i * (2 * 1024 * 1024);
2280                 pt2[i] |= PG_V | PG_RW | PG_PS | PG_U;
2281         }
2282
2283         /* save the current value of the warm-start vector */
2284         mpbioswarmvec = *((u_int32_t *) WARMBOOT_OFF);
2285         outb(CMOS_REG, BIOS_RESET);
2286         mpbiosreason = inb(CMOS_DATA);
2287
2288         /* setup a vector to our boot code */
2289         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2290         *((volatile u_short *) WARMBOOT_SEG) = (boot_address >> 4);
2291         outb(CMOS_REG, BIOS_RESET);
2292         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2293
2294         /*
2295          * If we have a TSC we can figure out the SMI interrupt rate.
2296          * The SMI does not necessarily use a constant rate.  Spend
2297          * up to 250ms trying to figure it out.
2298          */
2299         smibest = 0;
2300         if (cpu_feature & CPUID_TSC) {
2301                 set_apic_timer(275000);
2302                 smilast = read_apic_timer();
2303                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
2304                         smicount = smitest();
2305                         if (smibest == 0 || smilast - smicount < smibest)
2306                                 smibest = smilast - smicount;
2307                         smilast = smicount;
2308                 }
2309                 if (smibest > 250000)
2310                         smibest = 0;
2311                 if (smibest) {
2312                         smibest = smibest * (int64_t)1000000 /
2313                                   get_apic_timer_frequency();
2314                 }
2315         }
2316         if (smibest)
2317                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
2318                         1000000 / smibest, smibest);
2319
2320         /* start each AP */
2321         for (x = 1; x <= mp_naps; ++x) {
2322
2323                 /* This is a bit verbose, it will go away soon.  */
2324
2325                 /* first page of AP's private space */
2326                 pg = x * x86_64_btop(sizeof(struct privatespace));
2327
2328                 /* allocate new private data page(s) */
2329                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
2330                                 MDGLOBALDATA_BASEALLOC_SIZE);
2331
2332                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
2333                 bzero(gd, sizeof(*gd));
2334                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
2335
2336                 /* prime data page for it to use */
2337                 mi_gdinit(&gd->mi, x);
2338                 cpu_gdinit(gd, x);
2339                 gd->gd_CMAP1 = &SMPpt[pg + 0];
2340                 gd->gd_CMAP2 = &SMPpt[pg + 1];
2341                 gd->gd_CMAP3 = &SMPpt[pg + 2];
2342                 gd->gd_PMAP1 = &SMPpt[pg + 3];
2343                 gd->gd_CADDR1 = ps->CPAGE1;
2344                 gd->gd_CADDR2 = ps->CPAGE2;
2345                 gd->gd_CADDR3 = ps->CPAGE3;
2346                 gd->gd_PADDR1 = (pt_entry_t *)ps->PPAGE1;
2347                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
2348                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
2349
2350                 /* setup a vector to our boot code */
2351                 *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2352                 *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
2353                 outb(CMOS_REG, BIOS_RESET);
2354                 outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2355
2356                 /*
2357                  * Setup the AP boot stack
2358                  */
2359                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
2360                 bootAP = x;
2361
2362                 /* attempt to start the Application Processor */
2363                 CHECK_INIT(99); /* setup checkpoints */
2364                 if (!start_ap(gd, boot_addr, smibest)) {
2365                         kprintf("AP #%d (PHY# %d) failed!\n", x, CPU_TO_ID(x));
2366                         CHECK_PRINT("trace");   /* show checkpoints */
2367                         /* better panic as the AP may be running loose */
2368                         kprintf("panic y/n? [y] ");
2369                         if (cngetc() != 'n')
2370                                 panic("bye-bye");
2371                 }
2372                 CHECK_PRINT("trace");           /* show checkpoints */
2373
2374                 /* record its version info */
2375                 cpu_apic_versions[x] = cpu_apic_versions[0];
2376         }
2377
2378         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
2379         ncpus = x;
2380
2381         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
2382         for (shift = 0; (1 << shift) <= ncpus; ++shift)
2383                 ;
2384         --shift;
2385         ncpus2_shift = shift;
2386         ncpus2 = 1 << shift;
2387         ncpus2_mask = ncpus2 - 1;
2388
2389         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
2390         if ((1 << shift) < ncpus)
2391                 ++shift;
2392         ncpus_fit = 1 << shift;
2393         ncpus_fit_mask = ncpus_fit - 1;
2394
2395         /* build our map of 'other' CPUs */
2396         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2397         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
2398         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
2399
2400         /* fill in our (BSP) APIC version */
2401         cpu_apic_versions[0] = lapic->version;
2402
2403         /* restore the warmstart vector */
2404         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
2405         outb(CMOS_REG, BIOS_RESET);
2406         outb(CMOS_DATA, mpbiosreason);
2407
2408         /*
2409          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
2410          * up, clean out the P==V mapping we did earlier.
2411          */
2412         pmap_set_opt();
2413
2414         /* number of APs actually started */
2415         return ncpus - 1;
2416 }
2417
2418
2419 /*
2420  * load the 1st level AP boot code into base memory.
2421  */
2422
2423 /* targets for relocation */
2424 extern void bigJump(void);
2425 extern void bootCodeSeg(void);
2426 extern void bootDataSeg(void);
2427 extern void MPentry(void);
2428 extern u_int MP_GDT;
2429 extern u_int mp_gdtbase;
2430
2431 #if 0
2432
2433 static void
2434 install_ap_tramp(u_int boot_addr)
2435 {
2436         int     x;
2437         int     size = *(int *) ((u_long) & bootMP_size);
2438         u_char *src = (u_char *) ((u_long) bootMP);
2439         u_char *dst = (u_char *) boot_addr + KERNBASE;
2440         u_int   boot_base = (u_int) bootMP;
2441         u_int8_t *dst8;
2442         u_int16_t *dst16;
2443         u_int32_t *dst32;
2444
2445         POSTCODE(INSTALL_AP_TRAMP_POST);
2446
2447         for (x = 0; x < size; ++x)
2448                 *dst++ = *src++;
2449
2450         /*
2451          * modify addresses in code we just moved to basemem. unfortunately we
2452          * need fairly detailed info about mpboot.s for this to work.  changes
2453          * to mpboot.s might require changes here.
2454          */
2455
2456         /* boot code is located in KERNEL space */
2457         dst = (u_char *) boot_addr + KERNBASE;
2458
2459         /* modify the lgdt arg */
2460         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
2461         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
2462
2463         /* modify the ljmp target for MPentry() */
2464         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
2465         *dst32 = ((u_int) MPentry - KERNBASE);
2466
2467         /* modify the target for boot code segment */
2468         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
2469         dst8 = (u_int8_t *) (dst16 + 1);
2470         *dst16 = (u_int) boot_addr & 0xffff;
2471         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2472
2473         /* modify the target for boot data segment */
2474         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
2475         dst8 = (u_int8_t *) (dst16 + 1);
2476         *dst16 = (u_int) boot_addr & 0xffff;
2477         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2478 }
2479
2480 #endif
2481
2482 /*
2483  * This function starts the AP (application processor) identified
2484  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
2485  * to accomplish this.  This is necessary because of the nuances
2486  * of the different hardware we might encounter.  It ain't pretty,
2487  * but it seems to work.
2488  *
2489  * NOTE: eventually an AP gets to ap_init(), which is called just
2490  * before the AP goes into the LWKT scheduler's idle loop.
2491  */
2492 static int
2493 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
2494 {
2495         int     physical_cpu;
2496         int     vector;
2497         u_long  icr_lo, icr_hi;
2498
2499         POSTCODE(START_AP_POST);
2500
2501         /* get the PHYSICAL APIC ID# */
2502         physical_cpu = CPU_TO_ID(gd->mi.gd_cpuid);
2503
2504         /* calculate the vector */
2505         vector = (boot_addr >> 12) & 0xff;
2506
2507         /* We don't want anything interfering */
2508         cpu_disable_intr();
2509
2510         /* Make sure the target cpu sees everything */
2511         wbinvd();
2512
2513         /*
2514          * Try to detect when a SMI has occurred, wait up to 200ms.
2515          *
2516          * If a SMI occurs during an AP reset but before we issue
2517          * the STARTUP command, the AP may brick.  To work around
2518          * this problem we hold off doing the AP startup until
2519          * after we have detected the SMI.  Hopefully another SMI
2520          * will not occur before we finish the AP startup.
2521          *
2522          * Retries don't seem to help.  SMIs have a window of opportunity
2523          * and if USB->legacy keyboard emulation is enabled in the BIOS
2524          * the interrupt rate can be quite high.
2525          *
2526          * NOTE: Don't worry about the L1 cache load, it might bloat
2527          *       ldelta a little but ndelta will be so huge when the SMI
2528          *       occurs the detection logic will still work fine.
2529          */
2530         if (smibest) {
2531                 set_apic_timer(200000);
2532                 smitest();
2533         }
2534
2535         /*
2536          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
2537          * and running the target CPU. OR this INIT IPI might be latched (P5
2538          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
2539          * ignored.
2540          *
2541          * see apic/apicreg.h for icr bit definitions.
2542          *
2543          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
2544          */
2545
2546         /*
2547          * Setup the address for the target AP.  We can setup
2548          * icr_hi once and then just trigger operations with
2549          * icr_lo.
2550          */
2551         icr_hi = lapic->icr_hi & ~APIC_ID_MASK;
2552         icr_hi |= (physical_cpu << 24);
2553         icr_lo = lapic->icr_lo & 0xfff00000;
2554         lapic->icr_hi = icr_hi;
2555
2556         /*
2557          * Do an INIT IPI: assert RESET
2558          *
2559          * Use edge triggered mode to assert INIT
2560          */
2561         lapic->icr_lo = icr_lo | 0x00004500;
2562         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2563                  /* spin */ ;
2564
2565         /*
2566          * The spec calls for a 10ms delay but we may have to use a
2567          * MUCH lower delay to avoid bricking an AP due to a fast SMI
2568          * interrupt.  We have other loops here too and dividing by 2
2569          * doesn't seem to be enough even after subtracting 350us,
2570          * so we divide by 4.
2571          *
2572          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
2573          * interrupt was detected we use the full 10ms.
2574          */
2575         if (smibest == 0)
2576                 u_sleep(10000);
2577         else if (smibest < 150 * 4 + 350)
2578                 u_sleep(150);
2579         else if ((smibest - 350) / 4 < 10000)
2580                 u_sleep((smibest - 350) / 4);
2581         else
2582                 u_sleep(10000);
2583
2584         /*
2585          * Do an INIT IPI: deassert RESET
2586          *
2587          * Use level triggered mode to deassert.  It is unclear
2588          * why we need to do this.
2589          */
2590         lapic->icr_lo = icr_lo | 0x00008500;
2591         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2592                  /* spin */ ;
2593         u_sleep(150);                           /* wait 150us */
2594
2595         /*
2596          * Next we do a STARTUP IPI: the previous INIT IPI might still be
2597          * latched, (P5 bug) this 1st STARTUP would then terminate
2598          * immediately, and the previously started INIT IPI would continue. OR
2599          * the previous INIT IPI has already run. and this STARTUP IPI will
2600          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
2601          * will run.
2602          */
2603         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2604         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2605                  /* spin */ ;
2606         u_sleep(200);           /* wait ~200uS */
2607
2608         /*
2609          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
2610          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
2611          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
2612          * recognized after hardware RESET or INIT IPI.
2613          */
2614         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2615         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2616                  /* spin */ ;
2617
2618         /* Resume normal operation */
2619         cpu_enable_intr();
2620
2621         /* wait for it to start, see ap_init() */
2622         set_apic_timer(5000000);/* == 5 seconds */
2623         while (read_apic_timer()) {
2624                 if (smp_startup_mask & (1 << gd->mi.gd_cpuid))
2625                         return 1;       /* return SUCCESS */
2626         }
2627
2628         return 0;               /* return FAILURE */
2629 }
2630
2631 static
2632 int
2633 smitest(void)
2634 {
2635         int64_t ltsc;
2636         int64_t ntsc;
2637         int64_t ldelta;
2638         int64_t ndelta;
2639         int count;
2640
2641         ldelta = 0;
2642         ndelta = 0;
2643         while (read_apic_timer()) {
2644                 ltsc = rdtsc();
2645                 for (count = 0; count < 100; ++count)
2646                         ntsc = rdtsc(); /* force loop to occur */
2647                 if (ldelta) {
2648                         ndelta = ntsc - ltsc;
2649                         if (ldelta > ndelta)
2650                                 ldelta = ndelta;
2651                         if (ndelta > ldelta * 2)
2652                                 break;
2653                 } else {
2654                         ldelta = ntsc - ltsc;
2655                 }
2656         }
2657         return(read_apic_timer());
2658 }
2659
2660 /*
2661  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
2662  *
2663  * If for some reason we were unable to start all cpus we cannot safely
2664  * use broadcast IPIs.
2665  */
2666 void
2667 smp_invltlb(void)
2668 {
2669 #ifdef SMP
2670         if (smp_startup_mask == smp_active_mask) {
2671                 all_but_self_ipi(XINVLTLB_OFFSET);
2672         } else {
2673                 selected_apic_ipi(smp_active_mask, XINVLTLB_OFFSET,
2674                         APIC_DELMODE_FIXED);
2675         }
2676 #endif
2677 }
2678
2679 /*
2680  * When called the executing CPU will send an IPI to all other CPUs
2681  *  requesting that they halt execution.
2682  *
2683  * Usually (but not necessarily) called with 'other_cpus' as its arg.
2684  *
2685  *  - Signals all CPUs in map to stop.
2686  *  - Waits for each to stop.
2687  *
2688  * Returns:
2689  *  -1: error
2690  *   0: NA
2691  *   1: ok
2692  *
2693  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
2694  *            from executing at same time.
2695  */
2696 int
2697 stop_cpus(u_int map)
2698 {
2699         map &= smp_active_mask;
2700
2701         /* send the Xcpustop IPI to all CPUs in map */
2702         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
2703
2704         while ((stopped_cpus & map) != map)
2705                 /* spin */ ;
2706
2707         return 1;
2708 }
2709
2710
2711 /*
2712  * Called by a CPU to restart stopped CPUs.
2713  *
2714  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
2715  *
2716  *  - Signals all CPUs in map to restart.
2717  *  - Waits for each to restart.
2718  *
2719  * Returns:
2720  *  -1: error
2721  *   0: NA
2722  *   1: ok
2723  */
2724 int
2725 restart_cpus(u_int map)
2726 {
2727         /* signal other cpus to restart */
2728         started_cpus = map & smp_active_mask;
2729
2730         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
2731                 /* spin */ ;
2732
2733         return 1;
2734 }
2735
2736 /*
2737  * This is called once the mpboot code has gotten us properly relocated
2738  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
2739  * and when it returns the scheduler will call the real cpu_idle() main
2740  * loop for the idlethread.  Interrupts are disabled on entry and should
2741  * remain disabled at return.
2742  */
2743 void
2744 ap_init(void)
2745 {
2746         u_int   apic_id;
2747
2748         /*
2749          * Adjust smp_startup_mask to signal the BSP that we have started
2750          * up successfully.  Note that we do not yet hold the BGL.  The BSP
2751          * is waiting for our signal.
2752          *
2753          * We can't set our bit in smp_active_mask yet because we are holding
2754          * interrupts physically disabled and remote cpus could deadlock
2755          * trying to send us an IPI.
2756          */
2757         smp_startup_mask |= 1 << mycpu->gd_cpuid;
2758         cpu_mfence();
2759
2760         /*
2761          * Interlock for finalization.  Wait until mp_finish is non-zero,
2762          * then get the MP lock.
2763          *
2764          * Note: We are in a critical section.
2765          *
2766          * Note: We have to synchronize td_mpcount to our desired MP state
2767          * before calling cpu_try_mplock().
2768          *
2769          * Note: we are the idle thread, we can only spin.
2770          *
2771          * Note: The load fence is memory volatile and prevents the compiler
2772          * from improperly caching mp_finish, and the cpu from improperly
2773          * caching it.
2774          */
2775         while (mp_finish == 0)
2776             cpu_lfence();
2777         ++curthread->td_mpcount;
2778         while (cpu_try_mplock() == 0)
2779             ;
2780
2781         if (cpu_feature & CPUID_TSC) {
2782             /*
2783              * The BSP is constantly updating tsc0_offset, figure out the
2784              * relative difference to synchronize ktrdump.
2785              */
2786             tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
2787         }
2788
2789         /* BSP may have changed PTD while we're waiting for the lock */
2790         cpu_invltlb();
2791
2792 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
2793         lidt(&r_idt);
2794 #endif
2795
2796         /* Build our map of 'other' CPUs. */
2797         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2798
2799         kprintf("SMP: AP CPU #%d Launched!\n", mycpu->gd_cpuid);
2800
2801         /* A quick check from sanity claus */
2802         apic_id = (apic_id_to_logical[(lapic->id & 0x0f000000) >> 24]);
2803         if (mycpu->gd_cpuid != apic_id) {
2804                 kprintf("SMP: cpuid = %d\n", mycpu->gd_cpuid);
2805                 kprintf("SMP: apic_id = %d\n", apic_id);
2806 #if JGXXX
2807                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
2808 #endif
2809                 panic("cpuid mismatch! boom!!");
2810         }
2811
2812         /* Initialize AP's local APIC for irq's */
2813         apic_initialize(FALSE);
2814
2815         /* Set memory range attributes for this CPU to match the BSP */
2816         mem_range_AP_init();
2817
2818         /*
2819          * Once we go active we must process any IPIQ messages that may
2820          * have been queued, because no actual IPI will occur until we
2821          * set our bit in the smp_active_mask.  If we don't the IPI
2822          * message interlock could be left set which would also prevent
2823          * further IPIs.
2824          *
2825          * The idle loop doesn't expect the BGL to be held and while
2826          * lwkt_switch() normally cleans things up this is a special case
2827          * because we returning almost directly into the idle loop.
2828          *
2829          * The idle thread is never placed on the runq, make sure
2830          * nothing we've done put it there.
2831          */
2832         KKASSERT(curthread->td_mpcount == 1);
2833         smp_active_mask |= 1 << mycpu->gd_cpuid;
2834
2835         /*
2836          * Enable interrupts here.  idle_restore will also do it, but
2837          * doing it here lets us clean up any strays that got posted to
2838          * the CPU during the AP boot while we are still in a critical
2839          * section.
2840          */
2841         __asm __volatile("sti; pause; pause"::);
2842         mdcpu->gd_fpending = 0;
2843
2844         initclocks_pcpu();      /* clock interrupts (via IPIs) */
2845         lwkt_process_ipiq();
2846
2847         /*
2848          * Releasing the mp lock lets the BSP finish up the SMP init
2849          */
2850         rel_mplock();
2851         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
2852 }
2853
2854 /*
2855  * Get SMP fully working before we start initializing devices.
2856  */
2857 static
2858 void
2859 ap_finish(void)
2860 {
2861         mp_finish = 1;
2862         if (bootverbose)
2863                 kprintf("Finish MP startup\n");
2864         if (cpu_feature & CPUID_TSC)
2865                 tsc0_offset = rdtsc();
2866         tsc_offsets[0] = 0;
2867         rel_mplock();
2868         while (smp_active_mask != smp_startup_mask) {
2869                 cpu_lfence();
2870                 if (cpu_feature & CPUID_TSC)
2871                         tsc0_offset = rdtsc();
2872         }
2873         while (try_mplock() == 0)
2874                 ;
2875         if (bootverbose)
2876                 kprintf("Active CPU Mask: %08x\n", smp_active_mask);
2877 }
2878
2879 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
2880
2881 void
2882 cpu_send_ipiq(int dcpu)
2883 {
2884         if ((1 << dcpu) & smp_active_mask)
2885                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
2886 }
2887
2888 #if 0   /* single_apic_ipi_passive() not working yet */
2889 /*
2890  * Returns 0 on failure, 1 on success
2891  */
2892 int
2893 cpu_send_ipiq_passive(int dcpu)
2894 {
2895         int r = 0;
2896         if ((1 << dcpu) & smp_active_mask) {
2897                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
2898                                         APIC_DELMODE_FIXED);
2899         }
2900         return(r);
2901 }
2902 #endif
2903
2904 struct mptable_lapic_cbarg1 {
2905         int     cpu_count;
2906         int     ht_fixup;
2907         u_int   ht_apicid_mask;
2908 };
2909
2910 static int
2911 mptable_lapic_pass1_callback(void *xarg, const void *pos, int type)
2912 {
2913         const struct PROCENTRY *ent;
2914         struct mptable_lapic_cbarg1 *arg = xarg;
2915
2916         if (type != 0)
2917                 return 0;
2918         ent = pos;
2919
2920         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
2921                 return 0;
2922
2923         arg->cpu_count++;
2924         if (ent->apic_id < 32) {
2925                 arg->ht_apicid_mask |= 1 << ent->apic_id;
2926         } else if (arg->ht_fixup) {
2927                 kprintf("MPTABLE: lapic id > 32, disable HTT fixup\n");
2928                 arg->ht_fixup = 0;
2929         }
2930         return 0;
2931 }
2932
2933 struct mptable_lapic_cbarg2 {
2934         int     cpu;
2935         int     logical_cpus;
2936         int     found_bsp;
2937 };
2938
2939 static int
2940 mptable_lapic_pass2_callback(void *xarg, const void *pos, int type)
2941 {
2942         const struct PROCENTRY *ent;
2943         struct mptable_lapic_cbarg2 *arg = xarg;
2944
2945         if (type != 0)
2946                 return 0;
2947         ent = pos;
2948
2949         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
2950                 KKASSERT(!arg->found_bsp);
2951                 arg->found_bsp = 1;
2952         }
2953
2954         if (processor_entry(ent, arg->cpu))
2955                 arg->cpu++;
2956
2957         if (arg->logical_cpus) {
2958                 struct PROCENTRY proc;
2959                 int i;
2960
2961                 /*
2962                  * Create fake mptable processor entries
2963                  * and feed them to processor_entry() to
2964                  * enumerate the logical CPUs.
2965                  */
2966                 bzero(&proc, sizeof(proc));
2967                 proc.type = 0;
2968                 proc.cpu_flags = PROCENTRY_FLAG_EN;
2969                 proc.apic_id = ent->apic_id;
2970
2971                 for (i = 1; i < arg->logical_cpus; i++) {
2972                         proc.apic_id++;
2973                         processor_entry(&proc, arg->cpu);
2974                         arg->cpu++;
2975                 }
2976         }
2977         return 0;
2978 }
2979
2980 static void
2981 mptable_lapic_default(void)
2982 {
2983         int ap_apicid, bsp_apicid;
2984
2985         mp_naps = 1; /* exclude BSP */
2986
2987         /* Map local apic before the id field is accessed */
2988         lapic_init(DEFAULT_APIC_BASE);
2989
2990         bsp_apicid = APIC_ID(lapic->id);
2991         ap_apicid = (bsp_apicid == 0) ? 1 : 0;
2992
2993         /* BSP */
2994         mp_set_cpuids(0, bsp_apicid);
2995         /* one and only AP */
2996         mp_set_cpuids(1, ap_apicid);
2997 }
2998
2999 /*
3000  * Configure:
3001  *     cpu_apic_address (common to all CPUs)
3002  *     mp_naps
3003  *     ID_TO_CPU(N), APIC ID to logical CPU table
3004  *     CPU_TO_ID(N), logical CPU to APIC ID table
3005  */
3006 static void
3007 mptable_lapic_enumerate(struct mptable_pos *mpt)
3008 {
3009         struct mptable_lapic_cbarg1 arg1;
3010         struct mptable_lapic_cbarg2 arg2;
3011         mpcth_t cth;
3012         int error, logical_cpus = 0;
3013         vm_offset_t lapic_addr;
3014
3015         KKASSERT(mpt->mp_fps != NULL);
3016
3017         /*
3018          * Check for use of 'default' configuration
3019          */
3020         if (mpt->mp_fps->mpfb1 != 0) {
3021                 mptable_lapic_default();
3022                 return;
3023         }
3024
3025         cth = mpt->mp_cth;
3026         KKASSERT(cth != NULL);
3027
3028         /* Save local apic address */
3029         lapic_addr = (vm_offset_t)cth->apic_address;
3030         KKASSERT(lapic_addr != 0);
3031
3032         /*
3033          * Find out how many CPUs do we have
3034          */
3035         bzero(&arg1, sizeof(arg1));
3036         arg1.ht_fixup = 1; /* Apply ht fixup by default */
3037
3038         error = mptable_iterate_entries(cth,
3039                     mptable_lapic_pass1_callback, &arg1);
3040         if (error)
3041                 panic("mptable_iterate_entries(lapic_pass1) failed\n");
3042         KKASSERT(arg1.cpu_count != 0);
3043
3044         /* See if we need to fixup HT logical CPUs. */
3045         if (arg1.ht_fixup) {
3046                 logical_cpus = mptable_hyperthread_fixup(arg1.ht_apicid_mask,
3047                                                          arg1.cpu_count);
3048                 if (logical_cpus != 0)
3049                         arg1.cpu_count *= logical_cpus;
3050         }
3051         mp_naps = arg1.cpu_count;
3052
3053         /* Qualify the numbers again, after possible HT fixup */
3054         if (mp_naps > MAXCPU) {
3055                 kprintf("Warning: only using %d of %d available CPUs!\n",
3056                         MAXCPU, mp_naps);
3057                 mp_naps = MAXCPU;
3058         }
3059
3060         --mp_naps;      /* subtract the BSP */
3061
3062         /*
3063          * Link logical CPU id to local apic id
3064          */
3065         bzero(&arg2, sizeof(arg2));
3066         arg2.cpu = 1;
3067         arg2.logical_cpus = logical_cpus;
3068
3069         error = mptable_iterate_entries(cth,
3070                     mptable_lapic_pass2_callback, &arg2);
3071         if (error)
3072                 panic("mptable_iterate_entries(lapic_pass2) failed\n");
3073         KKASSERT(arg2.found_bsp);
3074
3075         /* Map local apic */
3076         lapic_init(lapic_addr);
3077 }
3078
3079 static void
3080 lapic_init(vm_offset_t lapic_addr)
3081 {
3082         /*
3083          * lapic not mapped yet (pmap_init is called too late)
3084          */
3085         lapic = pmap_mapdev_uncacheable(lapic_addr, sizeof(struct LAPIC));
3086
3087 #if 0
3088         /* Local apic is mapped on last page */
3089         SMPpt[NPTEPG - 1] = (pt_entry_t)(PG_V | PG_RW | PG_N |
3090             pmap_get_pgeflag() | (lapic_addr & PG_FRAME));
3091 #endif
3092
3093         /* Just for printing */
3094         cpu_apic_address = lapic_addr;
3095 }