sys/dev/netif/bfe/if_bfe.c

   1 /*
   2  * Copyright (c) 2003 Stuart Walsh<stu@ipng.org.uk>
   3  * and Duncan Barclay<dmlb@dmlb.org>
   4  * Modifications for FreeBSD-stable by Edwin Groothuis
   5  * <edwin at mavetju.org
   6  * < http://lists.freebsd.org/mailman/listinfo/freebsd-bugs>>
   7  */
   8
   9 /*
  10  * Redistribution and use in source and binary forms, with or without
  11  * modification, are permitted provided that the following conditions
  12  * are met:
  13  * 1. Redistributions of source code must retain the above copyright
  14  *    notice, this list of conditions and the following disclaimer.
  15  * 2. Redistributions in binary form must reproduce the above copyright
  16  *    notice, this list of conditions and the following disclaimer in the
  17  *    documentation and/or other materials provided with the distribution.
  18  *
  19  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS 'AS IS' AND
  20  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  21  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  22  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  23  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  24  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  25  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  26  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  27  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  28  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  29  * SUCH DAMAGE.
  30  *
  31  * $FreeBSD: src/sys/dev/bfe/if_bfe.c 1.4.4.7 2004/03/02 08:41:33 julian Exp  v
  32  * $DragonFly: src/sys/dev/netif/bfe/if_bfe.c,v 1.33 2008/05/14 11:59:18 sephe Exp $
  33  */
  34
  35 #include <sys/param.h>
  36 #include <sys/systm.h>
  37 #include <sys/sockio.h>
  38 #include <sys/mbuf.h>
  39 #include <sys/malloc.h>
  40 #include <sys/interrupt.h>
  41 #include <sys/kernel.h>
  42 #include <sys/socket.h>
  43 #include <sys/queue.h>
  44 #include <sys/bus.h>
  45 #include <sys/rman.h>
  46 #include <sys/thread2.h>
  47
  48 #include <net/if.h>
  49 #include <net/ifq_var.h>
  50 #include <net/if_arp.h>
  51 #include <net/ethernet.h>
  52 #include <net/if_dl.h>
  53 #include <net/if_media.h>
  54
  55 #include <net/bpf.h>
  56
  57 #include <net/if_types.h>
  58 #include <net/vlan/if_vlan_var.h>
  59
  60 #include <netinet/in_systm.h>
  61 #include <netinet/in.h>
  62 #include <netinet/ip.h>
  63
  64 #include <bus/pci/pcireg.h>
  65 #include <bus/pci/pcivar.h>
  66 #include <bus/pci/pcidevs.h>
  67
  68 #include <dev/netif/mii_layer/mii.h>
  69 #include <dev/netif/mii_layer/miivar.h>
  70
  71 #include <dev/netif/bfe/if_bfereg.h>
  72
  73 MODULE_DEPEND(bfe, pci, 1, 1, 1);
  74 MODULE_DEPEND(bfe, miibus, 1, 1, 1);
  75
  76 /* "controller miibus0" required.  See GENERIC if you get errors here. */
  77 #include "miibus_if.h"
  78
  79 #define BFE_DEVDESC_MAX         64      /* Maximum device description length */
  80
  81 static struct bfe_type bfe_devs[] = {
  82         { PCI_VENDOR_BROADCOM, PCI_PRODUCT_BROADCOM_BCM4401,
  83             "Broadcom BCM4401 Fast Ethernet" },
  84         { PCI_VENDOR_BROADCOM, PCI_PRODUCT_BROADCOM_BCM4401B0,
  85             "Broadcom BCM4401-B0 Fast Ethernet" },
  86         { PCI_VENDOR_BROADCOM, PCI_PRODUCT_BROADCOM_BCM4402,
  87             "Broadcom BCM4402 Fast Ethernet" },
  88         { 0, 0, NULL }
  89 };
  90
  91 static int      bfe_probe(device_t);
  92 static int      bfe_attach(device_t);
  93 static int      bfe_detach(device_t);
  94 static void     bfe_intr(void *);
  95 static void     bfe_start(struct ifnet *);
  96 static int      bfe_ioctl(struct ifnet *, u_long, caddr_t, struct ucred *);
  97 static void     bfe_init(void *);
  98 static void     bfe_stop(struct bfe_softc *);
  99 static void     bfe_watchdog(struct ifnet *);
 100 static void     bfe_shutdown(device_t);
 101 static void     bfe_tick(void *);
 102 static void     bfe_txeof(struct bfe_softc *);
 103 static void     bfe_rxeof(struct bfe_softc *);
 104 static void     bfe_set_rx_mode(struct bfe_softc *);
 105 static int      bfe_list_rx_init(struct bfe_softc *);
 106 static int      bfe_list_newbuf(struct bfe_softc *, int, struct mbuf*);
 107 static void     bfe_rx_ring_free(struct bfe_softc *);
 108
 109 static void     bfe_pci_setup(struct bfe_softc *, uint32_t);
 110 static int      bfe_ifmedia_upd(struct ifnet *);
 111 static void     bfe_ifmedia_sts(struct ifnet *, struct ifmediareq *);
 112 static int      bfe_miibus_readreg(device_t, int, int);
 113 static int      bfe_miibus_writereg(device_t, int, int, int);
 114 static void     bfe_miibus_statchg(device_t);
 115 static int      bfe_wait_bit(struct bfe_softc *, uint32_t, uint32_t,
 116                              u_long, const int);
 117 static void     bfe_get_config(struct bfe_softc *sc);
 118 static void     bfe_read_eeprom(struct bfe_softc *, uint8_t *);
 119 static void     bfe_stats_update(struct bfe_softc *);
 120 static void     bfe_clear_stats (struct bfe_softc *);
 121 static int      bfe_readphy(struct bfe_softc *, uint32_t, uint32_t*);
 122 static int      bfe_writephy(struct bfe_softc *, uint32_t, uint32_t);
 123 static int      bfe_resetphy(struct bfe_softc *);
 124 static int      bfe_setupphy(struct bfe_softc *);
 125 static void     bfe_chip_reset(struct bfe_softc *);
 126 static void     bfe_chip_halt(struct bfe_softc *);
 127 static void     bfe_core_reset(struct bfe_softc *);
 128 static void     bfe_core_disable(struct bfe_softc *);
 129 static int      bfe_dma_alloc(device_t);
 130 static void     bfe_dma_free(struct bfe_softc *);
 131 static void     bfe_dma_map_desc(void *, bus_dma_segment_t *, int, int);
 132 static void     bfe_dma_map(void *, bus_dma_segment_t *, int, int);
 133 static void     bfe_cam_write(struct bfe_softc *, u_char *, int);
 134
 135 static device_method_t bfe_methods[] = {
 136         /* Device interface */
 137         DEVMETHOD(device_probe,         bfe_probe),
 138         DEVMETHOD(device_attach,        bfe_attach),
 139         DEVMETHOD(device_detach,        bfe_detach),
 140         DEVMETHOD(device_shutdown,      bfe_shutdown),
 141
 142         /* bus interface */
 143         DEVMETHOD(bus_print_child,      bus_generic_print_child),
 144         DEVMETHOD(bus_driver_added,     bus_generic_driver_added),
 145
 146         /* MII interface */
 147         DEVMETHOD(miibus_readreg,       bfe_miibus_readreg),
 148         DEVMETHOD(miibus_writereg,      bfe_miibus_writereg),
 149         DEVMETHOD(miibus_statchg,       bfe_miibus_statchg),
 150
 151         { 0, 0 }
 152 };
 153
 154 static driver_t bfe_driver = {
 155         "bfe",
 156         bfe_methods,
 157         sizeof(struct bfe_softc)
 158 };
 159
 160 static devclass_t bfe_devclass;
 161
 162 DRIVER_MODULE(bfe, pci, bfe_driver, bfe_devclass, 0, 0);
 163 DRIVER_MODULE(miibus, bfe, miibus_driver, miibus_devclass, 0, 0);
 164
 165 /*
 166  * Probe for a Broadcom 4401 chip.
 167  */
 168 static int
 169 bfe_probe(device_t dev)
 170 {
 171         struct bfe_type *t;
 172         uint16_t vendor, product;
 173
 174         vendor = pci_get_vendor(dev);
 175         product = pci_get_device(dev);
 176
 177         for (t = bfe_devs; t->bfe_name != NULL; t++) {
 178                 if (vendor == t->bfe_vid && product == t->bfe_did) {
 179                         device_set_desc(dev, t->bfe_name);
 180                         return(0);
 181                 }
 182         }
 183
 184         return(ENXIO);
 185 }
 186
 187 static int
 188 bfe_dma_alloc(device_t dev)
 189 {
 190         struct bfe_softc *sc = device_get_softc(dev);
 191         int error, i, tx_pos, rx_pos;
 192
 193         /*
 194          * parent tag.  Apparently the chip cannot handle any DMA address
 195          * greater than 1GB.
 196          */
 197         error = bus_dma_tag_create(NULL,          /* parent */
 198                         4096, 0,                  /* alignment, boundary */
 199                         0x3FFFFFFF,               /* lowaddr */
 200                         BUS_SPACE_MAXADDR,        /* highaddr */
 201                         NULL, NULL,               /* filter, filterarg */
 202                         MAXBSIZE,                 /* maxsize */
 203                         BUS_SPACE_UNRESTRICTED,   /* num of segments */
 204                         BUS_SPACE_MAXSIZE_32BIT,  /* max segment size */
 205                         0,                        /* flags */
 206                         &sc->bfe_parent_tag);
 207         if (error) {
 208                 device_printf(dev, "could not allocate parent dma tag\n");
 209                 return(error);
 210         }
 211
 212         /* tag for TX ring */
 213         error = bus_dma_tag_create(sc->bfe_parent_tag, 4096, 0,
 214                                    BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
 215                                    NULL, NULL,
 216                                    BFE_TX_LIST_SIZE, 1,
 217                                    BUS_SPACE_MAXSIZE_32BIT,
 218                                    0, &sc->bfe_tx_tag);
 219         if (error) {
 220                 device_printf(dev, "could not allocate dma tag for TX list\n");
 221                 return(error);
 222         }
 223
 224         /* tag for RX ring */
 225         error = bus_dma_tag_create(sc->bfe_parent_tag, 4096, 0,
 226                                    BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
 227                                    NULL, NULL,
 228                                    BFE_RX_LIST_SIZE, 1,
 229                                    BUS_SPACE_MAXSIZE_32BIT,
 230                                    0, &sc->bfe_rx_tag);
 231         if (error) {
 232                 device_printf(dev, "could not allocate dma tag for RX list\n");
 233                 return(error);
 234         }
 235
 236         /* tag for mbufs */
 237         error = bus_dma_tag_create(sc->bfe_parent_tag, ETHER_ALIGN, 0,
 238                                    BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
 239                                    NULL, NULL,
 240                                    MCLBYTES, 1, BUS_SPACE_MAXSIZE_32BIT,
 241                                    BUS_DMA_ALLOCNOW, &sc->bfe_tag);
 242         if (error) {
 243                 device_printf(dev, "could not allocate dma tag for mbufs\n");
 244                 return(error);
 245         }
 246
 247         rx_pos = tx_pos = 0;
 248
 249         /* pre allocate dmamaps for RX list */
 250         for (i = 0; i < BFE_RX_LIST_CNT; i++) {
 251                 error = bus_dmamap_create(sc->bfe_tag, 0,
 252                                           &sc->bfe_rx_ring[i].bfe_map);
 253                 if (error) {
 254                         rx_pos = i;
 255                         device_printf(dev, "cannot create DMA map for RX\n");
 256                         goto ring_fail;
 257                 }
 258         }
 259         rx_pos = BFE_RX_LIST_CNT;
 260
 261         /* pre allocate dmamaps for TX list */
 262         for (i = 0; i < BFE_TX_LIST_CNT; i++) {
 263                 error = bus_dmamap_create(sc->bfe_tag, 0,
 264                                           &sc->bfe_tx_ring[i].bfe_map);
 265                 if (error) {
 266                         tx_pos = i;
 267                         device_printf(dev, "cannot create DMA map for TX\n");
 268                         goto ring_fail;
 269                 }
 270         }
 271
 272         /* Alloc dma for rx ring */
 273         error = bus_dmamem_alloc(sc->bfe_rx_tag, (void *)&sc->bfe_rx_list,
 274                                  BUS_DMA_WAITOK | BUS_DMA_ZERO,
 275                                  &sc->bfe_rx_map);
 276         if (error) {
 277                 device_printf(dev, "cannot allocate DMA mem for RX\n");
 278                 return(error);
 279         }
 280
 281         error = bus_dmamap_load(sc->bfe_rx_tag, sc->bfe_rx_map,
 282                                 sc->bfe_rx_list, sizeof(struct bfe_desc),
 283                                 bfe_dma_map, &sc->bfe_rx_dma, BUS_DMA_WAITOK);
 284         if (error) {
 285                 device_printf(dev, "cannot load DMA map for RX\n");
 286                 return(error);
 287         }
 288
 289         bus_dmamap_sync(sc->bfe_rx_tag, sc->bfe_rx_map, BUS_DMASYNC_PREWRITE);
 290
 291         /* Alloc dma for tx ring */
 292         error = bus_dmamem_alloc(sc->bfe_tx_tag, (void *)&sc->bfe_tx_list,
 293                                  BUS_DMA_WAITOK | BUS_DMA_ZERO,
 294                                  &sc->bfe_tx_map);
 295         if (error) {
 296                 device_printf(dev, "cannot allocate DMA mem for TX\n");
 297                 return(error);
 298         }
 299
 300         error = bus_dmamap_load(sc->bfe_tx_tag, sc->bfe_tx_map,
 301                                 sc->bfe_tx_list, sizeof(struct bfe_desc),
 302                                 bfe_dma_map, &sc->bfe_tx_dma, BUS_DMA_WAITOK);
 303         if (error) {
 304                 device_printf(dev, "cannot load DMA map for TX\n");
 305                 return(error);
 306         }
 307
 308         bus_dmamap_sync(sc->bfe_tx_tag, sc->bfe_tx_map, BUS_DMASYNC_PREWRITE);
 309
 310         return(0);
 311
 312 ring_fail:
 313         for (i = 0; i < rx_pos; ++i)
 314                 bus_dmamap_destroy(sc->bfe_tag, sc->bfe_rx_ring[i].bfe_map);
 315         for (i = 0; i < tx_pos; ++i)
 316                 bus_dmamap_destroy(sc->bfe_tag, sc->bfe_tx_ring[i].bfe_map);
 317
 318         bus_dma_tag_destroy(sc->bfe_tag);
 319         sc->bfe_tag = NULL;
 320         return error;
 321 }
 322
 323 static int
 324 bfe_attach(device_t dev)
 325 {
 326         struct ifnet *ifp;
 327         struct bfe_softc *sc;
 328         int error = 0, rid;
 329
 330         sc = device_get_softc(dev);
 331
 332         sc->bfe_dev = dev;
 333         callout_init(&sc->bfe_stat_timer);
 334
 335 #ifndef BURN_BRIDGES
 336         /*
 337          * Handle power management nonsense.
 338          */
 339         if (pci_get_powerstate(dev) != PCI_POWERSTATE_D0) {
 340                 uint32_t membase, irq;
 341
 342                 /* Save important PCI config data. */
 343                 membase = pci_read_config(dev, BFE_PCI_MEMLO, 4);
 344                 irq = pci_read_config(dev, BFE_PCI_INTLINE, 4);
 345
 346                 /* Reset the power state. */
 347                 device_printf(dev, "chip is in D%d power mode"
 348                               " -- setting to D0\n", pci_get_powerstate(dev));
 349
 350                 pci_set_powerstate(dev, PCI_POWERSTATE_D0);
 351
 352                 /* Restore PCI config data. */
 353                 pci_write_config(dev, BFE_PCI_MEMLO, membase, 4);
 354                 pci_write_config(dev, BFE_PCI_INTLINE, irq, 4);
 355         }
 356 #endif  /* !BURN_BRIDGE */
 357
 358         /*
 359          * Map control/status registers.
 360          */
 361         pci_enable_busmaster(dev);
 362
 363         rid = BFE_PCI_MEMLO;
 364         sc->bfe_res = bus_alloc_resource_any(dev, SYS_RES_MEMORY, &rid,
 365             RF_ACTIVE);
 366         if (sc->bfe_res == NULL) {
 367                 device_printf(dev, "couldn't map memory\n");
 368                 return ENXIO;
 369         }
 370
 371         sc->bfe_btag = rman_get_bustag(sc->bfe_res);
 372         sc->bfe_bhandle = rman_get_bushandle(sc->bfe_res);
 373
 374         /* Allocate interrupt */
 375         rid = 0;
 376
 377         sc->bfe_irq = bus_alloc_resource_any(dev, SYS_RES_IRQ, &rid,
 378             RF_SHAREABLE | RF_ACTIVE);
 379         if (sc->bfe_irq == NULL) {
 380                 device_printf(dev, "couldn't map interrupt\n");
 381                 error = ENXIO;
 382                 goto fail;
 383         }
 384
 385         error = bfe_dma_alloc(dev);
 386         if (error != 0) {
 387                 device_printf(dev, "failed to allocate DMA resources\n");
 388                 goto fail;
 389         }
 390
 391         /* Set up ifnet structure */
 392         ifp = &sc->arpcom.ac_if;
 393         ifp->if_softc = sc;
 394         if_initname(ifp, device_get_name(dev), device_get_unit(dev));
 395         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
 396         ifp->if_ioctl = bfe_ioctl;
 397         ifp->if_start = bfe_start;
 398         ifp->if_watchdog = bfe_watchdog;
 399         ifp->if_init = bfe_init;
 400         ifp->if_mtu = ETHERMTU;
 401         ifp->if_baudrate = 100000000;
 402         ifp->if_capabilities |= IFCAP_VLAN_MTU;
 403         ifp->if_capenable |= IFCAP_VLAN_MTU;
 404         ifp->if_hdrlen = sizeof(struct ether_vlan_header);
 405         ifq_set_maxlen(&ifp->if_snd, BFE_TX_QLEN);
 406         ifq_set_ready(&ifp->if_snd);
 407
 408         bfe_get_config(sc);
 409
 410         /* Reset the chip and turn on the PHY */
 411         bfe_chip_reset(sc);
 412
 413         if (mii_phy_probe(dev, &sc->bfe_miibus,
 414                                 bfe_ifmedia_upd, bfe_ifmedia_sts)) {
 415                 device_printf(dev, "MII without any PHY!\n");
 416                 error = ENXIO;
 417                 goto fail;
 418         }
 419
 420         ether_ifattach(ifp, sc->arpcom.ac_enaddr, NULL);
 421
 422         /*
 423          * Hook interrupt last to avoid having to lock softc
 424          */
 425         error = bus_setup_intr(dev, sc->bfe_irq, INTR_NETSAFE,
 426                                bfe_intr, sc, &sc->bfe_intrhand,
 427                                sc->arpcom.ac_if.if_serializer);
 428
 429         if (error) {
 430                 ether_ifdetach(ifp);
 431                 device_printf(dev, "couldn't set up irq\n");
 432                 goto fail;
 433         }
 434
 435         ifp->if_cpuid = ithread_cpuid(rman_get_start(sc->bfe_irq));
 436         KKASSERT(ifp->if_cpuid >= 0 && ifp->if_cpuid < ncpus);
 437         return 0;
 438 fail:
 439         bfe_detach(dev);
 440         return(error);
 441 }
 442
 443 static int
 444 bfe_detach(device_t dev)
 445 {
 446         struct bfe_softc *sc = device_get_softc(dev);
 447         struct ifnet *ifp = &sc->arpcom.ac_if;
 448
 449         if (device_is_attached(dev)) {
 450                 lwkt_serialize_enter(ifp->if_serializer);
 451                 bfe_stop(sc);
 452                 bfe_chip_reset(sc);
 453                 bus_teardown_intr(dev, sc->bfe_irq, sc->bfe_intrhand);
 454                 lwkt_serialize_exit(ifp->if_serializer);
 455
 456                 ether_ifdetach(ifp);
 457         }
 458         if (sc->bfe_miibus != NULL)
 459                 device_delete_child(dev, sc->bfe_miibus);
 460         bus_generic_detach(dev);
 461
 462         if (sc->bfe_irq != NULL)
 463                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->bfe_irq);
 464
 465         if (sc->bfe_res != NULL) {
 466                 bus_release_resource(dev, SYS_RES_MEMORY, BFE_PCI_MEMLO,
 467                                      sc->bfe_res);
 468         }
 469         bfe_dma_free(sc);
 470
 471         return(0);
 472 }
 473
 474 /*
 475  * Stop all chip I/O so that the kernel's probe routines don't
 476  * get confused by errant DMAs when rebooting.
 477  */
 478 static void
 479 bfe_shutdown(device_t dev)
 480 {
 481         struct bfe_softc *sc = device_get_softc(dev);
 482         struct ifnet *ifp = &sc->arpcom.ac_if;
 483
 484         lwkt_serialize_enter(ifp->if_serializer);
 485         bfe_stop(sc);
 486         lwkt_serialize_exit(ifp->if_serializer);
 487 }
 488
 489 static int
 490 bfe_miibus_readreg(device_t dev, int phy, int reg)
 491 {
 492         struct bfe_softc *sc;
 493         uint32_t ret;
 494
 495         sc = device_get_softc(dev);
 496         if (phy != sc->bfe_phyaddr)
 497                 return(0);
 498         bfe_readphy(sc, reg, &ret);
 499
 500         return(ret);
 501 }
 502
 503 static int
 504 bfe_miibus_writereg(device_t dev, int phy, int reg, int val)
 505 {
 506         struct bfe_softc *sc;
 507
 508         sc = device_get_softc(dev);
 509         if (phy != sc->bfe_phyaddr)
 510                 return(0);
 511         bfe_writephy(sc, reg, val);
 512
 513         return(0);
 514 }
 515
 516 static void
 517 bfe_miibus_statchg(device_t dev)
 518 {
 519         return;
 520 }
 521
 522 static void
 523 bfe_tx_ring_free(struct bfe_softc *sc)
 524 {
 525         int i;
 526
 527         for (i = 0; i < BFE_TX_LIST_CNT; i++) {
 528                 bus_dmamap_unload(sc->bfe_tag,
 529                                   sc->bfe_tx_ring[i].bfe_map);
 530                 if (sc->bfe_tx_ring[i].bfe_mbuf != NULL) {
 531                         m_freem(sc->bfe_tx_ring[i].bfe_mbuf);
 532                         sc->bfe_tx_ring[i].bfe_mbuf = NULL;
 533                 }
 534         }
 535         bzero(sc->bfe_tx_list, BFE_TX_LIST_SIZE);
 536         bus_dmamap_sync(sc->bfe_tx_tag, sc->bfe_tx_map, BUS_DMASYNC_PREWRITE);
 537 }
 538
 539 static void
 540 bfe_rx_ring_free(struct bfe_softc *sc)
 541 {
 542         int i;
 543
 544         for (i = 0; i < BFE_RX_LIST_CNT; i++) {
 545                 if (sc->bfe_rx_ring[i].bfe_mbuf != NULL) {
 546                         bus_dmamap_unload(sc->bfe_tag,
 547                                           sc->bfe_rx_ring[i].bfe_map);
 548                         m_freem(sc->bfe_rx_ring[i].bfe_mbuf);
 549                         sc->bfe_rx_ring[i].bfe_mbuf = NULL;
 550                 }
 551         }
 552         bzero(sc->bfe_rx_list, BFE_RX_LIST_SIZE);
 553         bus_dmamap_sync(sc->bfe_rx_tag, sc->bfe_rx_map, BUS_DMASYNC_PREWRITE);
 554 }
 555
 556 static int
 557 bfe_list_rx_init(struct bfe_softc *sc)
 558 {
 559         int i;
 560
 561         for (i = 0; i < BFE_RX_LIST_CNT; i++)
 562                 if (bfe_list_newbuf(sc, i, NULL) == ENOBUFS)
 563                         return(ENOBUFS);
 564
 565         bus_dmamap_sync(sc->bfe_rx_tag, sc->bfe_rx_map, BUS_DMASYNC_PREWRITE);
 566         CSR_WRITE_4(sc, BFE_DMARX_PTR, (i * sizeof(struct bfe_desc)));
 567
 568         sc->bfe_rx_cons = 0;
 569
 570         return(0);
 571 }
 572
 573 static int
 574 bfe_list_newbuf(struct bfe_softc *sc, int c, struct mbuf *m)
 575 {
 576         struct bfe_rxheader *rx_header;
 577         struct bfe_desc *d;
 578         struct bfe_data *r;
 579         uint32_t ctrl;
 580
 581         if ((c < 0) || (c >= BFE_RX_LIST_CNT))
 582                 return(EINVAL);
 583
 584         if (m == NULL) {
 585                 m = m_getcl(MB_DONTWAIT, MT_DATA, M_PKTHDR);
 586                 if (m == NULL)
 587                         return(ENOBUFS);
 588                 m->m_len = m->m_pkthdr.len = MCLBYTES;
 589         }
 590         else
 591                 m->m_data = m->m_ext.ext_buf;
 592
 593         rx_header = mtod(m, struct bfe_rxheader *);
 594         rx_header->len = 0;
 595         rx_header->flags = 0;
 596
 597         /* Map the mbuf into DMA */
 598         sc->bfe_rx_cnt = c;
 599         d = &sc->bfe_rx_list[c];
 600         r = &sc->bfe_rx_ring[c];
 601         /* XXX error? */
 602         bus_dmamap_load(sc->bfe_tag, r->bfe_map, mtod(m, void *),
 603                         MCLBYTES, bfe_dma_map_desc, d, BUS_DMA_NOWAIT);
 604         bus_dmamap_sync(sc->bfe_tag, r->bfe_map, BUS_DMASYNC_PREWRITE);
 605
 606         ctrl = ETHER_MAX_LEN + 32;
 607
 608         if(c == BFE_RX_LIST_CNT - 1)
 609                 ctrl |= BFE_DESC_EOT;
 610
 611         d->bfe_ctrl = ctrl;
 612         r->bfe_mbuf = m;
 613         bus_dmamap_sync(sc->bfe_rx_tag, sc->bfe_rx_map, BUS_DMASYNC_PREWRITE);
 614         return(0);
 615 }
 616
 617 static void
 618 bfe_get_config(struct bfe_softc *sc)
 619 {
 620         uint8_t eeprom[128];
 621
 622         bfe_read_eeprom(sc, eeprom);
 623
 624         sc->arpcom.ac_enaddr[0] = eeprom[79];
 625         sc->arpcom.ac_enaddr[1] = eeprom[78];
 626         sc->arpcom.ac_enaddr[2] = eeprom[81];
 627         sc->arpcom.ac_enaddr[3] = eeprom[80];
 628         sc->arpcom.ac_enaddr[4] = eeprom[83];
 629         sc->arpcom.ac_enaddr[5] = eeprom[82];
 630
 631         sc->bfe_phyaddr = eeprom[90] & 0x1f;
 632         sc->bfe_mdc_port = (eeprom[90] >> 14) & 0x1;
 633
 634         sc->bfe_core_unit = 0;
 635         sc->bfe_dma_offset = BFE_PCI_DMA;
 636 }
 637
 638 static void
 639 bfe_pci_setup(struct bfe_softc *sc, uint32_t cores)
 640 {
 641         uint32_t bar_orig, pci_rev, val;
 642
 643         bar_orig = pci_read_config(sc->bfe_dev, BFE_BAR0_WIN, 4);
 644         pci_write_config(sc->bfe_dev, BFE_BAR0_WIN, BFE_REG_PCI, 4);
 645         pci_rev = CSR_READ_4(sc, BFE_SBIDHIGH) & BFE_RC_MASK;
 646
 647         val = CSR_READ_4(sc, BFE_SBINTVEC);
 648         val |= cores;
 649         CSR_WRITE_4(sc, BFE_SBINTVEC, val);
 650
 651         val = CSR_READ_4(sc, BFE_SSB_PCI_TRANS_2);
 652         val |= BFE_SSB_PCI_PREF | BFE_SSB_PCI_BURST;
 653         CSR_WRITE_4(sc, BFE_SSB_PCI_TRANS_2, val);
 654
 655         pci_write_config(sc->bfe_dev, BFE_BAR0_WIN, bar_orig, 4);
 656 }
 657
 658 static void
 659 bfe_clear_stats(struct bfe_softc *sc)
 660 {
 661         u_long reg;
 662
 663         CSR_WRITE_4(sc, BFE_MIB_CTRL, BFE_MIB_CLR_ON_READ);
 664         for (reg = BFE_TX_GOOD_O; reg <= BFE_TX_PAUSE; reg += 4)
 665                 CSR_READ_4(sc, reg);
 666         for (reg = BFE_RX_GOOD_O; reg <= BFE_RX_NPAUSE; reg += 4)
 667                 CSR_READ_4(sc, reg);
 668 }
 669
 670 static int
 671 bfe_resetphy(struct bfe_softc *sc)
 672 {
 673         uint32_t val;
 674
 675         bfe_writephy(sc, 0, BMCR_RESET);
 676         DELAY(100);
 677         bfe_readphy(sc, 0, &val);
 678         if (val & BMCR_RESET) {
 679                 if_printf(&sc->arpcom.ac_if,
 680                           "PHY Reset would not complete.\n");
 681                 return(ENXIO);
 682         }
 683         return(0);
 684 }
 685
 686 static void
 687 bfe_chip_halt(struct bfe_softc *sc)
 688 {
 689         /* disable interrupts - not that it actually does..*/
 690         CSR_WRITE_4(sc, BFE_IMASK, 0);
 691         CSR_READ_4(sc, BFE_IMASK);
 692
 693         CSR_WRITE_4(sc, BFE_ENET_CTRL, BFE_ENET_DISABLE);
 694         bfe_wait_bit(sc, BFE_ENET_CTRL, BFE_ENET_DISABLE, 200, 1);
 695
 696         CSR_WRITE_4(sc, BFE_DMARX_CTRL, 0);
 697         CSR_WRITE_4(sc, BFE_DMATX_CTRL, 0);
 698         DELAY(10);
 699 }
 700
 701 static void
 702 bfe_chip_reset(struct bfe_softc *sc)
 703 {
 704         uint32_t val;
 705
 706         /* Set the interrupt vector for the enet core */
 707         bfe_pci_setup(sc, BFE_INTVEC_ENET0);
 708
 709         /* is core up? */
 710         val = CSR_READ_4(sc, BFE_SBTMSLOW) & (BFE_RESET | BFE_REJECT | BFE_CLOCK);
 711         if (val == BFE_CLOCK) {
 712                 /* It is, so shut it down */
 713                 CSR_WRITE_4(sc, BFE_RCV_LAZY, 0);
 714                 CSR_WRITE_4(sc, BFE_ENET_CTRL, BFE_ENET_DISABLE);
 715                 bfe_wait_bit(sc, BFE_ENET_CTRL, BFE_ENET_DISABLE, 100, 1);
 716                 CSR_WRITE_4(sc, BFE_DMATX_CTRL, 0);
 717                 sc->bfe_tx_cnt = sc->bfe_tx_prod = sc->bfe_tx_cons = 0;
 718                 if (CSR_READ_4(sc, BFE_DMARX_STAT) & BFE_STAT_EMASK)
 719                         bfe_wait_bit(sc, BFE_DMARX_STAT, BFE_STAT_SIDLE, 100, 0);
 720                 CSR_WRITE_4(sc, BFE_DMARX_CTRL, 0);
 721                 sc->bfe_rx_prod = sc->bfe_rx_cons = 0;
 722         }
 723
 724         bfe_core_reset(sc);
 725         bfe_clear_stats(sc);
 726
 727         /*
 728          * We want the phy registers to be accessible even when
 729          * the driver is "downed" so initialize MDC preamble, frequency,
 730          * and whether internal or external phy here.
 731          */
 732
 733         /* 4402 has 62.5Mhz SB clock and internal phy */
 734         CSR_WRITE_4(sc, BFE_MDIO_CTRL, 0x8d);
 735
 736         /* Internal or external PHY? */
 737         val = CSR_READ_4(sc, BFE_DEVCTRL);
 738         if (!(val & BFE_IPP))
 739                 CSR_WRITE_4(sc, BFE_ENET_CTRL, BFE_ENET_EPSEL);
 740         else if (CSR_READ_4(sc, BFE_DEVCTRL) & BFE_EPR) {
 741                 BFE_AND(sc, BFE_DEVCTRL, ~BFE_EPR);
 742                 DELAY(100);
 743         }
 744
 745         /* Enable CRC32 generation and set proper LED modes */
 746         BFE_OR(sc, BFE_MAC_CTRL, BFE_CTRL_CRC32_ENAB | BFE_CTRL_LED);
 747
 748         /* Reset or clear powerdown control bit  */
 749         BFE_AND(sc, BFE_MAC_CTRL, ~BFE_CTRL_PDOWN);
 750
 751         CSR_WRITE_4(sc, BFE_RCV_LAZY, ((1 << BFE_LAZY_FC_SHIFT) &
 752                                 BFE_LAZY_FC_MASK));
 753
 754         /*
 755          * We don't want lazy interrupts, so just send them at the end of a
 756          * frame, please
 757          */
 758         BFE_OR(sc, BFE_RCV_LAZY, 0);
 759
 760         /* Set max lengths, accounting for VLAN tags */
 761         CSR_WRITE_4(sc, BFE_RXMAXLEN, ETHER_MAX_LEN+32);
 762         CSR_WRITE_4(sc, BFE_TXMAXLEN, ETHER_MAX_LEN+32);
 763
 764         /* Set watermark XXX - magic */
 765         CSR_WRITE_4(sc, BFE_TX_WMARK, 56);
 766
 767         /*
 768          * Initialise DMA channels - not forgetting dma addresses need to be
 769          * added to BFE_PCI_DMA
 770          */
 771         CSR_WRITE_4(sc, BFE_DMATX_CTRL, BFE_TX_CTRL_ENABLE);
 772         CSR_WRITE_4(sc, BFE_DMATX_ADDR, sc->bfe_tx_dma + BFE_PCI_DMA);
 773
 774         CSR_WRITE_4(sc, BFE_DMARX_CTRL, (BFE_RX_OFFSET << BFE_RX_CTRL_ROSHIFT) |
 775                         BFE_RX_CTRL_ENABLE);
 776         CSR_WRITE_4(sc, BFE_DMARX_ADDR, sc->bfe_rx_dma + BFE_PCI_DMA);
 777
 778         bfe_resetphy(sc);
 779         bfe_setupphy(sc);
 780 }
 781
 782 static void
 783 bfe_core_disable(struct bfe_softc *sc)
 784 {
 785         if ((CSR_READ_4(sc, BFE_SBTMSLOW)) & BFE_RESET)
 786                 return;
 787
 788         /*
 789          * Set reject, wait for it set, then wait for the core to stop being busy
 790          * Then set reset and reject and enable the clocks
 791          */
 792         CSR_WRITE_4(sc, BFE_SBTMSLOW, (BFE_REJECT | BFE_CLOCK));
 793         bfe_wait_bit(sc, BFE_SBTMSLOW, BFE_REJECT, 1000, 0);
 794         bfe_wait_bit(sc, BFE_SBTMSHIGH, BFE_BUSY, 1000, 1);
 795         CSR_WRITE_4(sc, BFE_SBTMSLOW, (BFE_FGC | BFE_CLOCK | BFE_REJECT |
 796                                 BFE_RESET));
 797         CSR_READ_4(sc, BFE_SBTMSLOW);
 798         DELAY(10);
 799         /* Leave reset and reject set */
 800         CSR_WRITE_4(sc, BFE_SBTMSLOW, (BFE_REJECT | BFE_RESET));
 801         DELAY(10);
 802 }
 803
 804 static void
 805 bfe_core_reset(struct bfe_softc *sc)
 806 {
 807         uint32_t val;
 808
 809         /* Disable the core */
 810         bfe_core_disable(sc);
 811
 812         /* and bring it back up */
 813         CSR_WRITE_4(sc, BFE_SBTMSLOW, (BFE_RESET | BFE_CLOCK | BFE_FGC));
 814         CSR_READ_4(sc, BFE_SBTMSLOW);
 815         DELAY(10);
 816
 817         /* Chip bug, clear SERR, IB and TO if they are set. */
 818         if (CSR_READ_4(sc, BFE_SBTMSHIGH) & BFE_SERR)
 819                 CSR_WRITE_4(sc, BFE_SBTMSHIGH, 0);
 820         val = CSR_READ_4(sc, BFE_SBIMSTATE);
 821         if (val & (BFE_IBE | BFE_TO))
 822                 CSR_WRITE_4(sc, BFE_SBIMSTATE, val & ~(BFE_IBE | BFE_TO));
 823
 824         /* Clear reset and allow it to move through the core */
 825         CSR_WRITE_4(sc, BFE_SBTMSLOW, (BFE_CLOCK | BFE_FGC));
 826         CSR_READ_4(sc, BFE_SBTMSLOW);
 827         DELAY(10);
 828
 829         /* Leave the clock set */
 830         CSR_WRITE_4(sc, BFE_SBTMSLOW, BFE_CLOCK);
 831         CSR_READ_4(sc, BFE_SBTMSLOW);
 832         DELAY(10);
 833 }
 834
 835 static void
 836 bfe_cam_write(struct bfe_softc *sc, u_char *data, int index)
 837 {
 838         uint32_t val;
 839
 840         val  = ((uint32_t) data[2]) << 24;
 841         val |= ((uint32_t) data[3]) << 16;
 842         val |= ((uint32_t) data[4]) <<  8;
 843         val |= ((uint32_t) data[5]);
 844         CSR_WRITE_4(sc, BFE_CAM_DATA_LO, val);
 845         val = (BFE_CAM_HI_VALID |
 846                         (((uint32_t) data[0]) << 8) |
 847                         (((uint32_t) data[1])));
 848         CSR_WRITE_4(sc, BFE_CAM_DATA_HI, val);
 849         CSR_WRITE_4(sc, BFE_CAM_CTRL, (BFE_CAM_WRITE |
 850                     ((uint32_t)index << BFE_CAM_INDEX_SHIFT)));
 851         bfe_wait_bit(sc, BFE_CAM_CTRL, BFE_CAM_BUSY, 10000, 1);
 852 }
 853
 854 static void
 855 bfe_set_rx_mode(struct bfe_softc *sc)
 856 {
 857         struct ifnet *ifp = &sc->arpcom.ac_if;
 858         struct ifmultiaddr  *ifma;
 859         uint32_t val;
 860         int i = 0;
 861
 862         val = CSR_READ_4(sc, BFE_RXCONF);
 863
 864         if (ifp->if_flags & IFF_PROMISC)
 865                 val |= BFE_RXCONF_PROMISC;
 866         else
 867                 val &= ~BFE_RXCONF_PROMISC;
 868
 869         if (ifp->if_flags & IFF_BROADCAST)
 870                 val &= ~BFE_RXCONF_DBCAST;
 871         else
 872                 val |= BFE_RXCONF_DBCAST;
 873
 874
 875         CSR_WRITE_4(sc, BFE_CAM_CTRL, 0);
 876         bfe_cam_write(sc, sc->arpcom.ac_enaddr, i++);
 877
 878         if (ifp->if_flags & IFF_ALLMULTI) {
 879                 val |= BFE_RXCONF_ALLMULTI;
 880         } else {
 881                 val &= ~BFE_RXCONF_ALLMULTI;
 882                 LIST_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
 883                         if (ifma->ifma_addr->sa_family != AF_LINK)
 884                                 continue;
 885                         bfe_cam_write(sc,
 886                             LLADDR((struct sockaddr_dl *)ifma->ifma_addr), i++);
 887                 }
 888         }
 889
 890         CSR_WRITE_4(sc, BFE_RXCONF, val);
 891         BFE_OR(sc, BFE_CAM_CTRL, BFE_CAM_ENABLE);
 892 }
 893
 894 static void
 895 bfe_dma_map(void *arg, bus_dma_segment_t *segs, int nseg, int error)
 896 {
 897         uint32_t *ptr;
 898
 899         ptr = arg;
 900         *ptr = segs->ds_addr;
 901 }
 902
 903 static void
 904 bfe_dma_map_desc(void *arg, bus_dma_segment_t *segs, int nseg, int error)
 905 {
 906         struct bfe_desc *d;
 907
 908         d = arg;
 909         /* The chip needs all addresses to be added to BFE_PCI_DMA */
 910         d->bfe_addr = segs->ds_addr + BFE_PCI_DMA;
 911 }
 912
 913 static void
 914 bfe_dma_free(struct bfe_softc *sc)
 915 {
 916         if (sc->bfe_tx_tag != NULL) {
 917                 bus_dmamap_unload(sc->bfe_tx_tag, sc->bfe_tx_map);
 918                 if (sc->bfe_tx_list != NULL) {
 919                         bus_dmamem_free(sc->bfe_tx_tag, sc->bfe_tx_list,
 920                                         sc->bfe_tx_map);
 921                         sc->bfe_tx_list = NULL;
 922                 }
 923                 bus_dma_tag_destroy(sc->bfe_tx_tag);
 924                 sc->bfe_tx_tag = NULL;
 925         }
 926
 927         if (sc->bfe_rx_tag != NULL) {
 928                 bus_dmamap_unload(sc->bfe_rx_tag, sc->bfe_rx_map);
 929                 if (sc->bfe_rx_list != NULL) {
 930                         bus_dmamem_free(sc->bfe_rx_tag, sc->bfe_rx_list,
 931                                         sc->bfe_rx_map);
 932                         sc->bfe_rx_list = NULL;
 933                 }
 934                 bus_dma_tag_destroy(sc->bfe_rx_tag);
 935                 sc->bfe_rx_tag = NULL;
 936         }
 937
 938         if (sc->bfe_tag != NULL) {
 939                 int i;
 940
 941                 for (i = 0; i < BFE_TX_LIST_CNT; i++) {
 942                         bus_dmamap_destroy(sc->bfe_tag,
 943                                            sc->bfe_tx_ring[i].bfe_map);
 944                 }
 945                 for (i = 0; i < BFE_RX_LIST_CNT; i++) {
 946                         bus_dmamap_destroy(sc->bfe_tag,
 947                                            sc->bfe_rx_ring[i].bfe_map);
 948                 }
 949
 950                 bus_dma_tag_destroy(sc->bfe_tag);
 951                 sc->bfe_tag = NULL;
 952         }
 953
 954         if (sc->bfe_parent_tag != NULL) {
 955                 bus_dma_tag_destroy(sc->bfe_parent_tag);
 956                 sc->bfe_parent_tag = NULL;
 957         }
 958 }
 959
 960 static void
 961 bfe_read_eeprom(struct bfe_softc *sc, uint8_t *data)
 962 {
 963         long i;
 964         uint16_t *ptr = (uint16_t *)data;
 965
 966         for (i = 0; i < 128; i += 2)
 967                 ptr[i/2] = CSR_READ_4(sc, 4096 + i);
 968 }
 969
 970 static int
 971 bfe_wait_bit(struct bfe_softc *sc, uint32_t reg, uint32_t bit,
 972              u_long timeout, const int clear)
 973 {
 974         u_long i;
 975
 976         for (i = 0; i < timeout; i++) {
 977                 uint32_t val = CSR_READ_4(sc, reg);
 978
 979                 if (clear && !(val & bit))
 980                         break;
 981                 if (!clear && (val & bit))
 982                         break;
 983                 DELAY(10);
 984         }
 985         if (i == timeout) {
 986                 if_printf(&sc->arpcom.ac_if,
 987                           "BUG!  Timeout waiting for bit %08x of register "
 988                           "%x to %s.\n", bit, reg,
 989                           (clear ? "clear" : "set"));
 990                 return -1;
 991         }
 992         return 0;
 993 }
 994
 995 static int
 996 bfe_readphy(struct bfe_softc *sc, uint32_t reg, uint32_t *val)
 997 {
 998         int err;
 999
1000         /* Clear MII ISR */
1001         CSR_WRITE_4(sc, BFE_EMAC_ISTAT, BFE_EMAC_INT_MII);
1002         CSR_WRITE_4(sc, BFE_MDIO_DATA, (BFE_MDIO_SB_START |
1003                                 (BFE_MDIO_OP_READ << BFE_MDIO_OP_SHIFT) |
1004                                 (sc->bfe_phyaddr << BFE_MDIO_PMD_SHIFT) |
1005                                 (reg << BFE_MDIO_RA_SHIFT) |
1006                                 (BFE_MDIO_TA_VALID << BFE_MDIO_TA_SHIFT)));
1007         err = bfe_wait_bit(sc, BFE_EMAC_ISTAT, BFE_EMAC_INT_MII, 100, 0);
1008         *val = CSR_READ_4(sc, BFE_MDIO_DATA) & BFE_MDIO_DATA_DATA;
1009         return(err);
1010 }
1011
1012 static int
1013 bfe_writephy(struct bfe_softc *sc, uint32_t reg, uint32_t val)
1014 {
1015         int status;
1016
1017         CSR_WRITE_4(sc, BFE_EMAC_ISTAT, BFE_EMAC_INT_MII);
1018         CSR_WRITE_4(sc, BFE_MDIO_DATA, (BFE_MDIO_SB_START |
1019                                 (BFE_MDIO_OP_WRITE << BFE_MDIO_OP_SHIFT) |
1020                                 (sc->bfe_phyaddr << BFE_MDIO_PMD_SHIFT) |
1021                                 (reg << BFE_MDIO_RA_SHIFT) |
1022                                 (BFE_MDIO_TA_VALID << BFE_MDIO_TA_SHIFT) |
1023                                 (val & BFE_MDIO_DATA_DATA)));
1024         status = bfe_wait_bit(sc, BFE_EMAC_ISTAT, BFE_EMAC_INT_MII, 100, 0);
1025
1026         return status;
1027 }
1028
1029 /*
1030  * XXX - I think this is handled by the PHY driver, but it can't hurt to do it
1031  * twice
1032  */
1033 static int
1034 bfe_setupphy(struct bfe_softc *sc)
1035 {
1036         uint32_t val;
1037
1038         /* Enable activity LED */
1039         bfe_readphy(sc, 26, &val);
1040         bfe_writephy(sc, 26, val & 0x7fff);
1041         bfe_readphy(sc, 26, &val);
1042
1043         /* Enable traffic meter LED mode */
1044         bfe_readphy(sc, 27, &val);
1045         bfe_writephy(sc, 27, val | (1 << 6));
1046
1047         return(0);
1048 }
1049
1050 static void
1051 bfe_stats_update(struct bfe_softc *sc)
1052 {
1053         u_long reg;
1054         uint32_t *val;
1055
1056         val = &sc->bfe_hwstats.tx_good_octets;
1057         for (reg = BFE_TX_GOOD_O; reg <= BFE_TX_PAUSE; reg += 4)
1058                 *val++ += CSR_READ_4(sc, reg);
1059         val = &sc->bfe_hwstats.rx_good_octets;
1060         for (reg = BFE_RX_GOOD_O; reg <= BFE_RX_NPAUSE; reg += 4)
1061                 *val++ += CSR_READ_4(sc, reg);
1062 }
1063
1064 static void
1065 bfe_txeof(struct bfe_softc *sc)
1066 {
1067         struct ifnet *ifp = &sc->arpcom.ac_if;
1068         uint32_t i, chipidx;
1069
1070         chipidx = CSR_READ_4(sc, BFE_DMATX_STAT) & BFE_STAT_CDMASK;
1071         chipidx /= sizeof(struct bfe_desc);
1072
1073         i = sc->bfe_tx_cons;
1074         /* Go through the mbufs and free those that have been transmitted */
1075         while (i != chipidx) {
1076                 struct bfe_data *r = &sc->bfe_tx_ring[i];
1077
1078                 bus_dmamap_unload(sc->bfe_tag, r->bfe_map);
1079                 if (r->bfe_mbuf != NULL) {
1080                         ifp->if_opackets++;
1081                         m_freem(r->bfe_mbuf);
1082                         r->bfe_mbuf = NULL;
1083                 }
1084                 sc->bfe_tx_cnt--;
1085                 BFE_INC(i, BFE_TX_LIST_CNT);
1086         }
1087
1088         if (i != sc->bfe_tx_cons) {
1089                 /* we freed up some mbufs */
1090                 sc->bfe_tx_cons = i;
1091                 ifp->if_flags &= ~IFF_OACTIVE;
1092         }
1093         if (sc->bfe_tx_cnt == 0)
1094                 ifp->if_timer = 0;
1095         else
1096                 ifp->if_timer = 5;
1097 }
1098
1099 /* Pass a received packet up the stack */
1100 static void
1101 bfe_rxeof(struct bfe_softc *sc)
1102 {
1103         struct ifnet *ifp = &sc->arpcom.ac_if;
1104         struct mbuf *m;
1105         struct bfe_rxheader *rxheader;
1106         struct bfe_data *r;
1107         uint32_t cons, status, current, len, flags;
1108
1109         cons = sc->bfe_rx_cons;
1110         status = CSR_READ_4(sc, BFE_DMARX_STAT);
1111         current = (status & BFE_STAT_CDMASK) / sizeof(struct bfe_desc);
1112
1113         while (current != cons) {
1114                 r = &sc->bfe_rx_ring[cons];
1115                 m = r->bfe_mbuf;
1116                 rxheader = mtod(m, struct bfe_rxheader*);
1117                 bus_dmamap_sync(sc->bfe_tag, r->bfe_map, BUS_DMASYNC_POSTREAD);
1118                 len = rxheader->len;
1119                 r->bfe_mbuf = NULL;
1120
1121                 bus_dmamap_unload(sc->bfe_tag, r->bfe_map);
1122                 flags = rxheader->flags;
1123
1124                 len -= ETHER_CRC_LEN;
1125
1126                 /* flag an error and try again */
1127                 if ((len > ETHER_MAX_LEN+32) || (flags & BFE_RX_FLAG_ERRORS)) {
1128                         ifp->if_ierrors++;
1129                         if (flags & BFE_RX_FLAG_SERR)
1130                                 ifp->if_collisions++;
1131                         bfe_list_newbuf(sc, cons, m);
1132                         BFE_INC(cons, BFE_RX_LIST_CNT);
1133                         continue;
1134                 }
1135
1136                 /* Go past the rx header */
1137                 if (bfe_list_newbuf(sc, cons, NULL) != 0) {
1138                         bfe_list_newbuf(sc, cons, m);
1139                         BFE_INC(cons, BFE_RX_LIST_CNT);
1140                         ifp->if_ierrors++;
1141                         continue;
1142                 }
1143
1144                 m_adj(m, BFE_RX_OFFSET);
1145                 m->m_len = m->m_pkthdr.len = len;
1146
1147                 ifp->if_ipackets++;
1148                 m->m_pkthdr.rcvif = ifp;
1149
1150                 ifp->if_input(ifp, m);
1151                 BFE_INC(cons, BFE_RX_LIST_CNT);
1152         }
1153         sc->bfe_rx_cons = cons;
1154 }
1155
1156 static void
1157 bfe_intr(void *xsc)
1158 {
1159         struct bfe_softc *sc = xsc;
1160         struct ifnet *ifp = &sc->arpcom.ac_if;
1161         uint32_t istat, imask, flag;
1162
1163         istat = CSR_READ_4(sc, BFE_ISTAT);
1164         imask = CSR_READ_4(sc, BFE_IMASK);
1165
1166         /*
1167          * Defer unsolicited interrupts - This is necessary because setting the
1168          * chips interrupt mask register to 0 doesn't actually stop the
1169          * interrupts
1170          */
1171         istat &= imask;
1172         CSR_WRITE_4(sc, BFE_ISTAT, istat);
1173         CSR_READ_4(sc, BFE_ISTAT);
1174
1175         /* not expecting this interrupt, disregard it */
1176         if (istat == 0) {
1177                 return;
1178         }
1179
1180         if (istat & BFE_ISTAT_ERRORS) {
1181                 flag = CSR_READ_4(sc, BFE_DMATX_STAT);
1182                 if (flag & BFE_STAT_EMASK)
1183                         ifp->if_oerrors++;
1184
1185                 flag = CSR_READ_4(sc, BFE_DMARX_STAT);
1186                 if (flag & BFE_RX_FLAG_ERRORS)
1187                         ifp->if_ierrors++;
1188
1189                 ifp->if_flags &= ~IFF_RUNNING;
1190                 bfe_init(sc);
1191         }
1192
1193         /* A packet was received */
1194         if (istat & BFE_ISTAT_RX)
1195                 bfe_rxeof(sc);
1196
1197         /* A packet was sent */
1198         if (istat & BFE_ISTAT_TX)
1199                 bfe_txeof(sc);
1200
1201         /* We have packets pending, fire them out */
1202         if ((ifp->if_flags & IFF_RUNNING) && !ifq_is_empty(&ifp->if_snd))
1203                 if_devstart(ifp);
1204 }
1205
1206 static int
1207 bfe_encap(struct bfe_softc *sc, struct mbuf **m_head, uint32_t *txidx)
1208 {
1209         struct bfe_desc *d = NULL;
1210         struct bfe_data *r = NULL;
1211         struct mbuf *m;
1212         uint32_t frag, cur, cnt = 0;
1213         int error, chainlen = 0;
1214
1215         KKASSERT(BFE_TX_LIST_CNT >= (2 + sc->bfe_tx_cnt));
1216
1217         /*
1218          * Count the number of frags in this chain to see if
1219          * we need to m_defrag.  Since the descriptor list is shared
1220          * by all packets, we'll m_defrag long chains so that they
1221          * do not use up the entire list, even if they would fit.
1222          */
1223         for (m = *m_head; m != NULL; m = m->m_next)
1224                 chainlen++;
1225
1226         if (chainlen > (BFE_TX_LIST_CNT / 4) ||
1227             BFE_TX_LIST_CNT < (2 + chainlen + sc->bfe_tx_cnt)) {
1228                 m = m_defrag(*m_head, MB_DONTWAIT);
1229                 if (m == NULL) {
1230                         m_freem(*m_head);
1231                         return (ENOBUFS);
1232                 }
1233                 *m_head = m;
1234         }
1235
1236         /*
1237          * Start packing the mbufs in this chain into
1238          * the fragment pointers. Stop when we run out
1239          * of fragments or hit the end of the mbuf chain.
1240          */
1241         cur = frag = *txidx;
1242         cnt = 0;
1243
1244         for (m = *m_head; m != NULL; m = m->m_next) {
1245                 if (m->m_len != 0) {
1246                         KKASSERT(BFE_TX_LIST_CNT >= (2 + sc->bfe_tx_cnt + cnt));
1247
1248                         d = &sc->bfe_tx_list[cur];
1249                         r = &sc->bfe_tx_ring[cur];
1250                         d->bfe_ctrl = BFE_DESC_LEN & m->m_len;
1251                         /* always intterupt on completion */
1252                         d->bfe_ctrl |= BFE_DESC_IOC;
1253                         if (cnt == 0) {
1254                                 /* Set start of frame */
1255                                 d->bfe_ctrl |= BFE_DESC_SOF;
1256                         }
1257                         if (cur == BFE_TX_LIST_CNT - 1) {
1258                                 /*
1259                                  * Tell the chip to wrap to the start of the
1260                                  * descriptor list
1261                                  */
1262                                 d->bfe_ctrl |= BFE_DESC_EOT;
1263                         }
1264
1265                         error = bus_dmamap_load(sc->bfe_tag, r->bfe_map,
1266                                                 mtod(m, void *), m->m_len,
1267                                                 bfe_dma_map_desc, d,
1268                                                 BUS_DMA_NOWAIT);
1269                         if (error) {
1270                                 /* XXX This should be a fatal error. */
1271                                 if_printf(&sc->arpcom.ac_if,
1272                                           "%s bus_dmamap_load failed: %d",
1273                                           __func__, error);
1274                                 m_freem(*m_head);
1275                                 return (ENOBUFS);
1276                         }
1277
1278                         bus_dmamap_sync(sc->bfe_tag, r->bfe_map,
1279                                         BUS_DMASYNC_PREWRITE);
1280
1281                         frag = cur;
1282                         BFE_INC(cur, BFE_TX_LIST_CNT);
1283                         cnt++;
1284                 }
1285         }
1286
1287         sc->bfe_tx_list[frag].bfe_ctrl |= BFE_DESC_EOF;
1288         sc->bfe_tx_ring[frag].bfe_mbuf = *m_head;
1289         bus_dmamap_sync(sc->bfe_tx_tag, sc->bfe_tx_map, BUS_DMASYNC_PREWRITE);
1290
1291         *txidx = cur;
1292         sc->bfe_tx_cnt += cnt;
1293         return(0);
1294 }
1295
1296 /*
1297  * Set up to transmit a packet
1298  */
1299 static void
1300 bfe_start(struct ifnet *ifp)
1301 {
1302         struct bfe_softc *sc = ifp->if_softc;
1303         struct mbuf *m_head = NULL;
1304         int idx, need_trans;
1305
1306         /*
1307          * Not much point trying to send if the link is down
1308          * or we have nothing to send.
1309          */
1310         if (!sc->bfe_link) {
1311                 ifq_purge(&ifp->if_snd);
1312                 return;
1313         }
1314
1315         if (ifp->if_flags & IFF_OACTIVE)
1316                 return;
1317
1318         idx = sc->bfe_tx_prod;
1319
1320         need_trans = 0;
1321         while (sc->bfe_tx_ring[idx].bfe_mbuf == NULL) {
1322                 if (BFE_TX_LIST_CNT < (2 + sc->bfe_tx_cnt)) {
1323                         ifp->if_flags |= IFF_OACTIVE;
1324                         break;
1325                 }
1326
1327                 m_head = ifq_dequeue(&ifp->if_snd, NULL);
1328                 if (m_head == NULL)
1329                         break;
1330
1331                 /*
1332                  * Pack the data into the tx ring.  If we don't have
1333                  * enough room, let the chip drain the ring.
1334                  */
1335                 if (bfe_encap(sc, &m_head, &idx)) {
1336                         ifp->if_flags |= IFF_OACTIVE;
1337                         break;
1338                 }
1339                 need_trans = 1;
1340
1341                 /*
1342                  * If there's a BPF listener, bounce a copy of this frame
1343                  * to him.
1344                  */
1345                 BPF_MTAP(ifp, m_head);
1346         }
1347
1348         if (!need_trans)
1349                 return;
1350
1351         sc->bfe_tx_prod = idx;
1352         /* Transmit - twice due to apparent hardware bug */
1353         CSR_WRITE_4(sc, BFE_DMATX_PTR, idx * sizeof(struct bfe_desc));
1354         CSR_WRITE_4(sc, BFE_DMATX_PTR, idx * sizeof(struct bfe_desc));
1355
1356         /*
1357          * Set a timeout in case the chip goes out to lunch.
1358          */
1359         ifp->if_timer = 5;
1360 }
1361
1362 static void
1363 bfe_init(void *xsc)
1364 {
1365         struct bfe_softc *sc = (struct bfe_softc*)xsc;
1366         struct ifnet *ifp = &sc->arpcom.ac_if;
1367
1368         if (ifp->if_flags & IFF_RUNNING)
1369                 return;
1370
1371         bfe_stop(sc);
1372         bfe_chip_reset(sc);
1373
1374         if (bfe_list_rx_init(sc) == ENOBUFS) {
1375                 if_printf(ifp, "bfe_init failed. "
1376                           " Not enough memory for list buffers\n");
1377                 bfe_stop(sc);
1378                 return;
1379         }
1380
1381         bfe_set_rx_mode(sc);
1382
1383         /* Enable the chip and core */
1384         BFE_OR(sc, BFE_ENET_CTRL, BFE_ENET_ENABLE);
1385         /* Enable interrupts */
1386         CSR_WRITE_4(sc, BFE_IMASK, BFE_IMASK_DEF);
1387
1388         bfe_ifmedia_upd(ifp);
1389         ifp->if_flags |= IFF_RUNNING;
1390         ifp->if_flags &= ~IFF_OACTIVE;
1391
1392         callout_reset(&sc->bfe_stat_timer, hz, bfe_tick, sc);
1393 }
1394
1395 /*
1396  * Set media options.
1397  */
1398 static int
1399 bfe_ifmedia_upd(struct ifnet *ifp)
1400 {
1401         struct bfe_softc *sc = ifp->if_softc;
1402         struct mii_data *mii;
1403
1404         mii = device_get_softc(sc->bfe_miibus);
1405         sc->bfe_link = 0;
1406         if (mii->mii_instance) {
1407                 struct mii_softc *miisc;
1408                 for (miisc = LIST_FIRST(&mii->mii_phys); miisc != NULL;
1409                                 miisc = LIST_NEXT(miisc, mii_list))
1410                         mii_phy_reset(miisc);
1411         }
1412         mii_mediachg(mii);
1413
1414         bfe_setupphy(sc);
1415
1416         return(0);
1417 }
1418
1419 /*
1420  * Report current media status.
1421  */
1422 static void
1423 bfe_ifmedia_sts(struct ifnet *ifp, struct ifmediareq *ifmr)
1424 {
1425         struct bfe_softc *sc = ifp->if_softc;
1426         struct mii_data *mii;
1427
1428         mii = device_get_softc(sc->bfe_miibus);
1429         mii_pollstat(mii);
1430         ifmr->ifm_active = mii->mii_media_active;
1431         ifmr->ifm_status = mii->mii_media_status;
1432 }
1433
1434 static int
1435 bfe_ioctl(struct ifnet *ifp, u_long command, caddr_t data, struct ucred *cr)
1436 {
1437         struct bfe_softc *sc = ifp->if_softc;
1438         struct ifreq *ifr = (struct ifreq *) data;
1439         struct mii_data *mii;
1440         int error = 0;
1441
1442         switch (command) {
1443                 case SIOCSIFFLAGS:
1444                         if (ifp->if_flags & IFF_UP)
1445                                 if (ifp->if_flags & IFF_RUNNING)
1446                                         bfe_set_rx_mode(sc);
1447                                 else
1448                                         bfe_init(sc);
1449                         else if (ifp->if_flags & IFF_RUNNING)
1450                                 bfe_stop(sc);
1451                         break;
1452                 case SIOCADDMULTI:
1453                 case SIOCDELMULTI:
1454                         if (ifp->if_flags & IFF_RUNNING)
1455                                 bfe_set_rx_mode(sc);
1456                         break;
1457                 case SIOCGIFMEDIA:
1458                 case SIOCSIFMEDIA:
1459                         mii = device_get_softc(sc->bfe_miibus);
1460                         error = ifmedia_ioctl(ifp, ifr, &mii->mii_media,
1461                                               command);
1462                         break;
1463                 default:
1464                         error = ether_ioctl(ifp, command, data);
1465                         break;
1466         }
1467         return error;
1468 }
1469
1470 static void
1471 bfe_watchdog(struct ifnet *ifp)
1472 {
1473         struct bfe_softc *sc = ifp->if_softc;
1474
1475         if_printf(ifp, "watchdog timeout -- resetting\n");
1476
1477         ifp->if_flags &= ~IFF_RUNNING;
1478         bfe_init(sc);
1479
1480         ifp->if_oerrors++;
1481 }
1482
1483 static void
1484 bfe_tick(void *xsc)
1485 {
1486         struct bfe_softc *sc = xsc;
1487         struct mii_data *mii;
1488         struct ifnet *ifp = &sc->arpcom.ac_if;
1489
1490         mii = device_get_softc(sc->bfe_miibus);
1491
1492         lwkt_serialize_enter(ifp->if_serializer);
1493
1494         bfe_stats_update(sc);
1495         callout_reset(&sc->bfe_stat_timer, hz, bfe_tick, sc);
1496
1497         if (sc->bfe_link == NULL) {
1498                 mii_tick(mii);
1499                 if (!sc->bfe_link && mii->mii_media_status & IFM_ACTIVE &&
1500                     IFM_SUBTYPE(mii->mii_media_active) != IFM_NONE)  {
1501                         sc->bfe_link++;
1502                 }
1503                 if (!sc->bfe_link)
1504                         sc->bfe_link++;
1505         }
1506         lwkt_serialize_exit(ifp->if_serializer);
1507 }
1508
1509 /*
1510  * Stop the adapter and free any mbufs allocated to the
1511  * RX and TX lists.
1512  */
1513 static void
1514 bfe_stop(struct bfe_softc *sc)
1515 {
1516         struct ifnet *ifp = &sc->arpcom.ac_if;
1517
1518         callout_stop(&sc->bfe_stat_timer);
1519
1520         bfe_chip_halt(sc);
1521         bfe_tx_ring_free(sc);
1522         bfe_rx_ring_free(sc);
1523
1524         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
1525 }