c202c4a4359c4fc6eb30ef0bbffba6f08cecc54e
[dragonfly.git] / sys / dev / netif / xl / if_xl.c
1 /*
2  * Copyright (c) 1997, 1998, 1999
3  *      Bill Paul <wpaul@ctr.columbia.edu>.  All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer.
10  * 2. Redistributions in binary form must reproduce the above copyright
11  *    notice, this list of conditions and the following disclaimer in the
12  *    documentation and/or other materials provided with the distribution.
13  * 3. All advertising materials mentioning features or use of this software
14  *    must display the following acknowledgement:
15  *      This product includes software developed by Bill Paul.
16  * 4. Neither the name of the author nor the names of any co-contributors
17  *    may be used to endorse or promote products derived from this software
18  *    without specific prior written permission.
19  *
20  * THIS SOFTWARE IS PROVIDED BY Bill Paul AND CONTRIBUTORS ``AS IS'' AND
21  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
22  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
23  * ARE DISCLAIMED.  IN NO EVENT SHALL Bill Paul OR THE VOICES IN HIS HEAD
24  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
25  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
26  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
27  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
28  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
29  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
30  * THE POSSIBILITY OF SUCH DAMAGE.
31  *
32  * $FreeBSD: src/sys/pci/if_xl.c,v 1.72.2.28 2003/10/08 06:01:57 murray Exp $
33  * $DragonFly: src/sys/dev/netif/xl/if_xl.c,v 1.26 2005/06/14 14:19:22 joerg Exp $
34  */
35
36 /*
37  * 3Com 3c90x Etherlink XL PCI NIC driver
38  *
39  * Supports the 3Com "boomerang", "cyclone" and "hurricane" PCI
40  * bus-master chips (3c90x cards and embedded controllers) including
41  * the following:
42  *
43  * 3Com 3c900-TPO       10Mbps/RJ-45
44  * 3Com 3c900-COMBO     10Mbps/RJ-45,AUI,BNC
45  * 3Com 3c905-TX        10/100Mbps/RJ-45
46  * 3Com 3c905-T4        10/100Mbps/RJ-45
47  * 3Com 3c900B-TPO      10Mbps/RJ-45
48  * 3Com 3c900B-COMBO    10Mbps/RJ-45,AUI,BNC
49  * 3Com 3c900B-TPC      10Mbps/RJ-45,BNC
50  * 3Com 3c900B-FL       10Mbps/Fiber-optic
51  * 3Com 3c905B-COMBO    10/100Mbps/RJ-45,AUI,BNC
52  * 3Com 3c905B-TX       10/100Mbps/RJ-45
53  * 3Com 3c905B-FL/FX    10/100Mbps/Fiber-optic
54  * 3Com 3c905C-TX       10/100Mbps/RJ-45 (Tornado ASIC)
55  * 3Com 3c980-TX        10/100Mbps server adapter (Hurricane ASIC)
56  * 3Com 3c980C-TX       10/100Mbps server adapter (Tornado ASIC)
57  * 3Com 3cSOHO100-TX    10/100Mbps/RJ-45 (Hurricane ASIC)
58  * 3Com 3c450-TX        10/100Mbps/RJ-45 (Tornado ASIC)
59  * 3Com 3c555           10/100Mbps/RJ-45 (MiniPCI, Laptop Hurricane)
60  * 3Com 3c556           10/100Mbps/RJ-45 (MiniPCI, Hurricane ASIC)
61  * 3Com 3c556B          10/100Mbps/RJ-45 (MiniPCI, Hurricane ASIC)
62  * 3Com 3c575TX         10/100Mbps/RJ-45 (Cardbus, Hurricane ASIC)
63  * 3Com 3c575B          10/100Mbps/RJ-45 (Cardbus, Hurricane ASIC)
64  * 3Com 3c575C          10/100Mbps/RJ-45 (Cardbus, Hurricane ASIC)
65  * 3Com 3cxfem656       10/100Mbps/RJ-45 (Cardbus, Hurricane ASIC)
66  * 3Com 3cxfem656b      10/100Mbps/RJ-45 (Cardbus, Hurricane ASIC)
67  * 3Com 3cxfem656c      10/100Mbps/RJ-45 (Cardbus, Tornado ASIC)
68  * Dell Optiplex GX1 on-board 3c918 10/100Mbps/RJ-45
69  * Dell on-board 3c920 10/100Mbps/RJ-45
70  * Dell Precision on-board 3c905B 10/100Mbps/RJ-45
71  * Dell Latitude laptop docking station embedded 3c905-TX
72  *
73  * Written by Bill Paul <wpaul@ctr.columbia.edu>
74  * Electrical Engineering Department
75  * Columbia University, New York City
76  */
77
78 /*
79  * The 3c90x series chips use a bus-master DMA interface for transfering
80  * packets to and from the controller chip. Some of the "vortex" cards
81  * (3c59x) also supported a bus master mode, however for those chips
82  * you could only DMA packets to/from a contiguous memory buffer. For
83  * transmission this would mean copying the contents of the queued mbuf
84  * chain into an mbuf cluster and then DMAing the cluster. This extra
85  * copy would sort of defeat the purpose of the bus master support for
86  * any packet that doesn't fit into a single mbuf.
87  *
88  * By contrast, the 3c90x cards support a fragment-based bus master
89  * mode where mbuf chains can be encapsulated using TX descriptors.
90  * This is similar to other PCI chips such as the Texas Instruments
91  * ThunderLAN and the Intel 82557/82558.
92  *
93  * The "vortex" driver (if_vx.c) happens to work for the "boomerang"
94  * bus master chips because they maintain the old PIO interface for
95  * backwards compatibility, but starting with the 3c905B and the
96  * "cyclone" chips, the compatibility interface has been dropped.
97  * Since using bus master DMA is a big win, we use this driver to
98  * support the PCI "boomerang" chips even though they work with the
99  * "vortex" driver in order to obtain better performance.
100  */
101
102 #include <sys/param.h>
103 #include <sys/systm.h>
104 #include <sys/sockio.h>
105 #include <sys/endian.h>
106 #include <sys/mbuf.h>
107 #include <sys/kernel.h>
108 #include <sys/socket.h>
109 #include <sys/thread2.h>
110
111 #include <net/if.h>
112 #include <net/ifq_var.h>
113 #include <net/if_arp.h>
114 #include <net/ethernet.h>
115 #include <net/if_dl.h>
116 #include <net/if_media.h>
117 #include <net/vlan/if_vlan_var.h>
118
119 #include <net/bpf.h>
120
121 #include <machine/bus_memio.h>
122 #include <machine/bus_pio.h>
123 #include <machine/bus.h>
124 #include <machine/clock.h>      /* for DELAY */
125 #include <machine/resource.h>
126 #include <sys/bus.h>
127 #include <sys/rman.h>
128
129 #include "../mii_layer/mii.h"
130 #include "../mii_layer/miivar.h"
131
132 #include <bus/pci/pcireg.h>
133 #include <bus/pci/pcivar.h>
134
135 /* "controller miibus0" required.  See GENERIC if you get errors here. */
136 #include "miibus_if.h"
137
138 #include "if_xlreg.h"
139
140 #define XL905B_CSUM_FEATURES    (CSUM_IP | CSUM_TCP | CSUM_UDP)
141
142 /*
143  * Various supported device vendors/types and their names.
144  */
145 static struct xl_type xl_devs[] = {
146         { TC_VENDORID, TC_DEVICEID_BOOMERANG_10BT,
147                 "3Com 3c900-TPO Etherlink XL" },
148         { TC_VENDORID, TC_DEVICEID_BOOMERANG_10BT_COMBO,
149                 "3Com 3c900-COMBO Etherlink XL" },
150         { TC_VENDORID, TC_DEVICEID_BOOMERANG_10_100BT,
151                 "3Com 3c905-TX Fast Etherlink XL" },
152         { TC_VENDORID, TC_DEVICEID_BOOMERANG_100BT4,
153                 "3Com 3c905-T4 Fast Etherlink XL" },
154         { TC_VENDORID, TC_DEVICEID_KRAKATOA_10BT,
155                 "3Com 3c900B-TPO Etherlink XL" },
156         { TC_VENDORID, TC_DEVICEID_KRAKATOA_10BT_COMBO,
157                 "3Com 3c900B-COMBO Etherlink XL" },
158         { TC_VENDORID, TC_DEVICEID_KRAKATOA_10BT_TPC,
159                 "3Com 3c900B-TPC Etherlink XL" },
160         { TC_VENDORID, TC_DEVICEID_CYCLONE_10FL,
161                 "3Com 3c900B-FL Etherlink XL" },
162         { TC_VENDORID, TC_DEVICEID_HURRICANE_10_100BT,
163                 "3Com 3c905B-TX Fast Etherlink XL" },
164         { TC_VENDORID, TC_DEVICEID_CYCLONE_10_100BT4,
165                 "3Com 3c905B-T4 Fast Etherlink XL" },
166         { TC_VENDORID, TC_DEVICEID_CYCLONE_10_100FX,
167                 "3Com 3c905B-FX/SC Fast Etherlink XL" },
168         { TC_VENDORID, TC_DEVICEID_CYCLONE_10_100_COMBO,
169                 "3Com 3c905B-COMBO Fast Etherlink XL" },
170         { TC_VENDORID, TC_DEVICEID_TORNADO_10_100BT,
171                 "3Com 3c905C-TX Fast Etherlink XL" },
172         { TC_VENDORID, TC_DEVICEID_TORNADO_10_100BT_920B,
173                 "3Com 3c920B-EMB Integrated Fast Etherlink XL" },
174         { TC_VENDORID, TC_DEVICEID_HURRICANE_10_100BT_SERV,
175                 "3Com 3c980 Fast Etherlink XL" },
176         { TC_VENDORID, TC_DEVICEID_TORNADO_10_100BT_SERV,
177                 "3Com 3c980C Fast Etherlink XL" },
178         { TC_VENDORID, TC_DEVICEID_HURRICANE_SOHO100TX,
179                 "3Com 3cSOHO100-TX OfficeConnect" },
180         { TC_VENDORID, TC_DEVICEID_TORNADO_HOMECONNECT,
181                 "3Com 3c450-TX HomeConnect" },
182         { TC_VENDORID, TC_DEVICEID_HURRICANE_555,
183                 "3Com 3c555 Fast Etherlink XL" },
184         { TC_VENDORID, TC_DEVICEID_HURRICANE_556,
185                 "3Com 3c556 Fast Etherlink XL" },
186         { TC_VENDORID, TC_DEVICEID_HURRICANE_556B,
187                 "3Com 3c556B Fast Etherlink XL" },
188         { TC_VENDORID, TC_DEVICEID_HURRICANE_575A,
189                 "3Com 3c575TX Fast Etherlink XL" },
190         { TC_VENDORID, TC_DEVICEID_HURRICANE_575B,
191                 "3Com 3c575B Fast Etherlink XL" },
192         { TC_VENDORID, TC_DEVICEID_HURRICANE_575C,
193                 "3Com 3c575C Fast Etherlink XL" },
194         { TC_VENDORID, TC_DEVICEID_HURRICANE_656,
195                 "3Com 3c656 Fast Etherlink XL" },
196         { TC_VENDORID, TC_DEVICEID_HURRICANE_656B,
197                 "3Com 3c656B Fast Etherlink XL" },
198         { TC_VENDORID, TC_DEVICEID_TORNADO_656C,
199                 "3Com 3c656C Fast Etherlink XL" },
200         { 0, 0, NULL }
201 };
202
203 static int xl_probe             (device_t);
204 static int xl_attach            (device_t);
205 static int xl_detach            (device_t);
206
207 static int xl_newbuf            (struct xl_softc *, struct xl_chain_onefrag *);
208 static void xl_stats_update     (void *);
209 static int xl_encap             (struct xl_softc *, struct xl_chain *,
210                                                 struct mbuf *);
211 static void xl_rxeof            (struct xl_softc *);
212 static int xl_rx_resync         (struct xl_softc *);
213 static void xl_txeof            (struct xl_softc *);
214 static void xl_txeof_90xB       (struct xl_softc *);
215 static void xl_txeoc            (struct xl_softc *);
216 static void xl_intr             (void *);
217 static void xl_start            (struct ifnet *);
218 static void xl_start_90xB       (struct ifnet *);
219 static int xl_ioctl             (struct ifnet *, u_long, caddr_t,
220                                                 struct ucred *);
221 static void xl_init             (void *);
222 static void xl_stop             (struct xl_softc *);
223 static void xl_watchdog         (struct ifnet *);
224 static void xl_shutdown         (device_t);
225 static int xl_suspend           (device_t); 
226 static int xl_resume            (device_t);
227
228 static int xl_ifmedia_upd       (struct ifnet *);
229 static void xl_ifmedia_sts      (struct ifnet *, struct ifmediareq *);
230
231 static int xl_eeprom_wait       (struct xl_softc *);
232 static int xl_read_eeprom       (struct xl_softc *, caddr_t, int, int, int);
233 static void xl_mii_sync         (struct xl_softc *);
234 static void xl_mii_send         (struct xl_softc *, u_int32_t, int);
235 static int xl_mii_readreg       (struct xl_softc *, struct xl_mii_frame *);
236 static int xl_mii_writereg      (struct xl_softc *, struct xl_mii_frame *);
237
238 static void xl_setcfg           (struct xl_softc *);
239 static void xl_setmode          (struct xl_softc *, int);
240 static u_int8_t xl_calchash     (caddr_t);
241 static void xl_setmulti         (struct xl_softc *);
242 static void xl_setmulti_hash    (struct xl_softc *);
243 static void xl_reset            (struct xl_softc *);
244 static int xl_list_rx_init      (struct xl_softc *);
245 static int xl_list_tx_init      (struct xl_softc *);
246 static int xl_list_tx_init_90xB (struct xl_softc *);
247 static void xl_wait             (struct xl_softc *);
248 static void xl_mediacheck       (struct xl_softc *);
249 static void xl_choose_xcvr      (struct xl_softc *, int);
250 static void xl_dma_map_addr     (void *, bus_dma_segment_t *, int, int);
251 static void xl_dma_map_rxbuf    (void *, bus_dma_segment_t *, int, bus_size_t,
252                                                 int);
253 static void xl_dma_map_txbuf    (void *, bus_dma_segment_t *, int, bus_size_t,
254                                                 int);
255 #ifdef notdef
256 static void xl_testpacket       (struct xl_softc *);
257 #endif
258
259 static int xl_miibus_readreg    (device_t, int, int);
260 static int xl_miibus_writereg   (device_t, int, int, int);
261 static void xl_miibus_statchg   (device_t);
262 static void xl_miibus_mediainit (device_t);
263
264 static device_method_t xl_methods[] = {
265         /* Device interface */
266         DEVMETHOD(device_probe,         xl_probe),
267         DEVMETHOD(device_attach,        xl_attach),
268         DEVMETHOD(device_detach,        xl_detach),
269         DEVMETHOD(device_shutdown,      xl_shutdown),
270         DEVMETHOD(device_suspend,       xl_suspend),
271         DEVMETHOD(device_resume,        xl_resume),
272
273         /* bus interface */
274         DEVMETHOD(bus_print_child,      bus_generic_print_child),
275         DEVMETHOD(bus_driver_added,     bus_generic_driver_added),
276
277         /* MII interface */
278         DEVMETHOD(miibus_readreg,       xl_miibus_readreg),
279         DEVMETHOD(miibus_writereg,      xl_miibus_writereg),
280         DEVMETHOD(miibus_statchg,       xl_miibus_statchg),
281         DEVMETHOD(miibus_mediainit,     xl_miibus_mediainit),
282
283         { 0, 0 }
284 };
285
286 static driver_t xl_driver = {
287         "xl",
288         xl_methods,
289         sizeof(struct xl_softc)
290 };
291
292 static devclass_t xl_devclass;
293
294 DECLARE_DUMMY_MODULE(if_xl);
295 MODULE_DEPEND(if_xl, miibus, 1, 1, 1);
296 DRIVER_MODULE(if_xl, pci, xl_driver, xl_devclass, 0, 0);
297 DRIVER_MODULE(miibus, xl, miibus_driver, miibus_devclass, 0, 0);
298
299 static void
300 xl_dma_map_addr(arg, segs, nseg, error)
301         void *arg;
302         bus_dma_segment_t *segs;
303         int nseg, error;
304 {
305         u_int32_t *paddr;
306         
307         paddr = arg;
308         *paddr = segs->ds_addr;
309 }
310
311 static void
312 xl_dma_map_rxbuf(arg, segs, nseg, mapsize, error)
313         void *arg;
314         bus_dma_segment_t *segs;
315         int nseg;
316         bus_size_t mapsize;
317         int error;
318 {
319         u_int32_t *paddr;
320
321         if (error)
322                 return;
323         KASSERT(nseg == 1, ("xl_dma_map_rxbuf: too many DMA segments"));
324         paddr = arg;
325         *paddr = segs->ds_addr;
326 }
327
328 static void
329 xl_dma_map_txbuf(arg, segs, nseg, mapsize, error)
330         void *arg;
331         bus_dma_segment_t *segs;
332         int nseg;
333         bus_size_t mapsize;
334         int error;
335 {
336         struct xl_list *l;
337         int i, total_len;
338
339         if (error)
340                 return;
341
342         KASSERT(nseg <= XL_MAXFRAGS, ("too many DMA segments"));
343
344         total_len = 0;
345         l = arg;
346         for (i = 0; i < nseg; i++) {
347                 KASSERT(segs[i].ds_len <= MCLBYTES, ("segment size too large"));
348                 l->xl_frag[i].xl_addr = htole32(segs[i].ds_addr);
349                 l->xl_frag[i].xl_len = htole32(segs[i].ds_len);
350                 total_len += segs[i].ds_len;
351         }
352         l->xl_frag[nseg - 1].xl_len = htole32(segs[nseg - 1].ds_len |
353             XL_LAST_FRAG);
354         l->xl_status = htole32(total_len);
355         l->xl_next = 0;
356 }
357
358 /*
359  * Murphy's law says that it's possible the chip can wedge and
360  * the 'command in progress' bit may never clear. Hence, we wait
361  * only a finite amount of time to avoid getting caught in an
362  * infinite loop. Normally this delay routine would be a macro,
363  * but it isn't called during normal operation so we can afford
364  * to make it a function.
365  */
366 static void
367 xl_wait(sc)
368         struct xl_softc         *sc;
369 {
370         int             i;
371
372         for (i = 0; i < XL_TIMEOUT; i++) {
373                 if (!(CSR_READ_2(sc, XL_STATUS) & XL_STAT_CMDBUSY))
374                         break;
375         }
376
377         if (i == XL_TIMEOUT)
378                 if_printf(&sc->arpcom.ac_if, "command never completed!");
379
380         return;
381 }
382
383 /*
384  * MII access routines are provided for adapters with external
385  * PHYs (3c905-TX, 3c905-T4, 3c905B-T4) and those with built-in
386  * autoneg logic that's faked up to look like a PHY (3c905B-TX).
387  * Note: if you don't perform the MDIO operations just right,
388  * it's possible to end up with code that works correctly with
389  * some chips/CPUs/processor speeds/bus speeds/etc but not
390  * with others.
391  */
392 #define MII_SET(x)                                      \
393         CSR_WRITE_2(sc, XL_W4_PHY_MGMT,                 \
394                 CSR_READ_2(sc, XL_W4_PHY_MGMT) | (x))
395
396 #define MII_CLR(x)                                      \
397         CSR_WRITE_2(sc, XL_W4_PHY_MGMT,                 \
398                 CSR_READ_2(sc, XL_W4_PHY_MGMT) & ~(x))
399
400 /*
401  * Sync the PHYs by setting data bit and strobing the clock 32 times.
402  */
403 static void
404 xl_mii_sync(sc)
405         struct xl_softc         *sc;
406 {
407         int             i;
408
409         XL_SEL_WIN(4);
410         MII_SET(XL_MII_DIR|XL_MII_DATA);
411
412         for (i = 0; i < 32; i++) {
413                 MII_SET(XL_MII_CLK);
414                 MII_SET(XL_MII_DATA);
415                 MII_SET(XL_MII_DATA);
416                 MII_CLR(XL_MII_CLK);
417                 MII_SET(XL_MII_DATA);
418                 MII_SET(XL_MII_DATA);
419         }
420
421         return;
422 }
423
424 /*
425  * Clock a series of bits through the MII.
426  */
427 static void
428 xl_mii_send(sc, bits, cnt)
429         struct xl_softc         *sc;
430         u_int32_t               bits;
431         int                     cnt;
432 {
433         int                     i;
434
435         XL_SEL_WIN(4);
436         MII_CLR(XL_MII_CLK);
437
438         for (i = (0x1 << (cnt - 1)); i; i >>= 1) {
439                 if (bits & i) {
440                         MII_SET(XL_MII_DATA);
441                 } else {
442                         MII_CLR(XL_MII_DATA);
443                 }
444                 MII_CLR(XL_MII_CLK);
445                 MII_SET(XL_MII_CLK);
446         }
447 }
448
449 /*
450  * Read an PHY register through the MII.
451  */
452 static int
453 xl_mii_readreg(sc, frame)
454         struct xl_softc         *sc;
455         struct xl_mii_frame     *frame;
456         
457 {
458         int                     i, ack;
459
460         crit_enter();
461
462         /*
463          * Set up frame for RX.
464          */
465         frame->mii_stdelim = XL_MII_STARTDELIM;
466         frame->mii_opcode = XL_MII_READOP;
467         frame->mii_turnaround = 0;
468         frame->mii_data = 0;
469         
470         /*
471          * Select register window 4.
472          */
473
474         XL_SEL_WIN(4);
475
476         CSR_WRITE_2(sc, XL_W4_PHY_MGMT, 0);
477         /*
478          * Turn on data xmit.
479          */
480         MII_SET(XL_MII_DIR);
481
482         xl_mii_sync(sc);
483
484         /*
485          * Send command/address info.
486          */
487         xl_mii_send(sc, frame->mii_stdelim, 2);
488         xl_mii_send(sc, frame->mii_opcode, 2);
489         xl_mii_send(sc, frame->mii_phyaddr, 5);
490         xl_mii_send(sc, frame->mii_regaddr, 5);
491
492         /* Idle bit */
493         MII_CLR((XL_MII_CLK|XL_MII_DATA));
494         MII_SET(XL_MII_CLK);
495
496         /* Turn off xmit. */
497         MII_CLR(XL_MII_DIR);
498
499         /* Check for ack */
500         MII_CLR(XL_MII_CLK);
501         ack = CSR_READ_2(sc, XL_W4_PHY_MGMT) & XL_MII_DATA;
502         MII_SET(XL_MII_CLK);
503
504         /*
505          * Now try reading data bits. If the ack failed, we still
506          * need to clock through 16 cycles to keep the PHY(s) in sync.
507          */
508         if (ack) {
509                 for(i = 0; i < 16; i++) {
510                         MII_CLR(XL_MII_CLK);
511                         MII_SET(XL_MII_CLK);
512                 }
513                 goto fail;
514         }
515
516         for (i = 0x8000; i; i >>= 1) {
517                 MII_CLR(XL_MII_CLK);
518                 if (!ack) {
519                         if (CSR_READ_2(sc, XL_W4_PHY_MGMT) & XL_MII_DATA)
520                                 frame->mii_data |= i;
521                 }
522                 MII_SET(XL_MII_CLK);
523         }
524
525 fail:
526
527         MII_CLR(XL_MII_CLK);
528         MII_SET(XL_MII_CLK);
529
530         crit_exit();
531
532         if (ack)
533                 return(1);
534         return(0);
535 }
536
537 /*
538  * Write to a PHY register through the MII.
539  */
540 static int
541 xl_mii_writereg(sc, frame)
542         struct xl_softc         *sc;
543         struct xl_mii_frame     *frame;
544         
545 {
546         crit_enter();
547
548         /*
549          * Set up frame for TX.
550          */
551
552         frame->mii_stdelim = XL_MII_STARTDELIM;
553         frame->mii_opcode = XL_MII_WRITEOP;
554         frame->mii_turnaround = XL_MII_TURNAROUND;
555         
556         /*
557          * Select the window 4.
558          */
559         XL_SEL_WIN(4);
560
561         /*
562          * Turn on data output.
563          */
564         MII_SET(XL_MII_DIR);
565
566         xl_mii_sync(sc);
567
568         xl_mii_send(sc, frame->mii_stdelim, 2);
569         xl_mii_send(sc, frame->mii_opcode, 2);
570         xl_mii_send(sc, frame->mii_phyaddr, 5);
571         xl_mii_send(sc, frame->mii_regaddr, 5);
572         xl_mii_send(sc, frame->mii_turnaround, 2);
573         xl_mii_send(sc, frame->mii_data, 16);
574
575         /* Idle bit. */
576         MII_SET(XL_MII_CLK);
577         MII_CLR(XL_MII_CLK);
578
579         /*
580          * Turn off xmit.
581          */
582         MII_CLR(XL_MII_DIR);
583
584         crit_exit();
585
586         return(0);
587 }
588
589 static int
590 xl_miibus_readreg(dev, phy, reg)
591         device_t                dev;
592         int                     phy, reg;
593 {
594         struct xl_softc         *sc;
595         struct xl_mii_frame     frame;
596
597         sc = device_get_softc(dev);
598
599         /*
600          * Pretend that PHYs are only available at MII address 24.
601          * This is to guard against problems with certain 3Com ASIC
602          * revisions that incorrectly map the internal transceiver
603          * control registers at all MII addresses. This can cause
604          * the miibus code to attach the same PHY several times over.
605          */
606         if ((!(sc->xl_flags & XL_FLAG_PHYOK)) && phy != 24)
607                 return(0);
608
609         bzero((char *)&frame, sizeof(frame));
610
611         frame.mii_phyaddr = phy;
612         frame.mii_regaddr = reg;
613         xl_mii_readreg(sc, &frame);
614
615         return(frame.mii_data);
616 }
617
618 static int
619 xl_miibus_writereg(dev, phy, reg, data)
620         device_t                dev;
621         int                     phy, reg, data;
622 {
623         struct xl_softc         *sc;
624         struct xl_mii_frame     frame;
625
626         sc = device_get_softc(dev);
627
628         if ((!(sc->xl_flags & XL_FLAG_PHYOK)) && phy != 24)
629                 return(0);
630
631         bzero((char *)&frame, sizeof(frame));
632
633         frame.mii_phyaddr = phy;
634         frame.mii_regaddr = reg;
635         frame.mii_data = data;
636
637         xl_mii_writereg(sc, &frame);
638
639         return(0);
640 }
641
642 static void
643 xl_miibus_statchg(dev)
644         device_t                dev;
645 {
646         struct xl_softc         *sc;
647         struct mii_data         *mii;
648
649         
650         sc = device_get_softc(dev);
651         mii = device_get_softc(sc->xl_miibus);
652
653         xl_setcfg(sc);
654
655         /* Set ASIC's duplex mode to match the PHY. */
656         XL_SEL_WIN(3);
657         if ((mii->mii_media_active & IFM_GMASK) == IFM_FDX)
658                 CSR_WRITE_1(sc, XL_W3_MAC_CTRL, XL_MACCTRL_DUPLEX);
659         else
660                 CSR_WRITE_1(sc, XL_W3_MAC_CTRL,
661                         (CSR_READ_1(sc, XL_W3_MAC_CTRL) & ~XL_MACCTRL_DUPLEX));
662
663         return;
664 }
665
666 /*
667  * Special support for the 3c905B-COMBO. This card has 10/100 support
668  * plus BNC and AUI ports. This means we will have both an miibus attached
669  * plus some non-MII media settings. In order to allow this, we have to
670  * add the extra media to the miibus's ifmedia struct, but we can't do
671  * that during xl_attach() because the miibus hasn't been attached yet.
672  * So instead, we wait until the miibus probe/attach is done, at which
673  * point we will get a callback telling is that it's safe to add our
674  * extra media.
675  */
676 static void
677 xl_miibus_mediainit(dev)
678         device_t                dev;
679 {
680         struct xl_softc         *sc;
681         struct mii_data         *mii;
682         struct ifmedia          *ifm;
683         
684         sc = device_get_softc(dev);
685         mii = device_get_softc(sc->xl_miibus);
686         ifm = &mii->mii_media;
687
688         if (sc->xl_media & (XL_MEDIAOPT_AUI|XL_MEDIAOPT_10FL)) {
689                 /*
690                  * Check for a 10baseFL board in disguise.
691                  */
692                 if (sc->xl_type == XL_TYPE_905B &&
693                     sc->xl_media == XL_MEDIAOPT_10FL) {
694                         if (bootverbose)
695                                 device_printf(dev, "found 10baseFL\n");
696                         ifmedia_add(ifm, IFM_ETHER|IFM_10_FL, 0, NULL);
697                         ifmedia_add(ifm, IFM_ETHER|IFM_10_FL|IFM_HDX, 0, NULL);
698                         if (sc->xl_caps & XL_CAPS_FULL_DUPLEX)
699                                 ifmedia_add(ifm,
700                                     IFM_ETHER|IFM_10_FL|IFM_FDX, 0, NULL);
701                 } else {
702                         if (bootverbose)
703                                 device_printf(dev, "found AUI\n");
704                         ifmedia_add(ifm, IFM_ETHER|IFM_10_5, 0, NULL);
705                 }
706         }
707
708         if (sc->xl_media & XL_MEDIAOPT_BNC) {
709                 if (bootverbose)
710                         device_printf(dev, "found BNC\n");
711                 ifmedia_add(ifm, IFM_ETHER|IFM_10_2, 0, NULL);
712         }
713
714         return;
715 }
716
717 /*
718  * The EEPROM is slow: give it time to come ready after issuing
719  * it a command.
720  */
721 static int
722 xl_eeprom_wait(sc)
723         struct xl_softc         *sc;
724 {
725         int                     i;
726
727         for (i = 0; i < 100; i++) {
728                 if (CSR_READ_2(sc, XL_W0_EE_CMD) & XL_EE_BUSY)
729                         DELAY(162);
730                 else
731                         break;
732         }
733
734         if (i == 100) {
735                 if_printf(&sc->arpcom.ac_if, "eeprom failed to come ready\n");
736                 return(1);
737         }
738
739         return(0);
740 }
741
742 /*
743  * Read a sequence of words from the EEPROM. Note that ethernet address
744  * data is stored in the EEPROM in network byte order.
745  */
746 static int
747 xl_read_eeprom(sc, dest, off, cnt, swap)
748         struct xl_softc         *sc;
749         caddr_t                 dest;
750         int                     off;
751         int                     cnt;
752         int                     swap;
753 {
754         int                     err = 0, i;
755         u_int16_t               word = 0, *ptr;
756 #define EEPROM_5BIT_OFFSET(A) ((((A) << 2) & 0x7F00) | ((A) & 0x003F))
757 #define EEPROM_8BIT_OFFSET(A) ((A) & 0x003F)
758         /* WARNING! DANGER!
759          * It's easy to accidentally overwrite the rom content!
760          * Note: the 3c575 uses 8bit EEPROM offsets.
761          */
762         XL_SEL_WIN(0);
763
764         if (xl_eeprom_wait(sc))
765                 return(1);
766
767         if (sc->xl_flags & XL_FLAG_EEPROM_OFFSET_30)
768                 off += 0x30;
769
770         for (i = 0; i < cnt; i++) {
771                 if (sc->xl_flags & XL_FLAG_8BITROM)
772                         CSR_WRITE_2(sc, XL_W0_EE_CMD, 
773                             XL_EE_8BIT_READ | EEPROM_8BIT_OFFSET(off + i));
774                 else
775                         CSR_WRITE_2(sc, XL_W0_EE_CMD,
776                             XL_EE_READ | EEPROM_5BIT_OFFSET(off + i));
777                 err = xl_eeprom_wait(sc);
778                 if (err)
779                         break;
780                 word = CSR_READ_2(sc, XL_W0_EE_DATA);
781                 ptr = (u_int16_t *)(dest + (i * 2));
782                 if (swap)
783                         *ptr = ntohs(word);
784                 else
785                         *ptr = word;    
786         }
787
788         return(err ? 1 : 0);
789 }
790
791 /*
792  * This routine is taken from the 3Com Etherlink XL manual,
793  * page 10-7. It calculates a CRC of the supplied multicast
794  * group address and returns the lower 8 bits, which are used
795  * as the multicast filter position.
796  * Note: the 3c905B currently only supports a 64-bit hash table,
797  * which means we really only need 6 bits, but the manual indicates
798  * that future chip revisions will have a 256-bit hash table,
799  * hence the routine is set up to calculate 8 bits of position
800  * info in case we need it some day.
801  * Note II, The Sequel: _CURRENT_ versions of the 3c905B have a
802  * 256 bit hash table. This means we have to use all 8 bits regardless.
803  * On older cards, the upper 2 bits will be ignored. Grrrr....
804  */
805 static u_int8_t xl_calchash(addr)
806         caddr_t                 addr;
807 {
808         u_int32_t               crc, carry;
809         int                     i, j;
810         u_int8_t                c;
811
812         /* Compute CRC for the address value. */
813         crc = 0xFFFFFFFF; /* initial value */
814
815         for (i = 0; i < 6; i++) {
816                 c = *(addr + i);
817                 for (j = 0; j < 8; j++) {
818                         carry = ((crc & 0x80000000) ? 1 : 0) ^ (c & 0x01);
819                         crc <<= 1;
820                         c >>= 1;
821                         if (carry)
822                                 crc = (crc ^ 0x04c11db6) | carry;
823                 }
824         }
825
826         /* return the filter bit position */
827         return(crc & 0x000000FF);
828 }
829
830 /*
831  * NICs older than the 3c905B have only one multicast option, which
832  * is to enable reception of all multicast frames.
833  */
834 static void
835 xl_setmulti(sc)
836         struct xl_softc         *sc;
837 {
838         struct ifnet            *ifp;
839         struct ifmultiaddr      *ifma;
840         u_int8_t                rxfilt;
841         int                     mcnt = 0;
842
843         ifp = &sc->arpcom.ac_if;
844
845         XL_SEL_WIN(5);
846         rxfilt = CSR_READ_1(sc, XL_W5_RX_FILTER);
847
848         if (ifp->if_flags & IFF_ALLMULTI) {
849                 rxfilt |= XL_RXFILTER_ALLMULTI;
850                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
851                 return;
852         }
853
854         for (ifma = ifp->if_multiaddrs.lh_first; ifma != NULL;
855                                 ifma = ifma->ifma_link.le_next)
856                 mcnt++;
857
858         if (mcnt)
859                 rxfilt |= XL_RXFILTER_ALLMULTI;
860         else
861                 rxfilt &= ~XL_RXFILTER_ALLMULTI;
862
863         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
864
865         return;
866 }
867
868 /*
869  * 3c905B adapters have a hash filter that we can program.
870  */
871 static void
872 xl_setmulti_hash(sc)
873         struct xl_softc         *sc;
874 {
875         struct ifnet            *ifp;
876         int                     h = 0, i;
877         struct ifmultiaddr      *ifma;
878         u_int8_t                rxfilt;
879         int                     mcnt = 0;
880
881         ifp = &sc->arpcom.ac_if;
882
883         XL_SEL_WIN(5);
884         rxfilt = CSR_READ_1(sc, XL_W5_RX_FILTER);
885
886         if (ifp->if_flags & IFF_ALLMULTI) {
887                 rxfilt |= XL_RXFILTER_ALLMULTI;
888                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
889                 return;
890         } else
891                 rxfilt &= ~XL_RXFILTER_ALLMULTI;
892
893
894         /* first, zot all the existing hash bits */
895         for (i = 0; i < XL_HASHFILT_SIZE; i++)
896                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_HASH|i);
897
898         /* now program new ones */
899         for (ifma = ifp->if_multiaddrs.lh_first; ifma != NULL;
900                                 ifma = ifma->ifma_link.le_next) {
901                 if (ifma->ifma_addr->sa_family != AF_LINK)
902                         continue;
903                 h = xl_calchash(LLADDR((struct sockaddr_dl *)ifma->ifma_addr));
904                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_HASH|XL_HASH_SET|h);
905                 mcnt++;
906         }
907
908         if (mcnt)
909                 rxfilt |= XL_RXFILTER_MULTIHASH;
910         else
911                 rxfilt &= ~XL_RXFILTER_MULTIHASH;
912
913         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
914
915         return;
916 }
917
918 #ifdef notdef
919 static void
920 xl_testpacket(sc)
921         struct xl_softc         *sc;
922 {
923         struct mbuf             *m;
924         struct ifnet            *ifp;
925
926         ifp = &sc->arpcom.ac_if;
927
928         MGETHDR(m, MB_DONTWAIT, MT_DATA);
929
930         if (m == NULL)
931                 return;
932
933         bcopy(&sc->arpcom.ac_enaddr,
934                 mtod(m, struct ether_header *)->ether_dhost, ETHER_ADDR_LEN);
935         bcopy(&sc->arpcom.ac_enaddr,
936                 mtod(m, struct ether_header *)->ether_shost, ETHER_ADDR_LEN);
937         mtod(m, struct ether_header *)->ether_type = htons(3);
938         mtod(m, unsigned char *)[14] = 0;
939         mtod(m, unsigned char *)[15] = 0;
940         mtod(m, unsigned char *)[16] = 0xE3;
941         m->m_len = m->m_pkthdr.len = sizeof(struct ether_header) + 3;
942         IF_ENQUEUE(&ifp->if_snd, m);
943         xl_start(ifp);
944
945         return;
946 }
947 #endif
948
949 static void
950 xl_setcfg(sc)
951         struct xl_softc         *sc;
952 {
953         u_int32_t               icfg;
954
955         XL_SEL_WIN(3);
956         icfg = CSR_READ_4(sc, XL_W3_INTERNAL_CFG);
957         icfg &= ~XL_ICFG_CONNECTOR_MASK;
958         if (sc->xl_media & XL_MEDIAOPT_MII ||
959                 sc->xl_media & XL_MEDIAOPT_BT4)
960                 icfg |= (XL_XCVR_MII << XL_ICFG_CONNECTOR_BITS);
961         if (sc->xl_media & XL_MEDIAOPT_BTX)
962                 icfg |= (XL_XCVR_AUTO << XL_ICFG_CONNECTOR_BITS);
963
964         CSR_WRITE_4(sc, XL_W3_INTERNAL_CFG, icfg);
965         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_STOP);
966
967         return;
968 }
969
970 static void
971 xl_setmode(sc, media)
972         struct xl_softc         *sc;
973         int                     media;
974 {
975         struct ifnet *ifp = &sc->arpcom.ac_if;
976         u_int32_t               icfg;
977         u_int16_t               mediastat;
978
979         if_printf(ifp, "selecting ");
980
981         XL_SEL_WIN(4);
982         mediastat = CSR_READ_2(sc, XL_W4_MEDIA_STATUS);
983         XL_SEL_WIN(3);
984         icfg = CSR_READ_4(sc, XL_W3_INTERNAL_CFG);
985
986         if (sc->xl_media & XL_MEDIAOPT_BT) {
987                 if (IFM_SUBTYPE(media) == IFM_10_T) {
988                         printf("10baseT transceiver, ");
989                         sc->xl_xcvr = XL_XCVR_10BT;
990                         icfg &= ~XL_ICFG_CONNECTOR_MASK;
991                         icfg |= (XL_XCVR_10BT << XL_ICFG_CONNECTOR_BITS);
992                         mediastat |= XL_MEDIASTAT_LINKBEAT|
993                                         XL_MEDIASTAT_JABGUARD;
994                         mediastat &= ~XL_MEDIASTAT_SQEENB;
995                 }
996         }
997
998         if (sc->xl_media & XL_MEDIAOPT_BFX) {
999                 if (IFM_SUBTYPE(media) == IFM_100_FX) {
1000                         printf("100baseFX port, ");
1001                         sc->xl_xcvr = XL_XCVR_100BFX;
1002                         icfg &= ~XL_ICFG_CONNECTOR_MASK;
1003                         icfg |= (XL_XCVR_100BFX << XL_ICFG_CONNECTOR_BITS);
1004                         mediastat |= XL_MEDIASTAT_LINKBEAT;
1005                         mediastat &= ~XL_MEDIASTAT_SQEENB;
1006                 }
1007         }
1008
1009         if (sc->xl_media & (XL_MEDIAOPT_AUI|XL_MEDIAOPT_10FL)) {
1010                 if (IFM_SUBTYPE(media) == IFM_10_5) {
1011                         printf("AUI port, ");
1012                         sc->xl_xcvr = XL_XCVR_AUI;
1013                         icfg &= ~XL_ICFG_CONNECTOR_MASK;
1014                         icfg |= (XL_XCVR_AUI << XL_ICFG_CONNECTOR_BITS);
1015                         mediastat &= ~(XL_MEDIASTAT_LINKBEAT|
1016                                         XL_MEDIASTAT_JABGUARD);
1017                         mediastat |= ~XL_MEDIASTAT_SQEENB;
1018                 }
1019                 if (IFM_SUBTYPE(media) == IFM_10_FL) {
1020                         printf("10baseFL transceiver, ");
1021                         sc->xl_xcvr = XL_XCVR_AUI;
1022                         icfg &= ~XL_ICFG_CONNECTOR_MASK;
1023                         icfg |= (XL_XCVR_AUI << XL_ICFG_CONNECTOR_BITS);
1024                         mediastat &= ~(XL_MEDIASTAT_LINKBEAT|
1025                                         XL_MEDIASTAT_JABGUARD);
1026                         mediastat |= ~XL_MEDIASTAT_SQEENB;
1027                 }
1028         }
1029
1030         if (sc->xl_media & XL_MEDIAOPT_BNC) {
1031                 if (IFM_SUBTYPE(media) == IFM_10_2) {
1032                         printf("BNC port, ");
1033                         sc->xl_xcvr = XL_XCVR_COAX;
1034                         icfg &= ~XL_ICFG_CONNECTOR_MASK;
1035                         icfg |= (XL_XCVR_COAX << XL_ICFG_CONNECTOR_BITS);
1036                         mediastat &= ~(XL_MEDIASTAT_LINKBEAT|
1037                                         XL_MEDIASTAT_JABGUARD|
1038                                         XL_MEDIASTAT_SQEENB);
1039                 }
1040         }
1041
1042         if ((media & IFM_GMASK) == IFM_FDX ||
1043                         IFM_SUBTYPE(media) == IFM_100_FX) {
1044                 printf("full duplex\n");
1045                 XL_SEL_WIN(3);
1046                 CSR_WRITE_1(sc, XL_W3_MAC_CTRL, XL_MACCTRL_DUPLEX);
1047         } else {
1048                 printf("half duplex\n");
1049                 XL_SEL_WIN(3);
1050                 CSR_WRITE_1(sc, XL_W3_MAC_CTRL,
1051                         (CSR_READ_1(sc, XL_W3_MAC_CTRL) & ~XL_MACCTRL_DUPLEX));
1052         }
1053
1054         if (IFM_SUBTYPE(media) == IFM_10_2)
1055                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_START);
1056         else
1057                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_STOP);
1058         CSR_WRITE_4(sc, XL_W3_INTERNAL_CFG, icfg);
1059         XL_SEL_WIN(4);
1060         CSR_WRITE_2(sc, XL_W4_MEDIA_STATUS, mediastat);
1061         DELAY(800);
1062         XL_SEL_WIN(7);
1063 }
1064
1065 static void
1066 xl_reset(sc)
1067         struct xl_softc         *sc;
1068 {
1069         int             i;
1070
1071         XL_SEL_WIN(0);
1072         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RESET | 
1073                     ((sc->xl_flags & XL_FLAG_WEIRDRESET) ?
1074                      XL_RESETOPT_DISADVFD:0));
1075
1076         /*
1077          * If we're using memory mapped register mode, pause briefly
1078          * after issuing the reset command before trying to access any
1079          * other registers. With my 3c575C cardbus card, failing to do
1080          * this results in the system locking up while trying to poll
1081          * the command busy bit in the status register.
1082          */
1083         if (sc->xl_flags & XL_FLAG_USE_MMIO)
1084                 DELAY(100000);
1085
1086         for (i = 0; i < XL_TIMEOUT; i++) {
1087                 DELAY(10);
1088                 if (!(CSR_READ_2(sc, XL_STATUS) & XL_STAT_CMDBUSY))
1089                         break;
1090         }
1091
1092         if (i == XL_TIMEOUT)
1093                 if_printf(&sc->arpcom.ac_if, "reset didn't complete\n");
1094
1095         /* Reset TX and RX. */
1096         /* Note: the RX reset takes an absurd amount of time
1097          * on newer versions of the Tornado chips such as those
1098          * on the 3c905CX and newer 3c908C cards. We wait an
1099          * extra amount of time so that xl_wait() doesn't complain
1100          * and annoy the users.
1101          */
1102         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_RESET);
1103         DELAY(100000);
1104         xl_wait(sc);
1105         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_RESET);
1106         xl_wait(sc);
1107
1108         if (sc->xl_flags & XL_FLAG_INVERT_LED_PWR || 
1109             sc->xl_flags & XL_FLAG_INVERT_MII_PWR) {
1110                 XL_SEL_WIN(2);
1111                 CSR_WRITE_2(sc, XL_W2_RESET_OPTIONS, CSR_READ_2(sc,
1112                     XL_W2_RESET_OPTIONS) 
1113                     | ((sc->xl_flags & XL_FLAG_INVERT_LED_PWR)?XL_RESETOPT_INVERT_LED:0)
1114                     | ((sc->xl_flags & XL_FLAG_INVERT_MII_PWR)?XL_RESETOPT_INVERT_MII:0)
1115                     );
1116         }
1117
1118         /* Wait a little while for the chip to get its brains in order. */
1119         DELAY(100000);
1120         return;
1121 }
1122
1123 /*
1124  * Probe for a 3Com Etherlink XL chip. Check the PCI vendor and device
1125  * IDs against our list and return a device name if we find a match.
1126  */
1127 static int
1128 xl_probe(dev)
1129         device_t                dev;
1130 {
1131         struct xl_type          *t;
1132
1133         t = xl_devs;
1134
1135         while(t->xl_name != NULL) {
1136                 if ((pci_get_vendor(dev) == t->xl_vid) &&
1137                     (pci_get_device(dev) == t->xl_did)) {
1138                         device_set_desc(dev, t->xl_name);
1139                         return(0);
1140                 }
1141                 t++;
1142         }
1143
1144         return(ENXIO);
1145 }
1146
1147 /*
1148  * This routine is a kludge to work around possible hardware faults
1149  * or manufacturing defects that can cause the media options register
1150  * (or reset options register, as it's called for the first generation
1151  * 3c90x adapters) to return an incorrect result. I have encountered
1152  * one Dell Latitude laptop docking station with an integrated 3c905-TX
1153  * which doesn't have any of the 'mediaopt' bits set. This screws up
1154  * the attach routine pretty badly because it doesn't know what media
1155  * to look for. If we find ourselves in this predicament, this routine
1156  * will try to guess the media options values and warn the user of a
1157  * possible manufacturing defect with his adapter/system/whatever.
1158  */
1159 static void
1160 xl_mediacheck(sc)
1161         struct xl_softc         *sc;
1162 {
1163         struct ifnet *ifp = &sc->arpcom.ac_if;
1164
1165         /*
1166          * If some of the media options bits are set, assume they are
1167          * correct. If not, try to figure it out down below.
1168          * XXX I should check for 10baseFL, but I don't have an adapter
1169          * to test with.
1170          */
1171         if (sc->xl_media & (XL_MEDIAOPT_MASK & ~XL_MEDIAOPT_VCO)) {
1172                 /*
1173                  * Check the XCVR value. If it's not in the normal range
1174                  * of values, we need to fake it up here.
1175                  */
1176                 if (sc->xl_xcvr <= XL_XCVR_AUTO)
1177                         return;
1178                 else {
1179                         if_printf(ifp, "bogus xcvr value in EEPROM (%x)\n",
1180                             sc->xl_xcvr);
1181                         if_printf(ifp,
1182                             "choosing new default based on card type\n");
1183                 }
1184         } else {
1185                 if (sc->xl_type == XL_TYPE_905B &&
1186                     sc->xl_media & XL_MEDIAOPT_10FL)
1187                         return;
1188                 if_printf(ifp, "WARNING: no media options bits set in "
1189                         "the media options register!!\n");
1190                 if_printf(ifp, "this could be a manufacturing defect in "
1191                         "your adapter or system\n");
1192                 if_printf(ifp, "attempting to guess media type; you "
1193                         "should probably consult your vendor\n");
1194         }
1195
1196         xl_choose_xcvr(sc, 1);
1197 }
1198
1199 static void
1200 xl_choose_xcvr(sc, verbose)
1201         struct xl_softc         *sc;
1202         int                     verbose;
1203 {
1204         struct ifnet *ifp = &sc->arpcom.ac_if;
1205         u_int16_t               devid;
1206
1207         /*
1208          * Read the device ID from the EEPROM.
1209          * This is what's loaded into the PCI device ID register, so it has
1210          * to be correct otherwise we wouldn't have gotten this far.
1211          */
1212         xl_read_eeprom(sc, (caddr_t)&devid, XL_EE_PRODID, 1, 0);
1213
1214         switch(devid) {
1215         case TC_DEVICEID_BOOMERANG_10BT:        /* 3c900-TPO */
1216         case TC_DEVICEID_KRAKATOA_10BT:         /* 3c900B-TPO */
1217                 sc->xl_media = XL_MEDIAOPT_BT;
1218                 sc->xl_xcvr = XL_XCVR_10BT;
1219                 if (verbose)
1220                         if_printf(ifp, "guessing 10BaseT transceiver\n");
1221                 break;
1222         case TC_DEVICEID_BOOMERANG_10BT_COMBO:  /* 3c900-COMBO */
1223         case TC_DEVICEID_KRAKATOA_10BT_COMBO:   /* 3c900B-COMBO */
1224                 sc->xl_media = XL_MEDIAOPT_BT|XL_MEDIAOPT_BNC|XL_MEDIAOPT_AUI;
1225                 sc->xl_xcvr = XL_XCVR_10BT;
1226                 if (verbose)
1227                         if_printf(ifp, "guessing COMBO (AUI/BNC/TP)\n");
1228                 break;
1229         case TC_DEVICEID_KRAKATOA_10BT_TPC:     /* 3c900B-TPC */
1230                 sc->xl_media = XL_MEDIAOPT_BT|XL_MEDIAOPT_BNC;
1231                 sc->xl_xcvr = XL_XCVR_10BT;
1232                 if (verbose)
1233                         if_printf(ifp, "guessing TPC (BNC/TP)\n");
1234                 break;
1235         case TC_DEVICEID_CYCLONE_10FL:          /* 3c900B-FL */
1236                 sc->xl_media = XL_MEDIAOPT_10FL;
1237                 sc->xl_xcvr = XL_XCVR_AUI;
1238                 if (verbose)
1239                         if_printf(ifp, "guessing 10baseFL\n");
1240                 break;
1241         case TC_DEVICEID_BOOMERANG_10_100BT:    /* 3c905-TX */
1242         case TC_DEVICEID_HURRICANE_555:         /* 3c555 */
1243         case TC_DEVICEID_HURRICANE_556:         /* 3c556 */
1244         case TC_DEVICEID_HURRICANE_556B:        /* 3c556B */
1245         case TC_DEVICEID_HURRICANE_575A:        /* 3c575TX */
1246         case TC_DEVICEID_HURRICANE_575B:        /* 3c575B */
1247         case TC_DEVICEID_HURRICANE_575C:        /* 3c575C */
1248         case TC_DEVICEID_HURRICANE_656:         /* 3c656 */
1249         case TC_DEVICEID_HURRICANE_656B:        /* 3c656B */
1250         case TC_DEVICEID_TORNADO_656C:          /* 3c656C */
1251         case TC_DEVICEID_TORNADO_10_100BT_920B: /* 3c920B-EMB */
1252                 sc->xl_media = XL_MEDIAOPT_MII;
1253                 sc->xl_xcvr = XL_XCVR_MII;
1254                 if (verbose)
1255                         if_printf(ifp, "guessing MII\n");
1256                 break;
1257         case TC_DEVICEID_BOOMERANG_100BT4:      /* 3c905-T4 */
1258         case TC_DEVICEID_CYCLONE_10_100BT4:     /* 3c905B-T4 */
1259                 sc->xl_media = XL_MEDIAOPT_BT4;
1260                 sc->xl_xcvr = XL_XCVR_MII;
1261                 if (verbose)
1262                         if_printf(ifp, "guessing 100BaseT4/MII\n");
1263                 break;
1264         case TC_DEVICEID_HURRICANE_10_100BT:    /* 3c905B-TX */
1265         case TC_DEVICEID_HURRICANE_10_100BT_SERV:/*3c980-TX */
1266         case TC_DEVICEID_TORNADO_10_100BT_SERV: /* 3c980C-TX */
1267         case TC_DEVICEID_HURRICANE_SOHO100TX:   /* 3cSOHO100-TX */
1268         case TC_DEVICEID_TORNADO_10_100BT:      /* 3c905C-TX */
1269         case TC_DEVICEID_TORNADO_HOMECONNECT:   /* 3c450-TX */
1270                 sc->xl_media = XL_MEDIAOPT_BTX;
1271                 sc->xl_xcvr = XL_XCVR_AUTO;
1272                 if (verbose)
1273                         if_printf(ifp, "guessing 10/100 internal\n");
1274                 break;
1275         case TC_DEVICEID_CYCLONE_10_100_COMBO:  /* 3c905B-COMBO */
1276                 sc->xl_media = XL_MEDIAOPT_BTX|XL_MEDIAOPT_BNC|XL_MEDIAOPT_AUI;
1277                 sc->xl_xcvr = XL_XCVR_AUTO;
1278                 if (verbose)
1279                         if_printf(ifp, "guessing 10/100 plus BNC/AUI\n");
1280                 break;
1281         default:
1282                 if_printf(ifp,
1283                     "unknown device ID: %x -- defaulting to 10baseT\n", devid);
1284                 sc->xl_media = XL_MEDIAOPT_BT;
1285                 break;
1286         }
1287
1288         return;
1289 }
1290
1291 /*
1292  * Attach the interface. Allocate softc structures, do ifmedia
1293  * setup and ethernet/BPF attach.
1294  */
1295 static int
1296 xl_attach(dev)
1297         device_t                dev;
1298 {
1299         u_char                  eaddr[ETHER_ADDR_LEN];
1300         u_int16_t               xcvr[2];
1301         struct xl_softc         *sc;
1302         struct ifnet            *ifp;
1303         int                     media = IFM_ETHER|IFM_100_TX|IFM_FDX;
1304         int                     unit, error = 0, rid, res;
1305
1306         sc = device_get_softc(dev);
1307         unit = device_get_unit(dev);
1308
1309         ifmedia_init(&sc->ifmedia, 0, xl_ifmedia_upd, xl_ifmedia_sts);
1310
1311         sc->xl_flags = 0;
1312         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_555)
1313                 sc->xl_flags |= XL_FLAG_EEPROM_OFFSET_30 | XL_FLAG_PHYOK;
1314         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_556 ||
1315             pci_get_device(dev) == TC_DEVICEID_HURRICANE_556B)
1316                 sc->xl_flags |= XL_FLAG_FUNCREG | XL_FLAG_PHYOK |
1317                     XL_FLAG_EEPROM_OFFSET_30 | XL_FLAG_WEIRDRESET |
1318                     XL_FLAG_INVERT_LED_PWR | XL_FLAG_INVERT_MII_PWR;
1319         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_555 ||
1320             pci_get_device(dev) == TC_DEVICEID_HURRICANE_556)
1321                 sc->xl_flags |= XL_FLAG_8BITROM;
1322         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_556B)
1323                 sc->xl_flags |= XL_FLAG_NO_XCVR_PWR;
1324
1325         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_575A ||
1326             pci_get_device(dev) == TC_DEVICEID_HURRICANE_575B ||
1327             pci_get_device(dev) == TC_DEVICEID_HURRICANE_575C ||
1328             pci_get_device(dev) == TC_DEVICEID_HURRICANE_656B ||
1329             pci_get_device(dev) == TC_DEVICEID_TORNADO_656C)
1330                 sc->xl_flags |= XL_FLAG_FUNCREG | XL_FLAG_PHYOK |
1331                     XL_FLAG_EEPROM_OFFSET_30 | XL_FLAG_8BITROM;
1332         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_656)
1333                 sc->xl_flags |= XL_FLAG_FUNCREG | XL_FLAG_PHYOK;
1334         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_575B)
1335                 sc->xl_flags |= XL_FLAG_INVERT_LED_PWR;
1336         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_575C)
1337                 sc->xl_flags |= XL_FLAG_INVERT_MII_PWR;
1338         if (pci_get_device(dev) == TC_DEVICEID_TORNADO_656C)
1339                 sc->xl_flags |= XL_FLAG_INVERT_MII_PWR;
1340         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_656 ||
1341             pci_get_device(dev) == TC_DEVICEID_HURRICANE_656B)
1342                 sc->xl_flags |= XL_FLAG_INVERT_MII_PWR |
1343                     XL_FLAG_INVERT_LED_PWR;
1344         if (pci_get_device(dev) == TC_DEVICEID_TORNADO_10_100BT_920B)
1345                 sc->xl_flags |= XL_FLAG_PHYOK;
1346 #ifndef BURN_BRIDGES
1347         /*
1348          * If this is a 3c905B, we have to check one extra thing.
1349          * The 905B supports power management and may be placed in
1350          * a low-power mode (D3 mode), typically by certain operating
1351          * systems which shall not be named. The PCI BIOS is supposed
1352          * to reset the NIC and bring it out of low-power mode, but
1353          * some do not. Consequently, we have to see if this chip
1354          * supports power management, and if so, make sure it's not
1355          * in low-power mode. If power management is available, the
1356          * capid byte will be 0x01.
1357          *
1358          * I _think_ that what actually happens is that the chip
1359          * loses its PCI configuration during the transition from
1360          * D3 back to D0; this means that it should be possible for
1361          * us to save the PCI iobase, membase and IRQ, put the chip
1362          * back in the D0 state, then restore the PCI config ourselves.
1363          */
1364
1365         if (pci_get_powerstate(dev) != PCI_POWERSTATE_D0) {
1366                 u_int32_t               iobase, membase, irq;
1367
1368                 /* Save important PCI config data. */
1369                 iobase = pci_read_config(dev, XL_PCI_LOIO, 4);
1370                 membase = pci_read_config(dev, XL_PCI_LOMEM, 4);
1371                 irq = pci_read_config(dev, XL_PCI_INTLINE, 4);
1372
1373                 /* Reset the power state. */
1374                 device_printf(dev, "chip is in D%d power mode "
1375                     "-- setting to D0\n", pci_get_powerstate(dev));
1376
1377                 pci_set_powerstate(dev, PCI_POWERSTATE_D0);
1378
1379                 /* Restore PCI config data. */
1380                 pci_write_config(dev, XL_PCI_LOIO, iobase, 4);
1381                 pci_write_config(dev, XL_PCI_LOMEM, membase, 4);
1382                 pci_write_config(dev, XL_PCI_INTLINE, irq, 4);
1383         }
1384 #endif
1385         /*
1386          * Map control/status registers.
1387          */
1388         pci_enable_busmaster(dev);
1389
1390         rid = XL_PCI_LOMEM;
1391         res = SYS_RES_MEMORY;
1392
1393 #if 0
1394         sc->xl_res = bus_alloc_resource_any(dev, res, &rid, RF_ACTIVE);
1395 #endif
1396
1397         if (sc->xl_res != NULL) {
1398                 sc->xl_flags |= XL_FLAG_USE_MMIO;
1399                 if (bootverbose)
1400                         device_printf(dev, "using memory mapped I/O\n");
1401         } else {
1402                 rid = XL_PCI_LOIO;
1403                 res = SYS_RES_IOPORT;
1404                 sc->xl_res = bus_alloc_resource_any(dev, res, &rid, RF_ACTIVE);
1405                 if (sc->xl_res == NULL) {
1406                         device_printf(dev, "couldn't map ports/memory\n");
1407                         error = ENXIO;
1408                         goto fail;
1409                 }
1410                 if (bootverbose)
1411                         device_printf(dev, "using port I/O\n");
1412         }
1413
1414         sc->xl_btag = rman_get_bustag(sc->xl_res);
1415         sc->xl_bhandle = rman_get_bushandle(sc->xl_res);
1416
1417         if (sc->xl_flags & XL_FLAG_FUNCREG) {
1418                 rid = XL_PCI_FUNCMEM;
1419                 sc->xl_fres = bus_alloc_resource_any(dev, SYS_RES_MEMORY, &rid,
1420                     RF_ACTIVE);
1421
1422                 if (sc->xl_fres == NULL) {
1423                         device_printf(dev, "couldn't map ports/memory\n");
1424                         error = ENXIO;
1425                         goto fail;
1426                 }
1427
1428                 sc->xl_ftag = rman_get_bustag(sc->xl_fres);
1429                 sc->xl_fhandle = rman_get_bushandle(sc->xl_fres);
1430         }
1431
1432         /* Allocate interrupt */
1433         rid = 0;
1434         sc->xl_irq = bus_alloc_resource_any(dev, SYS_RES_IRQ, &rid,
1435             RF_SHAREABLE | RF_ACTIVE);
1436         if (sc->xl_irq == NULL) {
1437                 device_printf(dev, "couldn't map interrupt\n");
1438                 error = ENXIO;
1439                 goto fail;
1440         }
1441
1442         sc->xl_flags |= XL_FLAG_ATTACH_MAPPED;
1443
1444         ifp = &sc->arpcom.ac_if;
1445         if_initname(ifp, device_get_name(dev), device_get_unit(dev));
1446
1447         /* Reset the adapter. */
1448         xl_reset(sc);
1449
1450         /*
1451          * Get station address from the EEPROM.
1452          */
1453         if (xl_read_eeprom(sc, (caddr_t)&eaddr, XL_EE_OEM_ADR0, 3, 1)) {
1454                 device_printf(dev, "failed to read station address\n");
1455                 error = ENXIO;
1456                 goto fail;
1457         }
1458
1459         callout_init(&sc->xl_stat_timer);
1460
1461         /*
1462          * Now allocate a tag for the DMA descriptor lists and a chunk
1463          * of DMA-able memory based on the tag.  Also obtain the DMA
1464          * addresses of the RX and TX ring, which we'll need later.
1465          * All of our lists are allocated as a contiguous block
1466          * of memory.
1467          */
1468         error = bus_dma_tag_create(NULL, 8, 0,
1469             BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR, NULL, NULL,
1470             XL_RX_LIST_SZ, 1, XL_RX_LIST_SZ, 0, 
1471             &sc->xl_ldata.xl_rx_tag);
1472         if (error) {
1473                 device_printf(dev, "failed to allocate rx dma tag\n");
1474                 goto fail;
1475         }
1476
1477         error = bus_dmamem_alloc(sc->xl_ldata.xl_rx_tag,
1478             (void **)&sc->xl_ldata.xl_rx_list, BUS_DMA_NOWAIT,
1479             &sc->xl_ldata.xl_rx_dmamap);
1480         if (error) {
1481                 device_printf(dev, "no memory for rx list buffers!\n");
1482                 bus_dma_tag_destroy(sc->xl_ldata.xl_rx_tag);
1483                 sc->xl_ldata.xl_rx_tag = NULL;
1484                 goto fail;
1485         }
1486
1487         error = bus_dmamap_load(sc->xl_ldata.xl_rx_tag,
1488             sc->xl_ldata.xl_rx_dmamap, sc->xl_ldata.xl_rx_list,
1489             XL_RX_LIST_SZ, xl_dma_map_addr,
1490             &sc->xl_ldata.xl_rx_dmaaddr, BUS_DMA_NOWAIT);
1491         if (error) {
1492                 device_printf(dev, "cannot get dma address of the rx ring!\n");
1493                 bus_dmamem_free(sc->xl_ldata.xl_rx_tag, sc->xl_ldata.xl_rx_list,
1494                     sc->xl_ldata.xl_rx_dmamap);
1495                 bus_dma_tag_destroy(sc->xl_ldata.xl_rx_tag);
1496                 sc->xl_ldata.xl_rx_tag = NULL;
1497                 goto fail;
1498         }
1499
1500         error = bus_dma_tag_create(NULL, 8, 0,
1501             BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR, NULL, NULL,
1502             XL_TX_LIST_SZ, 1, XL_TX_LIST_SZ, 0, 
1503             &sc->xl_ldata.xl_tx_tag);
1504         if (error) {
1505                 device_printf(dev, "failed to allocate tx dma tag\n");
1506                 goto fail;
1507         }
1508
1509         error = bus_dmamem_alloc(sc->xl_ldata.xl_tx_tag,
1510             (void **)&sc->xl_ldata.xl_tx_list, BUS_DMA_NOWAIT,
1511             &sc->xl_ldata.xl_tx_dmamap);
1512         if (error) {
1513                 device_printf(dev, "no memory for list buffers!\n");
1514                 bus_dma_tag_destroy(sc->xl_ldata.xl_tx_tag);
1515                 sc->xl_ldata.xl_tx_tag = NULL;
1516                 goto fail;
1517         }
1518
1519         error = bus_dmamap_load(sc->xl_ldata.xl_tx_tag,
1520             sc->xl_ldata.xl_tx_dmamap, sc->xl_ldata.xl_tx_list,
1521             XL_TX_LIST_SZ, xl_dma_map_addr,
1522             &sc->xl_ldata.xl_tx_dmaaddr, BUS_DMA_NOWAIT);
1523         if (error) {
1524                 device_printf(dev, "cannot get dma address of the tx ring!\n");
1525                 bus_dmamem_free(sc->xl_ldata.xl_tx_tag, sc->xl_ldata.xl_tx_list,
1526                     sc->xl_ldata.xl_tx_dmamap);
1527                 bus_dma_tag_destroy(sc->xl_ldata.xl_tx_tag);
1528                 sc->xl_ldata.xl_tx_tag = NULL;
1529                 goto fail;
1530         }
1531
1532         /*
1533          * Allocate a DMA tag for the mapping of mbufs.
1534          */
1535         error = bus_dma_tag_create(NULL, 1, 0,
1536             BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR, NULL, NULL,
1537             MCLBYTES * XL_MAXFRAGS, XL_MAXFRAGS, MCLBYTES, 0,
1538             &sc->xl_mtag);
1539         if (error) {
1540                 device_printf(dev, "failed to allocate mbuf dma tag\n");
1541                 goto fail;
1542         }
1543
1544         bzero(sc->xl_ldata.xl_tx_list, XL_TX_LIST_SZ);
1545         bzero(sc->xl_ldata.xl_rx_list, XL_RX_LIST_SZ);
1546
1547         /* We need a spare DMA map for the RX ring. */
1548         error = bus_dmamap_create(sc->xl_mtag, 0, &sc->xl_tmpmap);
1549         if (error)
1550                 goto fail;
1551
1552         /*
1553          * Figure out the card type. 3c905B adapters have the
1554          * 'supportsNoTxLength' bit set in the capabilities
1555          * word in the EEPROM.
1556          * Note: my 3c575C cardbus card lies. It returns a value
1557          * of 0x1578 for its capabilities word, which is somewhat
1558          * nonsensical. Another way to distinguish a 3c90x chip
1559          * from a 3c90xB/C chip is to check for the 'supportsLargePackets'
1560          * bit. This will only be set for 3c90x boomerage chips.
1561          */
1562         xl_read_eeprom(sc, (caddr_t)&sc->xl_caps, XL_EE_CAPS, 1, 0);
1563         if (sc->xl_caps & XL_CAPS_NO_TXLENGTH ||
1564             !(sc->xl_caps & XL_CAPS_LARGE_PKTS))
1565                 sc->xl_type = XL_TYPE_905B;
1566         else
1567                 sc->xl_type = XL_TYPE_90X;
1568
1569         ifp->if_softc = sc;
1570         ifp->if_mtu = ETHERMTU;
1571         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
1572         ifp->if_ioctl = xl_ioctl;
1573         ifp->if_capabilities = 0;
1574         if (sc->xl_type == XL_TYPE_905B) {
1575                 ifp->if_start = xl_start_90xB;
1576                 ifp->if_capabilities |= IFCAP_HWCSUM;
1577         } else {
1578                 ifp->if_start = xl_start;
1579         }
1580         ifp->if_watchdog = xl_watchdog;
1581         ifp->if_init = xl_init;
1582         ifp->if_baudrate = 10000000;
1583         ifq_set_maxlen(&ifp->if_snd, XL_TX_LIST_CNT - 1);
1584         ifq_set_ready(&ifp->if_snd);
1585         /*
1586          * NOTE: features disabled by default.  This seems to corrupt
1587          * tx packet data one out of a million packets or so and then
1588          * generates a good checksum so the receiver doesn't
1589          * know the packet is bad 
1590          */
1591         ifp->if_capenable = 0; /*ifp->if_capabilities;*/
1592         if (ifp->if_capenable & IFCAP_TXCSUM)
1593                 ifp->if_hwassist = XL905B_CSUM_FEATURES;
1594
1595         /*
1596          * Now we have to see what sort of media we have.
1597          * This includes probing for an MII interace and a
1598          * possible PHY.
1599          */
1600         XL_SEL_WIN(3);
1601         sc->xl_media = CSR_READ_2(sc, XL_W3_MEDIA_OPT);
1602         if (bootverbose)
1603                 if_printf(ifp, "media options word: %x\n", sc->xl_media);
1604
1605         xl_read_eeprom(sc, (char *)&xcvr, XL_EE_ICFG_0, 2, 0);
1606         sc->xl_xcvr = xcvr[0] | xcvr[1] << 16;
1607         sc->xl_xcvr &= XL_ICFG_CONNECTOR_MASK;
1608         sc->xl_xcvr >>= XL_ICFG_CONNECTOR_BITS;
1609
1610         xl_mediacheck(sc);
1611
1612         if (sc->xl_media & XL_MEDIAOPT_MII || sc->xl_media & XL_MEDIAOPT_BTX
1613                         || sc->xl_media & XL_MEDIAOPT_BT4) {
1614                 if (bootverbose)
1615                         if_printf(ifp, "found MII/AUTO\n");
1616                 xl_setcfg(sc);
1617                 if (mii_phy_probe(dev, &sc->xl_miibus,
1618                     xl_ifmedia_upd, xl_ifmedia_sts)) {
1619                         if_printf(ifp, "no PHY found!\n");
1620                         error = ENXIO;
1621                         goto fail;
1622                 }
1623
1624                 goto done;
1625         }
1626
1627         /*
1628          * Sanity check. If the user has selected "auto" and this isn't
1629          * a 10/100 card of some kind, we need to force the transceiver
1630          * type to something sane.
1631          */
1632         if (sc->xl_xcvr == XL_XCVR_AUTO)
1633                 xl_choose_xcvr(sc, bootverbose);
1634
1635         /*
1636          * Do ifmedia setup.
1637          */
1638         if (sc->xl_media & XL_MEDIAOPT_BT) {
1639                 if (bootverbose)
1640                         if_printf(ifp, "found 10baseT\n");
1641                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_T, 0, NULL);
1642                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_T|IFM_HDX, 0, NULL);
1643                 if (sc->xl_caps & XL_CAPS_FULL_DUPLEX)
1644                         ifmedia_add(&sc->ifmedia,
1645                             IFM_ETHER|IFM_10_T|IFM_FDX, 0, NULL);
1646         }
1647
1648         if (sc->xl_media & (XL_MEDIAOPT_AUI|XL_MEDIAOPT_10FL)) {
1649                 /*
1650                  * Check for a 10baseFL board in disguise.
1651                  */
1652                 if (sc->xl_type == XL_TYPE_905B &&
1653                     sc->xl_media == XL_MEDIAOPT_10FL) {
1654                         if (bootverbose)
1655                                 if_printf(ifp, "found 10baseFL\n");
1656                         ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_FL, 0, NULL);
1657                         ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_FL|IFM_HDX,
1658                             0, NULL);
1659                         if (sc->xl_caps & XL_CAPS_FULL_DUPLEX)
1660                                 ifmedia_add(&sc->ifmedia,
1661                                     IFM_ETHER|IFM_10_FL|IFM_FDX, 0, NULL);
1662                 } else {
1663                         if (bootverbose)
1664                                 if_printf(ifp, "found AUI\n");
1665                         ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_5, 0, NULL);
1666                 }
1667         }
1668
1669         if (sc->xl_media & XL_MEDIAOPT_BNC) {
1670                 if (bootverbose)
1671                         if_printf(ifp, "found BNC\n");
1672                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_2, 0, NULL);
1673         }
1674
1675         if (sc->xl_media & XL_MEDIAOPT_BFX) {
1676                 if (bootverbose)
1677                         if_printf(ifp, "found 100baseFX\n");
1678                 ifp->if_baudrate = 100000000;
1679                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_100_FX, 0, NULL);
1680         }
1681
1682         /* Choose a default media. */
1683         switch(sc->xl_xcvr) {
1684         case XL_XCVR_10BT:
1685                 media = IFM_ETHER|IFM_10_T;
1686                 xl_setmode(sc, media);
1687                 break;
1688         case XL_XCVR_AUI:
1689                 if (sc->xl_type == XL_TYPE_905B &&
1690                     sc->xl_media == XL_MEDIAOPT_10FL) {
1691                         media = IFM_ETHER|IFM_10_FL;
1692                         xl_setmode(sc, media);
1693                 } else {
1694                         media = IFM_ETHER|IFM_10_5;
1695                         xl_setmode(sc, media);
1696                 }
1697                 break;
1698         case XL_XCVR_COAX:
1699                 media = IFM_ETHER|IFM_10_2;
1700                 xl_setmode(sc, media);
1701                 break;
1702         case XL_XCVR_AUTO:
1703         case XL_XCVR_100BTX:
1704         case XL_XCVR_MII:
1705                 /* Chosen by miibus */
1706                 break;
1707         case XL_XCVR_100BFX:
1708                 media = IFM_ETHER|IFM_100_FX;
1709                 break;
1710         default:
1711                 if_printf(ifp, "unknown XCVR type: %d\n", sc->xl_xcvr);
1712                 /*
1713                  * This will probably be wrong, but it prevents
1714                  * the ifmedia code from panicking.
1715                  */
1716                 media = IFM_ETHER|IFM_10_T;
1717                 break;
1718         }
1719
1720         if (sc->xl_miibus == NULL)
1721                 ifmedia_set(&sc->ifmedia, media);
1722
1723 done:
1724
1725         if (sc->xl_flags & XL_FLAG_NO_XCVR_PWR) {
1726                 XL_SEL_WIN(0);
1727                 CSR_WRITE_2(sc, XL_W0_MFG_ID, XL_NO_XCVR_PWR_MAGICBITS);
1728         }
1729
1730         /*
1731          * Call MI attach routine.
1732          */
1733         ether_ifattach(ifp, eaddr);
1734
1735         /*
1736          * Tell the upper layer(s) we support long frames.
1737          */
1738         ifp->if_data.ifi_hdrlen = sizeof(struct ether_vlan_header);
1739
1740         /* Hook interrupt last to avoid having to lock softc */
1741         error = bus_setup_intr(dev, sc->xl_irq, INTR_TYPE_NET,
1742                                xl_intr, sc, &sc->xl_intrhand, NULL);
1743         if (error) {
1744                 if_printf(ifp, "couldn't set up irq\n");
1745                 ether_ifdetach(ifp);
1746                 goto fail;
1747         }
1748
1749 fail:
1750         if (error)
1751                 xl_detach(dev);
1752
1753         return(error);
1754 }
1755
1756 /*
1757  * Shutdown hardware and free up resources. This can be called any
1758  * time after the mutex has been initialized. It is called in both
1759  * the error case in attach and the normal detach case so it needs
1760  * to be careful about only freeing resources that have actually been
1761  * allocated.
1762  */
1763 static int
1764 xl_detach(dev)
1765         device_t                dev;
1766 {
1767         struct xl_softc         *sc;
1768         struct ifnet            *ifp;
1769         int                     rid, res;
1770
1771         sc = device_get_softc(dev);
1772         ifp = &sc->arpcom.ac_if;
1773
1774         if (sc->xl_flags & XL_FLAG_USE_MMIO) {
1775                 rid = XL_PCI_LOMEM;  
1776                 res = SYS_RES_MEMORY;
1777         } else {
1778                 rid = XL_PCI_LOIO;   
1779                 res = SYS_RES_IOPORT;
1780         }
1781
1782         crit_enter();
1783
1784         /*
1785          * Only try to communicate with the device if we were able to map
1786          * the ports.  This flag is set before ether_ifattach() so it also
1787          * governs our call to ether_ifdetach().
1788          */
1789         if (sc->xl_flags & XL_FLAG_ATTACH_MAPPED) {
1790                 xl_reset(sc);
1791                 xl_stop(sc);
1792                 ether_ifdetach(ifp);
1793         }
1794         
1795         if (sc->xl_miibus)
1796                 device_delete_child(dev, sc->xl_miibus);
1797         bus_generic_detach(dev);
1798         ifmedia_removeall(&sc->ifmedia);
1799
1800         if (sc->xl_intrhand)
1801                 bus_teardown_intr(dev, sc->xl_irq, sc->xl_intrhand);
1802
1803         crit_exit();
1804
1805         if (sc->xl_irq)
1806                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->xl_irq);
1807         if (sc->xl_fres != NULL)
1808                 bus_release_resource(dev, SYS_RES_MEMORY,
1809                     XL_PCI_FUNCMEM, sc->xl_fres);
1810         if (sc->xl_res)
1811                 bus_release_resource(dev, res, rid, sc->xl_res);
1812
1813         if (sc->xl_mtag) {
1814                 bus_dmamap_destroy(sc->xl_mtag, sc->xl_tmpmap);
1815                 bus_dma_tag_destroy(sc->xl_mtag);
1816         }
1817         if (sc->xl_ldata.xl_rx_tag) {
1818                 bus_dmamap_unload(sc->xl_ldata.xl_rx_tag,
1819                     sc->xl_ldata.xl_rx_dmamap);
1820                 bus_dmamem_free(sc->xl_ldata.xl_rx_tag, sc->xl_ldata.xl_rx_list,
1821                     sc->xl_ldata.xl_rx_dmamap);
1822                 bus_dma_tag_destroy(sc->xl_ldata.xl_rx_tag);
1823         }
1824         if (sc->xl_ldata.xl_tx_tag) {
1825                 bus_dmamap_unload(sc->xl_ldata.xl_tx_tag,
1826                     sc->xl_ldata.xl_tx_dmamap);
1827                 bus_dmamem_free(sc->xl_ldata.xl_tx_tag, sc->xl_ldata.xl_tx_list,
1828                     sc->xl_ldata.xl_tx_dmamap);
1829                 bus_dma_tag_destroy(sc->xl_ldata.xl_tx_tag);
1830         }
1831
1832         return(0);
1833 }
1834
1835 /*
1836  * Initialize the transmit descriptors.
1837  */
1838 static int
1839 xl_list_tx_init(sc)
1840         struct xl_softc         *sc;
1841 {
1842         struct xl_chain_data    *cd;
1843         struct xl_list_data     *ld;
1844         int                     error, i;
1845
1846         cd = &sc->xl_cdata;
1847         ld = &sc->xl_ldata;
1848         for (i = 0; i < XL_TX_LIST_CNT; i++) {
1849                 cd->xl_tx_chain[i].xl_ptr = &ld->xl_tx_list[i];
1850                 error = bus_dmamap_create(sc->xl_mtag, 0,
1851                     &cd->xl_tx_chain[i].xl_map);
1852                 if (error)
1853                         return(error);
1854                 cd->xl_tx_chain[i].xl_phys = ld->xl_tx_dmaaddr +
1855                     i * sizeof(struct xl_list);
1856                 if (i == (XL_TX_LIST_CNT - 1))
1857                         cd->xl_tx_chain[i].xl_next = NULL;
1858                 else
1859                         cd->xl_tx_chain[i].xl_next = &cd->xl_tx_chain[i + 1];
1860         }
1861
1862         cd->xl_tx_free = &cd->xl_tx_chain[0];
1863         cd->xl_tx_tail = cd->xl_tx_head = NULL;
1864
1865         bus_dmamap_sync(ld->xl_tx_tag, ld->xl_tx_dmamap, BUS_DMASYNC_PREWRITE);
1866         return(0);
1867 }
1868
1869 /*
1870  * Initialize the transmit descriptors.
1871  */
1872 static int
1873 xl_list_tx_init_90xB(sc)
1874         struct xl_softc         *sc;
1875 {
1876         struct xl_chain_data    *cd;
1877         struct xl_list_data     *ld;
1878         int                     error, i;
1879
1880         cd = &sc->xl_cdata;
1881         ld = &sc->xl_ldata;
1882         for (i = 0; i < XL_TX_LIST_CNT; i++) {
1883                 cd->xl_tx_chain[i].xl_ptr = &ld->xl_tx_list[i];
1884                 error = bus_dmamap_create(sc->xl_mtag, 0,
1885                     &cd->xl_tx_chain[i].xl_map);
1886                 if (error)
1887                         return(error);
1888                 cd->xl_tx_chain[i].xl_phys = ld->xl_tx_dmaaddr +
1889                     i * sizeof(struct xl_list);
1890                 if (i == (XL_TX_LIST_CNT - 1))
1891                         cd->xl_tx_chain[i].xl_next = &cd->xl_tx_chain[0];
1892                 else
1893                         cd->xl_tx_chain[i].xl_next = &cd->xl_tx_chain[i + 1];
1894                 if (i == 0)
1895                         cd->xl_tx_chain[i].xl_prev =
1896                             &cd->xl_tx_chain[XL_TX_LIST_CNT - 1];
1897                 else
1898                         cd->xl_tx_chain[i].xl_prev =
1899                             &cd->xl_tx_chain[i - 1];
1900         }
1901
1902         bzero(ld->xl_tx_list, XL_TX_LIST_SZ);
1903         ld->xl_tx_list[0].xl_status = htole32(XL_TXSTAT_EMPTY);
1904
1905         cd->xl_tx_prod = 1;
1906         cd->xl_tx_cons = 1;
1907         cd->xl_tx_cnt = 0;
1908
1909         bus_dmamap_sync(ld->xl_tx_tag, ld->xl_tx_dmamap, BUS_DMASYNC_PREWRITE);
1910         return(0);
1911 }
1912
1913 /*
1914  * Initialize the RX descriptors and allocate mbufs for them. Note that
1915  * we arrange the descriptors in a closed ring, so that the last descriptor
1916  * points back to the first.
1917  */
1918 static int
1919 xl_list_rx_init(sc)
1920         struct xl_softc         *sc;
1921 {
1922         struct xl_chain_data    *cd;
1923         struct xl_list_data     *ld;
1924         int                     error, i, next;
1925         u_int32_t               nextptr;
1926
1927         cd = &sc->xl_cdata;
1928         ld = &sc->xl_ldata;
1929
1930         for (i = 0; i < XL_RX_LIST_CNT; i++) {
1931                 cd->xl_rx_chain[i].xl_ptr = &ld->xl_rx_list[i];
1932                 error = bus_dmamap_create(sc->xl_mtag, 0,
1933                     &cd->xl_rx_chain[i].xl_map);
1934                 if (error)
1935                         return(error);
1936                 error = xl_newbuf(sc, &cd->xl_rx_chain[i]);
1937                 if (error)
1938                         return(error);
1939                 if (i == (XL_RX_LIST_CNT - 1))
1940                         next = 0;
1941                 else
1942                         next = i + 1;
1943                 nextptr = ld->xl_rx_dmaaddr +
1944                     next * sizeof(struct xl_list_onefrag);
1945                 cd->xl_rx_chain[i].xl_next = &cd->xl_rx_chain[next];
1946                 ld->xl_rx_list[i].xl_next = htole32(nextptr);
1947         }
1948
1949         bus_dmamap_sync(ld->xl_rx_tag, ld->xl_rx_dmamap, BUS_DMASYNC_PREWRITE);
1950         cd->xl_rx_head = &cd->xl_rx_chain[0];
1951
1952         return(0);
1953 }
1954
1955 /*
1956  * Initialize an RX descriptor and attach an MBUF cluster.
1957  * If we fail to do so, we need to leave the old mbuf and
1958  * the old DMA map untouched so that it can be reused.
1959  */
1960 static int
1961 xl_newbuf(sc, c)
1962         struct xl_softc         *sc;
1963         struct xl_chain_onefrag *c;
1964 {
1965         struct mbuf             *m_new = NULL;
1966         bus_dmamap_t            map;
1967         int                     error;
1968         u_int32_t               baddr;
1969
1970         m_new = m_getcl(MB_DONTWAIT, MT_DATA, M_PKTHDR);
1971         if (m_new == NULL)
1972                 return(ENOBUFS);
1973
1974         m_new->m_len = m_new->m_pkthdr.len = MCLBYTES;
1975
1976         /* Force longword alignment for packet payload. */
1977         m_adj(m_new, ETHER_ALIGN);
1978
1979         error = bus_dmamap_load_mbuf(sc->xl_mtag, sc->xl_tmpmap, m_new,
1980             xl_dma_map_rxbuf, &baddr, BUS_DMA_NOWAIT);
1981         if (error) {
1982                 m_freem(m_new);
1983                 if_printf(&sc->arpcom.ac_if, "can't map mbuf (error %d)\n",
1984                     error);
1985                 return(error);
1986         }
1987
1988         bus_dmamap_unload(sc->xl_mtag, c->xl_map);
1989         map = c->xl_map;
1990         c->xl_map = sc->xl_tmpmap;
1991         sc->xl_tmpmap = map;
1992         c->xl_mbuf = m_new;
1993         c->xl_ptr->xl_frag.xl_len = htole32(m_new->m_len | XL_LAST_FRAG);
1994         c->xl_ptr->xl_status = 0;
1995         c->xl_ptr->xl_frag.xl_addr = htole32(baddr);
1996         bus_dmamap_sync(sc->xl_mtag, c->xl_map, BUS_DMASYNC_PREREAD);
1997         return(0);
1998 }
1999
2000 static int
2001 xl_rx_resync(sc)
2002         struct xl_softc         *sc;
2003 {
2004         struct xl_chain_onefrag *pos;
2005         int                     i;
2006
2007         pos = sc->xl_cdata.xl_rx_head;
2008
2009         for (i = 0; i < XL_RX_LIST_CNT; i++) {
2010                 if (pos->xl_ptr->xl_status)
2011                         break;
2012                 pos = pos->xl_next;
2013         }
2014
2015         if (i == XL_RX_LIST_CNT)
2016                 return(0);
2017
2018         sc->xl_cdata.xl_rx_head = pos;
2019
2020         return(EAGAIN);
2021 }
2022
2023 /*
2024  * A frame has been uploaded: pass the resulting mbuf chain up to
2025  * the higher level protocols.
2026  */
2027 static void
2028 xl_rxeof(sc)
2029         struct xl_softc         *sc;
2030 {
2031         struct mbuf             *m;
2032         struct ifnet            *ifp;
2033         struct xl_chain_onefrag *cur_rx;
2034         int                     total_len = 0;
2035         u_int32_t               rxstat;
2036
2037         ifp = &sc->arpcom.ac_if;
2038
2039 again:
2040
2041         bus_dmamap_sync(sc->xl_ldata.xl_rx_tag, sc->xl_ldata.xl_rx_dmamap,
2042             BUS_DMASYNC_POSTREAD);
2043         while((rxstat = le32toh(sc->xl_cdata.xl_rx_head->xl_ptr->xl_status))) {
2044                 cur_rx = sc->xl_cdata.xl_rx_head;
2045                 sc->xl_cdata.xl_rx_head = cur_rx->xl_next;
2046                 total_len = rxstat & XL_RXSTAT_LENMASK;
2047
2048                 /*
2049                  * Since we have told the chip to allow large frames,
2050                  * we need to trap giant frame errors in software. We allow
2051                  * a little more than the normal frame size to account for
2052                  * frames with VLAN tags.
2053                  */
2054                 if (total_len > XL_MAX_FRAMELEN)
2055                         rxstat |= (XL_RXSTAT_UP_ERROR|XL_RXSTAT_OVERSIZE);
2056
2057                 /*
2058                  * If an error occurs, update stats, clear the
2059                  * status word and leave the mbuf cluster in place:
2060                  * it should simply get re-used next time this descriptor
2061                  * comes up in the ring.
2062                  */
2063                 if (rxstat & XL_RXSTAT_UP_ERROR) {
2064                         ifp->if_ierrors++;
2065                         cur_rx->xl_ptr->xl_status = 0;
2066                         bus_dmamap_sync(sc->xl_ldata.xl_rx_tag,
2067                             sc->xl_ldata.xl_rx_dmamap, BUS_DMASYNC_PREWRITE);
2068                         continue;
2069                 }
2070
2071                 /*
2072                  * If the error bit was not set, the upload complete
2073                  * bit should be set which means we have a valid packet.
2074                  * If not, something truly strange has happened.
2075                  */
2076                 if (!(rxstat & XL_RXSTAT_UP_CMPLT)) {
2077                         if_printf(ifp,
2078                                   "bad receive status -- packet dropped\n");
2079                         ifp->if_ierrors++;
2080                         cur_rx->xl_ptr->xl_status = 0;
2081                         bus_dmamap_sync(sc->xl_ldata.xl_rx_tag,
2082                             sc->xl_ldata.xl_rx_dmamap, BUS_DMASYNC_PREWRITE);
2083                         continue;
2084                 }
2085
2086                 /* No errors; receive the packet. */    
2087                 bus_dmamap_sync(sc->xl_mtag, cur_rx->xl_map,
2088                     BUS_DMASYNC_POSTREAD);
2089                 m = cur_rx->xl_mbuf;
2090
2091                 /*
2092                  * Try to conjure up a new mbuf cluster. If that
2093                  * fails, it means we have an out of memory condition and
2094                  * should leave the buffer in place and continue. This will
2095                  * result in a lost packet, but there's little else we
2096                  * can do in this situation.
2097                  */
2098                 if (xl_newbuf(sc, cur_rx)) {
2099                         ifp->if_ierrors++;
2100                         cur_rx->xl_ptr->xl_status = 0;
2101                         bus_dmamap_sync(sc->xl_ldata.xl_rx_tag,
2102                             sc->xl_ldata.xl_rx_dmamap, BUS_DMASYNC_PREWRITE);
2103                         continue;
2104                 }
2105                 bus_dmamap_sync(sc->xl_ldata.xl_rx_tag,
2106                     sc->xl_ldata.xl_rx_dmamap, BUS_DMASYNC_PREWRITE);
2107
2108                 ifp->if_ipackets++;
2109                 m->m_pkthdr.rcvif = ifp;
2110                 m->m_pkthdr.len = m->m_len = total_len;
2111
2112                 if (ifp->if_capenable & IFCAP_RXCSUM) {
2113                         /* Do IP checksum checking. */
2114                         if (rxstat & XL_RXSTAT_IPCKOK)
2115                                 m->m_pkthdr.csum_flags |= CSUM_IP_CHECKED;
2116                         if (!(rxstat & XL_RXSTAT_IPCKERR))
2117                                 m->m_pkthdr.csum_flags |= CSUM_IP_VALID;
2118                         if ((rxstat & XL_RXSTAT_TCPCOK &&
2119                              !(rxstat & XL_RXSTAT_TCPCKERR)) ||
2120                             (rxstat & XL_RXSTAT_UDPCKOK &&
2121                              !(rxstat & XL_RXSTAT_UDPCKERR))) {
2122                                 m->m_pkthdr.csum_flags |=
2123                                         CSUM_DATA_VALID|CSUM_PSEUDO_HDR;
2124                                 m->m_pkthdr.csum_data = 0xffff;
2125                         }
2126                 }
2127
2128                 (*ifp->if_input)(ifp, m);
2129         }
2130
2131         /*
2132          * Handle the 'end of channel' condition. When the upload
2133          * engine hits the end of the RX ring, it will stall. This
2134          * is our cue to flush the RX ring, reload the uplist pointer
2135          * register and unstall the engine.
2136          * XXX This is actually a little goofy. With the ThunderLAN
2137          * chip, you get an interrupt when the receiver hits the end
2138          * of the receive ring, which tells you exactly when you
2139          * you need to reload the ring pointer. Here we have to
2140          * fake it. I'm mad at myself for not being clever enough
2141          * to avoid the use of a goto here.
2142          */
2143         if (CSR_READ_4(sc, XL_UPLIST_PTR) == 0 ||
2144                 CSR_READ_4(sc, XL_UPLIST_STATUS) & XL_PKTSTAT_UP_STALLED) {
2145                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_UP_STALL);
2146                 xl_wait(sc);
2147                 CSR_WRITE_4(sc, XL_UPLIST_PTR, sc->xl_ldata.xl_rx_dmaaddr);
2148                 sc->xl_cdata.xl_rx_head = &sc->xl_cdata.xl_rx_chain[0];
2149                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_UP_UNSTALL);
2150                 goto again;
2151         }
2152
2153         return;
2154 }
2155
2156 /*
2157  * A frame was downloaded to the chip. It's safe for us to clean up
2158  * the list buffers.
2159  */
2160 static void
2161 xl_txeof(sc)
2162         struct xl_softc         *sc;
2163 {
2164         struct xl_chain         *cur_tx;
2165         struct ifnet            *ifp;
2166
2167         ifp = &sc->arpcom.ac_if;
2168
2169         /* Clear the timeout timer. */
2170         ifp->if_timer = 0;
2171
2172         /*
2173          * Go through our tx list and free mbufs for those
2174          * frames that have been uploaded. Note: the 3c905B
2175          * sets a special bit in the status word to let us
2176          * know that a frame has been downloaded, but the
2177          * original 3c900/3c905 adapters don't do that.
2178          * Consequently, we have to use a different test if
2179          * xl_type != XL_TYPE_905B.
2180          */
2181         while(sc->xl_cdata.xl_tx_head != NULL) {
2182                 cur_tx = sc->xl_cdata.xl_tx_head;
2183
2184                 if (CSR_READ_4(sc, XL_DOWNLIST_PTR))
2185                         break;
2186
2187                 sc->xl_cdata.xl_tx_head = cur_tx->xl_next;
2188                 bus_dmamap_sync(sc->xl_mtag, cur_tx->xl_map,
2189                     BUS_DMASYNC_POSTWRITE);
2190                 bus_dmamap_unload(sc->xl_mtag, cur_tx->xl_map);
2191                 m_freem(cur_tx->xl_mbuf);
2192                 cur_tx->xl_mbuf = NULL;
2193                 ifp->if_opackets++;
2194
2195                 cur_tx->xl_next = sc->xl_cdata.xl_tx_free;
2196                 sc->xl_cdata.xl_tx_free = cur_tx;
2197         }
2198
2199         if (sc->xl_cdata.xl_tx_head == NULL) {
2200                 ifp->if_flags &= ~IFF_OACTIVE;
2201                 sc->xl_cdata.xl_tx_tail = NULL;
2202         } else {
2203                 if (CSR_READ_4(sc, XL_DMACTL) & XL_DMACTL_DOWN_STALLED ||
2204                         !CSR_READ_4(sc, XL_DOWNLIST_PTR)) {
2205                         CSR_WRITE_4(sc, XL_DOWNLIST_PTR,
2206                                 sc->xl_cdata.xl_tx_head->xl_phys);
2207                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_UNSTALL);
2208                 }
2209         }
2210
2211         return;
2212 }
2213
2214 static void
2215 xl_txeof_90xB(sc)
2216         struct xl_softc         *sc;
2217 {
2218         struct xl_chain         *cur_tx = NULL;
2219         struct ifnet            *ifp;
2220         int                     idx;
2221
2222         ifp = &sc->arpcom.ac_if;
2223
2224         bus_dmamap_sync(sc->xl_ldata.xl_tx_tag, sc->xl_ldata.xl_tx_dmamap,
2225             BUS_DMASYNC_POSTREAD);
2226         idx = sc->xl_cdata.xl_tx_cons;
2227         while(idx != sc->xl_cdata.xl_tx_prod) {
2228
2229                 cur_tx = &sc->xl_cdata.xl_tx_chain[idx];
2230
2231                 if (!(le32toh(cur_tx->xl_ptr->xl_status) &
2232                       XL_TXSTAT_DL_COMPLETE))
2233                         break;
2234
2235                 if (cur_tx->xl_mbuf != NULL) {
2236                         bus_dmamap_sync(sc->xl_mtag, cur_tx->xl_map,
2237                             BUS_DMASYNC_POSTWRITE);
2238                         bus_dmamap_unload(sc->xl_mtag, cur_tx->xl_map);
2239                         m_freem(cur_tx->xl_mbuf);
2240                         cur_tx->xl_mbuf = NULL;
2241                 }
2242
2243                 ifp->if_opackets++;
2244
2245                 sc->xl_cdata.xl_tx_cnt--;
2246                 XL_INC(idx, XL_TX_LIST_CNT);
2247                 ifp->if_timer = 0;
2248         }
2249
2250         sc->xl_cdata.xl_tx_cons = idx;
2251
2252         if (cur_tx != NULL)
2253                 ifp->if_flags &= ~IFF_OACTIVE;
2254
2255         return;
2256 }
2257
2258 /*
2259  * TX 'end of channel' interrupt handler. Actually, we should
2260  * only get a 'TX complete' interrupt if there's a transmit error,
2261  * so this is really TX error handler.
2262  */
2263 static void
2264 xl_txeoc(sc)
2265         struct xl_softc         *sc;
2266 {
2267         struct ifnet *ifp = &sc->arpcom.ac_if;
2268         u_int8_t                txstat;
2269
2270         while((txstat = CSR_READ_1(sc, XL_TX_STATUS))) {
2271                 if (txstat & XL_TXSTATUS_UNDERRUN ||
2272                         txstat & XL_TXSTATUS_JABBER ||
2273                         txstat & XL_TXSTATUS_RECLAIM) {
2274                         if_printf(ifp, "transmission error: %x\n", txstat);
2275                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_RESET);
2276                         xl_wait(sc);
2277                         if (sc->xl_type == XL_TYPE_905B) {
2278                                 if (sc->xl_cdata.xl_tx_cnt) {
2279                                         int                     i;
2280                                         struct xl_chain         *c;
2281                                         i = sc->xl_cdata.xl_tx_cons;
2282                                         c = &sc->xl_cdata.xl_tx_chain[i];
2283                                         CSR_WRITE_4(sc, XL_DOWNLIST_PTR,
2284                                             c->xl_phys);
2285                                         CSR_WRITE_1(sc, XL_DOWN_POLL, 64);
2286                                 }
2287                         } else {
2288                                 if (sc->xl_cdata.xl_tx_head != NULL)
2289                                         CSR_WRITE_4(sc, XL_DOWNLIST_PTR,
2290                                             sc->xl_cdata.xl_tx_head->xl_phys);
2291                         }
2292                         /*
2293                          * Remember to set this for the
2294                          * first generation 3c90X chips.
2295                          */
2296                         CSR_WRITE_1(sc, XL_TX_FREETHRESH, XL_PACKET_SIZE >> 8);
2297                         if (txstat & XL_TXSTATUS_UNDERRUN &&
2298                             sc->xl_tx_thresh < XL_PACKET_SIZE) {
2299                                 sc->xl_tx_thresh += XL_MIN_FRAMELEN;
2300                                 if_printf(ifp, "tx underrun, increasing tx start"
2301                                     " threshold to %d bytes\n",
2302                                     sc->xl_tx_thresh);
2303                         }
2304                         CSR_WRITE_2(sc, XL_COMMAND,
2305                             XL_CMD_TX_SET_START|sc->xl_tx_thresh);
2306                         if (sc->xl_type == XL_TYPE_905B) {
2307                                 CSR_WRITE_2(sc, XL_COMMAND,
2308                                 XL_CMD_SET_TX_RECLAIM|(XL_PACKET_SIZE >> 4));
2309                         }
2310                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_ENABLE);
2311                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_UNSTALL);
2312                 } else {
2313                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_ENABLE);
2314                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_UNSTALL);
2315                 }
2316                 /*
2317                  * Write an arbitrary byte to the TX_STATUS register
2318                  * to clear this interrupt/error and advance to the next.
2319                  */
2320                 CSR_WRITE_1(sc, XL_TX_STATUS, 0x01);
2321         }
2322
2323         return;
2324 }
2325
2326 static void
2327 xl_intr(arg)
2328         void                    *arg;
2329 {
2330         struct xl_softc         *sc;
2331         struct ifnet            *ifp;
2332         u_int16_t               status;
2333
2334         sc = arg;
2335         ifp = &sc->arpcom.ac_if;
2336
2337         while((status = CSR_READ_2(sc, XL_STATUS)) & XL_INTRS && status != 0xFFFF) {
2338
2339                 CSR_WRITE_2(sc, XL_COMMAND,
2340                     XL_CMD_INTR_ACK|(status & XL_INTRS));
2341
2342                 if (status & XL_STAT_UP_COMPLETE) {
2343                         int                     curpkts;
2344
2345                         curpkts = ifp->if_ipackets;
2346                         xl_rxeof(sc);
2347                         if (curpkts == ifp->if_ipackets) {
2348                                 while (xl_rx_resync(sc))
2349                                         xl_rxeof(sc);
2350                         }
2351                 }
2352
2353                 if (status & XL_STAT_DOWN_COMPLETE) {
2354                         if (sc->xl_type == XL_TYPE_905B)
2355                                 xl_txeof_90xB(sc);
2356                         else
2357                                 xl_txeof(sc);
2358                 }
2359
2360                 if (status & XL_STAT_TX_COMPLETE) {
2361                         ifp->if_oerrors++;
2362                         xl_txeoc(sc);
2363                 }
2364
2365                 if (status & XL_STAT_ADFAIL) {
2366                         xl_reset(sc);
2367                         xl_init(sc);
2368                 }
2369
2370                 if (status & XL_STAT_STATSOFLOW) {
2371                         sc->xl_stats_no_timeout = 1;
2372                         xl_stats_update(sc);
2373                         sc->xl_stats_no_timeout = 0;
2374                 }
2375         }
2376
2377         if (!ifq_is_empty(&ifp->if_snd))
2378                 (*ifp->if_start)(ifp);
2379
2380         return;
2381 }
2382
2383 static void
2384 xl_stats_update(xsc)
2385         void                    *xsc;
2386 {
2387         struct xl_softc         *sc;
2388         struct ifnet            *ifp;
2389         struct xl_stats         xl_stats;
2390         u_int8_t                *p;
2391         int                     i;
2392         struct mii_data         *mii = NULL;
2393
2394         bzero((char *)&xl_stats, sizeof(struct xl_stats));
2395
2396         sc = xsc;
2397         ifp = &sc->arpcom.ac_if;
2398         if (sc->xl_miibus != NULL)
2399                 mii = device_get_softc(sc->xl_miibus);
2400
2401         p = (u_int8_t *)&xl_stats;
2402
2403         /* Read all the stats registers. */
2404         XL_SEL_WIN(6);
2405
2406         for (i = 0; i < 16; i++)
2407                 *p++ = CSR_READ_1(sc, XL_W6_CARRIER_LOST + i);
2408
2409         ifp->if_ierrors += xl_stats.xl_rx_overrun;
2410
2411         ifp->if_collisions += xl_stats.xl_tx_multi_collision +
2412                                 xl_stats.xl_tx_single_collision +
2413                                 xl_stats.xl_tx_late_collision;
2414
2415         /*
2416          * Boomerang and cyclone chips have an extra stats counter
2417          * in window 4 (BadSSD). We have to read this too in order
2418          * to clear out all the stats registers and avoid a statsoflow
2419          * interrupt.
2420          */
2421         XL_SEL_WIN(4);
2422         CSR_READ_1(sc, XL_W4_BADSSD);
2423
2424         if ((mii != NULL) && (!sc->xl_stats_no_timeout))
2425                 mii_tick(mii);
2426
2427         XL_SEL_WIN(7);
2428
2429         if (!sc->xl_stats_no_timeout)
2430                 callout_reset(&sc->xl_stat_timer, hz, xl_stats_update, sc);
2431
2432         return;
2433 }
2434
2435 /*
2436  * Encapsulate an mbuf chain in a descriptor by coupling the mbuf data
2437  * pointers to the fragment pointers.
2438  */
2439 static int
2440 xl_encap(sc, c, m_head)
2441         struct xl_softc         *sc;
2442         struct xl_chain         *c;
2443         struct mbuf             *m_head;
2444 {
2445         int                     error;
2446         u_int32_t               status;
2447         struct ifnet            *ifp;
2448
2449         ifp = &sc->arpcom.ac_if;
2450
2451         /*
2452          * Start packing the mbufs in this chain into
2453          * the fragment pointers. Stop when we run out
2454          * of fragments or hit the end of the mbuf chain.
2455          */
2456         error = bus_dmamap_load_mbuf(sc->xl_mtag, c->xl_map, m_head,
2457             xl_dma_map_txbuf, c->xl_ptr, BUS_DMA_NOWAIT);
2458
2459         if (error && error != EFBIG) {
2460                 m_freem(m_head);
2461                 if_printf(ifp, "can't map mbuf (error %d)\n", error);
2462                 return(1);
2463         }
2464
2465         /*
2466          * Handle special case: we used up all 63 fragments,
2467          * but we have more mbufs left in the chain. Copy the
2468          * data into an mbuf cluster. Note that we don't
2469          * bother clearing the values in the other fragment
2470          * pointers/counters; it wouldn't gain us anything,
2471          * and would waste cycles.
2472          */
2473         if (error) {
2474                 struct mbuf             *m_new;
2475
2476                 m_new = m_defrag(m_head, MB_DONTWAIT);
2477                 if (m_new == NULL) {
2478                         m_freem(m_head);
2479                         return(1);
2480                 } else {
2481                         m_head = m_new;
2482                 }
2483
2484                 error = bus_dmamap_load_mbuf(sc->xl_mtag, c->xl_map,
2485                         m_head, xl_dma_map_txbuf, c->xl_ptr, BUS_DMA_NOWAIT);
2486                 if (error) {
2487                         m_freem(m_head);
2488                         if_printf(ifp, "can't map mbuf (error %d)\n", error);
2489                         return(1);
2490                 }
2491         }
2492
2493         if (sc->xl_type == XL_TYPE_905B) {
2494                 status = XL_TXSTAT_RND_DEFEAT;
2495
2496                 if (m_head->m_pkthdr.csum_flags) {
2497                         if (m_head->m_pkthdr.csum_flags & CSUM_IP)
2498                                 status |= XL_TXSTAT_IPCKSUM;
2499                         if (m_head->m_pkthdr.csum_flags & CSUM_TCP)
2500                                 status |= XL_TXSTAT_TCPCKSUM;
2501                         if (m_head->m_pkthdr.csum_flags & CSUM_UDP)
2502                                 status |= XL_TXSTAT_UDPCKSUM;
2503                 }
2504                 c->xl_ptr->xl_status = htole32(status);
2505         }
2506
2507         c->xl_mbuf = m_head;
2508         bus_dmamap_sync(sc->xl_mtag, c->xl_map, BUS_DMASYNC_PREWRITE);
2509         return(0);
2510 }
2511
2512 /*
2513  * Main transmit routine. To avoid having to do mbuf copies, we put pointers
2514  * to the mbuf data regions directly in the transmit lists. We also save a
2515  * copy of the pointers since the transmit list fragment pointers are
2516  * physical addresses.
2517  */
2518 static void
2519 xl_start(ifp)
2520         struct ifnet            *ifp;
2521 {
2522         struct xl_softc         *sc;
2523         struct mbuf             *m_head = NULL;
2524         struct xl_chain         *prev = NULL, *cur_tx = NULL, *start_tx;
2525         struct xl_chain         *prev_tx;
2526         u_int32_t               status;
2527         int                     error;
2528
2529         sc = ifp->if_softc;
2530         /*
2531          * Check for an available queue slot. If there are none,
2532          * punt.
2533          */
2534         if (sc->xl_cdata.xl_tx_free == NULL) {
2535                 xl_txeoc(sc);
2536                 xl_txeof(sc);
2537                 if (sc->xl_cdata.xl_tx_free == NULL) {
2538                         ifp->if_flags |= IFF_OACTIVE;
2539                         return;
2540                 }
2541         }
2542
2543         start_tx = sc->xl_cdata.xl_tx_free;
2544
2545         while(sc->xl_cdata.xl_tx_free != NULL) {
2546                 m_head = ifq_dequeue(&ifp->if_snd);
2547                 if (m_head == NULL)
2548                         break;
2549
2550                 /* Pick a descriptor off the free list. */
2551                 prev_tx = cur_tx;
2552                 cur_tx = sc->xl_cdata.xl_tx_free;
2553
2554                 /* Pack the data into the descriptor. */
2555                 error = xl_encap(sc, cur_tx, m_head);
2556                 if (error) {
2557                         cur_tx = prev_tx;
2558                         continue;
2559                 }
2560
2561                 sc->xl_cdata.xl_tx_free = cur_tx->xl_next;
2562                 cur_tx->xl_next = NULL;
2563
2564                 /* Chain it together. */
2565                 if (prev != NULL) {
2566                         prev->xl_next = cur_tx;
2567                         prev->xl_ptr->xl_next = htole32(cur_tx->xl_phys);
2568                 }
2569                 prev = cur_tx;
2570
2571                 BPF_MTAP(ifp, cur_tx->xl_mbuf);
2572         }
2573
2574         /*
2575          * If there are no packets queued, bail.
2576          */
2577         if (cur_tx == NULL) {
2578                 return;
2579         }
2580
2581         /*
2582          * Place the request for the upload interrupt
2583          * in the last descriptor in the chain. This way, if
2584          * we're chaining several packets at once, we'll only
2585          * get an interupt once for the whole chain rather than
2586          * once for each packet.
2587          */
2588         cur_tx->xl_ptr->xl_status = htole32(le32toh(cur_tx->xl_ptr->xl_status) |
2589             XL_TXSTAT_DL_INTR);
2590         bus_dmamap_sync(sc->xl_ldata.xl_tx_tag, sc->xl_ldata.xl_tx_dmamap,
2591             BUS_DMASYNC_PREWRITE);
2592
2593         /*
2594          * Queue the packets. If the TX channel is clear, update
2595          * the downlist pointer register.
2596          */
2597         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_STALL);
2598         xl_wait(sc);
2599
2600         if (sc->xl_cdata.xl_tx_head != NULL) {
2601                 sc->xl_cdata.xl_tx_tail->xl_next = start_tx;
2602                 sc->xl_cdata.xl_tx_tail->xl_ptr->xl_next =
2603                     htole32(start_tx->xl_phys);
2604                 status = sc->xl_cdata.xl_tx_tail->xl_ptr->xl_status;
2605                 sc->xl_cdata.xl_tx_tail->xl_ptr->xl_status =
2606                     htole32(le32toh(status) & ~XL_TXSTAT_DL_INTR);
2607                 sc->xl_cdata.xl_tx_tail = cur_tx;
2608         } else {
2609                 sc->xl_cdata.xl_tx_head = start_tx;
2610                 sc->xl_cdata.xl_tx_tail = cur_tx;
2611         }
2612         if (!CSR_READ_4(sc, XL_DOWNLIST_PTR))
2613                 CSR_WRITE_4(sc, XL_DOWNLIST_PTR, start_tx->xl_phys);
2614
2615         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_UNSTALL);
2616
2617         XL_SEL_WIN(7);
2618
2619         /*
2620          * Set a timeout in case the chip goes out to lunch.
2621          */
2622         ifp->if_timer = 5;
2623
2624         /*
2625          * XXX Under certain conditions, usually on slower machines
2626          * where interrupts may be dropped, it's possible for the
2627          * adapter to chew up all the buffers in the receive ring
2628          * and stall, without us being able to do anything about it.
2629          * To guard against this, we need to make a pass over the
2630          * RX queue to make sure there aren't any packets pending.
2631          * Doing it here means we can flush the receive ring at the
2632          * same time the chip is DMAing the transmit descriptors we
2633          * just gave it.
2634          *
2635          * 3Com goes to some lengths to emphasize the Parallel Tasking (tm)
2636          * nature of their chips in all their marketing literature;
2637          * we may as well take advantage of it. :)
2638          */
2639         xl_rxeof(sc);
2640
2641         return;
2642 }
2643
2644 static void
2645 xl_start_90xB(ifp)
2646         struct ifnet            *ifp;
2647 {
2648         struct xl_softc         *sc;
2649         struct mbuf             *m_head = NULL;
2650         struct xl_chain         *prev = NULL, *cur_tx = NULL, *start_tx;
2651         struct xl_chain         *prev_tx;
2652         int                     error, idx;
2653
2654         sc = ifp->if_softc;
2655
2656         if (ifp->if_flags & IFF_OACTIVE) {
2657                 return;
2658         }
2659
2660         idx = sc->xl_cdata.xl_tx_prod;
2661         start_tx = &sc->xl_cdata.xl_tx_chain[idx];
2662
2663         while (sc->xl_cdata.xl_tx_chain[idx].xl_mbuf == NULL) {
2664
2665                 if ((XL_TX_LIST_CNT - sc->xl_cdata.xl_tx_cnt) < 3) {
2666                         ifp->if_flags |= IFF_OACTIVE;
2667                         break;
2668                 }
2669
2670                 m_head = ifq_dequeue(&ifp->if_snd);
2671                 if (m_head == NULL)
2672                         break;
2673
2674                 prev_tx = cur_tx;
2675                 cur_tx = &sc->xl_cdata.xl_tx_chain[idx];
2676
2677                 /* Pack the data into the descriptor. */
2678                 error = xl_encap(sc, cur_tx, m_head);
2679                 if (error) {
2680                         cur_tx = prev_tx;
2681                         continue;
2682                 }
2683
2684                 /* Chain it together. */
2685                 if (prev != NULL)
2686                         prev->xl_ptr->xl_next = htole32(cur_tx->xl_phys);
2687                 prev = cur_tx;
2688
2689                 BPF_MTAP(ifp, cur_tx->xl_mbuf);
2690
2691                 XL_INC(idx, XL_TX_LIST_CNT);
2692                 sc->xl_cdata.xl_tx_cnt++;
2693         }
2694
2695         /*
2696          * If there are no packets queued, bail.
2697          */
2698         if (cur_tx == NULL) {
2699                 return;
2700         }
2701
2702         /*
2703          * Place the request for the upload interrupt
2704          * in the last descriptor in the chain. This way, if
2705          * we're chaining several packets at once, we'll only
2706          * get an interupt once for the whole chain rather than
2707          * once for each packet.
2708          */
2709         cur_tx->xl_ptr->xl_status = htole32(le32toh(cur_tx->xl_ptr->xl_status) |
2710             XL_TXSTAT_DL_INTR);
2711         bus_dmamap_sync(sc->xl_ldata.xl_tx_tag, sc->xl_ldata.xl_tx_dmamap,
2712             BUS_DMASYNC_PREWRITE);
2713
2714         /* Start transmission */
2715         sc->xl_cdata.xl_tx_prod = idx;
2716         start_tx->xl_prev->xl_ptr->xl_next = htole32(start_tx->xl_phys);
2717
2718         /*
2719          * Set a timeout in case the chip goes out to lunch.
2720          */
2721         ifp->if_timer = 5;
2722
2723         return;
2724 }
2725
2726 static void
2727 xl_init(xsc)
2728         void                    *xsc;
2729 {
2730         struct xl_softc         *sc = xsc;
2731         struct ifnet            *ifp = &sc->arpcom.ac_if;
2732         int                     error, i;
2733         u_int16_t               rxfilt = 0;
2734         struct mii_data         *mii = NULL;
2735
2736         crit_enter();
2737
2738         /*
2739          * Cancel pending I/O and free all RX/TX buffers.
2740          */
2741         xl_stop(sc);
2742
2743         if (sc->xl_miibus == NULL) {
2744                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_RESET);
2745                 xl_wait(sc);
2746         }
2747         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_RESET);
2748         xl_wait(sc);
2749         DELAY(10000);
2750
2751         if (sc->xl_miibus != NULL)
2752                 mii = device_get_softc(sc->xl_miibus);
2753
2754         /* Init our MAC address */
2755         XL_SEL_WIN(2);
2756         for (i = 0; i < ETHER_ADDR_LEN; i++) {
2757                 CSR_WRITE_1(sc, XL_W2_STATION_ADDR_LO + i,
2758                                 sc->arpcom.ac_enaddr[i]);
2759         }
2760
2761         /* Clear the station mask. */
2762         for (i = 0; i < 3; i++)
2763                 CSR_WRITE_2(sc, XL_W2_STATION_MASK_LO + (i * 2), 0);
2764 #ifdef notdef
2765         /* Reset TX and RX. */
2766         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_RESET);
2767         xl_wait(sc);
2768         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_RESET);
2769         xl_wait(sc);
2770 #endif
2771         /* Init circular RX list. */
2772         error = xl_list_rx_init(sc);
2773         if (error) {
2774                 if_printf(ifp, "initialization of the rx ring failed (%d)\n",
2775                           error);
2776                 xl_stop(sc);
2777                 crit_exit();
2778                 return;
2779         }
2780
2781         /* Init TX descriptors. */
2782         if (sc->xl_type == XL_TYPE_905B)
2783                 error = xl_list_tx_init_90xB(sc);
2784         else
2785                 error = xl_list_tx_init(sc);
2786         if (error) {
2787                 if_printf(ifp, "initialization of the tx ring failed (%d)\n",
2788                           error);
2789                 xl_stop(sc);
2790                 crit_exit();
2791                 return;
2792         }
2793
2794         /*
2795          * Set the TX freethresh value.
2796          * Note that this has no effect on 3c905B "cyclone"
2797          * cards but is required for 3c900/3c905 "boomerang"
2798          * cards in order to enable the download engine.
2799          */
2800         CSR_WRITE_1(sc, XL_TX_FREETHRESH, XL_PACKET_SIZE >> 8);
2801
2802         /* Set the TX start threshold for best performance. */
2803         sc->xl_tx_thresh = XL_MIN_FRAMELEN;
2804         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_SET_START|sc->xl_tx_thresh);
2805
2806         /*
2807          * If this is a 3c905B, also set the tx reclaim threshold.
2808          * This helps cut down on the number of tx reclaim errors
2809          * that could happen on a busy network. The chip multiplies
2810          * the register value by 16 to obtain the actual threshold
2811          * in bytes, so we divide by 16 when setting the value here.
2812          * The existing threshold value can be examined by reading
2813          * the register at offset 9 in window 5.
2814          */
2815         if (sc->xl_type == XL_TYPE_905B) {
2816                 CSR_WRITE_2(sc, XL_COMMAND,
2817                     XL_CMD_SET_TX_RECLAIM|(XL_PACKET_SIZE >> 4));
2818         }
2819
2820         /* Set RX filter bits. */
2821         XL_SEL_WIN(5);
2822         rxfilt = CSR_READ_1(sc, XL_W5_RX_FILTER);
2823
2824         /* Set the individual bit to receive frames for this host only. */
2825         rxfilt |= XL_RXFILTER_INDIVIDUAL;
2826
2827         /* If we want promiscuous mode, set the allframes bit. */
2828         if (ifp->if_flags & IFF_PROMISC) {
2829                 rxfilt |= XL_RXFILTER_ALLFRAMES;
2830                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
2831         } else {
2832                 rxfilt &= ~XL_RXFILTER_ALLFRAMES;
2833                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
2834         }
2835
2836         /*
2837          * Set capture broadcast bit to capture broadcast frames.
2838          */
2839         if (ifp->if_flags & IFF_BROADCAST) {
2840                 rxfilt |= XL_RXFILTER_BROADCAST;
2841                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
2842         } else {
2843                 rxfilt &= ~XL_RXFILTER_BROADCAST;
2844                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
2845         }
2846
2847         /*
2848          * Program the multicast filter, if necessary.
2849          */
2850         if (sc->xl_type == XL_TYPE_905B)
2851                 xl_setmulti_hash(sc);
2852         else
2853                 xl_setmulti(sc);
2854
2855         /*
2856          * Load the address of the RX list. We have to
2857          * stall the upload engine before we can manipulate
2858          * the uplist pointer register, then unstall it when
2859          * we're finished. We also have to wait for the
2860          * stall command to complete before proceeding.
2861          * Note that we have to do this after any RX resets
2862          * have completed since the uplist register is cleared
2863          * by a reset.
2864          */
2865         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_UP_STALL);
2866         xl_wait(sc);
2867         CSR_WRITE_4(sc, XL_UPLIST_PTR, sc->xl_ldata.xl_rx_dmaaddr);
2868         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_UP_UNSTALL);
2869         xl_wait(sc);
2870
2871
2872         if (sc->xl_type == XL_TYPE_905B) {
2873                 /* Set polling interval */
2874                 CSR_WRITE_1(sc, XL_DOWN_POLL, 64);
2875                 /* Load the address of the TX list */
2876                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_STALL);
2877                 xl_wait(sc);
2878                 CSR_WRITE_4(sc, XL_DOWNLIST_PTR,
2879                     sc->xl_cdata.xl_tx_chain[0].xl_phys);
2880                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_UNSTALL);
2881                 xl_wait(sc);
2882         }
2883
2884         /*
2885          * If the coax transceiver is on, make sure to enable
2886          * the DC-DC converter.
2887          */
2888         XL_SEL_WIN(3);
2889         if (sc->xl_xcvr == XL_XCVR_COAX)
2890                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_START);
2891         else
2892                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_STOP);
2893
2894         /*
2895          * increase packet size to allow reception of 802.1q or ISL packets.
2896          * For the 3c90x chip, set the 'allow large packets' bit in the MAC
2897          * control register. For 3c90xB/C chips, use the RX packet size
2898          * register.
2899          */
2900         
2901         if (sc->xl_type == XL_TYPE_905B) 
2902                 CSR_WRITE_2(sc, XL_W3_MAXPKTSIZE, XL_PACKET_SIZE);
2903         else {
2904                 u_int8_t macctl;
2905                 macctl = CSR_READ_1(sc, XL_W3_MAC_CTRL);
2906                 macctl |= XL_MACCTRL_ALLOW_LARGE_PACK;
2907                 CSR_WRITE_1(sc, XL_W3_MAC_CTRL, macctl);
2908         }
2909
2910         /* Clear out the stats counters. */
2911         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_STATS_DISABLE);
2912         sc->xl_stats_no_timeout = 1;
2913         xl_stats_update(sc);
2914         sc->xl_stats_no_timeout = 0;
2915         XL_SEL_WIN(4);
2916         CSR_WRITE_2(sc, XL_W4_NET_DIAG, XL_NETDIAG_UPPER_BYTES_ENABLE);
2917         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_STATS_ENABLE);
2918
2919         /*
2920          * Enable interrupts.
2921          */
2922         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_INTR_ACK|0xFF);
2923         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_STAT_ENB|XL_INTRS);
2924         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_INTR_ENB|XL_INTRS);
2925         if (sc->xl_flags & XL_FLAG_FUNCREG)
2926             bus_space_write_4(sc->xl_ftag, sc->xl_fhandle, 4, 0x8000);
2927
2928         /* Set the RX early threshold */
2929         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_THRESH|(XL_PACKET_SIZE >>2));
2930         CSR_WRITE_2(sc, XL_DMACTL, XL_DMACTL_UP_RX_EARLY);
2931
2932         /* Enable receiver and transmitter. */
2933         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_ENABLE);
2934         xl_wait(sc);
2935         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_ENABLE);
2936         xl_wait(sc);
2937
2938         if (mii != NULL)
2939                 mii_mediachg(mii);
2940
2941         /* Select window 7 for normal operations. */
2942         XL_SEL_WIN(7);
2943
2944         ifp->if_flags |= IFF_RUNNING;
2945         ifp->if_flags &= ~IFF_OACTIVE;
2946
2947         callout_reset(&sc->xl_stat_timer, hz, xl_stats_update, sc);
2948
2949         crit_exit();
2950 }
2951
2952 /*
2953  * Set media options.
2954  */
2955 static int
2956 xl_ifmedia_upd(ifp)
2957         struct ifnet            *ifp;
2958 {
2959         struct xl_softc         *sc;
2960         struct ifmedia          *ifm = NULL;
2961         struct mii_data         *mii = NULL;
2962
2963         sc = ifp->if_softc;
2964         if (sc->xl_miibus != NULL)
2965                 mii = device_get_softc(sc->xl_miibus);
2966         if (mii == NULL)
2967                 ifm = &sc->ifmedia;
2968         else
2969                 ifm = &mii->mii_media;
2970
2971         switch(IFM_SUBTYPE(ifm->ifm_media)) {
2972         case IFM_100_FX:
2973         case IFM_10_FL:
2974         case IFM_10_2:
2975         case IFM_10_5:
2976                 xl_setmode(sc, ifm->ifm_media);
2977                 return(0);
2978                 break;
2979         default:
2980                 break;
2981         }
2982
2983         if (sc->xl_media & XL_MEDIAOPT_MII || sc->xl_media & XL_MEDIAOPT_BTX
2984                 || sc->xl_media & XL_MEDIAOPT_BT4) {
2985                 xl_init(sc);
2986         } else {
2987                 xl_setmode(sc, ifm->ifm_media);
2988         }
2989
2990         return(0);
2991 }
2992
2993 /*
2994  * Report current media status.
2995  */
2996 static void
2997 xl_ifmedia_sts(ifp, ifmr)
2998         struct ifnet            *ifp;
2999         struct ifmediareq       *ifmr;
3000 {
3001         struct xl_softc         *sc;
3002         u_int32_t               icfg;
3003         struct mii_data         *mii = NULL;
3004
3005         sc = ifp->if_softc;
3006         if (sc->xl_miibus != NULL)
3007                 mii = device_get_softc(sc->xl_miibus);
3008
3009         XL_SEL_WIN(3);
3010         icfg = CSR_READ_4(sc, XL_W3_INTERNAL_CFG) & XL_ICFG_CONNECTOR_MASK;
3011         icfg >>= XL_ICFG_CONNECTOR_BITS;
3012
3013         ifmr->ifm_active = IFM_ETHER;
3014
3015         switch(icfg) {
3016         case XL_XCVR_10BT:
3017                 ifmr->ifm_active = IFM_ETHER|IFM_10_T;
3018                 if (CSR_READ_1(sc, XL_W3_MAC_CTRL) & XL_MACCTRL_DUPLEX)
3019                         ifmr->ifm_active |= IFM_FDX;
3020                 else
3021                         ifmr->ifm_active |= IFM_HDX;
3022                 break;
3023         case XL_XCVR_AUI:
3024                 if (sc->xl_type == XL_TYPE_905B &&
3025                     sc->xl_media == XL_MEDIAOPT_10FL) {
3026                         ifmr->ifm_active = IFM_ETHER|IFM_10_FL;
3027                         if (CSR_READ_1(sc, XL_W3_MAC_CTRL) & XL_MACCTRL_DUPLEX)
3028                                 ifmr->ifm_active |= IFM_FDX;
3029                         else
3030                                 ifmr->ifm_active |= IFM_HDX;
3031                 } else
3032                         ifmr->ifm_active = IFM_ETHER|IFM_10_5;
3033                 break;
3034         case XL_XCVR_COAX:
3035                 ifmr->ifm_active = IFM_ETHER|IFM_10_2;
3036                 break;
3037         /*
3038          * XXX MII and BTX/AUTO should be separate cases.
3039          */
3040
3041         case XL_XCVR_100BTX:
3042         case XL_XCVR_AUTO:
3043         case XL_XCVR_MII:
3044                 if (mii != NULL) {
3045                         mii_pollstat(mii);
3046                         ifmr->ifm_active = mii->mii_media_active;
3047                         ifmr->ifm_status = mii->mii_media_status;
3048                 }
3049                 break;
3050         case XL_XCVR_100BFX:
3051                 ifmr->ifm_active = IFM_ETHER|IFM_100_FX;
3052                 break;
3053         default:
3054                 if_printf(ifp, "unknown XCVR type: %d\n", icfg);
3055                 break;
3056         }
3057
3058         return;
3059 }
3060
3061 static int
3062 xl_ioctl(ifp, command, data, cr)
3063         struct ifnet            *ifp;
3064         u_long                  command;
3065         caddr_t                 data;
3066         struct ucred            *cr;
3067 {
3068         struct xl_softc         *sc = ifp->if_softc;
3069         struct ifreq            *ifr = (struct ifreq *) data;
3070         int                     error = 0;
3071         struct mii_data         *mii = NULL;
3072         u_int8_t                rxfilt;
3073
3074         crit_enter();
3075
3076         switch(command) {
3077         case SIOCSIFFLAGS:
3078                 XL_SEL_WIN(5);
3079                 rxfilt = CSR_READ_1(sc, XL_W5_RX_FILTER);
3080                 if (ifp->if_flags & IFF_UP) {
3081                         if (ifp->if_flags & IFF_RUNNING &&
3082                             ifp->if_flags & IFF_PROMISC &&
3083                             !(sc->xl_if_flags & IFF_PROMISC)) {
3084                                 rxfilt |= XL_RXFILTER_ALLFRAMES;
3085                                 CSR_WRITE_2(sc, XL_COMMAND,
3086                                     XL_CMD_RX_SET_FILT|rxfilt);
3087                                 XL_SEL_WIN(7);
3088                         } else if (ifp->if_flags & IFF_RUNNING &&
3089                             !(ifp->if_flags & IFF_PROMISC) &&
3090                             sc->xl_if_flags & IFF_PROMISC) {
3091                                 rxfilt &= ~XL_RXFILTER_ALLFRAMES;
3092                                 CSR_WRITE_2(sc, XL_COMMAND,
3093                                     XL_CMD_RX_SET_FILT|rxfilt);
3094                                 XL_SEL_WIN(7);
3095                         } else
3096                                 xl_init(sc);
3097                 } else {
3098                         if (ifp->if_flags & IFF_RUNNING)
3099                                 xl_stop(sc);
3100                 }
3101                 sc->xl_if_flags = ifp->if_flags;
3102                 error = 0;
3103                 break;
3104         case SIOCADDMULTI:
3105         case SIOCDELMULTI:
3106                 if (sc->xl_type == XL_TYPE_905B)
3107                         xl_setmulti_hash(sc);
3108                 else
3109                         xl_setmulti(sc);
3110                 error = 0;
3111                 break;
3112         case SIOCGIFMEDIA:
3113         case SIOCSIFMEDIA:
3114                 if (sc->xl_miibus != NULL)
3115                         mii = device_get_softc(sc->xl_miibus);
3116                 if (mii == NULL)
3117                         error = ifmedia_ioctl(ifp, ifr,
3118                             &sc->ifmedia, command);
3119                 else
3120                         error = ifmedia_ioctl(ifp, ifr,
3121                             &mii->mii_media, command);
3122                 break;
3123         case SIOCSIFCAP:
3124                 ifp->if_capenable = ifr->ifr_reqcap;
3125                 if (ifp->if_capenable & IFCAP_TXCSUM)
3126                         ifp->if_hwassist = XL905B_CSUM_FEATURES;
3127                 else
3128                         ifp->if_hwassist = 0;
3129                 break;
3130         default:
3131                 error = ether_ioctl(ifp, command, data);
3132                 break;
3133         }
3134
3135         crit_exit();
3136
3137         return(error);
3138 }
3139
3140 static void
3141 xl_watchdog(ifp)
3142         struct ifnet            *ifp;
3143 {
3144         struct xl_softc         *sc;
3145         u_int16_t               status = 0;
3146
3147         sc = ifp->if_softc;
3148
3149         ifp->if_oerrors++;
3150         XL_SEL_WIN(4);
3151         status = CSR_READ_2(sc, XL_W4_MEDIA_STATUS);
3152         if_printf(ifp, "watchdog timeout\n");
3153
3154         if (status & XL_MEDIASTAT_CARRIER)
3155                 if_printf(ifp, "no carrier - transceiver cable problem?\n");
3156         xl_txeoc(sc);
3157         xl_txeof(sc);
3158         xl_rxeof(sc);
3159         xl_reset(sc);
3160         xl_init(sc);
3161
3162         if (!ifq_is_empty(&ifp->if_snd))
3163                 (*ifp->if_start)(ifp);
3164 }
3165
3166 /*
3167  * Stop the adapter and free any mbufs allocated to the
3168  * RX and TX lists.
3169  */
3170 static void
3171 xl_stop(sc)
3172         struct xl_softc         *sc;
3173 {
3174         int             i;
3175         struct ifnet            *ifp;
3176
3177         ifp = &sc->arpcom.ac_if;
3178         ifp->if_timer = 0;
3179
3180         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_DISABLE);
3181         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_STATS_DISABLE);
3182         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_INTR_ENB);
3183         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_DISCARD);
3184         xl_wait(sc);
3185         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_DISABLE);
3186         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_STOP);
3187         DELAY(800);
3188
3189 #ifdef foo
3190         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_RESET);
3191         xl_wait(sc);
3192         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_RESET);
3193         xl_wait(sc);
3194 #endif
3195
3196         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_INTR_ACK|XL_STAT_INTLATCH);
3197         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_STAT_ENB|0);
3198         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_INTR_ENB|0);
3199         if (sc->xl_flags & XL_FLAG_FUNCREG) bus_space_write_4 (sc->xl_ftag, sc->xl_fhandle, 4, 0x8000);
3200
3201         /* Stop the stats updater. */
3202         callout_stop(&sc->xl_stat_timer);
3203
3204         /*
3205          * Free data in the RX lists.
3206          */
3207         for (i = 0; i < XL_RX_LIST_CNT; i++) {
3208                 if (sc->xl_cdata.xl_rx_chain[i].xl_mbuf != NULL) {
3209                         bus_dmamap_unload(sc->xl_mtag,
3210                             sc->xl_cdata.xl_rx_chain[i].xl_map);
3211                         bus_dmamap_destroy(sc->xl_mtag,
3212                             sc->xl_cdata.xl_rx_chain[i].xl_map);
3213                         m_freem(sc->xl_cdata.xl_rx_chain[i].xl_mbuf);
3214                         sc->xl_cdata.xl_rx_chain[i].xl_mbuf = NULL;
3215                 }
3216         }
3217         bzero(sc->xl_ldata.xl_rx_list, XL_RX_LIST_SZ);
3218         /*
3219          * Free the TX list buffers.
3220          */
3221         for (i = 0; i < XL_TX_LIST_CNT; i++) {
3222                 if (sc->xl_cdata.xl_tx_chain[i].xl_mbuf != NULL) {
3223                         bus_dmamap_unload(sc->xl_mtag,
3224                             sc->xl_cdata.xl_tx_chain[i].xl_map);
3225                         bus_dmamap_destroy(sc->xl_mtag,
3226                             sc->xl_cdata.xl_tx_chain[i].xl_map);
3227                         m_freem(sc->xl_cdata.xl_tx_chain[i].xl_mbuf);
3228                         sc->xl_cdata.xl_tx_chain[i].xl_mbuf = NULL;
3229                 }
3230         }
3231         bzero(sc->xl_ldata.xl_tx_list, XL_TX_LIST_SZ);
3232
3233         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
3234
3235         return;
3236 }
3237
3238 /*
3239  * Stop all chip I/O so that the kernel's probe routines don't
3240  * get confused by errant DMAs when rebooting.
3241  */
3242 static void
3243 xl_shutdown(dev)
3244         device_t                dev;
3245 {
3246         struct xl_softc         *sc;
3247
3248         sc = device_get_softc(dev);
3249
3250         xl_reset(sc);
3251         xl_stop(sc);
3252
3253         return;
3254 }
3255
3256 static int
3257 xl_suspend(dev)
3258         device_t                dev;
3259 {
3260         struct xl_softc *sc = device_get_softc(dev);
3261
3262         crit_enter();
3263
3264         xl_stop(sc);
3265
3266         crit_exit();
3267
3268         return(0);
3269 }
3270
3271 static int
3272 xl_resume(dev)
3273         device_t                dev;
3274 {
3275         struct xl_softc         *sc;
3276         struct ifnet            *ifp;
3277
3278         sc = device_get_softc(dev);
3279         ifp = &sc->arpcom.ac_if;
3280
3281         crit_enter();
3282
3283         xl_reset(sc);
3284         if (ifp->if_flags & IFF_UP)
3285                 xl_init(sc);
3286
3287         crit_exit();
3288
3289         return(0);
3290 }