c3ceb5775f37c68fcba5526ec1113d1dac66f62e
[dragonfly.git] / sys / dev / netif / ath / ath / if_ath_rx.c
1 /*-
2  * Copyright (c) 2002-2009 Sam Leffler, Errno Consulting
3  * All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer,
10  *    without modification.
11  * 2. Redistributions in binary form must reproduce at minimum a disclaimer
12  *    similar to the "NO WARRANTY" disclaimer below ("Disclaimer") and any
13  *    redistribution must be conditioned upon including a substantially
14  *    similar Disclaimer requirement for further binary redistribution.
15  *
16  * NO WARRANTY
17  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
18  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
19  * LIMITED TO, THE IMPLIED WARRANTIES OF NONINFRINGEMENT, MERCHANTIBILITY
20  * AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL
21  * THE COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR SPECIAL, EXEMPLARY,
22  * OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
23  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
24  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER
25  * IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
26  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
27  * THE POSSIBILITY OF SUCH DAMAGES.
28  */
29
30 #include <sys/cdefs.h>
31
32 /*
33  * Driver for the Atheros Wireless LAN controller.
34  *
35  * This software is derived from work of Atsushi Onoe; his contribution
36  * is greatly appreciated.
37  */
38
39 #include "opt_inet.h"
40 #include "opt_ath.h"
41 /*
42  * This is needed for register operations which are performed
43  * by the driver - eg, calls to ath_hal_gettsf32().
44  *
45  * It's also required for any AH_DEBUG checks in here, eg the
46  * module dependencies.
47  */
48 #include "opt_ah.h"
49 #include "opt_wlan.h"
50
51 #include <sys/param.h>
52 #include <sys/systm.h>
53 #include <sys/sysctl.h>
54 #include <sys/mbuf.h>
55 #include <sys/malloc.h>
56 #include <sys/lock.h>
57 #include <sys/mutex.h>
58 #include <sys/kernel.h>
59 #include <sys/socket.h>
60 #include <sys/sockio.h>
61 #include <sys/errno.h>
62 #include <sys/callout.h>
63 #include <sys/bus.h>
64 #include <sys/endian.h>
65 #include <sys/kthread.h>
66 #include <sys/taskqueue.h>
67 #include <sys/priv.h>
68 #include <sys/module.h>
69 #include <sys/ktr.h>
70
71 #include <net/if.h>
72 #include <net/if_var.h>
73 #include <net/if_dl.h>
74 #include <net/if_media.h>
75 #include <net/if_types.h>
76 #include <net/if_arp.h>
77 #include <net/ethernet.h>
78 #include <net/if_llc.h>
79
80 #include <netproto/802_11/ieee80211_var.h>
81 #include <netproto/802_11/ieee80211_regdomain.h>
82 #ifdef IEEE80211_SUPPORT_SUPERG
83 #include <netproto/802_11/ieee80211_superg.h>
84 #endif
85 #ifdef IEEE80211_SUPPORT_TDMA
86 #include <netproto/802_11/ieee80211_tdma.h>
87 #endif
88
89 #include <net/bpf.h>
90
91 #ifdef INET
92 #include <netinet/in.h>
93 #include <netinet/if_ether.h>
94 #endif
95
96 #include <dev/netif/ath/ath/if_athvar.h>
97 #include <dev/netif/ath/ath_hal/ah_devid.h>             /* XXX for softled */
98 #include <dev/netif/ath/ath_hal/ah_diagcodes.h>
99
100 #include <dev/netif/ath/ath/if_ath_debug.h>
101 #include <dev/netif/ath/ath/if_ath_misc.h>
102 #include <dev/netif/ath/ath/if_ath_tsf.h>
103 #include <dev/netif/ath/ath/if_ath_tx.h>
104 #include <dev/netif/ath/ath/if_ath_sysctl.h>
105 #include <dev/netif/ath/ath/if_ath_led.h>
106 #include <dev/netif/ath/ath/if_ath_keycache.h>
107 #include <dev/netif/ath/ath/if_ath_rx.h>
108 #include <dev/netif/ath/ath/if_ath_beacon.h>
109 #include <dev/netif/ath/ath/if_athdfs.h>
110
111 #ifdef ATH_TX99_DIAG
112 #include <dev/netif/ath/ath_tx99/ath_tx99.h>
113 #endif
114
115 #ifdef  ATH_DEBUG_ALQ
116 #include <dev/netif/ath/ath/if_ath_alq.h>
117 #endif
118
119 #include <dev/netif/ath/ath/if_ath_lna_div.h>
120
121 /*
122  * Calculate the receive filter according to the
123  * operating mode and state:
124  *
125  * o always accept unicast, broadcast, and multicast traffic
126  * o accept PHY error frames when hardware doesn't have MIB support
127  *   to count and we need them for ANI (sta mode only until recently)
128  *   and we are not scanning (ANI is disabled)
129  *   NB: older hal's add rx filter bits out of sight and we need to
130  *       blindly preserve them
131  * o probe request frames are accepted only when operating in
132  *   hostap, adhoc, mesh, or monitor modes
133  * o enable promiscuous mode
134  *   - when in monitor mode
135  *   - if interface marked PROMISC (assumes bridge setting is filtered)
136  * o accept beacons:
137  *   - when operating in station mode for collecting rssi data when
138  *     the station is otherwise quiet, or
139  *   - when operating in adhoc mode so the 802.11 layer creates
140  *     node table entries for peers,
141  *   - when scanning
142  *   - when doing s/w beacon miss (e.g. for ap+sta)
143  *   - when operating in ap mode in 11g to detect overlapping bss that
144  *     require protection
145  *   - when operating in mesh mode to detect neighbors
146  * o accept control frames:
147  *   - when in monitor mode
148  * XXX HT protection for 11n
149  */
150 u_int32_t
151 ath_calcrxfilter(struct ath_softc *sc)
152 {
153         struct ifnet *ifp = sc->sc_ifp;
154         struct ieee80211com *ic = ifp->if_l2com;
155         u_int32_t rfilt;
156
157         rfilt = HAL_RX_FILTER_UCAST | HAL_RX_FILTER_BCAST | HAL_RX_FILTER_MCAST;
158         if (!sc->sc_needmib && !sc->sc_scanning)
159                 rfilt |= HAL_RX_FILTER_PHYERR;
160         if (ic->ic_opmode != IEEE80211_M_STA)
161                 rfilt |= HAL_RX_FILTER_PROBEREQ;
162         /* XXX ic->ic_monvaps != 0? */
163         if (ic->ic_opmode == IEEE80211_M_MONITOR || (ifp->if_flags & IFF_PROMISC))
164                 rfilt |= HAL_RX_FILTER_PROM;
165         if (ic->ic_opmode == IEEE80211_M_STA ||
166             ic->ic_opmode == IEEE80211_M_IBSS ||
167             sc->sc_swbmiss || sc->sc_scanning)
168                 rfilt |= HAL_RX_FILTER_BEACON;
169         /*
170          * NB: We don't recalculate the rx filter when
171          * ic_protmode changes; otherwise we could do
172          * this only when ic_protmode != NONE.
173          */
174         if (ic->ic_opmode == IEEE80211_M_HOSTAP &&
175             IEEE80211_IS_CHAN_ANYG(ic->ic_curchan))
176                 rfilt |= HAL_RX_FILTER_BEACON;
177
178         /*
179          * Enable hardware PS-POLL RX only for hostap mode;
180          * STA mode sends PS-POLL frames but never
181          * receives them.
182          */
183         if (ath_hal_getcapability(sc->sc_ah, HAL_CAP_PSPOLL,
184             0, NULL) == HAL_OK &&
185             ic->ic_opmode == IEEE80211_M_HOSTAP)
186                 rfilt |= HAL_RX_FILTER_PSPOLL;
187
188         if (sc->sc_nmeshvaps) {
189                 rfilt |= HAL_RX_FILTER_BEACON;
190                 if (sc->sc_hasbmatch)
191                         rfilt |= HAL_RX_FILTER_BSSID;
192                 else
193                         rfilt |= HAL_RX_FILTER_PROM;
194         }
195         if (ic->ic_opmode == IEEE80211_M_MONITOR)
196                 rfilt |= HAL_RX_FILTER_CONTROL;
197
198         /*
199          * Enable RX of compressed BAR frames only when doing
200          * 802.11n. Required for A-MPDU.
201          */
202         if (IEEE80211_IS_CHAN_HT(ic->ic_curchan))
203                 rfilt |= HAL_RX_FILTER_COMPBAR;
204
205         /*
206          * Enable radar PHY errors if requested by the
207          * DFS module.
208          */
209         if (sc->sc_dodfs)
210                 rfilt |= HAL_RX_FILTER_PHYRADAR;
211
212         /*
213          * Enable spectral PHY errors if requested by the
214          * spectral module.
215          */
216         if (sc->sc_dospectral)
217                 rfilt |= HAL_RX_FILTER_PHYRADAR;
218
219         DPRINTF(sc, ATH_DEBUG_MODE, "%s: RX filter 0x%x, %s if_flags 0x%x\n",
220             __func__, rfilt, ieee80211_opmode_name[ic->ic_opmode], ifp->if_flags);
221         return rfilt;
222 }
223
224 static int
225 ath_legacy_rxbuf_init(struct ath_softc *sc, struct ath_buf *bf)
226 {
227         struct ath_hal *ah = sc->sc_ah;
228         int error;
229         struct mbuf *m;
230         struct ath_desc *ds;
231
232         m = bf->bf_m;
233         if (m == NULL) {
234                 /*
235                  * NB: by assigning a page to the rx dma buffer we
236                  * implicitly satisfy the Atheros requirement that
237                  * this buffer be cache-line-aligned and sized to be
238                  * multiple of the cache line size.  Not doing this
239                  * causes weird stuff to happen (for the 5210 at least).
240                  */
241                 m = m_getcl(M_NOWAIT, MT_DATA, M_PKTHDR);
242                 if (m == NULL) {
243                         DPRINTF(sc, ATH_DEBUG_ANY,
244                                 "%s: no mbuf/cluster\n", __func__);
245                         sc->sc_stats.ast_rx_nombuf++;
246                         return ENOMEM;
247                 }
248                 m->m_pkthdr.len = m->m_len = m->m_ext.ext_size;
249
250                 error = bus_dmamap_load_mbuf_sg(sc->sc_dmat,
251                                              bf->bf_dmamap, m,
252                                              bf->bf_segs, &bf->bf_nseg,
253                                              BUS_DMA_NOWAIT);
254                 if (error != 0) {
255                         DPRINTF(sc, ATH_DEBUG_ANY,
256                             "%s: bus_dmamap_load_mbuf_sg failed; error %d\n",
257                             __func__, error);
258                         sc->sc_stats.ast_rx_busdma++;
259                         m_freem(m);
260                         return error;
261                 }
262                 KASSERT(bf->bf_nseg == 1,
263                         ("multi-segment packet; nseg %u", bf->bf_nseg));
264                 bf->bf_m = m;
265         }
266         bus_dmamap_sync(sc->sc_dmat, bf->bf_dmamap, BUS_DMASYNC_PREREAD);
267
268         /*
269          * Setup descriptors.  For receive we always terminate
270          * the descriptor list with a self-linked entry so we'll
271          * not get overrun under high load (as can happen with a
272          * 5212 when ANI processing enables PHY error frames).
273          *
274          * To insure the last descriptor is self-linked we create
275          * each descriptor as self-linked and add it to the end.  As
276          * each additional descriptor is added the previous self-linked
277          * entry is ``fixed'' naturally.  This should be safe even
278          * if DMA is happening.  When processing RX interrupts we
279          * never remove/process the last, self-linked, entry on the
280          * descriptor list.  This insures the hardware always has
281          * someplace to write a new frame.
282          */
283         /*
284          * 11N: we can no longer afford to self link the last descriptor.
285          * MAC acknowledges BA status as long as it copies frames to host
286          * buffer (or rx fifo). This can incorrectly acknowledge packets
287          * to a sender if last desc is self-linked.
288          */
289         ds = bf->bf_desc;
290         if (sc->sc_rxslink)
291                 ds->ds_link = bf->bf_daddr;     /* link to self */
292         else
293                 ds->ds_link = 0;                /* terminate the list */
294         ds->ds_data = bf->bf_segs[0].ds_addr;
295         ath_hal_setuprxdesc(ah, ds
296                 , m->m_len              /* buffer size */
297                 , 0
298         );
299
300         if (sc->sc_rxlink != NULL)
301                 *sc->sc_rxlink = bf->bf_daddr;
302         sc->sc_rxlink = &ds->ds_link;
303         return 0;
304 }
305
306 /*
307  * Intercept management frames to collect beacon rssi data
308  * and to do ibss merges.
309  */
310 void
311 ath_recv_mgmt(struct ieee80211_node *ni, struct mbuf *m,
312         int subtype, int rssi, int nf)
313 {
314         struct ieee80211vap *vap = ni->ni_vap;
315         struct ath_softc *sc = vap->iv_ic->ic_ifp->if_softc;
316
317         /*
318          * Call up first so subsequent work can use information
319          * potentially stored in the node (e.g. for ibss merge).
320          */
321         ATH_VAP(vap)->av_recv_mgmt(ni, m, subtype, rssi, nf);
322         switch (subtype) {
323         case IEEE80211_FC0_SUBTYPE_BEACON:
324                 /* update rssi statistics for use by the hal */
325                 /* XXX unlocked check against vap->iv_bss? */
326                 ATH_RSSI_LPF(sc->sc_halstats.ns_avgbrssi, rssi);
327                 if (sc->sc_syncbeacon &&
328                     ni == vap->iv_bss && vap->iv_state == IEEE80211_S_RUN) {
329                         /*
330                          * Resync beacon timers using the tsf of the beacon
331                          * frame we just received.
332                          */
333                         ath_beacon_config(sc, vap);
334                 }
335                 /* fall thru... */
336         case IEEE80211_FC0_SUBTYPE_PROBE_RESP:
337                 if (vap->iv_opmode == IEEE80211_M_IBSS &&
338                     vap->iv_state == IEEE80211_S_RUN) {
339                         uint32_t rstamp = sc->sc_lastrs->rs_tstamp;
340                         uint64_t tsf = ath_extend_tsf(sc, rstamp,
341                                 ath_hal_gettsf64(sc->sc_ah));
342                         /*
343                          * Handle ibss merge as needed; check the tsf on the
344                          * frame before attempting the merge.  The 802.11 spec
345                          * says the station should change it's bssid to match
346                          * the oldest station with the same ssid, where oldest
347                          * is determined by the tsf.  Note that hardware
348                          * reconfiguration happens through callback to
349                          * ath_newstate as the state machine will go from
350                          * RUN -> RUN when this happens.
351                          */
352                         if (le64toh(ni->ni_tstamp.tsf) >= tsf) {
353                                 DPRINTF(sc, ATH_DEBUG_STATE,
354                                     "ibss merge, rstamp %u tsf %ju "
355                                     "tstamp %ju\n", rstamp, (uintmax_t)tsf,
356                                     (uintmax_t)ni->ni_tstamp.tsf);
357                                 (void) ieee80211_ibss_merge(ni);
358                         }
359                 }
360                 break;
361         }
362 }
363
364 #ifdef  ATH_ENABLE_RADIOTAP_VENDOR_EXT
365 static void
366 ath_rx_tap_vendor(struct ifnet *ifp, struct mbuf *m,
367     const struct ath_rx_status *rs, u_int64_t tsf, int16_t nf)
368 {
369         struct ath_softc *sc = ifp->if_softc;
370
371         /* Fill in the extension bitmap */
372         sc->sc_rx_th.wr_ext_bitmap = htole32(1 << ATH_RADIOTAP_VENDOR_HEADER);
373
374         /* Fill in the vendor header */
375         sc->sc_rx_th.wr_vh.vh_oui[0] = 0x7f;
376         sc->sc_rx_th.wr_vh.vh_oui[1] = 0x03;
377         sc->sc_rx_th.wr_vh.vh_oui[2] = 0x00;
378
379         /* XXX what should this be? */
380         sc->sc_rx_th.wr_vh.vh_sub_ns = 0;
381         sc->sc_rx_th.wr_vh.vh_skip_len =
382             htole16(sizeof(struct ath_radiotap_vendor_hdr));
383
384         /* General version info */
385         sc->sc_rx_th.wr_v.vh_version = 1;
386
387         sc->sc_rx_th.wr_v.vh_rx_chainmask = sc->sc_rxchainmask;
388
389         /* rssi */
390         sc->sc_rx_th.wr_v.rssi_ctl[0] = rs->rs_rssi_ctl[0];
391         sc->sc_rx_th.wr_v.rssi_ctl[1] = rs->rs_rssi_ctl[1];
392         sc->sc_rx_th.wr_v.rssi_ctl[2] = rs->rs_rssi_ctl[2];
393         sc->sc_rx_th.wr_v.rssi_ext[0] = rs->rs_rssi_ext[0];
394         sc->sc_rx_th.wr_v.rssi_ext[1] = rs->rs_rssi_ext[1];
395         sc->sc_rx_th.wr_v.rssi_ext[2] = rs->rs_rssi_ext[2];
396
397         /* evm */
398         sc->sc_rx_th.wr_v.evm[0] = rs->rs_evm0;
399         sc->sc_rx_th.wr_v.evm[1] = rs->rs_evm1;
400         sc->sc_rx_th.wr_v.evm[2] = rs->rs_evm2;
401         /* These are only populated from the AR9300 or later */
402         sc->sc_rx_th.wr_v.evm[3] = rs->rs_evm3;
403         sc->sc_rx_th.wr_v.evm[4] = rs->rs_evm4;
404
405         /* direction */
406         sc->sc_rx_th.wr_v.vh_flags = ATH_VENDOR_PKT_RX;
407
408         /* RX rate */
409         sc->sc_rx_th.wr_v.vh_rx_hwrate = rs->rs_rate;
410
411         /* RX flags */
412         sc->sc_rx_th.wr_v.vh_rs_flags = rs->rs_flags;
413
414         if (rs->rs_isaggr)
415                 sc->sc_rx_th.wr_v.vh_flags |= ATH_VENDOR_PKT_ISAGGR;
416         if (rs->rs_moreaggr)
417                 sc->sc_rx_th.wr_v.vh_flags |= ATH_VENDOR_PKT_MOREAGGR;
418
419         /* phyerr info */
420         if (rs->rs_status & HAL_RXERR_PHY) {
421                 sc->sc_rx_th.wr_v.vh_phyerr_code = rs->rs_phyerr;
422                 sc->sc_rx_th.wr_v.vh_flags |= ATH_VENDOR_PKT_RXPHYERR;
423         } else {
424                 sc->sc_rx_th.wr_v.vh_phyerr_code = 0xff;
425         }
426         sc->sc_rx_th.wr_v.vh_rs_status = rs->rs_status;
427         sc->sc_rx_th.wr_v.vh_rssi = rs->rs_rssi;
428 }
429 #endif  /* ATH_ENABLE_RADIOTAP_VENDOR_EXT */
430
431 static void
432 ath_rx_tap(struct ifnet *ifp, struct mbuf *m,
433         const struct ath_rx_status *rs, u_int64_t tsf, int16_t nf)
434 {
435 #define CHAN_HT20       htole32(IEEE80211_CHAN_HT20)
436 #define CHAN_HT40U      htole32(IEEE80211_CHAN_HT40U)
437 #define CHAN_HT40D      htole32(IEEE80211_CHAN_HT40D)
438 #define CHAN_HT         (CHAN_HT20|CHAN_HT40U|CHAN_HT40D)
439         struct ath_softc *sc = ifp->if_softc;
440         const HAL_RATE_TABLE *rt;
441         uint8_t rix;
442
443         rt = sc->sc_currates;
444         KASSERT(rt != NULL, ("no rate table, mode %u", sc->sc_curmode));
445         rix = rt->rateCodeToIndex[rs->rs_rate];
446         sc->sc_rx_th.wr_rate = sc->sc_hwmap[rix].ieeerate;
447         sc->sc_rx_th.wr_flags = sc->sc_hwmap[rix].rxflags;
448 #ifdef AH_SUPPORT_AR5416
449         sc->sc_rx_th.wr_chan_flags &= ~CHAN_HT;
450         if (rs->rs_status & HAL_RXERR_PHY) {
451                 /*
452                  * PHY error - make sure the channel flags
453                  * reflect the actual channel configuration,
454                  * not the received frame.
455                  */
456                 if (IEEE80211_IS_CHAN_HT40U(sc->sc_curchan))
457                         sc->sc_rx_th.wr_chan_flags |= CHAN_HT40U;
458                 else if (IEEE80211_IS_CHAN_HT40D(sc->sc_curchan))
459                         sc->sc_rx_th.wr_chan_flags |= CHAN_HT40D;
460                 else if (IEEE80211_IS_CHAN_HT20(sc->sc_curchan))
461                         sc->sc_rx_th.wr_chan_flags |= CHAN_HT20;
462         } else if (sc->sc_rx_th.wr_rate & IEEE80211_RATE_MCS) { /* HT rate */
463                 struct ieee80211com *ic = ifp->if_l2com;
464
465                 if ((rs->rs_flags & HAL_RX_2040) == 0)
466                         sc->sc_rx_th.wr_chan_flags |= CHAN_HT20;
467                 else if (IEEE80211_IS_CHAN_HT40U(ic->ic_curchan))
468                         sc->sc_rx_th.wr_chan_flags |= CHAN_HT40U;
469                 else
470                         sc->sc_rx_th.wr_chan_flags |= CHAN_HT40D;
471                 if ((rs->rs_flags & HAL_RX_GI) == 0)
472                         sc->sc_rx_th.wr_flags |= IEEE80211_RADIOTAP_F_SHORTGI;
473         }
474
475 #endif
476         sc->sc_rx_th.wr_tsf = htole64(ath_extend_tsf(sc, rs->rs_tstamp, tsf));
477         if (rs->rs_status & HAL_RXERR_CRC)
478                 sc->sc_rx_th.wr_flags |= IEEE80211_RADIOTAP_F_BADFCS;
479         /* XXX propagate other error flags from descriptor */
480         sc->sc_rx_th.wr_antnoise = nf;
481         sc->sc_rx_th.wr_antsignal = nf + rs->rs_rssi;
482         sc->sc_rx_th.wr_antenna = rs->rs_antenna;
483 #undef CHAN_HT
484 #undef CHAN_HT20
485 #undef CHAN_HT40U
486 #undef CHAN_HT40D
487 }
488
489 static void
490 ath_handle_micerror(struct ieee80211com *ic,
491         struct ieee80211_frame *wh, int keyix)
492 {
493         struct ieee80211_node *ni;
494
495         /* XXX recheck MIC to deal w/ chips that lie */
496         /* XXX discard MIC errors on !data frames */
497         ni = ieee80211_find_rxnode(ic, (const struct ieee80211_frame_min *) wh);
498         if (ni != NULL) {
499                 ieee80211_notify_michael_failure(ni->ni_vap, wh, keyix);
500                 ieee80211_free_node(ni);
501         }
502 }
503
504 /*
505  * Process a single packet.
506  *
507  * The mbuf must already be synced, unmapped and removed from bf->bf_m
508  * by this stage.
509  *
510  * The mbuf must be consumed by this routine - either passed up the
511  * net80211 stack, put on the holding queue, or freed.
512  */
513 int
514 ath_rx_pkt(struct ath_softc *sc, struct ath_rx_status *rs, HAL_STATUS status,
515     uint64_t tsf, int nf, HAL_RX_QUEUE qtype, struct ath_buf *bf,
516     struct mbuf *m)
517 {
518         uint64_t rstamp;
519         int len, type;
520         struct ifnet *ifp = sc->sc_ifp;
521         struct ieee80211com *ic = ifp->if_l2com;
522         struct ieee80211_node *ni;
523         int is_good = 0;
524         struct ath_rx_edma *re = &sc->sc_rxedma[qtype];
525
526         /*
527          * Calculate the correct 64 bit TSF given
528          * the TSF64 register value and rs_tstamp.
529          */
530         rstamp = ath_extend_tsf(sc, rs->rs_tstamp, tsf);
531
532         /* These aren't specifically errors */
533 #ifdef  AH_SUPPORT_AR5416
534         if (rs->rs_flags & HAL_RX_GI)
535                 sc->sc_stats.ast_rx_halfgi++;
536         if (rs->rs_flags & HAL_RX_2040)
537                 sc->sc_stats.ast_rx_2040++;
538         if (rs->rs_flags & HAL_RX_DELIM_CRC_PRE)
539                 sc->sc_stats.ast_rx_pre_crc_err++;
540         if (rs->rs_flags & HAL_RX_DELIM_CRC_POST)
541                 sc->sc_stats.ast_rx_post_crc_err++;
542         if (rs->rs_flags & HAL_RX_DECRYPT_BUSY)
543                 sc->sc_stats.ast_rx_decrypt_busy_err++;
544         if (rs->rs_flags & HAL_RX_HI_RX_CHAIN)
545                 sc->sc_stats.ast_rx_hi_rx_chain++;
546         if (rs->rs_flags & HAL_RX_STBC)
547                 sc->sc_stats.ast_rx_stbc++;
548 #endif /* AH_SUPPORT_AR5416 */
549
550         if (rs->rs_status != 0) {
551                 if (rs->rs_status & HAL_RXERR_CRC)
552                         sc->sc_stats.ast_rx_crcerr++;
553                 if (rs->rs_status & HAL_RXERR_FIFO)
554                         sc->sc_stats.ast_rx_fifoerr++;
555                 if (rs->rs_status & HAL_RXERR_PHY) {
556                         sc->sc_stats.ast_rx_phyerr++;
557                         /* Process DFS radar events */
558                         if ((rs->rs_phyerr == HAL_PHYERR_RADAR) ||
559                             (rs->rs_phyerr == HAL_PHYERR_FALSE_RADAR_EXT)) {
560                                 /* Now pass it to the radar processing code */
561                                 ath_dfs_process_phy_err(sc, m, rstamp, rs);
562                         }
563
564                         /* Be suitably paranoid about receiving phy errors out of the stats array bounds */
565                         if (rs->rs_phyerr < 64)
566                                 sc->sc_stats.ast_rx_phy[rs->rs_phyerr]++;
567                         goto rx_error;  /* NB: don't count in ierrors */
568                 }
569                 if (rs->rs_status & HAL_RXERR_DECRYPT) {
570                         /*
571                          * Decrypt error.  If the error occurred
572                          * because there was no hardware key, then
573                          * let the frame through so the upper layers
574                          * can process it.  This is necessary for 5210
575                          * parts which have no way to setup a ``clear''
576                          * key cache entry.
577                          *
578                          * XXX do key cache faulting
579                          */
580                         if (rs->rs_keyix == HAL_RXKEYIX_INVALID)
581                                 goto rx_accept;
582                         sc->sc_stats.ast_rx_badcrypt++;
583                 }
584                 /*
585                  * Similar as above - if the failure was a keymiss
586                  * just punt it up to the upper layers for now.
587                  */
588                 if (rs->rs_status & HAL_RXERR_KEYMISS) {
589                         sc->sc_stats.ast_rx_keymiss++;
590                         goto rx_accept;
591                 }
592                 if (rs->rs_status & HAL_RXERR_MIC) {
593                         sc->sc_stats.ast_rx_badmic++;
594                         /*
595                          * Do minimal work required to hand off
596                          * the 802.11 header for notification.
597                          */
598                         /* XXX frag's and qos frames */
599                         len = rs->rs_datalen;
600                         if (len >= sizeof (struct ieee80211_frame)) {
601                                 ath_handle_micerror(ic,
602                                     mtod(m, struct ieee80211_frame *),
603                                     sc->sc_splitmic ?
604                                         rs->rs_keyix-32 : rs->rs_keyix);
605                         }
606                 }
607                 ifp->if_ierrors++;
608 rx_error:
609                 /*
610                  * Cleanup any pending partial frame.
611                  */
612                 if (re->m_rxpending != NULL) {
613                         m_freem(re->m_rxpending);
614                         re->m_rxpending = NULL;
615                 }
616                 /*
617                  * When a tap is present pass error frames
618                  * that have been requested.  By default we
619                  * pass decrypt+mic errors but others may be
620                  * interesting (e.g. crc).
621                  */
622                 if (ieee80211_radiotap_active(ic) &&
623                     (rs->rs_status & sc->sc_monpass)) {
624                         /* NB: bpf needs the mbuf length setup */
625                         len = rs->rs_datalen;
626                         m->m_pkthdr.len = m->m_len = len;
627                         ath_rx_tap(ifp, m, rs, rstamp, nf);
628 #ifdef  ATH_ENABLE_RADIOTAP_VENDOR_EXT
629                         ath_rx_tap_vendor(ifp, m, rs, rstamp, nf);
630 #endif  /* ATH_ENABLE_RADIOTAP_VENDOR_EXT */
631                         ieee80211_radiotap_rx_all(ic, m);
632                 }
633                 /* XXX pass MIC errors up for s/w reclaculation */
634                 m_freem(m); m = NULL;
635                 goto rx_next;
636         }
637 rx_accept:
638         len = rs->rs_datalen;
639         m->m_len = len;
640
641         if (rs->rs_more) {
642                 /*
643                  * Frame spans multiple descriptors; save
644                  * it for the next completed descriptor, it
645                  * will be used to construct a jumbogram.
646                  */
647                 if (re->m_rxpending != NULL) {
648                         /* NB: max frame size is currently 2 clusters */
649                         sc->sc_stats.ast_rx_toobig++;
650                         m_freem(re->m_rxpending);
651                 }
652                 m->m_pkthdr.rcvif = ifp;
653                 m->m_pkthdr.len = len;
654                 re->m_rxpending = m;
655                 m = NULL;
656                 goto rx_next;
657         } else if (re->m_rxpending != NULL) {
658                 /*
659                  * This is the second part of a jumbogram,
660                  * chain it to the first mbuf, adjust the
661                  * frame length, and clear the rxpending state.
662                  */
663                 re->m_rxpending->m_next = m;
664                 re->m_rxpending->m_pkthdr.len += len;
665                 m = re->m_rxpending;
666                 re->m_rxpending = NULL;
667         } else {
668                 /*
669                  * Normal single-descriptor receive; setup
670                  * the rcvif and packet length.
671                  */
672                 m->m_pkthdr.rcvif = ifp;
673                 m->m_pkthdr.len = len;
674         }
675
676         /*
677          * Validate rs->rs_antenna.
678          *
679          * Some users w/ AR9285 NICs have reported crashes
680          * here because rs_antenna field is bogusly large.
681          * Let's enforce the maximum antenna limit of 8
682          * (and it shouldn't be hard coded, but that's a
683          * separate problem) and if there's an issue, print
684          * out an error and adjust rs_antenna to something
685          * sensible.
686          *
687          * This code should be removed once the actual
688          * root cause of the issue has been identified.
689          * For example, it may be that the rs_antenna
690          * field is only valid for the lsat frame of
691          * an aggregate and it just happens that it is
692          * "mostly" right. (This is a general statement -
693          * the majority of the statistics are only valid
694          * for the last frame in an aggregate.
695          */
696         if (rs->rs_antenna > 7) {
697                 device_printf(sc->sc_dev, "%s: rs_antenna > 7 (%d)\n",
698                     __func__, rs->rs_antenna);
699 #ifdef  ATH_DEBUG
700                 ath_printrxbuf(sc, bf, 0, status == HAL_OK);
701 #endif /* ATH_DEBUG */
702                 rs->rs_antenna = 0;     /* XXX better than nothing */
703         }
704
705         /*
706          * If this is an AR9285/AR9485, then the receive and LNA
707          * configuration is stored in RSSI[2] / EXTRSSI[2].
708          * We can extract this out to build a much better
709          * receive antenna profile.
710          *
711          * Yes, this just blurts over the above RX antenna field
712          * for now.  It's fine, the AR9285 doesn't really use
713          * that.
714          *
715          * Later on we should store away the fine grained LNA
716          * information and keep separate counters just for
717          * that.  It'll help when debugging the AR9285/AR9485
718          * combined diversity code.
719          */
720         if (sc->sc_rx_lnamixer) {
721                 rs->rs_antenna = 0;
722
723                 /* Bits 0:1 - the LNA configuration used */
724                 rs->rs_antenna |=
725                     ((rs->rs_rssi_ctl[2] & HAL_RX_LNA_CFG_USED)
726                       >> HAL_RX_LNA_CFG_USED_S);
727
728                 /* Bit 2 - the external RX antenna switch */
729                 if (rs->rs_rssi_ctl[2] & HAL_RX_LNA_EXTCFG)
730                         rs->rs_antenna |= 0x4;
731         }
732
733         ifp->if_ipackets++;
734         sc->sc_stats.ast_ant_rx[rs->rs_antenna]++;
735
736         /*
737          * Populate the rx status block.  When there are bpf
738          * listeners we do the additional work to provide
739          * complete status.  Otherwise we fill in only the
740          * material required by ieee80211_input.  Note that
741          * noise setting is filled in above.
742          */
743         if (ieee80211_radiotap_active(ic)) {
744                 ath_rx_tap(ifp, m, rs, rstamp, nf);
745 #ifdef  ATH_ENABLE_RADIOTAP_VENDOR_EXT
746                 ath_rx_tap_vendor(ifp, m, rs, rstamp, nf);
747 #endif  /* ATH_ENABLE_RADIOTAP_VENDOR_EXT */
748         }
749
750         /*
751          * From this point on we assume the frame is at least
752          * as large as ieee80211_frame_min; verify that.
753          */
754         if (len < IEEE80211_MIN_LEN) {
755                 if (!ieee80211_radiotap_active(ic)) {
756                         DPRINTF(sc, ATH_DEBUG_RECV,
757                             "%s: short packet %d\n", __func__, len);
758                         sc->sc_stats.ast_rx_tooshort++;
759                 } else {
760                         /* NB: in particular this captures ack's */
761                         ieee80211_radiotap_rx_all(ic, m);
762                 }
763                 m_freem(m); m = NULL;
764                 goto rx_next;
765         }
766
767         if (IFF_DUMPPKTS(sc, ATH_DEBUG_RECV)) {
768                 const HAL_RATE_TABLE *rt = sc->sc_currates;
769                 uint8_t rix = rt->rateCodeToIndex[rs->rs_rate];
770
771                 ieee80211_dump_pkt(ic, mtod(m, caddr_t), len,
772                     sc->sc_hwmap[rix].ieeerate, rs->rs_rssi);
773         }
774
775         m_adj(m, -IEEE80211_CRC_LEN);
776
777         /*
778          * Locate the node for sender, track state, and then
779          * pass the (referenced) node up to the 802.11 layer
780          * for its use.
781          */
782         ni = ieee80211_find_rxnode_withkey(ic,
783                 mtod(m, const struct ieee80211_frame_min *),
784                 rs->rs_keyix == HAL_RXKEYIX_INVALID ?
785                         IEEE80211_KEYIX_NONE : rs->rs_keyix);
786         sc->sc_lastrs = rs;
787
788 #ifdef  AH_SUPPORT_AR5416
789         if (rs->rs_isaggr)
790                 sc->sc_stats.ast_rx_agg++;
791 #endif /* AH_SUPPORT_AR5416 */
792
793         if (ni != NULL) {
794                 /*
795                  * Only punt packets for ampdu reorder processing for
796                  * 11n nodes; net80211 enforces that M_AMPDU is only
797                  * set for 11n nodes.
798                  */
799                 if (ni->ni_flags & IEEE80211_NODE_HT)
800                         m->m_flags |= M_AMPDU;
801
802                 /*
803                  * Sending station is known, dispatch directly.
804                  */
805                 type = ieee80211_input(ni, m, rs->rs_rssi, nf);
806                 ieee80211_free_node(ni);
807                 m = NULL;
808                 /*
809                  * Arrange to update the last rx timestamp only for
810                  * frames from our ap when operating in station mode.
811                  * This assumes the rx key is always setup when
812                  * associated.
813                  */
814                 if (ic->ic_opmode == IEEE80211_M_STA &&
815                     rs->rs_keyix != HAL_RXKEYIX_INVALID)
816                         is_good = 1;
817         } else {
818                 type = ieee80211_input_all(ic, m, rs->rs_rssi, nf);
819                 m = NULL;
820         }
821
822         /*
823          * At this point we have passed the frame up the stack; thus
824          * the mbuf is no longer ours.
825          */
826
827         /*
828          * Track rx rssi and do any rx antenna management.
829          */
830         ATH_RSSI_LPF(sc->sc_halstats.ns_avgrssi, rs->rs_rssi);
831         if (sc->sc_diversity) {
832                 /*
833                  * When using fast diversity, change the default rx
834                  * antenna if diversity chooses the other antenna 3
835                  * times in a row.
836                  */
837                 if (sc->sc_defant != rs->rs_antenna) {
838                         if (++sc->sc_rxotherant >= 3)
839                                 ath_setdefantenna(sc, rs->rs_antenna);
840                 } else
841                         sc->sc_rxotherant = 0;
842         }
843
844         /* Handle slow diversity if enabled */
845         if (sc->sc_dolnadiv) {
846                 ath_lna_rx_comb_scan(sc, rs, ticks, hz);
847         }
848
849         if (sc->sc_softled) {
850                 /*
851                  * Blink for any data frame.  Otherwise do a
852                  * heartbeat-style blink when idle.  The latter
853                  * is mainly for station mode where we depend on
854                  * periodic beacon frames to trigger the poll event.
855                  */
856                 if (type == IEEE80211_FC0_TYPE_DATA) {
857                         const HAL_RATE_TABLE *rt = sc->sc_currates;
858                         ath_led_event(sc,
859                             rt->rateCodeToIndex[rs->rs_rate]);
860                 } else if (ticks - sc->sc_ledevent >= sc->sc_ledidle)
861                         ath_led_event(sc, 0);
862                 }
863 rx_next:
864         /*
865          * Debugging - complain if we didn't NULL the mbuf pointer
866          * here.
867          */
868         if (m != NULL) {
869                 device_printf(sc->sc_dev,
870                     "%s: mbuf %p should've been freed!\n",
871                     __func__,
872                     m);
873         }
874         return (is_good);
875 }
876
877 #define ATH_RX_MAX              128
878
879 static void
880 ath_rx_proc(struct ath_softc *sc, int resched)
881 {
882 #define PA2DESC(_sc, _pa) \
883         ((struct ath_desc *)((caddr_t)(_sc)->sc_rxdma.dd_desc + \
884                 ((_pa) - (_sc)->sc_rxdma.dd_desc_paddr)))
885         struct ath_buf *bf;
886         struct ifnet *ifp = sc->sc_ifp;
887         struct ath_hal *ah = sc->sc_ah;
888 #ifdef IEEE80211_SUPPORT_SUPERG
889         struct ieee80211com *ic = ifp->if_l2com;
890 #endif
891         struct ath_desc *ds;
892         struct ath_rx_status *rs;
893         struct mbuf *m;
894         int ngood;
895         HAL_STATUS status;
896         int16_t nf;
897         u_int64_t tsf;
898         int npkts = 0;
899         int kickpcu = 0;
900
901         /* XXX we must not hold the ATH_LOCK here */
902         ATH_UNLOCK_ASSERT(sc);
903         ATH_PCU_UNLOCK_ASSERT(sc);
904
905         ATH_PCU_LOCK(sc);
906         sc->sc_rxproc_cnt++;
907         kickpcu = sc->sc_kickpcu;
908         ATH_PCU_UNLOCK(sc);
909
910         DPRINTF(sc, ATH_DEBUG_RX_PROC, "%s: called\n", __func__);
911         ngood = 0;
912         nf = ath_hal_getchannoise(ah, sc->sc_curchan);
913         sc->sc_stats.ast_rx_noise = nf;
914         tsf = ath_hal_gettsf64(ah);
915         do {
916                 /*
917                  * Don't process too many packets at a time; give the
918                  * TX thread time to also run - otherwise the TX
919                  * latency can jump by quite a bit, causing throughput
920                  * degredation.
921                  */
922                 if (!kickpcu && npkts >= ATH_RX_MAX)
923                         break;
924
925                 bf = TAILQ_FIRST(&sc->sc_rxbuf);
926                 if (sc->sc_rxslink && bf == NULL) {     /* NB: shouldn't happen */
927                         if_printf(ifp, "%s: no buffer!\n", __func__);
928                         break;
929                 } else if (bf == NULL) {
930                         /*
931                          * End of List:
932                          * this can happen for non-self-linked RX chains
933                          */
934                         sc->sc_stats.ast_rx_hitqueueend++;
935                         break;
936                 }
937                 m = bf->bf_m;
938                 if (m == NULL) {                /* NB: shouldn't happen */
939                         /*
940                          * If mbuf allocation failed previously there
941                          * will be no mbuf; try again to re-populate it.
942                          */
943                         /* XXX make debug msg */
944                         if_printf(ifp, "%s: no mbuf!\n", __func__);
945                         TAILQ_REMOVE(&sc->sc_rxbuf, bf, bf_list);
946                         goto rx_proc_next;
947                 }
948                 ds = bf->bf_desc;
949                 if (ds->ds_link == bf->bf_daddr) {
950                         /* NB: never process the self-linked entry at the end */
951                         sc->sc_stats.ast_rx_hitqueueend++;
952                         break;
953                 }
954                 /* XXX sync descriptor memory */
955                 /*
956                  * Must provide the virtual address of the current
957                  * descriptor, the physical address, and the virtual
958                  * address of the next descriptor in the h/w chain.
959                  * This allows the HAL to look ahead to see if the
960                  * hardware is done with a descriptor by checking the
961                  * done bit in the following descriptor and the address
962                  * of the current descriptor the DMA engine is working
963                  * on.  All this is necessary because of our use of
964                  * a self-linked list to avoid rx overruns.
965                  */
966                 rs = &bf->bf_status.ds_rxstat;
967                 status = ath_hal_rxprocdesc(ah, ds,
968                                 bf->bf_daddr, PA2DESC(sc, ds->ds_link), rs);
969 #ifdef ATH_DEBUG
970                 if (sc->sc_debug & ATH_DEBUG_RECV_DESC)
971                         ath_printrxbuf(sc, bf, 0, status == HAL_OK);
972 #endif
973
974 #ifdef  ATH_DEBUG_ALQ
975                 if (if_ath_alq_checkdebug(&sc->sc_alq, ATH_ALQ_EDMA_RXSTATUS))
976                     if_ath_alq_post(&sc->sc_alq, ATH_ALQ_EDMA_RXSTATUS,
977                     sc->sc_rx_statuslen, (char *) ds);
978 #endif  /* ATH_DEBUG_ALQ */
979
980                 if (status == HAL_EINPROGRESS)
981                         break;
982
983                 TAILQ_REMOVE(&sc->sc_rxbuf, bf, bf_list);
984                 npkts++;
985
986                 /*
987                  * Process a single frame.
988                  */
989                 bus_dmamap_sync(sc->sc_dmat, bf->bf_dmamap, BUS_DMASYNC_POSTREAD);
990                 bus_dmamap_unload(sc->sc_dmat, bf->bf_dmamap);
991                 bf->bf_m = NULL;
992                 if (ath_rx_pkt(sc, rs, status, tsf, nf, HAL_RX_QUEUE_HP, bf, m))
993                         ngood++;
994 rx_proc_next:
995                 TAILQ_INSERT_TAIL(&sc->sc_rxbuf, bf, bf_list);
996         } while (ath_rxbuf_init(sc, bf) == 0);
997
998         /* rx signal state monitoring */
999         ath_hal_rxmonitor(ah, &sc->sc_halstats, sc->sc_curchan);
1000         if (ngood)
1001                 sc->sc_lastrx = tsf;
1002
1003         ATH_KTR(sc, ATH_KTR_RXPROC, 2, "ath_rx_proc: npkts=%d, ngood=%d", npkts, ngood);
1004         /* Queue DFS tasklet if needed */
1005         if (resched && ath_dfs_tasklet_needed(sc, sc->sc_curchan))
1006                 taskqueue_enqueue(sc->sc_tq, &sc->sc_dfstask);
1007
1008         /*
1009          * Now that all the RX frames were handled that
1010          * need to be handled, kick the PCU if there's
1011          * been an RXEOL condition.
1012          */
1013         if (resched && kickpcu) {
1014                 ATH_PCU_LOCK(sc);
1015                 ATH_KTR(sc, ATH_KTR_ERROR, 0, "ath_rx_proc: kickpcu");
1016                 device_printf(sc->sc_dev, "%s: kickpcu; handled %d packets\n",
1017                     __func__, npkts);
1018
1019                 /*
1020                  * Go through the process of fully tearing down
1021                  * the RX buffers and reinitialising them.
1022                  *
1023                  * There's a hardware bug that causes the RX FIFO
1024                  * to get confused under certain conditions and
1025                  * constantly write over the same frame, leading
1026                  * the RX driver code here to get heavily confused.
1027                  */
1028 #if 1
1029                 ath_startrecv(sc);
1030 #else
1031                 /*
1032                  * Disabled for now - it'd be nice to be able to do
1033                  * this in order to limit the amount of CPU time spent
1034                  * reinitialising the RX side (and thus minimise RX
1035                  * drops) however there's a hardware issue that
1036                  * causes things to get too far out of whack.
1037                  */
1038                 /*
1039                  * XXX can we hold the PCU lock here?
1040                  * Are there any net80211 buffer calls involved?
1041                  */
1042                 bf = TAILQ_FIRST(&sc->sc_rxbuf);
1043                 ath_hal_putrxbuf(ah, bf->bf_daddr, HAL_RX_QUEUE_HP);
1044                 ath_hal_rxena(ah);              /* enable recv descriptors */
1045                 ath_mode_init(sc);              /* set filters, etc. */
1046                 ath_hal_startpcurecv(ah);       /* re-enable PCU/DMA engine */
1047 #endif
1048
1049                 ath_hal_intrset(ah, sc->sc_imask);
1050                 sc->sc_kickpcu = 0;
1051                 ATH_PCU_UNLOCK(sc);
1052         }
1053
1054         /* XXX check this inside of IF_LOCK? */
1055         if (resched && (ifp->if_drv_flags & IFF_DRV_OACTIVE) == 0) {
1056 #ifdef IEEE80211_SUPPORT_SUPERG
1057                 ieee80211_ff_age_all(ic, 100);
1058 #endif
1059                 if (!IFQ_IS_EMPTY(&ifp->if_snd))
1060                         ath_tx_kick(sc);
1061         }
1062 #undef PA2DESC
1063
1064         /*
1065          * If we hit the maximum number of frames in this round,
1066          * reschedule for another immediate pass.  This gives
1067          * the TX and TX completion routines time to run, which
1068          * will reduce latency.
1069          */
1070         if (npkts >= ATH_RX_MAX)
1071                 sc->sc_rx.recv_sched(sc, resched);
1072
1073         ATH_PCU_LOCK(sc);
1074         sc->sc_rxproc_cnt--;
1075         ATH_PCU_UNLOCK(sc);
1076 }
1077
1078 #undef  ATH_RX_MAX
1079
1080 /*
1081  * Only run the RX proc if it's not already running.
1082  * Since this may get run as part of the reset/flush path,
1083  * the task can't clash with an existing, running tasklet.
1084  */
1085 static void
1086 ath_legacy_rx_tasklet(void *arg, int npending)
1087 {
1088         struct ath_softc *sc = arg;
1089
1090         ATH_KTR(sc, ATH_KTR_RXPROC, 1, "ath_rx_proc: pending=%d", npending);
1091         DPRINTF(sc, ATH_DEBUG_RX_PROC, "%s: pending %u\n", __func__, npending);
1092         ATH_PCU_LOCK(sc);
1093         if (sc->sc_inreset_cnt > 0) {
1094                 device_printf(sc->sc_dev,
1095                     "%s: sc_inreset_cnt > 0; skipping\n", __func__);
1096                 ATH_PCU_UNLOCK(sc);
1097                 return;
1098         }
1099         ATH_PCU_UNLOCK(sc);
1100
1101         ath_rx_proc(sc, 1);
1102 }
1103
1104 static void
1105 ath_legacy_flushrecv(struct ath_softc *sc)
1106 {
1107
1108         ath_rx_proc(sc, 0);
1109 }
1110
1111 /*
1112  * Disable the receive h/w in preparation for a reset.
1113  */
1114 static void
1115 ath_legacy_stoprecv(struct ath_softc *sc, int dodelay)
1116 {
1117 #define PA2DESC(_sc, _pa) \
1118         ((struct ath_desc *)((caddr_t)(_sc)->sc_rxdma.dd_desc + \
1119                 ((_pa) - (_sc)->sc_rxdma.dd_desc_paddr)))
1120         struct ath_hal *ah = sc->sc_ah;
1121
1122         ath_hal_stoppcurecv(ah);        /* disable PCU */
1123         ath_hal_setrxfilter(ah, 0);     /* clear recv filter */
1124         ath_hal_stopdmarecv(ah);        /* disable DMA engine */
1125         /*
1126          * TODO: see if this particular DELAY() is required; it may be
1127          * masking some missing FIFO flush or DMA sync.
1128          */
1129 #if 0
1130         if (dodelay)
1131 #endif
1132                 DELAY(3000);            /* 3ms is long enough for 1 frame */
1133 #ifdef ATH_DEBUG
1134         if (sc->sc_debug & (ATH_DEBUG_RESET | ATH_DEBUG_FATAL)) {
1135                 struct ath_buf *bf;
1136                 u_int ix;
1137
1138                 device_printf(sc->sc_dev,
1139                     "%s: rx queue %p, link %p\n",
1140                     __func__,
1141                     (caddr_t)(uintptr_t) ath_hal_getrxbuf(ah, HAL_RX_QUEUE_HP),
1142                     sc->sc_rxlink);
1143                 ix = 0;
1144                 TAILQ_FOREACH(bf, &sc->sc_rxbuf, bf_list) {
1145                         struct ath_desc *ds = bf->bf_desc;
1146                         struct ath_rx_status *rs = &bf->bf_status.ds_rxstat;
1147                         HAL_STATUS status = ath_hal_rxprocdesc(ah, ds,
1148                                 bf->bf_daddr, PA2DESC(sc, ds->ds_link), rs);
1149                         if (status == HAL_OK || (sc->sc_debug & ATH_DEBUG_FATAL))
1150                                 ath_printrxbuf(sc, bf, ix, status == HAL_OK);
1151                         ix++;
1152                 }
1153         }
1154 #endif
1155         /*
1156          * Free both high/low RX pending, just in case.
1157          */
1158         if (sc->sc_rxedma[HAL_RX_QUEUE_LP].m_rxpending != NULL) {
1159                 m_freem(sc->sc_rxedma[HAL_RX_QUEUE_LP].m_rxpending);
1160                 sc->sc_rxedma[HAL_RX_QUEUE_LP].m_rxpending = NULL;
1161         }
1162         if (sc->sc_rxedma[HAL_RX_QUEUE_HP].m_rxpending != NULL) {
1163                 m_freem(sc->sc_rxedma[HAL_RX_QUEUE_HP].m_rxpending);
1164                 sc->sc_rxedma[HAL_RX_QUEUE_HP].m_rxpending = NULL;
1165         }
1166         sc->sc_rxlink = NULL;           /* just in case */
1167 #undef PA2DESC
1168 }
1169
1170 /*
1171  * Enable the receive h/w following a reset.
1172  */
1173 static int
1174 ath_legacy_startrecv(struct ath_softc *sc)
1175 {
1176         struct ath_hal *ah = sc->sc_ah;
1177         struct ath_buf *bf;
1178
1179         sc->sc_rxlink = NULL;
1180         sc->sc_rxedma[HAL_RX_QUEUE_LP].m_rxpending = NULL;
1181         sc->sc_rxedma[HAL_RX_QUEUE_HP].m_rxpending = NULL;
1182         TAILQ_FOREACH(bf, &sc->sc_rxbuf, bf_list) {
1183                 int error = ath_rxbuf_init(sc, bf);
1184                 if (error != 0) {
1185                         DPRINTF(sc, ATH_DEBUG_RECV,
1186                                 "%s: ath_rxbuf_init failed %d\n",
1187                                 __func__, error);
1188                         return error;
1189                 }
1190         }
1191
1192         bf = TAILQ_FIRST(&sc->sc_rxbuf);
1193         ath_hal_putrxbuf(ah, bf->bf_daddr, HAL_RX_QUEUE_HP);
1194         ath_hal_rxena(ah);              /* enable recv descriptors */
1195         ath_mode_init(sc);              /* set filters, etc. */
1196         ath_hal_startpcurecv(ah);       /* re-enable PCU/DMA engine */
1197         return 0;
1198 }
1199
1200 static int
1201 ath_legacy_dma_rxsetup(struct ath_softc *sc)
1202 {
1203         int error;
1204
1205         error = ath_descdma_setup(sc, &sc->sc_rxdma, &sc->sc_rxbuf,
1206             "rx", sizeof(struct ath_desc), ath_rxbuf, 1);
1207         if (error != 0)
1208                 return (error);
1209
1210         return (0);
1211 }
1212
1213 static int
1214 ath_legacy_dma_rxteardown(struct ath_softc *sc)
1215 {
1216
1217         if (sc->sc_rxdma.dd_desc_len != 0)
1218                 ath_descdma_cleanup(sc, &sc->sc_rxdma, &sc->sc_rxbuf);
1219         return (0);
1220 }
1221
1222 static void
1223 ath_legacy_recv_sched(struct ath_softc *sc, int dosched)
1224 {
1225
1226         taskqueue_enqueue(sc->sc_tq, &sc->sc_rxtask);
1227 }
1228
1229 static void
1230 ath_legacy_recv_sched_queue(struct ath_softc *sc, HAL_RX_QUEUE q,
1231     int dosched)
1232 {
1233
1234         taskqueue_enqueue(sc->sc_tq, &sc->sc_rxtask);
1235 }
1236
1237 void
1238 ath_recv_setup_legacy(struct ath_softc *sc)
1239 {
1240
1241         /* Sensible legacy defaults */
1242         /*
1243          * XXX this should be changed to properly support the
1244          * exact RX descriptor size for each HAL.
1245          */
1246         sc->sc_rx_statuslen = sizeof(struct ath_desc);
1247
1248         sc->sc_rx.recv_start = ath_legacy_startrecv;
1249         sc->sc_rx.recv_stop = ath_legacy_stoprecv;
1250         sc->sc_rx.recv_flush = ath_legacy_flushrecv;
1251         sc->sc_rx.recv_tasklet = ath_legacy_rx_tasklet;
1252         sc->sc_rx.recv_rxbuf_init = ath_legacy_rxbuf_init;
1253
1254         sc->sc_rx.recv_setup = ath_legacy_dma_rxsetup;
1255         sc->sc_rx.recv_teardown = ath_legacy_dma_rxteardown;
1256         sc->sc_rx.recv_sched = ath_legacy_recv_sched;
1257         sc->sc_rx.recv_sched_queue = ath_legacy_recv_sched_queue;
1258 }