sys/platform/pc32/i386/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
  27  */
  28
  29 #include "opt_cpu.h"
  30
  31 #include <sys/param.h>
  32 #include <sys/systm.h>
  33 #include <sys/kernel.h>
  34 #include <sys/sysctl.h>
  35 #include <sys/malloc.h>
  36 #include <sys/memrange.h>
  37 #include <sys/cons.h>   /* cngetc() */
  38 #include <sys/machintr.h>
  39
  40 #include <vm/vm.h>
  41 #include <vm/vm_param.h>
  42 #include <vm/pmap.h>
  43 #include <vm/vm_kern.h>
  44 #include <vm/vm_extern.h>
  45 #include <sys/lock.h>
  46 #include <vm/vm_map.h>
  47 #include <sys/user.h>
  48 #ifdef GPROF
  49 #include <sys/gmon.h>
  50 #endif
  51
  52 #include <machine/smp.h>
  53 #include <machine_base/apic/apicreg.h>
  54 #include <machine/atomic.h>
  55 #include <machine/cpufunc.h>
  56 #include <machine_base/apic/mpapic.h>
  57 #include <machine/psl.h>
  58 #include <machine/segments.h>
  59 #include <machine/tss.h>
  60 #include <machine/specialreg.h>
  61 #include <machine/globaldata.h>
  62
  63 #include <machine/md_var.h>             /* setidt() */
  64 #include <machine_base/icu/icu.h>               /* IPIs */
  65 #include <machine_base/isa/intr_machdep.h>      /* IPIs */
  66
  67 #define FIXUP_EXTRA_APIC_INTS   8       /* additional entries we may create */
  68
  69 #define WARMBOOT_TARGET         0
  70 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  71 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  72
  73 #define BIOS_BASE               (0xf0000)
  74 #define BIOS_SIZE               (0x10000)
  75 #define BIOS_COUNT              (BIOS_SIZE/4)
  76
  77 #define CMOS_REG                (0x70)
  78 #define CMOS_DATA               (0x71)
  79 #define BIOS_RESET              (0x0f)
  80 #define BIOS_WARM               (0x0a)
  81
  82 #define PROCENTRY_FLAG_EN       0x01
  83 #define PROCENTRY_FLAG_BP       0x02
  84 #define IOAPICENTRY_FLAG_EN     0x01
  85
  86
  87 /* MP Floating Pointer Structure */
  88 typedef struct MPFPS {
  89         char    signature[4];
  90         u_int32_t pap;
  91         u_char  length;
  92         u_char  spec_rev;
  93         u_char  checksum;
  94         u_char  mpfb1;
  95         u_char  mpfb2;
  96         u_char  mpfb3;
  97         u_char  mpfb4;
  98         u_char  mpfb5;
  99 }      *mpfps_t;
 100
 101 /* MP Configuration Table Header */
 102 typedef struct MPCTH {
 103         char    signature[4];
 104         u_short base_table_length;
 105         u_char  spec_rev;
 106         u_char  checksum;
 107         u_char  oem_id[8];
 108         u_char  product_id[12];
 109         void   *oem_table_pointer;
 110         u_short oem_table_size;
 111         u_short entry_count;
 112         void   *apic_address;
 113         u_short extended_table_length;
 114         u_char  extended_table_checksum;
 115         u_char  reserved;
 116 }      *mpcth_t;
 117
 118
 119 typedef struct PROCENTRY {
 120         u_char  type;
 121         u_char  apic_id;
 122         u_char  apic_version;
 123         u_char  cpu_flags;
 124         u_long  cpu_signature;
 125         u_long  feature_flags;
 126         u_long  reserved1;
 127         u_long  reserved2;
 128 }      *proc_entry_ptr;
 129
 130 typedef struct BUSENTRY {
 131         u_char  type;
 132         u_char  bus_id;
 133         char    bus_type[6];
 134 }      *bus_entry_ptr;
 135
 136 typedef struct IOAPICENTRY {
 137         u_char  type;
 138         u_char  apic_id;
 139         u_char  apic_version;
 140         u_char  apic_flags;
 141         void   *apic_address;
 142 }      *io_apic_entry_ptr;
 143
 144 typedef struct INTENTRY {
 145         u_char  type;
 146         u_char  int_type;
 147         u_short int_flags;
 148         u_char  src_bus_id;
 149         u_char  src_bus_irq;
 150         u_char  dst_apic_id;
 151         u_char  dst_apic_int;
 152 }      *int_entry_ptr;
 153
 154 /* descriptions of MP basetable entries */
 155 typedef struct BASETABLE_ENTRY {
 156         u_char  type;
 157         u_char  length;
 158         char    name[16];
 159 }       basetable_entry;
 160
 161 struct mptable_pos {
 162         mpfps_t         mp_fps;
 163         mpcth_t         mp_cth;
 164         vm_size_t       mp_cth_mapsz;
 165 };
 166
 167 typedef int     (*mptable_iter_func)(void *, const void *, int);
 168
 169 /*
 170  * this code MUST be enabled here and in mpboot.s.
 171  * it follows the very early stages of AP boot by placing values in CMOS ram.
 172  * it NORMALLY will never be needed and thus the primitive method for enabling.
 173  *
 174  */
 175 #if defined(CHECK_POINTS)
 176 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
 177 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
 178
 179 #define CHECK_INIT(D);                          \
 180         CHECK_WRITE(0x34, (D));                 \
 181         CHECK_WRITE(0x35, (D));                 \
 182         CHECK_WRITE(0x36, (D));                 \
 183         CHECK_WRITE(0x37, (D));                 \
 184         CHECK_WRITE(0x38, (D));                 \
 185         CHECK_WRITE(0x39, (D));
 186
 187 #define CHECK_PRINT(S);                         \
 188         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 189            (S),                                 \
 190            CHECK_READ(0x34),                    \
 191            CHECK_READ(0x35),                    \
 192            CHECK_READ(0x36),                    \
 193            CHECK_READ(0x37),                    \
 194            CHECK_READ(0x38),                    \
 195            CHECK_READ(0x39));
 196
 197 #else                           /* CHECK_POINTS */
 198
 199 #define CHECK_INIT(D)
 200 #define CHECK_PRINT(S)
 201
 202 #endif                          /* CHECK_POINTS */
 203
 204 /*
 205  * Values to send to the POST hardware.
 206  */
 207 #define MP_BOOTADDRESS_POST     0x10
 208 #define MP_PROBE_POST           0x11
 209 #define MPTABLE_PASS1_POST      0x12
 210
 211 #define MP_START_POST           0x13
 212 #define MP_ENABLE_POST          0x14
 213 #define MPTABLE_PASS2_POST      0x15
 214
 215 #define START_ALL_APS_POST      0x16
 216 #define INSTALL_AP_TRAMP_POST   0x17
 217 #define START_AP_POST           0x18
 218
 219 #define MP_ANNOUNCE_POST        0x19
 220
 221 static int madt_probe_test;
 222 TUNABLE_INT("hw.madt_probe_test", &madt_probe_test);
 223
 224 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 225 int     current_postcode;
 226
 227 /** XXX FIXME: what system files declare these??? */
 228 extern struct region_descriptor r_gdt, r_idt;
 229
 230 int     mp_naps;                /* # of Applications processors */
 231 #ifdef APIC_IO
 232 static int      mp_nbusses;     /* # of busses */
 233 int     mp_napics;              /* # of IO APICs */
 234 #endif
 235 static vm_offset_t cpu_apic_address;
 236 #ifdef APIC_IO
 237 vm_offset_t io_apic_address[NAPICID];   /* NAPICID is more than enough */
 238 u_int32_t *io_apic_versions;
 239 #endif
 240 extern  int nkpt;
 241
 242 u_int32_t cpu_apic_versions[MAXCPU];
 243 int64_t tsc0_offset;
 244 extern int64_t tsc_offsets[];
 245
 246 extern u_long ebda_addr;
 247
 248 #ifdef APIC_IO
 249 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
 250 #endif
 251
 252 /*
 253  * APIC ID logical/physical mapping structures.
 254  * We oversize these to simplify boot-time config.
 255  */
 256 int     cpu_num_to_apic_id[NAPICID];
 257 #ifdef APIC_IO
 258 int     io_num_to_apic_id[NAPICID];
 259 #endif
 260 int     apic_id_to_logical[NAPICID];
 261
 262 /* AP uses this during bootstrap.  Do not staticize.  */
 263 char *bootSTK;
 264 static int bootAP;
 265
 266 /* Hotwire a 0->4MB V==P mapping */
 267 extern pt_entry_t *KPTphys;
 268
 269 /*
 270  * SMP page table page.  Setup by locore to point to a page table
 271  * page from which we allocate per-cpu privatespace areas io_apics,
 272  * and so forth.
 273  */
 274
 275 #define IO_MAPPING_START_INDEX  \
 276                 (SMP_MAXCPU * sizeof(struct privatespace) / PAGE_SIZE)
 277
 278 extern pt_entry_t *SMPpt;
 279 static int SMPpt_alloc_index = IO_MAPPING_START_INDEX;
 280
 281 struct pcb stoppcbs[MAXCPU];
 282
 283 static basetable_entry basetable_entry_types[] =
 284 {
 285         {0, 20, "Processor"},
 286         {1, 8, "Bus"},
 287         {2, 8, "I/O APIC"},
 288         {3, 8, "I/O INT"},
 289         {4, 8, "Local INT"}
 290 };
 291
 292 /*
 293  * Local data and functions.
 294  */
 295
 296 static u_int    boot_address;
 297 static u_int    base_memory;
 298 static int      mp_finish;
 299
 300 static void     mp_enable(u_int boot_addr);
 301
 302 static int      mptable_iterate_entries(const mpcth_t,
 303                     mptable_iter_func, void *);
 304 static int      mptable_probe(void);
 305 static int      mptable_check(vm_paddr_t);
 306 static int      mptable_search_sig(u_int32_t target, int count);
 307 static int      mptable_hyperthread_fixup(u_int, int);
 308 static void     mptable_pass1(struct mptable_pos *);
 309 static int      mptable_pass2(struct mptable_pos *);
 310 static void     mptable_default(int type);
 311 static void     mptable_fix(void);
 312 static int      mptable_map(struct mptable_pos *, vm_paddr_t);
 313 static void     mptable_unmap(struct mptable_pos *);
 314 static void     mptable_lapic_enumerate(struct mptable_pos *);
 315 static void     mptable_lapic_default(void);
 316
 317 #ifdef APIC_IO
 318 static void     setup_apic_irq_mapping(void);
 319 static int      apic_int_is_bus_type(int intr, int bus_type);
 320 #endif
 321 static int      start_all_aps(u_int boot_addr);
 322 static void     install_ap_tramp(u_int boot_addr);
 323 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr);
 324 static void     lapic_init(vm_offset_t);
 325
 326 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 327 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 328 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 329
 330 /*
 331  * Calculate usable address in base memory for AP trampoline code.
 332  */
 333 u_int
 334 mp_bootaddress(u_int basemem)
 335 {
 336         POSTCODE(MP_BOOTADDRESS_POST);
 337
 338         base_memory = basemem;
 339
 340         boot_address = base_memory & ~0xfff;    /* round down to 4k boundary */
 341         if ((base_memory - boot_address) < bootMP_size)
 342                 boot_address -= 4096;   /* not enough, lower by 4k */
 343
 344         return boot_address;
 345 }
 346
 347
 348 /*
 349  * Look for an Intel MP spec table (ie, SMP capable hardware).
 350  */
 351 static int
 352 mptable_probe(void)
 353 {
 354         int     x;
 355         u_int32_t target;
 356
 357         /*
 358          * Make sure our SMPpt[] page table is big enough to hold all the
 359          * mappings we need.
 360          */
 361         KKASSERT(IO_MAPPING_START_INDEX < NPTEPG - 2);
 362
 363         POSTCODE(MP_PROBE_POST);
 364
 365         /* see if EBDA exists */
 366         if (ebda_addr != 0) {
 367                 /* search first 1K of EBDA */
 368                 target = (u_int32_t)ebda_addr;
 369                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 370                         return x;
 371         } else {
 372                 /* last 1K of base memory, effective 'top of base' passed in */
 373                 target = (u_int32_t)(base_memory - 0x400);
 374                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 375                         return x;
 376         }
 377
 378         /* search the BIOS */
 379         target = (u_int32_t)BIOS_BASE;
 380         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
 381                 return x;
 382
 383         /* nothing found */
 384         return 0;
 385 }
 386
 387 struct mptable_check_cbarg {
 388         int     cpu_count;
 389         int     found_bsp;
 390 };
 391
 392 static int
 393 mptable_check_callback(void *xarg, const void *pos, int type)
 394 {
 395         const struct PROCENTRY *ent;
 396         struct mptable_check_cbarg *arg = xarg;
 397
 398         if (type != 0)
 399                 return 0;
 400         ent = pos;
 401
 402         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
 403                 return 0;
 404         arg->cpu_count++;
 405
 406         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
 407                 if (arg->found_bsp) {
 408                         kprintf("more than one BSP in base MP table\n");
 409                         return EINVAL;
 410                 }
 411                 arg->found_bsp = 1;
 412         }
 413         return 0;
 414 }
 415
 416 static int
 417 mptable_check(vm_paddr_t mpfps_paddr)
 418 {
 419         struct mptable_pos mpt;
 420         struct mptable_check_cbarg arg;
 421         mpcth_t cth;
 422         int error;
 423
 424         if (mpfps_paddr == 0)
 425                 return EOPNOTSUPP;
 426
 427         error = mptable_map(&mpt, mpfps_paddr);
 428         if (error)
 429                 return error;
 430
 431         if (mpt.mp_fps->mpfb1 != 0)
 432                 goto done;
 433
 434         error = EINVAL;
 435
 436         cth = mpt.mp_cth;
 437         if (cth == NULL)
 438                 goto done;
 439         if (cth->apic_address == 0)
 440                 goto done;
 441
 442         bzero(&arg, sizeof(arg));
 443         error = mptable_iterate_entries(cth, mptable_check_callback, &arg);
 444         if (!error) {
 445                 if (arg.cpu_count == 0) {
 446                         kprintf("MP table contains no processor entries\n");
 447                         error = EINVAL;
 448                 } else if (!arg.found_bsp) {
 449                         kprintf("MP table does not contains BSP entry\n");
 450                         error = EINVAL;
 451                 }
 452         }
 453 done:
 454         mptable_unmap(&mpt);
 455         return error;
 456 }
 457
 458 static int
 459 mptable_iterate_entries(const mpcth_t cth, mptable_iter_func func, void *arg)
 460 {
 461         int count, total_size;
 462         const void *position;
 463
 464         KKASSERT(cth->base_table_length >= sizeof(struct MPCTH));
 465         total_size = cth->base_table_length - sizeof(struct MPCTH);
 466         position = (const uint8_t *)cth + sizeof(struct MPCTH);
 467         count = cth->entry_count;
 468
 469         while (count--) {
 470                 int type, error;
 471
 472                 KKASSERT(total_size >= 0);
 473                 if (total_size == 0) {
 474                         kprintf("invalid base MP table, "
 475                                 "entry count and length mismatch\n");
 476                         return EINVAL;
 477                 }
 478
 479                 type = *(const uint8_t *)position;
 480                 switch (type) {
 481                 case 0: /* processor_entry */
 482                 case 1: /* bus_entry */
 483                 case 2: /* io_apic_entry */
 484                 case 3: /* int_entry */
 485                 case 4: /* int_entry */
 486                         break;
 487                 default:
 488                         kprintf("unknown base MP table entry type %d\n", type);
 489                         return EINVAL;
 490                 }
 491
 492                 if (total_size < basetable_entry_types[type].length) {
 493                         kprintf("invalid base MP table length, "
 494                                 "does not contain all entries\n");
 495                         return EINVAL;
 496                 }
 497                 total_size -= basetable_entry_types[type].length;
 498
 499                 error = func(arg, position, type);
 500                 if (error)
 501                         return error;
 502
 503                 position = (const uint8_t *)position +
 504                     basetable_entry_types[type].length;
 505         }
 506         return 0;
 507 }
 508
 509
 510 /*
 511  * Startup the SMP processors.
 512  */
 513 void
 514 mp_start(void)
 515 {
 516         POSTCODE(MP_START_POST);
 517         mp_enable(boot_address);
 518 }
 519
 520
 521 /*
 522  * Print various information about the SMP system hardware and setup.
 523  */
 524 void
 525 mp_announce(void)
 526 {
 527         int     x;
 528
 529         POSTCODE(MP_ANNOUNCE_POST);
 530
 531         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 532         kprintf(" cpu0 (BSP): apic id: %2d", CPU_TO_ID(0));
 533         kprintf(", version: 0x%08x", cpu_apic_versions[0]);
 534         kprintf(", at 0x%08x\n", cpu_apic_address);
 535         for (x = 1; x <= mp_naps; ++x) {
 536                 kprintf(" cpu%d (AP):  apic id: %2d", x, CPU_TO_ID(x));
 537                 kprintf(", version: 0x%08x", cpu_apic_versions[x]);
 538                 kprintf(", at 0x%08x\n", cpu_apic_address);
 539         }
 540
 541 #if defined(APIC_IO)
 542         for (x = 0; x < mp_napics; ++x) {
 543                 kprintf(" io%d (APIC): apic id: %2d", x, IO_TO_ID(x));
 544                 kprintf(", version: 0x%08x", io_apic_versions[x]);
 545                 kprintf(", at 0x%08x\n", io_apic_address[x]);
 546         }
 547 #else
 548         kprintf(" Warning: APIC I/O disabled\n");
 549 #endif  /* APIC_IO */
 550 }
 551
 552 /*
 553  * AP cpu's call this to sync up protected mode.
 554  *
 555  * WARNING!  We must ensure that the cpu is sufficiently initialized to
 556  * be able to use to the FP for our optimized bzero/bcopy code before
 557  * we enter more mainstream C code.
 558  *
 559  * WARNING! %fs is not set up on entry.  This routine sets up %fs.
 560  */
 561 void
 562 init_secondary(void)
 563 {
 564         int     gsel_tss;
 565         int     x, myid = bootAP;
 566         u_int   cr0;
 567         struct mdglobaldata *md;
 568         struct privatespace *ps;
 569
 570         ps = &CPU_prvspace[myid];
 571
 572         gdt_segs[GPRIV_SEL].ssd_base = (int)ps;
 573         gdt_segs[GPROC0_SEL].ssd_base =
 574                 (int) &ps->mdglobaldata.gd_common_tss;
 575         ps->mdglobaldata.mi.gd_prvspace = ps;
 576
 577         for (x = 0; x < NGDT; x++) {
 578                 ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x].sd);
 579         }
 580
 581         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 582         r_gdt.rd_base = (int) &gdt[myid * NGDT];
 583         lgdt(&r_gdt);                   /* does magic intra-segment return */
 584
 585         lidt(&r_idt);
 586
 587         lldt(_default_ldt);
 588         mdcpu->gd_currentldt = _default_ldt;
 589
 590         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 591         gdt[myid * NGDT + GPROC0_SEL].sd.sd_type = SDT_SYS386TSS;
 592
 593         md = mdcpu;     /* loaded through %fs:0 (mdglobaldata.mi.gd_prvspace)*/
 594
 595         md->gd_common_tss.tss_esp0 = 0; /* not used until after switch */
 596         md->gd_common_tss.tss_ss0 = GSEL(GDATA_SEL, SEL_KPL);
 597         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 598         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL].sd;
 599         md->gd_common_tssd = *md->gd_tss_gdt;
 600         ltr(gsel_tss);
 601
 602         /*
 603          * Set to a known state:
 604          * Set by mpboot.s: CR0_PG, CR0_PE
 605          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 606          */
 607         cr0 = rcr0();
 608         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 609         load_cr0(cr0);
 610         pmap_set_opt();         /* PSE/4MB pages, etc */
 611
 612         /* set up CPU registers and state */
 613         cpu_setregs();
 614
 615         /* set up FPU state on the AP */
 616         npxinit(__INITIAL_NPXCW__);
 617
 618         /* set up SSE registers */
 619         enable_sse();
 620 }
 621
 622 /*******************************************************************
 623  * local functions and data
 624  */
 625
 626 /*
 627  * start the SMP system
 628  */
 629 static void
 630 mp_enable(u_int boot_addr)
 631 {
 632         int     x;
 633 #if defined(APIC_IO)
 634         int     apic;
 635         u_int   ux;
 636 #endif  /* APIC_IO */
 637         vm_paddr_t mpfps_paddr;
 638
 639         POSTCODE(MP_ENABLE_POST);
 640
 641         if (madt_probe_test) {
 642                 mpfps_paddr = 0;
 643         } else {
 644                 mpfps_paddr = mptable_probe();
 645                 if (mptable_check(mpfps_paddr))
 646                         mpfps_paddr = 0;
 647         }
 648
 649         if (mpfps_paddr) {
 650                 struct mptable_pos mpt;
 651
 652                 mptable_map(&mpt, mpfps_paddr);
 653
 654                 mptable_lapic_enumerate(&mpt);
 655
 656                 /*
 657                  * We can safely map physical memory into SMPpt after
 658                  * mptable_pass1() completes.
 659                  */
 660                 mptable_pass1(&mpt);
 661
 662                 /*
 663                  * Examine the MP table for needed info
 664                  */
 665                 x = mptable_pass2(&mpt);
 666
 667                 mptable_unmap(&mpt);
 668
 669                 /*
 670                  * Can't process default configs till the
 671                  * CPU APIC is pmapped
 672                  */
 673                 if (x)
 674                         mptable_default(x);
 675
 676                 /* Post scan cleanup */
 677                 mptable_fix();
 678         } else {
 679                 vm_paddr_t madt_paddr;
 680                 vm_offset_t lapic_addr;
 681                 int bsp_apic_id;
 682
 683                 madt_paddr = madt_probe();
 684                 if (madt_paddr == 0)
 685                         panic("mp_enable: madt_probe failed\n");
 686
 687                 lapic_addr = madt_pass1(madt_paddr);
 688                 if (lapic_addr == 0)
 689                         panic("mp_enable: no local apic (madt)!\n");
 690
 691                 lapic_init(lapic_addr);
 692
 693                 bsp_apic_id = APIC_ID(lapic.id);
 694                 if (madt_pass2(madt_paddr, bsp_apic_id))
 695                         panic("mp_enable: madt_pass2 failed\n");
 696         }
 697
 698 #if defined(APIC_IO)
 699
 700         setup_apic_irq_mapping();
 701
 702         /* fill the LOGICAL io_apic_versions table */
 703         for (apic = 0; apic < mp_napics; ++apic) {
 704                 ux = io_apic_read(apic, IOAPIC_VER);
 705                 io_apic_versions[apic] = ux;
 706                 io_apic_set_id(apic, IO_TO_ID(apic));
 707         }
 708
 709         /* program each IO APIC in the system */
 710         for (apic = 0; apic < mp_napics; ++apic)
 711                 if (io_apic_setup(apic) < 0)
 712                         panic("IO APIC setup failure");
 713
 714 #endif  /* APIC_IO */
 715
 716         /*
 717          * These are required for SMP operation
 718          */
 719
 720         /* install a 'Spurious INTerrupt' vector */
 721         setidt(XSPURIOUSINT_OFFSET, Xspuriousint,
 722                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 723
 724         /* install an inter-CPU IPI for TLB invalidation */
 725         setidt(XINVLTLB_OFFSET, Xinvltlb,
 726                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 727
 728         /* install an inter-CPU IPI for IPIQ messaging */
 729         setidt(XIPIQ_OFFSET, Xipiq,
 730                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 731
 732         /* install a timer vector */
 733         setidt(XTIMER_OFFSET, Xtimer,
 734                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 735
 736         /* install an inter-CPU IPI for CPU stop/restart */
 737         setidt(XCPUSTOP_OFFSET, Xcpustop,
 738                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 739
 740         /* start each Application Processor */
 741         start_all_aps(boot_addr);
 742 }
 743
 744
 745 /*
 746  * look for the MP spec signature
 747  */
 748
 749 /* string defined by the Intel MP Spec as identifying the MP table */
 750 #define MP_SIG          0x5f504d5f      /* _MP_ */
 751 #define NEXT(X)         ((X) += 4)
 752 static int
 753 mptable_search_sig(u_int32_t target, int count)
 754 {
 755         vm_size_t map_size;
 756         u_int32_t *addr;
 757         int x, ret;
 758
 759         KKASSERT(target != 0);
 760
 761         map_size = count * sizeof(u_int32_t);
 762         addr = pmap_mapdev((vm_paddr_t)target, map_size);
 763
 764         ret = 0;
 765         for (x = 0; x < count; NEXT(x)) {
 766                 if (addr[x] == MP_SIG) {
 767                         /* make array index a byte index */
 768                         ret = target + (x * sizeof(u_int32_t));
 769                         break;
 770                 }
 771         }
 772
 773         pmap_unmapdev((vm_offset_t)addr, map_size);
 774         return ret;
 775 }
 776
 777
 778 typedef struct BUSDATA {
 779         u_char  bus_id;
 780         enum busTypes bus_type;
 781 }       bus_datum;
 782
 783 typedef struct INTDATA {
 784         u_char  int_type;
 785         u_short int_flags;
 786         u_char  src_bus_id;
 787         u_char  src_bus_irq;
 788         u_char  dst_apic_id;
 789         u_char  dst_apic_int;
 790         u_char  int_vector;
 791 }       io_int, local_int;
 792
 793 typedef struct BUSTYPENAME {
 794         u_char  type;
 795         char    name[7];
 796 }       bus_type_name;
 797
 798 static bus_type_name bus_type_table[] =
 799 {
 800         {CBUS, "CBUS"},
 801         {CBUSII, "CBUSII"},
 802         {EISA, "EISA"},
 803         {MCA, "MCA"},
 804         {UNKNOWN_BUSTYPE, "---"},
 805         {ISA, "ISA"},
 806         {MCA, "MCA"},
 807         {UNKNOWN_BUSTYPE, "---"},
 808         {UNKNOWN_BUSTYPE, "---"},
 809         {UNKNOWN_BUSTYPE, "---"},
 810         {UNKNOWN_BUSTYPE, "---"},
 811         {UNKNOWN_BUSTYPE, "---"},
 812         {PCI, "PCI"},
 813         {UNKNOWN_BUSTYPE, "---"},
 814         {UNKNOWN_BUSTYPE, "---"},
 815         {UNKNOWN_BUSTYPE, "---"},
 816         {UNKNOWN_BUSTYPE, "---"},
 817         {XPRESS, "XPRESS"},
 818         {UNKNOWN_BUSTYPE, "---"}
 819 };
 820 /* from MP spec v1.4, table 5-1 */
 821 static int default_data[7][5] =
 822 {
 823 /*   nbus, id0, type0, id1, type1 */
 824         {1, 0, ISA, 255, 255},
 825         {1, 0, EISA, 255, 255},
 826         {1, 0, EISA, 255, 255},
 827         {1, 0, MCA, 255, 255},
 828         {2, 0, ISA, 1, PCI},
 829         {2, 0, EISA, 1, PCI},
 830         {2, 0, MCA, 1, PCI}
 831 };
 832
 833
 834 #ifdef APIC_IO
 835
 836 /* the bus data */
 837 static bus_datum *bus_data;
 838
 839 /* the IO INT data, one entry per possible APIC INTerrupt */
 840 static io_int  *io_apic_ints;
 841 static int nintrs;
 842
 843 #endif
 844
 845 static int processor_entry      (const struct PROCENTRY *entry, int cpu);
 846 #ifdef APIC_IO
 847 static int bus_entry            (bus_entry_ptr entry, int bus);
 848 static int io_apic_entry        (io_apic_entry_ptr entry, int apic);
 849 static int int_entry            (int_entry_ptr entry, int intr);
 850 #endif
 851 static int lookup_bus_type      (char *name);
 852
 853
 854 /*
 855  * 1st pass on motherboard's Intel MP specification table.
 856  *
 857  * determines:
 858  *      io_apic_address[N]
 859  *      mp_nbusses
 860  *      mp_napics
 861  *      nintrs
 862  */
 863 static void
 864 mptable_pass1(struct mptable_pos *mpt)
 865 {
 866 #ifdef APIC_IO
 867         int     x;
 868 #endif
 869         mpfps_t fps;
 870         mpcth_t cth;
 871         int     totalSize;
 872         void*   position;
 873         int     count;
 874         int     type;
 875
 876         POSTCODE(MPTABLE_PASS1_POST);
 877
 878         fps = mpt->mp_fps;
 879         KKASSERT(fps != NULL);
 880
 881 #ifdef APIC_IO
 882         /* clear various tables */
 883         for (x = 0; x < NAPICID; ++x) {
 884                 io_apic_address[x] = ~0;        /* IO APIC address table */
 885         }
 886 #endif
 887
 888 #ifdef APIC_IO
 889         mp_nbusses = 0;
 890         mp_napics = 0;
 891         nintrs = 0;
 892 #endif
 893
 894         /* check for use of 'default' configuration */
 895         if (fps->mpfb1 != 0) {
 896 #ifdef APIC_IO
 897                 io_apic_address[0] = DEFAULT_IO_APIC_BASE;
 898                 mp_nbusses = default_data[fps->mpfb1 - 1][0];
 899                 mp_napics = 1;
 900                 nintrs = 16;
 901 #endif  /* APIC_IO */
 902         }
 903         else {
 904                 cth = mpt->mp_cth;
 905                 KKASSERT(cth != NULL);
 906
 907                 /* walk the table, recording info of interest */
 908                 totalSize = cth->base_table_length - sizeof(struct MPCTH);
 909                 position = (u_char *) cth + sizeof(struct MPCTH);
 910                 count = cth->entry_count;
 911
 912                 while (count--) {
 913                         switch (type = *(u_char *) position) {
 914                         case 0: /* processor_entry */
 915                                 break;
 916                         case 1: /* bus_entry */
 917 #ifdef APIC_IO
 918                                 ++mp_nbusses;
 919 #endif
 920                                 break;
 921                         case 2: /* io_apic_entry */
 922 #ifdef APIC_IO
 923                                 if (((io_apic_entry_ptr)position)->apic_flags
 924                                         & IOAPICENTRY_FLAG_EN)
 925                                         io_apic_address[mp_napics++] =
 926                                             (vm_offset_t)((io_apic_entry_ptr)
 927                                                 position)->apic_address;
 928 #endif
 929                                 break;
 930                         case 3: /* int_entry */
 931 #ifdef APIC_IO
 932                                 ++nintrs;
 933 #endif
 934                                 break;
 935                         case 4: /* int_entry */
 936                                 break;
 937                         default:
 938                                 panic("mpfps Base Table HOSED!");
 939                                 /* NOTREACHED */
 940                         }
 941
 942                         totalSize -= basetable_entry_types[type].length;
 943                         position = (uint8_t *)position +
 944                             basetable_entry_types[type].length;
 945                 }
 946         }
 947 }
 948
 949
 950 /*
 951  * 2nd pass on motherboard's Intel MP specification table.
 952  *
 953  * sets:
 954  *      ID_TO_IO(N), phy APIC ID to log CPU/IO table
 955  *      IO_TO_ID(N), logical IO to APIC ID table
 956  *      bus_data[N]
 957  *      io_apic_ints[N]
 958  */
 959 static int
 960 mptable_pass2(struct mptable_pos *mpt)
 961 {
 962         int     x;
 963         mpfps_t fps;
 964         mpcth_t cth;
 965         int     totalSize;
 966         void*   position;
 967         int     count;
 968         int     type;
 969         int     apic, bus, intr;
 970         int     i;
 971
 972         POSTCODE(MPTABLE_PASS2_POST);
 973
 974         fps = mpt->mp_fps;
 975         KKASSERT(fps != NULL);
 976
 977 #ifdef APIC_IO
 978         MALLOC(io_apic_versions, u_int32_t *, sizeof(u_int32_t) * mp_napics,
 979             M_DEVBUF, M_WAITOK);
 980         MALLOC(ioapic, volatile ioapic_t **, sizeof(ioapic_t *) * mp_napics,
 981             M_DEVBUF, M_WAITOK | M_ZERO);
 982         MALLOC(io_apic_ints, io_int *, sizeof(io_int) * (nintrs + FIXUP_EXTRA_APIC_INTS),
 983             M_DEVBUF, M_WAITOK);
 984         MALLOC(bus_data, bus_datum *, sizeof(bus_datum) * mp_nbusses,
 985             M_DEVBUF, M_WAITOK);
 986 #endif
 987
 988 #ifdef APIC_IO
 989         for (i = 0; i < mp_napics; i++) {
 990                 ioapic[i] = permanent_io_mapping(io_apic_address[i]);
 991         }
 992 #endif
 993
 994         /* clear various tables */
 995         for (x = 0; x < NAPICID; ++x) {
 996 #ifdef APIC_IO
 997                 ID_TO_IO(x) = -1;       /* phy APIC ID to log CPU/IO table */
 998                 IO_TO_ID(x) = -1;       /* logical IO to APIC ID table */
 999 #endif
1000         }
1001
1002 #ifdef APIC_IO
1003         /* clear bus data table */
1004         for (x = 0; x < mp_nbusses; ++x)
1005                 bus_data[x].bus_id = 0xff;
1006
1007         /* clear IO APIC INT table */
1008         for (x = 0; x < (nintrs + 1); ++x) {
1009                 io_apic_ints[x].int_type = 0xff;
1010                 io_apic_ints[x].int_vector = 0xff;
1011         }
1012 #endif
1013
1014         /* record whether PIC or virtual-wire mode */
1015         machintr_setvar_simple(MACHINTR_VAR_IMCR_PRESENT, fps->mpfb2 & 0x80);
1016
1017         /* check for use of 'default' configuration */
1018         if (fps->mpfb1 != 0)
1019                 return fps->mpfb1;      /* return default configuration type */
1020
1021         cth = mpt->mp_cth;
1022         KKASSERT(cth != NULL);
1023
1024         /* walk the table, recording info of interest */
1025         totalSize = cth->base_table_length - sizeof(struct MPCTH);
1026         position = (u_char *) cth + sizeof(struct MPCTH);
1027         count = cth->entry_count;
1028         apic = bus = intr = 0;
1029
1030         while (count--) {
1031                 switch (type = *(u_char *) position) {
1032                 case 0:
1033                         break;
1034                 case 1:
1035 #ifdef APIC_IO
1036                         if (bus_entry(position, bus))
1037                                 ++bus;
1038 #endif
1039                         break;
1040                 case 2:
1041 #ifdef APIC_IO
1042                         if (io_apic_entry(position, apic))
1043                                 ++apic;
1044 #endif
1045                         break;
1046                 case 3:
1047 #ifdef APIC_IO
1048                         if (int_entry(position, intr))
1049                                 ++intr;
1050 #endif
1051                         break;
1052                 case 4:
1053                         /* int_entry(position); */
1054                         break;
1055                 default:
1056                         panic("mpfps Base Table HOSED!");
1057                         /* NOTREACHED */
1058                 }
1059
1060                 totalSize -= basetable_entry_types[type].length;
1061                 position = (uint8_t *)position + basetable_entry_types[type].length;
1062         }
1063
1064         /* report fact that its NOT a default configuration */
1065         return 0;
1066 }
1067
1068 /*
1069  * Check if we should perform a hyperthreading "fix-up" to
1070  * enumerate any logical CPU's that aren't already listed
1071  * in the table.
1072  *
1073  * XXX: We assume that all of the physical CPUs in the
1074  * system have the same number of logical CPUs.
1075  *
1076  * XXX: We assume that APIC ID's are allocated such that
1077  * the APIC ID's for a physical processor are aligned
1078  * with the number of logical CPU's in the processor.
1079  */
1080 static int
1081 mptable_hyperthread_fixup(u_int id_mask, int cpu_count)
1082 {
1083         int i, id, lcpus_max, logical_cpus;
1084
1085         if ((cpu_feature & CPUID_HTT) == 0)
1086                 return 0;
1087
1088         lcpus_max = (cpu_procinfo & CPUID_HTT_CORES) >> 16;
1089         if (lcpus_max <= 1)
1090                 return 0;
1091
1092         if (strcmp(cpu_vendor, "GenuineIntel") == 0) {
1093                 /*
1094                  * INSTRUCTION SET REFERENCE, A-M (#253666)
1095                  * Page 3-181, Table 3-20
1096                  * "The nearest power-of-2 integer that is not smaller
1097                  *  than EBX[23:16] is the number of unique initial APIC
1098                  *  IDs reserved for addressing different logical
1099                  *  processors in a physical package."
1100                  */
1101                 for (i = 0; ; ++i) {
1102                         if ((1 << i) >= lcpus_max) {
1103                                 lcpus_max = 1 << i;
1104                                 break;
1105                         }
1106                 }
1107         }
1108
1109         KKASSERT(cpu_count != 0);
1110         if (cpu_count == lcpus_max) {
1111                 /* We have nothing to fix */
1112                 return 0;
1113         } else if (cpu_count == 1) {
1114                 /* XXX this may be incorrect */
1115                 logical_cpus = lcpus_max;
1116         } else {
1117                 int cur, prev, dist;
1118
1119                 /*
1120                  * Calculate the distances between two nearest
1121                  * APIC IDs.  If all such distances are same,
1122                  * then it is the number of missing cpus that
1123                  * we are going to fill later.
1124                  */
1125                 dist = cur = prev = -1;
1126                 for (id = 0; id < MAXCPU; ++id) {
1127                         if ((id_mask & 1 << id) == 0)
1128                                 continue;
1129
1130                         cur = id;
1131                         if (prev >= 0) {
1132                                 int new_dist = cur - prev;
1133
1134                                 if (dist < 0)
1135                                         dist = new_dist;
1136
1137                                 /*
1138                                  * Make sure that all distances
1139                                  * between two nearest APIC IDs
1140                                  * are same.
1141                                  */
1142                                 if (dist != new_dist)
1143                                         return 0;
1144                         }
1145                         prev = cur;
1146                 }
1147                 if (dist == 1)
1148                         return 0;
1149
1150                 /* Must be power of 2 */
1151                 if (dist & (dist - 1))
1152                         return 0;
1153
1154                 /* Can't exceed CPU package capacity */
1155                 if (dist > lcpus_max)
1156                         logical_cpus = lcpus_max;
1157                 else
1158                         logical_cpus = dist;
1159         }
1160
1161         /*
1162          * For each APIC ID of a CPU that is set in the mask,
1163          * scan the other candidate APIC ID's for this
1164          * physical processor.  If any of those ID's are
1165          * already in the table, then kill the fixup.
1166          */
1167         for (id = 0; id < MAXCPU; id++) {
1168                 if ((id_mask & 1 << id) == 0)
1169                         continue;
1170                 /* First, make sure we are on a logical_cpus boundary. */
1171                 if (id % logical_cpus != 0)
1172                         return 0;
1173                 for (i = id + 1; i < id + logical_cpus; i++)
1174                         if ((id_mask & 1 << i) != 0)
1175                                 return 0;
1176         }
1177         return logical_cpus;
1178 }
1179
1180 static int
1181 mptable_map(struct mptable_pos *mpt, vm_paddr_t mpfps_paddr)
1182 {
1183         mpfps_t fps = NULL;
1184         mpcth_t cth = NULL;
1185         vm_size_t cth_mapsz = 0;
1186
1187         bzero(mpt, sizeof(*mpt));
1188
1189         fps = pmap_mapdev(mpfps_paddr, sizeof(*fps));
1190         if (fps->pap != 0) {
1191                 /*
1192                  * Map configuration table header to get
1193                  * the base table size
1194                  */
1195                 cth = pmap_mapdev(fps->pap, sizeof(*cth));
1196                 cth_mapsz = cth->base_table_length;
1197                 pmap_unmapdev((vm_offset_t)cth, sizeof(*cth));
1198
1199                 if (cth_mapsz < sizeof(*cth)) {
1200                         kprintf("invalid base MP table length %d\n",
1201                                 (int)cth_mapsz);
1202                         pmap_unmapdev((vm_offset_t)fps, sizeof(*fps));
1203                         return EINVAL;
1204                 }
1205
1206                 /*
1207                  * Map the base table
1208                  */
1209                 cth = pmap_mapdev(fps->pap, cth_mapsz);
1210         }
1211
1212         mpt->mp_fps = fps;
1213         mpt->mp_cth = cth;
1214         mpt->mp_cth_mapsz = cth_mapsz;
1215
1216         return 0;
1217 }
1218
1219 static void
1220 mptable_unmap(struct mptable_pos *mpt)
1221 {
1222         if (mpt->mp_cth != NULL) {
1223                 pmap_unmapdev((vm_offset_t)mpt->mp_cth, mpt->mp_cth_mapsz);
1224                 mpt->mp_cth = NULL;
1225                 mpt->mp_cth_mapsz = 0;
1226         }
1227         if (mpt->mp_fps != NULL) {
1228                 pmap_unmapdev((vm_offset_t)mpt->mp_fps, sizeof(*mpt->mp_fps));
1229                 mpt->mp_fps = NULL;
1230         }
1231 }
1232
1233 #ifdef APIC_IO
1234
1235 void
1236 assign_apic_irq(int apic, int intpin, int irq)
1237 {
1238         int x;
1239
1240         if (int_to_apicintpin[irq].ioapic != -1)
1241                 panic("assign_apic_irq: inconsistent table");
1242
1243         int_to_apicintpin[irq].ioapic = apic;
1244         int_to_apicintpin[irq].int_pin = intpin;
1245         int_to_apicintpin[irq].apic_address = ioapic[apic];
1246         int_to_apicintpin[irq].redirindex = IOAPIC_REDTBL + 2 * intpin;
1247
1248         for (x = 0; x < nintrs; x++) {
1249                 if ((io_apic_ints[x].int_type == 0 ||
1250                      io_apic_ints[x].int_type == 3) &&
1251                     io_apic_ints[x].int_vector == 0xff &&
1252                     io_apic_ints[x].dst_apic_id == IO_TO_ID(apic) &&
1253                     io_apic_ints[x].dst_apic_int == intpin)
1254                         io_apic_ints[x].int_vector = irq;
1255         }
1256 }
1257
1258 void
1259 revoke_apic_irq(int irq)
1260 {
1261         int x;
1262         int oldapic;
1263         int oldintpin;
1264
1265         if (int_to_apicintpin[irq].ioapic == -1)
1266                 panic("revoke_apic_irq: inconsistent table");
1267
1268         oldapic = int_to_apicintpin[irq].ioapic;
1269         oldintpin = int_to_apicintpin[irq].int_pin;
1270
1271         int_to_apicintpin[irq].ioapic = -1;
1272         int_to_apicintpin[irq].int_pin = 0;
1273         int_to_apicintpin[irq].apic_address = NULL;
1274         int_to_apicintpin[irq].redirindex = 0;
1275
1276         for (x = 0; x < nintrs; x++) {
1277                 if ((io_apic_ints[x].int_type == 0 ||
1278                      io_apic_ints[x].int_type == 3) &&
1279                     io_apic_ints[x].int_vector != 0xff &&
1280                     io_apic_ints[x].dst_apic_id == IO_TO_ID(oldapic) &&
1281                     io_apic_ints[x].dst_apic_int == oldintpin)
1282                         io_apic_ints[x].int_vector = 0xff;
1283         }
1284 }
1285
1286 /*
1287  * Allocate an IRQ
1288  */
1289 static void
1290 allocate_apic_irq(int intr)
1291 {
1292         int apic;
1293         int intpin;
1294         int irq;
1295
1296         if (io_apic_ints[intr].int_vector != 0xff)
1297                 return;         /* Interrupt handler already assigned */
1298
1299         if (io_apic_ints[intr].int_type != 0 &&
1300             (io_apic_ints[intr].int_type != 3 ||
1301              (io_apic_ints[intr].dst_apic_id == IO_TO_ID(0) &&
1302               io_apic_ints[intr].dst_apic_int == 0)))
1303                 return;         /* Not INT or ExtInt on != (0, 0) */
1304
1305         irq = 0;
1306         while (irq < APIC_INTMAPSIZE &&
1307                int_to_apicintpin[irq].ioapic != -1)
1308                 irq++;
1309
1310         if (irq >= APIC_INTMAPSIZE)
1311                 return;         /* No free interrupt handlers */
1312
1313         apic = ID_TO_IO(io_apic_ints[intr].dst_apic_id);
1314         intpin = io_apic_ints[intr].dst_apic_int;
1315
1316         assign_apic_irq(apic, intpin, irq);
1317         io_apic_setup_intpin(apic, intpin);
1318 }
1319
1320
1321 static void
1322 swap_apic_id(int apic, int oldid, int newid)
1323 {
1324         int x;
1325         int oapic;
1326
1327
1328         if (oldid == newid)
1329                 return;                 /* Nothing to do */
1330
1331         kprintf("Changing APIC ID for IO APIC #%d from %d to %d in MP table\n",
1332                apic, oldid, newid);
1333
1334         /* Swap physical APIC IDs in interrupt entries */
1335         for (x = 0; x < nintrs; x++) {
1336                 if (io_apic_ints[x].dst_apic_id == oldid)
1337                         io_apic_ints[x].dst_apic_id = newid;
1338                 else if (io_apic_ints[x].dst_apic_id == newid)
1339                         io_apic_ints[x].dst_apic_id = oldid;
1340         }
1341
1342         /* Swap physical APIC IDs in IO_TO_ID mappings */
1343         for (oapic = 0; oapic < mp_napics; oapic++)
1344                 if (IO_TO_ID(oapic) == newid)
1345                         break;
1346
1347         if (oapic < mp_napics) {
1348                 kprintf("Changing APIC ID for IO APIC #%d from "
1349                        "%d to %d in MP table\n",
1350                        oapic, newid, oldid);
1351                 IO_TO_ID(oapic) = oldid;
1352         }
1353         IO_TO_ID(apic) = newid;
1354 }
1355
1356
1357 static void
1358 fix_id_to_io_mapping(void)
1359 {
1360         int x;
1361
1362         for (x = 0; x < NAPICID; x++)
1363                 ID_TO_IO(x) = -1;
1364
1365         for (x = 0; x <= mp_naps; x++)
1366                 if (CPU_TO_ID(x) < NAPICID)
1367                         ID_TO_IO(CPU_TO_ID(x)) = x;
1368
1369         for (x = 0; x < mp_napics; x++)
1370                 if (IO_TO_ID(x) < NAPICID)
1371                         ID_TO_IO(IO_TO_ID(x)) = x;
1372 }
1373
1374
1375 static int
1376 first_free_apic_id(void)
1377 {
1378         int freeid, x;
1379
1380         for (freeid = 0; freeid < NAPICID; freeid++) {
1381                 for (x = 0; x <= mp_naps; x++)
1382                         if (CPU_TO_ID(x) == freeid)
1383                                 break;
1384                 if (x <= mp_naps)
1385                         continue;
1386                 for (x = 0; x < mp_napics; x++)
1387                         if (IO_TO_ID(x) == freeid)
1388                                 break;
1389                 if (x < mp_napics)
1390                         continue;
1391                 return freeid;
1392         }
1393         return freeid;
1394 }
1395
1396
1397 static int
1398 io_apic_id_acceptable(int apic, int id)
1399 {
1400         int cpu;                /* Logical CPU number */
1401         int oapic;              /* Logical IO APIC number for other IO APIC */
1402
1403         if (id >= NAPICID)
1404                 return 0;       /* Out of range */
1405
1406         for (cpu = 0; cpu <= mp_naps; cpu++)
1407                 if (CPU_TO_ID(cpu) == id)
1408                         return 0;       /* Conflict with CPU */
1409
1410         for (oapic = 0; oapic < mp_napics && oapic < apic; oapic++)
1411                 if (IO_TO_ID(oapic) == id)
1412                         return 0;       /* Conflict with other APIC */
1413
1414         return 1;               /* ID is acceptable for IO APIC */
1415 }
1416
1417 static
1418 io_int *
1419 io_apic_find_int_entry(int apic, int pin)
1420 {
1421         int     x;
1422
1423         /* search each of the possible INTerrupt sources */
1424         for (x = 0; x < nintrs; ++x) {
1425                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1426                     (pin == io_apic_ints[x].dst_apic_int))
1427                         return (&io_apic_ints[x]);
1428         }
1429         return NULL;
1430 }
1431
1432 #endif
1433
1434 /*
1435  * parse an Intel MP specification table
1436  */
1437 static void
1438 mptable_fix(void)
1439 {
1440 #ifdef APIC_IO
1441         int     x;
1442         int     id;
1443         int     apic;           /* IO APIC unit number */
1444         int     freeid;         /* Free physical APIC ID */
1445         int     physid;         /* Current physical IO APIC ID */
1446         io_int *io14;
1447         int     bus_0 = 0;      /* Stop GCC warning */
1448         int     bus_pci = 0;    /* Stop GCC warning */
1449         int     num_pci_bus;
1450
1451         /*
1452          * Fix mis-numbering of the PCI bus and its INT entries if the BIOS
1453          * did it wrong.  The MP spec says that when more than 1 PCI bus
1454          * exists the BIOS must begin with bus entries for the PCI bus and use
1455          * actual PCI bus numbering.  This implies that when only 1 PCI bus
1456          * exists the BIOS can choose to ignore this ordering, and indeed many
1457          * MP motherboards do ignore it.  This causes a problem when the PCI
1458          * sub-system makes requests of the MP sub-system based on PCI bus
1459          * numbers.     So here we look for the situation and renumber the
1460          * busses and associated INTs in an effort to "make it right".
1461          */
1462
1463         /* find bus 0, PCI bus, count the number of PCI busses */
1464         for (num_pci_bus = 0, x = 0; x < mp_nbusses; ++x) {
1465                 if (bus_data[x].bus_id == 0) {
1466                         bus_0 = x;
1467                 }
1468                 if (bus_data[x].bus_type == PCI) {
1469                         ++num_pci_bus;
1470                         bus_pci = x;
1471                 }
1472         }
1473         /*
1474          * bus_0 == slot of bus with ID of 0
1475          * bus_pci == slot of last PCI bus encountered
1476          */
1477
1478         /* check the 1 PCI bus case for sanity */
1479         /* if it is number 0 all is well */
1480         if (num_pci_bus == 1 &&
1481             bus_data[bus_pci].bus_id != 0) {
1482
1483                 /* mis-numbered, swap with whichever bus uses slot 0 */
1484
1485                 /* swap the bus entry types */
1486                 bus_data[bus_pci].bus_type = bus_data[bus_0].bus_type;
1487                 bus_data[bus_0].bus_type = PCI;
1488
1489                 /* swap each relavant INTerrupt entry */
1490                 id = bus_data[bus_pci].bus_id;
1491                 for (x = 0; x < nintrs; ++x) {
1492                         if (io_apic_ints[x].src_bus_id == id) {
1493                                 io_apic_ints[x].src_bus_id = 0;
1494                         }
1495                         else if (io_apic_ints[x].src_bus_id == 0) {
1496                                 io_apic_ints[x].src_bus_id = id;
1497                         }
1498                 }
1499         }
1500
1501         /* Assign IO APIC IDs.
1502          *
1503          * First try the existing ID. If a conflict is detected, try
1504          * the ID in the MP table.  If a conflict is still detected, find
1505          * a free id.
1506          *
1507          * We cannot use the ID_TO_IO table before all conflicts has been
1508          * resolved and the table has been corrected.
1509          */
1510         for (apic = 0; apic < mp_napics; ++apic) { /* For all IO APICs */
1511
1512                 /* First try to use the value set by the BIOS */
1513                 physid = io_apic_get_id(apic);
1514                 if (io_apic_id_acceptable(apic, physid)) {
1515                         if (IO_TO_ID(apic) != physid)
1516                                 swap_apic_id(apic, IO_TO_ID(apic), physid);
1517                         continue;
1518                 }
1519
1520                 /* Then check if the value in the MP table is acceptable */
1521                 if (io_apic_id_acceptable(apic, IO_TO_ID(apic)))
1522                         continue;
1523
1524                 /* Last resort, find a free APIC ID and use it */
1525                 freeid = first_free_apic_id();
1526                 if (freeid >= NAPICID)
1527                         panic("No free physical APIC IDs found");
1528
1529                 if (io_apic_id_acceptable(apic, freeid)) {
1530                         swap_apic_id(apic, IO_TO_ID(apic), freeid);
1531                         continue;
1532                 }
1533                 panic("Free physical APIC ID not usable");
1534         }
1535         fix_id_to_io_mapping();
1536
1537         /* detect and fix broken Compaq MP table */
1538         if (apic_int_type(0, 0) == -1) {
1539                 kprintf("APIC_IO: MP table broken: 8259->APIC entry missing!\n");
1540                 io_apic_ints[nintrs].int_type = 3;      /* ExtInt */
1541                 io_apic_ints[nintrs].int_vector = 0xff; /* Unassigned */
1542                 /* XXX fixme, set src bus id etc, but it doesn't seem to hurt */
1543                 io_apic_ints[nintrs].dst_apic_id = IO_TO_ID(0);
1544                 io_apic_ints[nintrs].dst_apic_int = 0;  /* Pin 0 */
1545                 nintrs++;
1546         } else if (apic_int_type(0, 0) == 0) {
1547                 kprintf("APIC_IO: MP table broken: ExtINT entry corrupt!\n");
1548                 for (x = 0; x < nintrs; ++x)
1549                         if ((0 == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1550                             (0 == io_apic_ints[x].dst_apic_int)) {
1551                                 io_apic_ints[x].int_type = 3;
1552                                 io_apic_ints[x].int_vector = 0xff;
1553                                 break;
1554                         }
1555         }
1556
1557         /*
1558          * Fix missing IRQ 15 when IRQ 14 is an ISA interrupt.  IDE
1559          * controllers universally come in pairs.  If IRQ 14 is specified
1560          * as an ISA interrupt, then IRQ 15 had better be too.
1561          *
1562          * [ Shuttle XPC / AMD Athlon X2 ]
1563          *      The MPTable is missing an entry for IRQ 15.  Note that the
1564          *      ACPI table has an entry for both 14 and 15.
1565          */
1566         if (apic_int_type(0, 14) == 0 && apic_int_type(0, 15) == -1) {
1567                 kprintf("APIC_IO: MP table broken: IRQ 15 not ISA when IRQ 14 is!\n");
1568                 io14 = io_apic_find_int_entry(0, 14);
1569                 io_apic_ints[nintrs] = *io14;
1570                 io_apic_ints[nintrs].src_bus_irq = 15;
1571                 io_apic_ints[nintrs].dst_apic_int = 15;
1572                 nintrs++;
1573         }
1574 #endif
1575 }
1576
1577 #ifdef APIC_IO
1578
1579 /* Assign low level interrupt handlers */
1580 static void
1581 setup_apic_irq_mapping(void)
1582 {
1583         int     x;
1584         int     int_vector;
1585
1586         /* Clear array */
1587         for (x = 0; x < APIC_INTMAPSIZE; x++) {
1588                 int_to_apicintpin[x].ioapic = -1;
1589                 int_to_apicintpin[x].int_pin = 0;
1590                 int_to_apicintpin[x].apic_address = NULL;
1591                 int_to_apicintpin[x].redirindex = 0;
1592         }
1593
1594         /* First assign ISA/EISA interrupts */
1595         for (x = 0; x < nintrs; x++) {
1596                 int_vector = io_apic_ints[x].src_bus_irq;
1597                 if (int_vector < APIC_INTMAPSIZE &&
1598                     io_apic_ints[x].int_vector == 0xff &&
1599                     int_to_apicintpin[int_vector].ioapic == -1 &&
1600                     (apic_int_is_bus_type(x, ISA) ||
1601                      apic_int_is_bus_type(x, EISA)) &&
1602                     io_apic_ints[x].int_type == 0) {
1603                         assign_apic_irq(ID_TO_IO(io_apic_ints[x].dst_apic_id),
1604                                         io_apic_ints[x].dst_apic_int,
1605                                         int_vector);
1606                 }
1607         }
1608
1609         /* Assign ExtInt entry if no ISA/EISA interrupt 0 entry */
1610         for (x = 0; x < nintrs; x++) {
1611                 if (io_apic_ints[x].dst_apic_int == 0 &&
1612                     io_apic_ints[x].dst_apic_id == IO_TO_ID(0) &&
1613                     io_apic_ints[x].int_vector == 0xff &&
1614                     int_to_apicintpin[0].ioapic == -1 &&
1615                     io_apic_ints[x].int_type == 3) {
1616                         assign_apic_irq(0, 0, 0);
1617                         break;
1618                 }
1619         }
1620         /* PCI interrupt assignment is deferred */
1621 }
1622
1623 #endif
1624
1625 void
1626 mp_set_cpuids(int cpu_id, int apic_id)
1627 {
1628         CPU_TO_ID(cpu_id) = apic_id;
1629         ID_TO_CPU(apic_id) = cpu_id;
1630 }
1631
1632 static int
1633 processor_entry(const struct PROCENTRY *entry, int cpu)
1634 {
1635         KKASSERT(cpu > 0);
1636
1637         /* check for usability */
1638         if (!(entry->cpu_flags & PROCENTRY_FLAG_EN))
1639                 return 0;
1640
1641         /* check for BSP flag */
1642         if (entry->cpu_flags & PROCENTRY_FLAG_BP) {
1643                 mp_set_cpuids(0, entry->apic_id);
1644                 return 0;       /* its already been counted */
1645         }
1646
1647         /* add another AP to list, if less than max number of CPUs */
1648         else if (cpu < MAXCPU) {
1649                 mp_set_cpuids(cpu, entry->apic_id);
1650                 return 1;
1651         }
1652
1653         return 0;
1654 }
1655
1656 #ifdef APIC_IO
1657
1658 static int
1659 bus_entry(bus_entry_ptr entry, int bus)
1660 {
1661         int     x;
1662         char    c, name[8];
1663
1664         /* encode the name into an index */
1665         for (x = 0; x < 6; ++x) {
1666                 if ((c = entry->bus_type[x]) == ' ')
1667                         break;
1668                 name[x] = c;
1669         }
1670         name[x] = '\0';
1671
1672         if ((x = lookup_bus_type(name)) == UNKNOWN_BUSTYPE)
1673                 panic("unknown bus type: '%s'", name);
1674
1675         bus_data[bus].bus_id = entry->bus_id;
1676         bus_data[bus].bus_type = x;
1677
1678         return 1;
1679 }
1680
1681 static int
1682 io_apic_entry(io_apic_entry_ptr entry, int apic)
1683 {
1684         if (!(entry->apic_flags & IOAPICENTRY_FLAG_EN))
1685                 return 0;
1686
1687         IO_TO_ID(apic) = entry->apic_id;
1688         ID_TO_IO(entry->apic_id) = apic;
1689
1690         return 1;
1691 }
1692
1693 #endif
1694
1695 static int
1696 lookup_bus_type(char *name)
1697 {
1698         int     x;
1699
1700         for (x = 0; x < MAX_BUSTYPE; ++x)
1701                 if (strcmp(bus_type_table[x].name, name) == 0)
1702                         return bus_type_table[x].type;
1703
1704         return UNKNOWN_BUSTYPE;
1705 }
1706
1707 #ifdef APIC_IO
1708
1709 static int
1710 int_entry(int_entry_ptr entry, int intr)
1711 {
1712         int apic;
1713
1714         io_apic_ints[intr].int_type = entry->int_type;
1715         io_apic_ints[intr].int_flags = entry->int_flags;
1716         io_apic_ints[intr].src_bus_id = entry->src_bus_id;
1717         io_apic_ints[intr].src_bus_irq = entry->src_bus_irq;
1718         if (entry->dst_apic_id == 255) {
1719                 /* This signal goes to all IO APICS.  Select an IO APIC
1720                    with sufficient number of interrupt pins */
1721                 for (apic = 0; apic < mp_napics; apic++)
1722                         if (((io_apic_read(apic, IOAPIC_VER) &
1723                               IOART_VER_MAXREDIR) >> MAXREDIRSHIFT) >=
1724                             entry->dst_apic_int)
1725                                 break;
1726                 if (apic < mp_napics)
1727                         io_apic_ints[intr].dst_apic_id = IO_TO_ID(apic);
1728                 else
1729                         io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1730         } else
1731                 io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1732         io_apic_ints[intr].dst_apic_int = entry->dst_apic_int;
1733
1734         return 1;
1735 }
1736
1737 static int
1738 apic_int_is_bus_type(int intr, int bus_type)
1739 {
1740         int     bus;
1741
1742         for (bus = 0; bus < mp_nbusses; ++bus)
1743                 if ((bus_data[bus].bus_id == io_apic_ints[intr].src_bus_id)
1744                     && ((int) bus_data[bus].bus_type == bus_type))
1745                         return 1;
1746
1747         return 0;
1748 }
1749
1750 /*
1751  * Given a traditional ISA INT mask, return an APIC mask.
1752  */
1753 u_int
1754 isa_apic_mask(u_int isa_mask)
1755 {
1756         int isa_irq;
1757         int apic_pin;
1758
1759 #if defined(SKIP_IRQ15_REDIRECT)
1760         if (isa_mask == (1 << 15)) {
1761                 kprintf("skipping ISA IRQ15 redirect\n");
1762                 return isa_mask;
1763         }
1764 #endif  /* SKIP_IRQ15_REDIRECT */
1765
1766         isa_irq = ffs(isa_mask);                /* find its bit position */
1767         if (isa_irq == 0)                       /* doesn't exist */
1768                 return 0;
1769         --isa_irq;                              /* make it zero based */
1770
1771         apic_pin = isa_apic_irq(isa_irq);       /* look for APIC connection */
1772         if (apic_pin == -1)
1773                 return 0;
1774
1775         return (1 << apic_pin);                 /* convert pin# to a mask */
1776 }
1777
1778 /*
1779  * Determine which APIC pin an ISA/EISA INT is attached to.
1780  */
1781 #define INTTYPE(I)      (io_apic_ints[(I)].int_type)
1782 #define INTPIN(I)       (io_apic_ints[(I)].dst_apic_int)
1783 #define INTIRQ(I)       (io_apic_ints[(I)].int_vector)
1784 #define INTAPIC(I)      (ID_TO_IO(io_apic_ints[(I)].dst_apic_id))
1785
1786 #define SRCBUSIRQ(I)    (io_apic_ints[(I)].src_bus_irq)
1787 int
1788 isa_apic_irq(int isa_irq)
1789 {
1790         int     intr;
1791
1792         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1793                 if (INTTYPE(intr) == 0) {               /* standard INT */
1794                         if (SRCBUSIRQ(intr) == isa_irq) {
1795                                 if (apic_int_is_bus_type(intr, ISA) ||
1796                                     apic_int_is_bus_type(intr, EISA)) {
1797                                         if (INTIRQ(intr) == 0xff)
1798                                                 return -1; /* unassigned */
1799                                         return INTIRQ(intr);    /* found */
1800                                 }
1801                         }
1802                 }
1803         }
1804         return -1;                                      /* NOT found */
1805 }
1806
1807
1808 /*
1809  * Determine which APIC pin a PCI INT is attached to.
1810  */
1811 #define SRCBUSID(I)     (io_apic_ints[(I)].src_bus_id)
1812 #define SRCBUSDEVICE(I) ((io_apic_ints[(I)].src_bus_irq >> 2) & 0x1f)
1813 #define SRCBUSLINE(I)   (io_apic_ints[(I)].src_bus_irq & 0x03)
1814 int
1815 pci_apic_irq(int pciBus, int pciDevice, int pciInt)
1816 {
1817         int     intr;
1818
1819         --pciInt;                                       /* zero based */
1820
1821         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1822                 if ((INTTYPE(intr) == 0)                /* standard INT */
1823                     && (SRCBUSID(intr) == pciBus)
1824                     && (SRCBUSDEVICE(intr) == pciDevice)
1825                     && (SRCBUSLINE(intr) == pciInt)) {  /* a candidate IRQ */
1826                         if (apic_int_is_bus_type(intr, PCI)) {
1827                                 if (INTIRQ(intr) == 0xff)
1828                                         allocate_apic_irq(intr);
1829                                 if (INTIRQ(intr) == 0xff)
1830                                         return -1;      /* unassigned */
1831                                 return INTIRQ(intr);    /* exact match */
1832                         }
1833                 }
1834         }
1835
1836         return -1;                                      /* NOT found */
1837 }
1838
1839 int
1840 next_apic_irq(int irq)
1841 {
1842         int intr, ointr;
1843         int bus, bustype;
1844
1845         bus = 0;
1846         bustype = 0;
1847         for (intr = 0; intr < nintrs; intr++) {
1848                 if (INTIRQ(intr) != irq || INTTYPE(intr) != 0)
1849                         continue;
1850                 bus = SRCBUSID(intr);
1851                 bustype = apic_bus_type(bus);
1852                 if (bustype != ISA &&
1853                     bustype != EISA &&
1854                     bustype != PCI)
1855                         continue;
1856                 break;
1857         }
1858         if (intr >= nintrs) {
1859                 return -1;
1860         }
1861         for (ointr = intr + 1; ointr < nintrs; ointr++) {
1862                 if (INTTYPE(ointr) != 0)
1863                         continue;
1864                 if (bus != SRCBUSID(ointr))
1865                         continue;
1866                 if (bustype == PCI) {
1867                         if (SRCBUSDEVICE(intr) != SRCBUSDEVICE(ointr))
1868                                 continue;
1869                         if (SRCBUSLINE(intr) != SRCBUSLINE(ointr))
1870                                 continue;
1871                 }
1872                 if (bustype == ISA || bustype == EISA) {
1873                         if (SRCBUSIRQ(intr) != SRCBUSIRQ(ointr))
1874                                 continue;
1875                 }
1876                 if (INTPIN(intr) == INTPIN(ointr))
1877                         continue;
1878                 break;
1879         }
1880         if (ointr >= nintrs) {
1881                 return -1;
1882         }
1883         return INTIRQ(ointr);
1884 }
1885 #undef SRCBUSLINE
1886 #undef SRCBUSDEVICE
1887 #undef SRCBUSID
1888 #undef SRCBUSIRQ
1889
1890 #undef INTPIN
1891 #undef INTIRQ
1892 #undef INTAPIC
1893 #undef INTTYPE
1894
1895 #endif
1896
1897 /*
1898  * Reprogram the MB chipset to NOT redirect an ISA INTerrupt.
1899  *
1900  * XXX FIXME:
1901  *  Exactly what this means is unclear at this point.  It is a solution
1902  *  for motherboards that redirect the MBIRQ0 pin.  Generically a motherboard
1903  *  could route any of the ISA INTs to upper (>15) IRQ values.  But most would
1904  *  NOT be redirected via MBIRQ0, thus "undirect()ing" them would NOT be an
1905  *  option.
1906  */
1907 int
1908 undirect_isa_irq(int rirq)
1909 {
1910 #if defined(READY)
1911         if (bootverbose)
1912             kprintf("Freeing redirected ISA irq %d.\n", rirq);
1913         /** FIXME: tickle the MB redirector chip */
1914         return /* XXX */;
1915 #else
1916         if (bootverbose)
1917             kprintf("Freeing (NOT implemented) redirected ISA irq %d.\n", rirq);
1918         return 0;
1919 #endif  /* READY */
1920 }
1921
1922
1923 /*
1924  * Reprogram the MB chipset to NOT redirect a PCI INTerrupt
1925  */
1926 int
1927 undirect_pci_irq(int rirq)
1928 {
1929 #if defined(READY)
1930         if (bootverbose)
1931                 kprintf("Freeing redirected PCI irq %d.\n", rirq);
1932
1933         /** FIXME: tickle the MB redirector chip */
1934         return /* XXX */;
1935 #else
1936         if (bootverbose)
1937                 kprintf("Freeing (NOT implemented) redirected PCI irq %d.\n",
1938                        rirq);
1939         return 0;
1940 #endif  /* READY */
1941 }
1942
1943
1944 #ifdef APIC_IO
1945
1946 /*
1947  * given a bus ID, return:
1948  *  the bus type if found
1949  *  -1 if NOT found
1950  */
1951 int
1952 apic_bus_type(int id)
1953 {
1954         int     x;
1955
1956         for (x = 0; x < mp_nbusses; ++x)
1957                 if (bus_data[x].bus_id == id)
1958                         return bus_data[x].bus_type;
1959
1960         return -1;
1961 }
1962
1963 /*
1964  * given a LOGICAL APIC# and pin#, return:
1965  *  the associated src bus ID if found
1966  *  -1 if NOT found
1967  */
1968 int
1969 apic_src_bus_id(int apic, int pin)
1970 {
1971         int     x;
1972
1973         /* search each of the possible INTerrupt sources */
1974         for (x = 0; x < nintrs; ++x)
1975                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1976                     (pin == io_apic_ints[x].dst_apic_int))
1977                         return (io_apic_ints[x].src_bus_id);
1978
1979         return -1;              /* NOT found */
1980 }
1981
1982 /*
1983  * given a LOGICAL APIC# and pin#, return:
1984  *  the associated src bus IRQ if found
1985  *  -1 if NOT found
1986  */
1987 int
1988 apic_src_bus_irq(int apic, int pin)
1989 {
1990         int     x;
1991
1992         for (x = 0; x < nintrs; x++)
1993                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1994                     (pin == io_apic_ints[x].dst_apic_int))
1995                         return (io_apic_ints[x].src_bus_irq);
1996
1997         return -1;              /* NOT found */
1998 }
1999
2000
2001 /*
2002  * given a LOGICAL APIC# and pin#, return:
2003  *  the associated INTerrupt type if found
2004  *  -1 if NOT found
2005  */
2006 int
2007 apic_int_type(int apic, int pin)
2008 {
2009         int     x;
2010
2011         /* search each of the possible INTerrupt sources */
2012         for (x = 0; x < nintrs; ++x) {
2013                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2014                     (pin == io_apic_ints[x].dst_apic_int))
2015                         return (io_apic_ints[x].int_type);
2016         }
2017         return -1;              /* NOT found */
2018 }
2019
2020 /*
2021  * Return the IRQ associated with an APIC pin
2022  */
2023 int
2024 apic_irq(int apic, int pin)
2025 {
2026         int x;
2027         int res;
2028
2029         for (x = 0; x < nintrs; ++x) {
2030                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2031                     (pin == io_apic_ints[x].dst_apic_int)) {
2032                         res = io_apic_ints[x].int_vector;
2033                         if (res == 0xff)
2034                                 return -1;
2035                         if (apic != int_to_apicintpin[res].ioapic)
2036                                 panic("apic_irq: inconsistent table %d/%d", apic, int_to_apicintpin[res].ioapic);
2037                         if (pin != int_to_apicintpin[res].int_pin)
2038                                 panic("apic_irq inconsistent table (2)");
2039                         return res;
2040                 }
2041         }
2042         return -1;
2043 }
2044
2045
2046 /*
2047  * given a LOGICAL APIC# and pin#, return:
2048  *  the associated trigger mode if found
2049  *  -1 if NOT found
2050  */
2051 int
2052 apic_trigger(int apic, int pin)
2053 {
2054         int     x;
2055
2056         /* search each of the possible INTerrupt sources */
2057         for (x = 0; x < nintrs; ++x)
2058                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2059                     (pin == io_apic_ints[x].dst_apic_int))
2060                         return ((io_apic_ints[x].int_flags >> 2) & 0x03);
2061
2062         return -1;              /* NOT found */
2063 }
2064
2065
2066 /*
2067  * given a LOGICAL APIC# and pin#, return:
2068  *  the associated 'active' level if found
2069  *  -1 if NOT found
2070  */
2071 int
2072 apic_polarity(int apic, int pin)
2073 {
2074         int     x;
2075
2076         /* search each of the possible INTerrupt sources */
2077         for (x = 0; x < nintrs; ++x)
2078                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2079                     (pin == io_apic_ints[x].dst_apic_int))
2080                         return (io_apic_ints[x].int_flags & 0x03);
2081
2082         return -1;              /* NOT found */
2083 }
2084
2085 #endif
2086
2087 /*
2088  * set data according to MP defaults
2089  * FIXME: probably not complete yet...
2090  */
2091 static void
2092 mptable_default(int type)
2093 {
2094 #if defined(APIC_IO)
2095         int     io_apic_id;
2096         int     pin;
2097 #endif  /* APIC_IO */
2098
2099 #if 0
2100         kprintf("  MP default config type: %d\n", type);
2101         switch (type) {
2102         case 1:
2103                 kprintf("   bus: ISA, APIC: 82489DX\n");
2104                 break;
2105         case 2:
2106                 kprintf("   bus: EISA, APIC: 82489DX\n");
2107                 break;
2108         case 3:
2109                 kprintf("   bus: EISA, APIC: 82489DX\n");
2110                 break;
2111         case 4:
2112                 kprintf("   bus: MCA, APIC: 82489DX\n");
2113                 break;
2114         case 5:
2115                 kprintf("   bus: ISA+PCI, APIC: Integrated\n");
2116                 break;
2117         case 6:
2118                 kprintf("   bus: EISA+PCI, APIC: Integrated\n");
2119                 break;
2120         case 7:
2121                 kprintf("   bus: MCA+PCI, APIC: Integrated\n");
2122                 break;
2123         default:
2124                 kprintf("   future type\n");
2125                 break;
2126                 /* NOTREACHED */
2127         }
2128 #endif  /* 0 */
2129
2130 #if defined(APIC_IO)
2131         /* one and only IO APIC */
2132         io_apic_id = (io_apic_read(0, IOAPIC_ID) & APIC_ID_MASK) >> 24;
2133
2134         /*
2135          * sanity check, refer to MP spec section 3.6.6, last paragraph
2136          * necessary as some hardware isn't properly setting up the IO APIC
2137          */
2138 #if defined(REALLY_ANAL_IOAPICID_VALUE)
2139         if (io_apic_id != 2) {
2140 #else
2141         if ((io_apic_id == 0) || (io_apic_id == 1) || (io_apic_id == 15)) {
2142 #endif  /* REALLY_ANAL_IOAPICID_VALUE */
2143                 io_apic_set_id(0, 2);
2144                 io_apic_id = 2;
2145         }
2146         IO_TO_ID(0) = io_apic_id;
2147         ID_TO_IO(io_apic_id) = 0;
2148 #endif  /* APIC_IO */
2149
2150         /* fill out bus entries */
2151         switch (type) {
2152         case 1:
2153         case 2:
2154         case 3:
2155         case 4:
2156         case 5:
2157         case 6:
2158         case 7:
2159 #ifdef APIC_IO
2160                 bus_data[0].bus_id = default_data[type - 1][1];
2161                 bus_data[0].bus_type = default_data[type - 1][2];
2162                 bus_data[1].bus_id = default_data[type - 1][3];
2163                 bus_data[1].bus_type = default_data[type - 1][4];
2164 #endif
2165                 break;
2166
2167         /* case 4: case 7:                 MCA NOT supported */
2168         default:                /* illegal/reserved */
2169                 panic("BAD default MP config: %d", type);
2170                 /* NOTREACHED */
2171         }
2172
2173 #if defined(APIC_IO)
2174         /* general cases from MP v1.4, table 5-2 */
2175         for (pin = 0; pin < 16; ++pin) {
2176                 io_apic_ints[pin].int_type = 0;
2177                 io_apic_ints[pin].int_flags = 0x05;     /* edge/active-hi */
2178                 io_apic_ints[pin].src_bus_id = 0;
2179                 io_apic_ints[pin].src_bus_irq = pin;    /* IRQ2 caught below */
2180                 io_apic_ints[pin].dst_apic_id = io_apic_id;
2181                 io_apic_ints[pin].dst_apic_int = pin;   /* 1-to-1 */
2182         }
2183
2184         /* special cases from MP v1.4, table 5-2 */
2185         if (type == 2) {
2186                 io_apic_ints[2].int_type = 0xff;        /* N/C */
2187                 io_apic_ints[13].int_type = 0xff;       /* N/C */
2188 #if !defined(APIC_MIXED_MODE)
2189                 /** FIXME: ??? */
2190                 panic("sorry, can't support type 2 default yet");
2191 #endif  /* APIC_MIXED_MODE */
2192         }
2193         else
2194                 io_apic_ints[2].src_bus_irq = 0;        /* ISA IRQ0 is on APIC INT 2 */
2195
2196         if (type == 7)
2197                 io_apic_ints[0].int_type = 0xff;        /* N/C */
2198         else
2199                 io_apic_ints[0].int_type = 3;   /* vectored 8259 */
2200 #endif  /* APIC_IO */
2201 }
2202
2203 /*
2204  * Map a physical memory address representing I/O into KVA.  The I/O
2205  * block is assumed not to cross a page boundary.
2206  */
2207 void *
2208 permanent_io_mapping(vm_paddr_t pa)
2209 {
2210         vm_offset_t vaddr;
2211         int pgeflag;
2212         int i;
2213
2214         KKASSERT(pa < 0x100000000LL);
2215
2216         pgeflag = 0;    /* not used for SMP yet */
2217
2218         /*
2219          * If the requested physical address has already been incidently
2220          * mapped, just use the existing mapping.  Otherwise create a new
2221          * mapping.
2222          */
2223         for (i = IO_MAPPING_START_INDEX; i < SMPpt_alloc_index; ++i) {
2224                 if (((vm_offset_t)SMPpt[i] & PG_FRAME) ==
2225                     ((vm_offset_t)pa & PG_FRAME)) {
2226                         break;
2227                 }
2228         }
2229         if (i == SMPpt_alloc_index) {
2230                 if (i == NPTEPG - 2) {
2231                         panic("permanent_io_mapping: We ran out of space"
2232                               " in SMPpt[]!");
2233                 }
2234                 SMPpt[i] = (pt_entry_t)(PG_V | PG_RW | pgeflag |
2235                            ((vm_offset_t)pa & PG_FRAME));
2236                 ++SMPpt_alloc_index;
2237         }
2238         vaddr = (vm_offset_t)CPU_prvspace + (i * PAGE_SIZE) +
2239                 ((vm_offset_t)pa & PAGE_MASK);
2240         return ((void *)vaddr);
2241 }
2242
2243 /*
2244  * start each AP in our list
2245  */
2246 static int
2247 start_all_aps(u_int boot_addr)
2248 {
2249         int     x, i, pg;
2250         int     shift;
2251         u_char  mpbiosreason;
2252         u_long  mpbioswarmvec;
2253         struct mdglobaldata *gd;
2254         struct privatespace *ps;
2255         char *stack;
2256         uintptr_t kptbase;
2257
2258         POSTCODE(START_ALL_APS_POST);
2259
2260         /* Initialize BSP's local APIC */
2261         apic_initialize(TRUE);
2262
2263         /* install the AP 1st level boot code */
2264         install_ap_tramp(boot_addr);
2265
2266
2267         /* save the current value of the warm-start vector */
2268         mpbioswarmvec = *((u_long *) WARMBOOT_OFF);
2269         outb(CMOS_REG, BIOS_RESET);
2270         mpbiosreason = inb(CMOS_DATA);
2271
2272         /* set up temporary P==V mapping for AP boot */
2273         /* XXX this is a hack, we should boot the AP on its own stack/PTD */
2274         kptbase = (uintptr_t)(void *)KPTphys;
2275         for (x = 0; x < NKPT; x++) {
2276                 PTD[x] = (pd_entry_t)(PG_V | PG_RW |
2277                     ((kptbase + x * PAGE_SIZE) & PG_FRAME));
2278         }
2279         cpu_invltlb();
2280
2281         /* start each AP */
2282         for (x = 1; x <= mp_naps; ++x) {
2283
2284                 /* This is a bit verbose, it will go away soon.  */
2285
2286                 /* first page of AP's private space */
2287                 pg = x * i386_btop(sizeof(struct privatespace));
2288
2289                 /* allocate new private data page(s) */
2290                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
2291                                 MDGLOBALDATA_BASEALLOC_SIZE);
2292                 /* wire it into the private page table page */
2293                 for (i = 0; i < MDGLOBALDATA_BASEALLOC_SIZE; i += PAGE_SIZE) {
2294                         SMPpt[pg + i / PAGE_SIZE] = (pt_entry_t)
2295                             (PG_V | PG_RW | vtophys_pte((char *)gd + i));
2296                 }
2297                 pg += MDGLOBALDATA_BASEALLOC_PAGES;
2298
2299                 SMPpt[pg + 0] = 0;              /* *gd_CMAP1 */
2300                 SMPpt[pg + 1] = 0;              /* *gd_CMAP2 */
2301                 SMPpt[pg + 2] = 0;              /* *gd_CMAP3 */
2302                 SMPpt[pg + 3] = 0;              /* *gd_PMAP1 */
2303
2304                 /* allocate and set up an idle stack data page */
2305                 stack = (char *)kmem_alloc(&kernel_map, UPAGES*PAGE_SIZE);
2306                 for (i = 0; i < UPAGES; i++) {
2307                         SMPpt[pg + 4 + i] = (pt_entry_t)
2308                             (PG_V | PG_RW | vtophys_pte(PAGE_SIZE * i + stack));
2309                 }
2310
2311                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
2312                 bzero(gd, sizeof(*gd));
2313                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
2314
2315                 /* prime data page for it to use */
2316                 mi_gdinit(&gd->mi, x);
2317                 cpu_gdinit(gd, x);
2318                 gd->gd_CMAP1 = &SMPpt[pg + 0];
2319                 gd->gd_CMAP2 = &SMPpt[pg + 1];
2320                 gd->gd_CMAP3 = &SMPpt[pg + 2];
2321                 gd->gd_PMAP1 = &SMPpt[pg + 3];
2322                 gd->gd_CADDR1 = ps->CPAGE1;
2323                 gd->gd_CADDR2 = ps->CPAGE2;
2324                 gd->gd_CADDR3 = ps->CPAGE3;
2325                 gd->gd_PADDR1 = (unsigned *)ps->PPAGE1;
2326                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
2327                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
2328
2329                 /* setup a vector to our boot code */
2330                 *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2331                 *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
2332                 outb(CMOS_REG, BIOS_RESET);
2333                 outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2334
2335                 /*
2336                  * Setup the AP boot stack
2337                  */
2338                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
2339                 bootAP = x;
2340
2341                 /* attempt to start the Application Processor */
2342                 CHECK_INIT(99); /* setup checkpoints */
2343                 if (!start_ap(gd, boot_addr)) {
2344                         kprintf("AP #%d (PHY# %d) failed!\n", x, CPU_TO_ID(x));
2345                         CHECK_PRINT("trace");   /* show checkpoints */
2346                         /* better panic as the AP may be running loose */
2347                         kprintf("panic y/n? [y] ");
2348                         if (cngetc() != 'n')
2349                                 panic("bye-bye");
2350                 }
2351                 CHECK_PRINT("trace");           /* show checkpoints */
2352
2353                 /* record its version info */
2354                 cpu_apic_versions[x] = cpu_apic_versions[0];
2355         }
2356
2357         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
2358         ncpus = x;
2359
2360         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
2361         for (shift = 0; (1 << shift) <= ncpus; ++shift)
2362                 ;
2363         --shift;
2364         ncpus2_shift = shift;
2365         ncpus2 = 1 << shift;
2366         ncpus2_mask = ncpus2 - 1;
2367
2368         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
2369         if ((1 << shift) < ncpus)
2370                 ++shift;
2371         ncpus_fit = 1 << shift;
2372         ncpus_fit_mask = ncpus_fit - 1;
2373
2374         /* build our map of 'other' CPUs */
2375         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2376         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
2377         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
2378
2379         /* fill in our (BSP) APIC version */
2380         cpu_apic_versions[0] = lapic.version;
2381
2382         /* restore the warmstart vector */
2383         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
2384         outb(CMOS_REG, BIOS_RESET);
2385         outb(CMOS_DATA, mpbiosreason);
2386
2387         /*
2388          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
2389          * up, clean out the P==V mapping we did earlier.
2390          */
2391         for (x = 0; x < NKPT; x++)
2392                 PTD[x] = 0;
2393         pmap_set_opt();
2394
2395         /* number of APs actually started */
2396         return ncpus - 1;
2397 }
2398
2399
2400 /*
2401  * load the 1st level AP boot code into base memory.
2402  */
2403
2404 /* targets for relocation */
2405 extern void bigJump(void);
2406 extern void bootCodeSeg(void);
2407 extern void bootDataSeg(void);
2408 extern void MPentry(void);
2409 extern u_int MP_GDT;
2410 extern u_int mp_gdtbase;
2411
2412 static void
2413 install_ap_tramp(u_int boot_addr)
2414 {
2415         int     x;
2416         int     size = *(int *) ((u_long) & bootMP_size);
2417         u_char *src = (u_char *) ((u_long) bootMP);
2418         u_char *dst = (u_char *) boot_addr + KERNBASE;
2419         u_int   boot_base = (u_int) bootMP;
2420         u_int8_t *dst8;
2421         u_int16_t *dst16;
2422         u_int32_t *dst32;
2423
2424         POSTCODE(INSTALL_AP_TRAMP_POST);
2425
2426         for (x = 0; x < size; ++x)
2427                 *dst++ = *src++;
2428
2429         /*
2430          * modify addresses in code we just moved to basemem. unfortunately we
2431          * need fairly detailed info about mpboot.s for this to work.  changes
2432          * to mpboot.s might require changes here.
2433          */
2434
2435         /* boot code is located in KERNEL space */
2436         dst = (u_char *) boot_addr + KERNBASE;
2437
2438         /* modify the lgdt arg */
2439         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
2440         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
2441
2442         /* modify the ljmp target for MPentry() */
2443         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
2444         *dst32 = ((u_int) MPentry - KERNBASE);
2445
2446         /* modify the target for boot code segment */
2447         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
2448         dst8 = (u_int8_t *) (dst16 + 1);
2449         *dst16 = (u_int) boot_addr & 0xffff;
2450         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2451
2452         /* modify the target for boot data segment */
2453         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
2454         dst8 = (u_int8_t *) (dst16 + 1);
2455         *dst16 = (u_int) boot_addr & 0xffff;
2456         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2457 }
2458
2459
2460 /*
2461  * this function starts the AP (application processor) identified
2462  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
2463  * to accomplish this.  This is necessary because of the nuances
2464  * of the different hardware we might encounter.  It ain't pretty,
2465  * but it seems to work.
2466  *
2467  * NOTE: eventually an AP gets to ap_init(), which is called just
2468  * before the AP goes into the LWKT scheduler's idle loop.
2469  */
2470 static int
2471 start_ap(struct mdglobaldata *gd, u_int boot_addr)
2472 {
2473         int     physical_cpu;
2474         int     vector;
2475         u_long  icr_lo, icr_hi;
2476
2477         POSTCODE(START_AP_POST);
2478
2479         /* get the PHYSICAL APIC ID# */
2480         physical_cpu = CPU_TO_ID(gd->mi.gd_cpuid);
2481
2482         /* calculate the vector */
2483         vector = (boot_addr >> 12) & 0xff;
2484
2485         /* Make sure the target cpu sees everything */
2486         wbinvd();
2487
2488         /*
2489          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
2490          * and running the target CPU. OR this INIT IPI might be latched (P5
2491          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
2492          * ignored.
2493          */
2494
2495         /* setup the address for the target AP */
2496         icr_hi = lapic.icr_hi & ~APIC_ID_MASK;
2497         icr_hi |= (physical_cpu << 24);
2498         lapic.icr_hi = icr_hi;
2499
2500         /* do an INIT IPI: assert RESET */
2501         icr_lo = lapic.icr_lo & 0xfff00000;
2502         lapic.icr_lo = icr_lo | 0x0000c500;
2503
2504         /* wait for pending status end */
2505         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2506                  /* spin */ ;
2507
2508         /* do an INIT IPI: deassert RESET */
2509         lapic.icr_lo = icr_lo | 0x00008500;
2510
2511         /* wait for pending status end */
2512         u_sleep(10000);         /* wait ~10mS */
2513         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2514                  /* spin */ ;
2515
2516         /*
2517          * next we do a STARTUP IPI: the previous INIT IPI might still be
2518          * latched, (P5 bug) this 1st STARTUP would then terminate
2519          * immediately, and the previously started INIT IPI would continue. OR
2520          * the previous INIT IPI has already run. and this STARTUP IPI will
2521          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
2522          * will run.
2523          */
2524
2525         /* do a STARTUP IPI */
2526         lapic.icr_lo = icr_lo | 0x00000600 | vector;
2527         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2528                  /* spin */ ;
2529         u_sleep(200);           /* wait ~200uS */
2530
2531         /*
2532          * finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
2533          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
2534          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
2535          * recognized after hardware RESET or INIT IPI.
2536          */
2537
2538         lapic.icr_lo = icr_lo | 0x00000600 | vector;
2539         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2540                  /* spin */ ;
2541         u_sleep(200);           /* wait ~200uS */
2542
2543         /* wait for it to start, see ap_init() */
2544         set_apic_timer(5000000);/* == 5 seconds */
2545         while (read_apic_timer()) {
2546                 if (smp_startup_mask & (1 << gd->mi.gd_cpuid))
2547                         return 1;       /* return SUCCESS */
2548         }
2549         return 0;               /* return FAILURE */
2550 }
2551
2552
2553 /*
2554  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
2555  *
2556  * If for some reason we were unable to start all cpus we cannot safely
2557  * use broadcast IPIs.
2558  */
2559 void
2560 smp_invltlb(void)
2561 {
2562 #ifdef SMP
2563         if (smp_startup_mask == smp_active_mask) {
2564                 all_but_self_ipi(XINVLTLB_OFFSET);
2565         } else {
2566                 selected_apic_ipi(smp_active_mask, XINVLTLB_OFFSET,
2567                         APIC_DELMODE_FIXED);
2568         }
2569 #endif
2570 }
2571
2572 /*
2573  * When called the executing CPU will send an IPI to all other CPUs
2574  *  requesting that they halt execution.
2575  *
2576  * Usually (but not necessarily) called with 'other_cpus' as its arg.
2577  *
2578  *  - Signals all CPUs in map to stop.
2579  *  - Waits for each to stop.
2580  *
2581  * Returns:
2582  *  -1: error
2583  *   0: NA
2584  *   1: ok
2585  *
2586  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
2587  *            from executing at same time.
2588  */
2589 int
2590 stop_cpus(u_int map)
2591 {
2592         map &= smp_active_mask;
2593
2594         /* send the Xcpustop IPI to all CPUs in map */
2595         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
2596
2597         while ((stopped_cpus & map) != map)
2598                 /* spin */ ;
2599
2600         return 1;
2601 }
2602
2603
2604 /*
2605  * Called by a CPU to restart stopped CPUs.
2606  *
2607  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
2608  *
2609  *  - Signals all CPUs in map to restart.
2610  *  - Waits for each to restart.
2611  *
2612  * Returns:
2613  *  -1: error
2614  *   0: NA
2615  *   1: ok
2616  */
2617 int
2618 restart_cpus(u_int map)
2619 {
2620         /* signal other cpus to restart */
2621         started_cpus = map & smp_active_mask;
2622
2623         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
2624                 /* spin */ ;
2625
2626         return 1;
2627 }
2628
2629 /*
2630  * This is called once the mpboot code has gotten us properly relocated
2631  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
2632  * and when it returns the scheduler will call the real cpu_idle() main
2633  * loop for the idlethread.  Interrupts are disabled on entry and should
2634  * remain disabled at return.
2635  */
2636 void
2637 ap_init(void)
2638 {
2639         u_int   apic_id;
2640
2641         /*
2642          * Adjust smp_startup_mask to signal the BSP that we have started
2643          * up successfully.  Note that we do not yet hold the BGL.  The BSP
2644          * is waiting for our signal.
2645          *
2646          * We can't set our bit in smp_active_mask yet because we are holding
2647          * interrupts physically disabled and remote cpus could deadlock
2648          * trying to send us an IPI.
2649          */
2650         smp_startup_mask |= 1 << mycpu->gd_cpuid;
2651         cpu_mfence();
2652
2653         /*
2654          * Interlock for finalization.  Wait until mp_finish is non-zero,
2655          * then get the MP lock.
2656          *
2657          * Note: We are in a critical section.
2658          *
2659          * Note: We have to synchronize td_mpcount to our desired MP state
2660          * before calling cpu_try_mplock().
2661          *
2662          * Note: we are the idle thread, we can only spin.
2663          *
2664          * Note: The load fence is memory volatile and prevents the compiler
2665          * from improperly caching mp_finish, and the cpu from improperly
2666          * caching it.
2667          */
2668         while (mp_finish == 0)
2669             cpu_lfence();
2670         ++curthread->td_mpcount;
2671         while (cpu_try_mplock() == 0)
2672             ;
2673
2674         if (cpu_feature & CPUID_TSC) {
2675             /*
2676              * The BSP is constantly updating tsc0_offset, figure out the
2677              * relative difference to synchronize ktrdump.
2678              */
2679             tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
2680         }
2681
2682         /* BSP may have changed PTD while we're waiting for the lock */
2683         cpu_invltlb();
2684
2685 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
2686         lidt(&r_idt);
2687 #endif
2688
2689         /* Build our map of 'other' CPUs. */
2690         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2691
2692         kprintf("SMP: AP CPU #%d Launched!\n", mycpu->gd_cpuid);
2693
2694         /* A quick check from sanity claus */
2695         apic_id = (apic_id_to_logical[(lapic.id & 0x0f000000) >> 24]);
2696         if (mycpu->gd_cpuid != apic_id) {
2697                 kprintf("SMP: cpuid = %d\n", mycpu->gd_cpuid);
2698                 kprintf("SMP: apic_id = %d\n", apic_id);
2699                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
2700                 panic("cpuid mismatch! boom!!");
2701         }
2702
2703         /* Initialize AP's local APIC for irq's */
2704         apic_initialize(FALSE);
2705
2706         /* Set memory range attributes for this CPU to match the BSP */
2707         mem_range_AP_init();
2708
2709         /*
2710          * Once we go active we must process any IPIQ messages that may
2711          * have been queued, because no actual IPI will occur until we
2712          * set our bit in the smp_active_mask.  If we don't the IPI
2713          * message interlock could be left set which would also prevent
2714          * further IPIs.
2715          *
2716          * The idle loop doesn't expect the BGL to be held and while
2717          * lwkt_switch() normally cleans things up this is a special case
2718          * because we returning almost directly into the idle loop.
2719          *
2720          * The idle thread is never placed on the runq, make sure
2721          * nothing we've done put it there.
2722          */
2723         KKASSERT(curthread->td_mpcount == 1);
2724         smp_active_mask |= 1 << mycpu->gd_cpuid;
2725
2726         /*
2727          * Enable interrupts here.  idle_restore will also do it, but
2728          * doing it here lets us clean up any strays that got posted to
2729          * the CPU during the AP boot while we are still in a critical
2730          * section.
2731          */
2732         __asm __volatile("sti; pause; pause"::);
2733         mdcpu->gd_fpending = 0;
2734         mdcpu->gd_ipending = 0;
2735
2736         initclocks_pcpu();      /* clock interrupts (via IPIs) */
2737         lwkt_process_ipiq();
2738
2739         /*
2740          * Releasing the mp lock lets the BSP finish up the SMP init
2741          */
2742         rel_mplock();
2743         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
2744 }
2745
2746 /*
2747  * Get SMP fully working before we start initializing devices.
2748  */
2749 static
2750 void
2751 ap_finish(void)
2752 {
2753         mp_finish = 1;
2754         if (bootverbose)
2755                 kprintf("Finish MP startup\n");
2756         if (cpu_feature & CPUID_TSC)
2757                 tsc0_offset = rdtsc();
2758         tsc_offsets[0] = 0;
2759         rel_mplock();
2760         while (smp_active_mask != smp_startup_mask) {
2761                 cpu_lfence();
2762                 if (cpu_feature & CPUID_TSC)
2763                         tsc0_offset = rdtsc();
2764         }
2765         while (try_mplock() == 0)
2766                 ;
2767         if (bootverbose)
2768                 kprintf("Active CPU Mask: %08x\n", smp_active_mask);
2769 }
2770
2771 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
2772
2773 void
2774 cpu_send_ipiq(int dcpu)
2775 {
2776         if ((1 << dcpu) & smp_active_mask)
2777                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
2778 }
2779
2780 #if 0   /* single_apic_ipi_passive() not working yet */
2781 /*
2782  * Returns 0 on failure, 1 on success
2783  */
2784 int
2785 cpu_send_ipiq_passive(int dcpu)
2786 {
2787         int r = 0;
2788         if ((1 << dcpu) & smp_active_mask) {
2789                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
2790                                         APIC_DELMODE_FIXED);
2791         }
2792         return(r);
2793 }
2794 #endif
2795
2796 struct mptable_lapic_cbarg1 {
2797         int     cpu_count;
2798         int     ht_fixup;
2799         u_int   ht_apicid_mask;
2800 };
2801
2802 static int
2803 mptable_lapic_pass1_callback(void *xarg, const void *pos, int type)
2804 {
2805         const struct PROCENTRY *ent;
2806         struct mptable_lapic_cbarg1 *arg = xarg;
2807
2808         if (type != 0)
2809                 return 0;
2810         ent = pos;
2811
2812         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
2813                 return 0;
2814
2815         arg->cpu_count++;
2816         if (ent->apic_id < 32) {
2817                 arg->ht_apicid_mask |= 1 << ent->apic_id;
2818         } else if (arg->ht_fixup) {
2819                 kprintf("MPTABLE: lapic id > 32, disable HTT fixup\n");
2820                 arg->ht_fixup = 0;
2821         }
2822         return 0;
2823 }
2824
2825 struct mptable_lapic_cbarg2 {
2826         int     cpu;
2827         int     logical_cpus;
2828         int     found_bsp;
2829 };
2830
2831 static int
2832 mptable_lapic_pass2_callback(void *xarg, const void *pos, int type)
2833 {
2834         const struct PROCENTRY *ent;
2835         struct mptable_lapic_cbarg2 *arg = xarg;
2836
2837         if (type != 0)
2838                 return 0;
2839         ent = pos;
2840
2841         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
2842                 KKASSERT(!arg->found_bsp);
2843                 arg->found_bsp = 1;
2844         }
2845
2846         if (processor_entry(ent, arg->cpu))
2847                 arg->cpu++;
2848
2849         if (arg->logical_cpus) {
2850                 struct PROCENTRY proc;
2851                 int i;
2852
2853                 /*
2854                  * Create fake mptable processor entries
2855                  * and feed them to processor_entry() to
2856                  * enumerate the logical CPUs.
2857                  */
2858                 bzero(&proc, sizeof(proc));
2859                 proc.type = 0;
2860                 proc.cpu_flags = PROCENTRY_FLAG_EN;
2861                 proc.apic_id = ent->apic_id;
2862
2863                 for (i = 1; i < arg->logical_cpus; i++) {
2864                         proc.apic_id++;
2865                         processor_entry(&proc, arg->cpu);
2866                         arg->cpu++;
2867                 }
2868         }
2869         return 0;
2870 }
2871
2872 static void
2873 mptable_lapic_default(void)
2874 {
2875         int ap_apicid, bsp_apicid;
2876
2877         mp_naps = 1; /* exclude BSP */
2878
2879         /* Map local apic before the id field is accessed */
2880         lapic_init(DEFAULT_APIC_BASE);
2881
2882         bsp_apicid = APIC_ID(lapic.id);
2883         ap_apicid = (bsp_apicid == 0) ? 1 : 0;
2884
2885         /* BSP */
2886         mp_set_cpuids(0, bsp_apicid);
2887         /* one and only AP */
2888         mp_set_cpuids(1, ap_apicid);
2889 }
2890
2891 /*
2892  * Configure:
2893  *     cpu_apic_address (common to all CPUs)
2894  *     mp_naps
2895  *     ID_TO_CPU(N), APIC ID to logical CPU table
2896  *     CPU_TO_ID(N), logical CPU to APIC ID table
2897  */
2898 static void
2899 mptable_lapic_enumerate(struct mptable_pos *mpt)
2900 {
2901         struct mptable_lapic_cbarg1 arg1;
2902         struct mptable_lapic_cbarg2 arg2;
2903         mpcth_t cth;
2904         int error, logical_cpus = 0;
2905         vm_offset_t lapic_addr;
2906
2907         KKASSERT(mpt->mp_fps != NULL);
2908
2909         /*
2910          * Check for use of 'default' configuration
2911          */
2912         if (mpt->mp_fps->mpfb1 != 0) {
2913                 mptable_lapic_default();
2914                 return;
2915         }
2916
2917         cth = mpt->mp_cth;
2918         KKASSERT(cth != NULL);
2919
2920         /* Save local apic address */
2921         lapic_addr = (vm_offset_t)cth->apic_address;
2922         KKASSERT(lapic_addr != 0);
2923
2924         /*
2925          * Find out how many CPUs do we have
2926          */
2927         bzero(&arg1, sizeof(arg1));
2928         arg1.ht_fixup = 1; /* Apply ht fixup by default */
2929
2930         error = mptable_iterate_entries(cth,
2931                     mptable_lapic_pass1_callback, &arg1);
2932         if (error)
2933                 panic("mptable_iterate_entries(lapic_pass1) failed\n");
2934         KKASSERT(arg1.cpu_count != 0);
2935
2936         /* See if we need to fixup HT logical CPUs. */
2937         if (arg1.ht_fixup) {
2938                 logical_cpus = mptable_hyperthread_fixup(arg1.ht_apicid_mask,
2939                                                          arg1.cpu_count);
2940                 if (logical_cpus != 0)
2941                         arg1.cpu_count *= logical_cpus;
2942         }
2943         mp_naps = arg1.cpu_count;
2944
2945         /* Qualify the numbers again, after possible HT fixup */
2946         if (mp_naps > MAXCPU) {
2947                 kprintf("Warning: only using %d of %d available CPUs!\n",
2948                         MAXCPU, mp_naps);
2949                 mp_naps = MAXCPU;
2950         }
2951
2952         --mp_naps;      /* subtract the BSP */
2953
2954         /*
2955          * Link logical CPU id to local apic id
2956          */
2957         bzero(&arg2, sizeof(arg2));
2958         arg2.cpu = 1;
2959         arg2.logical_cpus = logical_cpus;
2960
2961         error = mptable_iterate_entries(cth,
2962                     mptable_lapic_pass2_callback, &arg2);
2963         if (error)
2964                 panic("mptable_iterate_entries(lapic_pass2) failed\n");
2965         KKASSERT(arg2.found_bsp);
2966
2967         /* Map local apic */
2968         lapic_init(lapic_addr);
2969 }
2970
2971 static void
2972 lapic_init(vm_offset_t lapic_addr)
2973 {
2974         /* Local apic is mapped on last page */
2975         SMPpt[NPTEPG - 1] = (pt_entry_t)(PG_V | PG_RW | PG_N |
2976             pmap_get_pgeflag() | (lapic_addr & PG_FRAME));
2977
2978         /* Just for printing */
2979         cpu_apic_address = lapic_addr;
2980 }