c8a2dcbd47b4bf87ca094707ddbfbd29dbdcbfae
[dragonfly.git] / sys / dev / netif / bfe / if_bfe.c
1 /*
2  * Copyright (c) 2003 Stuart Walsh<stu@ipng.org.uk>
3  * and Duncan Barclay<dmlb@dmlb.org>
4  * Modifications for FreeBSD-stable by Edwin Groothuis
5  * <edwin at mavetju.org
6  * < http://lists.freebsd.org/mailman/listinfo/freebsd-bugs>>
7  */
8
9 /*
10  * Redistribution and use in source and binary forms, with or without
11  * modification, are permitted provided that the following conditions
12  * are met:
13  * 1. Redistributions of source code must retain the above copyright
14  *    notice, this list of conditions and the following disclaimer.
15  * 2. Redistributions in binary form must reproduce the above copyright
16  *    notice, this list of conditions and the following disclaimer in the
17  *    documentation and/or other materials provided with the distribution.
18  *
19  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS 'AS IS' AND
20  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
21  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
22  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
23  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
24  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
25  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
26  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
27  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
28  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
29  * SUCH DAMAGE.
30  *
31  * $FreeBSD: src/sys/dev/bfe/if_bfe.c 1.4.4.7 2004/03/02 08:41:33 julian Exp  v
32  * $DragonFly: src/sys/dev/netif/bfe/if_bfe.c,v 1.40 2008/09/17 08:51:29 sephe Exp $
33  */
34
35 #include <sys/param.h>
36 #include <sys/systm.h>
37 #include <sys/sockio.h>
38 #include <sys/mbuf.h>
39 #include <sys/malloc.h>
40 #include <sys/interrupt.h>
41 #include <sys/kernel.h>
42 #include <sys/socket.h>
43 #include <sys/queue.h>
44 #include <sys/bus.h>
45 #include <sys/rman.h>
46 #include <sys/thread2.h>
47
48 #include <net/if.h>
49 #include <net/ifq_var.h>
50 #include <net/if_arp.h>
51 #include <net/ethernet.h>
52 #include <net/if_dl.h>
53 #include <net/if_media.h>
54
55 #include <net/bpf.h>
56
57 #include <net/if_types.h>
58 #include <net/vlan/if_vlan_var.h>
59
60 #include <netinet/in_systm.h>
61 #include <netinet/in.h>
62 #include <netinet/ip.h>
63
64 #include <bus/pci/pcireg.h>
65 #include <bus/pci/pcivar.h>
66 #include <bus/pci/pcidevs.h>
67
68 #include <dev/netif/mii_layer/mii.h>
69 #include <dev/netif/mii_layer/miivar.h>
70
71 #include <dev/netif/bfe/if_bfereg.h>
72
73 MODULE_DEPEND(bfe, pci, 1, 1, 1);
74 MODULE_DEPEND(bfe, miibus, 1, 1, 1);
75
76 /* "controller miibus0" required.  See GENERIC if you get errors here. */
77 #include "miibus_if.h"
78
79 #define BFE_DEVDESC_MAX         64      /* Maximum device description length */
80
81 static struct bfe_type bfe_devs[] = {
82         { PCI_VENDOR_BROADCOM, PCI_PRODUCT_BROADCOM_BCM4401,
83             "Broadcom BCM4401 Fast Ethernet" },
84         { PCI_VENDOR_BROADCOM, PCI_PRODUCT_BROADCOM_BCM4401B0,
85             "Broadcom BCM4401-B0 Fast Ethernet" },
86         { PCI_VENDOR_BROADCOM, PCI_PRODUCT_BROADCOM_BCM4402,
87             "Broadcom BCM4402 Fast Ethernet" },
88         { 0, 0, NULL }
89 };
90
91 static int      bfe_probe(device_t);
92 static int      bfe_attach(device_t);
93 static int      bfe_detach(device_t);
94 static void     bfe_intr(void *);
95 static void     bfe_start(struct ifnet *);
96 static int      bfe_ioctl(struct ifnet *, u_long, caddr_t, struct ucred *);
97 static void     bfe_init(void *);
98 static void     bfe_stop(struct bfe_softc *);
99 static void     bfe_watchdog(struct ifnet *);
100 static void     bfe_shutdown(device_t);
101 static void     bfe_tick(void *);
102 static void     bfe_txeof(struct bfe_softc *);
103 static void     bfe_rxeof(struct bfe_softc *);
104 static void     bfe_set_rx_mode(struct bfe_softc *);
105 static int      bfe_list_rx_init(struct bfe_softc *);
106 static int      bfe_list_newbuf(struct bfe_softc *, int, struct mbuf*);
107 static void     bfe_rx_ring_free(struct bfe_softc *);
108
109 static void     bfe_pci_setup(struct bfe_softc *, uint32_t);
110 static int      bfe_ifmedia_upd(struct ifnet *);
111 static void     bfe_ifmedia_sts(struct ifnet *, struct ifmediareq *);
112 static int      bfe_miibus_readreg(device_t, int, int);
113 static int      bfe_miibus_writereg(device_t, int, int, int);
114 static int      bfe_wait_bit(struct bfe_softc *, uint32_t, uint32_t,
115                              u_long, const int);
116 static void     bfe_get_config(struct bfe_softc *sc);
117 static void     bfe_read_eeprom(struct bfe_softc *, uint8_t *);
118 static void     bfe_stats_update(struct bfe_softc *);
119 static void     bfe_clear_stats (struct bfe_softc *);
120 static int      bfe_readphy(struct bfe_softc *, uint32_t, uint32_t*);
121 static int      bfe_writephy(struct bfe_softc *, uint32_t, uint32_t);
122 static int      bfe_resetphy(struct bfe_softc *);
123 static int      bfe_setupphy(struct bfe_softc *);
124 static void     bfe_chip_reset(struct bfe_softc *);
125 static void     bfe_chip_halt(struct bfe_softc *);
126 static void     bfe_core_reset(struct bfe_softc *);
127 static void     bfe_core_disable(struct bfe_softc *);
128 static int      bfe_dma_alloc(device_t);
129 static void     bfe_dma_free(struct bfe_softc *);
130 static void     bfe_dma_map_desc(void *, bus_dma_segment_t *, int, int);
131 static void     bfe_dma_map(void *, bus_dma_segment_t *, int, int);
132 static void     bfe_cam_write(struct bfe_softc *, u_char *, int);
133
134 static device_method_t bfe_methods[] = {
135         /* Device interface */
136         DEVMETHOD(device_probe,         bfe_probe),
137         DEVMETHOD(device_attach,        bfe_attach),
138         DEVMETHOD(device_detach,        bfe_detach),
139         DEVMETHOD(device_shutdown,      bfe_shutdown),
140
141         /* bus interface */
142         DEVMETHOD(bus_print_child,      bus_generic_print_child),
143         DEVMETHOD(bus_driver_added,     bus_generic_driver_added),
144
145         /* MII interface */
146         DEVMETHOD(miibus_readreg,       bfe_miibus_readreg),
147         DEVMETHOD(miibus_writereg,      bfe_miibus_writereg),
148
149         { 0, 0 }
150 };
151
152 static driver_t bfe_driver = {
153         "bfe",
154         bfe_methods,
155         sizeof(struct bfe_softc)
156 };
157
158 static devclass_t bfe_devclass;
159
160 DRIVER_MODULE(bfe, pci, bfe_driver, bfe_devclass, 0, 0);
161 DRIVER_MODULE(miibus, bfe, miibus_driver, miibus_devclass, 0, 0);
162
163 /*
164  * Probe for a Broadcom 4401 chip. 
165  */
166 static int
167 bfe_probe(device_t dev)
168 {
169         struct bfe_type *t;
170         uint16_t vendor, product;
171
172         vendor = pci_get_vendor(dev);
173         product = pci_get_device(dev);
174
175         for (t = bfe_devs; t->bfe_name != NULL; t++) {
176                 if (vendor == t->bfe_vid && product == t->bfe_did) {
177                         device_set_desc(dev, t->bfe_name);
178                         return(0);
179                 }
180         }
181
182         return(ENXIO);
183 }
184
185 static int
186 bfe_dma_alloc(device_t dev)
187 {
188         struct bfe_softc *sc = device_get_softc(dev);
189         int error, i, tx_pos = 0, rx_pos = 0;
190
191         /*
192          * Parent tag.  Apparently the chip cannot handle any DMA address
193          * greater than BFE_BUS_SPACE_MAXADDR (1GB).
194          */
195         error = bus_dma_tag_create(NULL,          /* parent */
196                         1, 0,                     /* alignment, boundary */
197                         BFE_BUS_SPACE_MAXADDR,    /* lowaddr */
198                         BUS_SPACE_MAXADDR,        /* highaddr */
199                         NULL, NULL,               /* filter, filterarg */
200                         BUS_SPACE_MAXSIZE_32BIT,  /* maxsize */
201                         0,                        /* num of segments */
202                         BUS_SPACE_MAXSIZE_32BIT,  /* max segment size */
203                         0,                        /* flags */
204                         &sc->bfe_parent_tag);
205         if (error) {
206                 device_printf(dev, "could not allocate parent dma tag\n");
207                 return(error);
208         }
209
210         /* tag for TX ring */
211         error = bus_dma_tag_create(sc->bfe_parent_tag, PAGE_SIZE, 0,
212                                    BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
213                                    NULL, NULL,
214                                    BFE_TX_LIST_SIZE, 1, BFE_TX_LIST_SIZE,
215                                    0, &sc->bfe_tx_tag);
216         if (error) {
217                 device_printf(dev, "could not allocate dma tag for TX list\n");
218                 return(error);
219         }
220
221         /* tag for RX ring */
222         error = bus_dma_tag_create(sc->bfe_parent_tag, PAGE_SIZE, 0,
223                                    BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
224                                    NULL, NULL,
225                                    BFE_RX_LIST_SIZE, 1, BFE_RX_LIST_SIZE,
226                                    0, &sc->bfe_rx_tag);
227         if (error) {
228                 device_printf(dev, "could not allocate dma tag for RX list\n");
229                 return(error);
230         }
231
232         /* Tag for RX mbufs */
233         error = bus_dma_tag_create(sc->bfe_parent_tag, ETHER_ALIGN, 0,
234                                    BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
235                                    NULL, NULL,
236                                    MCLBYTES, 1, MCLBYTES,
237                                    BUS_DMA_ALLOCNOW, &sc->bfe_rxbuf_tag);
238         if (error) {
239                 device_printf(dev, "could not allocate dma tag for RX mbufs\n");
240                 return(error);
241         }
242
243         error = bus_dmamap_create(sc->bfe_rxbuf_tag, 0, &sc->bfe_rx_tmpmap);
244         if (error) {
245                 device_printf(dev, "could not create RX mbuf tmp map\n");
246                 bus_dma_tag_destroy(sc->bfe_rxbuf_tag);
247                 sc->bfe_rxbuf_tag = NULL;
248                 return error;
249         }
250
251         /* Allocate dma maps for RX list */
252         for (i = 0; i < BFE_RX_LIST_CNT; i++) {
253                 error = bus_dmamap_create(sc->bfe_rxbuf_tag, 0,
254                                           &sc->bfe_rx_ring[i].bfe_map);
255                 if (error) {
256                         rx_pos = i;
257                         device_printf(dev, "cannot create DMA map for RX\n");
258                         goto ring_fail;
259                 }
260         }
261         rx_pos = BFE_RX_LIST_CNT;
262
263         /* Tag for TX mbufs */
264         error = bus_dma_tag_create(sc->bfe_parent_tag, ETHER_ALIGN, 0,
265                                    BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
266                                    NULL, NULL,
267                                    MCLBYTES, 1, MCLBYTES,
268                                    BUS_DMA_ALLOCNOW, &sc->bfe_txbuf_tag);
269         if (error) {
270                 device_printf(dev, "could not allocate dma tag for TX mbufs\n");
271                 return(error);
272         }
273
274         /* Allocate dmamaps for TX list */
275         for (i = 0; i < BFE_TX_LIST_CNT; i++) {
276                 error = bus_dmamap_create(sc->bfe_txbuf_tag, 0,
277                                           &sc->bfe_tx_ring[i].bfe_map);
278                 if (error) {
279                         tx_pos = i;
280                         device_printf(dev, "cannot create DMA map for TX\n");
281                         goto ring_fail;
282                 }
283         }
284
285         /* Alloc dma for rx ring */
286         error = bus_dmamem_alloc(sc->bfe_rx_tag, (void *)&sc->bfe_rx_list,
287                                  BUS_DMA_WAITOK | BUS_DMA_ZERO,
288                                  &sc->bfe_rx_map);
289         if (error) {
290                 device_printf(dev, "cannot allocate DMA mem for RX\n");
291                 return(error);
292         }
293
294         error = bus_dmamap_load(sc->bfe_rx_tag, sc->bfe_rx_map,
295                                 sc->bfe_rx_list, sizeof(struct bfe_desc),
296                                 bfe_dma_map, &sc->bfe_rx_dma, BUS_DMA_WAITOK);
297         if (error) {
298                 device_printf(dev, "cannot load DMA map for RX\n");
299                 return(error);
300         }
301
302         /* Alloc dma for tx ring */
303         error = bus_dmamem_alloc(sc->bfe_tx_tag, (void *)&sc->bfe_tx_list,
304                                  BUS_DMA_WAITOK | BUS_DMA_ZERO,
305                                  &sc->bfe_tx_map);
306         if (error) {
307                 device_printf(dev, "cannot allocate DMA mem for TX\n");
308                 return(error);
309         }
310
311         error = bus_dmamap_load(sc->bfe_tx_tag, sc->bfe_tx_map,
312                                 sc->bfe_tx_list, sizeof(struct bfe_desc),
313                                 bfe_dma_map, &sc->bfe_tx_dma, BUS_DMA_WAITOK);
314         if (error) {
315                 device_printf(dev, "cannot load DMA map for TX\n");
316                 return(error);
317         }
318
319         return(0);
320
321 ring_fail:
322         if (sc->bfe_rxbuf_tag != NULL) {
323                 for (i = 0; i < rx_pos; ++i) {
324                         bus_dmamap_destroy(sc->bfe_rxbuf_tag,
325                                            sc->bfe_rx_ring[i].bfe_map);
326                 }
327                 bus_dmamap_destroy(sc->bfe_rxbuf_tag, sc->bfe_rx_tmpmap);
328                 bus_dma_tag_destroy(sc->bfe_rxbuf_tag);
329                 sc->bfe_rxbuf_tag = NULL;
330         }
331
332         if (sc->bfe_txbuf_tag != NULL) {
333                 for (i = 0; i < tx_pos; ++i) {
334                         bus_dmamap_destroy(sc->bfe_txbuf_tag,
335                                            sc->bfe_tx_ring[i].bfe_map);
336                 }
337                 bus_dma_tag_destroy(sc->bfe_txbuf_tag);
338                 sc->bfe_txbuf_tag = NULL;
339         }
340         return error;
341 }
342
343 static int
344 bfe_attach(device_t dev)
345 {
346         struct ifnet *ifp;
347         struct bfe_softc *sc;
348         int error = 0, rid;
349
350         sc = device_get_softc(dev);
351
352         sc->bfe_dev = dev;
353         callout_init(&sc->bfe_stat_timer);
354
355 #ifndef BURN_BRIDGES
356         /*
357          * Handle power management nonsense.
358          */
359         if (pci_get_powerstate(dev) != PCI_POWERSTATE_D0) {
360                 uint32_t membase, irq;
361
362                 /* Save important PCI config data. */
363                 membase = pci_read_config(dev, BFE_PCI_MEMLO, 4);
364                 irq = pci_read_config(dev, BFE_PCI_INTLINE, 4);
365
366                 /* Reset the power state. */
367                 device_printf(dev, "chip is in D%d power mode"
368                               " -- setting to D0\n", pci_get_powerstate(dev));
369
370                 pci_set_powerstate(dev, PCI_POWERSTATE_D0);
371
372                 /* Restore PCI config data. */
373                 pci_write_config(dev, BFE_PCI_MEMLO, membase, 4);
374                 pci_write_config(dev, BFE_PCI_INTLINE, irq, 4);
375         }
376 #endif  /* !BURN_BRIDGE */
377
378         /*
379          * Map control/status registers.
380          */
381         pci_enable_busmaster(dev);
382
383         rid = BFE_PCI_MEMLO;
384         sc->bfe_res = bus_alloc_resource_any(dev, SYS_RES_MEMORY, &rid,
385             RF_ACTIVE);
386         if (sc->bfe_res == NULL) {
387                 device_printf(dev, "couldn't map memory\n");
388                 return ENXIO;
389         }
390
391         sc->bfe_btag = rman_get_bustag(sc->bfe_res);
392         sc->bfe_bhandle = rman_get_bushandle(sc->bfe_res);
393
394         /* Allocate interrupt */
395         rid = 0;
396
397         sc->bfe_irq = bus_alloc_resource_any(dev, SYS_RES_IRQ, &rid,
398             RF_SHAREABLE | RF_ACTIVE);
399         if (sc->bfe_irq == NULL) {
400                 device_printf(dev, "couldn't map interrupt\n");
401                 error = ENXIO;
402                 goto fail;
403         }
404
405         error = bfe_dma_alloc(dev);
406         if (error != 0) {
407                 device_printf(dev, "failed to allocate DMA resources\n");
408                 goto fail;
409         }
410
411         /* Set up ifnet structure */
412         ifp = &sc->arpcom.ac_if;
413         ifp->if_softc = sc;
414         if_initname(ifp, device_get_name(dev), device_get_unit(dev));
415         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
416         ifp->if_ioctl = bfe_ioctl;
417         ifp->if_start = bfe_start;
418         ifp->if_watchdog = bfe_watchdog;
419         ifp->if_init = bfe_init;
420         ifp->if_mtu = ETHERMTU;
421         ifp->if_baudrate = 100000000;
422         ifp->if_capabilities |= IFCAP_VLAN_MTU;
423         ifp->if_capenable |= IFCAP_VLAN_MTU;
424         ifp->if_hdrlen = sizeof(struct ether_vlan_header);
425         ifq_set_maxlen(&ifp->if_snd, BFE_TX_QLEN);
426         ifq_set_ready(&ifp->if_snd);
427
428         bfe_get_config(sc);
429
430         /* Reset the chip and turn on the PHY */
431         bfe_chip_reset(sc);
432
433         if (mii_phy_probe(dev, &sc->bfe_miibus,
434                                 bfe_ifmedia_upd, bfe_ifmedia_sts)) {
435                 device_printf(dev, "MII without any PHY!\n");
436                 error = ENXIO;
437                 goto fail;
438         }
439
440         ether_ifattach(ifp, sc->arpcom.ac_enaddr, NULL);
441
442         /*
443          * Hook interrupt last to avoid having to lock softc
444          */
445         error = bus_setup_intr(dev, sc->bfe_irq, INTR_MPSAFE,
446                                bfe_intr, sc, &sc->bfe_intrhand, 
447                                sc->arpcom.ac_if.if_serializer);
448
449         if (error) {
450                 ether_ifdetach(ifp);
451                 device_printf(dev, "couldn't set up irq\n");
452                 goto fail;
453         }
454
455         ifp->if_cpuid = ithread_cpuid(rman_get_start(sc->bfe_irq));
456         KKASSERT(ifp->if_cpuid >= 0 && ifp->if_cpuid < ncpus);
457         return 0;
458 fail:
459         bfe_detach(dev);
460         return(error);
461 }
462
463 static int
464 bfe_detach(device_t dev)
465 {
466         struct bfe_softc *sc = device_get_softc(dev);
467         struct ifnet *ifp = &sc->arpcom.ac_if;
468
469         if (device_is_attached(dev)) {
470                 lwkt_serialize_enter(ifp->if_serializer);
471                 bfe_stop(sc);
472                 bfe_chip_reset(sc);
473                 bus_teardown_intr(dev, sc->bfe_irq, sc->bfe_intrhand);
474                 lwkt_serialize_exit(ifp->if_serializer);
475
476                 ether_ifdetach(ifp);
477         }
478         if (sc->bfe_miibus != NULL)
479                 device_delete_child(dev, sc->bfe_miibus);
480         bus_generic_detach(dev);
481
482         if (sc->bfe_irq != NULL)
483                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->bfe_irq);
484
485         if (sc->bfe_res != NULL) {
486                 bus_release_resource(dev, SYS_RES_MEMORY, BFE_PCI_MEMLO,
487                                      sc->bfe_res);
488         }
489         bfe_dma_free(sc);
490
491         return(0);
492 }
493
494 /*
495  * Stop all chip I/O so that the kernel's probe routines don't
496  * get confused by errant DMAs when rebooting.
497  */
498 static void
499 bfe_shutdown(device_t dev)
500 {
501         struct bfe_softc *sc = device_get_softc(dev);
502         struct ifnet *ifp = &sc->arpcom.ac_if;
503
504         lwkt_serialize_enter(ifp->if_serializer);
505         bfe_stop(sc); 
506         lwkt_serialize_exit(ifp->if_serializer);
507 }
508
509 static int
510 bfe_miibus_readreg(device_t dev, int phy, int reg)
511 {
512         struct bfe_softc *sc;
513         uint32_t ret;
514
515         sc = device_get_softc(dev);
516         if (phy != sc->bfe_phyaddr)
517                 return(0);
518         bfe_readphy(sc, reg, &ret);
519
520         return(ret);
521 }
522
523 static int
524 bfe_miibus_writereg(device_t dev, int phy, int reg, int val)
525 {
526         struct bfe_softc *sc;
527
528         sc = device_get_softc(dev);
529         if (phy != sc->bfe_phyaddr)
530                 return(0);
531         bfe_writephy(sc, reg, val); 
532
533         return(0);
534 }
535
536 static void
537 bfe_tx_ring_free(struct bfe_softc *sc)
538 {
539         int i;
540     
541         for (i = 0; i < BFE_TX_LIST_CNT; i++) {
542                 bus_dmamap_unload(sc->bfe_txbuf_tag,
543                                   sc->bfe_tx_ring[i].bfe_map);
544                 if (sc->bfe_tx_ring[i].bfe_mbuf != NULL) {
545                         m_freem(sc->bfe_tx_ring[i].bfe_mbuf);
546                         sc->bfe_tx_ring[i].bfe_mbuf = NULL;
547                 }
548         }
549         bzero(sc->bfe_tx_list, BFE_TX_LIST_SIZE);
550         bus_dmamap_sync(sc->bfe_tx_tag, sc->bfe_tx_map, BUS_DMASYNC_PREWRITE);
551 }
552
553 static void
554 bfe_rx_ring_free(struct bfe_softc *sc)
555 {
556         int i;
557
558         for (i = 0; i < BFE_RX_LIST_CNT; i++) {
559                 if (sc->bfe_rx_ring[i].bfe_mbuf != NULL) {
560                         bus_dmamap_unload(sc->bfe_rxbuf_tag,
561                                           sc->bfe_rx_ring[i].bfe_map);
562                         m_freem(sc->bfe_rx_ring[i].bfe_mbuf);
563                         sc->bfe_rx_ring[i].bfe_mbuf = NULL;
564                 }
565         }
566         bzero(sc->bfe_rx_list, BFE_RX_LIST_SIZE);
567         bus_dmamap_sync(sc->bfe_rx_tag, sc->bfe_rx_map, BUS_DMASYNC_PREWRITE);
568 }
569
570 static int 
571 bfe_list_rx_init(struct bfe_softc *sc)
572 {
573         int i;
574
575         for (i = 0; i < BFE_RX_LIST_CNT; i++)
576                 if (bfe_list_newbuf(sc, i, NULL) == ENOBUFS) 
577                         return(ENOBUFS);
578
579         bus_dmamap_sync(sc->bfe_rx_tag, sc->bfe_rx_map, BUS_DMASYNC_PREWRITE);
580         CSR_WRITE_4(sc, BFE_DMARX_PTR, (i * sizeof(struct bfe_desc)));
581
582         sc->bfe_rx_cons = 0;
583
584         return(0);
585 }
586
587 static int
588 bfe_list_newbuf(struct bfe_softc *sc, int c, struct mbuf *m)
589 {
590         struct bfe_rxheader *rx_header;
591         struct bfe_desc *d;
592         struct bfe_data *r;
593         uint32_t ctrl;
594
595         if ((c < 0) || (c >= BFE_RX_LIST_CNT))
596                 return(EINVAL);
597
598         if (m == NULL) {
599                 m = m_getcl(MB_DONTWAIT, MT_DATA, M_PKTHDR);
600                 if (m == NULL)
601                         return(ENOBUFS);
602                 m->m_len = m->m_pkthdr.len = MCLBYTES;
603         }
604         else
605                 m->m_data = m->m_ext.ext_buf;
606
607         rx_header = mtod(m, struct bfe_rxheader *);
608         rx_header->len = 0;
609         rx_header->flags = 0;
610
611         /* Map the mbuf into DMA */
612         sc->bfe_rx_cnt = c;
613         d = &sc->bfe_rx_list[c];
614         r = &sc->bfe_rx_ring[c];
615         /* XXX error? */
616         bus_dmamap_load(sc->bfe_rxbuf_tag, r->bfe_map, mtod(m, void *),
617                         MCLBYTES, bfe_dma_map_desc, d, BUS_DMA_NOWAIT);
618         bus_dmamap_sync(sc->bfe_rxbuf_tag, r->bfe_map, BUS_DMASYNC_PREWRITE);
619
620         ctrl = ETHER_MAX_LEN + 32;
621
622         if(c == BFE_RX_LIST_CNT - 1)
623                 ctrl |= BFE_DESC_EOT;
624
625         d->bfe_ctrl = ctrl;
626         r->bfe_mbuf = m;
627         bus_dmamap_sync(sc->bfe_rx_tag, sc->bfe_rx_map, BUS_DMASYNC_PREWRITE);
628         return(0);
629 }
630
631 static void
632 bfe_get_config(struct bfe_softc *sc)
633 {
634         uint8_t eeprom[128];
635
636         bfe_read_eeprom(sc, eeprom);
637
638         sc->arpcom.ac_enaddr[0] = eeprom[79];
639         sc->arpcom.ac_enaddr[1] = eeprom[78];
640         sc->arpcom.ac_enaddr[2] = eeprom[81];
641         sc->arpcom.ac_enaddr[3] = eeprom[80];
642         sc->arpcom.ac_enaddr[4] = eeprom[83];
643         sc->arpcom.ac_enaddr[5] = eeprom[82];
644
645         sc->bfe_phyaddr = eeprom[90] & 0x1f;
646         sc->bfe_mdc_port = (eeprom[90] >> 14) & 0x1;
647
648         sc->bfe_core_unit = 0; 
649         sc->bfe_dma_offset = BFE_PCI_DMA;
650 }
651
652 static void
653 bfe_pci_setup(struct bfe_softc *sc, uint32_t cores)
654 {
655         uint32_t bar_orig, pci_rev, val;
656
657         bar_orig = pci_read_config(sc->bfe_dev, BFE_BAR0_WIN, 4);
658         pci_write_config(sc->bfe_dev, BFE_BAR0_WIN, BFE_REG_PCI, 4);
659         pci_rev = CSR_READ_4(sc, BFE_SBIDHIGH) & BFE_RC_MASK;
660
661         val = CSR_READ_4(sc, BFE_SBINTVEC);
662         val |= cores;
663         CSR_WRITE_4(sc, BFE_SBINTVEC, val);
664
665         val = CSR_READ_4(sc, BFE_SSB_PCI_TRANS_2);
666         val |= BFE_SSB_PCI_PREF | BFE_SSB_PCI_BURST;
667         CSR_WRITE_4(sc, BFE_SSB_PCI_TRANS_2, val);
668
669         pci_write_config(sc->bfe_dev, BFE_BAR0_WIN, bar_orig, 4);
670 }
671
672 static void 
673 bfe_clear_stats(struct bfe_softc *sc)
674 {
675         u_long reg;
676
677         CSR_WRITE_4(sc, BFE_MIB_CTRL, BFE_MIB_CLR_ON_READ);
678         for (reg = BFE_TX_GOOD_O; reg <= BFE_TX_PAUSE; reg += 4)
679                 CSR_READ_4(sc, reg);
680         for (reg = BFE_RX_GOOD_O; reg <= BFE_RX_NPAUSE; reg += 4)
681                 CSR_READ_4(sc, reg);
682 }
683
684 static int 
685 bfe_resetphy(struct bfe_softc *sc)
686 {
687         uint32_t val;
688
689         bfe_writephy(sc, 0, BMCR_RESET);
690         DELAY(100);
691         bfe_readphy(sc, 0, &val);
692         if (val & BMCR_RESET) {
693                 if_printf(&sc->arpcom.ac_if,
694                           "PHY Reset would not complete.\n");
695                 return(ENXIO);
696         }
697         return(0);
698 }
699
700 static void
701 bfe_chip_halt(struct bfe_softc *sc)
702 {
703         /* disable interrupts - not that it actually does..*/
704         CSR_WRITE_4(sc, BFE_IMASK, 0);
705         CSR_READ_4(sc, BFE_IMASK);
706
707         CSR_WRITE_4(sc, BFE_ENET_CTRL, BFE_ENET_DISABLE);
708         bfe_wait_bit(sc, BFE_ENET_CTRL, BFE_ENET_DISABLE, 200, 1);
709
710         CSR_WRITE_4(sc, BFE_DMARX_CTRL, 0);
711         CSR_WRITE_4(sc, BFE_DMATX_CTRL, 0);
712         DELAY(10);
713 }
714
715 static void
716 bfe_chip_reset(struct bfe_softc *sc)
717 {
718         uint32_t val;    
719
720         /* Set the interrupt vector for the enet core */
721         bfe_pci_setup(sc, BFE_INTVEC_ENET0);
722
723         /* is core up? */
724         val = CSR_READ_4(sc, BFE_SBTMSLOW) & (BFE_RESET | BFE_REJECT | BFE_CLOCK);
725         if (val == BFE_CLOCK) {
726                 /* It is, so shut it down */
727                 CSR_WRITE_4(sc, BFE_RCV_LAZY, 0);
728                 CSR_WRITE_4(sc, BFE_ENET_CTRL, BFE_ENET_DISABLE);
729                 bfe_wait_bit(sc, BFE_ENET_CTRL, BFE_ENET_DISABLE, 100, 1);
730                 CSR_WRITE_4(sc, BFE_DMATX_CTRL, 0);
731                 sc->bfe_tx_cnt = sc->bfe_tx_prod = sc->bfe_tx_cons = 0;
732                 if (CSR_READ_4(sc, BFE_DMARX_STAT) & BFE_STAT_EMASK) 
733                         bfe_wait_bit(sc, BFE_DMARX_STAT, BFE_STAT_SIDLE, 100, 0);
734                 CSR_WRITE_4(sc, BFE_DMARX_CTRL, 0);
735                 sc->bfe_rx_prod = sc->bfe_rx_cons = 0;
736         }
737
738         bfe_core_reset(sc);
739         bfe_clear_stats(sc);
740
741         /*
742          * We want the phy registers to be accessible even when
743          * the driver is "downed" so initialize MDC preamble, frequency,
744          * and whether internal or external phy here.
745          */
746
747         /* 4402 has 62.5Mhz SB clock and internal phy */
748         CSR_WRITE_4(sc, BFE_MDIO_CTRL, 0x8d);
749
750         /* Internal or external PHY? */
751         val = CSR_READ_4(sc, BFE_DEVCTRL);
752         if (!(val & BFE_IPP)) 
753                 CSR_WRITE_4(sc, BFE_ENET_CTRL, BFE_ENET_EPSEL);
754         else if (CSR_READ_4(sc, BFE_DEVCTRL) & BFE_EPR) {
755                 BFE_AND(sc, BFE_DEVCTRL, ~BFE_EPR);
756                 DELAY(100);
757         }
758
759         /* Enable CRC32 generation and set proper LED modes */
760         BFE_OR(sc, BFE_MAC_CTRL, BFE_CTRL_CRC32_ENAB | BFE_CTRL_LED);
761
762         /* Reset or clear powerdown control bit  */
763         BFE_AND(sc, BFE_MAC_CTRL, ~BFE_CTRL_PDOWN);
764
765         CSR_WRITE_4(sc, BFE_RCV_LAZY, ((1 << BFE_LAZY_FC_SHIFT) & 
766                                 BFE_LAZY_FC_MASK));
767
768         /* 
769          * We don't want lazy interrupts, so just send them at the end of a
770          * frame, please 
771          */
772         BFE_OR(sc, BFE_RCV_LAZY, 0);
773
774         /* Set max lengths, accounting for VLAN tags */
775         CSR_WRITE_4(sc, BFE_RXMAXLEN, ETHER_MAX_LEN+32);
776         CSR_WRITE_4(sc, BFE_TXMAXLEN, ETHER_MAX_LEN+32);
777
778         /* Set watermark XXX - magic */
779         CSR_WRITE_4(sc, BFE_TX_WMARK, 56);
780
781         /* 
782          * Initialise DMA channels - not forgetting dma addresses need to be
783          * added to BFE_PCI_DMA 
784          */
785         CSR_WRITE_4(sc, BFE_DMATX_CTRL, BFE_TX_CTRL_ENABLE);
786         CSR_WRITE_4(sc, BFE_DMATX_ADDR, sc->bfe_tx_dma + BFE_PCI_DMA);
787
788         CSR_WRITE_4(sc, BFE_DMARX_CTRL, (BFE_RX_OFFSET << BFE_RX_CTRL_ROSHIFT) | 
789                         BFE_RX_CTRL_ENABLE);
790         CSR_WRITE_4(sc, BFE_DMARX_ADDR, sc->bfe_rx_dma + BFE_PCI_DMA);
791
792         bfe_resetphy(sc);
793         bfe_setupphy(sc);
794 }
795
796 static void
797 bfe_core_disable(struct bfe_softc *sc)
798 {
799         if ((CSR_READ_4(sc, BFE_SBTMSLOW)) & BFE_RESET)
800                 return;
801
802         /* 
803          * Set reject, wait for it set, then wait for the core to stop being busy
804          * Then set reset and reject and enable the clocks
805          */
806         CSR_WRITE_4(sc, BFE_SBTMSLOW, (BFE_REJECT | BFE_CLOCK));
807         bfe_wait_bit(sc, BFE_SBTMSLOW, BFE_REJECT, 1000, 0);
808         bfe_wait_bit(sc, BFE_SBTMSHIGH, BFE_BUSY, 1000, 1);
809         CSR_WRITE_4(sc, BFE_SBTMSLOW, (BFE_FGC | BFE_CLOCK | BFE_REJECT |
810                                 BFE_RESET));
811         CSR_READ_4(sc, BFE_SBTMSLOW);
812         DELAY(10);
813         /* Leave reset and reject set */
814         CSR_WRITE_4(sc, BFE_SBTMSLOW, (BFE_REJECT | BFE_RESET));
815         DELAY(10);
816 }
817
818 static void
819 bfe_core_reset(struct bfe_softc *sc)
820 {
821         uint32_t val;
822
823         /* Disable the core */
824         bfe_core_disable(sc);
825
826         /* and bring it back up */
827         CSR_WRITE_4(sc, BFE_SBTMSLOW, (BFE_RESET | BFE_CLOCK | BFE_FGC));
828         CSR_READ_4(sc, BFE_SBTMSLOW);
829         DELAY(10);
830
831         /* Chip bug, clear SERR, IB and TO if they are set. */
832         if (CSR_READ_4(sc, BFE_SBTMSHIGH) & BFE_SERR)
833                 CSR_WRITE_4(sc, BFE_SBTMSHIGH, 0);
834         val = CSR_READ_4(sc, BFE_SBIMSTATE);
835         if (val & (BFE_IBE | BFE_TO))
836                 CSR_WRITE_4(sc, BFE_SBIMSTATE, val & ~(BFE_IBE | BFE_TO));
837
838         /* Clear reset and allow it to move through the core */
839         CSR_WRITE_4(sc, BFE_SBTMSLOW, (BFE_CLOCK | BFE_FGC));
840         CSR_READ_4(sc, BFE_SBTMSLOW);
841         DELAY(10);
842
843         /* Leave the clock set */
844         CSR_WRITE_4(sc, BFE_SBTMSLOW, BFE_CLOCK);
845         CSR_READ_4(sc, BFE_SBTMSLOW);
846         DELAY(10);
847 }
848
849 static void 
850 bfe_cam_write(struct bfe_softc *sc, u_char *data, int index)
851 {
852         uint32_t val;
853
854         val  = ((uint32_t) data[2]) << 24;
855         val |= ((uint32_t) data[3]) << 16;
856         val |= ((uint32_t) data[4]) <<  8;
857         val |= ((uint32_t) data[5]);
858         CSR_WRITE_4(sc, BFE_CAM_DATA_LO, val);
859         val = (BFE_CAM_HI_VALID |
860                         (((uint32_t) data[0]) << 8) |
861                         (((uint32_t) data[1])));
862         CSR_WRITE_4(sc, BFE_CAM_DATA_HI, val);
863         CSR_WRITE_4(sc, BFE_CAM_CTRL, (BFE_CAM_WRITE |
864                     ((uint32_t)index << BFE_CAM_INDEX_SHIFT)));
865         bfe_wait_bit(sc, BFE_CAM_CTRL, BFE_CAM_BUSY, 10000, 1);
866 }
867
868 static void 
869 bfe_set_rx_mode(struct bfe_softc *sc)
870 {
871         struct ifnet *ifp = &sc->arpcom.ac_if;
872         struct ifmultiaddr  *ifma;
873         uint32_t val;
874         int i = 0;
875
876         val = CSR_READ_4(sc, BFE_RXCONF);
877
878         if (ifp->if_flags & IFF_PROMISC)
879                 val |= BFE_RXCONF_PROMISC;
880         else
881                 val &= ~BFE_RXCONF_PROMISC;
882
883         if (ifp->if_flags & IFF_BROADCAST)
884                 val &= ~BFE_RXCONF_DBCAST;
885         else
886                 val |= BFE_RXCONF_DBCAST;
887
888
889         CSR_WRITE_4(sc, BFE_CAM_CTRL, 0);
890         bfe_cam_write(sc, sc->arpcom.ac_enaddr, i++);
891
892         if (ifp->if_flags & IFF_ALLMULTI) {
893                 val |= BFE_RXCONF_ALLMULTI;
894         } else {
895                 val &= ~BFE_RXCONF_ALLMULTI;
896                 LIST_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
897                         if (ifma->ifma_addr->sa_family != AF_LINK)
898                                 continue;
899                         bfe_cam_write(sc,
900                             LLADDR((struct sockaddr_dl *)ifma->ifma_addr), i++);
901                 }
902         }
903
904         CSR_WRITE_4(sc, BFE_RXCONF, val);
905         BFE_OR(sc, BFE_CAM_CTRL, BFE_CAM_ENABLE);
906 }
907
908 static void
909 bfe_dma_map(void *arg, bus_dma_segment_t *segs, int nseg, int error)
910 {
911         uint32_t *ptr;
912
913         ptr = arg;
914         *ptr = segs->ds_addr;
915 }
916
917 static void
918 bfe_dma_map_desc(void *arg, bus_dma_segment_t *segs, int nseg, int error)
919 {
920         struct bfe_desc *d;
921
922         d = arg;
923         /* The chip needs all addresses to be added to BFE_PCI_DMA */
924         d->bfe_addr = segs->ds_addr + BFE_PCI_DMA;
925 }
926
927 static void
928 bfe_dma_free(struct bfe_softc *sc)
929 {
930         int i;
931
932         if (sc->bfe_tx_tag != NULL) {
933                 bus_dmamap_unload(sc->bfe_tx_tag, sc->bfe_tx_map);
934                 if (sc->bfe_tx_list != NULL) {
935                         bus_dmamem_free(sc->bfe_tx_tag, sc->bfe_tx_list,
936                                         sc->bfe_tx_map);
937                         sc->bfe_tx_list = NULL;
938                 }
939                 bus_dma_tag_destroy(sc->bfe_tx_tag);
940                 sc->bfe_tx_tag = NULL;
941         }
942
943         if (sc->bfe_rx_tag != NULL) {
944                 bus_dmamap_unload(sc->bfe_rx_tag, sc->bfe_rx_map);
945                 if (sc->bfe_rx_list != NULL) {
946                         bus_dmamem_free(sc->bfe_rx_tag, sc->bfe_rx_list,
947                                         sc->bfe_rx_map);
948                         sc->bfe_rx_list = NULL;
949                 }
950                 bus_dma_tag_destroy(sc->bfe_rx_tag);
951                 sc->bfe_rx_tag = NULL;
952         }
953
954         if (sc->bfe_txbuf_tag != NULL) {
955                 for (i = 0; i < BFE_TX_LIST_CNT; i++) {
956                         bus_dmamap_destroy(sc->bfe_txbuf_tag,
957                                            sc->bfe_tx_ring[i].bfe_map);
958                 }
959                 bus_dma_tag_destroy(sc->bfe_txbuf_tag);
960                 sc->bfe_txbuf_tag = NULL;
961         }
962
963         if (sc->bfe_rxbuf_tag != NULL) {
964                 for (i = 0; i < BFE_RX_LIST_CNT; i++) {
965                         bus_dmamap_destroy(sc->bfe_rxbuf_tag,
966                                            sc->bfe_rx_ring[i].bfe_map);
967                 }
968                 bus_dmamap_destroy(sc->bfe_rxbuf_tag, sc->bfe_rx_tmpmap);
969                 bus_dma_tag_destroy(sc->bfe_rxbuf_tag);
970                 sc->bfe_rxbuf_tag = NULL;
971         }
972
973         if (sc->bfe_parent_tag != NULL) {
974                 bus_dma_tag_destroy(sc->bfe_parent_tag);
975                 sc->bfe_parent_tag = NULL;
976         }
977 }
978
979 static void
980 bfe_read_eeprom(struct bfe_softc *sc, uint8_t *data)
981 {
982         long i;
983         uint16_t *ptr = (uint16_t *)data;
984
985         for (i = 0; i < 128; i += 2)
986                 ptr[i/2] = CSR_READ_4(sc, 4096 + i);
987 }
988
989 static int
990 bfe_wait_bit(struct bfe_softc *sc, uint32_t reg, uint32_t bit, 
991              u_long timeout, const int clear)
992 {
993         u_long i;
994
995         for (i = 0; i < timeout; i++) {
996                 uint32_t val = CSR_READ_4(sc, reg);
997
998                 if (clear && !(val & bit))
999                         break;
1000                 if (!clear && (val & bit))
1001                         break;
1002                 DELAY(10);
1003         }
1004         if (i == timeout) {
1005                 if_printf(&sc->arpcom.ac_if,
1006                           "BUG!  Timeout waiting for bit %08x of register "
1007                           "%x to %s.\n", bit, reg, 
1008                           (clear ? "clear" : "set"));
1009                 return -1;
1010         }
1011         return 0;
1012 }
1013
1014 static int
1015 bfe_readphy(struct bfe_softc *sc, uint32_t reg, uint32_t *val)
1016 {
1017         int err; 
1018
1019         /* Clear MII ISR */
1020         CSR_WRITE_4(sc, BFE_EMAC_ISTAT, BFE_EMAC_INT_MII);
1021         CSR_WRITE_4(sc, BFE_MDIO_DATA, (BFE_MDIO_SB_START |
1022                                 (BFE_MDIO_OP_READ << BFE_MDIO_OP_SHIFT) |
1023                                 (sc->bfe_phyaddr << BFE_MDIO_PMD_SHIFT) |
1024                                 (reg << BFE_MDIO_RA_SHIFT) |
1025                                 (BFE_MDIO_TA_VALID << BFE_MDIO_TA_SHIFT)));
1026         err = bfe_wait_bit(sc, BFE_EMAC_ISTAT, BFE_EMAC_INT_MII, 100, 0);
1027         *val = CSR_READ_4(sc, BFE_MDIO_DATA) & BFE_MDIO_DATA_DATA;
1028         return(err);
1029 }
1030
1031 static int
1032 bfe_writephy(struct bfe_softc *sc, uint32_t reg, uint32_t val)
1033 {
1034         int status;
1035
1036         CSR_WRITE_4(sc, BFE_EMAC_ISTAT, BFE_EMAC_INT_MII);
1037         CSR_WRITE_4(sc, BFE_MDIO_DATA, (BFE_MDIO_SB_START |
1038                                 (BFE_MDIO_OP_WRITE << BFE_MDIO_OP_SHIFT) |
1039                                 (sc->bfe_phyaddr << BFE_MDIO_PMD_SHIFT) |
1040                                 (reg << BFE_MDIO_RA_SHIFT) |
1041                                 (BFE_MDIO_TA_VALID << BFE_MDIO_TA_SHIFT) |
1042                                 (val & BFE_MDIO_DATA_DATA)));
1043         status = bfe_wait_bit(sc, BFE_EMAC_ISTAT, BFE_EMAC_INT_MII, 100, 0);
1044
1045         return status;
1046 }
1047
1048 /* 
1049  * XXX - I think this is handled by the PHY driver, but it can't hurt to do it
1050  * twice
1051  */
1052 static int
1053 bfe_setupphy(struct bfe_softc *sc)
1054 {
1055         uint32_t val;
1056         
1057         /* Enable activity LED */
1058         bfe_readphy(sc, 26, &val);
1059         bfe_writephy(sc, 26, val & 0x7fff); 
1060         bfe_readphy(sc, 26, &val);
1061
1062         /* Enable traffic meter LED mode */
1063         bfe_readphy(sc, 27, &val);
1064         bfe_writephy(sc, 27, val | (1 << 6));
1065
1066         return(0);
1067 }
1068
1069 static void 
1070 bfe_stats_update(struct bfe_softc *sc)
1071 {
1072         u_long reg;
1073         uint32_t *val;
1074
1075         val = &sc->bfe_hwstats.tx_good_octets;
1076         for (reg = BFE_TX_GOOD_O; reg <= BFE_TX_PAUSE; reg += 4)
1077                 *val++ += CSR_READ_4(sc, reg);
1078         val = &sc->bfe_hwstats.rx_good_octets;
1079         for (reg = BFE_RX_GOOD_O; reg <= BFE_RX_NPAUSE; reg += 4)
1080                 *val++ += CSR_READ_4(sc, reg);
1081 }
1082
1083 static void
1084 bfe_txeof(struct bfe_softc *sc)
1085 {
1086         struct ifnet *ifp = &sc->arpcom.ac_if;
1087         uint32_t i, chipidx;
1088
1089         chipidx = CSR_READ_4(sc, BFE_DMATX_STAT) & BFE_STAT_CDMASK;
1090         chipidx /= sizeof(struct bfe_desc);
1091
1092         i = sc->bfe_tx_cons;
1093         /* Go through the mbufs and free those that have been transmitted */
1094         while (i != chipidx) {
1095                 struct bfe_data *r = &sc->bfe_tx_ring[i];
1096
1097                 bus_dmamap_unload(sc->bfe_txbuf_tag, r->bfe_map);
1098                 if (r->bfe_mbuf != NULL) {
1099                         ifp->if_opackets++;
1100                         m_freem(r->bfe_mbuf);
1101                         r->bfe_mbuf = NULL;
1102                 }
1103                 sc->bfe_tx_cnt--;
1104                 BFE_INC(i, BFE_TX_LIST_CNT);
1105         }
1106
1107         if (i != sc->bfe_tx_cons) {
1108                 /* we freed up some mbufs */
1109                 sc->bfe_tx_cons = i;
1110                 ifp->if_flags &= ~IFF_OACTIVE;
1111         }
1112         if (sc->bfe_tx_cnt == 0)
1113                 ifp->if_timer = 0;
1114         else
1115                 ifp->if_timer = 5;
1116 }
1117
1118 /* Pass a received packet up the stack */
1119 static void
1120 bfe_rxeof(struct bfe_softc *sc)
1121 {
1122         struct ifnet *ifp = &sc->arpcom.ac_if;
1123         struct mbuf *m;
1124         struct bfe_rxheader *rxheader;
1125         struct bfe_data *r;
1126         uint32_t cons, status, current, len, flags;
1127         struct mbuf_chain chain[MAXCPU];
1128
1129         cons = sc->bfe_rx_cons;
1130         status = CSR_READ_4(sc, BFE_DMARX_STAT);
1131         current = (status & BFE_STAT_CDMASK) / sizeof(struct bfe_desc);
1132
1133         ether_input_chain_init(chain);
1134
1135         while (current != cons) {
1136                 r = &sc->bfe_rx_ring[cons];
1137                 m = r->bfe_mbuf;
1138                 rxheader = mtod(m, struct bfe_rxheader*);
1139                 bus_dmamap_sync(sc->bfe_rxbuf_tag, r->bfe_map, BUS_DMASYNC_POSTREAD);
1140                 len = rxheader->len;
1141                 r->bfe_mbuf = NULL;
1142
1143                 bus_dmamap_unload(sc->bfe_rxbuf_tag, r->bfe_map);
1144                 flags = rxheader->flags;
1145
1146                 len -= ETHER_CRC_LEN;
1147
1148                 /* flag an error and try again */
1149                 if ((len > ETHER_MAX_LEN+32) || (flags & BFE_RX_FLAG_ERRORS)) {
1150                         ifp->if_ierrors++;
1151                         if (flags & BFE_RX_FLAG_SERR)
1152                                 ifp->if_collisions++;
1153                         bfe_list_newbuf(sc, cons, m);
1154                         BFE_INC(cons, BFE_RX_LIST_CNT);
1155                         continue;
1156                 }
1157
1158                 /* Go past the rx header */
1159                 if (bfe_list_newbuf(sc, cons, NULL) != 0) {
1160                         bfe_list_newbuf(sc, cons, m);
1161                         BFE_INC(cons, BFE_RX_LIST_CNT);
1162                         ifp->if_ierrors++;
1163                         continue;
1164                 }
1165
1166                 m_adj(m, BFE_RX_OFFSET);
1167                 m->m_len = m->m_pkthdr.len = len;
1168
1169                 ifp->if_ipackets++;
1170                 m->m_pkthdr.rcvif = ifp;
1171
1172                 ether_input_chain(ifp, m, chain);
1173                 BFE_INC(cons, BFE_RX_LIST_CNT);
1174         }
1175
1176         ether_input_dispatch(chain);
1177
1178         sc->bfe_rx_cons = cons;
1179 }
1180
1181 static void
1182 bfe_intr(void *xsc)
1183 {
1184         struct bfe_softc *sc = xsc;
1185         struct ifnet *ifp = &sc->arpcom.ac_if;
1186         uint32_t istat, imask, flag;
1187
1188         istat = CSR_READ_4(sc, BFE_ISTAT);
1189         imask = CSR_READ_4(sc, BFE_IMASK);
1190
1191         /* 
1192          * Defer unsolicited interrupts - This is necessary because setting the
1193          * chips interrupt mask register to 0 doesn't actually stop the
1194          * interrupts
1195          */
1196         istat &= imask;
1197         CSR_WRITE_4(sc, BFE_ISTAT, istat);
1198         CSR_READ_4(sc, BFE_ISTAT);
1199
1200         /* not expecting this interrupt, disregard it */
1201         if (istat == 0) {
1202                 return;
1203         }
1204
1205         if (istat & BFE_ISTAT_ERRORS) {
1206                 flag = CSR_READ_4(sc, BFE_DMATX_STAT);
1207                 if (flag & BFE_STAT_EMASK)
1208                         ifp->if_oerrors++;
1209
1210                 flag = CSR_READ_4(sc, BFE_DMARX_STAT);
1211                 if (flag & BFE_RX_FLAG_ERRORS)
1212                         ifp->if_ierrors++;
1213
1214                 ifp->if_flags &= ~IFF_RUNNING;
1215                 bfe_init(sc);
1216         }
1217
1218         /* A packet was received */
1219         if (istat & BFE_ISTAT_RX)
1220                 bfe_rxeof(sc);
1221
1222         /* A packet was sent */
1223         if (istat & BFE_ISTAT_TX)
1224                 bfe_txeof(sc);
1225
1226         /* We have packets pending, fire them out */ 
1227         if ((ifp->if_flags & IFF_RUNNING) && !ifq_is_empty(&ifp->if_snd))
1228                 if_devstart(ifp);
1229 }
1230
1231 static int
1232 bfe_encap(struct bfe_softc *sc, struct mbuf **m_head, uint32_t *txidx)
1233 {
1234         struct bfe_desc *d = NULL;
1235         struct bfe_data *r = NULL;
1236         struct mbuf *m;
1237         uint32_t frag, cur, cnt = 0;
1238         int error, chainlen = 0;
1239
1240         KKASSERT(BFE_TX_LIST_CNT >= (2 + sc->bfe_tx_cnt));
1241
1242         /*
1243          * Count the number of frags in this chain to see if
1244          * we need to m_defrag.  Since the descriptor list is shared
1245          * by all packets, we'll m_defrag long chains so that they
1246          * do not use up the entire list, even if they would fit.
1247          */
1248         for (m = *m_head; m != NULL; m = m->m_next)
1249                 chainlen++;
1250
1251         if (chainlen > (BFE_TX_LIST_CNT / 4) ||
1252             BFE_TX_LIST_CNT < (2 + chainlen + sc->bfe_tx_cnt)) {
1253                 m = m_defrag(*m_head, MB_DONTWAIT);
1254                 if (m == NULL) {
1255                         m_freem(*m_head);
1256                         return (ENOBUFS);
1257                 }
1258                 *m_head = m;
1259         }
1260
1261         /*
1262          * Start packing the mbufs in this chain into
1263          * the fragment pointers. Stop when we run out
1264          * of fragments or hit the end of the mbuf chain.
1265          */
1266         cur = frag = *txidx;
1267         cnt = 0;
1268
1269         for (m = *m_head; m != NULL; m = m->m_next) {
1270                 if (m->m_len != 0) {
1271                         KKASSERT(BFE_TX_LIST_CNT >= (2 + sc->bfe_tx_cnt + cnt));
1272
1273                         d = &sc->bfe_tx_list[cur];
1274                         r = &sc->bfe_tx_ring[cur];
1275                         d->bfe_ctrl = BFE_DESC_LEN & m->m_len;
1276                         /* always intterupt on completion */
1277                         d->bfe_ctrl |= BFE_DESC_IOC;
1278                         if (cnt == 0) {
1279                                 /* Set start of frame */
1280                                 d->bfe_ctrl |= BFE_DESC_SOF;
1281                         }
1282                         if (cur == BFE_TX_LIST_CNT - 1) {
1283                                 /*
1284                                  * Tell the chip to wrap to the start of the
1285                                  * descriptor list
1286                                  */
1287                                 d->bfe_ctrl |= BFE_DESC_EOT;
1288                         }
1289
1290                         error = bus_dmamap_load(sc->bfe_txbuf_tag, r->bfe_map,
1291                                                 mtod(m, void *), m->m_len,
1292                                                 bfe_dma_map_desc, d,
1293                                                 BUS_DMA_NOWAIT);
1294                         if (error) {
1295                                 /* XXX This should be a fatal error. */
1296                                 if_printf(&sc->arpcom.ac_if,
1297                                           "%s bus_dmamap_load failed: %d",
1298                                           __func__, error);
1299                                 m_freem(*m_head);
1300                                 return (ENOBUFS);
1301                         }
1302
1303                         bus_dmamap_sync(sc->bfe_txbuf_tag, r->bfe_map,
1304                                         BUS_DMASYNC_PREWRITE);
1305
1306                         frag = cur;
1307                         BFE_INC(cur, BFE_TX_LIST_CNT);
1308                         cnt++;
1309                 }
1310         }
1311
1312         sc->bfe_tx_list[frag].bfe_ctrl |= BFE_DESC_EOF;
1313         sc->bfe_tx_ring[frag].bfe_mbuf = *m_head;
1314         bus_dmamap_sync(sc->bfe_tx_tag, sc->bfe_tx_map, BUS_DMASYNC_PREWRITE);
1315
1316         *txidx = cur;
1317         sc->bfe_tx_cnt += cnt;
1318         return(0);
1319 }
1320
1321 /*
1322  * Set up to transmit a packet
1323  */
1324 static void
1325 bfe_start(struct ifnet *ifp)
1326 {
1327         struct bfe_softc *sc = ifp->if_softc;
1328         struct mbuf *m_head = NULL;
1329         int idx, need_trans;
1330
1331         ASSERT_SERIALIZED(ifp->if_serializer);
1332
1333         /* 
1334          * Not much point trying to send if the link is down
1335          * or we have nothing to send.
1336          */
1337         if (!sc->bfe_link) {
1338                 ifq_purge(&ifp->if_snd);
1339                 return;
1340         }
1341
1342         if (ifp->if_flags & IFF_OACTIVE)
1343                 return;
1344
1345         idx = sc->bfe_tx_prod;
1346
1347         need_trans = 0;
1348         while (sc->bfe_tx_ring[idx].bfe_mbuf == NULL) {
1349                 if (BFE_TX_LIST_CNT < (2 + sc->bfe_tx_cnt)) {
1350                         ifp->if_flags |= IFF_OACTIVE;
1351                         break;
1352                 }
1353
1354                 m_head = ifq_dequeue(&ifp->if_snd, NULL);
1355                 if (m_head == NULL)
1356                         break;
1357
1358                 /* 
1359                  * Pack the data into the tx ring.  If we don't have
1360                  * enough room, let the chip drain the ring.
1361                  */
1362                 if (bfe_encap(sc, &m_head, &idx)) {
1363                         ifp->if_flags |= IFF_OACTIVE;
1364                         break;
1365                 }
1366                 need_trans = 1;
1367
1368                 /*
1369                  * If there's a BPF listener, bounce a copy of this frame
1370                  * to him.
1371                  */
1372                 BPF_MTAP(ifp, m_head);
1373         }
1374
1375         if (!need_trans)
1376                 return;
1377
1378         sc->bfe_tx_prod = idx;
1379         /* Transmit - twice due to apparent hardware bug */
1380         CSR_WRITE_4(sc, BFE_DMATX_PTR, idx * sizeof(struct bfe_desc));
1381         CSR_WRITE_4(sc, BFE_DMATX_PTR, idx * sizeof(struct bfe_desc));
1382
1383         /*
1384          * Set a timeout in case the chip goes out to lunch.
1385          */
1386         ifp->if_timer = 5;
1387 }
1388
1389 static void
1390 bfe_init(void *xsc)
1391 {
1392         struct bfe_softc *sc = (struct bfe_softc*)xsc;
1393         struct ifnet *ifp = &sc->arpcom.ac_if;
1394
1395         ASSERT_SERIALIZED(ifp->if_serializer);
1396
1397         if (ifp->if_flags & IFF_RUNNING)
1398                 return;
1399
1400         bfe_stop(sc);
1401         bfe_chip_reset(sc);
1402
1403         if (bfe_list_rx_init(sc) == ENOBUFS) {
1404                 if_printf(ifp, "bfe_init failed. "
1405                           " Not enough memory for list buffers\n");
1406                 bfe_stop(sc);
1407                 return;
1408         }
1409
1410         bfe_set_rx_mode(sc);
1411
1412         /* Enable the chip and core */
1413         BFE_OR(sc, BFE_ENET_CTRL, BFE_ENET_ENABLE);
1414         /* Enable interrupts */
1415         CSR_WRITE_4(sc, BFE_IMASK, BFE_IMASK_DEF);
1416
1417         bfe_ifmedia_upd(ifp);
1418         ifp->if_flags |= IFF_RUNNING;
1419         ifp->if_flags &= ~IFF_OACTIVE;
1420
1421         callout_reset(&sc->bfe_stat_timer, hz, bfe_tick, sc);
1422 }
1423
1424 /*
1425  * Set media options.
1426  */
1427 static int
1428 bfe_ifmedia_upd(struct ifnet *ifp)
1429 {
1430         struct bfe_softc *sc = ifp->if_softc;
1431         struct mii_data *mii;
1432
1433         ASSERT_SERIALIZED(ifp->if_serializer);
1434
1435         mii = device_get_softc(sc->bfe_miibus);
1436         sc->bfe_link = 0;
1437         if (mii->mii_instance) {
1438                 struct mii_softc *miisc;
1439                 for (miisc = LIST_FIRST(&mii->mii_phys); miisc != NULL;
1440                                 miisc = LIST_NEXT(miisc, mii_list))
1441                         mii_phy_reset(miisc);
1442         }
1443         mii_mediachg(mii);
1444
1445         bfe_setupphy(sc);
1446
1447         return(0);
1448 }
1449
1450 /*
1451  * Report current media status.
1452  */
1453 static void
1454 bfe_ifmedia_sts(struct ifnet *ifp, struct ifmediareq *ifmr)
1455 {
1456         struct bfe_softc *sc = ifp->if_softc;
1457         struct mii_data *mii;
1458
1459         ASSERT_SERIALIZED(ifp->if_serializer);
1460
1461         mii = device_get_softc(sc->bfe_miibus);
1462         mii_pollstat(mii);
1463         ifmr->ifm_active = mii->mii_media_active;
1464         ifmr->ifm_status = mii->mii_media_status;
1465 }
1466
1467 static int
1468 bfe_ioctl(struct ifnet *ifp, u_long command, caddr_t data, struct ucred *cr)
1469 {
1470         struct bfe_softc *sc = ifp->if_softc;
1471         struct ifreq *ifr = (struct ifreq *) data;
1472         struct mii_data *mii;
1473         int error = 0;
1474
1475         ASSERT_SERIALIZED(ifp->if_serializer);
1476
1477         switch (command) {
1478                 case SIOCSIFFLAGS:
1479                         if (ifp->if_flags & IFF_UP)
1480                                 if (ifp->if_flags & IFF_RUNNING)
1481                                         bfe_set_rx_mode(sc);
1482                                 else
1483                                         bfe_init(sc);
1484                         else if (ifp->if_flags & IFF_RUNNING)
1485                                 bfe_stop(sc);
1486                         break;
1487                 case SIOCADDMULTI:
1488                 case SIOCDELMULTI:
1489                         if (ifp->if_flags & IFF_RUNNING)
1490                                 bfe_set_rx_mode(sc);
1491                         break;
1492                 case SIOCGIFMEDIA:
1493                 case SIOCSIFMEDIA:
1494                         mii = device_get_softc(sc->bfe_miibus);
1495                         error = ifmedia_ioctl(ifp, ifr, &mii->mii_media,
1496                                               command);
1497                         break;
1498                 default:
1499                         error = ether_ioctl(ifp, command, data);
1500                         break;
1501         }
1502         return error;
1503 }
1504
1505 static void
1506 bfe_watchdog(struct ifnet *ifp)
1507 {
1508         struct bfe_softc *sc = ifp->if_softc;
1509
1510         ASSERT_SERIALIZED(ifp->if_serializer);
1511
1512         if_printf(ifp, "watchdog timeout -- resetting\n");
1513
1514         ifp->if_flags &= ~IFF_RUNNING;
1515         bfe_init(sc);
1516
1517         ifp->if_oerrors++;
1518 }
1519
1520 static void
1521 bfe_tick(void *xsc)
1522 {
1523         struct bfe_softc *sc = xsc;
1524         struct mii_data *mii;
1525         struct ifnet *ifp = &sc->arpcom.ac_if;
1526
1527         mii = device_get_softc(sc->bfe_miibus);
1528
1529         lwkt_serialize_enter(ifp->if_serializer);
1530
1531         bfe_stats_update(sc);
1532         callout_reset(&sc->bfe_stat_timer, hz, bfe_tick, sc);
1533
1534         if (sc->bfe_link == 0) {
1535                 mii_tick(mii);
1536                 if (!sc->bfe_link && mii->mii_media_status & IFM_ACTIVE &&
1537                     IFM_SUBTYPE(mii->mii_media_active) != IFM_NONE)  {
1538                         sc->bfe_link++;
1539                 }
1540                 if (!sc->bfe_link)
1541                         sc->bfe_link++;
1542         }
1543         lwkt_serialize_exit(ifp->if_serializer);
1544 }
1545
1546 /*
1547  * Stop the adapter and free any mbufs allocated to the
1548  * RX and TX lists.
1549  */
1550 static void
1551 bfe_stop(struct bfe_softc *sc)
1552 {
1553         struct ifnet *ifp = &sc->arpcom.ac_if;
1554
1555         ASSERT_SERIALIZED(ifp->if_serializer);
1556
1557         callout_stop(&sc->bfe_stat_timer);
1558
1559         bfe_chip_halt(sc);
1560         bfe_tx_ring_free(sc);
1561         bfe_rx_ring_free(sc);
1562
1563         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
1564 }