atomic - fix inline assembly
[dragonfly.git] / sys / cpu / x86_64 / include / atomic.h
1 /*-
2  * Copyright (c) 1998 Doug Rabson
3  * All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer.
10  * 2. Redistributions in binary form must reproduce the above copyright
11  *    notice, this list of conditions and the following disclaimer in the
12  *    documentation and/or other materials provided with the distribution.
13  *
14  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
15  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
16  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
17  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
18  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
19  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
20  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
21  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
22  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
23  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
24  * SUCH DAMAGE.
25  *
26  * $FreeBSD: src/sys/i386/include/atomic.h,v 1.9.2.1 2000/07/07 00:38:47 obrien Exp $
27  * $DragonFly: src/sys/cpu/i386/include/atomic.h,v 1.25 2008/06/26 23:06:50 dillon Exp $
28  */
29 #ifndef _CPU_ATOMIC_H_
30 #define _CPU_ATOMIC_H_
31
32 #ifndef _SYS_TYPES_H_
33 #include <sys/types.h>
34 #endif
35
36 /*
37  * Various simple arithmetic on memory which is atomic in the presence
38  * of interrupts and multiple processors.
39  *
40  * atomic_set_char(P, V)        (*(u_char*)(P) |= (V))
41  * atomic_clear_char(P, V)      (*(u_char*)(P) &= ~(V))
42  * atomic_add_char(P, V)        (*(u_char*)(P) += (V))
43  * atomic_subtract_char(P, V)   (*(u_char*)(P) -= (V))
44  *
45  * atomic_set_short(P, V)       (*(u_short*)(P) |= (V))
46  * atomic_clear_short(P, V)     (*(u_short*)(P) &= ~(V))
47  * atomic_add_short(P, V)       (*(u_short*)(P) += (V))
48  * atomic_subtract_short(P, V)  (*(u_short*)(P) -= (V))
49  *
50  * atomic_set_int(P, V)         (*(u_int*)(P) |= (V))
51  * atomic_clear_int(P, V)       (*(u_int*)(P) &= ~(V))
52  * atomic_add_int(P, V)         (*(u_int*)(P) += (V))
53  * atomic_subtract_int(P, V)    (*(u_int*)(P) -= (V))
54  *
55  * atomic_set_long(P, V)        (*(u_long*)(P) |= (V))
56  * atomic_clear_long(P, V)      (*(u_long*)(P) &= ~(V))
57  * atomic_add_long(P, V)        (*(u_long*)(P) += (V))
58  * atomic_subtract_long(P, V)   (*(u_long*)(P) -= (V))
59  * atomic_readandclear_long(P)  (return (*(u_long*)(P)); *(u_long*)(P) = 0;)
60  */
61
62 /*
63  * The above functions are expanded inline in the statically-linked
64  * kernel.  Lock prefixes are generated if an SMP kernel is being
65  * built, or if user code is using these functions.
66  *
67  * Kernel modules call real functions which are built into the kernel.
68  * This allows kernel modules to be portable between UP and SMP systems.
69  */
70 #if defined(KLD_MODULE)
71 #define ATOMIC_ASM(NAME, TYPE, OP, V)                   \
72         extern void atomic_##NAME##_##TYPE(volatile u_##TYPE *p, u_##TYPE v); \
73         extern void atomic_##NAME##_##TYPE##_nonlocked(volatile u_##TYPE *p, u_##TYPE v);
74 #else /* !KLD_MODULE */
75 #if defined(SMP) || !defined(_KERNEL)
76 #define MPLOCKED        "lock ; "
77 #else
78 #define MPLOCKED
79 #endif
80
81 /*
82  * The assembly is volatilized to demark potential before-and-after side
83  * effects if an interrupt or SMP collision were to occur.  The primary
84  * atomic instructions are MP safe, the nonlocked instructions are 
85  * local-interrupt-safe (so we don't depend on C 'X |= Y' generating an
86  * atomic instruction).
87  *
88  * +m - memory is read and written (=m - memory is only written)
89  * iq - integer constant or %ax/%bx/%cx/%dx (ir = int constant or any reg)
90  *      (Note: byte instructions only work on %ax,%bx,%cx, or %dx).  iq
91  *      is good enough for our needs so don't get fancy.
92  */
93
94 /* egcs 1.1.2+ version */
95 #define ATOMIC_ASM(NAME, TYPE, OP, V)                   \
96 static __inline void                                    \
97 atomic_##NAME##_##TYPE(volatile u_##TYPE *p, u_##TYPE v)\
98 {                                                       \
99         __asm __volatile(MPLOCKED OP                    \
100                          : "+m" (*p)                    \
101                          : "iq" (V));                   \
102 }                                                       \
103 static __inline void                                    \
104 atomic_##NAME##_##TYPE##_nonlocked(volatile u_##TYPE *p, u_##TYPE v)\
105 {                                                       \
106         __asm __volatile(OP                             \
107                          : "+m" (*p)                    \
108                          : "iq" (V));                   \
109 }
110
111 #endif /* KLD_MODULE */
112
113 /* egcs 1.1.2+ version */
114 ATOMIC_ASM(set,      char,  "orb %b1,%0",   v)
115 ATOMIC_ASM(clear,    char,  "andb %b1,%0", ~v)
116 ATOMIC_ASM(add,      char,  "addb %b1,%0",  v)
117 ATOMIC_ASM(subtract, char,  "subb %b1,%0",  v)
118
119 ATOMIC_ASM(set,      short, "orw %w1,%0",   v)
120 ATOMIC_ASM(clear,    short, "andw %w1,%0", ~v)
121 ATOMIC_ASM(add,      short, "addw %w1,%0",  v)
122 ATOMIC_ASM(subtract, short, "subw %w1,%0",  v)
123
124 ATOMIC_ASM(set,      int,   "orl %1,%0",   v)
125 ATOMIC_ASM(clear,    int,   "andl %1,%0", ~v)
126 ATOMIC_ASM(add,      int,   "addl %1,%0",  v)
127 ATOMIC_ASM(subtract, int,   "subl %1,%0",  v)
128
129 ATOMIC_ASM(set,      long,  "orq %1,%0",   v)
130 ATOMIC_ASM(clear,    long,  "andq %1,%0", ~v)
131 ATOMIC_ASM(add,      long,  "addq %1,%0",  v)
132 ATOMIC_ASM(subtract, long,  "subq %1,%0",  v)
133
134 #if defined(KLD_MODULE)
135 u_long  atomic_readandclear_long(volatile u_long *addr);
136 #else /* !KLD_MODULE */
137 static __inline u_long
138 atomic_readandclear_long(volatile u_long *addr)
139 {
140         u_long res;
141
142         res = 0;
143         __asm __volatile(
144         "       xchgq   %1,%0 ;         "
145         "# atomic_readandclear_long"
146         : "+r" (res),                   /* 0 */
147           "=m" (*addr)                  /* 1 */
148         : "m" (*addr));
149
150         return (res);
151 }
152 #endif /* KLD_MODULE */
153
154 /*
155  * atomic_poll_acquire_int(P)   Returns non-zero on success, 0 if the lock
156  *                              has already been acquired.
157  * atomic_poll_release_int(P)
158  *
159  * These support the NDIS driver and are also used for IPIQ interlocks
160  * between cpus.  Both the acquisition and release must be 
161  * cache-synchronizing instructions.
162  */
163
164 #if defined(KLD_MODULE)
165
166 extern int atomic_swap_int(volatile int *addr, int value);
167 extern int atomic_poll_acquire_int(volatile u_int *p);
168 extern void atomic_poll_release_int(volatile u_int *p);
169
170 #else
171
172 static __inline int
173 atomic_swap_int(volatile int *addr, int value)
174 {
175         __asm __volatile("xchgl %0, %1" :
176             "=r" (value), "=m" (*addr) : "0" (value) : "memory");
177         return (value);
178 }
179
180 static __inline
181 int
182 atomic_poll_acquire_int(volatile u_int *p)
183 {
184         u_int data;
185
186         __asm __volatile(MPLOCKED "btsl $0,%0; setnc %%al; andl $255,%%eax" : "+m" (*p), "=a" (data));
187         return(data);
188 }
189
190 static __inline
191 void
192 atomic_poll_release_int(volatile u_int *p)
193 {
194         __asm __volatile(MPLOCKED "btrl $0,%0" : "+m" (*p));
195 }
196
197 #endif
198
199 /*
200  * These functions operate on a 32 bit interrupt interlock which is defined
201  * as follows:
202  *
203  *      bit 0-30        interrupt handler disabled bits (counter)
204  *      bit 31          interrupt handler currently running bit (1 = run)
205  *
206  * atomic_intr_cond_test(P)     Determine if the interlock is in an
207  *                              acquired state.  Returns 0 if it not
208  *                              acquired, non-zero if it is.
209  *
210  * atomic_intr_cond_try(P)
211  *                              Increment the request counter and attempt to
212  *                              set bit 31 to acquire the interlock.  If
213  *                              we are unable to set bit 31 the request
214  *                              counter is decremented and we return -1,
215  *                              otherwise we return 0.
216  *
217  * atomic_intr_cond_enter(P, func, arg)
218  *                              Increment the request counter and attempt to
219  *                              set bit 31 to acquire the interlock.  If
220  *                              we are unable to set bit 31 func(arg) is
221  *                              called in a loop until we are able to set
222  *                              bit 31.
223  *
224  * atomic_intr_cond_exit(P, func, arg)
225  *                              Decrement the request counter and clear bit
226  *                              31.  If the request counter is still non-zero
227  *                              call func(arg) once.
228  *
229  * atomic_intr_handler_disable(P)
230  *                              Set bit 30, indicating that the interrupt
231  *                              handler has been disabled.  Must be called
232  *                              after the hardware is disabled.
233  *
234  *                              Returns bit 31 indicating whether a serialized
235  *                              accessor is active (typically the interrupt
236  *                              handler is running).  0 == not active,
237  *                              non-zero == active.
238  *
239  * atomic_intr_handler_enable(P)
240  *                              Clear bit 30, indicating that the interrupt
241  *                              handler has been enabled.  Must be called
242  *                              before the hardware is actually enabled.
243  *
244  * atomic_intr_handler_is_enabled(P)
245  *                              Returns bit 30, 0 indicates that the handler
246  *                              is enabled, non-zero indicates that it is
247  *                              disabled.  The request counter portion of
248  *                              the field is ignored.
249  */
250
251 #if defined(KLD_MODULE)
252
253 void atomic_intr_init(__atomic_intr_t *p);
254 int atomic_intr_handler_disable(__atomic_intr_t *p);
255 void atomic_intr_handler_enable(__atomic_intr_t *p);
256 int atomic_intr_handler_is_enabled(__atomic_intr_t *p);
257 int atomic_intr_cond_test(__atomic_intr_t *p);
258 int atomic_intr_cond_try(__atomic_intr_t *p);
259 void atomic_intr_cond_enter(__atomic_intr_t *p, void (*func)(void *), void *arg);
260 void atomic_intr_cond_exit(__atomic_intr_t *p, void (*func)(void *), void *arg);
261
262 #else
263
264 static __inline
265 void
266 atomic_intr_init(__atomic_intr_t *p)
267 {
268         *p = 0;
269 }
270
271 static __inline
272 int
273 atomic_intr_handler_disable(__atomic_intr_t *p)
274 {
275         int data;
276
277         __asm __volatile(MPLOCKED "orl $0x40000000,%1; movl %1,%%eax; " \
278                                   "andl $0x80000000,%%eax" \
279                                   : "=a"(data) , "+m"(*p));
280         return(data);
281 }
282
283 static __inline
284 void
285 atomic_intr_handler_enable(__atomic_intr_t *p)
286 {
287         __asm __volatile(MPLOCKED "andl $0xBFFFFFFF,%0" : "+m" (*p));
288 }
289
290 static __inline
291 int
292 atomic_intr_handler_is_enabled(__atomic_intr_t *p)
293 {
294         int data;
295
296         __asm __volatile("movl %1,%%eax; andl $0x40000000,%%eax" \
297                          : "=a"(data) : "m"(*p));
298         return(data);
299 }
300
301 static __inline
302 void
303 atomic_intr_cond_enter(__atomic_intr_t *p, void (*func)(void *), void *arg)
304 {
305         __asm __volatile(MPLOCKED "incl %0; " \
306                          "1: ;" \
307                          MPLOCKED "btsl $31,%0; jnc 2f; " \
308                          "movq %2,%%rdi; call *%1; " \
309                          "jmp 1b; " \
310                          "2: ;" \
311                          : "+m" (*p) \
312                          : "r"(func), "m"(arg) \
313                          : "ax", "cx", "dx", "rsi", "rdi", "r8", "r9", "r10", "r11");
314                 /* YYY the function call may clobber even more registers? */
315 }
316
317 /*
318  * Attempt to enter the interrupt condition variable.  Returns zero on
319  * success, 1 on failure.
320  */
321 static __inline
322 int
323 atomic_intr_cond_try(__atomic_intr_t *p)
324 {
325         int ret;
326
327         __asm __volatile(MPLOCKED "incl %0; "                   \
328                          "1: ;"                                 \
329                          "subl %%eax,%%eax; "                   \
330                          MPLOCKED "btsl $31,%0; jnc 2f; "       \
331                          MPLOCKED "decl %0; "                   \
332                          "movl $1,%%eax;"                       \
333                          "2: ;"
334                          : "+m" (*p), "=&a"(ret)
335                          : : "cx", "dx");
336         return (ret);
337 }
338
339
340 static __inline
341 int
342 atomic_intr_cond_test(__atomic_intr_t *p)
343 {
344         return((int)(*p & 0x80000000));
345 }
346
347 static __inline
348 void
349 atomic_intr_cond_exit(__atomic_intr_t *p, void (*func)(void *), void *arg)
350 {
351         __asm __volatile(MPLOCKED "decl %0; " \
352                         MPLOCKED "btrl $31,%0; " \
353                         "testl $0x3FFFFFFF,%0; jz 1f; " \
354                          "movq %2,%%rdi; call *%1; " \
355                          "1: ;" \
356                          : "+m" (*p) \
357                          : "r"(func), "m"(arg) \
358                          : "ax", "cx", "dx", "rsi", "rdi", "r8", "r9", "r10", "r11");
359                 /* YYY the function call may clobber even more registers? */
360 }
361
362 #endif
363
364 /*
365  * Atomic compare and set
366  *
367  * if (*_dst == _old) *_dst = _new (all 32 bit words)
368  *
369  * Returns 0 on failure, non-zero on success.  The inline is designed to
370  * allow the compiler to optimize the common case where the caller calls
371  * these functions from inside a conditional.
372  */
373 #if defined(KLD_MODULE)
374
375 extern int atomic_cmpset_int(volatile u_int *_dst, u_int _old, u_int _new);
376 extern long atomic_cmpset_long(volatile u_long *_dst, u_long _exp, u_long _src);
377 extern u_int atomic_fetchadd_int(volatile u_int *_p, u_int _v);
378
379 #else
380
381 static __inline int
382 atomic_cmpset_int(volatile u_int *_dst, u_int _old, u_int _new)
383 {
384         u_int res = _old;
385
386         __asm __volatile(MPLOCKED "cmpxchgl %2,%1; " \
387                          : "+a" (res), "=m" (*_dst) \
388                          : "r" (_new), "m" (*_dst) \
389                          : "memory");
390         return (res == _old);
391 }
392
393 static __inline long
394 atomic_cmpset_long(volatile u_long *_dst, u_long _old, u_long _new)
395 {
396         u_long res = _old;
397
398         __asm __volatile(MPLOCKED "cmpxchgq %2,%1; " \
399                          : "+a" (res), "=m" (*_dst) \
400                          : "r" (_new), "m" (*_dst) \
401                          : "memory");
402         return (res == _old);
403 }
404
405 /*
406  * Atomically add the value of v to the integer pointed to by p and return
407  * the previous value of *p.
408  */
409 static __inline u_int
410 atomic_fetchadd_int(volatile u_int *_p, u_int _v)
411 {
412         __asm __volatile(MPLOCKED "xaddl %0,%1; " \
413                          : "+r" (_v), "=m" (*_p)        \
414                          : "m" (*_p)            \
415                          : "memory");
416         return (_v);
417 }
418
419 #endif  /* KLD_MODULE */
420
421 #if defined(KLD_MODULE)
422
423 #define ATOMIC_STORE_LOAD(TYPE, LOP, SOP)                       \
424 extern u_##TYPE atomic_load_acq_##TYPE(volatile u_##TYPE *p);   \
425 extern void     atomic_store_rel_##TYPE(volatile u_##TYPE *p, u_##TYPE v);
426
427 #else /* !KLD_MODULE */
428
429 #if defined(_KERNEL) && !defined(SMP)
430 /*
431  * We assume that a = b will do atomic loads and stores.  However, on a
432  * PentiumPro or higher, reads may pass writes, so for that case we have
433  * to use a serializing instruction (i.e. with LOCK) to do the load in
434  * SMP kernels.  For UP kernels, however, the cache of the single processor
435  * is always consistent, so we don't need any memory barriers.
436  */
437 #define ATOMIC_STORE_LOAD(TYPE, LOP, SOP)               \
438 static __inline u_##TYPE                                \
439 atomic_load_acq_##TYPE(volatile u_##TYPE *p)            \
440 {                                                       \
441         return (*p);                                    \
442 }                                                       \
443                                                         \
444 static __inline void                                    \
445 atomic_store_rel_##TYPE(volatile u_##TYPE *p, u_##TYPE v)\
446 {                                                       \
447         *p = v;                                         \
448 }                                                       \
449 struct __hack
450
451 #else /* !(_KERNEL && !SMP) */
452
453 #define ATOMIC_STORE_LOAD(TYPE, LOP, SOP)               \
454 static __inline u_##TYPE                                \
455 atomic_load_acq_##TYPE(volatile u_##TYPE *p)            \
456 {                                                       \
457         u_##TYPE res;                                   \
458                                                         \
459         __asm __volatile(MPLOCKED LOP                   \
460         : "=a" (res),                   /* 0 */         \
461           "=m" (*p)                     /* 1 */         \
462         : "m" (*p)                      /* 2 */         \
463         : "memory");                                    \
464                                                         \
465         return (res);                                   \
466 }                                                       \
467                                                         \
468 /*                                                      \
469  * The XCHG instruction asserts LOCK automagically.     \
470  */                                                     \
471 static __inline void                                    \
472 atomic_store_rel_##TYPE(volatile u_##TYPE *p, u_##TYPE v)\
473 {                                                       \
474         __asm __volatile(SOP                            \
475         : "=m" (*p),                    /* 0 */         \
476           "+r" (v)                      /* 1 */         \
477         : "m" (*p));                    /* 2 */         \
478 }                                                       \
479 struct __hack
480
481 #endif /* _KERNEL && !SMP */
482
483 #endif /* !KLD_MODULE */
484
485 ATOMIC_STORE_LOAD(char, "cmpxchgb %b0,%1", "xchgb %b1,%0");
486 ATOMIC_STORE_LOAD(short,"cmpxchgw %w0,%1", "xchgw %w1,%0");
487 ATOMIC_STORE_LOAD(int,  "cmpxchgl %0,%1",  "xchgl %1,%0");
488 ATOMIC_STORE_LOAD(long, "cmpxchgq %0,%1",  "xchgq %1,%0");
489
490 #undef ATOMIC_ASM
491 #undef ATOMIC_STORE_LOAD
492
493 /* Acquire and release variants are identical to the normal ones. */
494 #define atomic_set_acq_char             atomic_set_char
495 #define atomic_set_rel_char             atomic_set_char
496 #define atomic_clear_acq_char           atomic_clear_char
497 #define atomic_clear_rel_char           atomic_clear_char
498 #define atomic_add_acq_char             atomic_add_char
499 #define atomic_add_rel_char             atomic_add_char
500 #define atomic_subtract_acq_char        atomic_subtract_char
501 #define atomic_subtract_rel_char        atomic_subtract_char
502
503 #define atomic_set_acq_short            atomic_set_short
504 #define atomic_set_rel_short            atomic_set_short
505 #define atomic_clear_acq_short          atomic_clear_short
506 #define atomic_clear_rel_short          atomic_clear_short
507 #define atomic_add_acq_short            atomic_add_short
508 #define atomic_add_rel_short            atomic_add_short
509 #define atomic_subtract_acq_short       atomic_subtract_short
510 #define atomic_subtract_rel_short       atomic_subtract_short
511
512 #define atomic_set_acq_int              atomic_set_int
513 #define atomic_set_rel_int              atomic_set_int
514 #define atomic_clear_acq_int            atomic_clear_int
515 #define atomic_clear_rel_int            atomic_clear_int
516 #define atomic_add_acq_int              atomic_add_int
517 #define atomic_add_rel_int              atomic_add_int
518 #define atomic_subtract_acq_int         atomic_subtract_int
519 #define atomic_subtract_rel_int         atomic_subtract_int
520 #define atomic_cmpset_acq_int           atomic_cmpset_int
521 #define atomic_cmpset_rel_int           atomic_cmpset_int
522
523 #define atomic_set_acq_long             atomic_set_long
524 #define atomic_set_rel_long             atomic_set_long
525 #define atomic_clear_acq_long           atomic_clear_long
526 #define atomic_clear_rel_long           atomic_clear_long
527 #define atomic_add_acq_long             atomic_add_long
528 #define atomic_add_rel_long             atomic_add_long
529 #define atomic_subtract_acq_long        atomic_subtract_long
530 #define atomic_subtract_rel_long        atomic_subtract_long
531 #define atomic_cmpset_acq_long          atomic_cmpset_long
532 #define atomic_cmpset_rel_long          atomic_cmpset_long
533
534 /* Operations on 8-bit bytes. */
535 #define atomic_set_8            atomic_set_char
536 #define atomic_set_acq_8        atomic_set_acq_char
537 #define atomic_set_rel_8        atomic_set_rel_char
538 #define atomic_clear_8          atomic_clear_char
539 #define atomic_clear_acq_8      atomic_clear_acq_char
540 #define atomic_clear_rel_8      atomic_clear_rel_char
541 #define atomic_add_8            atomic_add_char
542 #define atomic_add_acq_8        atomic_add_acq_char
543 #define atomic_add_rel_8        atomic_add_rel_char
544 #define atomic_subtract_8       atomic_subtract_char
545 #define atomic_subtract_acq_8   atomic_subtract_acq_char
546 #define atomic_subtract_rel_8   atomic_subtract_rel_char
547 #define atomic_load_acq_8       atomic_load_acq_char
548 #define atomic_store_rel_8      atomic_store_rel_char
549
550 /* Operations on 16-bit words. */
551 #define atomic_set_16           atomic_set_short
552 #define atomic_set_acq_16       atomic_set_acq_short
553 #define atomic_set_rel_16       atomic_set_rel_short
554 #define atomic_clear_16         atomic_clear_short
555 #define atomic_clear_acq_16     atomic_clear_acq_short
556 #define atomic_clear_rel_16     atomic_clear_rel_short
557 #define atomic_add_16           atomic_add_short
558 #define atomic_add_acq_16       atomic_add_acq_short
559 #define atomic_add_rel_16       atomic_add_rel_short
560 #define atomic_subtract_16      atomic_subtract_short
561 #define atomic_subtract_acq_16  atomic_subtract_acq_short
562 #define atomic_subtract_rel_16  atomic_subtract_rel_short
563 #define atomic_load_acq_16      atomic_load_acq_short
564 #define atomic_store_rel_16     atomic_store_rel_short
565
566 /* Operations on 32-bit double words. */
567 #define atomic_set_32           atomic_set_int
568 #define atomic_set_acq_32       atomic_set_acq_int
569 #define atomic_set_rel_32       atomic_set_rel_int
570 #define atomic_clear_32         atomic_clear_int
571 #define atomic_clear_acq_32     atomic_clear_acq_int
572 #define atomic_clear_rel_32     atomic_clear_rel_int
573 #define atomic_add_32           atomic_add_int
574 #define atomic_add_acq_32       atomic_add_acq_int
575 #define atomic_add_rel_32       atomic_add_rel_int
576 #define atomic_subtract_32      atomic_subtract_int
577 #define atomic_subtract_acq_32  atomic_subtract_acq_int
578 #define atomic_subtract_rel_32  atomic_subtract_rel_int
579 #define atomic_load_acq_32      atomic_load_acq_int
580 #define atomic_store_rel_32     atomic_store_rel_int
581 #define atomic_cmpset_32        atomic_cmpset_int
582 #define atomic_cmpset_acq_32    atomic_cmpset_acq_int
583 #define atomic_cmpset_rel_32    atomic_cmpset_rel_int
584 #define atomic_readandclear_32  atomic_readandclear_int
585 #define atomic_fetchadd_32      atomic_fetchadd_int
586
587 /* Operations on pointers. */
588 #define atomic_set_ptr          atomic_set_long
589 #define atomic_set_acq_ptr      atomic_set_acq_long
590 #define atomic_set_rel_ptr      atomic_set_rel_long
591 #define atomic_clear_ptr        atomic_clear_long
592 #define atomic_clear_acq_ptr    atomic_clear_acq_long
593 #define atomic_clear_rel_ptr    atomic_clear_rel_long
594 #define atomic_add_ptr          atomic_add_long
595 #define atomic_add_acq_ptr      atomic_add_acq_long
596 #define atomic_add_rel_ptr      atomic_add_rel_long
597 #define atomic_subtract_ptr     atomic_subtract_long
598 #define atomic_subtract_acq_ptr atomic_subtract_acq_long
599 #define atomic_subtract_rel_ptr atomic_subtract_rel_long
600 #define atomic_load_acq_ptr     atomic_load_acq_long
601 #define atomic_store_rel_ptr    atomic_store_rel_long
602 #define atomic_cmpset_ptr       atomic_cmpset_long
603 #define atomic_cmpset_acq_ptr   atomic_cmpset_acq_long
604 #define atomic_cmpset_rel_ptr   atomic_cmpset_rel_long
605 #define atomic_readandclear_ptr atomic_readandclear_long
606
607 #endif /* ! _CPU_ATOMIC_H_ */