sys/platform/pc32/i386/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
  27  */
  28
  29 #include "opt_cpu.h"
  30
  31 #include <sys/param.h>
  32 #include <sys/systm.h>
  33 #include <sys/kernel.h>
  34 #include <sys/sysctl.h>
  35 #include <sys/malloc.h>
  36 #include <sys/memrange.h>
  37 #include <sys/cons.h>   /* cngetc() */
  38 #include <sys/machintr.h>
  39
  40 #include <vm/vm.h>
  41 #include <vm/vm_param.h>
  42 #include <vm/pmap.h>
  43 #include <vm/vm_kern.h>
  44 #include <vm/vm_extern.h>
  45 #include <sys/lock.h>
  46 #include <vm/vm_map.h>
  47 #include <sys/user.h>
  48 #ifdef GPROF
  49 #include <sys/gmon.h>
  50 #endif
  51
  52 #include <sys/mplock2.h>
  53
  54 #include <machine/smp.h>
  55 #include <machine_base/apic/apicreg.h>
  56 #include <machine/atomic.h>
  57 #include <machine/cpufunc.h>
  58 #include <machine/cputypes.h>
  59 #include <machine_base/apic/mpapic.h>
  60 #include <machine/psl.h>
  61 #include <machine/segments.h>
  62 #include <machine/tss.h>
  63 #include <machine/specialreg.h>
  64 #include <machine/globaldata.h>
  65 #include <machine/pmap_inval.h>
  66
  67 #include <machine/md_var.h>             /* setidt() */
  68 #include <machine_base/icu/icu.h>       /* IPIs */
  69 #include <machine/intr_machdep.h>       /* IPIs */
  70
  71 #define FIXUP_EXTRA_APIC_INTS   8       /* additional entries we may create */
  72
  73 #define WARMBOOT_TARGET         0
  74 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  75 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  76
  77 #define BIOS_BASE               (0xf0000)
  78 #define BIOS_BASE2              (0xe0000)
  79 #define BIOS_SIZE               (0x10000)
  80 #define BIOS_COUNT              (BIOS_SIZE/4)
  81
  82 #define CMOS_REG                (0x70)
  83 #define CMOS_DATA               (0x71)
  84 #define BIOS_RESET              (0x0f)
  85 #define BIOS_WARM               (0x0a)
  86
  87 #define PROCENTRY_FLAG_EN       0x01
  88 #define PROCENTRY_FLAG_BP       0x02
  89 #define IOAPICENTRY_FLAG_EN     0x01
  90
  91
  92 /* MP Floating Pointer Structure */
  93 typedef struct MPFPS {
  94         char    signature[4];
  95         u_int32_t pap;
  96         u_char  length;
  97         u_char  spec_rev;
  98         u_char  checksum;
  99         u_char  mpfb1;
 100         u_char  mpfb2;
 101         u_char  mpfb3;
 102         u_char  mpfb4;
 103         u_char  mpfb5;
 104 }      *mpfps_t;
 105
 106 /* MP Configuration Table Header */
 107 typedef struct MPCTH {
 108         char    signature[4];
 109         u_short base_table_length;
 110         u_char  spec_rev;
 111         u_char  checksum;
 112         u_char  oem_id[8];
 113         u_char  product_id[12];
 114         void   *oem_table_pointer;
 115         u_short oem_table_size;
 116         u_short entry_count;
 117         void   *apic_address;
 118         u_short extended_table_length;
 119         u_char  extended_table_checksum;
 120         u_char  reserved;
 121 }      *mpcth_t;
 122
 123
 124 typedef struct PROCENTRY {
 125         u_char  type;
 126         u_char  apic_id;
 127         u_char  apic_version;
 128         u_char  cpu_flags;
 129         u_long  cpu_signature;
 130         u_long  feature_flags;
 131         u_long  reserved1;
 132         u_long  reserved2;
 133 }      *proc_entry_ptr;
 134
 135 typedef struct BUSENTRY {
 136         u_char  type;
 137         u_char  bus_id;
 138         char    bus_type[6];
 139 }      *bus_entry_ptr;
 140
 141 typedef struct IOAPICENTRY {
 142         u_char  type;
 143         u_char  apic_id;
 144         u_char  apic_version;
 145         u_char  apic_flags;
 146         void   *apic_address;
 147 }      *io_apic_entry_ptr;
 148
 149 typedef struct INTENTRY {
 150         u_char  type;
 151         u_char  int_type;
 152         u_short int_flags;
 153         u_char  src_bus_id;
 154         u_char  src_bus_irq;
 155         u_char  dst_apic_id;
 156         u_char  dst_apic_int;
 157 }      *int_entry_ptr;
 158
 159 /* descriptions of MP basetable entries */
 160 typedef struct BASETABLE_ENTRY {
 161         u_char  type;
 162         u_char  length;
 163         char    name[16];
 164 }       basetable_entry;
 165
 166 struct mptable_pos {
 167         mpfps_t         mp_fps;
 168         mpcth_t         mp_cth;
 169         vm_size_t       mp_cth_mapsz;
 170 };
 171
 172 #define MPTABLE_POS_USE_DEFAULT(mpt) \
 173         ((mpt)->mp_fps->mpfb1 != 0 || (mpt)->mp_cth == NULL)
 174
 175 struct mptable_bus {
 176         int             mb_id;
 177         int             mb_type;        /* MPTABLE_BUS_ */
 178         TAILQ_ENTRY(mptable_bus) mb_link;
 179 };
 180
 181 #define MPTABLE_BUS_ISA         0
 182 #define MPTABLE_BUS_PCI         1
 183
 184 struct mptable_bus_info {
 185         TAILQ_HEAD(, mptable_bus) mbi_list;
 186 };
 187
 188 struct mptable_pci_int {
 189         int             mpci_bus;
 190         int             mpci_dev;
 191         int             mpci_pin;
 192
 193         int             mpci_ioapic_idx;
 194         int             mpci_ioapic_pin;
 195         TAILQ_ENTRY(mptable_pci_int) mpci_link;
 196 };
 197
 198 struct mptable_ioapic {
 199         int             mio_idx;
 200         int             mio_apic_id;
 201         uint32_t        mio_addr;
 202         int             mio_gsi_base;
 203         int             mio_npin;
 204         TAILQ_ENTRY(mptable_ioapic) mio_link;
 205 };
 206
 207 typedef int     (*mptable_iter_func)(void *, const void *, int);
 208
 209 /*
 210  * this code MUST be enabled here and in mpboot.s.
 211  * it follows the very early stages of AP boot by placing values in CMOS ram.
 212  * it NORMALLY will never be needed and thus the primitive method for enabling.
 213  *
 214  */
 215 #if defined(CHECK_POINTS)
 216 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
 217 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
 218
 219 #define CHECK_INIT(D);                          \
 220         CHECK_WRITE(0x34, (D));                 \
 221         CHECK_WRITE(0x35, (D));                 \
 222         CHECK_WRITE(0x36, (D));                 \
 223         CHECK_WRITE(0x37, (D));                 \
 224         CHECK_WRITE(0x38, (D));                 \
 225         CHECK_WRITE(0x39, (D));
 226
 227 #define CHECK_PRINT(S);                         \
 228         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 229            (S),                                 \
 230            CHECK_READ(0x34),                    \
 231            CHECK_READ(0x35),                    \
 232            CHECK_READ(0x36),                    \
 233            CHECK_READ(0x37),                    \
 234            CHECK_READ(0x38),                    \
 235            CHECK_READ(0x39));
 236
 237 #else                           /* CHECK_POINTS */
 238
 239 #define CHECK_INIT(D)
 240 #define CHECK_PRINT(S)
 241
 242 #endif                          /* CHECK_POINTS */
 243
 244 /*
 245  * Values to send to the POST hardware.
 246  */
 247 #define MP_BOOTADDRESS_POST     0x10
 248 #define MP_PROBE_POST           0x11
 249 #define MPTABLE_PASS1_POST      0x12
 250
 251 #define MP_START_POST           0x13
 252 #define MP_ENABLE_POST          0x14
 253 #define MPTABLE_PASS2_POST      0x15
 254
 255 #define START_ALL_APS_POST      0x16
 256 #define INSTALL_AP_TRAMP_POST   0x17
 257 #define START_AP_POST           0x18
 258
 259 #define MP_ANNOUNCE_POST        0x19
 260
 261 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 262 int     current_postcode;
 263
 264 /** XXX FIXME: what system files declare these??? */
 265 extern struct region_descriptor r_gdt, r_idt;
 266
 267 int     mp_naps;                /* # of Applications processors */
 268 #ifdef SMP /* APIC-IO */
 269 static int      mp_nbusses;     /* # of busses */
 270 int     mp_napics;              /* # of IO APICs */
 271 vm_offset_t io_apic_address[NAPICID];   /* NAPICID is more than enough */
 272 u_int32_t *io_apic_versions;
 273 #endif
 274 extern  int nkpt;
 275
 276 u_int32_t cpu_apic_versions[MAXCPU];
 277 int64_t tsc0_offset;
 278 extern int64_t tsc_offsets[];
 279
 280 extern u_long ebda_addr;
 281
 282 #ifdef SMP /* APIC-IO */
 283 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
 284 #endif
 285
 286 /*
 287  * APIC ID logical/physical mapping structures.
 288  * We oversize these to simplify boot-time config.
 289  */
 290 int     cpu_num_to_apic_id[NAPICID];
 291 #ifdef SMP /* APIC-IO */
 292 int     io_num_to_apic_id[NAPICID];
 293 #endif
 294 int     apic_id_to_logical[NAPICID];
 295
 296 /* AP uses this during bootstrap.  Do not staticize.  */
 297 char *bootSTK;
 298 static int bootAP;
 299
 300 /* Hotwire a 0->4MB V==P mapping */
 301 extern pt_entry_t *KPTphys;
 302
 303 /*
 304  * SMP page table page.  Setup by locore to point to a page table
 305  * page from which we allocate per-cpu privatespace areas io_apics,
 306  * and so forth.
 307  */
 308
 309 #define IO_MAPPING_START_INDEX  \
 310                 (SMP_MAXCPU * sizeof(struct privatespace) / PAGE_SIZE)
 311
 312 extern pt_entry_t *SMPpt;
 313 static int SMPpt_alloc_index = IO_MAPPING_START_INDEX;
 314
 315 struct pcb stoppcbs[MAXCPU];
 316
 317 static basetable_entry basetable_entry_types[] =
 318 {
 319         {0, 20, "Processor"},
 320         {1, 8, "Bus"},
 321         {2, 8, "I/O APIC"},
 322         {3, 8, "I/O INT"},
 323         {4, 8, "Local INT"}
 324 };
 325
 326 /*
 327  * Local data and functions.
 328  */
 329
 330 static u_int    boot_address;
 331 static u_int    base_memory;
 332 static int      mp_finish;
 333
 334 static void     mp_enable(u_int boot_addr);
 335
 336 static int      mptable_iterate_entries(const mpcth_t,
 337                     mptable_iter_func, void *);
 338 static int      mptable_search(void);
 339 static int      mptable_search_sig(u_int32_t target, int count);
 340 static int      mptable_hyperthread_fixup(cpumask_t, int);
 341 #ifdef SMP /* APIC-IO */
 342 static void     mptable_pass1(struct mptable_pos *);
 343 static void     mptable_pass2(struct mptable_pos *);
 344 static void     mptable_default(int type);
 345 static void     mptable_fix(void);
 346 #endif
 347 static int      mptable_map(struct mptable_pos *);
 348 static void     mptable_unmap(struct mptable_pos *);
 349 static void     mptable_imcr(struct mptable_pos *);
 350 static void     mptable_bus_info_alloc(const mpcth_t,
 351                     struct mptable_bus_info *);
 352 static void     mptable_bus_info_free(struct mptable_bus_info *);
 353
 354 static int      mptable_lapic_probe(struct lapic_enumerator *);
 355 static void     mptable_lapic_enumerate(struct lapic_enumerator *);
 356 static void     mptable_lapic_default(void);
 357
 358 static int      mptable_ioapic_probe(struct ioapic_enumerator *);
 359 static void     mptable_ioapic_enumerate(struct ioapic_enumerator *);
 360
 361 #ifdef SMP /* APIC-IO */
 362 static void     setup_apic_irq_mapping(void);
 363 static int      apic_int_is_bus_type(int intr, int bus_type);
 364 #endif
 365 static int      start_all_aps(u_int boot_addr);
 366 static void     install_ap_tramp(u_int boot_addr);
 367 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
 368 static int      smitest(void);
 369
 370 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 371 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 372 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 373
 374 static vm_paddr_t       mptable_fps_phyaddr;
 375 static int              mptable_use_default;
 376 static TAILQ_HEAD(mptable_pci_int_list, mptable_pci_int) mptable_pci_int_list =
 377         TAILQ_HEAD_INITIALIZER(mptable_pci_int_list);
 378 static TAILQ_HEAD(mptable_ioapic_list, mptable_ioapic) mptable_ioapic_list =
 379         TAILQ_HEAD_INITIALIZER(mptable_ioapic_list);
 380
 381 /*
 382  * Calculate usable address in base memory for AP trampoline code.
 383  */
 384 u_int
 385 mp_bootaddress(u_int basemem)
 386 {
 387         POSTCODE(MP_BOOTADDRESS_POST);
 388
 389         base_memory = basemem;
 390
 391         boot_address = base_memory & ~0xfff;    /* round down to 4k boundary */
 392         if ((base_memory - boot_address) < bootMP_size)
 393                 boot_address -= 4096;   /* not enough, lower by 4k */
 394
 395         return boot_address;
 396 }
 397
 398
 399 static void
 400 mptable_probe(void)
 401 {
 402         struct mptable_pos mpt;
 403         int error;
 404
 405         KKASSERT(mptable_fps_phyaddr == 0);
 406
 407         mptable_fps_phyaddr = mptable_search();
 408         if (mptable_fps_phyaddr == 0)
 409                 return;
 410
 411         error = mptable_map(&mpt);
 412         if (error) {
 413                 mptable_fps_phyaddr = 0;
 414                 return;
 415         }
 416
 417         if (MPTABLE_POS_USE_DEFAULT(&mpt)) {
 418                 kprintf("MPTABLE: use default configuration\n");
 419                 mptable_use_default = 1;
 420         }
 421
 422         mptable_unmap(&mpt);
 423 }
 424 SYSINIT(mptable_probe, SI_BOOT2_PRESMP, SI_ORDER_FIRST, mptable_probe, 0);
 425
 426 /*
 427  * Look for an Intel MP spec table (ie, SMP capable hardware).
 428  */
 429 static int
 430 mptable_search(void)
 431 {
 432         int     x;
 433         u_int32_t target;
 434
 435         /*
 436          * Make sure our SMPpt[] page table is big enough to hold all the
 437          * mappings we need.
 438          */
 439         KKASSERT(IO_MAPPING_START_INDEX < NPTEPG - 2);
 440
 441         POSTCODE(MP_PROBE_POST);
 442
 443         /* see if EBDA exists */
 444         if (ebda_addr != 0) {
 445                 /* search first 1K of EBDA */
 446                 target = (u_int32_t)ebda_addr;
 447                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 448                         return x;
 449         } else {
 450                 /* last 1K of base memory, effective 'top of base' passed in */
 451                 target = (u_int32_t)(base_memory - 0x400);
 452                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 453                         return x;
 454         }
 455
 456         /* search the BIOS */
 457         target = (u_int32_t)BIOS_BASE;
 458         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
 459                 return x;
 460
 461         /* search the extended BIOS */
 462         target = (u_int32_t)BIOS_BASE2;
 463         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
 464                 return x;
 465
 466         /* nothing found */
 467         return 0;
 468 }
 469
 470 static int
 471 mptable_iterate_entries(const mpcth_t cth, mptable_iter_func func, void *arg)
 472 {
 473         int count, total_size;
 474         const void *position;
 475
 476         KKASSERT(cth->base_table_length >= sizeof(struct MPCTH));
 477         total_size = cth->base_table_length - sizeof(struct MPCTH);
 478         position = (const uint8_t *)cth + sizeof(struct MPCTH);
 479         count = cth->entry_count;
 480
 481         while (count--) {
 482                 int type, error;
 483
 484                 KKASSERT(total_size >= 0);
 485                 if (total_size == 0) {
 486                         kprintf("invalid base MP table, "
 487                                 "entry count and length mismatch\n");
 488                         return EINVAL;
 489                 }
 490
 491                 type = *(const uint8_t *)position;
 492                 switch (type) {
 493                 case 0: /* processor_entry */
 494                 case 1: /* bus_entry */
 495                 case 2: /* io_apic_entry */
 496                 case 3: /* int_entry */
 497                 case 4: /* int_entry */
 498                         break;
 499                 default:
 500                         kprintf("unknown base MP table entry type %d\n", type);
 501                         return EINVAL;
 502                 }
 503
 504                 if (total_size < basetable_entry_types[type].length) {
 505                         kprintf("invalid base MP table length, "
 506                                 "does not contain all entries\n");
 507                         return EINVAL;
 508                 }
 509                 total_size -= basetable_entry_types[type].length;
 510
 511                 error = func(arg, position, type);
 512                 if (error)
 513                         return error;
 514
 515                 position = (const uint8_t *)position +
 516                     basetable_entry_types[type].length;
 517         }
 518         return 0;
 519 }
 520
 521
 522 /*
 523  * Startup the SMP processors.
 524  */
 525 void
 526 mp_start(void)
 527 {
 528         POSTCODE(MP_START_POST);
 529         mp_enable(boot_address);
 530 }
 531
 532
 533 /*
 534  * Print various information about the SMP system hardware and setup.
 535  */
 536 void
 537 mp_announce(void)
 538 {
 539         int     x;
 540
 541         POSTCODE(MP_ANNOUNCE_POST);
 542
 543         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 544         kprintf(" cpu0 (BSP): apic id: %2d", CPU_TO_ID(0));
 545         kprintf(", version: 0x%08x\n", cpu_apic_versions[0]);
 546         for (x = 1; x <= mp_naps; ++x) {
 547                 kprintf(" cpu%d (AP):  apic id: %2d", x, CPU_TO_ID(x));
 548                 kprintf(", version: 0x%08x\n", cpu_apic_versions[x]);
 549         }
 550
 551 if (apic_io_enable) {
 552         if (ioapic_use_old) {
 553                 for (x = 0; x < mp_napics; ++x) {
 554                         kprintf(" io%d (APIC): apic id: %2d", x, IO_TO_ID(x));
 555                         kprintf(", version: 0x%08x", io_apic_versions[x]);
 556                         kprintf(", at 0x%08lx\n", io_apic_address[x]);
 557                 }
 558         }
 559 } else {
 560         kprintf(" Warning: APIC I/O disabled\n");
 561 }
 562 }
 563
 564 /*
 565  * AP cpu's call this to sync up protected mode.
 566  *
 567  * WARNING!  We must ensure that the cpu is sufficiently initialized to
 568  * be able to use to the FP for our optimized bzero/bcopy code before
 569  * we enter more mainstream C code.
 570  *
 571  * WARNING! %fs is not set up on entry.  This routine sets up %fs.
 572  */
 573 void
 574 init_secondary(void)
 575 {
 576         int     gsel_tss;
 577         int     x, myid = bootAP;
 578         u_int   cr0;
 579         struct mdglobaldata *md;
 580         struct privatespace *ps;
 581
 582         ps = &CPU_prvspace[myid];
 583
 584         gdt_segs[GPRIV_SEL].ssd_base = (int)ps;
 585         gdt_segs[GPROC0_SEL].ssd_base =
 586                 (int) &ps->mdglobaldata.gd_common_tss;
 587         ps->mdglobaldata.mi.gd_prvspace = ps;
 588
 589         for (x = 0; x < NGDT; x++) {
 590                 ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x].sd);
 591         }
 592
 593         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 594         r_gdt.rd_base = (int) &gdt[myid * NGDT];
 595         lgdt(&r_gdt);                   /* does magic intra-segment return */
 596
 597         lidt(&r_idt);
 598
 599         lldt(_default_ldt);
 600         mdcpu->gd_currentldt = _default_ldt;
 601
 602         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 603         gdt[myid * NGDT + GPROC0_SEL].sd.sd_type = SDT_SYS386TSS;
 604
 605         md = mdcpu;     /* loaded through %fs:0 (mdglobaldata.mi.gd_prvspace)*/
 606
 607         md->gd_common_tss.tss_esp0 = 0; /* not used until after switch */
 608         md->gd_common_tss.tss_ss0 = GSEL(GDATA_SEL, SEL_KPL);
 609         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 610         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL].sd;
 611         md->gd_common_tssd = *md->gd_tss_gdt;
 612         ltr(gsel_tss);
 613
 614         /*
 615          * Set to a known state:
 616          * Set by mpboot.s: CR0_PG, CR0_PE
 617          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 618          */
 619         cr0 = rcr0();
 620         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 621         load_cr0(cr0);
 622         pmap_set_opt();         /* PSE/4MB pages, etc */
 623
 624         /* set up CPU registers and state */
 625         cpu_setregs();
 626
 627         /* set up FPU state on the AP */
 628         npxinit(__INITIAL_NPXCW__);
 629
 630         /* set up SSE registers */
 631         enable_sse();
 632 }
 633
 634 /*******************************************************************
 635  * local functions and data
 636  */
 637
 638 /*
 639  * start the SMP system
 640  */
 641 static void
 642 mp_enable(u_int boot_addr)
 643 {
 644         int     apic;
 645         u_int   ux;
 646         struct mptable_pos mpt;
 647
 648         POSTCODE(MP_ENABLE_POST);
 649
 650         lapic_config();
 651
 652         if (apic_io_enable)
 653                 ioapic_config();
 654
 655         if (mptable_fps_phyaddr) {
 656                 mptable_map(&mpt);
 657                 mptable_imcr(&mpt);
 658                 mptable_unmap(&mpt);
 659         }
 660 if (apic_io_enable && ioapic_use_old) {
 661
 662         if (!mptable_fps_phyaddr)
 663                 panic("no MP table, disable APIC_IO! (set hw.apic_io_enable=0)\n");
 664
 665         mptable_map(&mpt);
 666
 667         /*
 668          * Examine the MP table for needed info
 669          */
 670         mptable_pass1(&mpt);
 671         mptable_pass2(&mpt);
 672
 673         mptable_unmap(&mpt);
 674
 675         /* Post scan cleanup */
 676         mptable_fix();
 677
 678         setup_apic_irq_mapping();
 679
 680         /* fill the LOGICAL io_apic_versions table */
 681         for (apic = 0; apic < mp_napics; ++apic) {
 682                 ux = ioapic_read(ioapic[apic], IOAPIC_VER);
 683                 io_apic_versions[apic] = ux;
 684                 io_apic_set_id(apic, IO_TO_ID(apic));
 685         }
 686
 687         /* program each IO APIC in the system */
 688         for (apic = 0; apic < mp_napics; ++apic)
 689                 if (io_apic_setup(apic) < 0)
 690                         panic("IO APIC setup failure");
 691
 692 }
 693
 694         /*
 695          * These are required for SMP operation
 696          */
 697
 698         /* install a 'Spurious INTerrupt' vector */
 699         setidt(XSPURIOUSINT_OFFSET, Xspuriousint,
 700                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 701
 702         /* install an inter-CPU IPI for TLB invalidation */
 703         setidt(XINVLTLB_OFFSET, Xinvltlb,
 704                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 705
 706         /* install an inter-CPU IPI for IPIQ messaging */
 707         setidt(XIPIQ_OFFSET, Xipiq,
 708                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 709
 710         /* install a timer vector */
 711         setidt(XTIMER_OFFSET, Xtimer,
 712                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 713
 714         /* install an inter-CPU IPI for CPU stop/restart */
 715         setidt(XCPUSTOP_OFFSET, Xcpustop,
 716                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 717
 718         /* start each Application Processor */
 719         start_all_aps(boot_addr);
 720 }
 721
 722
 723 /*
 724  * look for the MP spec signature
 725  */
 726
 727 /* string defined by the Intel MP Spec as identifying the MP table */
 728 #define MP_SIG          0x5f504d5f      /* _MP_ */
 729 #define NEXT(X)         ((X) += 4)
 730 static int
 731 mptable_search_sig(u_int32_t target, int count)
 732 {
 733         vm_size_t map_size;
 734         u_int32_t *addr;
 735         int x, ret;
 736
 737         KKASSERT(target != 0);
 738
 739         map_size = count * sizeof(u_int32_t);
 740         addr = pmap_mapdev((vm_paddr_t)target, map_size);
 741
 742         ret = 0;
 743         for (x = 0; x < count; NEXT(x)) {
 744                 if (addr[x] == MP_SIG) {
 745                         /* make array index a byte index */
 746                         ret = target + (x * sizeof(u_int32_t));
 747                         break;
 748                 }
 749         }
 750
 751         pmap_unmapdev((vm_offset_t)addr, map_size);
 752         return ret;
 753 }
 754
 755
 756 typedef struct BUSDATA {
 757         u_char  bus_id;
 758         enum busTypes bus_type;
 759 }       bus_datum;
 760
 761 typedef struct INTDATA {
 762         u_char  int_type;
 763         u_short int_flags;
 764         u_char  src_bus_id;
 765         u_char  src_bus_irq;
 766         u_char  dst_apic_id;
 767         u_char  dst_apic_int;
 768         u_char  int_vector;
 769 }       io_int, local_int;
 770
 771 typedef struct BUSTYPENAME {
 772         u_char  type;
 773         char    name[7];
 774 }       bus_type_name;
 775
 776 static bus_type_name bus_type_table[] =
 777 {
 778         {CBUS, "CBUS"},
 779         {CBUSII, "CBUSII"},
 780         {EISA, "EISA"},
 781         {MCA, "MCA"},
 782         {UNKNOWN_BUSTYPE, "---"},
 783         {ISA, "ISA"},
 784         {MCA, "MCA"},
 785         {UNKNOWN_BUSTYPE, "---"},
 786         {UNKNOWN_BUSTYPE, "---"},
 787         {UNKNOWN_BUSTYPE, "---"},
 788         {UNKNOWN_BUSTYPE, "---"},
 789         {UNKNOWN_BUSTYPE, "---"},
 790         {PCI, "PCI"},
 791         {UNKNOWN_BUSTYPE, "---"},
 792         {UNKNOWN_BUSTYPE, "---"},
 793         {UNKNOWN_BUSTYPE, "---"},
 794         {UNKNOWN_BUSTYPE, "---"},
 795         {XPRESS, "XPRESS"},
 796         {UNKNOWN_BUSTYPE, "---"}
 797 };
 798 /* from MP spec v1.4, table 5-1 */
 799 static int default_data[7][5] =
 800 {
 801 /*   nbus, id0, type0, id1, type1 */
 802         {1, 0, ISA, 255, 255},
 803         {1, 0, EISA, 255, 255},
 804         {1, 0, EISA, 255, 255},
 805         {1, 0, MCA, 255, 255},
 806         {2, 0, ISA, 1, PCI},
 807         {2, 0, EISA, 1, PCI},
 808         {2, 0, MCA, 1, PCI}
 809 };
 810
 811
 812 /* the bus data */
 813 static bus_datum *bus_data;
 814
 815 /* the IO INT data, one entry per possible APIC INTerrupt */
 816 static io_int  *io_apic_ints;
 817 static int nintrs;
 818
 819 static int processor_entry      (const struct PROCENTRY *entry, int cpu);
 820 static int bus_entry            (const struct BUSENTRY *entry, int bus);
 821 static int io_apic_entry        (const struct IOAPICENTRY *entry, int apic);
 822 static int int_entry            (const struct INTENTRY *entry, int intr);
 823 static int lookup_bus_type      (char *name);
 824
 825 static int
 826 mptable_ioapic_pass1_callback(void *xarg, const void *pos, int type)
 827 {
 828         const struct IOAPICENTRY *ioapic_ent;
 829
 830         switch (type) {
 831         case 1: /* bus_entry */
 832                 ++mp_nbusses;
 833                 break;
 834
 835         case 2: /* io_apic_entry */
 836                 ioapic_ent = pos;
 837                 if (ioapic_ent->apic_flags & IOAPICENTRY_FLAG_EN) {
 838                         io_apic_address[mp_napics++] =
 839                             (vm_offset_t)ioapic_ent->apic_address;
 840                 }
 841                 break;
 842
 843         case 3: /* int_entry */
 844                 ++nintrs;
 845                 break;
 846         }
 847         return 0;
 848 }
 849
 850 /*
 851  * 1st pass on motherboard's Intel MP specification table.
 852  *
 853  * determines:
 854  *      io_apic_address[N]
 855  *      mp_nbusses
 856  *      mp_napics
 857  *      nintrs
 858  */
 859 static void
 860 mptable_pass1(struct mptable_pos *mpt)
 861 {
 862         mpfps_t fps;
 863         int x;
 864
 865         POSTCODE(MPTABLE_PASS1_POST);
 866
 867         fps = mpt->mp_fps;
 868         KKASSERT(fps != NULL);
 869
 870         /* clear various tables */
 871         for (x = 0; x < NAPICID; ++x)
 872                 io_apic_address[x] = ~0;        /* IO APIC address table */
 873
 874         mp_nbusses = 0;
 875         mp_napics = 0;
 876         nintrs = 0;
 877
 878         /* check for use of 'default' configuration */
 879         if (fps->mpfb1 != 0) {
 880                 io_apic_address[0] = DEFAULT_IO_APIC_BASE;
 881                 mp_nbusses = default_data[fps->mpfb1 - 1][0];
 882                 mp_napics = 1;
 883                 nintrs = 16;
 884         } else {
 885                 int error;
 886
 887                 error = mptable_iterate_entries(mpt->mp_cth,
 888                             mptable_ioapic_pass1_callback, NULL);
 889                 if (error)
 890                         panic("mptable_iterate_entries(ioapic_pass1) failed\n");
 891         }
 892 }
 893
 894 struct mptable_ioapic2_cbarg {
 895         int     bus;
 896         int     apic;
 897         int     intr;
 898 };
 899
 900 static int
 901 mptable_ioapic_pass2_callback(void *xarg, const void *pos, int type)
 902 {
 903         struct mptable_ioapic2_cbarg *arg = xarg;
 904
 905         switch (type) {
 906         case 1:
 907                 if (bus_entry(pos, arg->bus))
 908                         ++arg->bus;
 909                 break;
 910
 911         case 2:
 912                 if (io_apic_entry(pos, arg->apic))
 913                         ++arg->apic;
 914                 break;
 915
 916         case 3:
 917                 if (int_entry(pos, arg->intr))
 918                         ++arg->intr;
 919                 break;
 920         }
 921         return 0;
 922 }
 923
 924 /*
 925  * 2nd pass on motherboard's Intel MP specification table.
 926  *
 927  * sets:
 928  *      ID_TO_IO(N), phy APIC ID to log CPU/IO table
 929  *      IO_TO_ID(N), logical IO to APIC ID table
 930  *      bus_data[N]
 931  *      io_apic_ints[N]
 932  */
 933 static void
 934 mptable_pass2(struct mptable_pos *mpt)
 935 {
 936         struct mptable_ioapic2_cbarg arg;
 937         mpfps_t fps;
 938         int error, x;
 939
 940         POSTCODE(MPTABLE_PASS2_POST);
 941
 942         fps = mpt->mp_fps;
 943         KKASSERT(fps != NULL);
 944
 945         MALLOC(io_apic_versions, u_int32_t *, sizeof(u_int32_t) * mp_napics,
 946             M_DEVBUF, M_WAITOK);
 947         MALLOC(ioapic, volatile ioapic_t **, sizeof(ioapic_t *) * mp_napics,
 948             M_DEVBUF, M_WAITOK | M_ZERO);
 949         MALLOC(io_apic_ints, io_int *, sizeof(io_int) * (nintrs + FIXUP_EXTRA_APIC_INTS),
 950             M_DEVBUF, M_WAITOK);
 951         MALLOC(bus_data, bus_datum *, sizeof(bus_datum) * mp_nbusses,
 952             M_DEVBUF, M_WAITOK);
 953
 954         for (x = 0; x < mp_napics; x++)
 955                 ioapic[x] = ioapic_map(io_apic_address[x]);
 956
 957         /* clear various tables */
 958         for (x = 0; x < NAPICID; ++x) {
 959                 ID_TO_IO(x) = -1;       /* phy APIC ID to log CPU/IO table */
 960                 IO_TO_ID(x) = -1;       /* logical IO to APIC ID table */
 961         }
 962
 963         /* clear bus data table */
 964         for (x = 0; x < mp_nbusses; ++x)
 965                 bus_data[x].bus_id = 0xff;
 966
 967         /* clear IO APIC INT table */
 968         for (x = 0; x < nintrs + FIXUP_EXTRA_APIC_INTS; ++x) {
 969                 io_apic_ints[x].int_type = 0xff;
 970                 io_apic_ints[x].int_vector = 0xff;
 971         }
 972
 973         /* check for use of 'default' configuration */
 974         if (fps->mpfb1 != 0) {
 975                 mptable_default(fps->mpfb1);
 976                 return;
 977         }
 978
 979         bzero(&arg, sizeof(arg));
 980         error = mptable_iterate_entries(mpt->mp_cth,
 981                     mptable_ioapic_pass2_callback, &arg);
 982         if (error)
 983                 panic("mptable_iterate_entries(ioapic_pass2) failed\n");
 984 }
 985
 986 /*
 987  * Check if we should perform a hyperthreading "fix-up" to
 988  * enumerate any logical CPU's that aren't already listed
 989  * in the table.
 990  *
 991  * XXX: We assume that all of the physical CPUs in the
 992  * system have the same number of logical CPUs.
 993  *
 994  * XXX: We assume that APIC ID's are allocated such that
 995  * the APIC ID's for a physical processor are aligned
 996  * with the number of logical CPU's in the processor.
 997  */
 998 static int
 999 mptable_hyperthread_fixup(cpumask_t id_mask, int cpu_count)
1000 {
1001         int i, id, lcpus_max, logical_cpus;
1002
1003         if ((cpu_feature & CPUID_HTT) == 0)
1004                 return 0;
1005
1006         lcpus_max = (cpu_procinfo & CPUID_HTT_CORES) >> 16;
1007         if (lcpus_max <= 1)
1008                 return 0;
1009
1010         if (cpu_vendor_id == CPU_VENDOR_INTEL) {
1011                 /*
1012                  * INSTRUCTION SET REFERENCE, A-M (#253666)
1013                  * Page 3-181, Table 3-20
1014                  * "The nearest power-of-2 integer that is not smaller
1015                  *  than EBX[23:16] is the number of unique initial APIC
1016                  *  IDs reserved for addressing different logical
1017                  *  processors in a physical package."
1018                  */
1019                 for (i = 0; ; ++i) {
1020                         if ((1 << i) >= lcpus_max) {
1021                                 lcpus_max = 1 << i;
1022                                 break;
1023                         }
1024                 }
1025         }
1026
1027         KKASSERT(cpu_count != 0);
1028         if (cpu_count == lcpus_max) {
1029                 /* We have nothing to fix */
1030                 return 0;
1031         } else if (cpu_count == 1) {
1032                 /* XXX this may be incorrect */
1033                 logical_cpus = lcpus_max;
1034         } else {
1035                 int cur, prev, dist;
1036
1037                 /*
1038                  * Calculate the distances between two nearest
1039                  * APIC IDs.  If all such distances are same,
1040                  * then it is the number of missing cpus that
1041                  * we are going to fill later.
1042                  */
1043                 dist = cur = prev = -1;
1044                 for (id = 0; id < MAXCPU; ++id) {
1045                         if ((id_mask & CPUMASK(id)) == 0)
1046                                 continue;
1047
1048                         cur = id;
1049                         if (prev >= 0) {
1050                                 int new_dist = cur - prev;
1051
1052                                 if (dist < 0)
1053                                         dist = new_dist;
1054
1055                                 /*
1056                                  * Make sure that all distances
1057                                  * between two nearest APIC IDs
1058                                  * are same.
1059                                  */
1060                                 if (dist != new_dist)
1061                                         return 0;
1062                         }
1063                         prev = cur;
1064                 }
1065                 if (dist == 1)
1066                         return 0;
1067
1068                 /* Must be power of 2 */
1069                 if (dist & (dist - 1))
1070                         return 0;
1071
1072                 /* Can't exceed CPU package capacity */
1073                 if (dist > lcpus_max)
1074                         logical_cpus = lcpus_max;
1075                 else
1076                         logical_cpus = dist;
1077         }
1078
1079         /*
1080          * For each APIC ID of a CPU that is set in the mask,
1081          * scan the other candidate APIC ID's for this
1082          * physical processor.  If any of those ID's are
1083          * already in the table, then kill the fixup.
1084          */
1085         for (id = 0; id < MAXCPU; id++) {
1086                 if ((id_mask & CPUMASK(id)) == 0)
1087                         continue;
1088                 /* First, make sure we are on a logical_cpus boundary. */
1089                 if (id % logical_cpus != 0)
1090                         return 0;
1091                 for (i = id + 1; i < id + logical_cpus; i++)
1092                         if ((id_mask & CPUMASK(i)) != 0)
1093                                 return 0;
1094         }
1095         return logical_cpus;
1096 }
1097
1098 static int
1099 mptable_map(struct mptable_pos *mpt)
1100 {
1101         mpfps_t fps = NULL;
1102         mpcth_t cth = NULL;
1103         vm_size_t cth_mapsz = 0;
1104
1105         KKASSERT(mptable_fps_phyaddr != 0);
1106
1107         bzero(mpt, sizeof(*mpt));
1108
1109         fps = pmap_mapdev(mptable_fps_phyaddr, sizeof(*fps));
1110         if (fps->pap != 0) {
1111                 /*
1112                  * Map configuration table header to get
1113                  * the base table size
1114                  */
1115                 cth = pmap_mapdev(fps->pap, sizeof(*cth));
1116                 cth_mapsz = cth->base_table_length;
1117                 pmap_unmapdev((vm_offset_t)cth, sizeof(*cth));
1118
1119                 if (cth_mapsz < sizeof(*cth)) {
1120                         kprintf("invalid base MP table length %d\n",
1121                                 (int)cth_mapsz);
1122                         pmap_unmapdev((vm_offset_t)fps, sizeof(*fps));
1123                         return EINVAL;
1124                 }
1125
1126                 /*
1127                  * Map the base table
1128                  */
1129                 cth = pmap_mapdev(fps->pap, cth_mapsz);
1130         }
1131
1132         mpt->mp_fps = fps;
1133         mpt->mp_cth = cth;
1134         mpt->mp_cth_mapsz = cth_mapsz;
1135
1136         return 0;
1137 }
1138
1139 static void
1140 mptable_unmap(struct mptable_pos *mpt)
1141 {
1142         if (mpt->mp_cth != NULL) {
1143                 pmap_unmapdev((vm_offset_t)mpt->mp_cth, mpt->mp_cth_mapsz);
1144                 mpt->mp_cth = NULL;
1145                 mpt->mp_cth_mapsz = 0;
1146         }
1147         if (mpt->mp_fps != NULL) {
1148                 pmap_unmapdev((vm_offset_t)mpt->mp_fps, sizeof(*mpt->mp_fps));
1149                 mpt->mp_fps = NULL;
1150         }
1151 }
1152
1153 void
1154 assign_apic_irq(int apic, int intpin, int irq)
1155 {
1156         int x;
1157
1158         if (int_to_apicintpin[irq].ioapic != -1)
1159                 panic("assign_apic_irq: inconsistent table");
1160
1161         int_to_apicintpin[irq].ioapic = apic;
1162         int_to_apicintpin[irq].int_pin = intpin;
1163         int_to_apicintpin[irq].apic_address = ioapic[apic];
1164         int_to_apicintpin[irq].redirindex = IOAPIC_REDTBL + 2 * intpin;
1165
1166         for (x = 0; x < nintrs; x++) {
1167                 if ((io_apic_ints[x].int_type == 0 ||
1168                      io_apic_ints[x].int_type == 3) &&
1169                     io_apic_ints[x].int_vector == 0xff &&
1170                     io_apic_ints[x].dst_apic_id == IO_TO_ID(apic) &&
1171                     io_apic_ints[x].dst_apic_int == intpin)
1172                         io_apic_ints[x].int_vector = irq;
1173         }
1174 }
1175
1176 void
1177 revoke_apic_irq(int irq)
1178 {
1179         int x;
1180         int oldapic;
1181         int oldintpin;
1182
1183         if (int_to_apicintpin[irq].ioapic == -1)
1184                 panic("revoke_apic_irq: inconsistent table");
1185
1186         oldapic = int_to_apicintpin[irq].ioapic;
1187         oldintpin = int_to_apicintpin[irq].int_pin;
1188
1189         int_to_apicintpin[irq].ioapic = -1;
1190         int_to_apicintpin[irq].int_pin = 0;
1191         int_to_apicintpin[irq].apic_address = NULL;
1192         int_to_apicintpin[irq].redirindex = 0;
1193
1194         for (x = 0; x < nintrs; x++) {
1195                 if ((io_apic_ints[x].int_type == 0 ||
1196                      io_apic_ints[x].int_type == 3) &&
1197                     io_apic_ints[x].int_vector != 0xff &&
1198                     io_apic_ints[x].dst_apic_id == IO_TO_ID(oldapic) &&
1199                     io_apic_ints[x].dst_apic_int == oldintpin)
1200                         io_apic_ints[x].int_vector = 0xff;
1201         }
1202 }
1203
1204 /*
1205  * Allocate an IRQ
1206  */
1207 static void
1208 allocate_apic_irq(int intr)
1209 {
1210         int apic;
1211         int intpin;
1212         int irq;
1213
1214         if (io_apic_ints[intr].int_vector != 0xff)
1215                 return;         /* Interrupt handler already assigned */
1216
1217         if (io_apic_ints[intr].int_type != 0 &&
1218             (io_apic_ints[intr].int_type != 3 ||
1219              (io_apic_ints[intr].dst_apic_id == IO_TO_ID(0) &&
1220               io_apic_ints[intr].dst_apic_int == 0)))
1221                 return;         /* Not INT or ExtInt on != (0, 0) */
1222
1223         irq = 0;
1224         while (irq < APIC_INTMAPSIZE &&
1225                int_to_apicintpin[irq].ioapic != -1)
1226                 irq++;
1227
1228         if (irq >= APIC_INTMAPSIZE)
1229                 return;         /* No free interrupt handlers */
1230
1231         apic = ID_TO_IO(io_apic_ints[intr].dst_apic_id);
1232         intpin = io_apic_ints[intr].dst_apic_int;
1233
1234         assign_apic_irq(apic, intpin, irq);
1235 }
1236
1237
1238 static void
1239 swap_apic_id(int apic, int oldid, int newid)
1240 {
1241         int x;
1242         int oapic;
1243
1244
1245         if (oldid == newid)
1246                 return;                 /* Nothing to do */
1247
1248         kprintf("Changing APIC ID for IO APIC #%d from %d to %d in MP table\n",
1249                apic, oldid, newid);
1250
1251         /* Swap physical APIC IDs in interrupt entries */
1252         for (x = 0; x < nintrs; x++) {
1253                 if (io_apic_ints[x].dst_apic_id == oldid)
1254                         io_apic_ints[x].dst_apic_id = newid;
1255                 else if (io_apic_ints[x].dst_apic_id == newid)
1256                         io_apic_ints[x].dst_apic_id = oldid;
1257         }
1258
1259         /* Swap physical APIC IDs in IO_TO_ID mappings */
1260         for (oapic = 0; oapic < mp_napics; oapic++)
1261                 if (IO_TO_ID(oapic) == newid)
1262                         break;
1263
1264         if (oapic < mp_napics) {
1265                 kprintf("Changing APIC ID for IO APIC #%d from "
1266                        "%d to %d in MP table\n",
1267                        oapic, newid, oldid);
1268                 IO_TO_ID(oapic) = oldid;
1269         }
1270         IO_TO_ID(apic) = newid;
1271 }
1272
1273
1274 static void
1275 fix_id_to_io_mapping(void)
1276 {
1277         int x;
1278
1279         for (x = 0; x < NAPICID; x++)
1280                 ID_TO_IO(x) = -1;
1281
1282         for (x = 0; x <= mp_naps; x++)
1283                 if (CPU_TO_ID(x) < NAPICID)
1284                         ID_TO_IO(CPU_TO_ID(x)) = x;
1285
1286         for (x = 0; x < mp_napics; x++)
1287                 if (IO_TO_ID(x) < NAPICID)
1288                         ID_TO_IO(IO_TO_ID(x)) = x;
1289 }
1290
1291
1292 static int
1293 first_free_apic_id(void)
1294 {
1295         int freeid, x;
1296
1297         for (freeid = 0; freeid < NAPICID; freeid++) {
1298                 for (x = 0; x <= mp_naps; x++)
1299                         if (CPU_TO_ID(x) == freeid)
1300                                 break;
1301                 if (x <= mp_naps)
1302                         continue;
1303                 for (x = 0; x < mp_napics; x++)
1304                         if (IO_TO_ID(x) == freeid)
1305                                 break;
1306                 if (x < mp_napics)
1307                         continue;
1308                 return freeid;
1309         }
1310         return freeid;
1311 }
1312
1313
1314 static int
1315 io_apic_id_acceptable(int apic, int id)
1316 {
1317         int cpu;                /* Logical CPU number */
1318         int oapic;              /* Logical IO APIC number for other IO APIC */
1319
1320         if (id >= NAPICID)
1321                 return 0;       /* Out of range */
1322
1323         for (cpu = 0; cpu <= mp_naps; cpu++)
1324                 if (CPU_TO_ID(cpu) == id)
1325                         return 0;       /* Conflict with CPU */
1326
1327         for (oapic = 0; oapic < mp_napics && oapic < apic; oapic++)
1328                 if (IO_TO_ID(oapic) == id)
1329                         return 0;       /* Conflict with other APIC */
1330
1331         return 1;               /* ID is acceptable for IO APIC */
1332 }
1333
1334 static
1335 io_int *
1336 io_apic_find_int_entry(int apic, int pin)
1337 {
1338         int     x;
1339
1340         /* search each of the possible INTerrupt sources */
1341         for (x = 0; x < nintrs; ++x) {
1342                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1343                     (pin == io_apic_ints[x].dst_apic_int))
1344                         return (&io_apic_ints[x]);
1345         }
1346         return NULL;
1347 }
1348
1349 /*
1350  * parse an Intel MP specification table
1351  */
1352 static void
1353 mptable_fix(void)
1354 {
1355         int     x;
1356         int     id;
1357         int     apic;           /* IO APIC unit number */
1358         int     freeid;         /* Free physical APIC ID */
1359         int     physid;         /* Current physical IO APIC ID */
1360         io_int *io14;
1361         int     bus_0 = 0;      /* Stop GCC warning */
1362         int     bus_pci = 0;    /* Stop GCC warning */
1363         int     num_pci_bus;
1364
1365         /*
1366          * Fix mis-numbering of the PCI bus and its INT entries if the BIOS
1367          * did it wrong.  The MP spec says that when more than 1 PCI bus
1368          * exists the BIOS must begin with bus entries for the PCI bus and use
1369          * actual PCI bus numbering.  This implies that when only 1 PCI bus
1370          * exists the BIOS can choose to ignore this ordering, and indeed many
1371          * MP motherboards do ignore it.  This causes a problem when the PCI
1372          * sub-system makes requests of the MP sub-system based on PCI bus
1373          * numbers.     So here we look for the situation and renumber the
1374          * busses and associated INTs in an effort to "make it right".
1375          */
1376
1377         /* find bus 0, PCI bus, count the number of PCI busses */
1378         for (num_pci_bus = 0, x = 0; x < mp_nbusses; ++x) {
1379                 if (bus_data[x].bus_id == 0) {
1380                         bus_0 = x;
1381                 }
1382                 if (bus_data[x].bus_type == PCI) {
1383                         ++num_pci_bus;
1384                         bus_pci = x;
1385                 }
1386         }
1387         /*
1388          * bus_0 == slot of bus with ID of 0
1389          * bus_pci == slot of last PCI bus encountered
1390          */
1391
1392         /* check the 1 PCI bus case for sanity */
1393         /* if it is number 0 all is well */
1394         if (num_pci_bus == 1 &&
1395             bus_data[bus_pci].bus_id != 0) {
1396
1397                 /* mis-numbered, swap with whichever bus uses slot 0 */
1398
1399                 /* swap the bus entry types */
1400                 bus_data[bus_pci].bus_type = bus_data[bus_0].bus_type;
1401                 bus_data[bus_0].bus_type = PCI;
1402
1403                 /* swap each relavant INTerrupt entry */
1404                 id = bus_data[bus_pci].bus_id;
1405                 for (x = 0; x < nintrs; ++x) {
1406                         if (io_apic_ints[x].src_bus_id == id) {
1407                                 io_apic_ints[x].src_bus_id = 0;
1408                         }
1409                         else if (io_apic_ints[x].src_bus_id == 0) {
1410                                 io_apic_ints[x].src_bus_id = id;
1411                         }
1412                 }
1413         }
1414
1415         /* Assign IO APIC IDs.
1416          *
1417          * First try the existing ID. If a conflict is detected, try
1418          * the ID in the MP table.  If a conflict is still detected, find
1419          * a free id.
1420          *
1421          * We cannot use the ID_TO_IO table before all conflicts has been
1422          * resolved and the table has been corrected.
1423          */
1424         for (apic = 0; apic < mp_napics; ++apic) { /* For all IO APICs */
1425
1426                 /* First try to use the value set by the BIOS */
1427                 physid = io_apic_get_id(apic);
1428                 if (io_apic_id_acceptable(apic, physid)) {
1429                         if (IO_TO_ID(apic) != physid)
1430                                 swap_apic_id(apic, IO_TO_ID(apic), physid);
1431                         continue;
1432                 }
1433
1434                 /* Then check if the value in the MP table is acceptable */
1435                 if (io_apic_id_acceptable(apic, IO_TO_ID(apic)))
1436                         continue;
1437
1438                 /* Last resort, find a free APIC ID and use it */
1439                 freeid = first_free_apic_id();
1440                 if (freeid >= NAPICID)
1441                         panic("No free physical APIC IDs found");
1442
1443                 if (io_apic_id_acceptable(apic, freeid)) {
1444                         swap_apic_id(apic, IO_TO_ID(apic), freeid);
1445                         continue;
1446                 }
1447                 panic("Free physical APIC ID not usable");
1448         }
1449         fix_id_to_io_mapping();
1450
1451         /* detect and fix broken Compaq MP table */
1452         if (apic_int_type(0, 0) == -1) {
1453                 kprintf("APIC_IO: MP table broken: 8259->APIC entry missing!\n");
1454                 io_apic_ints[nintrs].int_type = 3;      /* ExtInt */
1455                 io_apic_ints[nintrs].int_vector = 0xff; /* Unassigned */
1456                 /* XXX fixme, set src bus id etc, but it doesn't seem to hurt */
1457                 io_apic_ints[nintrs].dst_apic_id = IO_TO_ID(0);
1458                 io_apic_ints[nintrs].dst_apic_int = 0;  /* Pin 0 */
1459                 nintrs++;
1460         } else if (apic_int_type(0, 0) == 0) {
1461                 kprintf("APIC_IO: MP table broken: ExtINT entry corrupt!\n");
1462                 for (x = 0; x < nintrs; ++x)
1463                         if ((0 == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1464                             (0 == io_apic_ints[x].dst_apic_int)) {
1465                                 io_apic_ints[x].int_type = 3;
1466                                 io_apic_ints[x].int_vector = 0xff;
1467                                 break;
1468                         }
1469         }
1470
1471         /*
1472          * Fix missing IRQ 15 when IRQ 14 is an ISA interrupt.  IDE
1473          * controllers universally come in pairs.  If IRQ 14 is specified
1474          * as an ISA interrupt, then IRQ 15 had better be too.
1475          *
1476          * [ Shuttle XPC / AMD Athlon X2 ]
1477          *      The MPTable is missing an entry for IRQ 15.  Note that the
1478          *      ACPI table has an entry for both 14 and 15.
1479          */
1480         if (apic_int_type(0, 14) == 0 && apic_int_type(0, 15) == -1) {
1481                 kprintf("APIC_IO: MP table broken: IRQ 15 not ISA when IRQ 14 is!\n");
1482                 io14 = io_apic_find_int_entry(0, 14);
1483                 io_apic_ints[nintrs] = *io14;
1484                 io_apic_ints[nintrs].src_bus_irq = 15;
1485                 io_apic_ints[nintrs].dst_apic_int = 15;
1486                 nintrs++;
1487         }
1488 }
1489
1490 /* Assign low level interrupt handlers */
1491 static void
1492 setup_apic_irq_mapping(void)
1493 {
1494         int     x;
1495         int     int_vector;
1496
1497         /* Clear array */
1498         for (x = 0; x < APIC_INTMAPSIZE; x++) {
1499                 int_to_apicintpin[x].ioapic = -1;
1500                 int_to_apicintpin[x].int_pin = 0;
1501                 int_to_apicintpin[x].apic_address = NULL;
1502                 int_to_apicintpin[x].redirindex = 0;
1503
1504                 /* Default to masked */
1505                 int_to_apicintpin[x].flags = IOAPIC_IM_FLAG_MASKED;
1506         }
1507
1508         /* First assign ISA/EISA interrupts */
1509         for (x = 0; x < nintrs; x++) {
1510                 int_vector = io_apic_ints[x].src_bus_irq;
1511                 if (int_vector < APIC_INTMAPSIZE &&
1512                     io_apic_ints[x].int_vector == 0xff &&
1513                     int_to_apicintpin[int_vector].ioapic == -1 &&
1514                     (apic_int_is_bus_type(x, ISA) ||
1515                      apic_int_is_bus_type(x, EISA)) &&
1516                     io_apic_ints[x].int_type == 0) {
1517                         assign_apic_irq(ID_TO_IO(io_apic_ints[x].dst_apic_id),
1518                                         io_apic_ints[x].dst_apic_int,
1519                                         int_vector);
1520                 }
1521         }
1522
1523         /* Assign ExtInt entry if no ISA/EISA interrupt 0 entry */
1524         for (x = 0; x < nintrs; x++) {
1525                 if (io_apic_ints[x].dst_apic_int == 0 &&
1526                     io_apic_ints[x].dst_apic_id == IO_TO_ID(0) &&
1527                     io_apic_ints[x].int_vector == 0xff &&
1528                     int_to_apicintpin[0].ioapic == -1 &&
1529                     io_apic_ints[x].int_type == 3) {
1530                         assign_apic_irq(0, 0, 0);
1531                         break;
1532                 }
1533         }
1534
1535         /* Assign PCI interrupts */
1536         for (x = 0; x < nintrs; ++x) {
1537                 if (io_apic_ints[x].int_type == 0 &&
1538                     io_apic_ints[x].int_vector == 0xff &&
1539                     apic_int_is_bus_type(x, PCI))
1540                         allocate_apic_irq(x);
1541         }
1542 }
1543
1544 void
1545 mp_set_cpuids(int cpu_id, int apic_id)
1546 {
1547         CPU_TO_ID(cpu_id) = apic_id;
1548         ID_TO_CPU(apic_id) = cpu_id;
1549
1550         if (apic_id > lapic_id_max)
1551                 lapic_id_max = apic_id;
1552 }
1553
1554 static int
1555 processor_entry(const struct PROCENTRY *entry, int cpu)
1556 {
1557         KKASSERT(cpu > 0);
1558
1559         /* check for usability */
1560         if (!(entry->cpu_flags & PROCENTRY_FLAG_EN))
1561                 return 0;
1562
1563         /* check for BSP flag */
1564         if (entry->cpu_flags & PROCENTRY_FLAG_BP) {
1565                 mp_set_cpuids(0, entry->apic_id);
1566                 return 0;       /* its already been counted */
1567         }
1568
1569         /* add another AP to list, if less than max number of CPUs */
1570         else if (cpu < MAXCPU) {
1571                 mp_set_cpuids(cpu, entry->apic_id);
1572                 return 1;
1573         }
1574
1575         return 0;
1576 }
1577
1578 static int
1579 bus_entry(const struct BUSENTRY *entry, int bus)
1580 {
1581         int     x;
1582         char    c, name[8];
1583
1584         /* encode the name into an index */
1585         for (x = 0; x < 6; ++x) {
1586                 if ((c = entry->bus_type[x]) == ' ')
1587                         break;
1588                 name[x] = c;
1589         }
1590         name[x] = '\0';
1591
1592         if ((x = lookup_bus_type(name)) == UNKNOWN_BUSTYPE)
1593                 panic("unknown bus type: '%s'", name);
1594
1595         bus_data[bus].bus_id = entry->bus_id;
1596         bus_data[bus].bus_type = x;
1597
1598         return 1;
1599 }
1600
1601 static int
1602 io_apic_entry(const struct IOAPICENTRY *entry, int apic)
1603 {
1604         if (!(entry->apic_flags & IOAPICENTRY_FLAG_EN))
1605                 return 0;
1606
1607         IO_TO_ID(apic) = entry->apic_id;
1608         ID_TO_IO(entry->apic_id) = apic;
1609
1610         return 1;
1611 }
1612
1613 static int
1614 lookup_bus_type(char *name)
1615 {
1616         int     x;
1617
1618         for (x = 0; x < MAX_BUSTYPE; ++x)
1619                 if (strcmp(bus_type_table[x].name, name) == 0)
1620                         return bus_type_table[x].type;
1621
1622         return UNKNOWN_BUSTYPE;
1623 }
1624
1625 static int
1626 int_entry(const struct INTENTRY *entry, int intr)
1627 {
1628         int apic;
1629
1630         io_apic_ints[intr].int_type = entry->int_type;
1631         io_apic_ints[intr].int_flags = entry->int_flags;
1632         io_apic_ints[intr].src_bus_id = entry->src_bus_id;
1633         io_apic_ints[intr].src_bus_irq = entry->src_bus_irq;
1634         if (entry->dst_apic_id == 255) {
1635                 /* This signal goes to all IO APICS.  Select an IO APIC
1636                    with sufficient number of interrupt pins */
1637                 for (apic = 0; apic < mp_napics; apic++)
1638                         if (((ioapic_read(ioapic[apic], IOAPIC_VER) &
1639                               IOART_VER_MAXREDIR) >> MAXREDIRSHIFT) >=
1640                             entry->dst_apic_int)
1641                                 break;
1642                 if (apic < mp_napics)
1643                         io_apic_ints[intr].dst_apic_id = IO_TO_ID(apic);
1644                 else
1645                         io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1646         } else
1647                 io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1648         io_apic_ints[intr].dst_apic_int = entry->dst_apic_int;
1649
1650         return 1;
1651 }
1652
1653 static int
1654 apic_int_is_bus_type(int intr, int bus_type)
1655 {
1656         int     bus;
1657
1658         for (bus = 0; bus < mp_nbusses; ++bus)
1659                 if ((bus_data[bus].bus_id == io_apic_ints[intr].src_bus_id)
1660                     && ((int) bus_data[bus].bus_type == bus_type))
1661                         return 1;
1662
1663         return 0;
1664 }
1665
1666 /*
1667  * Given a traditional ISA INT mask, return an APIC mask.
1668  */
1669 u_int
1670 isa_apic_mask(u_int isa_mask)
1671 {
1672         int isa_irq;
1673         int apic_pin;
1674
1675 #if defined(SKIP_IRQ15_REDIRECT)
1676         if (isa_mask == (1 << 15)) {
1677                 kprintf("skipping ISA IRQ15 redirect\n");
1678                 return isa_mask;
1679         }
1680 #endif  /* SKIP_IRQ15_REDIRECT */
1681
1682         isa_irq = ffs(isa_mask);                /* find its bit position */
1683         if (isa_irq == 0)                       /* doesn't exist */
1684                 return 0;
1685         --isa_irq;                              /* make it zero based */
1686
1687         apic_pin = isa_apic_irq(isa_irq);       /* look for APIC connection */
1688         if (apic_pin == -1)
1689                 return 0;
1690
1691         return (1 << apic_pin);                 /* convert pin# to a mask */
1692 }
1693
1694 /*
1695  * Determine which APIC pin an ISA/EISA INT is attached to.
1696  */
1697 #define INTTYPE(I)      (io_apic_ints[(I)].int_type)
1698 #define INTPIN(I)       (io_apic_ints[(I)].dst_apic_int)
1699 #define INTIRQ(I)       (io_apic_ints[(I)].int_vector)
1700 #define INTAPIC(I)      (ID_TO_IO(io_apic_ints[(I)].dst_apic_id))
1701
1702 #define SRCBUSIRQ(I)    (io_apic_ints[(I)].src_bus_irq)
1703 int
1704 isa_apic_irq(int isa_irq)
1705 {
1706         int     intr;
1707
1708         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1709                 if (INTTYPE(intr) == 0) {               /* standard INT */
1710                         if (SRCBUSIRQ(intr) == isa_irq) {
1711                                 if (apic_int_is_bus_type(intr, ISA) ||
1712                                     apic_int_is_bus_type(intr, EISA)) {
1713                                         if (INTIRQ(intr) == 0xff)
1714                                                 return -1; /* unassigned */
1715                                         return INTIRQ(intr);    /* found */
1716                                 }
1717                         }
1718                 }
1719         }
1720         return -1;                                      /* NOT found */
1721 }
1722
1723
1724 /*
1725  * Determine which APIC pin a PCI INT is attached to.
1726  */
1727 #define SRCBUSID(I)     (io_apic_ints[(I)].src_bus_id)
1728 #define SRCBUSDEVICE(I) ((io_apic_ints[(I)].src_bus_irq >> 2) & 0x1f)
1729 #define SRCBUSLINE(I)   (io_apic_ints[(I)].src_bus_irq & 0x03)
1730 int
1731 pci_apic_irq(int pciBus, int pciDevice, int pciInt)
1732 {
1733         int     intr;
1734
1735         --pciInt;                                       /* zero based */
1736
1737         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1738                 if ((INTTYPE(intr) == 0)                /* standard INT */
1739                     && (SRCBUSID(intr) == pciBus)
1740                     && (SRCBUSDEVICE(intr) == pciDevice)
1741                     && (SRCBUSLINE(intr) == pciInt)) {  /* a candidate IRQ */
1742                         if (apic_int_is_bus_type(intr, PCI)) {
1743                                 if (INTIRQ(intr) == 0xff) {
1744                                         kprintf("IOAPIC: pci_apic_irq() "
1745                                                 "failed\n");
1746                                         return -1;      /* unassigned */
1747                                 }
1748                                 return INTIRQ(intr);    /* exact match */
1749                         }
1750                 }
1751         }
1752
1753         return -1;                                      /* NOT found */
1754 }
1755
1756 int
1757 next_apic_irq(int irq)
1758 {
1759         int intr, ointr;
1760         int bus, bustype;
1761
1762         bus = 0;
1763         bustype = 0;
1764         for (intr = 0; intr < nintrs; intr++) {
1765                 if (INTIRQ(intr) != irq || INTTYPE(intr) != 0)
1766                         continue;
1767                 bus = SRCBUSID(intr);
1768                 bustype = apic_bus_type(bus);
1769                 if (bustype != ISA &&
1770                     bustype != EISA &&
1771                     bustype != PCI)
1772                         continue;
1773                 break;
1774         }
1775         if (intr >= nintrs) {
1776                 return -1;
1777         }
1778         for (ointr = intr + 1; ointr < nintrs; ointr++) {
1779                 if (INTTYPE(ointr) != 0)
1780                         continue;
1781                 if (bus != SRCBUSID(ointr))
1782                         continue;
1783                 if (bustype == PCI) {
1784                         if (SRCBUSDEVICE(intr) != SRCBUSDEVICE(ointr))
1785                                 continue;
1786                         if (SRCBUSLINE(intr) != SRCBUSLINE(ointr))
1787                                 continue;
1788                 }
1789                 if (bustype == ISA || bustype == EISA) {
1790                         if (SRCBUSIRQ(intr) != SRCBUSIRQ(ointr))
1791                                 continue;
1792                 }
1793                 if (INTPIN(intr) == INTPIN(ointr))
1794                         continue;
1795                 break;
1796         }
1797         if (ointr >= nintrs) {
1798                 return -1;
1799         }
1800         return INTIRQ(ointr);
1801 }
1802 #undef SRCBUSLINE
1803 #undef SRCBUSDEVICE
1804 #undef SRCBUSID
1805 #undef SRCBUSIRQ
1806
1807 #undef INTPIN
1808 #undef INTIRQ
1809 #undef INTAPIC
1810 #undef INTTYPE
1811
1812 /*
1813  * Reprogram the MB chipset to NOT redirect an ISA INTerrupt.
1814  *
1815  * XXX FIXME:
1816  *  Exactly what this means is unclear at this point.  It is a solution
1817  *  for motherboards that redirect the MBIRQ0 pin.  Generically a motherboard
1818  *  could route any of the ISA INTs to upper (>15) IRQ values.  But most would
1819  *  NOT be redirected via MBIRQ0, thus "undirect()ing" them would NOT be an
1820  *  option.
1821  */
1822 int
1823 undirect_isa_irq(int rirq)
1824 {
1825 #if defined(READY)
1826         if (bootverbose)
1827             kprintf("Freeing redirected ISA irq %d.\n", rirq);
1828         /** FIXME: tickle the MB redirector chip */
1829         return /* XXX */;
1830 #else
1831         if (bootverbose)
1832             kprintf("Freeing (NOT implemented) redirected ISA irq %d.\n", rirq);
1833         return 0;
1834 #endif  /* READY */
1835 }
1836
1837
1838 /*
1839  * Reprogram the MB chipset to NOT redirect a PCI INTerrupt
1840  */
1841 int
1842 undirect_pci_irq(int rirq)
1843 {
1844 #if defined(READY)
1845         if (bootverbose)
1846                 kprintf("Freeing redirected PCI irq %d.\n", rirq);
1847
1848         /** FIXME: tickle the MB redirector chip */
1849         return /* XXX */;
1850 #else
1851         if (bootverbose)
1852                 kprintf("Freeing (NOT implemented) redirected PCI irq %d.\n",
1853                        rirq);
1854         return 0;
1855 #endif  /* READY */
1856 }
1857
1858
1859 /*
1860  * given a bus ID, return:
1861  *  the bus type if found
1862  *  -1 if NOT found
1863  */
1864 int
1865 apic_bus_type(int id)
1866 {
1867         int     x;
1868
1869         for (x = 0; x < mp_nbusses; ++x)
1870                 if (bus_data[x].bus_id == id)
1871                         return bus_data[x].bus_type;
1872
1873         return -1;
1874 }
1875
1876 /*
1877  * given a LOGICAL APIC# and pin#, return:
1878  *  the associated src bus ID if found
1879  *  -1 if NOT found
1880  */
1881 int
1882 apic_src_bus_id(int apic, int pin)
1883 {
1884         int     x;
1885
1886         /* search each of the possible INTerrupt sources */
1887         for (x = 0; x < nintrs; ++x)
1888                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1889                     (pin == io_apic_ints[x].dst_apic_int))
1890                         return (io_apic_ints[x].src_bus_id);
1891
1892         return -1;              /* NOT found */
1893 }
1894
1895 /*
1896  * given a LOGICAL APIC# and pin#, return:
1897  *  the associated src bus IRQ if found
1898  *  -1 if NOT found
1899  */
1900 int
1901 apic_src_bus_irq(int apic, int pin)
1902 {
1903         int     x;
1904
1905         for (x = 0; x < nintrs; x++)
1906                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1907                     (pin == io_apic_ints[x].dst_apic_int))
1908                         return (io_apic_ints[x].src_bus_irq);
1909
1910         return -1;              /* NOT found */
1911 }
1912
1913
1914 /*
1915  * given a LOGICAL APIC# and pin#, return:
1916  *  the associated INTerrupt type if found
1917  *  -1 if NOT found
1918  */
1919 int
1920 apic_int_type(int apic, int pin)
1921 {
1922         int     x;
1923
1924         /* search each of the possible INTerrupt sources */
1925         for (x = 0; x < nintrs; ++x) {
1926                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1927                     (pin == io_apic_ints[x].dst_apic_int))
1928                         return (io_apic_ints[x].int_type);
1929         }
1930         return -1;              /* NOT found */
1931 }
1932
1933 /*
1934  * Return the IRQ associated with an APIC pin
1935  */
1936 int
1937 apic_irq(int apic, int pin)
1938 {
1939         int x;
1940         int res;
1941
1942         for (x = 0; x < nintrs; ++x) {
1943                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1944                     (pin == io_apic_ints[x].dst_apic_int)) {
1945                         res = io_apic_ints[x].int_vector;
1946                         if (res == 0xff)
1947                                 return -1;
1948                         if (apic != int_to_apicintpin[res].ioapic)
1949                                 panic("apic_irq: inconsistent table %d/%d", apic, int_to_apicintpin[res].ioapic);
1950                         if (pin != int_to_apicintpin[res].int_pin)
1951                                 panic("apic_irq inconsistent table (2)");
1952                         return res;
1953                 }
1954         }
1955         return -1;
1956 }
1957
1958
1959 /*
1960  * given a LOGICAL APIC# and pin#, return:
1961  *  the associated trigger mode if found
1962  *  -1 if NOT found
1963  */
1964 int
1965 apic_trigger(int apic, int pin)
1966 {
1967         int     x;
1968
1969         /* search each of the possible INTerrupt sources */
1970         for (x = 0; x < nintrs; ++x)
1971                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1972                     (pin == io_apic_ints[x].dst_apic_int))
1973                         return ((io_apic_ints[x].int_flags >> 2) & 0x03);
1974
1975         return -1;              /* NOT found */
1976 }
1977
1978
1979 /*
1980  * given a LOGICAL APIC# and pin#, return:
1981  *  the associated 'active' level if found
1982  *  -1 if NOT found
1983  */
1984 int
1985 apic_polarity(int apic, int pin)
1986 {
1987         int     x;
1988
1989         /* search each of the possible INTerrupt sources */
1990         for (x = 0; x < nintrs; ++x)
1991                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1992                     (pin == io_apic_ints[x].dst_apic_int))
1993                         return (io_apic_ints[x].int_flags & 0x03);
1994
1995         return -1;              /* NOT found */
1996 }
1997
1998 /*
1999  * set data according to MP defaults
2000  * FIXME: probably not complete yet...
2001  */
2002 static void
2003 mptable_default(int type)
2004 {
2005         int     io_apic_id;
2006         int     pin;
2007
2008 #if 0
2009         kprintf("  MP default config type: %d\n", type);
2010         switch (type) {
2011         case 1:
2012                 kprintf("   bus: ISA, APIC: 82489DX\n");
2013                 break;
2014         case 2:
2015                 kprintf("   bus: EISA, APIC: 82489DX\n");
2016                 break;
2017         case 3:
2018                 kprintf("   bus: EISA, APIC: 82489DX\n");
2019                 break;
2020         case 4:
2021                 kprintf("   bus: MCA, APIC: 82489DX\n");
2022                 break;
2023         case 5:
2024                 kprintf("   bus: ISA+PCI, APIC: Integrated\n");
2025                 break;
2026         case 6:
2027                 kprintf("   bus: EISA+PCI, APIC: Integrated\n");
2028                 break;
2029         case 7:
2030                 kprintf("   bus: MCA+PCI, APIC: Integrated\n");
2031                 break;
2032         default:
2033                 kprintf("   future type\n");
2034                 break;
2035                 /* NOTREACHED */
2036         }
2037 #endif  /* 0 */
2038
2039         /* one and only IO APIC */
2040         io_apic_id = (ioapic_read(ioapic[0], IOAPIC_ID) & APIC_ID_MASK) >> 24;
2041
2042         /*
2043          * sanity check, refer to MP spec section 3.6.6, last paragraph
2044          * necessary as some hardware isn't properly setting up the IO APIC
2045          */
2046 #if defined(REALLY_ANAL_IOAPICID_VALUE)
2047         if (io_apic_id != 2) {
2048 #else
2049         if ((io_apic_id == 0) || (io_apic_id == 1) || (io_apic_id == 15)) {
2050 #endif  /* REALLY_ANAL_IOAPICID_VALUE */
2051                 io_apic_set_id(0, 2);
2052                 io_apic_id = 2;
2053         }
2054         IO_TO_ID(0) = io_apic_id;
2055         ID_TO_IO(io_apic_id) = 0;
2056
2057         /* fill out bus entries */
2058         switch (type) {
2059         case 1:
2060         case 2:
2061         case 3:
2062         case 4:
2063         case 5:
2064         case 6:
2065         case 7:
2066                 bus_data[0].bus_id = default_data[type - 1][1];
2067                 bus_data[0].bus_type = default_data[type - 1][2];
2068                 bus_data[1].bus_id = default_data[type - 1][3];
2069                 bus_data[1].bus_type = default_data[type - 1][4];
2070                 break;
2071
2072         /* case 4: case 7:                 MCA NOT supported */
2073         default:                /* illegal/reserved */
2074                 panic("BAD default MP config: %d", type);
2075                 /* NOTREACHED */
2076         }
2077
2078         /* general cases from MP v1.4, table 5-2 */
2079         for (pin = 0; pin < 16; ++pin) {
2080                 io_apic_ints[pin].int_type = 0;
2081                 io_apic_ints[pin].int_flags = 0x05;     /* edge/active-hi */
2082                 io_apic_ints[pin].src_bus_id = 0;
2083                 io_apic_ints[pin].src_bus_irq = pin;    /* IRQ2 caught below */
2084                 io_apic_ints[pin].dst_apic_id = io_apic_id;
2085                 io_apic_ints[pin].dst_apic_int = pin;   /* 1-to-1 */
2086         }
2087
2088         /* special cases from MP v1.4, table 5-2 */
2089         if (type == 2) {
2090                 io_apic_ints[2].int_type = 0xff;        /* N/C */
2091                 io_apic_ints[13].int_type = 0xff;       /* N/C */
2092 #if !defined(APIC_MIXED_MODE)
2093                 /** FIXME: ??? */
2094                 panic("sorry, can't support type 2 default yet");
2095 #endif  /* APIC_MIXED_MODE */
2096         }
2097         else
2098                 io_apic_ints[2].src_bus_irq = 0;        /* ISA IRQ0 is on APIC INT 2 */
2099
2100         if (type == 7)
2101                 io_apic_ints[0].int_type = 0xff;        /* N/C */
2102         else
2103                 io_apic_ints[0].int_type = 3;   /* vectored 8259 */
2104 }
2105
2106 /*
2107  * Map a physical memory address representing I/O into KVA.  The I/O
2108  * block is assumed not to cross a page boundary.
2109  */
2110 void *
2111 ioapic_map(vm_paddr_t pa)
2112 {
2113         vm_offset_t vaddr;
2114         int pgeflag;
2115         int i;
2116
2117         KKASSERT(pa < 0x100000000LL);
2118
2119         pgeflag = 0;    /* not used for SMP yet */
2120
2121         /*
2122          * If the requested physical address has already been incidently
2123          * mapped, just use the existing mapping.  Otherwise create a new
2124          * mapping.
2125          */
2126         for (i = IO_MAPPING_START_INDEX; i < SMPpt_alloc_index; ++i) {
2127                 if (((vm_offset_t)SMPpt[i] & PG_FRAME) ==
2128                     ((vm_offset_t)pa & PG_FRAME)) {
2129                         break;
2130                 }
2131         }
2132         if (i == SMPpt_alloc_index) {
2133                 if (i == NPTEPG - 2) {
2134                         panic("permanent_io_mapping: We ran out of space"
2135                               " in SMPpt[]!");
2136                 }
2137                 SMPpt[i] = (pt_entry_t)(PG_V | PG_RW | PG_N | pgeflag |
2138                            ((vm_offset_t)pa & PG_FRAME));
2139                 ++SMPpt_alloc_index;
2140         }
2141         vaddr = (vm_offset_t)CPU_prvspace + (i * PAGE_SIZE) +
2142                 ((vm_offset_t)pa & PAGE_MASK);
2143         return ((void *)vaddr);
2144 }
2145
2146 /*
2147  * start each AP in our list
2148  */
2149 static int
2150 start_all_aps(u_int boot_addr)
2151 {
2152         int     x, i, pg;
2153         int     shift;
2154         int     smicount;
2155         int     smibest;
2156         int     smilast;
2157         u_char  mpbiosreason;
2158         u_long  mpbioswarmvec;
2159         struct mdglobaldata *gd;
2160         struct privatespace *ps;
2161         char *stack;
2162         uintptr_t kptbase;
2163
2164         POSTCODE(START_ALL_APS_POST);
2165
2166         /* Initialize BSP's local APIC */
2167         apic_initialize(TRUE);
2168
2169         /* Finalize PIC */
2170         MachIntrABI.finalize();
2171
2172         /* install the AP 1st level boot code */
2173         install_ap_tramp(boot_addr);
2174
2175
2176         /* save the current value of the warm-start vector */
2177         mpbioswarmvec = *((u_long *) WARMBOOT_OFF);
2178         outb(CMOS_REG, BIOS_RESET);
2179         mpbiosreason = inb(CMOS_DATA);
2180
2181         /* setup a vector to our boot code */
2182         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2183         *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
2184         outb(CMOS_REG, BIOS_RESET);
2185         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2186
2187         /*
2188          * If we have a TSC we can figure out the SMI interrupt rate.
2189          * The SMI does not necessarily use a constant rate.  Spend
2190          * up to 250ms trying to figure it out.
2191          */
2192         smibest = 0;
2193         if (cpu_feature & CPUID_TSC) {
2194                 set_apic_timer(275000);
2195                 smilast = read_apic_timer();
2196                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
2197                         smicount = smitest();
2198                         if (smibest == 0 || smilast - smicount < smibest)
2199                                 smibest = smilast - smicount;
2200                         smilast = smicount;
2201                 }
2202                 if (smibest > 250000)
2203                         smibest = 0;
2204                 if (smibest) {
2205                         smibest = smibest * (int64_t)1000000 /
2206                                   get_apic_timer_frequency();
2207                 }
2208         }
2209         if (smibest)
2210                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
2211                         1000000 / smibest, smibest);
2212
2213
2214         /* set up temporary P==V mapping for AP boot */
2215         /* XXX this is a hack, we should boot the AP on its own stack/PTD */
2216         kptbase = (uintptr_t)(void *)KPTphys;
2217         for (x = 0; x < NKPT; x++) {
2218                 PTD[x] = (pd_entry_t)(PG_V | PG_RW |
2219                     ((kptbase + x * PAGE_SIZE) & PG_FRAME));
2220         }
2221         cpu_invltlb();
2222
2223         /* start each AP */
2224         for (x = 1; x <= mp_naps; ++x) {
2225
2226                 /* This is a bit verbose, it will go away soon.  */
2227
2228                 /* first page of AP's private space */
2229                 pg = x * i386_btop(sizeof(struct privatespace));
2230
2231                 /* allocate new private data page(s) */
2232                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
2233                                 MDGLOBALDATA_BASEALLOC_SIZE);
2234                 /* wire it into the private page table page */
2235                 for (i = 0; i < MDGLOBALDATA_BASEALLOC_SIZE; i += PAGE_SIZE) {
2236                         SMPpt[pg + i / PAGE_SIZE] = (pt_entry_t)
2237                             (PG_V | PG_RW | vtophys_pte((char *)gd + i));
2238                 }
2239                 pg += MDGLOBALDATA_BASEALLOC_PAGES;
2240
2241                 SMPpt[pg + 0] = 0;              /* *gd_CMAP1 */
2242                 SMPpt[pg + 1] = 0;              /* *gd_CMAP2 */
2243                 SMPpt[pg + 2] = 0;              /* *gd_CMAP3 */
2244                 SMPpt[pg + 3] = 0;              /* *gd_PMAP1 */
2245
2246                 /* allocate and set up an idle stack data page */
2247                 stack = (char *)kmem_alloc(&kernel_map, UPAGES*PAGE_SIZE);
2248                 for (i = 0; i < UPAGES; i++) {
2249                         SMPpt[pg + 4 + i] = (pt_entry_t)
2250                             (PG_V | PG_RW | vtophys_pte(PAGE_SIZE * i + stack));
2251                 }
2252
2253                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
2254                 bzero(gd, sizeof(*gd));
2255                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
2256
2257                 /* prime data page for it to use */
2258                 mi_gdinit(&gd->mi, x);
2259                 cpu_gdinit(gd, x);
2260                 gd->gd_CMAP1 = &SMPpt[pg + 0];
2261                 gd->gd_CMAP2 = &SMPpt[pg + 1];
2262                 gd->gd_CMAP3 = &SMPpt[pg + 2];
2263                 gd->gd_PMAP1 = &SMPpt[pg + 3];
2264                 gd->gd_CADDR1 = ps->CPAGE1;
2265                 gd->gd_CADDR2 = ps->CPAGE2;
2266                 gd->gd_CADDR3 = ps->CPAGE3;
2267                 gd->gd_PADDR1 = (unsigned *)ps->PPAGE1;
2268
2269                 /*
2270                  * Per-cpu pmap for get_ptbase().
2271                  */
2272                 gd->gd_GDADDR1= (unsigned *)
2273                         kmem_alloc_nofault(&kernel_map, SEG_SIZE, SEG_SIZE);
2274                 gd->gd_GDMAP1 = &PTD[(vm_offset_t)gd->gd_GDADDR1 >> PDRSHIFT];
2275
2276                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
2277                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
2278
2279                 /*
2280                  * Setup the AP boot stack
2281                  */
2282                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
2283                 bootAP = x;
2284
2285                 /* attempt to start the Application Processor */
2286                 CHECK_INIT(99); /* setup checkpoints */
2287                 if (!start_ap(gd, boot_addr, smibest)) {
2288                         kprintf("AP #%d (PHY# %d) failed!\n", x, CPU_TO_ID(x));
2289                         CHECK_PRINT("trace");   /* show checkpoints */
2290                         /* better panic as the AP may be running loose */
2291                         kprintf("panic y/n? [y] ");
2292                         if (cngetc() != 'n')
2293                                 panic("bye-bye");
2294                 }
2295                 CHECK_PRINT("trace");           /* show checkpoints */
2296
2297                 /* record its version info */
2298                 cpu_apic_versions[x] = cpu_apic_versions[0];
2299         }
2300
2301         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
2302         ncpus = x;
2303
2304         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
2305         for (shift = 0; (1 << shift) <= ncpus; ++shift)
2306                 ;
2307         --shift;
2308         ncpus2_shift = shift;
2309         ncpus2 = 1 << shift;
2310         ncpus2_mask = ncpus2 - 1;
2311
2312         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
2313         if ((1 << shift) < ncpus)
2314                 ++shift;
2315         ncpus_fit = 1 << shift;
2316         ncpus_fit_mask = ncpus_fit - 1;
2317
2318         /* build our map of 'other' CPUs */
2319         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
2320         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
2321         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
2322
2323         /* fill in our (BSP) APIC version */
2324         cpu_apic_versions[0] = lapic.version;
2325
2326         /* restore the warmstart vector */
2327         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
2328         outb(CMOS_REG, BIOS_RESET);
2329         outb(CMOS_DATA, mpbiosreason);
2330
2331         /*
2332          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
2333          * up, clean out the P==V mapping we did earlier.
2334          */
2335         for (x = 0; x < NKPT; x++)
2336                 PTD[x] = 0;
2337         pmap_set_opt();
2338
2339         /* number of APs actually started */
2340         return ncpus - 1;
2341 }
2342
2343 /*
2344  * load the 1st level AP boot code into base memory.
2345  */
2346
2347 /* targets for relocation */
2348 extern void bigJump(void);
2349 extern void bootCodeSeg(void);
2350 extern void bootDataSeg(void);
2351 extern void MPentry(void);
2352 extern u_int MP_GDT;
2353 extern u_int mp_gdtbase;
2354
2355 static void
2356 install_ap_tramp(u_int boot_addr)
2357 {
2358         int     x;
2359         int     size = *(int *) ((u_long) & bootMP_size);
2360         u_char *src = (u_char *) ((u_long) bootMP);
2361         u_char *dst = (u_char *) boot_addr + KERNBASE;
2362         u_int   boot_base = (u_int) bootMP;
2363         u_int8_t *dst8;
2364         u_int16_t *dst16;
2365         u_int32_t *dst32;
2366
2367         POSTCODE(INSTALL_AP_TRAMP_POST);
2368
2369         for (x = 0; x < size; ++x)
2370                 *dst++ = *src++;
2371
2372         /*
2373          * modify addresses in code we just moved to basemem. unfortunately we
2374          * need fairly detailed info about mpboot.s for this to work.  changes
2375          * to mpboot.s might require changes here.
2376          */
2377
2378         /* boot code is located in KERNEL space */
2379         dst = (u_char *) boot_addr + KERNBASE;
2380
2381         /* modify the lgdt arg */
2382         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
2383         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
2384
2385         /* modify the ljmp target for MPentry() */
2386         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
2387         *dst32 = ((u_int) MPentry - KERNBASE);
2388
2389         /* modify the target for boot code segment */
2390         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
2391         dst8 = (u_int8_t *) (dst16 + 1);
2392         *dst16 = (u_int) boot_addr & 0xffff;
2393         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2394
2395         /* modify the target for boot data segment */
2396         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
2397         dst8 = (u_int8_t *) (dst16 + 1);
2398         *dst16 = (u_int) boot_addr & 0xffff;
2399         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2400 }
2401
2402
2403 /*
2404  * This function starts the AP (application processor) identified
2405  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
2406  * to accomplish this.  This is necessary because of the nuances
2407  * of the different hardware we might encounter.  It ain't pretty,
2408  * but it seems to work.
2409  *
2410  * NOTE: eventually an AP gets to ap_init(), which is called just
2411  * before the AP goes into the LWKT scheduler's idle loop.
2412  */
2413 static int
2414 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
2415 {
2416         int     physical_cpu;
2417         int     vector;
2418         u_long  icr_lo, icr_hi;
2419
2420         POSTCODE(START_AP_POST);
2421
2422         /* get the PHYSICAL APIC ID# */
2423         physical_cpu = CPU_TO_ID(gd->mi.gd_cpuid);
2424
2425         /* calculate the vector */
2426         vector = (boot_addr >> 12) & 0xff;
2427
2428         /* We don't want anything interfering */
2429         cpu_disable_intr();
2430
2431         /* Make sure the target cpu sees everything */
2432         wbinvd();
2433
2434         /*
2435          * Try to detect when a SMI has occurred, wait up to 200ms.
2436          *
2437          * If a SMI occurs during an AP reset but before we issue
2438          * the STARTUP command, the AP may brick.  To work around
2439          * this problem we hold off doing the AP startup until
2440          * after we have detected the SMI.  Hopefully another SMI
2441          * will not occur before we finish the AP startup.
2442          *
2443          * Retries don't seem to help.  SMIs have a window of opportunity
2444          * and if USB->legacy keyboard emulation is enabled in the BIOS
2445          * the interrupt rate can be quite high.
2446          *
2447          * NOTE: Don't worry about the L1 cache load, it might bloat
2448          *       ldelta a little but ndelta will be so huge when the SMI
2449          *       occurs the detection logic will still work fine.
2450          */
2451         if (smibest) {
2452                 set_apic_timer(200000);
2453                 smitest();
2454         }
2455
2456         /*
2457          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
2458          * and running the target CPU. OR this INIT IPI might be latched (P5
2459          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
2460          * ignored.
2461          *
2462          * see apic/apicreg.h for icr bit definitions.
2463          *
2464          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
2465          */
2466
2467         /*
2468          * Setup the address for the target AP.  We can setup
2469          * icr_hi once and then just trigger operations with
2470          * icr_lo.
2471          */
2472         icr_hi = lapic.icr_hi & ~APIC_ID_MASK;
2473         icr_hi |= (physical_cpu << 24);
2474         icr_lo = lapic.icr_lo & 0xfff00000;
2475         lapic.icr_hi = icr_hi;
2476
2477         /*
2478          * Do an INIT IPI: assert RESET
2479          *
2480          * Use edge triggered mode to assert INIT
2481          */
2482         lapic.icr_lo = icr_lo | 0x0000c500;
2483         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2484                  /* spin */ ;
2485
2486         /*
2487          * The spec calls for a 10ms delay but we may have to use a
2488          * MUCH lower delay to avoid bricking an AP due to a fast SMI
2489          * interrupt.  We have other loops here too and dividing by 2
2490          * doesn't seem to be enough even after subtracting 350us,
2491          * so we divide by 4.
2492          *
2493          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
2494          * interrupt was detected we use the full 10ms.
2495          */
2496         if (smibest == 0)
2497                 u_sleep(10000);
2498         else if (smibest < 150 * 4 + 350)
2499                 u_sleep(150);
2500         else if ((smibest - 350) / 4 < 10000)
2501                 u_sleep((smibest - 350) / 4);
2502         else
2503                 u_sleep(10000);
2504
2505         /*
2506          * Do an INIT IPI: deassert RESET
2507          *
2508          * Use level triggered mode to deassert.  It is unclear
2509          * why we need to do this.
2510          */
2511         lapic.icr_lo = icr_lo | 0x00008500;
2512         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2513                  /* spin */ ;
2514         u_sleep(150);                           /* wait 150us */
2515
2516         /*
2517          * Next we do a STARTUP IPI: the previous INIT IPI might still be
2518          * latched, (P5 bug) this 1st STARTUP would then terminate
2519          * immediately, and the previously started INIT IPI would continue. OR
2520          * the previous INIT IPI has already run. and this STARTUP IPI will
2521          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
2522          * will run.
2523          */
2524         lapic.icr_lo = icr_lo | 0x00000600 | vector;
2525         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2526                  /* spin */ ;
2527         u_sleep(200);           /* wait ~200uS */
2528
2529         /*
2530          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
2531          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
2532          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
2533          * recognized after hardware RESET or INIT IPI.
2534          */
2535         lapic.icr_lo = icr_lo | 0x00000600 | vector;
2536         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2537                  /* spin */ ;
2538
2539         /* Resume normal operation */
2540         cpu_enable_intr();
2541
2542         /* wait for it to start, see ap_init() */
2543         set_apic_timer(5000000);/* == 5 seconds */
2544         while (read_apic_timer()) {
2545                 if (smp_startup_mask & CPUMASK(gd->mi.gd_cpuid))
2546                         return 1;       /* return SUCCESS */
2547         }
2548
2549         return 0;               /* return FAILURE */
2550 }
2551
2552 static
2553 int
2554 smitest(void)
2555 {
2556         int64_t ltsc;
2557         int64_t ntsc;
2558         int64_t ldelta;
2559         int64_t ndelta;
2560         int count;
2561
2562         ldelta = 0;
2563         ndelta = 0;
2564         while (read_apic_timer()) {
2565                 ltsc = rdtsc();
2566                 for (count = 0; count < 100; ++count)
2567                         ntsc = rdtsc(); /* force loop to occur */
2568                 if (ldelta) {
2569                         ndelta = ntsc - ltsc;
2570                         if (ldelta > ndelta)
2571                                 ldelta = ndelta;
2572                         if (ndelta > ldelta * 2)
2573                                 break;
2574                 } else {
2575                         ldelta = ntsc - ltsc;
2576                 }
2577         }
2578         return(read_apic_timer());
2579 }
2580
2581 /*
2582  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
2583  *
2584  * If for some reason we were unable to start all cpus we cannot safely
2585  * use broadcast IPIs.
2586  */
2587
2588 static cpumask_t smp_invltlb_req;
2589 #define SMP_INVLTLB_DEBUG
2590
2591 void
2592 smp_invltlb(void)
2593 {
2594 #ifdef SMP
2595         struct mdglobaldata *md = mdcpu;
2596 #ifdef SMP_INVLTLB_DEBUG
2597         long count = 0;
2598         long xcount = 0;
2599 #endif
2600
2601         crit_enter_gd(&md->mi);
2602         md->gd_invltlb_ret = 0;
2603         ++md->mi.gd_cnt.v_smpinvltlb;
2604         atomic_set_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
2605 #ifdef SMP_INVLTLB_DEBUG
2606 again:
2607 #endif
2608         if (smp_startup_mask == smp_active_mask) {
2609                 all_but_self_ipi(XINVLTLB_OFFSET);
2610         } else {
2611                 selected_apic_ipi(smp_active_mask & ~md->mi.gd_cpumask,
2612                                   XINVLTLB_OFFSET, APIC_DELMODE_FIXED);
2613         }
2614
2615 #ifdef SMP_INVLTLB_DEBUG
2616         if (xcount)
2617                 kprintf("smp_invltlb: ipi sent\n");
2618 #endif
2619         while ((md->gd_invltlb_ret & smp_active_mask & ~md->mi.gd_cpumask) !=
2620                (smp_active_mask & ~md->mi.gd_cpumask)) {
2621                 cpu_mfence();
2622                 cpu_pause();
2623 #ifdef SMP_INVLTLB_DEBUG
2624                 /* DEBUGGING */
2625                 if (++count == 400000000) {
2626                         print_backtrace(-1);
2627                         kprintf("smp_invltlb: endless loop %08lx %08lx, "
2628                                 "rflags %016lx retry",
2629                                 (long)md->gd_invltlb_ret,
2630                                 (long)smp_invltlb_req,
2631                                 (long)read_eflags());
2632                         __asm __volatile ("sti");
2633                         ++xcount;
2634                         if (xcount > 2)
2635                                 lwkt_process_ipiq();
2636                         if (xcount > 3) {
2637                                 int bcpu = BSFCPUMASK(~md->gd_invltlb_ret &
2638                                                       ~md->mi.gd_cpumask &
2639                                                       smp_active_mask);
2640                                 globaldata_t xgd;
2641                                 kprintf("bcpu %d\n", bcpu);
2642                                 xgd = globaldata_find(bcpu);
2643                                 kprintf("thread %p %s\n", xgd->gd_curthread, xgd->gd_curthread->td_comm);
2644                         }
2645                         if (xcount > 5)
2646                                 panic("giving up");
2647                         count = 0;
2648                         goto again;
2649                 }
2650 #endif
2651         }
2652         atomic_clear_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
2653         crit_exit_gd(&md->mi);
2654 #endif
2655 }
2656
2657 #ifdef SMP
2658
2659 /*
2660  * Called from Xinvltlb assembly with interrupts disabled.  We didn't
2661  * bother to bump the critical section count or nested interrupt count
2662  * so only do very low level operations here.
2663  */
2664 void
2665 smp_invltlb_intr(void)
2666 {
2667         struct mdglobaldata *md = mdcpu;
2668         struct mdglobaldata *omd;
2669         cpumask_t mask;
2670         int cpu;
2671
2672         mask = smp_invltlb_req;
2673         cpu_mfence();
2674         cpu_invltlb();
2675         while (mask) {
2676                 cpu = BSFCPUMASK(mask);
2677                 mask &= ~CPUMASK(cpu);
2678                 omd = (struct mdglobaldata *)globaldata_find(cpu);
2679                 atomic_set_cpumask(&omd->gd_invltlb_ret, md->mi.gd_cpumask);
2680         }
2681 }
2682
2683 #endif
2684
2685 /*
2686  * When called the executing CPU will send an IPI to all other CPUs
2687  *  requesting that they halt execution.
2688  *
2689  * Usually (but not necessarily) called with 'other_cpus' as its arg.
2690  *
2691  *  - Signals all CPUs in map to stop.
2692  *  - Waits for each to stop.
2693  *
2694  * Returns:
2695  *  -1: error
2696  *   0: NA
2697  *   1: ok
2698  *
2699  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
2700  *            from executing at same time.
2701  */
2702 int
2703 stop_cpus(cpumask_t map)
2704 {
2705         map &= smp_active_mask;
2706
2707         /* send the Xcpustop IPI to all CPUs in map */
2708         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
2709
2710         while ((stopped_cpus & map) != map)
2711                 /* spin */ ;
2712
2713         return 1;
2714 }
2715
2716
2717 /*
2718  * Called by a CPU to restart stopped CPUs.
2719  *
2720  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
2721  *
2722  *  - Signals all CPUs in map to restart.
2723  *  - Waits for each to restart.
2724  *
2725  * Returns:
2726  *  -1: error
2727  *   0: NA
2728  *   1: ok
2729  */
2730 int
2731 restart_cpus(cpumask_t map)
2732 {
2733         /* signal other cpus to restart */
2734         started_cpus = map & smp_active_mask;
2735
2736         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
2737                 /* spin */ ;
2738
2739         return 1;
2740 }
2741
2742 /*
2743  * This is called once the mpboot code has gotten us properly relocated
2744  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
2745  * and when it returns the scheduler will call the real cpu_idle() main
2746  * loop for the idlethread.  Interrupts are disabled on entry and should
2747  * remain disabled at return.
2748  */
2749 void
2750 ap_init(void)
2751 {
2752         u_int   apic_id;
2753
2754         /*
2755          * Adjust smp_startup_mask to signal the BSP that we have started
2756          * up successfully.  Note that we do not yet hold the BGL.  The BSP
2757          * is waiting for our signal.
2758          *
2759          * We can't set our bit in smp_active_mask yet because we are holding
2760          * interrupts physically disabled and remote cpus could deadlock
2761          * trying to send us an IPI.
2762          */
2763         smp_startup_mask |= CPUMASK(mycpu->gd_cpuid);
2764         cpu_mfence();
2765
2766         /*
2767          * Interlock for finalization.  Wait until mp_finish is non-zero,
2768          * then get the MP lock.
2769          *
2770          * Note: We are in a critical section.
2771          *
2772          * Note: we are the idle thread, we can only spin.
2773          *
2774          * Note: The load fence is memory volatile and prevents the compiler
2775          * from improperly caching mp_finish, and the cpu from improperly
2776          * caching it.
2777          */
2778         while (mp_finish == 0)
2779                 cpu_lfence();
2780         while (try_mplock() == 0)
2781                 ;
2782
2783         if (cpu_feature & CPUID_TSC) {
2784                 /*
2785                  * The BSP is constantly updating tsc0_offset, figure out
2786                  * the relative difference to synchronize ktrdump.
2787                  */
2788                 tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
2789         }
2790
2791         /* BSP may have changed PTD while we're waiting for the lock */
2792         cpu_invltlb();
2793
2794 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
2795         lidt(&r_idt);
2796 #endif
2797
2798         /* Build our map of 'other' CPUs. */
2799         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
2800
2801         kprintf("SMP: AP CPU #%d Launched!\n", mycpu->gd_cpuid);
2802
2803         /* A quick check from sanity claus */
2804         apic_id = (apic_id_to_logical[(lapic.id & 0xff000000) >> 24]);
2805         if (mycpu->gd_cpuid != apic_id) {
2806                 kprintf("SMP: cpuid = %d\n", mycpu->gd_cpuid);
2807                 kprintf("SMP: apic_id = %d\n", apic_id);
2808                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
2809                 panic("cpuid mismatch! boom!!");
2810         }
2811
2812         /* Initialize AP's local APIC for irq's */
2813         apic_initialize(FALSE);
2814
2815         /* Set memory range attributes for this CPU to match the BSP */
2816         mem_range_AP_init();
2817
2818         /*
2819          * Once we go active we must process any IPIQ messages that may
2820          * have been queued, because no actual IPI will occur until we
2821          * set our bit in the smp_active_mask.  If we don't the IPI
2822          * message interlock could be left set which would also prevent
2823          * further IPIs.
2824          *
2825          * The idle loop doesn't expect the BGL to be held and while
2826          * lwkt_switch() normally cleans things up this is a special case
2827          * because we returning almost directly into the idle loop.
2828          *
2829          * The idle thread is never placed on the runq, make sure
2830          * nothing we've done put it there.
2831          */
2832         KKASSERT(get_mplock_count(curthread) == 1);
2833         smp_active_mask |= CPUMASK(mycpu->gd_cpuid);
2834
2835         /*
2836          * Enable interrupts here.  idle_restore will also do it, but
2837          * doing it here lets us clean up any strays that got posted to
2838          * the CPU during the AP boot while we are still in a critical
2839          * section.
2840          */
2841         __asm __volatile("sti; pause; pause"::);
2842         bzero(mdcpu->gd_ipending, sizeof(mdcpu->gd_ipending));
2843
2844         initclocks_pcpu();      /* clock interrupts (via IPIs) */
2845         lwkt_process_ipiq();
2846
2847         /*
2848          * Releasing the mp lock lets the BSP finish up the SMP init
2849          */
2850         rel_mplock();
2851         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
2852 }
2853
2854 /*
2855  * Get SMP fully working before we start initializing devices.
2856  */
2857 static
2858 void
2859 ap_finish(void)
2860 {
2861         mp_finish = 1;
2862         if (bootverbose)
2863                 kprintf("Finish MP startup\n");
2864         if (cpu_feature & CPUID_TSC)
2865                 tsc0_offset = rdtsc();
2866         tsc_offsets[0] = 0;
2867         rel_mplock();
2868         while (smp_active_mask != smp_startup_mask) {
2869                 cpu_lfence();
2870                 if (cpu_feature & CPUID_TSC)
2871                         tsc0_offset = rdtsc();
2872         }
2873         while (try_mplock() == 0)
2874                 ;
2875         if (bootverbose)
2876                 kprintf("Active CPU Mask: %08x\n", smp_active_mask);
2877 }
2878
2879 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
2880
2881 void
2882 cpu_send_ipiq(int dcpu)
2883 {
2884         if (CPUMASK(dcpu) & smp_active_mask)
2885                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
2886 }
2887
2888 #if 0   /* single_apic_ipi_passive() not working yet */
2889 /*
2890  * Returns 0 on failure, 1 on success
2891  */
2892 int
2893 cpu_send_ipiq_passive(int dcpu)
2894 {
2895         int r = 0;
2896         if (CPUMASK(dcpu) & smp_active_mask) {
2897                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
2898                                         APIC_DELMODE_FIXED);
2899         }
2900         return(r);
2901 }
2902 #endif
2903
2904 static int
2905 mptable_bus_info_callback(void *xarg, const void *pos, int type)
2906 {
2907         struct mptable_bus_info *bus_info = xarg;
2908         const struct BUSENTRY *ent;
2909         struct mptable_bus *bus;
2910
2911         if (type != 1)
2912                 return 0;
2913
2914         ent = pos;
2915         TAILQ_FOREACH(bus, &bus_info->mbi_list, mb_link) {
2916                 if (bus->mb_id == ent->bus_id) {
2917                         kprintf("mptable_bus_info_alloc: duplicated bus id "
2918                                 "(%d)\n", bus->mb_id);
2919                         return EINVAL;
2920                 }
2921         }
2922
2923         bus = NULL;
2924         if (strncmp(ent->bus_type, "PCI", 3) == 0) {
2925                 bus = kmalloc(sizeof(*bus), M_TEMP, M_WAITOK | M_ZERO);
2926                 bus->mb_type = MPTABLE_BUS_PCI;
2927         } else if (strncmp(ent->bus_type, "ISA", 3) == 0) {
2928                 bus = kmalloc(sizeof(*bus), M_TEMP, M_WAITOK | M_ZERO);
2929                 bus->mb_type = MPTABLE_BUS_ISA;
2930         }
2931
2932         if (bus != NULL) {
2933                 bus->mb_id = ent->bus_id;
2934                 TAILQ_INSERT_TAIL(&bus_info->mbi_list, bus, mb_link);
2935         }
2936         return 0;
2937 }
2938
2939 static void
2940 mptable_bus_info_alloc(const mpcth_t cth, struct mptable_bus_info *bus_info)
2941 {
2942         int error;
2943
2944         bzero(bus_info, sizeof(*bus_info));
2945         TAILQ_INIT(&bus_info->mbi_list);
2946
2947         error = mptable_iterate_entries(cth, mptable_bus_info_callback, bus_info);
2948         if (error)
2949                 mptable_bus_info_free(bus_info);
2950 }
2951
2952 static void
2953 mptable_bus_info_free(struct mptable_bus_info *bus_info)
2954 {
2955         struct mptable_bus *bus;
2956
2957         while ((bus = TAILQ_FIRST(&bus_info->mbi_list)) != NULL) {
2958                 TAILQ_REMOVE(&bus_info->mbi_list, bus, mb_link);
2959                 kfree(bus, M_TEMP);
2960         }
2961 }
2962
2963 struct mptable_lapic_cbarg1 {
2964         int     cpu_count;
2965         int     ht_fixup;
2966         u_int   ht_apicid_mask;
2967 };
2968
2969 static int
2970 mptable_lapic_pass1_callback(void *xarg, const void *pos, int type)
2971 {
2972         const struct PROCENTRY *ent;
2973         struct mptable_lapic_cbarg1 *arg = xarg;
2974
2975         if (type != 0)
2976                 return 0;
2977         ent = pos;
2978
2979         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
2980                 return 0;
2981
2982         arg->cpu_count++;
2983         if (ent->apic_id < 32) {
2984                 arg->ht_apicid_mask |= 1 << ent->apic_id;
2985         } else if (arg->ht_fixup) {
2986                 kprintf("MPTABLE: lapic id > 32, disable HTT fixup\n");
2987                 arg->ht_fixup = 0;
2988         }
2989         return 0;
2990 }
2991
2992 struct mptable_lapic_cbarg2 {
2993         int     cpu;
2994         int     logical_cpus;
2995         int     found_bsp;
2996 };
2997
2998 static int
2999 mptable_lapic_pass2_callback(void *xarg, const void *pos, int type)
3000 {
3001         const struct PROCENTRY *ent;
3002         struct mptable_lapic_cbarg2 *arg = xarg;
3003
3004         if (type != 0)
3005                 return 0;
3006         ent = pos;
3007
3008         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
3009                 KKASSERT(!arg->found_bsp);
3010                 arg->found_bsp = 1;
3011         }
3012
3013         if (processor_entry(ent, arg->cpu))
3014                 arg->cpu++;
3015
3016         if (arg->logical_cpus) {
3017                 struct PROCENTRY proc;
3018                 int i;
3019
3020                 /*
3021                  * Create fake mptable processor entries
3022                  * and feed them to processor_entry() to
3023                  * enumerate the logical CPUs.
3024                  */
3025                 bzero(&proc, sizeof(proc));
3026                 proc.type = 0;
3027                 proc.cpu_flags = PROCENTRY_FLAG_EN;
3028                 proc.apic_id = ent->apic_id;
3029
3030                 for (i = 1; i < arg->logical_cpus; i++) {
3031                         proc.apic_id++;
3032                         processor_entry(&proc, arg->cpu);
3033                         arg->cpu++;
3034                 }
3035         }
3036         return 0;
3037 }
3038
3039 static void
3040 mptable_imcr(struct mptable_pos *mpt)
3041 {
3042         /* record whether PIC or virtual-wire mode */
3043         machintr_setvar_simple(MACHINTR_VAR_IMCR_PRESENT,
3044                                mpt->mp_fps->mpfb2 & 0x80);
3045 }
3046
3047 static void
3048 mptable_lapic_default(void)
3049 {
3050         int ap_apicid, bsp_apicid;
3051
3052         mp_naps = 1; /* exclude BSP */
3053
3054         /* Map local apic before the id field is accessed */
3055         lapic_map(DEFAULT_APIC_BASE);
3056
3057         bsp_apicid = APIC_ID(lapic.id);
3058         ap_apicid = (bsp_apicid == 0) ? 1 : 0;
3059
3060         /* BSP */
3061         mp_set_cpuids(0, bsp_apicid);
3062         /* one and only AP */
3063         mp_set_cpuids(1, ap_apicid);
3064 }
3065
3066 /*
3067  * Configure:
3068  *     mp_naps
3069  *     ID_TO_CPU(N), APIC ID to logical CPU table
3070  *     CPU_TO_ID(N), logical CPU to APIC ID table
3071  */
3072 static void
3073 mptable_lapic_enumerate(struct lapic_enumerator *e)
3074 {
3075         struct mptable_pos mpt;
3076         struct mptable_lapic_cbarg1 arg1;
3077         struct mptable_lapic_cbarg2 arg2;
3078         mpcth_t cth;
3079         int error, logical_cpus = 0;
3080         vm_offset_t lapic_addr;
3081
3082         if (mptable_use_default) {
3083                 mptable_lapic_default();
3084                 return;
3085         }
3086
3087         error = mptable_map(&mpt);
3088         if (error)
3089                 panic("mptable_lapic_enumerate mptable_map failed\n");
3090         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3091
3092         cth = mpt.mp_cth;
3093
3094         /* Save local apic address */
3095         lapic_addr = (vm_offset_t)cth->apic_address;
3096         KKASSERT(lapic_addr != 0);
3097
3098         /*
3099          * Find out how many CPUs do we have
3100          */
3101         bzero(&arg1, sizeof(arg1));
3102         arg1.ht_fixup = 1; /* Apply ht fixup by default */
3103
3104         error = mptable_iterate_entries(cth,
3105                     mptable_lapic_pass1_callback, &arg1);
3106         if (error)
3107                 panic("mptable_iterate_entries(lapic_pass1) failed\n");
3108         KKASSERT(arg1.cpu_count != 0);
3109
3110         /* See if we need to fixup HT logical CPUs. */
3111         if (arg1.ht_fixup) {
3112                 logical_cpus = mptable_hyperthread_fixup(arg1.ht_apicid_mask,
3113                                                          arg1.cpu_count);
3114                 if (logical_cpus != 0)
3115                         arg1.cpu_count *= logical_cpus;
3116         }
3117         mp_naps = arg1.cpu_count;
3118
3119         /* Qualify the numbers again, after possible HT fixup */
3120         if (mp_naps > MAXCPU) {
3121                 kprintf("Warning: only using %d of %d available CPUs!\n",
3122                         MAXCPU, mp_naps);
3123                 mp_naps = MAXCPU;
3124         }
3125
3126         --mp_naps;      /* subtract the BSP */
3127
3128         /*
3129          * Link logical CPU id to local apic id
3130          */
3131         bzero(&arg2, sizeof(arg2));
3132         arg2.cpu = 1;
3133         arg2.logical_cpus = logical_cpus;
3134
3135         error = mptable_iterate_entries(cth,
3136                     mptable_lapic_pass2_callback, &arg2);
3137         if (error)
3138                 panic("mptable_iterate_entries(lapic_pass2) failed\n");
3139         KKASSERT(arg2.found_bsp);
3140
3141         /* Map local apic */
3142         lapic_map(lapic_addr);
3143
3144         mptable_unmap(&mpt);
3145 }
3146
3147 struct mptable_lapic_probe_cbarg {
3148         int     cpu_count;
3149         int     found_bsp;
3150 };
3151
3152 static int
3153 mptable_lapic_probe_callback(void *xarg, const void *pos, int type)
3154 {
3155         const struct PROCENTRY *ent;
3156         struct mptable_lapic_probe_cbarg *arg = xarg;
3157
3158         if (type != 0)
3159                 return 0;
3160         ent = pos;
3161
3162         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
3163                 return 0;
3164         arg->cpu_count++;
3165
3166         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
3167                 if (arg->found_bsp) {
3168                         kprintf("more than one BSP in base MP table\n");
3169                         return EINVAL;
3170                 }
3171                 arg->found_bsp = 1;
3172         }
3173         return 0;
3174 }
3175
3176 static int
3177 mptable_lapic_probe(struct lapic_enumerator *e)
3178 {
3179         struct mptable_pos mpt;
3180         struct mptable_lapic_probe_cbarg arg;
3181         mpcth_t cth;
3182         int error;
3183
3184         if (mptable_fps_phyaddr == 0)
3185                 return ENXIO;
3186
3187         if (mptable_use_default)
3188                 return 0;
3189
3190         error = mptable_map(&mpt);
3191         if (error)
3192                 return error;
3193         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3194
3195         error = EINVAL;
3196         cth = mpt.mp_cth;
3197
3198         if (cth->apic_address == 0)
3199                 goto done;
3200
3201         bzero(&arg, sizeof(arg));
3202         error = mptable_iterate_entries(cth,
3203                     mptable_lapic_probe_callback, &arg);
3204         if (!error) {
3205                 if (arg.cpu_count == 0) {
3206                         kprintf("MP table contains no processor entries\n");
3207                         error = EINVAL;
3208                 } else if (!arg.found_bsp) {
3209                         kprintf("MP table does not contains BSP entry\n");
3210                         error = EINVAL;
3211                 }
3212         }
3213 done:
3214         mptable_unmap(&mpt);
3215         return error;
3216 }
3217
3218 static struct lapic_enumerator  mptable_lapic_enumerator = {
3219         .lapic_prio = LAPIC_ENUM_PRIO_MPTABLE,
3220         .lapic_probe = mptable_lapic_probe,
3221         .lapic_enumerate = mptable_lapic_enumerate
3222 };
3223
3224 static void
3225 mptable_lapic_enum_register(void)
3226 {
3227         lapic_enumerator_register(&mptable_lapic_enumerator);
3228 }
3229 SYSINIT(mptable_lapic, SI_BOOT2_PRESMP, SI_ORDER_ANY,
3230         mptable_lapic_enum_register, 0);
3231
3232 static int
3233 mptable_ioapic_list_callback(void *xarg, const void *pos, int type)
3234 {
3235         const struct IOAPICENTRY *ent;
3236         struct mptable_ioapic *nioapic, *ioapic;
3237
3238         if (type != 2)
3239                 return 0;
3240         ent = pos;
3241
3242         if ((ent->apic_flags & IOAPICENTRY_FLAG_EN) == 0)
3243                 return 0;
3244
3245         if (ent->apic_address == 0) {
3246                 kprintf("mptable_ioapic_create_list: zero IOAPIC addr\n");
3247                 return EINVAL;
3248         }
3249
3250         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3251                 if (ioapic->mio_apic_id == ent->apic_id) {
3252                         kprintf("mptable_ioapic_create_list: duplicated "
3253                                 "apic id %d\n", ioapic->mio_apic_id);
3254                         return EINVAL;
3255                 }
3256                 if (ioapic->mio_addr == (uint32_t)ent->apic_address) {
3257                         kprintf("mptable_ioapic_create_list: overlapped "
3258                                 "IOAPIC addr 0x%08x", ioapic->mio_addr);
3259                         return EINVAL;
3260                 }
3261         }
3262
3263         nioapic = kmalloc(sizeof(*nioapic), M_DEVBUF, M_WAITOK | M_ZERO);
3264         nioapic->mio_apic_id = ent->apic_id;
3265         nioapic->mio_addr = (uint32_t)ent->apic_address;
3266
3267         /*
3268          * Create IOAPIC list in ascending order of APIC ID
3269          */
3270         TAILQ_FOREACH_REVERSE(ioapic, &mptable_ioapic_list,
3271             mptable_ioapic_list, mio_link) {
3272                 if (nioapic->mio_apic_id > ioapic->mio_apic_id) {
3273                         TAILQ_INSERT_AFTER(&mptable_ioapic_list,
3274                             ioapic, nioapic, mio_link);
3275                         break;
3276                 }
3277         }
3278         if (ioapic == NULL)
3279                 TAILQ_INSERT_HEAD(&mptable_ioapic_list, nioapic, mio_link);
3280
3281         return 0;
3282 }
3283
3284 static void
3285 mptable_ioapic_create_list(void)
3286 {
3287         struct mptable_ioapic *ioapic;
3288         struct mptable_pos mpt;
3289         int idx, error;
3290
3291         if (mptable_fps_phyaddr == 0)
3292                 return;
3293
3294         if (mptable_use_default) {
3295                 ioapic = kmalloc(sizeof(*ioapic), M_DEVBUF, M_WAITOK | M_ZERO);
3296                 ioapic->mio_idx = 0;
3297                 ioapic->mio_apic_id = 0;        /* NOTE: any value is ok here */
3298                 ioapic->mio_addr = 0xfec00000;  /* XXX magic number */
3299
3300                 TAILQ_INSERT_HEAD(&mptable_ioapic_list, ioapic, mio_link);
3301                 return;
3302         }
3303
3304         error = mptable_map(&mpt);
3305         if (error)
3306                 panic("mptable_ioapic_create_list: mptable_map failed\n");
3307         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3308
3309         error = mptable_iterate_entries(mpt.mp_cth,
3310                     mptable_ioapic_list_callback, NULL);
3311         if (error) {
3312                 while ((ioapic = TAILQ_FIRST(&mptable_ioapic_list)) != NULL) {
3313                         TAILQ_REMOVE(&mptable_ioapic_list, ioapic, mio_link);
3314                         kfree(ioapic, M_DEVBUF);
3315                 }
3316                 goto done;
3317         }
3318
3319         /*
3320          * Assign index number for each IOAPIC
3321          */
3322         idx = 0;
3323         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3324                 ioapic->mio_idx = idx;
3325                 ++idx;
3326         }
3327 done:
3328         mptable_unmap(&mpt);
3329 }
3330 SYSINIT(mptable_ioapic_list, SI_BOOT2_PRESMP, SI_ORDER_SECOND,
3331         mptable_ioapic_create_list, 0);
3332
3333 static int
3334 mptable_pci_int_callback(void *xarg, const void *pos, int type)
3335 {
3336         const struct mptable_bus_info *bus_info = xarg;
3337         const struct mptable_ioapic *ioapic;
3338         const struct mptable_bus *bus;
3339         struct mptable_pci_int *pci_int;
3340         const struct INTENTRY *ent;
3341         int pci_pin, pci_dev;
3342
3343         if (type != 3)
3344                 return 0;
3345         ent = pos;
3346
3347         if (ent->int_type != 0)
3348                 return 0;
3349
3350         TAILQ_FOREACH(bus, &bus_info->mbi_list, mb_link) {
3351                 if (bus->mb_type == MPTABLE_BUS_PCI &&
3352                     bus->mb_id == ent->src_bus_id)
3353                         break;
3354         }
3355         if (bus == NULL)
3356                 return 0;
3357
3358         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3359                 if (ioapic->mio_apic_id == ent->dst_apic_id)
3360                         break;
3361         }
3362         if (ioapic == NULL) {
3363                 kprintf("MPTABLE: warning PCI int dst apic id %d "
3364                         "does not exist\n", ent->dst_apic_id);
3365                 return 0;
3366         }
3367
3368         pci_pin = ent->src_bus_irq & 0x3;
3369         pci_dev = (ent->src_bus_irq >> 2) & 0x1f;
3370
3371         TAILQ_FOREACH(pci_int, &mptable_pci_int_list, mpci_link) {
3372                 if (pci_int->mpci_bus == ent->src_bus_id &&
3373                     pci_int->mpci_dev == pci_dev &&
3374                     pci_int->mpci_pin == pci_pin) {
3375                         if (pci_int->mpci_ioapic_idx == ioapic->mio_idx &&
3376                             pci_int->mpci_ioapic_pin == ent->dst_apic_int) {
3377                                 kprintf("MPTABLE: warning duplicated "
3378                                         "PCI int entry for "
3379                                         "bus %d, dev %d, pin %d\n",
3380                                         pci_int->mpci_bus,
3381                                         pci_int->mpci_dev,
3382                                         pci_int->mpci_pin);
3383                                 return 0;
3384                         } else {
3385                                 kprintf("mptable_pci_int_register: "
3386                                         "conflict PCI int entry for "
3387                                         "bus %d, dev %d, pin %d, "
3388                                         "IOAPIC %d.%d -> %d.%d\n",
3389                                         pci_int->mpci_bus,
3390                                         pci_int->mpci_dev,
3391                                         pci_int->mpci_pin,
3392                                         pci_int->mpci_ioapic_idx,
3393                                         pci_int->mpci_ioapic_pin,
3394                                         ioapic->mio_idx,
3395                                         ent->dst_apic_int);
3396                                 return EINVAL;
3397                         }
3398                 }
3399         }
3400
3401         pci_int = kmalloc(sizeof(*pci_int), M_DEVBUF, M_WAITOK | M_ZERO);
3402
3403         pci_int->mpci_bus = ent->src_bus_id;
3404         pci_int->mpci_dev = pci_dev;
3405         pci_int->mpci_pin = pci_pin;
3406         pci_int->mpci_ioapic_idx = ioapic->mio_idx;
3407         pci_int->mpci_ioapic_pin = ent->dst_apic_int;
3408
3409         TAILQ_INSERT_TAIL(&mptable_pci_int_list, pci_int, mpci_link);
3410
3411         return 0;
3412 }
3413
3414 static void
3415 mptable_pci_int_register(void)
3416 {
3417         struct mptable_bus_info bus_info;
3418         const struct mptable_bus *bus;
3419         struct mptable_pci_int *pci_int;
3420         struct mptable_pos mpt;
3421         int error, force_pci0, npcibus;
3422         mpcth_t cth;
3423
3424         if (mptable_fps_phyaddr == 0)
3425                 return;
3426
3427         if (mptable_use_default)
3428                 return;
3429
3430         if (TAILQ_EMPTY(&mptable_ioapic_list))
3431                 return;
3432
3433         error = mptable_map(&mpt);
3434         if (error)
3435                 panic("mptable_pci_int_register: mptable_map failed\n");
3436         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3437
3438         cth = mpt.mp_cth;
3439
3440         mptable_bus_info_alloc(cth, &bus_info);
3441         if (TAILQ_EMPTY(&bus_info.mbi_list))
3442                 goto done;
3443
3444         npcibus = 0;
3445         TAILQ_FOREACH(bus, &bus_info.mbi_list, mb_link) {
3446                 if (bus->mb_type == MPTABLE_BUS_PCI)
3447                         ++npcibus;
3448         }
3449         if (npcibus == 0) {
3450                 mptable_bus_info_free(&bus_info);
3451                 goto done;
3452         } else if (npcibus == 1) {
3453                 force_pci0 = 1;
3454         }
3455
3456         error = mptable_iterate_entries(cth,
3457                     mptable_pci_int_callback, &bus_info);
3458
3459         mptable_bus_info_free(&bus_info);
3460
3461         if (error) {
3462                 while ((pci_int = TAILQ_FIRST(&mptable_pci_int_list)) != NULL) {
3463                         TAILQ_REMOVE(&mptable_pci_int_list, pci_int, mpci_link);
3464                         kfree(pci_int, M_DEVBUF);
3465                 }
3466                 goto done;
3467         }
3468
3469         if (force_pci0) {
3470                 TAILQ_FOREACH(pci_int, &mptable_pci_int_list, mpci_link)
3471                         pci_int->mpci_bus = 0;
3472         }
3473 done:
3474         mptable_unmap(&mpt);
3475 }
3476 SYSINIT(mptable_pci, SI_BOOT2_PRESMP, SI_ORDER_ANY,
3477         mptable_pci_int_register, 0);
3478
3479 struct mptable_ioapic_probe_cbarg {
3480         const struct mptable_bus_info *bus_info;
3481 };
3482
3483 static int
3484 mptable_ioapic_probe_callback(void *xarg, const void *pos, int type)
3485 {
3486         struct mptable_ioapic_probe_cbarg *arg = xarg;
3487         const struct mptable_ioapic *ioapic;
3488         const struct mptable_bus *bus;
3489         const struct INTENTRY *ent;
3490
3491         if (type != 3)
3492                 return 0;
3493         ent = pos;
3494
3495         if (ent->int_type != 0)
3496                 return 0;
3497
3498         TAILQ_FOREACH(bus, &arg->bus_info->mbi_list, mb_link) {
3499                 if (bus->mb_type == MPTABLE_BUS_ISA &&
3500                     bus->mb_id == ent->src_bus_id)
3501                         break;
3502         }
3503         if (bus == NULL)
3504                 return 0;
3505
3506         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3507                 if (ioapic->mio_apic_id == ent->dst_apic_id)
3508                         break;
3509         }
3510         if (ioapic == NULL) {
3511                 kprintf("MPTABLE: warning ISA int dst apic id %d "
3512                         "does not exist\n", ent->dst_apic_id);
3513                 return 0;
3514         }
3515
3516         /* XXX magic number */
3517         if (ent->src_bus_irq >= 16) {
3518                 kprintf("mptable_ioapic_probe: invalid ISA irq (%d)\n",
3519                         ent->src_bus_irq);
3520                 return EINVAL;
3521         }
3522         return 0;
3523 }
3524
3525 static int
3526 mptable_ioapic_probe(struct ioapic_enumerator *e)
3527 {
3528         struct mptable_ioapic_probe_cbarg arg;
3529         struct mptable_bus_info bus_info;
3530         struct mptable_pos mpt;
3531         mpcth_t cth;
3532         int error;
3533
3534         if (mptable_fps_phyaddr == 0)
3535                 return ENXIO;
3536
3537         if (mptable_use_default)
3538                 return 0;
3539
3540         if (TAILQ_EMPTY(&mptable_ioapic_list))
3541                 return ENXIO;
3542
3543         error = mptable_map(&mpt);
3544         if (error)
3545                 panic("mptable_ioapic_probe: mptable_map failed\n");
3546         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3547
3548         cth = mpt.mp_cth;
3549
3550         mptable_bus_info_alloc(cth, &bus_info);
3551
3552         bzero(&arg, sizeof(arg));
3553         arg.bus_info = &bus_info;
3554
3555         error = mptable_iterate_entries(cth,
3556                     mptable_ioapic_probe_callback, &arg);
3557
3558         mptable_bus_info_free(&bus_info);
3559         mptable_unmap(&mpt);
3560
3561         return error;
3562 }
3563
3564 struct mptable_ioapic_int_cbarg {
3565         const struct mptable_bus_info *bus_info;
3566         int     ioapic_nint;
3567 };
3568
3569 static int
3570 mptable_ioapic_int_callback(void *xarg, const void *pos, int type)
3571 {
3572         struct mptable_ioapic_int_cbarg *arg = xarg;
3573         const struct mptable_bus *bus;
3574         const struct INTENTRY *ent;
3575
3576         if (type != 3)
3577                 return 0;
3578
3579         arg->ioapic_nint++;
3580
3581         ent = pos;
3582         if (ent->int_type != 0)
3583                 return 0;
3584
3585         TAILQ_FOREACH(bus, &arg->bus_info->mbi_list, mb_link) {
3586                 if (bus->mb_type == MPTABLE_BUS_ISA &&
3587                     bus->mb_id == ent->src_bus_id)
3588                         break;
3589         }
3590         if (bus == NULL)
3591                 return 0;
3592
3593         /* XXX rough estimation */
3594         if (ent->src_bus_irq != ent->dst_apic_int) {
3595                 if (bootverbose) {
3596                         kprintf("MPTABLE: INTSRC irq %d -> GSI %d\n",
3597                                 ent->src_bus_irq, ent->dst_apic_int);
3598                 }
3599         }
3600         return 0;
3601 }
3602
3603 static void
3604 mptable_ioapic_enumerate(struct ioapic_enumerator *e)
3605 {
3606         struct mptable_bus_info bus_info;
3607         struct mptable_ioapic *ioapic;
3608         struct mptable_pos mpt;
3609         mpcth_t cth;
3610         int error;
3611
3612         KKASSERT(mptable_fps_phyaddr != 0);
3613         KKASSERT(!TAILQ_EMPTY(&mptable_ioapic_list));
3614
3615         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3616                 if (!ioapic_use_old) {
3617                         const struct mptable_ioapic *prev_ioapic;
3618                         uint32_t ver;
3619                         void *addr;
3620
3621                         addr = ioapic_map(ioapic->mio_addr);
3622
3623                         ver = ioapic_read(addr, IOAPIC_VER);
3624                         ioapic->mio_npin = ((ver & IOART_VER_MAXREDIR)
3625                                             >> MAXREDIRSHIFT) + 1;
3626
3627                         prev_ioapic = TAILQ_PREV(ioapic,
3628                                         mptable_ioapic_list, mio_link);
3629                         if (prev_ioapic == NULL) {
3630                                 ioapic->mio_gsi_base = 0;
3631                         } else {
3632                                 ioapic->mio_gsi_base =
3633                                         prev_ioapic->mio_gsi_base +
3634                                         prev_ioapic->mio_npin;
3635                         }
3636                         ioapic_add(addr, ioapic->mio_gsi_base,
3637                             ioapic->mio_npin);
3638                 }
3639                 if (bootverbose) {
3640                         kprintf("MPTABLE: IOAPIC addr 0x%08x, "
3641                                 "apic id %d, idx %d, gsi base %d, npin %d\n",
3642                                 ioapic->mio_addr,
3643                                 ioapic->mio_apic_id,
3644                                 ioapic->mio_idx,
3645                                 ioapic->mio_gsi_base,
3646                                 ioapic->mio_npin);
3647                 }
3648         }
3649
3650         if (mptable_use_default) {
3651                 if (bootverbose)
3652                         kprintf("MPTABLE: INTSRC irq 0 -> GSI 2 (default)\n");
3653                 /* TODO default intsrc */
3654                 return;
3655         }
3656
3657         error = mptable_map(&mpt);
3658         if (error)
3659                 panic("mptable_ioapic_probe: mptable_map failed\n");
3660         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3661
3662         cth = mpt.mp_cth;
3663
3664         mptable_bus_info_alloc(cth, &bus_info);
3665
3666         if (TAILQ_EMPTY(&bus_info.mbi_list)) {
3667                 if (bootverbose)
3668                         kprintf("MPTABLE: INTSRC irq 0 -> GSI 2 (no bus)\n");
3669                 /* TODO default intsrc */
3670         } else {
3671                 struct mptable_ioapic_int_cbarg arg;
3672
3673                 bzero(&arg, sizeof(arg));
3674                 arg.bus_info = &bus_info;
3675
3676                 error = mptable_iterate_entries(cth,
3677                             mptable_ioapic_int_callback, &arg);
3678                 if (error)
3679                         panic("mptable_ioapic_int failed\n");
3680
3681                 if (arg.ioapic_nint == 0) {
3682                         if (bootverbose) {
3683                                 kprintf("MPTABLE: INTSRC irq 0 -> GSI 2 "
3684                                         "(no int)\n");
3685                         }
3686                         /* TODO default intsrc */
3687                 }
3688         }
3689
3690         mptable_bus_info_free(&bus_info);
3691
3692         mptable_unmap(&mpt);
3693 }
3694
3695 static struct ioapic_enumerator mptable_ioapic_enumerator = {
3696         .ioapic_prio = IOAPIC_ENUM_PRIO_MPTABLE,
3697         .ioapic_probe = mptable_ioapic_probe,
3698         .ioapic_enumerate = mptable_ioapic_enumerate
3699 };
3700
3701 static void
3702 mptable_ioapic_enum_register(void)
3703 {
3704         ioapic_enumerator_register(&mptable_ioapic_enumerator);
3705 }
3706 SYSINIT(mptable_ioapic, SI_BOOT2_PRESMP, SI_ORDER_ANY,
3707         mptable_ioapic_enum_register, 0);