* Add in support for the Silicon Image SATA controller.
[dragonfly.git] / sys / dev / disk / ata / ata-dma.c
1 /*-
2  * Copyright (c) 1998,1999,2000,2001,2002 Søren Schmidt <sos@FreeBSD.org>
3  * All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer,
10  *    without modification, immediately at the beginning of the file.
11  * 2. Redistributions in binary form must reproduce the above copyright
12  *    notice, this list of conditions and the following disclaimer in the
13  *    documentation and/or other materials provided with the distribution.
14  * 3. The name of the author may not be used to endorse or promote products
15  *    derived from this software without specific prior written permission.
16  *
17  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR ``AS IS'' AND ANY EXPRESS OR
18  * IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES
19  * OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.
20  * IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
21  * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
22  * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
23  * DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
24  * THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
25  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
26  * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
27  *
28  * $FreeBSD: src/sys/dev/ata/ata-dma.c,v 1.35.2.31 2003/05/07 16:46:11 jhb Exp $
29  * $DragonFly: src/sys/dev/disk/ata/ata-dma.c,v 1.18 2004/03/02 21:03:46 drhodus Exp $
30  */
31
32 #include <sys/param.h>
33 #include <sys/systm.h>
34 #include <sys/ata.h>
35 #include <sys/buf.h>
36 #include <sys/malloc.h> 
37 #include <sys/mpipe.h> 
38 #include <sys/bus.h>
39 #include <sys/disk.h>
40 #include <sys/devicestat.h>
41 #include <vm/vm.h>           
42 #include <vm/pmap.h>
43 #include <bus/pci/pcivar.h>
44 #include <machine/bus.h>
45 #include <sys/rman.h>
46 #include "ata-all.h"
47
48 /* prototypes */
49 static void cyrix_timing(struct ata_device *, int, int);
50 static void promise_timing(struct ata_device *, int, int);
51 static void hpt_timing(struct ata_device *, int, int);
52 static int hpt_cable80(struct ata_device *);
53
54 /* misc defines */
55 #ifdef __alpha__
56 #undef vtophys
57 #define vtophys(va)     alpha_XXX_dmamap((vm_offset_t)va)
58 #endif
59 #define ATAPI_DEVICE(atadev) \
60         ((atadev->unit == ATA_MASTER && \
61           atadev->channel->devices & ATA_ATAPI_MASTER) || \
62          (atadev->unit == ATA_SLAVE && \
63          atadev->channel->devices & ATA_ATAPI_SLAVE))
64
65 int
66 ata_dmaalloc(struct ata_device *atadev, int flags)
67 {
68     struct ata_channel *ch = atadev->channel;
69
70     KKASSERT(ch->dma_mpipe.max_count != 0);
71     atadev->dmastate.dmatab = mpipe_alloc(&ch->dma_mpipe, flags);
72     KKASSERT(((uintptr_t)atadev->dmastate.dmatab & PAGE_MASK) == 0);
73     if (atadev->dmastate.dmatab)
74         return(0);
75     return(ENOBUFS);
76 }
77
78 void
79 ata_dmafree(struct ata_device *atadev)
80 {
81     struct ata_channel *ch = atadev->channel;
82
83     if (atadev->dmastate.dmatab) {
84         mpipe_free(&ch->dma_mpipe, atadev->dmastate.dmatab);
85         atadev->dmastate.dmatab = NULL;
86     }
87 }
88
89 void
90 ata_dmafreetags(struct ata_channel *ch)
91 {
92 }
93
94 static void
95 ata_dmacreate(struct ata_device *atadev, int apiomode, int mode)
96 {
97     atadev->mode = mode;
98 }
99
100 void
101 ata_dmainit(struct ata_device *atadev, int apiomode, int wdmamode, int udmamode)
102 {
103     device_t parent = device_get_parent(atadev->channel->dev);
104     int chiptype = atadev->channel->chiptype;
105     int chiprev = pci_get_revid(parent);
106     int channel = atadev->channel->unit;
107     int device = ATA_DEV(atadev->unit);
108     int devno = (channel << 1) + device;
109     int error;
110
111     /* set our most pessimistic default mode */
112     atadev->mode = ATA_PIO;
113
114     if (!atadev->channel->r_bmio)
115         return;
116
117     /* if simplex controller, only allow DMA on primary channel */
118     if (channel == 1) {
119         ATA_OUTB(atadev->channel->r_bmio, ATA_BMSTAT_PORT,
120                  ATA_INB(atadev->channel->r_bmio, ATA_BMSTAT_PORT) &
121                  (ATA_BMSTAT_DMA_MASTER | ATA_BMSTAT_DMA_SLAVE));
122         if (ATA_INB(atadev->channel->r_bmio, ATA_BMSTAT_PORT) & 
123             ATA_BMSTAT_DMA_SIMPLEX) {
124             ata_prtdev(atadev, "simplex device, DMA on primary only\n");
125             return;
126         }
127     }
128
129     /* DMA engine address alignment is usually 1 word (2 bytes) */
130     atadev->channel->alignment = 0x1;
131
132 #if 1
133     if (udmamode > 2 && !atadev->param->hwres_cblid) {
134         ata_prtdev(atadev,"DMA limited to UDMA33, non-ATA66 cable or device\n");
135         udmamode = 2;
136     }
137 #endif
138     switch (chiptype) {
139
140     case 0x24db8086:    /* Intel ICH5 */
141     case 0x24d18086:    /* Intel ICH5 SATA */
142     case 0x24ca8086:    /* Intel ICH4 mobile */
143     case 0x24cb8086:    /* Intel ICH4 */
144     case 0x248a8086:    /* Intel ICH3 mobile */ 
145     case 0x248b8086:    /* Intel ICH3 */
146     case 0x244a8086:    /* Intel ICH2 mobile */ 
147     case 0x244b8086:    /* Intel ICH2 */
148         if (udmamode >= 5) {
149             int32_t mask48, new48;
150             int16_t word54;
151
152             word54 = pci_read_config(parent, 0x54, 2);
153             if (word54 & (0x10 << devno)) {
154                 error = ata_command(atadev, ATA_C_SETFEATURES, 0,
155                                     ATA_UDMA5,  ATA_C_F_SETXFER,ATA_WAIT_READY);
156                 if (bootverbose)
157                     ata_prtdev(atadev, "%s setting UDMA5 on Intel chip\n",
158                                (error) ? "failed" : "success");
159                 if (!error) {
160                     mask48 = (1 << devno) + (3 << (16 + (devno << 2)));
161                     new48 = (1 << devno) + (1 << (16 + (devno << 2)));
162                     pci_write_config(parent, 0x48,
163                                      (pci_read_config(parent, 0x48, 4) &
164                                      ~mask48) | new48, 4);
165                     pci_write_config(parent, 0x54, word54 | (0x1000<<devno), 2);
166                     ata_dmacreate(atadev, apiomode, ATA_UDMA5);
167                     return;
168                 }
169             }
170         }
171         /* make sure eventual ATA100 mode from the BIOS is disabled */
172         pci_write_config(parent, 0x54, 
173                          pci_read_config(parent, 0x54, 2) & ~(0x1000<<devno),2);
174         /* FALLTHROUGH */
175
176     case 0x24118086:    /* Intel ICH */
177     case 0x76018086:    /* Intel ICH */
178         if (udmamode >= 4) {
179             int32_t mask48, new48;
180             int16_t word54;
181
182             word54 = pci_read_config(parent, 0x54, 2);
183             if (word54 & (0x10 << devno)) {
184                 error = ata_command(atadev, ATA_C_SETFEATURES, 0,
185                                     ATA_UDMA4, ATA_C_F_SETXFER, ATA_WAIT_READY);
186                 if (bootverbose)
187                     ata_prtdev(atadev, "%s setting UDMA4 on Intel chip\n",
188                                (error) ? "failed" : "success");
189                 if (!error) {
190                     mask48 = (1 << devno) + (3 << (16 + (devno << 2)));
191                     new48 = (1 << devno) + (2 << (16 + (devno << 2)));
192                     pci_write_config(parent, 0x48,
193                                      (pci_read_config(parent, 0x48, 4) &
194                                      ~mask48) | new48, 4);
195                     pci_write_config(parent, 0x54, word54 | (1 << devno), 2);
196                     ata_dmacreate(atadev, apiomode, ATA_UDMA4);
197                     return;
198                 }
199             }
200         }           
201         /* make sure eventual ATA66 mode from the BIOS is disabled */
202         pci_write_config(parent, 0x54, 
203                          pci_read_config(parent, 0x54, 2) & ~(1 << devno), 2);
204         /* FALLTHROUGH */
205
206     case 0x71118086:    /* Intel PIIX4 */
207     case 0x84CA8086:    /* Intel PIIX4 */
208     case 0x71998086:    /* Intel PIIX4e */
209     case 0x24218086:    /* Intel ICH0 */
210         if (udmamode >= 2) {
211             int32_t mask48, new48;
212
213             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
214                                 ATA_UDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
215             if (bootverbose)
216                 ata_prtdev(atadev, "%s setting UDMA2 on Intel chip\n",
217                            (error) ? "failed" : "success");
218             if (!error) {
219                 mask48 = (1 << devno) + (3 << (16 + (devno << 2)));
220                 new48 = (1 << devno) + (2 << (16 + (devno << 2)));
221                 pci_write_config(parent, 0x48, 
222                                  (pci_read_config(parent, 0x48, 4) &
223                                  ~mask48) | new48, 4);
224                 ata_dmacreate(atadev, apiomode, ATA_UDMA2);
225                 return;
226             }
227         }
228         /* make sure eventual ATA33 mode from the BIOS is disabled */
229         pci_write_config(parent, 0x48, 
230                          pci_read_config(parent, 0x48, 4) & ~(1 << devno), 4);
231         /* FALLTHROUGH */
232
233     case 0x70108086:    /* Intel PIIX3 */
234         if (wdmamode >= 2 && apiomode >= 4) {
235             int32_t mask40, new40, mask44, new44;
236
237             /* if SITRE not set doit for both channels */
238             if (!((pci_read_config(parent,0x40,4)>>(channel<<8))&0x4000)) {
239                 new40 = pci_read_config(parent, 0x40, 4);
240                 new44 = pci_read_config(parent, 0x44, 4); 
241                 if (!(new40 & 0x00004000)) {
242                     new44 &= ~0x0000000f;
243                     new44 |= ((new40&0x00003000)>>10)|((new40&0x00000300)>>8);
244                 }
245                 if (!(new40 & 0x40000000)) {
246                     new44 &= ~0x000000f0;
247                     new44 |= ((new40&0x30000000)>>22)|((new40&0x03000000)>>20);
248                 }
249                 new40 |= 0x40004000;
250                 pci_write_config(parent, 0x40, new40, 4);
251                 pci_write_config(parent, 0x44, new44, 4);
252             }
253             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
254                                 ATA_WDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
255             if (bootverbose)
256                 ata_prtdev(atadev, "%s setting WDMA2 on Intel chip\n",
257                            (error) ? "failed" : "success");
258             if (!error) {
259                 if (device == ATA_MASTER) {
260                     mask40 = 0x0000330f;
261                     new40 = 0x00002307;
262                     mask44 = 0;
263                     new44 = 0;
264                 }
265                 else {
266                     mask40 = 0x000000f0;
267                     new40 = 0x00000070;
268                     mask44 = 0x0000000f;
269                     new44 = 0x0000000b;
270                 }
271                 if (channel) {
272                     mask40 <<= 16;
273                     new40 <<= 16;
274                     mask44 <<= 4;
275                     new44 <<= 4;
276                 }
277                 pci_write_config(parent, 0x40,
278                                  (pci_read_config(parent, 0x40, 4) & ~mask40)|
279                                  new40, 4);
280                 pci_write_config(parent, 0x44,
281                                  (pci_read_config(parent, 0x44, 4) & ~mask44)|
282                                  new44, 4);
283                 ata_dmacreate(atadev, apiomode, ATA_WDMA2);
284                 return;
285             }
286         }
287         /* we could set PIO mode timings, but we assume the BIOS did that */
288         break;
289
290     case 0x12308086:    /* Intel PIIX */
291         if (wdmamode >= 2 && apiomode >= 4) {
292             int32_t word40;
293
294             word40 = pci_read_config(parent, 0x40, 4);
295             word40 >>= channel * 16;
296
297             /* Check for timing config usable for DMA on controller */
298             if (!((word40 & 0x3300) == 0x2300 &&
299                   ((word40 >> (device ? 4 : 0)) & 1) == 1))
300                 break;
301
302             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
303                                 ATA_WDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
304             if (bootverbose)
305                 ata_prtdev(atadev, "%s setting WDMA2 on Intel chip\n",
306                            (error) ? "failed" : "success");
307             if (!error) {
308                 ata_dmacreate(atadev, apiomode, ATA_WDMA2);
309                 return;
310             }
311         }
312         break;
313
314     case 0x522910b9:    /* AcerLabs Aladdin IV/V */
315         /* the older Aladdin doesn't support ATAPI DMA on both master & slave */
316         if (chiprev < 0xc2 &&
317             atadev->channel->devices & ATA_ATAPI_MASTER && 
318             atadev->channel->devices & ATA_ATAPI_SLAVE) {
319             ata_prtdev(atadev, "two atapi devices on this channel, no DMA\n");
320             break;
321         }
322 #if !defined(NO_ATANG)
323         pci_write_config(parent, 0x58 + (channel << 2), 0x00310001, 4);
324 #endif
325         if (udmamode >= 5 && chiprev >= 0xc4) {
326             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
327                                 ATA_UDMA5, ATA_C_F_SETXFER, ATA_WAIT_READY);
328             if (bootverbose)
329                 ata_prtdev(atadev, "%s setting UDMA5 on Acer chip\n",
330                            (error) ? "failed" : "success");
331             if (!error) {
332                 int32_t word54 = pci_read_config(parent, 0x54, 4);
333         
334                 pci_write_config(parent, 0x4b,
335                                  pci_read_config(parent, 0x4b, 1) | 0x01, 1);
336                 word54 &= ~(0x000f000f << (devno << 2));
337                 word54 |= (0x000f0005 << (devno << 2));
338                 pci_write_config(parent, 0x54, word54, 4);
339                 pci_write_config(parent, 0x53, 
340                                  pci_read_config(parent, 0x53, 1) | 0x03, 1);
341                 ata_dmacreate(atadev, apiomode, ATA_UDMA5);
342                 return;
343             }
344         }
345         if (udmamode >= 4 && chiprev >= 0xc2) {
346             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
347                                 ATA_UDMA4, ATA_C_F_SETXFER, ATA_WAIT_READY);
348             if (bootverbose)
349                 ata_prtdev(atadev, "%s setting UDMA4 on Acer chip\n",
350                            (error) ? "failed" : "success");
351             if (!error) {
352                 int32_t word54 = pci_read_config(parent, 0x54, 4);
353         
354                 pci_write_config(parent, 0x4b,
355                                  pci_read_config(parent, 0x4b, 1) | 0x01, 1);
356                 word54 &= ~(0x000f000f << (devno << 2));
357                 word54 |= (0x00080005 << (devno << 2));
358                 pci_write_config(parent, 0x54, word54, 4);
359                 pci_write_config(parent, 0x53, 
360                                  pci_read_config(parent, 0x53, 1) | 0x03, 1);
361                 ata_dmacreate(atadev, apiomode, ATA_UDMA4);
362                 return;
363             }
364         }
365         if (udmamode >= 2 && chiprev >= 0x20) {
366             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
367                                 ATA_UDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
368             if (bootverbose)
369                 ata_prtdev(atadev, "%s setting UDMA2 on Acer chip\n",
370                            (error) ? "failed" : "success");
371             if (!error) {
372                 int32_t word54 = pci_read_config(parent, 0x54, 4);
373         
374                 word54 &= ~(0x000f000f << (devno << 2));
375                 word54 |= (0x000a0005 << (devno << 2));
376                 pci_write_config(parent, 0x54, word54, 4);
377                 pci_write_config(parent, 0x53, 
378                                  pci_read_config(parent, 0x53, 1) | 0x03, 1);
379                 atadev->channel->flags |= ATA_ATAPI_DMA_RO;
380                 ata_dmacreate(atadev, apiomode, ATA_UDMA2);
381                 return;
382             }
383         }
384
385         /* make sure eventual UDMA mode from the BIOS is disabled */
386         pci_write_config(parent, 0x56, pci_read_config(parent, 0x56, 2) &
387                                        ~(0x0008 << (devno << 2)), 2);
388
389         if (wdmamode >= 2 && apiomode >= 4) {
390             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
391                                 ATA_WDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
392             if (bootverbose)
393                 ata_prtdev(atadev, "%s setting WDMA2 on Acer chip\n",
394                            (error) ? "failed" : "success");
395             if (!error) {
396                 pci_write_config(parent, 0x53, 
397                                  pci_read_config(parent, 0x53, 1) | 0x03, 1);
398                 atadev->channel->flags |= ATA_ATAPI_DMA_RO;
399                 ata_dmacreate(atadev, apiomode, ATA_WDMA2);
400                 return;
401             }
402         }
403         pci_write_config(parent, 0x53,
404                          (pci_read_config(parent, 0x53, 1) & ~0x01) | 0x02, 1);
405 #if !defined(NO_ATANG)
406         error = ata_command(atadev, ATA_C_SETFEATURES, 0,
407                             ATA_PIO0 + apiomode,
408                             ATA_C_F_SETXFER, ATA_WAIT_READY);
409         if (bootverbose)
410             ata_prtdev(atadev, "%s setting PIO%d on Acer chip\n",
411                         (error) ? "failed" : "success",
412                         (apiomode >= 0) ? apiomode : 0);
413         if (!error) {
414             int32_t word54 = pci_read_config(parent, 0x54, 4);
415             int32_t timing;
416
417             switch(ATA_PIO0 + apiomode) {
418             case ATA_PIO0: timing = 0x006d0003; break;
419             case ATA_PIO1: timing = 0x00580002; break;
420             case ATA_PIO2: timing = 0x00440001; break;
421             case ATA_PIO3: timing = 0x00330001; break;
422             case ATA_PIO4: timing = 0x00310001; break;
423             default:       timing = 0x006d0003; break;
424             }
425             pci_write_config(parent, 0x58 + (channel << 2), timing, 4);
426             word54 &= ~(0x000f000f << (devno << 2));
427             word54 |= (0x00000004 << (devno << 2));
428             pci_write_config(parent, 0x54, word54, 4);
429             atadev->mode = ATA_PIO0 + apiomode;
430             return;
431         }
432 #endif
433         break;
434
435     case 0x31491106:   /* VIA 8237 SATA part */
436         if (udmamode) {
437             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
438                                 ATA_UDMA + udmamode,
439                                 ATA_C_F_SETXFER, ATA_WAIT_READY);
440             if (bootverbose)
441                 ata_prtdev(atadev, "%s setting UDMA%d on VIA chip\n",
442                             (error) ? "failed" : "success", udmamode);
443             if (!error) {
444                 ata_dmacreate(atadev, apiomode, ATA_UDMA + udmamode);
445                 return;
446             }
447         }
448         /* we could set PIO mode timings, but we assume the BIOS did that */
449         break;
450
451     case 0x01bc10de:    /* NVIDIA nForce */
452     case 0x006510de:    /* NVIDIA nForce2 */
453     case 0x74691022:   /* AMD 8111 */
454     case 0x74411022:    /* AMD 768 */
455     case 0x74111022:    /* AMD 766 */
456     case 0x74091022:    /* AMD 756 */
457     case 0x05711106:    /* VIA 82C571, 82C586, 82C596, 82C686, 8231,8233,8235 */
458         {
459             int via_modes[5][7] = {
460                 { 0x00, 0x00, 0xc0, 0x00, 0x00, 0x00, 0x00 },   /* VIA ATA33 */
461                 { 0x00, 0x00, 0xea, 0x00, 0xe8, 0x00, 0x00 },   /* VIA ATA66 */
462                 { 0x00, 0x00, 0xf4, 0x00, 0xf1, 0xf0, 0x00 },   /* VIA ATA100 */
463                 { 0x00, 0x00, 0xf6, 0x00, 0xf2, 0xf1, 0xf0 },   /* VIA ATA133 */
464                 { 0x00, 0x00, 0xc0, 0x00, 0xc5, 0xc6, 0xc7 }};  /* AMD/NVIDIA */
465             int *reg_val = NULL;
466             int reg_off = 0x53;
467             char *chip = "VIA";
468
469             if (ata_find_dev(parent, 0x31471106, 0) ||          /* 8233a */
470                 ata_find_dev(parent, 0x31771106, 0) ||          /* 8235 */
471                 ata_find_dev(parent, 0x31491106, 0)) {          /* 8237 */
472                 udmamode = imin(udmamode, 6);
473                 reg_val = via_modes[3];
474             }
475             else if (ata_find_dev(parent, 0x06861106, 0x40) ||  /* 82C686b */
476                 ata_find_dev(parent, 0x82311106, 0) ||          /* 8231 */
477                 ata_find_dev(parent, 0x30741106, 0) ||          /* 8233 */
478                 ata_find_dev(parent, 0x31091106, 0)) {          /* 8233c */
479                 udmamode = imin(udmamode, 5);
480                 reg_val = via_modes[2];
481             }
482             else if (ata_find_dev(parent, 0x06861106, 0x10) ||  /* 82C686a */
483                      ata_find_dev(parent, 0x05961106, 0x12)) {  /* 82C596b */
484                 udmamode = imin(udmamode, 4);
485                 reg_val = via_modes[1];
486             }
487             else if (ata_find_dev(parent, 0x06861106, 0)) {     /* 82C686 */
488                 udmamode = imin(udmamode, 2);
489                 reg_val = via_modes[1];
490             }
491             else if (ata_find_dev(parent, 0x05961106, 0) ||     /* 82C596a */
492                      ata_find_dev(parent, 0x05861106, 0x03)) {  /* 82C586b */
493                 udmamode = imin(udmamode, 2);
494                 reg_val = via_modes[0];
495             }
496             else if (chiptype == 0x74691022 ||          /* AMD 8111 */
497                      chiptype == 0x74411022 ||          /* AMD 768 */
498                      chiptype == 0x74111022) {          /* AMD 766 */
499                 udmamode = imin(udmamode, 5);
500                 reg_val = via_modes[4];
501                 chip = "AMD";
502             }
503             else if (chiptype == 0x74091022) {          /* AMD 756 */
504                 udmamode = imin(udmamode, 4);
505                 reg_val = via_modes[4];
506                 chip = "AMD";
507             }
508             else if (chiptype == 0x01bc10de) {          /* nForce */
509                 udmamode = imin(udmamode, 5);
510                 reg_val = via_modes[4];
511 #if !defined(NO_ATANG)
512                 reg_off += 0x10;
513 #endif
514                 chip = "nVIDIA";
515             }
516             else if (chiptype == 0x006510de) {          /* nForce2 */
517                 udmamode = imin(udmamode, 6);
518                 reg_val = via_modes[4];
519 #if !defined(NO_ATANG)
520                 reg_off += 0x10;
521 #endif
522                 chip = "nVIDIA";
523             }
524             else 
525                 udmamode = 0;
526
527             if (udmamode >= 6) {
528                 error = ata_command(atadev, ATA_C_SETFEATURES, 0,
529                                     ATA_UDMA6, ATA_C_F_SETXFER, ATA_WAIT_READY);
530                 if (bootverbose)
531                     ata_prtdev(atadev, "%s setting UDMA6 on %s chip\n",
532                                (error) ? "failed" : "success", chip);
533                 if (!error) {
534                     pci_write_config(parent, reg_off - devno, reg_val[6], 1);
535                     ata_dmacreate(atadev, apiomode, ATA_UDMA6);
536                     return;
537                 }
538             }
539             if (udmamode >= 5) {
540                 error = ata_command(atadev, ATA_C_SETFEATURES, 0,
541                                     ATA_UDMA5, ATA_C_F_SETXFER, ATA_WAIT_READY);
542                 if (bootverbose)
543                     ata_prtdev(atadev, "%s setting UDMA5 on %s chip\n",
544                                (error) ? "failed" : "success", chip);
545                 if (!error) {
546                     pci_write_config(parent, reg_off - devno, reg_val[5], 1);
547                     ata_dmacreate(atadev, apiomode, ATA_UDMA5);
548                     return;
549                 }
550             }
551             if (udmamode >= 4) {
552                 error = ata_command(atadev, ATA_C_SETFEATURES, 0,
553                                     ATA_UDMA4, ATA_C_F_SETXFER, ATA_WAIT_READY);
554                 if (bootverbose)
555                     ata_prtdev(atadev, "%s setting UDMA4 on %s chip\n",
556                                (error) ? "failed" : "success", chip);
557                 if (!error) {
558                     pci_write_config(parent, reg_off - devno, reg_val[4], 1);
559                     ata_dmacreate(atadev, apiomode, ATA_UDMA4);
560                     return;
561                 }
562             }
563             if (udmamode >= 2) {
564                 error = ata_command(atadev, ATA_C_SETFEATURES, 0,
565                                     ATA_UDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
566                 if (bootverbose)
567                     ata_prtdev(atadev, "%s setting UDMA2 on %s chip\n",
568                                (error) ? "failed" : "success", chip);
569                 if (!error) {
570                     pci_write_config(parent, reg_off - devno, reg_val[2], 1);
571                     ata_dmacreate(atadev, apiomode, ATA_UDMA2);
572                     return;
573                 }
574             }
575             if (wdmamode >= 2 && apiomode >= 4) {
576                 error = ata_command(atadev, ATA_C_SETFEATURES, 0,
577                                     ATA_WDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
578                 if (bootverbose)
579                     ata_prtdev(atadev, "%s setting WDMA2 on %s chip\n",
580                                (error) ? "failed" : "success", chip);
581                 if (!error) {
582                     pci_write_config(parent, reg_off - devno, 0x0b, 1);
583                     pci_write_config(parent, (reg_off - 8) - devno, 0x31, 1);
584                     ata_dmacreate(atadev, apiomode, ATA_WDMA2);
585                     return;
586                 }
587             }
588         }
589         /* we could set PIO mode timings, but we assume the BIOS did that */
590         break;
591
592     case 0x55131039:    /* SiS 5591 */
593         if (ata_find_dev(parent, 0x06301039, 0x30) ||   /* SiS 630 */
594             ata_find_dev(parent, 0x06331039, 0) ||      /* SiS 633 */
595             ata_find_dev(parent, 0x06351039, 0) ||      /* SiS 635 */
596             ata_find_dev(parent, 0x06401039, 0) ||      /* SiS 640 */
597             ata_find_dev(parent, 0x06451039, 0) ||      /* SiS 645 */
598             ata_find_dev(parent, 0x06461039, 0) ||      /* SiS 645DX */
599             ata_find_dev(parent, 0x06481039, 0) ||      /* SiS 648 */
600             ata_find_dev(parent, 0x06501039, 0) ||      /* SiS 650 */
601             ata_find_dev(parent, 0x07301039, 0) ||      /* SiS 730 */
602             ata_find_dev(parent, 0x07331039, 0) ||      /* SiS 733 */
603             ata_find_dev(parent, 0x07351039, 0) ||      /* SiS 735 */
604             ata_find_dev(parent, 0x07401039, 0) ||      /* SiS 740 */
605             ata_find_dev(parent, 0x07451039, 0) ||      /* SiS 745 */
606             ata_find_dev(parent, 0x07461039, 0) ||      /* SiS 746 */
607             ata_find_dev(parent, 0x07501039, 0)) {      /* SiS 750 */
608             int8_t reg = 0x40 + (devno << 1);
609             int16_t val = pci_read_config(parent, reg, 2) & 0x0fff;
610
611             if (udmamode >= 5) {
612                 error = ata_command(atadev, ATA_C_SETFEATURES, 0,
613                                     ATA_UDMA5, ATA_C_F_SETXFER, ATA_WAIT_READY);
614                 if (bootverbose)
615                     ata_prtdev(atadev, "%s setting UDMA5 on SiS chip\n",
616                                (error) ? "failed" : "success");
617                 if (!error) {
618                     pci_write_config(parent, reg, val | 0x8000, 2);
619                     ata_dmacreate(atadev, apiomode, ATA_UDMA5);
620                     return;
621                 }
622             }
623             if (udmamode >= 4) {
624                 error = ata_command(atadev, ATA_C_SETFEATURES, 0,
625                                     ATA_UDMA4, ATA_C_F_SETXFER, ATA_WAIT_READY);
626                 if (bootverbose)
627                     ata_prtdev(atadev, "%s setting UDMA4 on SiS chip\n",
628                                (error) ? "failed" : "success");
629                 if (!error) {
630                     pci_write_config(parent, reg, val | 0x9000, 2);
631                     ata_dmacreate(atadev, apiomode, ATA_UDMA4);
632                     return;
633                 }
634             }
635             if (udmamode >= 2) {
636                 error = ata_command(atadev, ATA_C_SETFEATURES, 0,
637                                     ATA_UDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
638                 if (bootverbose)
639                     ata_prtdev(atadev, "%s setting UDMA2 on SiS chip\n",
640                                (error) ? "failed" : "success");
641                 if (!error) {
642                     pci_write_config(parent, reg, val | 0xb000, 2);
643                     ata_dmacreate(atadev, apiomode, ATA_UDMA2);
644                     return;
645                 }
646             }
647         } else if (ata_find_dev(parent, 0x05301039, 0) || /* SiS 530 */
648                    ata_find_dev(parent, 0x05401039, 0) || /* SiS 540 */
649                    ata_find_dev(parent, 0x06201039, 0) || /* SiS 620 */
650                    ata_find_dev(parent, 0x06301039, 0)) { /* SiS 630 */
651             int8_t reg = 0x40 + (devno << 1);
652             int16_t val = pci_read_config(parent, reg, 2) & 0x0fff;
653
654             if (udmamode >= 4) {
655                 error = ata_command(atadev, ATA_C_SETFEATURES, 0,
656                                     ATA_UDMA4, ATA_C_F_SETXFER, ATA_WAIT_READY);
657                 if (bootverbose)
658                     ata_prtdev(atadev, "%s setting UDMA4 on SiS chip\n",
659                                (error) ? "failed" : "success");
660                 if (!error) {
661                     pci_write_config(parent, reg, val | 0x9000, 2);
662                     ata_dmacreate(atadev, apiomode, ATA_UDMA4);
663                     return;
664                 }
665             }
666             if (udmamode >= 2) {
667                 error = ata_command(atadev, ATA_C_SETFEATURES, 0,
668                                     ATA_UDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
669                 if (bootverbose)
670                     ata_prtdev(atadev, "%s setting UDMA2 on SiS chip\n",
671                                (error) ? "failed" : "success");
672                 if (!error) {
673                     pci_write_config(parent, reg, val | 0xa000, 2);
674                     ata_dmacreate(atadev, apiomode, ATA_UDMA2);
675                     return;
676                 }
677             }
678         } else if (udmamode >= 2 && chiprev > 0xc1) {
679             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
680                                 ATA_UDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
681             if (bootverbose)
682                 ata_prtdev(atadev, "%s setting UDMA2 on SiS chip\n",
683                            (error) ? "failed" : "success");
684             if (!error) {
685                 pci_write_config(parent, 0x40 + (devno << 1), 0xa301, 2);
686                 ata_dmacreate(atadev, apiomode, ATA_UDMA2);
687                 return;
688             }
689         }
690         if (wdmamode >=2 && apiomode >= 4) {
691             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
692                                 ATA_WDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
693             if (bootverbose)
694                 ata_prtdev(atadev, "%s setting WDMA2 on SiS chip\n",
695                            (error) ? "failed" : "success");
696             if (!error) {
697                 pci_write_config(parent, 0x40 + (devno << 1), 0x0301, 2);
698                 ata_dmacreate(atadev, apiomode, ATA_WDMA2);
699                 return;
700             }
701         }
702         /* we could set PIO mode timings, but we assume the BIOS did that */
703         break;
704
705     case 0x35121095:    /* SiI 3512 SATA controller */
706         /* EXPERIMENTAL!  Works with FN85 AMD 64 3200+ motherboard */
707         /* FALLTHROUGH */
708     case 0x31141095:    /* SiI 3114 SATA controller */
709     case 0x06801095:    /* SiI 0680 ATA133 controller */
710         {
711             u_int8_t ureg = 0xac + (device * 0x02) + (channel * 0x10);
712             u_int8_t uval = pci_read_config(parent, ureg, 1);
713             u_int8_t mreg = channel ? 0x84 : 0x80;
714             u_int8_t mask = device ? 0x30 : 0x03;
715             u_int8_t mode = pci_read_config(parent, mreg, 1);
716
717             /* enable UDMA mode */
718             pci_write_config(parent, mreg,
719                              (mode & ~mask) | (device ? 0x30 : 0x03), 1);
720             if (udmamode >= 6) {
721                 error = ata_command(atadev, ATA_C_SETFEATURES, 0,
722                                     ATA_UDMA6, ATA_C_F_SETXFER, ATA_WAIT_READY);
723                 if (bootverbose)
724                     ata_prtdev(atadev, "%s setting UDMA6 on SiI chip\n",
725                                (error) ? "failed" : "success");
726                 if (!error) {
727                     pci_write_config(parent, ureg, (uval & ~0x3f) | 0x01, 1);
728                     ata_dmacreate(atadev, apiomode, ATA_UDMA6);
729                     return;
730                 }
731             }
732             if (udmamode >= 5) {
733                 error = ata_command(atadev, ATA_C_SETFEATURES, 0,
734                                     ATA_UDMA5, ATA_C_F_SETXFER, ATA_WAIT_READY);
735                 if (bootverbose)
736                     ata_prtdev(atadev, "%s setting UDMA5 on SiI chip\n",
737                                (error) ? "failed" : "success");
738                 if (!error) {
739                     pci_write_config(parent, ureg, (uval & ~0x3f) | 0x02, 1);
740                     ata_dmacreate(atadev, apiomode, ATA_UDMA5);
741                     return;
742                 }
743             }
744             if (udmamode >= 4) {
745                 error = ata_command(atadev, ATA_C_SETFEATURES, 0,
746                                     ATA_UDMA4, ATA_C_F_SETXFER, ATA_WAIT_READY);
747                 if (bootverbose)
748                     ata_prtdev(atadev, "%s setting UDMA4 on SiI chip\n",
749                                (error) ? "failed" : "success");
750                 if (!error) {
751                     pci_write_config(parent, ureg, (uval & ~0x3f) | 0x03, 1);
752                     ata_dmacreate(atadev, apiomode, ATA_UDMA4);
753                     return;
754                 }
755             }
756             if (udmamode >= 2) {
757                 error = ata_command(atadev, ATA_C_SETFEATURES, 0,
758                                     ATA_UDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
759                 if (bootverbose)
760                     ata_prtdev(atadev, "%s setting UDMA2 on SiI chip\n",
761                                (error) ? "failed" : "success");
762                 if (!error) {
763                     pci_write_config(parent, ureg, (uval & ~0x3f) | 0x07, 1);
764                     ata_dmacreate(atadev, apiomode, ATA_UDMA2);
765                     return;
766                 }
767             }
768
769             /* disable UDMA mode and enable WDMA mode */
770             pci_write_config(parent, mreg,
771                              (mode & ~mask) | (device ? 0x20 : 0x02), 1);
772             if (wdmamode >= 2 && apiomode >= 4) {
773                 error = ata_command(atadev, ATA_C_SETFEATURES, 0,
774                                     ATA_WDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
775                 if (bootverbose)
776                     ata_prtdev(atadev, "%s setting WDMA2 on SiI chip\n",
777                                (error) ? "failed" : "success");
778                 if (!error) {
779                     pci_write_config(parent, ureg - 0x4, 0x10c1, 2);
780                     ata_dmacreate(atadev, apiomode, ATA_WDMA2);
781                     return;
782                 }
783             }
784
785             /* restore PIO mode */
786             pci_write_config(parent, mreg, mode, 1);
787         }
788         /* we could set PIO mode timings, but we assume the BIOS did that */
789         break;
790
791     case 0x06491095:    /* CMD 649 ATA100 controller */
792         if (udmamode >= 5) {
793             u_int8_t umode;
794
795             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
796                                 ATA_UDMA5, ATA_C_F_SETXFER, ATA_WAIT_READY);
797             if (bootverbose)
798                 ata_prtdev(atadev, "%s setting UDMA5 on CMD chip\n",
799                            (error) ? "failed" : "success");
800             if (!error) {
801                 umode = pci_read_config(parent, channel ? 0x7b : 0x73, 1);
802                 umode &= ~(device ? 0xca : 0x35);
803                 umode |= (device ? 0x0a : 0x05);
804                 pci_write_config(parent, channel ? 0x7b : 0x73, umode, 1);
805                 ata_dmacreate(atadev, apiomode, ATA_UDMA5);
806                 return;
807             }
808         }
809         /* FALLTHROUGH */
810
811     case 0x06481095:    /* CMD 648 ATA66 controller */
812         if (udmamode >= 4) {
813             u_int8_t umode;
814
815             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
816                                 ATA_UDMA4, ATA_C_F_SETXFER, ATA_WAIT_READY);
817             if (bootverbose)
818                 ata_prtdev(atadev, "%s setting UDMA4 on CMD chip\n",
819                            (error) ? "failed" : "success");
820             if (!error) {
821                 umode = pci_read_config(parent, channel ? 0x7b : 0x73, 1);
822                 umode &= ~(device ? 0xca : 0x35);
823                 umode |= (device ? 0x4a : 0x15);
824                 pci_write_config(parent, channel ? 0x7b : 0x73, umode, 1);
825                 ata_dmacreate(atadev, apiomode, ATA_UDMA4);
826                 return;
827             }
828         }
829         if (udmamode >= 2) {
830             u_int8_t umode;
831
832             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
833                                 ATA_UDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
834             if (bootverbose)
835                 ata_prtdev(atadev, "%s setting UDMA2 on CMD chip\n",
836                            (error) ? "failed" : "success");
837             if (!error) {
838                 umode = pci_read_config(parent, channel ? 0x7b : 0x73, 1);
839                 umode &= ~(device ? 0xca : 0x35);
840                 umode |= (device ? 0x42 : 0x11);
841                 pci_write_config(parent, channel ? 0x7b : 0x73, umode, 1);
842                 ata_dmacreate(atadev, apiomode, ATA_UDMA2);
843                 return;
844             }
845         }
846         /* make sure eventual UDMA mode from the BIOS is disabled */
847         pci_write_config(parent, channel ? 0x7b : 0x73, 
848                          pci_read_config(parent, channel ? 0x7b : 0x73, 1)&
849 #if !defined(NO_ATANG)
850                          ~(device ? 0xca : 0x53), 1);
851 #else
852                          ~(device ? 0xca : 0x35), 1);
853 #endif
854         /* FALLTHROUGH */
855
856     case 0x06461095:    /* CMD 646 ATA controller */
857         if (wdmamode >= 2 && apiomode >= 4) {
858             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
859                                 ATA_WDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
860             if (bootverbose)
861                 ata_prtdev(atadev, "%s setting WDMA2 on CMD chip\n",
862                            error ? "failed" : "success");
863             if (!error) {
864                 int32_t offset = (devno < 3) ? (devno << 1) : 7;
865
866                 pci_write_config(parent, 0x54 + offset, 0x3f, 1);
867                 ata_dmacreate(atadev, apiomode, ATA_WDMA2);
868                 return;
869             }
870         }
871         /* we could set PIO mode timings, but we assume the BIOS did that */
872         break;
873
874     case 0xc6931080:    /* Cypress 82c693 ATA controller */
875         if (wdmamode >= 2 && apiomode >= 4) {
876             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
877                                 ATA_WDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
878             if (bootverbose)
879                 ata_prtdev(atadev, "%s setting WDMA2 on Cypress chip\n",
880                            error ? "failed" : "success");
881             if (!error) {
882                 pci_write_config(atadev->channel->dev,
883                                 channel ? 0x4e:0x4c, 0x2020, 2);
884                 ata_dmacreate(atadev, apiomode, ATA_WDMA2);
885                 return;
886             }
887         }
888         /* we could set PIO mode timings, but we assume the BIOS did that */
889         break;
890
891     case 0x01021078:    /* Cyrix 5530 ATA33 controller */
892         atadev->channel->alignment = 0xf;       /* DMA engine requires 16 byte alignment */
893         if (udmamode >= 2) {
894             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
895                                 ATA_UDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
896             if (bootverbose)
897                 ata_prtdev(atadev, "%s setting UDMA2 on Cyrix chip\n",
898                            (error) ? "failed" : "success");
899             if (!error) {
900                 cyrix_timing(atadev, devno, ATA_UDMA2);
901                 ata_dmacreate(atadev, apiomode, ATA_UDMA2);
902                 return;
903             }
904         }
905         if (wdmamode >= 2 && apiomode >= 4) {
906             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
907                                 ATA_WDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
908             if (bootverbose)
909                 ata_prtdev(atadev, "%s setting WDMA2 on Cyrix chip\n",
910                            (error) ? "failed" : "success");
911             if (!error) {
912                 cyrix_timing(atadev, devno, ATA_WDMA2);
913                 ata_dmacreate(atadev, apiomode, ATA_WDMA2);
914                 return;
915             }
916         }
917         error = ata_command(atadev, ATA_C_SETFEATURES, 0,
918                             ATA_PIO0 + apiomode, ATA_C_F_SETXFER,
919                             ATA_WAIT_READY);
920         if (bootverbose)
921             ata_prtdev(atadev, "%s setting %s on Cyrix chip\n",
922                        (error) ? "failed" : "success",
923                        ata_mode2str(ATA_PIO0 + apiomode));
924         cyrix_timing(atadev, devno, ATA_PIO0 + apiomode);
925         atadev->mode = ATA_PIO0 + apiomode;
926         return;
927
928 #if !defined(NO_ATANG)
929     case 0x02131166:    /* ServerWorks CSB6 ATA 100 controller (chan 0+1) */
930 #endif
931     case 0x02121166:    /* ServerWorks CSB5 ATA66/100 controller */
932 #if !defined(NO_ATANG)
933         if (udmamode >= 5 && (chiptype == 0x02131166 ||
934                               (chiptype == 0x02121166 &&
935                               chiprev >= 0x92))) {
936 #else
937         if (udmamode >= 5 && chiprev >= 0x92) {
938 #endif
939             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
940                                 ATA_UDMA5, ATA_C_F_SETXFER, ATA_WAIT_READY);
941             if (bootverbose)
942                 ata_prtdev(atadev, "%s setting UDMA5 on ServerWorks chip\n",
943                            (error) ? "failed" : "success");
944             if (!error) {
945                 u_int16_t reg56;
946
947                 pci_write_config(parent, 0x54, 
948                                  pci_read_config(parent, 0x54, 1) |
949                                  (0x01 << devno), 1);
950                 reg56 = pci_read_config(parent, 0x56, 2);
951                 reg56 &= ~(0xf << (devno * 4));
952                 reg56 |= (0x5 << (devno * 4));
953                 pci_write_config(parent, 0x56, reg56, 2);
954                 ata_dmacreate(atadev, apiomode, ATA_UDMA5);
955                 return;
956             }
957         }
958 #if !defined(NO_ATANG)
959         /* FALLTHROUGH */
960     case 0x02171166:    /* Server Works CSB6 ATA 66 controller chan 2 */
961 #endif
962         if (udmamode >= 4) {
963             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
964                                 ATA_UDMA4, ATA_C_F_SETXFER, ATA_WAIT_READY);
965             if (bootverbose)
966                 ata_prtdev(atadev, "%s setting UDMA4 on ServerWorks chip\n",
967                            (error) ? "failed" : "success");
968             if (!error) {
969                 u_int16_t reg56;
970
971                 pci_write_config(parent, 0x54, 
972                                  pci_read_config(parent, 0x54, 1) |
973                                  (0x01 << devno), 1);
974                 reg56 = pci_read_config(parent, 0x56, 2);
975                 reg56 &= ~(0xf << (devno * 4));
976                 reg56 |= (0x4 << (devno * 4));
977                 pci_write_config(parent, 0x56, reg56, 2);
978                 ata_dmacreate(atadev, apiomode, ATA_UDMA4);
979                 return;
980             }
981         }
982         /* FALLTHROUGH */
983
984     case 0x02111166:    /* ServerWorks ROSB4 ATA33 controller */
985         if (udmamode >= 2) {
986             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
987                                 ATA_UDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
988             if (bootverbose)
989                 ata_prtdev(atadev, "%s setting UDMA2 on ServerWorks chip\n",
990                            (error) ? "failed" : "success");
991             if (!error) {
992                 u_int16_t reg56;
993
994                 pci_write_config(parent, 0x54, 
995                                  pci_read_config(parent, 0x54, 1) |
996                                  (0x01 << devno), 1);
997                 reg56 = pci_read_config(parent, 0x56, 2);
998                 reg56 &= ~(0xf << (devno * 4));
999                 reg56 |= (0x2 << (devno * 4));
1000                 pci_write_config(parent, 0x56, reg56, 2);
1001                 ata_dmacreate(atadev, apiomode, ATA_UDMA2);
1002                 return;
1003             }
1004         }
1005         if (wdmamode >= 2 && apiomode >= 4) {
1006             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
1007                                 ATA_WDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
1008             if (bootverbose)
1009                 ata_prtdev(atadev, "%s setting WDMA2 on ServerWorks chip\n",
1010                            (error) ? "failed" : "success");
1011             if (!error) {
1012                 int offset = devno ^ 0x01; /* (chan*2) + (dev==ATA_MASTER)*/
1013                 int word44 = pci_read_config(parent, 0x44, 4);
1014
1015                 pci_write_config(parent, 0x54,
1016                                  pci_read_config(parent, 0x54, 1) &
1017                                  ~(0x01 << devno), 1);
1018                 word44 &= ~(0xff << (offset << 8));
1019                 word44 |= (0x20 << (offset << 8));
1020                 pci_write_config(parent, 0x44, 0x20, 4);
1021                 ata_dmacreate(atadev, apiomode, ATA_UDMA2);
1022                 return;
1023             }
1024         }
1025         /* we could set PIO mode timings, but we assume the BIOS did that */
1026         break;
1027
1028     case 0x4d69105a:    /* Promise TX2 ATA133 controllers */
1029     case 0x5275105a:    /* Promise TX2 ATA133 controllers */
1030     case 0x6269105a:    /* Promise TX2 ATA133 controllers */
1031     case 0x7275105a:    /* Promise TX2 ATA133 controllers */
1032         ATA_OUTB(atadev->channel->r_bmio, ATA_BMDEVSPEC_0, 0x0b);
1033         if (udmamode >= 6 &&
1034             !(ATA_INB(atadev->channel->r_bmio, ATA_BMDEVSPEC_1) & 0x04)) {
1035             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
1036                                 ATA_UDMA6, ATA_C_F_SETXFER, ATA_WAIT_READY);
1037             if (bootverbose)
1038                 ata_prtdev(atadev, "%s setting UDMA6 on Promise chip\n",
1039                            (error) ? "failed" : "success");
1040             if (!error) {
1041                 ata_dmacreate(atadev, apiomode, ATA_UDMA6);
1042                 return;
1043             }
1044         }
1045         /* FALLTHROUGH */
1046
1047     case 0x4d68105a:    /* Promise TX2 ATA100 controllers */
1048     case 0x6268105a:    /* Promise TX2 ATA100 controllers */
1049         ATA_OUTB(atadev->channel->r_bmio, ATA_BMDEVSPEC_0, 0x0b);
1050         if (udmamode >= 5 && 
1051             !(ATA_INB(atadev->channel->r_bmio, ATA_BMDEVSPEC_1) & 0x04)) {
1052             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
1053                                 ATA_UDMA5, ATA_C_F_SETXFER, ATA_WAIT_READY);
1054             if (bootverbose)
1055                 ata_prtdev(atadev, "%s setting UDMA5 on Promise chip\n",
1056                            (error) ? "failed" : "success");
1057             if (!error) {
1058                 ata_dmacreate(atadev, apiomode, ATA_UDMA5);
1059                 return;
1060             }
1061         }
1062         ATA_OUTB(atadev->channel->r_bmio, ATA_BMDEVSPEC_0, 0x0b);
1063         if (udmamode >= 4 && 
1064             !(ATA_INB(atadev->channel->r_bmio, ATA_BMDEVSPEC_1) & 0x04)) {
1065             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
1066                                 ATA_UDMA4, ATA_C_F_SETXFER, ATA_WAIT_READY);
1067             if (bootverbose)
1068                 ata_prtdev(atadev, "%s setting UDMA4 on Promise chip\n",
1069                            (error) ? "failed" : "success");
1070             if (!error) {
1071                 ata_dmacreate(atadev, apiomode, ATA_UDMA4);
1072                 return;
1073             }
1074         }
1075         if (udmamode >= 2) {
1076             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
1077                                 ATA_UDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
1078             if (bootverbose)
1079                 ata_prtdev(atadev, "%s setting UDMA on Promise chip\n",
1080                            (error) ? "failed" : "success");
1081             if (!error) {
1082                 ata_dmacreate(atadev, apiomode, ATA_UDMA2);
1083                 return;
1084             }
1085         }
1086         if (wdmamode >= 2 && apiomode >= 4) {
1087             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
1088                                 ATA_WDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
1089             if (bootverbose)
1090                 ata_prtdev(atadev, "%s setting WDMA2 on Promise chip\n",
1091                            (error) ? "failed" : "success");
1092             if (!error) {
1093                 ata_dmacreate(atadev, apiomode, ATA_WDMA2);
1094                 return;
1095             }
1096         }
1097         break;
1098
1099     case 0x0d30105a:    /* Promise OEM ATA100 controllers */
1100     case 0x4d30105a:    /* Promise Ultra/FastTrak 100 controllers */
1101         if (!ATAPI_DEVICE(atadev) && udmamode >= 5 && 
1102             !(pci_read_config(parent, 0x50, 2)&(channel ? 1<<11 : 1<<10))){
1103             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
1104                                 ATA_UDMA5, ATA_C_F_SETXFER, ATA_WAIT_READY);
1105             if (bootverbose)
1106                 ata_prtdev(atadev, "%s setting UDMA5 on Promise chip\n",
1107                            (error) ? "failed" : "success");
1108             if (!error) {
1109                 promise_timing(atadev, devno, ATA_UDMA5);
1110                 ata_dmacreate(atadev, apiomode, ATA_UDMA5);
1111                 return;
1112             }
1113         }
1114         /* FALLTHROUGH */
1115
1116     case 0x0d38105a:    /* Promise FastTrak 66 controllers */
1117     case 0x4d38105a:    /* Promise Ultra/FastTrak 66 controllers */
1118         if (!ATAPI_DEVICE(atadev) && udmamode >= 4 && 
1119             !(pci_read_config(parent, 0x50, 2)&(channel ? 1<<11 : 1<<10))){
1120             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
1121                                 ATA_UDMA4, ATA_C_F_SETXFER, ATA_WAIT_READY);
1122             if (bootverbose)
1123                 ata_prtdev(atadev, "%s setting UDMA4 on Promise chip\n",
1124                            (error) ? "failed" : "success");
1125             if (!error) {
1126                 promise_timing(atadev, devno, ATA_UDMA4);
1127                 ata_dmacreate(atadev, apiomode, ATA_UDMA4);
1128                 return;
1129             }
1130         }
1131         /* FALLTHROUGH */
1132
1133     case 0x4d33105a:    /* Promise Ultra/FastTrak 33 controllers */
1134         if (!ATAPI_DEVICE(atadev) && udmamode >= 2) {
1135             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
1136                                 ATA_UDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
1137             if (bootverbose)
1138                 ata_prtdev(atadev, "%s setting UDMA2 on Promise chip\n",
1139                            (error) ? "failed" : "success");
1140             if (!error) {
1141                 promise_timing(atadev, devno, ATA_UDMA2);
1142                 ata_dmacreate(atadev, apiomode, ATA_UDMA2);
1143                 return;
1144             }
1145         }
1146         if (!ATAPI_DEVICE(atadev) && wdmamode >= 2 && apiomode >= 4) {
1147             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
1148                                 ATA_WDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
1149             if (bootverbose)
1150                 ata_prtdev(atadev, "%s setting WDMA2 on Promise chip\n",
1151                            (error) ? "failed" : "success");
1152             if (!error) {
1153                 promise_timing(atadev, devno, ATA_WDMA2);
1154                 ata_dmacreate(atadev, apiomode, ATA_WDMA2);
1155                 return;
1156             }
1157         }
1158         error = ata_command(atadev, ATA_C_SETFEATURES, 0,
1159                             ATA_PIO0 + apiomode, 
1160                             ATA_C_F_SETXFER, ATA_WAIT_READY);
1161         if (bootverbose)
1162             ata_prtdev(atadev, "%s setting PIO%d on Promise chip\n",
1163                        (error) ? "failed" : "success",
1164                        (apiomode >= 0) ? apiomode : 0);
1165         promise_timing(atadev, devno, ATA_PIO0 + apiomode);
1166         atadev->mode = ATA_PIO0 + apiomode;
1167         return;
1168     
1169     case 0x00041103:    /* HighPoint HPT366/368/370/372 controllers */
1170     case 0x00051103:    /* HighPoint HPT372 controllers */
1171     case 0x00081103:    /* HighPoint HPT374 controllers */
1172         if (!ATAPI_DEVICE(atadev) && udmamode >= 6 && hpt_cable80(atadev) &&
1173             ((chiptype == 0x00041103 && chiprev >= 0x05) ||
1174              (chiptype == 0x00051103 && chiprev >= 0x01) ||
1175              (chiptype == 0x00081103 && chiprev >= 0x07))) {
1176             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
1177                                 ATA_UDMA6, ATA_C_F_SETXFER, ATA_WAIT_READY);
1178             if (bootverbose)
1179                 ata_prtdev(atadev, "%s setting UDMA6 on HighPoint chip\n",
1180                            (error) ? "failed" : "success");
1181             if (!error) {
1182                 hpt_timing(atadev, devno, ATA_UDMA6);
1183                 ata_dmacreate(atadev, apiomode, ATA_UDMA6);
1184                 return;
1185             }
1186         }
1187         if (!ATAPI_DEVICE(atadev) && udmamode >= 5 && hpt_cable80(atadev) &&
1188             ((chiptype == 0x00041103 && chiprev >= 0x03) ||
1189              (chiptype == 0x00051103 && chiprev >= 0x01) ||
1190              (chiptype == 0x00081103 && chiprev >= 0x07))) {
1191             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
1192                                 ATA_UDMA5, ATA_C_F_SETXFER, ATA_WAIT_READY);
1193             if (bootverbose)
1194                 ata_prtdev(atadev, "%s setting UDMA5 on HighPoint chip\n",
1195                            (error) ? "failed" : "success");
1196             if (!error) {
1197                 hpt_timing(atadev, devno, ATA_UDMA5);
1198                 ata_dmacreate(atadev, apiomode, ATA_UDMA5);
1199                 return;
1200             }
1201         }
1202         if (!ATAPI_DEVICE(atadev) && udmamode >= 4 && hpt_cable80(atadev)) {
1203             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
1204                                 ATA_UDMA4, ATA_C_F_SETXFER, ATA_WAIT_READY);
1205             if (bootverbose)
1206                 ata_prtdev(atadev, "%s setting UDMA4 on HighPoint chip\n",
1207                            (error) ? "failed" : "success");
1208             if (!error) {
1209                 hpt_timing(atadev, devno, ATA_UDMA4);
1210                 ata_dmacreate(atadev, apiomode, ATA_UDMA4);
1211                 return;
1212             }
1213         }
1214         if (!ATAPI_DEVICE(atadev) && udmamode >= 2) {
1215             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
1216                                 ATA_UDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
1217             if (bootverbose)
1218                 ata_prtdev(atadev, "%s setting UDMA2 on HighPoint chip\n",
1219                            (error) ? "failed" : "success");
1220             if (!error) {
1221                 hpt_timing(atadev, devno, ATA_UDMA2);
1222                 ata_dmacreate(atadev, apiomode, ATA_UDMA2);
1223                 return;
1224             }
1225         }
1226         if (!ATAPI_DEVICE(atadev) && wdmamode >= 2 && apiomode >= 4) {
1227             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
1228                                 ATA_WDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
1229             if (bootverbose)
1230                 ata_prtdev(atadev, "%s setting WDMA2 on HighPoint chip\n",
1231                            (error) ? "failed" : "success");
1232             if (!error) {
1233                 hpt_timing(atadev, devno, ATA_WDMA2);
1234                 ata_dmacreate(atadev, apiomode, ATA_WDMA2);
1235                 return;
1236             }
1237         }
1238         error = ata_command(atadev, ATA_C_SETFEATURES, 0,
1239                             ATA_PIO0 + apiomode, 
1240                             ATA_C_F_SETXFER, ATA_WAIT_READY);
1241         if (bootverbose)
1242             ata_prtdev(atadev, "%s setting PIO%d on HighPoint chip\n",
1243                        (error) ? "failed" : "success",
1244                        (apiomode >= 0) ? apiomode : 0);
1245         hpt_timing(atadev, devno, ATA_PIO0 + apiomode);
1246         atadev->mode = ATA_PIO0 + apiomode;
1247         return;
1248
1249     case 0x000116ca:    /* Cenatek Rocket Drive controller */
1250         if (wdmamode >= 0 &&
1251             (ATA_INB(atadev->channel->r_bmio, ATA_BMSTAT_PORT) & 
1252              (device ? ATA_BMSTAT_DMA_SLAVE : ATA_BMSTAT_DMA_MASTER)))
1253             ata_dmacreate(atadev, apiomode, ATA_DMA);
1254         else
1255             atadev->mode = ATA_PIO;
1256         return;
1257
1258     default:            /* unknown controller chip */
1259         /* better not try generic DMA on ATAPI devices it almost never works */
1260         if (ATAPI_DEVICE(atadev))
1261             break;
1262
1263         /* if controller says its setup for DMA take the easy way out */
1264         /* the downside is we dont know what DMA mode we are in */
1265         if ((udmamode >= 0 || wdmamode >= 2) &&
1266             (ATA_INB(atadev->channel->r_bmio, ATA_BMSTAT_PORT) &
1267              (device ? ATA_BMSTAT_DMA_SLAVE : ATA_BMSTAT_DMA_MASTER))) {
1268             ata_dmacreate(atadev, apiomode, ATA_DMA);
1269             return;
1270         }
1271
1272         /* well, we have no support for this, but try anyways */
1273         if ((wdmamode >= 2 && apiomode >= 4) && atadev->channel->r_bmio) {
1274             error = ata_command(atadev, ATA_C_SETFEATURES, 0,
1275                                 ATA_WDMA2, ATA_C_F_SETXFER, ATA_WAIT_READY);
1276             if (bootverbose)
1277                 ata_prtdev(atadev, "%s setting WDMA2 on generic chip\n",
1278                            (error) ? "failed" : "success");
1279             if (!error) {
1280                 ata_dmacreate(atadev, apiomode, ATA_WDMA2);
1281                 return;
1282             }
1283         }
1284     }
1285     error = ata_command(atadev, ATA_C_SETFEATURES, 0, ATA_PIO0 + apiomode,
1286                         ATA_C_F_SETXFER, ATA_WAIT_READY);
1287     if (bootverbose)
1288         ata_prtdev(atadev, "%s setting PIO%d on generic chip\n",
1289                    (error) ? "failed" : "success", apiomode < 0 ? 0 : apiomode);
1290     if (!error)
1291         atadev->mode = ATA_PIO0 + apiomode;
1292     else {
1293         if (bootverbose)
1294             ata_prtdev(atadev, "using PIO mode set by BIOS\n");
1295         atadev->mode = ATA_PIO;
1296     }
1297 }
1298
1299 int
1300 ata_dmasetup(struct ata_device *atadev, caddr_t data, int32_t count)
1301 {
1302     struct ata_channel *ch = atadev->channel;
1303     struct ata_dmastate *ds = &atadev->dmastate;
1304     u_int32_t dma_count, dma_base;
1305     int i = 0;
1306
1307     if (((uintptr_t)data & ch->alignment) || (count & ch->alignment)) {
1308         ata_prtdev(atadev, "non aligned DMA transfer attempted\n");
1309         return -1;
1310     }
1311
1312     if (!count) {
1313         ata_prtdev(atadev, "zero length DMA transfer attempted\n");
1314         return -1;
1315     }
1316     
1317     dma_base = vtophys(data);
1318     dma_count = imin(count, (PAGE_SIZE - ((uintptr_t)data & PAGE_MASK)));
1319     data += dma_count;
1320     count -= dma_count;
1321
1322     while (count) {
1323         ds->dmatab[i].base = dma_base;
1324         ds->dmatab[i].count = (dma_count & 0xffff);
1325         i++; 
1326         if (i >= ATA_DMA_ENTRIES) {
1327             ata_prtdev(atadev, "too many segments in DMA table\n");
1328             return -1;
1329         }
1330         dma_base = vtophys(data);
1331         dma_count = imin(count, PAGE_SIZE);
1332         data += imin(count, PAGE_SIZE);
1333         count -= imin(count, PAGE_SIZE);
1334     }
1335     ds->dmatab[i].base = dma_base;
1336     ds->dmatab[i].count = (dma_count & 0xffff) | ATA_DMA_EOT;
1337     return 0;
1338 }
1339
1340 int
1341 ata_dmastart(struct ata_device *atadev, caddr_t data, int32_t count, int dir)
1342 {
1343     struct ata_channel *ch = atadev->channel;
1344     struct ata_dmastate *ds = &atadev->dmastate;
1345
1346     ch->flags |= ATA_DMA_ACTIVE;
1347     ATA_OUTL(ch->r_bmio, ATA_BMDTP_PORT, vtophys(ds->dmatab));
1348     ATA_OUTB(ch->r_bmio, ATA_BMCMD_PORT, dir ? ATA_BMCMD_WRITE_READ : 0);
1349     ATA_OUTB(ch->r_bmio, ATA_BMSTAT_PORT, 
1350          (ATA_INB(ch->r_bmio, ATA_BMSTAT_PORT) | 
1351           (ATA_BMSTAT_INTERRUPT | ATA_BMSTAT_ERROR)));
1352     ATA_OUTB(ch->r_bmio, ATA_BMCMD_PORT, 
1353          ATA_INB(ch->r_bmio, ATA_BMCMD_PORT) | ATA_BMCMD_START_STOP);
1354     return(0);
1355 }
1356
1357 int
1358 ata_dmadone(struct ata_device *atadev)
1359 {
1360     struct ata_channel *ch;
1361     struct ata_dmastate *ds;
1362     int error;
1363
1364     ch = atadev->channel;
1365     ds = &atadev->dmastate;
1366
1367     ATA_OUTB(ch->r_bmio, ATA_BMCMD_PORT, 
1368                 ATA_INB(ch->r_bmio, ATA_BMCMD_PORT) & ~ATA_BMCMD_START_STOP);
1369     error = ATA_INB(ch->r_bmio, ATA_BMSTAT_PORT);
1370     ATA_OUTB(ch->r_bmio, ATA_BMSTAT_PORT, 
1371              error | ATA_BMSTAT_INTERRUPT | ATA_BMSTAT_ERROR);
1372     ch->flags &= ~ATA_DMA_ACTIVE;
1373     ds->flags = 0;
1374     return error & ATA_BMSTAT_MASK;
1375 }
1376
1377 int
1378 ata_dmastatus(struct ata_channel *ch)
1379 {
1380     return ATA_INB(ch->r_bmio, ATA_BMSTAT_PORT) & ATA_BMSTAT_MASK;
1381 }
1382
1383 static void
1384 cyrix_timing(struct ata_device *atadev, int devno, int mode)
1385 {
1386     u_int32_t reg20 = 0x0000e132;
1387     u_int32_t reg24 = 0x00017771;
1388
1389     switch (mode) {
1390     case ATA_PIO0:      reg20 = 0x0000e132; break;
1391     case ATA_PIO1:      reg20 = 0x00018121; break;
1392     case ATA_PIO2:      reg20 = 0x00024020; break;
1393     case ATA_PIO3:      reg20 = 0x00032010; break;
1394     case ATA_PIO4:      reg20 = 0x00040010; break;
1395     case ATA_WDMA2:     reg24 = 0x00002020; break;
1396     case ATA_UDMA2:     reg24 = 0x00911030; break;
1397     }
1398     ATA_OUTL(atadev->channel->r_bmio, (devno << 3) + 0x20, reg20);
1399     ATA_OUTL(atadev->channel->r_bmio, (devno << 3) + 0x24, reg24);
1400 }
1401
1402 static void
1403 promise_timing(struct ata_device *atadev, int devno, int mode)
1404 {
1405     u_int32_t timing = 0;
1406     /* XXX: Endianess */
1407     struct promise_timing {
1408         u_int8_t  pa:4;
1409         u_int8_t  prefetch:1;
1410         u_int8_t  iordy:1;
1411         u_int8_t  errdy:1;
1412         u_int8_t  syncin:1;
1413         u_int8_t  pb:5;
1414         u_int8_t  mb:3;
1415         u_int8_t  mc:4;
1416         u_int8_t  dmaw:1;
1417         u_int8_t  dmar:1;
1418         u_int8_t  iordyp:1;
1419         u_int8_t  dmarqp:1;
1420         u_int8_t  reserved:8;
1421     } *t = (struct promise_timing*)&timing;
1422
1423     t->iordy = 1; t->iordyp = 1;
1424     if (mode >= ATA_DMA) {
1425         t->prefetch = 1; t->errdy = 1; t->syncin = 1;
1426     }
1427
1428     switch (atadev->channel->chiptype) {
1429     case 0x4d33105a:  /* Promise Ultra/Fasttrak 33 */
1430         switch (mode) {
1431         default:
1432         case ATA_PIO0:  t->pa =  9; t->pb = 19; t->mb = 7; t->mc = 15; break;
1433         case ATA_PIO1:  t->pa =  5; t->pb = 12; t->mb = 7; t->mc = 15; break;
1434         case ATA_PIO2:  t->pa =  3; t->pb =  8; t->mb = 7; t->mc = 15; break;
1435         case ATA_PIO3:  t->pa =  2; t->pb =  6; t->mb = 7; t->mc = 15; break;
1436         case ATA_PIO4:  t->pa =  1; t->pb =  4; t->mb = 7; t->mc = 15; break;
1437         case ATA_WDMA2: t->pa =  3; t->pb =  7; t->mb = 3; t->mc =  3; break;
1438         case ATA_UDMA2: t->pa =  3; t->pb =  7; t->mb = 1; t->mc =  1; break;
1439         }
1440         break;
1441
1442     case 0x4d38105a:  /* Promise Ultra/Fasttrak 66 */
1443     case 0x4d30105a:  /* Promise Ultra/Fasttrak 100 */
1444     case 0x0d30105a:  /* Promise OEM ATA 100 */
1445         switch (mode) {
1446         default:
1447         case ATA_PIO0:  t->pa = 15; t->pb = 31; t->mb = 7; t->mc = 15; break;
1448         case ATA_PIO1:  t->pa = 10; t->pb = 24; t->mb = 7; t->mc = 15; break;
1449         case ATA_PIO2:  t->pa =  6; t->pb = 16; t->mb = 7; t->mc = 15; break;
1450         case ATA_PIO3:  t->pa =  4; t->pb = 12; t->mb = 7; t->mc = 15; break;
1451         case ATA_PIO4:  t->pa =  2; t->pb =  8; t->mb = 7; t->mc = 15; break;
1452         case ATA_WDMA2: t->pa =  6; t->pb = 14; t->mb = 6; t->mc =  6; break;
1453         case ATA_UDMA2: t->pa =  6; t->pb = 14; t->mb = 2; t->mc =  2; break;
1454         case ATA_UDMA4: t->pa =  3; t->pb =  7; t->mb = 1; t->mc =  1; break;
1455         case ATA_UDMA5: t->pa =  3; t->pb =  7; t->mb = 1; t->mc =  1; break;
1456         }
1457         break;
1458     }
1459     pci_write_config(device_get_parent(atadev->channel->dev), 
1460                     0x60 + (devno<<2), timing, 4);
1461 }
1462
1463 static void
1464 hpt_timing(struct ata_device *atadev, int devno, int mode)
1465 {
1466     device_t parent = device_get_parent(atadev->channel->dev);
1467     u_int32_t chiptype = atadev->channel->chiptype;
1468     int chiprev = pci_get_revid(parent);
1469     u_int32_t timing;
1470
1471     if (chiptype == 0x00081103 && chiprev >= 0x07) {
1472         switch (mode) {                                         /* HPT374 */
1473         case ATA_PIO0:  timing = 0x0ac1f48a; break;
1474         case ATA_PIO1:  timing = 0x0ac1f465; break;
1475         case ATA_PIO2:  timing = 0x0a81f454; break;
1476         case ATA_PIO3:  timing = 0x0a81f443; break;
1477         case ATA_PIO4:  timing = 0x0a81f442; break;
1478         case ATA_WDMA2: timing = 0x22808242; break;
1479         case ATA_UDMA2: timing = 0x120c8242; break;
1480         case ATA_UDMA4: timing = 0x12ac8242; break;
1481         case ATA_UDMA5: timing = 0x12848242; break;
1482         case ATA_UDMA6: timing = 0x12808242; break;
1483         default:        timing = 0x0d029d5e;
1484         }
1485     }
1486     else if ((chiptype == 0x00041103 && chiprev >= 0x05) ||
1487              (chiptype == 0x00051103 && chiprev >= 0x01)) {
1488         switch (mode) {                                         /* HPT372 */
1489         case ATA_PIO0:  timing = 0x0d029d5e; break;
1490         case ATA_PIO1:  timing = 0x0d029d26; break;
1491         case ATA_PIO2:  timing = 0x0c829ca6; break;
1492         case ATA_PIO3:  timing = 0x0c829c84; break;
1493         case ATA_PIO4:  timing = 0x0c829c62; break;
1494         case ATA_WDMA2: timing = 0x2c829262; break;
1495         case ATA_UDMA2: timing = 0x1c91dc62; break;
1496         case ATA_UDMA4: timing = 0x1c8ddc62; break;
1497         case ATA_UDMA5: timing = 0x1c6ddc62; break;
1498         case ATA_UDMA6: timing = 0x1c81dc62; break;
1499         default:        timing = 0x0d029d5e;
1500         }
1501     }
1502     else if (chiptype == 0x00041103 && chiprev >= 0x03) {
1503         switch (mode) {                                         /* HPT370 */
1504         case ATA_PIO0:  timing = 0x06914e57; break;
1505         case ATA_PIO1:  timing = 0x06914e43; break;
1506         case ATA_PIO2:  timing = 0x06514e33; break;
1507         case ATA_PIO3:  timing = 0x06514e22; break;
1508         case ATA_PIO4:  timing = 0x06514e21; break;
1509         case ATA_WDMA2: timing = 0x26514e21; break;
1510         case ATA_UDMA2: timing = 0x16494e31; break;
1511         case ATA_UDMA4: timing = 0x16454e31; break;
1512         case ATA_UDMA5: timing = 0x16454e31; break;
1513         default:        timing = 0x06514e57;
1514         }
1515         pci_write_config(parent, 0x40 + (devno << 2) , timing, 4);
1516     }
1517     else {                                                      /* HPT36[68] */
1518         switch (pci_read_config(parent, 0x41 + (devno << 2), 1)) {
1519         case 0x85:      /* 25Mhz */
1520             switch (mode) {
1521             case ATA_PIO0:      timing = 0x40d08585; break;
1522             case ATA_PIO1:      timing = 0x40d08572; break;
1523             case ATA_PIO2:      timing = 0x40ca8542; break;
1524             case ATA_PIO3:      timing = 0x40ca8532; break;
1525             case ATA_PIO4:      timing = 0x40ca8521; break;
1526             case ATA_WDMA2:     timing = 0x20ca8521; break;
1527             case ATA_UDMA2:     timing = 0x10cf8521; break;
1528             case ATA_UDMA4:     timing = 0x10c98521; break;
1529             default:            timing = 0x01208585;
1530             }
1531             break;
1532         default:
1533         case 0xa7:      /* 33MHz */
1534             switch (mode) {
1535             case ATA_PIO0:      timing = 0x40d0a7aa; break;
1536             case ATA_PIO1:      timing = 0x40d0a7a3; break;
1537             case ATA_PIO2:      timing = 0x40d0a753; break;
1538             case ATA_PIO3:      timing = 0x40c8a742; break;
1539             case ATA_PIO4:      timing = 0x40c8a731; break;
1540             case ATA_WDMA2:     timing = 0x20c8a731; break;
1541             case ATA_UDMA2:     timing = 0x10caa731; break;
1542             case ATA_UDMA4:     timing = 0x10c9a731; break;
1543             default:            timing = 0x0120a7a7;
1544             }
1545             break;
1546         case 0xd9:      /* 40Mhz */
1547             switch (mode) {
1548             case ATA_PIO0:      timing = 0x4018d9d9; break;
1549             case ATA_PIO1:      timing = 0x4010d9c7; break;
1550             case ATA_PIO2:      timing = 0x4010d997; break;
1551             case ATA_PIO3:      timing = 0x4010d974; break;
1552             case ATA_PIO4:      timing = 0x4008d963; break;
1553             case ATA_WDMA2:     timing = 0x2008d943; break;
1554             case ATA_UDMA2:     timing = 0x100bd943; break;
1555             case ATA_UDMA4:     timing = 0x100fd943; break;
1556             default:            timing = 0x0120d9d9;
1557             }
1558         }
1559     }
1560     pci_write_config(parent, 0x40 + (devno << 2) , timing, 4);
1561 }
1562
1563 static int
1564 hpt_cable80(struct ata_device *atadev)
1565 {
1566     device_t parent = device_get_parent(atadev->channel->dev);
1567     u_int8_t reg, val, res;
1568
1569     if (atadev->channel->chiptype == 0x00081103 && pci_get_function(parent) == 1) {
1570         reg = atadev->channel->unit ? 0x57 : 0x53;
1571         val = pci_read_config(parent, reg, 1);
1572         pci_write_config(parent, reg, val | 0x80, 1);
1573     }
1574     else {
1575         reg = 0x5b;
1576         val = pci_read_config(parent, reg, 1);
1577         pci_write_config(parent, reg, val & 0xfe, 1);
1578     }
1579     res = pci_read_config(parent, 0x5a, 1) & (atadev->channel->unit ? 0x01 : 0x02);
1580     pci_write_config(parent, reg, val, 1);
1581     return !res;
1582 }