sys/dev/netif/fxp/if_fxp.c

   1 /*-
   2  * Copyright (c) 1995, David Greenman
   3  * Copyright (c) 2001 Jonathan Lemon <jlemon@freebsd.org>
   4  * All rights reserved.
   5  *
   6  * Redistribution and use in source and binary forms, with or without
   7  * modification, are permitted provided that the following conditions
   8  * are met:
   9  * 1. Redistributions of source code must retain the above copyright
  10  *    notice unmodified, this list of conditions, and the following
  11  *    disclaimer.
  12  * 2. Redistributions in binary form must reproduce the above copyright
  13  *    notice, this list of conditions and the following disclaimer in the
  14  *    documentation and/or other materials provided with the distribution.
  15  *
  16  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  17  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  18  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  19  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  20  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  21  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  22  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  23  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  24  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  25  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  26  * SUCH DAMAGE.
  27  *
  28  * $FreeBSD: src/sys/dev/fxp/if_fxp.c,v 1.110.2.30 2003/06/12 16:47:05 mux Exp $
  29  * $DragonFly: src/sys/dev/netif/fxp/if_fxp.c,v 1.41 2005/12/28 10:28:24 sephe Exp $
  30  */
  31
  32 /*
  33  * Intel EtherExpress Pro/100B PCI Fast Ethernet driver
  34  */
  35
  36 #include "opt_polling.h"
  37
  38 #include <sys/param.h>
  39 #include <sys/systm.h>
  40 #include <sys/mbuf.h>
  41 #include <sys/malloc.h>
  42 #include <sys/kernel.h>
  43 #include <sys/socket.h>
  44 #include <sys/sysctl.h>
  45 #include <sys/thread2.h>
  46
  47 #include <net/if.h>
  48 #include <net/ifq_var.h>
  49 #include <net/if_dl.h>
  50 #include <net/if_media.h>
  51
  52 #ifdef NS
  53 #include <netns/ns.h>
  54 #include <netns/ns_if.h>
  55 #endif
  56
  57 #include <net/bpf.h>
  58 #include <sys/sockio.h>
  59 #include <sys/bus.h>
  60 #include <machine/bus.h>
  61 #include <sys/rman.h>
  62 #include <machine/resource.h>
  63
  64 #include <net/ethernet.h>
  65 #include <net/if_arp.h>
  66
  67 #include <vm/vm.h>              /* for vtophys */
  68 #include <vm/pmap.h>            /* for vtophys */
  69
  70 #include <net/if_types.h>
  71 #include <net/vlan/if_vlan_var.h>
  72
  73 #include <bus/pci/pcivar.h>
  74 #include <bus/pci/pcireg.h>             /* for PCIM_CMD_xxx */
  75
  76 #include "../mii_layer/mii.h"
  77 #include "../mii_layer/miivar.h"
  78
  79 #include "if_fxpreg.h"
  80 #include "if_fxpvar.h"
  81 #include "rcvbundl.h"
  82
  83 #include "miibus_if.h"
  84
  85 /*
  86  * NOTE!  On the Alpha, we have an alignment constraint.  The
  87  * card DMAs the packet immediately following the RFA.  However,
  88  * the first thing in the packet is a 14-byte Ethernet header.
  89  * This means that the packet is misaligned.  To compensate,
  90  * we actually offset the RFA 2 bytes into the cluster.  This
  91  * alignes the packet after the Ethernet header at a 32-bit
  92  * boundary.  HOWEVER!  This means that the RFA is misaligned!
  93  */
  94 #define RFA_ALIGNMENT_FUDGE     2
  95
  96 /*
  97  * Set initial transmit threshold at 64 (512 bytes). This is
  98  * increased by 64 (512 bytes) at a time, to maximum of 192
  99  * (1536 bytes), if an underrun occurs.
 100  */
 101 static int tx_threshold = 64;
 102
 103 /*
 104  * The configuration byte map has several undefined fields which
 105  * must be one or must be zero.  Set up a template for these bits
 106  * only, (assuming a 82557 chip) leaving the actual configuration
 107  * to fxp_init.
 108  *
 109  * See struct fxp_cb_config for the bit definitions.
 110  */
 111 static u_char fxp_cb_config_template[] = {
 112         0x0, 0x0,               /* cb_status */
 113         0x0, 0x0,               /* cb_command */
 114         0x0, 0x0, 0x0, 0x0,     /* link_addr */
 115         0x0,    /*  0 */
 116         0x0,    /*  1 */
 117         0x0,    /*  2 */
 118         0x0,    /*  3 */
 119         0x0,    /*  4 */
 120         0x0,    /*  5 */
 121         0x32,   /*  6 */
 122         0x0,    /*  7 */
 123         0x0,    /*  8 */
 124         0x0,    /*  9 */
 125         0x6,    /* 10 */
 126         0x0,    /* 11 */
 127         0x0,    /* 12 */
 128         0x0,    /* 13 */
 129         0xf2,   /* 14 */
 130         0x48,   /* 15 */
 131         0x0,    /* 16 */
 132         0x40,   /* 17 */
 133         0xf0,   /* 18 */
 134         0x0,    /* 19 */
 135         0x3f,   /* 20 */
 136         0x5     /* 21 */
 137 };
 138
 139 struct fxp_ident {
 140         u_int16_t       devid;
 141         int16_t         revid;          /* -1 matches anything */
 142         char            *name;
 143 };
 144
 145 /*
 146  * Claim various Intel PCI device identifiers for this driver.  The
 147  * sub-vendor and sub-device field are extensively used to identify
 148  * particular variants, but we don't currently differentiate between
 149  * them.
 150  */
 151 static struct fxp_ident fxp_ident_table[] = {
 152      { 0x1029,  -1,     "Intel 82559 PCI/CardBus Pro/100" },
 153      { 0x1030,  -1,     "Intel 82559 Pro/100 Ethernet" },
 154      { 0x1031,  -1,     "Intel 82801CAM (ICH3) Pro/100 VE Ethernet" },
 155      { 0x1032,  -1,     "Intel 82801CAM (ICH3) Pro/100 VE Ethernet" },
 156      { 0x1033,  -1,     "Intel 82801CAM (ICH3) Pro/100 VM Ethernet" },
 157      { 0x1034,  -1,     "Intel 82801CAM (ICH3) Pro/100 VM Ethernet" },
 158      { 0x1035,  -1,     "Intel 82801CAM (ICH3) Pro/100 Ethernet" },
 159      { 0x1036,  -1,     "Intel 82801CAM (ICH3) Pro/100 Ethernet" },
 160      { 0x1037,  -1,     "Intel 82801CAM (ICH3) Pro/100 Ethernet" },
 161      { 0x1038,  -1,     "Intel 82801CAM (ICH3) Pro/100 VM Ethernet" },
 162      { 0x1039,  -1,     "Intel 82801DB (ICH4) Pro/100 VE Ethernet" },
 163      { 0x103A,  -1,     "Intel 82801DB (ICH4) Pro/100 Ethernet" },
 164      { 0x103B,  -1,     "Intel 82801DB (ICH4) Pro/100 VM Ethernet" },
 165      { 0x103C,  -1,     "Intel 82801DB (ICH4) Pro/100 Ethernet" },
 166      { 0x103D,  -1,     "Intel 82801DB (ICH4) Pro/100 VE Ethernet" },
 167      { 0x103E,  -1,     "Intel 82801DB (ICH4) Pro/100 VM Ethernet" },
 168      { 0x1050,  -1,     "Intel 82801BA (D865) Pro/100 VE Ethernet" },
 169      { 0x1051,  -1,     "Intel 82562ET (ICH5/ICH5R) Pro/100 VE Ethernet" },
 170      { 0x1059,  -1,     "Intel 82551QM Pro/100 M Mobile Connection" },
 171      { 0x1064,  -1, "Intel 82562ET/EZ/GT/GZ (ICH6/ICH6R) Pro/100 VE Ethernet" },
 172      { 0x1068,  -1,     "Intel 82801FBM (ICH6-M) Pro/100 VE Ethernet" },
 173      { 0x1069,  -1,     "Intel 82562EM/EX/GX Pro/100 Ethernet" },
 174      { 0x1209,  -1,     "Intel 82559ER Embedded 10/100 Ethernet" },
 175      { 0x1229,  0x01,   "Intel 82557 Pro/100 Ethernet" },
 176      { 0x1229,  0x02,   "Intel 82557 Pro/100 Ethernet" },
 177      { 0x1229,  0x03,   "Intel 82557 Pro/100 Ethernet" },
 178      { 0x1229,  0x04,   "Intel 82558 Pro/100 Ethernet" },
 179      { 0x1229,  0x05,   "Intel 82558 Pro/100 Ethernet" },
 180      { 0x1229,  0x06,   "Intel 82559 Pro/100 Ethernet" },
 181      { 0x1229,  0x07,   "Intel 82559 Pro/100 Ethernet" },
 182      { 0x1229,  0x08,   "Intel 82559 Pro/100 Ethernet" },
 183      { 0x1229,  0x09,   "Intel 82559ER Pro/100 Ethernet" },
 184      { 0x1229,  0x0c,   "Intel 82550 Pro/100 Ethernet" },
 185      { 0x1229,  0x0d,   "Intel 82550 Pro/100 Ethernet" },
 186      { 0x1229,  0x0e,   "Intel 82550 Pro/100 Ethernet" },
 187      { 0x1229,  0x0f,   "Intel 82551 Pro/100 Ethernet" },
 188      { 0x1229,  0x10,   "Intel 82551 Pro/100 Ethernet" },
 189      { 0x1229,  -1,     "Intel 82557/8/9 Pro/100 Ethernet" },
 190      { 0x2449,  -1,     "Intel 82801BA/CAM (ICH2/3) Pro/100 Ethernet" },
 191      { 0,       -1,     NULL },
 192 };
 193
 194 static int              fxp_probe(device_t dev);
 195 static int              fxp_attach(device_t dev);
 196 static int              fxp_detach(device_t dev);
 197 static int              fxp_shutdown(device_t dev);
 198 static int              fxp_suspend(device_t dev);
 199 static int              fxp_resume(device_t dev);
 200
 201 static void             fxp_intr(void *xsc);
 202 static void             fxp_intr_body(struct fxp_softc *sc,
 203                                 u_int8_t statack, int count);
 204
 205 static void             fxp_init(void *xsc);
 206 static void             fxp_tick(void *xsc);
 207 static void             fxp_powerstate_d0(device_t dev);
 208 static void             fxp_start(struct ifnet *ifp);
 209 static void             fxp_stop(struct fxp_softc *sc);
 210 static void             fxp_release(device_t dev);
 211 static int              fxp_ioctl(struct ifnet *ifp, u_long command,
 212                             caddr_t data, struct ucred *);
 213 static void             fxp_watchdog(struct ifnet *ifp);
 214 static int              fxp_add_rfabuf(struct fxp_softc *sc, struct mbuf *oldm);
 215 static int              fxp_mc_addrs(struct fxp_softc *sc);
 216 static void             fxp_mc_setup(struct fxp_softc *sc);
 217 static u_int16_t        fxp_eeprom_getword(struct fxp_softc *sc, int offset,
 218                             int autosize);
 219 static void             fxp_eeprom_putword(struct fxp_softc *sc, int offset,
 220                             u_int16_t data);
 221 static void             fxp_autosize_eeprom(struct fxp_softc *sc);
 222 static void             fxp_read_eeprom(struct fxp_softc *sc, u_short *data,
 223                             int offset, int words);
 224 static void             fxp_write_eeprom(struct fxp_softc *sc, u_short *data,
 225                             int offset, int words);
 226 static int              fxp_ifmedia_upd(struct ifnet *ifp);
 227 static void             fxp_ifmedia_sts(struct ifnet *ifp,
 228                             struct ifmediareq *ifmr);
 229 static int              fxp_serial_ifmedia_upd(struct ifnet *ifp);
 230 static void             fxp_serial_ifmedia_sts(struct ifnet *ifp,
 231                             struct ifmediareq *ifmr);
 232 static volatile int     fxp_miibus_readreg(device_t dev, int phy, int reg);
 233 static void             fxp_miibus_writereg(device_t dev, int phy, int reg,
 234                             int value);
 235 static void             fxp_load_ucode(struct fxp_softc *sc);
 236 static int              sysctl_int_range(SYSCTL_HANDLER_ARGS,
 237                             int low, int high);
 238 static int              sysctl_hw_fxp_bundle_max(SYSCTL_HANDLER_ARGS);
 239 static int              sysctl_hw_fxp_int_delay(SYSCTL_HANDLER_ARGS);
 240 #ifdef DEVICE_POLLING
 241 static poll_handler_t fxp_poll;
 242 #endif
 243
 244 static void             fxp_lwcopy(volatile u_int32_t *src,
 245                             volatile u_int32_t *dst);
 246 static void             fxp_scb_wait(struct fxp_softc *sc);
 247 static void             fxp_scb_cmd(struct fxp_softc *sc, int cmd);
 248 static void             fxp_dma_wait(volatile u_int16_t *status,
 249                             struct fxp_softc *sc);
 250
 251 static device_method_t fxp_methods[] = {
 252         /* Device interface */
 253         DEVMETHOD(device_probe,         fxp_probe),
 254         DEVMETHOD(device_attach,        fxp_attach),
 255         DEVMETHOD(device_detach,        fxp_detach),
 256         DEVMETHOD(device_shutdown,      fxp_shutdown),
 257         DEVMETHOD(device_suspend,       fxp_suspend),
 258         DEVMETHOD(device_resume,        fxp_resume),
 259
 260         /* MII interface */
 261         DEVMETHOD(miibus_readreg,       fxp_miibus_readreg),
 262         DEVMETHOD(miibus_writereg,      fxp_miibus_writereg),
 263
 264         { 0, 0 }
 265 };
 266
 267 static driver_t fxp_driver = {
 268         "fxp",
 269         fxp_methods,
 270         sizeof(struct fxp_softc),
 271 };
 272
 273 static devclass_t fxp_devclass;
 274
 275 DECLARE_DUMMY_MODULE(if_fxp);
 276 MODULE_DEPEND(if_fxp, miibus, 1, 1, 1);
 277 DRIVER_MODULE(if_fxp, pci, fxp_driver, fxp_devclass, 0, 0);
 278 DRIVER_MODULE(if_fxp, cardbus, fxp_driver, fxp_devclass, 0, 0);
 279 DRIVER_MODULE(miibus, fxp, miibus_driver, miibus_devclass, 0, 0);
 280
 281 static int fxp_rnr;
 282 SYSCTL_INT(_hw, OID_AUTO, fxp_rnr, CTLFLAG_RW, &fxp_rnr, 0, "fxp rnr events");
 283
 284 /*
 285  * Copy a 16-bit aligned 32-bit quantity.
 286  */
 287 static void
 288 fxp_lwcopy(volatile u_int32_t *src, volatile u_int32_t *dst)
 289 {
 290 #ifdef __i386__
 291         *dst = *src;
 292 #else
 293         volatile u_int16_t *a = (volatile u_int16_t *)src;
 294         volatile u_int16_t *b = (volatile u_int16_t *)dst;
 295
 296         b[0] = a[0];
 297         b[1] = a[1];
 298 #endif
 299 }
 300
 301 /*
 302  * Wait for the previous command to be accepted (but not necessarily
 303  * completed).
 304  */
 305 static void
 306 fxp_scb_wait(struct fxp_softc *sc)
 307 {
 308         int i = 10000;
 309
 310         while (CSR_READ_1(sc, FXP_CSR_SCB_COMMAND) && --i)
 311                 DELAY(2);
 312         if (i == 0) {
 313                 if_printf(&sc->arpcom.ac_if,
 314                     "SCB timeout: 0x%x 0x%x 0x%x 0x%x\n",
 315                     CSR_READ_1(sc, FXP_CSR_SCB_COMMAND),
 316                     CSR_READ_1(sc, FXP_CSR_SCB_STATACK),
 317                     CSR_READ_1(sc, FXP_CSR_SCB_RUSCUS),
 318                     CSR_READ_2(sc, FXP_CSR_FLOWCONTROL));
 319         }
 320 }
 321
 322 static void
 323 fxp_scb_cmd(struct fxp_softc *sc, int cmd)
 324 {
 325
 326         if (cmd == FXP_SCB_COMMAND_CU_RESUME && sc->cu_resume_bug) {
 327                 CSR_WRITE_1(sc, FXP_CSR_SCB_COMMAND, FXP_CB_COMMAND_NOP);
 328                 fxp_scb_wait(sc);
 329         }
 330         CSR_WRITE_1(sc, FXP_CSR_SCB_COMMAND, cmd);
 331 }
 332
 333 static void
 334 fxp_dma_wait(volatile u_int16_t *status, struct fxp_softc *sc)
 335 {
 336         int i = 10000;
 337
 338         while (!(*status & FXP_CB_STATUS_C) && --i)
 339                 DELAY(2);
 340         if (i == 0)
 341                 if_printf(&sc->arpcom.ac_if, "DMA timeout\n");
 342 }
 343
 344 /*
 345  * Return identification string if this is device is ours.
 346  */
 347 static int
 348 fxp_probe(device_t dev)
 349 {
 350         u_int16_t devid;
 351         u_int8_t revid;
 352         struct fxp_ident *ident;
 353
 354         if (pci_get_vendor(dev) == FXP_VENDORID_INTEL) {
 355                 devid = pci_get_device(dev);
 356                 revid = pci_get_revid(dev);
 357                 for (ident = fxp_ident_table; ident->name != NULL; ident++) {
 358                         if (ident->devid == devid &&
 359                             (ident->revid == revid || ident->revid == -1)) {
 360                                 device_set_desc(dev, ident->name);
 361                                 return (0);
 362                         }
 363                 }
 364         }
 365         return (ENXIO);
 366 }
 367
 368 static void
 369 fxp_powerstate_d0(device_t dev)
 370 {
 371         u_int32_t iobase, membase, irq;
 372
 373         if (pci_get_powerstate(dev) != PCI_POWERSTATE_D0) {
 374                 /* Save important PCI config data. */
 375                 iobase = pci_read_config(dev, FXP_PCI_IOBA, 4);
 376                 membase = pci_read_config(dev, FXP_PCI_MMBA, 4);
 377                 irq = pci_read_config(dev, PCIR_INTLINE, 4);
 378
 379                 /* Reset the power state. */
 380                 device_printf(dev, "chip is in D%d power mode "
 381                     "-- setting to D0\n", pci_get_powerstate(dev));
 382
 383                 pci_set_powerstate(dev, PCI_POWERSTATE_D0);
 384
 385                 /* Restore PCI config data. */
 386                 pci_write_config(dev, FXP_PCI_IOBA, iobase, 4);
 387                 pci_write_config(dev, FXP_PCI_MMBA, membase, 4);
 388                 pci_write_config(dev, PCIR_INTLINE, irq, 4);
 389         }
 390 }
 391
 392 static int
 393 fxp_attach(device_t dev)
 394 {
 395         int error = 0;
 396         struct fxp_softc *sc = device_get_softc(dev);
 397         struct ifnet *ifp;
 398         u_int32_t val;
 399         u_int16_t data;
 400         int i, rid, m1, m2, prefer_iomap;
 401
 402         callout_init(&sc->fxp_stat_timer);
 403         sysctl_ctx_init(&sc->sysctl_ctx);
 404
 405         /*
 406          * Enable bus mastering. Enable memory space too, in case
 407          * BIOS/Prom forgot about it.
 408          */
 409         pci_enable_busmaster(dev);
 410         pci_enable_io(dev, SYS_RES_MEMORY);
 411         val = pci_read_config(dev, PCIR_COMMAND, 2);
 412
 413         fxp_powerstate_d0(dev);
 414
 415         /*
 416          * Figure out which we should try first - memory mapping or i/o mapping?
 417          * We default to memory mapping. Then we accept an override from the
 418          * command line. Then we check to see which one is enabled.
 419          */
 420         m1 = PCIM_CMD_MEMEN;
 421         m2 = PCIM_CMD_PORTEN;
 422         prefer_iomap = 0;
 423         if (resource_int_value(device_get_name(dev), device_get_unit(dev),
 424             "prefer_iomap", &prefer_iomap) == 0 && prefer_iomap != 0) {
 425                 m1 = PCIM_CMD_PORTEN;
 426                 m2 = PCIM_CMD_MEMEN;
 427         }
 428
 429         if (val & m1) {
 430                 sc->rtp =
 431                     (m1 == PCIM_CMD_MEMEN)? SYS_RES_MEMORY : SYS_RES_IOPORT;
 432                 sc->rgd = (m1 == PCIM_CMD_MEMEN)? FXP_PCI_MMBA : FXP_PCI_IOBA;
 433                 sc->mem = bus_alloc_resource_any(dev, sc->rtp, &sc->rgd,
 434                     RF_ACTIVE);
 435         }
 436         if (sc->mem == NULL && (val & m2)) {
 437                 sc->rtp =
 438                     (m2 == PCIM_CMD_MEMEN)? SYS_RES_MEMORY : SYS_RES_IOPORT;
 439                 sc->rgd = (m2 == PCIM_CMD_MEMEN)? FXP_PCI_MMBA : FXP_PCI_IOBA;
 440                 sc->mem = bus_alloc_resource_any(dev, sc->rtp, &sc->rgd,
 441                     RF_ACTIVE);
 442         }
 443
 444         if (!sc->mem) {
 445                 device_printf(dev, "could not map device registers\n");
 446                 error = ENXIO;
 447                 goto fail;
 448         }
 449         if (bootverbose) {
 450                 device_printf(dev, "using %s space register mapping\n",
 451                    sc->rtp == SYS_RES_MEMORY? "memory" : "I/O");
 452         }
 453
 454         sc->sc_st = rman_get_bustag(sc->mem);
 455         sc->sc_sh = rman_get_bushandle(sc->mem);
 456
 457         /*
 458          * Allocate our interrupt.
 459          */
 460         rid = 0;
 461         sc->irq = bus_alloc_resource_any(dev, SYS_RES_IRQ, &rid,
 462             RF_SHAREABLE | RF_ACTIVE);
 463         if (sc->irq == NULL) {
 464                 device_printf(dev, "could not map interrupt\n");
 465                 error = ENXIO;
 466                 goto fail;
 467         }
 468
 469         /*
 470          * Reset to a stable state.
 471          */
 472         CSR_WRITE_4(sc, FXP_CSR_PORT, FXP_PORT_SELECTIVE_RESET);
 473         DELAY(10);
 474
 475         sc->cbl_base = malloc(sizeof(struct fxp_cb_tx) * FXP_NTXCB,
 476             M_DEVBUF, M_WAITOK | M_ZERO);
 477
 478         sc->fxp_stats = malloc(sizeof(struct fxp_stats), M_DEVBUF,
 479             M_WAITOK | M_ZERO);
 480
 481         sc->mcsp = malloc(sizeof(struct fxp_cb_mcs), M_DEVBUF, M_WAITOK);
 482
 483         /*
 484          * Pre-allocate our receive buffers.
 485          */
 486         for (i = 0; i < FXP_NRFABUFS; i++) {
 487                 if (fxp_add_rfabuf(sc, NULL) != 0) {
 488                         goto failmem;
 489                 }
 490         }
 491
 492         /*
 493          * Find out how large of an SEEPROM we have.
 494          */
 495         fxp_autosize_eeprom(sc);
 496
 497         /*
 498          * Determine whether we must use the 503 serial interface.
 499          */
 500         fxp_read_eeprom(sc, &data, 6, 1);
 501         if ((data & FXP_PHY_DEVICE_MASK) != 0 &&
 502             (data & FXP_PHY_SERIAL_ONLY))
 503                 sc->flags |= FXP_FLAG_SERIAL_MEDIA;
 504
 505         /*
 506          * Create the sysctl tree
 507          */
 508         sc->sysctl_tree = SYSCTL_ADD_NODE(&sc->sysctl_ctx,
 509             SYSCTL_STATIC_CHILDREN(_hw), OID_AUTO,
 510             device_get_nameunit(dev), CTLFLAG_RD, 0, "");
 511         if (sc->sysctl_tree == NULL)
 512                 goto fail;
 513         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
 514             OID_AUTO, "int_delay", CTLTYPE_INT | CTLFLAG_RW | CTLFLAG_PRISON,
 515             &sc->tunable_int_delay, 0, &sysctl_hw_fxp_int_delay, "I",
 516             "FXP driver receive interrupt microcode bundling delay");
 517         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
 518             OID_AUTO, "bundle_max", CTLTYPE_INT | CTLFLAG_RW | CTLFLAG_PRISON,
 519             &sc->tunable_bundle_max, 0, &sysctl_hw_fxp_bundle_max, "I",
 520             "FXP driver receive interrupt microcode bundle size limit");
 521
 522         /*
 523          * Pull in device tunables.
 524          */
 525         sc->tunable_int_delay = TUNABLE_INT_DELAY;
 526         sc->tunable_bundle_max = TUNABLE_BUNDLE_MAX;
 527         (void) resource_int_value(device_get_name(dev), device_get_unit(dev),
 528             "int_delay", &sc->tunable_int_delay);
 529         (void) resource_int_value(device_get_name(dev), device_get_unit(dev),
 530             "bundle_max", &sc->tunable_bundle_max);
 531
 532         /*
 533          * Find out the chip revision; lump all 82557 revs together.
 534          */
 535         fxp_read_eeprom(sc, &data, 5, 1);
 536         if ((data >> 8) == 1)
 537                 sc->revision = FXP_REV_82557;
 538         else
 539                 sc->revision = pci_get_revid(dev);
 540
 541         /*
 542          * Enable workarounds for certain chip revision deficiencies.
 543          *
 544          * Systems based on the ICH2/ICH2-M chip from Intel, and possibly
 545          * some systems based a normal 82559 design, have a defect where
 546          * the chip can cause a PCI protocol violation if it receives
 547          * a CU_RESUME command when it is entering the IDLE state.  The
 548          * workaround is to disable Dynamic Standby Mode, so the chip never
 549          * deasserts CLKRUN#, and always remains in an active state.
 550          *
 551          * See Intel 82801BA/82801BAM Specification Update, Errata #30.
 552          */
 553         i = pci_get_device(dev);
 554         if (i == 0x2449 || (i > 0x1030 && i < 0x1039) ||
 555             sc->revision >= FXP_REV_82559_A0) {
 556                 fxp_read_eeprom(sc, &data, 10, 1);
 557                 if (data & 0x02) {                      /* STB enable */
 558                         u_int16_t cksum;
 559                         int i;
 560
 561                         device_printf(dev,
 562                             "Disabling dynamic standby mode in EEPROM\n");
 563                         data &= ~0x02;
 564                         fxp_write_eeprom(sc, &data, 10, 1);
 565                         device_printf(dev, "New EEPROM ID: 0x%x\n", data);
 566                         cksum = 0;
 567                         for (i = 0; i < (1 << sc->eeprom_size) - 1; i++) {
 568                                 fxp_read_eeprom(sc, &data, i, 1);
 569                                 cksum += data;
 570                         }
 571                         i = (1 << sc->eeprom_size) - 1;
 572                         cksum = 0xBABA - cksum;
 573                         fxp_read_eeprom(sc, &data, i, 1);
 574                         fxp_write_eeprom(sc, &cksum, i, 1);
 575                         device_printf(dev,
 576                             "EEPROM checksum @ 0x%x: 0x%x -> 0x%x\n",
 577                             i, data, cksum);
 578 #if 1
 579                         /*
 580                          * If the user elects to continue, try the software
 581                          * workaround, as it is better than nothing.
 582                          */
 583                         sc->flags |= FXP_FLAG_CU_RESUME_BUG;
 584 #endif
 585                 }
 586         }
 587
 588         /*
 589          * If we are not a 82557 chip, we can enable extended features.
 590          */
 591         if (sc->revision != FXP_REV_82557) {
 592                 /*
 593                  * If MWI is enabled in the PCI configuration, and there
 594                  * is a valid cacheline size (8 or 16 dwords), then tell
 595                  * the board to turn on MWI.
 596                  */
 597                 if (val & PCIM_CMD_MWRICEN &&
 598                     pci_read_config(dev, PCIR_CACHELNSZ, 1) != 0)
 599                         sc->flags |= FXP_FLAG_MWI_ENABLE;
 600
 601                 /* turn on the extended TxCB feature */
 602                 sc->flags |= FXP_FLAG_EXT_TXCB;
 603
 604                 /* enable reception of long frames for VLAN */
 605                 sc->flags |= FXP_FLAG_LONG_PKT_EN;
 606         }
 607
 608         /*
 609          * Read MAC address.
 610          */
 611         fxp_read_eeprom(sc, (u_int16_t *)sc->arpcom.ac_enaddr, 0, 3);
 612         if (sc->flags & FXP_FLAG_SERIAL_MEDIA)
 613                 device_printf(dev, "10Mbps\n");
 614         if (bootverbose) {
 615                 device_printf(dev, "PCI IDs: %04x %04x %04x %04x %04x\n",
 616                     pci_get_vendor(dev), pci_get_device(dev),
 617                     pci_get_subvendor(dev), pci_get_subdevice(dev),
 618                     pci_get_revid(dev));
 619                 fxp_read_eeprom(sc, &data, 10, 1);
 620                 device_printf(dev, "Dynamic Standby mode is %s\n",
 621                     data & 0x02 ? "enabled" : "disabled");
 622         }
 623
 624         /*
 625          * If this is only a 10Mbps device, then there is no MII, and
 626          * the PHY will use a serial interface instead.
 627          *
 628          * The Seeq 80c24 AutoDUPLEX(tm) Ethernet Interface Adapter
 629          * doesn't have a programming interface of any sort.  The
 630          * media is sensed automatically based on how the link partner
 631          * is configured.  This is, in essence, manual configuration.
 632          */
 633         if (sc->flags & FXP_FLAG_SERIAL_MEDIA) {
 634                 ifmedia_init(&sc->sc_media, 0, fxp_serial_ifmedia_upd,
 635                     fxp_serial_ifmedia_sts);
 636                 ifmedia_add(&sc->sc_media, IFM_ETHER|IFM_MANUAL, 0, NULL);
 637                 ifmedia_set(&sc->sc_media, IFM_ETHER|IFM_MANUAL);
 638         } else {
 639                 if (mii_phy_probe(dev, &sc->miibus, fxp_ifmedia_upd,
 640                     fxp_ifmedia_sts)) {
 641                         device_printf(dev, "MII without any PHY!\n");
 642                         error = ENXIO;
 643                         goto fail;
 644                 }
 645         }
 646
 647         ifp = &sc->arpcom.ac_if;
 648         if_initname(ifp, device_get_name(dev), device_get_unit(dev));
 649         ifp->if_baudrate = 100000000;
 650         ifp->if_init = fxp_init;
 651         ifp->if_softc = sc;
 652         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
 653         ifp->if_ioctl = fxp_ioctl;
 654         ifp->if_start = fxp_start;
 655 #ifdef DEVICE_POLLING
 656         ifp->if_poll = fxp_poll;
 657 #endif
 658         ifp->if_watchdog = fxp_watchdog;
 659
 660         /*
 661          * Attach the interface.
 662          */
 663         ether_ifattach(ifp, sc->arpcom.ac_enaddr, NULL);
 664
 665         /*
 666          * Tell the upper layer(s) we support long frames.
 667          */
 668         ifp->if_data.ifi_hdrlen = sizeof(struct ether_vlan_header);
 669
 670         /*
 671          * Let the system queue as many packets as we have available
 672          * TX descriptors.
 673          */
 674         ifq_set_maxlen(&ifp->if_snd, FXP_NTXCB - 1);
 675         ifq_set_ready(&ifp->if_snd);
 676
 677         error = bus_setup_intr(dev, sc->irq, INTR_NETSAFE,
 678                                fxp_intr, sc, &sc->ih,
 679                                ifp->if_serializer);
 680         if (error) {
 681                 ether_ifdetach(ifp);
 682                 if (sc->flags & FXP_FLAG_SERIAL_MEDIA)
 683                         ifmedia_removeall(&sc->sc_media);
 684                 device_printf(dev, "could not setup irq\n");
 685                 goto fail;
 686         }
 687
 688         return (0);
 689
 690 failmem:
 691         device_printf(dev, "Failed to malloc memory\n");
 692         error = ENOMEM;
 693 fail:
 694         fxp_release(dev);
 695         return (error);
 696 }
 697
 698 /*
 699  * release all resources
 700  */
 701 static void
 702 fxp_release(device_t dev)
 703 {
 704         struct fxp_softc *sc = device_get_softc(dev);
 705
 706         if (sc->miibus)
 707                 device_delete_child(dev, sc->miibus);
 708         bus_generic_detach(dev);
 709
 710         if (sc->cbl_base)
 711                 free(sc->cbl_base, M_DEVBUF);
 712         if (sc->fxp_stats)
 713                 free(sc->fxp_stats, M_DEVBUF);
 714         if (sc->mcsp)
 715                 free(sc->mcsp, M_DEVBUF);
 716         if (sc->rfa_headm)
 717                 m_freem(sc->rfa_headm);
 718
 719         if (sc->irq)
 720                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->irq);
 721         if (sc->mem)
 722                 bus_release_resource(dev, sc->rtp, sc->rgd, sc->mem);
 723
 724         sysctl_ctx_free(&sc->sysctl_ctx);
 725 }
 726
 727 /*
 728  * Detach interface.
 729  */
 730 static int
 731 fxp_detach(device_t dev)
 732 {
 733         struct fxp_softc *sc = device_get_softc(dev);
 734
 735         lwkt_serialize_enter(sc->arpcom.ac_if.if_serializer);
 736
 737         /*
 738          * Stop DMA and drop transmit queue.
 739          */
 740         fxp_stop(sc);
 741
 742         /*
 743          * Disable interrupts.
 744          *
 745          * NOTE: This should be done after fxp_stop(), because software
 746          * resetting in fxp_stop() may leave interrupts turned on.
 747          */
 748         CSR_WRITE_1(sc, FXP_CSR_SCB_INTRCNTL, FXP_SCB_INTR_DISABLE);
 749
 750         /*
 751          * Close down routes etc.
 752          */
 753         ether_ifdetach(&sc->arpcom.ac_if);
 754
 755         /*
 756          * Free all media structures.
 757          */
 758         if (sc->flags & FXP_FLAG_SERIAL_MEDIA)
 759                 ifmedia_removeall(&sc->sc_media);
 760
 761         if (sc->ih)
 762                 bus_teardown_intr(dev, sc->irq, sc->ih);
 763
 764         /* Release our allocated resources. */
 765         fxp_release(dev);
 766         lwkt_serialize_exit(sc->arpcom.ac_if.if_serializer);
 767
 768         return (0);
 769 }
 770
 771 /*
 772  * Device shutdown routine. Called at system shutdown after sync. The
 773  * main purpose of this routine is to shut off receiver DMA so that
 774  * kernel memory doesn't get clobbered during warmboot.
 775  */
 776 static int
 777 fxp_shutdown(device_t dev)
 778 {
 779         /*
 780          * Make sure that DMA is disabled prior to reboot. Not doing
 781          * do could allow DMA to corrupt kernel memory during the
 782          * reboot before the driver initializes.
 783          */
 784         fxp_stop((struct fxp_softc *) device_get_softc(dev));
 785         return (0);
 786 }
 787
 788 /*
 789  * Device suspend routine.  Stop the interface and save some PCI
 790  * settings in case the BIOS doesn't restore them properly on
 791  * resume.
 792  */
 793 static int
 794 fxp_suspend(device_t dev)
 795 {
 796         struct fxp_softc *sc = device_get_softc(dev);
 797         int i;
 798
 799         lwkt_serialize_enter(sc->arpcom.ac_if.if_serializer);
 800
 801         fxp_stop(sc);
 802
 803         for (i = 0; i < 5; i++)
 804                 sc->saved_maps[i] = pci_read_config(dev, PCIR_BAR(i), 4);
 805         sc->saved_biosaddr = pci_read_config(dev, PCIR_BIOS, 4);
 806         sc->saved_intline = pci_read_config(dev, PCIR_INTLINE, 1);
 807         sc->saved_cachelnsz = pci_read_config(dev, PCIR_CACHELNSZ, 1);
 808         sc->saved_lattimer = pci_read_config(dev, PCIR_LATTIMER, 1);
 809
 810         sc->suspended = 1;
 811
 812         lwkt_serialize_exit(sc->arpcom.ac_if.if_serializer);
 813         return (0);
 814 }
 815
 816 /*
 817  * Device resume routine.  Restore some PCI settings in case the BIOS
 818  * doesn't, re-enable busmastering, and restart the interface if
 819  * appropriate.
 820  */
 821 static int
 822 fxp_resume(device_t dev)
 823 {
 824         struct fxp_softc *sc = device_get_softc(dev);
 825         struct ifnet *ifp = &sc->arpcom.ac_if;
 826         int i;
 827
 828         lwkt_serialize_enter(sc->arpcom.ac_if.if_serializer);
 829
 830         fxp_powerstate_d0(dev);
 831
 832         /* better way to do this? */
 833         for (i = 0; i < 5; i++)
 834                 pci_write_config(dev, PCIR_BAR(i), sc->saved_maps[i], 4);
 835         pci_write_config(dev, PCIR_BIOS, sc->saved_biosaddr, 4);
 836         pci_write_config(dev, PCIR_INTLINE, sc->saved_intline, 1);
 837         pci_write_config(dev, PCIR_CACHELNSZ, sc->saved_cachelnsz, 1);
 838         pci_write_config(dev, PCIR_LATTIMER, sc->saved_lattimer, 1);
 839
 840         /* reenable busmastering and memory space */
 841         pci_enable_busmaster(dev);
 842         pci_enable_io(dev, SYS_RES_MEMORY);
 843
 844         CSR_WRITE_4(sc, FXP_CSR_PORT, FXP_PORT_SELECTIVE_RESET);
 845         DELAY(10);
 846
 847         /* reinitialize interface if necessary */
 848         if (ifp->if_flags & IFF_UP)
 849                 fxp_init(sc);
 850
 851         sc->suspended = 0;
 852
 853         lwkt_serialize_exit(sc->arpcom.ac_if.if_serializer);
 854         return (0);
 855 }
 856
 857 static void
 858 fxp_eeprom_shiftin(struct fxp_softc *sc, int data, int length)
 859 {
 860         u_int16_t reg;
 861         int x;
 862
 863         /*
 864          * Shift in data.
 865          */
 866         for (x = 1 << (length - 1); x; x >>= 1) {
 867                 if (data & x)
 868                         reg = FXP_EEPROM_EECS | FXP_EEPROM_EEDI;
 869                 else
 870                         reg = FXP_EEPROM_EECS;
 871                 CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, reg);
 872                 DELAY(1);
 873                 CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, reg | FXP_EEPROM_EESK);
 874                 DELAY(1);
 875                 CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, reg);
 876                 DELAY(1);
 877         }
 878 }
 879
 880 /*
 881  * Read from the serial EEPROM. Basically, you manually shift in
 882  * the read opcode (one bit at a time) and then shift in the address,
 883  * and then you shift out the data (all of this one bit at a time).
 884  * The word size is 16 bits, so you have to provide the address for
 885  * every 16 bits of data.
 886  */
 887 static u_int16_t
 888 fxp_eeprom_getword(struct fxp_softc *sc, int offset, int autosize)
 889 {
 890         u_int16_t reg, data;
 891         int x;
 892
 893         CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, FXP_EEPROM_EECS);
 894         /*
 895          * Shift in read opcode.
 896          */
 897         fxp_eeprom_shiftin(sc, FXP_EEPROM_OPC_READ, 3);
 898         /*
 899          * Shift in address.
 900          */
 901         data = 0;
 902         for (x = 1 << (sc->eeprom_size - 1); x; x >>= 1) {
 903                 if (offset & x)
 904                         reg = FXP_EEPROM_EECS | FXP_EEPROM_EEDI;
 905                 else
 906                         reg = FXP_EEPROM_EECS;
 907                 CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, reg);
 908                 DELAY(1);
 909                 CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, reg | FXP_EEPROM_EESK);
 910                 DELAY(1);
 911                 CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, reg);
 912                 DELAY(1);
 913                 reg = CSR_READ_2(sc, FXP_CSR_EEPROMCONTROL) & FXP_EEPROM_EEDO;
 914                 data++;
 915                 if (autosize && reg == 0) {
 916                         sc->eeprom_size = data;
 917                         break;
 918                 }
 919         }
 920         /*
 921          * Shift out data.
 922          */
 923         data = 0;
 924         reg = FXP_EEPROM_EECS;
 925         for (x = 1 << 15; x; x >>= 1) {
 926                 CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, reg | FXP_EEPROM_EESK);
 927                 DELAY(1);
 928                 if (CSR_READ_2(sc, FXP_CSR_EEPROMCONTROL) & FXP_EEPROM_EEDO)
 929                         data |= x;
 930                 CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, reg);
 931                 DELAY(1);
 932         }
 933         CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, 0);
 934         DELAY(1);
 935
 936         return (data);
 937 }
 938
 939 static void
 940 fxp_eeprom_putword(struct fxp_softc *sc, int offset, u_int16_t data)
 941 {
 942         int i;
 943
 944         /*
 945          * Erase/write enable.
 946          */
 947         CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, FXP_EEPROM_EECS);
 948         fxp_eeprom_shiftin(sc, 0x4, 3);
 949         fxp_eeprom_shiftin(sc, 0x03 << (sc->eeprom_size - 2), sc->eeprom_size);
 950         CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, 0);
 951         DELAY(1);
 952         /*
 953          * Shift in write opcode, address, data.
 954          */
 955         CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, FXP_EEPROM_EECS);
 956         fxp_eeprom_shiftin(sc, FXP_EEPROM_OPC_WRITE, 3);
 957         fxp_eeprom_shiftin(sc, offset, sc->eeprom_size);
 958         fxp_eeprom_shiftin(sc, data, 16);
 959         CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, 0);
 960         DELAY(1);
 961         /*
 962          * Wait for EEPROM to finish up.
 963          */
 964         CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, FXP_EEPROM_EECS);
 965         DELAY(1);
 966         for (i = 0; i < 1000; i++) {
 967                 if (CSR_READ_2(sc, FXP_CSR_EEPROMCONTROL) & FXP_EEPROM_EEDO)
 968                         break;
 969                 DELAY(50);
 970         }
 971         CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, 0);
 972         DELAY(1);
 973         /*
 974          * Erase/write disable.
 975          */
 976         CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, FXP_EEPROM_EECS);
 977         fxp_eeprom_shiftin(sc, 0x4, 3);
 978         fxp_eeprom_shiftin(sc, 0, sc->eeprom_size);
 979         CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, 0);
 980         DELAY(1);
 981 }
 982
 983 /*
 984  * From NetBSD:
 985  *
 986  * Figure out EEPROM size.
 987  *
 988  * 559's can have either 64-word or 256-word EEPROMs, the 558
 989  * datasheet only talks about 64-word EEPROMs, and the 557 datasheet
 990  * talks about the existance of 16 to 256 word EEPROMs.
 991  *
 992  * The only known sizes are 64 and 256, where the 256 version is used
 993  * by CardBus cards to store CIS information.
 994  *
 995  * The address is shifted in msb-to-lsb, and after the last
 996  * address-bit the EEPROM is supposed to output a `dummy zero' bit,
 997  * after which follows the actual data. We try to detect this zero, by
 998  * probing the data-out bit in the EEPROM control register just after
 999  * having shifted in a bit. If the bit is zero, we assume we've
1000  * shifted enough address bits. The data-out should be tri-state,
1001  * before this, which should translate to a logical one.
1002  */
1003 static void
1004 fxp_autosize_eeprom(struct fxp_softc *sc)
1005 {
1006
1007         /* guess maximum size of 256 words */
1008         sc->eeprom_size = 8;
1009
1010         /* autosize */
1011         (void) fxp_eeprom_getword(sc, 0, 1);
1012 }
1013
1014 static void
1015 fxp_read_eeprom(struct fxp_softc *sc, u_short *data, int offset, int words)
1016 {
1017         int i;
1018
1019         for (i = 0; i < words; i++)
1020                 data[i] = fxp_eeprom_getword(sc, offset + i, 0);
1021 }
1022
1023 static void
1024 fxp_write_eeprom(struct fxp_softc *sc, u_short *data, int offset, int words)
1025 {
1026         int i;
1027
1028         for (i = 0; i < words; i++)
1029                 fxp_eeprom_putword(sc, offset + i, data[i]);
1030 }
1031
1032 /*
1033  * Start packet transmission on the interface.
1034  */
1035 static void
1036 fxp_start(struct ifnet *ifp)
1037 {
1038         struct fxp_softc *sc = ifp->if_softc;
1039         struct fxp_cb_tx *txp;
1040
1041         /*
1042          * See if we need to suspend xmit until the multicast filter
1043          * has been reprogrammed (which can only be done at the head
1044          * of the command chain).
1045          */
1046         if (sc->need_mcsetup) {
1047                 return;
1048         }
1049
1050         txp = NULL;
1051
1052         /*
1053          * We're finished if there is nothing more to add to the list or if
1054          * we're all filled up with buffers to transmit.
1055          * NOTE: One TxCB is reserved to guarantee that fxp_mc_setup() can add
1056          *       a NOP command when needed.
1057          */
1058         while (!ifq_is_empty(&ifp->if_snd) && sc->tx_queued < FXP_NTXCB - 1) {
1059                 struct mbuf *m, *mb_head;
1060                 int segment, ntries = 0;
1061
1062                 /*
1063                  * Grab a packet to transmit. The packet is dequeued,
1064                  * once we are sure that we have enough free descriptors.
1065                  */
1066                 mb_head = ifq_poll(&ifp->if_snd);
1067                 if (mb_head == NULL)
1068                         break;
1069
1070                 /*
1071                  * Get pointer to next available tx desc.
1072                  */
1073                 txp = sc->cbl_last->next;
1074
1075                 /*
1076                  * Go through each of the mbufs in the chain and initialize
1077                  * the transmit buffer descriptors with the physical address
1078                  * and size of the mbuf.
1079                  */
1080 tbdinit:
1081                 for (m = mb_head, segment = 0; m != NULL; m = m->m_next) {
1082                         if (m->m_len != 0) {
1083                                 if (segment == FXP_NTXSEG)
1084                                         break;
1085                                 txp->tbd[segment].tb_addr =
1086                                     vtophys(mtod(m, vm_offset_t));
1087                                 txp->tbd[segment].tb_size = m->m_len;
1088                                 segment++;
1089                         }
1090                 }
1091                 if (m != NULL) {
1092                         struct mbuf *mn;
1093
1094                         /*
1095                          * We ran out of segments. We have to recopy this
1096                          * mbuf chain first. Bail out if we can't get the
1097                          * new buffers.
1098                          */
1099                         if (ntries > 0)
1100                                 break;
1101                         mn = m_dup(mb_head, MB_DONTWAIT);
1102                         if (mn == NULL)
1103                                 break;
1104                          /* We can transmit the packet, dequeue it. */
1105                         ifq_dequeue(&ifp->if_snd, mb_head);
1106                         m_freem(mb_head);
1107                         mb_head = mn;
1108                         ntries = 1;
1109                         goto tbdinit;
1110                 } else {
1111                         /* Nothing to worry about, just dequeue. */
1112                         ifq_dequeue(&ifp->if_snd, mb_head);
1113                 }
1114
1115                 txp->tbd_number = segment;
1116                 txp->mb_head = mb_head;
1117                 txp->cb_status = 0;
1118                 if (sc->tx_queued != FXP_CXINT_THRESH - 1) {
1119                         txp->cb_command =
1120                             FXP_CB_COMMAND_XMIT | FXP_CB_COMMAND_SF |
1121                             FXP_CB_COMMAND_S;
1122                 } else {
1123                         txp->cb_command =
1124                             FXP_CB_COMMAND_XMIT | FXP_CB_COMMAND_SF |
1125                             FXP_CB_COMMAND_S | FXP_CB_COMMAND_I;
1126                         /*
1127                          * Set a 5 second timer just in case we don't hear
1128                          * from the card again.
1129                          */
1130                         ifp->if_timer = 5;
1131                 }
1132                 txp->tx_threshold = tx_threshold;
1133
1134                 /*
1135                  * Advance the end of list forward.
1136                  */
1137
1138                 sc->cbl_last->cb_command &= ~FXP_CB_COMMAND_S;
1139                 sc->cbl_last = txp;
1140
1141                 /*
1142                  * Advance the beginning of the list forward if there are
1143                  * no other packets queued (when nothing is queued, cbl_first
1144                  * sits on the last TxCB that was sent out).
1145                  */
1146                 if (sc->tx_queued == 0)
1147                         sc->cbl_first = txp;
1148
1149                 sc->tx_queued++;
1150
1151                 BPF_MTAP(ifp, mb_head);
1152         }
1153
1154         /*
1155          * We're finished. If we added to the list, issue a RESUME to get DMA
1156          * going again if suspended.
1157          */
1158         if (txp != NULL) {
1159                 fxp_scb_wait(sc);
1160                 fxp_scb_cmd(sc, FXP_SCB_COMMAND_CU_RESUME);
1161         }
1162 }
1163
1164 #ifdef DEVICE_POLLING
1165
1166 static void
1167 fxp_poll(struct ifnet *ifp, enum poll_cmd cmd, int count)
1168 {
1169         struct fxp_softc *sc = ifp->if_softc;
1170         u_int8_t statack;
1171
1172         switch(cmd) {
1173         case POLL_REGISTER:
1174                 /* disable interrupts */
1175                 CSR_WRITE_1(sc, FXP_CSR_SCB_INTRCNTL, FXP_SCB_INTR_DISABLE);
1176                 break;
1177         case POLL_DEREGISTER:
1178                 /* enable interrupts */
1179                 CSR_WRITE_1(sc, FXP_CSR_SCB_INTRCNTL, 0);
1180                 break;
1181         default:
1182                 statack = FXP_SCB_STATACK_CXTNO | FXP_SCB_STATACK_CNA |
1183                           FXP_SCB_STATACK_FR;
1184                 if (cmd == POLL_AND_CHECK_STATUS) {
1185                         u_int8_t tmp;
1186
1187                         tmp = CSR_READ_1(sc, FXP_CSR_SCB_STATACK);
1188                         if (tmp == 0xff || tmp == 0)
1189                                 return; /* nothing to do */
1190                         tmp &= ~statack;
1191                         /* ack what we can */
1192                         if (tmp != 0)
1193                                 CSR_WRITE_1(sc, FXP_CSR_SCB_STATACK, tmp);
1194                         statack |= tmp;
1195                 }
1196                 fxp_intr_body(sc, statack, count);
1197                 break;
1198         }
1199 }
1200
1201 #endif /* DEVICE_POLLING */
1202
1203 /*
1204  * Process interface interrupts.
1205  */
1206 static void
1207 fxp_intr(void *xsc)
1208 {
1209         struct fxp_softc *sc = xsc;
1210         u_int8_t statack;
1211
1212         if (sc->suspended) {
1213                 return;
1214         }
1215
1216         while ((statack = CSR_READ_1(sc, FXP_CSR_SCB_STATACK)) != 0) {
1217                 /*
1218                  * It should not be possible to have all bits set; the
1219                  * FXP_SCB_INTR_SWI bit always returns 0 on a read.  If
1220                  * all bits are set, this may indicate that the card has
1221                  * been physically ejected, so ignore it.
1222                  */
1223                 if (statack == 0xff)
1224                         return;
1225
1226                 /*
1227                  * First ACK all the interrupts in this pass.
1228                  */
1229                 CSR_WRITE_1(sc, FXP_CSR_SCB_STATACK, statack);
1230                 fxp_intr_body(sc, statack, -1);
1231         }
1232 }
1233
1234 static void
1235 fxp_intr_body(struct fxp_softc *sc, u_int8_t statack, int count)
1236 {
1237         struct ifnet *ifp = &sc->arpcom.ac_if;
1238         struct mbuf *m;
1239         struct fxp_rfa *rfa;
1240         int rnr = (statack & FXP_SCB_STATACK_RNR) ? 1 : 0;
1241
1242         if (rnr)
1243                 fxp_rnr++;
1244 #ifdef DEVICE_POLLING
1245         /* Pick up a deferred RNR condition if `count' ran out last time. */
1246         if (sc->flags & FXP_FLAG_DEFERRED_RNR) {
1247                 sc->flags &= ~FXP_FLAG_DEFERRED_RNR;
1248                 rnr = 1;
1249         }
1250 #endif
1251
1252         /*
1253          * Free any finished transmit mbuf chains.
1254          *
1255          * Handle the CNA event likt a CXTNO event. It used to
1256          * be that this event (control unit not ready) was not
1257          * encountered, but it is now with the SMPng modifications.
1258          * The exact sequence of events that occur when the interface
1259          * is brought up are different now, and if this event
1260          * goes unhandled, the configuration/rxfilter setup sequence
1261          * can stall for several seconds. The result is that no
1262          * packets go out onto the wire for about 5 to 10 seconds
1263          * after the interface is ifconfig'ed for the first time.
1264          */
1265         if (statack & (FXP_SCB_STATACK_CXTNO | FXP_SCB_STATACK_CNA)) {
1266                 struct fxp_cb_tx *txp;
1267
1268                 for (txp = sc->cbl_first; sc->tx_queued &&
1269                     (txp->cb_status & FXP_CB_STATUS_C) != 0;
1270                     txp = txp->next) {
1271                         if ((m = txp->mb_head) != NULL) {
1272                                 txp->mb_head = NULL;
1273                                 sc->tx_queued--;
1274                                 m_freem(m);
1275                         } else {
1276                                 sc->tx_queued--;
1277                         }
1278                 }
1279                 sc->cbl_first = txp;
1280                 ifp->if_timer = 0;
1281                 if (sc->tx_queued == 0) {
1282                         if (sc->need_mcsetup)
1283                                 fxp_mc_setup(sc);
1284                 }
1285                 /*
1286                  * Try to start more packets transmitting.
1287                  */
1288                 if (!ifq_is_empty(&ifp->if_snd))
1289                         (*ifp->if_start)(ifp);
1290         }
1291
1292         /*
1293          * Just return if nothing happened on the receive side.
1294          */
1295         if (!rnr && (statack & FXP_SCB_STATACK_FR) == 0)
1296                 return;
1297
1298         /*
1299          * Process receiver interrupts. If a no-resource (RNR)
1300          * condition exists, get whatever packets we can and
1301          * re-start the receiver.
1302          *
1303          * When using polling, we do not process the list to completion,
1304          * so when we get an RNR interrupt we must defer the restart
1305          * until we hit the last buffer with the C bit set.
1306          * If we run out of cycles and rfa_headm has the C bit set,
1307          * record the pending RNR in the FXP_FLAG_DEFERRED_RNR flag so
1308          * that the info will be used in the subsequent polling cycle.
1309          */
1310         for (;;) {
1311                 m = sc->rfa_headm;
1312                 rfa = (struct fxp_rfa *)(m->m_ext.ext_buf +
1313                     RFA_ALIGNMENT_FUDGE);
1314
1315 #ifdef DEVICE_POLLING /* loop at most count times if count >=0 */
1316                 if (count >= 0 && count-- == 0) {
1317                         if (rnr) {
1318                                 /* Defer RNR processing until the next time. */
1319                                 sc->flags |= FXP_FLAG_DEFERRED_RNR;
1320                                 rnr = 0;
1321                         }
1322                         break;
1323                 }
1324 #endif /* DEVICE_POLLING */
1325
1326                 if ( (rfa->rfa_status & FXP_RFA_STATUS_C) == 0)
1327                         break;
1328
1329                 /*
1330                  * Remove first packet from the chain.
1331                  */
1332                 sc->rfa_headm = m->m_next;
1333                 m->m_next = NULL;
1334
1335                 /*
1336                  * Add a new buffer to the receive chain.
1337                  * If this fails, the old buffer is recycled
1338                  * instead.
1339                  */
1340                 if (fxp_add_rfabuf(sc, m) == 0) {
1341                         int total_len;
1342
1343                         /*
1344                          * Fetch packet length (the top 2 bits of
1345                          * actual_size are flags set by the controller
1346                          * upon completion), and drop the packet in case
1347                          * of bogus length or CRC errors.
1348                          */
1349                         total_len = rfa->actual_size & 0x3fff;
1350                         if (total_len < sizeof(struct ether_header) ||
1351                             total_len > MCLBYTES - RFA_ALIGNMENT_FUDGE -
1352                                 sizeof(struct fxp_rfa) ||
1353                             rfa->rfa_status & FXP_RFA_STATUS_CRC) {
1354                                 m_freem(m);
1355                                 continue;
1356                         }
1357                         m->m_pkthdr.len = m->m_len = total_len;
1358                         ifp->if_input(ifp, m);
1359                 }
1360         }
1361         if (rnr) {
1362                 fxp_scb_wait(sc);
1363                 CSR_WRITE_4(sc, FXP_CSR_SCB_GENERAL,
1364                     vtophys(sc->rfa_headm->m_ext.ext_buf) +
1365                     RFA_ALIGNMENT_FUDGE);
1366                 fxp_scb_cmd(sc, FXP_SCB_COMMAND_RU_START);
1367         }
1368 }
1369
1370 /*
1371  * Update packet in/out/collision statistics. The i82557 doesn't
1372  * allow you to access these counters without doing a fairly
1373  * expensive DMA to get _all_ of the statistics it maintains, so
1374  * we do this operation here only once per second. The statistics
1375  * counters in the kernel are updated from the previous dump-stats
1376  * DMA and then a new dump-stats DMA is started. The on-chip
1377  * counters are zeroed when the DMA completes. If we can't start
1378  * the DMA immediately, we don't wait - we just prepare to read
1379  * them again next time.
1380  */
1381 static void
1382 fxp_tick(void *xsc)
1383 {
1384         struct fxp_softc *sc = xsc;
1385         struct ifnet *ifp = &sc->arpcom.ac_if;
1386         struct fxp_stats *sp = sc->fxp_stats;
1387         struct fxp_cb_tx *txp;
1388         struct mbuf *m;
1389
1390         lwkt_serialize_enter(sc->arpcom.ac_if.if_serializer);
1391
1392         ifp->if_opackets += sp->tx_good;
1393         ifp->if_collisions += sp->tx_total_collisions;
1394         if (sp->rx_good) {
1395                 ifp->if_ipackets += sp->rx_good;
1396                 sc->rx_idle_secs = 0;
1397         } else {
1398                 /*
1399                  * Receiver's been idle for another second.
1400                  */
1401                 sc->rx_idle_secs++;
1402         }
1403         ifp->if_ierrors +=
1404             sp->rx_crc_errors +
1405             sp->rx_alignment_errors +
1406             sp->rx_rnr_errors +
1407             sp->rx_overrun_errors;
1408         /*
1409          * If any transmit underruns occured, bump up the transmit
1410          * threshold by another 512 bytes (64 * 8).
1411          */
1412         if (sp->tx_underruns) {
1413                 ifp->if_oerrors += sp->tx_underruns;
1414                 if (tx_threshold < 192)
1415                         tx_threshold += 64;
1416         }
1417
1418         /*
1419          * Release any xmit buffers that have completed DMA. This isn't
1420          * strictly necessary to do here, but it's advantagous for mbufs
1421          * with external storage to be released in a timely manner rather
1422          * than being defered for a potentially long time. This limits
1423          * the delay to a maximum of one second.
1424          */
1425         for (txp = sc->cbl_first; sc->tx_queued &&
1426             (txp->cb_status & FXP_CB_STATUS_C) != 0;
1427             txp = txp->next) {
1428                 if ((m = txp->mb_head) != NULL) {
1429                         txp->mb_head = NULL;
1430                         sc->tx_queued--;
1431                         m_freem(m);
1432                 } else {
1433                         sc->tx_queued--;
1434                 }
1435         }
1436         sc->cbl_first = txp;
1437         /*
1438          * If we haven't received any packets in FXP_MAC_RX_IDLE seconds,
1439          * then assume the receiver has locked up and attempt to clear
1440          * the condition by reprogramming the multicast filter. This is
1441          * a work-around for a bug in the 82557 where the receiver locks
1442          * up if it gets certain types of garbage in the syncronization
1443          * bits prior to the packet header. This bug is supposed to only
1444          * occur in 10Mbps mode, but has been seen to occur in 100Mbps
1445          * mode as well (perhaps due to a 10/100 speed transition).
1446          */
1447         if (sc->rx_idle_secs > FXP_MAX_RX_IDLE) {
1448                 sc->rx_idle_secs = 0;
1449                 fxp_mc_setup(sc);
1450         }
1451         /*
1452          * If there is no pending command, start another stats
1453          * dump. Otherwise punt for now.
1454          */
1455         if (CSR_READ_1(sc, FXP_CSR_SCB_COMMAND) == 0) {
1456                 /*
1457                  * Start another stats dump.
1458                  */
1459                 fxp_scb_cmd(sc, FXP_SCB_COMMAND_CU_DUMPRESET);
1460         } else {
1461                 /*
1462                  * A previous command is still waiting to be accepted.
1463                  * Just zero our copy of the stats and wait for the
1464                  * next timer event to update them.
1465                  */
1466                 sp->tx_good = 0;
1467                 sp->tx_underruns = 0;
1468                 sp->tx_total_collisions = 0;
1469
1470                 sp->rx_good = 0;
1471                 sp->rx_crc_errors = 0;
1472                 sp->rx_alignment_errors = 0;
1473                 sp->rx_rnr_errors = 0;
1474                 sp->rx_overrun_errors = 0;
1475         }
1476         if (sc->miibus != NULL)
1477                 mii_tick(device_get_softc(sc->miibus));
1478         /*
1479          * Schedule another timeout one second from now.
1480          */
1481         callout_reset(&sc->fxp_stat_timer, hz, fxp_tick, sc);
1482
1483         lwkt_serialize_exit(sc->arpcom.ac_if.if_serializer);
1484 }
1485
1486 /*
1487  * Stop the interface. Cancels the statistics updater and resets
1488  * the interface.
1489  */
1490 static void
1491 fxp_stop(struct fxp_softc *sc)
1492 {
1493         struct ifnet *ifp = &sc->arpcom.ac_if;
1494         struct fxp_cb_tx *txp;
1495         int i;
1496
1497         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
1498         ifp->if_timer = 0;
1499
1500         /*
1501          * Cancel stats updater.
1502          */
1503         callout_stop(&sc->fxp_stat_timer);
1504
1505         /*
1506          * Issue software reset, which also unloads the microcode.
1507          */
1508         sc->flags &= ~FXP_FLAG_UCODE;
1509         CSR_WRITE_4(sc, FXP_CSR_PORT, FXP_PORT_SOFTWARE_RESET);
1510         DELAY(50);
1511
1512         /*
1513          * Release any xmit buffers.
1514          */
1515         txp = sc->cbl_base;
1516         if (txp != NULL) {
1517                 for (i = 0; i < FXP_NTXCB; i++) {
1518                         if (txp[i].mb_head != NULL) {
1519                                 m_freem(txp[i].mb_head);
1520                                 txp[i].mb_head = NULL;
1521                         }
1522                 }
1523         }
1524         sc->tx_queued = 0;
1525
1526         /*
1527          * Free all the receive buffers then reallocate/reinitialize
1528          */
1529         if (sc->rfa_headm != NULL)
1530                 m_freem(sc->rfa_headm);
1531         sc->rfa_headm = NULL;
1532         sc->rfa_tailm = NULL;
1533         for (i = 0; i < FXP_NRFABUFS; i++) {
1534                 if (fxp_add_rfabuf(sc, NULL) != 0) {
1535                         /*
1536                          * This "can't happen" - we're at splimp()
1537                          * and we just freed all the buffers we need
1538                          * above.
1539                          */
1540                         panic("fxp_stop: no buffers!");
1541                 }
1542         }
1543 }
1544
1545 /*
1546  * Watchdog/transmission transmit timeout handler. Called when a
1547  * transmission is started on the interface, but no interrupt is
1548  * received before the timeout. This usually indicates that the
1549  * card has wedged for some reason.
1550  */
1551 static void
1552 fxp_watchdog(struct ifnet *ifp)
1553 {
1554         if_printf(ifp, "device timeout\n");
1555         ifp->if_oerrors++;
1556         fxp_init(ifp->if_softc);
1557 }
1558
1559 static void
1560 fxp_init(void *xsc)
1561 {
1562         struct fxp_softc *sc = xsc;
1563         struct ifnet *ifp = &sc->arpcom.ac_if;
1564         struct fxp_cb_config *cbp;
1565         struct fxp_cb_ias *cb_ias;
1566         struct fxp_cb_tx *txp;
1567         struct fxp_cb_mcs *mcsp;
1568         int i, prm;
1569
1570         /*
1571          * Cancel any pending I/O
1572          */
1573         fxp_stop(sc);
1574
1575         prm = (ifp->if_flags & IFF_PROMISC) ? 1 : 0;
1576
1577         /*
1578          * Initialize base of CBL and RFA memory. Loading with zero
1579          * sets it up for regular linear addressing.
1580          */
1581         CSR_WRITE_4(sc, FXP_CSR_SCB_GENERAL, 0);
1582         fxp_scb_cmd(sc, FXP_SCB_COMMAND_CU_BASE);
1583
1584         fxp_scb_wait(sc);
1585         fxp_scb_cmd(sc, FXP_SCB_COMMAND_RU_BASE);
1586
1587         /*
1588          * Initialize base of dump-stats buffer.
1589          */
1590         fxp_scb_wait(sc);
1591         CSR_WRITE_4(sc, FXP_CSR_SCB_GENERAL, vtophys(sc->fxp_stats));
1592         fxp_scb_cmd(sc, FXP_SCB_COMMAND_CU_DUMP_ADR);
1593
1594         /*
1595          * Attempt to load microcode if requested.
1596          */
1597         if (ifp->if_flags & IFF_LINK0 && (sc->flags & FXP_FLAG_UCODE) == 0)
1598                 fxp_load_ucode(sc);
1599
1600         /*
1601          * Initialize the multicast address list.
1602          */
1603         if (fxp_mc_addrs(sc)) {
1604                 mcsp = sc->mcsp;
1605                 mcsp->cb_status = 0;
1606                 mcsp->cb_command = FXP_CB_COMMAND_MCAS | FXP_CB_COMMAND_EL;
1607                 mcsp->link_addr = -1;
1608                 /*
1609                  * Start the multicast setup command.
1610                  */
1611                 fxp_scb_wait(sc);
1612                 CSR_WRITE_4(sc, FXP_CSR_SCB_GENERAL, vtophys(&mcsp->cb_status));
1613                 fxp_scb_cmd(sc, FXP_SCB_COMMAND_CU_START);
1614                 /* ...and wait for it to complete. */
1615                 fxp_dma_wait(&mcsp->cb_status, sc);
1616         }
1617
1618         /*
1619          * We temporarily use memory that contains the TxCB list to
1620          * construct the config CB. The TxCB list memory is rebuilt
1621          * later.
1622          */
1623         cbp = (struct fxp_cb_config *) sc->cbl_base;
1624
1625         /*
1626          * This bcopy is kind of disgusting, but there are a bunch of must be
1627          * zero and must be one bits in this structure and this is the easiest
1628          * way to initialize them all to proper values.
1629          */
1630         bcopy(fxp_cb_config_template,
1631                 (void *)(uintptr_t)(volatile void *)&cbp->cb_status,
1632                 sizeof(fxp_cb_config_template));
1633
1634         cbp->cb_status =        0;
1635         cbp->cb_command =       FXP_CB_COMMAND_CONFIG | FXP_CB_COMMAND_EL;
1636         cbp->link_addr =        -1;     /* (no) next command */
1637         cbp->byte_count =       22;     /* (22) bytes to config */
1638         cbp->rx_fifo_limit =    8;      /* rx fifo threshold (32 bytes) */
1639         cbp->tx_fifo_limit =    0;      /* tx fifo threshold (0 bytes) */
1640         cbp->adaptive_ifs =     0;      /* (no) adaptive interframe spacing */
1641         cbp->mwi_enable =       sc->flags & FXP_FLAG_MWI_ENABLE ? 1 : 0;
1642         cbp->type_enable =      0;      /* actually reserved */
1643         cbp->read_align_en =    sc->flags & FXP_FLAG_READ_ALIGN ? 1 : 0;
1644         cbp->end_wr_on_cl =     sc->flags & FXP_FLAG_WRITE_ALIGN ? 1 : 0;
1645         cbp->rx_dma_bytecount = 0;      /* (no) rx DMA max */
1646         cbp->tx_dma_bytecount = 0;      /* (no) tx DMA max */
1647         cbp->dma_mbce =         0;      /* (disable) dma max counters */
1648         cbp->late_scb =         0;      /* (don't) defer SCB update */
1649         cbp->direct_dma_dis =   1;      /* disable direct rcv dma mode */
1650         cbp->tno_int_or_tco_en =0;      /* (disable) tx not okay interrupt */
1651         cbp->ci_int =           1;      /* interrupt on CU idle */
1652         cbp->ext_txcb_dis =     sc->flags & FXP_FLAG_EXT_TXCB ? 0 : 1;
1653         cbp->ext_stats_dis =    1;      /* disable extended counters */
1654         cbp->keep_overrun_rx =  0;      /* don't pass overrun frames to host */
1655         cbp->save_bf =          sc->revision == FXP_REV_82557 ? 1 : prm;
1656         cbp->disc_short_rx =    !prm;   /* discard short packets */
1657         cbp->underrun_retry =   1;      /* retry mode (once) on DMA underrun */
1658         cbp->two_frames =       0;      /* do not limit FIFO to 2 frames */
1659         cbp->dyn_tbd =          0;      /* (no) dynamic TBD mode */
1660         cbp->mediatype =        sc->flags & FXP_FLAG_SERIAL_MEDIA ? 0 : 1;
1661         cbp->csma_dis =         0;      /* (don't) disable link */
1662         cbp->tcp_udp_cksum =    0;      /* (don't) enable checksum */
1663         cbp->vlan_tco =         0;      /* (don't) enable vlan wakeup */
1664         cbp->link_wake_en =     0;      /* (don't) assert PME# on link change */
1665         cbp->arp_wake_en =      0;      /* (don't) assert PME# on arp */
1666         cbp->mc_wake_en =       0;      /* (don't) enable PME# on mcmatch */
1667         cbp->nsai =             1;      /* (don't) disable source addr insert */
1668         cbp->preamble_length =  2;      /* (7 byte) preamble */
1669         cbp->loopback =         0;      /* (don't) loopback */
1670         cbp->linear_priority =  0;      /* (normal CSMA/CD operation) */
1671         cbp->linear_pri_mode =  0;      /* (wait after xmit only) */
1672         cbp->interfrm_spacing = 6;      /* (96 bits of) interframe spacing */
1673         cbp->promiscuous =      prm;    /* promiscuous mode */
1674         cbp->bcast_disable =    0;      /* (don't) disable broadcasts */
1675         cbp->wait_after_win =   0;      /* (don't) enable modified backoff alg*/
1676         cbp->ignore_ul =        0;      /* consider U/L bit in IA matching */
1677         cbp->crc16_en =         0;      /* (don't) enable crc-16 algorithm */
1678         cbp->crscdt =           sc->flags & FXP_FLAG_SERIAL_MEDIA ? 1 : 0;
1679
1680         cbp->stripping =        !prm;   /* truncate rx packet to byte count */
1681         cbp->padding =          1;      /* (do) pad short tx packets */
1682         cbp->rcv_crc_xfer =     0;      /* (don't) xfer CRC to host */
1683         cbp->long_rx_en =       sc->flags & FXP_FLAG_LONG_PKT_EN ? 1 : 0;
1684         cbp->ia_wake_en =       0;      /* (don't) wake up on address match */
1685         cbp->magic_pkt_dis =    0;      /* (don't) disable magic packet */
1686                                         /* must set wake_en in PMCSR also */
1687         cbp->force_fdx =        0;      /* (don't) force full duplex */
1688         cbp->fdx_pin_en =       1;      /* (enable) FDX# pin */
1689         cbp->multi_ia =         0;      /* (don't) accept multiple IAs */
1690         cbp->mc_all =           sc->flags & FXP_FLAG_ALL_MCAST ? 1 : 0;
1691
1692         if (sc->revision == FXP_REV_82557) {
1693                 /*
1694                  * The 82557 has no hardware flow control, the values
1695                  * below are the defaults for the chip.
1696                  */
1697                 cbp->fc_delay_lsb =     0;
1698                 cbp->fc_delay_msb =     0x40;
1699                 cbp->pri_fc_thresh =    3;
1700                 cbp->tx_fc_dis =        0;
1701                 cbp->rx_fc_restop =     0;
1702                 cbp->rx_fc_restart =    0;
1703                 cbp->fc_filter =        0;
1704                 cbp->pri_fc_loc =       1;
1705         } else {
1706                 cbp->fc_delay_lsb =     0x1f;
1707                 cbp->fc_delay_msb =     0x01;
1708                 cbp->pri_fc_thresh =    3;
1709                 cbp->tx_fc_dis =        0;      /* enable transmit FC */
1710                 cbp->rx_fc_restop =     1;      /* enable FC restop frames */
1711                 cbp->rx_fc_restart =    1;      /* enable FC restart frames */
1712                 cbp->fc_filter =        !prm;   /* drop FC frames to host */
1713                 cbp->pri_fc_loc =       1;      /* FC pri location (byte31) */
1714         }
1715
1716         /*
1717          * Start the config command/DMA.
1718          */
1719         fxp_scb_wait(sc);
1720         CSR_WRITE_4(sc, FXP_CSR_SCB_GENERAL, vtophys(&cbp->cb_status));
1721         fxp_scb_cmd(sc, FXP_SCB_COMMAND_CU_START);
1722         /* ...and wait for it to complete. */
1723         fxp_dma_wait(&cbp->cb_status, sc);
1724
1725         /*
1726          * Now initialize the station address. Temporarily use the TxCB
1727          * memory area like we did above for the config CB.
1728          */
1729         cb_ias = (struct fxp_cb_ias *) sc->cbl_base;
1730         cb_ias->cb_status = 0;
1731         cb_ias->cb_command = FXP_CB_COMMAND_IAS | FXP_CB_COMMAND_EL;
1732         cb_ias->link_addr = -1;
1733         bcopy(sc->arpcom.ac_enaddr,
1734             (void *)(uintptr_t)(volatile void *)cb_ias->macaddr,
1735             sizeof(sc->arpcom.ac_enaddr));
1736
1737         /*
1738          * Start the IAS (Individual Address Setup) command/DMA.
1739          */
1740         fxp_scb_wait(sc);
1741         fxp_scb_cmd(sc, FXP_SCB_COMMAND_CU_START);
1742         /* ...and wait for it to complete. */
1743         fxp_dma_wait(&cb_ias->cb_status, sc);
1744
1745         /*
1746          * Initialize transmit control block (TxCB) list.
1747          */
1748
1749         txp = sc->cbl_base;
1750         bzero(txp, sizeof(struct fxp_cb_tx) * FXP_NTXCB);
1751         for (i = 0; i < FXP_NTXCB; i++) {
1752                 txp[i].cb_status = FXP_CB_STATUS_C | FXP_CB_STATUS_OK;
1753                 txp[i].cb_command = FXP_CB_COMMAND_NOP;
1754                 txp[i].link_addr =
1755                     vtophys(&txp[(i + 1) & FXP_TXCB_MASK].cb_status);
1756                 if (sc->flags & FXP_FLAG_EXT_TXCB)
1757                         txp[i].tbd_array_addr = vtophys(&txp[i].tbd[2]);
1758                 else
1759                         txp[i].tbd_array_addr = vtophys(&txp[i].tbd[0]);
1760                 txp[i].next = &txp[(i + 1) & FXP_TXCB_MASK];
1761         }
1762         /*
1763          * Set the suspend flag on the first TxCB and start the control
1764          * unit. It will execute the NOP and then suspend.
1765          */
1766         txp->cb_command = FXP_CB_COMMAND_NOP | FXP_CB_COMMAND_S;
1767         sc->cbl_first = sc->cbl_last = txp;
1768         sc->tx_queued = 1;
1769
1770         fxp_scb_wait(sc);
1771         fxp_scb_cmd(sc, FXP_SCB_COMMAND_CU_START);
1772
1773         /*
1774          * Initialize receiver buffer area - RFA.
1775          */
1776         fxp_scb_wait(sc);
1777         CSR_WRITE_4(sc, FXP_CSR_SCB_GENERAL,
1778             vtophys(sc->rfa_headm->m_ext.ext_buf) + RFA_ALIGNMENT_FUDGE);
1779         fxp_scb_cmd(sc, FXP_SCB_COMMAND_RU_START);
1780
1781         /*
1782          * Set current media.
1783          */
1784         if (sc->miibus != NULL)
1785                 mii_mediachg(device_get_softc(sc->miibus));
1786
1787         ifp->if_flags |= IFF_RUNNING;
1788         ifp->if_flags &= ~IFF_OACTIVE;
1789
1790         /*
1791          * Enable interrupts.
1792          */
1793 #ifdef DEVICE_POLLING
1794         /*
1795          * ... but only do that if we are not polling. And because (presumably)
1796          * the default is interrupts on, we need to disable them explicitly!
1797          */
1798         if ( ifp->if_flags & IFF_POLLING )
1799                 CSR_WRITE_1(sc, FXP_CSR_SCB_INTRCNTL, FXP_SCB_INTR_DISABLE);
1800         else
1801 #endif /* DEVICE_POLLING */
1802         CSR_WRITE_1(sc, FXP_CSR_SCB_INTRCNTL, 0);
1803
1804         /*
1805          * Start stats updater.
1806          */
1807         callout_reset(&sc->fxp_stat_timer, hz, fxp_tick, sc);
1808 }
1809
1810 static int
1811 fxp_serial_ifmedia_upd(struct ifnet *ifp)
1812 {
1813
1814         return (0);
1815 }
1816
1817 static void
1818 fxp_serial_ifmedia_sts(struct ifnet *ifp, struct ifmediareq *ifmr)
1819 {
1820
1821         ifmr->ifm_active = IFM_ETHER|IFM_MANUAL;
1822 }
1823
1824 /*
1825  * Change media according to request.
1826  */
1827 static int
1828 fxp_ifmedia_upd(struct ifnet *ifp)
1829 {
1830         struct fxp_softc *sc = ifp->if_softc;
1831         struct mii_data *mii;
1832
1833         mii = device_get_softc(sc->miibus);
1834         mii_mediachg(mii);
1835         return (0);
1836 }
1837
1838 /*
1839  * Notify the world which media we're using.
1840  */
1841 static void
1842 fxp_ifmedia_sts(struct ifnet *ifp, struct ifmediareq *ifmr)
1843 {
1844         struct fxp_softc *sc = ifp->if_softc;
1845         struct mii_data *mii;
1846
1847         mii = device_get_softc(sc->miibus);
1848         mii_pollstat(mii);
1849         ifmr->ifm_active = mii->mii_media_active;
1850         ifmr->ifm_status = mii->mii_media_status;
1851
1852         if (ifmr->ifm_status & IFM_10_T && sc->flags & FXP_FLAG_CU_RESUME_BUG)
1853                 sc->cu_resume_bug = 1;
1854         else
1855                 sc->cu_resume_bug = 0;
1856 }
1857
1858 /*
1859  * Add a buffer to the end of the RFA buffer list.
1860  * Return 0 if successful, 1 for failure. A failure results in
1861  * adding the 'oldm' (if non-NULL) on to the end of the list -
1862  * tossing out its old contents and recycling it.
1863  * The RFA struct is stuck at the beginning of mbuf cluster and the
1864  * data pointer is fixed up to point just past it.
1865  */
1866 static int
1867 fxp_add_rfabuf(struct fxp_softc *sc, struct mbuf *oldm)
1868 {
1869         u_int32_t v;
1870         struct mbuf *m;
1871         struct fxp_rfa *rfa, *p_rfa;
1872
1873         m = m_getcl(MB_DONTWAIT, MT_DATA, M_PKTHDR);
1874         if (m == NULL) { /* try to recycle the old mbuf instead */
1875                 if (oldm == NULL)
1876                         return 1;
1877                 m = oldm;
1878                 m->m_data = m->m_ext.ext_buf;
1879         }
1880
1881         /*
1882          * Move the data pointer up so that the incoming data packet
1883          * will be 32-bit aligned.
1884          */
1885         m->m_data += RFA_ALIGNMENT_FUDGE;
1886
1887         /*
1888          * Get a pointer to the base of the mbuf cluster and move
1889          * data start past it.
1890          */
1891         rfa = mtod(m, struct fxp_rfa *);
1892         m->m_data += sizeof(struct fxp_rfa);
1893         rfa->size = (u_int16_t)(MCLBYTES - sizeof(struct fxp_rfa) - RFA_ALIGNMENT_FUDGE);
1894
1895         /*
1896          * Initialize the rest of the RFA.  Note that since the RFA
1897          * is misaligned, we cannot store values directly.  Instead,
1898          * we use an optimized, inline copy.
1899          */
1900
1901         rfa->rfa_status = 0;
1902         rfa->rfa_control = FXP_RFA_CONTROL_EL;
1903         rfa->actual_size = 0;
1904
1905         v = -1;
1906         fxp_lwcopy(&v, (volatile u_int32_t *) rfa->link_addr);
1907         fxp_lwcopy(&v, (volatile u_int32_t *) rfa->rbd_addr);
1908
1909         /*
1910          * If there are other buffers already on the list, attach this
1911          * one to the end by fixing up the tail to point to this one.
1912          */
1913         if (sc->rfa_headm != NULL) {
1914                 p_rfa = (struct fxp_rfa *) (sc->rfa_tailm->m_ext.ext_buf +
1915                     RFA_ALIGNMENT_FUDGE);
1916                 sc->rfa_tailm->m_next = m;
1917                 v = vtophys(rfa);
1918                 fxp_lwcopy(&v, (volatile u_int32_t *) p_rfa->link_addr);
1919                 p_rfa->rfa_control = 0;
1920         } else {
1921                 sc->rfa_headm = m;
1922         }
1923         sc->rfa_tailm = m;
1924
1925         return (m == oldm);
1926 }
1927
1928 static volatile int
1929 fxp_miibus_readreg(device_t dev, int phy, int reg)
1930 {
1931         struct fxp_softc *sc = device_get_softc(dev);
1932         int count = 10000;
1933         int value;
1934
1935         CSR_WRITE_4(sc, FXP_CSR_MDICONTROL,
1936             (FXP_MDI_READ << 26) | (reg << 16) | (phy << 21));
1937
1938         while (((value = CSR_READ_4(sc, FXP_CSR_MDICONTROL)) & 0x10000000) == 0
1939             && count--)
1940                 DELAY(10);
1941
1942         if (count <= 0)
1943                 device_printf(dev, "fxp_miibus_readreg: timed out\n");
1944
1945         return (value & 0xffff);
1946 }
1947
1948 static void
1949 fxp_miibus_writereg(device_t dev, int phy, int reg, int value)
1950 {
1951         struct fxp_softc *sc = device_get_softc(dev);
1952         int count = 10000;
1953
1954         CSR_WRITE_4(sc, FXP_CSR_MDICONTROL,
1955             (FXP_MDI_WRITE << 26) | (reg << 16) | (phy << 21) |
1956             (value & 0xffff));
1957
1958         while ((CSR_READ_4(sc, FXP_CSR_MDICONTROL) & 0x10000000) == 0 &&
1959             count--)
1960                 DELAY(10);
1961
1962         if (count <= 0)
1963                 device_printf(dev, "fxp_miibus_writereg: timed out\n");
1964 }
1965
1966 static int
1967 fxp_ioctl(struct ifnet *ifp, u_long command, caddr_t data, struct ucred *cr)
1968 {
1969         struct fxp_softc *sc = ifp->if_softc;
1970         struct ifreq *ifr = (struct ifreq *)data;
1971         struct mii_data *mii;
1972         int error = 0;
1973
1974         switch (command) {
1975
1976         case SIOCSIFFLAGS:
1977                 if (ifp->if_flags & IFF_ALLMULTI)
1978                         sc->flags |= FXP_FLAG_ALL_MCAST;
1979                 else
1980                         sc->flags &= ~FXP_FLAG_ALL_MCAST;
1981
1982                 /*
1983                  * If interface is marked up and not running, then start it.
1984                  * If it is marked down and running, stop it.
1985                  * XXX If it's up then re-initialize it. This is so flags
1986                  * such as IFF_PROMISC are handled.
1987                  */
1988                 if (ifp->if_flags & IFF_UP) {
1989                         fxp_init(sc);
1990                 } else {
1991                         if (ifp->if_flags & IFF_RUNNING)
1992                                 fxp_stop(sc);
1993                 }
1994                 break;
1995
1996         case SIOCADDMULTI:
1997         case SIOCDELMULTI:
1998                 if (ifp->if_flags & IFF_ALLMULTI)
1999                         sc->flags |= FXP_FLAG_ALL_MCAST;
2000                 else
2001                         sc->flags &= ~FXP_FLAG_ALL_MCAST;
2002                 /*
2003                  * Multicast list has changed; set the hardware filter
2004                  * accordingly.
2005                  */
2006                 if ((sc->flags & FXP_FLAG_ALL_MCAST) == 0)
2007                         fxp_mc_setup(sc);
2008                 /*
2009                  * fxp_mc_setup() can set FXP_FLAG_ALL_MCAST, so check it
2010                  * again rather than else {}.
2011                  */
2012                 if (sc->flags & FXP_FLAG_ALL_MCAST)
2013                         fxp_init(sc);
2014                 error = 0;
2015                 break;
2016
2017         case SIOCSIFMEDIA:
2018         case SIOCGIFMEDIA:
2019                 if (sc->miibus != NULL) {
2020                         mii = device_get_softc(sc->miibus);
2021                         error = ifmedia_ioctl(ifp, ifr,
2022                             &mii->mii_media, command);
2023                 } else {
2024                         error = ifmedia_ioctl(ifp, ifr, &sc->sc_media, command);
2025                 }
2026                 break;
2027
2028         default:
2029                 error = ether_ioctl(ifp, command, data);
2030                 break;
2031         }
2032         return (error);
2033 }
2034
2035 /*
2036  * Fill in the multicast address list and return number of entries.
2037  */
2038 static int
2039 fxp_mc_addrs(struct fxp_softc *sc)
2040 {
2041         struct fxp_cb_mcs *mcsp = sc->mcsp;
2042         struct ifnet *ifp = &sc->arpcom.ac_if;
2043         struct ifmultiaddr *ifma;
2044         int nmcasts;
2045
2046         nmcasts = 0;
2047         if ((sc->flags & FXP_FLAG_ALL_MCAST) == 0) {
2048                 LIST_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
2049                         if (ifma->ifma_addr->sa_family != AF_LINK)
2050                                 continue;
2051                         if (nmcasts >= MAXMCADDR) {
2052                                 sc->flags |= FXP_FLAG_ALL_MCAST;
2053                                 nmcasts = 0;
2054                                 break;
2055                         }
2056                         bcopy(LLADDR((struct sockaddr_dl *)ifma->ifma_addr),
2057                             (void *)(uintptr_t)(volatile void *)
2058                                 &sc->mcsp->mc_addr[nmcasts][0], 6);
2059                         nmcasts++;
2060                 }
2061         }
2062         mcsp->mc_cnt = nmcasts * 6;
2063         return (nmcasts);
2064 }
2065
2066 /*
2067  * Program the multicast filter.
2068  *
2069  * We have an artificial restriction that the multicast setup command
2070  * must be the first command in the chain, so we take steps to ensure
2071  * this. By requiring this, it allows us to keep up the performance of
2072  * the pre-initialized command ring (esp. link pointers) by not actually
2073  * inserting the mcsetup command in the ring - i.e. its link pointer
2074  * points to the TxCB ring, but the mcsetup descriptor itself is not part
2075  * of it. We then can do 'CU_START' on the mcsetup descriptor and have it
2076  * lead into the regular TxCB ring when it completes.
2077  *
2078  * This function must be called at splimp.
2079  */
2080 static void
2081 fxp_mc_setup(struct fxp_softc *sc)
2082 {
2083         struct fxp_cb_mcs *mcsp = sc->mcsp;
2084         struct ifnet *ifp = &sc->arpcom.ac_if;
2085         int count;
2086
2087         /*
2088          * If there are queued commands, we must wait until they are all
2089          * completed. If we are already waiting, then add a NOP command
2090          * with interrupt option so that we're notified when all commands
2091          * have been completed - fxp_start() ensures that no additional
2092          * TX commands will be added when need_mcsetup is true.
2093          */
2094         if (sc->tx_queued) {
2095                 struct fxp_cb_tx *txp;
2096
2097                 /*
2098                  * need_mcsetup will be true if we are already waiting for the
2099                  * NOP command to be completed (see below). In this case, bail.
2100                  */
2101                 if (sc->need_mcsetup)
2102                         return;
2103                 sc->need_mcsetup = 1;
2104
2105                 /*
2106                  * Add a NOP command with interrupt so that we are notified
2107                  * when all TX commands have been processed.
2108                  */
2109                 txp = sc->cbl_last->next;
2110                 txp->mb_head = NULL;
2111                 txp->cb_status = 0;
2112                 txp->cb_command = FXP_CB_COMMAND_NOP |
2113                     FXP_CB_COMMAND_S | FXP_CB_COMMAND_I;
2114                 /*
2115                  * Advance the end of list forward.
2116                  */
2117                 sc->cbl_last->cb_command &= ~FXP_CB_COMMAND_S;
2118                 sc->cbl_last = txp;
2119                 sc->tx_queued++;
2120                 /*
2121                  * Issue a resume in case the CU has just suspended.
2122                  */
2123                 fxp_scb_wait(sc);
2124                 fxp_scb_cmd(sc, FXP_SCB_COMMAND_CU_RESUME);
2125                 /*
2126                  * Set a 5 second timer just in case we don't hear from the
2127                  * card again.
2128                  */
2129                 ifp->if_timer = 5;
2130
2131                 return;
2132         }
2133         sc->need_mcsetup = 0;
2134
2135         /*
2136          * Initialize multicast setup descriptor.
2137          */
2138         mcsp->next = sc->cbl_base;
2139         mcsp->mb_head = NULL;
2140         mcsp->cb_status = 0;
2141         mcsp->cb_command = FXP_CB_COMMAND_MCAS |
2142             FXP_CB_COMMAND_S | FXP_CB_COMMAND_I;
2143         mcsp->link_addr = vtophys(&sc->cbl_base->cb_status);
2144         (void) fxp_mc_addrs(sc);
2145         sc->cbl_first = sc->cbl_last = (struct fxp_cb_tx *) mcsp;
2146         sc->tx_queued = 1;
2147
2148         /*
2149          * Wait until command unit is not active. This should never
2150          * be the case when nothing is queued, but make sure anyway.
2151          */
2152         count = 100;
2153         while ((CSR_READ_1(sc, FXP_CSR_SCB_RUSCUS) >> 6) ==
2154             FXP_SCB_CUS_ACTIVE && --count)
2155                 DELAY(10);
2156         if (count == 0) {
2157                 if_printf(&sc->arpcom.ac_if, "command queue timeout\n");
2158                 return;
2159         }
2160
2161         /*
2162          * Start the multicast setup command.
2163          */
2164         fxp_scb_wait(sc);
2165         CSR_WRITE_4(sc, FXP_CSR_SCB_GENERAL, vtophys(&mcsp->cb_status));
2166         fxp_scb_cmd(sc, FXP_SCB_COMMAND_CU_START);
2167
2168         ifp->if_timer = 2;
2169         return;
2170 }
2171
2172 static u_int32_t fxp_ucode_d101a[] = D101_A_RCVBUNDLE_UCODE;
2173 static u_int32_t fxp_ucode_d101b0[] = D101_B0_RCVBUNDLE_UCODE;
2174 static u_int32_t fxp_ucode_d101ma[] = D101M_B_RCVBUNDLE_UCODE;
2175 static u_int32_t fxp_ucode_d101s[] = D101S_RCVBUNDLE_UCODE;
2176 static u_int32_t fxp_ucode_d102[] = D102_B_RCVBUNDLE_UCODE;
2177 static u_int32_t fxp_ucode_d102c[] = D102_C_RCVBUNDLE_UCODE;
2178
2179 #define UCODE(x)        x, sizeof(x)
2180
2181 struct ucode {
2182         u_int32_t       revision;
2183         u_int32_t       *ucode;
2184         int             length;
2185         u_short         int_delay_offset;
2186         u_short         bundle_max_offset;
2187 } ucode_table[] = {
2188         { FXP_REV_82558_A4, UCODE(fxp_ucode_d101a), D101_CPUSAVER_DWORD, 0 },
2189         { FXP_REV_82558_B0, UCODE(fxp_ucode_d101b0), D101_CPUSAVER_DWORD, 0 },
2190         { FXP_REV_82559_A0, UCODE(fxp_ucode_d101ma),
2191             D101M_CPUSAVER_DWORD, D101M_CPUSAVER_BUNDLE_MAX_DWORD },
2192         { FXP_REV_82559S_A, UCODE(fxp_ucode_d101s),
2193             D101S_CPUSAVER_DWORD, D101S_CPUSAVER_BUNDLE_MAX_DWORD },
2194         { FXP_REV_82550, UCODE(fxp_ucode_d102),
2195             D102_B_CPUSAVER_DWORD, D102_B_CPUSAVER_BUNDLE_MAX_DWORD },
2196         { FXP_REV_82550_C, UCODE(fxp_ucode_d102c),
2197             D102_C_CPUSAVER_DWORD, D102_C_CPUSAVER_BUNDLE_MAX_DWORD },
2198         { 0, NULL, 0, 0, 0 }
2199 };
2200
2201 static void
2202 fxp_load_ucode(struct fxp_softc *sc)
2203 {
2204         struct ucode *uc;
2205         struct fxp_cb_ucode *cbp;
2206
2207         for (uc = ucode_table; uc->ucode != NULL; uc++)
2208                 if (sc->revision == uc->revision)
2209                         break;
2210         if (uc->ucode == NULL)
2211                 return;
2212         cbp = (struct fxp_cb_ucode *)sc->cbl_base;
2213         cbp->cb_status = 0;
2214         cbp->cb_command = FXP_CB_COMMAND_UCODE | FXP_CB_COMMAND_EL;
2215         cbp->link_addr = -1;            /* (no) next command */
2216         memcpy(cbp->ucode, uc->ucode, uc->length);
2217         if (uc->int_delay_offset)
2218                 *(u_short *)&cbp->ucode[uc->int_delay_offset] =
2219                     sc->tunable_int_delay + sc->tunable_int_delay / 2;
2220         if (uc->bundle_max_offset)
2221                 *(u_short *)&cbp->ucode[uc->bundle_max_offset] =
2222                     sc->tunable_bundle_max;
2223         /*
2224          * Download the ucode to the chip.
2225          */
2226         fxp_scb_wait(sc);
2227         CSR_WRITE_4(sc, FXP_CSR_SCB_GENERAL, vtophys(&cbp->cb_status));
2228         fxp_scb_cmd(sc, FXP_SCB_COMMAND_CU_START);
2229         /* ...and wait for it to complete. */
2230         fxp_dma_wait(&cbp->cb_status, sc);
2231         if_printf(&sc->arpcom.ac_if,
2232             "Microcode loaded, int_delay: %d usec  bundle_max: %d\n",
2233             sc->tunable_int_delay,
2234             uc->bundle_max_offset == 0 ? 0 : sc->tunable_bundle_max);
2235         sc->flags |= FXP_FLAG_UCODE;
2236 }
2237
2238 static int
2239 sysctl_int_range(SYSCTL_HANDLER_ARGS, int low, int high)
2240 {
2241         int error, value;
2242
2243         value = *(int *)arg1;
2244         error = sysctl_handle_int(oidp, &value, 0, req);
2245         if (error || !req->newptr)
2246                 return (error);
2247         if (value < low || value > high)
2248                 return (EINVAL);
2249         *(int *)arg1 = value;
2250         return (0);
2251 }
2252
2253 /*
2254  * Interrupt delay is expressed in microseconds, a multiplier is used
2255  * to convert this to the appropriate clock ticks before using.
2256  */
2257 static int
2258 sysctl_hw_fxp_int_delay(SYSCTL_HANDLER_ARGS)
2259 {
2260         return (sysctl_int_range(oidp, arg1, arg2, req, 300, 3000));
2261 }
2262
2263 static int
2264 sysctl_hw_fxp_bundle_max(SYSCTL_HANDLER_ARGS)
2265 {
2266         return (sysctl_int_range(oidp, arg1, arg2, req, 1, 0xffff));
2267 }