sys/dev/netif/tl/if_tl.c

   1 /*
   2  * Copyright (c) 1997, 1998
   3  *      Bill Paul <wpaul@ctr.columbia.edu>.  All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. Redistributions in binary form must reproduce the above copyright
  11  *    notice, this list of conditions and the following disclaimer in the
  12  *    documentation and/or other materials provided with the distribution.
  13  * 3. All advertising materials mentioning features or use of this software
  14  *    must display the following acknowledgement:
  15  *      This product includes software developed by Bill Paul.
  16  * 4. Neither the name of the author nor the names of any co-contributors
  17  *    may be used to endorse or promote products derived from this software
  18  *    without specific prior written permission.
  19  *
  20  * THIS SOFTWARE IS PROVIDED BY Bill Paul AND CONTRIBUTORS ``AS IS'' AND
  21  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  22  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  23  * ARE DISCLAIMED.  IN NO EVENT SHALL Bill Paul OR THE VOICES IN HIS HEAD
  24  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  25  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  26  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  27  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  28  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  29  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
  30  * THE POSSIBILITY OF SUCH DAMAGE.
  31  *
  32  * $FreeBSD: src/sys/pci/if_tl.c,v 1.51.2.5 2001/12/16 15:46:08 luigi Exp $
  33  * $DragonFly: src/sys/dev/netif/tl/if_tl.c,v 1.25 2005/06/11 08:57:26 joerg Exp $
  34  */
  35
  36 /*
  37  * Texas Instruments ThunderLAN driver for FreeBSD 2.2.6 and 3.x.
  38  * Supports many Compaq PCI NICs based on the ThunderLAN ethernet controller,
  39  * the National Semiconductor DP83840A physical interface and the
  40  * Microchip Technology 24Cxx series serial EEPROM.
  41  *
  42  * Written using the following four documents:
  43  *
  44  * Texas Instruments ThunderLAN Programmer's Guide (www.ti.com)
  45  * National Semiconductor DP83840A data sheet (www.national.com)
  46  * Microchip Technology 24C02C data sheet (www.microchip.com)
  47  * Micro Linear ML6692 100BaseTX only PHY data sheet (www.microlinear.com)
  48  *
  49  * Written by Bill Paul <wpaul@ctr.columbia.edu>
  50  * Electrical Engineering Department
  51  * Columbia University, New York City
  52  */
  53
  54 /*
  55  * Some notes about the ThunderLAN:
  56  *
  57  * The ThunderLAN controller is a single chip containing PCI controller
  58  * logic, approximately 3K of on-board SRAM, a LAN controller, and media
  59  * independent interface (MII) bus. The MII allows the ThunderLAN chip to
  60  * control up to 32 different physical interfaces (PHYs). The ThunderLAN
  61  * also has a built-in 10baseT PHY, allowing a single ThunderLAN controller
  62  * to act as a complete ethernet interface.
  63  *
  64  * Other PHYs may be attached to the ThunderLAN; the Compaq 10/100 cards
  65  * use a National Semiconductor DP83840A PHY that supports 10 or 100Mb/sec
  66  * in full or half duplex. Some of the Compaq Deskpro machines use a
  67  * Level 1 LXT970 PHY with the same capabilities. Certain Olicom adapters
  68  * use a Micro Linear ML6692 100BaseTX only PHY, which can be used in
  69  * concert with the ThunderLAN's internal PHY to provide full 10/100
  70  * support. This is cheaper than using a standalone external PHY for both
  71  * 10/100 modes and letting the ThunderLAN's internal PHY go to waste.
  72  * A serial EEPROM is also attached to the ThunderLAN chip to provide
  73  * power-up default register settings and for storing the adapter's
  74  * station address. Although not supported by this driver, the ThunderLAN
  75  * chip can also be connected to token ring PHYs.
  76  *
  77  * The ThunderLAN has a set of registers which can be used to issue
  78  * commands, acknowledge interrupts, and to manipulate other internal
  79  * registers on its DIO bus. The primary registers can be accessed
  80  * using either programmed I/O (inb/outb) or via PCI memory mapping,
  81  * depending on how the card is configured during the PCI probing
  82  * phase. It is even possible to have both PIO and memory mapped
  83  * access turned on at the same time.
  84  *
  85  * Frame reception and transmission with the ThunderLAN chip is done
  86  * using frame 'lists.' A list structure looks more or less like this:
  87  *
  88  * struct tl_frag {
  89  *      u_int32_t               fragment_address;
  90  *      u_int32_t               fragment_size;
  91  * };
  92  * struct tl_list {
  93  *      u_int32_t               forward_pointer;
  94  *      u_int16_t               cstat;
  95  *      u_int16_t               frame_size;
  96  *      struct tl_frag          fragments[10];
  97  * };
  98  *
  99  * The forward pointer in the list header can be either a 0 or the address
 100  * of another list, which allows several lists to be linked together. Each
 101  * list contains up to 10 fragment descriptors. This means the chip allows
 102  * ethernet frames to be broken up into up to 10 chunks for transfer to
 103  * and from the SRAM. Note that the forward pointer and fragment buffer
 104  * addresses are physical memory addresses, not virtual. Note also that
 105  * a single ethernet frame can not span lists: if the host wants to
 106  * transmit a frame and the frame data is split up over more than 10
 107  * buffers, the frame has to collapsed before it can be transmitted.
 108  *
 109  * To receive frames, the driver sets up a number of lists and populates
 110  * the fragment descriptors, then it sends an RX GO command to the chip.
 111  * When a frame is received, the chip will DMA it into the memory regions
 112  * specified by the fragment descriptors and then trigger an RX 'end of
 113  * frame interrupt' when done. The driver may choose to use only one
 114  * fragment per list; this may result is slighltly less efficient use
 115  * of memory in exchange for improving performance.
 116  *
 117  * To transmit frames, the driver again sets up lists and fragment
 118  * descriptors, only this time the buffers contain frame data that
 119  * is to be DMA'ed into the chip instead of out of it. Once the chip
 120  * has transfered the data into its on-board SRAM, it will trigger a
 121  * TX 'end of frame' interrupt. It will also generate an 'end of channel'
 122  * interrupt when it reaches the end of the list.
 123  */
 124
 125 /*
 126  * Some notes about this driver:
 127  *
 128  * The ThunderLAN chip provides a couple of different ways to organize
 129  * reception, transmission and interrupt handling. The simplest approach
 130  * is to use one list each for transmission and reception. In this mode,
 131  * the ThunderLAN will generate two interrupts for every received frame
 132  * (one RX EOF and one RX EOC) and two for each transmitted frame (one
 133  * TX EOF and one TX EOC). This may make the driver simpler but it hurts
 134  * performance to have to handle so many interrupts.
 135  *
 136  * Initially I wanted to create a circular list of receive buffers so
 137  * that the ThunderLAN chip would think there was an infinitely long
 138  * receive channel and never deliver an RXEOC interrupt. However this
 139  * doesn't work correctly under heavy load: while the manual says the
 140  * chip will trigger an RXEOF interrupt each time a frame is copied into
 141  * memory, you can't count on the chip waiting around for you to acknowledge
 142  * the interrupt before it starts trying to DMA the next frame. The result
 143  * is that the chip might traverse the entire circular list and then wrap
 144  * around before you have a chance to do anything about it. Consequently,
 145  * the receive list is terminated (with a 0 in the forward pointer in the
 146  * last element). Each time an RXEOF interrupt arrives, the used list
 147  * is shifted to the end of the list. This gives the appearance of an
 148  * infinitely large RX chain so long as the driver doesn't fall behind
 149  * the chip and allow all of the lists to be filled up.
 150  *
 151  * If all the lists are filled, the adapter will deliver an RX 'end of
 152  * channel' interrupt when it hits the 0 forward pointer at the end of
 153  * the chain. The RXEOC handler then cleans out the RX chain and resets
 154  * the list head pointer in the ch_parm register and restarts the receiver.
 155  *
 156  * For frame transmission, it is possible to program the ThunderLAN's
 157  * transmit interrupt threshold so that the chip can acknowledge multiple
 158  * lists with only a single TX EOF interrupt. This allows the driver to
 159  * queue several frames in one shot, and only have to handle a total
 160  * two interrupts (one TX EOF and one TX EOC) no matter how many frames
 161  * are transmitted. Frame transmission is done directly out of the
 162  * mbufs passed to the tl_start() routine via the interface send queue.
 163  * The driver simply sets up the fragment descriptors in the transmit
 164  * lists to point to the mbuf data regions and sends a TX GO command.
 165  *
 166  * Note that since the RX and TX lists themselves are always used
 167  * only by the driver, the are malloc()ed once at driver initialization
 168  * time and never free()ed.
 169  *
 170  * Also, in order to remain as platform independent as possible, this
 171  * driver uses memory mapped register access to manipulate the card
 172  * as opposed to programmed I/O. This avoids the use of the inb/outb
 173  * (and related) instructions which are specific to the i386 platform.
 174  *
 175  * Using these techniques, this driver achieves very high performance
 176  * by minimizing the amount of interrupts generated during large
 177  * transfers and by completely avoiding buffer copies. Frame transfer
 178  * to and from the ThunderLAN chip is performed entirely by the chip
 179  * itself thereby reducing the load on the host CPU.
 180  */
 181
 182 #include <sys/param.h>
 183 #include <sys/systm.h>
 184 #include <sys/sockio.h>
 185 #include <sys/mbuf.h>
 186 #include <sys/malloc.h>
 187 #include <sys/kernel.h>
 188 #include <sys/socket.h>
 189 #include <sys/thread2.h>
 190
 191 #include <net/if.h>
 192 #include <net/ifq_var.h>
 193 #include <net/if_arp.h>
 194 #include <net/ethernet.h>
 195 #include <net/if_dl.h>
 196 #include <net/if_media.h>
 197
 198 #include <net/bpf.h>
 199
 200 #include <vm/vm.h>              /* for vtophys */
 201 #include <vm/pmap.h>            /* for vtophys */
 202 #include <machine/clock.h>      /* for DELAY */
 203 #include <machine/bus_memio.h>
 204 #include <machine/bus_pio.h>
 205 #include <machine/bus.h>
 206 #include <machine/resource.h>
 207 #include <sys/bus.h>
 208 #include <sys/rman.h>
 209
 210 #include "../mii_layer/mii.h"
 211 #include "../mii_layer/miivar.h"
 212
 213 #include <bus/pci/pcireg.h>
 214 #include <bus/pci/pcivar.h>
 215
 216 /*
 217  * Default to using PIO register access mode to pacify certain
 218  * laptop docking stations with built-in ThunderLAN chips that
 219  * don't seem to handle memory mapped mode properly.
 220  */
 221 #define TL_USEIOSPACE
 222
 223 #include "if_tlreg.h"
 224
 225 /* "controller miibus0" required.  See GENERIC if you get errors here. */
 226 #include "miibus_if.h"
 227
 228 /*
 229  * Various supported device vendors/types and their names.
 230  */
 231
 232 static struct tl_type tl_devs[] = {
 233         { TI_VENDORID,  TI_DEVICEID_THUNDERLAN,
 234                 "Texas Instruments ThunderLAN" },
 235         { COMPAQ_VENDORID, COMPAQ_DEVICEID_NETEL_10,
 236                 "Compaq Netelligent 10" },
 237         { COMPAQ_VENDORID, COMPAQ_DEVICEID_NETEL_10_100,
 238                 "Compaq Netelligent 10/100" },
 239         { COMPAQ_VENDORID, COMPAQ_DEVICEID_NETEL_10_100_PROLIANT,
 240                 "Compaq Netelligent 10/100 Proliant" },
 241         { COMPAQ_VENDORID, COMPAQ_DEVICEID_NETEL_10_100_DUAL,
 242                 "Compaq Netelligent 10/100 Dual Port" },
 243         { COMPAQ_VENDORID, COMPAQ_DEVICEID_NETFLEX_3P_INTEGRATED,
 244                 "Compaq NetFlex-3/P Integrated" },
 245         { COMPAQ_VENDORID, COMPAQ_DEVICEID_NETFLEX_3P,
 246                 "Compaq NetFlex-3/P" },
 247         { COMPAQ_VENDORID, COMPAQ_DEVICEID_NETFLEX_3P_BNC,
 248                 "Compaq NetFlex 3/P w/ BNC" },
 249         { COMPAQ_VENDORID, COMPAQ_DEVICEID_NETEL_10_100_EMBEDDED,
 250                 "Compaq Netelligent 10/100 TX Embedded UTP" },
 251         { COMPAQ_VENDORID, COMPAQ_DEVICEID_NETEL_10_T2_UTP_COAX,
 252                 "Compaq Netelligent 10 T/2 PCI UTP/Coax" },
 253         { COMPAQ_VENDORID, COMPAQ_DEVICEID_NETEL_10_100_TX_UTP,
 254                 "Compaq Netelligent 10/100 TX UTP" },
 255         { OLICOM_VENDORID, OLICOM_DEVICEID_OC2183,
 256                 "Olicom OC-2183/2185" },
 257         { OLICOM_VENDORID, OLICOM_DEVICEID_OC2325,
 258                 "Olicom OC-2325" },
 259         { OLICOM_VENDORID, OLICOM_DEVICEID_OC2326,
 260                 "Olicom OC-2326 10/100 TX UTP" },
 261         { 0, 0, NULL }
 262 };
 263
 264 static int tl_probe             (device_t);
 265 static int tl_attach            (device_t);
 266 static int tl_detach            (device_t);
 267 static int tl_intvec_rxeoc      (void *, u_int32_t);
 268 static int tl_intvec_txeoc      (void *, u_int32_t);
 269 static int tl_intvec_txeof      (void *, u_int32_t);
 270 static int tl_intvec_rxeof      (void *, u_int32_t);
 271 static int tl_intvec_adchk      (void *, u_int32_t);
 272 static int tl_intvec_netsts     (void *, u_int32_t);
 273
 274 static int tl_newbuf            (struct tl_softc *,
 275                                         struct tl_chain_onefrag *);
 276 static void tl_stats_update     (void *);
 277 static int tl_encap             (struct tl_softc *, struct tl_chain *,
 278                                                 struct mbuf *);
 279
 280 static void tl_intr             (void *);
 281 static void tl_start            (struct ifnet *);
 282 static int tl_ioctl             (struct ifnet *, u_long, caddr_t,
 283                                                 struct ucred *);
 284 static void tl_init             (void *);
 285 static void tl_stop             (struct tl_softc *);
 286 static void tl_watchdog         (struct ifnet *);
 287 static void tl_shutdown         (device_t);
 288 static int tl_ifmedia_upd       (struct ifnet *);
 289 static void tl_ifmedia_sts      (struct ifnet *, struct ifmediareq *);
 290
 291 static u_int8_t tl_eeprom_putbyte       (struct tl_softc *, int);
 292 static u_int8_t tl_eeprom_getbyte       (struct tl_softc *,
 293                                                 int, u_int8_t *);
 294 static int tl_read_eeprom       (struct tl_softc *, caddr_t, int, int);
 295
 296 static void tl_mii_sync         (struct tl_softc *);
 297 static void tl_mii_send         (struct tl_softc *, u_int32_t, int);
 298 static int tl_mii_readreg       (struct tl_softc *, struct tl_mii_frame *);
 299 static int tl_mii_writereg      (struct tl_softc *, struct tl_mii_frame *);
 300 static int tl_miibus_readreg    (device_t, int, int);
 301 static int tl_miibus_writereg   (device_t, int, int, int);
 302 static void tl_miibus_statchg   (device_t);
 303
 304 static void tl_setmode          (struct tl_softc *, int);
 305 static int tl_calchash          (caddr_t);
 306 static void tl_setmulti         (struct tl_softc *);
 307 static void tl_setfilt          (struct tl_softc *, caddr_t, int);
 308 static void tl_softreset        (struct tl_softc *, int);
 309 static void tl_hardreset        (device_t);
 310 static int tl_list_rx_init      (struct tl_softc *);
 311 static int tl_list_tx_init      (struct tl_softc *);
 312
 313 static u_int8_t tl_dio_read8    (struct tl_softc *, int);
 314 static u_int16_t tl_dio_read16  (struct tl_softc *, int);
 315 static u_int32_t tl_dio_read32  (struct tl_softc *, int);
 316 static void tl_dio_write8       (struct tl_softc *, int, int);
 317 static void tl_dio_write16      (struct tl_softc *, int, int);
 318 static void tl_dio_write32      (struct tl_softc *, int, int);
 319 static void tl_dio_setbit       (struct tl_softc *, int, int);
 320 static void tl_dio_clrbit       (struct tl_softc *, int, int);
 321 static void tl_dio_setbit16     (struct tl_softc *, int, int);
 322 static void tl_dio_clrbit16     (struct tl_softc *, int, int);
 323
 324 #ifdef TL_USEIOSPACE
 325 #define TL_RES          SYS_RES_IOPORT
 326 #define TL_RID          TL_PCI_LOIO
 327 #else
 328 #define TL_RES          SYS_RES_MEMORY
 329 #define TL_RID          TL_PCI_LOMEM
 330 #endif
 331
 332 static device_method_t tl_methods[] = {
 333         /* Device interface */
 334         DEVMETHOD(device_probe,         tl_probe),
 335         DEVMETHOD(device_attach,        tl_attach),
 336         DEVMETHOD(device_detach,        tl_detach),
 337         DEVMETHOD(device_shutdown,      tl_shutdown),
 338
 339         /* bus interface */
 340         DEVMETHOD(bus_print_child,      bus_generic_print_child),
 341         DEVMETHOD(bus_driver_added,     bus_generic_driver_added),
 342
 343         /* MII interface */
 344         DEVMETHOD(miibus_readreg,       tl_miibus_readreg),
 345         DEVMETHOD(miibus_writereg,      tl_miibus_writereg),
 346         DEVMETHOD(miibus_statchg,       tl_miibus_statchg),
 347
 348         { 0, 0 }
 349 };
 350
 351 static driver_t tl_driver = {
 352         "tl",
 353         tl_methods,
 354         sizeof(struct tl_softc)
 355 };
 356
 357 static devclass_t tl_devclass;
 358
 359 DECLARE_DUMMY_MODULE(if_tl);
 360 DRIVER_MODULE(if_tl, pci, tl_driver, tl_devclass, 0, 0);
 361 DRIVER_MODULE(miibus, tl, miibus_driver, miibus_devclass, 0, 0);
 362
 363 static u_int8_t tl_dio_read8(sc, reg)
 364         struct tl_softc         *sc;
 365         int                     reg;
 366 {
 367         CSR_WRITE_2(sc, TL_DIO_ADDR, reg);
 368         return(CSR_READ_1(sc, TL_DIO_DATA + (reg & 3)));
 369 }
 370
 371 static u_int16_t tl_dio_read16(sc, reg)
 372         struct tl_softc         *sc;
 373         int                     reg;
 374 {
 375         CSR_WRITE_2(sc, TL_DIO_ADDR, reg);
 376         return(CSR_READ_2(sc, TL_DIO_DATA + (reg & 3)));
 377 }
 378
 379 static u_int32_t tl_dio_read32(sc, reg)
 380         struct tl_softc         *sc;
 381         int                     reg;
 382 {
 383         CSR_WRITE_2(sc, TL_DIO_ADDR, reg);
 384         return(CSR_READ_4(sc, TL_DIO_DATA + (reg & 3)));
 385 }
 386
 387 static void tl_dio_write8(sc, reg, val)
 388         struct tl_softc         *sc;
 389         int                     reg;
 390         int                     val;
 391 {
 392         CSR_WRITE_2(sc, TL_DIO_ADDR, reg);
 393         CSR_WRITE_1(sc, TL_DIO_DATA + (reg & 3), val);
 394         return;
 395 }
 396
 397 static void tl_dio_write16(sc, reg, val)
 398         struct tl_softc         *sc;
 399         int                     reg;
 400         int                     val;
 401 {
 402         CSR_WRITE_2(sc, TL_DIO_ADDR, reg);
 403         CSR_WRITE_2(sc, TL_DIO_DATA + (reg & 3), val);
 404         return;
 405 }
 406
 407 static void tl_dio_write32(sc, reg, val)
 408         struct tl_softc         *sc;
 409         int                     reg;
 410         int                     val;
 411 {
 412         CSR_WRITE_2(sc, TL_DIO_ADDR, reg);
 413         CSR_WRITE_4(sc, TL_DIO_DATA + (reg & 3), val);
 414         return;
 415 }
 416
 417 static void tl_dio_setbit(sc, reg, bit)
 418         struct tl_softc         *sc;
 419         int                     reg;
 420         int                     bit;
 421 {
 422         u_int8_t                        f;
 423
 424         CSR_WRITE_2(sc, TL_DIO_ADDR, reg);
 425         f = CSR_READ_1(sc, TL_DIO_DATA + (reg & 3));
 426         f |= bit;
 427         CSR_WRITE_1(sc, TL_DIO_DATA + (reg & 3), f);
 428
 429         return;
 430 }
 431
 432 static void tl_dio_clrbit(sc, reg, bit)
 433         struct tl_softc         *sc;
 434         int                     reg;
 435         int                     bit;
 436 {
 437         u_int8_t                        f;
 438
 439         CSR_WRITE_2(sc, TL_DIO_ADDR, reg);
 440         f = CSR_READ_1(sc, TL_DIO_DATA + (reg & 3));
 441         f &= ~bit;
 442         CSR_WRITE_1(sc, TL_DIO_DATA + (reg & 3), f);
 443
 444         return;
 445 }
 446
 447 static void tl_dio_setbit16(sc, reg, bit)
 448         struct tl_softc         *sc;
 449         int                     reg;
 450         int                     bit;
 451 {
 452         u_int16_t                       f;
 453
 454         CSR_WRITE_2(sc, TL_DIO_ADDR, reg);
 455         f = CSR_READ_2(sc, TL_DIO_DATA + (reg & 3));
 456         f |= bit;
 457         CSR_WRITE_2(sc, TL_DIO_DATA + (reg & 3), f);
 458
 459         return;
 460 }
 461
 462 static void tl_dio_clrbit16(sc, reg, bit)
 463         struct tl_softc         *sc;
 464         int                     reg;
 465         int                     bit;
 466 {
 467         u_int16_t                       f;
 468
 469         CSR_WRITE_2(sc, TL_DIO_ADDR, reg);
 470         f = CSR_READ_2(sc, TL_DIO_DATA + (reg & 3));
 471         f &= ~bit;
 472         CSR_WRITE_2(sc, TL_DIO_DATA + (reg & 3), f);
 473
 474         return;
 475 }
 476
 477 /*
 478  * Send an instruction or address to the EEPROM, check for ACK.
 479  */
 480 static u_int8_t tl_eeprom_putbyte(sc, byte)
 481         struct tl_softc         *sc;
 482         int                     byte;
 483 {
 484         int             i, ack = 0;
 485
 486         /*
 487          * Make sure we're in TX mode.
 488          */
 489         tl_dio_setbit(sc, TL_NETSIO, TL_SIO_ETXEN);
 490
 491         /*
 492          * Feed in each bit and stobe the clock.
 493          */
 494         for (i = 0x80; i; i >>= 1) {
 495                 if (byte & i) {
 496                         tl_dio_setbit(sc, TL_NETSIO, TL_SIO_EDATA);
 497                 } else {
 498                         tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_EDATA);
 499                 }
 500                 DELAY(1);
 501                 tl_dio_setbit(sc, TL_NETSIO, TL_SIO_ECLOK);
 502                 DELAY(1);
 503                 tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_ECLOK);
 504         }
 505
 506         /*
 507          * Turn off TX mode.
 508          */
 509         tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_ETXEN);
 510
 511         /*
 512          * Check for ack.
 513          */
 514         tl_dio_setbit(sc, TL_NETSIO, TL_SIO_ECLOK);
 515         ack = tl_dio_read8(sc, TL_NETSIO) & TL_SIO_EDATA;
 516         tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_ECLOK);
 517
 518         return(ack);
 519 }
 520
 521 /*
 522  * Read a byte of data stored in the EEPROM at address 'addr.'
 523  */
 524 static u_int8_t tl_eeprom_getbyte(sc, addr, dest)
 525         struct tl_softc         *sc;
 526         int                     addr;
 527         u_int8_t                *dest;
 528 {
 529         int             i;
 530         u_int8_t                byte = 0;
 531
 532         tl_dio_write8(sc, TL_NETSIO, 0);
 533
 534         EEPROM_START;
 535
 536         /*
 537          * Send write control code to EEPROM.
 538          */
 539         if (tl_eeprom_putbyte(sc, EEPROM_CTL_WRITE)) {
 540                 printf("tl%d: failed to send write command, status: %x\n",
 541                                 sc->tl_unit, tl_dio_read8(sc, TL_NETSIO));
 542                 return(1);
 543         }
 544
 545         /*
 546          * Send address of byte we want to read.
 547          */
 548         if (tl_eeprom_putbyte(sc, addr)) {
 549                 printf("tl%d: failed to send address, status: %x\n",
 550                                 sc->tl_unit, tl_dio_read8(sc, TL_NETSIO));
 551                 return(1);
 552         }
 553
 554         EEPROM_STOP;
 555         EEPROM_START;
 556         /*
 557          * Send read control code to EEPROM.
 558          */
 559         if (tl_eeprom_putbyte(sc, EEPROM_CTL_READ)) {
 560                 printf("tl%d: failed to send write command, status: %x\n",
 561                                 sc->tl_unit, tl_dio_read8(sc, TL_NETSIO));
 562                 return(1);
 563         }
 564
 565         /*
 566          * Start reading bits from EEPROM.
 567          */
 568         tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_ETXEN);
 569         for (i = 0x80; i; i >>= 1) {
 570                 tl_dio_setbit(sc, TL_NETSIO, TL_SIO_ECLOK);
 571                 DELAY(1);
 572                 if (tl_dio_read8(sc, TL_NETSIO) & TL_SIO_EDATA)
 573                         byte |= i;
 574                 tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_ECLOK);
 575                 DELAY(1);
 576         }
 577
 578         EEPROM_STOP;
 579
 580         /*
 581          * No ACK generated for read, so just return byte.
 582          */
 583
 584         *dest = byte;
 585
 586         return(0);
 587 }
 588
 589 /*
 590  * Read a sequence of bytes from the EEPROM.
 591  */
 592 static int tl_read_eeprom(sc, dest, off, cnt)
 593         struct tl_softc         *sc;
 594         caddr_t                 dest;
 595         int                     off;
 596         int                     cnt;
 597 {
 598         int                     err = 0, i;
 599         u_int8_t                byte = 0;
 600
 601         for (i = 0; i < cnt; i++) {
 602                 err = tl_eeprom_getbyte(sc, off + i, &byte);
 603                 if (err)
 604                         break;
 605                 *(dest + i) = byte;
 606         }
 607
 608         return(err ? 1 : 0);
 609 }
 610
 611 static void tl_mii_sync(sc)
 612         struct tl_softc         *sc;
 613 {
 614         int             i;
 615
 616         tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_MTXEN);
 617
 618         for (i = 0; i < 32; i++) {
 619                 tl_dio_setbit(sc, TL_NETSIO, TL_SIO_MCLK);
 620                 tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_MCLK);
 621         }
 622
 623         return;
 624 }
 625
 626 static void tl_mii_send(sc, bits, cnt)
 627         struct tl_softc         *sc;
 628         u_int32_t               bits;
 629         int                     cnt;
 630 {
 631         int                     i;
 632
 633         for (i = (0x1 << (cnt - 1)); i; i >>= 1) {
 634                 tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_MCLK);
 635                 if (bits & i) {
 636                         tl_dio_setbit(sc, TL_NETSIO, TL_SIO_MDATA);
 637                 } else {
 638                         tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_MDATA);
 639                 }
 640                 tl_dio_setbit(sc, TL_NETSIO, TL_SIO_MCLK);
 641         }
 642 }
 643
 644 static int tl_mii_readreg(sc, frame)
 645         struct tl_softc         *sc;
 646         struct tl_mii_frame     *frame;
 647
 648 {
 649         int                     i, ack;
 650         int                     minten = 0;
 651
 652         crit_enter();
 653
 654         tl_mii_sync(sc);
 655
 656         /*
 657          * Set up frame for RX.
 658          */
 659         frame->mii_stdelim = TL_MII_STARTDELIM;
 660         frame->mii_opcode = TL_MII_READOP;
 661         frame->mii_turnaround = 0;
 662         frame->mii_data = 0;
 663
 664         /*
 665          * Turn off MII interrupt by forcing MINTEN low.
 666          */
 667         minten = tl_dio_read8(sc, TL_NETSIO) & TL_SIO_MINTEN;
 668         if (minten) {
 669                 tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_MINTEN);
 670         }
 671
 672         /*
 673          * Turn on data xmit.
 674          */
 675         tl_dio_setbit(sc, TL_NETSIO, TL_SIO_MTXEN);
 676
 677         /*
 678          * Send command/address info.
 679          */
 680         tl_mii_send(sc, frame->mii_stdelim, 2);
 681         tl_mii_send(sc, frame->mii_opcode, 2);
 682         tl_mii_send(sc, frame->mii_phyaddr, 5);
 683         tl_mii_send(sc, frame->mii_regaddr, 5);
 684
 685         /*
 686          * Turn off xmit.
 687          */
 688         tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_MTXEN);
 689
 690         /* Idle bit */
 691         tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_MCLK);
 692         tl_dio_setbit(sc, TL_NETSIO, TL_SIO_MCLK);
 693
 694         /* Check for ack */
 695         tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_MCLK);
 696         ack = tl_dio_read8(sc, TL_NETSIO) & TL_SIO_MDATA;
 697
 698         /* Complete the cycle */
 699         tl_dio_setbit(sc, TL_NETSIO, TL_SIO_MCLK);
 700
 701         /*
 702          * Now try reading data bits. If the ack failed, we still
 703          * need to clock through 16 cycles to keep the PHYs in sync.
 704          */
 705         if (ack) {
 706                 for(i = 0; i < 16; i++) {
 707                         tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_MCLK);
 708                         tl_dio_setbit(sc, TL_NETSIO, TL_SIO_MCLK);
 709                 }
 710                 goto fail;
 711         }
 712
 713         for (i = 0x8000; i; i >>= 1) {
 714                 tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_MCLK);
 715                 if (!ack) {
 716                         if (tl_dio_read8(sc, TL_NETSIO) & TL_SIO_MDATA)
 717                                 frame->mii_data |= i;
 718                 }
 719                 tl_dio_setbit(sc, TL_NETSIO, TL_SIO_MCLK);
 720         }
 721
 722 fail:
 723
 724         tl_dio_setbit(sc, TL_NETSIO, TL_SIO_MCLK);
 725         tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_MCLK);
 726
 727         /* Reenable interrupts */
 728         if (minten) {
 729                 tl_dio_setbit(sc, TL_NETSIO, TL_SIO_MINTEN);
 730         }
 731
 732         crit_exit();
 733
 734         if (ack)
 735                 return(1);
 736         return(0);
 737 }
 738
 739 static int tl_mii_writereg(sc, frame)
 740         struct tl_softc         *sc;
 741         struct tl_mii_frame     *frame;
 742
 743 {
 744         int                     minten;
 745
 746         tl_mii_sync(sc);
 747
 748         crit_enter();
 749         /*
 750          * Set up frame for TX.
 751          */
 752
 753         frame->mii_stdelim = TL_MII_STARTDELIM;
 754         frame->mii_opcode = TL_MII_WRITEOP;
 755         frame->mii_turnaround = TL_MII_TURNAROUND;
 756
 757         /*
 758          * Turn off MII interrupt by forcing MINTEN low.
 759          */
 760         minten = tl_dio_read8(sc, TL_NETSIO) & TL_SIO_MINTEN;
 761         if (minten) {
 762                 tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_MINTEN);
 763         }
 764
 765         /*
 766          * Turn on data output.
 767          */
 768         tl_dio_setbit(sc, TL_NETSIO, TL_SIO_MTXEN);
 769
 770         tl_mii_send(sc, frame->mii_stdelim, 2);
 771         tl_mii_send(sc, frame->mii_opcode, 2);
 772         tl_mii_send(sc, frame->mii_phyaddr, 5);
 773         tl_mii_send(sc, frame->mii_regaddr, 5);
 774         tl_mii_send(sc, frame->mii_turnaround, 2);
 775         tl_mii_send(sc, frame->mii_data, 16);
 776
 777         tl_dio_setbit(sc, TL_NETSIO, TL_SIO_MCLK);
 778         tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_MCLK);
 779
 780         /*
 781          * Turn off xmit.
 782          */
 783         tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_MTXEN);
 784
 785         /* Reenable interrupts */
 786         if (minten)
 787                 tl_dio_setbit(sc, TL_NETSIO, TL_SIO_MINTEN);
 788
 789         crit_exit();
 790
 791         return(0);
 792 }
 793
 794 static int tl_miibus_readreg(dev, phy, reg)
 795         device_t                dev;
 796         int                     phy, reg;
 797 {
 798         struct tl_softc         *sc;
 799         struct tl_mii_frame     frame;
 800
 801         sc = device_get_softc(dev);
 802         bzero((char *)&frame, sizeof(frame));
 803
 804         frame.mii_phyaddr = phy;
 805         frame.mii_regaddr = reg;
 806         tl_mii_readreg(sc, &frame);
 807
 808         return(frame.mii_data);
 809 }
 810
 811 static int tl_miibus_writereg(dev, phy, reg, data)
 812         device_t                dev;
 813         int                     phy, reg, data;
 814 {
 815         struct tl_softc         *sc;
 816         struct tl_mii_frame     frame;
 817
 818         sc = device_get_softc(dev);
 819         bzero((char *)&frame, sizeof(frame));
 820
 821         frame.mii_phyaddr = phy;
 822         frame.mii_regaddr = reg;
 823         frame.mii_data = data;
 824
 825         tl_mii_writereg(sc, &frame);
 826
 827         return(0);
 828 }
 829
 830 static void tl_miibus_statchg(dev)
 831         device_t                dev;
 832 {
 833         struct tl_softc         *sc;
 834         struct mii_data         *mii;
 835
 836         sc = device_get_softc(dev);
 837         mii = device_get_softc(sc->tl_miibus);
 838
 839         if ((mii->mii_media_active & IFM_GMASK) == IFM_FDX) {
 840                 tl_dio_setbit(sc, TL_NETCMD, TL_CMD_DUPLEX);
 841         } else {
 842                 tl_dio_clrbit(sc, TL_NETCMD, TL_CMD_DUPLEX);
 843         }
 844
 845         return;
 846 }
 847
 848 /*
 849  * Set modes for bitrate devices.
 850  */
 851 static void tl_setmode(sc, media)
 852         struct tl_softc         *sc;
 853         int                     media;
 854 {
 855         if (IFM_SUBTYPE(media) == IFM_10_5)
 856                 tl_dio_setbit(sc, TL_ACOMMIT, TL_AC_MTXD1);
 857         if (IFM_SUBTYPE(media) == IFM_10_T) {
 858                 tl_dio_clrbit(sc, TL_ACOMMIT, TL_AC_MTXD1);
 859                 if ((media & IFM_GMASK) == IFM_FDX) {
 860                         tl_dio_clrbit(sc, TL_ACOMMIT, TL_AC_MTXD3);
 861                         tl_dio_setbit(sc, TL_NETCMD, TL_CMD_DUPLEX);
 862                 } else {
 863                         tl_dio_setbit(sc, TL_ACOMMIT, TL_AC_MTXD3);
 864                         tl_dio_clrbit(sc, TL_NETCMD, TL_CMD_DUPLEX);
 865                 }
 866         }
 867
 868         return;
 869 }
 870
 871 /*
 872  * Calculate the hash of a MAC address for programming the multicast hash
 873  * table.  This hash is simply the address split into 6-bit chunks
 874  * XOR'd, e.g.
 875  * byte: 000000|00 1111|1111 22|222222|333333|33 4444|4444 55|555555
 876  * bit:  765432|10 7654|3210 76|543210|765432|10 7654|3210 76|543210
 877  * Bytes 0-2 and 3-5 are symmetrical, so are folded together.  Then
 878  * the folded 24-bit value is split into 6-bit portions and XOR'd.
 879  */
 880 static int tl_calchash(addr)
 881         caddr_t                 addr;
 882 {
 883         int                     t;
 884
 885         t = (addr[0] ^ addr[3]) << 16 | (addr[1] ^ addr[4]) << 8 |
 886                 (addr[2] ^ addr[5]);
 887         return ((t >> 18) ^ (t >> 12) ^ (t >> 6) ^ t) & 0x3f;
 888 }
 889
 890 /*
 891  * The ThunderLAN has a perfect MAC address filter in addition to
 892  * the multicast hash filter. The perfect filter can be programmed
 893  * with up to four MAC addresses. The first one is always used to
 894  * hold the station address, which leaves us free to use the other
 895  * three for multicast addresses.
 896  */
 897 static void tl_setfilt(sc, addr, slot)
 898         struct tl_softc         *sc;
 899         caddr_t                 addr;
 900         int                     slot;
 901 {
 902         int                     i;
 903         u_int16_t               regaddr;
 904
 905         regaddr = TL_AREG0_B5 + (slot * ETHER_ADDR_LEN);
 906
 907         for (i = 0; i < ETHER_ADDR_LEN; i++)
 908                 tl_dio_write8(sc, regaddr + i, *(addr + i));
 909
 910         return;
 911 }
 912
 913 /*
 914  * XXX In FreeBSD 3.0, multicast addresses are managed using a doubly
 915  * linked list. This is fine, except addresses are added from the head
 916  * end of the list. We want to arrange for 224.0.0.1 (the "all hosts")
 917  * group to always be in the perfect filter, but as more groups are added,
 918  * the 224.0.0.1 entry (which is always added first) gets pushed down
 919  * the list and ends up at the tail. So after 3 or 4 multicast groups
 920  * are added, the all-hosts entry gets pushed out of the perfect filter
 921  * and into the hash table.
 922  *
 923  * Because the multicast list is a doubly-linked list as opposed to a
 924  * circular queue, we don't have the ability to just grab the tail of
 925  * the list and traverse it backwards. Instead, we have to traverse
 926  * the list once to find the tail, then traverse it again backwards to
 927  * update the multicast filter.
 928  */
 929 static void tl_setmulti(sc)
 930         struct tl_softc         *sc;
 931 {
 932         struct ifnet            *ifp;
 933         u_int32_t               hashes[2] = { 0, 0 };
 934         int                     h, i;
 935         struct ifmultiaddr      *ifma;
 936         u_int8_t                dummy[] = { 0, 0, 0, 0, 0 ,0 };
 937         ifp = &sc->arpcom.ac_if;
 938
 939         /* First, zot all the existing filters. */
 940         for (i = 1; i < 4; i++)
 941                 tl_setfilt(sc, (caddr_t)&dummy, i);
 942         tl_dio_write32(sc, TL_HASH1, 0);
 943         tl_dio_write32(sc, TL_HASH2, 0);
 944
 945         /* Now program new ones. */
 946         if (ifp->if_flags & IFF_ALLMULTI) {
 947                 hashes[0] = 0xFFFFFFFF;
 948                 hashes[1] = 0xFFFFFFFF;
 949         } else {
 950                 i = 1;
 951                 /* First find the tail of the list. */
 952                 for (ifma = ifp->if_multiaddrs.lh_first; ifma != NULL;
 953                                         ifma = ifma->ifma_link.le_next) {
 954                         if (ifma->ifma_link.le_next == NULL)
 955                                 break;
 956                 }
 957                 /* Now traverse the list backwards. */
 958                 for (; ifma != NULL && ifma != (void *)&ifp->if_multiaddrs;
 959                         ifma = (struct ifmultiaddr *)ifma->ifma_link.le_prev) {
 960                         if (ifma->ifma_addr->sa_family != AF_LINK)
 961                                 continue;
 962                         /*
 963                          * Program the first three multicast groups
 964                          * into the perfect filter. For all others,
 965                          * use the hash table.
 966                          */
 967                         if (i < 4) {
 968                                 tl_setfilt(sc,
 969                         LLADDR((struct sockaddr_dl *)ifma->ifma_addr), i);
 970                                 i++;
 971                                 continue;
 972                         }
 973
 974                         h = tl_calchash(
 975                                 LLADDR((struct sockaddr_dl *)ifma->ifma_addr));
 976                         if (h < 32)
 977                                 hashes[0] |= (1 << h);
 978                         else
 979                                 hashes[1] |= (1 << (h - 32));
 980                 }
 981         }
 982
 983         tl_dio_write32(sc, TL_HASH1, hashes[0]);
 984         tl_dio_write32(sc, TL_HASH2, hashes[1]);
 985
 986         return;
 987 }
 988
 989 /*
 990  * This routine is recommended by the ThunderLAN manual to insure that
 991  * the internal PHY is powered up correctly. It also recommends a one
 992  * second pause at the end to 'wait for the clocks to start' but in my
 993  * experience this isn't necessary.
 994  */
 995 static void tl_hardreset(dev)
 996         device_t                dev;
 997 {
 998         struct tl_softc         *sc;
 999         int                     i;
1000         u_int16_t               flags;
1001
1002         sc = device_get_softc(dev);
1003
1004         tl_mii_sync(sc);
1005
1006         flags = BMCR_LOOP|BMCR_ISO|BMCR_PDOWN;
1007
1008         for (i = 0; i < MII_NPHY; i++)
1009                 tl_miibus_writereg(dev, i, MII_BMCR, flags);
1010
1011         tl_miibus_writereg(dev, 31, MII_BMCR, BMCR_ISO);
1012         DELAY(50000);
1013         tl_miibus_writereg(dev, 31, MII_BMCR, BMCR_LOOP|BMCR_ISO);
1014         tl_mii_sync(sc);
1015         while(tl_miibus_readreg(dev, 31, MII_BMCR) & BMCR_RESET);
1016
1017         DELAY(50000);
1018         return;
1019 }
1020
1021 static void tl_softreset(sc, internal)
1022         struct tl_softc         *sc;
1023         int                     internal;
1024 {
1025         u_int32_t               cmd, dummy, i;
1026
1027         /* Assert the adapter reset bit. */
1028         CMD_SET(sc, TL_CMD_ADRST);
1029
1030         /* Turn off interrupts */
1031         CMD_SET(sc, TL_CMD_INTSOFF);
1032
1033         /* First, clear the stats registers. */
1034         for (i = 0; i < 5; i++)
1035                 dummy = tl_dio_read32(sc, TL_TXGOODFRAMES);
1036
1037         /* Clear Areg and Hash registers */
1038         for (i = 0; i < 8; i++)
1039                 tl_dio_write32(sc, TL_AREG0_B5, 0x00000000);
1040
1041         /*
1042          * Set up Netconfig register. Enable one channel and
1043          * one fragment mode.
1044          */
1045         tl_dio_setbit16(sc, TL_NETCONFIG, TL_CFG_ONECHAN|TL_CFG_ONEFRAG);
1046         if (internal && !sc->tl_bitrate) {
1047                 tl_dio_setbit16(sc, TL_NETCONFIG, TL_CFG_PHYEN);
1048         } else {
1049                 tl_dio_clrbit16(sc, TL_NETCONFIG, TL_CFG_PHYEN);
1050         }
1051
1052         /* Handle cards with bitrate devices. */
1053         if (sc->tl_bitrate)
1054                 tl_dio_setbit16(sc, TL_NETCONFIG, TL_CFG_BITRATE);
1055
1056         /*
1057          * Load adapter irq pacing timer and tx threshold.
1058          * We make the transmit threshold 1 initially but we may
1059          * change that later.
1060          */
1061         cmd = CSR_READ_4(sc, TL_HOSTCMD);
1062         cmd |= TL_CMD_NES;
1063         cmd &= ~(TL_CMD_RT|TL_CMD_EOC|TL_CMD_ACK_MASK|TL_CMD_CHSEL_MASK);
1064         CMD_PUT(sc, cmd | (TL_CMD_LDTHR | TX_THR));
1065         CMD_PUT(sc, cmd | (TL_CMD_LDTMR | 0x00000003));
1066
1067         /* Unreset the MII */
1068         tl_dio_setbit(sc, TL_NETSIO, TL_SIO_NMRST);
1069
1070         /* Take the adapter out of reset */
1071         tl_dio_setbit(sc, TL_NETCMD, TL_CMD_NRESET|TL_CMD_NWRAP);
1072
1073         /* Wait for things to settle down a little. */
1074         DELAY(500);
1075
1076         return;
1077 }
1078
1079 /*
1080  * Probe for a ThunderLAN chip. Check the PCI vendor and device IDs
1081  * against our list and return its name if we find a match.
1082  */
1083 static int tl_probe(dev)
1084         device_t                dev;
1085 {
1086         struct tl_type          *t;
1087
1088         t = tl_devs;
1089
1090         while(t->tl_name != NULL) {
1091                 if ((pci_get_vendor(dev) == t->tl_vid) &&
1092                     (pci_get_device(dev) == t->tl_did)) {
1093                         device_set_desc(dev, t->tl_name);
1094                         return(0);
1095                 }
1096                 t++;
1097         }
1098
1099         return(ENXIO);
1100 }
1101
1102 static int tl_attach(dev)
1103         device_t                dev;
1104 {
1105         int                     i;
1106         u_int32_t               command;
1107         u_int16_t               did, vid;
1108         struct tl_type          *t;
1109         struct ifnet            *ifp;
1110         struct tl_softc         *sc;
1111         int                     unit, error = 0, rid;
1112
1113         vid = pci_get_vendor(dev);
1114         did = pci_get_device(dev);
1115         sc = device_get_softc(dev);
1116         unit = device_get_unit(dev);
1117
1118         t = tl_devs;
1119         while(t->tl_name != NULL) {
1120                 if (vid == t->tl_vid && did == t->tl_did)
1121                         break;
1122                 t++;
1123         }
1124
1125         KKASSERT(t->tl_name != NULL);
1126
1127         /*
1128          * Map control/status registers.
1129          */
1130         command = pci_read_config(dev, PCIR_COMMAND, 4);
1131         command |= (PCIM_CMD_PORTEN|PCIM_CMD_MEMEN|PCIM_CMD_BUSMASTEREN);
1132         pci_write_config(dev, PCIR_COMMAND, command, 4);
1133         command = pci_read_config(dev, PCIR_COMMAND, 4);
1134
1135 #ifdef TL_USEIOSPACE
1136         if (!(command & PCIM_CMD_PORTEN)) {
1137                 printf("tl%d: failed to enable I/O ports!\n", unit);
1138                 return(error);
1139         }
1140
1141         rid = TL_PCI_LOIO;
1142         sc->tl_res = bus_alloc_resource_any(dev, SYS_RES_IOPORT, &rid,
1143                 RF_ACTIVE);
1144
1145         /*
1146          * Some cards have the I/O and memory mapped address registers
1147          * reversed. Try both combinations before giving up.
1148          */
1149         if (sc->tl_res == NULL) {
1150                 rid = TL_PCI_LOMEM;
1151                 sc->tl_res = bus_alloc_resource_any(dev, SYS_RES_IOPORT, &rid,
1152                     RF_ACTIVE);
1153         }
1154 #else
1155         if (!(command & PCIM_CMD_MEMEN)) {
1156                 printf("tl%d: failed to enable memory mapping!\n", unit);
1157                 error = ENXIO;
1158                 return(error);
1159         }
1160
1161         rid = TL_PCI_LOMEM;
1162         sc->tl_res = bus_alloc_resource_any(dev, SYS_RES_MEMORY, &rid,
1163             RF_ACTIVE);
1164         if (sc->tl_res == NULL) {
1165                 rid = TL_PCI_LOIO;
1166                 sc->tl_res = bus_alloc_resource_any(dev, SYS_RES_MEMORY, &rid,
1167                     RF_ACTIVE);
1168         }
1169 #endif
1170
1171         if (sc->tl_res == NULL) {
1172                 printf("tl%d: couldn't map ports/memory\n", unit);
1173                 error = ENXIO;
1174                 return(error);
1175         }
1176
1177         sc->tl_btag = rman_get_bustag(sc->tl_res);
1178         sc->tl_bhandle = rman_get_bushandle(sc->tl_res);
1179
1180 #ifdef notdef
1181         /*
1182          * The ThunderLAN manual suggests jacking the PCI latency
1183          * timer all the way up to its maximum value. I'm not sure
1184          * if this is really necessary, but what the manual wants,
1185          * the manual gets.
1186          */
1187         command = pci_read_config(dev, TL_PCI_LATENCY_TIMER, 4);
1188         command |= 0x0000FF00;
1189         pci_write_config(dev, TL_PCI_LATENCY_TIMER, command, 4);
1190 #endif
1191
1192         /* Allocate interrupt */
1193         rid = 0;
1194         sc->tl_irq = bus_alloc_resource_any(dev, SYS_RES_IRQ, &rid,
1195             RF_SHAREABLE | RF_ACTIVE);
1196
1197         if (sc->tl_irq == NULL) {
1198                 printf("tl%d: couldn't map interrupt\n", unit);
1199                 error = ENXIO;
1200                 goto fail;
1201         }
1202
1203         /*
1204          * Now allocate memory for the TX and RX lists.
1205          */
1206         sc->tl_ldata = contigmalloc(sizeof(struct tl_list_data), M_DEVBUF,
1207             M_NOWAIT, 0, 0xffffffff, PAGE_SIZE, 0);
1208
1209         if (sc->tl_ldata == NULL) {
1210                 printf("tl%d: no memory for list buffers!\n", unit);
1211                 error = ENXIO;
1212                 goto fail;
1213         }
1214
1215         bzero(sc->tl_ldata, sizeof(struct tl_list_data));
1216
1217         sc->tl_unit = unit;
1218         sc->tl_dinfo = t;
1219         if (t->tl_vid == COMPAQ_VENDORID || t->tl_vid == TI_VENDORID)
1220                 sc->tl_eeaddr = TL_EEPROM_EADDR;
1221         if (t->tl_vid == OLICOM_VENDORID)
1222                 sc->tl_eeaddr = TL_EEPROM_EADDR_OC;
1223
1224         /* Reset the adapter. */
1225         tl_softreset(sc, 1);
1226         tl_hardreset(dev);
1227         tl_softreset(sc, 1);
1228
1229         /*
1230          * Get station address from the EEPROM.
1231          */
1232         if (tl_read_eeprom(sc, (caddr_t)&sc->arpcom.ac_enaddr,
1233                                 sc->tl_eeaddr, ETHER_ADDR_LEN)) {
1234                 printf("tl%d: failed to read station address\n", unit);
1235                 error = ENXIO;
1236                 goto fail;
1237         }
1238
1239         /*
1240          * XXX Olicom, in its desire to be different from the
1241          * rest of the world, has done strange things with the
1242          * encoding of the station address in the EEPROM. First
1243          * of all, they store the address at offset 0xF8 rather
1244          * than at 0x83 like the ThunderLAN manual suggests.
1245          * Second, they store the address in three 16-bit words in
1246          * network byte order, as opposed to storing it sequentially
1247          * like all the other ThunderLAN cards. In order to get
1248          * the station address in a form that matches what the Olicom
1249          * diagnostic utility specifies, we have to byte-swap each
1250          * word. To make things even more confusing, neither 00:00:28
1251          * nor 00:00:24 appear in the IEEE OUI database.
1252          */
1253         if (sc->tl_dinfo->tl_vid == OLICOM_VENDORID) {
1254                 for (i = 0; i < ETHER_ADDR_LEN; i += 2) {
1255                         u_int16_t               *p;
1256                         p = (u_int16_t *)&sc->arpcom.ac_enaddr[i];
1257                         *p = ntohs(*p);
1258                 }
1259         }
1260
1261         ifp = &sc->arpcom.ac_if;
1262         ifp->if_softc = sc;
1263         if_initname(ifp, "tl", sc->tl_unit);
1264         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
1265         ifp->if_ioctl = tl_ioctl;
1266         ifp->if_start = tl_start;
1267         ifp->if_watchdog = tl_watchdog;
1268         ifp->if_init = tl_init;
1269         ifp->if_mtu = ETHERMTU;
1270         ifq_set_maxlen(&ifp->if_snd, TL_TX_LIST_CNT - 1);
1271         ifq_set_ready(&ifp->if_snd);
1272         callout_init(&sc->tl_stat_timer);
1273
1274         /* Reset the adapter again. */
1275         tl_softreset(sc, 1);
1276         tl_hardreset(dev);
1277         tl_softreset(sc, 1);
1278
1279         /*
1280          * Do MII setup. If no PHYs are found, then this is a
1281          * bitrate ThunderLAN chip that only supports 10baseT
1282          * and AUI/BNC.
1283          */
1284         if (mii_phy_probe(dev, &sc->tl_miibus,
1285             tl_ifmedia_upd, tl_ifmedia_sts)) {
1286                 struct ifmedia          *ifm;
1287                 sc->tl_bitrate = 1;
1288                 ifmedia_init(&sc->ifmedia, 0, tl_ifmedia_upd, tl_ifmedia_sts);
1289                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_T, 0, NULL);
1290                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_T|IFM_HDX, 0, NULL);
1291                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_T|IFM_FDX, 0, NULL);
1292                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_5, 0, NULL);
1293                 ifmedia_set(&sc->ifmedia, IFM_ETHER|IFM_10_T);
1294                 /* Reset again, this time setting bitrate mode. */
1295                 tl_softreset(sc, 1);
1296                 ifm = &sc->ifmedia;
1297                 ifm->ifm_media = ifm->ifm_cur->ifm_media;
1298                 tl_ifmedia_upd(ifp);
1299         }
1300
1301         /*
1302          * Call MI attach routine.
1303          */
1304         ether_ifattach(ifp, sc->arpcom.ac_enaddr);
1305
1306         error = bus_setup_intr(dev, sc->tl_irq, INTR_TYPE_NET,
1307                                tl_intr, sc, &sc->tl_intrhand, NULL);
1308
1309         if (error) {
1310                 ether_ifdetach(ifp);
1311                 printf("tl%d: couldn't set up irq\n", unit);
1312                 goto fail;
1313         }
1314
1315         return(0);
1316
1317 fail:
1318         tl_detach(dev);
1319         return(error);
1320 }
1321
1322 static int tl_detach(dev)
1323         device_t                dev;
1324 {
1325         struct tl_softc *sc = device_get_softc(dev);
1326         struct ifnet *ifp = &sc->arpcom.ac_if;
1327
1328         crit_enter();
1329
1330         if (device_is_attached(dev)) {
1331                 tl_stop(sc);
1332                 ether_ifdetach(ifp);
1333         }
1334
1335         if (sc->tl_miibus)
1336                 device_delete_child(dev, sc->tl_miibus);
1337         bus_generic_detach(dev);
1338
1339         crit_exit();
1340
1341         if (sc->tl_ldata)
1342                 contigfree(sc->tl_ldata, sizeof(struct tl_list_data), M_DEVBUF);
1343         if (sc->tl_bitrate)
1344                 ifmedia_removeall(&sc->ifmedia);
1345         if (sc->tl_intrhand)
1346                 bus_teardown_intr(dev, sc->tl_irq, sc->tl_intrhand);
1347         if (sc->tl_irq)
1348                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->tl_irq);
1349         if (sc->tl_res)
1350                 bus_release_resource(dev, TL_RES, TL_RID, sc->tl_res);
1351
1352         return(0);
1353 }
1354
1355 /*
1356  * Initialize the transmit lists.
1357  */
1358 static int tl_list_tx_init(sc)
1359         struct tl_softc         *sc;
1360 {
1361         struct tl_chain_data    *cd;
1362         struct tl_list_data     *ld;
1363         int                     i;
1364
1365         cd = &sc->tl_cdata;
1366         ld = sc->tl_ldata;
1367         for (i = 0; i < TL_TX_LIST_CNT; i++) {
1368                 cd->tl_tx_chain[i].tl_ptr = &ld->tl_tx_list[i];
1369                 if (i == (TL_TX_LIST_CNT - 1))
1370                         cd->tl_tx_chain[i].tl_next = NULL;
1371                 else
1372                         cd->tl_tx_chain[i].tl_next = &cd->tl_tx_chain[i + 1];
1373         }
1374
1375         cd->tl_tx_free = &cd->tl_tx_chain[0];
1376         cd->tl_tx_tail = cd->tl_tx_head = NULL;
1377         sc->tl_txeoc = 1;
1378
1379         return(0);
1380 }
1381
1382 /*
1383  * Initialize the RX lists and allocate mbufs for them.
1384  */
1385 static int tl_list_rx_init(sc)
1386         struct tl_softc         *sc;
1387 {
1388         struct tl_chain_data    *cd;
1389         struct tl_list_data     *ld;
1390         int                     i;
1391
1392         cd = &sc->tl_cdata;
1393         ld = sc->tl_ldata;
1394
1395         for (i = 0; i < TL_RX_LIST_CNT; i++) {
1396                 cd->tl_rx_chain[i].tl_ptr =
1397                         (struct tl_list_onefrag *)&ld->tl_rx_list[i];
1398                 if (tl_newbuf(sc, &cd->tl_rx_chain[i]) == ENOBUFS)
1399                         return(ENOBUFS);
1400                 if (i == (TL_RX_LIST_CNT - 1)) {
1401                         cd->tl_rx_chain[i].tl_next = NULL;
1402                         ld->tl_rx_list[i].tlist_fptr = 0;
1403                 } else {
1404                         cd->tl_rx_chain[i].tl_next = &cd->tl_rx_chain[i + 1];
1405                         ld->tl_rx_list[i].tlist_fptr =
1406                                         vtophys(&ld->tl_rx_list[i + 1]);
1407                 }
1408         }
1409
1410         cd->tl_rx_head = &cd->tl_rx_chain[0];
1411         cd->tl_rx_tail = &cd->tl_rx_chain[TL_RX_LIST_CNT - 1];
1412
1413         return(0);
1414 }
1415
1416 static int tl_newbuf(sc, c)
1417         struct tl_softc         *sc;
1418         struct tl_chain_onefrag *c;
1419 {
1420         struct mbuf *m_new;
1421
1422         m_new = m_getcl(MB_DONTWAIT, MT_DATA, M_PKTHDR);
1423         if (m_new == NULL)
1424                 return (ENOBUFS);
1425
1426         c->tl_mbuf = m_new;
1427         c->tl_next = NULL;
1428         c->tl_ptr->tlist_frsize = MCLBYTES;
1429         c->tl_ptr->tlist_fptr = 0;
1430         c->tl_ptr->tl_frag.tlist_dadr = vtophys(mtod(m_new, caddr_t));
1431         c->tl_ptr->tl_frag.tlist_dcnt = MCLBYTES;
1432         c->tl_ptr->tlist_cstat = TL_CSTAT_READY;
1433
1434         return(0);
1435 }
1436 /*
1437  * Interrupt handler for RX 'end of frame' condition (EOF). This
1438  * tells us that a full ethernet frame has been captured and we need
1439  * to handle it.
1440  *
1441  * Reception is done using 'lists' which consist of a header and a
1442  * series of 10 data count/data address pairs that point to buffers.
1443  * Initially you're supposed to create a list, populate it with pointers
1444  * to buffers, then load the physical address of the list into the
1445  * ch_parm register. The adapter is then supposed to DMA the received
1446  * frame into the buffers for you.
1447  *
1448  * To make things as fast as possible, we have the chip DMA directly
1449  * into mbufs. This saves us from having to do a buffer copy: we can
1450  * just hand the mbufs directly to ether_input(). Once the frame has
1451  * been sent on its way, the 'list' structure is assigned a new buffer
1452  * and moved to the end of the RX chain. As long we we stay ahead of
1453  * the chip, it will always think it has an endless receive channel.
1454  *
1455  * If we happen to fall behind and the chip manages to fill up all of
1456  * the buffers, it will generate an end of channel interrupt and wait
1457  * for us to empty the chain and restart the receiver.
1458  */
1459 static int tl_intvec_rxeof(xsc, type)
1460         void                    *xsc;
1461         u_int32_t               type;
1462 {
1463         struct tl_softc         *sc;
1464         int                     r = 0, total_len = 0;
1465         struct ether_header     *eh;
1466         struct mbuf             *m;
1467         struct ifnet            *ifp;
1468         struct tl_chain_onefrag *cur_rx;
1469
1470         sc = xsc;
1471         ifp = &sc->arpcom.ac_if;
1472
1473         while(sc->tl_cdata.tl_rx_head != NULL) {
1474                 cur_rx = sc->tl_cdata.tl_rx_head;
1475                 if (!(cur_rx->tl_ptr->tlist_cstat & TL_CSTAT_FRAMECMP))
1476                         break;
1477                 r++;
1478                 sc->tl_cdata.tl_rx_head = cur_rx->tl_next;
1479                 m = cur_rx->tl_mbuf;
1480                 total_len = cur_rx->tl_ptr->tlist_frsize;
1481
1482                 if (tl_newbuf(sc, cur_rx) == ENOBUFS) {
1483                         ifp->if_ierrors++;
1484                         cur_rx->tl_ptr->tlist_frsize = MCLBYTES;
1485                         cur_rx->tl_ptr->tlist_cstat = TL_CSTAT_READY;
1486                         cur_rx->tl_ptr->tl_frag.tlist_dcnt = MCLBYTES;
1487                         continue;
1488                 }
1489
1490                 sc->tl_cdata.tl_rx_tail->tl_ptr->tlist_fptr =
1491                                                 vtophys(cur_rx->tl_ptr);
1492                 sc->tl_cdata.tl_rx_tail->tl_next = cur_rx;
1493                 sc->tl_cdata.tl_rx_tail = cur_rx;
1494
1495                 eh = mtod(m, struct ether_header *);
1496                 m->m_pkthdr.rcvif = ifp;
1497
1498                 /*
1499                  * Note: when the ThunderLAN chip is in 'capture all
1500                  * frames' mode, it will receive its own transmissions.
1501                  * We drop don't need to process our own transmissions,
1502                  * so we drop them here and continue.
1503                  */
1504                 /*if (ifp->if_flags & IFF_PROMISC && */
1505                 if (!bcmp(eh->ether_shost, sc->arpcom.ac_enaddr,
1506                                                         ETHER_ADDR_LEN)) {
1507                                 m_freem(m);
1508                                 continue;
1509                 }
1510
1511                 (*ifp->if_input)(ifp, m);
1512         }
1513
1514         return(r);
1515 }
1516
1517 /*
1518  * The RX-EOC condition hits when the ch_parm address hasn't been
1519  * initialized or the adapter reached a list with a forward pointer
1520  * of 0 (which indicates the end of the chain). In our case, this means
1521  * the card has hit the end of the receive buffer chain and we need to
1522  * empty out the buffers and shift the pointer back to the beginning again.
1523  */
1524 static int tl_intvec_rxeoc(xsc, type)
1525         void                    *xsc;
1526         u_int32_t               type;
1527 {
1528         struct tl_softc         *sc;
1529         int                     r;
1530         struct tl_chain_data    *cd;
1531
1532
1533         sc = xsc;
1534         cd = &sc->tl_cdata;
1535
1536         /* Flush out the receive queue and ack RXEOF interrupts. */
1537         r = tl_intvec_rxeof(xsc, type);
1538         CMD_PUT(sc, TL_CMD_ACK | r | (type & ~(0x00100000)));
1539         r = 1;
1540         cd->tl_rx_head = &cd->tl_rx_chain[0];
1541         cd->tl_rx_tail = &cd->tl_rx_chain[TL_RX_LIST_CNT - 1];
1542         CSR_WRITE_4(sc, TL_CH_PARM, vtophys(sc->tl_cdata.tl_rx_head->tl_ptr));
1543         r |= (TL_CMD_GO|TL_CMD_RT);
1544         return(r);
1545 }
1546
1547 static int tl_intvec_txeof(xsc, type)
1548         void                    *xsc;
1549         u_int32_t               type;
1550 {
1551         struct tl_softc         *sc;
1552         int                     r = 0;
1553         struct tl_chain         *cur_tx;
1554
1555         sc = xsc;
1556
1557         /*
1558          * Go through our tx list and free mbufs for those
1559          * frames that have been sent.
1560          */
1561         while (sc->tl_cdata.tl_tx_head != NULL) {
1562                 cur_tx = sc->tl_cdata.tl_tx_head;
1563                 if (!(cur_tx->tl_ptr->tlist_cstat & TL_CSTAT_FRAMECMP))
1564                         break;
1565                 sc->tl_cdata.tl_tx_head = cur_tx->tl_next;
1566
1567                 r++;
1568                 m_freem(cur_tx->tl_mbuf);
1569                 cur_tx->tl_mbuf = NULL;
1570
1571                 cur_tx->tl_next = sc->tl_cdata.tl_tx_free;
1572                 sc->tl_cdata.tl_tx_free = cur_tx;
1573                 if (!cur_tx->tl_ptr->tlist_fptr)
1574                         break;
1575         }
1576
1577         return(r);
1578 }
1579
1580 /*
1581  * The transmit end of channel interrupt. The adapter triggers this
1582  * interrupt to tell us it hit the end of the current transmit list.
1583  *
1584  * A note about this: it's possible for a condition to arise where
1585  * tl_start() may try to send frames between TXEOF and TXEOC interrupts.
1586  * You have to avoid this since the chip expects things to go in a
1587  * particular order: transmit, acknowledge TXEOF, acknowledge TXEOC.
1588  * When the TXEOF handler is called, it will free all of the transmitted
1589  * frames and reset the tx_head pointer to NULL. However, a TXEOC
1590  * interrupt should be received and acknowledged before any more frames
1591  * are queued for transmission. If tl_statrt() is called after TXEOF
1592  * resets the tx_head pointer but _before_ the TXEOC interrupt arrives,
1593  * it could attempt to issue a transmit command prematurely.
1594  *
1595  * To guard against this, tl_start() will only issue transmit commands
1596  * if the tl_txeoc flag is set, and only the TXEOC interrupt handler
1597  * can set this flag once tl_start() has cleared it.
1598  */
1599 static int tl_intvec_txeoc(xsc, type)
1600         void                    *xsc;
1601         u_int32_t               type;
1602 {
1603         struct tl_softc         *sc;
1604         struct ifnet            *ifp;
1605         u_int32_t               cmd;
1606
1607         sc = xsc;
1608         ifp = &sc->arpcom.ac_if;
1609
1610         /* Clear the timeout timer. */
1611         ifp->if_timer = 0;
1612
1613         if (sc->tl_cdata.tl_tx_head == NULL) {
1614                 ifp->if_flags &= ~IFF_OACTIVE;
1615                 sc->tl_cdata.tl_tx_tail = NULL;
1616                 sc->tl_txeoc = 1;
1617         } else {
1618                 sc->tl_txeoc = 0;
1619                 /* First we have to ack the EOC interrupt. */
1620                 CMD_PUT(sc, TL_CMD_ACK | 0x00000001 | type);
1621                 /* Then load the address of the next TX list. */
1622                 CSR_WRITE_4(sc, TL_CH_PARM,
1623                     vtophys(sc->tl_cdata.tl_tx_head->tl_ptr));
1624                 /* Restart TX channel. */
1625                 cmd = CSR_READ_4(sc, TL_HOSTCMD);
1626                 cmd &= ~TL_CMD_RT;
1627                 cmd |= TL_CMD_GO|TL_CMD_INTSON;
1628                 CMD_PUT(sc, cmd);
1629                 return(0);
1630         }
1631
1632         return(1);
1633 }
1634
1635 static int tl_intvec_adchk(xsc, type)
1636         void                    *xsc;
1637         u_int32_t               type;
1638 {
1639         struct tl_softc         *sc;
1640
1641         sc = xsc;
1642
1643         if (type)
1644                 printf("tl%d: adapter check: %x\n", sc->tl_unit,
1645                         (unsigned int)CSR_READ_4(sc, TL_CH_PARM));
1646
1647         tl_softreset(sc, 1);
1648         tl_stop(sc);
1649         tl_init(sc);
1650         CMD_SET(sc, TL_CMD_INTSON);
1651
1652         return(0);
1653 }
1654
1655 static int tl_intvec_netsts(xsc, type)
1656         void                    *xsc;
1657         u_int32_t               type;
1658 {
1659         struct tl_softc         *sc;
1660         u_int16_t               netsts;
1661
1662         sc = xsc;
1663
1664         netsts = tl_dio_read16(sc, TL_NETSTS);
1665         tl_dio_write16(sc, TL_NETSTS, netsts);
1666
1667         printf("tl%d: network status: %x\n", sc->tl_unit, netsts);
1668
1669         return(1);
1670 }
1671
1672 static void tl_intr(xsc)
1673         void                    *xsc;
1674 {
1675         struct tl_softc         *sc;
1676         struct ifnet            *ifp;
1677         int                     r = 0;
1678         u_int32_t               type = 0;
1679         u_int16_t               ints = 0;
1680         u_int8_t                ivec = 0;
1681
1682         sc = xsc;
1683
1684         /* Disable interrupts */
1685         ints = CSR_READ_2(sc, TL_HOST_INT);
1686         CSR_WRITE_2(sc, TL_HOST_INT, ints);
1687         type = (ints << 16) & 0xFFFF0000;
1688         ivec = (ints & TL_VEC_MASK) >> 5;
1689         ints = (ints & TL_INT_MASK) >> 2;
1690
1691         ifp = &sc->arpcom.ac_if;
1692
1693         switch(ints) {
1694         case (TL_INTR_INVALID):
1695 #ifdef DIAGNOSTIC
1696                 printf("tl%d: got an invalid interrupt!\n", sc->tl_unit);
1697 #endif
1698                 /* Re-enable interrupts but don't ack this one. */
1699                 CMD_PUT(sc, type);
1700                 r = 0;
1701                 break;
1702         case (TL_INTR_TXEOF):
1703                 r = tl_intvec_txeof((void *)sc, type);
1704                 break;
1705         case (TL_INTR_TXEOC):
1706                 r = tl_intvec_txeoc((void *)sc, type);
1707                 break;
1708         case (TL_INTR_STATOFLOW):
1709                 tl_stats_update(sc);
1710                 r = 1;
1711                 break;
1712         case (TL_INTR_RXEOF):
1713                 r = tl_intvec_rxeof((void *)sc, type);
1714                 break;
1715         case (TL_INTR_DUMMY):
1716                 printf("tl%d: got a dummy interrupt\n", sc->tl_unit);
1717                 r = 1;
1718                 break;
1719         case (TL_INTR_ADCHK):
1720                 if (ivec)
1721                         r = tl_intvec_adchk((void *)sc, type);
1722                 else
1723                         r = tl_intvec_netsts((void *)sc, type);
1724                 break;
1725         case (TL_INTR_RXEOC):
1726                 r = tl_intvec_rxeoc((void *)sc, type);
1727                 break;
1728         default:
1729                 printf("%s: bogus interrupt type\n", ifp->if_xname);
1730                 break;
1731         }
1732
1733         /* Re-enable interrupts */
1734         if (r) {
1735                 CMD_PUT(sc, TL_CMD_ACK | r | type);
1736         }
1737
1738         if (!ifq_is_empty(&ifp->if_snd))
1739                 tl_start(ifp);
1740
1741         return;
1742 }
1743
1744 static void tl_stats_update(xsc)
1745         void                    *xsc;
1746 {
1747         struct tl_softc         *sc;
1748         struct ifnet            *ifp;
1749         struct tl_stats         tl_stats;
1750         struct mii_data         *mii;
1751         u_int32_t               *p;
1752
1753         crit_enter();
1754
1755         bzero((char *)&tl_stats, sizeof(struct tl_stats));
1756
1757         sc = xsc;
1758         ifp = &sc->arpcom.ac_if;
1759
1760         p = (u_int32_t *)&tl_stats;
1761
1762         CSR_WRITE_2(sc, TL_DIO_ADDR, TL_TXGOODFRAMES|TL_DIO_ADDR_INC);
1763         *p++ = CSR_READ_4(sc, TL_DIO_DATA);
1764         *p++ = CSR_READ_4(sc, TL_DIO_DATA);
1765         *p++ = CSR_READ_4(sc, TL_DIO_DATA);
1766         *p++ = CSR_READ_4(sc, TL_DIO_DATA);
1767         *p++ = CSR_READ_4(sc, TL_DIO_DATA);
1768
1769         ifp->if_opackets += tl_tx_goodframes(tl_stats);
1770         ifp->if_collisions += tl_stats.tl_tx_single_collision +
1771                                 tl_stats.tl_tx_multi_collision;
1772         ifp->if_ipackets += tl_rx_goodframes(tl_stats);
1773         ifp->if_ierrors += tl_stats.tl_crc_errors + tl_stats.tl_code_errors +
1774                             tl_rx_overrun(tl_stats);
1775         ifp->if_oerrors += tl_tx_underrun(tl_stats);
1776
1777         if (tl_tx_underrun(tl_stats)) {
1778                 u_int8_t                tx_thresh;
1779                 tx_thresh = tl_dio_read8(sc, TL_ACOMMIT) & TL_AC_TXTHRESH;
1780                 if (tx_thresh != TL_AC_TXTHRESH_WHOLEPKT) {
1781                         tx_thresh >>= 4;
1782                         tx_thresh++;
1783                         printf("tl%d: tx underrun -- increasing "
1784                             "tx threshold to %d bytes\n", sc->tl_unit,
1785                             (64 * (tx_thresh * 4)));
1786                         tl_dio_clrbit(sc, TL_ACOMMIT, TL_AC_TXTHRESH);
1787                         tl_dio_setbit(sc, TL_ACOMMIT, tx_thresh << 4);
1788                 }
1789         }
1790
1791         callout_reset(&sc->tl_stat_timer, hz, tl_stats_update, sc);
1792
1793         if (!sc->tl_bitrate) {
1794                 mii = device_get_softc(sc->tl_miibus);
1795                 mii_tick(mii);
1796         }
1797
1798         crit_exit();
1799
1800         return;
1801 }
1802
1803 /*
1804  * Encapsulate an mbuf chain in a list by coupling the mbuf data
1805  * pointers to the fragment pointers.
1806  */
1807 static int tl_encap(sc, c, m_head)
1808         struct tl_softc         *sc;
1809         struct tl_chain         *c;
1810         struct mbuf             *m_head;
1811 {
1812         int                     frag = 0;
1813         struct tl_frag          *f = NULL;
1814         int                     total_len;
1815         struct mbuf             *m;
1816
1817         /*
1818          * Start packing the mbufs in this chain into
1819          * the fragment pointers. Stop when we run out
1820          * of fragments or hit the end of the mbuf chain.
1821          */
1822         m = m_head;
1823         total_len = 0;
1824
1825         for (m = m_head, frag = 0; m != NULL; m = m->m_next) {
1826                 if (m->m_len != 0) {
1827                         if (frag == TL_MAXFRAGS)
1828                                 break;
1829                         total_len+= m->m_len;
1830                         c->tl_ptr->tl_frag[frag].tlist_dadr =
1831                                 vtophys(mtod(m, vm_offset_t));
1832                         c->tl_ptr->tl_frag[frag].tlist_dcnt = m->m_len;
1833                         frag++;
1834                 }
1835         }
1836
1837         /*
1838          * Handle special cases.
1839          * Special case #1: we used up all 10 fragments, but
1840          * we have more mbufs left in the chain. Copy the
1841          * data into an mbuf cluster. Note that we don't
1842          * bother clearing the values in the other fragment
1843          * pointers/counters; it wouldn't gain us anything,
1844          * and would waste cycles.
1845          */
1846         if (m != NULL) {
1847                 struct mbuf *m_new;
1848
1849                 m_new = m_getl(m_head->m_pkthdr.len, MB_DONTWAIT, MT_DATA,
1850                                M_PKTHDR, NULL);
1851                 if (m_new == NULL) {
1852                         printf("tl%d: no memory for tx list\n", sc->tl_unit);
1853                         return (1);
1854                 }
1855                 m_copydata(m_head, 0, m_head->m_pkthdr.len,
1856                                         mtod(m_new, caddr_t));
1857                 m_new->m_pkthdr.len = m_new->m_len = m_head->m_pkthdr.len;
1858                 m_freem(m_head);
1859                 m_head = m_new;
1860                 f = &c->tl_ptr->tl_frag[0];
1861                 f->tlist_dadr = vtophys(mtod(m_new, caddr_t));
1862                 f->tlist_dcnt = total_len = m_new->m_len;
1863                 frag = 1;
1864         }
1865
1866         /*
1867          * Special case #2: the frame is smaller than the minimum
1868          * frame size. We have to pad it to make the chip happy.
1869          */
1870         if (total_len < TL_MIN_FRAMELEN) {
1871                 if (frag == TL_MAXFRAGS)
1872                         printf("tl%d: all frags filled but "
1873                                 "frame still to small!\n", sc->tl_unit);
1874                 f = &c->tl_ptr->tl_frag[frag];
1875                 f->tlist_dcnt = TL_MIN_FRAMELEN - total_len;
1876                 f->tlist_dadr = vtophys(&sc->tl_ldata->tl_pad);
1877                 total_len += f->tlist_dcnt;
1878                 frag++;
1879         }
1880
1881         c->tl_mbuf = m_head;
1882         c->tl_ptr->tl_frag[frag - 1].tlist_dcnt |= TL_LAST_FRAG;
1883         c->tl_ptr->tlist_frsize = total_len;
1884         c->tl_ptr->tlist_cstat = TL_CSTAT_READY;
1885         c->tl_ptr->tlist_fptr = 0;
1886
1887         return(0);
1888 }
1889
1890 /*
1891  * Main transmit routine. To avoid having to do mbuf copies, we put pointers
1892  * to the mbuf data regions directly in the transmit lists. We also save a
1893  * copy of the pointers since the transmit list fragment pointers are
1894  * physical addresses.
1895  */
1896 static void tl_start(ifp)
1897         struct ifnet            *ifp;
1898 {
1899         struct tl_softc         *sc;
1900         struct mbuf             *m_head = NULL;
1901         u_int32_t               cmd;
1902         struct tl_chain         *prev = NULL, *cur_tx = NULL, *start_tx;
1903
1904         sc = ifp->if_softc;
1905
1906         /*
1907          * Check for an available queue slot. If there are none,
1908          * punt.
1909          */
1910         if (sc->tl_cdata.tl_tx_free == NULL) {
1911                 ifp->if_flags |= IFF_OACTIVE;
1912                 return;
1913         }
1914
1915         start_tx = sc->tl_cdata.tl_tx_free;
1916
1917         while(sc->tl_cdata.tl_tx_free != NULL) {
1918                 m_head = ifq_dequeue(&ifp->if_snd);
1919                 if (m_head == NULL)
1920                         break;
1921
1922                 /* Pick a chain member off the free list. */
1923                 cur_tx = sc->tl_cdata.tl_tx_free;
1924                 sc->tl_cdata.tl_tx_free = cur_tx->tl_next;
1925
1926                 cur_tx->tl_next = NULL;
1927
1928                 /* Pack the data into the list. */
1929                 tl_encap(sc, cur_tx, m_head);
1930
1931                 /* Chain it together */
1932                 if (prev != NULL) {
1933                         prev->tl_next = cur_tx;
1934                         prev->tl_ptr->tlist_fptr = vtophys(cur_tx->tl_ptr);
1935                 }
1936                 prev = cur_tx;
1937
1938                 BPF_MTAP(ifp, cur_tx->tl_mbuf);
1939         }
1940
1941         /*
1942          * If there are no packets queued, bail.
1943          */
1944         if (cur_tx == NULL)
1945                 return;
1946
1947         /*
1948          * That's all we can stands, we can't stands no more.
1949          * If there are no other transfers pending, then issue the
1950          * TX GO command to the adapter to start things moving.
1951          * Otherwise, just leave the data in the queue and let
1952          * the EOF/EOC interrupt handler send.
1953          */
1954         if (sc->tl_cdata.tl_tx_head == NULL) {
1955                 sc->tl_cdata.tl_tx_head = start_tx;
1956                 sc->tl_cdata.tl_tx_tail = cur_tx;
1957
1958                 if (sc->tl_txeoc) {
1959                         sc->tl_txeoc = 0;
1960                         CSR_WRITE_4(sc, TL_CH_PARM, vtophys(start_tx->tl_ptr));
1961                         cmd = CSR_READ_4(sc, TL_HOSTCMD);
1962                         cmd &= ~TL_CMD_RT;
1963                         cmd |= TL_CMD_GO|TL_CMD_INTSON;
1964                         CMD_PUT(sc, cmd);
1965                 }
1966         } else {
1967                 sc->tl_cdata.tl_tx_tail->tl_next = start_tx;
1968                 sc->tl_cdata.tl_tx_tail = cur_tx;
1969         }
1970
1971         /*
1972          * Set a timeout in case the chip goes out to lunch.
1973          */
1974         ifp->if_timer = 5;
1975
1976         return;
1977 }
1978
1979 static void tl_init(xsc)
1980         void                    *xsc;
1981 {
1982         struct tl_softc         *sc = xsc;
1983         struct ifnet            *ifp = &sc->arpcom.ac_if;
1984         struct mii_data         *mii;
1985
1986         crit_enter();
1987
1988         /*
1989          * Cancel pending I/O.
1990          */
1991         tl_stop(sc);
1992
1993         /* Initialize TX FIFO threshold */
1994         tl_dio_clrbit(sc, TL_ACOMMIT, TL_AC_TXTHRESH);
1995         tl_dio_setbit(sc, TL_ACOMMIT, TL_AC_TXTHRESH_16LONG);
1996
1997         /* Set PCI burst size */
1998         tl_dio_write8(sc, TL_BSIZEREG, TL_RXBURST_16LONG|TL_TXBURST_16LONG);
1999
2000         /*
2001          * Set 'capture all frames' bit for promiscuous mode.
2002          */
2003         if (ifp->if_flags & IFF_PROMISC)
2004                 tl_dio_setbit(sc, TL_NETCMD, TL_CMD_CAF);
2005         else
2006                 tl_dio_clrbit(sc, TL_NETCMD, TL_CMD_CAF);
2007
2008         /*
2009          * Set capture broadcast bit to capture broadcast frames.
2010          */
2011         if (ifp->if_flags & IFF_BROADCAST)
2012                 tl_dio_clrbit(sc, TL_NETCMD, TL_CMD_NOBRX);
2013         else
2014                 tl_dio_setbit(sc, TL_NETCMD, TL_CMD_NOBRX);
2015
2016         tl_dio_write16(sc, TL_MAXRX, MCLBYTES);
2017
2018         /* Init our MAC address */
2019         tl_setfilt(sc, (caddr_t)&sc->arpcom.ac_enaddr, 0);
2020
2021         /* Init multicast filter, if needed. */
2022         tl_setmulti(sc);
2023
2024         /* Init circular RX list. */
2025         if (tl_list_rx_init(sc) == ENOBUFS) {
2026                 printf("tl%d: initialization failed: no "
2027                         "memory for rx buffers\n", sc->tl_unit);
2028                 tl_stop(sc);
2029                 return;
2030         }
2031
2032         /* Init TX pointers. */
2033         tl_list_tx_init(sc);
2034
2035         /* Enable PCI interrupts. */
2036         CMD_SET(sc, TL_CMD_INTSON);
2037
2038         /* Load the address of the rx list */
2039         CMD_SET(sc, TL_CMD_RT);
2040         CSR_WRITE_4(sc, TL_CH_PARM, vtophys(&sc->tl_ldata->tl_rx_list[0]));
2041
2042         if (!sc->tl_bitrate) {
2043                 if (sc->tl_miibus != NULL) {
2044                         mii = device_get_softc(sc->tl_miibus);
2045                         mii_mediachg(mii);
2046                 }
2047         }
2048
2049         /* Send the RX go command */
2050         CMD_SET(sc, TL_CMD_GO|TL_CMD_NES|TL_CMD_RT);
2051
2052         ifp->if_flags |= IFF_RUNNING;
2053         ifp->if_flags &= ~IFF_OACTIVE;
2054
2055         /* Start the stats update counter */
2056         callout_reset(&sc->tl_stat_timer, hz, tl_stats_update, sc);
2057
2058         crit_exit();
2059 }
2060
2061 /*
2062  * Set media options.
2063  */
2064 static int tl_ifmedia_upd(ifp)
2065         struct ifnet            *ifp;
2066 {
2067         struct tl_softc         *sc;
2068         struct mii_data         *mii = NULL;
2069
2070         sc = ifp->if_softc;
2071
2072         if (sc->tl_bitrate)
2073                 tl_setmode(sc, sc->ifmedia.ifm_media);
2074         else {
2075                 mii = device_get_softc(sc->tl_miibus);
2076                 mii_mediachg(mii);
2077         }
2078
2079         return(0);
2080 }
2081
2082 /*
2083  * Report current media status.
2084  */
2085 static void tl_ifmedia_sts(ifp, ifmr)
2086         struct ifnet            *ifp;
2087         struct ifmediareq       *ifmr;
2088 {
2089         struct tl_softc         *sc;
2090         struct mii_data         *mii;
2091
2092         sc = ifp->if_softc;
2093
2094         ifmr->ifm_active = IFM_ETHER;
2095
2096         if (sc->tl_bitrate) {
2097                 if (tl_dio_read8(sc, TL_ACOMMIT) & TL_AC_MTXD1)
2098                         ifmr->ifm_active = IFM_ETHER|IFM_10_5;
2099                 else
2100                         ifmr->ifm_active = IFM_ETHER|IFM_10_T;
2101                 if (tl_dio_read8(sc, TL_ACOMMIT) & TL_AC_MTXD3)
2102                         ifmr->ifm_active |= IFM_HDX;
2103                 else
2104                         ifmr->ifm_active |= IFM_FDX;
2105                 return;
2106         } else {
2107                 mii = device_get_softc(sc->tl_miibus);
2108                 mii_pollstat(mii);
2109                 ifmr->ifm_active = mii->mii_media_active;
2110                 ifmr->ifm_status = mii->mii_media_status;
2111         }
2112
2113         return;
2114 }
2115
2116 static int tl_ioctl(ifp, command, data, cr)
2117         struct ifnet            *ifp;
2118         u_long                  command;
2119         caddr_t                 data;
2120         struct ucred            *cr;
2121 {
2122         struct tl_softc         *sc = ifp->if_softc;
2123         struct ifreq            *ifr = (struct ifreq *) data;
2124         int                     error = 0;
2125
2126         crit_enter();
2127
2128         switch(command) {
2129         case SIOCSIFFLAGS:
2130                 if (ifp->if_flags & IFF_UP) {
2131                         if (ifp->if_flags & IFF_RUNNING &&
2132                             ifp->if_flags & IFF_PROMISC &&
2133                             !(sc->tl_if_flags & IFF_PROMISC)) {
2134                                 tl_dio_setbit(sc, TL_NETCMD, TL_CMD_CAF);
2135                                 tl_setmulti(sc);
2136                         } else if (ifp->if_flags & IFF_RUNNING &&
2137                             !(ifp->if_flags & IFF_PROMISC) &&
2138                             sc->tl_if_flags & IFF_PROMISC) {
2139                                 tl_dio_clrbit(sc, TL_NETCMD, TL_CMD_CAF);
2140                                 tl_setmulti(sc);
2141                         } else
2142                                 tl_init(sc);
2143                 } else {
2144                         if (ifp->if_flags & IFF_RUNNING) {
2145                                 tl_stop(sc);
2146                         }
2147                 }
2148                 sc->tl_if_flags = ifp->if_flags;
2149                 error = 0;
2150                 break;
2151         case SIOCADDMULTI:
2152         case SIOCDELMULTI:
2153                 tl_setmulti(sc);
2154                 error = 0;
2155                 break;
2156         case SIOCSIFMEDIA:
2157         case SIOCGIFMEDIA:
2158                 if (sc->tl_bitrate)
2159                         error = ifmedia_ioctl(ifp, ifr, &sc->ifmedia, command);
2160                 else {
2161                         struct mii_data         *mii;
2162                         mii = device_get_softc(sc->tl_miibus);
2163                         error = ifmedia_ioctl(ifp, ifr,
2164                             &mii->mii_media, command);
2165                 }
2166                 break;
2167         default:
2168                 error = ether_ioctl(ifp, command, data);
2169                 break;
2170         }
2171
2172         crit_exit();
2173
2174         return(error);
2175 }
2176
2177 static void tl_watchdog(ifp)
2178         struct ifnet            *ifp;
2179 {
2180         struct tl_softc         *sc;
2181
2182         sc = ifp->if_softc;
2183
2184         printf("tl%d: device timeout\n", sc->tl_unit);
2185
2186         ifp->if_oerrors++;
2187
2188         tl_softreset(sc, 1);
2189         tl_init(sc);
2190
2191         return;
2192 }
2193
2194 /*
2195  * Stop the adapter and free any mbufs allocated to the
2196  * RX and TX lists.
2197  */
2198 static void tl_stop(sc)
2199         struct tl_softc         *sc;
2200 {
2201         int             i;
2202         struct ifnet            *ifp;
2203
2204         ifp = &sc->arpcom.ac_if;
2205
2206         /* Stop the stats updater. */
2207         callout_stop(&sc->tl_stat_timer);
2208
2209         /* Stop the transmitter */
2210         CMD_CLR(sc, TL_CMD_RT);
2211         CMD_SET(sc, TL_CMD_STOP);
2212         CSR_WRITE_4(sc, TL_CH_PARM, 0);
2213
2214         /* Stop the receiver */
2215         CMD_SET(sc, TL_CMD_RT);
2216         CMD_SET(sc, TL_CMD_STOP);
2217         CSR_WRITE_4(sc, TL_CH_PARM, 0);
2218
2219         /*
2220          * Disable host interrupts.
2221          */
2222         CMD_SET(sc, TL_CMD_INTSOFF);
2223
2224         /*
2225          * Clear list pointer.
2226          */
2227         CSR_WRITE_4(sc, TL_CH_PARM, 0);
2228
2229         /*
2230          * Free the RX lists.
2231          */
2232         for (i = 0; i < TL_RX_LIST_CNT; i++) {
2233                 if (sc->tl_cdata.tl_rx_chain[i].tl_mbuf != NULL) {
2234                         m_freem(sc->tl_cdata.tl_rx_chain[i].tl_mbuf);
2235                         sc->tl_cdata.tl_rx_chain[i].tl_mbuf = NULL;
2236                 }
2237         }
2238         bzero((char *)&sc->tl_ldata->tl_rx_list,
2239                 sizeof(sc->tl_ldata->tl_rx_list));
2240
2241         /*
2242          * Free the TX list buffers.
2243          */
2244         for (i = 0; i < TL_TX_LIST_CNT; i++) {
2245                 if (sc->tl_cdata.tl_tx_chain[i].tl_mbuf != NULL) {
2246                         m_freem(sc->tl_cdata.tl_tx_chain[i].tl_mbuf);
2247                         sc->tl_cdata.tl_tx_chain[i].tl_mbuf = NULL;
2248                 }
2249         }
2250         bzero((char *)&sc->tl_ldata->tl_tx_list,
2251                 sizeof(sc->tl_ldata->tl_tx_list));
2252
2253         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
2254
2255         return;
2256 }
2257
2258 /*
2259  * Stop all chip I/O so that the kernel's probe routines don't
2260  * get confused by errant DMAs when rebooting.
2261  */
2262 static void tl_shutdown(dev)
2263         device_t                dev;
2264 {
2265         struct tl_softc         *sc;
2266
2267         sc = device_get_softc(dev);
2268
2269         tl_stop(sc);
2270
2271         return;
2272 }