sys/platform/pc32/i386/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
  27  */
  28
  29 #include "opt_cpu.h"
  30
  31 #include <sys/param.h>
  32 #include <sys/systm.h>
  33 #include <sys/kernel.h>
  34 #include <sys/sysctl.h>
  35 #include <sys/malloc.h>
  36 #include <sys/memrange.h>
  37 #include <sys/cons.h>   /* cngetc() */
  38 #include <sys/machintr.h>
  39
  40 #include <vm/vm.h>
  41 #include <vm/vm_param.h>
  42 #include <vm/pmap.h>
  43 #include <vm/vm_kern.h>
  44 #include <vm/vm_extern.h>
  45 #include <sys/lock.h>
  46 #include <vm/vm_map.h>
  47 #include <sys/user.h>
  48 #ifdef GPROF
  49 #include <sys/gmon.h>
  50 #endif
  51
  52 #include <sys/mplock2.h>
  53
  54 #include <machine/smp.h>
  55 #include <machine_base/apic/apicreg.h>
  56 #include <machine/atomic.h>
  57 #include <machine/cpufunc.h>
  58 #include <machine/cputypes.h>
  59 #include <machine_base/icu/icu_var.h>
  60 #include <machine_base/apic/ioapic_abi.h>
  61 #include <machine_base/apic/lapic.h>
  62 #include <machine_base/apic/ioapic.h>
  63 #include <machine/psl.h>
  64 #include <machine/segments.h>
  65 #include <machine/tss.h>
  66 #include <machine/specialreg.h>
  67 #include <machine/globaldata.h>
  68 #include <machine/pmap_inval.h>
  69
  70 #include <machine/md_var.h>             /* setidt() */
  71 #include <machine_base/icu/icu.h>       /* IPIs */
  72 #include <machine/intr_machdep.h>       /* IPIs */
  73
  74 #define WARMBOOT_TARGET         0
  75 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  76 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  77
  78 #define CMOS_REG                (0x70)
  79 #define CMOS_DATA               (0x71)
  80 #define BIOS_RESET              (0x0f)
  81 #define BIOS_WARM               (0x0a)
  82
  83 /*
  84  * this code MUST be enabled here and in mpboot.s.
  85  * it follows the very early stages of AP boot by placing values in CMOS ram.
  86  * it NORMALLY will never be needed and thus the primitive method for enabling.
  87  *
  88  */
  89 #if defined(CHECK_POINTS)
  90 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
  91 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
  92
  93 #define CHECK_INIT(D);                          \
  94         CHECK_WRITE(0x34, (D));                 \
  95         CHECK_WRITE(0x35, (D));                 \
  96         CHECK_WRITE(0x36, (D));                 \
  97         CHECK_WRITE(0x37, (D));                 \
  98         CHECK_WRITE(0x38, (D));                 \
  99         CHECK_WRITE(0x39, (D));
 100
 101 #define CHECK_PRINT(S);                         \
 102         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 103            (S),                                 \
 104            CHECK_READ(0x34),                    \
 105            CHECK_READ(0x35),                    \
 106            CHECK_READ(0x36),                    \
 107            CHECK_READ(0x37),                    \
 108            CHECK_READ(0x38),                    \
 109            CHECK_READ(0x39));
 110
 111 #else                           /* CHECK_POINTS */
 112
 113 #define CHECK_INIT(D)
 114 #define CHECK_PRINT(S)
 115
 116 #endif                          /* CHECK_POINTS */
 117
 118 /*
 119  * Values to send to the POST hardware.
 120  */
 121 #define MP_BOOTADDRESS_POST     0x10
 122 #define MP_PROBE_POST           0x11
 123 #define MPTABLE_PASS1_POST      0x12
 124
 125 #define MP_START_POST           0x13
 126 #define MP_ENABLE_POST          0x14
 127 #define MPTABLE_PASS2_POST      0x15
 128
 129 #define START_ALL_APS_POST      0x16
 130 #define INSTALL_AP_TRAMP_POST   0x17
 131 #define START_AP_POST           0x18
 132
 133 #define MP_ANNOUNCE_POST        0x19
 134
 135 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 136 int     current_postcode;
 137
 138 /** XXX FIXME: what system files declare these??? */
 139 extern struct region_descriptor r_gdt, r_idt;
 140
 141 extern int nkpt;
 142 extern int naps;
 143
 144 int64_t tsc0_offset;
 145 extern int64_t tsc_offsets[];
 146
 147 /* AP uses this during bootstrap.  Do not staticize.  */
 148 char *bootSTK;
 149 static int bootAP;
 150
 151 /* Hotwire a 0->4MB V==P mapping */
 152 extern pt_entry_t *KPTphys;
 153
 154 /*
 155  * SMP page table page.  Setup by locore to point to a page table
 156  * page from which we allocate per-cpu privatespace areas io_apics,
 157  * and so forth.
 158  */
 159 extern pt_entry_t *SMPpt;
 160
 161 struct pcb stoppcbs[MAXCPU];
 162
 163 /*
 164  * Local data and functions.
 165  */
 166
 167 static u_int    boot_address;
 168 static int      mp_finish;
 169 static int      mp_finish_lapic;
 170
 171 static int      start_all_aps(u_int boot_addr);
 172 static void     install_ap_tramp(u_int boot_addr);
 173 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
 174 static int      smitest(void);
 175 static void     mp_bsp_simple_setup(void);
 176
 177 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 178 static cpumask_t smp_lapic_mask = 1;    /* which cpus have lapic been inited */
 179 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 180 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 181
 182 /*
 183  * Calculate usable address in base memory for AP trampoline code.
 184  */
 185 u_int
 186 mp_bootaddress(u_int basemem)
 187 {
 188         POSTCODE(MP_BOOTADDRESS_POST);
 189
 190         boot_address = basemem & ~0xfff;        /* round down to 4k boundary */
 191         if ((basemem - boot_address) < bootMP_size)
 192                 boot_address -= 4096;   /* not enough, lower by 4k */
 193
 194         return boot_address;
 195 }
 196
 197 /*
 198  * Print various information about the SMP system hardware and setup.
 199  */
 200 void
 201 mp_announce(void)
 202 {
 203         int     x;
 204
 205         POSTCODE(MP_ANNOUNCE_POST);
 206
 207         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 208         kprintf(" cpu0 (BSP): apic id: %2d\n", CPUID_TO_APICID(0));
 209         for (x = 1; x <= naps; ++x)
 210                 kprintf(" cpu%d (AP):  apic id: %2d\n", x, CPUID_TO_APICID(x));
 211
 212         if (!ioapic_enable)
 213                 kprintf(" Warning: APIC I/O disabled\n");
 214 }
 215
 216 /*
 217  * AP cpu's call this to sync up protected mode.
 218  *
 219  * WARNING!  We must ensure that the cpu is sufficiently initialized to
 220  * be able to use to the FP for our optimized bzero/bcopy code before
 221  * we enter more mainstream C code.
 222  *
 223  * WARNING! %fs is not set up on entry.  This routine sets up %fs.
 224  */
 225 void
 226 init_secondary(void)
 227 {
 228         int     gsel_tss;
 229         int     x, myid = bootAP;
 230         u_int   cr0;
 231         struct mdglobaldata *md;
 232         struct privatespace *ps;
 233
 234         ps = &CPU_prvspace[myid];
 235
 236         gdt_segs[GPRIV_SEL].ssd_base = (int)ps;
 237         gdt_segs[GPROC0_SEL].ssd_base =
 238                 (int) &ps->mdglobaldata.gd_common_tss;
 239         ps->mdglobaldata.mi.gd_prvspace = ps;
 240
 241         for (x = 0; x < NGDT; x++) {
 242                 ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x].sd);
 243         }
 244
 245         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 246         r_gdt.rd_base = (int) &gdt[myid * NGDT];
 247         lgdt(&r_gdt);                   /* does magic intra-segment return */
 248
 249         lidt(&r_idt);
 250
 251         lldt(_default_ldt);
 252         mdcpu->gd_currentldt = _default_ldt;
 253
 254         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 255         gdt[myid * NGDT + GPROC0_SEL].sd.sd_type = SDT_SYS386TSS;
 256
 257         md = mdcpu;     /* loaded through %fs:0 (mdglobaldata.mi.gd_prvspace)*/
 258
 259         md->gd_common_tss.tss_esp0 = 0; /* not used until after switch */
 260         md->gd_common_tss.tss_ss0 = GSEL(GDATA_SEL, SEL_KPL);
 261         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 262         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL].sd;
 263         md->gd_common_tssd = *md->gd_tss_gdt;
 264         ltr(gsel_tss);
 265
 266         /*
 267          * Set to a known state:
 268          * Set by mpboot.s: CR0_PG, CR0_PE
 269          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 270          */
 271         cr0 = rcr0();
 272         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 273         load_cr0(cr0);
 274         pmap_set_opt();         /* PSE/4MB pages, etc */
 275
 276         /* set up CPU registers and state */
 277         cpu_setregs();
 278
 279         /* set up FPU state on the AP */
 280         npxinit(__INITIAL_NPXCW__);
 281
 282         /* set up SSE registers */
 283         enable_sse();
 284 }
 285
 286 /*******************************************************************
 287  * local functions and data
 288  */
 289
 290 /*
 291  * Start the SMP system
 292  */
 293 static void
 294 mp_start_aps(void *dummy __unused)
 295 {
 296         if (lapic_enable) {
 297                 /* start each Application Processor */
 298                 start_all_aps(boot_address);
 299         } else {
 300                 mp_bsp_simple_setup();
 301         }
 302 }
 303 SYSINIT(startaps, SI_BOOT2_START_APS, SI_ORDER_FIRST, mp_start_aps, NULL)
 304
 305 /*
 306  * start each AP in our list
 307  */
 308 static int
 309 start_all_aps(u_int boot_addr)
 310 {
 311         int     x, i, pg;
 312         int     shift;
 313         int     smicount;
 314         int     smibest;
 315         int     smilast;
 316         u_char  mpbiosreason;
 317         u_long  mpbioswarmvec;
 318         struct mdglobaldata *gd;
 319         struct privatespace *ps;
 320         char *stack;
 321         uintptr_t kptbase;
 322
 323         POSTCODE(START_ALL_APS_POST);
 324
 325         /* install the AP 1st level boot code */
 326         install_ap_tramp(boot_addr);
 327
 328
 329         /* save the current value of the warm-start vector */
 330         mpbioswarmvec = *((u_long *) WARMBOOT_OFF);
 331         outb(CMOS_REG, BIOS_RESET);
 332         mpbiosreason = inb(CMOS_DATA);
 333
 334         /* setup a vector to our boot code */
 335         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
 336         *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
 337         outb(CMOS_REG, BIOS_RESET);
 338         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
 339
 340         /*
 341          * If we have a TSC we can figure out the SMI interrupt rate.
 342          * The SMI does not necessarily use a constant rate.  Spend
 343          * up to 250ms trying to figure it out.
 344          */
 345         smibest = 0;
 346         if (cpu_feature & CPUID_TSC) {
 347                 set_apic_timer(275000);
 348                 smilast = read_apic_timer();
 349                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
 350                         smicount = smitest();
 351                         if (smibest == 0 || smilast - smicount < smibest)
 352                                 smibest = smilast - smicount;
 353                         smilast = smicount;
 354                 }
 355                 if (smibest > 250000)
 356                         smibest = 0;
 357                 if (smibest) {
 358                         smibest = smibest * (int64_t)1000000 /
 359                                   get_apic_timer_frequency();
 360                 }
 361         }
 362         if (smibest)
 363                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
 364                         1000000 / smibest, smibest);
 365
 366
 367         /* set up temporary P==V mapping for AP boot */
 368         /* XXX this is a hack, we should boot the AP on its own stack/PTD */
 369         kptbase = (uintptr_t)(void *)KPTphys;
 370         for (x = 0; x < NKPT; x++) {
 371                 PTD[x] = (pd_entry_t)(PG_V | PG_RW |
 372                     ((kptbase + x * PAGE_SIZE) & PG_FRAME));
 373         }
 374         cpu_invltlb();
 375
 376         /* start each AP */
 377         for (x = 1; x <= naps; ++x) {
 378
 379                 /* This is a bit verbose, it will go away soon.  */
 380
 381                 /* first page of AP's private space */
 382                 pg = x * i386_btop(sizeof(struct privatespace));
 383
 384                 /* allocate new private data page(s) */
 385                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
 386                                 MDGLOBALDATA_BASEALLOC_SIZE);
 387                 /* wire it into the private page table page */
 388                 for (i = 0; i < MDGLOBALDATA_BASEALLOC_SIZE; i += PAGE_SIZE) {
 389                         SMPpt[pg + i / PAGE_SIZE] = (pt_entry_t)
 390                             (PG_V | PG_RW | vtophys_pte((char *)gd + i));
 391                 }
 392                 pg += MDGLOBALDATA_BASEALLOC_PAGES;
 393
 394                 SMPpt[pg + 0] = 0;              /* *gd_CMAP1 */
 395                 SMPpt[pg + 1] = 0;              /* *gd_CMAP2 */
 396                 SMPpt[pg + 2] = 0;              /* *gd_CMAP3 */
 397                 SMPpt[pg + 3] = 0;              /* *gd_PMAP1 */
 398
 399                 /* allocate and set up an idle stack data page */
 400                 stack = (char *)kmem_alloc(&kernel_map, UPAGES*PAGE_SIZE);
 401                 for (i = 0; i < UPAGES; i++) {
 402                         SMPpt[pg + 4 + i] = (pt_entry_t)
 403                             (PG_V | PG_RW | vtophys_pte(PAGE_SIZE * i + stack));
 404                 }
 405
 406                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
 407                 bzero(gd, sizeof(*gd));
 408                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
 409
 410                 /* prime data page for it to use */
 411                 mi_gdinit(&gd->mi, x);
 412                 cpu_gdinit(gd, x);
 413                 gd->gd_CMAP1 = &SMPpt[pg + 0];
 414                 gd->gd_CMAP2 = &SMPpt[pg + 1];
 415                 gd->gd_CMAP3 = &SMPpt[pg + 2];
 416                 gd->gd_PMAP1 = &SMPpt[pg + 3];
 417                 gd->gd_CADDR1 = ps->CPAGE1;
 418                 gd->gd_CADDR2 = ps->CPAGE2;
 419                 gd->gd_CADDR3 = ps->CPAGE3;
 420                 gd->gd_PADDR1 = (unsigned *)ps->PPAGE1;
 421
 422                 /*
 423                  * Per-cpu pmap for get_ptbase().
 424                  */
 425                 gd->gd_GDADDR1= (unsigned *)
 426                         kmem_alloc_nofault(&kernel_map, SEG_SIZE, SEG_SIZE);
 427                 gd->gd_GDMAP1 = &PTD[(vm_offset_t)gd->gd_GDADDR1 >> PDRSHIFT];
 428
 429                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (naps + 1));
 430                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (naps + 1));
 431
 432                 /*
 433                  * Setup the AP boot stack
 434                  */
 435                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
 436                 bootAP = x;
 437
 438                 /* attempt to start the Application Processor */
 439                 CHECK_INIT(99); /* setup checkpoints */
 440                 if (!start_ap(gd, boot_addr, smibest)) {
 441                         kprintf("AP #%d (PHY# %d) failed!\n", x,
 442                             CPUID_TO_APICID(x));
 443                         CHECK_PRINT("trace");   /* show checkpoints */
 444                         /* better panic as the AP may be running loose */
 445                         kprintf("panic y/n? [y] ");
 446                         if (cngetc() != 'n')
 447                                 panic("bye-bye");
 448                 }
 449                 CHECK_PRINT("trace");           /* show checkpoints */
 450         }
 451
 452         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
 453         ncpus = x;
 454
 455         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
 456         for (shift = 0; (1 << shift) <= ncpus; ++shift)
 457                 ;
 458         --shift;
 459         ncpus2_shift = shift;
 460         ncpus2 = 1 << shift;
 461         ncpus2_mask = ncpus2 - 1;
 462
 463         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
 464         if ((1 << shift) < ncpus)
 465                 ++shift;
 466         ncpus_fit = 1 << shift;
 467         ncpus_fit_mask = ncpus_fit - 1;
 468
 469         /* build our map of 'other' CPUs */
 470         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
 471         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
 472         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
 473
 474         /* restore the warmstart vector */
 475         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
 476         outb(CMOS_REG, BIOS_RESET);
 477         outb(CMOS_DATA, mpbiosreason);
 478
 479         /*
 480          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
 481          * up, clean out the P==V mapping we did earlier.
 482          */
 483         for (x = 0; x < NKPT; x++)
 484                 PTD[x] = 0;
 485         pmap_set_opt();
 486
 487         /*
 488          * Wait all APs to finish initializing LAPIC
 489          */
 490         mp_finish_lapic = 1;
 491         if (bootverbose)
 492                 kprintf("SMP: Waiting APs LAPIC initialization\n");
 493         if (cpu_feature & CPUID_TSC)
 494                 tsc0_offset = rdtsc();
 495         tsc_offsets[0] = 0;
 496         rel_mplock();
 497         while (smp_lapic_mask != smp_startup_mask) {
 498                 cpu_lfence();
 499                 if (cpu_feature & CPUID_TSC)
 500                         tsc0_offset = rdtsc();
 501         }
 502         while (try_mplock() == 0)
 503                 ;
 504
 505         /* number of APs actually started */
 506         return ncpus - 1;
 507 }
 508
 509 /*
 510  * load the 1st level AP boot code into base memory.
 511  */
 512
 513 /* targets for relocation */
 514 extern void bigJump(void);
 515 extern void bootCodeSeg(void);
 516 extern void bootDataSeg(void);
 517 extern void MPentry(void);
 518 extern u_int MP_GDT;
 519 extern u_int mp_gdtbase;
 520
 521 static void
 522 install_ap_tramp(u_int boot_addr)
 523 {
 524         int     x;
 525         int     size = *(int *) ((u_long) & bootMP_size);
 526         u_char *src = (u_char *) ((u_long) bootMP);
 527         u_char *dst = (u_char *) boot_addr + KERNBASE;
 528         u_int   boot_base = (u_int) bootMP;
 529         u_int8_t *dst8;
 530         u_int16_t *dst16;
 531         u_int32_t *dst32;
 532
 533         POSTCODE(INSTALL_AP_TRAMP_POST);
 534
 535         for (x = 0; x < size; ++x)
 536                 *dst++ = *src++;
 537
 538         /*
 539          * modify addresses in code we just moved to basemem. unfortunately we
 540          * need fairly detailed info about mpboot.s for this to work.  changes
 541          * to mpboot.s might require changes here.
 542          */
 543
 544         /* boot code is located in KERNEL space */
 545         dst = (u_char *) boot_addr + KERNBASE;
 546
 547         /* modify the lgdt arg */
 548         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
 549         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
 550
 551         /* modify the ljmp target for MPentry() */
 552         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
 553         *dst32 = ((u_int) MPentry - KERNBASE);
 554
 555         /* modify the target for boot code segment */
 556         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
 557         dst8 = (u_int8_t *) (dst16 + 1);
 558         *dst16 = (u_int) boot_addr & 0xffff;
 559         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
 560
 561         /* modify the target for boot data segment */
 562         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
 563         dst8 = (u_int8_t *) (dst16 + 1);
 564         *dst16 = (u_int) boot_addr & 0xffff;
 565         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
 566 }
 567
 568
 569 /*
 570  * This function starts the AP (application processor) identified
 571  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
 572  * to accomplish this.  This is necessary because of the nuances
 573  * of the different hardware we might encounter.  It ain't pretty,
 574  * but it seems to work.
 575  *
 576  * NOTE: eventually an AP gets to ap_init(), which is called just
 577  * before the AP goes into the LWKT scheduler's idle loop.
 578  */
 579 static int
 580 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
 581 {
 582         int     physical_cpu;
 583         int     vector;
 584         u_long  icr_lo, icr_hi;
 585
 586         POSTCODE(START_AP_POST);
 587
 588         /* get the PHYSICAL APIC ID# */
 589         physical_cpu = CPUID_TO_APICID(gd->mi.gd_cpuid);
 590
 591         /* calculate the vector */
 592         vector = (boot_addr >> 12) & 0xff;
 593
 594         /* We don't want anything interfering */
 595         cpu_disable_intr();
 596
 597         /* Make sure the target cpu sees everything */
 598         wbinvd();
 599
 600         /*
 601          * Try to detect when a SMI has occurred, wait up to 200ms.
 602          *
 603          * If a SMI occurs during an AP reset but before we issue
 604          * the STARTUP command, the AP may brick.  To work around
 605          * this problem we hold off doing the AP startup until
 606          * after we have detected the SMI.  Hopefully another SMI
 607          * will not occur before we finish the AP startup.
 608          *
 609          * Retries don't seem to help.  SMIs have a window of opportunity
 610          * and if USB->legacy keyboard emulation is enabled in the BIOS
 611          * the interrupt rate can be quite high.
 612          *
 613          * NOTE: Don't worry about the L1 cache load, it might bloat
 614          *       ldelta a little but ndelta will be so huge when the SMI
 615          *       occurs the detection logic will still work fine.
 616          */
 617         if (smibest) {
 618                 set_apic_timer(200000);
 619                 smitest();
 620         }
 621
 622         /*
 623          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
 624          * and running the target CPU. OR this INIT IPI might be latched (P5
 625          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
 626          * ignored.
 627          *
 628          * see apic/apicreg.h for icr bit definitions.
 629          *
 630          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
 631          */
 632
 633         /*
 634          * Setup the address for the target AP.  We can setup
 635          * icr_hi once and then just trigger operations with
 636          * icr_lo.
 637          */
 638         icr_hi = lapic->icr_hi & ~APIC_ID_MASK;
 639         icr_hi |= (physical_cpu << 24);
 640         icr_lo = lapic->icr_lo & 0xfff00000;
 641         lapic->icr_hi = icr_hi;
 642
 643         /*
 644          * Do an INIT IPI: assert RESET
 645          *
 646          * Use edge triggered mode to assert INIT
 647          */
 648         lapic->icr_lo = icr_lo | 0x0000c500;
 649         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 650                  /* spin */ ;
 651
 652         /*
 653          * The spec calls for a 10ms delay but we may have to use a
 654          * MUCH lower delay to avoid bricking an AP due to a fast SMI
 655          * interrupt.  We have other loops here too and dividing by 2
 656          * doesn't seem to be enough even after subtracting 350us,
 657          * so we divide by 4.
 658          *
 659          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
 660          * interrupt was detected we use the full 10ms.
 661          */
 662         if (smibest == 0)
 663                 u_sleep(10000);
 664         else if (smibest < 150 * 4 + 350)
 665                 u_sleep(150);
 666         else if ((smibest - 350) / 4 < 10000)
 667                 u_sleep((smibest - 350) / 4);
 668         else
 669                 u_sleep(10000);
 670
 671         /*
 672          * Do an INIT IPI: deassert RESET
 673          *
 674          * Use level triggered mode to deassert.  It is unclear
 675          * why we need to do this.
 676          */
 677         lapic->icr_lo = icr_lo | 0x00008500;
 678         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 679                  /* spin */ ;
 680         u_sleep(150);                           /* wait 150us */
 681
 682         /*
 683          * Next we do a STARTUP IPI: the previous INIT IPI might still be
 684          * latched, (P5 bug) this 1st STARTUP would then terminate
 685          * immediately, and the previously started INIT IPI would continue. OR
 686          * the previous INIT IPI has already run. and this STARTUP IPI will
 687          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
 688          * will run.
 689          */
 690         lapic->icr_lo = icr_lo | 0x00000600 | vector;
 691         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 692                  /* spin */ ;
 693         u_sleep(200);           /* wait ~200uS */
 694
 695         /*
 696          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
 697          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
 698          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
 699          * recognized after hardware RESET or INIT IPI.
 700          */
 701         lapic->icr_lo = icr_lo | 0x00000600 | vector;
 702         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 703                  /* spin */ ;
 704
 705         /* Resume normal operation */
 706         cpu_enable_intr();
 707
 708         /* wait for it to start, see ap_init() */
 709         set_apic_timer(5000000);/* == 5 seconds */
 710         while (read_apic_timer()) {
 711                 if (smp_startup_mask & CPUMASK(gd->mi.gd_cpuid))
 712                         return 1;       /* return SUCCESS */
 713         }
 714
 715         return 0;               /* return FAILURE */
 716 }
 717
 718 static
 719 int
 720 smitest(void)
 721 {
 722         int64_t ltsc;
 723         int64_t ntsc;
 724         int64_t ldelta;
 725         int64_t ndelta;
 726         int count;
 727
 728         ldelta = 0;
 729         ndelta = 0;
 730         while (read_apic_timer()) {
 731                 ltsc = rdtsc();
 732                 for (count = 0; count < 100; ++count)
 733                         ntsc = rdtsc(); /* force loop to occur */
 734                 if (ldelta) {
 735                         ndelta = ntsc - ltsc;
 736                         if (ldelta > ndelta)
 737                                 ldelta = ndelta;
 738                         if (ndelta > ldelta * 2)
 739                                 break;
 740                 } else {
 741                         ldelta = ntsc - ltsc;
 742                 }
 743         }
 744         return(read_apic_timer());
 745 }
 746
 747 /*
 748  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
 749  *
 750  * If for some reason we were unable to start all cpus we cannot safely
 751  * use broadcast IPIs.
 752  */
 753
 754 static cpumask_t smp_invltlb_req;
 755 #define SMP_INVLTLB_DEBUG
 756
 757 void
 758 smp_invltlb(void)
 759 {
 760 #ifdef SMP
 761         struct mdglobaldata *md = mdcpu;
 762 #ifdef SMP_INVLTLB_DEBUG
 763         long count = 0;
 764         long xcount = 0;
 765 #endif
 766
 767         crit_enter_gd(&md->mi);
 768         md->gd_invltlb_ret = 0;
 769         ++md->mi.gd_cnt.v_smpinvltlb;
 770         atomic_set_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
 771 #ifdef SMP_INVLTLB_DEBUG
 772 again:
 773 #endif
 774         if (smp_startup_mask == smp_active_mask) {
 775                 all_but_self_ipi(XINVLTLB_OFFSET);
 776         } else {
 777                 selected_apic_ipi(smp_active_mask & ~md->mi.gd_cpumask,
 778                                   XINVLTLB_OFFSET, APIC_DELMODE_FIXED);
 779         }
 780
 781 #ifdef SMP_INVLTLB_DEBUG
 782         if (xcount)
 783                 kprintf("smp_invltlb: ipi sent\n");
 784 #endif
 785         while ((md->gd_invltlb_ret & smp_active_mask & ~md->mi.gd_cpumask) !=
 786                (smp_active_mask & ~md->mi.gd_cpumask)) {
 787                 cpu_mfence();
 788                 cpu_pause();
 789 #ifdef SMP_INVLTLB_DEBUG
 790                 /* DEBUGGING */
 791                 if (++count == 400000000) {
 792                         print_backtrace(-1);
 793                         kprintf("smp_invltlb: endless loop %08lx %08lx, "
 794                                 "rflags %016lx retry",
 795                                 (long)md->gd_invltlb_ret,
 796                                 (long)smp_invltlb_req,
 797                                 (long)read_eflags());
 798                         __asm __volatile ("sti");
 799                         ++xcount;
 800                         if (xcount > 2)
 801                                 lwkt_process_ipiq();
 802                         if (xcount > 3) {
 803                                 int bcpu = BSFCPUMASK(~md->gd_invltlb_ret &
 804                                                       ~md->mi.gd_cpumask &
 805                                                       smp_active_mask);
 806                                 globaldata_t xgd;
 807                                 kprintf("bcpu %d\n", bcpu);
 808                                 xgd = globaldata_find(bcpu);
 809                                 kprintf("thread %p %s\n", xgd->gd_curthread, xgd->gd_curthread->td_comm);
 810                         }
 811                         if (xcount > 5)
 812                                 panic("giving up");
 813                         count = 0;
 814                         goto again;
 815                 }
 816 #endif
 817         }
 818         atomic_clear_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
 819         crit_exit_gd(&md->mi);
 820 #endif
 821 }
 822
 823 #ifdef SMP
 824
 825 /*
 826  * Called from Xinvltlb assembly with interrupts disabled.  We didn't
 827  * bother to bump the critical section count or nested interrupt count
 828  * so only do very low level operations here.
 829  */
 830 void
 831 smp_invltlb_intr(void)
 832 {
 833         struct mdglobaldata *md = mdcpu;
 834         struct mdglobaldata *omd;
 835         cpumask_t mask;
 836         int cpu;
 837
 838         mask = smp_invltlb_req;
 839         cpu_mfence();
 840         cpu_invltlb();
 841         while (mask) {
 842                 cpu = BSFCPUMASK(mask);
 843                 mask &= ~CPUMASK(cpu);
 844                 omd = (struct mdglobaldata *)globaldata_find(cpu);
 845                 atomic_set_cpumask(&omd->gd_invltlb_ret, md->mi.gd_cpumask);
 846         }
 847 }
 848
 849 #endif
 850
 851 /*
 852  * When called the executing CPU will send an IPI to all other CPUs
 853  *  requesting that they halt execution.
 854  *
 855  * Usually (but not necessarily) called with 'other_cpus' as its arg.
 856  *
 857  *  - Signals all CPUs in map to stop.
 858  *  - Waits for each to stop.
 859  *
 860  * Returns:
 861  *  -1: error
 862  *   0: NA
 863  *   1: ok
 864  *
 865  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
 866  *            from executing at same time.
 867  */
 868 int
 869 stop_cpus(cpumask_t map)
 870 {
 871         map &= smp_active_mask;
 872
 873         /* send the Xcpustop IPI to all CPUs in map */
 874         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
 875
 876         while ((stopped_cpus & map) != map)
 877                 /* spin */ ;
 878
 879         return 1;
 880 }
 881
 882
 883 /*
 884  * Called by a CPU to restart stopped CPUs.
 885  *
 886  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
 887  *
 888  *  - Signals all CPUs in map to restart.
 889  *  - Waits for each to restart.
 890  *
 891  * Returns:
 892  *  -1: error
 893  *   0: NA
 894  *   1: ok
 895  */
 896 int
 897 restart_cpus(cpumask_t map)
 898 {
 899         /* signal other cpus to restart */
 900         started_cpus = map & smp_active_mask;
 901
 902         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
 903                 /* spin */ ;
 904
 905         return 1;
 906 }
 907
 908 /*
 909  * This is called once the mpboot code has gotten us properly relocated
 910  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
 911  * and when it returns the scheduler will call the real cpu_idle() main
 912  * loop for the idlethread.  Interrupts are disabled on entry and should
 913  * remain disabled at return.
 914  */
 915 void
 916 ap_init(void)
 917 {
 918         int     cpu_id;
 919
 920         /*
 921          * Adjust smp_startup_mask to signal the BSP that we have started
 922          * up successfully.  Note that we do not yet hold the BGL.  The BSP
 923          * is waiting for our signal.
 924          *
 925          * We can't set our bit in smp_active_mask yet because we are holding
 926          * interrupts physically disabled and remote cpus could deadlock
 927          * trying to send us an IPI.
 928          */
 929         smp_startup_mask |= CPUMASK(mycpu->gd_cpuid);
 930         cpu_mfence();
 931
 932         /*
 933          * Interlock for LAPIC initialization.  Wait until mp_finish_lapic is
 934          * non-zero, then get the MP lock.
 935          *
 936          * Note: We are in a critical section.
 937          *
 938          * Note: we are the idle thread, we can only spin.
 939          *
 940          * Note: The load fence is memory volatile and prevents the compiler
 941          * from improperly caching mp_finish_lapic, and the cpu from improperly
 942          * caching it.
 943          */
 944         while (mp_finish_lapic == 0)
 945                 cpu_lfence();
 946         while (try_mplock() == 0)
 947                 ;
 948
 949         if (cpu_feature & CPUID_TSC) {
 950                 /*
 951                  * The BSP is constantly updating tsc0_offset, figure out
 952                  * the relative difference to synchronize ktrdump.
 953                  */
 954                 tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
 955         }
 956
 957         /* BSP may have changed PTD while we're waiting for the lock */
 958         cpu_invltlb();
 959
 960 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
 961         lidt(&r_idt);
 962 #endif
 963
 964         /* Build our map of 'other' CPUs. */
 965         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
 966
 967         /* A quick check from sanity claus */
 968         cpu_id = APICID_TO_CPUID((lapic->id & 0xff000000) >> 24);
 969         if (mycpu->gd_cpuid != cpu_id) {
 970                 kprintf("SMP: assigned cpuid = %d\n", mycpu->gd_cpuid);
 971                 kprintf("SMP: actual cpuid = %d\n", cpu_id);
 972                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
 973                 panic("cpuid mismatch! boom!!");
 974         }
 975
 976         /* Initialize AP's local APIC for irq's */
 977         lapic_init(FALSE);
 978
 979         /* LAPIC initialization is done */
 980         smp_lapic_mask |= CPUMASK(mycpu->gd_cpuid);
 981         cpu_mfence();
 982
 983         /* Let BSP move onto the next initialization stage */
 984         rel_mplock();
 985
 986         /*
 987          * Interlock for finalization.  Wait until mp_finish is non-zero,
 988          * then get the MP lock.
 989          *
 990          * Note: We are in a critical section.
 991          *
 992          * Note: we are the idle thread, we can only spin.
 993          *
 994          * Note: The load fence is memory volatile and prevents the compiler
 995          * from improperly caching mp_finish, and the cpu from improperly
 996          * caching it.
 997          */
 998         while (mp_finish == 0)
 999                 cpu_lfence();
1000         while (try_mplock() == 0)
1001                 ;
1002
1003         /* BSP may have changed PTD while we're waiting for the lock */
1004         cpu_invltlb();
1005
1006         /* Set memory range attributes for this CPU to match the BSP */
1007         mem_range_AP_init();
1008
1009         /*
1010          * Once we go active we must process any IPIQ messages that may
1011          * have been queued, because no actual IPI will occur until we
1012          * set our bit in the smp_active_mask.  If we don't the IPI
1013          * message interlock could be left set which would also prevent
1014          * further IPIs.
1015          *
1016          * The idle loop doesn't expect the BGL to be held and while
1017          * lwkt_switch() normally cleans things up this is a special case
1018          * because we returning almost directly into the idle loop.
1019          *
1020          * The idle thread is never placed on the runq, make sure
1021          * nothing we've done put it there.
1022          */
1023         KKASSERT(get_mplock_count(curthread) == 1);
1024         smp_active_mask |= CPUMASK(mycpu->gd_cpuid);
1025
1026         /*
1027          * Enable interrupts here.  idle_restore will also do it, but
1028          * doing it here lets us clean up any strays that got posted to
1029          * the CPU during the AP boot while we are still in a critical
1030          * section.
1031          */
1032         __asm __volatile("sti; pause; pause"::);
1033         bzero(mdcpu->gd_ipending, sizeof(mdcpu->gd_ipending));
1034
1035         initclocks_pcpu();      /* clock interrupts (via IPIs) */
1036         lwkt_process_ipiq();
1037
1038         /*
1039          * Releasing the mp lock lets the BSP finish up the SMP init
1040          */
1041         rel_mplock();
1042         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
1043 }
1044
1045 /*
1046  * Get SMP fully working before we start initializing devices.
1047  */
1048 static
1049 void
1050 ap_finish(void)
1051 {
1052         mp_finish = 1;
1053         if (bootverbose)
1054                 kprintf("Finish MP startup\n");
1055         rel_mplock();
1056         while (smp_active_mask != smp_startup_mask)
1057                 cpu_lfence();
1058         while (try_mplock() == 0)
1059                 ;
1060         if (bootverbose)
1061                 kprintf("Active CPU Mask: %08x\n", smp_active_mask);
1062 }
1063
1064 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
1065
1066 void
1067 cpu_send_ipiq(int dcpu)
1068 {
1069         if (CPUMASK(dcpu) & smp_active_mask)
1070                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
1071 }
1072
1073 #if 0   /* single_apic_ipi_passive() not working yet */
1074 /*
1075  * Returns 0 on failure, 1 on success
1076  */
1077 int
1078 cpu_send_ipiq_passive(int dcpu)
1079 {
1080         int r = 0;
1081         if (CPUMASK(dcpu) & smp_active_mask) {
1082                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
1083                                         APIC_DELMODE_FIXED);
1084         }
1085         return(r);
1086 }
1087 #endif
1088
1089 static void
1090 mp_bsp_simple_setup(void)
1091 {
1092         /* build our map of 'other' CPUs */
1093         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
1094         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
1095         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
1096
1097         pmap_set_opt();
1098
1099         if (cpu_feature & CPUID_TSC)
1100                 tsc0_offset = rdtsc();
1101 }