sys/platform/pc32/icu/icu_abi.c

   1 /*
   2  * Copyright (c) 2005 The DragonFly Project.  All rights reserved.
   3  * Copyright (c) 1991 The Regents of the University of California.
   4  * All rights reserved.
   5  *
   6  * This code is derived from software contributed to The DragonFly Project
   7  * by Matthew Dillon <dillon@backplane.com>
   8  *
   9  * This code is derived from software contributed to Berkeley by
  10  * William Jolitz.
  11  *
  12  * Redistribution and use in source and binary forms, with or without
  13  * modification, are permitted provided that the following conditions
  14  * are met:
  15  *
  16  * 1. Redistributions of source code must retain the above copyright
  17  *    notice, this list of conditions and the following disclaimer.
  18  * 2. Redistributions in binary form must reproduce the above copyright
  19  *    notice, this list of conditions and the following disclaimer in
  20  *    the documentation and/or other materials provided with the
  21  *    distribution.
  22  * 3. Neither the name of The DragonFly Project nor the names of its
  23  *    contributors may be used to endorse or promote products derived
  24  *    from this software without specific, prior written permission.
  25  *
  26  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  27  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  28  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS
  29  * FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE
  30  * COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,
  31  * INCIDENTAL, SPECIAL, EXEMPLARY OR CONSEQUENTIAL DAMAGES (INCLUDING,
  32  * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  33  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED
  34  * AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
  35  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT
  36  * OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  37  * SUCH DAMAGE.
  38  *
  39  * $DragonFly: src/sys/platform/pc32/icu/icu_abi.c,v 1.14 2007/07/07 12:13:47 sephe Exp $
  40  */
  41
  42 #include <sys/param.h>
  43 #include <sys/systm.h>
  44 #include <sys/kernel.h>
  45 #include <sys/machintr.h>
  46 #include <sys/interrupt.h>
  47 #include <sys/bus.h>
  48
  49 #include <machine/segments.h>
  50 #include <machine/md_var.h>
  51 #include <machine/intr_machdep.h>
  52 #include <machine/globaldata.h>
  53 #include <machine/smp.h>
  54
  55 #include <sys/thread2.h>
  56
  57 #include <machine_base/icu/elcr_var.h>
  58
  59 #include <machine_base/icu/icu.h>
  60 #include <machine_base/icu/icu_ipl.h>
  61 #include <machine_base/apic/ioapic.h>
  62
  63 extern inthand_t
  64         IDTVEC(icu_intr0),      IDTVEC(icu_intr1),
  65         IDTVEC(icu_intr2),      IDTVEC(icu_intr3),
  66         IDTVEC(icu_intr4),      IDTVEC(icu_intr5),
  67         IDTVEC(icu_intr6),      IDTVEC(icu_intr7),
  68         IDTVEC(icu_intr8),      IDTVEC(icu_intr9),
  69         IDTVEC(icu_intr10),     IDTVEC(icu_intr11),
  70         IDTVEC(icu_intr12),     IDTVEC(icu_intr13),
  71         IDTVEC(icu_intr14),     IDTVEC(icu_intr15);
  72
  73 static inthand_t *icu_intr[ICU_HWI_VECTORS] = {
  74         &IDTVEC(icu_intr0),     &IDTVEC(icu_intr1),
  75         &IDTVEC(icu_intr2),     &IDTVEC(icu_intr3),
  76         &IDTVEC(icu_intr4),     &IDTVEC(icu_intr5),
  77         &IDTVEC(icu_intr6),     &IDTVEC(icu_intr7),
  78         &IDTVEC(icu_intr8),     &IDTVEC(icu_intr9),
  79         &IDTVEC(icu_intr10),    &IDTVEC(icu_intr11),
  80         &IDTVEC(icu_intr12),    &IDTVEC(icu_intr13),
  81         &IDTVEC(icu_intr14),    &IDTVEC(icu_intr15)
  82 };
  83
  84 static struct icu_irqmap {
  85         int                     im_type;        /* ICU_IMT_ */
  86         enum intr_trigger       im_trig;
  87 } icu_irqmaps[MAX_HARDINTS];    /* XXX MAX_HARDINTS may not be correct */
  88
  89 #define ICU_IMT_UNUSED          0       /* KEEP THIS */
  90 #define ICU_IMT_RESERVED        1
  91 #define ICU_IMT_LINE            2
  92 #define ICU_IMT_SYSCALL         3
  93
  94 extern void     ICU_INTREN(int);
  95 extern void     ICU_INTRDIS(int);
  96
  97 static int      icu_vectorctl(int, int, int);
  98 static int      icu_setvar(int, const void *);
  99 static int      icu_getvar(int, void *);
 100 static void     icu_finalize(void);
 101 static void     icu_cleanup(void);
 102 static void     icu_setdefault(void);
 103 static void     icu_stabilize(void);
 104 static void     icu_initmap(void);
 105 static void     icu_intr_config(int, enum intr_trigger, enum intr_polarity);
 106
 107 struct machintr_abi MachIntrABI_ICU = {
 108         MACHINTR_ICU,
 109         .intrdis        = ICU_INTRDIS,
 110         .intren         = ICU_INTREN,
 111         .vectorctl      = icu_vectorctl,
 112         .setvar         = icu_setvar,
 113         .getvar         = icu_getvar,
 114         .finalize       = icu_finalize,
 115         .cleanup        = icu_cleanup,
 116         .setdefault     = icu_setdefault,
 117         .stabilize      = icu_stabilize,
 118         .initmap        = icu_initmap,
 119         .intr_config    = icu_intr_config
 120 };
 121
 122 /*
 123  * WARNING!  SMP builds can use the ICU now so this code must be MP safe.
 124  */
 125 static int
 126 icu_setvar(int varid, const void *buf)
 127 {
 128         return ENOENT;
 129 }
 130
 131 static int
 132 icu_getvar(int varid, void *buf)
 133 {
 134         return ENOENT;
 135 }
 136
 137 /*
 138  * Called before interrupts are physically enabled
 139  */
 140 static void
 141 icu_stabilize(void)
 142 {
 143         int intr;
 144
 145         for (intr = 0; intr < ICU_HWI_VECTORS; ++intr)
 146                 machintr_intrdis(intr);
 147         machintr_intren(ICU_IRQ_SLAVE);
 148 }
 149
 150 /*
 151  * Called after interrupts physically enabled but before the
 152  * critical section is released.
 153  */
 154 static void
 155 icu_cleanup(void)
 156 {
 157         bzero(mdcpu->gd_ipending, sizeof(mdcpu->gd_ipending));
 158 }
 159
 160 /*
 161  * Called after stablize and cleanup; critical section is not
 162  * held and interrupts are not physically disabled.
 163  */
 164 static void
 165 icu_finalize(void)
 166 {
 167         KKASSERT(MachIntrABI.type == MACHINTR_ICU);
 168
 169 #ifdef SMP
 170         KKASSERT(!ioapic_enable);
 171
 172         /*
 173          * If an IMCR is present, programming bit 0 disconnects the 8259
 174          * from the BSP.  The 8259 may still be connected to LINT0 on the
 175          * BSP's LAPIC.
 176          *
 177          * If we are running SMP the LAPIC is active, try to use virtual
 178          * wire mode so we can use other interrupt sources within the LAPIC
 179          * in addition to the 8259.
 180          */
 181         if (imcr_present) {
 182                 outb(0x22, 0x70);
 183                 outb(0x23, 0x01);
 184         }
 185 #endif  /* SMP */
 186 }
 187
 188 static int
 189 icu_vectorctl(int op, int intr, int flags)
 190 {
 191         int error;
 192         u_long ef;
 193
 194         if (intr < 0 || intr >= ICU_HWI_VECTORS || intr == ICU_IRQ_SLAVE)
 195                 return EINVAL;
 196
 197         ef = read_eflags();
 198         cpu_disable_intr();
 199         error = 0;
 200
 201         switch (op) {
 202         case MACHINTR_VECTOR_SETUP:
 203                 setidt(IDT_OFFSET + intr, icu_intr[intr], SDT_SYS386IGT,
 204                        SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 205                 machintr_intren(intr);
 206                 break;
 207
 208         case MACHINTR_VECTOR_TEARDOWN:
 209                 machintr_intrdis(intr);
 210                 setidt(IDT_OFFSET + intr, icu_intr[intr], SDT_SYS386IGT,
 211                        SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 212                 break;
 213
 214         default:
 215                 error = EOPNOTSUPP;
 216                 break;
 217         }
 218         write_eflags(ef);
 219         return error;
 220 }
 221
 222 static void
 223 icu_setdefault(void)
 224 {
 225         int intr;
 226
 227         for (intr = 0; intr < ICU_HWI_VECTORS; ++intr) {
 228                 if (intr == ICU_IRQ_SLAVE)
 229                         continue;
 230                 setidt(IDT_OFFSET + intr, icu_intr[intr], SDT_SYS386IGT,
 231                        SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 232         }
 233 }
 234
 235 static void
 236 icu_initmap(void)
 237 {
 238         int i;
 239
 240         for (i = 0; i < ICU_HWI_VECTORS; ++i)
 241                 icu_irqmaps[i].im_type = ICU_IMT_LINE;
 242         icu_irqmaps[ICU_IRQ_SLAVE].im_type = ICU_IMT_RESERVED;
 243
 244         if (elcr_found) {
 245                 for (i = 0; i < ICU_HWI_VECTORS; ++i)
 246                         icu_irqmaps[i].im_trig = elcr_read_trigger(i);
 247         } else {
 248                 /*
 249                  * NOTE: Trigger mode does not matter at all
 250                  */
 251                 for (i = 0; i < ICU_HWI_VECTORS; ++i)
 252                         icu_irqmaps[i].im_trig = INTR_TRIGGER_EDGE;
 253         }
 254         icu_irqmaps[IDT_OFFSET_SYSCALL - IDT_OFFSET].im_type = ICU_IMT_SYSCALL;
 255 }
 256
 257 static void
 258 icu_intr_config(int irq, enum intr_trigger trig,
 259     enum intr_polarity pola __unused)
 260 {
 261         struct icu_irqmap *map;
 262
 263         KKASSERT(trig == INTR_TRIGGER_EDGE || trig == INTR_TRIGGER_LEVEL);
 264
 265         KKASSERT(irq >= 0 && irq < MAX_HARDINTS);
 266         map = &icu_irqmaps[irq];
 267
 268         KKASSERT(map->im_type == ICU_IMT_LINE);
 269
 270         /* TODO: Check whether it is configured or not */
 271
 272         if (trig == map->im_trig)
 273                 return;
 274
 275         if (bootverbose) {
 276                 kprintf("ICU: irq %d, %s -> %s\n", irq,
 277                         intr_str_trigger(map->im_trig),
 278                         intr_str_trigger(trig));
 279         }
 280         map->im_trig = trig;
 281
 282         if (!elcr_found) {
 283                 if (bootverbose)
 284                         kprintf("ICU: no ELCR, skip irq %d config\n", irq);
 285                 return;
 286         }
 287         elcr_write_trigger(irq, map->im_trig);
 288 }