sys/dev/netif/emx/if_emx.c

   1 /*
   2  * Copyright (c) 2004 Joerg Sonnenberger <joerg@bec.de>.  All rights reserved.
   3  *
   4  * Copyright (c) 2001-2008, Intel Corporation
   5  * All rights reserved.
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions are met:
   9  *
  10  *  1. Redistributions of source code must retain the above copyright notice,
  11  *     this list of conditions and the following disclaimer.
  12  *
  13  *  2. Redistributions in binary form must reproduce the above copyright
  14  *     notice, this list of conditions and the following disclaimer in the
  15  *     documentation and/or other materials provided with the distribution.
  16  *
  17  *  3. Neither the name of the Intel Corporation nor the names of its
  18  *     contributors may be used to endorse or promote products derived from
  19  *     this software without specific prior written permission.
  20  *
  21  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  22  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  23  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  24  * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
  25  * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  26  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  27  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  28  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  29  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  30  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  31  * POSSIBILITY OF SUCH DAMAGE.
  32  *
  33  *
  34  * Copyright (c) 2005 The DragonFly Project.  All rights reserved.
  35  *
  36  * This code is derived from software contributed to The DragonFly Project
  37  * by Matthew Dillon <dillon@backplane.com>
  38  *
  39  * Redistribution and use in source and binary forms, with or without
  40  * modification, are permitted provided that the following conditions
  41  * are met:
  42  *
  43  * 1. Redistributions of source code must retain the above copyright
  44  *    notice, this list of conditions and the following disclaimer.
  45  * 2. Redistributions in binary form must reproduce the above copyright
  46  *    notice, this list of conditions and the following disclaimer in
  47  *    the documentation and/or other materials provided with the
  48  *    distribution.
  49  * 3. Neither the name of The DragonFly Project nor the names of its
  50  *    contributors may be used to endorse or promote products derived
  51  *    from this software without specific, prior written permission.
  52  *
  53  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  54  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  55  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS
  56  * FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE
  57  * COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,
  58  * INCIDENTAL, SPECIAL, EXEMPLARY OR CONSEQUENTIAL DAMAGES (INCLUDING,
  59  * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  60  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED
  61  * AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
  62  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT
  63  * OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  64  * SUCH DAMAGE.
  65  */
  66
  67 #include "opt_ifpoll.h"
  68 #include "opt_emx.h"
  69
  70 #include <sys/param.h>
  71 #include <sys/bus.h>
  72 #include <sys/endian.h>
  73 #include <sys/interrupt.h>
  74 #include <sys/kernel.h>
  75 #include <sys/ktr.h>
  76 #include <sys/malloc.h>
  77 #include <sys/mbuf.h>
  78 #include <sys/proc.h>
  79 #include <sys/rman.h>
  80 #include <sys/serialize.h>
  81 #include <sys/serialize2.h>
  82 #include <sys/socket.h>
  83 #include <sys/sockio.h>
  84 #include <sys/sysctl.h>
  85 #include <sys/systm.h>
  86
  87 #include <net/bpf.h>
  88 #include <net/ethernet.h>
  89 #include <net/if.h>
  90 #include <net/if_arp.h>
  91 #include <net/if_dl.h>
  92 #include <net/if_media.h>
  93 #include <net/ifq_var.h>
  94 #include <net/toeplitz.h>
  95 #include <net/toeplitz2.h>
  96 #include <net/vlan/if_vlan_var.h>
  97 #include <net/vlan/if_vlan_ether.h>
  98 #include <net/if_poll.h>
  99
 100 #include <netinet/in_systm.h>
 101 #include <netinet/in.h>
 102 #include <netinet/ip.h>
 103 #include <netinet/tcp.h>
 104 #include <netinet/udp.h>
 105
 106 #include <bus/pci/pcivar.h>
 107 #include <bus/pci/pcireg.h>
 108
 109 #include <dev/netif/ig_hal/e1000_api.h>
 110 #include <dev/netif/ig_hal/e1000_82571.h>
 111 #include <dev/netif/ig_hal/e1000_dragonfly.h>
 112 #include <dev/netif/emx/if_emx.h>
 113
 114 #define DEBUG_HW 0
 115
 116 #ifdef EMX_RSS_DEBUG
 117 #define EMX_RSS_DPRINTF(sc, lvl, fmt, ...) \
 118 do { \
 119         if (sc->rss_debug >= lvl) \
 120                 if_printf(&sc->arpcom.ac_if, fmt, __VA_ARGS__); \
 121 } while (0)
 122 #else   /* !EMX_RSS_DEBUG */
 123 #define EMX_RSS_DPRINTF(sc, lvl, fmt, ...)      ((void)0)
 124 #endif  /* EMX_RSS_DEBUG */
 125
 126 #define EMX_NAME        "Intel(R) PRO/1000 "
 127
 128 #define EMX_DEVICE(id)  \
 129         { EMX_VENDOR_ID, E1000_DEV_ID_##id, EMX_NAME #id }
 130 #define EMX_DEVICE_NULL { 0, 0, NULL }
 131
 132 static const struct emx_device {
 133         uint16_t        vid;
 134         uint16_t        did;
 135         const char      *desc;
 136 } emx_devices[] = {
 137         EMX_DEVICE(82571EB_COPPER),
 138         EMX_DEVICE(82571EB_FIBER),
 139         EMX_DEVICE(82571EB_SERDES),
 140         EMX_DEVICE(82571EB_SERDES_DUAL),
 141         EMX_DEVICE(82571EB_SERDES_QUAD),
 142         EMX_DEVICE(82571EB_QUAD_COPPER),
 143         EMX_DEVICE(82571EB_QUAD_COPPER_BP),
 144         EMX_DEVICE(82571EB_QUAD_COPPER_LP),
 145         EMX_DEVICE(82571EB_QUAD_FIBER),
 146         EMX_DEVICE(82571PT_QUAD_COPPER),
 147
 148         EMX_DEVICE(82572EI_COPPER),
 149         EMX_DEVICE(82572EI_FIBER),
 150         EMX_DEVICE(82572EI_SERDES),
 151         EMX_DEVICE(82572EI),
 152
 153         EMX_DEVICE(82573E),
 154         EMX_DEVICE(82573E_IAMT),
 155         EMX_DEVICE(82573L),
 156
 157         EMX_DEVICE(80003ES2LAN_COPPER_SPT),
 158         EMX_DEVICE(80003ES2LAN_SERDES_SPT),
 159         EMX_DEVICE(80003ES2LAN_COPPER_DPT),
 160         EMX_DEVICE(80003ES2LAN_SERDES_DPT),
 161
 162         EMX_DEVICE(82574L),
 163         EMX_DEVICE(82574LA),
 164
 165         EMX_DEVICE(PCH_LPT_I217_LM),
 166         EMX_DEVICE(PCH_LPT_I217_V),
 167         EMX_DEVICE(PCH_LPTLP_I218_LM),
 168         EMX_DEVICE(PCH_LPTLP_I218_V),
 169         EMX_DEVICE(PCH_I218_LM2),
 170         EMX_DEVICE(PCH_I218_V2),
 171         EMX_DEVICE(PCH_I218_LM3),
 172         EMX_DEVICE(PCH_I218_V3),
 173
 174         /* required last entry */
 175         EMX_DEVICE_NULL
 176 };
 177
 178 static int      emx_probe(device_t);
 179 static int      emx_attach(device_t);
 180 static int      emx_detach(device_t);
 181 static int      emx_shutdown(device_t);
 182 static int      emx_suspend(device_t);
 183 static int      emx_resume(device_t);
 184
 185 static void     emx_init(void *);
 186 static void     emx_stop(struct emx_softc *);
 187 static int      emx_ioctl(struct ifnet *, u_long, caddr_t, struct ucred *);
 188 static void     emx_start(struct ifnet *, struct ifaltq_subque *);
 189 #ifdef IFPOLL_ENABLE
 190 static void     emx_npoll(struct ifnet *, struct ifpoll_info *);
 191 static void     emx_npoll_status(struct ifnet *);
 192 static void     emx_npoll_tx(struct ifnet *, void *, int);
 193 static void     emx_npoll_rx(struct ifnet *, void *, int);
 194 #endif
 195 static void     emx_watchdog(struct ifaltq_subque *);
 196 static void     emx_media_status(struct ifnet *, struct ifmediareq *);
 197 static int      emx_media_change(struct ifnet *);
 198 static void     emx_timer(void *);
 199 static void     emx_serialize(struct ifnet *, enum ifnet_serialize);
 200 static void     emx_deserialize(struct ifnet *, enum ifnet_serialize);
 201 static int      emx_tryserialize(struct ifnet *, enum ifnet_serialize);
 202 #ifdef INVARIANTS
 203 static void     emx_serialize_assert(struct ifnet *, enum ifnet_serialize,
 204                     boolean_t);
 205 #endif
 206
 207 static void     emx_intr(void *);
 208 static void     emx_intr_mask(void *);
 209 static void     emx_intr_body(struct emx_softc *, boolean_t);
 210 static void     emx_rxeof(struct emx_rxdata *, int);
 211 static void     emx_txeof(struct emx_txdata *);
 212 static void     emx_tx_collect(struct emx_txdata *);
 213 static void     emx_tx_purge(struct emx_softc *);
 214 static void     emx_enable_intr(struct emx_softc *);
 215 static void     emx_disable_intr(struct emx_softc *);
 216
 217 static int      emx_dma_alloc(struct emx_softc *);
 218 static void     emx_dma_free(struct emx_softc *);
 219 static void     emx_init_tx_ring(struct emx_txdata *);
 220 static int      emx_init_rx_ring(struct emx_rxdata *);
 221 static void     emx_free_tx_ring(struct emx_txdata *);
 222 static void     emx_free_rx_ring(struct emx_rxdata *);
 223 static int      emx_create_tx_ring(struct emx_txdata *);
 224 static int      emx_create_rx_ring(struct emx_rxdata *);
 225 static void     emx_destroy_tx_ring(struct emx_txdata *, int);
 226 static void     emx_destroy_rx_ring(struct emx_rxdata *, int);
 227 static int      emx_newbuf(struct emx_rxdata *, int, int);
 228 static int      emx_encap(struct emx_txdata *, struct mbuf **, int *, int *);
 229 static int      emx_txcsum(struct emx_txdata *, struct mbuf *,
 230                     uint32_t *, uint32_t *);
 231 static int      emx_tso_pullup(struct emx_txdata *, struct mbuf **);
 232 static int      emx_tso_setup(struct emx_txdata *, struct mbuf *,
 233                     uint32_t *, uint32_t *);
 234 static int      emx_get_txring_inuse(const struct emx_softc *, boolean_t);
 235
 236 static int      emx_is_valid_eaddr(const uint8_t *);
 237 static int      emx_reset(struct emx_softc *);
 238 static void     emx_setup_ifp(struct emx_softc *);
 239 static void     emx_init_tx_unit(struct emx_softc *);
 240 static void     emx_init_rx_unit(struct emx_softc *);
 241 static void     emx_update_stats(struct emx_softc *);
 242 static void     emx_set_promisc(struct emx_softc *);
 243 static void     emx_disable_promisc(struct emx_softc *);
 244 static void     emx_set_multi(struct emx_softc *);
 245 static void     emx_update_link_status(struct emx_softc *);
 246 static void     emx_smartspeed(struct emx_softc *);
 247 static void     emx_set_itr(struct emx_softc *, uint32_t);
 248 static void     emx_disable_aspm(struct emx_softc *);
 249
 250 static void     emx_print_debug_info(struct emx_softc *);
 251 static void     emx_print_nvm_info(struct emx_softc *);
 252 static void     emx_print_hw_stats(struct emx_softc *);
 253
 254 static int      emx_sysctl_stats(SYSCTL_HANDLER_ARGS);
 255 static int      emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS);
 256 static int      emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS);
 257 static int      emx_sysctl_tx_intr_nsegs(SYSCTL_HANDLER_ARGS);
 258 static int      emx_sysctl_tx_wreg_nsegs(SYSCTL_HANDLER_ARGS);
 259 #ifdef IFPOLL_ENABLE
 260 static int      emx_sysctl_npoll_rxoff(SYSCTL_HANDLER_ARGS);
 261 static int      emx_sysctl_npoll_txoff(SYSCTL_HANDLER_ARGS);
 262 #endif
 263 static int      emx_sysctl_flowctrl(SYSCTL_HANDLER_ARGS);
 264 static void     emx_add_sysctl(struct emx_softc *);
 265
 266 static void     emx_serialize_skipmain(struct emx_softc *);
 267 static void     emx_deserialize_skipmain(struct emx_softc *);
 268
 269 /* Management and WOL Support */
 270 static void     emx_get_mgmt(struct emx_softc *);
 271 static void     emx_rel_mgmt(struct emx_softc *);
 272 static void     emx_get_hw_control(struct emx_softc *);
 273 static void     emx_rel_hw_control(struct emx_softc *);
 274 static void     emx_enable_wol(device_t);
 275
 276 static device_method_t emx_methods[] = {
 277         /* Device interface */
 278         DEVMETHOD(device_probe,         emx_probe),
 279         DEVMETHOD(device_attach,        emx_attach),
 280         DEVMETHOD(device_detach,        emx_detach),
 281         DEVMETHOD(device_shutdown,      emx_shutdown),
 282         DEVMETHOD(device_suspend,       emx_suspend),
 283         DEVMETHOD(device_resume,        emx_resume),
 284         DEVMETHOD_END
 285 };
 286
 287 static driver_t emx_driver = {
 288         "emx",
 289         emx_methods,
 290         sizeof(struct emx_softc),
 291 };
 292
 293 static devclass_t emx_devclass;
 294
 295 DECLARE_DUMMY_MODULE(if_emx);
 296 MODULE_DEPEND(emx, ig_hal, 1, 1, 1);
 297 DRIVER_MODULE(if_emx, pci, emx_driver, emx_devclass, NULL, NULL);
 298
 299 /*
 300  * Tunables
 301  */
 302 static int      emx_int_throttle_ceil = EMX_DEFAULT_ITR;
 303 static int      emx_rxd = EMX_DEFAULT_RXD;
 304 static int      emx_txd = EMX_DEFAULT_TXD;
 305 static int      emx_smart_pwr_down = 0;
 306 static int      emx_rxr = 0;
 307 static int      emx_txr = 1;
 308
 309 /* Controls whether promiscuous also shows bad packets */
 310 static int      emx_debug_sbp = 0;
 311
 312 static int      emx_82573_workaround = 1;
 313 static int      emx_msi_enable = 1;
 314
 315 static char     emx_flowctrl[E1000_FC_STRLEN] = E1000_FC_STR_RX_PAUSE;
 316
 317 TUNABLE_INT("hw.emx.int_throttle_ceil", &emx_int_throttle_ceil);
 318 TUNABLE_INT("hw.emx.rxd", &emx_rxd);
 319 TUNABLE_INT("hw.emx.rxr", &emx_rxr);
 320 TUNABLE_INT("hw.emx.txd", &emx_txd);
 321 TUNABLE_INT("hw.emx.txr", &emx_txr);
 322 TUNABLE_INT("hw.emx.smart_pwr_down", &emx_smart_pwr_down);
 323 TUNABLE_INT("hw.emx.sbp", &emx_debug_sbp);
 324 TUNABLE_INT("hw.emx.82573_workaround", &emx_82573_workaround);
 325 TUNABLE_INT("hw.emx.msi.enable", &emx_msi_enable);
 326 TUNABLE_STR("hw.emx.flow_ctrl", emx_flowctrl, sizeof(emx_flowctrl));
 327
 328 /* Global used in WOL setup with multiport cards */
 329 static int      emx_global_quad_port_a = 0;
 330
 331 /* Set this to one to display debug statistics */
 332 static int      emx_display_debug_stats = 0;
 333
 334 #if !defined(KTR_IF_EMX)
 335 #define KTR_IF_EMX      KTR_ALL
 336 #endif
 337 KTR_INFO_MASTER(if_emx);
 338 KTR_INFO(KTR_IF_EMX, if_emx, intr_beg, 0, "intr begin");
 339 KTR_INFO(KTR_IF_EMX, if_emx, intr_end, 1, "intr end");
 340 KTR_INFO(KTR_IF_EMX, if_emx, pkt_receive, 4, "rx packet");
 341 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txqueue, 5, "tx packet");
 342 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txclean, 6, "tx clean");
 343 #define logif(name)     KTR_LOG(if_emx_ ## name)
 344
 345 static __inline void
 346 emx_setup_rxdesc(emx_rxdesc_t *rxd, const struct emx_rxbuf *rxbuf)
 347 {
 348         rxd->rxd_bufaddr = htole64(rxbuf->paddr);
 349         /* DD bit must be cleared */
 350         rxd->rxd_staterr = 0;
 351 }
 352
 353 static __inline void
 354 emx_rxcsum(uint32_t staterr, struct mbuf *mp)
 355 {
 356         /* Ignore Checksum bit is set */
 357         if (staterr & E1000_RXD_STAT_IXSM)
 358                 return;
 359
 360         if ((staterr & (E1000_RXD_STAT_IPCS | E1000_RXDEXT_STATERR_IPE)) ==
 361             E1000_RXD_STAT_IPCS)
 362                 mp->m_pkthdr.csum_flags |= CSUM_IP_CHECKED | CSUM_IP_VALID;
 363
 364         if ((staterr & (E1000_RXD_STAT_TCPCS | E1000_RXDEXT_STATERR_TCPE)) ==
 365             E1000_RXD_STAT_TCPCS) {
 366                 mp->m_pkthdr.csum_flags |= CSUM_DATA_VALID |
 367                                            CSUM_PSEUDO_HDR |
 368                                            CSUM_FRAG_NOT_CHECKED;
 369                 mp->m_pkthdr.csum_data = htons(0xffff);
 370         }
 371 }
 372
 373 static __inline struct pktinfo *
 374 emx_rssinfo(struct mbuf *m, struct pktinfo *pi,
 375             uint32_t mrq, uint32_t hash, uint32_t staterr)
 376 {
 377         switch (mrq & EMX_RXDMRQ_RSSTYPE_MASK) {
 378         case EMX_RXDMRQ_IPV4_TCP:
 379                 pi->pi_netisr = NETISR_IP;
 380                 pi->pi_flags = 0;
 381                 pi->pi_l3proto = IPPROTO_TCP;
 382                 break;
 383
 384         case EMX_RXDMRQ_IPV6_TCP:
 385                 pi->pi_netisr = NETISR_IPV6;
 386                 pi->pi_flags = 0;
 387                 pi->pi_l3proto = IPPROTO_TCP;
 388                 break;
 389
 390         case EMX_RXDMRQ_IPV4:
 391                 if (staterr & E1000_RXD_STAT_IXSM)
 392                         return NULL;
 393
 394                 if ((staterr &
 395                      (E1000_RXD_STAT_TCPCS | E1000_RXDEXT_STATERR_TCPE)) ==
 396                     E1000_RXD_STAT_TCPCS) {
 397                         pi->pi_netisr = NETISR_IP;
 398                         pi->pi_flags = 0;
 399                         pi->pi_l3proto = IPPROTO_UDP;
 400                         break;
 401                 }
 402                 /* FALL THROUGH */
 403         default:
 404                 return NULL;
 405         }
 406
 407         m->m_flags |= M_HASH;
 408         m->m_pkthdr.hash = toeplitz_hash(hash);
 409         return pi;
 410 }
 411
 412 static int
 413 emx_probe(device_t dev)
 414 {
 415         const struct emx_device *d;
 416         uint16_t vid, did;
 417
 418         vid = pci_get_vendor(dev);
 419         did = pci_get_device(dev);
 420
 421         for (d = emx_devices; d->desc != NULL; ++d) {
 422                 if (vid == d->vid && did == d->did) {
 423                         device_set_desc(dev, d->desc);
 424                         device_set_async_attach(dev, TRUE);
 425                         return 0;
 426                 }
 427         }
 428         return ENXIO;
 429 }
 430
 431 static int
 432 emx_attach(device_t dev)
 433 {
 434         struct emx_softc *sc = device_get_softc(dev);
 435         int error = 0, i, throttle, msi_enable, tx_ring_max;
 436         u_int intr_flags;
 437         uint16_t eeprom_data, device_id, apme_mask;
 438         driver_intr_t *intr_func;
 439         char flowctrl[E1000_FC_STRLEN];
 440 #ifdef IFPOLL_ENABLE
 441         int offset, offset_def;
 442 #endif
 443
 444         /*
 445          * Setup RX rings
 446          */
 447         for (i = 0; i < EMX_NRX_RING; ++i) {
 448                 sc->rx_data[i].sc = sc;
 449                 sc->rx_data[i].idx = i;
 450         }
 451
 452         /*
 453          * Setup TX ring
 454          */
 455         for (i = 0; i < EMX_NTX_RING; ++i) {
 456                 sc->tx_data[i].sc = sc;
 457                 sc->tx_data[i].idx = i;
 458         }
 459
 460         /*
 461          * Initialize serializers
 462          */
 463         lwkt_serialize_init(&sc->main_serialize);
 464         for (i = 0; i < EMX_NTX_RING; ++i)
 465                 lwkt_serialize_init(&sc->tx_data[i].tx_serialize);
 466         for (i = 0; i < EMX_NRX_RING; ++i)
 467                 lwkt_serialize_init(&sc->rx_data[i].rx_serialize);
 468
 469         /*
 470          * Initialize serializer array
 471          */
 472         i = 0;
 473
 474         KKASSERT(i < EMX_NSERIALIZE);
 475         sc->serializes[i++] = &sc->main_serialize;
 476
 477         KKASSERT(i < EMX_NSERIALIZE);
 478         sc->serializes[i++] = &sc->tx_data[0].tx_serialize;
 479         KKASSERT(i < EMX_NSERIALIZE);
 480         sc->serializes[i++] = &sc->tx_data[1].tx_serialize;
 481
 482         KKASSERT(i < EMX_NSERIALIZE);
 483         sc->serializes[i++] = &sc->rx_data[0].rx_serialize;
 484         KKASSERT(i < EMX_NSERIALIZE);
 485         sc->serializes[i++] = &sc->rx_data[1].rx_serialize;
 486
 487         KKASSERT(i == EMX_NSERIALIZE);
 488
 489         ifmedia_init(&sc->media, IFM_IMASK, emx_media_change, emx_media_status);
 490         callout_init_mp(&sc->timer);
 491
 492         sc->dev = sc->osdep.dev = dev;
 493
 494         /*
 495          * Determine hardware and mac type
 496          */
 497         sc->hw.vendor_id = pci_get_vendor(dev);
 498         sc->hw.device_id = pci_get_device(dev);
 499         sc->hw.revision_id = pci_get_revid(dev);
 500         sc->hw.subsystem_vendor_id = pci_get_subvendor(dev);
 501         sc->hw.subsystem_device_id = pci_get_subdevice(dev);
 502
 503         if (e1000_set_mac_type(&sc->hw))
 504                 return ENXIO;
 505
 506         /* Enable bus mastering */
 507         pci_enable_busmaster(dev);
 508
 509         /*
 510          * Allocate IO memory
 511          */
 512         sc->memory_rid = EMX_BAR_MEM;
 513         sc->memory = bus_alloc_resource_any(dev, SYS_RES_MEMORY,
 514                                             &sc->memory_rid, RF_ACTIVE);
 515         if (sc->memory == NULL) {
 516                 device_printf(dev, "Unable to allocate bus resource: memory\n");
 517                 error = ENXIO;
 518                 goto fail;
 519         }
 520         sc->osdep.mem_bus_space_tag = rman_get_bustag(sc->memory);
 521         sc->osdep.mem_bus_space_handle = rman_get_bushandle(sc->memory);
 522
 523         /* XXX This is quite goofy, it is not actually used */
 524         sc->hw.hw_addr = (uint8_t *)&sc->osdep.mem_bus_space_handle;
 525
 526         /*
 527          * Don't enable MSI-X on 82574, see:
 528          * 82574 specification update errata #15
 529          *
 530          * Don't enable MSI on 82571/82572, see:
 531          * 82571/82572 specification update errata #63
 532          */
 533         msi_enable = emx_msi_enable;
 534         if (msi_enable &&
 535             (sc->hw.mac.type == e1000_82571 ||
 536              sc->hw.mac.type == e1000_82572))
 537                 msi_enable = 0;
 538
 539         /*
 540          * Allocate interrupt
 541          */
 542         sc->intr_type = pci_alloc_1intr(dev, msi_enable,
 543             &sc->intr_rid, &intr_flags);
 544
 545         if (sc->intr_type == PCI_INTR_TYPE_LEGACY) {
 546                 int unshared;
 547
 548                 unshared = device_getenv_int(dev, "irq.unshared", 0);
 549                 if (!unshared) {
 550                         sc->flags |= EMX_FLAG_SHARED_INTR;
 551                         if (bootverbose)
 552                                 device_printf(dev, "IRQ shared\n");
 553                 } else {
 554                         intr_flags &= ~RF_SHAREABLE;
 555                         if (bootverbose)
 556                                 device_printf(dev, "IRQ unshared\n");
 557                 }
 558         }
 559
 560         sc->intr_res = bus_alloc_resource_any(dev, SYS_RES_IRQ, &sc->intr_rid,
 561             intr_flags);
 562         if (sc->intr_res == NULL) {
 563                 device_printf(dev, "Unable to allocate bus resource: "
 564                     "interrupt\n");
 565                 error = ENXIO;
 566                 goto fail;
 567         }
 568
 569         /* Save PCI command register for Shared Code */
 570         sc->hw.bus.pci_cmd_word = pci_read_config(dev, PCIR_COMMAND, 2);
 571         sc->hw.back = &sc->osdep;
 572
 573         /*
 574          * For I217/I218, we need to map the flash memory and this
 575          * must happen after the MAC is identified.
 576          */
 577         if (sc->hw.mac.type == e1000_pch_lpt) {
 578                 sc->flash_rid = EMX_BAR_FLASH;
 579
 580                 sc->flash = bus_alloc_resource_any(dev, SYS_RES_MEMORY,
 581                     &sc->flash_rid, RF_ACTIVE);
 582                 if (sc->flash == NULL) {
 583                         device_printf(dev, "Mapping of Flash failed\n");
 584                         error = ENXIO;
 585                         goto fail;
 586                 }
 587                 sc->osdep.flash_bus_space_tag = rman_get_bustag(sc->flash);
 588                 sc->osdep.flash_bus_space_handle =
 589                     rman_get_bushandle(sc->flash);
 590
 591                 /*
 592                  * This is used in the shared code
 593                  * XXX this goof is actually not used.
 594                  */
 595                 sc->hw.flash_address = (uint8_t *)sc->flash;
 596         }
 597
 598         /* Do Shared Code initialization */
 599         if (e1000_setup_init_funcs(&sc->hw, TRUE)) {
 600                 device_printf(dev, "Setup of Shared code failed\n");
 601                 error = ENXIO;
 602                 goto fail;
 603         }
 604         e1000_get_bus_info(&sc->hw);
 605
 606         sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
 607         sc->hw.phy.autoneg_wait_to_complete = FALSE;
 608         sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
 609
 610         /*
 611          * Interrupt throttle rate
 612          */
 613         throttle = device_getenv_int(dev, "int_throttle_ceil",
 614             emx_int_throttle_ceil);
 615         if (throttle == 0) {
 616                 sc->int_throttle_ceil = 0;
 617         } else {
 618                 if (throttle < 0)
 619                         throttle = EMX_DEFAULT_ITR;
 620
 621                 /* Recalculate the tunable value to get the exact frequency. */
 622                 throttle = 1000000000 / 256 / throttle;
 623
 624                 /* Upper 16bits of ITR is reserved and should be zero */
 625                 if (throttle & 0xffff0000)
 626                         throttle = 1000000000 / 256 / EMX_DEFAULT_ITR;
 627
 628                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
 629         }
 630
 631         e1000_init_script_state_82541(&sc->hw, TRUE);
 632         e1000_set_tbi_compatibility_82543(&sc->hw, TRUE);
 633
 634         /* Copper options */
 635         if (sc->hw.phy.media_type == e1000_media_type_copper) {
 636                 sc->hw.phy.mdix = EMX_AUTO_ALL_MODES;
 637                 sc->hw.phy.disable_polarity_correction = FALSE;
 638                 sc->hw.phy.ms_type = EMX_MASTER_SLAVE;
 639         }
 640
 641         /* Set the frame limits assuming standard ethernet sized frames. */
 642         sc->hw.mac.max_frame_size = ETHERMTU + ETHER_HDR_LEN + ETHER_CRC_LEN;
 643
 644         /* This controls when hardware reports transmit completion status. */
 645         sc->hw.mac.report_tx_early = 1;
 646
 647         /* Calculate # of RX rings */
 648         sc->rx_ring_cnt = device_getenv_int(dev, "rxr", emx_rxr);
 649         sc->rx_ring_cnt = if_ring_count2(sc->rx_ring_cnt, EMX_NRX_RING);
 650
 651         /*
 652          * Calculate # of TX rings
 653          *
 654          * XXX
 655          * I217/I218 claims to have 2 TX queues
 656          *
 657          * NOTE:
 658          * Don't enable multiple TX queues on 82574; it always gives
 659          * watchdog timeout on TX queue0, when multiple TCP streams are
 660          * received.  It was originally suspected that the hardware TX
 661          * checksum offloading caused this watchdog timeout, since only
 662          * TCP ACKs are sent during TCP receiving tests.  However, even
 663          * if the hardware TX checksum offloading is disable, TX queue0
 664          * still will give watchdog.
 665          */
 666         tx_ring_max = 1;
 667         if (sc->hw.mac.type == e1000_82571 ||
 668             sc->hw.mac.type == e1000_82572 ||
 669             sc->hw.mac.type == e1000_80003es2lan ||
 670             sc->hw.mac.type == e1000_pch_lpt ||
 671             sc->hw.mac.type == e1000_82574)
 672                 tx_ring_max = EMX_NTX_RING;
 673         sc->tx_ring_cnt = device_getenv_int(dev, "txr", emx_txr);
 674         sc->tx_ring_cnt = if_ring_count2(sc->tx_ring_cnt, tx_ring_max);
 675
 676         /* Allocate RX/TX rings' busdma(9) stuffs */
 677         error = emx_dma_alloc(sc);
 678         if (error)
 679                 goto fail;
 680
 681         /* Allocate multicast array memory. */
 682         sc->mta = kmalloc(ETH_ADDR_LEN * EMX_MCAST_ADDR_MAX,
 683             M_DEVBUF, M_WAITOK);
 684
 685         /* Indicate SOL/IDER usage */
 686         if (e1000_check_reset_block(&sc->hw)) {
 687                 device_printf(dev,
 688                     "PHY reset is blocked due to SOL/IDER session.\n");
 689         }
 690
 691         /* Disable EEE on I217/I218 */
 692         sc->hw.dev_spec.ich8lan.eee_disable = 1;
 693
 694         /*
 695          * Start from a known state, this is important in reading the
 696          * nvm and mac from that.
 697          */
 698         e1000_reset_hw(&sc->hw);
 699
 700         /* Make sure we have a good EEPROM before we read from it */
 701         if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
 702                 /*
 703                  * Some PCI-E parts fail the first check due to
 704                  * the link being in sleep state, call it again,
 705                  * if it fails a second time its a real issue.
 706                  */
 707                 if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
 708                         device_printf(dev,
 709                             "The EEPROM Checksum Is Not Valid\n");
 710                         error = EIO;
 711                         goto fail;
 712                 }
 713         }
 714
 715         /* Copy the permanent MAC address out of the EEPROM */
 716         if (e1000_read_mac_addr(&sc->hw) < 0) {
 717                 device_printf(dev, "EEPROM read error while reading MAC"
 718                     " address\n");
 719                 error = EIO;
 720                 goto fail;
 721         }
 722         if (!emx_is_valid_eaddr(sc->hw.mac.addr)) {
 723                 device_printf(dev, "Invalid MAC address\n");
 724                 error = EIO;
 725                 goto fail;
 726         }
 727
 728         /* Disable ULP support */
 729         e1000_disable_ulp_lpt_lp(&sc->hw, TRUE);
 730
 731         /* Determine if we have to control management hardware */
 732         if (e1000_enable_mng_pass_thru(&sc->hw))
 733                 sc->flags |= EMX_FLAG_HAS_MGMT;
 734
 735         /*
 736          * Setup Wake-on-Lan
 737          */
 738         apme_mask = EMX_EEPROM_APME;
 739         eeprom_data = 0;
 740         switch (sc->hw.mac.type) {
 741         case e1000_82573:
 742                 sc->flags |= EMX_FLAG_HAS_AMT;
 743                 /* FALL THROUGH */
 744
 745         case e1000_82571:
 746         case e1000_82572:
 747         case e1000_80003es2lan:
 748                 if (sc->hw.bus.func == 1) {
 749                         e1000_read_nvm(&sc->hw,
 750                             NVM_INIT_CONTROL3_PORT_B, 1, &eeprom_data);
 751                 } else {
 752                         e1000_read_nvm(&sc->hw,
 753                             NVM_INIT_CONTROL3_PORT_A, 1, &eeprom_data);
 754                 }
 755                 break;
 756
 757         default:
 758                 e1000_read_nvm(&sc->hw,
 759                     NVM_INIT_CONTROL3_PORT_A, 1, &eeprom_data);
 760                 break;
 761         }
 762         if (eeprom_data & apme_mask)
 763                 sc->wol = E1000_WUFC_MAG | E1000_WUFC_MC;
 764
 765         /*
 766          * We have the eeprom settings, now apply the special cases
 767          * where the eeprom may be wrong or the board won't support
 768          * wake on lan on a particular port
 769          */
 770         device_id = pci_get_device(dev);
 771         switch (device_id) {
 772         case E1000_DEV_ID_82571EB_FIBER:
 773                 /*
 774                  * Wake events only supported on port A for dual fiber
 775                  * regardless of eeprom setting
 776                  */
 777                 if (E1000_READ_REG(&sc->hw, E1000_STATUS) &
 778                     E1000_STATUS_FUNC_1)
 779                         sc->wol = 0;
 780                 break;
 781
 782         case E1000_DEV_ID_82571EB_QUAD_COPPER:
 783         case E1000_DEV_ID_82571EB_QUAD_FIBER:
 784         case E1000_DEV_ID_82571EB_QUAD_COPPER_LP:
 785                 /* if quad port sc, disable WoL on all but port A */
 786                 if (emx_global_quad_port_a != 0)
 787                         sc->wol = 0;
 788                 /* Reset for multiple quad port adapters */
 789                 if (++emx_global_quad_port_a == 4)
 790                         emx_global_quad_port_a = 0;
 791                 break;
 792         }
 793
 794         /* XXX disable wol */
 795         sc->wol = 0;
 796
 797 #ifdef IFPOLL_ENABLE
 798         /*
 799          * NPOLLING RX CPU offset
 800          */
 801         if (sc->rx_ring_cnt == ncpus2) {
 802                 offset = 0;
 803         } else {
 804                 offset_def = (sc->rx_ring_cnt * device_get_unit(dev)) % ncpus2;
 805                 offset = device_getenv_int(dev, "npoll.rxoff", offset_def);
 806                 if (offset >= ncpus2 ||
 807                     offset % sc->rx_ring_cnt != 0) {
 808                         device_printf(dev, "invalid npoll.rxoff %d, use %d\n",
 809                             offset, offset_def);
 810                         offset = offset_def;
 811                 }
 812         }
 813         sc->rx_npoll_off = offset;
 814
 815         /*
 816          * NPOLLING TX CPU offset
 817          */
 818         if (sc->tx_ring_cnt == ncpus2) {
 819                 offset = 0;
 820         } else {
 821                 offset_def = (sc->tx_ring_cnt * device_get_unit(dev)) % ncpus2;
 822                 offset = device_getenv_int(dev, "npoll.txoff", offset_def);
 823                 if (offset >= ncpus2 ||
 824                     offset % sc->tx_ring_cnt != 0) {
 825                         device_printf(dev, "invalid npoll.txoff %d, use %d\n",
 826                             offset, offset_def);
 827                         offset = offset_def;
 828                 }
 829         }
 830         sc->tx_npoll_off = offset;
 831 #endif
 832         sc->tx_ring_inuse = emx_get_txring_inuse(sc, FALSE);
 833
 834         /* Setup flow control. */
 835         device_getenv_string(dev, "flow_ctrl", flowctrl, sizeof(flowctrl),
 836             emx_flowctrl);
 837         sc->flow_ctrl = e1000_str2fc(flowctrl);
 838
 839         /* Setup OS specific network interface */
 840         emx_setup_ifp(sc);
 841
 842         /* Add sysctl tree, must after em_setup_ifp() */
 843         emx_add_sysctl(sc);
 844
 845         /* Reset the hardware */
 846         error = emx_reset(sc);
 847         if (error) {
 848                 /*
 849                  * Some 82573 parts fail the first reset, call it again,
 850                  * if it fails a second time its a real issue.
 851                  */
 852                 error = emx_reset(sc);
 853                 if (error) {
 854                         device_printf(dev, "Unable to reset the hardware\n");
 855                         ether_ifdetach(&sc->arpcom.ac_if);
 856                         goto fail;
 857                 }
 858         }
 859
 860         /* Initialize statistics */
 861         emx_update_stats(sc);
 862
 863         sc->hw.mac.get_link_status = 1;
 864         emx_update_link_status(sc);
 865
 866         /* Non-AMT based hardware can now take control from firmware */
 867         if ((sc->flags & (EMX_FLAG_HAS_MGMT | EMX_FLAG_HAS_AMT)) ==
 868             EMX_FLAG_HAS_MGMT)
 869                 emx_get_hw_control(sc);
 870
 871         /*
 872          * Missing Interrupt Following ICR read:
 873          *
 874          * 82571/82572 specification update errata #76
 875          * 82573 specification update errata #31
 876          * 82574 specification update errata #12
 877          */
 878         intr_func = emx_intr;
 879         if ((sc->flags & EMX_FLAG_SHARED_INTR) &&
 880             (sc->hw.mac.type == e1000_82571 ||
 881              sc->hw.mac.type == e1000_82572 ||
 882              sc->hw.mac.type == e1000_82573 ||
 883              sc->hw.mac.type == e1000_82574))
 884                 intr_func = emx_intr_mask;
 885
 886         error = bus_setup_intr(dev, sc->intr_res, INTR_MPSAFE, intr_func, sc,
 887                                &sc->intr_tag, &sc->main_serialize);
 888         if (error) {
 889                 device_printf(dev, "Failed to register interrupt handler");
 890                 ether_ifdetach(&sc->arpcom.ac_if);
 891                 goto fail;
 892         }
 893         return (0);
 894 fail:
 895         emx_detach(dev);
 896         return (error);
 897 }
 898
 899 static int
 900 emx_detach(device_t dev)
 901 {
 902         struct emx_softc *sc = device_get_softc(dev);
 903
 904         if (device_is_attached(dev)) {
 905                 struct ifnet *ifp = &sc->arpcom.ac_if;
 906
 907                 ifnet_serialize_all(ifp);
 908
 909                 emx_stop(sc);
 910
 911                 e1000_phy_hw_reset(&sc->hw);
 912
 913                 emx_rel_mgmt(sc);
 914                 emx_rel_hw_control(sc);
 915
 916                 if (sc->wol) {
 917                         E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
 918                         E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
 919                         emx_enable_wol(dev);
 920                 }
 921
 922                 bus_teardown_intr(dev, sc->intr_res, sc->intr_tag);
 923
 924                 ifnet_deserialize_all(ifp);
 925
 926                 ether_ifdetach(ifp);
 927         } else if (sc->memory != NULL) {
 928                 emx_rel_hw_control(sc);
 929         }
 930
 931         ifmedia_removeall(&sc->media);
 932         bus_generic_detach(dev);
 933
 934         if (sc->intr_res != NULL) {
 935                 bus_release_resource(dev, SYS_RES_IRQ, sc->intr_rid,
 936                                      sc->intr_res);
 937         }
 938
 939         if (sc->intr_type == PCI_INTR_TYPE_MSI)
 940                 pci_release_msi(dev);
 941
 942         if (sc->memory != NULL) {
 943                 bus_release_resource(dev, SYS_RES_MEMORY, sc->memory_rid,
 944                                      sc->memory);
 945         }
 946
 947         if (sc->flash != NULL) {
 948                 bus_release_resource(dev, SYS_RES_MEMORY, sc->flash_rid,
 949                     sc->flash);
 950         }
 951
 952         emx_dma_free(sc);
 953
 954         if (sc->mta != NULL)
 955                 kfree(sc->mta, M_DEVBUF);
 956
 957         return (0);
 958 }
 959
 960 static int
 961 emx_shutdown(device_t dev)
 962 {
 963         return emx_suspend(dev);
 964 }
 965
 966 static int
 967 emx_suspend(device_t dev)
 968 {
 969         struct emx_softc *sc = device_get_softc(dev);
 970         struct ifnet *ifp = &sc->arpcom.ac_if;
 971
 972         ifnet_serialize_all(ifp);
 973
 974         emx_stop(sc);
 975
 976         emx_rel_mgmt(sc);
 977         emx_rel_hw_control(sc);
 978
 979         if (sc->wol) {
 980                 E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
 981                 E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
 982                 emx_enable_wol(dev);
 983         }
 984
 985         ifnet_deserialize_all(ifp);
 986
 987         return bus_generic_suspend(dev);
 988 }
 989
 990 static int
 991 emx_resume(device_t dev)
 992 {
 993         struct emx_softc *sc = device_get_softc(dev);
 994         struct ifnet *ifp = &sc->arpcom.ac_if;
 995         int i;
 996
 997         ifnet_serialize_all(ifp);
 998
 999         emx_init(sc);
1000         emx_get_mgmt(sc);
1001         for (i = 0; i < sc->tx_ring_inuse; ++i)
1002                 ifsq_devstart_sched(sc->tx_data[i].ifsq);
1003
1004         ifnet_deserialize_all(ifp);
1005
1006         return bus_generic_resume(dev);
1007 }
1008
1009 static void
1010 emx_start(struct ifnet *ifp, struct ifaltq_subque *ifsq)
1011 {
1012         struct emx_softc *sc = ifp->if_softc;
1013         struct emx_txdata *tdata = ifsq_get_priv(ifsq);
1014         struct mbuf *m_head;
1015         int idx = -1, nsegs = 0;
1016
1017         KKASSERT(tdata->ifsq == ifsq);
1018         ASSERT_SERIALIZED(&tdata->tx_serialize);
1019
1020         if ((ifp->if_flags & IFF_RUNNING) == 0 || ifsq_is_oactive(ifsq))
1021                 return;
1022
1023         if (!sc->link_active || (tdata->tx_flags & EMX_TXFLAG_ENABLED) == 0) {
1024                 ifsq_purge(ifsq);
1025                 return;
1026         }
1027
1028         while (!ifsq_is_empty(ifsq)) {
1029                 /* Now do we at least have a minimal? */
1030                 if (EMX_IS_OACTIVE(tdata)) {
1031                         emx_tx_collect(tdata);
1032                         if (EMX_IS_OACTIVE(tdata)) {
1033                                 ifsq_set_oactive(ifsq);
1034                                 break;
1035                         }
1036                 }
1037
1038                 logif(pkt_txqueue);
1039                 m_head = ifsq_dequeue(ifsq);
1040                 if (m_head == NULL)
1041                         break;
1042
1043                 if (emx_encap(tdata, &m_head, &nsegs, &idx)) {
1044                         IFNET_STAT_INC(ifp, oerrors, 1);
1045                         emx_tx_collect(tdata);
1046                         continue;
1047                 }
1048
1049                 /*
1050                  * TX interrupt are aggressively aggregated, so increasing
1051                  * opackets at TX interrupt time will make the opackets
1052                  * statistics vastly inaccurate; we do the opackets increment
1053                  * now.
1054                  */
1055                 IFNET_STAT_INC(ifp, opackets, 1);
1056
1057                 if (nsegs >= tdata->tx_wreg_nsegs) {
1058                         E1000_WRITE_REG(&sc->hw, E1000_TDT(tdata->idx), idx);
1059                         nsegs = 0;
1060                         idx = -1;
1061                 }
1062
1063                 /* Send a copy of the frame to the BPF listener */
1064                 ETHER_BPF_MTAP(ifp, m_head);
1065
1066                 /* Set timeout in case hardware has problems transmitting. */
1067                 tdata->tx_watchdog.wd_timer = EMX_TX_TIMEOUT;
1068         }
1069         if (idx >= 0)
1070                 E1000_WRITE_REG(&sc->hw, E1000_TDT(tdata->idx), idx);
1071 }
1072
1073 static int
1074 emx_ioctl(struct ifnet *ifp, u_long command, caddr_t data, struct ucred *cr)
1075 {
1076         struct emx_softc *sc = ifp->if_softc;
1077         struct ifreq *ifr = (struct ifreq *)data;
1078         uint16_t eeprom_data = 0;
1079         int max_frame_size, mask, reinit;
1080         int error = 0;
1081
1082         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1083
1084         switch (command) {
1085         case SIOCSIFMTU:
1086                 switch (sc->hw.mac.type) {
1087                 case e1000_82573:
1088                         /*
1089                          * 82573 only supports jumbo frames
1090                          * if ASPM is disabled.
1091                          */
1092                         e1000_read_nvm(&sc->hw, NVM_INIT_3GIO_3, 1,
1093                                        &eeprom_data);
1094                         if (eeprom_data & NVM_WORD1A_ASPM_MASK) {
1095                                 max_frame_size = ETHER_MAX_LEN;
1096                                 break;
1097                         }
1098                         /* FALL THROUGH */
1099
1100                 /* Limit Jumbo Frame size */
1101                 case e1000_82571:
1102                 case e1000_82572:
1103                 case e1000_82574:
1104                 case e1000_pch_lpt:
1105                 case e1000_80003es2lan:
1106                         max_frame_size = 9234;
1107                         break;
1108
1109                 default:
1110                         max_frame_size = MAX_JUMBO_FRAME_SIZE;
1111                         break;
1112                 }
1113                 if (ifr->ifr_mtu > max_frame_size - ETHER_HDR_LEN -
1114                     ETHER_CRC_LEN) {
1115                         error = EINVAL;
1116                         break;
1117                 }
1118
1119                 ifp->if_mtu = ifr->ifr_mtu;
1120                 sc->hw.mac.max_frame_size = ifp->if_mtu + ETHER_HDR_LEN +
1121                     ETHER_CRC_LEN;
1122
1123                 if (ifp->if_flags & IFF_RUNNING)
1124                         emx_init(sc);
1125                 break;
1126
1127         case SIOCSIFFLAGS:
1128                 if (ifp->if_flags & IFF_UP) {
1129                         if ((ifp->if_flags & IFF_RUNNING)) {
1130                                 if ((ifp->if_flags ^ sc->if_flags) &
1131                                     (IFF_PROMISC | IFF_ALLMULTI)) {
1132                                         emx_disable_promisc(sc);
1133                                         emx_set_promisc(sc);
1134                                 }
1135                         } else {
1136                                 emx_init(sc);
1137                         }
1138                 } else if (ifp->if_flags & IFF_RUNNING) {
1139                         emx_stop(sc);
1140                 }
1141                 sc->if_flags = ifp->if_flags;
1142                 break;
1143
1144         case SIOCADDMULTI:
1145         case SIOCDELMULTI:
1146                 if (ifp->if_flags & IFF_RUNNING) {
1147                         emx_disable_intr(sc);
1148                         emx_set_multi(sc);
1149 #ifdef IFPOLL_ENABLE
1150                         if (!(ifp->if_flags & IFF_NPOLLING))
1151 #endif
1152                                 emx_enable_intr(sc);
1153                 }
1154                 break;
1155
1156         case SIOCSIFMEDIA:
1157                 /* Check SOL/IDER usage */
1158                 if (e1000_check_reset_block(&sc->hw)) {
1159                         device_printf(sc->dev, "Media change is"
1160                             " blocked due to SOL/IDER session.\n");
1161                         break;
1162                 }
1163                 /* FALL THROUGH */
1164
1165         case SIOCGIFMEDIA:
1166                 error = ifmedia_ioctl(ifp, ifr, &sc->media, command);
1167                 break;
1168
1169         case SIOCSIFCAP:
1170                 reinit = 0;
1171                 mask = ifr->ifr_reqcap ^ ifp->if_capenable;
1172                 if (mask & IFCAP_RXCSUM) {
1173                         ifp->if_capenable ^= IFCAP_RXCSUM;
1174                         reinit = 1;
1175                 }
1176                 if (mask & IFCAP_VLAN_HWTAGGING) {
1177                         ifp->if_capenable ^= IFCAP_VLAN_HWTAGGING;
1178                         reinit = 1;
1179                 }
1180                 if (mask & IFCAP_TXCSUM) {
1181                         ifp->if_capenable ^= IFCAP_TXCSUM;
1182                         if (ifp->if_capenable & IFCAP_TXCSUM)
1183                                 ifp->if_hwassist |= EMX_CSUM_FEATURES;
1184                         else
1185                                 ifp->if_hwassist &= ~EMX_CSUM_FEATURES;
1186                 }
1187                 if (mask & IFCAP_TSO) {
1188                         ifp->if_capenable ^= IFCAP_TSO;
1189                         if (ifp->if_capenable & IFCAP_TSO)
1190                                 ifp->if_hwassist |= CSUM_TSO;
1191                         else
1192                                 ifp->if_hwassist &= ~CSUM_TSO;
1193                 }
1194                 if (mask & IFCAP_RSS)
1195                         ifp->if_capenable ^= IFCAP_RSS;
1196                 if (reinit && (ifp->if_flags & IFF_RUNNING))
1197                         emx_init(sc);
1198                 break;
1199
1200         default:
1201                 error = ether_ioctl(ifp, command, data);
1202                 break;
1203         }
1204         return (error);
1205 }
1206
1207 static void
1208 emx_watchdog(struct ifaltq_subque *ifsq)
1209 {
1210         struct emx_txdata *tdata = ifsq_get_priv(ifsq);
1211         struct ifnet *ifp = ifsq_get_ifp(ifsq);
1212         struct emx_softc *sc = ifp->if_softc;
1213         int i;
1214
1215         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1216
1217         /*
1218          * The timer is set to 5 every time start queues a packet.
1219          * Then txeof keeps resetting it as long as it cleans at
1220          * least one descriptor.
1221          * Finally, anytime all descriptors are clean the timer is
1222          * set to 0.
1223          */
1224
1225         if (E1000_READ_REG(&sc->hw, E1000_TDT(tdata->idx)) ==
1226             E1000_READ_REG(&sc->hw, E1000_TDH(tdata->idx))) {
1227                 /*
1228                  * If we reach here, all TX jobs are completed and
1229                  * the TX engine should have been idled for some time.
1230                  * We don't need to call ifsq_devstart_sched() here.
1231                  */
1232                 ifsq_clr_oactive(ifsq);
1233                 tdata->tx_watchdog.wd_timer = 0;
1234                 return;
1235         }
1236
1237         /*
1238          * If we are in this routine because of pause frames, then
1239          * don't reset the hardware.
1240          */
1241         if (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_TXOFF) {
1242                 tdata->tx_watchdog.wd_timer = EMX_TX_TIMEOUT;
1243                 return;
1244         }
1245
1246         if_printf(ifp, "TX %d watchdog timeout -- resetting\n", tdata->idx);
1247
1248         IFNET_STAT_INC(ifp, oerrors, 1);
1249
1250         emx_init(sc);
1251         for (i = 0; i < sc->tx_ring_inuse; ++i)
1252                 ifsq_devstart_sched(sc->tx_data[i].ifsq);
1253 }
1254
1255 static void
1256 emx_init(void *xsc)
1257 {
1258         struct emx_softc *sc = xsc;
1259         struct ifnet *ifp = &sc->arpcom.ac_if;
1260         device_t dev = sc->dev;
1261         boolean_t polling;
1262         int i;
1263
1264         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1265
1266         emx_stop(sc);
1267
1268         /* Get the latest mac address, User can use a LAA */
1269         bcopy(IF_LLADDR(ifp), sc->hw.mac.addr, ETHER_ADDR_LEN);
1270
1271         /* Put the address into the Receive Address Array */
1272         e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
1273
1274         /*
1275          * With the 82571 sc, RAR[0] may be overwritten
1276          * when the other port is reset, we make a duplicate
1277          * in RAR[14] for that eventuality, this assures
1278          * the interface continues to function.
1279          */
1280         if (sc->hw.mac.type == e1000_82571) {
1281                 e1000_set_laa_state_82571(&sc->hw, TRUE);
1282                 e1000_rar_set(&sc->hw, sc->hw.mac.addr,
1283                     E1000_RAR_ENTRIES - 1);
1284         }
1285
1286         /* Initialize the hardware */
1287         if (emx_reset(sc)) {
1288                 device_printf(dev, "Unable to reset the hardware\n");
1289                 /* XXX emx_stop()? */
1290                 return;
1291         }
1292         emx_update_link_status(sc);
1293
1294         /* Setup VLAN support, basic and offload if available */
1295         E1000_WRITE_REG(&sc->hw, E1000_VET, ETHERTYPE_VLAN);
1296
1297         if (ifp->if_capenable & IFCAP_VLAN_HWTAGGING) {
1298                 uint32_t ctrl;
1299
1300                 ctrl = E1000_READ_REG(&sc->hw, E1000_CTRL);
1301                 ctrl |= E1000_CTRL_VME;
1302                 E1000_WRITE_REG(&sc->hw, E1000_CTRL, ctrl);
1303         }
1304
1305         /* Configure for OS presence */
1306         emx_get_mgmt(sc);
1307
1308         polling = FALSE;
1309 #ifdef IFPOLL_ENABLE
1310         if (ifp->if_flags & IFF_NPOLLING)
1311                 polling = TRUE;
1312 #endif
1313         sc->tx_ring_inuse = emx_get_txring_inuse(sc, polling);
1314         ifq_set_subq_mask(&ifp->if_snd, sc->tx_ring_inuse - 1);
1315
1316         /* Prepare transmit descriptors and buffers */
1317         for (i = 0; i < sc->tx_ring_inuse; ++i)
1318                 emx_init_tx_ring(&sc->tx_data[i]);
1319         emx_init_tx_unit(sc);
1320
1321         /* Setup Multicast table */
1322         emx_set_multi(sc);
1323
1324         /* Prepare receive descriptors and buffers */
1325         for (i = 0; i < sc->rx_ring_cnt; ++i) {
1326                 if (emx_init_rx_ring(&sc->rx_data[i])) {
1327                         device_printf(dev,
1328                             "Could not setup receive structures\n");
1329                         emx_stop(sc);
1330                         return;
1331                 }
1332         }
1333         emx_init_rx_unit(sc);
1334
1335         /* Don't lose promiscuous settings */
1336         emx_set_promisc(sc);
1337
1338         ifp->if_flags |= IFF_RUNNING;
1339         for (i = 0; i < sc->tx_ring_inuse; ++i) {
1340                 ifsq_clr_oactive(sc->tx_data[i].ifsq);
1341                 ifsq_watchdog_start(&sc->tx_data[i].tx_watchdog);
1342         }
1343
1344         callout_reset(&sc->timer, hz, emx_timer, sc);
1345         e1000_clear_hw_cntrs_base_generic(&sc->hw);
1346
1347         /* MSI/X configuration for 82574 */
1348         if (sc->hw.mac.type == e1000_82574) {
1349                 int tmp;
1350
1351                 tmp = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
1352                 tmp |= E1000_CTRL_EXT_PBA_CLR;
1353                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT, tmp);
1354                 /*
1355                  * XXX MSIX
1356                  * Set the IVAR - interrupt vector routing.
1357                  * Each nibble represents a vector, high bit
1358                  * is enable, other 3 bits are the MSIX table
1359                  * entry, we map RXQ0 to 0, TXQ0 to 1, and
1360                  * Link (other) to 2, hence the magic number.
1361                  */
1362                 E1000_WRITE_REG(&sc->hw, E1000_IVAR, 0x800A0908);
1363         }
1364
1365         /*
1366          * Only enable interrupts if we are not polling, make sure
1367          * they are off otherwise.
1368          */
1369         if (polling)
1370                 emx_disable_intr(sc);
1371         else
1372                 emx_enable_intr(sc);
1373
1374         /* AMT based hardware can now take control from firmware */
1375         if ((sc->flags & (EMX_FLAG_HAS_MGMT | EMX_FLAG_HAS_AMT)) ==
1376             (EMX_FLAG_HAS_MGMT | EMX_FLAG_HAS_AMT))
1377                 emx_get_hw_control(sc);
1378 }
1379
1380 static void
1381 emx_intr(void *xsc)
1382 {
1383         emx_intr_body(xsc, TRUE);
1384 }
1385
1386 static void
1387 emx_intr_body(struct emx_softc *sc, boolean_t chk_asserted)
1388 {
1389         struct ifnet *ifp = &sc->arpcom.ac_if;
1390         uint32_t reg_icr;
1391
1392         logif(intr_beg);
1393         ASSERT_SERIALIZED(&sc->main_serialize);
1394
1395         reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
1396
1397         if (chk_asserted && (reg_icr & E1000_ICR_INT_ASSERTED) == 0) {
1398                 logif(intr_end);
1399                 return;
1400         }
1401
1402         /*
1403          * XXX: some laptops trigger several spurious interrupts
1404          * on emx(4) when in the resume cycle. The ICR register
1405          * reports all-ones value in this case. Processing such
1406          * interrupts would lead to a freeze. I don't know why.
1407          */
1408         if (reg_icr == 0xffffffff) {
1409                 logif(intr_end);
1410                 return;
1411         }
1412
1413         if (ifp->if_flags & IFF_RUNNING) {
1414                 if (reg_icr &
1415                     (E1000_ICR_RXT0 | E1000_ICR_RXDMT0 | E1000_ICR_RXO)) {
1416                         int i;
1417
1418                         for (i = 0; i < sc->rx_ring_cnt; ++i) {
1419                                 lwkt_serialize_enter(
1420                                 &sc->rx_data[i].rx_serialize);
1421                                 emx_rxeof(&sc->rx_data[i], -1);
1422                                 lwkt_serialize_exit(
1423                                 &sc->rx_data[i].rx_serialize);
1424                         }
1425                 }
1426                 if (reg_icr & E1000_ICR_TXDW) {
1427                         struct emx_txdata *tdata = &sc->tx_data[0];
1428
1429                         lwkt_serialize_enter(&tdata->tx_serialize);
1430                         emx_txeof(tdata);
1431                         if (!ifsq_is_empty(tdata->ifsq))
1432                                 ifsq_devstart(tdata->ifsq);
1433                         lwkt_serialize_exit(&tdata->tx_serialize);
1434                 }
1435         }
1436
1437         /* Link status change */
1438         if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
1439                 emx_serialize_skipmain(sc);
1440
1441                 callout_stop(&sc->timer);
1442                 sc->hw.mac.get_link_status = 1;
1443                 emx_update_link_status(sc);
1444
1445                 /* Deal with TX cruft when link lost */
1446                 emx_tx_purge(sc);
1447
1448                 callout_reset(&sc->timer, hz, emx_timer, sc);
1449
1450                 emx_deserialize_skipmain(sc);
1451         }
1452
1453         if (reg_icr & E1000_ICR_RXO)
1454                 sc->rx_overruns++;
1455
1456         logif(intr_end);
1457 }
1458
1459 static void
1460 emx_intr_mask(void *xsc)
1461 {
1462         struct emx_softc *sc = xsc;
1463
1464         E1000_WRITE_REG(&sc->hw, E1000_IMC, 0xffffffff);
1465         /*
1466          * NOTE:
1467          * ICR.INT_ASSERTED bit will never be set if IMS is 0,
1468          * so don't check it.
1469          */
1470         emx_intr_body(sc, FALSE);
1471         E1000_WRITE_REG(&sc->hw, E1000_IMS, IMS_ENABLE_MASK);
1472 }
1473
1474 static void
1475 emx_media_status(struct ifnet *ifp, struct ifmediareq *ifmr)
1476 {
1477         struct emx_softc *sc = ifp->if_softc;
1478
1479         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1480
1481         emx_update_link_status(sc);
1482
1483         ifmr->ifm_status = IFM_AVALID;
1484         ifmr->ifm_active = IFM_ETHER;
1485
1486         if (!sc->link_active)
1487                 return;
1488
1489         ifmr->ifm_status |= IFM_ACTIVE;
1490
1491         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1492             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
1493                 ifmr->ifm_active |= IFM_1000_SX | IFM_FDX;
1494         } else {
1495                 switch (sc->link_speed) {
1496                 case 10:
1497                         ifmr->ifm_active |= IFM_10_T;
1498                         break;
1499                 case 100:
1500                         ifmr->ifm_active |= IFM_100_TX;
1501                         break;
1502
1503                 case 1000:
1504                         ifmr->ifm_active |= IFM_1000_T;
1505                         break;
1506                 }
1507                 if (sc->link_duplex == FULL_DUPLEX)
1508                         ifmr->ifm_active |= IFM_FDX;
1509                 else
1510                         ifmr->ifm_active |= IFM_HDX;
1511         }
1512 }
1513
1514 static int
1515 emx_media_change(struct ifnet *ifp)
1516 {
1517         struct emx_softc *sc = ifp->if_softc;
1518         struct ifmedia *ifm = &sc->media;
1519
1520         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1521
1522         if (IFM_TYPE(ifm->ifm_media) != IFM_ETHER)
1523                 return (EINVAL);
1524
1525         switch (IFM_SUBTYPE(ifm->ifm_media)) {
1526         case IFM_AUTO:
1527                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1528                 sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
1529                 break;
1530
1531         case IFM_1000_LX:
1532         case IFM_1000_SX:
1533         case IFM_1000_T:
1534                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1535                 sc->hw.phy.autoneg_advertised = ADVERTISE_1000_FULL;
1536                 break;
1537
1538         case IFM_100_TX:
1539                 sc->hw.mac.autoneg = FALSE;
1540                 sc->hw.phy.autoneg_advertised = 0;
1541                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1542                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_FULL;
1543                 else
1544                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_HALF;
1545                 break;
1546
1547         case IFM_10_T:
1548                 sc->hw.mac.autoneg = FALSE;
1549                 sc->hw.phy.autoneg_advertised = 0;
1550                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1551                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_FULL;
1552                 else
1553                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_HALF;
1554                 break;
1555
1556         default:
1557                 if_printf(ifp, "Unsupported media type\n");
1558                 break;
1559         }
1560
1561         emx_init(sc);
1562
1563         return (0);
1564 }
1565
1566 static int
1567 emx_encap(struct emx_txdata *tdata, struct mbuf **m_headp,
1568     int *segs_used, int *idx)
1569 {
1570         bus_dma_segment_t segs[EMX_MAX_SCATTER];
1571         bus_dmamap_t map;
1572         struct emx_txbuf *tx_buffer, *tx_buffer_mapped;
1573         struct e1000_tx_desc *ctxd = NULL;
1574         struct mbuf *m_head = *m_headp;
1575         uint32_t txd_upper, txd_lower, cmd = 0;
1576         int maxsegs, nsegs, i, j, first, last = 0, error;
1577
1578         if (m_head->m_pkthdr.csum_flags & CSUM_TSO) {
1579                 error = emx_tso_pullup(tdata, m_headp);
1580                 if (error)
1581                         return error;
1582                 m_head = *m_headp;
1583         }
1584
1585         txd_upper = txd_lower = 0;
1586
1587         /*
1588          * Capture the first descriptor index, this descriptor
1589          * will have the index of the EOP which is the only one
1590          * that now gets a DONE bit writeback.
1591          */
1592         first = tdata->next_avail_tx_desc;
1593         tx_buffer = &tdata->tx_buf[first];
1594         tx_buffer_mapped = tx_buffer;
1595         map = tx_buffer->map;
1596
1597         maxsegs = tdata->num_tx_desc_avail - EMX_TX_RESERVED;
1598         KASSERT(maxsegs >= tdata->spare_tx_desc, ("not enough spare TX desc"));
1599         if (maxsegs > EMX_MAX_SCATTER)
1600                 maxsegs = EMX_MAX_SCATTER;
1601
1602         error = bus_dmamap_load_mbuf_defrag(tdata->txtag, map, m_headp,
1603                         segs, maxsegs, &nsegs, BUS_DMA_NOWAIT);
1604         if (error) {
1605                 m_freem(*m_headp);
1606                 *m_headp = NULL;
1607                 return error;
1608         }
1609         bus_dmamap_sync(tdata->txtag, map, BUS_DMASYNC_PREWRITE);
1610
1611         m_head = *m_headp;
1612         tdata->tx_nsegs += nsegs;
1613         *segs_used += nsegs;
1614
1615         if (m_head->m_pkthdr.csum_flags & CSUM_TSO) {
1616                 /* TSO will consume one TX desc */
1617                 i = emx_tso_setup(tdata, m_head, &txd_upper, &txd_lower);
1618                 tdata->tx_nsegs += i;
1619                 *segs_used += i;
1620         } else if (m_head->m_pkthdr.csum_flags & EMX_CSUM_FEATURES) {
1621                 /* TX csum offloading will consume one TX desc */
1622                 i = emx_txcsum(tdata, m_head, &txd_upper, &txd_lower);
1623                 tdata->tx_nsegs += i;
1624                 *segs_used += i;
1625         }
1626
1627         /* Handle VLAN tag */
1628         if (m_head->m_flags & M_VLANTAG) {
1629                 /* Set the vlan id. */
1630                 txd_upper |= (htole16(m_head->m_pkthdr.ether_vlantag) << 16);
1631                 /* Tell hardware to add tag */
1632                 txd_lower |= htole32(E1000_TXD_CMD_VLE);
1633         }
1634
1635         i = tdata->next_avail_tx_desc;
1636
1637         /* Set up our transmit descriptors */
1638         for (j = 0; j < nsegs; j++) {
1639                 tx_buffer = &tdata->tx_buf[i];
1640                 ctxd = &tdata->tx_desc_base[i];
1641
1642                 ctxd->buffer_addr = htole64(segs[j].ds_addr);
1643                 ctxd->lower.data = htole32(E1000_TXD_CMD_IFCS |
1644                                            txd_lower | segs[j].ds_len);
1645                 ctxd->upper.data = htole32(txd_upper);
1646
1647                 last = i;
1648                 if (++i == tdata->num_tx_desc)
1649                         i = 0;
1650         }
1651
1652         tdata->next_avail_tx_desc = i;
1653
1654         KKASSERT(tdata->num_tx_desc_avail > nsegs);
1655         tdata->num_tx_desc_avail -= nsegs;
1656
1657         tx_buffer->m_head = m_head;
1658         tx_buffer_mapped->map = tx_buffer->map;
1659         tx_buffer->map = map;
1660
1661         if (tdata->tx_nsegs >= tdata->tx_intr_nsegs) {
1662                 tdata->tx_nsegs = 0;
1663
1664                 /*
1665                  * Report Status (RS) is turned on
1666                  * every tx_intr_nsegs descriptors.
1667                  */
1668                 cmd = E1000_TXD_CMD_RS;
1669
1670                 /*
1671                  * Keep track of the descriptor, which will
1672                  * be written back by hardware.
1673                  */
1674                 tdata->tx_dd[tdata->tx_dd_tail] = last;
1675                 EMX_INC_TXDD_IDX(tdata->tx_dd_tail);
1676                 KKASSERT(tdata->tx_dd_tail != tdata->tx_dd_head);
1677         }
1678
1679         /*
1680          * Last Descriptor of Packet needs End Of Packet (EOP)
1681          */
1682         ctxd->lower.data |= htole32(E1000_TXD_CMD_EOP | cmd);
1683
1684         /*
1685          * Defer TDT updating, until enough descriptors are setup
1686          */
1687         *idx = i;
1688
1689 #ifdef EMX_TSS_DEBUG
1690         tdata->tx_pkts++;
1691 #endif
1692
1693         return (0);
1694 }
1695
1696 static void
1697 emx_set_promisc(struct emx_softc *sc)
1698 {
1699         struct ifnet *ifp = &sc->arpcom.ac_if;
1700         uint32_t reg_rctl;
1701
1702         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1703
1704         if (ifp->if_flags & IFF_PROMISC) {
1705                 reg_rctl |= (E1000_RCTL_UPE | E1000_RCTL_MPE);
1706                 /* Turn this on if you want to see bad packets */
1707                 if (emx_debug_sbp)
1708                         reg_rctl |= E1000_RCTL_SBP;
1709                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1710         } else if (ifp->if_flags & IFF_ALLMULTI) {
1711                 reg_rctl |= E1000_RCTL_MPE;
1712                 reg_rctl &= ~E1000_RCTL_UPE;
1713                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1714         }
1715 }
1716
1717 static void
1718 emx_disable_promisc(struct emx_softc *sc)
1719 {
1720         uint32_t reg_rctl;
1721
1722         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1723
1724         reg_rctl &= ~E1000_RCTL_UPE;
1725         reg_rctl &= ~E1000_RCTL_MPE;
1726         reg_rctl &= ~E1000_RCTL_SBP;
1727         E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1728 }
1729
1730 static void
1731 emx_set_multi(struct emx_softc *sc)
1732 {
1733         struct ifnet *ifp = &sc->arpcom.ac_if;
1734         struct ifmultiaddr *ifma;
1735         uint32_t reg_rctl = 0;
1736         uint8_t *mta;
1737         int mcnt = 0;
1738
1739         mta = sc->mta;
1740         bzero(mta, ETH_ADDR_LEN * EMX_MCAST_ADDR_MAX);
1741
1742         TAILQ_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
1743                 if (ifma->ifma_addr->sa_family != AF_LINK)
1744                         continue;
1745
1746                 if (mcnt == EMX_MCAST_ADDR_MAX)
1747                         break;
1748
1749                 bcopy(LLADDR((struct sockaddr_dl *)ifma->ifma_addr),
1750                       &mta[mcnt * ETHER_ADDR_LEN], ETHER_ADDR_LEN);
1751                 mcnt++;
1752         }
1753
1754         if (mcnt >= EMX_MCAST_ADDR_MAX) {
1755                 reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1756                 reg_rctl |= E1000_RCTL_MPE;
1757                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1758         } else {
1759                 e1000_update_mc_addr_list(&sc->hw, mta, mcnt);
1760         }
1761 }
1762
1763 /*
1764  * This routine checks for link status and updates statistics.
1765  */
1766 static void
1767 emx_timer(void *xsc)
1768 {
1769         struct emx_softc *sc = xsc;
1770         struct ifnet *ifp = &sc->arpcom.ac_if;
1771
1772         lwkt_serialize_enter(&sc->main_serialize);
1773
1774         emx_update_link_status(sc);
1775         emx_update_stats(sc);
1776
1777         /* Reset LAA into RAR[0] on 82571 */
1778         if (e1000_get_laa_state_82571(&sc->hw) == TRUE)
1779                 e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
1780
1781         if (emx_display_debug_stats && (ifp->if_flags & IFF_RUNNING))
1782                 emx_print_hw_stats(sc);
1783
1784         emx_smartspeed(sc);
1785
1786         callout_reset(&sc->timer, hz, emx_timer, sc);
1787
1788         lwkt_serialize_exit(&sc->main_serialize);
1789 }
1790
1791 static void
1792 emx_update_link_status(struct emx_softc *sc)
1793 {
1794         struct e1000_hw *hw = &sc->hw;
1795         struct ifnet *ifp = &sc->arpcom.ac_if;
1796         device_t dev = sc->dev;
1797         uint32_t link_check = 0;
1798
1799         /* Get the cached link value or read phy for real */
1800         switch (hw->phy.media_type) {
1801         case e1000_media_type_copper:
1802                 if (hw->mac.get_link_status) {
1803                         /* Do the work to read phy */
1804                         e1000_check_for_link(hw);
1805                         link_check = !hw->mac.get_link_status;
1806                         if (link_check) /* ESB2 fix */
1807                                 e1000_cfg_on_link_up(hw);
1808                 } else {
1809                         link_check = TRUE;
1810                 }
1811                 break;
1812
1813         case e1000_media_type_fiber:
1814                 e1000_check_for_link(hw);
1815                 link_check = E1000_READ_REG(hw, E1000_STATUS) & E1000_STATUS_LU;
1816                 break;
1817
1818         case e1000_media_type_internal_serdes:
1819                 e1000_check_for_link(hw);
1820                 link_check = sc->hw.mac.serdes_has_link;
1821                 break;
1822
1823         case e1000_media_type_unknown:
1824         default:
1825                 break;
1826         }
1827
1828         /* Now check for a transition */
1829         if (link_check && sc->link_active == 0) {
1830                 e1000_get_speed_and_duplex(hw, &sc->link_speed,
1831                     &sc->link_duplex);
1832
1833                 /*
1834                  * Check if we should enable/disable SPEED_MODE bit on
1835                  * 82571EB/82572EI
1836                  */
1837                 if (sc->link_speed != SPEED_1000 &&
1838                     (hw->mac.type == e1000_82571 ||
1839                      hw->mac.type == e1000_82572)) {
1840                         int tarc0;
1841
1842                         tarc0 = E1000_READ_REG(hw, E1000_TARC(0));
1843                         tarc0 &= ~EMX_TARC_SPEED_MODE;
1844                         E1000_WRITE_REG(hw, E1000_TARC(0), tarc0);
1845                 }
1846                 if (bootverbose) {
1847                         device_printf(dev, "Link is up %d Mbps %s\n",
1848                             sc->link_speed,
1849                             ((sc->link_duplex == FULL_DUPLEX) ?
1850                             "Full Duplex" : "Half Duplex"));
1851                 }
1852                 sc->link_active = 1;
1853                 sc->smartspeed = 0;
1854                 ifp->if_baudrate = sc->link_speed * 1000000;
1855                 ifp->if_link_state = LINK_STATE_UP;
1856                 if_link_state_change(ifp);
1857         } else if (!link_check && sc->link_active == 1) {
1858                 ifp->if_baudrate = sc->link_speed = 0;
1859                 sc->link_duplex = 0;
1860                 if (bootverbose)
1861                         device_printf(dev, "Link is Down\n");
1862                 sc->link_active = 0;
1863                 ifp->if_link_state = LINK_STATE_DOWN;
1864                 if_link_state_change(ifp);
1865         }
1866 }
1867
1868 static void
1869 emx_stop(struct emx_softc *sc)
1870 {
1871         struct ifnet *ifp = &sc->arpcom.ac_if;
1872         int i;
1873
1874         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1875
1876         emx_disable_intr(sc);
1877
1878         callout_stop(&sc->timer);
1879
1880         ifp->if_flags &= ~IFF_RUNNING;
1881         for (i = 0; i < sc->tx_ring_cnt; ++i) {
1882                 struct emx_txdata *tdata = &sc->tx_data[i];
1883
1884                 ifsq_clr_oactive(tdata->ifsq);
1885                 ifsq_watchdog_stop(&tdata->tx_watchdog);
1886                 tdata->tx_flags &= ~EMX_TXFLAG_ENABLED;
1887         }
1888
1889         /*
1890          * Disable multiple receive queues.
1891          *
1892          * NOTE:
1893          * We should disable multiple receive queues before
1894          * resetting the hardware.
1895          */
1896         E1000_WRITE_REG(&sc->hw, E1000_MRQC, 0);
1897
1898         e1000_reset_hw(&sc->hw);
1899         E1000_WRITE_REG(&sc->hw, E1000_WUC, 0);
1900
1901         for (i = 0; i < sc->tx_ring_cnt; ++i)
1902                 emx_free_tx_ring(&sc->tx_data[i]);
1903         for (i = 0; i < sc->rx_ring_cnt; ++i)
1904                 emx_free_rx_ring(&sc->rx_data[i]);
1905 }
1906
1907 static int
1908 emx_reset(struct emx_softc *sc)
1909 {
1910         device_t dev = sc->dev;
1911         uint16_t rx_buffer_size;
1912         uint32_t pba;
1913
1914         /* Set up smart power down as default off on newer adapters. */
1915         if (!emx_smart_pwr_down &&
1916             (sc->hw.mac.type == e1000_82571 ||
1917              sc->hw.mac.type == e1000_82572)) {
1918                 uint16_t phy_tmp = 0;
1919
1920                 /* Speed up time to link by disabling smart power down. */
1921                 e1000_read_phy_reg(&sc->hw,
1922                     IGP02E1000_PHY_POWER_MGMT, &phy_tmp);
1923                 phy_tmp &= ~IGP02E1000_PM_SPD;
1924                 e1000_write_phy_reg(&sc->hw,
1925                     IGP02E1000_PHY_POWER_MGMT, phy_tmp);
1926         }
1927
1928         /*
1929          * Packet Buffer Allocation (PBA)
1930          * Writing PBA sets the receive portion of the buffer
1931          * the remainder is used for the transmit buffer.
1932          */
1933         switch (sc->hw.mac.type) {
1934         /* Total Packet Buffer on these is 48K */
1935         case e1000_82571:
1936         case e1000_82572:
1937         case e1000_80003es2lan:
1938                 pba = E1000_PBA_32K; /* 32K for Rx, 16K for Tx */
1939                 break;
1940
1941         case e1000_82573: /* 82573: Total Packet Buffer is 32K */
1942                 pba = E1000_PBA_12K; /* 12K for Rx, 20K for Tx */
1943                 break;
1944
1945         case e1000_82574:
1946                 pba = E1000_PBA_20K; /* 20K for Rx, 20K for Tx */
1947                 break;
1948
1949         case e1000_pch_lpt:
1950                 pba = E1000_PBA_26K;
1951                 break;
1952
1953         default:
1954                 /* Devices before 82547 had a Packet Buffer of 64K.   */
1955                 if (sc->hw.mac.max_frame_size > 8192)
1956                         pba = E1000_PBA_40K; /* 40K for Rx, 24K for Tx */
1957                 else
1958                         pba = E1000_PBA_48K; /* 48K for Rx, 16K for Tx */
1959         }
1960         E1000_WRITE_REG(&sc->hw, E1000_PBA, pba);
1961
1962         /*
1963          * These parameters control the automatic generation (Tx) and
1964          * response (Rx) to Ethernet PAUSE frames.
1965          * - High water mark should allow for at least two frames to be
1966          *   received after sending an XOFF.
1967          * - Low water mark works best when it is very near the high water mark.
1968          *   This allows the receiver to restart by sending XON when it has
1969          *   drained a bit. Here we use an arbitary value of 1500 which will
1970          *   restart after one full frame is pulled from the buffer. There
1971          *   could be several smaller frames in the buffer and if so they will
1972          *   not trigger the XON until their total number reduces the buffer
1973          *   by 1500.
1974          * - The pause time is fairly large at 1000 x 512ns = 512 usec.
1975          */
1976         rx_buffer_size = (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) << 10;
1977
1978         sc->hw.fc.high_water = rx_buffer_size -
1979             roundup2(sc->hw.mac.max_frame_size, 1024);
1980         sc->hw.fc.low_water = sc->hw.fc.high_water - 1500;
1981
1982         sc->hw.fc.pause_time = EMX_FC_PAUSE_TIME;
1983         sc->hw.fc.send_xon = TRUE;
1984         sc->hw.fc.requested_mode = sc->flow_ctrl;
1985
1986         /*
1987          * Device specific overrides/settings
1988          */
1989         if (sc->hw.mac.type == e1000_pch_lpt) {
1990                 sc->hw.fc.high_water = 0x5C20;
1991                 sc->hw.fc.low_water = 0x5048;
1992                 sc->hw.fc.pause_time = 0x0650;
1993                 sc->hw.fc.refresh_time = 0x0400;
1994                 /* Jumbos need adjusted PBA */
1995                 if (sc->arpcom.ac_if.if_mtu > ETHERMTU)
1996                         E1000_WRITE_REG(&sc->hw, E1000_PBA, 12);
1997                 else
1998                         E1000_WRITE_REG(&sc->hw, E1000_PBA, 26);
1999         } else if (sc->hw.mac.type == e1000_80003es2lan) {
2000                 sc->hw.fc.pause_time = 0xFFFF;
2001         }
2002
2003         /* Issue a global reset */
2004         e1000_reset_hw(&sc->hw);
2005         E1000_WRITE_REG(&sc->hw, E1000_WUC, 0);
2006         emx_disable_aspm(sc);
2007
2008         if (e1000_init_hw(&sc->hw) < 0) {
2009                 device_printf(dev, "Hardware Initialization Failed\n");
2010                 return (EIO);
2011         }
2012
2013         E1000_WRITE_REG(&sc->hw, E1000_VET, ETHERTYPE_VLAN);
2014         e1000_get_phy_info(&sc->hw);
2015         e1000_check_for_link(&sc->hw);
2016
2017         return (0);
2018 }
2019
2020 static void
2021 emx_setup_ifp(struct emx_softc *sc)
2022 {
2023         struct ifnet *ifp = &sc->arpcom.ac_if;
2024         int i;
2025
2026         if_initname(ifp, device_get_name(sc->dev),
2027                     device_get_unit(sc->dev));
2028         ifp->if_softc = sc;
2029         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
2030         ifp->if_init =  emx_init;
2031         ifp->if_ioctl = emx_ioctl;
2032         ifp->if_start = emx_start;
2033 #ifdef IFPOLL_ENABLE
2034         ifp->if_npoll = emx_npoll;
2035 #endif
2036         ifp->if_serialize = emx_serialize;
2037         ifp->if_deserialize = emx_deserialize;
2038         ifp->if_tryserialize = emx_tryserialize;
2039 #ifdef INVARIANTS
2040         ifp->if_serialize_assert = emx_serialize_assert;
2041 #endif
2042
2043         ifp->if_nmbclusters = sc->rx_ring_cnt * sc->rx_data[0].num_rx_desc;
2044
2045         ifq_set_maxlen(&ifp->if_snd, sc->tx_data[0].num_tx_desc - 1);
2046         ifq_set_ready(&ifp->if_snd);
2047         ifq_set_subq_cnt(&ifp->if_snd, sc->tx_ring_cnt);
2048
2049         ifp->if_mapsubq = ifq_mapsubq_mask;
2050         ifq_set_subq_mask(&ifp->if_snd, 0);
2051
2052         ether_ifattach(ifp, sc->hw.mac.addr, NULL);
2053
2054         ifp->if_capabilities = IFCAP_HWCSUM |
2055                                IFCAP_VLAN_HWTAGGING |
2056                                IFCAP_VLAN_MTU |
2057                                IFCAP_TSO;
2058         if (sc->rx_ring_cnt > 1)
2059                 ifp->if_capabilities |= IFCAP_RSS;
2060         ifp->if_capenable = ifp->if_capabilities;
2061         ifp->if_hwassist = EMX_CSUM_FEATURES | CSUM_TSO;
2062
2063         /*
2064          * Tell the upper layer(s) we support long frames.
2065          */
2066         ifp->if_data.ifi_hdrlen = sizeof(struct ether_vlan_header);
2067
2068         for (i = 0; i < sc->tx_ring_cnt; ++i) {
2069                 struct ifaltq_subque *ifsq = ifq_get_subq(&ifp->if_snd, i);
2070                 struct emx_txdata *tdata = &sc->tx_data[i];
2071
2072                 ifsq_set_cpuid(ifsq, rman_get_cpuid(sc->intr_res));
2073                 ifsq_set_priv(ifsq, tdata);
2074                 ifsq_set_hw_serialize(ifsq, &tdata->tx_serialize);
2075                 tdata->ifsq = ifsq;
2076
2077                 ifsq_watchdog_init(&tdata->tx_watchdog, ifsq, emx_watchdog);
2078         }
2079
2080         /*
2081          * Specify the media types supported by this sc and register
2082          * callbacks to update media and link information
2083          */
2084         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
2085             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
2086                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX | IFM_FDX,
2087                             0, NULL);
2088                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX, 0, NULL);
2089         } else {
2090                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T, 0, NULL);
2091                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T | IFM_FDX,
2092                             0, NULL);
2093                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX, 0, NULL);
2094                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX | IFM_FDX,
2095                             0, NULL);
2096                 if (sc->hw.phy.type != e1000_phy_ife) {
2097                         ifmedia_add(&sc->media,
2098                                 IFM_ETHER | IFM_1000_T | IFM_FDX, 0, NULL);
2099                         ifmedia_add(&sc->media,
2100                                 IFM_ETHER | IFM_1000_T, 0, NULL);
2101                 }
2102         }
2103         ifmedia_add(&sc->media, IFM_ETHER | IFM_AUTO, 0, NULL);
2104         ifmedia_set(&sc->media, IFM_ETHER | IFM_AUTO);
2105 }
2106
2107 /*
2108  * Workaround for SmartSpeed on 82541 and 82547 controllers
2109  */
2110 static void
2111 emx_smartspeed(struct emx_softc *sc)
2112 {
2113         uint16_t phy_tmp;
2114
2115         if (sc->link_active || sc->hw.phy.type != e1000_phy_igp ||
2116             sc->hw.mac.autoneg == 0 ||
2117             (sc->hw.phy.autoneg_advertised & ADVERTISE_1000_FULL) == 0)
2118                 return;
2119
2120         if (sc->smartspeed == 0) {
2121                 /*
2122                  * If Master/Slave config fault is asserted twice,
2123                  * we assume back-to-back
2124                  */
2125                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
2126                 if (!(phy_tmp & SR_1000T_MS_CONFIG_FAULT))
2127                         return;
2128                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
2129                 if (phy_tmp & SR_1000T_MS_CONFIG_FAULT) {
2130                         e1000_read_phy_reg(&sc->hw,
2131                             PHY_1000T_CTRL, &phy_tmp);
2132                         if (phy_tmp & CR_1000T_MS_ENABLE) {
2133                                 phy_tmp &= ~CR_1000T_MS_ENABLE;
2134                                 e1000_write_phy_reg(&sc->hw,
2135                                     PHY_1000T_CTRL, phy_tmp);
2136                                 sc->smartspeed++;
2137                                 if (sc->hw.mac.autoneg &&
2138                                     !e1000_phy_setup_autoneg(&sc->hw) &&
2139                                     !e1000_read_phy_reg(&sc->hw,
2140                                      PHY_CONTROL, &phy_tmp)) {
2141                                         phy_tmp |= MII_CR_AUTO_NEG_EN |
2142                                                    MII_CR_RESTART_AUTO_NEG;
2143                                         e1000_write_phy_reg(&sc->hw,
2144                                             PHY_CONTROL, phy_tmp);
2145                                 }
2146                         }
2147                 }
2148                 return;
2149         } else if (sc->smartspeed == EMX_SMARTSPEED_DOWNSHIFT) {
2150                 /* If still no link, perhaps using 2/3 pair cable */
2151                 e1000_read_phy_reg(&sc->hw, PHY_1000T_CTRL, &phy_tmp);
2152                 phy_tmp |= CR_1000T_MS_ENABLE;
2153                 e1000_write_phy_reg(&sc->hw, PHY_1000T_CTRL, phy_tmp);
2154                 if (sc->hw.mac.autoneg &&
2155                     !e1000_phy_setup_autoneg(&sc->hw) &&
2156                     !e1000_read_phy_reg(&sc->hw, PHY_CONTROL, &phy_tmp)) {
2157                         phy_tmp |= MII_CR_AUTO_NEG_EN | MII_CR_RESTART_AUTO_NEG;
2158                         e1000_write_phy_reg(&sc->hw, PHY_CONTROL, phy_tmp);
2159                 }
2160         }
2161
2162         /* Restart process after EMX_SMARTSPEED_MAX iterations */
2163         if (sc->smartspeed++ == EMX_SMARTSPEED_MAX)
2164                 sc->smartspeed = 0;
2165 }
2166
2167 static int
2168 emx_create_tx_ring(struct emx_txdata *tdata)
2169 {
2170         device_t dev = tdata->sc->dev;
2171         struct emx_txbuf *tx_buffer;
2172         int error, i, tsize, ntxd;
2173
2174         /*
2175          * Validate number of transmit descriptors.  It must not exceed
2176          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
2177          */
2178         ntxd = device_getenv_int(dev, "txd", emx_txd);
2179         if ((ntxd * sizeof(struct e1000_tx_desc)) % EMX_DBA_ALIGN != 0 ||
2180             ntxd > EMX_MAX_TXD || ntxd < EMX_MIN_TXD) {
2181                 device_printf(dev, "Using %d TX descriptors instead of %d!\n",
2182                     EMX_DEFAULT_TXD, ntxd);
2183                 tdata->num_tx_desc = EMX_DEFAULT_TXD;
2184         } else {
2185                 tdata->num_tx_desc = ntxd;
2186         }
2187
2188         /*
2189          * Allocate Transmit Descriptor ring
2190          */
2191         tsize = roundup2(tdata->num_tx_desc * sizeof(struct e1000_tx_desc),
2192                          EMX_DBA_ALIGN);
2193         tdata->tx_desc_base = bus_dmamem_coherent_any(tdata->sc->parent_dtag,
2194                                 EMX_DBA_ALIGN, tsize, BUS_DMA_WAITOK,
2195                                 &tdata->tx_desc_dtag, &tdata->tx_desc_dmap,
2196                                 &tdata->tx_desc_paddr);
2197         if (tdata->tx_desc_base == NULL) {
2198                 device_printf(dev, "Unable to allocate tx_desc memory\n");
2199                 return ENOMEM;
2200         }
2201
2202         tsize = __VM_CACHELINE_ALIGN(
2203             sizeof(struct emx_txbuf) * tdata->num_tx_desc);
2204         tdata->tx_buf = kmalloc_cachealign(tsize, M_DEVBUF, M_WAITOK | M_ZERO);
2205
2206         /*
2207          * Create DMA tags for tx buffers
2208          */
2209         error = bus_dma_tag_create(tdata->sc->parent_dtag, /* parent */
2210                         1, 0,                   /* alignment, bounds */
2211                         BUS_SPACE_MAXADDR,      /* lowaddr */
2212                         BUS_SPACE_MAXADDR,      /* highaddr */
2213                         NULL, NULL,             /* filter, filterarg */
2214                         EMX_TSO_SIZE,           /* maxsize */
2215                         EMX_MAX_SCATTER,        /* nsegments */
2216                         EMX_MAX_SEGSIZE,        /* maxsegsize */
2217                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW |
2218                         BUS_DMA_ONEBPAGE,       /* flags */
2219                         &tdata->txtag);
2220         if (error) {
2221                 device_printf(dev, "Unable to allocate TX DMA tag\n");
2222                 kfree(tdata->tx_buf, M_DEVBUF);
2223                 tdata->tx_buf = NULL;
2224                 return error;
2225         }
2226
2227         /*
2228          * Create DMA maps for tx buffers
2229          */
2230         for (i = 0; i < tdata->num_tx_desc; i++) {
2231                 tx_buffer = &tdata->tx_buf[i];
2232
2233                 error = bus_dmamap_create(tdata->txtag,
2234                                           BUS_DMA_WAITOK | BUS_DMA_ONEBPAGE,
2235                                           &tx_buffer->map);
2236                 if (error) {
2237                         device_printf(dev, "Unable to create TX DMA map\n");
2238                         emx_destroy_tx_ring(tdata, i);
2239                         return error;
2240                 }
2241         }
2242
2243         /*
2244          * Setup TX parameters
2245          */
2246         tdata->spare_tx_desc = EMX_TX_SPARE;
2247         tdata->tx_wreg_nsegs = EMX_DEFAULT_TXWREG;
2248
2249         /*
2250          * Keep following relationship between spare_tx_desc, oact_tx_desc
2251          * and tx_intr_nsegs:
2252          * (spare_tx_desc + EMX_TX_RESERVED) <=
2253          * oact_tx_desc <= EMX_TX_OACTIVE_MAX <= tx_intr_nsegs
2254          */
2255         tdata->oact_tx_desc = tdata->num_tx_desc / 8;
2256         if (tdata->oact_tx_desc > EMX_TX_OACTIVE_MAX)
2257                 tdata->oact_tx_desc = EMX_TX_OACTIVE_MAX;
2258         if (tdata->oact_tx_desc < tdata->spare_tx_desc + EMX_TX_RESERVED)
2259                 tdata->oact_tx_desc = tdata->spare_tx_desc + EMX_TX_RESERVED;
2260
2261         tdata->tx_intr_nsegs = tdata->num_tx_desc / 16;
2262         if (tdata->tx_intr_nsegs < tdata->oact_tx_desc)
2263                 tdata->tx_intr_nsegs = tdata->oact_tx_desc;
2264
2265         /*
2266          * Pullup extra 4bytes into the first data segment for TSO, see:
2267          * 82571/82572 specification update errata #7
2268          *
2269          * Same applies to I217 (and maybe I218).
2270          *
2271          * NOTE:
2272          * 4bytes instead of 2bytes, which are mentioned in the errata,
2273          * are pulled; mainly to keep rest of the data properly aligned.
2274          */
2275         if (tdata->sc->hw.mac.type == e1000_82571 ||
2276             tdata->sc->hw.mac.type == e1000_82572 ||
2277             tdata->sc->hw.mac.type == e1000_pch_lpt)
2278                 tdata->tx_flags |= EMX_TXFLAG_TSO_PULLEX;
2279
2280         return (0);
2281 }
2282
2283 static void
2284 emx_init_tx_ring(struct emx_txdata *tdata)
2285 {
2286         /* Clear the old ring contents */
2287         bzero(tdata->tx_desc_base,
2288               sizeof(struct e1000_tx_desc) * tdata->num_tx_desc);
2289
2290         /* Reset state */
2291         tdata->next_avail_tx_desc = 0;
2292         tdata->next_tx_to_clean = 0;
2293         tdata->num_tx_desc_avail = tdata->num_tx_desc;
2294
2295         tdata->tx_flags |= EMX_TXFLAG_ENABLED;
2296         if (tdata->sc->tx_ring_inuse > 1) {
2297                 tdata->tx_flags |= EMX_TXFLAG_FORCECTX;
2298                 if (bootverbose) {
2299                         if_printf(&tdata->sc->arpcom.ac_if,
2300                             "TX %d force ctx setup\n", tdata->idx);
2301                 }
2302         }
2303 }
2304
2305 static void
2306 emx_init_tx_unit(struct emx_softc *sc)
2307 {
2308         uint32_t tctl, tarc, tipg = 0, txdctl;
2309         int i;
2310
2311         for (i = 0; i < sc->tx_ring_inuse; ++i) {
2312                 struct emx_txdata *tdata = &sc->tx_data[i];
2313                 uint64_t bus_addr;
2314
2315                 /* Setup the Base and Length of the Tx Descriptor Ring */
2316                 bus_addr = tdata->tx_desc_paddr;
2317                 E1000_WRITE_REG(&sc->hw, E1000_TDLEN(i),
2318                     tdata->num_tx_desc * sizeof(struct e1000_tx_desc));
2319                 E1000_WRITE_REG(&sc->hw, E1000_TDBAH(i),
2320                     (uint32_t)(bus_addr >> 32));
2321                 E1000_WRITE_REG(&sc->hw, E1000_TDBAL(i),
2322                     (uint32_t)bus_addr);
2323                 /* Setup the HW Tx Head and Tail descriptor pointers */
2324                 E1000_WRITE_REG(&sc->hw, E1000_TDT(i), 0);
2325                 E1000_WRITE_REG(&sc->hw, E1000_TDH(i), 0);
2326         }
2327
2328         /* Set the default values for the Tx Inter Packet Gap timer */
2329         switch (sc->hw.mac.type) {
2330         case e1000_80003es2lan:
2331                 tipg = DEFAULT_82543_TIPG_IPGR1;
2332                 tipg |= DEFAULT_80003ES2LAN_TIPG_IPGR2 <<
2333                     E1000_TIPG_IPGR2_SHIFT;
2334                 break;
2335
2336         default:
2337                 if (sc->hw.phy.media_type == e1000_media_type_fiber ||
2338                     sc->hw.phy.media_type == e1000_media_type_internal_serdes)
2339                         tipg = DEFAULT_82543_TIPG_IPGT_FIBER;
2340                 else
2341                         tipg = DEFAULT_82543_TIPG_IPGT_COPPER;
2342                 tipg |= DEFAULT_82543_TIPG_IPGR1 << E1000_TIPG_IPGR1_SHIFT;
2343                 tipg |= DEFAULT_82543_TIPG_IPGR2 << E1000_TIPG_IPGR2_SHIFT;
2344                 break;
2345         }
2346
2347         E1000_WRITE_REG(&sc->hw, E1000_TIPG, tipg);
2348
2349         /* NOTE: 0 is not allowed for TIDV */
2350         E1000_WRITE_REG(&sc->hw, E1000_TIDV, 1);
2351         E1000_WRITE_REG(&sc->hw, E1000_TADV, 0);
2352
2353         /*
2354          * Errata workaround (obtained from Linux).  This is necessary
2355          * to make multiple TX queues work on 82574.
2356          * XXX can't find it in any published errata though.
2357          */
2358         txdctl = E1000_READ_REG(&sc->hw, E1000_TXDCTL(0));
2359         E1000_WRITE_REG(&sc->hw, E1000_TXDCTL(1), txdctl);
2360
2361         if (sc->hw.mac.type == e1000_82571 ||
2362             sc->hw.mac.type == e1000_82572) {
2363                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
2364                 tarc |= EMX_TARC_SPEED_MODE;
2365                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
2366         } else if (sc->hw.mac.type == e1000_80003es2lan) {
2367                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
2368                 tarc |= 1;
2369                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
2370                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(1));
2371                 tarc |= 1;
2372                 E1000_WRITE_REG(&sc->hw, E1000_TARC(1), tarc);
2373         }
2374
2375         /* Program the Transmit Control Register */
2376         tctl = E1000_READ_REG(&sc->hw, E1000_TCTL);
2377         tctl &= ~E1000_TCTL_CT;
2378         tctl |= E1000_TCTL_PSP | E1000_TCTL_RTLC | E1000_TCTL_EN |
2379                 (E1000_COLLISION_THRESHOLD << E1000_CT_SHIFT);
2380         tctl |= E1000_TCTL_MULR;
2381
2382         /* This write will effectively turn on the transmit unit. */
2383         E1000_WRITE_REG(&sc->hw, E1000_TCTL, tctl);
2384
2385         if (sc->hw.mac.type == e1000_82571 ||
2386             sc->hw.mac.type == e1000_82572 ||
2387             sc->hw.mac.type == e1000_80003es2lan) {
2388                 /* Bit 28 of TARC1 must be cleared when MULR is enabled */
2389                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(1));
2390                 tarc &= ~(1 << 28);
2391                 E1000_WRITE_REG(&sc->hw, E1000_TARC(1), tarc);
2392         }
2393
2394         if (sc->tx_ring_inuse > 1) {
2395                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
2396                 tarc &= ~EMX_TARC_COUNT_MASK;
2397                 tarc |= 1;
2398                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
2399
2400                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(1));
2401                 tarc &= ~EMX_TARC_COUNT_MASK;
2402                 tarc |= 1;
2403                 E1000_WRITE_REG(&sc->hw, E1000_TARC(1), tarc);
2404         }
2405 }
2406
2407 static void
2408 emx_destroy_tx_ring(struct emx_txdata *tdata, int ndesc)
2409 {
2410         struct emx_txbuf *tx_buffer;
2411         int i;
2412
2413         /* Free Transmit Descriptor ring */
2414         if (tdata->tx_desc_base) {
2415                 bus_dmamap_unload(tdata->tx_desc_dtag, tdata->tx_desc_dmap);
2416                 bus_dmamem_free(tdata->tx_desc_dtag, tdata->tx_desc_base,
2417                                 tdata->tx_desc_dmap);
2418                 bus_dma_tag_destroy(tdata->tx_desc_dtag);
2419
2420                 tdata->tx_desc_base = NULL;
2421         }
2422
2423         if (tdata->tx_buf == NULL)
2424                 return;
2425
2426         for (i = 0; i < ndesc; i++) {
2427                 tx_buffer = &tdata->tx_buf[i];
2428
2429                 KKASSERT(tx_buffer->m_head == NULL);
2430                 bus_dmamap_destroy(tdata->txtag, tx_buffer->map);
2431         }
2432         bus_dma_tag_destroy(tdata->txtag);
2433
2434         kfree(tdata->tx_buf, M_DEVBUF);
2435         tdata->tx_buf = NULL;
2436 }
2437
2438 /*
2439  * The offload context needs to be set when we transfer the first
2440  * packet of a particular protocol (TCP/UDP).  This routine has been
2441  * enhanced to deal with inserted VLAN headers.
2442  *
2443  * If the new packet's ether header length, ip header length and
2444  * csum offloading type are same as the previous packet, we should
2445  * avoid allocating a new csum context descriptor; mainly to take
2446  * advantage of the pipeline effect of the TX data read request.
2447  *
2448  * This function returns number of TX descrptors allocated for
2449  * csum context.
2450  */
2451 static int
2452 emx_txcsum(struct emx_txdata *tdata, struct mbuf *mp,
2453            uint32_t *txd_upper, uint32_t *txd_lower)
2454 {
2455         struct e1000_context_desc *TXD;
2456         int curr_txd, ehdrlen, csum_flags;
2457         uint32_t cmd, hdr_len, ip_hlen;
2458
2459         csum_flags = mp->m_pkthdr.csum_flags & EMX_CSUM_FEATURES;
2460         ip_hlen = mp->m_pkthdr.csum_iphlen;
2461         ehdrlen = mp->m_pkthdr.csum_lhlen;
2462
2463         if ((tdata->tx_flags & EMX_TXFLAG_FORCECTX) == 0 &&
2464             tdata->csum_lhlen == ehdrlen && tdata->csum_iphlen == ip_hlen &&
2465             tdata->csum_flags == csum_flags) {
2466                 /*
2467                  * Same csum offload context as the previous packets;
2468                  * just return.
2469                  */
2470                 *txd_upper = tdata->csum_txd_upper;
2471                 *txd_lower = tdata->csum_txd_lower;
2472                 return 0;
2473         }
2474
2475         /*
2476          * Setup a new csum offload context.
2477          */
2478
2479         curr_txd = tdata->next_avail_tx_desc;
2480         TXD = (struct e1000_context_desc *)&tdata->tx_desc_base[curr_txd];
2481
2482         cmd = 0;
2483
2484         /* Setup of IP header checksum. */
2485         if (csum_flags & CSUM_IP) {
2486                 /*
2487                  * Start offset for header checksum calculation.
2488                  * End offset for header checksum calculation.
2489                  * Offset of place to put the checksum.
2490                  */
2491                 TXD->lower_setup.ip_fields.ipcss = ehdrlen;
2492                 TXD->lower_setup.ip_fields.ipcse =
2493                     htole16(ehdrlen + ip_hlen - 1);
2494                 TXD->lower_setup.ip_fields.ipcso =
2495                     ehdrlen + offsetof(struct ip, ip_sum);
2496                 cmd |= E1000_TXD_CMD_IP;
2497                 *txd_upper |= E1000_TXD_POPTS_IXSM << 8;
2498         }
2499         hdr_len = ehdrlen + ip_hlen;
2500
2501         if (csum_flags & CSUM_TCP) {
2502                 /*
2503                  * Start offset for payload checksum calculation.
2504                  * End offset for payload checksum calculation.
2505                  * Offset of place to put the checksum.
2506                  */
2507                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2508                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2509                 TXD->upper_setup.tcp_fields.tucso =
2510                     hdr_len + offsetof(struct tcphdr, th_sum);
2511                 cmd |= E1000_TXD_CMD_TCP;
2512                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2513         } else if (csum_flags & CSUM_UDP) {
2514                 /*
2515                  * Start offset for header checksum calculation.
2516                  * End offset for header checksum calculation.
2517                  * Offset of place to put the checksum.
2518                  */
2519                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2520                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2521                 TXD->upper_setup.tcp_fields.tucso =
2522                     hdr_len + offsetof(struct udphdr, uh_sum);
2523                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2524         }
2525
2526         *txd_lower = E1000_TXD_CMD_DEXT |       /* Extended descr type */
2527                      E1000_TXD_DTYP_D;          /* Data descr */
2528
2529         /* Save the information for this csum offloading context */
2530         tdata->csum_lhlen = ehdrlen;
2531         tdata->csum_iphlen = ip_hlen;
2532         tdata->csum_flags = csum_flags;
2533         tdata->csum_txd_upper = *txd_upper;
2534         tdata->csum_txd_lower = *txd_lower;
2535
2536         TXD->tcp_seg_setup.data = htole32(0);
2537         TXD->cmd_and_length =
2538             htole32(E1000_TXD_CMD_IFCS | E1000_TXD_CMD_DEXT | cmd);
2539
2540         if (++curr_txd == tdata->num_tx_desc)
2541                 curr_txd = 0;
2542
2543         KKASSERT(tdata->num_tx_desc_avail > 0);
2544         tdata->num_tx_desc_avail--;
2545
2546         tdata->next_avail_tx_desc = curr_txd;
2547         return 1;
2548 }
2549
2550 static void
2551 emx_txeof(struct emx_txdata *tdata)
2552 {
2553         struct emx_txbuf *tx_buffer;
2554         int first, num_avail;
2555
2556         if (tdata->tx_dd_head == tdata->tx_dd_tail)
2557                 return;
2558
2559         if (tdata->num_tx_desc_avail == tdata->num_tx_desc)
2560                 return;
2561
2562         num_avail = tdata->num_tx_desc_avail;
2563         first = tdata->next_tx_to_clean;
2564
2565         while (tdata->tx_dd_head != tdata->tx_dd_tail) {
2566                 int dd_idx = tdata->tx_dd[tdata->tx_dd_head];
2567                 struct e1000_tx_desc *tx_desc;
2568
2569                 tx_desc = &tdata->tx_desc_base[dd_idx];
2570                 if (tx_desc->upper.fields.status & E1000_TXD_STAT_DD) {
2571                         EMX_INC_TXDD_IDX(tdata->tx_dd_head);
2572
2573                         if (++dd_idx == tdata->num_tx_desc)
2574                                 dd_idx = 0;
2575
2576                         while (first != dd_idx) {
2577                                 logif(pkt_txclean);
2578
2579                                 num_avail++;
2580
2581                                 tx_buffer = &tdata->tx_buf[first];
2582                                 if (tx_buffer->m_head) {
2583                                         bus_dmamap_unload(tdata->txtag,
2584                                                           tx_buffer->map);
2585                                         m_freem(tx_buffer->m_head);
2586                                         tx_buffer->m_head = NULL;
2587                                 }
2588
2589                                 if (++first == tdata->num_tx_desc)
2590                                         first = 0;
2591                         }
2592                 } else {
2593                         break;
2594                 }
2595         }
2596         tdata->next_tx_to_clean = first;
2597         tdata->num_tx_desc_avail = num_avail;
2598
2599         if (tdata->tx_dd_head == tdata->tx_dd_tail) {
2600                 tdata->tx_dd_head = 0;
2601                 tdata->tx_dd_tail = 0;
2602         }
2603
2604         if (!EMX_IS_OACTIVE(tdata)) {
2605                 ifsq_clr_oactive(tdata->ifsq);
2606
2607                 /* All clean, turn off the timer */
2608                 if (tdata->num_tx_desc_avail == tdata->num_tx_desc)
2609                         tdata->tx_watchdog.wd_timer = 0;
2610         }
2611 }
2612
2613 static void
2614 emx_tx_collect(struct emx_txdata *tdata)
2615 {
2616         struct emx_txbuf *tx_buffer;
2617         int tdh, first, num_avail, dd_idx = -1;
2618
2619         if (tdata->num_tx_desc_avail == tdata->num_tx_desc)
2620                 return;
2621
2622         tdh = E1000_READ_REG(&tdata->sc->hw, E1000_TDH(tdata->idx));
2623         if (tdh == tdata->next_tx_to_clean)
2624                 return;
2625
2626         if (tdata->tx_dd_head != tdata->tx_dd_tail)
2627                 dd_idx = tdata->tx_dd[tdata->tx_dd_head];
2628
2629         num_avail = tdata->num_tx_desc_avail;
2630         first = tdata->next_tx_to_clean;
2631
2632         while (first != tdh) {
2633                 logif(pkt_txclean);
2634
2635                 num_avail++;
2636
2637                 tx_buffer = &tdata->tx_buf[first];
2638                 if (tx_buffer->m_head) {
2639                         bus_dmamap_unload(tdata->txtag,
2640                                           tx_buffer->map);
2641                         m_freem(tx_buffer->m_head);
2642                         tx_buffer->m_head = NULL;
2643                 }
2644
2645                 if (first == dd_idx) {
2646                         EMX_INC_TXDD_IDX(tdata->tx_dd_head);
2647                         if (tdata->tx_dd_head == tdata->tx_dd_tail) {
2648                                 tdata->tx_dd_head = 0;
2649                                 tdata->tx_dd_tail = 0;
2650                                 dd_idx = -1;
2651                         } else {
2652                                 dd_idx = tdata->tx_dd[tdata->tx_dd_head];
2653                         }
2654                 }
2655
2656                 if (++first == tdata->num_tx_desc)
2657                         first = 0;
2658         }
2659         tdata->next_tx_to_clean = first;
2660         tdata->num_tx_desc_avail = num_avail;
2661
2662         if (!EMX_IS_OACTIVE(tdata)) {
2663                 ifsq_clr_oactive(tdata->ifsq);
2664
2665                 /* All clean, turn off the timer */
2666                 if (tdata->num_tx_desc_avail == tdata->num_tx_desc)
2667                         tdata->tx_watchdog.wd_timer = 0;
2668         }
2669 }
2670
2671 /*
2672  * When Link is lost sometimes there is work still in the TX ring
2673  * which will result in a watchdog, rather than allow that do an
2674  * attempted cleanup and then reinit here.  Note that this has been
2675  * seens mostly with fiber adapters.
2676  */
2677 static void
2678 emx_tx_purge(struct emx_softc *sc)
2679 {
2680         int i;
2681
2682         if (sc->link_active)
2683                 return;
2684
2685         for (i = 0; i < sc->tx_ring_inuse; ++i) {
2686                 struct emx_txdata *tdata = &sc->tx_data[i];
2687
2688                 if (tdata->tx_watchdog.wd_timer) {
2689                         emx_tx_collect(tdata);
2690                         if (tdata->tx_watchdog.wd_timer) {
2691                                 if_printf(&sc->arpcom.ac_if,
2692                                     "Link lost, TX pending, reinit\n");
2693                                 emx_init(sc);
2694                                 return;
2695                         }
2696                 }
2697         }
2698 }
2699
2700 static int
2701 emx_newbuf(struct emx_rxdata *rdata, int i, int init)
2702 {
2703         struct mbuf *m;
2704         bus_dma_segment_t seg;
2705         bus_dmamap_t map;
2706         struct emx_rxbuf *rx_buffer;
2707         int error, nseg;
2708
2709         m = m_getcl(init ? M_WAITOK : M_NOWAIT, MT_DATA, M_PKTHDR);
2710         if (m == NULL) {
2711                 if (init) {
2712                         if_printf(&rdata->sc->arpcom.ac_if,
2713                                   "Unable to allocate RX mbuf\n");
2714                 }
2715                 return (ENOBUFS);
2716         }
2717         m->m_len = m->m_pkthdr.len = MCLBYTES;
2718
2719         if (rdata->sc->hw.mac.max_frame_size <= MCLBYTES - ETHER_ALIGN)
2720                 m_adj(m, ETHER_ALIGN);
2721
2722         error = bus_dmamap_load_mbuf_segment(rdata->rxtag,
2723                         rdata->rx_sparemap, m,
2724                         &seg, 1, &nseg, BUS_DMA_NOWAIT);
2725         if (error) {
2726                 m_freem(m);
2727                 if (init) {
2728                         if_printf(&rdata->sc->arpcom.ac_if,
2729                                   "Unable to load RX mbuf\n");
2730                 }
2731                 return (error);
2732         }
2733
2734         rx_buffer = &rdata->rx_buf[i];
2735         if (rx_buffer->m_head != NULL)
2736                 bus_dmamap_unload(rdata->rxtag, rx_buffer->map);
2737
2738         map = rx_buffer->map;
2739         rx_buffer->map = rdata->rx_sparemap;
2740         rdata->rx_sparemap = map;
2741
2742         rx_buffer->m_head = m;
2743         rx_buffer->paddr = seg.ds_addr;
2744
2745         emx_setup_rxdesc(&rdata->rx_desc[i], rx_buffer);
2746         return (0);
2747 }
2748
2749 static int
2750 emx_create_rx_ring(struct emx_rxdata *rdata)
2751 {
2752         device_t dev = rdata->sc->dev;
2753         struct emx_rxbuf *rx_buffer;
2754         int i, error, rsize, nrxd;
2755
2756         /*
2757          * Validate number of receive descriptors.  It must not exceed
2758          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
2759          */
2760         nrxd = device_getenv_int(dev, "rxd", emx_rxd);
2761         if ((nrxd * sizeof(emx_rxdesc_t)) % EMX_DBA_ALIGN != 0 ||
2762             nrxd > EMX_MAX_RXD || nrxd < EMX_MIN_RXD) {
2763                 device_printf(dev, "Using %d RX descriptors instead of %d!\n",
2764                     EMX_DEFAULT_RXD, nrxd);
2765                 rdata->num_rx_desc = EMX_DEFAULT_RXD;
2766         } else {
2767                 rdata->num_rx_desc = nrxd;
2768         }
2769
2770         /*
2771          * Allocate Receive Descriptor ring
2772          */
2773         rsize = roundup2(rdata->num_rx_desc * sizeof(emx_rxdesc_t),
2774                          EMX_DBA_ALIGN);
2775         rdata->rx_desc = bus_dmamem_coherent_any(rdata->sc->parent_dtag,
2776                                 EMX_DBA_ALIGN, rsize, BUS_DMA_WAITOK,
2777                                 &rdata->rx_desc_dtag, &rdata->rx_desc_dmap,
2778                                 &rdata->rx_desc_paddr);
2779         if (rdata->rx_desc == NULL) {
2780                 device_printf(dev, "Unable to allocate rx_desc memory\n");
2781                 return ENOMEM;
2782         }
2783
2784         rsize = __VM_CACHELINE_ALIGN(
2785             sizeof(struct emx_rxbuf) * rdata->num_rx_desc);
2786         rdata->rx_buf = kmalloc_cachealign(rsize, M_DEVBUF, M_WAITOK | M_ZERO);
2787
2788         /*
2789          * Create DMA tag for rx buffers
2790          */
2791         error = bus_dma_tag_create(rdata->sc->parent_dtag, /* parent */
2792                         1, 0,                   /* alignment, bounds */
2793                         BUS_SPACE_MAXADDR,      /* lowaddr */
2794                         BUS_SPACE_MAXADDR,      /* highaddr */
2795                         NULL, NULL,             /* filter, filterarg */
2796                         MCLBYTES,               /* maxsize */
2797                         1,                      /* nsegments */
2798                         MCLBYTES,               /* maxsegsize */
2799                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW, /* flags */
2800                         &rdata->rxtag);
2801         if (error) {
2802                 device_printf(dev, "Unable to allocate RX DMA tag\n");
2803                 kfree(rdata->rx_buf, M_DEVBUF);
2804                 rdata->rx_buf = NULL;
2805                 return error;
2806         }
2807
2808         /*
2809          * Create spare DMA map for rx buffers
2810          */
2811         error = bus_dmamap_create(rdata->rxtag, BUS_DMA_WAITOK,
2812                                   &rdata->rx_sparemap);
2813         if (error) {
2814                 device_printf(dev, "Unable to create spare RX DMA map\n");
2815                 bus_dma_tag_destroy(rdata->rxtag);
2816                 kfree(rdata->rx_buf, M_DEVBUF);
2817                 rdata->rx_buf = NULL;
2818                 return error;
2819         }
2820
2821         /*
2822          * Create DMA maps for rx buffers
2823          */
2824         for (i = 0; i < rdata->num_rx_desc; i++) {
2825                 rx_buffer = &rdata->rx_buf[i];
2826
2827                 error = bus_dmamap_create(rdata->rxtag, BUS_DMA_WAITOK,
2828                                           &rx_buffer->map);
2829                 if (error) {
2830                         device_printf(dev, "Unable to create RX DMA map\n");
2831                         emx_destroy_rx_ring(rdata, i);
2832                         return error;
2833                 }
2834         }
2835         return (0);
2836 }
2837
2838 static void
2839 emx_free_rx_ring(struct emx_rxdata *rdata)
2840 {
2841         int i;
2842
2843         for (i = 0; i < rdata->num_rx_desc; i++) {
2844                 struct emx_rxbuf *rx_buffer = &rdata->rx_buf[i];
2845
2846                 if (rx_buffer->m_head != NULL) {
2847                         bus_dmamap_unload(rdata->rxtag, rx_buffer->map);
2848                         m_freem(rx_buffer->m_head);
2849                         rx_buffer->m_head = NULL;
2850                 }
2851         }
2852
2853         if (rdata->fmp != NULL)
2854                 m_freem(rdata->fmp);
2855         rdata->fmp = NULL;
2856         rdata->lmp = NULL;
2857 }
2858
2859 static void
2860 emx_free_tx_ring(struct emx_txdata *tdata)
2861 {
2862         int i;
2863
2864         for (i = 0; i < tdata->num_tx_desc; i++) {
2865                 struct emx_txbuf *tx_buffer = &tdata->tx_buf[i];
2866
2867                 if (tx_buffer->m_head != NULL) {
2868                         bus_dmamap_unload(tdata->txtag, tx_buffer->map);
2869                         m_freem(tx_buffer->m_head);
2870                         tx_buffer->m_head = NULL;
2871                 }
2872         }
2873
2874         tdata->tx_flags &= ~EMX_TXFLAG_FORCECTX;
2875
2876         tdata->csum_flags = 0;
2877         tdata->csum_lhlen = 0;
2878         tdata->csum_iphlen = 0;
2879         tdata->csum_thlen = 0;
2880         tdata->csum_mss = 0;
2881         tdata->csum_pktlen = 0;
2882
2883         tdata->tx_dd_head = 0;
2884         tdata->tx_dd_tail = 0;
2885         tdata->tx_nsegs = 0;
2886 }
2887
2888 static int
2889 emx_init_rx_ring(struct emx_rxdata *rdata)
2890 {
2891         int i, error;
2892
2893         /* Reset descriptor ring */
2894         bzero(rdata->rx_desc, sizeof(emx_rxdesc_t) * rdata->num_rx_desc);
2895
2896         /* Allocate new ones. */
2897         for (i = 0; i < rdata->num_rx_desc; i++) {
2898                 error = emx_newbuf(rdata, i, 1);
2899                 if (error)
2900                         return (error);
2901         }
2902
2903         /* Setup our descriptor pointers */
2904         rdata->next_rx_desc_to_check = 0;
2905
2906         return (0);
2907 }
2908
2909 static void
2910 emx_init_rx_unit(struct emx_softc *sc)
2911 {
2912         struct ifnet *ifp = &sc->arpcom.ac_if;
2913         uint64_t bus_addr;
2914         uint32_t rctl, itr, rfctl;
2915         int i;
2916
2917         /*
2918          * Make sure receives are disabled while setting
2919          * up the descriptor ring
2920          */
2921         rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
2922         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl & ~E1000_RCTL_EN);
2923
2924         /*
2925          * Set the interrupt throttling rate. Value is calculated
2926          * as ITR = 1 / (INT_THROTTLE_CEIL * 256ns)
2927          */
2928         if (sc->int_throttle_ceil)
2929                 itr = 1000000000 / 256 / sc->int_throttle_ceil;
2930         else
2931                 itr = 0;
2932         emx_set_itr(sc, itr);
2933
2934         /* Use extended RX descriptor */
2935         rfctl = E1000_RFCTL_EXTEN;
2936
2937         /* Disable accelerated ackknowledge */
2938         if (sc->hw.mac.type == e1000_82574)
2939                 rfctl |= E1000_RFCTL_ACK_DIS;
2940
2941         E1000_WRITE_REG(&sc->hw, E1000_RFCTL, rfctl);
2942
2943         /*
2944          * Receive Checksum Offload for TCP and UDP
2945          *
2946          * Checksum offloading is also enabled if multiple receive
2947          * queue is to be supported, since we need it to figure out
2948          * packet type.
2949          */
2950         if ((ifp->if_capenable & IFCAP_RXCSUM) ||
2951             sc->rx_ring_cnt > 1) {
2952                 uint32_t rxcsum;
2953
2954                 rxcsum = E1000_READ_REG(&sc->hw, E1000_RXCSUM);
2955
2956                 /*
2957                  * NOTE:
2958                  * PCSD must be enabled to enable multiple
2959                  * receive queues.
2960                  */
2961                 rxcsum |= E1000_RXCSUM_IPOFL | E1000_RXCSUM_TUOFL |
2962                           E1000_RXCSUM_PCSD;
2963                 E1000_WRITE_REG(&sc->hw, E1000_RXCSUM, rxcsum);
2964         }
2965
2966         /*
2967          * Configure multiple receive queue (RSS)
2968          */
2969         if (sc->rx_ring_cnt > 1) {
2970                 uint8_t key[EMX_NRSSRK * EMX_RSSRK_SIZE];
2971                 uint32_t reta;
2972
2973                 KASSERT(sc->rx_ring_cnt == EMX_NRX_RING,
2974                     ("invalid number of RX ring (%d)", sc->rx_ring_cnt));
2975
2976                 /*
2977                  * NOTE:
2978                  * When we reach here, RSS has already been disabled
2979                  * in emx_stop(), so we could safely configure RSS key
2980                  * and redirect table.
2981                  */
2982
2983                 /*
2984                  * Configure RSS key
2985                  */
2986                 toeplitz_get_key(key, sizeof(key));
2987                 for (i = 0; i < EMX_NRSSRK; ++i) {
2988                         uint32_t rssrk;
2989
2990                         rssrk = EMX_RSSRK_VAL(key, i);
2991                         EMX_RSS_DPRINTF(sc, 1, "rssrk%d 0x%08x\n", i, rssrk);
2992
2993                         E1000_WRITE_REG(&sc->hw, E1000_RSSRK(i), rssrk);
2994                 }
2995
2996                 /*
2997                  * Configure RSS redirect table in following fashion:
2998                  * (hash & ring_cnt_mask) == rdr_table[(hash & rdr_table_mask)]
2999                  */
3000                 reta = 0;
3001                 for (i = 0; i < EMX_RETA_SIZE; ++i) {
3002                         uint32_t q;
3003
3004                         q = (i % sc->rx_ring_cnt) << EMX_RETA_RINGIDX_SHIFT;
3005                         reta |= q << (8 * i);
3006                 }
3007                 EMX_RSS_DPRINTF(sc, 1, "reta 0x%08x\n", reta);
3008
3009                 for (i = 0; i < EMX_NRETA; ++i)
3010                         E1000_WRITE_REG(&sc->hw, E1000_RETA(i), reta);
3011
3012                 /*
3013                  * Enable multiple receive queues.
3014                  * Enable IPv4 RSS standard hash functions.
3015                  * Disable RSS interrupt.
3016                  */
3017                 E1000_WRITE_REG(&sc->hw, E1000_MRQC,
3018                                 E1000_MRQC_ENABLE_RSS_2Q |
3019                                 E1000_MRQC_RSS_FIELD_IPV4_TCP |
3020                                 E1000_MRQC_RSS_FIELD_IPV4);
3021         }
3022
3023         /*
3024          * XXX TEMPORARY WORKAROUND: on some systems with 82573
3025          * long latencies are observed, like Lenovo X60. This
3026          * change eliminates the problem, but since having positive
3027          * values in RDTR is a known source of problems on other
3028          * platforms another solution is being sought.
3029          */
3030         if (emx_82573_workaround && sc->hw.mac.type == e1000_82573) {
3031                 E1000_WRITE_REG(&sc->hw, E1000_RADV, EMX_RADV_82573);
3032                 E1000_WRITE_REG(&sc->hw, E1000_RDTR, EMX_RDTR_82573);
3033         }
3034
3035         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3036                 struct emx_rxdata *rdata = &sc->rx_data[i];
3037
3038                 /*
3039                  * Setup the Base and Length of the Rx Descriptor Ring
3040                  */
3041                 bus_addr = rdata->rx_desc_paddr;
3042                 E1000_WRITE_REG(&sc->hw, E1000_RDLEN(i),
3043                     rdata->num_rx_desc * sizeof(emx_rxdesc_t));
3044                 E1000_WRITE_REG(&sc->hw, E1000_RDBAH(i),
3045                     (uint32_t)(bus_addr >> 32));
3046                 E1000_WRITE_REG(&sc->hw, E1000_RDBAL(i),
3047                     (uint32_t)bus_addr);
3048
3049                 /*
3050                  * Setup the HW Rx Head and Tail Descriptor Pointers
3051                  */
3052                 E1000_WRITE_REG(&sc->hw, E1000_RDH(i), 0);
3053                 E1000_WRITE_REG(&sc->hw, E1000_RDT(i),
3054                     sc->rx_data[i].num_rx_desc - 1);
3055         }
3056
3057         if (sc->hw.mac.type >= e1000_pch2lan) {
3058                 if (ifp->if_mtu > ETHERMTU)
3059                         e1000_lv_jumbo_workaround_ich8lan(&sc->hw, TRUE);
3060                 else
3061                         e1000_lv_jumbo_workaround_ich8lan(&sc->hw, FALSE);
3062         }
3063
3064         /* Setup the Receive Control Register */
3065         rctl &= ~(3 << E1000_RCTL_MO_SHIFT);
3066         rctl |= E1000_RCTL_EN | E1000_RCTL_BAM | E1000_RCTL_LBM_NO |
3067                 E1000_RCTL_RDMTS_HALF | E1000_RCTL_SECRC |
3068                 (sc->hw.mac.mc_filter_type << E1000_RCTL_MO_SHIFT);
3069
3070         /* Make sure VLAN Filters are off */
3071         rctl &= ~E1000_RCTL_VFE;
3072
3073         /* Don't store bad paket */
3074         rctl &= ~E1000_RCTL_SBP;
3075
3076         /* MCLBYTES */
3077         rctl |= E1000_RCTL_SZ_2048;
3078
3079         if (ifp->if_mtu > ETHERMTU)
3080                 rctl |= E1000_RCTL_LPE;
3081         else
3082                 rctl &= ~E1000_RCTL_LPE;
3083
3084         /* Enable Receives */
3085         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl);
3086 }
3087
3088 static void
3089 emx_destroy_rx_ring(struct emx_rxdata *rdata, int ndesc)
3090 {
3091         struct emx_rxbuf *rx_buffer;
3092         int i;
3093
3094         /* Free Receive Descriptor ring */
3095         if (rdata->rx_desc) {
3096                 bus_dmamap_unload(rdata->rx_desc_dtag, rdata->rx_desc_dmap);
3097                 bus_dmamem_free(rdata->rx_desc_dtag, rdata->rx_desc,
3098                                 rdata->rx_desc_dmap);
3099                 bus_dma_tag_destroy(rdata->rx_desc_dtag);
3100
3101                 rdata->rx_desc = NULL;
3102         }
3103
3104         if (rdata->rx_buf == NULL)
3105                 return;
3106
3107         for (i = 0; i < ndesc; i++) {
3108                 rx_buffer = &rdata->rx_buf[i];
3109
3110                 KKASSERT(rx_buffer->m_head == NULL);
3111                 bus_dmamap_destroy(rdata->rxtag, rx_buffer->map);
3112         }
3113         bus_dmamap_destroy(rdata->rxtag, rdata->rx_sparemap);
3114         bus_dma_tag_destroy(rdata->rxtag);
3115
3116         kfree(rdata->rx_buf, M_DEVBUF);
3117         rdata->rx_buf = NULL;
3118 }
3119
3120 static void
3121 emx_rxeof(struct emx_rxdata *rdata, int count)
3122 {
3123         struct ifnet *ifp = &rdata->sc->arpcom.ac_if;
3124         uint32_t staterr;
3125         emx_rxdesc_t *current_desc;
3126         struct mbuf *mp;
3127         int i, cpuid = mycpuid;
3128
3129         i = rdata->next_rx_desc_to_check;
3130         current_desc = &rdata->rx_desc[i];
3131         staterr = le32toh(current_desc->rxd_staterr);
3132
3133         if (!(staterr & E1000_RXD_STAT_DD))
3134                 return;
3135
3136         while ((staterr & E1000_RXD_STAT_DD) && count != 0) {
3137                 struct pktinfo *pi = NULL, pi0;
3138                 struct emx_rxbuf *rx_buf = &rdata->rx_buf[i];
3139                 struct mbuf *m = NULL;
3140                 int eop, len;
3141
3142                 logif(pkt_receive);
3143
3144                 mp = rx_buf->m_head;
3145
3146                 /*
3147                  * Can't defer bus_dmamap_sync(9) because TBI_ACCEPT
3148                  * needs to access the last received byte in the mbuf.
3149                  */
3150                 bus_dmamap_sync(rdata->rxtag, rx_buf->map,
3151                                 BUS_DMASYNC_POSTREAD);
3152
3153                 len = le16toh(current_desc->rxd_length);
3154                 if (staterr & E1000_RXD_STAT_EOP) {
3155                         count--;
3156                         eop = 1;
3157                 } else {
3158                         eop = 0;
3159                 }
3160
3161                 if (!(staterr & E1000_RXDEXT_ERR_FRAME_ERR_MASK)) {
3162                         uint16_t vlan = 0;
3163                         uint32_t mrq, rss_hash;
3164
3165                         /*
3166                          * Save several necessary information,
3167                          * before emx_newbuf() destroy it.
3168                          */
3169                         if ((staterr & E1000_RXD_STAT_VP) && eop)
3170                                 vlan = le16toh(current_desc->rxd_vlan);
3171
3172                         mrq = le32toh(current_desc->rxd_mrq);
3173                         rss_hash = le32toh(current_desc->rxd_rss);
3174
3175                         EMX_RSS_DPRINTF(rdata->sc, 10,
3176                             "ring%d, mrq 0x%08x, rss_hash 0x%08x\n",
3177                             rdata->idx, mrq, rss_hash);
3178
3179                         if (emx_newbuf(rdata, i, 0) != 0) {
3180                                 IFNET_STAT_INC(ifp, iqdrops, 1);
3181                                 goto discard;
3182                         }
3183
3184                         /* Assign correct length to the current fragment */
3185                         mp->m_len = len;
3186
3187                         if (rdata->fmp == NULL) {
3188                                 mp->m_pkthdr.len = len;
3189                                 rdata->fmp = mp; /* Store the first mbuf */
3190                                 rdata->lmp = mp;
3191                         } else {
3192                                 /*
3193                                  * Chain mbuf's together
3194                                  */
3195                                 rdata->lmp->m_next = mp;
3196                                 rdata->lmp = rdata->lmp->m_next;
3197                                 rdata->fmp->m_pkthdr.len += len;
3198                         }
3199
3200                         if (eop) {
3201                                 rdata->fmp->m_pkthdr.rcvif = ifp;
3202                                 IFNET_STAT_INC(ifp, ipackets, 1);
3203
3204                                 if (ifp->if_capenable & IFCAP_RXCSUM)
3205                                         emx_rxcsum(staterr, rdata->fmp);
3206
3207                                 if (staterr & E1000_RXD_STAT_VP) {
3208                                         rdata->fmp->m_pkthdr.ether_vlantag =
3209                                             vlan;
3210                                         rdata->fmp->m_flags |= M_VLANTAG;
3211                                 }
3212                                 m = rdata->fmp;
3213                                 rdata->fmp = NULL;
3214                                 rdata->lmp = NULL;
3215
3216                                 if (ifp->if_capenable & IFCAP_RSS) {
3217                                         pi = emx_rssinfo(m, &pi0, mrq,
3218                                                          rss_hash, staterr);
3219                                 }
3220 #ifdef EMX_RSS_DEBUG
3221                                 rdata->rx_pkts++;
3222 #endif
3223                         }
3224                 } else {
3225                         IFNET_STAT_INC(ifp, ierrors, 1);
3226 discard:
3227                         emx_setup_rxdesc(current_desc, rx_buf);
3228                         if (rdata->fmp != NULL) {
3229                                 m_freem(rdata->fmp);
3230                                 rdata->fmp = NULL;
3231                                 rdata->lmp = NULL;
3232                         }
3233                         m = NULL;
3234                 }
3235
3236                 if (m != NULL)
3237                         ifp->if_input(ifp, m, pi, cpuid);
3238
3239                 /* Advance our pointers to the next descriptor. */
3240                 if (++i == rdata->num_rx_desc)
3241                         i = 0;
3242
3243                 current_desc = &rdata->rx_desc[i];
3244                 staterr = le32toh(current_desc->rxd_staterr);
3245         }
3246         rdata->next_rx_desc_to_check = i;
3247
3248         /* Advance the E1000's Receive Queue "Tail Pointer". */
3249         if (--i < 0)
3250                 i = rdata->num_rx_desc - 1;
3251         E1000_WRITE_REG(&rdata->sc->hw, E1000_RDT(rdata->idx), i);
3252 }
3253
3254 static void
3255 emx_enable_intr(struct emx_softc *sc)
3256 {
3257         uint32_t ims_mask = IMS_ENABLE_MASK;
3258
3259         lwkt_serialize_handler_enable(&sc->main_serialize);
3260
3261 #if 0
3262         if (sc->hw.mac.type == e1000_82574) {
3263                 E1000_WRITE_REG(hw, EMX_EIAC, EM_MSIX_MASK);
3264                 ims_mask |= EM_MSIX_MASK;
3265         }
3266 #endif
3267         E1000_WRITE_REG(&sc->hw, E1000_IMS, ims_mask);
3268 }
3269
3270 static void
3271 emx_disable_intr(struct emx_softc *sc)
3272 {
3273         if (sc->hw.mac.type == e1000_82574)
3274                 E1000_WRITE_REG(&sc->hw, EMX_EIAC, 0);
3275         E1000_WRITE_REG(&sc->hw, E1000_IMC, 0xffffffff);
3276
3277         lwkt_serialize_handler_disable(&sc->main_serialize);
3278 }
3279
3280 /*
3281  * Bit of a misnomer, what this really means is
3282  * to enable OS management of the system... aka
3283  * to disable special hardware management features
3284  */
3285 static void
3286 emx_get_mgmt(struct emx_softc *sc)
3287 {
3288         /* A shared code workaround */
3289         if (sc->flags & EMX_FLAG_HAS_MGMT) {
3290                 int manc2h = E1000_READ_REG(&sc->hw, E1000_MANC2H);
3291                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
3292
3293                 /* disable hardware interception of ARP */
3294                 manc &= ~(E1000_MANC_ARP_EN);
3295
3296                 /* enable receiving management packets to the host */
3297                 manc |= E1000_MANC_EN_MNG2HOST;
3298 #define E1000_MNG2HOST_PORT_623 (1 << 5)
3299 #define E1000_MNG2HOST_PORT_664 (1 << 6)
3300                 manc2h |= E1000_MNG2HOST_PORT_623;
3301                 manc2h |= E1000_MNG2HOST_PORT_664;
3302                 E1000_WRITE_REG(&sc->hw, E1000_MANC2H, manc2h);
3303
3304                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
3305         }
3306 }
3307
3308 /*
3309  * Give control back to hardware management
3310  * controller if there is one.
3311  */
3312 static void
3313 emx_rel_mgmt(struct emx_softc *sc)
3314 {
3315         if (sc->flags & EMX_FLAG_HAS_MGMT) {
3316                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
3317
3318                 /* re-enable hardware interception of ARP */
3319                 manc |= E1000_MANC_ARP_EN;
3320                 manc &= ~E1000_MANC_EN_MNG2HOST;
3321
3322                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
3323         }
3324 }
3325
3326 /*
3327  * emx_get_hw_control() sets {CTRL_EXT|FWSM}:DRV_LOAD bit.
3328  * For ASF and Pass Through versions of f/w this means that
3329  * the driver is loaded.  For AMT version (only with 82573)
3330  * of the f/w this means that the network i/f is open.
3331  */
3332 static void
3333 emx_get_hw_control(struct emx_softc *sc)
3334 {
3335         /* Let firmware know the driver has taken over */
3336         if (sc->hw.mac.type == e1000_82573) {
3337                 uint32_t swsm;
3338
3339                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
3340                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
3341                     swsm | E1000_SWSM_DRV_LOAD);
3342         } else {
3343                 uint32_t ctrl_ext;
3344
3345                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
3346                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
3347                     ctrl_ext | E1000_CTRL_EXT_DRV_LOAD);
3348         }
3349         sc->flags |= EMX_FLAG_HW_CTRL;
3350 }
3351
3352 /*
3353  * emx_rel_hw_control() resets {CTRL_EXT|FWSM}:DRV_LOAD bit.
3354  * For ASF and Pass Through versions of f/w this means that the
3355  * driver is no longer loaded.  For AMT version (only with 82573)
3356  * of the f/w this means that the network i/f is closed.
3357  */
3358 static void
3359 emx_rel_hw_control(struct emx_softc *sc)
3360 {
3361         if ((sc->flags & EMX_FLAG_HW_CTRL) == 0)
3362                 return;
3363         sc->flags &= ~EMX_FLAG_HW_CTRL;
3364
3365         /* Let firmware taken over control of h/w */
3366         if (sc->hw.mac.type == e1000_82573) {
3367                 uint32_t swsm;
3368
3369                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
3370                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
3371                     swsm & ~E1000_SWSM_DRV_LOAD);
3372         } else {
3373                 uint32_t ctrl_ext;
3374
3375                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
3376                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
3377                     ctrl_ext & ~E1000_CTRL_EXT_DRV_LOAD);
3378         }
3379 }
3380
3381 static int
3382 emx_is_valid_eaddr(const uint8_t *addr)
3383 {
3384         char zero_addr[ETHER_ADDR_LEN] = { 0, 0, 0, 0, 0, 0 };
3385
3386         if ((addr[0] & 1) || !bcmp(addr, zero_addr, ETHER_ADDR_LEN))
3387                 return (FALSE);
3388
3389         return (TRUE);
3390 }
3391
3392 /*
3393  * Enable PCI Wake On Lan capability
3394  */
3395 void
3396 emx_enable_wol(device_t dev)
3397 {
3398         uint16_t cap, status;
3399         uint8_t id;
3400
3401         /* First find the capabilities pointer*/
3402         cap = pci_read_config(dev, PCIR_CAP_PTR, 2);
3403
3404         /* Read the PM Capabilities */
3405         id = pci_read_config(dev, cap, 1);
3406         if (id != PCIY_PMG)     /* Something wrong */
3407                 return;
3408
3409         /*
3410          * OK, we have the power capabilities,
3411          * so now get the status register
3412          */
3413         cap += PCIR_POWER_STATUS;
3414         status = pci_read_config(dev, cap, 2);
3415         status |= PCIM_PSTAT_PME | PCIM_PSTAT_PMEENABLE;
3416         pci_write_config(dev, cap, status, 2);
3417 }
3418
3419 static void
3420 emx_update_stats(struct emx_softc *sc)
3421 {
3422         struct ifnet *ifp = &sc->arpcom.ac_if;
3423
3424         if (sc->hw.phy.media_type == e1000_media_type_copper ||
3425             (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_LU)) {
3426                 sc->stats.symerrs += E1000_READ_REG(&sc->hw, E1000_SYMERRS);
3427                 sc->stats.sec += E1000_READ_REG(&sc->hw, E1000_SEC);
3428         }
3429         sc->stats.crcerrs += E1000_READ_REG(&sc->hw, E1000_CRCERRS);
3430         sc->stats.mpc += E1000_READ_REG(&sc->hw, E1000_MPC);
3431         sc->stats.scc += E1000_READ_REG(&sc->hw, E1000_SCC);
3432         sc->stats.ecol += E1000_READ_REG(&sc->hw, E1000_ECOL);
3433
3434         sc->stats.mcc += E1000_READ_REG(&sc->hw, E1000_MCC);
3435         sc->stats.latecol += E1000_READ_REG(&sc->hw, E1000_LATECOL);
3436         sc->stats.colc += E1000_READ_REG(&sc->hw, E1000_COLC);
3437         sc->stats.dc += E1000_READ_REG(&sc->hw, E1000_DC);
3438         sc->stats.rlec += E1000_READ_REG(&sc->hw, E1000_RLEC);
3439         sc->stats.xonrxc += E1000_READ_REG(&sc->hw, E1000_XONRXC);
3440         sc->stats.xontxc += E1000_READ_REG(&sc->hw, E1000_XONTXC);
3441         sc->stats.xoffrxc += E1000_READ_REG(&sc->hw, E1000_XOFFRXC);
3442         sc->stats.xofftxc += E1000_READ_REG(&sc->hw, E1000_XOFFTXC);
3443         sc->stats.fcruc += E1000_READ_REG(&sc->hw, E1000_FCRUC);
3444         sc->stats.prc64 += E1000_READ_REG(&sc->hw, E1000_PRC64);
3445         sc->stats.prc127 += E1000_READ_REG(&sc->hw, E1000_PRC127);
3446         sc->stats.prc255 += E1000_READ_REG(&sc->hw, E1000_PRC255);
3447         sc->stats.prc511 += E1000_READ_REG(&sc->hw, E1000_PRC511);
3448         sc->stats.prc1023 += E1000_READ_REG(&sc->hw, E1000_PRC1023);
3449         sc->stats.prc1522 += E1000_READ_REG(&sc->hw, E1000_PRC1522);
3450         sc->stats.gprc += E1000_READ_REG(&sc->hw, E1000_GPRC);
3451         sc->stats.bprc += E1000_READ_REG(&sc->hw, E1000_BPRC);
3452         sc->stats.mprc += E1000_READ_REG(&sc->hw, E1000_MPRC);
3453         sc->stats.gptc += E1000_READ_REG(&sc->hw, E1000_GPTC);
3454
3455         /* For the 64-bit byte counters the low dword must be read first. */
3456         /* Both registers clear on the read of the high dword */
3457
3458         sc->stats.gorc += E1000_READ_REG(&sc->hw, E1000_GORCH);
3459         sc->stats.gotc += E1000_READ_REG(&sc->hw, E1000_GOTCH);
3460
3461         sc->stats.rnbc += E1000_READ_REG(&sc->hw, E1000_RNBC);
3462         sc->stats.ruc += E1000_READ_REG(&sc->hw, E1000_RUC);
3463         sc->stats.rfc += E1000_READ_REG(&sc->hw, E1000_RFC);
3464         sc->stats.roc += E1000_READ_REG(&sc->hw, E1000_ROC);
3465         sc->stats.rjc += E1000_READ_REG(&sc->hw, E1000_RJC);
3466
3467         sc->stats.tor += E1000_READ_REG(&sc->hw, E1000_TORH);
3468         sc->stats.tot += E1000_READ_REG(&sc->hw, E1000_TOTH);
3469
3470         sc->stats.tpr += E1000_READ_REG(&sc->hw, E1000_TPR);
3471         sc->stats.tpt += E1000_READ_REG(&sc->hw, E1000_TPT);
3472         sc->stats.ptc64 += E1000_READ_REG(&sc->hw, E1000_PTC64);
3473         sc->stats.ptc127 += E1000_READ_REG(&sc->hw, E1000_PTC127);
3474         sc->stats.ptc255 += E1000_READ_REG(&sc->hw, E1000_PTC255);
3475         sc->stats.ptc511 += E1000_READ_REG(&sc->hw, E1000_PTC511);
3476         sc->stats.ptc1023 += E1000_READ_REG(&sc->hw, E1000_PTC1023);
3477         sc->stats.ptc1522 += E1000_READ_REG(&sc->hw, E1000_PTC1522);
3478         sc->stats.mptc += E1000_READ_REG(&sc->hw, E1000_MPTC);
3479         sc->stats.bptc += E1000_READ_REG(&sc->hw, E1000_BPTC);
3480
3481         sc->stats.algnerrc += E1000_READ_REG(&sc->hw, E1000_ALGNERRC);
3482         sc->stats.rxerrc += E1000_READ_REG(&sc->hw, E1000_RXERRC);
3483         sc->stats.tncrs += E1000_READ_REG(&sc->hw, E1000_TNCRS);
3484         sc->stats.cexterr += E1000_READ_REG(&sc->hw, E1000_CEXTERR);
3485         sc->stats.tsctc += E1000_READ_REG(&sc->hw, E1000_TSCTC);
3486         sc->stats.tsctfc += E1000_READ_REG(&sc->hw, E1000_TSCTFC);
3487
3488         IFNET_STAT_SET(ifp, collisions, sc->stats.colc);
3489
3490         /* Rx Errors */
3491         IFNET_STAT_SET(ifp, ierrors,
3492             sc->stats.rxerrc + sc->stats.crcerrs + sc->stats.algnerrc +
3493             sc->stats.ruc + sc->stats.roc + sc->stats.mpc + sc->stats.cexterr);
3494
3495         /* Tx Errors */
3496         IFNET_STAT_SET(ifp, oerrors, sc->stats.ecol + sc->stats.latecol);
3497 }
3498
3499 static void
3500 emx_print_debug_info(struct emx_softc *sc)
3501 {
3502         device_t dev = sc->dev;
3503         uint8_t *hw_addr = sc->hw.hw_addr;
3504         int i;
3505
3506         device_printf(dev, "Adapter hardware address = %p \n", hw_addr);
3507         device_printf(dev, "CTRL = 0x%x RCTL = 0x%x \n",
3508             E1000_READ_REG(&sc->hw, E1000_CTRL),
3509             E1000_READ_REG(&sc->hw, E1000_RCTL));
3510         device_printf(dev, "Packet buffer = Tx=%dk Rx=%dk \n",
3511             ((E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff0000) >> 16),\
3512             (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) );
3513         device_printf(dev, "Flow control watermarks high = %d low = %d\n",
3514             sc->hw.fc.high_water, sc->hw.fc.low_water);
3515         device_printf(dev, "tx_int_delay = %d, tx_abs_int_delay = %d\n",
3516             E1000_READ_REG(&sc->hw, E1000_TIDV),
3517             E1000_READ_REG(&sc->hw, E1000_TADV));
3518         device_printf(dev, "rx_int_delay = %d, rx_abs_int_delay = %d\n",
3519             E1000_READ_REG(&sc->hw, E1000_RDTR),
3520             E1000_READ_REG(&sc->hw, E1000_RADV));
3521
3522         for (i = 0; i < sc->tx_ring_cnt; ++i) {
3523                 device_printf(dev, "hw %d tdh = %d, hw tdt = %d\n", i,
3524                     E1000_READ_REG(&sc->hw, E1000_TDH(i)),
3525                     E1000_READ_REG(&sc->hw, E1000_TDT(i)));
3526         }
3527         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3528                 device_printf(dev, "hw %d rdh = %d, hw rdt = %d\n", i,
3529                     E1000_READ_REG(&sc->hw, E1000_RDH(i)),
3530                     E1000_READ_REG(&sc->hw, E1000_RDT(i)));
3531         }
3532
3533         for (i = 0; i < sc->tx_ring_cnt; ++i) {
3534                 device_printf(dev, "TX %d Tx descriptors avail = %d\n", i,
3535                     sc->tx_data[i].num_tx_desc_avail);
3536                 device_printf(dev, "TX %d TSO segments = %lu\n", i,
3537                     sc->tx_data[i].tso_segments);
3538                 device_printf(dev, "TX %d TSO ctx reused = %lu\n", i,
3539                     sc->tx_data[i].tso_ctx_reused);
3540         }
3541 }
3542
3543 static void
3544 emx_print_hw_stats(struct emx_softc *sc)
3545 {
3546         device_t dev = sc->dev;
3547
3548         device_printf(dev, "Excessive collisions = %lld\n",
3549             (long long)sc->stats.ecol);
3550 #if (DEBUG_HW > 0)  /* Dont output these errors normally */
3551         device_printf(dev, "Symbol errors = %lld\n",
3552             (long long)sc->stats.symerrs);
3553 #endif
3554         device_printf(dev, "Sequence errors = %lld\n",
3555             (long long)sc->stats.sec);
3556         device_printf(dev, "Defer count = %lld\n",
3557             (long long)sc->stats.dc);
3558         device_printf(dev, "Missed Packets = %lld\n",
3559             (long long)sc->stats.mpc);
3560         device_printf(dev, "Receive No Buffers = %lld\n",
3561             (long long)sc->stats.rnbc);
3562         /* RLEC is inaccurate on some hardware, calculate our own. */
3563         device_printf(dev, "Receive Length Errors = %lld\n",
3564             ((long long)sc->stats.roc + (long long)sc->stats.ruc));
3565         device_printf(dev, "Receive errors = %lld\n",
3566             (long long)sc->stats.rxerrc);
3567         device_printf(dev, "Crc errors = %lld\n",
3568             (long long)sc->stats.crcerrs);
3569         device_printf(dev, "Alignment errors = %lld\n",
3570             (long long)sc->stats.algnerrc);
3571         device_printf(dev, "Collision/Carrier extension errors = %lld\n",
3572             (long long)sc->stats.cexterr);
3573         device_printf(dev, "RX overruns = %ld\n", sc->rx_overruns);
3574         device_printf(dev, "XON Rcvd = %lld\n",
3575             (long long)sc->stats.xonrxc);
3576         device_printf(dev, "XON Xmtd = %lld\n",
3577             (long long)sc->stats.xontxc);
3578         device_printf(dev, "XOFF Rcvd = %lld\n",
3579             (long long)sc->stats.xoffrxc);
3580         device_printf(dev, "XOFF Xmtd = %lld\n",
3581             (long long)sc->stats.xofftxc);
3582         device_printf(dev, "Good Packets Rcvd = %lld\n",
3583             (long long)sc->stats.gprc);
3584         device_printf(dev, "Good Packets Xmtd = %lld\n",
3585             (long long)sc->stats.gptc);
3586 }
3587
3588 static void
3589 emx_print_nvm_info(struct emx_softc *sc)
3590 {
3591         uint16_t eeprom_data;
3592         int i, j, row = 0;
3593
3594         /* Its a bit crude, but it gets the job done */
3595         kprintf("\nInterface EEPROM Dump:\n");
3596         kprintf("Offset\n0x0000  ");
3597         for (i = 0, j = 0; i < 32; i++, j++) {
3598                 if (j == 8) { /* Make the offset block */
3599                         j = 0; ++row;
3600                         kprintf("\n0x00%x0  ",row);
3601                 }
3602                 e1000_read_nvm(&sc->hw, i, 1, &eeprom_data);
3603                 kprintf("%04x ", eeprom_data);
3604         }
3605         kprintf("\n");
3606 }
3607
3608 static int
3609 emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS)
3610 {
3611         struct emx_softc *sc;
3612         struct ifnet *ifp;
3613         int error, result;
3614
3615         result = -1;
3616         error = sysctl_handle_int(oidp, &result, 0, req);
3617         if (error || !req->newptr)
3618                 return (error);
3619
3620         sc = (struct emx_softc *)arg1;
3621         ifp = &sc->arpcom.ac_if;
3622
3623         ifnet_serialize_all(ifp);
3624
3625         if (result == 1)
3626                 emx_print_debug_info(sc);
3627
3628         /*
3629          * This value will cause a hex dump of the
3630          * first 32 16-bit words of the EEPROM to
3631          * the screen.
3632          */
3633         if (result == 2)
3634                 emx_print_nvm_info(sc);
3635
3636         ifnet_deserialize_all(ifp);
3637
3638         return (error);
3639 }
3640
3641 static int
3642 emx_sysctl_stats(SYSCTL_HANDLER_ARGS)
3643 {
3644         int error, result;
3645
3646         result = -1;
3647         error = sysctl_handle_int(oidp, &result, 0, req);
3648         if (error || !req->newptr)
3649                 return (error);
3650
3651         if (result == 1) {
3652                 struct emx_softc *sc = (struct emx_softc *)arg1;
3653                 struct ifnet *ifp = &sc->arpcom.ac_if;
3654
3655                 ifnet_serialize_all(ifp);
3656                 emx_print_hw_stats(sc);
3657                 ifnet_deserialize_all(ifp);
3658         }
3659         return (error);
3660 }
3661
3662 static void
3663 emx_add_sysctl(struct emx_softc *sc)
3664 {
3665         struct sysctl_ctx_list *ctx;
3666         struct sysctl_oid *tree;
3667 #if defined(EMX_RSS_DEBUG) || defined(EMX_TSS_DEBUG)
3668         char pkt_desc[32];
3669         int i;
3670 #endif
3671
3672         ctx = device_get_sysctl_ctx(sc->dev);
3673         tree = device_get_sysctl_tree(sc->dev);
3674         SYSCTL_ADD_PROC(ctx, SYSCTL_CHILDREN(tree),
3675                         OID_AUTO, "debug", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3676                         emx_sysctl_debug_info, "I", "Debug Information");
3677
3678         SYSCTL_ADD_PROC(ctx, SYSCTL_CHILDREN(tree),
3679                         OID_AUTO, "stats", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3680                         emx_sysctl_stats, "I", "Statistics");
3681
3682         SYSCTL_ADD_INT(ctx, SYSCTL_CHILDREN(tree),
3683             OID_AUTO, "rxd", CTLFLAG_RD, &sc->rx_data[0].num_rx_desc, 0,
3684             "# of RX descs");
3685         SYSCTL_ADD_INT(ctx, SYSCTL_CHILDREN(tree),
3686             OID_AUTO, "txd", CTLFLAG_RD, &sc->tx_data[0].num_tx_desc, 0,
3687             "# of TX descs");
3688
3689         SYSCTL_ADD_PROC(ctx, SYSCTL_CHILDREN(tree),
3690             OID_AUTO, "int_throttle_ceil", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3691             emx_sysctl_int_throttle, "I", "interrupt throttling rate");
3692         SYSCTL_ADD_PROC(ctx, SYSCTL_CHILDREN(tree),
3693             OID_AUTO, "tx_intr_nsegs", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3694             emx_sysctl_tx_intr_nsegs, "I", "# segments per TX interrupt");
3695         SYSCTL_ADD_PROC(ctx, SYSCTL_CHILDREN(tree),
3696             OID_AUTO, "tx_wreg_nsegs", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3697             emx_sysctl_tx_wreg_nsegs, "I",
3698             "# segments sent before write to hardware register");
3699
3700         SYSCTL_ADD_INT(ctx, SYSCTL_CHILDREN(tree),
3701             OID_AUTO, "rx_ring_cnt", CTLFLAG_RD, &sc->rx_ring_cnt, 0,
3702             "# of RX rings");
3703         SYSCTL_ADD_INT(ctx, SYSCTL_CHILDREN(tree),
3704             OID_AUTO, "tx_ring_cnt", CTLFLAG_RD, &sc->tx_ring_cnt, 0,
3705             "# of TX rings");
3706         SYSCTL_ADD_INT(ctx, SYSCTL_CHILDREN(tree),
3707             OID_AUTO, "tx_ring_inuse", CTLFLAG_RD, &sc->tx_ring_inuse, 0,
3708             "# of TX rings used");
3709
3710         SYSCTL_ADD_PROC(ctx, SYSCTL_CHILDREN(tree),
3711             OID_AUTO, "flow_ctrl", CTLTYPE_STRING|CTLFLAG_RW, sc, 0,
3712             emx_sysctl_flowctrl, "A",
3713             "flow control: "
3714             E1000_FC_STR_FULL ", "
3715             E1000_FC_STR_RX_PAUSE ", "
3716             E1000_FC_STR_TX_PAUSE ", "
3717             E1000_FC_STR_NONE);
3718
3719 #ifdef IFPOLL_ENABLE
3720         SYSCTL_ADD_PROC(ctx, SYSCTL_CHILDREN(tree),
3721                         OID_AUTO, "npoll_rxoff", CTLTYPE_INT|CTLFLAG_RW,
3722                         sc, 0, emx_sysctl_npoll_rxoff, "I",
3723                         "NPOLLING RX cpu offset");
3724         SYSCTL_ADD_PROC(ctx, SYSCTL_CHILDREN(tree),
3725                         OID_AUTO, "npoll_txoff", CTLTYPE_INT|CTLFLAG_RW,
3726                         sc, 0, emx_sysctl_npoll_txoff, "I",
3727                         "NPOLLING TX cpu offset");
3728 #endif
3729
3730 #ifdef EMX_RSS_DEBUG
3731         SYSCTL_ADD_INT(ctx, SYSCTL_CHILDREN(tree),
3732                        OID_AUTO, "rss_debug", CTLFLAG_RW, &sc->rss_debug,
3733                        0, "RSS debug level");
3734         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3735                 ksnprintf(pkt_desc, sizeof(pkt_desc), "rx%d_pkt", i);
3736                 SYSCTL_ADD_ULONG(ctx, SYSCTL_CHILDREN(tree), OID_AUTO,
3737                     pkt_desc, CTLFLAG_RW, &sc->rx_data[i].rx_pkts,
3738                     "RXed packets");
3739         }
3740 #endif
3741 #ifdef EMX_TSS_DEBUG
3742         for (i = 0; i < sc->tx_ring_cnt; ++i) {
3743                 ksnprintf(pkt_desc, sizeof(pkt_desc), "tx%d_pkt", i);
3744                 SYSCTL_ADD_ULONG(ctx, SYSCTL_CHILDREN(tree), OID_AUTO,
3745                     pkt_desc, CTLFLAG_RW, &sc->tx_data[i].tx_pkts,
3746                     "TXed packets");
3747         }
3748 #endif
3749 }
3750
3751 static int
3752 emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS)
3753 {
3754         struct emx_softc *sc = (void *)arg1;
3755         struct ifnet *ifp = &sc->arpcom.ac_if;
3756         int error, throttle;
3757
3758         throttle = sc->int_throttle_ceil;
3759         error = sysctl_handle_int(oidp, &throttle, 0, req);
3760         if (error || req->newptr == NULL)
3761                 return error;
3762         if (throttle < 0 || throttle > 1000000000 / 256)
3763                 return EINVAL;
3764
3765         if (throttle) {
3766                 /*
3767                  * Set the interrupt throttling rate in 256ns increments,
3768                  * recalculate sysctl value assignment to get exact frequency.
3769                  */
3770                 throttle = 1000000000 / 256 / throttle;
3771
3772                 /* Upper 16bits of ITR is reserved and should be zero */
3773                 if (throttle & 0xffff0000)
3774                         return EINVAL;
3775         }
3776
3777         ifnet_serialize_all(ifp);
3778
3779         if (throttle)
3780                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
3781         else
3782                 sc->int_throttle_ceil = 0;
3783
3784         if (ifp->if_flags & IFF_RUNNING)
3785                 emx_set_itr(sc, throttle);
3786
3787         ifnet_deserialize_all(ifp);
3788
3789         if (bootverbose) {
3790                 if_printf(ifp, "Interrupt moderation set to %d/sec\n",
3791                           sc->int_throttle_ceil);
3792         }
3793         return 0;
3794 }
3795
3796 static int
3797 emx_sysctl_tx_intr_nsegs(SYSCTL_HANDLER_ARGS)
3798 {
3799         struct emx_softc *sc = (void *)arg1;
3800         struct ifnet *ifp = &sc->arpcom.ac_if;
3801         struct emx_txdata *tdata = &sc->tx_data[0];
3802         int error, segs;
3803
3804         segs = tdata->tx_intr_nsegs;
3805         error = sysctl_handle_int(oidp, &segs, 0, req);
3806         if (error || req->newptr == NULL)
3807                 return error;
3808         if (segs <= 0)
3809                 return EINVAL;
3810
3811         ifnet_serialize_all(ifp);
3812
3813         /*
3814          * Don't allow tx_intr_nsegs to become:
3815          * o  Less the oact_tx_desc
3816          * o  Too large that no TX desc will cause TX interrupt to
3817          *    be generated (OACTIVE will never recover)
3818          * o  Too small that will cause tx_dd[] overflow
3819          */
3820         if (segs < tdata->oact_tx_desc ||
3821             segs >= tdata->num_tx_desc - tdata->oact_tx_desc ||
3822             segs < tdata->num_tx_desc / EMX_TXDD_SAFE) {
3823                 error = EINVAL;
3824         } else {
3825                 int i;
3826
3827                 error = 0;
3828                 for (i = 0; i < sc->tx_ring_cnt; ++i)
3829                         sc->tx_data[i].tx_intr_nsegs = segs;
3830         }
3831
3832         ifnet_deserialize_all(ifp);
3833
3834         return error;
3835 }
3836
3837 static int
3838 emx_sysctl_tx_wreg_nsegs(SYSCTL_HANDLER_ARGS)
3839 {
3840         struct emx_softc *sc = (void *)arg1;
3841         struct ifnet *ifp = &sc->arpcom.ac_if;
3842         int error, nsegs, i;
3843
3844         nsegs = sc->tx_data[0].tx_wreg_nsegs;
3845         error = sysctl_handle_int(oidp, &nsegs, 0, req);
3846         if (error || req->newptr == NULL)
3847                 return error;
3848
3849         ifnet_serialize_all(ifp);
3850         for (i = 0; i < sc->tx_ring_cnt; ++i)
3851                 sc->tx_data[i].tx_wreg_nsegs =nsegs;
3852         ifnet_deserialize_all(ifp);
3853
3854         return 0;
3855 }
3856
3857 #ifdef IFPOLL_ENABLE
3858
3859 static int
3860 emx_sysctl_npoll_rxoff(SYSCTL_HANDLER_ARGS)
3861 {
3862         struct emx_softc *sc = (void *)arg1;
3863         struct ifnet *ifp = &sc->arpcom.ac_if;
3864         int error, off;
3865
3866         off = sc->rx_npoll_off;
3867         error = sysctl_handle_int(oidp, &off, 0, req);
3868         if (error || req->newptr == NULL)
3869                 return error;
3870         if (off < 0)
3871                 return EINVAL;
3872
3873         ifnet_serialize_all(ifp);
3874         if (off >= ncpus2 || off % sc->rx_ring_cnt != 0) {
3875                 error = EINVAL;
3876         } else {
3877                 error = 0;
3878                 sc->rx_npoll_off = off;
3879         }
3880         ifnet_deserialize_all(ifp);
3881
3882         return error;
3883 }
3884
3885 static int
3886 emx_sysctl_npoll_txoff(SYSCTL_HANDLER_ARGS)
3887 {
3888         struct emx_softc *sc = (void *)arg1;
3889         struct ifnet *ifp = &sc->arpcom.ac_if;
3890         int error, off;
3891
3892         off = sc->tx_npoll_off;
3893         error = sysctl_handle_int(oidp, &off, 0, req);
3894         if (error || req->newptr == NULL)
3895                 return error;
3896         if (off < 0)
3897                 return EINVAL;
3898
3899         ifnet_serialize_all(ifp);
3900         if (off >= ncpus2 || off % sc->tx_ring_cnt != 0) {
3901                 error = EINVAL;
3902         } else {
3903                 error = 0;
3904                 sc->tx_npoll_off = off;
3905         }
3906         ifnet_deserialize_all(ifp);
3907
3908         return error;
3909 }
3910
3911 #endif  /* IFPOLL_ENABLE */
3912
3913 static int
3914 emx_dma_alloc(struct emx_softc *sc)
3915 {
3916         int error, i;
3917
3918         /*
3919          * Create top level busdma tag
3920          */
3921         error = bus_dma_tag_create(NULL, 1, 0,
3922                         BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
3923                         NULL, NULL,
3924                         BUS_SPACE_MAXSIZE_32BIT, 0, BUS_SPACE_MAXSIZE_32BIT,
3925                         0, &sc->parent_dtag);
3926         if (error) {
3927                 device_printf(sc->dev, "could not create top level DMA tag\n");
3928                 return error;
3929         }
3930
3931         /*
3932          * Allocate transmit descriptors ring and buffers
3933          */
3934         for (i = 0; i < sc->tx_ring_cnt; ++i) {
3935                 error = emx_create_tx_ring(&sc->tx_data[i]);
3936                 if (error) {
3937                         device_printf(sc->dev,
3938                             "Could not setup transmit structures\n");
3939                         return error;
3940                 }
3941         }
3942
3943         /*
3944          * Allocate receive descriptors ring and buffers
3945          */
3946         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3947                 error = emx_create_rx_ring(&sc->rx_data[i]);
3948                 if (error) {
3949                         device_printf(sc->dev,
3950                             "Could not setup receive structures\n");
3951                         return error;
3952                 }
3953         }
3954         return 0;
3955 }
3956
3957 static void
3958 emx_dma_free(struct emx_softc *sc)
3959 {
3960         int i;
3961
3962         for (i = 0; i < sc->tx_ring_cnt; ++i) {
3963                 emx_destroy_tx_ring(&sc->tx_data[i],
3964                     sc->tx_data[i].num_tx_desc);
3965         }
3966
3967         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3968                 emx_destroy_rx_ring(&sc->rx_data[i],
3969                     sc->rx_data[i].num_rx_desc);
3970         }
3971
3972         /* Free top level busdma tag */
3973         if (sc->parent_dtag != NULL)
3974                 bus_dma_tag_destroy(sc->parent_dtag);
3975 }
3976
3977 static void
3978 emx_serialize(struct ifnet *ifp, enum ifnet_serialize slz)
3979 {
3980         struct emx_softc *sc = ifp->if_softc;
3981
3982         ifnet_serialize_array_enter(sc->serializes, EMX_NSERIALIZE, slz);
3983 }
3984
3985 static void
3986 emx_deserialize(struct ifnet *ifp, enum ifnet_serialize slz)
3987 {
3988         struct emx_softc *sc = ifp->if_softc;
3989
3990         ifnet_serialize_array_exit(sc->serializes, EMX_NSERIALIZE, slz);
3991 }
3992
3993 static int
3994 emx_tryserialize(struct ifnet *ifp, enum ifnet_serialize slz)
3995 {
3996         struct emx_softc *sc = ifp->if_softc;
3997
3998         return ifnet_serialize_array_try(sc->serializes, EMX_NSERIALIZE, slz);
3999 }
4000
4001 static void
4002 emx_serialize_skipmain(struct emx_softc *sc)
4003 {
4004         lwkt_serialize_array_enter(sc->serializes, EMX_NSERIALIZE, 1);
4005 }
4006
4007 static void
4008 emx_deserialize_skipmain(struct emx_softc *sc)
4009 {
4010         lwkt_serialize_array_exit(sc->serializes, EMX_NSERIALIZE, 1);
4011 }
4012
4013 #ifdef INVARIANTS
4014
4015 static void
4016 emx_serialize_assert(struct ifnet *ifp, enum ifnet_serialize slz,
4017     boolean_t serialized)
4018 {
4019         struct emx_softc *sc = ifp->if_softc;
4020
4021         ifnet_serialize_array_assert(sc->serializes, EMX_NSERIALIZE,
4022             slz, serialized);
4023 }
4024
4025 #endif  /* INVARIANTS */
4026
4027 #ifdef IFPOLL_ENABLE
4028
4029 static void
4030 emx_npoll_status(struct ifnet *ifp)
4031 {
4032         struct emx_softc *sc = ifp->if_softc;
4033         uint32_t reg_icr;
4034
4035         ASSERT_SERIALIZED(&sc->main_serialize);
4036
4037         reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
4038         if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
4039                 callout_stop(&sc->timer);
4040                 sc->hw.mac.get_link_status = 1;
4041                 emx_update_link_status(sc);
4042                 callout_reset(&sc->timer, hz, emx_timer, sc);
4043         }
4044 }
4045
4046 static void
4047 emx_npoll_tx(struct ifnet *ifp, void *arg, int cycle __unused)
4048 {
4049         struct emx_txdata *tdata = arg;
4050
4051         ASSERT_SERIALIZED(&tdata->tx_serialize);
4052
4053         emx_txeof(tdata);
4054         if (!ifsq_is_empty(tdata->ifsq))
4055                 ifsq_devstart(tdata->ifsq);
4056 }
4057
4058 static void
4059 emx_npoll_rx(struct ifnet *ifp __unused, void *arg, int cycle)
4060 {
4061         struct emx_rxdata *rdata = arg;
4062
4063         ASSERT_SERIALIZED(&rdata->rx_serialize);
4064
4065         emx_rxeof(rdata, cycle);
4066 }
4067
4068 static void
4069 emx_npoll(struct ifnet *ifp, struct ifpoll_info *info)
4070 {
4071         struct emx_softc *sc = ifp->if_softc;
4072         int i, txr_cnt;
4073
4074         ASSERT_IFNET_SERIALIZED_ALL(ifp);
4075
4076         if (info) {
4077                 int off;
4078
4079                 info->ifpi_status.status_func = emx_npoll_status;
4080                 info->ifpi_status.serializer = &sc->main_serialize;
4081
4082                 txr_cnt = emx_get_txring_inuse(sc, TRUE);
4083                 off = sc->tx_npoll_off;
4084                 for (i = 0; i < txr_cnt; ++i) {
4085                         struct emx_txdata *tdata = &sc->tx_data[i];
4086                         int idx = i + off;
4087
4088                         KKASSERT(idx < ncpus2);
4089                         info->ifpi_tx[idx].poll_func = emx_npoll_tx;
4090                         info->ifpi_tx[idx].arg = tdata;
4091                         info->ifpi_tx[idx].serializer = &tdata->tx_serialize;
4092                         ifsq_set_cpuid(tdata->ifsq, idx);
4093                 }
4094
4095                 off = sc->rx_npoll_off;
4096                 for (i = 0; i < sc->rx_ring_cnt; ++i) {
4097                         struct emx_rxdata *rdata = &sc->rx_data[i];
4098                         int idx = i + off;
4099
4100                         KKASSERT(idx < ncpus2);
4101                         info->ifpi_rx[idx].poll_func = emx_npoll_rx;
4102                         info->ifpi_rx[idx].arg = rdata;
4103                         info->ifpi_rx[idx].serializer = &rdata->rx_serialize;
4104                 }
4105
4106                 if (ifp->if_flags & IFF_RUNNING) {
4107                         if (txr_cnt == sc->tx_ring_inuse)
4108                                 emx_disable_intr(sc);
4109                         else
4110                                 emx_init(sc);
4111                 }
4112         } else {
4113                 for (i = 0; i < sc->tx_ring_cnt; ++i) {
4114                         struct emx_txdata *tdata = &sc->tx_data[i];
4115
4116                         ifsq_set_cpuid(tdata->ifsq,
4117                             rman_get_cpuid(sc->intr_res));
4118                 }
4119
4120                 if (ifp->if_flags & IFF_RUNNING) {
4121                         txr_cnt = emx_get_txring_inuse(sc, FALSE);
4122                         if (txr_cnt == sc->tx_ring_inuse)
4123                                 emx_enable_intr(sc);
4124                         else
4125                                 emx_init(sc);
4126                 }
4127         }
4128 }
4129
4130 #endif  /* IFPOLL_ENABLE */
4131
4132 static void
4133 emx_set_itr(struct emx_softc *sc, uint32_t itr)
4134 {
4135         E1000_WRITE_REG(&sc->hw, E1000_ITR, itr);
4136         if (sc->hw.mac.type == e1000_82574) {
4137                 int i;
4138
4139                 /*
4140                  * When using MSIX interrupts we need to
4141                  * throttle using the EITR register
4142                  */
4143                 for (i = 0; i < 4; ++i)
4144                         E1000_WRITE_REG(&sc->hw, E1000_EITR_82574(i), itr);
4145         }
4146 }
4147
4148 /*
4149  * Disable the L0s, 82574L Errata #20
4150  */
4151 static void
4152 emx_disable_aspm(struct emx_softc *sc)
4153 {
4154         uint16_t link_cap, link_ctrl, disable;
4155         uint8_t pcie_ptr, reg;
4156         device_t dev = sc->dev;
4157
4158         switch (sc->hw.mac.type) {
4159         case e1000_82571:
4160         case e1000_82572:
4161         case e1000_82573:
4162                 /*
4163                  * 82573 specification update
4164                  * errata #8 disable L0s
4165                  * errata #41 disable L1
4166                  *
4167                  * 82571/82572 specification update
4168                  # errata #13 disable L1
4169                  * errata #68 disable L0s
4170                  */
4171                 disable = PCIEM_LNKCTL_ASPM_L0S | PCIEM_LNKCTL_ASPM_L1;
4172                 break;
4173
4174         case e1000_82574:
4175                 /*
4176                  * 82574 specification update errata #20
4177                  *
4178                  * There is no need to disable L1
4179                  */
4180                 disable = PCIEM_LNKCTL_ASPM_L0S;
4181                 break;
4182
4183         default:
4184                 return;
4185         }
4186
4187         pcie_ptr = pci_get_pciecap_ptr(dev);
4188         if (pcie_ptr == 0)
4189                 return;
4190
4191         link_cap = pci_read_config(dev, pcie_ptr + PCIER_LINKCAP, 2);
4192         if ((link_cap & PCIEM_LNKCAP_ASPM_MASK) == 0)
4193                 return;
4194
4195         if (bootverbose)
4196                 if_printf(&sc->arpcom.ac_if, "disable ASPM %#02x\n", disable);
4197
4198         reg = pcie_ptr + PCIER_LINKCTRL;
4199         link_ctrl = pci_read_config(dev, reg, 2);
4200         link_ctrl &= ~disable;
4201         pci_write_config(dev, reg, link_ctrl, 2);
4202 }
4203
4204 static int
4205 emx_tso_pullup(struct emx_txdata *tdata, struct mbuf **mp)
4206 {
4207         int iphlen, hoff, thoff, ex = 0;
4208         struct mbuf *m;
4209         struct ip *ip;
4210
4211         m = *mp;
4212         KASSERT(M_WRITABLE(m), ("TSO mbuf not writable"));
4213
4214         iphlen = m->m_pkthdr.csum_iphlen;
4215         thoff = m->m_pkthdr.csum_thlen;
4216         hoff = m->m_pkthdr.csum_lhlen;
4217
4218         KASSERT(iphlen > 0, ("invalid ip hlen"));
4219         KASSERT(thoff > 0, ("invalid tcp hlen"));
4220         KASSERT(hoff > 0, ("invalid ether hlen"));
4221
4222         if (tdata->tx_flags & EMX_TXFLAG_TSO_PULLEX)
4223                 ex = 4;
4224
4225         if (m->m_len < hoff + iphlen + thoff + ex) {
4226                 m = m_pullup(m, hoff + iphlen + thoff + ex);
4227                 if (m == NULL) {
4228                         *mp = NULL;
4229                         return ENOBUFS;
4230                 }
4231                 *mp = m;
4232         }
4233         ip = mtodoff(m, struct ip *, hoff);
4234         ip->ip_len = 0;
4235
4236         return 0;
4237 }
4238
4239 static int
4240 emx_tso_setup(struct emx_txdata *tdata, struct mbuf *mp,
4241     uint32_t *txd_upper, uint32_t *txd_lower)
4242 {
4243         struct e1000_context_desc *TXD;
4244         int hoff, iphlen, thoff, hlen;
4245         int mss, pktlen, curr_txd;
4246
4247 #ifdef EMX_TSO_DEBUG
4248         tdata->tso_segments++;
4249 #endif
4250
4251         iphlen = mp->m_pkthdr.csum_iphlen;
4252         thoff = mp->m_pkthdr.csum_thlen;
4253         hoff = mp->m_pkthdr.csum_lhlen;
4254         mss = mp->m_pkthdr.tso_segsz;
4255         pktlen = mp->m_pkthdr.len;
4256
4257         if ((tdata->tx_flags & EMX_TXFLAG_FORCECTX) == 0 &&
4258             tdata->csum_flags == CSUM_TSO &&
4259             tdata->csum_iphlen == iphlen &&
4260             tdata->csum_lhlen == hoff &&
4261             tdata->csum_thlen == thoff &&
4262             tdata->csum_mss == mss &&
4263             tdata->csum_pktlen == pktlen) {
4264                 *txd_upper = tdata->csum_txd_upper;
4265                 *txd_lower = tdata->csum_txd_lower;
4266 #ifdef EMX_TSO_DEBUG
4267                 tdata->tso_ctx_reused++;
4268 #endif
4269                 return 0;
4270         }
4271         hlen = hoff + iphlen + thoff;
4272
4273         /*
4274          * Setup a new TSO context.
4275          */
4276
4277         curr_txd = tdata->next_avail_tx_desc;
4278         TXD = (struct e1000_context_desc *)&tdata->tx_desc_base[curr_txd];
4279
4280         *txd_lower = E1000_TXD_CMD_DEXT |       /* Extended descr type */
4281                      E1000_TXD_DTYP_D |         /* Data descr type */
4282                      E1000_TXD_CMD_TSE;         /* Do TSE on this packet */
4283
4284         /* IP and/or TCP header checksum calculation and insertion. */
4285         *txd_upper = (E1000_TXD_POPTS_IXSM | E1000_TXD_POPTS_TXSM) << 8;
4286
4287         /*
4288          * Start offset for header checksum calculation.
4289          * End offset for header checksum calculation.
4290          * Offset of place put the checksum.
4291          */
4292         TXD->lower_setup.ip_fields.ipcss = hoff;
4293         TXD->lower_setup.ip_fields.ipcse = htole16(hoff + iphlen - 1);
4294         TXD->lower_setup.ip_fields.ipcso = hoff + offsetof(struct ip, ip_sum);
4295
4296         /*
4297          * Start offset for payload checksum calculation.
4298          * End offset for payload checksum calculation.
4299          * Offset of place to put the checksum.
4300          */
4301         TXD->upper_setup.tcp_fields.tucss = hoff + iphlen;
4302         TXD->upper_setup.tcp_fields.tucse = 0;
4303         TXD->upper_setup.tcp_fields.tucso =
4304             hoff + iphlen + offsetof(struct tcphdr, th_sum);
4305
4306         /*
4307          * Payload size per packet w/o any headers.
4308          * Length of all headers up to payload.
4309          */
4310         TXD->tcp_seg_setup.fields.mss = htole16(mss);
4311         TXD->tcp_seg_setup.fields.hdr_len = hlen;
4312         TXD->cmd_and_length = htole32(E1000_TXD_CMD_IFCS |
4313                                 E1000_TXD_CMD_DEXT |    /* Extended descr */
4314                                 E1000_TXD_CMD_TSE |     /* TSE context */
4315                                 E1000_TXD_CMD_IP |      /* Do IP csum */
4316                                 E1000_TXD_CMD_TCP |     /* Do TCP checksum */
4317                                 (pktlen - hlen));       /* Total len */
4318
4319         /* Save the information for this TSO context */
4320         tdata->csum_flags = CSUM_TSO;
4321         tdata->csum_lhlen = hoff;
4322         tdata->csum_iphlen = iphlen;
4323         tdata->csum_thlen = thoff;
4324         tdata->csum_mss = mss;
4325         tdata->csum_pktlen = pktlen;
4326         tdata->csum_txd_upper = *txd_upper;
4327         tdata->csum_txd_lower = *txd_lower;
4328
4329         if (++curr_txd == tdata->num_tx_desc)
4330                 curr_txd = 0;
4331
4332         KKASSERT(tdata->num_tx_desc_avail > 0);
4333         tdata->num_tx_desc_avail--;
4334
4335         tdata->next_avail_tx_desc = curr_txd;
4336         return 1;
4337 }
4338
4339 static int
4340 emx_get_txring_inuse(const struct emx_softc *sc, boolean_t polling)
4341 {
4342         if (polling)
4343                 return sc->tx_ring_cnt;
4344         else
4345                 return 1;
4346 }
4347
4348 static int
4349 emx_sysctl_flowctrl(SYSCTL_HANDLER_ARGS)
4350 {
4351         struct emx_softc *sc = arg1;
4352
4353         return e1000_sysctl_flowctrl(&sc->arpcom.ac_if, &sc->flow_ctrl, &sc->hw,
4354             oidp, req);
4355 }