sys/platform/vkernel64/platform/machintr.c

   1 /*
   2  * Copyright (c) 2006 The DragonFly Project.  All rights reserved.
   3  *
   4  * This code is derived from software contributed to The DragonFly Project
   5  * by Matthew Dillon <dillon@backplane.com>
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions
   9  * are met:
  10  *
  11  * 1. Redistributions of source code must retain the above copyright
  12  *    notice, this list of conditions and the following disclaimer.
  13  * 2. Redistributions in binary form must reproduce the above copyright
  14  *    notice, this list of conditions and the following disclaimer in
  15  *    the documentation and/or other materials provided with the
  16  *    distribution.
  17  * 3. Neither the name of The DragonFly Project nor the names of its
  18  *    contributors may be used to endorse or promote products derived
  19  *    from this software without specific, prior written permission.
  20  *
  21  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS
  24  * FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE
  25  * COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,
  26  * INCIDENTAL, SPECIAL, EXEMPLARY OR CONSEQUENTIAL DAMAGES (INCLUDING,
  27  * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  28  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED
  29  * AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
  30  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT
  31  * OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  32  * SUCH DAMAGE.
  33  *
  34  * $DragonFly: src/sys/platform/vkernel/platform/machintr.c,v 1.17 2008/04/30 16:59:45 dillon Exp $
  35  */
  36
  37 #include <sys/types.h>
  38 #include <sys/systm.h>
  39 #include <sys/kernel.h>
  40 #include <sys/machintr.h>
  41 #include <sys/errno.h>
  42 #include <sys/mman.h>
  43 #include <sys/globaldata.h>
  44 #include <sys/interrupt.h>
  45 #include <stdio.h>
  46 #include <signal.h>
  47 #include <machine/globaldata.h>
  48 #include <machine/md_var.h>
  49 #include <sys/thread2.h>
  50
  51 /*
  52  * Interrupt Subsystem ABI
  53  */
  54
  55 static void dummy_intrdis(int);
  56 static void dummy_intren(int);
  57 static void dummy_intr_setup(int, int);
  58 static void dummy_intr_teardown(int);
  59 static void dummy_finalize(void);
  60 static void dummy_intrcleanup(void);
  61 static void dummy_stabilize(void);
  62
  63 struct machintr_abi MachIntrABI = {
  64         MACHINTR_GENERIC,
  65         .intrdis =      dummy_intrdis,
  66         .intren =       dummy_intren,
  67         .intr_setup =   dummy_intr_setup,
  68         .intr_teardown = dummy_intr_teardown,
  69         .finalize =     dummy_finalize,
  70         .cleanup =      dummy_intrcleanup,
  71         .stabilize =    dummy_stabilize
  72 };
  73
  74 static void
  75 dummy_intrdis(int intr)
  76 {
  77 }
  78
  79 static void
  80 dummy_intren(int intr)
  81 {
  82 }
  83
  84 static void
  85 dummy_intr_setup(int intr, int flags)
  86 {
  87 }
  88
  89 static void
  90 dummy_intr_teardown(int intr)
  91 {
  92 }
  93
  94 static void
  95 dummy_finalize(void)
  96 {
  97 }
  98
  99 static void
 100 dummy_intrcleanup(void)
 101 {
 102 }
 103
 104 static void
 105 dummy_stabilize(void)
 106 {
 107 }
 108
 109 /*
 110  * Process pending interrupts
 111  */
 112 void
 113 splz(void)
 114 {
 115         struct mdglobaldata *gd = mdcpu;
 116         thread_t td = gd->mi.gd_curthread;
 117         int irq;
 118
 119         while (gd->mi.gd_reqflags & (RQF_IPIQ|RQF_INTPEND)) {
 120                 crit_enter_quick(td);
 121 #ifdef SMP
 122                 if (gd->mi.gd_reqflags & RQF_IPIQ) {
 123                         atomic_clear_int(&gd->mi.gd_reqflags, RQF_IPIQ);
 124                         lwkt_process_ipiq();
 125                 }
 126 #endif
 127                 if (gd->mi.gd_reqflags & RQF_INTPEND) {
 128                         atomic_clear_int(&gd->mi.gd_reqflags, RQF_INTPEND);
 129                         while ((irq = ffs(gd->gd_spending)) != 0) {
 130                                 --irq;
 131                                 atomic_clear_int(&gd->gd_spending, 1 << irq);
 132                                 irq += FIRST_SOFTINT;
 133                                 sched_ithd(irq);
 134                         }
 135                         while ((irq = ffs(gd->gd_fpending)) != 0) {
 136                                 --irq;
 137                                 atomic_clear_int(&gd->gd_fpending, 1 << irq);
 138                                 sched_ithd(irq);
 139                         }
 140                 }
 141                 crit_exit_noyield(td);
 142         }
 143 }
 144
 145 /*
 146  * Allows an unprotected signal handler or mailbox to signal an interrupt
 147  *
 148  * For sched_ithd() to properly preempt via lwkt_schedule() we cannot
 149  * enter a critical section here.  We use td_nest_count instead.
 150  */
 151 void
 152 signalintr(int intr)
 153 {
 154         struct mdglobaldata *gd = mdcpu;
 155         thread_t td = gd->mi.gd_curthread;
 156
 157         if (td->td_critcount || td->td_nest_count) {
 158                 atomic_set_int_nonlocked(&gd->gd_fpending, 1 << intr);
 159                 atomic_set_int(&gd->mi.gd_reqflags, RQF_INTPEND);
 160         } else {
 161                 ++td->td_nest_count;
 162                 atomic_clear_int(&gd->gd_fpending, 1 << intr);
 163                 sched_ithd(intr);
 164                 --td->td_nest_count;
 165         }
 166 }
 167
 168 /*
 169  * Must block any signal normally handled as maskable interrupt.
 170  */
 171 void
 172 cpu_disable_intr(void)
 173 {
 174         sigblock(sigmask(SIGALRM)|sigmask(SIGIO)|sigmask(SIGUSR1));
 175 }
 176
 177 void
 178 cpu_enable_intr(void)
 179 {
 180         sigsetmask(0);
 181 }
 182
 183 void
 184 cpu_mask_all_signals(void)
 185 {
 186         sigblock(sigmask(SIGALRM)|sigmask(SIGIO)|sigmask(SIGQUIT)|
 187                  sigmask(SIGUSR1)|sigmask(SIGTERM)|sigmask(SIGWINCH)|
 188                  sigmask(SIGUSR2));
 189 }
 190
 191 void
 192 cpu_unmask_all_signals(void)
 193 {
 194         sigsetmask(0);
 195 }
 196
 197 void
 198 cpu_invlpg(void *addr)
 199 {
 200         madvise(addr, PAGE_SIZE, MADV_INVAL);
 201 }
 202
 203 void
 204 cpu_invltlb(void)
 205 {
 206         madvise((void *)KvaStart, KvaEnd - KvaStart, MADV_INVAL);
 207 }