sys/platform/pc32/i386/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
  27  */
  28
  29 #include "opt_cpu.h"
  30
  31 #include <sys/param.h>
  32 #include <sys/systm.h>
  33 #include <sys/kernel.h>
  34 #include <sys/sysctl.h>
  35 #include <sys/malloc.h>
  36 #include <sys/memrange.h>
  37 #include <sys/cons.h>   /* cngetc() */
  38 #include <sys/machintr.h>
  39
  40 #include <vm/vm.h>
  41 #include <vm/vm_param.h>
  42 #include <vm/pmap.h>
  43 #include <vm/vm_kern.h>
  44 #include <vm/vm_extern.h>
  45 #include <sys/lock.h>
  46 #include <vm/vm_map.h>
  47 #include <sys/user.h>
  48 #ifdef GPROF
  49 #include <sys/gmon.h>
  50 #endif
  51
  52 #include <sys/mplock2.h>
  53
  54 #include <machine/smp.h>
  55 #include <machine_base/apic/apicreg.h>
  56 #include <machine/atomic.h>
  57 #include <machine/cpufunc.h>
  58 #include <machine/cputypes.h>
  59 #include <machine_base/icu/icu_var.h>
  60 #include <machine_base/apic/ioapic_abi.h>
  61 #include <machine_base/apic/lapic.h>
  62 #include <machine_base/apic/ioapic.h>
  63 #include <machine/psl.h>
  64 #include <machine/segments.h>
  65 #include <machine/tss.h>
  66 #include <machine/specialreg.h>
  67 #include <machine/globaldata.h>
  68 #include <machine/pmap_inval.h>
  69
  70 #include <machine/md_var.h>             /* setidt() */
  71 #include <machine_base/icu/icu.h>       /* IPIs */
  72 #include <machine/intr_machdep.h>       /* IPIs */
  73
  74 #define WARMBOOT_TARGET         0
  75 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  76 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  77
  78 #define CMOS_REG                (0x70)
  79 #define CMOS_DATA               (0x71)
  80 #define BIOS_RESET              (0x0f)
  81 #define BIOS_WARM               (0x0a)
  82
  83 /*
  84  * this code MUST be enabled here and in mpboot.s.
  85  * it follows the very early stages of AP boot by placing values in CMOS ram.
  86  * it NORMALLY will never be needed and thus the primitive method for enabling.
  87  *
  88  */
  89 #if defined(CHECK_POINTS)
  90 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
  91 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
  92
  93 #define CHECK_INIT(D);                          \
  94         CHECK_WRITE(0x34, (D));                 \
  95         CHECK_WRITE(0x35, (D));                 \
  96         CHECK_WRITE(0x36, (D));                 \
  97         CHECK_WRITE(0x37, (D));                 \
  98         CHECK_WRITE(0x38, (D));                 \
  99         CHECK_WRITE(0x39, (D));
 100
 101 #define CHECK_PRINT(S);                         \
 102         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 103            (S),                                 \
 104            CHECK_READ(0x34),                    \
 105            CHECK_READ(0x35),                    \
 106            CHECK_READ(0x36),                    \
 107            CHECK_READ(0x37),                    \
 108            CHECK_READ(0x38),                    \
 109            CHECK_READ(0x39));
 110
 111 #else                           /* CHECK_POINTS */
 112
 113 #define CHECK_INIT(D)
 114 #define CHECK_PRINT(S)
 115
 116 #endif                          /* CHECK_POINTS */
 117
 118 /*
 119  * Values to send to the POST hardware.
 120  */
 121 #define MP_BOOTADDRESS_POST     0x10
 122 #define MP_PROBE_POST           0x11
 123 #define MPTABLE_PASS1_POST      0x12
 124
 125 #define MP_START_POST           0x13
 126 #define MP_ENABLE_POST          0x14
 127 #define MPTABLE_PASS2_POST      0x15
 128
 129 #define START_ALL_APS_POST      0x16
 130 #define INSTALL_AP_TRAMP_POST   0x17
 131 #define START_AP_POST           0x18
 132
 133 #define MP_ANNOUNCE_POST        0x19
 134
 135 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 136 int     current_postcode;
 137
 138 /** XXX FIXME: what system files declare these??? */
 139 extern struct region_descriptor r_gdt, r_idt;
 140
 141 int     mp_naps;                /* # of Applications processors */
 142 extern  int nkpt;
 143
 144 int64_t tsc0_offset;
 145 extern int64_t tsc_offsets[];
 146
 147 #ifdef SMP /* APIC-IO */
 148 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
 149 #endif
 150
 151 /* AP uses this during bootstrap.  Do not staticize.  */
 152 char *bootSTK;
 153 static int bootAP;
 154
 155 /* Hotwire a 0->4MB V==P mapping */
 156 extern pt_entry_t *KPTphys;
 157
 158 /*
 159  * SMP page table page.  Setup by locore to point to a page table
 160  * page from which we allocate per-cpu privatespace areas io_apics,
 161  * and so forth.
 162  */
 163 extern pt_entry_t *SMPpt;
 164
 165 struct pcb stoppcbs[MAXCPU];
 166
 167 /*
 168  * Local data and functions.
 169  */
 170
 171 static u_int    boot_address;
 172 static int      mp_finish;
 173 static int      mp_finish_lapic;
 174
 175 static void     mp_enable(u_int boot_addr);
 176
 177 static int      start_all_aps(u_int boot_addr);
 178 static void     install_ap_tramp(u_int boot_addr);
 179 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
 180 static int      smitest(void);
 181 static void     cpu_simple_setup(void);
 182
 183 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 184 static cpumask_t smp_lapic_mask = 1;    /* which cpus have lapic been inited */
 185 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 186 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 187
 188 u_int                   base_memory;
 189 int                     imcr_present;
 190
 191 /*
 192  * Calculate usable address in base memory for AP trampoline code.
 193  */
 194 u_int
 195 mp_bootaddress(u_int basemem)
 196 {
 197         POSTCODE(MP_BOOTADDRESS_POST);
 198
 199         base_memory = basemem;
 200
 201         boot_address = base_memory & ~0xfff;    /* round down to 4k boundary */
 202         if ((base_memory - boot_address) < bootMP_size)
 203                 boot_address -= 4096;   /* not enough, lower by 4k */
 204
 205         return boot_address;
 206 }
 207
 208 /*
 209  * Startup the SMP processors.
 210  */
 211 void
 212 mp_start(void)
 213 {
 214         POSTCODE(MP_START_POST);
 215         mp_enable(boot_address);
 216 }
 217
 218
 219 /*
 220  * Print various information about the SMP system hardware and setup.
 221  */
 222 void
 223 mp_announce(void)
 224 {
 225         int     x;
 226
 227         POSTCODE(MP_ANNOUNCE_POST);
 228
 229         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 230         kprintf(" cpu0 (BSP): apic id: %2d\n", CPUID_TO_APICID(0));
 231         for (x = 1; x <= mp_naps; ++x)
 232                 kprintf(" cpu%d (AP):  apic id: %2d\n", x, CPUID_TO_APICID(x));
 233
 234         if (!ioapic_enable)
 235                 kprintf(" Warning: APIC I/O disabled\n");
 236 }
 237
 238 /*
 239  * AP cpu's call this to sync up protected mode.
 240  *
 241  * WARNING!  We must ensure that the cpu is sufficiently initialized to
 242  * be able to use to the FP for our optimized bzero/bcopy code before
 243  * we enter more mainstream C code.
 244  *
 245  * WARNING! %fs is not set up on entry.  This routine sets up %fs.
 246  */
 247 void
 248 init_secondary(void)
 249 {
 250         int     gsel_tss;
 251         int     x, myid = bootAP;
 252         u_int   cr0;
 253         struct mdglobaldata *md;
 254         struct privatespace *ps;
 255
 256         ps = &CPU_prvspace[myid];
 257
 258         gdt_segs[GPRIV_SEL].ssd_base = (int)ps;
 259         gdt_segs[GPROC0_SEL].ssd_base =
 260                 (int) &ps->mdglobaldata.gd_common_tss;
 261         ps->mdglobaldata.mi.gd_prvspace = ps;
 262
 263         for (x = 0; x < NGDT; x++) {
 264                 ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x].sd);
 265         }
 266
 267         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 268         r_gdt.rd_base = (int) &gdt[myid * NGDT];
 269         lgdt(&r_gdt);                   /* does magic intra-segment return */
 270
 271         lidt(&r_idt);
 272
 273         lldt(_default_ldt);
 274         mdcpu->gd_currentldt = _default_ldt;
 275
 276         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 277         gdt[myid * NGDT + GPROC0_SEL].sd.sd_type = SDT_SYS386TSS;
 278
 279         md = mdcpu;     /* loaded through %fs:0 (mdglobaldata.mi.gd_prvspace)*/
 280
 281         md->gd_common_tss.tss_esp0 = 0; /* not used until after switch */
 282         md->gd_common_tss.tss_ss0 = GSEL(GDATA_SEL, SEL_KPL);
 283         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 284         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL].sd;
 285         md->gd_common_tssd = *md->gd_tss_gdt;
 286         ltr(gsel_tss);
 287
 288         /*
 289          * Set to a known state:
 290          * Set by mpboot.s: CR0_PG, CR0_PE
 291          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 292          */
 293         cr0 = rcr0();
 294         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 295         load_cr0(cr0);
 296         pmap_set_opt();         /* PSE/4MB pages, etc */
 297
 298         /* set up CPU registers and state */
 299         cpu_setregs();
 300
 301         /* set up FPU state on the AP */
 302         npxinit(__INITIAL_NPXCW__);
 303
 304         /* set up SSE registers */
 305         enable_sse();
 306 }
 307
 308 /*******************************************************************
 309  * local functions and data
 310  */
 311
 312 /*
 313  * start the SMP system
 314  */
 315 static void
 316 mp_enable(u_int boot_addr)
 317 {
 318         int error;
 319
 320         POSTCODE(MP_ENABLE_POST);
 321
 322         error = lapic_config();
 323         if (error) {
 324                 if (ioapic_enable) {
 325                         ioapic_enable = 0;
 326                         icu_reinit_noioapic();
 327                 }
 328                 cpu_simple_setup();
 329                 return;
 330         }
 331
 332         /* Initialize BSP's local APIC */
 333         lapic_init(TRUE);
 334
 335         /* start each Application Processor */
 336         start_all_aps(boot_addr);
 337
 338         if (ioapic_enable) {
 339                 error = ioapic_config();
 340                 if (error) {
 341                         ioapic_enable = 0;
 342                         icu_reinit_noioapic();
 343                         lapic_fixup_noioapic();
 344                 }
 345         }
 346 }
 347
 348 /*
 349  * start each AP in our list
 350  */
 351 static int
 352 start_all_aps(u_int boot_addr)
 353 {
 354         int     x, i, pg;
 355         int     shift;
 356         int     smicount;
 357         int     smibest;
 358         int     smilast;
 359         u_char  mpbiosreason;
 360         u_long  mpbioswarmvec;
 361         struct mdglobaldata *gd;
 362         struct privatespace *ps;
 363         char *stack;
 364         uintptr_t kptbase;
 365
 366         POSTCODE(START_ALL_APS_POST);
 367
 368         /* install the AP 1st level boot code */
 369         install_ap_tramp(boot_addr);
 370
 371
 372         /* save the current value of the warm-start vector */
 373         mpbioswarmvec = *((u_long *) WARMBOOT_OFF);
 374         outb(CMOS_REG, BIOS_RESET);
 375         mpbiosreason = inb(CMOS_DATA);
 376
 377         /* setup a vector to our boot code */
 378         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
 379         *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
 380         outb(CMOS_REG, BIOS_RESET);
 381         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
 382
 383         /*
 384          * If we have a TSC we can figure out the SMI interrupt rate.
 385          * The SMI does not necessarily use a constant rate.  Spend
 386          * up to 250ms trying to figure it out.
 387          */
 388         smibest = 0;
 389         if (cpu_feature & CPUID_TSC) {
 390                 set_apic_timer(275000);
 391                 smilast = read_apic_timer();
 392                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
 393                         smicount = smitest();
 394                         if (smibest == 0 || smilast - smicount < smibest)
 395                                 smibest = smilast - smicount;
 396                         smilast = smicount;
 397                 }
 398                 if (smibest > 250000)
 399                         smibest = 0;
 400                 if (smibest) {
 401                         smibest = smibest * (int64_t)1000000 /
 402                                   get_apic_timer_frequency();
 403                 }
 404         }
 405         if (smibest)
 406                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
 407                         1000000 / smibest, smibest);
 408
 409
 410         /* set up temporary P==V mapping for AP boot */
 411         /* XXX this is a hack, we should boot the AP on its own stack/PTD */
 412         kptbase = (uintptr_t)(void *)KPTphys;
 413         for (x = 0; x < NKPT; x++) {
 414                 PTD[x] = (pd_entry_t)(PG_V | PG_RW |
 415                     ((kptbase + x * PAGE_SIZE) & PG_FRAME));
 416         }
 417         cpu_invltlb();
 418
 419         /* start each AP */
 420         for (x = 1; x <= mp_naps; ++x) {
 421
 422                 /* This is a bit verbose, it will go away soon.  */
 423
 424                 /* first page of AP's private space */
 425                 pg = x * i386_btop(sizeof(struct privatespace));
 426
 427                 /* allocate new private data page(s) */
 428                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
 429                                 MDGLOBALDATA_BASEALLOC_SIZE);
 430                 /* wire it into the private page table page */
 431                 for (i = 0; i < MDGLOBALDATA_BASEALLOC_SIZE; i += PAGE_SIZE) {
 432                         SMPpt[pg + i / PAGE_SIZE] = (pt_entry_t)
 433                             (PG_V | PG_RW | vtophys_pte((char *)gd + i));
 434                 }
 435                 pg += MDGLOBALDATA_BASEALLOC_PAGES;
 436
 437                 SMPpt[pg + 0] = 0;              /* *gd_CMAP1 */
 438                 SMPpt[pg + 1] = 0;              /* *gd_CMAP2 */
 439                 SMPpt[pg + 2] = 0;              /* *gd_CMAP3 */
 440                 SMPpt[pg + 3] = 0;              /* *gd_PMAP1 */
 441
 442                 /* allocate and set up an idle stack data page */
 443                 stack = (char *)kmem_alloc(&kernel_map, UPAGES*PAGE_SIZE);
 444                 for (i = 0; i < UPAGES; i++) {
 445                         SMPpt[pg + 4 + i] = (pt_entry_t)
 446                             (PG_V | PG_RW | vtophys_pte(PAGE_SIZE * i + stack));
 447                 }
 448
 449                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
 450                 bzero(gd, sizeof(*gd));
 451                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
 452
 453                 /* prime data page for it to use */
 454                 mi_gdinit(&gd->mi, x);
 455                 cpu_gdinit(gd, x);
 456                 gd->gd_CMAP1 = &SMPpt[pg + 0];
 457                 gd->gd_CMAP2 = &SMPpt[pg + 1];
 458                 gd->gd_CMAP3 = &SMPpt[pg + 2];
 459                 gd->gd_PMAP1 = &SMPpt[pg + 3];
 460                 gd->gd_CADDR1 = ps->CPAGE1;
 461                 gd->gd_CADDR2 = ps->CPAGE2;
 462                 gd->gd_CADDR3 = ps->CPAGE3;
 463                 gd->gd_PADDR1 = (unsigned *)ps->PPAGE1;
 464
 465                 /*
 466                  * Per-cpu pmap for get_ptbase().
 467                  */
 468                 gd->gd_GDADDR1= (unsigned *)
 469                         kmem_alloc_nofault(&kernel_map, SEG_SIZE, SEG_SIZE);
 470                 gd->gd_GDMAP1 = &PTD[(vm_offset_t)gd->gd_GDADDR1 >> PDRSHIFT];
 471
 472                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
 473                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
 474
 475                 /*
 476                  * Setup the AP boot stack
 477                  */
 478                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
 479                 bootAP = x;
 480
 481                 /* attempt to start the Application Processor */
 482                 CHECK_INIT(99); /* setup checkpoints */
 483                 if (!start_ap(gd, boot_addr, smibest)) {
 484                         kprintf("AP #%d (PHY# %d) failed!\n", x,
 485                             CPUID_TO_APICID(x));
 486                         CHECK_PRINT("trace");   /* show checkpoints */
 487                         /* better panic as the AP may be running loose */
 488                         kprintf("panic y/n? [y] ");
 489                         if (cngetc() != 'n')
 490                                 panic("bye-bye");
 491                 }
 492                 CHECK_PRINT("trace");           /* show checkpoints */
 493         }
 494
 495         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
 496         ncpus = x;
 497
 498         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
 499         for (shift = 0; (1 << shift) <= ncpus; ++shift)
 500                 ;
 501         --shift;
 502         ncpus2_shift = shift;
 503         ncpus2 = 1 << shift;
 504         ncpus2_mask = ncpus2 - 1;
 505
 506         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
 507         if ((1 << shift) < ncpus)
 508                 ++shift;
 509         ncpus_fit = 1 << shift;
 510         ncpus_fit_mask = ncpus_fit - 1;
 511
 512         /* build our map of 'other' CPUs */
 513         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
 514         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
 515         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
 516
 517         /* restore the warmstart vector */
 518         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
 519         outb(CMOS_REG, BIOS_RESET);
 520         outb(CMOS_DATA, mpbiosreason);
 521
 522         /*
 523          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
 524          * up, clean out the P==V mapping we did earlier.
 525          */
 526         for (x = 0; x < NKPT; x++)
 527                 PTD[x] = 0;
 528         pmap_set_opt();
 529
 530         /*
 531          * Wait all APs to finish initializing LAPIC
 532          */
 533         mp_finish_lapic = 1;
 534         if (bootverbose)
 535                 kprintf("SMP: Waiting APs LAPIC initialization\n");
 536         if (cpu_feature & CPUID_TSC)
 537                 tsc0_offset = rdtsc();
 538         tsc_offsets[0] = 0;
 539         rel_mplock();
 540         while (smp_lapic_mask != smp_startup_mask) {
 541                 cpu_lfence();
 542                 if (cpu_feature & CPUID_TSC)
 543                         tsc0_offset = rdtsc();
 544         }
 545         while (try_mplock() == 0)
 546                 ;
 547
 548         /* number of APs actually started */
 549         return ncpus - 1;
 550 }
 551
 552 /*
 553  * load the 1st level AP boot code into base memory.
 554  */
 555
 556 /* targets for relocation */
 557 extern void bigJump(void);
 558 extern void bootCodeSeg(void);
 559 extern void bootDataSeg(void);
 560 extern void MPentry(void);
 561 extern u_int MP_GDT;
 562 extern u_int mp_gdtbase;
 563
 564 static void
 565 install_ap_tramp(u_int boot_addr)
 566 {
 567         int     x;
 568         int     size = *(int *) ((u_long) & bootMP_size);
 569         u_char *src = (u_char *) ((u_long) bootMP);
 570         u_char *dst = (u_char *) boot_addr + KERNBASE;
 571         u_int   boot_base = (u_int) bootMP;
 572         u_int8_t *dst8;
 573         u_int16_t *dst16;
 574         u_int32_t *dst32;
 575
 576         POSTCODE(INSTALL_AP_TRAMP_POST);
 577
 578         for (x = 0; x < size; ++x)
 579                 *dst++ = *src++;
 580
 581         /*
 582          * modify addresses in code we just moved to basemem. unfortunately we
 583          * need fairly detailed info about mpboot.s for this to work.  changes
 584          * to mpboot.s might require changes here.
 585          */
 586
 587         /* boot code is located in KERNEL space */
 588         dst = (u_char *) boot_addr + KERNBASE;
 589
 590         /* modify the lgdt arg */
 591         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
 592         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
 593
 594         /* modify the ljmp target for MPentry() */
 595         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
 596         *dst32 = ((u_int) MPentry - KERNBASE);
 597
 598         /* modify the target for boot code segment */
 599         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
 600         dst8 = (u_int8_t *) (dst16 + 1);
 601         *dst16 = (u_int) boot_addr & 0xffff;
 602         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
 603
 604         /* modify the target for boot data segment */
 605         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
 606         dst8 = (u_int8_t *) (dst16 + 1);
 607         *dst16 = (u_int) boot_addr & 0xffff;
 608         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
 609 }
 610
 611
 612 /*
 613  * This function starts the AP (application processor) identified
 614  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
 615  * to accomplish this.  This is necessary because of the nuances
 616  * of the different hardware we might encounter.  It ain't pretty,
 617  * but it seems to work.
 618  *
 619  * NOTE: eventually an AP gets to ap_init(), which is called just
 620  * before the AP goes into the LWKT scheduler's idle loop.
 621  */
 622 static int
 623 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
 624 {
 625         int     physical_cpu;
 626         int     vector;
 627         u_long  icr_lo, icr_hi;
 628
 629         POSTCODE(START_AP_POST);
 630
 631         /* get the PHYSICAL APIC ID# */
 632         physical_cpu = CPUID_TO_APICID(gd->mi.gd_cpuid);
 633
 634         /* calculate the vector */
 635         vector = (boot_addr >> 12) & 0xff;
 636
 637         /* We don't want anything interfering */
 638         cpu_disable_intr();
 639
 640         /* Make sure the target cpu sees everything */
 641         wbinvd();
 642
 643         /*
 644          * Try to detect when a SMI has occurred, wait up to 200ms.
 645          *
 646          * If a SMI occurs during an AP reset but before we issue
 647          * the STARTUP command, the AP may brick.  To work around
 648          * this problem we hold off doing the AP startup until
 649          * after we have detected the SMI.  Hopefully another SMI
 650          * will not occur before we finish the AP startup.
 651          *
 652          * Retries don't seem to help.  SMIs have a window of opportunity
 653          * and if USB->legacy keyboard emulation is enabled in the BIOS
 654          * the interrupt rate can be quite high.
 655          *
 656          * NOTE: Don't worry about the L1 cache load, it might bloat
 657          *       ldelta a little but ndelta will be so huge when the SMI
 658          *       occurs the detection logic will still work fine.
 659          */
 660         if (smibest) {
 661                 set_apic_timer(200000);
 662                 smitest();
 663         }
 664
 665         /*
 666          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
 667          * and running the target CPU. OR this INIT IPI might be latched (P5
 668          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
 669          * ignored.
 670          *
 671          * see apic/apicreg.h for icr bit definitions.
 672          *
 673          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
 674          */
 675
 676         /*
 677          * Setup the address for the target AP.  We can setup
 678          * icr_hi once and then just trigger operations with
 679          * icr_lo.
 680          */
 681         icr_hi = lapic->icr_hi & ~APIC_ID_MASK;
 682         icr_hi |= (physical_cpu << 24);
 683         icr_lo = lapic->icr_lo & 0xfff00000;
 684         lapic->icr_hi = icr_hi;
 685
 686         /*
 687          * Do an INIT IPI: assert RESET
 688          *
 689          * Use edge triggered mode to assert INIT
 690          */
 691         lapic->icr_lo = icr_lo | 0x0000c500;
 692         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 693                  /* spin */ ;
 694
 695         /*
 696          * The spec calls for a 10ms delay but we may have to use a
 697          * MUCH lower delay to avoid bricking an AP due to a fast SMI
 698          * interrupt.  We have other loops here too and dividing by 2
 699          * doesn't seem to be enough even after subtracting 350us,
 700          * so we divide by 4.
 701          *
 702          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
 703          * interrupt was detected we use the full 10ms.
 704          */
 705         if (smibest == 0)
 706                 u_sleep(10000);
 707         else if (smibest < 150 * 4 + 350)
 708                 u_sleep(150);
 709         else if ((smibest - 350) / 4 < 10000)
 710                 u_sleep((smibest - 350) / 4);
 711         else
 712                 u_sleep(10000);
 713
 714         /*
 715          * Do an INIT IPI: deassert RESET
 716          *
 717          * Use level triggered mode to deassert.  It is unclear
 718          * why we need to do this.
 719          */
 720         lapic->icr_lo = icr_lo | 0x00008500;
 721         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 722                  /* spin */ ;
 723         u_sleep(150);                           /* wait 150us */
 724
 725         /*
 726          * Next we do a STARTUP IPI: the previous INIT IPI might still be
 727          * latched, (P5 bug) this 1st STARTUP would then terminate
 728          * immediately, and the previously started INIT IPI would continue. OR
 729          * the previous INIT IPI has already run. and this STARTUP IPI will
 730          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
 731          * will run.
 732          */
 733         lapic->icr_lo = icr_lo | 0x00000600 | vector;
 734         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 735                  /* spin */ ;
 736         u_sleep(200);           /* wait ~200uS */
 737
 738         /*
 739          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
 740          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
 741          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
 742          * recognized after hardware RESET or INIT IPI.
 743          */
 744         lapic->icr_lo = icr_lo | 0x00000600 | vector;
 745         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 746                  /* spin */ ;
 747
 748         /* Resume normal operation */
 749         cpu_enable_intr();
 750
 751         /* wait for it to start, see ap_init() */
 752         set_apic_timer(5000000);/* == 5 seconds */
 753         while (read_apic_timer()) {
 754                 if (smp_startup_mask & CPUMASK(gd->mi.gd_cpuid))
 755                         return 1;       /* return SUCCESS */
 756         }
 757
 758         return 0;               /* return FAILURE */
 759 }
 760
 761 static
 762 int
 763 smitest(void)
 764 {
 765         int64_t ltsc;
 766         int64_t ntsc;
 767         int64_t ldelta;
 768         int64_t ndelta;
 769         int count;
 770
 771         ldelta = 0;
 772         ndelta = 0;
 773         while (read_apic_timer()) {
 774                 ltsc = rdtsc();
 775                 for (count = 0; count < 100; ++count)
 776                         ntsc = rdtsc(); /* force loop to occur */
 777                 if (ldelta) {
 778                         ndelta = ntsc - ltsc;
 779                         if (ldelta > ndelta)
 780                                 ldelta = ndelta;
 781                         if (ndelta > ldelta * 2)
 782                                 break;
 783                 } else {
 784                         ldelta = ntsc - ltsc;
 785                 }
 786         }
 787         return(read_apic_timer());
 788 }
 789
 790 /*
 791  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
 792  *
 793  * If for some reason we were unable to start all cpus we cannot safely
 794  * use broadcast IPIs.
 795  */
 796
 797 static cpumask_t smp_invltlb_req;
 798 #define SMP_INVLTLB_DEBUG
 799
 800 void
 801 smp_invltlb(void)
 802 {
 803 #ifdef SMP
 804         struct mdglobaldata *md = mdcpu;
 805 #ifdef SMP_INVLTLB_DEBUG
 806         long count = 0;
 807         long xcount = 0;
 808 #endif
 809
 810         crit_enter_gd(&md->mi);
 811         md->gd_invltlb_ret = 0;
 812         ++md->mi.gd_cnt.v_smpinvltlb;
 813         atomic_set_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
 814 #ifdef SMP_INVLTLB_DEBUG
 815 again:
 816 #endif
 817         if (smp_startup_mask == smp_active_mask) {
 818                 all_but_self_ipi(XINVLTLB_OFFSET);
 819         } else {
 820                 selected_apic_ipi(smp_active_mask & ~md->mi.gd_cpumask,
 821                                   XINVLTLB_OFFSET, APIC_DELMODE_FIXED);
 822         }
 823
 824 #ifdef SMP_INVLTLB_DEBUG
 825         if (xcount)
 826                 kprintf("smp_invltlb: ipi sent\n");
 827 #endif
 828         while ((md->gd_invltlb_ret & smp_active_mask & ~md->mi.gd_cpumask) !=
 829                (smp_active_mask & ~md->mi.gd_cpumask)) {
 830                 cpu_mfence();
 831                 cpu_pause();
 832 #ifdef SMP_INVLTLB_DEBUG
 833                 /* DEBUGGING */
 834                 if (++count == 400000000) {
 835                         print_backtrace(-1);
 836                         kprintf("smp_invltlb: endless loop %08lx %08lx, "
 837                                 "rflags %016lx retry",
 838                                 (long)md->gd_invltlb_ret,
 839                                 (long)smp_invltlb_req,
 840                                 (long)read_eflags());
 841                         __asm __volatile ("sti");
 842                         ++xcount;
 843                         if (xcount > 2)
 844                                 lwkt_process_ipiq();
 845                         if (xcount > 3) {
 846                                 int bcpu = BSFCPUMASK(~md->gd_invltlb_ret &
 847                                                       ~md->mi.gd_cpumask &
 848                                                       smp_active_mask);
 849                                 globaldata_t xgd;
 850                                 kprintf("bcpu %d\n", bcpu);
 851                                 xgd = globaldata_find(bcpu);
 852                                 kprintf("thread %p %s\n", xgd->gd_curthread, xgd->gd_curthread->td_comm);
 853                         }
 854                         if (xcount > 5)
 855                                 panic("giving up");
 856                         count = 0;
 857                         goto again;
 858                 }
 859 #endif
 860         }
 861         atomic_clear_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
 862         crit_exit_gd(&md->mi);
 863 #endif
 864 }
 865
 866 #ifdef SMP
 867
 868 /*
 869  * Called from Xinvltlb assembly with interrupts disabled.  We didn't
 870  * bother to bump the critical section count or nested interrupt count
 871  * so only do very low level operations here.
 872  */
 873 void
 874 smp_invltlb_intr(void)
 875 {
 876         struct mdglobaldata *md = mdcpu;
 877         struct mdglobaldata *omd;
 878         cpumask_t mask;
 879         int cpu;
 880
 881         mask = smp_invltlb_req;
 882         cpu_mfence();
 883         cpu_invltlb();
 884         while (mask) {
 885                 cpu = BSFCPUMASK(mask);
 886                 mask &= ~CPUMASK(cpu);
 887                 omd = (struct mdglobaldata *)globaldata_find(cpu);
 888                 atomic_set_cpumask(&omd->gd_invltlb_ret, md->mi.gd_cpumask);
 889         }
 890 }
 891
 892 #endif
 893
 894 /*
 895  * When called the executing CPU will send an IPI to all other CPUs
 896  *  requesting that they halt execution.
 897  *
 898  * Usually (but not necessarily) called with 'other_cpus' as its arg.
 899  *
 900  *  - Signals all CPUs in map to stop.
 901  *  - Waits for each to stop.
 902  *
 903  * Returns:
 904  *  -1: error
 905  *   0: NA
 906  *   1: ok
 907  *
 908  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
 909  *            from executing at same time.
 910  */
 911 int
 912 stop_cpus(cpumask_t map)
 913 {
 914         map &= smp_active_mask;
 915
 916         /* send the Xcpustop IPI to all CPUs in map */
 917         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
 918
 919         while ((stopped_cpus & map) != map)
 920                 /* spin */ ;
 921
 922         return 1;
 923 }
 924
 925
 926 /*
 927  * Called by a CPU to restart stopped CPUs.
 928  *
 929  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
 930  *
 931  *  - Signals all CPUs in map to restart.
 932  *  - Waits for each to restart.
 933  *
 934  * Returns:
 935  *  -1: error
 936  *   0: NA
 937  *   1: ok
 938  */
 939 int
 940 restart_cpus(cpumask_t map)
 941 {
 942         /* signal other cpus to restart */
 943         started_cpus = map & smp_active_mask;
 944
 945         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
 946                 /* spin */ ;
 947
 948         return 1;
 949 }
 950
 951 /*
 952  * This is called once the mpboot code has gotten us properly relocated
 953  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
 954  * and when it returns the scheduler will call the real cpu_idle() main
 955  * loop for the idlethread.  Interrupts are disabled on entry and should
 956  * remain disabled at return.
 957  */
 958 void
 959 ap_init(void)
 960 {
 961         int     cpu_id;
 962
 963         /*
 964          * Adjust smp_startup_mask to signal the BSP that we have started
 965          * up successfully.  Note that we do not yet hold the BGL.  The BSP
 966          * is waiting for our signal.
 967          *
 968          * We can't set our bit in smp_active_mask yet because we are holding
 969          * interrupts physically disabled and remote cpus could deadlock
 970          * trying to send us an IPI.
 971          */
 972         smp_startup_mask |= CPUMASK(mycpu->gd_cpuid);
 973         cpu_mfence();
 974
 975         /*
 976          * Interlock for LAPIC initialization.  Wait until mp_finish_lapic is
 977          * non-zero, then get the MP lock.
 978          *
 979          * Note: We are in a critical section.
 980          *
 981          * Note: we are the idle thread, we can only spin.
 982          *
 983          * Note: The load fence is memory volatile and prevents the compiler
 984          * from improperly caching mp_finish_lapic, and the cpu from improperly
 985          * caching it.
 986          */
 987         while (mp_finish_lapic == 0)
 988                 cpu_lfence();
 989         while (try_mplock() == 0)
 990                 ;
 991
 992         if (cpu_feature & CPUID_TSC) {
 993                 /*
 994                  * The BSP is constantly updating tsc0_offset, figure out
 995                  * the relative difference to synchronize ktrdump.
 996                  */
 997                 tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
 998         }
 999
1000         /* BSP may have changed PTD while we're waiting for the lock */
1001         cpu_invltlb();
1002
1003 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
1004         lidt(&r_idt);
1005 #endif
1006
1007         /* Build our map of 'other' CPUs. */
1008         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
1009
1010         /* A quick check from sanity claus */
1011         cpu_id = APICID_TO_CPUID((lapic->id & 0xff000000) >> 24);
1012         if (mycpu->gd_cpuid != cpu_id) {
1013                 kprintf("SMP: assigned cpuid = %d\n", mycpu->gd_cpuid);
1014                 kprintf("SMP: actual cpuid = %d\n", cpu_id);
1015                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
1016                 panic("cpuid mismatch! boom!!");
1017         }
1018
1019         /* Initialize AP's local APIC for irq's */
1020         lapic_init(FALSE);
1021
1022         /* LAPIC initialization is done */
1023         smp_lapic_mask |= CPUMASK(mycpu->gd_cpuid);
1024         cpu_mfence();
1025
1026         /* Let BSP move onto the next initialization stage */
1027         rel_mplock();
1028
1029         /*
1030          * Interlock for finalization.  Wait until mp_finish is non-zero,
1031          * then get the MP lock.
1032          *
1033          * Note: We are in a critical section.
1034          *
1035          * Note: we are the idle thread, we can only spin.
1036          *
1037          * Note: The load fence is memory volatile and prevents the compiler
1038          * from improperly caching mp_finish, and the cpu from improperly
1039          * caching it.
1040          */
1041         while (mp_finish == 0)
1042                 cpu_lfence();
1043         while (try_mplock() == 0)
1044                 ;
1045
1046         /* BSP may have changed PTD while we're waiting for the lock */
1047         cpu_invltlb();
1048
1049         /* Set memory range attributes for this CPU to match the BSP */
1050         mem_range_AP_init();
1051
1052         /*
1053          * Once we go active we must process any IPIQ messages that may
1054          * have been queued, because no actual IPI will occur until we
1055          * set our bit in the smp_active_mask.  If we don't the IPI
1056          * message interlock could be left set which would also prevent
1057          * further IPIs.
1058          *
1059          * The idle loop doesn't expect the BGL to be held and while
1060          * lwkt_switch() normally cleans things up this is a special case
1061          * because we returning almost directly into the idle loop.
1062          *
1063          * The idle thread is never placed on the runq, make sure
1064          * nothing we've done put it there.
1065          */
1066         KKASSERT(get_mplock_count(curthread) == 1);
1067         smp_active_mask |= CPUMASK(mycpu->gd_cpuid);
1068
1069         /*
1070          * Enable interrupts here.  idle_restore will also do it, but
1071          * doing it here lets us clean up any strays that got posted to
1072          * the CPU during the AP boot while we are still in a critical
1073          * section.
1074          */
1075         __asm __volatile("sti; pause; pause"::);
1076         bzero(mdcpu->gd_ipending, sizeof(mdcpu->gd_ipending));
1077
1078         initclocks_pcpu();      /* clock interrupts (via IPIs) */
1079         lwkt_process_ipiq();
1080
1081         /*
1082          * Releasing the mp lock lets the BSP finish up the SMP init
1083          */
1084         rel_mplock();
1085         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
1086 }
1087
1088 /*
1089  * Get SMP fully working before we start initializing devices.
1090  */
1091 static
1092 void
1093 ap_finish(void)
1094 {
1095         mp_finish = 1;
1096         if (bootverbose)
1097                 kprintf("Finish MP startup\n");
1098         rel_mplock();
1099         while (smp_active_mask != smp_startup_mask)
1100                 cpu_lfence();
1101         while (try_mplock() == 0)
1102                 ;
1103         if (bootverbose)
1104                 kprintf("Active CPU Mask: %08x\n", smp_active_mask);
1105 }
1106
1107 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
1108
1109 void
1110 cpu_send_ipiq(int dcpu)
1111 {
1112         if (CPUMASK(dcpu) & smp_active_mask)
1113                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
1114 }
1115
1116 #if 0   /* single_apic_ipi_passive() not working yet */
1117 /*
1118  * Returns 0 on failure, 1 on success
1119  */
1120 int
1121 cpu_send_ipiq_passive(int dcpu)
1122 {
1123         int r = 0;
1124         if (CPUMASK(dcpu) & smp_active_mask) {
1125                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
1126                                         APIC_DELMODE_FIXED);
1127         }
1128         return(r);
1129 }
1130 #endif
1131
1132 static void
1133 cpu_simple_setup(void)
1134 {
1135         /* build our map of 'other' CPUs */
1136         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
1137         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
1138         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
1139
1140         pmap_set_opt();
1141
1142         if (cpu_feature & CPUID_TSC)
1143                 tsc0_offset = rdtsc();
1144 }