fbb631f8999f763a52dc9785ff5b219aa793ce55
[dragonfly.git] / sys / dev / netif / emx / if_emx.c
1 /*
2  * Copyright (c) 2004 Joerg Sonnenberger <joerg@bec.de>.  All rights reserved.
3  *
4  * Copyright (c) 2001-2008, Intel Corporation
5  * All rights reserved.
6  *
7  * Redistribution and use in source and binary forms, with or without
8  * modification, are permitted provided that the following conditions are met:
9  *
10  *  1. Redistributions of source code must retain the above copyright notice,
11  *     this list of conditions and the following disclaimer.
12  *
13  *  2. Redistributions in binary form must reproduce the above copyright
14  *     notice, this list of conditions and the following disclaimer in the
15  *     documentation and/or other materials provided with the distribution.
16  *
17  *  3. Neither the name of the Intel Corporation nor the names of its
18  *     contributors may be used to endorse or promote products derived from
19  *     this software without specific prior written permission.
20  *
21  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
22  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
23  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
24  * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
25  * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
26  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
27  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
28  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
29  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
30  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
31  * POSSIBILITY OF SUCH DAMAGE.
32  *
33  *
34  * Copyright (c) 2005 The DragonFly Project.  All rights reserved.
35  *
36  * This code is derived from software contributed to The DragonFly Project
37  * by Matthew Dillon <dillon@backplane.com>
38  *
39  * Redistribution and use in source and binary forms, with or without
40  * modification, are permitted provided that the following conditions
41  * are met:
42  *
43  * 1. Redistributions of source code must retain the above copyright
44  *    notice, this list of conditions and the following disclaimer.
45  * 2. Redistributions in binary form must reproduce the above copyright
46  *    notice, this list of conditions and the following disclaimer in
47  *    the documentation and/or other materials provided with the
48  *    distribution.
49  * 3. Neither the name of The DragonFly Project nor the names of its
50  *    contributors may be used to endorse or promote products derived
51  *    from this software without specific, prior written permission.
52  *
53  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
54  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
55  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS
56  * FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE
57  * COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,
58  * INCIDENTAL, SPECIAL, EXEMPLARY OR CONSEQUENTIAL DAMAGES (INCLUDING,
59  * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
60  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED
61  * AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
62  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT
63  * OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
64  * SUCH DAMAGE.
65  */
66
67 #include "opt_ifpoll.h"
68 #include "opt_rss.h"
69 #include "opt_emx.h"
70
71 #include <sys/param.h>
72 #include <sys/bus.h>
73 #include <sys/endian.h>
74 #include <sys/interrupt.h>
75 #include <sys/kernel.h>
76 #include <sys/ktr.h>
77 #include <sys/malloc.h>
78 #include <sys/mbuf.h>
79 #include <sys/proc.h>
80 #include <sys/rman.h>
81 #include <sys/serialize.h>
82 #include <sys/serialize2.h>
83 #include <sys/socket.h>
84 #include <sys/sockio.h>
85 #include <sys/sysctl.h>
86 #include <sys/systm.h>
87
88 #include <net/bpf.h>
89 #include <net/ethernet.h>
90 #include <net/if.h>
91 #include <net/if_arp.h>
92 #include <net/if_dl.h>
93 #include <net/if_media.h>
94 #include <net/ifq_var.h>
95 #include <net/toeplitz.h>
96 #include <net/toeplitz2.h>
97 #include <net/vlan/if_vlan_var.h>
98 #include <net/vlan/if_vlan_ether.h>
99 #include <net/if_poll.h>
100
101 #include <netinet/in_systm.h>
102 #include <netinet/in.h>
103 #include <netinet/ip.h>
104 #include <netinet/tcp.h>
105 #include <netinet/udp.h>
106
107 #include <bus/pci/pcivar.h>
108 #include <bus/pci/pcireg.h>
109
110 #include <dev/netif/ig_hal/e1000_api.h>
111 #include <dev/netif/ig_hal/e1000_82571.h>
112 #include <dev/netif/emx/if_emx.h>
113
114 #ifdef EMX_RSS_DEBUG
115 #define EMX_RSS_DPRINTF(sc, lvl, fmt, ...) \
116 do { \
117         if (sc->rss_debug >= lvl) \
118                 if_printf(&sc->arpcom.ac_if, fmt, __VA_ARGS__); \
119 } while (0)
120 #else   /* !EMX_RSS_DEBUG */
121 #define EMX_RSS_DPRINTF(sc, lvl, fmt, ...)      ((void)0)
122 #endif  /* EMX_RSS_DEBUG */
123
124 #define EMX_NAME        "Intel(R) PRO/1000 "
125
126 #define EMX_DEVICE(id)  \
127         { EMX_VENDOR_ID, E1000_DEV_ID_##id, EMX_NAME #id }
128 #define EMX_DEVICE_NULL { 0, 0, NULL }
129
130 static const struct emx_device {
131         uint16_t        vid;
132         uint16_t        did;
133         const char      *desc;
134 } emx_devices[] = {
135         EMX_DEVICE(82571EB_COPPER),
136         EMX_DEVICE(82571EB_FIBER),
137         EMX_DEVICE(82571EB_SERDES),
138         EMX_DEVICE(82571EB_SERDES_DUAL),
139         EMX_DEVICE(82571EB_SERDES_QUAD),
140         EMX_DEVICE(82571EB_QUAD_COPPER),
141         EMX_DEVICE(82571EB_QUAD_COPPER_BP),
142         EMX_DEVICE(82571EB_QUAD_COPPER_LP),
143         EMX_DEVICE(82571EB_QUAD_FIBER),
144         EMX_DEVICE(82571PT_QUAD_COPPER),
145
146         EMX_DEVICE(82572EI_COPPER),
147         EMX_DEVICE(82572EI_FIBER),
148         EMX_DEVICE(82572EI_SERDES),
149         EMX_DEVICE(82572EI),
150
151         EMX_DEVICE(82573E),
152         EMX_DEVICE(82573E_IAMT),
153         EMX_DEVICE(82573L),
154
155         EMX_DEVICE(80003ES2LAN_COPPER_SPT),
156         EMX_DEVICE(80003ES2LAN_SERDES_SPT),
157         EMX_DEVICE(80003ES2LAN_COPPER_DPT),
158         EMX_DEVICE(80003ES2LAN_SERDES_DPT),
159
160         EMX_DEVICE(82574L),
161
162         /* required last entry */
163         EMX_DEVICE_NULL
164 };
165
166 static int      emx_probe(device_t);
167 static int      emx_attach(device_t);
168 static int      emx_detach(device_t);
169 static int      emx_shutdown(device_t);
170 static int      emx_suspend(device_t);
171 static int      emx_resume(device_t);
172
173 static void     emx_init(void *);
174 static void     emx_stop(struct emx_softc *);
175 static int      emx_ioctl(struct ifnet *, u_long, caddr_t, struct ucred *);
176 static void     emx_start(struct ifnet *);
177 #ifdef IFPOLL_ENABLE
178 static void     emx_qpoll(struct ifnet *, struct ifpoll_info *);
179 #endif
180 static void     emx_watchdog(struct ifnet *);
181 static void     emx_media_status(struct ifnet *, struct ifmediareq *);
182 static int      emx_media_change(struct ifnet *);
183 static void     emx_timer(void *);
184 static void     emx_serialize(struct ifnet *, enum ifnet_serialize);
185 static void     emx_deserialize(struct ifnet *, enum ifnet_serialize);
186 static int      emx_tryserialize(struct ifnet *, enum ifnet_serialize);
187 #ifdef INVARIANTS
188 static void     emx_serialize_assert(struct ifnet *, enum ifnet_serialize,
189                     boolean_t);
190 #endif
191
192 static void     emx_intr(void *);
193 static void     emx_rxeof(struct emx_softc *, int, int);
194 static void     emx_txeof(struct emx_softc *);
195 static void     emx_tx_collect(struct emx_softc *);
196 static void     emx_tx_purge(struct emx_softc *);
197 static void     emx_enable_intr(struct emx_softc *);
198 static void     emx_disable_intr(struct emx_softc *);
199
200 static int      emx_dma_alloc(struct emx_softc *);
201 static void     emx_dma_free(struct emx_softc *);
202 static void     emx_init_tx_ring(struct emx_softc *);
203 static int      emx_init_rx_ring(struct emx_softc *, struct emx_rxdata *);
204 static void     emx_free_rx_ring(struct emx_softc *, struct emx_rxdata *);
205 static int      emx_create_tx_ring(struct emx_softc *);
206 static int      emx_create_rx_ring(struct emx_softc *, struct emx_rxdata *);
207 static void     emx_destroy_tx_ring(struct emx_softc *, int);
208 static void     emx_destroy_rx_ring(struct emx_softc *,
209                     struct emx_rxdata *, int);
210 static int      emx_newbuf(struct emx_softc *, struct emx_rxdata *, int, int);
211 static int      emx_encap(struct emx_softc *, struct mbuf **);
212 static int      emx_txcsum_pullup(struct emx_softc *, struct mbuf **);
213 static int      emx_txcsum(struct emx_softc *, struct mbuf *,
214                     uint32_t *, uint32_t *);
215
216 static int      emx_is_valid_eaddr(const uint8_t *);
217 static int      emx_hw_init(struct emx_softc *);
218 static void     emx_setup_ifp(struct emx_softc *);
219 static void     emx_init_tx_unit(struct emx_softc *);
220 static void     emx_init_rx_unit(struct emx_softc *);
221 static void     emx_update_stats(struct emx_softc *);
222 static void     emx_set_promisc(struct emx_softc *);
223 static void     emx_disable_promisc(struct emx_softc *);
224 static void     emx_set_multi(struct emx_softc *);
225 static void     emx_update_link_status(struct emx_softc *);
226 static void     emx_smartspeed(struct emx_softc *);
227
228 static void     emx_print_debug_info(struct emx_softc *);
229 static void     emx_print_nvm_info(struct emx_softc *);
230 static void     emx_print_hw_stats(struct emx_softc *);
231
232 static int      emx_sysctl_stats(SYSCTL_HANDLER_ARGS);
233 static int      emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS);
234 static int      emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS);
235 static int      emx_sysctl_int_tx_nsegs(SYSCTL_HANDLER_ARGS);
236 static void     emx_add_sysctl(struct emx_softc *);
237
238 static void     emx_serialize_skipmain(struct emx_softc *);
239 static void     emx_deserialize_skipmain(struct emx_softc *);
240
241 /* Management and WOL Support */
242 static void     emx_get_mgmt(struct emx_softc *);
243 static void     emx_rel_mgmt(struct emx_softc *);
244 static void     emx_get_hw_control(struct emx_softc *);
245 static void     emx_rel_hw_control(struct emx_softc *);
246 static void     emx_enable_wol(device_t);
247
248 static device_method_t emx_methods[] = {
249         /* Device interface */
250         DEVMETHOD(device_probe,         emx_probe),
251         DEVMETHOD(device_attach,        emx_attach),
252         DEVMETHOD(device_detach,        emx_detach),
253         DEVMETHOD(device_shutdown,      emx_shutdown),
254         DEVMETHOD(device_suspend,       emx_suspend),
255         DEVMETHOD(device_resume,        emx_resume),
256         { 0, 0 }
257 };
258
259 static driver_t emx_driver = {
260         "emx",
261         emx_methods,
262         sizeof(struct emx_softc),
263 };
264
265 static devclass_t emx_devclass;
266
267 DECLARE_DUMMY_MODULE(if_emx);
268 MODULE_DEPEND(emx, ig_hal, 1, 1, 1);
269 DRIVER_MODULE(if_emx, pci, emx_driver, emx_devclass, NULL, NULL);
270
271 /*
272  * Tunables
273  */
274 static int      emx_int_throttle_ceil = EMX_DEFAULT_ITR;
275 static int      emx_rxd = EMX_DEFAULT_RXD;
276 static int      emx_txd = EMX_DEFAULT_TXD;
277 static int      emx_smart_pwr_down = FALSE;
278
279 /* Controls whether promiscuous also shows bad packets */
280 static int      emx_debug_sbp = FALSE;
281
282 static int      emx_82573_workaround = TRUE;
283
284 TUNABLE_INT("hw.emx.int_throttle_ceil", &emx_int_throttle_ceil);
285 TUNABLE_INT("hw.emx.rxd", &emx_rxd);
286 TUNABLE_INT("hw.emx.txd", &emx_txd);
287 TUNABLE_INT("hw.emx.smart_pwr_down", &emx_smart_pwr_down);
288 TUNABLE_INT("hw.emx.sbp", &emx_debug_sbp);
289 TUNABLE_INT("hw.emx.82573_workaround", &emx_82573_workaround);
290
291 /* Global used in WOL setup with multiport cards */
292 static int      emx_global_quad_port_a = 0;
293
294 /* Set this to one to display debug statistics */
295 static int      emx_display_debug_stats = 0;
296
297 #if !defined(KTR_IF_EMX)
298 #define KTR_IF_EMX      KTR_ALL
299 #endif
300 KTR_INFO_MASTER(if_emx);
301 KTR_INFO(KTR_IF_EMX, if_emx, intr_beg, 0, "intr begin", 0);
302 KTR_INFO(KTR_IF_EMX, if_emx, intr_end, 1, "intr end", 0);
303 KTR_INFO(KTR_IF_EMX, if_emx, pkt_receive, 4, "rx packet", 0);
304 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txqueue, 5, "tx packet", 0);
305 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txclean, 6, "tx clean", 0);
306 #define logif(name)     KTR_LOG(if_emx_ ## name)
307
308 static __inline void
309 emx_setup_rxdesc(emx_rxdesc_t *rxd, const struct emx_rxbuf *rxbuf)
310 {
311         rxd->rxd_bufaddr = htole64(rxbuf->paddr);
312         /* DD bit must be cleared */
313         rxd->rxd_staterr = 0;
314 }
315
316 static __inline void
317 emx_rxcsum(uint32_t staterr, struct mbuf *mp)
318 {
319         /* Ignore Checksum bit is set */
320         if (staterr & E1000_RXD_STAT_IXSM)
321                 return;
322
323         if ((staterr & (E1000_RXD_STAT_IPCS | E1000_RXDEXT_STATERR_IPE)) ==
324             E1000_RXD_STAT_IPCS)
325                 mp->m_pkthdr.csum_flags |= CSUM_IP_CHECKED | CSUM_IP_VALID;
326
327         if ((staterr & (E1000_RXD_STAT_TCPCS | E1000_RXDEXT_STATERR_TCPE)) ==
328             E1000_RXD_STAT_TCPCS) {
329                 mp->m_pkthdr.csum_flags |= CSUM_DATA_VALID |
330                                            CSUM_PSEUDO_HDR |
331                                            CSUM_FRAG_NOT_CHECKED;
332                 mp->m_pkthdr.csum_data = htons(0xffff);
333         }
334 }
335
336 static __inline struct pktinfo *
337 emx_rssinfo(struct mbuf *m, struct pktinfo *pi,
338             uint32_t mrq, uint32_t hash, uint32_t staterr)
339 {
340         switch (mrq & EMX_RXDMRQ_RSSTYPE_MASK) {
341         case EMX_RXDMRQ_IPV4_TCP:
342                 pi->pi_netisr = NETISR_IP;
343                 pi->pi_flags = 0;
344                 pi->pi_l3proto = IPPROTO_TCP;
345                 break;
346
347         case EMX_RXDMRQ_IPV6_TCP:
348                 pi->pi_netisr = NETISR_IPV6;
349                 pi->pi_flags = 0;
350                 pi->pi_l3proto = IPPROTO_TCP;
351                 break;
352
353         case EMX_RXDMRQ_IPV4:
354                 if (staterr & E1000_RXD_STAT_IXSM)
355                         return NULL;
356
357                 if ((staterr &
358                      (E1000_RXD_STAT_TCPCS | E1000_RXDEXT_STATERR_TCPE)) ==
359                     E1000_RXD_STAT_TCPCS) {
360                         pi->pi_netisr = NETISR_IP;
361                         pi->pi_flags = 0;
362                         pi->pi_l3proto = IPPROTO_UDP;
363                         break;
364                 }
365                 /* FALL THROUGH */
366         default:
367                 return NULL;
368         }
369
370         m->m_flags |= M_HASH;
371         m->m_pkthdr.hash = toeplitz_hash(hash);
372         return pi;
373 }
374
375 static int
376 emx_probe(device_t dev)
377 {
378         const struct emx_device *d;
379         uint16_t vid, did;
380
381         vid = pci_get_vendor(dev);
382         did = pci_get_device(dev);
383
384         for (d = emx_devices; d->desc != NULL; ++d) {
385                 if (vid == d->vid && did == d->did) {
386                         device_set_desc(dev, d->desc);
387                         device_set_async_attach(dev, TRUE);
388                         return 0;
389                 }
390         }
391         return ENXIO;
392 }
393
394 static int
395 emx_attach(device_t dev)
396 {
397         struct emx_softc *sc = device_get_softc(dev);
398         struct ifnet *ifp = &sc->arpcom.ac_if;
399         int error = 0, i;
400         uint16_t eeprom_data, device_id;
401
402         lwkt_serialize_init(&sc->main_serialize);
403         lwkt_serialize_init(&sc->tx_serialize);
404         for (i = 0; i < EMX_NRX_RING; ++i)
405                 lwkt_serialize_init(&sc->rx_data[i].rx_serialize);
406
407         i = 0;
408         sc->serializes[i++] = &sc->main_serialize;
409         sc->serializes[i++] = &sc->tx_serialize;
410         sc->serializes[i++] = &sc->rx_data[0].rx_serialize;
411         sc->serializes[i++] = &sc->rx_data[1].rx_serialize;
412         KKASSERT(i == EMX_NSERIALIZE);
413
414         callout_init(&sc->timer);
415
416         sc->dev = sc->osdep.dev = dev;
417
418         /*
419          * Determine hardware and mac type
420          */
421         sc->hw.vendor_id = pci_get_vendor(dev);
422         sc->hw.device_id = pci_get_device(dev);
423         sc->hw.revision_id = pci_get_revid(dev);
424         sc->hw.subsystem_vendor_id = pci_get_subvendor(dev);
425         sc->hw.subsystem_device_id = pci_get_subdevice(dev);
426
427         if (e1000_set_mac_type(&sc->hw))
428                 return ENXIO;
429
430         /* Enable bus mastering */
431         pci_enable_busmaster(dev);
432
433         /*
434          * Allocate IO memory
435          */
436         sc->memory_rid = EMX_BAR_MEM;
437         sc->memory = bus_alloc_resource_any(dev, SYS_RES_MEMORY,
438                                             &sc->memory_rid, RF_ACTIVE);
439         if (sc->memory == NULL) {
440                 device_printf(dev, "Unable to allocate bus resource: memory\n");
441                 error = ENXIO;
442                 goto fail;
443         }
444         sc->osdep.mem_bus_space_tag = rman_get_bustag(sc->memory);
445         sc->osdep.mem_bus_space_handle = rman_get_bushandle(sc->memory);
446
447         /* XXX This is quite goofy, it is not actually used */
448         sc->hw.hw_addr = (uint8_t *)&sc->osdep.mem_bus_space_handle;
449
450         /*
451          * Allocate interrupt
452          */
453         sc->intr_rid = 0;
454         sc->intr_res = bus_alloc_resource_any(dev, SYS_RES_IRQ, &sc->intr_rid,
455                                               RF_SHAREABLE | RF_ACTIVE);
456         if (sc->intr_res == NULL) {
457                 device_printf(dev, "Unable to allocate bus resource: "
458                     "interrupt\n");
459                 error = ENXIO;
460                 goto fail;
461         }
462
463         /* Save PCI command register for Shared Code */
464         sc->hw.bus.pci_cmd_word = pci_read_config(dev, PCIR_COMMAND, 2);
465         sc->hw.back = &sc->osdep;
466
467         /* Do Shared Code initialization */
468         if (e1000_setup_init_funcs(&sc->hw, TRUE)) {
469                 device_printf(dev, "Setup of Shared code failed\n");
470                 error = ENXIO;
471                 goto fail;
472         }
473         e1000_get_bus_info(&sc->hw);
474
475         sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
476         sc->hw.phy.autoneg_wait_to_complete = FALSE;
477         sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
478
479         /*
480          * Interrupt throttle rate
481          */
482         if (emx_int_throttle_ceil == 0) {
483                 sc->int_throttle_ceil = 0;
484         } else {
485                 int throttle = emx_int_throttle_ceil;
486
487                 if (throttle < 0)
488                         throttle = EMX_DEFAULT_ITR;
489
490                 /* Recalculate the tunable value to get the exact frequency. */
491                 throttle = 1000000000 / 256 / throttle;
492
493                 /* Upper 16bits of ITR is reserved and should be zero */
494                 if (throttle & 0xffff0000)
495                         throttle = 1000000000 / 256 / EMX_DEFAULT_ITR;
496
497                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
498         }
499
500         e1000_init_script_state_82541(&sc->hw, TRUE);
501         e1000_set_tbi_compatibility_82543(&sc->hw, TRUE);
502
503         /* Copper options */
504         if (sc->hw.phy.media_type == e1000_media_type_copper) {
505                 sc->hw.phy.mdix = EMX_AUTO_ALL_MODES;
506                 sc->hw.phy.disable_polarity_correction = FALSE;
507                 sc->hw.phy.ms_type = EMX_MASTER_SLAVE;
508         }
509
510         /* Set the frame limits assuming standard ethernet sized frames. */
511         sc->max_frame_size = ETHERMTU + ETHER_HDR_LEN + ETHER_CRC_LEN;
512         sc->min_frame_size = ETHER_MIN_LEN;
513
514         /* This controls when hardware reports transmit completion status. */
515         sc->hw.mac.report_tx_early = 1;
516
517         /* Calculate # of RX rings */
518         if (ncpus > 1)
519                 sc->rx_ring_cnt = EMX_NRX_RING;
520         else
521                 sc->rx_ring_cnt = 1;
522         sc->rx_ring_inuse = sc->rx_ring_cnt;
523
524         /* Allocate RX/TX rings' busdma(9) stuffs */
525         error = emx_dma_alloc(sc);
526         if (error)
527                 goto fail;
528
529         /* Make sure we have a good EEPROM before we read from it */
530         if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
531                 /*
532                  * Some PCI-E parts fail the first check due to
533                  * the link being in sleep state, call it again,
534                  * if it fails a second time its a real issue.
535                  */
536                 if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
537                         device_printf(dev,
538                             "The EEPROM Checksum Is Not Valid\n");
539                         error = EIO;
540                         goto fail;
541                 }
542         }
543
544         /* Initialize the hardware */
545         error = emx_hw_init(sc);
546         if (error) {
547                 device_printf(dev, "Unable to initialize the hardware\n");
548                 goto fail;
549         }
550
551         /* Copy the permanent MAC address out of the EEPROM */
552         if (e1000_read_mac_addr(&sc->hw) < 0) {
553                 device_printf(dev, "EEPROM read error while reading MAC"
554                     " address\n");
555                 error = EIO;
556                 goto fail;
557         }
558         if (!emx_is_valid_eaddr(sc->hw.mac.addr)) {
559                 device_printf(dev, "Invalid MAC address\n");
560                 error = EIO;
561                 goto fail;
562         }
563
564         /* Manually turn off all interrupts */
565         E1000_WRITE_REG(&sc->hw, E1000_IMC, 0xffffffff);
566
567         /* Setup OS specific network interface */
568         emx_setup_ifp(sc);
569
570         /* Add sysctl tree, must after emx_setup_ifp() */
571         emx_add_sysctl(sc);
572
573         /* Initialize statistics */
574         emx_update_stats(sc);
575
576         sc->hw.mac.get_link_status = 1;
577         emx_update_link_status(sc);
578
579         /* Indicate SOL/IDER usage */
580         if (e1000_check_reset_block(&sc->hw)) {
581                 device_printf(dev,
582                     "PHY reset is blocked due to SOL/IDER session.\n");
583         }
584
585         /* Determine if we have to control management hardware */
586         sc->has_manage = e1000_enable_mng_pass_thru(&sc->hw);
587
588         /*
589          * Setup Wake-on-Lan
590          */
591         switch (sc->hw.mac.type) {
592         case e1000_82571:
593         case e1000_80003es2lan:
594                 if (sc->hw.bus.func == 1) {
595                         e1000_read_nvm(&sc->hw,
596                             NVM_INIT_CONTROL3_PORT_B, 1, &eeprom_data);
597                 } else {
598                         e1000_read_nvm(&sc->hw,
599                             NVM_INIT_CONTROL3_PORT_A, 1, &eeprom_data);
600                 }
601                 eeprom_data &= EMX_EEPROM_APME;
602                 break;
603
604         default:
605                 /* APME bit in EEPROM is mapped to WUC.APME */
606                 eeprom_data =
607                     E1000_READ_REG(&sc->hw, E1000_WUC) & E1000_WUC_APME;
608                 break;
609         }
610         if (eeprom_data)
611                 sc->wol = E1000_WUFC_MAG;
612         /*
613          * We have the eeprom settings, now apply the special cases
614          * where the eeprom may be wrong or the board won't support
615          * wake on lan on a particular port
616          */
617         device_id = pci_get_device(dev);
618         switch (device_id) {
619         case E1000_DEV_ID_82571EB_FIBER:
620                 /*
621                  * Wake events only supported on port A for dual fiber
622                  * regardless of eeprom setting
623                  */
624                 if (E1000_READ_REG(&sc->hw, E1000_STATUS) &
625                     E1000_STATUS_FUNC_1)
626                         sc->wol = 0;
627                 break;
628
629         case E1000_DEV_ID_82571EB_QUAD_COPPER:
630         case E1000_DEV_ID_82571EB_QUAD_FIBER:
631         case E1000_DEV_ID_82571EB_QUAD_COPPER_LP:
632                 /* if quad port sc, disable WoL on all but port A */
633                 if (emx_global_quad_port_a != 0)
634                         sc->wol = 0;
635                 /* Reset for multiple quad port adapters */
636                 if (++emx_global_quad_port_a == 4)
637                         emx_global_quad_port_a = 0;
638                 break;
639         }
640
641         /* XXX disable wol */
642         sc->wol = 0;
643
644         sc->spare_tx_desc = EMX_TX_SPARE;
645
646         /*
647          * Keep following relationship between spare_tx_desc, oact_tx_desc
648          * and tx_int_nsegs:
649          * (spare_tx_desc + EMX_TX_RESERVED) <=
650          * oact_tx_desc <= EMX_TX_OACTIVE_MAX <= tx_int_nsegs
651          */
652         sc->oact_tx_desc = sc->num_tx_desc / 8;
653         if (sc->oact_tx_desc > EMX_TX_OACTIVE_MAX)
654                 sc->oact_tx_desc = EMX_TX_OACTIVE_MAX;
655         if (sc->oact_tx_desc < sc->spare_tx_desc + EMX_TX_RESERVED)
656                 sc->oact_tx_desc = sc->spare_tx_desc + EMX_TX_RESERVED;
657
658         sc->tx_int_nsegs = sc->num_tx_desc / 16;
659         if (sc->tx_int_nsegs < sc->oact_tx_desc)
660                 sc->tx_int_nsegs = sc->oact_tx_desc;
661
662         error = bus_setup_intr(dev, sc->intr_res, INTR_MPSAFE, emx_intr, sc,
663                                &sc->intr_tag, &sc->main_serialize);
664         if (error) {
665                 device_printf(dev, "Failed to register interrupt handler");
666                 ether_ifdetach(&sc->arpcom.ac_if);
667                 goto fail;
668         }
669
670         ifp->if_cpuid = ithread_cpuid(rman_get_start(sc->intr_res));
671         KKASSERT(ifp->if_cpuid >= 0 && ifp->if_cpuid < ncpus);
672         return (0);
673 fail:
674         emx_detach(dev);
675         return (error);
676 }
677
678 static int
679 emx_detach(device_t dev)
680 {
681         struct emx_softc *sc = device_get_softc(dev);
682
683         if (device_is_attached(dev)) {
684                 struct ifnet *ifp = &sc->arpcom.ac_if;
685
686                 ifnet_serialize_all(ifp);
687
688                 emx_stop(sc);
689
690                 e1000_phy_hw_reset(&sc->hw);
691
692                 emx_rel_mgmt(sc);
693
694                 if (sc->hw.mac.type == e1000_82573 &&
695                     e1000_check_mng_mode(&sc->hw))
696                         emx_rel_hw_control(sc);
697
698                 if (sc->wol) {
699                         E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
700                         E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
701                         emx_enable_wol(dev);
702                 }
703
704                 bus_teardown_intr(dev, sc->intr_res, sc->intr_tag);
705
706                 ifnet_deserialize_all(ifp);
707
708                 ether_ifdetach(ifp);
709         }
710         bus_generic_detach(dev);
711
712         if (sc->intr_res != NULL) {
713                 bus_release_resource(dev, SYS_RES_IRQ, sc->intr_rid,
714                                      sc->intr_res);
715         }
716
717         if (sc->memory != NULL) {
718                 bus_release_resource(dev, SYS_RES_MEMORY, sc->memory_rid,
719                                      sc->memory);
720         }
721
722         emx_dma_free(sc);
723
724         /* Free sysctl tree */
725         if (sc->sysctl_tree != NULL)
726                 sysctl_ctx_free(&sc->sysctl_ctx);
727
728         return (0);
729 }
730
731 static int
732 emx_shutdown(device_t dev)
733 {
734         return emx_suspend(dev);
735 }
736
737 static int
738 emx_suspend(device_t dev)
739 {
740         struct emx_softc *sc = device_get_softc(dev);
741         struct ifnet *ifp = &sc->arpcom.ac_if;
742
743         ifnet_serialize_all(ifp);
744
745         emx_stop(sc);
746
747         emx_rel_mgmt(sc);
748
749         if (sc->hw.mac.type == e1000_82573 &&
750             e1000_check_mng_mode(&sc->hw))
751                 emx_rel_hw_control(sc);
752
753         if (sc->wol) {
754                 E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
755                 E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
756                 emx_enable_wol(dev);
757         }
758
759         ifnet_deserialize_all(ifp);
760
761         return bus_generic_suspend(dev);
762 }
763
764 static int
765 emx_resume(device_t dev)
766 {
767         struct emx_softc *sc = device_get_softc(dev);
768         struct ifnet *ifp = &sc->arpcom.ac_if;
769
770         ifnet_serialize_all(ifp);
771
772         emx_init(sc);
773         emx_get_mgmt(sc);
774         if_devstart(ifp);
775
776         ifnet_deserialize_all(ifp);
777
778         return bus_generic_resume(dev);
779 }
780
781 static void
782 emx_start(struct ifnet *ifp)
783 {
784         struct emx_softc *sc = ifp->if_softc;
785         struct mbuf *m_head;
786
787         ASSERT_SERIALIZED(&sc->tx_serialize);
788
789         if ((ifp->if_flags & (IFF_RUNNING | IFF_OACTIVE)) != IFF_RUNNING)
790                 return;
791
792         if (!sc->link_active) {
793                 ifq_purge(&ifp->if_snd);
794                 return;
795         }
796
797         while (!ifq_is_empty(&ifp->if_snd)) {
798                 /* Now do we at least have a minimal? */
799                 if (EMX_IS_OACTIVE(sc)) {
800                         emx_tx_collect(sc);
801                         if (EMX_IS_OACTIVE(sc)) {
802                                 ifp->if_flags |= IFF_OACTIVE;
803                                 sc->no_tx_desc_avail1++;
804                                 break;
805                         }
806                 }
807
808                 logif(pkt_txqueue);
809                 m_head = ifq_dequeue(&ifp->if_snd, NULL);
810                 if (m_head == NULL)
811                         break;
812
813                 if (emx_encap(sc, &m_head)) {
814                         ifp->if_oerrors++;
815                         emx_tx_collect(sc);
816                         continue;
817                 }
818
819                 /* Send a copy of the frame to the BPF listener */
820                 ETHER_BPF_MTAP(ifp, m_head);
821
822                 /* Set timeout in case hardware has problems transmitting. */
823                 ifp->if_timer = EMX_TX_TIMEOUT;
824         }
825 }
826
827 static int
828 emx_ioctl(struct ifnet *ifp, u_long command, caddr_t data, struct ucred *cr)
829 {
830         struct emx_softc *sc = ifp->if_softc;
831         struct ifreq *ifr = (struct ifreq *)data;
832         uint16_t eeprom_data = 0;
833         int max_frame_size, mask, reinit;
834         int error = 0;
835
836         ASSERT_IFNET_SERIALIZED_ALL(ifp);
837
838         switch (command) {
839         case SIOCSIFMTU:
840                 switch (sc->hw.mac.type) {
841                 case e1000_82573:
842                         /*
843                          * 82573 only supports jumbo frames
844                          * if ASPM is disabled.
845                          */
846                         e1000_read_nvm(&sc->hw, NVM_INIT_3GIO_3, 1,
847                                        &eeprom_data);
848                         if (eeprom_data & NVM_WORD1A_ASPM_MASK) {
849                                 max_frame_size = ETHER_MAX_LEN;
850                                 break;
851                         }
852                         /* FALL THROUGH */
853
854                 /* Limit Jumbo Frame size */
855                 case e1000_82571:
856                 case e1000_82572:
857                 case e1000_82574:
858                 case e1000_80003es2lan:
859                         max_frame_size = 9234;
860                         break;
861
862                 default:
863                         max_frame_size = MAX_JUMBO_FRAME_SIZE;
864                         break;
865                 }
866                 if (ifr->ifr_mtu > max_frame_size - ETHER_HDR_LEN -
867                     ETHER_CRC_LEN) {
868                         error = EINVAL;
869                         break;
870                 }
871
872                 ifp->if_mtu = ifr->ifr_mtu;
873                 sc->max_frame_size = ifp->if_mtu + ETHER_HDR_LEN +
874                                      ETHER_CRC_LEN;
875
876                 if (ifp->if_flags & IFF_RUNNING)
877                         emx_init(sc);
878                 break;
879
880         case SIOCSIFFLAGS:
881                 if (ifp->if_flags & IFF_UP) {
882                         if ((ifp->if_flags & IFF_RUNNING)) {
883                                 if ((ifp->if_flags ^ sc->if_flags) &
884                                     (IFF_PROMISC | IFF_ALLMULTI)) {
885                                         emx_disable_promisc(sc);
886                                         emx_set_promisc(sc);
887                                 }
888                         } else {
889                                 emx_init(sc);
890                         }
891                 } else if (ifp->if_flags & IFF_RUNNING) {
892                         emx_stop(sc);
893                 }
894                 sc->if_flags = ifp->if_flags;
895                 break;
896
897         case SIOCADDMULTI:
898         case SIOCDELMULTI:
899                 if (ifp->if_flags & IFF_RUNNING) {
900                         emx_disable_intr(sc);
901                         emx_set_multi(sc);
902 #ifdef IFPOLL_ENABLE
903                         if (!(ifp->if_flags & IFF_NPOLLING))
904 #endif
905                                 emx_enable_intr(sc);
906                 }
907                 break;
908
909         case SIOCSIFMEDIA:
910                 /* Check SOL/IDER usage */
911                 if (e1000_check_reset_block(&sc->hw)) {
912                         device_printf(sc->dev, "Media change is"
913                             " blocked due to SOL/IDER session.\n");
914                         break;
915                 }
916                 /* FALL THROUGH */
917
918         case SIOCGIFMEDIA:
919                 error = ifmedia_ioctl(ifp, ifr, &sc->media, command);
920                 break;
921
922         case SIOCSIFCAP:
923                 reinit = 0;
924                 mask = ifr->ifr_reqcap ^ ifp->if_capenable;
925                 if (mask & IFCAP_HWCSUM) {
926                         ifp->if_capenable ^= (mask & IFCAP_HWCSUM);
927                         reinit = 1;
928                 }
929                 if (mask & IFCAP_VLAN_HWTAGGING) {
930                         ifp->if_capenable ^= IFCAP_VLAN_HWTAGGING;
931                         reinit = 1;
932                 }
933                 if (mask & IFCAP_RSS) {
934                         ifp->if_capenable ^= IFCAP_RSS;
935                         reinit = 1;
936                 }
937                 if (reinit && (ifp->if_flags & IFF_RUNNING))
938                         emx_init(sc);
939                 break;
940
941         default:
942                 error = ether_ioctl(ifp, command, data);
943                 break;
944         }
945         return (error);
946 }
947
948 static void
949 emx_watchdog(struct ifnet *ifp)
950 {
951         struct emx_softc *sc = ifp->if_softc;
952
953         ASSERT_IFNET_SERIALIZED_ALL(ifp);
954
955         /*
956          * The timer is set to 5 every time start queues a packet.
957          * Then txeof keeps resetting it as long as it cleans at
958          * least one descriptor.
959          * Finally, anytime all descriptors are clean the timer is
960          * set to 0.
961          */
962
963         if (E1000_READ_REG(&sc->hw, E1000_TDT(0)) ==
964             E1000_READ_REG(&sc->hw, E1000_TDH(0))) {
965                 /*
966                  * If we reach here, all TX jobs are completed and
967                  * the TX engine should have been idled for some time.
968                  * We don't need to call if_devstart() here.
969                  */
970                 ifp->if_flags &= ~IFF_OACTIVE;
971                 ifp->if_timer = 0;
972                 return;
973         }
974
975         /*
976          * If we are in this routine because of pause frames, then
977          * don't reset the hardware.
978          */
979         if (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_TXOFF) {
980                 ifp->if_timer = EMX_TX_TIMEOUT;
981                 return;
982         }
983
984         if (e1000_check_for_link(&sc->hw) == 0)
985                 if_printf(ifp, "watchdog timeout -- resetting\n");
986
987         ifp->if_oerrors++;
988         sc->watchdog_events++;
989
990         emx_init(sc);
991
992         if (!ifq_is_empty(&ifp->if_snd))
993                 if_devstart(ifp);
994 }
995
996 static void
997 emx_init(void *xsc)
998 {
999         struct emx_softc *sc = xsc;
1000         struct ifnet *ifp = &sc->arpcom.ac_if;
1001         device_t dev = sc->dev;
1002         uint32_t pba;
1003         int i;
1004
1005         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1006
1007         emx_stop(sc);
1008
1009         /*
1010          * Packet Buffer Allocation (PBA)
1011          * Writing PBA sets the receive portion of the buffer
1012          * the remainder is used for the transmit buffer.
1013          */
1014         switch (sc->hw.mac.type) {
1015         /* Total Packet Buffer on these is 48K */
1016         case e1000_82571:
1017         case e1000_82572:
1018         case e1000_80003es2lan:
1019                 pba = E1000_PBA_32K; /* 32K for Rx, 16K for Tx */
1020                 break;
1021
1022         case e1000_82573: /* 82573: Total Packet Buffer is 32K */
1023                 pba = E1000_PBA_12K; /* 12K for Rx, 20K for Tx */
1024                 break;
1025
1026         case e1000_82574:
1027                 pba = E1000_PBA_20K; /* 20K for Rx, 20K for Tx */
1028                 break;
1029
1030         default:
1031                 /* Devices before 82547 had a Packet Buffer of 64K.   */
1032                 if (sc->max_frame_size > 8192)
1033                         pba = E1000_PBA_40K; /* 40K for Rx, 24K for Tx */
1034                 else
1035                         pba = E1000_PBA_48K; /* 48K for Rx, 16K for Tx */
1036         }
1037         E1000_WRITE_REG(&sc->hw, E1000_PBA, pba);
1038
1039         /* Get the latest mac address, User can use a LAA */
1040         bcopy(IF_LLADDR(ifp), sc->hw.mac.addr, ETHER_ADDR_LEN);
1041
1042         /* Put the address into the Receive Address Array */
1043         e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
1044
1045         /*
1046          * With the 82571 sc, RAR[0] may be overwritten
1047          * when the other port is reset, we make a duplicate
1048          * in RAR[14] for that eventuality, this assures
1049          * the interface continues to function.
1050          */
1051         if (sc->hw.mac.type == e1000_82571) {
1052                 e1000_set_laa_state_82571(&sc->hw, TRUE);
1053                 e1000_rar_set(&sc->hw, sc->hw.mac.addr,
1054                     E1000_RAR_ENTRIES - 1);
1055         }
1056
1057         /* Initialize the hardware */
1058         if (emx_hw_init(sc)) {
1059                 device_printf(dev, "Unable to initialize the hardware\n");
1060                 /* XXX emx_stop()? */
1061                 return;
1062         }
1063         emx_update_link_status(sc);
1064
1065         /* Setup VLAN support, basic and offload if available */
1066         E1000_WRITE_REG(&sc->hw, E1000_VET, ETHERTYPE_VLAN);
1067
1068         if (ifp->if_capenable & IFCAP_VLAN_HWTAGGING) {
1069                 uint32_t ctrl;
1070
1071                 ctrl = E1000_READ_REG(&sc->hw, E1000_CTRL);
1072                 ctrl |= E1000_CTRL_VME;
1073                 E1000_WRITE_REG(&sc->hw, E1000_CTRL, ctrl);
1074         }
1075
1076         /* Set hardware offload abilities */
1077         if (ifp->if_capenable & IFCAP_TXCSUM)
1078                 ifp->if_hwassist = EMX_CSUM_FEATURES;
1079         else
1080                 ifp->if_hwassist = 0;
1081
1082         /* Configure for OS presence */
1083         emx_get_mgmt(sc);
1084
1085         /* Prepare transmit descriptors and buffers */
1086         emx_init_tx_ring(sc);
1087         emx_init_tx_unit(sc);
1088
1089         /* Setup Multicast table */
1090         emx_set_multi(sc);
1091
1092         /*
1093          * Adjust # of RX ring to be used based on IFCAP_RSS
1094          */
1095         if (ifp->if_capenable & IFCAP_RSS)
1096                 sc->rx_ring_inuse = sc->rx_ring_cnt;
1097         else
1098                 sc->rx_ring_inuse = 1;
1099
1100         /* Prepare receive descriptors and buffers */
1101         for (i = 0; i < sc->rx_ring_inuse; ++i) {
1102                 if (emx_init_rx_ring(sc, &sc->rx_data[i])) {
1103                         device_printf(dev,
1104                             "Could not setup receive structures\n");
1105                         emx_stop(sc);
1106                         return;
1107                 }
1108         }
1109         emx_init_rx_unit(sc);
1110
1111         /* Don't lose promiscuous settings */
1112         emx_set_promisc(sc);
1113
1114         ifp->if_flags |= IFF_RUNNING;
1115         ifp->if_flags &= ~IFF_OACTIVE;
1116
1117         callout_reset(&sc->timer, hz, emx_timer, sc);
1118         e1000_clear_hw_cntrs_base_generic(&sc->hw);
1119
1120         /* MSI/X configuration for 82574 */
1121         if (sc->hw.mac.type == e1000_82574) {
1122                 int tmp;
1123
1124                 tmp = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
1125                 tmp |= E1000_CTRL_EXT_PBA_CLR;
1126                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT, tmp);
1127                 /*
1128                  * Set the IVAR - interrupt vector routing.
1129                  * Each nibble represents a vector, high bit
1130                  * is enable, other 3 bits are the MSIX table
1131                  * entry, we map RXQ0 to 0, TXQ0 to 1, and
1132                  * Link (other) to 2, hence the magic number.
1133                  */
1134                 E1000_WRITE_REG(&sc->hw, E1000_IVAR, 0x800A0908);
1135         }
1136
1137 #ifdef IFPOLL_ENABLE
1138         /*
1139          * Only enable interrupts if we are not polling, make sure
1140          * they are off otherwise.
1141          */
1142         if (ifp->if_flags & IFF_NPOLLING)
1143                 emx_disable_intr(sc);
1144         else
1145 #endif /* IFPOLL_ENABLE */
1146                 emx_enable_intr(sc);
1147
1148         /* Don't reset the phy next time init gets called */
1149         sc->hw.phy.reset_disable = TRUE;
1150 }
1151
1152 static void
1153 emx_intr(void *xsc)
1154 {
1155         struct emx_softc *sc = xsc;
1156         struct ifnet *ifp = &sc->arpcom.ac_if;
1157         uint32_t reg_icr;
1158
1159         logif(intr_beg);
1160         ASSERT_SERIALIZED(&sc->main_serialize);
1161
1162         reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
1163
1164         if ((reg_icr & E1000_ICR_INT_ASSERTED) == 0) {
1165                 logif(intr_end);
1166                 return;
1167         }
1168
1169         /*
1170          * XXX: some laptops trigger several spurious interrupts
1171          * on emx(4) when in the resume cycle. The ICR register
1172          * reports all-ones value in this case. Processing such
1173          * interrupts would lead to a freeze. I don't know why.
1174          */
1175         if (reg_icr == 0xffffffff) {
1176                 logif(intr_end);
1177                 return;
1178         }
1179
1180         if (ifp->if_flags & IFF_RUNNING) {
1181                 if (reg_icr &
1182                     (E1000_ICR_RXT0 | E1000_ICR_RXDMT0 | E1000_ICR_RXO)) {
1183                         int i;
1184
1185                         for (i = 0; i < sc->rx_ring_inuse; ++i) {
1186                                 lwkt_serialize_enter(
1187                                 &sc->rx_data[i].rx_serialize);
1188                                 emx_rxeof(sc, i, -1);
1189                                 lwkt_serialize_exit(
1190                                 &sc->rx_data[i].rx_serialize);
1191                         }
1192                 }
1193                 if (reg_icr & E1000_ICR_TXDW) {
1194                         lwkt_serialize_enter(&sc->tx_serialize);
1195                         emx_txeof(sc);
1196                         if (!ifq_is_empty(&ifp->if_snd))
1197                                 if_devstart(ifp);
1198                         lwkt_serialize_exit(&sc->tx_serialize);
1199                 }
1200         }
1201
1202         /* Link status change */
1203         if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
1204                 emx_serialize_skipmain(sc);
1205
1206                 callout_stop(&sc->timer);
1207                 sc->hw.mac.get_link_status = 1;
1208                 emx_update_link_status(sc);
1209
1210                 /* Deal with TX cruft when link lost */
1211                 emx_tx_purge(sc);
1212
1213                 callout_reset(&sc->timer, hz, emx_timer, sc);
1214
1215                 emx_deserialize_skipmain(sc);
1216         }
1217
1218         if (reg_icr & E1000_ICR_RXO)
1219                 sc->rx_overruns++;
1220
1221         logif(intr_end);
1222 }
1223
1224 static void
1225 emx_media_status(struct ifnet *ifp, struct ifmediareq *ifmr)
1226 {
1227         struct emx_softc *sc = ifp->if_softc;
1228
1229         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1230
1231         emx_update_link_status(sc);
1232
1233         ifmr->ifm_status = IFM_AVALID;
1234         ifmr->ifm_active = IFM_ETHER;
1235
1236         if (!sc->link_active)
1237                 return;
1238
1239         ifmr->ifm_status |= IFM_ACTIVE;
1240
1241         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1242             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
1243                 ifmr->ifm_active |= IFM_1000_SX | IFM_FDX;
1244         } else {
1245                 switch (sc->link_speed) {
1246                 case 10:
1247                         ifmr->ifm_active |= IFM_10_T;
1248                         break;
1249                 case 100:
1250                         ifmr->ifm_active |= IFM_100_TX;
1251                         break;
1252
1253                 case 1000:
1254                         ifmr->ifm_active |= IFM_1000_T;
1255                         break;
1256                 }
1257                 if (sc->link_duplex == FULL_DUPLEX)
1258                         ifmr->ifm_active |= IFM_FDX;
1259                 else
1260                         ifmr->ifm_active |= IFM_HDX;
1261         }
1262 }
1263
1264 static int
1265 emx_media_change(struct ifnet *ifp)
1266 {
1267         struct emx_softc *sc = ifp->if_softc;
1268         struct ifmedia *ifm = &sc->media;
1269
1270         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1271
1272         if (IFM_TYPE(ifm->ifm_media) != IFM_ETHER)
1273                 return (EINVAL);
1274
1275         switch (IFM_SUBTYPE(ifm->ifm_media)) {
1276         case IFM_AUTO:
1277                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1278                 sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
1279                 break;
1280
1281         case IFM_1000_LX:
1282         case IFM_1000_SX:
1283         case IFM_1000_T:
1284                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1285                 sc->hw.phy.autoneg_advertised = ADVERTISE_1000_FULL;
1286                 break;
1287
1288         case IFM_100_TX:
1289                 sc->hw.mac.autoneg = FALSE;
1290                 sc->hw.phy.autoneg_advertised = 0;
1291                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1292                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_FULL;
1293                 else
1294                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_HALF;
1295                 break;
1296
1297         case IFM_10_T:
1298                 sc->hw.mac.autoneg = FALSE;
1299                 sc->hw.phy.autoneg_advertised = 0;
1300                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1301                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_FULL;
1302                 else
1303                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_HALF;
1304                 break;
1305
1306         default:
1307                 if_printf(ifp, "Unsupported media type\n");
1308                 break;
1309         }
1310
1311         /*
1312          * As the speed/duplex settings my have changed we need to
1313          * reset the PHY.
1314          */
1315         sc->hw.phy.reset_disable = FALSE;
1316
1317         emx_init(sc);
1318
1319         return (0);
1320 }
1321
1322 static int
1323 emx_encap(struct emx_softc *sc, struct mbuf **m_headp)
1324 {
1325         bus_dma_segment_t segs[EMX_MAX_SCATTER];
1326         bus_dmamap_t map;
1327         struct emx_txbuf *tx_buffer, *tx_buffer_mapped;
1328         struct e1000_tx_desc *ctxd = NULL;
1329         struct mbuf *m_head = *m_headp;
1330         uint32_t txd_upper, txd_lower, cmd = 0;
1331         int maxsegs, nsegs, i, j, first, last = 0, error;
1332
1333         if (m_head->m_len < EMX_TXCSUM_MINHL &&
1334             (m_head->m_flags & EMX_CSUM_FEATURES)) {
1335                 /*
1336                  * Make sure that ethernet header and ip.ip_hl are in
1337                  * contiguous memory, since if TXCSUM is enabled, later
1338                  * TX context descriptor's setup need to access ip.ip_hl.
1339                  */
1340                 error = emx_txcsum_pullup(sc, m_headp);
1341                 if (error) {
1342                         KKASSERT(*m_headp == NULL);
1343                         return error;
1344                 }
1345                 m_head = *m_headp;
1346         }
1347
1348         txd_upper = txd_lower = 0;
1349
1350         /*
1351          * Capture the first descriptor index, this descriptor
1352          * will have the index of the EOP which is the only one
1353          * that now gets a DONE bit writeback.
1354          */
1355         first = sc->next_avail_tx_desc;
1356         tx_buffer = &sc->tx_buf[first];
1357         tx_buffer_mapped = tx_buffer;
1358         map = tx_buffer->map;
1359
1360         maxsegs = sc->num_tx_desc_avail - EMX_TX_RESERVED;
1361         KASSERT(maxsegs >= sc->spare_tx_desc, ("not enough spare TX desc\n"));
1362         if (maxsegs > EMX_MAX_SCATTER)
1363                 maxsegs = EMX_MAX_SCATTER;
1364
1365         error = bus_dmamap_load_mbuf_defrag(sc->txtag, map, m_headp,
1366                         segs, maxsegs, &nsegs, BUS_DMA_NOWAIT);
1367         if (error) {
1368                 if (error == ENOBUFS)
1369                         sc->mbuf_alloc_failed++;
1370                 else
1371                         sc->no_tx_dma_setup++;
1372
1373                 m_freem(*m_headp);
1374                 *m_headp = NULL;
1375                 return error;
1376         }
1377         bus_dmamap_sync(sc->txtag, map, BUS_DMASYNC_PREWRITE);
1378
1379         m_head = *m_headp;
1380         sc->tx_nsegs += nsegs;
1381
1382         if (m_head->m_pkthdr.csum_flags & EMX_CSUM_FEATURES) {
1383                 /* TX csum offloading will consume one TX desc */
1384                 sc->tx_nsegs += emx_txcsum(sc, m_head, &txd_upper, &txd_lower);
1385         }
1386         i = sc->next_avail_tx_desc;
1387
1388         /* Set up our transmit descriptors */
1389         for (j = 0; j < nsegs; j++) {
1390                 tx_buffer = &sc->tx_buf[i];
1391                 ctxd = &sc->tx_desc_base[i];
1392
1393                 ctxd->buffer_addr = htole64(segs[j].ds_addr);
1394                 ctxd->lower.data = htole32(E1000_TXD_CMD_IFCS |
1395                                            txd_lower | segs[j].ds_len);
1396                 ctxd->upper.data = htole32(txd_upper);
1397
1398                 last = i;
1399                 if (++i == sc->num_tx_desc)
1400                         i = 0;
1401         }
1402
1403         sc->next_avail_tx_desc = i;
1404
1405         KKASSERT(sc->num_tx_desc_avail > nsegs);
1406         sc->num_tx_desc_avail -= nsegs;
1407
1408         /* Handle VLAN tag */
1409         if (m_head->m_flags & M_VLANTAG) {
1410                 /* Set the vlan id. */
1411                 ctxd->upper.fields.special =
1412                     htole16(m_head->m_pkthdr.ether_vlantag);
1413
1414                 /* Tell hardware to add tag */
1415                 ctxd->lower.data |= htole32(E1000_TXD_CMD_VLE);
1416         }
1417
1418         tx_buffer->m_head = m_head;
1419         tx_buffer_mapped->map = tx_buffer->map;
1420         tx_buffer->map = map;
1421
1422         if (sc->tx_nsegs >= sc->tx_int_nsegs) {
1423                 sc->tx_nsegs = 0;
1424
1425                 /*
1426                  * Report Status (RS) is turned on
1427                  * every tx_int_nsegs descriptors.
1428                  */
1429                 cmd = E1000_TXD_CMD_RS;
1430
1431                 /*
1432                  * Keep track of the descriptor, which will
1433                  * be written back by hardware.
1434                  */
1435                 sc->tx_dd[sc->tx_dd_tail] = last;
1436                 EMX_INC_TXDD_IDX(sc->tx_dd_tail);
1437                 KKASSERT(sc->tx_dd_tail != sc->tx_dd_head);
1438         }
1439
1440         /*
1441          * Last Descriptor of Packet needs End Of Packet (EOP)
1442          */
1443         ctxd->lower.data |= htole32(E1000_TXD_CMD_EOP | cmd);
1444
1445         /*
1446          * Advance the Transmit Descriptor Tail (TDT), this tells
1447          * the E1000 that this frame is available to transmit.
1448          */
1449         E1000_WRITE_REG(&sc->hw, E1000_TDT(0), i);
1450
1451         return (0);
1452 }
1453
1454 static void
1455 emx_set_promisc(struct emx_softc *sc)
1456 {
1457         struct ifnet *ifp = &sc->arpcom.ac_if;
1458         uint32_t reg_rctl;
1459
1460         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1461
1462         if (ifp->if_flags & IFF_PROMISC) {
1463                 reg_rctl |= (E1000_RCTL_UPE | E1000_RCTL_MPE);
1464                 /* Turn this on if you want to see bad packets */
1465                 if (emx_debug_sbp)
1466                         reg_rctl |= E1000_RCTL_SBP;
1467                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1468         } else if (ifp->if_flags & IFF_ALLMULTI) {
1469                 reg_rctl |= E1000_RCTL_MPE;
1470                 reg_rctl &= ~E1000_RCTL_UPE;
1471                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1472         }
1473 }
1474
1475 static void
1476 emx_disable_promisc(struct emx_softc *sc)
1477 {
1478         uint32_t reg_rctl;
1479
1480         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1481
1482         reg_rctl &= ~E1000_RCTL_UPE;
1483         reg_rctl &= ~E1000_RCTL_MPE;
1484         reg_rctl &= ~E1000_RCTL_SBP;
1485         E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1486 }
1487
1488 static void
1489 emx_set_multi(struct emx_softc *sc)
1490 {
1491         struct ifnet *ifp = &sc->arpcom.ac_if;
1492         struct ifmultiaddr *ifma;
1493         uint32_t reg_rctl = 0;
1494         uint8_t  mta[512]; /* Largest MTS is 4096 bits */
1495         int mcnt = 0;
1496
1497         TAILQ_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
1498                 if (ifma->ifma_addr->sa_family != AF_LINK)
1499                         continue;
1500
1501                 if (mcnt == EMX_MCAST_ADDR_MAX)
1502                         break;
1503
1504                 bcopy(LLADDR((struct sockaddr_dl *)ifma->ifma_addr),
1505                       &mta[mcnt * ETHER_ADDR_LEN], ETHER_ADDR_LEN);
1506                 mcnt++;
1507         }
1508
1509         if (mcnt >= EMX_MCAST_ADDR_MAX) {
1510                 reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1511                 reg_rctl |= E1000_RCTL_MPE;
1512                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1513         } else {
1514                 e1000_update_mc_addr_list(&sc->hw, mta, mcnt);
1515         }
1516 }
1517
1518 /*
1519  * This routine checks for link status and updates statistics.
1520  */
1521 static void
1522 emx_timer(void *xsc)
1523 {
1524         struct emx_softc *sc = xsc;
1525         struct ifnet *ifp = &sc->arpcom.ac_if;
1526
1527         ifnet_serialize_all(ifp);
1528
1529         emx_update_link_status(sc);
1530         emx_update_stats(sc);
1531
1532         /* Reset LAA into RAR[0] on 82571 */
1533         if (e1000_get_laa_state_82571(&sc->hw) == TRUE)
1534                 e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
1535
1536         if (emx_display_debug_stats && (ifp->if_flags & IFF_RUNNING))
1537                 emx_print_hw_stats(sc);
1538
1539         emx_smartspeed(sc);
1540
1541         callout_reset(&sc->timer, hz, emx_timer, sc);
1542
1543         ifnet_deserialize_all(ifp);
1544 }
1545
1546 static void
1547 emx_update_link_status(struct emx_softc *sc)
1548 {
1549         struct e1000_hw *hw = &sc->hw;
1550         struct ifnet *ifp = &sc->arpcom.ac_if;
1551         device_t dev = sc->dev;
1552         uint32_t link_check = 0;
1553
1554         /* Get the cached link value or read phy for real */
1555         switch (hw->phy.media_type) {
1556         case e1000_media_type_copper:
1557                 if (hw->mac.get_link_status) {
1558                         /* Do the work to read phy */
1559                         e1000_check_for_link(hw);
1560                         link_check = !hw->mac.get_link_status;
1561                         if (link_check) /* ESB2 fix */
1562                                 e1000_cfg_on_link_up(hw);
1563                 } else {
1564                         link_check = TRUE;
1565                 }
1566                 break;
1567
1568         case e1000_media_type_fiber:
1569                 e1000_check_for_link(hw);
1570                 link_check = E1000_READ_REG(hw, E1000_STATUS) & E1000_STATUS_LU;
1571                 break;
1572
1573         case e1000_media_type_internal_serdes:
1574                 e1000_check_for_link(hw);
1575                 link_check = sc->hw.mac.serdes_has_link;
1576                 break;
1577
1578         case e1000_media_type_unknown:
1579         default:
1580                 break;
1581         }
1582
1583         /* Now check for a transition */
1584         if (link_check && sc->link_active == 0) {
1585                 e1000_get_speed_and_duplex(hw, &sc->link_speed,
1586                     &sc->link_duplex);
1587
1588                 /*
1589                  * Check if we should enable/disable SPEED_MODE bit on
1590                  * 82571EB/82572EI
1591                  */
1592                 if (hw->mac.type == e1000_82571 ||
1593                     hw->mac.type == e1000_82572) {
1594                         int tarc0;
1595
1596                         tarc0 = E1000_READ_REG(hw, E1000_TARC(0));
1597                         if (sc->link_speed != SPEED_1000)
1598                                 tarc0 &= ~EMX_TARC_SPEED_MODE;
1599                         else
1600                                 tarc0 |= EMX_TARC_SPEED_MODE;
1601                         E1000_WRITE_REG(hw, E1000_TARC(0), tarc0);
1602                 }
1603                 if (bootverbose) {
1604                         device_printf(dev, "Link is up %d Mbps %s\n",
1605                             sc->link_speed,
1606                             ((sc->link_duplex == FULL_DUPLEX) ?
1607                             "Full Duplex" : "Half Duplex"));
1608                 }
1609                 sc->link_active = 1;
1610                 sc->smartspeed = 0;
1611                 ifp->if_baudrate = sc->link_speed * 1000000;
1612                 ifp->if_link_state = LINK_STATE_UP;
1613                 if_link_state_change(ifp);
1614         } else if (!link_check && sc->link_active == 1) {
1615                 ifp->if_baudrate = sc->link_speed = 0;
1616                 sc->link_duplex = 0;
1617                 if (bootverbose)
1618                         device_printf(dev, "Link is Down\n");
1619                 sc->link_active = 0;
1620 #if 0
1621                 /* Link down, disable watchdog */
1622                 if->if_timer = 0;
1623 #endif
1624                 ifp->if_link_state = LINK_STATE_DOWN;
1625                 if_link_state_change(ifp);
1626         }
1627 }
1628
1629 static void
1630 emx_stop(struct emx_softc *sc)
1631 {
1632         struct ifnet *ifp = &sc->arpcom.ac_if;
1633         int i;
1634
1635         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1636
1637         emx_disable_intr(sc);
1638
1639         callout_stop(&sc->timer);
1640
1641         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
1642         ifp->if_timer = 0;
1643
1644         /*
1645          * Disable multiple receive queues.
1646          *
1647          * NOTE:
1648          * We should disable multiple receive queues before
1649          * resetting the hardware.
1650          */
1651         E1000_WRITE_REG(&sc->hw, E1000_MRQC, 0);
1652
1653         e1000_reset_hw(&sc->hw);
1654         E1000_WRITE_REG(&sc->hw, E1000_WUC, 0);
1655
1656         for (i = 0; i < sc->num_tx_desc; i++) {
1657                 struct emx_txbuf *tx_buffer = &sc->tx_buf[i];
1658
1659                 if (tx_buffer->m_head != NULL) {
1660                         bus_dmamap_unload(sc->txtag, tx_buffer->map);
1661                         m_freem(tx_buffer->m_head);
1662                         tx_buffer->m_head = NULL;
1663                 }
1664         }
1665
1666         for (i = 0; i < sc->rx_ring_inuse; ++i)
1667                 emx_free_rx_ring(sc, &sc->rx_data[i]);
1668
1669         sc->csum_flags = 0;
1670         sc->csum_ehlen = 0;
1671         sc->csum_iphlen = 0;
1672
1673         sc->tx_dd_head = 0;
1674         sc->tx_dd_tail = 0;
1675         sc->tx_nsegs = 0;
1676 }
1677
1678 static int
1679 emx_hw_init(struct emx_softc *sc)
1680 {
1681         device_t dev = sc->dev;
1682         uint16_t rx_buffer_size;
1683
1684         /* Issue a global reset */
1685         e1000_reset_hw(&sc->hw);
1686
1687         /* Get control from any management/hw control */
1688         if (sc->hw.mac.type == e1000_82573 &&
1689             e1000_check_mng_mode(&sc->hw))
1690                 emx_get_hw_control(sc);
1691
1692         /* Set up smart power down as default off on newer adapters. */
1693         if (!emx_smart_pwr_down &&
1694             (sc->hw.mac.type == e1000_82571 ||
1695              sc->hw.mac.type == e1000_82572)) {
1696                 uint16_t phy_tmp = 0;
1697
1698                 /* Speed up time to link by disabling smart power down. */
1699                 e1000_read_phy_reg(&sc->hw,
1700                     IGP02E1000_PHY_POWER_MGMT, &phy_tmp);
1701                 phy_tmp &= ~IGP02E1000_PM_SPD;
1702                 e1000_write_phy_reg(&sc->hw,
1703                     IGP02E1000_PHY_POWER_MGMT, phy_tmp);
1704         }
1705
1706         /*
1707          * These parameters control the automatic generation (Tx) and
1708          * response (Rx) to Ethernet PAUSE frames.
1709          * - High water mark should allow for at least two frames to be
1710          *   received after sending an XOFF.
1711          * - Low water mark works best when it is very near the high water mark.
1712          *   This allows the receiver to restart by sending XON when it has
1713          *   drained a bit. Here we use an arbitary value of 1500 which will
1714          *   restart after one full frame is pulled from the buffer. There
1715          *   could be several smaller frames in the buffer and if so they will
1716          *   not trigger the XON until their total number reduces the buffer
1717          *   by 1500.
1718          * - The pause time is fairly large at 1000 x 512ns = 512 usec.
1719          */
1720         rx_buffer_size = (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) << 10;
1721
1722         sc->hw.fc.high_water = rx_buffer_size -
1723                                roundup2(sc->max_frame_size, 1024);
1724         sc->hw.fc.low_water = sc->hw.fc.high_water - 1500;
1725
1726         if (sc->hw.mac.type == e1000_80003es2lan)
1727                 sc->hw.fc.pause_time = 0xFFFF;
1728         else
1729                 sc->hw.fc.pause_time = EMX_FC_PAUSE_TIME;
1730         sc->hw.fc.send_xon = TRUE;
1731         sc->hw.fc.requested_mode = e1000_fc_full;
1732
1733         if (e1000_init_hw(&sc->hw) < 0) {
1734                 device_printf(dev, "Hardware Initialization Failed\n");
1735                 return (EIO);
1736         }
1737
1738         e1000_check_for_link(&sc->hw);
1739
1740         return (0);
1741 }
1742
1743 static void
1744 emx_setup_ifp(struct emx_softc *sc)
1745 {
1746         struct ifnet *ifp = &sc->arpcom.ac_if;
1747
1748         if_initname(ifp, device_get_name(sc->dev),
1749                     device_get_unit(sc->dev));
1750         ifp->if_softc = sc;
1751         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
1752         ifp->if_init =  emx_init;
1753         ifp->if_ioctl = emx_ioctl;
1754         ifp->if_start = emx_start;
1755 #ifdef IFPOLL_ENABLE
1756         ifp->if_qpoll = emx_qpoll;
1757 #endif
1758         ifp->if_watchdog = emx_watchdog;
1759         ifp->if_serialize = emx_serialize;
1760         ifp->if_deserialize = emx_deserialize;
1761         ifp->if_tryserialize = emx_tryserialize;
1762 #ifdef INVARIANTS
1763         ifp->if_serialize_assert = emx_serialize_assert;
1764 #endif
1765         ifq_set_maxlen(&ifp->if_snd, sc->num_tx_desc - 1);
1766         ifq_set_ready(&ifp->if_snd);
1767
1768         ether_ifattach(ifp, sc->hw.mac.addr, NULL);
1769
1770         ifp->if_capabilities = IFCAP_HWCSUM |
1771                                IFCAP_VLAN_HWTAGGING |
1772                                IFCAP_VLAN_MTU;
1773         if (sc->rx_ring_cnt > 1)
1774                 ifp->if_capabilities |= IFCAP_RSS;
1775         ifp->if_capenable = ifp->if_capabilities;
1776         ifp->if_hwassist = EMX_CSUM_FEATURES;
1777
1778         /*
1779          * Tell the upper layer(s) we support long frames.
1780          */
1781         ifp->if_data.ifi_hdrlen = sizeof(struct ether_vlan_header);
1782
1783         /*
1784          * Specify the media types supported by this sc and register
1785          * callbacks to update media and link information
1786          */
1787         ifmedia_init(&sc->media, IFM_IMASK,
1788                      emx_media_change, emx_media_status);
1789         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1790             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
1791                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX | IFM_FDX,
1792                             0, NULL);
1793                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX, 0, NULL);
1794         } else {
1795                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T, 0, NULL);
1796                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T | IFM_FDX,
1797                             0, NULL);
1798                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX, 0, NULL);
1799                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX | IFM_FDX,
1800                             0, NULL);
1801                 if (sc->hw.phy.type != e1000_phy_ife) {
1802                         ifmedia_add(&sc->media,
1803                                 IFM_ETHER | IFM_1000_T | IFM_FDX, 0, NULL);
1804                         ifmedia_add(&sc->media,
1805                                 IFM_ETHER | IFM_1000_T, 0, NULL);
1806                 }
1807         }
1808         ifmedia_add(&sc->media, IFM_ETHER | IFM_AUTO, 0, NULL);
1809         ifmedia_set(&sc->media, IFM_ETHER | IFM_AUTO);
1810 }
1811
1812 /*
1813  * Workaround for SmartSpeed on 82541 and 82547 controllers
1814  */
1815 static void
1816 emx_smartspeed(struct emx_softc *sc)
1817 {
1818         uint16_t phy_tmp;
1819
1820         if (sc->link_active || sc->hw.phy.type != e1000_phy_igp ||
1821             sc->hw.mac.autoneg == 0 ||
1822             (sc->hw.phy.autoneg_advertised & ADVERTISE_1000_FULL) == 0)
1823                 return;
1824
1825         if (sc->smartspeed == 0) {
1826                 /*
1827                  * If Master/Slave config fault is asserted twice,
1828                  * we assume back-to-back
1829                  */
1830                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
1831                 if (!(phy_tmp & SR_1000T_MS_CONFIG_FAULT))
1832                         return;
1833                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
1834                 if (phy_tmp & SR_1000T_MS_CONFIG_FAULT) {
1835                         e1000_read_phy_reg(&sc->hw,
1836                             PHY_1000T_CTRL, &phy_tmp);
1837                         if (phy_tmp & CR_1000T_MS_ENABLE) {
1838                                 phy_tmp &= ~CR_1000T_MS_ENABLE;
1839                                 e1000_write_phy_reg(&sc->hw,
1840                                     PHY_1000T_CTRL, phy_tmp);
1841                                 sc->smartspeed++;
1842                                 if (sc->hw.mac.autoneg &&
1843                                     !e1000_phy_setup_autoneg(&sc->hw) &&
1844                                     !e1000_read_phy_reg(&sc->hw,
1845                                      PHY_CONTROL, &phy_tmp)) {
1846                                         phy_tmp |= MII_CR_AUTO_NEG_EN |
1847                                                    MII_CR_RESTART_AUTO_NEG;
1848                                         e1000_write_phy_reg(&sc->hw,
1849                                             PHY_CONTROL, phy_tmp);
1850                                 }
1851                         }
1852                 }
1853                 return;
1854         } else if (sc->smartspeed == EMX_SMARTSPEED_DOWNSHIFT) {
1855                 /* If still no link, perhaps using 2/3 pair cable */
1856                 e1000_read_phy_reg(&sc->hw, PHY_1000T_CTRL, &phy_tmp);
1857                 phy_tmp |= CR_1000T_MS_ENABLE;
1858                 e1000_write_phy_reg(&sc->hw, PHY_1000T_CTRL, phy_tmp);
1859                 if (sc->hw.mac.autoneg &&
1860                     !e1000_phy_setup_autoneg(&sc->hw) &&
1861                     !e1000_read_phy_reg(&sc->hw, PHY_CONTROL, &phy_tmp)) {
1862                         phy_tmp |= MII_CR_AUTO_NEG_EN | MII_CR_RESTART_AUTO_NEG;
1863                         e1000_write_phy_reg(&sc->hw, PHY_CONTROL, phy_tmp);
1864                 }
1865         }
1866
1867         /* Restart process after EMX_SMARTSPEED_MAX iterations */
1868         if (sc->smartspeed++ == EMX_SMARTSPEED_MAX)
1869                 sc->smartspeed = 0;
1870 }
1871
1872 static int
1873 emx_create_tx_ring(struct emx_softc *sc)
1874 {
1875         device_t dev = sc->dev;
1876         struct emx_txbuf *tx_buffer;
1877         int error, i, tsize;
1878
1879         /*
1880          * Validate number of transmit descriptors.  It must not exceed
1881          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
1882          */
1883         if ((emx_txd * sizeof(struct e1000_tx_desc)) % EMX_DBA_ALIGN != 0 ||
1884             emx_txd > EMX_MAX_TXD || emx_txd < EMX_MIN_TXD) {
1885                 device_printf(dev, "Using %d TX descriptors instead of %d!\n",
1886                     EMX_DEFAULT_TXD, emx_txd);
1887                 sc->num_tx_desc = EMX_DEFAULT_TXD;
1888         } else {
1889                 sc->num_tx_desc = emx_txd;
1890         }
1891
1892         /*
1893          * Allocate Transmit Descriptor ring
1894          */
1895         tsize = roundup2(sc->num_tx_desc * sizeof(struct e1000_tx_desc),
1896                          EMX_DBA_ALIGN);
1897         sc->tx_desc_base = bus_dmamem_coherent_any(sc->parent_dtag,
1898                                 EMX_DBA_ALIGN, tsize, BUS_DMA_WAITOK,
1899                                 &sc->tx_desc_dtag, &sc->tx_desc_dmap,
1900                                 &sc->tx_desc_paddr);
1901         if (sc->tx_desc_base == NULL) {
1902                 device_printf(dev, "Unable to allocate tx_desc memory\n");
1903                 return ENOMEM;
1904         }
1905
1906         sc->tx_buf = kmalloc(sizeof(struct emx_txbuf) * sc->num_tx_desc,
1907                              M_DEVBUF, M_WAITOK | M_ZERO);
1908
1909         /*
1910          * Create DMA tags for tx buffers
1911          */
1912         error = bus_dma_tag_create(sc->parent_dtag, /* parent */
1913                         1, 0,                   /* alignment, bounds */
1914                         BUS_SPACE_MAXADDR,      /* lowaddr */
1915                         BUS_SPACE_MAXADDR,      /* highaddr */
1916                         NULL, NULL,             /* filter, filterarg */
1917                         EMX_TSO_SIZE,           /* maxsize */
1918                         EMX_MAX_SCATTER,        /* nsegments */
1919                         EMX_MAX_SEGSIZE,        /* maxsegsize */
1920                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW |
1921                         BUS_DMA_ONEBPAGE,       /* flags */
1922                         &sc->txtag);
1923         if (error) {
1924                 device_printf(dev, "Unable to allocate TX DMA tag\n");
1925                 kfree(sc->tx_buf, M_DEVBUF);
1926                 sc->tx_buf = NULL;
1927                 return error;
1928         }
1929
1930         /*
1931          * Create DMA maps for tx buffers
1932          */
1933         for (i = 0; i < sc->num_tx_desc; i++) {
1934                 tx_buffer = &sc->tx_buf[i];
1935
1936                 error = bus_dmamap_create(sc->txtag,
1937                                           BUS_DMA_WAITOK | BUS_DMA_ONEBPAGE,
1938                                           &tx_buffer->map);
1939                 if (error) {
1940                         device_printf(dev, "Unable to create TX DMA map\n");
1941                         emx_destroy_tx_ring(sc, i);
1942                         return error;
1943                 }
1944         }
1945         return (0);
1946 }
1947
1948 static void
1949 emx_init_tx_ring(struct emx_softc *sc)
1950 {
1951         /* Clear the old ring contents */
1952         bzero(sc->tx_desc_base,
1953               sizeof(struct e1000_tx_desc) * sc->num_tx_desc);
1954
1955         /* Reset state */
1956         sc->next_avail_tx_desc = 0;
1957         sc->next_tx_to_clean = 0;
1958         sc->num_tx_desc_avail = sc->num_tx_desc;
1959 }
1960
1961 static void
1962 emx_init_tx_unit(struct emx_softc *sc)
1963 {
1964         uint32_t tctl, tarc, tipg = 0;
1965         uint64_t bus_addr;
1966
1967         /* Setup the Base and Length of the Tx Descriptor Ring */
1968         bus_addr = sc->tx_desc_paddr;
1969         E1000_WRITE_REG(&sc->hw, E1000_TDLEN(0),
1970             sc->num_tx_desc * sizeof(struct e1000_tx_desc));
1971         E1000_WRITE_REG(&sc->hw, E1000_TDBAH(0),
1972             (uint32_t)(bus_addr >> 32));
1973         E1000_WRITE_REG(&sc->hw, E1000_TDBAL(0),
1974             (uint32_t)bus_addr);
1975         /* Setup the HW Tx Head and Tail descriptor pointers */
1976         E1000_WRITE_REG(&sc->hw, E1000_TDT(0), 0);
1977         E1000_WRITE_REG(&sc->hw, E1000_TDH(0), 0);
1978
1979         /* Set the default values for the Tx Inter Packet Gap timer */
1980         switch (sc->hw.mac.type) {
1981         case e1000_80003es2lan:
1982                 tipg = DEFAULT_82543_TIPG_IPGR1;
1983                 tipg |= DEFAULT_80003ES2LAN_TIPG_IPGR2 <<
1984                     E1000_TIPG_IPGR2_SHIFT;
1985                 break;
1986
1987         default:
1988                 if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1989                     sc->hw.phy.media_type == e1000_media_type_internal_serdes)
1990                         tipg = DEFAULT_82543_TIPG_IPGT_FIBER;
1991                 else
1992                         tipg = DEFAULT_82543_TIPG_IPGT_COPPER;
1993                 tipg |= DEFAULT_82543_TIPG_IPGR1 << E1000_TIPG_IPGR1_SHIFT;
1994                 tipg |= DEFAULT_82543_TIPG_IPGR2 << E1000_TIPG_IPGR2_SHIFT;
1995                 break;
1996         }
1997
1998         E1000_WRITE_REG(&sc->hw, E1000_TIPG, tipg);
1999
2000         /* NOTE: 0 is not allowed for TIDV */
2001         E1000_WRITE_REG(&sc->hw, E1000_TIDV, 1);
2002         E1000_WRITE_REG(&sc->hw, E1000_TADV, 0);
2003
2004         if (sc->hw.mac.type == e1000_82571 ||
2005             sc->hw.mac.type == e1000_82572) {
2006                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
2007                 tarc |= EMX_TARC_SPEED_MODE;
2008                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
2009         } else if (sc->hw.mac.type == e1000_80003es2lan) {
2010                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
2011                 tarc |= 1;
2012                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
2013                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(1));
2014                 tarc |= 1;
2015                 E1000_WRITE_REG(&sc->hw, E1000_TARC(1), tarc);
2016         }
2017
2018         /* Program the Transmit Control Register */
2019         tctl = E1000_READ_REG(&sc->hw, E1000_TCTL);
2020         tctl &= ~E1000_TCTL_CT;
2021         tctl |= E1000_TCTL_PSP | E1000_TCTL_RTLC | E1000_TCTL_EN |
2022                 (E1000_COLLISION_THRESHOLD << E1000_CT_SHIFT);
2023         tctl |= E1000_TCTL_MULR;
2024
2025         /* This write will effectively turn on the transmit unit. */
2026         E1000_WRITE_REG(&sc->hw, E1000_TCTL, tctl);
2027 }
2028
2029 static void
2030 emx_destroy_tx_ring(struct emx_softc *sc, int ndesc)
2031 {
2032         struct emx_txbuf *tx_buffer;
2033         int i;
2034
2035         /* Free Transmit Descriptor ring */
2036         if (sc->tx_desc_base) {
2037                 bus_dmamap_unload(sc->tx_desc_dtag, sc->tx_desc_dmap);
2038                 bus_dmamem_free(sc->tx_desc_dtag, sc->tx_desc_base,
2039                                 sc->tx_desc_dmap);
2040                 bus_dma_tag_destroy(sc->tx_desc_dtag);
2041
2042                 sc->tx_desc_base = NULL;
2043         }
2044
2045         if (sc->tx_buf == NULL)
2046                 return;
2047
2048         for (i = 0; i < ndesc; i++) {
2049                 tx_buffer = &sc->tx_buf[i];
2050
2051                 KKASSERT(tx_buffer->m_head == NULL);
2052                 bus_dmamap_destroy(sc->txtag, tx_buffer->map);
2053         }
2054         bus_dma_tag_destroy(sc->txtag);
2055
2056         kfree(sc->tx_buf, M_DEVBUF);
2057         sc->tx_buf = NULL;
2058 }
2059
2060 /*
2061  * The offload context needs to be set when we transfer the first
2062  * packet of a particular protocol (TCP/UDP).  This routine has been
2063  * enhanced to deal with inserted VLAN headers.
2064  *
2065  * If the new packet's ether header length, ip header length and
2066  * csum offloading type are same as the previous packet, we should
2067  * avoid allocating a new csum context descriptor; mainly to take
2068  * advantage of the pipeline effect of the TX data read request.
2069  *
2070  * This function returns number of TX descrptors allocated for
2071  * csum context.
2072  */
2073 static int
2074 emx_txcsum(struct emx_softc *sc, struct mbuf *mp,
2075            uint32_t *txd_upper, uint32_t *txd_lower)
2076 {
2077         struct e1000_context_desc *TXD;
2078         struct emx_txbuf *tx_buffer;
2079         struct ether_vlan_header *eh;
2080         struct ip *ip;
2081         int curr_txd, ehdrlen, csum_flags;
2082         uint32_t cmd, hdr_len, ip_hlen;
2083         uint16_t etype;
2084
2085         /*
2086          * Determine where frame payload starts.
2087          * Jump over vlan headers if already present,
2088          * helpful for QinQ too.
2089          */
2090         KASSERT(mp->m_len >= ETHER_HDR_LEN,
2091                 ("emx_txcsum_pullup is not called (eh)?\n"));
2092         eh = mtod(mp, struct ether_vlan_header *);
2093         if (eh->evl_encap_proto == htons(ETHERTYPE_VLAN)) {
2094                 KASSERT(mp->m_len >= ETHER_HDR_LEN + EVL_ENCAPLEN,
2095                         ("emx_txcsum_pullup is not called (evh)?\n"));
2096                 etype = ntohs(eh->evl_proto);
2097                 ehdrlen = ETHER_HDR_LEN + EVL_ENCAPLEN;
2098         } else {
2099                 etype = ntohs(eh->evl_encap_proto);
2100                 ehdrlen = ETHER_HDR_LEN;
2101         }
2102
2103         /*
2104          * We only support TCP/UDP for IPv4 for the moment.
2105          * TODO: Support SCTP too when it hits the tree.
2106          */
2107         if (etype != ETHERTYPE_IP)
2108                 return 0;
2109
2110         KASSERT(mp->m_len >= ehdrlen + EMX_IPVHL_SIZE,
2111                 ("emx_txcsum_pullup is not called (eh+ip_vhl)?\n"));
2112
2113         /* NOTE: We could only safely access ip.ip_vhl part */
2114         ip = (struct ip *)(mp->m_data + ehdrlen);
2115         ip_hlen = ip->ip_hl << 2;
2116
2117         csum_flags = mp->m_pkthdr.csum_flags & EMX_CSUM_FEATURES;
2118
2119         if (sc->csum_ehlen == ehdrlen && sc->csum_iphlen == ip_hlen &&
2120             sc->csum_flags == csum_flags) {
2121                 /*
2122                  * Same csum offload context as the previous packets;
2123                  * just return.
2124                  */
2125                 *txd_upper = sc->csum_txd_upper;
2126                 *txd_lower = sc->csum_txd_lower;
2127                 return 0;
2128         }
2129
2130         /*
2131          * Setup a new csum offload context.
2132          */
2133
2134         curr_txd = sc->next_avail_tx_desc;
2135         tx_buffer = &sc->tx_buf[curr_txd];
2136         TXD = (struct e1000_context_desc *)&sc->tx_desc_base[curr_txd];
2137
2138         cmd = 0;
2139
2140         /* Setup of IP header checksum. */
2141         if (csum_flags & CSUM_IP) {
2142                 /*
2143                  * Start offset for header checksum calculation.
2144                  * End offset for header checksum calculation.
2145                  * Offset of place to put the checksum.
2146                  */
2147                 TXD->lower_setup.ip_fields.ipcss = ehdrlen;
2148                 TXD->lower_setup.ip_fields.ipcse =
2149                     htole16(ehdrlen + ip_hlen - 1);
2150                 TXD->lower_setup.ip_fields.ipcso =
2151                     ehdrlen + offsetof(struct ip, ip_sum);
2152                 cmd |= E1000_TXD_CMD_IP;
2153                 *txd_upper |= E1000_TXD_POPTS_IXSM << 8;
2154         }
2155         hdr_len = ehdrlen + ip_hlen;
2156
2157         if (csum_flags & CSUM_TCP) {
2158                 /*
2159                  * Start offset for payload checksum calculation.
2160                  * End offset for payload checksum calculation.
2161                  * Offset of place to put the checksum.
2162                  */
2163                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2164                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2165                 TXD->upper_setup.tcp_fields.tucso =
2166                     hdr_len + offsetof(struct tcphdr, th_sum);
2167                 cmd |= E1000_TXD_CMD_TCP;
2168                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2169         } else if (csum_flags & CSUM_UDP) {
2170                 /*
2171                  * Start offset for header checksum calculation.
2172                  * End offset for header checksum calculation.
2173                  * Offset of place to put the checksum.
2174                  */
2175                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2176                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2177                 TXD->upper_setup.tcp_fields.tucso =
2178                     hdr_len + offsetof(struct udphdr, uh_sum);
2179                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2180         }
2181
2182         *txd_lower = E1000_TXD_CMD_DEXT |       /* Extended descr type */
2183                      E1000_TXD_DTYP_D;          /* Data descr */
2184
2185         /* Save the information for this csum offloading context */
2186         sc->csum_ehlen = ehdrlen;
2187         sc->csum_iphlen = ip_hlen;
2188         sc->csum_flags = csum_flags;
2189         sc->csum_txd_upper = *txd_upper;
2190         sc->csum_txd_lower = *txd_lower;
2191
2192         TXD->tcp_seg_setup.data = htole32(0);
2193         TXD->cmd_and_length =
2194             htole32(E1000_TXD_CMD_IFCS | E1000_TXD_CMD_DEXT | cmd);
2195
2196         if (++curr_txd == sc->num_tx_desc)
2197                 curr_txd = 0;
2198
2199         KKASSERT(sc->num_tx_desc_avail > 0);
2200         sc->num_tx_desc_avail--;
2201
2202         sc->next_avail_tx_desc = curr_txd;
2203         return 1;
2204 }
2205
2206 static int
2207 emx_txcsum_pullup(struct emx_softc *sc, struct mbuf **m0)
2208 {
2209         struct mbuf *m = *m0;
2210         struct ether_header *eh;
2211         int len;
2212
2213         sc->tx_csum_try_pullup++;
2214
2215         len = ETHER_HDR_LEN + EMX_IPVHL_SIZE;
2216
2217         if (__predict_false(!M_WRITABLE(m))) {
2218                 if (__predict_false(m->m_len < ETHER_HDR_LEN)) {
2219                         sc->tx_csum_drop1++;
2220                         m_freem(m);
2221                         *m0 = NULL;
2222                         return ENOBUFS;
2223                 }
2224                 eh = mtod(m, struct ether_header *);
2225
2226                 if (eh->ether_type == htons(ETHERTYPE_VLAN))
2227                         len += EVL_ENCAPLEN;
2228
2229                 if (m->m_len < len) {
2230                         sc->tx_csum_drop2++;
2231                         m_freem(m);
2232                         *m0 = NULL;
2233                         return ENOBUFS;
2234                 }
2235                 return 0;
2236         }
2237
2238         if (__predict_false(m->m_len < ETHER_HDR_LEN)) {
2239                 sc->tx_csum_pullup1++;
2240                 m = m_pullup(m, ETHER_HDR_LEN);
2241                 if (m == NULL) {
2242                         sc->tx_csum_pullup1_failed++;
2243                         *m0 = NULL;
2244                         return ENOBUFS;
2245                 }
2246                 *m0 = m;
2247         }
2248         eh = mtod(m, struct ether_header *);
2249
2250         if (eh->ether_type == htons(ETHERTYPE_VLAN))
2251                 len += EVL_ENCAPLEN;
2252
2253         if (m->m_len < len) {
2254                 sc->tx_csum_pullup2++;
2255                 m = m_pullup(m, len);
2256                 if (m == NULL) {
2257                         sc->tx_csum_pullup2_failed++;
2258                         *m0 = NULL;
2259                         return ENOBUFS;
2260                 }
2261                 *m0 = m;
2262         }
2263         return 0;
2264 }
2265
2266 static void
2267 emx_txeof(struct emx_softc *sc)
2268 {
2269         struct ifnet *ifp = &sc->arpcom.ac_if;
2270         struct emx_txbuf *tx_buffer;
2271         int first, num_avail;
2272
2273         if (sc->tx_dd_head == sc->tx_dd_tail)
2274                 return;
2275
2276         if (sc->num_tx_desc_avail == sc->num_tx_desc)
2277                 return;
2278
2279         num_avail = sc->num_tx_desc_avail;
2280         first = sc->next_tx_to_clean;
2281
2282         while (sc->tx_dd_head != sc->tx_dd_tail) {
2283                 int dd_idx = sc->tx_dd[sc->tx_dd_head];
2284                 struct e1000_tx_desc *tx_desc;
2285
2286                 tx_desc = &sc->tx_desc_base[dd_idx];
2287                 if (tx_desc->upper.fields.status & E1000_TXD_STAT_DD) {
2288                         EMX_INC_TXDD_IDX(sc->tx_dd_head);
2289
2290                         if (++dd_idx == sc->num_tx_desc)
2291                                 dd_idx = 0;
2292
2293                         while (first != dd_idx) {
2294                                 logif(pkt_txclean);
2295
2296                                 num_avail++;
2297
2298                                 tx_buffer = &sc->tx_buf[first];
2299                                 if (tx_buffer->m_head) {
2300                                         ifp->if_opackets++;
2301                                         bus_dmamap_unload(sc->txtag,
2302                                                           tx_buffer->map);
2303                                         m_freem(tx_buffer->m_head);
2304                                         tx_buffer->m_head = NULL;
2305                                 }
2306
2307                                 if (++first == sc->num_tx_desc)
2308                                         first = 0;
2309                         }
2310                 } else {
2311                         break;
2312                 }
2313         }
2314         sc->next_tx_to_clean = first;
2315         sc->num_tx_desc_avail = num_avail;
2316
2317         if (sc->tx_dd_head == sc->tx_dd_tail) {
2318                 sc->tx_dd_head = 0;
2319                 sc->tx_dd_tail = 0;
2320         }
2321
2322         if (!EMX_IS_OACTIVE(sc)) {
2323                 ifp->if_flags &= ~IFF_OACTIVE;
2324
2325                 /* All clean, turn off the timer */
2326                 if (sc->num_tx_desc_avail == sc->num_tx_desc)
2327                         ifp->if_timer = 0;
2328         }
2329 }
2330
2331 static void
2332 emx_tx_collect(struct emx_softc *sc)
2333 {
2334         struct ifnet *ifp = &sc->arpcom.ac_if;
2335         struct emx_txbuf *tx_buffer;
2336         int tdh, first, num_avail, dd_idx = -1;
2337
2338         if (sc->num_tx_desc_avail == sc->num_tx_desc)
2339                 return;
2340
2341         tdh = E1000_READ_REG(&sc->hw, E1000_TDH(0));
2342         if (tdh == sc->next_tx_to_clean)
2343                 return;
2344
2345         if (sc->tx_dd_head != sc->tx_dd_tail)
2346                 dd_idx = sc->tx_dd[sc->tx_dd_head];
2347
2348         num_avail = sc->num_tx_desc_avail;
2349         first = sc->next_tx_to_clean;
2350
2351         while (first != tdh) {
2352                 logif(pkt_txclean);
2353
2354                 num_avail++;
2355
2356                 tx_buffer = &sc->tx_buf[first];
2357                 if (tx_buffer->m_head) {
2358                         ifp->if_opackets++;
2359                         bus_dmamap_unload(sc->txtag,
2360                                           tx_buffer->map);
2361                         m_freem(tx_buffer->m_head);
2362                         tx_buffer->m_head = NULL;
2363                 }
2364
2365                 if (first == dd_idx) {
2366                         EMX_INC_TXDD_IDX(sc->tx_dd_head);
2367                         if (sc->tx_dd_head == sc->tx_dd_tail) {
2368                                 sc->tx_dd_head = 0;
2369                                 sc->tx_dd_tail = 0;
2370                                 dd_idx = -1;
2371                         } else {
2372                                 dd_idx = sc->tx_dd[sc->tx_dd_head];
2373                         }
2374                 }
2375
2376                 if (++first == sc->num_tx_desc)
2377                         first = 0;
2378         }
2379         sc->next_tx_to_clean = first;
2380         sc->num_tx_desc_avail = num_avail;
2381
2382         if (!EMX_IS_OACTIVE(sc)) {
2383                 ifp->if_flags &= ~IFF_OACTIVE;
2384
2385                 /* All clean, turn off the timer */
2386                 if (sc->num_tx_desc_avail == sc->num_tx_desc)
2387                         ifp->if_timer = 0;
2388         }
2389 }
2390
2391 /*
2392  * When Link is lost sometimes there is work still in the TX ring
2393  * which will result in a watchdog, rather than allow that do an
2394  * attempted cleanup and then reinit here.  Note that this has been
2395  * seens mostly with fiber adapters.
2396  */
2397 static void
2398 emx_tx_purge(struct emx_softc *sc)
2399 {
2400         struct ifnet *ifp = &sc->arpcom.ac_if;
2401
2402         if (!sc->link_active && ifp->if_timer) {
2403                 emx_tx_collect(sc);
2404                 if (ifp->if_timer) {
2405                         if_printf(ifp, "Link lost, TX pending, reinit\n");
2406                         ifp->if_timer = 0;
2407                         emx_init(sc);
2408                 }
2409         }
2410 }
2411
2412 static int
2413 emx_newbuf(struct emx_softc *sc, struct emx_rxdata *rdata, int i, int init)
2414 {
2415         struct mbuf *m;
2416         bus_dma_segment_t seg;
2417         bus_dmamap_t map;
2418         struct emx_rxbuf *rx_buffer;
2419         int error, nseg;
2420
2421         m = m_getcl(init ? MB_WAIT : MB_DONTWAIT, MT_DATA, M_PKTHDR);
2422         if (m == NULL) {
2423                 rdata->mbuf_cluster_failed++;
2424                 if (init) {
2425                         if_printf(&sc->arpcom.ac_if,
2426                                   "Unable to allocate RX mbuf\n");
2427                 }
2428                 return (ENOBUFS);
2429         }
2430         m->m_len = m->m_pkthdr.len = MCLBYTES;
2431
2432         if (sc->max_frame_size <= MCLBYTES - ETHER_ALIGN)
2433                 m_adj(m, ETHER_ALIGN);
2434
2435         error = bus_dmamap_load_mbuf_segment(rdata->rxtag,
2436                         rdata->rx_sparemap, m,
2437                         &seg, 1, &nseg, BUS_DMA_NOWAIT);
2438         if (error) {
2439                 m_freem(m);
2440                 if (init) {
2441                         if_printf(&sc->arpcom.ac_if,
2442                                   "Unable to load RX mbuf\n");
2443                 }
2444                 return (error);
2445         }
2446
2447         rx_buffer = &rdata->rx_buf[i];
2448         if (rx_buffer->m_head != NULL)
2449                 bus_dmamap_unload(rdata->rxtag, rx_buffer->map);
2450
2451         map = rx_buffer->map;
2452         rx_buffer->map = rdata->rx_sparemap;
2453         rdata->rx_sparemap = map;
2454
2455         rx_buffer->m_head = m;
2456         rx_buffer->paddr = seg.ds_addr;
2457
2458         emx_setup_rxdesc(&rdata->rx_desc[i], rx_buffer);
2459         return (0);
2460 }
2461
2462 static int
2463 emx_create_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2464 {
2465         device_t dev = sc->dev;
2466         struct emx_rxbuf *rx_buffer;
2467         int i, error, rsize;
2468
2469         /*
2470          * Validate number of receive descriptors.  It must not exceed
2471          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
2472          */
2473         if ((emx_rxd * sizeof(emx_rxdesc_t)) % EMX_DBA_ALIGN != 0 ||
2474             emx_rxd > EMX_MAX_RXD || emx_rxd < EMX_MIN_RXD) {
2475                 device_printf(dev, "Using %d RX descriptors instead of %d!\n",
2476                     EMX_DEFAULT_RXD, emx_rxd);
2477                 rdata->num_rx_desc = EMX_DEFAULT_RXD;
2478         } else {
2479                 rdata->num_rx_desc = emx_rxd;
2480         }
2481
2482         /*
2483          * Allocate Receive Descriptor ring
2484          */
2485         rsize = roundup2(rdata->num_rx_desc * sizeof(emx_rxdesc_t),
2486                          EMX_DBA_ALIGN);
2487         rdata->rx_desc = bus_dmamem_coherent_any(sc->parent_dtag,
2488                                 EMX_DBA_ALIGN, rsize, BUS_DMA_WAITOK,
2489                                 &rdata->rx_desc_dtag, &rdata->rx_desc_dmap,
2490                                 &rdata->rx_desc_paddr);
2491         if (rdata->rx_desc == NULL) {
2492                 device_printf(dev, "Unable to allocate rx_desc memory\n");
2493                 return ENOMEM;
2494         }
2495
2496         rdata->rx_buf = kmalloc(sizeof(struct emx_rxbuf) * rdata->num_rx_desc,
2497                                 M_DEVBUF, M_WAITOK | M_ZERO);
2498
2499         /*
2500          * Create DMA tag for rx buffers
2501          */
2502         error = bus_dma_tag_create(sc->parent_dtag, /* parent */
2503                         1, 0,                   /* alignment, bounds */
2504                         BUS_SPACE_MAXADDR,      /* lowaddr */
2505                         BUS_SPACE_MAXADDR,      /* highaddr */
2506                         NULL, NULL,             /* filter, filterarg */
2507                         MCLBYTES,               /* maxsize */
2508                         1,                      /* nsegments */
2509                         MCLBYTES,               /* maxsegsize */
2510                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW, /* flags */
2511                         &rdata->rxtag);
2512         if (error) {
2513                 device_printf(dev, "Unable to allocate RX DMA tag\n");
2514                 kfree(rdata->rx_buf, M_DEVBUF);
2515                 rdata->rx_buf = NULL;
2516                 return error;
2517         }
2518
2519         /*
2520          * Create spare DMA map for rx buffers
2521          */
2522         error = bus_dmamap_create(rdata->rxtag, BUS_DMA_WAITOK,
2523                                   &rdata->rx_sparemap);
2524         if (error) {
2525                 device_printf(dev, "Unable to create spare RX DMA map\n");
2526                 bus_dma_tag_destroy(rdata->rxtag);
2527                 kfree(rdata->rx_buf, M_DEVBUF);
2528                 rdata->rx_buf = NULL;
2529                 return error;
2530         }
2531
2532         /*
2533          * Create DMA maps for rx buffers
2534          */
2535         for (i = 0; i < rdata->num_rx_desc; i++) {
2536                 rx_buffer = &rdata->rx_buf[i];
2537
2538                 error = bus_dmamap_create(rdata->rxtag, BUS_DMA_WAITOK,
2539                                           &rx_buffer->map);
2540                 if (error) {
2541                         device_printf(dev, "Unable to create RX DMA map\n");
2542                         emx_destroy_rx_ring(sc, rdata, i);
2543                         return error;
2544                 }
2545         }
2546         return (0);
2547 }
2548
2549 static void
2550 emx_free_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2551 {
2552         int i;
2553
2554         for (i = 0; i < rdata->num_rx_desc; i++) {
2555                 struct emx_rxbuf *rx_buffer = &rdata->rx_buf[i];
2556
2557                 if (rx_buffer->m_head != NULL) {
2558                         bus_dmamap_unload(rdata->rxtag, rx_buffer->map);
2559                         m_freem(rx_buffer->m_head);
2560                         rx_buffer->m_head = NULL;
2561                 }
2562         }
2563
2564         if (rdata->fmp != NULL)
2565                 m_freem(rdata->fmp);
2566         rdata->fmp = NULL;
2567         rdata->lmp = NULL;
2568 }
2569
2570 static int
2571 emx_init_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2572 {
2573         int i, error;
2574
2575         /* Reset descriptor ring */
2576         bzero(rdata->rx_desc, sizeof(emx_rxdesc_t) * rdata->num_rx_desc);
2577
2578         /* Allocate new ones. */
2579         for (i = 0; i < rdata->num_rx_desc; i++) {
2580                 error = emx_newbuf(sc, rdata, i, 1);
2581                 if (error)
2582                         return (error);
2583         }
2584
2585         /* Setup our descriptor pointers */
2586         rdata->next_rx_desc_to_check = 0;
2587
2588         return (0);
2589 }
2590
2591 static void
2592 emx_init_rx_unit(struct emx_softc *sc)
2593 {
2594         struct ifnet *ifp = &sc->arpcom.ac_if;
2595         uint64_t bus_addr;
2596         uint32_t rctl, rxcsum, rfctl;
2597         int i;
2598
2599         /*
2600          * Make sure receives are disabled while setting
2601          * up the descriptor ring
2602          */
2603         rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
2604         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl & ~E1000_RCTL_EN);
2605
2606         /*
2607          * Set the interrupt throttling rate. Value is calculated
2608          * as ITR = 1 / (INT_THROTTLE_CEIL * 256ns)
2609          */
2610         if (sc->int_throttle_ceil) {
2611                 E1000_WRITE_REG(&sc->hw, E1000_ITR,
2612                         1000000000 / 256 / sc->int_throttle_ceil);
2613         } else {
2614                 E1000_WRITE_REG(&sc->hw, E1000_ITR, 0);
2615         }
2616
2617         /* Use extended RX descriptor */
2618         rfctl = E1000_RFCTL_EXTEN;
2619
2620         /* Disable accelerated ackknowledge */
2621         if (sc->hw.mac.type == e1000_82574)
2622                 rfctl |= E1000_RFCTL_ACK_DIS;
2623
2624         E1000_WRITE_REG(&sc->hw, E1000_RFCTL, rfctl);
2625
2626         /* Setup the Base and Length of the Rx Descriptor Ring */
2627         for (i = 0; i < sc->rx_ring_inuse; ++i) {
2628                 struct emx_rxdata *rdata = &sc->rx_data[i];
2629
2630                 bus_addr = rdata->rx_desc_paddr;
2631                 E1000_WRITE_REG(&sc->hw, E1000_RDLEN(i),
2632                     rdata->num_rx_desc * sizeof(emx_rxdesc_t));
2633                 E1000_WRITE_REG(&sc->hw, E1000_RDBAH(i),
2634                     (uint32_t)(bus_addr >> 32));
2635                 E1000_WRITE_REG(&sc->hw, E1000_RDBAL(i),
2636                     (uint32_t)bus_addr);
2637         }
2638
2639         /* Setup the Receive Control Register */
2640         rctl &= ~(3 << E1000_RCTL_MO_SHIFT);
2641         rctl |= E1000_RCTL_EN | E1000_RCTL_BAM | E1000_RCTL_LBM_NO |
2642                 E1000_RCTL_RDMTS_HALF | E1000_RCTL_SECRC |
2643                 (sc->hw.mac.mc_filter_type << E1000_RCTL_MO_SHIFT);
2644
2645         /* Make sure VLAN Filters are off */
2646         rctl &= ~E1000_RCTL_VFE;
2647
2648         /* Don't store bad paket */
2649         rctl &= ~E1000_RCTL_SBP;
2650
2651         /* MCLBYTES */
2652         rctl |= E1000_RCTL_SZ_2048;
2653
2654         if (ifp->if_mtu > ETHERMTU)
2655                 rctl |= E1000_RCTL_LPE;
2656         else
2657                 rctl &= ~E1000_RCTL_LPE;
2658
2659         /*
2660          * Receive Checksum Offload for TCP and UDP
2661          *
2662          * Checksum offloading is also enabled if multiple receive
2663          * queue is to be supported, since we need it to figure out
2664          * packet type.
2665          */
2666         if (ifp->if_capenable & (IFCAP_RSS | IFCAP_RXCSUM)) {
2667                 rxcsum = E1000_READ_REG(&sc->hw, E1000_RXCSUM);
2668
2669                 /*
2670                  * NOTE:
2671                  * PCSD must be enabled to enable multiple
2672                  * receive queues.
2673                  */
2674                 rxcsum |= E1000_RXCSUM_IPOFL | E1000_RXCSUM_TUOFL |
2675                           E1000_RXCSUM_PCSD;
2676                 E1000_WRITE_REG(&sc->hw, E1000_RXCSUM, rxcsum);
2677         }
2678
2679         /*
2680          * Configure multiple receive queue (RSS)
2681          */
2682         if (ifp->if_capenable & IFCAP_RSS) {
2683                 uint8_t key[EMX_NRSSRK * EMX_RSSRK_SIZE];
2684                 uint32_t reta;
2685
2686                 KASSERT(sc->rx_ring_inuse == EMX_NRX_RING,
2687                         ("invalid number of RX ring (%d)",
2688                          sc->rx_ring_inuse));
2689
2690                 /*
2691                  * NOTE:
2692                  * When we reach here, RSS has already been disabled
2693                  * in emx_stop(), so we could safely configure RSS key
2694                  * and redirect table.
2695                  */
2696
2697                 /*
2698                  * Configure RSS key
2699                  */
2700                 toeplitz_get_key(key, sizeof(key));
2701                 for (i = 0; i < EMX_NRSSRK; ++i) {
2702                         uint32_t rssrk;
2703
2704                         rssrk = EMX_RSSRK_VAL(key, i);
2705                         EMX_RSS_DPRINTF(sc, 1, "rssrk%d 0x%08x\n", i, rssrk);
2706
2707                         E1000_WRITE_REG(&sc->hw, E1000_RSSRK(i), rssrk);
2708                 }
2709
2710                 /*
2711                  * Configure RSS redirect table in following fashion:
2712                  * (hash & ring_cnt_mask) == rdr_table[(hash & rdr_table_mask)]
2713                  */
2714                 reta = 0;
2715                 for (i = 0; i < EMX_RETA_SIZE; ++i) {
2716                         uint32_t q;
2717
2718                         q = (i % sc->rx_ring_inuse) << EMX_RETA_RINGIDX_SHIFT;
2719                         reta |= q << (8 * i);
2720                 }
2721                 EMX_RSS_DPRINTF(sc, 1, "reta 0x%08x\n", reta);
2722
2723                 for (i = 0; i < EMX_NRETA; ++i)
2724                         E1000_WRITE_REG(&sc->hw, E1000_RETA(i), reta);
2725
2726                 /*
2727                  * Enable multiple receive queues.
2728                  * Enable IPv4 RSS standard hash functions.
2729                  * Disable RSS interrupt.
2730                  */
2731                 E1000_WRITE_REG(&sc->hw, E1000_MRQC,
2732                                 E1000_MRQC_ENABLE_RSS_2Q |
2733                                 E1000_MRQC_RSS_FIELD_IPV4_TCP |
2734                                 E1000_MRQC_RSS_FIELD_IPV4);
2735         }
2736
2737         /*
2738          * XXX TEMPORARY WORKAROUND: on some systems with 82573
2739          * long latencies are observed, like Lenovo X60. This
2740          * change eliminates the problem, but since having positive
2741          * values in RDTR is a known source of problems on other
2742          * platforms another solution is being sought.
2743          */
2744         if (emx_82573_workaround && sc->hw.mac.type == e1000_82573) {
2745                 E1000_WRITE_REG(&sc->hw, E1000_RADV, EMX_RADV_82573);
2746                 E1000_WRITE_REG(&sc->hw, E1000_RDTR, EMX_RDTR_82573);
2747         }
2748
2749         /*
2750          * Setup the HW Rx Head and Tail Descriptor Pointers
2751          */
2752         for (i = 0; i < sc->rx_ring_inuse; ++i) {
2753                 E1000_WRITE_REG(&sc->hw, E1000_RDH(i), 0);
2754                 E1000_WRITE_REG(&sc->hw, E1000_RDT(i),
2755                     sc->rx_data[i].num_rx_desc - 1);
2756         }
2757
2758         /* Enable Receives */
2759         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl);
2760 }
2761
2762 static void
2763 emx_destroy_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata, int ndesc)
2764 {
2765         struct emx_rxbuf *rx_buffer;
2766         int i;
2767
2768         /* Free Receive Descriptor ring */
2769         if (rdata->rx_desc) {
2770                 bus_dmamap_unload(rdata->rx_desc_dtag, rdata->rx_desc_dmap);
2771                 bus_dmamem_free(rdata->rx_desc_dtag, rdata->rx_desc,
2772                                 rdata->rx_desc_dmap);
2773                 bus_dma_tag_destroy(rdata->rx_desc_dtag);
2774
2775                 rdata->rx_desc = NULL;
2776         }
2777
2778         if (rdata->rx_buf == NULL)
2779                 return;
2780
2781         for (i = 0; i < ndesc; i++) {
2782                 rx_buffer = &rdata->rx_buf[i];
2783
2784                 KKASSERT(rx_buffer->m_head == NULL);
2785                 bus_dmamap_destroy(rdata->rxtag, rx_buffer->map);
2786         }
2787         bus_dmamap_destroy(rdata->rxtag, rdata->rx_sparemap);
2788         bus_dma_tag_destroy(rdata->rxtag);
2789
2790         kfree(rdata->rx_buf, M_DEVBUF);
2791         rdata->rx_buf = NULL;
2792 }
2793
2794 static void
2795 emx_rxeof(struct emx_softc *sc, int ring_idx, int count)
2796 {
2797         struct emx_rxdata *rdata = &sc->rx_data[ring_idx];
2798         struct ifnet *ifp = &sc->arpcom.ac_if;
2799         uint32_t staterr;
2800         emx_rxdesc_t *current_desc;
2801         struct mbuf *mp;
2802         int i;
2803         struct mbuf_chain chain[MAXCPU];
2804
2805         i = rdata->next_rx_desc_to_check;
2806         current_desc = &rdata->rx_desc[i];
2807         staterr = le32toh(current_desc->rxd_staterr);
2808
2809         if (!(staterr & E1000_RXD_STAT_DD))
2810                 return;
2811
2812         ether_input_chain_init(chain);
2813
2814         while ((staterr & E1000_RXD_STAT_DD) && count != 0) {
2815                 struct pktinfo *pi = NULL, pi0;
2816                 struct emx_rxbuf *rx_buf = &rdata->rx_buf[i];
2817                 struct mbuf *m = NULL;
2818                 int eop, len;
2819
2820                 logif(pkt_receive);
2821
2822                 mp = rx_buf->m_head;
2823
2824                 /*
2825                  * Can't defer bus_dmamap_sync(9) because TBI_ACCEPT
2826                  * needs to access the last received byte in the mbuf.
2827                  */
2828                 bus_dmamap_sync(rdata->rxtag, rx_buf->map,
2829                                 BUS_DMASYNC_POSTREAD);
2830
2831                 len = le16toh(current_desc->rxd_length);
2832                 if (staterr & E1000_RXD_STAT_EOP) {
2833                         count--;
2834                         eop = 1;
2835                 } else {
2836                         eop = 0;
2837                 }
2838
2839                 if (!(staterr & E1000_RXDEXT_ERR_FRAME_ERR_MASK)) {
2840                         uint16_t vlan = 0;
2841                         uint32_t mrq, rss_hash;
2842
2843                         /*
2844                          * Save several necessary information,
2845                          * before emx_newbuf() destroy it.
2846                          */
2847                         if ((staterr & E1000_RXD_STAT_VP) && eop)
2848                                 vlan = le16toh(current_desc->rxd_vlan);
2849
2850                         mrq = le32toh(current_desc->rxd_mrq);
2851                         rss_hash = le32toh(current_desc->rxd_rss);
2852
2853                         EMX_RSS_DPRINTF(sc, 10,
2854                             "ring%d, mrq 0x%08x, rss_hash 0x%08x\n",
2855                             ring_idx, mrq, rss_hash);
2856
2857                         if (emx_newbuf(sc, rdata, i, 0) != 0) {
2858                                 ifp->if_iqdrops++;
2859                                 goto discard;
2860                         }
2861
2862                         /* Assign correct length to the current fragment */
2863                         mp->m_len = len;
2864
2865                         if (rdata->fmp == NULL) {
2866                                 mp->m_pkthdr.len = len;
2867                                 rdata->fmp = mp; /* Store the first mbuf */
2868                                 rdata->lmp = mp;
2869                         } else {
2870                                 /*
2871                                  * Chain mbuf's together
2872                                  */
2873                                 rdata->lmp->m_next = mp;
2874                                 rdata->lmp = rdata->lmp->m_next;
2875                                 rdata->fmp->m_pkthdr.len += len;
2876                         }
2877
2878                         if (eop) {
2879                                 rdata->fmp->m_pkthdr.rcvif = ifp;
2880                                 ifp->if_ipackets++;
2881
2882                                 if (ifp->if_capenable & IFCAP_RXCSUM)
2883                                         emx_rxcsum(staterr, rdata->fmp);
2884
2885                                 if (staterr & E1000_RXD_STAT_VP) {
2886                                         rdata->fmp->m_pkthdr.ether_vlantag =
2887                                             vlan;
2888                                         rdata->fmp->m_flags |= M_VLANTAG;
2889                                 }
2890                                 m = rdata->fmp;
2891                                 rdata->fmp = NULL;
2892                                 rdata->lmp = NULL;
2893
2894                                 if (ifp->if_capenable & IFCAP_RSS) {
2895                                         pi = emx_rssinfo(m, &pi0, mrq,
2896                                                          rss_hash, staterr);
2897                                 }
2898 #ifdef EMX_RSS_DEBUG
2899                                 rdata->rx_pkts++;
2900 #endif
2901                         }
2902                 } else {
2903                         ifp->if_ierrors++;
2904 discard:
2905                         emx_setup_rxdesc(current_desc, rx_buf);
2906                         if (rdata->fmp != NULL) {
2907                                 m_freem(rdata->fmp);
2908                                 rdata->fmp = NULL;
2909                                 rdata->lmp = NULL;
2910                         }
2911                         m = NULL;
2912                 }
2913
2914                 if (m != NULL)
2915                         ether_input_chain(ifp, m, pi, chain);
2916
2917                 /* Advance our pointers to the next descriptor. */
2918                 if (++i == rdata->num_rx_desc)
2919                         i = 0;
2920
2921                 current_desc = &rdata->rx_desc[i];
2922                 staterr = le32toh(current_desc->rxd_staterr);
2923         }
2924         rdata->next_rx_desc_to_check = i;
2925
2926         ether_input_dispatch(chain);
2927
2928         /* Advance the E1000's Receive Queue "Tail Pointer". */
2929         if (--i < 0)
2930                 i = rdata->num_rx_desc - 1;
2931         E1000_WRITE_REG(&sc->hw, E1000_RDT(ring_idx), i);
2932 }
2933
2934 static void
2935 emx_enable_intr(struct emx_softc *sc)
2936 {
2937         lwkt_serialize_handler_enable(&sc->main_serialize);
2938         E1000_WRITE_REG(&sc->hw, E1000_IMS, IMS_ENABLE_MASK);
2939 }
2940
2941 static void
2942 emx_disable_intr(struct emx_softc *sc)
2943 {
2944         E1000_WRITE_REG(&sc->hw, E1000_IMC, 0xffffffff);
2945         lwkt_serialize_handler_disable(&sc->main_serialize);
2946 }
2947
2948 /*
2949  * Bit of a misnomer, what this really means is
2950  * to enable OS management of the system... aka
2951  * to disable special hardware management features 
2952  */
2953 static void
2954 emx_get_mgmt(struct emx_softc *sc)
2955 {
2956         /* A shared code workaround */
2957         if (sc->has_manage) {
2958                 int manc2h = E1000_READ_REG(&sc->hw, E1000_MANC2H);
2959                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
2960
2961                 /* disable hardware interception of ARP */
2962                 manc &= ~(E1000_MANC_ARP_EN);
2963
2964                 /* enable receiving management packets to the host */
2965                 manc |= E1000_MANC_EN_MNG2HOST;
2966 #define E1000_MNG2HOST_PORT_623 (1 << 5)
2967 #define E1000_MNG2HOST_PORT_664 (1 << 6)
2968                 manc2h |= E1000_MNG2HOST_PORT_623;
2969                 manc2h |= E1000_MNG2HOST_PORT_664;
2970                 E1000_WRITE_REG(&sc->hw, E1000_MANC2H, manc2h);
2971
2972                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
2973         }
2974 }
2975
2976 /*
2977  * Give control back to hardware management
2978  * controller if there is one.
2979  */
2980 static void
2981 emx_rel_mgmt(struct emx_softc *sc)
2982 {
2983         if (sc->has_manage) {
2984                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
2985
2986                 /* re-enable hardware interception of ARP */
2987                 manc |= E1000_MANC_ARP_EN;
2988                 manc &= ~E1000_MANC_EN_MNG2HOST;
2989
2990                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
2991         }
2992 }
2993
2994 /*
2995  * emx_get_hw_control() sets {CTRL_EXT|FWSM}:DRV_LOAD bit.
2996  * For ASF and Pass Through versions of f/w this means that
2997  * the driver is loaded.  For AMT version (only with 82573)
2998  * of the f/w this means that the network i/f is open.
2999  */
3000 static void
3001 emx_get_hw_control(struct emx_softc *sc)
3002 {
3003         uint32_t ctrl_ext, swsm;
3004
3005         /* Let firmware know the driver has taken over */
3006         switch (sc->hw.mac.type) {
3007         case e1000_82573:
3008                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
3009                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
3010                     swsm | E1000_SWSM_DRV_LOAD);
3011                 break;
3012
3013         case e1000_82571:
3014         case e1000_82572:
3015         case e1000_80003es2lan:
3016                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
3017                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
3018                     ctrl_ext | E1000_CTRL_EXT_DRV_LOAD);
3019                 break;
3020
3021         default:
3022                 break;
3023         }
3024 }
3025
3026 /*
3027  * emx_rel_hw_control() resets {CTRL_EXT|FWSM}:DRV_LOAD bit.
3028  * For ASF and Pass Through versions of f/w this means that the
3029  * driver is no longer loaded.  For AMT version (only with 82573)
3030  * of the f/w this means that the network i/f is closed.
3031  */
3032 static void
3033 emx_rel_hw_control(struct emx_softc *sc)
3034 {
3035         uint32_t ctrl_ext, swsm;
3036
3037         /* Let firmware taken over control of h/w */
3038         switch (sc->hw.mac.type) {
3039         case e1000_82573:
3040                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
3041                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
3042                     swsm & ~E1000_SWSM_DRV_LOAD);
3043                 break;
3044
3045         case e1000_82571:
3046         case e1000_82572:
3047         case e1000_80003es2lan:
3048                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
3049                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
3050                     ctrl_ext & ~E1000_CTRL_EXT_DRV_LOAD);
3051                 break;
3052
3053         default:
3054                 break;
3055         }
3056 }
3057
3058 static int
3059 emx_is_valid_eaddr(const uint8_t *addr)
3060 {
3061         char zero_addr[ETHER_ADDR_LEN] = { 0, 0, 0, 0, 0, 0 };
3062
3063         if ((addr[0] & 1) || !bcmp(addr, zero_addr, ETHER_ADDR_LEN))
3064                 return (FALSE);
3065
3066         return (TRUE);
3067 }
3068
3069 /*
3070  * Enable PCI Wake On Lan capability
3071  */
3072 void
3073 emx_enable_wol(device_t dev)
3074 {
3075         uint16_t cap, status;
3076         uint8_t id;
3077
3078         /* First find the capabilities pointer*/
3079         cap = pci_read_config(dev, PCIR_CAP_PTR, 2);
3080
3081         /* Read the PM Capabilities */
3082         id = pci_read_config(dev, cap, 1);
3083         if (id != PCIY_PMG)     /* Something wrong */
3084                 return;
3085
3086         /*
3087          * OK, we have the power capabilities,
3088          * so now get the status register
3089          */
3090         cap += PCIR_POWER_STATUS;
3091         status = pci_read_config(dev, cap, 2);
3092         status |= PCIM_PSTAT_PME | PCIM_PSTAT_PMEENABLE;
3093         pci_write_config(dev, cap, status, 2);
3094 }
3095
3096 static void
3097 emx_update_stats(struct emx_softc *sc)
3098 {
3099         struct ifnet *ifp = &sc->arpcom.ac_if;
3100
3101         if (sc->hw.phy.media_type == e1000_media_type_copper ||
3102             (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_LU)) {
3103                 sc->stats.symerrs += E1000_READ_REG(&sc->hw, E1000_SYMERRS);
3104                 sc->stats.sec += E1000_READ_REG(&sc->hw, E1000_SEC);
3105         }
3106         sc->stats.crcerrs += E1000_READ_REG(&sc->hw, E1000_CRCERRS);
3107         sc->stats.mpc += E1000_READ_REG(&sc->hw, E1000_MPC);
3108         sc->stats.scc += E1000_READ_REG(&sc->hw, E1000_SCC);
3109         sc->stats.ecol += E1000_READ_REG(&sc->hw, E1000_ECOL);
3110
3111         sc->stats.mcc += E1000_READ_REG(&sc->hw, E1000_MCC);
3112         sc->stats.latecol += E1000_READ_REG(&sc->hw, E1000_LATECOL);
3113         sc->stats.colc += E1000_READ_REG(&sc->hw, E1000_COLC);
3114         sc->stats.dc += E1000_READ_REG(&sc->hw, E1000_DC);
3115         sc->stats.rlec += E1000_READ_REG(&sc->hw, E1000_RLEC);
3116         sc->stats.xonrxc += E1000_READ_REG(&sc->hw, E1000_XONRXC);
3117         sc->stats.xontxc += E1000_READ_REG(&sc->hw, E1000_XONTXC);
3118         sc->stats.xoffrxc += E1000_READ_REG(&sc->hw, E1000_XOFFRXC);
3119         sc->stats.xofftxc += E1000_READ_REG(&sc->hw, E1000_XOFFTXC);
3120         sc->stats.fcruc += E1000_READ_REG(&sc->hw, E1000_FCRUC);
3121         sc->stats.prc64 += E1000_READ_REG(&sc->hw, E1000_PRC64);
3122         sc->stats.prc127 += E1000_READ_REG(&sc->hw, E1000_PRC127);
3123         sc->stats.prc255 += E1000_READ_REG(&sc->hw, E1000_PRC255);
3124         sc->stats.prc511 += E1000_READ_REG(&sc->hw, E1000_PRC511);
3125         sc->stats.prc1023 += E1000_READ_REG(&sc->hw, E1000_PRC1023);
3126         sc->stats.prc1522 += E1000_READ_REG(&sc->hw, E1000_PRC1522);
3127         sc->stats.gprc += E1000_READ_REG(&sc->hw, E1000_GPRC);
3128         sc->stats.bprc += E1000_READ_REG(&sc->hw, E1000_BPRC);
3129         sc->stats.mprc += E1000_READ_REG(&sc->hw, E1000_MPRC);
3130         sc->stats.gptc += E1000_READ_REG(&sc->hw, E1000_GPTC);
3131
3132         /* For the 64-bit byte counters the low dword must be read first. */
3133         /* Both registers clear on the read of the high dword */
3134
3135         sc->stats.gorc += E1000_READ_REG(&sc->hw, E1000_GORCH);
3136         sc->stats.gotc += E1000_READ_REG(&sc->hw, E1000_GOTCH);
3137
3138         sc->stats.rnbc += E1000_READ_REG(&sc->hw, E1000_RNBC);
3139         sc->stats.ruc += E1000_READ_REG(&sc->hw, E1000_RUC);
3140         sc->stats.rfc += E1000_READ_REG(&sc->hw, E1000_RFC);
3141         sc->stats.roc += E1000_READ_REG(&sc->hw, E1000_ROC);
3142         sc->stats.rjc += E1000_READ_REG(&sc->hw, E1000_RJC);
3143
3144         sc->stats.tor += E1000_READ_REG(&sc->hw, E1000_TORH);
3145         sc->stats.tot += E1000_READ_REG(&sc->hw, E1000_TOTH);
3146
3147         sc->stats.tpr += E1000_READ_REG(&sc->hw, E1000_TPR);
3148         sc->stats.tpt += E1000_READ_REG(&sc->hw, E1000_TPT);
3149         sc->stats.ptc64 += E1000_READ_REG(&sc->hw, E1000_PTC64);
3150         sc->stats.ptc127 += E1000_READ_REG(&sc->hw, E1000_PTC127);
3151         sc->stats.ptc255 += E1000_READ_REG(&sc->hw, E1000_PTC255);
3152         sc->stats.ptc511 += E1000_READ_REG(&sc->hw, E1000_PTC511);
3153         sc->stats.ptc1023 += E1000_READ_REG(&sc->hw, E1000_PTC1023);
3154         sc->stats.ptc1522 += E1000_READ_REG(&sc->hw, E1000_PTC1522);
3155         sc->stats.mptc += E1000_READ_REG(&sc->hw, E1000_MPTC);
3156         sc->stats.bptc += E1000_READ_REG(&sc->hw, E1000_BPTC);
3157
3158         sc->stats.algnerrc += E1000_READ_REG(&sc->hw, E1000_ALGNERRC);
3159         sc->stats.rxerrc += E1000_READ_REG(&sc->hw, E1000_RXERRC);
3160         sc->stats.tncrs += E1000_READ_REG(&sc->hw, E1000_TNCRS);
3161         sc->stats.cexterr += E1000_READ_REG(&sc->hw, E1000_CEXTERR);
3162         sc->stats.tsctc += E1000_READ_REG(&sc->hw, E1000_TSCTC);
3163         sc->stats.tsctfc += E1000_READ_REG(&sc->hw, E1000_TSCTFC);
3164
3165         ifp->if_collisions = sc->stats.colc;
3166
3167         /* Rx Errors */
3168         ifp->if_ierrors = sc->dropped_pkts + sc->stats.rxerrc +
3169                           sc->stats.crcerrs + sc->stats.algnerrc +
3170                           sc->stats.ruc + sc->stats.roc +
3171                           sc->stats.mpc + sc->stats.cexterr;
3172
3173         /* Tx Errors */
3174         ifp->if_oerrors = sc->stats.ecol + sc->stats.latecol +
3175                           sc->watchdog_events;
3176 }
3177
3178 static void
3179 emx_print_debug_info(struct emx_softc *sc)
3180 {
3181         device_t dev = sc->dev;
3182         uint8_t *hw_addr = sc->hw.hw_addr;
3183
3184         device_printf(dev, "Adapter hardware address = %p \n", hw_addr);
3185         device_printf(dev, "CTRL = 0x%x RCTL = 0x%x \n",
3186             E1000_READ_REG(&sc->hw, E1000_CTRL),
3187             E1000_READ_REG(&sc->hw, E1000_RCTL));
3188         device_printf(dev, "Packet buffer = Tx=%dk Rx=%dk \n",
3189             ((E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff0000) >> 16),\
3190             (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) );
3191         device_printf(dev, "Flow control watermarks high = %d low = %d\n",
3192             sc->hw.fc.high_water, sc->hw.fc.low_water);
3193         device_printf(dev, "tx_int_delay = %d, tx_abs_int_delay = %d\n",
3194             E1000_READ_REG(&sc->hw, E1000_TIDV),
3195             E1000_READ_REG(&sc->hw, E1000_TADV));
3196         device_printf(dev, "rx_int_delay = %d, rx_abs_int_delay = %d\n",
3197             E1000_READ_REG(&sc->hw, E1000_RDTR),
3198             E1000_READ_REG(&sc->hw, E1000_RADV));
3199         device_printf(dev, "hw tdh = %d, hw tdt = %d\n",
3200             E1000_READ_REG(&sc->hw, E1000_TDH(0)),
3201             E1000_READ_REG(&sc->hw, E1000_TDT(0)));
3202         device_printf(dev, "hw rdh = %d, hw rdt = %d\n",
3203             E1000_READ_REG(&sc->hw, E1000_RDH(0)),
3204             E1000_READ_REG(&sc->hw, E1000_RDT(0)));
3205         device_printf(dev, "Num Tx descriptors avail = %d\n",
3206             sc->num_tx_desc_avail);
3207         device_printf(dev, "Tx Descriptors not avail1 = %ld\n",
3208             sc->no_tx_desc_avail1);
3209         device_printf(dev, "Tx Descriptors not avail2 = %ld\n",
3210             sc->no_tx_desc_avail2);
3211         device_printf(dev, "Std mbuf failed = %ld\n",
3212             sc->mbuf_alloc_failed);
3213         device_printf(dev, "Std mbuf cluster failed = %ld\n",
3214             sc->rx_data[0].mbuf_cluster_failed);
3215         device_printf(dev, "Driver dropped packets = %ld\n",
3216             sc->dropped_pkts);
3217         device_printf(dev, "Driver tx dma failure in encap = %ld\n",
3218             sc->no_tx_dma_setup);
3219
3220         device_printf(dev, "TXCSUM try pullup = %lu\n",
3221             sc->tx_csum_try_pullup);
3222         device_printf(dev, "TXCSUM m_pullup(eh) called = %lu\n",
3223             sc->tx_csum_pullup1);
3224         device_printf(dev, "TXCSUM m_pullup(eh) failed = %lu\n",
3225             sc->tx_csum_pullup1_failed);
3226         device_printf(dev, "TXCSUM m_pullup(eh+ip) called = %lu\n",
3227             sc->tx_csum_pullup2);
3228         device_printf(dev, "TXCSUM m_pullup(eh+ip) failed = %lu\n",
3229             sc->tx_csum_pullup2_failed);
3230         device_printf(dev, "TXCSUM non-writable(eh) droped = %lu\n",
3231             sc->tx_csum_drop1);
3232         device_printf(dev, "TXCSUM non-writable(eh+ip) droped = %lu\n",
3233             sc->tx_csum_drop2);
3234 }
3235
3236 static void
3237 emx_print_hw_stats(struct emx_softc *sc)
3238 {
3239         device_t dev = sc->dev;
3240
3241         device_printf(dev, "Excessive collisions = %lld\n",
3242             (long long)sc->stats.ecol);
3243 #if (DEBUG_HW > 0)  /* Dont output these errors normally */
3244         device_printf(dev, "Symbol errors = %lld\n",
3245             (long long)sc->stats.symerrs);
3246 #endif
3247         device_printf(dev, "Sequence errors = %lld\n",
3248             (long long)sc->stats.sec);
3249         device_printf(dev, "Defer count = %lld\n",
3250             (long long)sc->stats.dc);
3251         device_printf(dev, "Missed Packets = %lld\n",
3252             (long long)sc->stats.mpc);
3253         device_printf(dev, "Receive No Buffers = %lld\n",
3254             (long long)sc->stats.rnbc);
3255         /* RLEC is inaccurate on some hardware, calculate our own. */
3256         device_printf(dev, "Receive Length Errors = %lld\n",
3257             ((long long)sc->stats.roc + (long long)sc->stats.ruc));
3258         device_printf(dev, "Receive errors = %lld\n",
3259             (long long)sc->stats.rxerrc);
3260         device_printf(dev, "Crc errors = %lld\n",
3261             (long long)sc->stats.crcerrs);
3262         device_printf(dev, "Alignment errors = %lld\n",
3263             (long long)sc->stats.algnerrc);
3264         device_printf(dev, "Collision/Carrier extension errors = %lld\n",
3265             (long long)sc->stats.cexterr);
3266         device_printf(dev, "RX overruns = %ld\n", sc->rx_overruns);
3267         device_printf(dev, "watchdog timeouts = %ld\n",
3268             sc->watchdog_events);
3269         device_printf(dev, "XON Rcvd = %lld\n",
3270             (long long)sc->stats.xonrxc);
3271         device_printf(dev, "XON Xmtd = %lld\n",
3272             (long long)sc->stats.xontxc);
3273         device_printf(dev, "XOFF Rcvd = %lld\n",
3274             (long long)sc->stats.xoffrxc);
3275         device_printf(dev, "XOFF Xmtd = %lld\n",
3276             (long long)sc->stats.xofftxc);
3277         device_printf(dev, "Good Packets Rcvd = %lld\n",
3278             (long long)sc->stats.gprc);
3279         device_printf(dev, "Good Packets Xmtd = %lld\n",
3280             (long long)sc->stats.gptc);
3281 }
3282
3283 static void
3284 emx_print_nvm_info(struct emx_softc *sc)
3285 {
3286         uint16_t eeprom_data;
3287         int i, j, row = 0;
3288
3289         /* Its a bit crude, but it gets the job done */
3290         kprintf("\nInterface EEPROM Dump:\n");
3291         kprintf("Offset\n0x0000  ");
3292         for (i = 0, j = 0; i < 32; i++, j++) {
3293                 if (j == 8) { /* Make the offset block */
3294                         j = 0; ++row;
3295                         kprintf("\n0x00%x0  ",row);
3296                 }
3297                 e1000_read_nvm(&sc->hw, i, 1, &eeprom_data);
3298                 kprintf("%04x ", eeprom_data);
3299         }
3300         kprintf("\n");
3301 }
3302
3303 static int
3304 emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS)
3305 {
3306         struct emx_softc *sc;
3307         struct ifnet *ifp;
3308         int error, result;
3309
3310         result = -1;
3311         error = sysctl_handle_int(oidp, &result, 0, req);
3312         if (error || !req->newptr)
3313                 return (error);
3314
3315         sc = (struct emx_softc *)arg1;
3316         ifp = &sc->arpcom.ac_if;
3317
3318         ifnet_serialize_all(ifp);
3319
3320         if (result == 1)
3321                 emx_print_debug_info(sc);
3322
3323         /*
3324          * This value will cause a hex dump of the
3325          * first 32 16-bit words of the EEPROM to
3326          * the screen.
3327          */
3328         if (result == 2)
3329                 emx_print_nvm_info(sc);
3330
3331         ifnet_deserialize_all(ifp);
3332
3333         return (error);
3334 }
3335
3336 static int
3337 emx_sysctl_stats(SYSCTL_HANDLER_ARGS)
3338 {
3339         int error, result;
3340
3341         result = -1;
3342         error = sysctl_handle_int(oidp, &result, 0, req);
3343         if (error || !req->newptr)
3344                 return (error);
3345
3346         if (result == 1) {
3347                 struct emx_softc *sc = (struct emx_softc *)arg1;
3348                 struct ifnet *ifp = &sc->arpcom.ac_if;
3349
3350                 ifnet_serialize_all(ifp);
3351                 emx_print_hw_stats(sc);
3352                 ifnet_deserialize_all(ifp);
3353         }
3354         return (error);
3355 }
3356
3357 static void
3358 emx_add_sysctl(struct emx_softc *sc)
3359 {
3360 #ifdef EMX_RSS_DEBUG
3361         char rx_pkt[32];
3362         int i;
3363 #endif
3364
3365         sysctl_ctx_init(&sc->sysctl_ctx);
3366         sc->sysctl_tree = SYSCTL_ADD_NODE(&sc->sysctl_ctx,
3367                                 SYSCTL_STATIC_CHILDREN(_hw), OID_AUTO,
3368                                 device_get_nameunit(sc->dev),
3369                                 CTLFLAG_RD, 0, "");
3370         if (sc->sysctl_tree == NULL) {
3371                 device_printf(sc->dev, "can't add sysctl node\n");
3372                 return;
3373         }
3374
3375         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3376                         OID_AUTO, "debug", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3377                         emx_sysctl_debug_info, "I", "Debug Information");
3378
3379         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3380                         OID_AUTO, "stats", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3381                         emx_sysctl_stats, "I", "Statistics");
3382
3383         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3384                        OID_AUTO, "rxd", CTLFLAG_RD,
3385                        &sc->rx_data[0].num_rx_desc, 0, NULL);
3386         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3387                        OID_AUTO, "txd", CTLFLAG_RD, &sc->num_tx_desc, 0, NULL);
3388
3389         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3390                         OID_AUTO, "int_throttle_ceil", CTLTYPE_INT|CTLFLAG_RW,
3391                         sc, 0, emx_sysctl_int_throttle, "I",
3392                         "interrupt throttling rate");
3393         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3394                         OID_AUTO, "int_tx_nsegs", CTLTYPE_INT|CTLFLAG_RW,
3395                         sc, 0, emx_sysctl_int_tx_nsegs, "I",
3396                         "# segments per TX interrupt");
3397
3398         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3399                        OID_AUTO, "rx_ring_inuse", CTLFLAG_RD,
3400                        &sc->rx_ring_inuse, 0, "RX ring in use");
3401
3402 #ifdef EMX_RSS_DEBUG
3403         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3404                        OID_AUTO, "rss_debug", CTLFLAG_RW, &sc->rss_debug,
3405                        0, "RSS debug level");
3406         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3407                 ksnprintf(rx_pkt, sizeof(rx_pkt), "rx%d_pkt", i);
3408                 SYSCTL_ADD_UINT(&sc->sysctl_ctx,
3409                                 SYSCTL_CHILDREN(sc->sysctl_tree), OID_AUTO,
3410                                 rx_pkt, CTLFLAG_RW,
3411                                 &sc->rx_data[i].rx_pkts, 0, "RXed packets");
3412         }
3413 #endif
3414 }
3415
3416 static int
3417 emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS)
3418 {
3419         struct emx_softc *sc = (void *)arg1;
3420         struct ifnet *ifp = &sc->arpcom.ac_if;
3421         int error, throttle;
3422
3423         throttle = sc->int_throttle_ceil;
3424         error = sysctl_handle_int(oidp, &throttle, 0, req);
3425         if (error || req->newptr == NULL)
3426                 return error;
3427         if (throttle < 0 || throttle > 1000000000 / 256)
3428                 return EINVAL;
3429
3430         if (throttle) {
3431                 /*
3432                  * Set the interrupt throttling rate in 256ns increments,
3433                  * recalculate sysctl value assignment to get exact frequency.
3434                  */
3435                 throttle = 1000000000 / 256 / throttle;
3436
3437                 /* Upper 16bits of ITR is reserved and should be zero */
3438                 if (throttle & 0xffff0000)
3439                         return EINVAL;
3440         }
3441
3442         ifnet_serialize_all(ifp);
3443
3444         if (throttle)
3445                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
3446         else
3447                 sc->int_throttle_ceil = 0;
3448
3449         if (ifp->if_flags & IFF_RUNNING)
3450                 E1000_WRITE_REG(&sc->hw, E1000_ITR, throttle);
3451
3452         ifnet_deserialize_all(ifp);
3453
3454         if (bootverbose) {
3455                 if_printf(ifp, "Interrupt moderation set to %d/sec\n",
3456                           sc->int_throttle_ceil);
3457         }
3458         return 0;
3459 }
3460
3461 static int
3462 emx_sysctl_int_tx_nsegs(SYSCTL_HANDLER_ARGS)
3463 {
3464         struct emx_softc *sc = (void *)arg1;
3465         struct ifnet *ifp = &sc->arpcom.ac_if;
3466         int error, segs;
3467
3468         segs = sc->tx_int_nsegs;
3469         error = sysctl_handle_int(oidp, &segs, 0, req);
3470         if (error || req->newptr == NULL)
3471                 return error;
3472         if (segs <= 0)
3473                 return EINVAL;
3474
3475         ifnet_serialize_all(ifp);
3476
3477         /*
3478          * Don't allow int_tx_nsegs to become:
3479          * o  Less the oact_tx_desc
3480          * o  Too large that no TX desc will cause TX interrupt to
3481          *    be generated (OACTIVE will never recover)
3482          * o  Too small that will cause tx_dd[] overflow
3483          */
3484         if (segs < sc->oact_tx_desc ||
3485             segs >= sc->num_tx_desc - sc->oact_tx_desc ||
3486             segs < sc->num_tx_desc / EMX_TXDD_SAFE) {
3487                 error = EINVAL;
3488         } else {
3489                 error = 0;
3490                 sc->tx_int_nsegs = segs;
3491         }
3492
3493         ifnet_deserialize_all(ifp);
3494
3495         return error;
3496 }
3497
3498 static int
3499 emx_dma_alloc(struct emx_softc *sc)
3500 {
3501         int error, i;
3502
3503         /*
3504          * Create top level busdma tag
3505          */
3506         error = bus_dma_tag_create(NULL, 1, 0,
3507                         BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
3508                         NULL, NULL,
3509                         BUS_SPACE_MAXSIZE_32BIT, 0, BUS_SPACE_MAXSIZE_32BIT,
3510                         0, &sc->parent_dtag);
3511         if (error) {
3512                 device_printf(sc->dev, "could not create top level DMA tag\n");
3513                 return error;
3514         }
3515
3516         /*
3517          * Allocate transmit descriptors ring and buffers
3518          */
3519         error = emx_create_tx_ring(sc);
3520         if (error) {
3521                 device_printf(sc->dev, "Could not setup transmit structures\n");
3522                 return error;
3523         }
3524
3525         /*
3526          * Allocate receive descriptors ring and buffers
3527          */
3528         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3529                 error = emx_create_rx_ring(sc, &sc->rx_data[i]);
3530                 if (error) {
3531                         device_printf(sc->dev,
3532                             "Could not setup receive structures\n");
3533                         return error;
3534                 }
3535         }
3536         return 0;
3537 }
3538
3539 static void
3540 emx_dma_free(struct emx_softc *sc)
3541 {
3542         int i;
3543
3544         emx_destroy_tx_ring(sc, sc->num_tx_desc);
3545
3546         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3547                 emx_destroy_rx_ring(sc, &sc->rx_data[i],
3548                                     sc->rx_data[i].num_rx_desc);
3549         }
3550
3551         /* Free top level busdma tag */
3552         if (sc->parent_dtag != NULL)
3553                 bus_dma_tag_destroy(sc->parent_dtag);
3554 }
3555
3556 static void
3557 emx_serialize(struct ifnet *ifp, enum ifnet_serialize slz)
3558 {
3559         struct emx_softc *sc = ifp->if_softc;
3560
3561         switch (slz) {
3562         case IFNET_SERIALIZE_ALL:
3563                 lwkt_serialize_array_enter(sc->serializes, EMX_NSERIALIZE, 0);
3564                 break;
3565
3566         case IFNET_SERIALIZE_MAIN:
3567                 lwkt_serialize_enter(&sc->main_serialize);
3568                 break;
3569
3570         case IFNET_SERIALIZE_TX:
3571                 lwkt_serialize_enter(&sc->tx_serialize);
3572                 break;
3573
3574         case IFNET_SERIALIZE_RX(0):
3575                 lwkt_serialize_enter(&sc->rx_data[0].rx_serialize);
3576                 break;
3577
3578         case IFNET_SERIALIZE_RX(1):
3579                 lwkt_serialize_enter(&sc->rx_data[1].rx_serialize);
3580                 break;
3581
3582         default:
3583                 panic("%s unsupported serialize type\n", ifp->if_xname);
3584         }
3585 }
3586
3587 static void
3588 emx_deserialize(struct ifnet *ifp, enum ifnet_serialize slz)
3589 {
3590         struct emx_softc *sc = ifp->if_softc;
3591
3592         switch (slz) {
3593         case IFNET_SERIALIZE_ALL:
3594                 lwkt_serialize_array_exit(sc->serializes, EMX_NSERIALIZE, 0);
3595                 break;
3596
3597         case IFNET_SERIALIZE_MAIN:
3598                 lwkt_serialize_exit(&sc->main_serialize);
3599                 break;
3600
3601         case IFNET_SERIALIZE_TX:
3602                 lwkt_serialize_exit(&sc->tx_serialize);
3603                 break;
3604
3605         case IFNET_SERIALIZE_RX(0):
3606                 lwkt_serialize_exit(&sc->rx_data[0].rx_serialize);
3607                 break;
3608
3609         case IFNET_SERIALIZE_RX(1):
3610                 lwkt_serialize_exit(&sc->rx_data[1].rx_serialize);
3611                 break;
3612
3613         default:
3614                 panic("%s unsupported serialize type\n", ifp->if_xname);
3615         }
3616 }
3617
3618 static int
3619 emx_tryserialize(struct ifnet *ifp, enum ifnet_serialize slz)
3620 {
3621         struct emx_softc *sc = ifp->if_softc;
3622
3623         switch (slz) {
3624         case IFNET_SERIALIZE_ALL:
3625                 return lwkt_serialize_array_try(sc->serializes,
3626                                                 EMX_NSERIALIZE, 0);
3627
3628         case IFNET_SERIALIZE_MAIN:
3629                 return lwkt_serialize_try(&sc->main_serialize);
3630
3631         case IFNET_SERIALIZE_TX:
3632                 return lwkt_serialize_try(&sc->tx_serialize);
3633
3634         case IFNET_SERIALIZE_RX(0):
3635                 return lwkt_serialize_try(&sc->rx_data[0].rx_serialize);
3636
3637         case IFNET_SERIALIZE_RX(1):
3638                 return lwkt_serialize_try(&sc->rx_data[1].rx_serialize);
3639
3640         default:
3641                 panic("%s unsupported serialize type\n", ifp->if_xname);
3642         }
3643 }
3644
3645 static void
3646 emx_serialize_skipmain(struct emx_softc *sc)
3647 {
3648         lwkt_serialize_array_enter(sc->serializes, EMX_NSERIALIZE, 1);
3649 }
3650
3651 static void
3652 emx_deserialize_skipmain(struct emx_softc *sc)
3653 {
3654         lwkt_serialize_array_exit(sc->serializes, EMX_NSERIALIZE, 1);
3655 }
3656
3657 #ifdef INVARIANTS
3658
3659 static void
3660 emx_serialize_assert(struct ifnet *ifp, enum ifnet_serialize slz,
3661                      boolean_t serialized)
3662 {
3663         struct emx_softc *sc = ifp->if_softc;
3664         int i;
3665
3666         switch (slz) {
3667         case IFNET_SERIALIZE_ALL:
3668                 if (serialized) {
3669                         for (i = 0; i < EMX_NSERIALIZE; ++i)
3670                                 ASSERT_SERIALIZED(sc->serializes[i]);
3671                 } else {
3672                         for (i = 0; i < EMX_NSERIALIZE; ++i)
3673                                 ASSERT_NOT_SERIALIZED(sc->serializes[i]);
3674                 }
3675                 break;
3676
3677         case IFNET_SERIALIZE_MAIN:
3678                 if (serialized)
3679                         ASSERT_SERIALIZED(&sc->main_serialize);
3680                 else
3681                         ASSERT_NOT_SERIALIZED(&sc->main_serialize);
3682                 break;
3683
3684         case IFNET_SERIALIZE_TX:
3685                 if (serialized)
3686                         ASSERT_SERIALIZED(&sc->tx_serialize);
3687                 else
3688                         ASSERT_NOT_SERIALIZED(&sc->tx_serialize);
3689                 break;
3690
3691         case IFNET_SERIALIZE_RX(0):
3692                 if (serialized)
3693                         ASSERT_SERIALIZED(&sc->rx_data[0].rx_serialize);
3694                 else
3695                         ASSERT_NOT_SERIALIZED(&sc->rx_data[0].rx_serialize);
3696                 break;
3697
3698         case IFNET_SERIALIZE_RX(1):
3699                 if (serialized)
3700                         ASSERT_SERIALIZED(&sc->rx_data[1].rx_serialize);
3701                 else
3702                         ASSERT_NOT_SERIALIZED(&sc->rx_data[1].rx_serialize);
3703                 break;
3704
3705         default:
3706                 panic("%s unsupported serialize type\n", ifp->if_xname);
3707         }
3708 }
3709
3710 #endif  /* INVARIANTS */
3711
3712 #ifdef IFPOLL_ENABLE
3713
3714 static void
3715 emx_qpoll_status(struct ifnet *ifp, int pollhz __unused)
3716 {
3717         struct emx_softc *sc = ifp->if_softc;
3718         uint32_t reg_icr;
3719
3720         ASSERT_SERIALIZED(&sc->main_serialize);
3721
3722         reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
3723         if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
3724                 emx_serialize_skipmain(sc);
3725
3726                 callout_stop(&sc->timer);
3727                 sc->hw.mac.get_link_status = 1;
3728                 emx_update_link_status(sc);
3729                 callout_reset(&sc->timer, hz, emx_timer, sc);
3730
3731                 emx_deserialize_skipmain(sc);
3732         }
3733 }
3734
3735 static void
3736 emx_qpoll_tx(struct ifnet *ifp, void *arg __unused, int cycle __unused)
3737 {
3738         struct emx_softc *sc = ifp->if_softc;
3739
3740         ASSERT_SERIALIZED(&sc->tx_serialize);
3741
3742         emx_txeof(sc);
3743         if (!ifq_is_empty(&ifp->if_snd))
3744                 if_devstart(ifp);
3745 }
3746
3747 static void
3748 emx_qpoll_rx(struct ifnet *ifp, void *arg, int cycle)
3749 {
3750         struct emx_softc *sc = ifp->if_softc;
3751         struct emx_rxdata *rdata = arg;
3752
3753         ASSERT_SERIALIZED(&rdata->rx_serialize);
3754
3755         emx_rxeof(sc, rdata - sc->rx_data, cycle);
3756 }
3757
3758 static void
3759 emx_qpoll(struct ifnet *ifp, struct ifpoll_info *info)
3760 {
3761         struct emx_softc *sc = ifp->if_softc;
3762
3763         ASSERT_IFNET_SERIALIZED_ALL(ifp);
3764
3765         if (info) {
3766                 int i;
3767
3768                 info->ifpi_status.status_func = emx_qpoll_status;
3769                 info->ifpi_status.serializer = &sc->main_serialize;
3770
3771                 info->ifpi_tx[0].poll_func = emx_qpoll_tx;
3772                 info->ifpi_tx[0].arg = NULL;
3773                 info->ifpi_tx[0].serializer = &sc->tx_serialize;
3774
3775                 for (i = 0; i < sc->rx_ring_cnt; ++i) {
3776                         info->ifpi_rx[i].poll_func = emx_qpoll_rx;
3777                         info->ifpi_rx[i].arg = &sc->rx_data[i];
3778                         info->ifpi_rx[i].serializer =
3779                                 &sc->rx_data[i].rx_serialize;
3780                 }
3781
3782                 if (ifp->if_flags & IFF_RUNNING)
3783                         emx_disable_intr(sc);
3784         } else if (ifp->if_flags & IFF_RUNNING) {
3785                 emx_enable_intr(sc);
3786         }
3787 }
3788
3789 #endif  /* IFPOLL_ENABLE */