sys/platform/pc64/x86_64/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
  27  */
  28
  29 #include "opt_cpu.h"
  30
  31 #include <sys/param.h>
  32 #include <sys/systm.h>
  33 #include <sys/kernel.h>
  34 #include <sys/sysctl.h>
  35 #include <sys/malloc.h>
  36 #include <sys/memrange.h>
  37 #include <sys/cons.h>   /* cngetc() */
  38 #include <sys/machintr.h>
  39
  40 #include <sys/mplock2.h>
  41
  42 #include <vm/vm.h>
  43 #include <vm/vm_param.h>
  44 #include <vm/pmap.h>
  45 #include <vm/vm_kern.h>
  46 #include <vm/vm_extern.h>
  47 #include <sys/lock.h>
  48 #include <vm/vm_map.h>
  49 #include <sys/user.h>
  50 #ifdef GPROF
  51 #include <sys/gmon.h>
  52 #endif
  53
  54 #include <machine/smp.h>
  55 #include <machine_base/apic/apicreg.h>
  56 #include <machine/atomic.h>
  57 #include <machine/cpufunc.h>
  58 #include <machine_base/apic/mpapic.h>
  59 #include <machine/psl.h>
  60 #include <machine/segments.h>
  61 #include <machine/tss.h>
  62 #include <machine/specialreg.h>
  63 #include <machine/globaldata.h>
  64
  65 #include <machine/md_var.h>             /* setidt() */
  66 #include <machine_base/icu/icu.h>               /* IPIs */
  67 #include <machine_base/isa/intr_machdep.h>      /* IPIs */
  68
  69 #define FIXUP_EXTRA_APIC_INTS   8       /* additional entries we may create */
  70
  71 #define WARMBOOT_TARGET         0
  72 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  73 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  74
  75 #define BIOS_BASE               (0xf0000)
  76 #define BIOS_SIZE               (0x10000)
  77 #define BIOS_COUNT              (BIOS_SIZE/4)
  78
  79 #define CMOS_REG                (0x70)
  80 #define CMOS_DATA               (0x71)
  81 #define BIOS_RESET              (0x0f)
  82 #define BIOS_WARM               (0x0a)
  83
  84 #define PROCENTRY_FLAG_EN       0x01
  85 #define PROCENTRY_FLAG_BP       0x02
  86 #define IOAPICENTRY_FLAG_EN     0x01
  87
  88
  89 /* MP Floating Pointer Structure */
  90 typedef struct MPFPS {
  91         char    signature[4];
  92         u_int32_t pap;
  93         u_char  length;
  94         u_char  spec_rev;
  95         u_char  checksum;
  96         u_char  mpfb1;
  97         u_char  mpfb2;
  98         u_char  mpfb3;
  99         u_char  mpfb4;
 100         u_char  mpfb5;
 101 }      *mpfps_t;
 102
 103 /* MP Configuration Table Header */
 104 typedef struct MPCTH {
 105         char    signature[4];
 106         u_short base_table_length;
 107         u_char  spec_rev;
 108         u_char  checksum;
 109         u_char  oem_id[8];
 110         u_char  product_id[12];
 111         u_int32_t oem_table_pointer;
 112         u_short oem_table_size;
 113         u_short entry_count;
 114         u_int32_t apic_address;
 115         u_short extended_table_length;
 116         u_char  extended_table_checksum;
 117         u_char  reserved;
 118 }      *mpcth_t;
 119
 120
 121 typedef struct PROCENTRY {
 122         u_char  type;
 123         u_char  apic_id;
 124         u_char  apic_version;
 125         u_char  cpu_flags;
 126         u_int32_t cpu_signature;
 127         u_int32_t feature_flags;
 128         u_int32_t reserved1;
 129         u_int32_t reserved2;
 130 }      *proc_entry_ptr;
 131
 132 typedef struct BUSENTRY {
 133         u_char  type;
 134         u_char  bus_id;
 135         char    bus_type[6];
 136 }      *bus_entry_ptr;
 137
 138 typedef struct IOAPICENTRY {
 139         u_char  type;
 140         u_char  apic_id;
 141         u_char  apic_version;
 142         u_char  apic_flags;
 143         u_int32_t apic_address;
 144 }      *io_apic_entry_ptr;
 145
 146 typedef struct INTENTRY {
 147         u_char  type;
 148         u_char  int_type;
 149         u_short int_flags;
 150         u_char  src_bus_id;
 151         u_char  src_bus_irq;
 152         u_char  dst_apic_id;
 153         u_char  dst_apic_int;
 154 }      *int_entry_ptr;
 155
 156 /* descriptions of MP basetable entries */
 157 typedef struct BASETABLE_ENTRY {
 158         u_char  type;
 159         u_char  length;
 160         char    name[16];
 161 }       basetable_entry;
 162
 163 struct mptable_pos {
 164         mpfps_t         mp_fps;
 165         mpcth_t         mp_cth;
 166         vm_size_t       mp_cth_mapsz;
 167 };
 168
 169 /*
 170  * this code MUST be enabled here and in mpboot.s.
 171  * it follows the very early stages of AP boot by placing values in CMOS ram.
 172  * it NORMALLY will never be needed and thus the primitive method for enabling.
 173  *
 174  */
 175 #if defined(CHECK_POINTS)
 176 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
 177 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
 178
 179 #define CHECK_INIT(D);                          \
 180         CHECK_WRITE(0x34, (D));                 \
 181         CHECK_WRITE(0x35, (D));                 \
 182         CHECK_WRITE(0x36, (D));                 \
 183         CHECK_WRITE(0x37, (D));                 \
 184         CHECK_WRITE(0x38, (D));                 \
 185         CHECK_WRITE(0x39, (D));
 186
 187 #define CHECK_PRINT(S);                         \
 188         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 189            (S),                                 \
 190            CHECK_READ(0x34),                    \
 191            CHECK_READ(0x35),                    \
 192            CHECK_READ(0x36),                    \
 193            CHECK_READ(0x37),                    \
 194            CHECK_READ(0x38),                    \
 195            CHECK_READ(0x39));
 196
 197 #else                           /* CHECK_POINTS */
 198
 199 #define CHECK_INIT(D)
 200 #define CHECK_PRINT(S)
 201
 202 #endif                          /* CHECK_POINTS */
 203
 204 /*
 205  * Values to send to the POST hardware.
 206  */
 207 #define MP_BOOTADDRESS_POST     0x10
 208 #define MP_PROBE_POST           0x11
 209 #define MPTABLE_PASS1_POST      0x12
 210
 211 #define MP_START_POST           0x13
 212 #define MP_ENABLE_POST          0x14
 213 #define MPTABLE_PASS2_POST      0x15
 214
 215 #define START_ALL_APS_POST      0x16
 216 #define INSTALL_AP_TRAMP_POST   0x17
 217 #define START_AP_POST           0x18
 218
 219 #define MP_ANNOUNCE_POST        0x19
 220
 221 static int need_hyperthreading_fixup;
 222 static u_int logical_cpus;
 223 u_int   logical_cpus_mask;
 224
 225 static int madt_probe_test;
 226 TUNABLE_INT("hw.madt_probe_test", &madt_probe_test);
 227
 228 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 229 int     current_postcode;
 230
 231 /** XXX FIXME: what system files declare these??? */
 232 extern struct region_descriptor r_gdt, r_idt;
 233
 234 int     bsp_apic_ready = 0;     /* flags useability of BSP apic */
 235 int     mp_naps;                /* # of Applications processors */
 236 int     mp_nbusses;             /* # of busses */
 237 #ifdef APIC_IO
 238 int     mp_napics;              /* # of IO APICs */
 239 #endif
 240 vm_offset_t cpu_apic_address;
 241 #ifdef APIC_IO
 242 vm_offset_t io_apic_address[NAPICID];   /* NAPICID is more than enough */
 243 u_int32_t *io_apic_versions;
 244 #endif
 245 extern  int nkpt;
 246
 247 u_int32_t cpu_apic_versions[MAXCPU];
 248 int64_t tsc0_offset;
 249 extern int64_t tsc_offsets[];
 250
 251 extern u_long ebda_addr;
 252
 253 #ifdef APIC_IO
 254 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
 255 #endif
 256
 257 /*
 258  * APIC ID logical/physical mapping structures.
 259  * We oversize these to simplify boot-time config.
 260  */
 261 int     cpu_num_to_apic_id[NAPICID];
 262 #ifdef APIC_IO
 263 int     io_num_to_apic_id[NAPICID];
 264 #endif
 265 int     apic_id_to_logical[NAPICID];
 266
 267 /* AP uses this during bootstrap.  Do not staticize.  */
 268 char *bootSTK;
 269 static int bootAP;
 270
 271 /*
 272  * SMP page table page.  Setup by locore to point to a page table
 273  * page from which we allocate per-cpu privatespace areas io_apics,
 274  * and so forth.
 275  */
 276
 277 #define IO_MAPPING_START_INDEX  \
 278                 (SMP_MAXCPU * sizeof(struct privatespace) / PAGE_SIZE)
 279
 280 extern pt_entry_t *SMPpt;
 281
 282 struct pcb stoppcbs[MAXCPU];
 283
 284 extern inthand_t IDTVEC(fast_syscall), IDTVEC(fast_syscall32);
 285
 286 /*
 287  * Local data and functions.
 288  */
 289
 290 static u_int    boot_address;
 291 static u_int    base_memory;
 292 static int      mp_finish;
 293
 294 static void     mp_enable(u_int boot_addr);
 295
 296 static int      mptable_probe(void);
 297 static long     mptable_search_sig(u_int32_t target, int count);
 298 static void     mptable_hyperthread_fixup(u_int id_mask);
 299 static void     mptable_pass1(struct mptable_pos *);
 300 static int      mptable_pass2(struct mptable_pos *);
 301 static void     mptable_default(int type);
 302 static void     mptable_fix(void);
 303 static void     mptable_map(struct mptable_pos *, vm_paddr_t);
 304 static void     mptable_unmap(struct mptable_pos *);
 305
 306 #ifdef APIC_IO
 307 static void     setup_apic_irq_mapping(void);
 308 static int      apic_int_is_bus_type(int intr, int bus_type);
 309 #endif
 310 static int      start_all_aps(u_int boot_addr);
 311 #if 0
 312 static void     install_ap_tramp(u_int boot_addr);
 313 #endif
 314 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
 315 static int      smitest(void);
 316
 317 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 318 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 319 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 320 static u_int    bootMP_size;
 321
 322 /*
 323  * Calculate usable address in base memory for AP trampoline code.
 324  */
 325 u_int
 326 mp_bootaddress(u_int basemem)
 327 {
 328         POSTCODE(MP_BOOTADDRESS_POST);
 329
 330         base_memory = basemem;
 331
 332         bootMP_size = mptramp_end - mptramp_start;
 333         boot_address = trunc_page(basemem * 1024); /* round down to 4k boundary */
 334         if (((basemem * 1024) - boot_address) < bootMP_size)
 335                 boot_address -= PAGE_SIZE;      /* not enough, lower by 4k */
 336         /* 3 levels of page table pages */
 337         mptramp_pagetables = boot_address - (PAGE_SIZE * 3);
 338
 339         return mptramp_pagetables;
 340 }
 341
 342
 343 /*
 344  * Look for an Intel MP spec table (ie, SMP capable hardware).
 345  */
 346 static int
 347 mptable_probe(void)
 348 {
 349         long    x;
 350         u_int32_t target;
 351
 352         /*
 353          * Make sure our SMPpt[] page table is big enough to hold all the
 354          * mappings we need.
 355          */
 356         KKASSERT(IO_MAPPING_START_INDEX < NPTEPG - 2);
 357
 358         POSTCODE(MP_PROBE_POST);
 359
 360         /* see if EBDA exists */
 361         if (ebda_addr != 0) {
 362                 /* search first 1K of EBDA */
 363                 target = (u_int32_t)ebda_addr;
 364                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 365                         return x;
 366         } else {
 367                 /* last 1K of base memory, effective 'top of base' passed in */
 368                 target = (u_int32_t)(base_memory - 0x400);
 369                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 370                         return x;
 371         }
 372
 373         /* search the BIOS */
 374         target = (u_int32_t)BIOS_BASE;
 375         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
 376                 return x;
 377
 378         /* nothing found */
 379         return 0;
 380 }
 381
 382
 383 /*
 384  * Startup the SMP processors.
 385  */
 386 void
 387 mp_start(void)
 388 {
 389         POSTCODE(MP_START_POST);
 390         mp_enable(boot_address);
 391 }
 392
 393
 394 /*
 395  * Print various information about the SMP system hardware and setup.
 396  */
 397 void
 398 mp_announce(void)
 399 {
 400         int     x;
 401
 402         POSTCODE(MP_ANNOUNCE_POST);
 403
 404         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 405         kprintf(" cpu0 (BSP): apic id: %2d", CPU_TO_ID(0));
 406         kprintf(", version: 0x%08x", cpu_apic_versions[0]);
 407         kprintf(", at 0x%08jx\n", (intmax_t)cpu_apic_address);
 408         for (x = 1; x <= mp_naps; ++x) {
 409                 kprintf(" cpu%d (AP):  apic id: %2d", x, CPU_TO_ID(x));
 410                 kprintf(", version: 0x%08x", cpu_apic_versions[x]);
 411                 kprintf(", at 0x%08jx\n", (intmax_t)cpu_apic_address);
 412         }
 413
 414 #if defined(APIC_IO)
 415         for (x = 0; x < mp_napics; ++x) {
 416                 kprintf(" io%d (APIC): apic id: %2d", x, IO_TO_ID(x));
 417                 kprintf(", version: 0x%08x", io_apic_versions[x]);
 418                 kprintf(", at 0x%08lx\n", io_apic_address[x]);
 419         }
 420 #else
 421         kprintf(" Warning: APIC I/O disabled\n");
 422 #endif  /* APIC_IO */
 423 }
 424
 425 /*
 426  * AP cpu's call this to sync up protected mode.
 427  *
 428  * WARNING! %gs is not set up on entry.  This routine sets up %gs.
 429  */
 430 void
 431 init_secondary(void)
 432 {
 433         int     gsel_tss;
 434         int     x, myid = bootAP;
 435         u_int64_t msr, cr0;
 436         struct mdglobaldata *md;
 437         struct privatespace *ps;
 438
 439         ps = &CPU_prvspace[myid];
 440
 441         gdt_segs[GPROC0_SEL].ssd_base =
 442                 (long) &ps->mdglobaldata.gd_common_tss;
 443         ps->mdglobaldata.mi.gd_prvspace = ps;
 444
 445         /* We fill the 32-bit segment descriptors */
 446         for (x = 0; x < NGDT; x++) {
 447                 if (x != GPROC0_SEL && x != (GPROC0_SEL + 1))
 448                         ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x]);
 449         }
 450         /* And now a 64-bit one */
 451         ssdtosyssd(&gdt_segs[GPROC0_SEL],
 452             (struct system_segment_descriptor *)&gdt[myid * NGDT + GPROC0_SEL]);
 453
 454         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 455         r_gdt.rd_base = (long) &gdt[myid * NGDT];
 456         lgdt(&r_gdt);                   /* does magic intra-segment return */
 457
 458         /* lgdt() destroys the GSBASE value, so we load GSBASE after lgdt() */
 459         wrmsr(MSR_FSBASE, 0);           /* User value */
 460         wrmsr(MSR_GSBASE, (u_int64_t)ps);
 461         wrmsr(MSR_KGSBASE, 0);          /* XXX User value while we're in the kernel */
 462
 463         lidt(&r_idt);
 464
 465 #if 0
 466         lldt(_default_ldt);
 467         mdcpu->gd_currentldt = _default_ldt;
 468 #endif
 469
 470         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 471         gdt[myid * NGDT + GPROC0_SEL].sd_type = SDT_SYSTSS;
 472
 473         md = mdcpu;     /* loaded through %gs:0 (mdglobaldata.mi.gd_prvspace)*/
 474
 475         md->gd_common_tss.tss_rsp0 = 0; /* not used until after switch */
 476 #if 0 /* JG XXX */
 477         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 478 #endif
 479         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL];
 480         md->gd_common_tssd = *md->gd_tss_gdt;
 481 #if 0 /* JG XXX */
 482         md->gd_common_tss.tss_ist1 = (long)&doublefault_stack[PAGE_SIZE];
 483 #endif
 484         ltr(gsel_tss);
 485
 486         /*
 487          * Set to a known state:
 488          * Set by mpboot.s: CR0_PG, CR0_PE
 489          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 490          */
 491         cr0 = rcr0();
 492         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 493         load_cr0(cr0);
 494
 495         /* Set up the fast syscall stuff */
 496         msr = rdmsr(MSR_EFER) | EFER_SCE;
 497         wrmsr(MSR_EFER, msr);
 498         wrmsr(MSR_LSTAR, (u_int64_t)IDTVEC(fast_syscall));
 499         wrmsr(MSR_CSTAR, (u_int64_t)IDTVEC(fast_syscall32));
 500         msr = ((u_int64_t)GSEL(GCODE_SEL, SEL_KPL) << 32) |
 501               ((u_int64_t)GSEL(GUCODE32_SEL, SEL_UPL) << 48);
 502         wrmsr(MSR_STAR, msr);
 503         wrmsr(MSR_SF_MASK, PSL_NT|PSL_T|PSL_I|PSL_C|PSL_D);
 504
 505         pmap_set_opt();         /* PSE/4MB pages, etc */
 506 #if JGXXX
 507         /* Initialize the PAT MSR. */
 508         pmap_init_pat();
 509 #endif
 510
 511         /* set up CPU registers and state */
 512         cpu_setregs();
 513
 514         /* set up SSE/NX registers */
 515         initializecpu();
 516
 517         /* set up FPU state on the AP */
 518         npxinit(__INITIAL_NPXCW__);
 519
 520         /* disable the APIC, just to be SURE */
 521         lapic->svr &= ~APIC_SVR_ENABLE;
 522
 523         /* data returned to BSP */
 524         cpu_apic_versions[0] = lapic->version;
 525 }
 526
 527 /*******************************************************************
 528  * local functions and data
 529  */
 530
 531 /*
 532  * start the SMP system
 533  */
 534 static void
 535 mp_enable(u_int boot_addr)
 536 {
 537         int     x;
 538 #if defined(APIC_IO)
 539         int     apic;
 540         u_int   ux;
 541 #endif  /* APIC_IO */
 542         vm_paddr_t mpfps_paddr;
 543
 544         POSTCODE(MP_ENABLE_POST);
 545
 546         if (madt_probe_test)
 547                 mpfps_paddr = 0;
 548         else
 549                 mpfps_paddr = mptable_probe();
 550
 551         if (mpfps_paddr) {
 552                 struct mptable_pos mpt;
 553
 554                 mptable_map(&mpt, mpfps_paddr);
 555
 556                 /*
 557                  * We can safely map physical memory into SMPpt after
 558                  * mptable_pass1() completes.
 559                  */
 560                 mptable_pass1(&mpt);
 561
 562                 if (cpu_apic_address == 0)
 563                         panic("mp_enable: no local apic!\n");
 564
 565                 /* examine the MP table for needed info */
 566                 x = mptable_pass2(&mpt);
 567
 568                 mptable_unmap(&mpt);
 569
 570                 /*
 571                  * can't process default configs till the
 572                  * CPU APIC is pmapped
 573                  */
 574                 if (x)
 575                         mptable_default(x);
 576
 577                 /* post scan cleanup */
 578                 mptable_fix();
 579         } else {
 580                 vm_paddr_t madt_paddr;
 581                 int bsp_apic_id;
 582
 583                 madt_paddr = madt_probe();
 584                 if (madt_paddr == 0)
 585                         panic("mp_enable: madt_probe failed\n");
 586
 587                 cpu_apic_address = madt_pass1(madt_paddr);
 588                 if (cpu_apic_address == 0)
 589                         panic("mp_enable: no local apic (madt)!\n");
 590
 591                 /*
 592                  * XXX: where is the best place to set lapic?
 593                  */
 594                 lapic = pmap_mapdev_uncacheable(cpu_apic_address, sizeof(struct LAPIC));
 595
 596                 bsp_apic_id = (lapic->id & 0xff000000) >> 24;
 597                 if (madt_pass2(madt_paddr, bsp_apic_id))
 598                         panic("mp_enable: madt_pass2 failed\n");
 599         }
 600
 601 #if defined(APIC_IO)
 602
 603         setup_apic_irq_mapping();
 604
 605         /* fill the LOGICAL io_apic_versions table */
 606         for (apic = 0; apic < mp_napics; ++apic) {
 607                 ux = io_apic_read(apic, IOAPIC_VER);
 608                 io_apic_versions[apic] = ux;
 609                 io_apic_set_id(apic, IO_TO_ID(apic));
 610         }
 611
 612         /* program each IO APIC in the system */
 613         for (apic = 0; apic < mp_napics; ++apic)
 614                 if (io_apic_setup(apic) < 0)
 615                         panic("IO APIC setup failure");
 616
 617 #endif  /* APIC_IO */
 618
 619         /*
 620          * These are required for SMP operation
 621          */
 622
 623         /* install a 'Spurious INTerrupt' vector */
 624         setidt(XSPURIOUSINT_OFFSET, Xspuriousint,
 625                SDT_SYSIGT, SEL_KPL, 0);
 626
 627         /* install an inter-CPU IPI for TLB invalidation */
 628         setidt(XINVLTLB_OFFSET, Xinvltlb,
 629                SDT_SYSIGT, SEL_KPL, 0);
 630
 631         /* install an inter-CPU IPI for IPIQ messaging */
 632         setidt(XIPIQ_OFFSET, Xipiq,
 633                SDT_SYSIGT, SEL_KPL, 0);
 634
 635         /* install a timer vector */
 636         setidt(XTIMER_OFFSET, Xtimer,
 637                SDT_SYSIGT, SEL_KPL, 0);
 638
 639         /* install an inter-CPU IPI for CPU stop/restart */
 640         setidt(XCPUSTOP_OFFSET, Xcpustop,
 641                SDT_SYSIGT, SEL_KPL, 0);
 642
 643         /* start each Application Processor */
 644         start_all_aps(boot_addr);
 645 }
 646
 647
 648 /*
 649  * look for the MP spec signature
 650  */
 651
 652 /* string defined by the Intel MP Spec as identifying the MP table */
 653 #define MP_SIG          0x5f504d5f      /* _MP_ */
 654 #define NEXT(X)         ((X) += 4)
 655 static long
 656 mptable_search_sig(u_int32_t target, int count)
 657 {
 658         vm_size_t map_size;
 659         u_int32_t *addr;
 660         int x, ret;
 661
 662         KKASSERT(target != 0);
 663
 664         map_size = count * sizeof(u_int32_t);
 665         addr = pmap_mapdev((vm_paddr_t)target, map_size);
 666
 667         ret = 0;
 668         for (x = 0; x < count; NEXT(x)) {
 669                 if (addr[x] == MP_SIG) {
 670                         /* make array index a byte index */
 671                         ret = target + (x * sizeof(u_int32_t));
 672                         break;
 673                 }
 674         }
 675
 676         pmap_unmapdev((vm_offset_t)addr, map_size);
 677         return ret;
 678 }
 679
 680
 681 static basetable_entry basetable_entry_types[] =
 682 {
 683         {0, 20, "Processor"},
 684         {1, 8, "Bus"},
 685         {2, 8, "I/O APIC"},
 686         {3, 8, "I/O INT"},
 687         {4, 8, "Local INT"}
 688 };
 689
 690 typedef struct BUSDATA {
 691         u_char  bus_id;
 692         enum busTypes bus_type;
 693 }       bus_datum;
 694
 695 typedef struct INTDATA {
 696         u_char  int_type;
 697         u_short int_flags;
 698         u_char  src_bus_id;
 699         u_char  src_bus_irq;
 700         u_char  dst_apic_id;
 701         u_char  dst_apic_int;
 702         u_char  int_vector;
 703 }       io_int, local_int;
 704
 705 typedef struct BUSTYPENAME {
 706         u_char  type;
 707         char    name[7];
 708 }       bus_type_name;
 709
 710 static bus_type_name bus_type_table[] =
 711 {
 712         {CBUS, "CBUS"},
 713         {CBUSII, "CBUSII"},
 714         {EISA, "EISA"},
 715         {MCA, "MCA"},
 716         {UNKNOWN_BUSTYPE, "---"},
 717         {ISA, "ISA"},
 718         {MCA, "MCA"},
 719         {UNKNOWN_BUSTYPE, "---"},
 720         {UNKNOWN_BUSTYPE, "---"},
 721         {UNKNOWN_BUSTYPE, "---"},
 722         {UNKNOWN_BUSTYPE, "---"},
 723         {UNKNOWN_BUSTYPE, "---"},
 724         {PCI, "PCI"},
 725         {UNKNOWN_BUSTYPE, "---"},
 726         {UNKNOWN_BUSTYPE, "---"},
 727         {UNKNOWN_BUSTYPE, "---"},
 728         {UNKNOWN_BUSTYPE, "---"},
 729         {XPRESS, "XPRESS"},
 730         {UNKNOWN_BUSTYPE, "---"}
 731 };
 732 /* from MP spec v1.4, table 5-1 */
 733 static int default_data[7][5] =
 734 {
 735 /*   nbus, id0, type0, id1, type1 */
 736         {1, 0, ISA, 255, 255},
 737         {1, 0, EISA, 255, 255},
 738         {1, 0, EISA, 255, 255},
 739         {1, 0, MCA, 255, 255},
 740         {2, 0, ISA, 1, PCI},
 741         {2, 0, EISA, 1, PCI},
 742         {2, 0, MCA, 1, PCI}
 743 };
 744
 745
 746 /* the bus data */
 747 static bus_datum *bus_data;
 748
 749 #ifdef APIC_IO
 750 /* the IO INT data, one entry per possible APIC INTerrupt */
 751 static io_int  *io_apic_ints;
 752 static int nintrs;
 753 #endif
 754
 755 static int processor_entry      (proc_entry_ptr entry, int cpu);
 756 static int bus_entry            (bus_entry_ptr entry, int bus);
 757 #ifdef APIC_IO
 758 static int io_apic_entry        (io_apic_entry_ptr entry, int apic);
 759 static int int_entry            (int_entry_ptr entry, int intr);
 760 #endif
 761 static int lookup_bus_type      (char *name);
 762
 763
 764 /*
 765  * 1st pass on motherboard's Intel MP specification table.
 766  *
 767  * determines:
 768  *      cpu_apic_address (common to all CPUs)
 769  *      io_apic_address[N]
 770  *      mp_naps
 771  *      mp_nbusses
 772  *      mp_napics
 773  *      nintrs
 774  *      need_hyperthreading_fixup
 775  *      logical_cpus
 776  */
 777 static void
 778 mptable_pass1(struct mptable_pos *mpt)
 779 {
 780 #ifdef APIC_IO
 781         int     x;
 782 #endif
 783         mpfps_t fps;
 784         mpcth_t cth;
 785         int     totalSize;
 786         void*   position;
 787         int     count;
 788         int     type;
 789         u_int   id_mask;
 790
 791         POSTCODE(MPTABLE_PASS1_POST);
 792
 793         fps = mpt->mp_fps;
 794         KKASSERT(fps != NULL);
 795
 796 #ifdef APIC_IO
 797         /* clear various tables */
 798         for (x = 0; x < NAPICID; ++x) {
 799                 io_apic_address[x] = ~0;        /* IO APIC address table */
 800         }
 801 #endif
 802
 803         /* init everything to empty */
 804         mp_naps = 0;
 805         mp_nbusses = 0;
 806 #ifdef APIC_IO
 807         mp_napics = 0;
 808         nintrs = 0;
 809 #endif
 810         id_mask = 0;
 811
 812         /* check for use of 'default' configuration */
 813         if (fps->mpfb1 != 0) {
 814                 /* use default addresses */
 815                 cpu_apic_address = DEFAULT_APIC_BASE;
 816 #ifdef APIC_IO
 817                 io_apic_address[0] = DEFAULT_IO_APIC_BASE;
 818 #endif
 819
 820                 /* fill in with defaults */
 821                 mp_naps = 2;            /* includes BSP */
 822                 mp_nbusses = default_data[fps->mpfb1 - 1][0];
 823 #if defined(APIC_IO)
 824                 mp_napics = 1;
 825                 nintrs = 16;
 826 #endif  /* APIC_IO */
 827         }
 828         else {
 829                 cth = mpt->mp_cth;
 830                 if (cth == NULL)
 831                         panic("MP Configuration Table Header MISSING!");
 832
 833                 cpu_apic_address = (vm_offset_t) cth->apic_address;
 834
 835                 /* walk the table, recording info of interest */
 836                 totalSize = cth->base_table_length - sizeof(struct MPCTH);
 837                 position = (u_char *) cth + sizeof(struct MPCTH);
 838                 count = cth->entry_count;
 839
 840                 while (count--) {
 841                         switch (type = *(u_char *) position) {
 842                         case 0: /* processor_entry */
 843                                 if (((proc_entry_ptr)position)->cpu_flags
 844                                     & PROCENTRY_FLAG_EN) {
 845                                         ++mp_naps;
 846                                         id_mask |= 1 <<
 847                                             ((proc_entry_ptr)position)->apic_id;
 848                                 }
 849                                 break;
 850                         case 1: /* bus_entry */
 851                                 ++mp_nbusses;
 852                                 break;
 853                         case 2: /* io_apic_entry */
 854 #ifdef APIC_IO
 855                                 if (((io_apic_entry_ptr)position)->apic_flags
 856                                         & IOAPICENTRY_FLAG_EN)
 857                                         io_apic_address[mp_napics++] =
 858                                             (vm_offset_t)((io_apic_entry_ptr)
 859                                                 position)->apic_address;
 860 #endif
 861                                 break;
 862                         case 3: /* int_entry */
 863 #ifdef APIC_IO
 864                                 ++nintrs;
 865 #endif
 866                                 break;
 867                         case 4: /* int_entry */
 868                                 break;
 869                         default:
 870                                 panic("mpfps Base Table HOSED!");
 871                                 /* NOTREACHED */
 872                         }
 873
 874                         totalSize -= basetable_entry_types[type].length;
 875                         position = (uint8_t *)position +
 876                             basetable_entry_types[type].length;
 877                 }
 878         }
 879
 880         /* qualify the numbers */
 881         if (mp_naps > MAXCPU) {
 882                 kprintf("Warning: only using %d of %d available CPUs!\n",
 883                         MAXCPU, mp_naps);
 884                 mp_naps = MAXCPU;
 885         }
 886
 887         /* See if we need to fixup HT logical CPUs. */
 888         mptable_hyperthread_fixup(id_mask);
 889
 890         --mp_naps;      /* subtract the BSP */
 891 }
 892
 893
 894 /*
 895  * 2nd pass on motherboard's Intel MP specification table.
 896  *
 897  * sets:
 898  *      logical_cpus_mask
 899  *      ID_TO_IO(N), phy APIC ID to log CPU/IO table
 900  *      CPU_TO_ID(N), logical CPU to APIC ID table
 901  *      IO_TO_ID(N), logical IO to APIC ID table
 902  *      bus_data[N]
 903  *      io_apic_ints[N]
 904  */
 905 static int
 906 mptable_pass2(struct mptable_pos *mpt)
 907 {
 908         struct PROCENTRY proc;
 909         int     x;
 910         mpfps_t fps;
 911         mpcth_t cth;
 912         int     totalSize;
 913         void*   position;
 914         int     count;
 915         int     type;
 916         int     apic, bus, cpu, intr;
 917         int     i;
 918
 919         POSTCODE(MPTABLE_PASS2_POST);
 920
 921         fps = mpt->mp_fps;
 922         KKASSERT(fps != NULL);
 923
 924         /* Initialize fake proc entry for use with HT fixup. */
 925         bzero(&proc, sizeof(proc));
 926         proc.type = 0;
 927         proc.cpu_flags = PROCENTRY_FLAG_EN;
 928
 929 #ifdef APIC_IO
 930         MALLOC(io_apic_versions, u_int32_t *, sizeof(u_int32_t) * mp_napics,
 931             M_DEVBUF, M_WAITOK);
 932         MALLOC(ioapic, volatile ioapic_t **, sizeof(ioapic_t *) * mp_napics,
 933             M_DEVBUF, M_WAITOK | M_ZERO);
 934         MALLOC(io_apic_ints, io_int *, sizeof(io_int) * (nintrs + FIXUP_EXTRA_APIC_INTS),
 935             M_DEVBUF, M_WAITOK);
 936 #endif
 937         MALLOC(bus_data, bus_datum *, sizeof(bus_datum) * mp_nbusses,
 938             M_DEVBUF, M_WAITOK);
 939
 940 #ifdef APIC_IO
 941         for (i = 0; i < mp_napics; i++) {
 942                 ioapic[i] = permanent_io_mapping(io_apic_address[i]);
 943         }
 944 #endif
 945
 946         /* clear various tables */
 947         for (x = 0; x < NAPICID; ++x) {
 948                 CPU_TO_ID(x) = -1;      /* logical CPU to APIC ID table */
 949 #ifdef APIC_IO
 950                 ID_TO_IO(x) = -1;       /* phy APIC ID to log CPU/IO table */
 951                 IO_TO_ID(x) = -1;       /* logical IO to APIC ID table */
 952 #endif
 953         }
 954
 955         /* clear bus data table */
 956         for (x = 0; x < mp_nbusses; ++x)
 957                 bus_data[x].bus_id = 0xff;
 958
 959 #ifdef APIC_IO
 960         /* clear IO APIC INT table */
 961         for (x = 0; x < (nintrs + 1); ++x) {
 962                 io_apic_ints[x].int_type = 0xff;
 963                 io_apic_ints[x].int_vector = 0xff;
 964         }
 965 #endif
 966
 967         /* record whether PIC or virtual-wire mode */
 968         machintr_setvar_simple(MACHINTR_VAR_IMCR_PRESENT, fps->mpfb2 & 0x80);
 969
 970         /* check for use of 'default' configuration */
 971         if (fps->mpfb1 != 0)
 972                 return fps->mpfb1;      /* return default configuration type */
 973
 974         cth = mpt->mp_cth;
 975         if (cth == NULL)
 976                 panic("MP Configuration Table Header MISSING!");
 977
 978         /* walk the table, recording info of interest */
 979         totalSize = cth->base_table_length - sizeof(struct MPCTH);
 980         position = (u_char *) cth + sizeof(struct MPCTH);
 981         count = cth->entry_count;
 982         apic = bus = intr = 0;
 983         cpu = 1;                                /* pre-count the BSP */
 984
 985         while (count--) {
 986                 switch (type = *(u_char *) position) {
 987                 case 0:
 988                         if (processor_entry(position, cpu))
 989                                 ++cpu;
 990
 991                         if (need_hyperthreading_fixup) {
 992                                 /*
 993                                  * Create fake mptable processor entries
 994                                  * and feed them to processor_entry() to
 995                                  * enumerate the logical CPUs.
 996                                  */
 997                                 proc.apic_id = ((proc_entry_ptr)position)->apic_id;
 998                                 for (i = 1; i < logical_cpus; i++) {
 999                                         proc.apic_id++;
1000                                         processor_entry(&proc, cpu);
1001                                         logical_cpus_mask |= (1 << cpu);
1002                                         cpu++;
1003                                 }
1004                         }
1005                         break;
1006                 case 1:
1007                         if (bus_entry(position, bus))
1008                                 ++bus;
1009                         break;
1010                 case 2:
1011 #ifdef APIC_IO
1012                         if (io_apic_entry(position, apic))
1013                                 ++apic;
1014 #endif
1015                         break;
1016                 case 3:
1017 #ifdef APIC_IO
1018                         if (int_entry(position, intr))
1019                                 ++intr;
1020 #endif
1021                         break;
1022                 case 4:
1023                         /* int_entry(position); */
1024                         break;
1025                 default:
1026                         panic("mpfps Base Table HOSED!");
1027                         /* NOTREACHED */
1028                 }
1029
1030                 totalSize -= basetable_entry_types[type].length;
1031                 position = (uint8_t *)position + basetable_entry_types[type].length;
1032         }
1033
1034         if (CPU_TO_ID(0) < 0)
1035                 panic("NO BSP found!");
1036
1037         /* report fact that its NOT a default configuration */
1038         return 0;
1039 }
1040
1041
1042 /*
1043  * Check if we should perform a hyperthreading "fix-up" to
1044  * enumerate any logical CPU's that aren't already listed
1045  * in the table.
1046  *
1047  * XXX: We assume that all of the physical CPUs in the
1048  * system have the same number of logical CPUs.
1049  *
1050  * XXX: We assume that APIC ID's are allocated such that
1051  * the APIC ID's for a physical processor are aligned
1052  * with the number of logical CPU's in the processor.
1053  */
1054 static void
1055 mptable_hyperthread_fixup(u_int id_mask)
1056 {
1057         u_int i, id;
1058
1059         /* Nothing to do if there is no HTT support. */
1060         if ((cpu_feature & CPUID_HTT) == 0)
1061                 return;
1062         logical_cpus = (cpu_procinfo & CPUID_HTT_CORES) >> 16;
1063         if (logical_cpus <= 1)
1064                 return;
1065
1066         /*
1067          * For each APIC ID of a CPU that is set in the mask,
1068          * scan the other candidate APIC ID's for this
1069          * physical processor.  If any of those ID's are
1070          * already in the table, then kill the fixup.
1071          */
1072         for (id = 0; id <= MAXCPU; id++) {
1073                 if ((id_mask & 1 << id) == 0)
1074                         continue;
1075                 /* First, make sure we are on a logical_cpus boundary. */
1076                 if (id % logical_cpus != 0)
1077                         return;
1078                 for (i = id + 1; i < id + logical_cpus; i++)
1079                         if ((id_mask & 1 << i) != 0)
1080                                 return;
1081         }
1082
1083         /*
1084          * Ok, the ID's checked out, so enable the fixup.  We have to fixup
1085          * mp_naps right now.
1086          */
1087         need_hyperthreading_fixup = 1;
1088         mp_naps *= logical_cpus;
1089 }
1090
1091 static void
1092 mptable_map(struct mptable_pos *mpt, vm_paddr_t mpfps_paddr)
1093 {
1094         mpfps_t fps = NULL;
1095         mpcth_t cth = NULL;
1096         vm_size_t cth_mapsz = 0;
1097
1098         fps = pmap_mapdev(mpfps_paddr, sizeof(*fps));
1099         if (fps->pap != 0) {
1100                 /*
1101                  * Map configuration table header to get
1102                  * the base table size
1103                  */
1104                 cth = pmap_mapdev(fps->pap, sizeof(*cth));
1105                 cth_mapsz = cth->base_table_length;
1106                 pmap_unmapdev((vm_offset_t)cth, sizeof(*cth));
1107
1108                 /*
1109                  * Map the base table
1110                  */
1111                 cth = pmap_mapdev(fps->pap, cth_mapsz);
1112         }
1113
1114         mpt->mp_fps = fps;
1115         mpt->mp_cth = cth;
1116         mpt->mp_cth_mapsz = cth_mapsz;
1117 }
1118
1119 static void
1120 mptable_unmap(struct mptable_pos *mpt)
1121 {
1122         if (mpt->mp_cth != NULL) {
1123                 pmap_unmapdev((vm_offset_t)mpt->mp_cth, mpt->mp_cth_mapsz);
1124                 mpt->mp_cth = NULL;
1125                 mpt->mp_cth_mapsz = 0;
1126         }
1127         if (mpt->mp_fps != NULL) {
1128                 pmap_unmapdev((vm_offset_t)mpt->mp_fps, sizeof(*mpt->mp_fps));
1129                 mpt->mp_fps = NULL;
1130         }
1131 }
1132
1133 #ifdef APIC_IO
1134
1135 void
1136 assign_apic_irq(int apic, int intpin, int irq)
1137 {
1138         int x;
1139
1140         if (int_to_apicintpin[irq].ioapic != -1)
1141                 panic("assign_apic_irq: inconsistent table");
1142
1143         int_to_apicintpin[irq].ioapic = apic;
1144         int_to_apicintpin[irq].int_pin = intpin;
1145         int_to_apicintpin[irq].apic_address = ioapic[apic];
1146         int_to_apicintpin[irq].redirindex = IOAPIC_REDTBL + 2 * intpin;
1147
1148         for (x = 0; x < nintrs; x++) {
1149                 if ((io_apic_ints[x].int_type == 0 ||
1150                      io_apic_ints[x].int_type == 3) &&
1151                     io_apic_ints[x].int_vector == 0xff &&
1152                     io_apic_ints[x].dst_apic_id == IO_TO_ID(apic) &&
1153                     io_apic_ints[x].dst_apic_int == intpin)
1154                         io_apic_ints[x].int_vector = irq;
1155         }
1156 }
1157
1158 void
1159 revoke_apic_irq(int irq)
1160 {
1161         int x;
1162         int oldapic;
1163         int oldintpin;
1164
1165         if (int_to_apicintpin[irq].ioapic == -1)
1166                 panic("revoke_apic_irq: inconsistent table");
1167
1168         oldapic = int_to_apicintpin[irq].ioapic;
1169         oldintpin = int_to_apicintpin[irq].int_pin;
1170
1171         int_to_apicintpin[irq].ioapic = -1;
1172         int_to_apicintpin[irq].int_pin = 0;
1173         int_to_apicintpin[irq].apic_address = NULL;
1174         int_to_apicintpin[irq].redirindex = 0;
1175
1176         for (x = 0; x < nintrs; x++) {
1177                 if ((io_apic_ints[x].int_type == 0 ||
1178                      io_apic_ints[x].int_type == 3) &&
1179                     io_apic_ints[x].int_vector != 0xff &&
1180                     io_apic_ints[x].dst_apic_id == IO_TO_ID(oldapic) &&
1181                     io_apic_ints[x].dst_apic_int == oldintpin)
1182                         io_apic_ints[x].int_vector = 0xff;
1183         }
1184 }
1185
1186 /*
1187  * Allocate an IRQ
1188  */
1189 static void
1190 allocate_apic_irq(int intr)
1191 {
1192         int apic;
1193         int intpin;
1194         int irq;
1195
1196         if (io_apic_ints[intr].int_vector != 0xff)
1197                 return;         /* Interrupt handler already assigned */
1198
1199         if (io_apic_ints[intr].int_type != 0 &&
1200             (io_apic_ints[intr].int_type != 3 ||
1201              (io_apic_ints[intr].dst_apic_id == IO_TO_ID(0) &&
1202               io_apic_ints[intr].dst_apic_int == 0)))
1203                 return;         /* Not INT or ExtInt on != (0, 0) */
1204
1205         irq = 0;
1206         while (irq < APIC_INTMAPSIZE &&
1207                int_to_apicintpin[irq].ioapic != -1)
1208                 irq++;
1209
1210         if (irq >= APIC_INTMAPSIZE)
1211                 return;         /* No free interrupt handlers */
1212
1213         apic = ID_TO_IO(io_apic_ints[intr].dst_apic_id);
1214         intpin = io_apic_ints[intr].dst_apic_int;
1215
1216         assign_apic_irq(apic, intpin, irq);
1217 }
1218
1219
1220 static void
1221 swap_apic_id(int apic, int oldid, int newid)
1222 {
1223         int x;
1224         int oapic;
1225
1226
1227         if (oldid == newid)
1228                 return;                 /* Nothing to do */
1229
1230         kprintf("Changing APIC ID for IO APIC #%d from %d to %d in MP table\n",
1231                apic, oldid, newid);
1232
1233         /* Swap physical APIC IDs in interrupt entries */
1234         for (x = 0; x < nintrs; x++) {
1235                 if (io_apic_ints[x].dst_apic_id == oldid)
1236                         io_apic_ints[x].dst_apic_id = newid;
1237                 else if (io_apic_ints[x].dst_apic_id == newid)
1238                         io_apic_ints[x].dst_apic_id = oldid;
1239         }
1240
1241         /* Swap physical APIC IDs in IO_TO_ID mappings */
1242         for (oapic = 0; oapic < mp_napics; oapic++)
1243                 if (IO_TO_ID(oapic) == newid)
1244                         break;
1245
1246         if (oapic < mp_napics) {
1247                 kprintf("Changing APIC ID for IO APIC #%d from "
1248                        "%d to %d in MP table\n",
1249                        oapic, newid, oldid);
1250                 IO_TO_ID(oapic) = oldid;
1251         }
1252         IO_TO_ID(apic) = newid;
1253 }
1254
1255
1256 static void
1257 fix_id_to_io_mapping(void)
1258 {
1259         int x;
1260
1261         for (x = 0; x < NAPICID; x++)
1262                 ID_TO_IO(x) = -1;
1263
1264         for (x = 0; x <= mp_naps; x++)
1265                 if (CPU_TO_ID(x) < NAPICID)
1266                         ID_TO_IO(CPU_TO_ID(x)) = x;
1267
1268         for (x = 0; x < mp_napics; x++)
1269                 if (IO_TO_ID(x) < NAPICID)
1270                         ID_TO_IO(IO_TO_ID(x)) = x;
1271 }
1272
1273
1274 static int
1275 first_free_apic_id(void)
1276 {
1277         int freeid, x;
1278
1279         for (freeid = 0; freeid < NAPICID; freeid++) {
1280                 for (x = 0; x <= mp_naps; x++)
1281                         if (CPU_TO_ID(x) == freeid)
1282                                 break;
1283                 if (x <= mp_naps)
1284                         continue;
1285                 for (x = 0; x < mp_napics; x++)
1286                         if (IO_TO_ID(x) == freeid)
1287                                 break;
1288                 if (x < mp_napics)
1289                         continue;
1290                 return freeid;
1291         }
1292         return freeid;
1293 }
1294
1295
1296 static int
1297 io_apic_id_acceptable(int apic, int id)
1298 {
1299         int cpu;                /* Logical CPU number */
1300         int oapic;              /* Logical IO APIC number for other IO APIC */
1301
1302         if (id >= NAPICID)
1303                 return 0;       /* Out of range */
1304
1305         for (cpu = 0; cpu <= mp_naps; cpu++)
1306                 if (CPU_TO_ID(cpu) == id)
1307                         return 0;       /* Conflict with CPU */
1308
1309         for (oapic = 0; oapic < mp_napics && oapic < apic; oapic++)
1310                 if (IO_TO_ID(oapic) == id)
1311                         return 0;       /* Conflict with other APIC */
1312
1313         return 1;               /* ID is acceptable for IO APIC */
1314 }
1315
1316 static
1317 io_int *
1318 io_apic_find_int_entry(int apic, int pin)
1319 {
1320         int     x;
1321
1322         /* search each of the possible INTerrupt sources */
1323         for (x = 0; x < nintrs; ++x) {
1324                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1325                     (pin == io_apic_ints[x].dst_apic_int))
1326                         return (&io_apic_ints[x]);
1327         }
1328         return NULL;
1329 }
1330
1331 #endif
1332
1333 /*
1334  * parse an Intel MP specification table
1335  */
1336 static void
1337 mptable_fix(void)
1338 {
1339         int     x;
1340 #ifdef APIC_IO
1341         int     id;
1342         int     apic;           /* IO APIC unit number */
1343         int     freeid;         /* Free physical APIC ID */
1344         int     physid;         /* Current physical IO APIC ID */
1345         io_int *io14;
1346 #endif
1347         int     bus_0 = 0;      /* Stop GCC warning */
1348         int     bus_pci = 0;    /* Stop GCC warning */
1349         int     num_pci_bus;
1350
1351         /*
1352          * Fix mis-numbering of the PCI bus and its INT entries if the BIOS
1353          * did it wrong.  The MP spec says that when more than 1 PCI bus
1354          * exists the BIOS must begin with bus entries for the PCI bus and use
1355          * actual PCI bus numbering.  This implies that when only 1 PCI bus
1356          * exists the BIOS can choose to ignore this ordering, and indeed many
1357          * MP motherboards do ignore it.  This causes a problem when the PCI
1358          * sub-system makes requests of the MP sub-system based on PCI bus
1359          * numbers.     So here we look for the situation and renumber the
1360          * busses and associated INTs in an effort to "make it right".
1361          */
1362
1363         /* find bus 0, PCI bus, count the number of PCI busses */
1364         for (num_pci_bus = 0, x = 0; x < mp_nbusses; ++x) {
1365                 if (bus_data[x].bus_id == 0) {
1366                         bus_0 = x;
1367                 }
1368                 if (bus_data[x].bus_type == PCI) {
1369                         ++num_pci_bus;
1370                         bus_pci = x;
1371                 }
1372         }
1373         /*
1374          * bus_0 == slot of bus with ID of 0
1375          * bus_pci == slot of last PCI bus encountered
1376          */
1377
1378         /* check the 1 PCI bus case for sanity */
1379         /* if it is number 0 all is well */
1380         if (num_pci_bus == 1 &&
1381             bus_data[bus_pci].bus_id != 0) {
1382
1383                 /* mis-numbered, swap with whichever bus uses slot 0 */
1384
1385                 /* swap the bus entry types */
1386                 bus_data[bus_pci].bus_type = bus_data[bus_0].bus_type;
1387                 bus_data[bus_0].bus_type = PCI;
1388
1389 #ifdef APIC_IO
1390                 /* swap each relavant INTerrupt entry */
1391                 id = bus_data[bus_pci].bus_id;
1392                 for (x = 0; x < nintrs; ++x) {
1393                         if (io_apic_ints[x].src_bus_id == id) {
1394                                 io_apic_ints[x].src_bus_id = 0;
1395                         }
1396                         else if (io_apic_ints[x].src_bus_id == 0) {
1397                                 io_apic_ints[x].src_bus_id = id;
1398                         }
1399                 }
1400 #endif
1401         }
1402
1403 #ifdef APIC_IO
1404         /* Assign IO APIC IDs.
1405          *
1406          * First try the existing ID. If a conflict is detected, try
1407          * the ID in the MP table.  If a conflict is still detected, find
1408          * a free id.
1409          *
1410          * We cannot use the ID_TO_IO table before all conflicts has been
1411          * resolved and the table has been corrected.
1412          */
1413         for (apic = 0; apic < mp_napics; ++apic) { /* For all IO APICs */
1414
1415                 /* First try to use the value set by the BIOS */
1416                 physid = io_apic_get_id(apic);
1417                 if (io_apic_id_acceptable(apic, physid)) {
1418                         if (IO_TO_ID(apic) != physid)
1419                                 swap_apic_id(apic, IO_TO_ID(apic), physid);
1420                         continue;
1421                 }
1422
1423                 /* Then check if the value in the MP table is acceptable */
1424                 if (io_apic_id_acceptable(apic, IO_TO_ID(apic)))
1425                         continue;
1426
1427                 /* Last resort, find a free APIC ID and use it */
1428                 freeid = first_free_apic_id();
1429                 if (freeid >= NAPICID)
1430                         panic("No free physical APIC IDs found");
1431
1432                 if (io_apic_id_acceptable(apic, freeid)) {
1433                         swap_apic_id(apic, IO_TO_ID(apic), freeid);
1434                         continue;
1435                 }
1436                 panic("Free physical APIC ID not usable");
1437         }
1438         fix_id_to_io_mapping();
1439 #endif
1440
1441 #ifdef APIC_IO
1442         /* detect and fix broken Compaq MP table */
1443         if (apic_int_type(0, 0) == -1) {
1444                 kprintf("APIC_IO: MP table broken: 8259->APIC entry missing!\n");
1445                 io_apic_ints[nintrs].int_type = 3;      /* ExtInt */
1446                 io_apic_ints[nintrs].int_vector = 0xff; /* Unassigned */
1447                 /* XXX fixme, set src bus id etc, but it doesn't seem to hurt */
1448                 io_apic_ints[nintrs].dst_apic_id = IO_TO_ID(0);
1449                 io_apic_ints[nintrs].dst_apic_int = 0;  /* Pin 0 */
1450                 nintrs++;
1451         } else if (apic_int_type(0, 0) == 0) {
1452                 kprintf("APIC_IO: MP table broken: ExtINT entry corrupt!\n");
1453                 for (x = 0; x < nintrs; ++x)
1454                         if ((0 == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1455                             (0 == io_apic_ints[x].dst_apic_int)) {
1456                                 io_apic_ints[x].int_type = 3;
1457                                 io_apic_ints[x].int_vector = 0xff;
1458                                 break;
1459                         }
1460         }
1461
1462         /*
1463          * Fix missing IRQ 15 when IRQ 14 is an ISA interrupt.  IDE
1464          * controllers universally come in pairs.  If IRQ 14 is specified
1465          * as an ISA interrupt, then IRQ 15 had better be too.
1466          *
1467          * [ Shuttle XPC / AMD Athlon X2 ]
1468          *      The MPTable is missing an entry for IRQ 15.  Note that the
1469          *      ACPI table has an entry for both 14 and 15.
1470          */
1471         if (apic_int_type(0, 14) == 0 && apic_int_type(0, 15) == -1) {
1472                 kprintf("APIC_IO: MP table broken: IRQ 15 not ISA when IRQ 14 is!\n");
1473                 io14 = io_apic_find_int_entry(0, 14);
1474                 io_apic_ints[nintrs] = *io14;
1475                 io_apic_ints[nintrs].src_bus_irq = 15;
1476                 io_apic_ints[nintrs].dst_apic_int = 15;
1477                 nintrs++;
1478         }
1479 #endif
1480 }
1481
1482 #ifdef APIC_IO
1483
1484 /* Assign low level interrupt handlers */
1485 static void
1486 setup_apic_irq_mapping(void)
1487 {
1488         int     x;
1489         int     int_vector;
1490
1491         /* Clear array */
1492         for (x = 0; x < APIC_INTMAPSIZE; x++) {
1493                 int_to_apicintpin[x].ioapic = -1;
1494                 int_to_apicintpin[x].int_pin = 0;
1495                 int_to_apicintpin[x].apic_address = NULL;
1496                 int_to_apicintpin[x].redirindex = 0;
1497         }
1498
1499         /* First assign ISA/EISA interrupts */
1500         for (x = 0; x < nintrs; x++) {
1501                 int_vector = io_apic_ints[x].src_bus_irq;
1502                 if (int_vector < APIC_INTMAPSIZE &&
1503                     io_apic_ints[x].int_vector == 0xff &&
1504                     int_to_apicintpin[int_vector].ioapic == -1 &&
1505                     (apic_int_is_bus_type(x, ISA) ||
1506                      apic_int_is_bus_type(x, EISA)) &&
1507                     io_apic_ints[x].int_type == 0) {
1508                         assign_apic_irq(ID_TO_IO(io_apic_ints[x].dst_apic_id),
1509                                         io_apic_ints[x].dst_apic_int,
1510                                         int_vector);
1511                 }
1512         }
1513
1514         /* Assign ExtInt entry if no ISA/EISA interrupt 0 entry */
1515         for (x = 0; x < nintrs; x++) {
1516                 if (io_apic_ints[x].dst_apic_int == 0 &&
1517                     io_apic_ints[x].dst_apic_id == IO_TO_ID(0) &&
1518                     io_apic_ints[x].int_vector == 0xff &&
1519                     int_to_apicintpin[0].ioapic == -1 &&
1520                     io_apic_ints[x].int_type == 3) {
1521                         assign_apic_irq(0, 0, 0);
1522                         break;
1523                 }
1524         }
1525
1526         /* Assign PCI interrupts */
1527         for (x = 0; x < nintrs; ++x) {
1528                 if (io_apic_ints[x].int_type == 0 &&
1529                     io_apic_ints[x].int_vector == 0xff &&
1530                     apic_int_is_bus_type(x, PCI))
1531                         allocate_apic_irq(x);
1532         }
1533 }
1534
1535 #endif
1536
1537 void
1538 mp_set_cpuids(int cpu_id, int apic_id)
1539 {
1540         CPU_TO_ID(cpu_id) = apic_id;
1541         ID_TO_CPU(apic_id) = cpu_id;
1542 }
1543
1544 static int
1545 processor_entry(proc_entry_ptr entry, int cpu)
1546 {
1547         KKASSERT(cpu > 0);
1548
1549         /* check for usability */
1550         if (!(entry->cpu_flags & PROCENTRY_FLAG_EN))
1551                 return 0;
1552
1553         if(entry->apic_id >= NAPICID)
1554                 panic("CPU APIC ID out of range (0..%d)", NAPICID - 1);
1555         /* check for BSP flag */
1556         if (entry->cpu_flags & PROCENTRY_FLAG_BP) {
1557                 mp_set_cpuids(0, entry->apic_id);
1558                 return 0;       /* its already been counted */
1559         }
1560
1561         /* add another AP to list, if less than max number of CPUs */
1562         else if (cpu < MAXCPU) {
1563                 mp_set_cpuids(cpu, entry->apic_id);
1564                 return 1;
1565         }
1566
1567         return 0;
1568 }
1569
1570
1571 static int
1572 bus_entry(bus_entry_ptr entry, int bus)
1573 {
1574         int     x;
1575         char    c, name[8];
1576
1577         /* encode the name into an index */
1578         for (x = 0; x < 6; ++x) {
1579                 if ((c = entry->bus_type[x]) == ' ')
1580                         break;
1581                 name[x] = c;
1582         }
1583         name[x] = '\0';
1584
1585         if ((x = lookup_bus_type(name)) == UNKNOWN_BUSTYPE)
1586                 panic("unknown bus type: '%s'", name);
1587
1588         bus_data[bus].bus_id = entry->bus_id;
1589         bus_data[bus].bus_type = x;
1590
1591         return 1;
1592 }
1593
1594 #ifdef APIC_IO
1595
1596 static int
1597 io_apic_entry(io_apic_entry_ptr entry, int apic)
1598 {
1599         if (!(entry->apic_flags & IOAPICENTRY_FLAG_EN))
1600                 return 0;
1601
1602         IO_TO_ID(apic) = entry->apic_id;
1603         if (entry->apic_id < NAPICID)
1604                 ID_TO_IO(entry->apic_id) = apic;
1605
1606         return 1;
1607 }
1608
1609 #endif
1610
1611 static int
1612 lookup_bus_type(char *name)
1613 {
1614         int     x;
1615
1616         for (x = 0; x < MAX_BUSTYPE; ++x)
1617                 if (strcmp(bus_type_table[x].name, name) == 0)
1618                         return bus_type_table[x].type;
1619
1620         return UNKNOWN_BUSTYPE;
1621 }
1622
1623 #ifdef APIC_IO
1624
1625 static int
1626 int_entry(int_entry_ptr entry, int intr)
1627 {
1628         int apic;
1629
1630         io_apic_ints[intr].int_type = entry->int_type;
1631         io_apic_ints[intr].int_flags = entry->int_flags;
1632         io_apic_ints[intr].src_bus_id = entry->src_bus_id;
1633         io_apic_ints[intr].src_bus_irq = entry->src_bus_irq;
1634         if (entry->dst_apic_id == 255) {
1635                 /* This signal goes to all IO APICS.  Select an IO APIC
1636                    with sufficient number of interrupt pins */
1637                 for (apic = 0; apic < mp_napics; apic++)
1638                         if (((io_apic_read(apic, IOAPIC_VER) &
1639                               IOART_VER_MAXREDIR) >> MAXREDIRSHIFT) >=
1640                             entry->dst_apic_int)
1641                                 break;
1642                 if (apic < mp_napics)
1643                         io_apic_ints[intr].dst_apic_id = IO_TO_ID(apic);
1644                 else
1645                         io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1646         } else
1647                 io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1648         io_apic_ints[intr].dst_apic_int = entry->dst_apic_int;
1649
1650         return 1;
1651 }
1652
1653 static int
1654 apic_int_is_bus_type(int intr, int bus_type)
1655 {
1656         int     bus;
1657
1658         for (bus = 0; bus < mp_nbusses; ++bus)
1659                 if ((bus_data[bus].bus_id == io_apic_ints[intr].src_bus_id)
1660                     && ((int) bus_data[bus].bus_type == bus_type))
1661                         return 1;
1662
1663         return 0;
1664 }
1665
1666 /*
1667  * Given a traditional ISA INT mask, return an APIC mask.
1668  */
1669 u_int
1670 isa_apic_mask(u_int isa_mask)
1671 {
1672         int isa_irq;
1673         int apic_pin;
1674
1675 #if defined(SKIP_IRQ15_REDIRECT)
1676         if (isa_mask == (1 << 15)) {
1677                 kprintf("skipping ISA IRQ15 redirect\n");
1678                 return isa_mask;
1679         }
1680 #endif  /* SKIP_IRQ15_REDIRECT */
1681
1682         isa_irq = ffs(isa_mask);                /* find its bit position */
1683         if (isa_irq == 0)                       /* doesn't exist */
1684                 return 0;
1685         --isa_irq;                              /* make it zero based */
1686
1687         apic_pin = isa_apic_irq(isa_irq);       /* look for APIC connection */
1688         if (apic_pin == -1)
1689                 return 0;
1690
1691         return (1 << apic_pin);                 /* convert pin# to a mask */
1692 }
1693
1694 /*
1695  * Determine which APIC pin an ISA/EISA INT is attached to.
1696  */
1697 #define INTTYPE(I)      (io_apic_ints[(I)].int_type)
1698 #define INTPIN(I)       (io_apic_ints[(I)].dst_apic_int)
1699 #define INTIRQ(I)       (io_apic_ints[(I)].int_vector)
1700 #define INTAPIC(I)      (ID_TO_IO(io_apic_ints[(I)].dst_apic_id))
1701
1702 #define SRCBUSIRQ(I)    (io_apic_ints[(I)].src_bus_irq)
1703 int
1704 isa_apic_irq(int isa_irq)
1705 {
1706         int     intr;
1707
1708         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1709                 if (INTTYPE(intr) == 0) {               /* standard INT */
1710                         if (SRCBUSIRQ(intr) == isa_irq) {
1711                                 if (apic_int_is_bus_type(intr, ISA) ||
1712                                     apic_int_is_bus_type(intr, EISA)) {
1713                                         if (INTIRQ(intr) == 0xff)
1714                                                 return -1; /* unassigned */
1715                                         return INTIRQ(intr);    /* found */
1716                                 }
1717                         }
1718                 }
1719         }
1720         return -1;                                      /* NOT found */
1721 }
1722
1723
1724 /*
1725  * Determine which APIC pin a PCI INT is attached to.
1726  */
1727 #define SRCBUSID(I)     (io_apic_ints[(I)].src_bus_id)
1728 #define SRCBUSDEVICE(I) ((io_apic_ints[(I)].src_bus_irq >> 2) & 0x1f)
1729 #define SRCBUSLINE(I)   (io_apic_ints[(I)].src_bus_irq & 0x03)
1730 int
1731 pci_apic_irq(int pciBus, int pciDevice, int pciInt)
1732 {
1733         int     intr;
1734
1735         --pciInt;                                       /* zero based */
1736
1737         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1738                 if ((INTTYPE(intr) == 0)                /* standard INT */
1739                     && (SRCBUSID(intr) == pciBus)
1740                     && (SRCBUSDEVICE(intr) == pciDevice)
1741                     && (SRCBUSLINE(intr) == pciInt)) {  /* a candidate IRQ */
1742                         if (apic_int_is_bus_type(intr, PCI)) {
1743                                 if (INTIRQ(intr) == 0xff) {
1744                                         kprintf("IOAPIC: pci_apic_irq() "
1745                                                 "failed\n");
1746                                         return -1;      /* unassigned */
1747                                 }
1748                                 return INTIRQ(intr);    /* exact match */
1749                         }
1750                 }
1751         }
1752
1753         return -1;                                      /* NOT found */
1754 }
1755
1756 int
1757 next_apic_irq(int irq)
1758 {
1759         int intr, ointr;
1760         int bus, bustype;
1761
1762         bus = 0;
1763         bustype = 0;
1764         for (intr = 0; intr < nintrs; intr++) {
1765                 if (INTIRQ(intr) != irq || INTTYPE(intr) != 0)
1766                         continue;
1767                 bus = SRCBUSID(intr);
1768                 bustype = apic_bus_type(bus);
1769                 if (bustype != ISA &&
1770                     bustype != EISA &&
1771                     bustype != PCI)
1772                         continue;
1773                 break;
1774         }
1775         if (intr >= nintrs) {
1776                 return -1;
1777         }
1778         for (ointr = intr + 1; ointr < nintrs; ointr++) {
1779                 if (INTTYPE(ointr) != 0)
1780                         continue;
1781                 if (bus != SRCBUSID(ointr))
1782                         continue;
1783                 if (bustype == PCI) {
1784                         if (SRCBUSDEVICE(intr) != SRCBUSDEVICE(ointr))
1785                                 continue;
1786                         if (SRCBUSLINE(intr) != SRCBUSLINE(ointr))
1787                                 continue;
1788                 }
1789                 if (bustype == ISA || bustype == EISA) {
1790                         if (SRCBUSIRQ(intr) != SRCBUSIRQ(ointr))
1791                                 continue;
1792                 }
1793                 if (INTPIN(intr) == INTPIN(ointr))
1794                         continue;
1795                 break;
1796         }
1797         if (ointr >= nintrs) {
1798                 return -1;
1799         }
1800         return INTIRQ(ointr);
1801 }
1802 #undef SRCBUSLINE
1803 #undef SRCBUSDEVICE
1804 #undef SRCBUSID
1805 #undef SRCBUSIRQ
1806
1807 #undef INTPIN
1808 #undef INTIRQ
1809 #undef INTAPIC
1810 #undef INTTYPE
1811
1812 #endif
1813
1814 /*
1815  * Reprogram the MB chipset to NOT redirect an ISA INTerrupt.
1816  *
1817  * XXX FIXME:
1818  *  Exactly what this means is unclear at this point.  It is a solution
1819  *  for motherboards that redirect the MBIRQ0 pin.  Generically a motherboard
1820  *  could route any of the ISA INTs to upper (>15) IRQ values.  But most would
1821  *  NOT be redirected via MBIRQ0, thus "undirect()ing" them would NOT be an
1822  *  option.
1823  */
1824 int
1825 undirect_isa_irq(int rirq)
1826 {
1827 #if defined(READY)
1828         if (bootverbose)
1829             kprintf("Freeing redirected ISA irq %d.\n", rirq);
1830         /** FIXME: tickle the MB redirector chip */
1831         return /* XXX */;
1832 #else
1833         if (bootverbose)
1834             kprintf("Freeing (NOT implemented) redirected ISA irq %d.\n", rirq);
1835         return 0;
1836 #endif  /* READY */
1837 }
1838
1839
1840 /*
1841  * Reprogram the MB chipset to NOT redirect a PCI INTerrupt
1842  */
1843 int
1844 undirect_pci_irq(int rirq)
1845 {
1846 #if defined(READY)
1847         if (bootverbose)
1848                 kprintf("Freeing redirected PCI irq %d.\n", rirq);
1849
1850         /** FIXME: tickle the MB redirector chip */
1851         return /* XXX */;
1852 #else
1853         if (bootverbose)
1854                 kprintf("Freeing (NOT implemented) redirected PCI irq %d.\n",
1855                        rirq);
1856         return 0;
1857 #endif  /* READY */
1858 }
1859
1860
1861 /*
1862  * given a bus ID, return:
1863  *  the bus type if found
1864  *  -1 if NOT found
1865  */
1866 int
1867 apic_bus_type(int id)
1868 {
1869         int     x;
1870
1871         for (x = 0; x < mp_nbusses; ++x)
1872                 if (bus_data[x].bus_id == id)
1873                         return bus_data[x].bus_type;
1874
1875         return -1;
1876 }
1877
1878 #ifdef APIC_IO
1879
1880 /*
1881  * given a LOGICAL APIC# and pin#, return:
1882  *  the associated src bus ID if found
1883  *  -1 if NOT found
1884  */
1885 int
1886 apic_src_bus_id(int apic, int pin)
1887 {
1888         int     x;
1889
1890         /* search each of the possible INTerrupt sources */
1891         for (x = 0; x < nintrs; ++x)
1892                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1893                     (pin == io_apic_ints[x].dst_apic_int))
1894                         return (io_apic_ints[x].src_bus_id);
1895
1896         return -1;              /* NOT found */
1897 }
1898
1899 /*
1900  * given a LOGICAL APIC# and pin#, return:
1901  *  the associated src bus IRQ if found
1902  *  -1 if NOT found
1903  */
1904 int
1905 apic_src_bus_irq(int apic, int pin)
1906 {
1907         int     x;
1908
1909         for (x = 0; x < nintrs; x++)
1910                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1911                     (pin == io_apic_ints[x].dst_apic_int))
1912                         return (io_apic_ints[x].src_bus_irq);
1913
1914         return -1;              /* NOT found */
1915 }
1916
1917
1918 /*
1919  * given a LOGICAL APIC# and pin#, return:
1920  *  the associated INTerrupt type if found
1921  *  -1 if NOT found
1922  */
1923 int
1924 apic_int_type(int apic, int pin)
1925 {
1926         int     x;
1927
1928         /* search each of the possible INTerrupt sources */
1929         for (x = 0; x < nintrs; ++x) {
1930                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1931                     (pin == io_apic_ints[x].dst_apic_int))
1932                         return (io_apic_ints[x].int_type);
1933         }
1934         return -1;              /* NOT found */
1935 }
1936
1937 /*
1938  * Return the IRQ associated with an APIC pin
1939  */
1940 int
1941 apic_irq(int apic, int pin)
1942 {
1943         int x;
1944         int res;
1945
1946         for (x = 0; x < nintrs; ++x) {
1947                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1948                     (pin == io_apic_ints[x].dst_apic_int)) {
1949                         res = io_apic_ints[x].int_vector;
1950                         if (res == 0xff)
1951                                 return -1;
1952                         if (apic != int_to_apicintpin[res].ioapic)
1953                                 panic("apic_irq: inconsistent table %d/%d", apic, int_to_apicintpin[res].ioapic);
1954                         if (pin != int_to_apicintpin[res].int_pin)
1955                                 panic("apic_irq inconsistent table (2)");
1956                         return res;
1957                 }
1958         }
1959         return -1;
1960 }
1961
1962
1963 /*
1964  * given a LOGICAL APIC# and pin#, return:
1965  *  the associated trigger mode if found
1966  *  -1 if NOT found
1967  */
1968 int
1969 apic_trigger(int apic, int pin)
1970 {
1971         int     x;
1972
1973         /* search each of the possible INTerrupt sources */
1974         for (x = 0; x < nintrs; ++x)
1975                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1976                     (pin == io_apic_ints[x].dst_apic_int))
1977                         return ((io_apic_ints[x].int_flags >> 2) & 0x03);
1978
1979         return -1;              /* NOT found */
1980 }
1981
1982
1983 /*
1984  * given a LOGICAL APIC# and pin#, return:
1985  *  the associated 'active' level if found
1986  *  -1 if NOT found
1987  */
1988 int
1989 apic_polarity(int apic, int pin)
1990 {
1991         int     x;
1992
1993         /* search each of the possible INTerrupt sources */
1994         for (x = 0; x < nintrs; ++x)
1995                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1996                     (pin == io_apic_ints[x].dst_apic_int))
1997                         return (io_apic_ints[x].int_flags & 0x03);
1998
1999         return -1;              /* NOT found */
2000 }
2001
2002 #endif
2003
2004 /*
2005  * set data according to MP defaults
2006  * FIXME: probably not complete yet...
2007  */
2008 static void
2009 mptable_default(int type)
2010 {
2011         int     ap_cpu_id, boot_cpu_id;
2012 #if defined(APIC_IO)
2013         int     io_apic_id;
2014         int     pin;
2015 #endif  /* APIC_IO */
2016
2017 #if 0
2018         kprintf("  MP default config type: %d\n", type);
2019         switch (type) {
2020         case 1:
2021                 kprintf("   bus: ISA, APIC: 82489DX\n");
2022                 break;
2023         case 2:
2024                 kprintf("   bus: EISA, APIC: 82489DX\n");
2025                 break;
2026         case 3:
2027                 kprintf("   bus: EISA, APIC: 82489DX\n");
2028                 break;
2029         case 4:
2030                 kprintf("   bus: MCA, APIC: 82489DX\n");
2031                 break;
2032         case 5:
2033                 kprintf("   bus: ISA+PCI, APIC: Integrated\n");
2034                 break;
2035         case 6:
2036                 kprintf("   bus: EISA+PCI, APIC: Integrated\n");
2037                 break;
2038         case 7:
2039                 kprintf("   bus: MCA+PCI, APIC: Integrated\n");
2040                 break;
2041         default:
2042                 kprintf("   future type\n");
2043                 break;
2044                 /* NOTREACHED */
2045         }
2046 #endif  /* 0 */
2047
2048         boot_cpu_id = (lapic->id & APIC_ID_MASK) >> 24;
2049         ap_cpu_id = (boot_cpu_id == 0) ? 1 : 0;
2050
2051         /* BSP */
2052         CPU_TO_ID(0) = boot_cpu_id;
2053         ID_TO_CPU(boot_cpu_id) = 0;
2054
2055         /* one and only AP */
2056         CPU_TO_ID(1) = ap_cpu_id;
2057         ID_TO_CPU(ap_cpu_id) = 1;
2058
2059 #if defined(APIC_IO)
2060         /* one and only IO APIC */
2061         io_apic_id = (io_apic_read(0, IOAPIC_ID) & APIC_ID_MASK) >> 24;
2062
2063         /*
2064          * sanity check, refer to MP spec section 3.6.6, last paragraph
2065          * necessary as some hardware isn't properly setting up the IO APIC
2066          */
2067 #if defined(REALLY_ANAL_IOAPICID_VALUE)
2068         if (io_apic_id != 2) {
2069 #else
2070         if ((io_apic_id == 0) || (io_apic_id == 1) || (io_apic_id == 15)) {
2071 #endif  /* REALLY_ANAL_IOAPICID_VALUE */
2072                 io_apic_set_id(0, 2);
2073                 io_apic_id = 2;
2074         }
2075         IO_TO_ID(0) = io_apic_id;
2076         ID_TO_IO(io_apic_id) = 0;
2077 #endif  /* APIC_IO */
2078
2079         /* fill out bus entries */
2080         switch (type) {
2081         case 1:
2082         case 2:
2083         case 3:
2084         case 4:
2085         case 5:
2086         case 6:
2087         case 7:
2088                 bus_data[0].bus_id = default_data[type - 1][1];
2089                 bus_data[0].bus_type = default_data[type - 1][2];
2090                 bus_data[1].bus_id = default_data[type - 1][3];
2091                 bus_data[1].bus_type = default_data[type - 1][4];
2092                 break;
2093
2094         /* case 4: case 7:                 MCA NOT supported */
2095         default:                /* illegal/reserved */
2096                 panic("BAD default MP config: %d", type);
2097                 /* NOTREACHED */
2098         }
2099
2100 #if defined(APIC_IO)
2101         /* general cases from MP v1.4, table 5-2 */
2102         for (pin = 0; pin < 16; ++pin) {
2103                 io_apic_ints[pin].int_type = 0;
2104                 io_apic_ints[pin].int_flags = 0x05;     /* edge/active-hi */
2105                 io_apic_ints[pin].src_bus_id = 0;
2106                 io_apic_ints[pin].src_bus_irq = pin;    /* IRQ2 caught below */
2107                 io_apic_ints[pin].dst_apic_id = io_apic_id;
2108                 io_apic_ints[pin].dst_apic_int = pin;   /* 1-to-1 */
2109         }
2110
2111         /* special cases from MP v1.4, table 5-2 */
2112         if (type == 2) {
2113                 io_apic_ints[2].int_type = 0xff;        /* N/C */
2114                 io_apic_ints[13].int_type = 0xff;       /* N/C */
2115 #if !defined(APIC_MIXED_MODE)
2116                 /** FIXME: ??? */
2117                 panic("sorry, can't support type 2 default yet");
2118 #endif  /* APIC_MIXED_MODE */
2119         }
2120         else
2121                 io_apic_ints[2].src_bus_irq = 0;        /* ISA IRQ0 is on APIC INT 2 */
2122
2123         if (type == 7)
2124                 io_apic_ints[0].int_type = 0xff;        /* N/C */
2125         else
2126                 io_apic_ints[0].int_type = 3;   /* vectored 8259 */
2127 #endif  /* APIC_IO */
2128 }
2129
2130 /*
2131  * Map a physical memory address representing I/O into KVA.  The I/O
2132  * block is assumed not to cross a page boundary.
2133  */
2134 void *
2135 permanent_io_mapping(vm_paddr_t pa)
2136 {
2137         KKASSERT(pa < 0x100000000LL);
2138
2139         return pmap_mapdev_uncacheable(pa, PAGE_SIZE);
2140 }
2141
2142 /*
2143  * start each AP in our list
2144  */
2145 static int
2146 start_all_aps(u_int boot_addr)
2147 {
2148         vm_offset_t va = boot_address + KERNBASE;
2149         u_int64_t *pt4, *pt3, *pt2;
2150         int     x, i, pg;
2151         int     shift;
2152         int     smicount;
2153         int     smibest;
2154         int     smilast;
2155         u_char  mpbiosreason;
2156         u_long  mpbioswarmvec;
2157         struct mdglobaldata *gd;
2158         struct privatespace *ps;
2159
2160         POSTCODE(START_ALL_APS_POST);
2161
2162         /* Initialize BSP's local APIC */
2163         apic_initialize(TRUE);
2164         bsp_apic_ready = 1;
2165
2166         /* install the AP 1st level boot code */
2167         pmap_kenter(va, boot_address);
2168         cpu_invlpg((void *)va);         /* JG XXX */
2169         bcopy(mptramp_start, (void *)va, bootMP_size);
2170
2171         /* Locate the page tables, they'll be below the trampoline */
2172         pt4 = (u_int64_t *)(uintptr_t)(mptramp_pagetables + KERNBASE);
2173         pt3 = pt4 + (PAGE_SIZE) / sizeof(u_int64_t);
2174         pt2 = pt3 + (PAGE_SIZE) / sizeof(u_int64_t);
2175
2176         /* Create the initial 1GB replicated page tables */
2177         for (i = 0; i < 512; i++) {
2178                 /* Each slot of the level 4 pages points to the same level 3 page */
2179                 pt4[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + PAGE_SIZE);
2180                 pt4[i] |= PG_V | PG_RW | PG_U;
2181
2182                 /* Each slot of the level 3 pages points to the same level 2 page */
2183                 pt3[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + (2 * PAGE_SIZE));
2184                 pt3[i] |= PG_V | PG_RW | PG_U;
2185
2186                 /* The level 2 page slots are mapped with 2MB pages for 1GB. */
2187                 pt2[i] = i * (2 * 1024 * 1024);
2188                 pt2[i] |= PG_V | PG_RW | PG_PS | PG_U;
2189         }
2190
2191         /* save the current value of the warm-start vector */
2192         mpbioswarmvec = *((u_int32_t *) WARMBOOT_OFF);
2193         outb(CMOS_REG, BIOS_RESET);
2194         mpbiosreason = inb(CMOS_DATA);
2195
2196         /* setup a vector to our boot code */
2197         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2198         *((volatile u_short *) WARMBOOT_SEG) = (boot_address >> 4);
2199         outb(CMOS_REG, BIOS_RESET);
2200         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2201
2202         /*
2203          * If we have a TSC we can figure out the SMI interrupt rate.
2204          * The SMI does not necessarily use a constant rate.  Spend
2205          * up to 250ms trying to figure it out.
2206          */
2207         smibest = 0;
2208         if (cpu_feature & CPUID_TSC) {
2209                 set_apic_timer(275000);
2210                 smilast = read_apic_timer();
2211                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
2212                         smicount = smitest();
2213                         if (smibest == 0 || smilast - smicount < smibest)
2214                                 smibest = smilast - smicount;
2215                         smilast = smicount;
2216                 }
2217                 if (smibest > 250000)
2218                         smibest = 0;
2219                 if (smibest) {
2220                         smibest = smibest * (int64_t)1000000 /
2221                                   get_apic_timer_frequency();
2222                 }
2223         }
2224         if (smibest)
2225                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
2226                         1000000 / smibest, smibest);
2227
2228         /* start each AP */
2229         for (x = 1; x <= mp_naps; ++x) {
2230
2231                 /* This is a bit verbose, it will go away soon.  */
2232
2233                 /* first page of AP's private space */
2234                 pg = x * x86_64_btop(sizeof(struct privatespace));
2235
2236                 /* allocate new private data page(s) */
2237                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
2238                                 MDGLOBALDATA_BASEALLOC_SIZE);
2239
2240                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
2241                 bzero(gd, sizeof(*gd));
2242                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
2243
2244                 /* prime data page for it to use */
2245                 mi_gdinit(&gd->mi, x);
2246                 cpu_gdinit(gd, x);
2247                 gd->gd_CMAP1 = &SMPpt[pg + 0];
2248                 gd->gd_CMAP2 = &SMPpt[pg + 1];
2249                 gd->gd_CMAP3 = &SMPpt[pg + 2];
2250                 gd->gd_PMAP1 = &SMPpt[pg + 3];
2251                 gd->gd_CADDR1 = ps->CPAGE1;
2252                 gd->gd_CADDR2 = ps->CPAGE2;
2253                 gd->gd_CADDR3 = ps->CPAGE3;
2254                 gd->gd_PADDR1 = (pt_entry_t *)ps->PPAGE1;
2255                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
2256                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
2257
2258                 /* setup a vector to our boot code */
2259                 *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2260                 *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
2261                 outb(CMOS_REG, BIOS_RESET);
2262                 outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2263
2264                 /*
2265                  * Setup the AP boot stack
2266                  */
2267                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
2268                 bootAP = x;
2269
2270                 /* attempt to start the Application Processor */
2271                 CHECK_INIT(99); /* setup checkpoints */
2272                 if (!start_ap(gd, boot_addr, smibest)) {
2273                         kprintf("AP #%d (PHY# %d) failed!\n", x, CPU_TO_ID(x));
2274                         CHECK_PRINT("trace");   /* show checkpoints */
2275                         /* better panic as the AP may be running loose */
2276                         kprintf("panic y/n? [y] ");
2277                         if (cngetc() != 'n')
2278                                 panic("bye-bye");
2279                 }
2280                 CHECK_PRINT("trace");           /* show checkpoints */
2281
2282                 /* record its version info */
2283                 cpu_apic_versions[x] = cpu_apic_versions[0];
2284         }
2285
2286         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
2287         ncpus = x;
2288
2289         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
2290         for (shift = 0; (1 << shift) <= ncpus; ++shift)
2291                 ;
2292         --shift;
2293         ncpus2_shift = shift;
2294         ncpus2 = 1 << shift;
2295         ncpus2_mask = ncpus2 - 1;
2296
2297         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
2298         if ((1 << shift) < ncpus)
2299                 ++shift;
2300         ncpus_fit = 1 << shift;
2301         ncpus_fit_mask = ncpus_fit - 1;
2302
2303         /* build our map of 'other' CPUs */
2304         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2305         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
2306         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
2307
2308         /* fill in our (BSP) APIC version */
2309         cpu_apic_versions[0] = lapic->version;
2310
2311         /* restore the warmstart vector */
2312         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
2313         outb(CMOS_REG, BIOS_RESET);
2314         outb(CMOS_DATA, mpbiosreason);
2315
2316         /*
2317          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
2318          * up, clean out the P==V mapping we did earlier.
2319          */
2320         pmap_set_opt();
2321
2322         /* number of APs actually started */
2323         return ncpus - 1;
2324 }
2325
2326
2327 /*
2328  * load the 1st level AP boot code into base memory.
2329  */
2330
2331 /* targets for relocation */
2332 extern void bigJump(void);
2333 extern void bootCodeSeg(void);
2334 extern void bootDataSeg(void);
2335 extern void MPentry(void);
2336 extern u_int MP_GDT;
2337 extern u_int mp_gdtbase;
2338
2339 #if 0
2340
2341 static void
2342 install_ap_tramp(u_int boot_addr)
2343 {
2344         int     x;
2345         int     size = *(int *) ((u_long) & bootMP_size);
2346         u_char *src = (u_char *) ((u_long) bootMP);
2347         u_char *dst = (u_char *) boot_addr + KERNBASE;
2348         u_int   boot_base = (u_int) bootMP;
2349         u_int8_t *dst8;
2350         u_int16_t *dst16;
2351         u_int32_t *dst32;
2352
2353         POSTCODE(INSTALL_AP_TRAMP_POST);
2354
2355         for (x = 0; x < size; ++x)
2356                 *dst++ = *src++;
2357
2358         /*
2359          * modify addresses in code we just moved to basemem. unfortunately we
2360          * need fairly detailed info about mpboot.s for this to work.  changes
2361          * to mpboot.s might require changes here.
2362          */
2363
2364         /* boot code is located in KERNEL space */
2365         dst = (u_char *) boot_addr + KERNBASE;
2366
2367         /* modify the lgdt arg */
2368         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
2369         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
2370
2371         /* modify the ljmp target for MPentry() */
2372         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
2373         *dst32 = ((u_int) MPentry - KERNBASE);
2374
2375         /* modify the target for boot code segment */
2376         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
2377         dst8 = (u_int8_t *) (dst16 + 1);
2378         *dst16 = (u_int) boot_addr & 0xffff;
2379         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2380
2381         /* modify the target for boot data segment */
2382         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
2383         dst8 = (u_int8_t *) (dst16 + 1);
2384         *dst16 = (u_int) boot_addr & 0xffff;
2385         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2386 }
2387
2388 #endif
2389
2390 /*
2391  * This function starts the AP (application processor) identified
2392  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
2393  * to accomplish this.  This is necessary because of the nuances
2394  * of the different hardware we might encounter.  It ain't pretty,
2395  * but it seems to work.
2396  *
2397  * NOTE: eventually an AP gets to ap_init(), which is called just
2398  * before the AP goes into the LWKT scheduler's idle loop.
2399  */
2400 static int
2401 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
2402 {
2403         int     physical_cpu;
2404         int     vector;
2405         u_long  icr_lo, icr_hi;
2406
2407         POSTCODE(START_AP_POST);
2408
2409         /* get the PHYSICAL APIC ID# */
2410         physical_cpu = CPU_TO_ID(gd->mi.gd_cpuid);
2411
2412         /* calculate the vector */
2413         vector = (boot_addr >> 12) & 0xff;
2414
2415         /* We don't want anything interfering */
2416         cpu_disable_intr();
2417
2418         /* Make sure the target cpu sees everything */
2419         wbinvd();
2420
2421         /*
2422          * Try to detect when a SMI has occurred, wait up to 200ms.
2423          *
2424          * If a SMI occurs during an AP reset but before we issue
2425          * the STARTUP command, the AP may brick.  To work around
2426          * this problem we hold off doing the AP startup until
2427          * after we have detected the SMI.  Hopefully another SMI
2428          * will not occur before we finish the AP startup.
2429          *
2430          * Retries don't seem to help.  SMIs have a window of opportunity
2431          * and if USB->legacy keyboard emulation is enabled in the BIOS
2432          * the interrupt rate can be quite high.
2433          *
2434          * NOTE: Don't worry about the L1 cache load, it might bloat
2435          *       ldelta a little but ndelta will be so huge when the SMI
2436          *       occurs the detection logic will still work fine.
2437          */
2438         if (smibest) {
2439                 set_apic_timer(200000);
2440                 smitest();
2441         }
2442
2443         /*
2444          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
2445          * and running the target CPU. OR this INIT IPI might be latched (P5
2446          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
2447          * ignored.
2448          *
2449          * see apic/apicreg.h for icr bit definitions.
2450          *
2451          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
2452          */
2453
2454         /*
2455          * Setup the address for the target AP.  We can setup
2456          * icr_hi once and then just trigger operations with
2457          * icr_lo.
2458          */
2459         icr_hi = lapic->icr_hi & ~APIC_ID_MASK;
2460         icr_hi |= (physical_cpu << 24);
2461         icr_lo = lapic->icr_lo & 0xfff00000;
2462         lapic->icr_hi = icr_hi;
2463
2464         /*
2465          * Do an INIT IPI: assert RESET
2466          *
2467          * Use edge triggered mode to assert INIT
2468          */
2469         lapic->icr_lo = icr_lo | 0x00004500;
2470         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2471                  /* spin */ ;
2472
2473         /*
2474          * The spec calls for a 10ms delay but we may have to use a
2475          * MUCH lower delay to avoid bricking an AP due to a fast SMI
2476          * interrupt.  We have other loops here too and dividing by 2
2477          * doesn't seem to be enough even after subtracting 350us,
2478          * so we divide by 4.
2479          *
2480          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
2481          * interrupt was detected we use the full 10ms.
2482          */
2483         if (smibest == 0)
2484                 u_sleep(10000);
2485         else if (smibest < 150 * 4 + 350)
2486                 u_sleep(150);
2487         else if ((smibest - 350) / 4 < 10000)
2488                 u_sleep((smibest - 350) / 4);
2489         else
2490                 u_sleep(10000);
2491
2492         /*
2493          * Do an INIT IPI: deassert RESET
2494          *
2495          * Use level triggered mode to deassert.  It is unclear
2496          * why we need to do this.
2497          */
2498         lapic->icr_lo = icr_lo | 0x00008500;
2499         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2500                  /* spin */ ;
2501         u_sleep(150);                           /* wait 150us */
2502
2503         /*
2504          * Next we do a STARTUP IPI: the previous INIT IPI might still be
2505          * latched, (P5 bug) this 1st STARTUP would then terminate
2506          * immediately, and the previously started INIT IPI would continue. OR
2507          * the previous INIT IPI has already run. and this STARTUP IPI will
2508          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
2509          * will run.
2510          */
2511         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2512         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2513                  /* spin */ ;
2514         u_sleep(200);           /* wait ~200uS */
2515
2516         /*
2517          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
2518          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
2519          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
2520          * recognized after hardware RESET or INIT IPI.
2521          */
2522         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2523         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2524                  /* spin */ ;
2525
2526         /* Resume normal operation */
2527         cpu_enable_intr();
2528
2529         /* wait for it to start, see ap_init() */
2530         set_apic_timer(5000000);/* == 5 seconds */
2531         while (read_apic_timer()) {
2532                 if (smp_startup_mask & (1 << gd->mi.gd_cpuid))
2533                         return 1;       /* return SUCCESS */
2534         }
2535
2536         return 0;               /* return FAILURE */
2537 }
2538
2539 static
2540 int
2541 smitest(void)
2542 {
2543         int64_t ltsc;
2544         int64_t ntsc;
2545         int64_t ldelta;
2546         int64_t ndelta;
2547         int count;
2548
2549         ldelta = 0;
2550         ndelta = 0;
2551         while (read_apic_timer()) {
2552                 ltsc = rdtsc();
2553                 for (count = 0; count < 100; ++count)
2554                         ntsc = rdtsc(); /* force loop to occur */
2555                 if (ldelta) {
2556                         ndelta = ntsc - ltsc;
2557                         if (ldelta > ndelta)
2558                                 ldelta = ndelta;
2559                         if (ndelta > ldelta * 2)
2560                                 break;
2561                 } else {
2562                         ldelta = ntsc - ltsc;
2563                 }
2564         }
2565         return(read_apic_timer());
2566 }
2567
2568 /*
2569  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
2570  *
2571  * If for some reason we were unable to start all cpus we cannot safely
2572  * use broadcast IPIs.
2573  */
2574 void
2575 smp_invltlb(void)
2576 {
2577 #ifdef SMP
2578         if (smp_startup_mask == smp_active_mask) {
2579                 all_but_self_ipi(XINVLTLB_OFFSET);
2580         } else {
2581                 selected_apic_ipi(smp_active_mask, XINVLTLB_OFFSET,
2582                         APIC_DELMODE_FIXED);
2583         }
2584 #endif
2585 }
2586
2587 /*
2588  * When called the executing CPU will send an IPI to all other CPUs
2589  *  requesting that they halt execution.
2590  *
2591  * Usually (but not necessarily) called with 'other_cpus' as its arg.
2592  *
2593  *  - Signals all CPUs in map to stop.
2594  *  - Waits for each to stop.
2595  *
2596  * Returns:
2597  *  -1: error
2598  *   0: NA
2599  *   1: ok
2600  *
2601  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
2602  *            from executing at same time.
2603  */
2604 int
2605 stop_cpus(u_int map)
2606 {
2607         map &= smp_active_mask;
2608
2609         /* send the Xcpustop IPI to all CPUs in map */
2610         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
2611
2612         while ((stopped_cpus & map) != map)
2613                 /* spin */ ;
2614
2615         return 1;
2616 }
2617
2618
2619 /*
2620  * Called by a CPU to restart stopped CPUs.
2621  *
2622  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
2623  *
2624  *  - Signals all CPUs in map to restart.
2625  *  - Waits for each to restart.
2626  *
2627  * Returns:
2628  *  -1: error
2629  *   0: NA
2630  *   1: ok
2631  */
2632 int
2633 restart_cpus(u_int map)
2634 {
2635         /* signal other cpus to restart */
2636         started_cpus = map & smp_active_mask;
2637
2638         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
2639                 /* spin */ ;
2640
2641         return 1;
2642 }
2643
2644 /*
2645  * This is called once the mpboot code has gotten us properly relocated
2646  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
2647  * and when it returns the scheduler will call the real cpu_idle() main
2648  * loop for the idlethread.  Interrupts are disabled on entry and should
2649  * remain disabled at return.
2650  */
2651 void
2652 ap_init(void)
2653 {
2654         u_int   apic_id;
2655
2656         /*
2657          * Adjust smp_startup_mask to signal the BSP that we have started
2658          * up successfully.  Note that we do not yet hold the BGL.  The BSP
2659          * is waiting for our signal.
2660          *
2661          * We can't set our bit in smp_active_mask yet because we are holding
2662          * interrupts physically disabled and remote cpus could deadlock
2663          * trying to send us an IPI.
2664          */
2665         smp_startup_mask |= 1 << mycpu->gd_cpuid;
2666         cpu_mfence();
2667
2668         /*
2669          * Interlock for finalization.  Wait until mp_finish is non-zero,
2670          * then get the MP lock.
2671          *
2672          * Note: We are in a critical section.
2673          *
2674          * Note: We have to synchronize td_mpcount to our desired MP state
2675          * before calling cpu_try_mplock().
2676          *
2677          * Note: we are the idle thread, we can only spin.
2678          *
2679          * Note: The load fence is memory volatile and prevents the compiler
2680          * from improperly caching mp_finish, and the cpu from improperly
2681          * caching it.
2682          */
2683         while (mp_finish == 0)
2684             cpu_lfence();
2685         ++curthread->td_mpcount;
2686         while (cpu_try_mplock() == 0)
2687             ;
2688
2689         if (cpu_feature & CPUID_TSC) {
2690             /*
2691              * The BSP is constantly updating tsc0_offset, figure out the
2692              * relative difference to synchronize ktrdump.
2693              */
2694             tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
2695         }
2696
2697         /* BSP may have changed PTD while we're waiting for the lock */
2698         cpu_invltlb();
2699
2700 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
2701         lidt(&r_idt);
2702 #endif
2703
2704         /* Build our map of 'other' CPUs. */
2705         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2706
2707         kprintf("SMP: AP CPU #%d Launched!\n", mycpu->gd_cpuid);
2708
2709         /* A quick check from sanity claus */
2710         apic_id = (apic_id_to_logical[(lapic->id & 0x0f000000) >> 24]);
2711         if (mycpu->gd_cpuid != apic_id) {
2712                 kprintf("SMP: cpuid = %d\n", mycpu->gd_cpuid);
2713                 kprintf("SMP: apic_id = %d\n", apic_id);
2714 #if JGXXX
2715                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
2716 #endif
2717                 panic("cpuid mismatch! boom!!");
2718         }
2719
2720         /* Initialize AP's local APIC for irq's */
2721         apic_initialize(FALSE);
2722
2723         /* Set memory range attributes for this CPU to match the BSP */
2724         mem_range_AP_init();
2725
2726         /*
2727          * Once we go active we must process any IPIQ messages that may
2728          * have been queued, because no actual IPI will occur until we
2729          * set our bit in the smp_active_mask.  If we don't the IPI
2730          * message interlock could be left set which would also prevent
2731          * further IPIs.
2732          *
2733          * The idle loop doesn't expect the BGL to be held and while
2734          * lwkt_switch() normally cleans things up this is a special case
2735          * because we returning almost directly into the idle loop.
2736          *
2737          * The idle thread is never placed on the runq, make sure
2738          * nothing we've done put it there.
2739          */
2740         KKASSERT(curthread->td_mpcount == 1);
2741         smp_active_mask |= 1 << mycpu->gd_cpuid;
2742
2743         /*
2744          * Enable interrupts here.  idle_restore will also do it, but
2745          * doing it here lets us clean up any strays that got posted to
2746          * the CPU during the AP boot while we are still in a critical
2747          * section.
2748          */
2749         __asm __volatile("sti; pause; pause"::);
2750         mdcpu->gd_fpending = 0;
2751
2752         initclocks_pcpu();      /* clock interrupts (via IPIs) */
2753         lwkt_process_ipiq();
2754
2755         /*
2756          * Releasing the mp lock lets the BSP finish up the SMP init
2757          */
2758         rel_mplock();
2759         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
2760 }
2761
2762 /*
2763  * Get SMP fully working before we start initializing devices.
2764  */
2765 static
2766 void
2767 ap_finish(void)
2768 {
2769         mp_finish = 1;
2770         if (bootverbose)
2771                 kprintf("Finish MP startup\n");
2772         if (cpu_feature & CPUID_TSC)
2773                 tsc0_offset = rdtsc();
2774         tsc_offsets[0] = 0;
2775         rel_mplock();
2776         while (smp_active_mask != smp_startup_mask) {
2777                 cpu_lfence();
2778                 if (cpu_feature & CPUID_TSC)
2779                         tsc0_offset = rdtsc();
2780         }
2781         while (try_mplock() == 0)
2782                 ;
2783         if (bootverbose)
2784                 kprintf("Active CPU Mask: %08x\n", smp_active_mask);
2785 }
2786
2787 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
2788
2789 void
2790 cpu_send_ipiq(int dcpu)
2791 {
2792         if ((1 << dcpu) & smp_active_mask)
2793                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
2794 }
2795
2796 #if 0   /* single_apic_ipi_passive() not working yet */
2797 /*
2798  * Returns 0 on failure, 1 on success
2799  */
2800 int
2801 cpu_send_ipiq_passive(int dcpu)
2802 {
2803         int r = 0;
2804         if ((1 << dcpu) & smp_active_mask) {
2805                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
2806                                         APIC_DELMODE_FIXED);
2807         }
2808         return(r);
2809 }
2810 #endif
2811