sys/dev/netif/xl/if_xl.c

   1 /*
   2  * Copyright (c) 1997, 1998, 1999
   3  *      Bill Paul <wpaul@ctr.columbia.edu>.  All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. Redistributions in binary form must reproduce the above copyright
  11  *    notice, this list of conditions and the following disclaimer in the
  12  *    documentation and/or other materials provided with the distribution.
  13  * 3. All advertising materials mentioning features or use of this software
  14  *    must display the following acknowledgement:
  15  *      This product includes software developed by Bill Paul.
  16  * 4. Neither the name of the author nor the names of any co-contributors
  17  *    may be used to endorse or promote products derived from this software
  18  *    without specific prior written permission.
  19  *
  20  * THIS SOFTWARE IS PROVIDED BY Bill Paul AND CONTRIBUTORS ``AS IS'' AND
  21  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  22  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  23  * ARE DISCLAIMED.  IN NO EVENT SHALL Bill Paul OR THE VOICES IN HIS HEAD
  24  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  25  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  26  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  27  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  28  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  29  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
  30  * THE POSSIBILITY OF SUCH DAMAGE.
  31  *
  32  * $FreeBSD: src/sys/pci/if_xl.c,v 1.72.2.28 2003/10/08 06:01:57 murray Exp $
  33  * $DragonFly: src/sys/dev/netif/xl/if_xl.c,v 1.20 2005/05/14 01:33:35 joerg Exp $
  34  */
  35
  36 /*
  37  * 3Com 3c90x Etherlink XL PCI NIC driver
  38  *
  39  * Supports the 3Com "boomerang", "cyclone" and "hurricane" PCI
  40  * bus-master chips (3c90x cards and embedded controllers) including
  41  * the following:
  42  *
  43  * 3Com 3c900-TPO       10Mbps/RJ-45
  44  * 3Com 3c900-COMBO     10Mbps/RJ-45,AUI,BNC
  45  * 3Com 3c905-TX        10/100Mbps/RJ-45
  46  * 3Com 3c905-T4        10/100Mbps/RJ-45
  47  * 3Com 3c900B-TPO      10Mbps/RJ-45
  48  * 3Com 3c900B-COMBO    10Mbps/RJ-45,AUI,BNC
  49  * 3Com 3c900B-TPC      10Mbps/RJ-45,BNC
  50  * 3Com 3c900B-FL       10Mbps/Fiber-optic
  51  * 3Com 3c905B-COMBO    10/100Mbps/RJ-45,AUI,BNC
  52  * 3Com 3c905B-TX       10/100Mbps/RJ-45
  53  * 3Com 3c905B-FL/FX    10/100Mbps/Fiber-optic
  54  * 3Com 3c905C-TX       10/100Mbps/RJ-45 (Tornado ASIC)
  55  * 3Com 3c980-TX        10/100Mbps server adapter (Hurricane ASIC)
  56  * 3Com 3c980C-TX       10/100Mbps server adapter (Tornado ASIC)
  57  * 3Com 3cSOHO100-TX    10/100Mbps/RJ-45 (Hurricane ASIC)
  58  * 3Com 3c450-TX        10/100Mbps/RJ-45 (Tornado ASIC)
  59  * 3Com 3c555           10/100Mbps/RJ-45 (MiniPCI, Laptop Hurricane)
  60  * 3Com 3c556           10/100Mbps/RJ-45 (MiniPCI, Hurricane ASIC)
  61  * 3Com 3c556B          10/100Mbps/RJ-45 (MiniPCI, Hurricane ASIC)
  62  * 3Com 3c575TX         10/100Mbps/RJ-45 (Cardbus, Hurricane ASIC)
  63  * 3Com 3c575B          10/100Mbps/RJ-45 (Cardbus, Hurricane ASIC)
  64  * 3Com 3c575C          10/100Mbps/RJ-45 (Cardbus, Hurricane ASIC)
  65  * 3Com 3cxfem656       10/100Mbps/RJ-45 (Cardbus, Hurricane ASIC)
  66  * 3Com 3cxfem656b      10/100Mbps/RJ-45 (Cardbus, Hurricane ASIC)
  67  * 3Com 3cxfem656c      10/100Mbps/RJ-45 (Cardbus, Tornado ASIC)
  68  * Dell Optiplex GX1 on-board 3c918 10/100Mbps/RJ-45
  69  * Dell on-board 3c920 10/100Mbps/RJ-45
  70  * Dell Precision on-board 3c905B 10/100Mbps/RJ-45
  71  * Dell Latitude laptop docking station embedded 3c905-TX
  72  *
  73  * Written by Bill Paul <wpaul@ctr.columbia.edu>
  74  * Electrical Engineering Department
  75  * Columbia University, New York City
  76  */
  77
  78 /*
  79  * The 3c90x series chips use a bus-master DMA interface for transfering
  80  * packets to and from the controller chip. Some of the "vortex" cards
  81  * (3c59x) also supported a bus master mode, however for those chips
  82  * you could only DMA packets to/from a contiguous memory buffer. For
  83  * transmission this would mean copying the contents of the queued mbuf
  84  * chain into an mbuf cluster and then DMAing the cluster. This extra
  85  * copy would sort of defeat the purpose of the bus master support for
  86  * any packet that doesn't fit into a single mbuf.
  87  *
  88  * By contrast, the 3c90x cards support a fragment-based bus master
  89  * mode where mbuf chains can be encapsulated using TX descriptors.
  90  * This is similar to other PCI chips such as the Texas Instruments
  91  * ThunderLAN and the Intel 82557/82558.
  92  *
  93  * The "vortex" driver (if_vx.c) happens to work for the "boomerang"
  94  * bus master chips because they maintain the old PIO interface for
  95  * backwards compatibility, but starting with the 3c905B and the
  96  * "cyclone" chips, the compatibility interface has been dropped.
  97  * Since using bus master DMA is a big win, we use this driver to
  98  * support the PCI "boomerang" chips even though they work with the
  99  * "vortex" driver in order to obtain better performance.
 100  */
 101
 102 #include <sys/param.h>
 103 #include <sys/systm.h>
 104 #include <sys/sockio.h>
 105 #include <sys/endian.h>
 106 #include <sys/mbuf.h>
 107 #include <sys/kernel.h>
 108 #include <sys/socket.h>
 109
 110 #include <net/if.h>
 111 #include <net/ifq_var.h>
 112 #include <net/if_arp.h>
 113 #include <net/ethernet.h>
 114 #include <net/if_dl.h>
 115 #include <net/if_media.h>
 116 #include <net/vlan/if_vlan_var.h>
 117
 118 #include <net/bpf.h>
 119
 120 #include <machine/bus_memio.h>
 121 #include <machine/bus_pio.h>
 122 #include <machine/bus.h>
 123 #include <machine/clock.h>      /* for DELAY */
 124 #include <machine/resource.h>
 125 #include <sys/bus.h>
 126 #include <sys/rman.h>
 127
 128 #include "../mii_layer/mii.h"
 129 #include "../mii_layer/miivar.h"
 130
 131 #include <bus/pci/pcireg.h>
 132 #include <bus/pci/pcivar.h>
 133
 134 /* "controller miibus0" required.  See GENERIC if you get errors here. */
 135 #include "miibus_if.h"
 136
 137 #include "if_xlreg.h"
 138
 139 #define XL905B_CSUM_FEATURES    (CSUM_IP | CSUM_TCP | CSUM_UDP)
 140
 141 /*
 142  * Various supported device vendors/types and their names.
 143  */
 144 static struct xl_type xl_devs[] = {
 145         { TC_VENDORID, TC_DEVICEID_BOOMERANG_10BT,
 146                 "3Com 3c900-TPO Etherlink XL" },
 147         { TC_VENDORID, TC_DEVICEID_BOOMERANG_10BT_COMBO,
 148                 "3Com 3c900-COMBO Etherlink XL" },
 149         { TC_VENDORID, TC_DEVICEID_BOOMERANG_10_100BT,
 150                 "3Com 3c905-TX Fast Etherlink XL" },
 151         { TC_VENDORID, TC_DEVICEID_BOOMERANG_100BT4,
 152                 "3Com 3c905-T4 Fast Etherlink XL" },
 153         { TC_VENDORID, TC_DEVICEID_KRAKATOA_10BT,
 154                 "3Com 3c900B-TPO Etherlink XL" },
 155         { TC_VENDORID, TC_DEVICEID_KRAKATOA_10BT_COMBO,
 156                 "3Com 3c900B-COMBO Etherlink XL" },
 157         { TC_VENDORID, TC_DEVICEID_KRAKATOA_10BT_TPC,
 158                 "3Com 3c900B-TPC Etherlink XL" },
 159         { TC_VENDORID, TC_DEVICEID_CYCLONE_10FL,
 160                 "3Com 3c900B-FL Etherlink XL" },
 161         { TC_VENDORID, TC_DEVICEID_HURRICANE_10_100BT,
 162                 "3Com 3c905B-TX Fast Etherlink XL" },
 163         { TC_VENDORID, TC_DEVICEID_CYCLONE_10_100BT4,
 164                 "3Com 3c905B-T4 Fast Etherlink XL" },
 165         { TC_VENDORID, TC_DEVICEID_CYCLONE_10_100FX,
 166                 "3Com 3c905B-FX/SC Fast Etherlink XL" },
 167         { TC_VENDORID, TC_DEVICEID_CYCLONE_10_100_COMBO,
 168                 "3Com 3c905B-COMBO Fast Etherlink XL" },
 169         { TC_VENDORID, TC_DEVICEID_TORNADO_10_100BT,
 170                 "3Com 3c905C-TX Fast Etherlink XL" },
 171         { TC_VENDORID, TC_DEVICEID_TORNADO_10_100BT_920B,
 172                 "3Com 3c920B-EMB Integrated Fast Etherlink XL" },
 173         { TC_VENDORID, TC_DEVICEID_HURRICANE_10_100BT_SERV,
 174                 "3Com 3c980 Fast Etherlink XL" },
 175         { TC_VENDORID, TC_DEVICEID_TORNADO_10_100BT_SERV,
 176                 "3Com 3c980C Fast Etherlink XL" },
 177         { TC_VENDORID, TC_DEVICEID_HURRICANE_SOHO100TX,
 178                 "3Com 3cSOHO100-TX OfficeConnect" },
 179         { TC_VENDORID, TC_DEVICEID_TORNADO_HOMECONNECT,
 180                 "3Com 3c450-TX HomeConnect" },
 181         { TC_VENDORID, TC_DEVICEID_HURRICANE_555,
 182                 "3Com 3c555 Fast Etherlink XL" },
 183         { TC_VENDORID, TC_DEVICEID_HURRICANE_556,
 184                 "3Com 3c556 Fast Etherlink XL" },
 185         { TC_VENDORID, TC_DEVICEID_HURRICANE_556B,
 186                 "3Com 3c556B Fast Etherlink XL" },
 187         { TC_VENDORID, TC_DEVICEID_HURRICANE_575A,
 188                 "3Com 3c575TX Fast Etherlink XL" },
 189         { TC_VENDORID, TC_DEVICEID_HURRICANE_575B,
 190                 "3Com 3c575B Fast Etherlink XL" },
 191         { TC_VENDORID, TC_DEVICEID_HURRICANE_575C,
 192                 "3Com 3c575C Fast Etherlink XL" },
 193         { TC_VENDORID, TC_DEVICEID_HURRICANE_656,
 194                 "3Com 3c656 Fast Etherlink XL" },
 195         { TC_VENDORID, TC_DEVICEID_HURRICANE_656B,
 196                 "3Com 3c656B Fast Etherlink XL" },
 197         { TC_VENDORID, TC_DEVICEID_TORNADO_656C,
 198                 "3Com 3c656C Fast Etherlink XL" },
 199         { 0, 0, NULL }
 200 };
 201
 202 static int xl_probe             (device_t);
 203 static int xl_attach            (device_t);
 204 static int xl_detach            (device_t);
 205
 206 static int xl_newbuf            (struct xl_softc *, struct xl_chain_onefrag *);
 207 static void xl_stats_update     (void *);
 208 static int xl_encap             (struct xl_softc *, struct xl_chain *,
 209                                                 struct mbuf *);
 210 static void xl_rxeof            (struct xl_softc *);
 211 static int xl_rx_resync         (struct xl_softc *);
 212 static void xl_txeof            (struct xl_softc *);
 213 static void xl_txeof_90xB       (struct xl_softc *);
 214 static void xl_txeoc            (struct xl_softc *);
 215 static void xl_intr             (void *);
 216 static void xl_start            (struct ifnet *);
 217 static void xl_start_90xB       (struct ifnet *);
 218 static int xl_ioctl             (struct ifnet *, u_long, caddr_t,
 219                                                 struct ucred *);
 220 static void xl_init             (void *);
 221 static void xl_stop             (struct xl_softc *);
 222 static void xl_watchdog         (struct ifnet *);
 223 static void xl_shutdown         (device_t);
 224 static int xl_suspend           (device_t);
 225 static int xl_resume            (device_t);
 226
 227 static int xl_ifmedia_upd       (struct ifnet *);
 228 static void xl_ifmedia_sts      (struct ifnet *, struct ifmediareq *);
 229
 230 static int xl_eeprom_wait       (struct xl_softc *);
 231 static int xl_read_eeprom       (struct xl_softc *, caddr_t, int, int, int);
 232 static void xl_mii_sync         (struct xl_softc *);
 233 static void xl_mii_send         (struct xl_softc *, u_int32_t, int);
 234 static int xl_mii_readreg       (struct xl_softc *, struct xl_mii_frame *);
 235 static int xl_mii_writereg      (struct xl_softc *, struct xl_mii_frame *);
 236
 237 static void xl_setcfg           (struct xl_softc *);
 238 static void xl_setmode          (struct xl_softc *, int);
 239 static u_int8_t xl_calchash     (caddr_t);
 240 static void xl_setmulti         (struct xl_softc *);
 241 static void xl_setmulti_hash    (struct xl_softc *);
 242 static void xl_reset            (struct xl_softc *);
 243 static int xl_list_rx_init      (struct xl_softc *);
 244 static int xl_list_tx_init      (struct xl_softc *);
 245 static int xl_list_tx_init_90xB (struct xl_softc *);
 246 static void xl_wait             (struct xl_softc *);
 247 static void xl_mediacheck       (struct xl_softc *);
 248 static void xl_choose_xcvr      (struct xl_softc *, int);
 249 static void xl_dma_map_addr     (void *, bus_dma_segment_t *, int, int);
 250 static void xl_dma_map_rxbuf    (void *, bus_dma_segment_t *, int, bus_size_t,
 251                                                 int);
 252 static void xl_dma_map_txbuf    (void *, bus_dma_segment_t *, int, bus_size_t,
 253                                                 int);
 254 #ifdef notdef
 255 static void xl_testpacket       (struct xl_softc *);
 256 #endif
 257
 258 static int xl_miibus_readreg    (device_t, int, int);
 259 static int xl_miibus_writereg   (device_t, int, int, int);
 260 static void xl_miibus_statchg   (device_t);
 261 static void xl_miibus_mediainit (device_t);
 262
 263 static device_method_t xl_methods[] = {
 264         /* Device interface */
 265         DEVMETHOD(device_probe,         xl_probe),
 266         DEVMETHOD(device_attach,        xl_attach),
 267         DEVMETHOD(device_detach,        xl_detach),
 268         DEVMETHOD(device_shutdown,      xl_shutdown),
 269         DEVMETHOD(device_suspend,       xl_suspend),
 270         DEVMETHOD(device_resume,        xl_resume),
 271
 272         /* bus interface */
 273         DEVMETHOD(bus_print_child,      bus_generic_print_child),
 274         DEVMETHOD(bus_driver_added,     bus_generic_driver_added),
 275
 276         /* MII interface */
 277         DEVMETHOD(miibus_readreg,       xl_miibus_readreg),
 278         DEVMETHOD(miibus_writereg,      xl_miibus_writereg),
 279         DEVMETHOD(miibus_statchg,       xl_miibus_statchg),
 280         DEVMETHOD(miibus_mediainit,     xl_miibus_mediainit),
 281
 282         { 0, 0 }
 283 };
 284
 285 static driver_t xl_driver = {
 286         "xl",
 287         xl_methods,
 288         sizeof(struct xl_softc)
 289 };
 290
 291 static devclass_t xl_devclass;
 292
 293 DECLARE_DUMMY_MODULE(if_xl);
 294 MODULE_DEPEND(if_xl, miibus, 1, 1, 1);
 295 DRIVER_MODULE(if_xl, pci, xl_driver, xl_devclass, 0, 0);
 296 DRIVER_MODULE(miibus, xl, miibus_driver, miibus_devclass, 0, 0);
 297
 298 static void
 299 xl_dma_map_addr(arg, segs, nseg, error)
 300         void *arg;
 301         bus_dma_segment_t *segs;
 302         int nseg, error;
 303 {
 304         u_int32_t *paddr;
 305
 306         paddr = arg;
 307         *paddr = segs->ds_addr;
 308 }
 309
 310 static void
 311 xl_dma_map_rxbuf(arg, segs, nseg, mapsize, error)
 312         void *arg;
 313         bus_dma_segment_t *segs;
 314         int nseg;
 315         bus_size_t mapsize;
 316         int error;
 317 {
 318         u_int32_t *paddr;
 319
 320         if (error)
 321                 return;
 322         KASSERT(nseg == 1, ("xl_dma_map_rxbuf: too many DMA segments"));
 323         paddr = arg;
 324         *paddr = segs->ds_addr;
 325 }
 326
 327 static void
 328 xl_dma_map_txbuf(arg, segs, nseg, mapsize, error)
 329         void *arg;
 330         bus_dma_segment_t *segs;
 331         int nseg;
 332         bus_size_t mapsize;
 333         int error;
 334 {
 335         struct xl_list *l;
 336         int i, total_len;
 337
 338         if (error)
 339                 return;
 340
 341         KASSERT(nseg <= XL_MAXFRAGS, ("too many DMA segments"));
 342
 343         total_len = 0;
 344         l = arg;
 345         for (i = 0; i < nseg; i++) {
 346                 KASSERT(segs[i].ds_len <= MCLBYTES, ("segment size too large"));
 347                 l->xl_frag[i].xl_addr = htole32(segs[i].ds_addr);
 348                 l->xl_frag[i].xl_len = htole32(segs[i].ds_len);
 349                 total_len += segs[i].ds_len;
 350         }
 351         l->xl_frag[nseg - 1].xl_len = htole32(segs[nseg - 1].ds_len |
 352             XL_LAST_FRAG);
 353         l->xl_status = htole32(total_len);
 354         l->xl_next = 0;
 355 }
 356
 357 /*
 358  * Murphy's law says that it's possible the chip can wedge and
 359  * the 'command in progress' bit may never clear. Hence, we wait
 360  * only a finite amount of time to avoid getting caught in an
 361  * infinite loop. Normally this delay routine would be a macro,
 362  * but it isn't called during normal operation so we can afford
 363  * to make it a function.
 364  */
 365 static void
 366 xl_wait(sc)
 367         struct xl_softc         *sc;
 368 {
 369         int             i;
 370
 371         for (i = 0; i < XL_TIMEOUT; i++) {
 372                 if (!(CSR_READ_2(sc, XL_STATUS) & XL_STAT_CMDBUSY))
 373                         break;
 374         }
 375
 376         if (i == XL_TIMEOUT)
 377                 if_printf(&sc->arpcom.ac_if, "command never completed!");
 378
 379         return;
 380 }
 381
 382 /*
 383  * MII access routines are provided for adapters with external
 384  * PHYs (3c905-TX, 3c905-T4, 3c905B-T4) and those with built-in
 385  * autoneg logic that's faked up to look like a PHY (3c905B-TX).
 386  * Note: if you don't perform the MDIO operations just right,
 387  * it's possible to end up with code that works correctly with
 388  * some chips/CPUs/processor speeds/bus speeds/etc but not
 389  * with others.
 390  */
 391 #define MII_SET(x)                                      \
 392         CSR_WRITE_2(sc, XL_W4_PHY_MGMT,                 \
 393                 CSR_READ_2(sc, XL_W4_PHY_MGMT) | (x))
 394
 395 #define MII_CLR(x)                                      \
 396         CSR_WRITE_2(sc, XL_W4_PHY_MGMT,                 \
 397                 CSR_READ_2(sc, XL_W4_PHY_MGMT) & ~(x))
 398
 399 /*
 400  * Sync the PHYs by setting data bit and strobing the clock 32 times.
 401  */
 402 static void
 403 xl_mii_sync(sc)
 404         struct xl_softc         *sc;
 405 {
 406         int             i;
 407
 408         XL_SEL_WIN(4);
 409         MII_SET(XL_MII_DIR|XL_MII_DATA);
 410
 411         for (i = 0; i < 32; i++) {
 412                 MII_SET(XL_MII_CLK);
 413                 MII_SET(XL_MII_DATA);
 414                 MII_SET(XL_MII_DATA);
 415                 MII_CLR(XL_MII_CLK);
 416                 MII_SET(XL_MII_DATA);
 417                 MII_SET(XL_MII_DATA);
 418         }
 419
 420         return;
 421 }
 422
 423 /*
 424  * Clock a series of bits through the MII.
 425  */
 426 static void
 427 xl_mii_send(sc, bits, cnt)
 428         struct xl_softc         *sc;
 429         u_int32_t               bits;
 430         int                     cnt;
 431 {
 432         int                     i;
 433
 434         XL_SEL_WIN(4);
 435         MII_CLR(XL_MII_CLK);
 436
 437         for (i = (0x1 << (cnt - 1)); i; i >>= 1) {
 438                 if (bits & i) {
 439                         MII_SET(XL_MII_DATA);
 440                 } else {
 441                         MII_CLR(XL_MII_DATA);
 442                 }
 443                 MII_CLR(XL_MII_CLK);
 444                 MII_SET(XL_MII_CLK);
 445         }
 446 }
 447
 448 /*
 449  * Read an PHY register through the MII.
 450  */
 451 static int
 452 xl_mii_readreg(sc, frame)
 453         struct xl_softc         *sc;
 454         struct xl_mii_frame     *frame;
 455
 456 {
 457         int                     i, ack, s;
 458
 459         s = splimp();
 460
 461         /*
 462          * Set up frame for RX.
 463          */
 464         frame->mii_stdelim = XL_MII_STARTDELIM;
 465         frame->mii_opcode = XL_MII_READOP;
 466         frame->mii_turnaround = 0;
 467         frame->mii_data = 0;
 468
 469         /*
 470          * Select register window 4.
 471          */
 472
 473         XL_SEL_WIN(4);
 474
 475         CSR_WRITE_2(sc, XL_W4_PHY_MGMT, 0);
 476         /*
 477          * Turn on data xmit.
 478          */
 479         MII_SET(XL_MII_DIR);
 480
 481         xl_mii_sync(sc);
 482
 483         /*
 484          * Send command/address info.
 485          */
 486         xl_mii_send(sc, frame->mii_stdelim, 2);
 487         xl_mii_send(sc, frame->mii_opcode, 2);
 488         xl_mii_send(sc, frame->mii_phyaddr, 5);
 489         xl_mii_send(sc, frame->mii_regaddr, 5);
 490
 491         /* Idle bit */
 492         MII_CLR((XL_MII_CLK|XL_MII_DATA));
 493         MII_SET(XL_MII_CLK);
 494
 495         /* Turn off xmit. */
 496         MII_CLR(XL_MII_DIR);
 497
 498         /* Check for ack */
 499         MII_CLR(XL_MII_CLK);
 500         ack = CSR_READ_2(sc, XL_W4_PHY_MGMT) & XL_MII_DATA;
 501         MII_SET(XL_MII_CLK);
 502
 503         /*
 504          * Now try reading data bits. If the ack failed, we still
 505          * need to clock through 16 cycles to keep the PHY(s) in sync.
 506          */
 507         if (ack) {
 508                 for(i = 0; i < 16; i++) {
 509                         MII_CLR(XL_MII_CLK);
 510                         MII_SET(XL_MII_CLK);
 511                 }
 512                 goto fail;
 513         }
 514
 515         for (i = 0x8000; i; i >>= 1) {
 516                 MII_CLR(XL_MII_CLK);
 517                 if (!ack) {
 518                         if (CSR_READ_2(sc, XL_W4_PHY_MGMT) & XL_MII_DATA)
 519                                 frame->mii_data |= i;
 520                 }
 521                 MII_SET(XL_MII_CLK);
 522         }
 523
 524 fail:
 525
 526         MII_CLR(XL_MII_CLK);
 527         MII_SET(XL_MII_CLK);
 528
 529         splx(s);
 530
 531         if (ack)
 532                 return(1);
 533         return(0);
 534 }
 535
 536 /*
 537  * Write to a PHY register through the MII.
 538  */
 539 static int
 540 xl_mii_writereg(sc, frame)
 541         struct xl_softc         *sc;
 542         struct xl_mii_frame     *frame;
 543
 544 {
 545         int                     s;
 546
 547         s = splimp();
 548
 549         /*
 550          * Set up frame for TX.
 551          */
 552
 553         frame->mii_stdelim = XL_MII_STARTDELIM;
 554         frame->mii_opcode = XL_MII_WRITEOP;
 555         frame->mii_turnaround = XL_MII_TURNAROUND;
 556
 557         /*
 558          * Select the window 4.
 559          */
 560         XL_SEL_WIN(4);
 561
 562         /*
 563          * Turn on data output.
 564          */
 565         MII_SET(XL_MII_DIR);
 566
 567         xl_mii_sync(sc);
 568
 569         xl_mii_send(sc, frame->mii_stdelim, 2);
 570         xl_mii_send(sc, frame->mii_opcode, 2);
 571         xl_mii_send(sc, frame->mii_phyaddr, 5);
 572         xl_mii_send(sc, frame->mii_regaddr, 5);
 573         xl_mii_send(sc, frame->mii_turnaround, 2);
 574         xl_mii_send(sc, frame->mii_data, 16);
 575
 576         /* Idle bit. */
 577         MII_SET(XL_MII_CLK);
 578         MII_CLR(XL_MII_CLK);
 579
 580         /*
 581          * Turn off xmit.
 582          */
 583         MII_CLR(XL_MII_DIR);
 584
 585         splx(s);
 586
 587         return(0);
 588 }
 589
 590 static int
 591 xl_miibus_readreg(dev, phy, reg)
 592         device_t                dev;
 593         int                     phy, reg;
 594 {
 595         struct xl_softc         *sc;
 596         struct xl_mii_frame     frame;
 597
 598         sc = device_get_softc(dev);
 599
 600         /*
 601          * Pretend that PHYs are only available at MII address 24.
 602          * This is to guard against problems with certain 3Com ASIC
 603          * revisions that incorrectly map the internal transceiver
 604          * control registers at all MII addresses. This can cause
 605          * the miibus code to attach the same PHY several times over.
 606          */
 607         if ((!(sc->xl_flags & XL_FLAG_PHYOK)) && phy != 24)
 608                 return(0);
 609
 610         bzero((char *)&frame, sizeof(frame));
 611
 612         frame.mii_phyaddr = phy;
 613         frame.mii_regaddr = reg;
 614         xl_mii_readreg(sc, &frame);
 615
 616         return(frame.mii_data);
 617 }
 618
 619 static int
 620 xl_miibus_writereg(dev, phy, reg, data)
 621         device_t                dev;
 622         int                     phy, reg, data;
 623 {
 624         struct xl_softc         *sc;
 625         struct xl_mii_frame     frame;
 626
 627         sc = device_get_softc(dev);
 628
 629         if ((!(sc->xl_flags & XL_FLAG_PHYOK)) && phy != 24)
 630                 return(0);
 631
 632         bzero((char *)&frame, sizeof(frame));
 633
 634         frame.mii_phyaddr = phy;
 635         frame.mii_regaddr = reg;
 636         frame.mii_data = data;
 637
 638         xl_mii_writereg(sc, &frame);
 639
 640         return(0);
 641 }
 642
 643 static void
 644 xl_miibus_statchg(dev)
 645         device_t                dev;
 646 {
 647         struct xl_softc         *sc;
 648         struct mii_data         *mii;
 649
 650
 651         sc = device_get_softc(dev);
 652         mii = device_get_softc(sc->xl_miibus);
 653
 654         xl_setcfg(sc);
 655
 656         /* Set ASIC's duplex mode to match the PHY. */
 657         XL_SEL_WIN(3);
 658         if ((mii->mii_media_active & IFM_GMASK) == IFM_FDX)
 659                 CSR_WRITE_1(sc, XL_W3_MAC_CTRL, XL_MACCTRL_DUPLEX);
 660         else
 661                 CSR_WRITE_1(sc, XL_W3_MAC_CTRL,
 662                         (CSR_READ_1(sc, XL_W3_MAC_CTRL) & ~XL_MACCTRL_DUPLEX));
 663
 664         return;
 665 }
 666
 667 /*
 668  * Special support for the 3c905B-COMBO. This card has 10/100 support
 669  * plus BNC and AUI ports. This means we will have both an miibus attached
 670  * plus some non-MII media settings. In order to allow this, we have to
 671  * add the extra media to the miibus's ifmedia struct, but we can't do
 672  * that during xl_attach() because the miibus hasn't been attached yet.
 673  * So instead, we wait until the miibus probe/attach is done, at which
 674  * point we will get a callback telling is that it's safe to add our
 675  * extra media.
 676  */
 677 static void
 678 xl_miibus_mediainit(dev)
 679         device_t                dev;
 680 {
 681         struct xl_softc         *sc;
 682         struct mii_data         *mii;
 683         struct ifmedia          *ifm;
 684
 685         sc = device_get_softc(dev);
 686         mii = device_get_softc(sc->xl_miibus);
 687         ifm = &mii->mii_media;
 688
 689         if (sc->xl_media & (XL_MEDIAOPT_AUI|XL_MEDIAOPT_10FL)) {
 690                 /*
 691                  * Check for a 10baseFL board in disguise.
 692                  */
 693                 if (sc->xl_type == XL_TYPE_905B &&
 694                     sc->xl_media == XL_MEDIAOPT_10FL) {
 695                         if (bootverbose)
 696                                 device_printf(dev, "found 10baseFL\n");
 697                         ifmedia_add(ifm, IFM_ETHER|IFM_10_FL, 0, NULL);
 698                         ifmedia_add(ifm, IFM_ETHER|IFM_10_FL|IFM_HDX, 0, NULL);
 699                         if (sc->xl_caps & XL_CAPS_FULL_DUPLEX)
 700                                 ifmedia_add(ifm,
 701                                     IFM_ETHER|IFM_10_FL|IFM_FDX, 0, NULL);
 702                 } else {
 703                         if (bootverbose)
 704                                 device_printf(dev, "found AUI\n");
 705                         ifmedia_add(ifm, IFM_ETHER|IFM_10_5, 0, NULL);
 706                 }
 707         }
 708
 709         if (sc->xl_media & XL_MEDIAOPT_BNC) {
 710                 if (bootverbose)
 711                         device_printf(dev, "found BNC\n");
 712                 ifmedia_add(ifm, IFM_ETHER|IFM_10_2, 0, NULL);
 713         }
 714
 715         return;
 716 }
 717
 718 /*
 719  * The EEPROM is slow: give it time to come ready after issuing
 720  * it a command.
 721  */
 722 static int
 723 xl_eeprom_wait(sc)
 724         struct xl_softc         *sc;
 725 {
 726         int                     i;
 727
 728         for (i = 0; i < 100; i++) {
 729                 if (CSR_READ_2(sc, XL_W0_EE_CMD) & XL_EE_BUSY)
 730                         DELAY(162);
 731                 else
 732                         break;
 733         }
 734
 735         if (i == 100) {
 736                 if_printf(&sc->arpcom.ac_if, "eeprom failed to come ready\n");
 737                 return(1);
 738         }
 739
 740         return(0);
 741 }
 742
 743 /*
 744  * Read a sequence of words from the EEPROM. Note that ethernet address
 745  * data is stored in the EEPROM in network byte order.
 746  */
 747 static int
 748 xl_read_eeprom(sc, dest, off, cnt, swap)
 749         struct xl_softc         *sc;
 750         caddr_t                 dest;
 751         int                     off;
 752         int                     cnt;
 753         int                     swap;
 754 {
 755         int                     err = 0, i;
 756         u_int16_t               word = 0, *ptr;
 757 #define EEPROM_5BIT_OFFSET(A) ((((A) << 2) & 0x7F00) | ((A) & 0x003F))
 758 #define EEPROM_8BIT_OFFSET(A) ((A) & 0x003F)
 759         /* WARNING! DANGER!
 760          * It's easy to accidentally overwrite the rom content!
 761          * Note: the 3c575 uses 8bit EEPROM offsets.
 762          */
 763         XL_SEL_WIN(0);
 764
 765         if (xl_eeprom_wait(sc))
 766                 return(1);
 767
 768         if (sc->xl_flags & XL_FLAG_EEPROM_OFFSET_30)
 769                 off += 0x30;
 770
 771         for (i = 0; i < cnt; i++) {
 772                 if (sc->xl_flags & XL_FLAG_8BITROM)
 773                         CSR_WRITE_2(sc, XL_W0_EE_CMD,
 774                             XL_EE_8BIT_READ | EEPROM_8BIT_OFFSET(off + i));
 775                 else
 776                         CSR_WRITE_2(sc, XL_W0_EE_CMD,
 777                             XL_EE_READ | EEPROM_5BIT_OFFSET(off + i));
 778                 err = xl_eeprom_wait(sc);
 779                 if (err)
 780                         break;
 781                 word = CSR_READ_2(sc, XL_W0_EE_DATA);
 782                 ptr = (u_int16_t *)(dest + (i * 2));
 783                 if (swap)
 784                         *ptr = ntohs(word);
 785                 else
 786                         *ptr = word;
 787         }
 788
 789         return(err ? 1 : 0);
 790 }
 791
 792 /*
 793  * This routine is taken from the 3Com Etherlink XL manual,
 794  * page 10-7. It calculates a CRC of the supplied multicast
 795  * group address and returns the lower 8 bits, which are used
 796  * as the multicast filter position.
 797  * Note: the 3c905B currently only supports a 64-bit hash table,
 798  * which means we really only need 6 bits, but the manual indicates
 799  * that future chip revisions will have a 256-bit hash table,
 800  * hence the routine is set up to calculate 8 bits of position
 801  * info in case we need it some day.
 802  * Note II, The Sequel: _CURRENT_ versions of the 3c905B have a
 803  * 256 bit hash table. This means we have to use all 8 bits regardless.
 804  * On older cards, the upper 2 bits will be ignored. Grrrr....
 805  */
 806 static u_int8_t xl_calchash(addr)
 807         caddr_t                 addr;
 808 {
 809         u_int32_t               crc, carry;
 810         int                     i, j;
 811         u_int8_t                c;
 812
 813         /* Compute CRC for the address value. */
 814         crc = 0xFFFFFFFF; /* initial value */
 815
 816         for (i = 0; i < 6; i++) {
 817                 c = *(addr + i);
 818                 for (j = 0; j < 8; j++) {
 819                         carry = ((crc & 0x80000000) ? 1 : 0) ^ (c & 0x01);
 820                         crc <<= 1;
 821                         c >>= 1;
 822                         if (carry)
 823                                 crc = (crc ^ 0x04c11db6) | carry;
 824                 }
 825         }
 826
 827         /* return the filter bit position */
 828         return(crc & 0x000000FF);
 829 }
 830
 831 /*
 832  * NICs older than the 3c905B have only one multicast option, which
 833  * is to enable reception of all multicast frames.
 834  */
 835 static void
 836 xl_setmulti(sc)
 837         struct xl_softc         *sc;
 838 {
 839         struct ifnet            *ifp;
 840         struct ifmultiaddr      *ifma;
 841         u_int8_t                rxfilt;
 842         int                     mcnt = 0;
 843
 844         ifp = &sc->arpcom.ac_if;
 845
 846         XL_SEL_WIN(5);
 847         rxfilt = CSR_READ_1(sc, XL_W5_RX_FILTER);
 848
 849         if (ifp->if_flags & IFF_ALLMULTI) {
 850                 rxfilt |= XL_RXFILTER_ALLMULTI;
 851                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
 852                 return;
 853         }
 854
 855         for (ifma = ifp->if_multiaddrs.lh_first; ifma != NULL;
 856                                 ifma = ifma->ifma_link.le_next)
 857                 mcnt++;
 858
 859         if (mcnt)
 860                 rxfilt |= XL_RXFILTER_ALLMULTI;
 861         else
 862                 rxfilt &= ~XL_RXFILTER_ALLMULTI;
 863
 864         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
 865
 866         return;
 867 }
 868
 869 /*
 870  * 3c905B adapters have a hash filter that we can program.
 871  */
 872 static void
 873 xl_setmulti_hash(sc)
 874         struct xl_softc         *sc;
 875 {
 876         struct ifnet            *ifp;
 877         int                     h = 0, i;
 878         struct ifmultiaddr      *ifma;
 879         u_int8_t                rxfilt;
 880         int                     mcnt = 0;
 881
 882         ifp = &sc->arpcom.ac_if;
 883
 884         XL_SEL_WIN(5);
 885         rxfilt = CSR_READ_1(sc, XL_W5_RX_FILTER);
 886
 887         if (ifp->if_flags & IFF_ALLMULTI) {
 888                 rxfilt |= XL_RXFILTER_ALLMULTI;
 889                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
 890                 return;
 891         } else
 892                 rxfilt &= ~XL_RXFILTER_ALLMULTI;
 893
 894
 895         /* first, zot all the existing hash bits */
 896         for (i = 0; i < XL_HASHFILT_SIZE; i++)
 897                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_HASH|i);
 898
 899         /* now program new ones */
 900         for (ifma = ifp->if_multiaddrs.lh_first; ifma != NULL;
 901                                 ifma = ifma->ifma_link.le_next) {
 902                 if (ifma->ifma_addr->sa_family != AF_LINK)
 903                         continue;
 904                 h = xl_calchash(LLADDR((struct sockaddr_dl *)ifma->ifma_addr));
 905                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_HASH|XL_HASH_SET|h);
 906                 mcnt++;
 907         }
 908
 909         if (mcnt)
 910                 rxfilt |= XL_RXFILTER_MULTIHASH;
 911         else
 912                 rxfilt &= ~XL_RXFILTER_MULTIHASH;
 913
 914         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
 915
 916         return;
 917 }
 918
 919 #ifdef notdef
 920 static void
 921 xl_testpacket(sc)
 922         struct xl_softc         *sc;
 923 {
 924         struct mbuf             *m;
 925         struct ifnet            *ifp;
 926
 927         ifp = &sc->arpcom.ac_if;
 928
 929         MGETHDR(m, MB_DONTWAIT, MT_DATA);
 930
 931         if (m == NULL)
 932                 return;
 933
 934         bcopy(&sc->arpcom.ac_enaddr,
 935                 mtod(m, struct ether_header *)->ether_dhost, ETHER_ADDR_LEN);
 936         bcopy(&sc->arpcom.ac_enaddr,
 937                 mtod(m, struct ether_header *)->ether_shost, ETHER_ADDR_LEN);
 938         mtod(m, struct ether_header *)->ether_type = htons(3);
 939         mtod(m, unsigned char *)[14] = 0;
 940         mtod(m, unsigned char *)[15] = 0;
 941         mtod(m, unsigned char *)[16] = 0xE3;
 942         m->m_len = m->m_pkthdr.len = sizeof(struct ether_header) + 3;
 943         IF_ENQUEUE(&ifp->if_snd, m);
 944         xl_start(ifp);
 945
 946         return;
 947 }
 948 #endif
 949
 950 static void
 951 xl_setcfg(sc)
 952         struct xl_softc         *sc;
 953 {
 954         u_int32_t               icfg;
 955
 956         XL_SEL_WIN(3);
 957         icfg = CSR_READ_4(sc, XL_W3_INTERNAL_CFG);
 958         icfg &= ~XL_ICFG_CONNECTOR_MASK;
 959         if (sc->xl_media & XL_MEDIAOPT_MII ||
 960                 sc->xl_media & XL_MEDIAOPT_BT4)
 961                 icfg |= (XL_XCVR_MII << XL_ICFG_CONNECTOR_BITS);
 962         if (sc->xl_media & XL_MEDIAOPT_BTX)
 963                 icfg |= (XL_XCVR_AUTO << XL_ICFG_CONNECTOR_BITS);
 964
 965         CSR_WRITE_4(sc, XL_W3_INTERNAL_CFG, icfg);
 966         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_STOP);
 967
 968         return;
 969 }
 970
 971 static void
 972 xl_setmode(sc, media)
 973         struct xl_softc         *sc;
 974         int                     media;
 975 {
 976         struct ifnet *ifp = &sc->arpcom.ac_if;
 977         u_int32_t               icfg;
 978         u_int16_t               mediastat;
 979
 980         if_printf(ifp, "selecting ");
 981
 982         XL_SEL_WIN(4);
 983         mediastat = CSR_READ_2(sc, XL_W4_MEDIA_STATUS);
 984         XL_SEL_WIN(3);
 985         icfg = CSR_READ_4(sc, XL_W3_INTERNAL_CFG);
 986
 987         if (sc->xl_media & XL_MEDIAOPT_BT) {
 988                 if (IFM_SUBTYPE(media) == IFM_10_T) {
 989                         printf("10baseT transceiver, ");
 990                         sc->xl_xcvr = XL_XCVR_10BT;
 991                         icfg &= ~XL_ICFG_CONNECTOR_MASK;
 992                         icfg |= (XL_XCVR_10BT << XL_ICFG_CONNECTOR_BITS);
 993                         mediastat |= XL_MEDIASTAT_LINKBEAT|
 994                                         XL_MEDIASTAT_JABGUARD;
 995                         mediastat &= ~XL_MEDIASTAT_SQEENB;
 996                 }
 997         }
 998
 999         if (sc->xl_media & XL_MEDIAOPT_BFX) {
1000                 if (IFM_SUBTYPE(media) == IFM_100_FX) {
1001                         printf("100baseFX port, ");
1002                         sc->xl_xcvr = XL_XCVR_100BFX;
1003                         icfg &= ~XL_ICFG_CONNECTOR_MASK;
1004                         icfg |= (XL_XCVR_100BFX << XL_ICFG_CONNECTOR_BITS);
1005                         mediastat |= XL_MEDIASTAT_LINKBEAT;
1006                         mediastat &= ~XL_MEDIASTAT_SQEENB;
1007                 }
1008         }
1009
1010         if (sc->xl_media & (XL_MEDIAOPT_AUI|XL_MEDIAOPT_10FL)) {
1011                 if (IFM_SUBTYPE(media) == IFM_10_5) {
1012                         printf("AUI port, ");
1013                         sc->xl_xcvr = XL_XCVR_AUI;
1014                         icfg &= ~XL_ICFG_CONNECTOR_MASK;
1015                         icfg |= (XL_XCVR_AUI << XL_ICFG_CONNECTOR_BITS);
1016                         mediastat &= ~(XL_MEDIASTAT_LINKBEAT|
1017                                         XL_MEDIASTAT_JABGUARD);
1018                         mediastat |= ~XL_MEDIASTAT_SQEENB;
1019                 }
1020                 if (IFM_SUBTYPE(media) == IFM_10_FL) {
1021                         printf("10baseFL transceiver, ");
1022                         sc->xl_xcvr = XL_XCVR_AUI;
1023                         icfg &= ~XL_ICFG_CONNECTOR_MASK;
1024                         icfg |= (XL_XCVR_AUI << XL_ICFG_CONNECTOR_BITS);
1025                         mediastat &= ~(XL_MEDIASTAT_LINKBEAT|
1026                                         XL_MEDIASTAT_JABGUARD);
1027                         mediastat |= ~XL_MEDIASTAT_SQEENB;
1028                 }
1029         }
1030
1031         if (sc->xl_media & XL_MEDIAOPT_BNC) {
1032                 if (IFM_SUBTYPE(media) == IFM_10_2) {
1033                         printf("BNC port, ");
1034                         sc->xl_xcvr = XL_XCVR_COAX;
1035                         icfg &= ~XL_ICFG_CONNECTOR_MASK;
1036                         icfg |= (XL_XCVR_COAX << XL_ICFG_CONNECTOR_BITS);
1037                         mediastat &= ~(XL_MEDIASTAT_LINKBEAT|
1038                                         XL_MEDIASTAT_JABGUARD|
1039                                         XL_MEDIASTAT_SQEENB);
1040                 }
1041         }
1042
1043         if ((media & IFM_GMASK) == IFM_FDX ||
1044                         IFM_SUBTYPE(media) == IFM_100_FX) {
1045                 printf("full duplex\n");
1046                 XL_SEL_WIN(3);
1047                 CSR_WRITE_1(sc, XL_W3_MAC_CTRL, XL_MACCTRL_DUPLEX);
1048         } else {
1049                 printf("half duplex\n");
1050                 XL_SEL_WIN(3);
1051                 CSR_WRITE_1(sc, XL_W3_MAC_CTRL,
1052                         (CSR_READ_1(sc, XL_W3_MAC_CTRL) & ~XL_MACCTRL_DUPLEX));
1053         }
1054
1055         if (IFM_SUBTYPE(media) == IFM_10_2)
1056                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_START);
1057         else
1058                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_STOP);
1059         CSR_WRITE_4(sc, XL_W3_INTERNAL_CFG, icfg);
1060         XL_SEL_WIN(4);
1061         CSR_WRITE_2(sc, XL_W4_MEDIA_STATUS, mediastat);
1062         DELAY(800);
1063         XL_SEL_WIN(7);
1064 }
1065
1066 static void
1067 xl_reset(sc)
1068         struct xl_softc         *sc;
1069 {
1070         int             i;
1071
1072         XL_SEL_WIN(0);
1073         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RESET |
1074                     ((sc->xl_flags & XL_FLAG_WEIRDRESET) ?
1075                      XL_RESETOPT_DISADVFD:0));
1076
1077         /*
1078          * If we're using memory mapped register mode, pause briefly
1079          * after issuing the reset command before trying to access any
1080          * other registers. With my 3c575C cardbus card, failing to do
1081          * this results in the system locking up while trying to poll
1082          * the command busy bit in the status register.
1083          */
1084         if (sc->xl_flags & XL_FLAG_USE_MMIO)
1085                 DELAY(100000);
1086
1087         for (i = 0; i < XL_TIMEOUT; i++) {
1088                 DELAY(10);
1089                 if (!(CSR_READ_2(sc, XL_STATUS) & XL_STAT_CMDBUSY))
1090                         break;
1091         }
1092
1093         if (i == XL_TIMEOUT)
1094                 if_printf(&sc->arpcom.ac_if, "reset didn't complete\n");
1095
1096         /* Reset TX and RX. */
1097         /* Note: the RX reset takes an absurd amount of time
1098          * on newer versions of the Tornado chips such as those
1099          * on the 3c905CX and newer 3c908C cards. We wait an
1100          * extra amount of time so that xl_wait() doesn't complain
1101          * and annoy the users.
1102          */
1103         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_RESET);
1104         DELAY(100000);
1105         xl_wait(sc);
1106         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_RESET);
1107         xl_wait(sc);
1108
1109         if (sc->xl_flags & XL_FLAG_INVERT_LED_PWR ||
1110             sc->xl_flags & XL_FLAG_INVERT_MII_PWR) {
1111                 XL_SEL_WIN(2);
1112                 CSR_WRITE_2(sc, XL_W2_RESET_OPTIONS, CSR_READ_2(sc,
1113                     XL_W2_RESET_OPTIONS)
1114                     | ((sc->xl_flags & XL_FLAG_INVERT_LED_PWR)?XL_RESETOPT_INVERT_LED:0)
1115                     | ((sc->xl_flags & XL_FLAG_INVERT_MII_PWR)?XL_RESETOPT_INVERT_MII:0)
1116                     );
1117         }
1118
1119         /* Wait a little while for the chip to get its brains in order. */
1120         DELAY(100000);
1121         return;
1122 }
1123
1124 /*
1125  * Probe for a 3Com Etherlink XL chip. Check the PCI vendor and device
1126  * IDs against our list and return a device name if we find a match.
1127  */
1128 static int
1129 xl_probe(dev)
1130         device_t                dev;
1131 {
1132         struct xl_type          *t;
1133
1134         t = xl_devs;
1135
1136         while(t->xl_name != NULL) {
1137                 if ((pci_get_vendor(dev) == t->xl_vid) &&
1138                     (pci_get_device(dev) == t->xl_did)) {
1139                         device_set_desc(dev, t->xl_name);
1140                         return(0);
1141                 }
1142                 t++;
1143         }
1144
1145         return(ENXIO);
1146 }
1147
1148 /*
1149  * This routine is a kludge to work around possible hardware faults
1150  * or manufacturing defects that can cause the media options register
1151  * (or reset options register, as it's called for the first generation
1152  * 3c90x adapters) to return an incorrect result. I have encountered
1153  * one Dell Latitude laptop docking station with an integrated 3c905-TX
1154  * which doesn't have any of the 'mediaopt' bits set. This screws up
1155  * the attach routine pretty badly because it doesn't know what media
1156  * to look for. If we find ourselves in this predicament, this routine
1157  * will try to guess the media options values and warn the user of a
1158  * possible manufacturing defect with his adapter/system/whatever.
1159  */
1160 static void
1161 xl_mediacheck(sc)
1162         struct xl_softc         *sc;
1163 {
1164         struct ifnet *ifp = &sc->arpcom.ac_if;
1165
1166         /*
1167          * If some of the media options bits are set, assume they are
1168          * correct. If not, try to figure it out down below.
1169          * XXX I should check for 10baseFL, but I don't have an adapter
1170          * to test with.
1171          */
1172         if (sc->xl_media & (XL_MEDIAOPT_MASK & ~XL_MEDIAOPT_VCO)) {
1173                 /*
1174                  * Check the XCVR value. If it's not in the normal range
1175                  * of values, we need to fake it up here.
1176                  */
1177                 if (sc->xl_xcvr <= XL_XCVR_AUTO)
1178                         return;
1179                 else {
1180                         if_printf(ifp, "bogus xcvr value in EEPROM (%x)\n",
1181                             sc->xl_xcvr);
1182                         if_printf(ifp,
1183                             "choosing new default based on card type\n");
1184                 }
1185         } else {
1186                 if (sc->xl_type == XL_TYPE_905B &&
1187                     sc->xl_media & XL_MEDIAOPT_10FL)
1188                         return;
1189                 if_printf(ifp, "WARNING: no media options bits set in "
1190                         "the media options register!!\n");
1191                 if_printf(ifp, "this could be a manufacturing defect in "
1192                         "your adapter or system\n");
1193                 if_printf(ifp, "attempting to guess media type; you "
1194                         "should probably consult your vendor\n");
1195         }
1196
1197         xl_choose_xcvr(sc, 1);
1198 }
1199
1200 static void
1201 xl_choose_xcvr(sc, verbose)
1202         struct xl_softc         *sc;
1203         int                     verbose;
1204 {
1205         struct ifnet *ifp = &sc->arpcom.ac_if;
1206         u_int16_t               devid;
1207
1208         /*
1209          * Read the device ID from the EEPROM.
1210          * This is what's loaded into the PCI device ID register, so it has
1211          * to be correct otherwise we wouldn't have gotten this far.
1212          */
1213         xl_read_eeprom(sc, (caddr_t)&devid, XL_EE_PRODID, 1, 0);
1214
1215         switch(devid) {
1216         case TC_DEVICEID_BOOMERANG_10BT:        /* 3c900-TPO */
1217         case TC_DEVICEID_KRAKATOA_10BT:         /* 3c900B-TPO */
1218                 sc->xl_media = XL_MEDIAOPT_BT;
1219                 sc->xl_xcvr = XL_XCVR_10BT;
1220                 if (verbose)
1221                         if_printf(ifp, "guessing 10BaseT transceiver\n");
1222                 break;
1223         case TC_DEVICEID_BOOMERANG_10BT_COMBO:  /* 3c900-COMBO */
1224         case TC_DEVICEID_KRAKATOA_10BT_COMBO:   /* 3c900B-COMBO */
1225                 sc->xl_media = XL_MEDIAOPT_BT|XL_MEDIAOPT_BNC|XL_MEDIAOPT_AUI;
1226                 sc->xl_xcvr = XL_XCVR_10BT;
1227                 if (verbose)
1228                         if_printf(ifp, "guessing COMBO (AUI/BNC/TP)\n");
1229                 break;
1230         case TC_DEVICEID_KRAKATOA_10BT_TPC:     /* 3c900B-TPC */
1231                 sc->xl_media = XL_MEDIAOPT_BT|XL_MEDIAOPT_BNC;
1232                 sc->xl_xcvr = XL_XCVR_10BT;
1233                 if (verbose)
1234                         if_printf(ifp, "guessing TPC (BNC/TP)\n");
1235                 break;
1236         case TC_DEVICEID_CYCLONE_10FL:          /* 3c900B-FL */
1237                 sc->xl_media = XL_MEDIAOPT_10FL;
1238                 sc->xl_xcvr = XL_XCVR_AUI;
1239                 if (verbose)
1240                         if_printf(ifp, "guessing 10baseFL\n");
1241                 break;
1242         case TC_DEVICEID_BOOMERANG_10_100BT:    /* 3c905-TX */
1243         case TC_DEVICEID_HURRICANE_555:         /* 3c555 */
1244         case TC_DEVICEID_HURRICANE_556:         /* 3c556 */
1245         case TC_DEVICEID_HURRICANE_556B:        /* 3c556B */
1246         case TC_DEVICEID_HURRICANE_575A:        /* 3c575TX */
1247         case TC_DEVICEID_HURRICANE_575B:        /* 3c575B */
1248         case TC_DEVICEID_HURRICANE_575C:        /* 3c575C */
1249         case TC_DEVICEID_HURRICANE_656:         /* 3c656 */
1250         case TC_DEVICEID_HURRICANE_656B:        /* 3c656B */
1251         case TC_DEVICEID_TORNADO_656C:          /* 3c656C */
1252         case TC_DEVICEID_TORNADO_10_100BT_920B: /* 3c920B-EMB */
1253                 sc->xl_media = XL_MEDIAOPT_MII;
1254                 sc->xl_xcvr = XL_XCVR_MII;
1255                 if (verbose)
1256                         if_printf(ifp, "guessing MII\n");
1257                 break;
1258         case TC_DEVICEID_BOOMERANG_100BT4:      /* 3c905-T4 */
1259         case TC_DEVICEID_CYCLONE_10_100BT4:     /* 3c905B-T4 */
1260                 sc->xl_media = XL_MEDIAOPT_BT4;
1261                 sc->xl_xcvr = XL_XCVR_MII;
1262                 if (verbose)
1263                         if_printf(ifp, "guessing 100BaseT4/MII\n");
1264                 break;
1265         case TC_DEVICEID_HURRICANE_10_100BT:    /* 3c905B-TX */
1266         case TC_DEVICEID_HURRICANE_10_100BT_SERV:/*3c980-TX */
1267         case TC_DEVICEID_TORNADO_10_100BT_SERV: /* 3c980C-TX */
1268         case TC_DEVICEID_HURRICANE_SOHO100TX:   /* 3cSOHO100-TX */
1269         case TC_DEVICEID_TORNADO_10_100BT:      /* 3c905C-TX */
1270         case TC_DEVICEID_TORNADO_HOMECONNECT:   /* 3c450-TX */
1271                 sc->xl_media = XL_MEDIAOPT_BTX;
1272                 sc->xl_xcvr = XL_XCVR_AUTO;
1273                 if (verbose)
1274                         if_printf(ifp, "guessing 10/100 internal\n");
1275                 break;
1276         case TC_DEVICEID_CYCLONE_10_100_COMBO:  /* 3c905B-COMBO */
1277                 sc->xl_media = XL_MEDIAOPT_BTX|XL_MEDIAOPT_BNC|XL_MEDIAOPT_AUI;
1278                 sc->xl_xcvr = XL_XCVR_AUTO;
1279                 if (verbose)
1280                         if_printf(ifp, "guessing 10/100 plus BNC/AUI\n");
1281                 break;
1282         default:
1283                 if_printf(ifp,
1284                     "unknown device ID: %x -- defaulting to 10baseT\n", devid);
1285                 sc->xl_media = XL_MEDIAOPT_BT;
1286                 break;
1287         }
1288
1289         return;
1290 }
1291
1292 /*
1293  * Attach the interface. Allocate softc structures, do ifmedia
1294  * setup and ethernet/BPF attach.
1295  */
1296 static int
1297 xl_attach(dev)
1298         device_t                dev;
1299 {
1300         int                     s;
1301         u_char                  eaddr[ETHER_ADDR_LEN];
1302         u_int16_t               xcvr[2];
1303         u_int32_t               command;
1304         struct xl_softc         *sc;
1305         struct ifnet            *ifp;
1306         int                     media = IFM_ETHER|IFM_100_TX|IFM_FDX;
1307         int                     unit, error = 0, rid, res;
1308
1309         s = splimp();
1310
1311         sc = device_get_softc(dev);
1312         unit = device_get_unit(dev);
1313
1314         ifmedia_init(&sc->ifmedia, 0, xl_ifmedia_upd, xl_ifmedia_sts);
1315
1316         sc->xl_flags = 0;
1317         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_555)
1318                 sc->xl_flags |= XL_FLAG_EEPROM_OFFSET_30 | XL_FLAG_PHYOK;
1319         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_556 ||
1320             pci_get_device(dev) == TC_DEVICEID_HURRICANE_556B)
1321                 sc->xl_flags |= XL_FLAG_FUNCREG | XL_FLAG_PHYOK |
1322                     XL_FLAG_EEPROM_OFFSET_30 | XL_FLAG_WEIRDRESET |
1323                     XL_FLAG_INVERT_LED_PWR | XL_FLAG_INVERT_MII_PWR;
1324         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_555 ||
1325             pci_get_device(dev) == TC_DEVICEID_HURRICANE_556)
1326                 sc->xl_flags |= XL_FLAG_8BITROM;
1327         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_556B)
1328                 sc->xl_flags |= XL_FLAG_NO_XCVR_PWR;
1329
1330         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_575A ||
1331             pci_get_device(dev) == TC_DEVICEID_HURRICANE_575B ||
1332             pci_get_device(dev) == TC_DEVICEID_HURRICANE_575C ||
1333             pci_get_device(dev) == TC_DEVICEID_HURRICANE_656B ||
1334             pci_get_device(dev) == TC_DEVICEID_TORNADO_656C)
1335                 sc->xl_flags |= XL_FLAG_FUNCREG | XL_FLAG_PHYOK |
1336                     XL_FLAG_EEPROM_OFFSET_30 | XL_FLAG_8BITROM;
1337         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_656)
1338                 sc->xl_flags |= XL_FLAG_FUNCREG | XL_FLAG_PHYOK;
1339         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_575B)
1340                 sc->xl_flags |= XL_FLAG_INVERT_LED_PWR;
1341         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_575C)
1342                 sc->xl_flags |= XL_FLAG_INVERT_MII_PWR;
1343         if (pci_get_device(dev) == TC_DEVICEID_TORNADO_656C)
1344                 sc->xl_flags |= XL_FLAG_INVERT_MII_PWR;
1345         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_656 ||
1346             pci_get_device(dev) == TC_DEVICEID_HURRICANE_656B)
1347                 sc->xl_flags |= XL_FLAG_INVERT_MII_PWR |
1348                     XL_FLAG_INVERT_LED_PWR;
1349         if (pci_get_device(dev) == TC_DEVICEID_TORNADO_10_100BT_920B)
1350                 sc->xl_flags |= XL_FLAG_PHYOK;
1351 #ifndef BURN_BRIDGES
1352         /*
1353          * If this is a 3c905B, we have to check one extra thing.
1354          * The 905B supports power management and may be placed in
1355          * a low-power mode (D3 mode), typically by certain operating
1356          * systems which shall not be named. The PCI BIOS is supposed
1357          * to reset the NIC and bring it out of low-power mode, but
1358          * some do not. Consequently, we have to see if this chip
1359          * supports power management, and if so, make sure it's not
1360          * in low-power mode. If power management is available, the
1361          * capid byte will be 0x01.
1362          *
1363          * I _think_ that what actually happens is that the chip
1364          * loses its PCI configuration during the transition from
1365          * D3 back to D0; this means that it should be possible for
1366          * us to save the PCI iobase, membase and IRQ, put the chip
1367          * back in the D0 state, then restore the PCI config ourselves.
1368          */
1369
1370         if (pci_get_powerstate(dev) != PCI_POWERSTATE_D0) {
1371                 u_int32_t               iobase, membase, irq;
1372
1373                 /* Save important PCI config data. */
1374                 iobase = pci_read_config(dev, XL_PCI_LOIO, 4);
1375                 membase = pci_read_config(dev, XL_PCI_LOMEM, 4);
1376                 irq = pci_read_config(dev, XL_PCI_INTLINE, 4);
1377
1378                 /* Reset the power state. */
1379                 device_printf(dev, "chip is in D%d power mode "
1380                     "-- setting to D0\n", pci_get_powerstate(dev));
1381
1382                 pci_set_powerstate(dev, PCI_POWERSTATE_D0);
1383
1384                 /* Restore PCI config data. */
1385                 pci_write_config(dev, XL_PCI_LOIO, iobase, 4);
1386                 pci_write_config(dev, XL_PCI_LOMEM, membase, 4);
1387                 pci_write_config(dev, XL_PCI_INTLINE, irq, 4);
1388         }
1389 #endif
1390         /*
1391          * Map control/status registers.
1392          */
1393         pci_enable_busmaster(dev);
1394         pci_enable_io(dev, SYS_RES_IOPORT);
1395         pci_enable_io(dev, SYS_RES_MEMORY);
1396         command = pci_read_config(dev, PCIR_COMMAND, 4);
1397
1398         if (!(command & PCIM_CMD_PORTEN) && !(command & PCIM_CMD_MEMEN)) {
1399                 device_printf(dev,
1400                     "failed to enable I/O ports and memory mappings!\n");
1401                 error = ENXIO;
1402                 goto fail;
1403         }
1404
1405         rid = XL_PCI_LOMEM;
1406         res = SYS_RES_MEMORY;
1407
1408 #if 0
1409         sc->xl_res = bus_alloc_resource(dev, res, &rid,
1410             0, ~0, 1, RF_ACTIVE);
1411 #endif
1412
1413         if (sc->xl_res != NULL) {
1414                 sc->xl_flags |= XL_FLAG_USE_MMIO;
1415                 if (bootverbose)
1416                         device_printf(dev, "using memory mapped I/O\n");
1417         } else {
1418                 rid = XL_PCI_LOIO;
1419                 res = SYS_RES_IOPORT;
1420                 sc->xl_res = bus_alloc_resource(dev, res, &rid,
1421                     0, ~0, 1, RF_ACTIVE);
1422                 if (sc->xl_res == NULL) {
1423                         device_printf(dev, "couldn't map ports/memory\n");
1424                         error = ENXIO;
1425                         goto fail;
1426                 }
1427                 if (bootverbose)
1428                         device_printf(dev, "using port I/O\n");
1429         }
1430
1431         sc->xl_btag = rman_get_bustag(sc->xl_res);
1432         sc->xl_bhandle = rman_get_bushandle(sc->xl_res);
1433
1434         if (sc->xl_flags & XL_FLAG_FUNCREG) {
1435                 rid = XL_PCI_FUNCMEM;
1436                 sc->xl_fres = bus_alloc_resource(dev, SYS_RES_MEMORY, &rid,
1437                     0, ~0, 1, RF_ACTIVE);
1438
1439                 if (sc->xl_fres == NULL) {
1440                         device_printf(dev, "couldn't map ports/memory\n");
1441                         error = ENXIO;
1442                         goto fail;
1443                 }
1444
1445                 sc->xl_ftag = rman_get_bustag(sc->xl_fres);
1446                 sc->xl_fhandle = rman_get_bushandle(sc->xl_fres);
1447         }
1448
1449         /* Allocate interrupt */
1450         rid = 0;
1451         sc->xl_irq = bus_alloc_resource(dev, SYS_RES_IRQ, &rid, 0, ~0, 1,
1452             RF_SHAREABLE | RF_ACTIVE);
1453         if (sc->xl_irq == NULL) {
1454                 device_printf(dev, "couldn't map interrupt\n");
1455                 error = ENXIO;
1456                 goto fail;
1457         }
1458
1459         sc->xl_flags |= XL_FLAG_ATTACH_MAPPED;
1460
1461         ifp = &sc->arpcom.ac_if;
1462         if_initname(ifp, device_get_name(dev), device_get_unit(dev));
1463
1464         /* Reset the adapter. */
1465         xl_reset(sc);
1466
1467         /*
1468          * Get station address from the EEPROM.
1469          */
1470         if (xl_read_eeprom(sc, (caddr_t)&eaddr, XL_EE_OEM_ADR0, 3, 1)) {
1471                 device_printf(dev, "failed to read station address\n");
1472                 error = ENXIO;
1473                 goto fail;
1474         }
1475
1476         callout_init(&sc->xl_stat_timer);
1477
1478         /*
1479          * Now allocate a tag for the DMA descriptor lists and a chunk
1480          * of DMA-able memory based on the tag.  Also obtain the DMA
1481          * addresses of the RX and TX ring, which we'll need later.
1482          * All of our lists are allocated as a contiguous block
1483          * of memory.
1484          */
1485         error = bus_dma_tag_create(NULL, 8, 0,
1486             BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR, NULL, NULL,
1487             XL_RX_LIST_SZ, 1, XL_RX_LIST_SZ, 0,
1488             &sc->xl_ldata.xl_rx_tag);
1489         if (error) {
1490                 device_printf(dev, "failed to allocate rx dma tag\n");
1491                 goto fail;
1492         }
1493
1494         error = bus_dmamem_alloc(sc->xl_ldata.xl_rx_tag,
1495             (void **)&sc->xl_ldata.xl_rx_list, BUS_DMA_NOWAIT,
1496             &sc->xl_ldata.xl_rx_dmamap);
1497         if (error) {
1498                 device_printf(dev, "no memory for rx list buffers!\n");
1499                 bus_dma_tag_destroy(sc->xl_ldata.xl_rx_tag);
1500                 sc->xl_ldata.xl_rx_tag = NULL;
1501                 goto fail;
1502         }
1503
1504         error = bus_dmamap_load(sc->xl_ldata.xl_rx_tag,
1505             sc->xl_ldata.xl_rx_dmamap, sc->xl_ldata.xl_rx_list,
1506             XL_RX_LIST_SZ, xl_dma_map_addr,
1507             &sc->xl_ldata.xl_rx_dmaaddr, BUS_DMA_NOWAIT);
1508         if (error) {
1509                 device_printf(dev, "cannot get dma address of the rx ring!\n");
1510                 bus_dmamem_free(sc->xl_ldata.xl_rx_tag, sc->xl_ldata.xl_rx_list,
1511                     sc->xl_ldata.xl_rx_dmamap);
1512                 bus_dma_tag_destroy(sc->xl_ldata.xl_rx_tag);
1513                 sc->xl_ldata.xl_rx_tag = NULL;
1514                 goto fail;
1515         }
1516
1517         error = bus_dma_tag_create(NULL, 8, 0,
1518             BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR, NULL, NULL,
1519             XL_TX_LIST_SZ, 1, XL_TX_LIST_SZ, 0,
1520             &sc->xl_ldata.xl_tx_tag);
1521         if (error) {
1522                 device_printf(dev, "failed to allocate tx dma tag\n");
1523                 goto fail;
1524         }
1525
1526         error = bus_dmamem_alloc(sc->xl_ldata.xl_tx_tag,
1527             (void **)&sc->xl_ldata.xl_tx_list, BUS_DMA_NOWAIT,
1528             &sc->xl_ldata.xl_tx_dmamap);
1529         if (error) {
1530                 device_printf(dev, "no memory for list buffers!\n");
1531                 bus_dma_tag_destroy(sc->xl_ldata.xl_tx_tag);
1532                 sc->xl_ldata.xl_tx_tag = NULL;
1533                 goto fail;
1534         }
1535
1536         error = bus_dmamap_load(sc->xl_ldata.xl_tx_tag,
1537             sc->xl_ldata.xl_tx_dmamap, sc->xl_ldata.xl_tx_list,
1538             XL_TX_LIST_SZ, xl_dma_map_addr,
1539             &sc->xl_ldata.xl_tx_dmaaddr, BUS_DMA_NOWAIT);
1540         if (error) {
1541                 device_printf(dev, "cannot get dma address of the tx ring!\n");
1542                 bus_dmamem_free(sc->xl_ldata.xl_tx_tag, sc->xl_ldata.xl_tx_list,
1543                     sc->xl_ldata.xl_tx_dmamap);
1544                 bus_dma_tag_destroy(sc->xl_ldata.xl_tx_tag);
1545                 sc->xl_ldata.xl_tx_tag = NULL;
1546                 goto fail;
1547         }
1548
1549         /*
1550          * Allocate a DMA tag for the mapping of mbufs.
1551          */
1552         error = bus_dma_tag_create(NULL, 1, 0,
1553             BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR, NULL, NULL,
1554             MCLBYTES * XL_MAXFRAGS, XL_MAXFRAGS, MCLBYTES, 0,
1555             &sc->xl_mtag);
1556         if (error) {
1557                 device_printf(dev, "failed to allocate mbuf dma tag\n");
1558                 goto fail;
1559         }
1560
1561         bzero(sc->xl_ldata.xl_tx_list, XL_TX_LIST_SZ);
1562         bzero(sc->xl_ldata.xl_rx_list, XL_RX_LIST_SZ);
1563
1564         /* We need a spare DMA map for the RX ring. */
1565         error = bus_dmamap_create(sc->xl_mtag, 0, &sc->xl_tmpmap);
1566         if (error)
1567                 goto fail;
1568
1569         /*
1570          * Figure out the card type. 3c905B adapters have the
1571          * 'supportsNoTxLength' bit set in the capabilities
1572          * word in the EEPROM.
1573          * Note: my 3c575C cardbus card lies. It returns a value
1574          * of 0x1578 for its capabilities word, which is somewhat
1575          * nonsensical. Another way to distinguish a 3c90x chip
1576          * from a 3c90xB/C chip is to check for the 'supportsLargePackets'
1577          * bit. This will only be set for 3c90x boomerage chips.
1578          */
1579         xl_read_eeprom(sc, (caddr_t)&sc->xl_caps, XL_EE_CAPS, 1, 0);
1580         if (sc->xl_caps & XL_CAPS_NO_TXLENGTH ||
1581             !(sc->xl_caps & XL_CAPS_LARGE_PKTS))
1582                 sc->xl_type = XL_TYPE_905B;
1583         else
1584                 sc->xl_type = XL_TYPE_90X;
1585
1586         ifp->if_softc = sc;
1587         ifp->if_mtu = ETHERMTU;
1588         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
1589         ifp->if_ioctl = xl_ioctl;
1590         ifp->if_capabilities = 0;
1591         if (sc->xl_type == XL_TYPE_905B) {
1592                 ifp->if_start = xl_start_90xB;
1593                 ifp->if_capabilities |= IFCAP_HWCSUM;
1594         } else {
1595                 ifp->if_start = xl_start;
1596         }
1597         ifp->if_watchdog = xl_watchdog;
1598         ifp->if_init = xl_init;
1599         ifp->if_baudrate = 10000000;
1600         ifq_set_maxlen(&ifp->if_snd, XL_TX_LIST_CNT - 1);
1601         ifq_set_ready(&ifp->if_snd);
1602         /*
1603          * NOTE: features disabled by default.  This seems to corrupt
1604          * tx packet data one out of a million packets or so and then
1605          * generates a good checksum so the receiver doesn't
1606          * know the packet is bad
1607          */
1608         ifp->if_capenable = 0; /*ifp->if_capabilities;*/
1609         if (ifp->if_capenable & IFCAP_TXCSUM)
1610                 ifp->if_hwassist = XL905B_CSUM_FEATURES;
1611
1612         /*
1613          * Now we have to see what sort of media we have.
1614          * This includes probing for an MII interace and a
1615          * possible PHY.
1616          */
1617         XL_SEL_WIN(3);
1618         sc->xl_media = CSR_READ_2(sc, XL_W3_MEDIA_OPT);
1619         if (bootverbose)
1620                 if_printf(ifp, "media options word: %x\n", sc->xl_media);
1621
1622         xl_read_eeprom(sc, (char *)&xcvr, XL_EE_ICFG_0, 2, 0);
1623         sc->xl_xcvr = xcvr[0] | xcvr[1] << 16;
1624         sc->xl_xcvr &= XL_ICFG_CONNECTOR_MASK;
1625         sc->xl_xcvr >>= XL_ICFG_CONNECTOR_BITS;
1626
1627         xl_mediacheck(sc);
1628
1629         if (sc->xl_media & XL_MEDIAOPT_MII || sc->xl_media & XL_MEDIAOPT_BTX
1630                         || sc->xl_media & XL_MEDIAOPT_BT4) {
1631                 if (bootverbose)
1632                         if_printf(ifp, "found MII/AUTO\n");
1633                 xl_setcfg(sc);
1634                 if (mii_phy_probe(dev, &sc->xl_miibus,
1635                     xl_ifmedia_upd, xl_ifmedia_sts)) {
1636                         if_printf(ifp, "no PHY found!\n");
1637                         error = ENXIO;
1638                         goto fail;
1639                 }
1640
1641                 goto done;
1642         }
1643
1644         /*
1645          * Sanity check. If the user has selected "auto" and this isn't
1646          * a 10/100 card of some kind, we need to force the transceiver
1647          * type to something sane.
1648          */
1649         if (sc->xl_xcvr == XL_XCVR_AUTO)
1650                 xl_choose_xcvr(sc, bootverbose);
1651
1652         /*
1653          * Do ifmedia setup.
1654          */
1655         if (sc->xl_media & XL_MEDIAOPT_BT) {
1656                 if (bootverbose)
1657                         if_printf(ifp, "found 10baseT\n");
1658                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_T, 0, NULL);
1659                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_T|IFM_HDX, 0, NULL);
1660                 if (sc->xl_caps & XL_CAPS_FULL_DUPLEX)
1661                         ifmedia_add(&sc->ifmedia,
1662                             IFM_ETHER|IFM_10_T|IFM_FDX, 0, NULL);
1663         }
1664
1665         if (sc->xl_media & (XL_MEDIAOPT_AUI|XL_MEDIAOPT_10FL)) {
1666                 /*
1667                  * Check for a 10baseFL board in disguise.
1668                  */
1669                 if (sc->xl_type == XL_TYPE_905B &&
1670                     sc->xl_media == XL_MEDIAOPT_10FL) {
1671                         if (bootverbose)
1672                                 if_printf(ifp, "found 10baseFL\n");
1673                         ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_FL, 0, NULL);
1674                         ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_FL|IFM_HDX,
1675                             0, NULL);
1676                         if (sc->xl_caps & XL_CAPS_FULL_DUPLEX)
1677                                 ifmedia_add(&sc->ifmedia,
1678                                     IFM_ETHER|IFM_10_FL|IFM_FDX, 0, NULL);
1679                 } else {
1680                         if (bootverbose)
1681                                 if_printf(ifp, "found AUI\n");
1682                         ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_5, 0, NULL);
1683                 }
1684         }
1685
1686         if (sc->xl_media & XL_MEDIAOPT_BNC) {
1687                 if (bootverbose)
1688                         if_printf(ifp, "found BNC\n");
1689                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_2, 0, NULL);
1690         }
1691
1692         if (sc->xl_media & XL_MEDIAOPT_BFX) {
1693                 if (bootverbose)
1694                         if_printf(ifp, "found 100baseFX\n");
1695                 ifp->if_baudrate = 100000000;
1696                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_100_FX, 0, NULL);
1697         }
1698
1699         /* Choose a default media. */
1700         switch(sc->xl_xcvr) {
1701         case XL_XCVR_10BT:
1702                 media = IFM_ETHER|IFM_10_T;
1703                 xl_setmode(sc, media);
1704                 break;
1705         case XL_XCVR_AUI:
1706                 if (sc->xl_type == XL_TYPE_905B &&
1707                     sc->xl_media == XL_MEDIAOPT_10FL) {
1708                         media = IFM_ETHER|IFM_10_FL;
1709                         xl_setmode(sc, media);
1710                 } else {
1711                         media = IFM_ETHER|IFM_10_5;
1712                         xl_setmode(sc, media);
1713                 }
1714                 break;
1715         case XL_XCVR_COAX:
1716                 media = IFM_ETHER|IFM_10_2;
1717                 xl_setmode(sc, media);
1718                 break;
1719         case XL_XCVR_AUTO:
1720         case XL_XCVR_100BTX:
1721         case XL_XCVR_MII:
1722                 /* Chosen by miibus */
1723                 break;
1724         case XL_XCVR_100BFX:
1725                 media = IFM_ETHER|IFM_100_FX;
1726                 break;
1727         default:
1728                 if_printf(ifp, "unknown XCVR type: %d\n", sc->xl_xcvr);
1729                 /*
1730                  * This will probably be wrong, but it prevents
1731                  * the ifmedia code from panicking.
1732                  */
1733                 media = IFM_ETHER|IFM_10_T;
1734                 break;
1735         }
1736
1737         if (sc->xl_miibus == NULL)
1738                 ifmedia_set(&sc->ifmedia, media);
1739
1740 done:
1741
1742         if (sc->xl_flags & XL_FLAG_NO_XCVR_PWR) {
1743                 XL_SEL_WIN(0);
1744                 CSR_WRITE_2(sc, XL_W0_MFG_ID, XL_NO_XCVR_PWR_MAGICBITS);
1745         }
1746
1747         /*
1748          * Call MI attach routine.
1749          */
1750         ether_ifattach(ifp, eaddr);
1751
1752         /*
1753          * Tell the upper layer(s) we support long frames.
1754          */
1755         ifp->if_data.ifi_hdrlen = sizeof(struct ether_vlan_header);
1756
1757         /* Hook interrupt last to avoid having to lock softc */
1758         error = bus_setup_intr(dev, sc->xl_irq, INTR_TYPE_NET,
1759             xl_intr, sc, &sc->xl_intrhand);
1760         if (error) {
1761                 if_printf(ifp, "couldn't set up irq\n");
1762                 ether_ifdetach(ifp);
1763                 goto fail;
1764         }
1765
1766 fail:
1767         if (error)
1768                 xl_detach(dev);
1769
1770         splx(s);
1771
1772         return(error);
1773 }
1774
1775 /*
1776  * Shutdown hardware and free up resources. This can be called any
1777  * time after the mutex has been initialized. It is called in both
1778  * the error case in attach and the normal detach case so it needs
1779  * to be careful about only freeing resources that have actually been
1780  * allocated.
1781  */
1782 static int
1783 xl_detach(dev)
1784         device_t                dev;
1785 {
1786         struct xl_softc         *sc;
1787         struct ifnet            *ifp;
1788         int                     rid, res;
1789         int                     s;
1790
1791         s = splimp();
1792
1793         sc = device_get_softc(dev);
1794         ifp = &sc->arpcom.ac_if;
1795
1796         if (sc->xl_flags & XL_FLAG_USE_MMIO) {
1797                 rid = XL_PCI_LOMEM;
1798                 res = SYS_RES_MEMORY;
1799         } else {
1800                 rid = XL_PCI_LOIO;
1801                 res = SYS_RES_IOPORT;
1802         }
1803
1804         /*
1805          * Only try to communicate with the device if we were able to map
1806          * the ports.  This flag is set before ether_ifattach() so it also
1807          * governs our call to ether_ifdetach().
1808          */
1809         if (sc->xl_flags & XL_FLAG_ATTACH_MAPPED) {
1810                 xl_reset(sc);
1811                 xl_stop(sc);
1812                 ether_ifdetach(ifp);
1813         }
1814
1815         if (sc->xl_miibus)
1816                 device_delete_child(dev, sc->xl_miibus);
1817         bus_generic_detach(dev);
1818         ifmedia_removeall(&sc->ifmedia);
1819
1820         if (sc->xl_intrhand)
1821                 bus_teardown_intr(dev, sc->xl_irq, sc->xl_intrhand);
1822         if (sc->xl_irq)
1823                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->xl_irq);
1824         if (sc->xl_fres != NULL)
1825                 bus_release_resource(dev, SYS_RES_MEMORY,
1826                     XL_PCI_FUNCMEM, sc->xl_fres);
1827         if (sc->xl_res)
1828                 bus_release_resource(dev, res, rid, sc->xl_res);
1829
1830         if (sc->xl_mtag) {
1831                 bus_dmamap_destroy(sc->xl_mtag, sc->xl_tmpmap);
1832                 bus_dma_tag_destroy(sc->xl_mtag);
1833         }
1834         if (sc->xl_ldata.xl_rx_tag) {
1835                 bus_dmamap_unload(sc->xl_ldata.xl_rx_tag,
1836                     sc->xl_ldata.xl_rx_dmamap);
1837                 bus_dmamem_free(sc->xl_ldata.xl_rx_tag, sc->xl_ldata.xl_rx_list,
1838                     sc->xl_ldata.xl_rx_dmamap);
1839                 bus_dma_tag_destroy(sc->xl_ldata.xl_rx_tag);
1840         }
1841         if (sc->xl_ldata.xl_tx_tag) {
1842                 bus_dmamap_unload(sc->xl_ldata.xl_tx_tag,
1843                     sc->xl_ldata.xl_tx_dmamap);
1844                 bus_dmamem_free(sc->xl_ldata.xl_tx_tag, sc->xl_ldata.xl_tx_list,
1845                     sc->xl_ldata.xl_tx_dmamap);
1846                 bus_dma_tag_destroy(sc->xl_ldata.xl_tx_tag);
1847         }
1848
1849         splx(s);
1850
1851         return(0);
1852 }
1853
1854 /*
1855  * Initialize the transmit descriptors.
1856  */
1857 static int
1858 xl_list_tx_init(sc)
1859         struct xl_softc         *sc;
1860 {
1861         struct xl_chain_data    *cd;
1862         struct xl_list_data     *ld;
1863         int                     error, i;
1864
1865         cd = &sc->xl_cdata;
1866         ld = &sc->xl_ldata;
1867         for (i = 0; i < XL_TX_LIST_CNT; i++) {
1868                 cd->xl_tx_chain[i].xl_ptr = &ld->xl_tx_list[i];
1869                 error = bus_dmamap_create(sc->xl_mtag, 0,
1870                     &cd->xl_tx_chain[i].xl_map);
1871                 if (error)
1872                         return(error);
1873                 cd->xl_tx_chain[i].xl_phys = ld->xl_tx_dmaaddr +
1874                     i * sizeof(struct xl_list);
1875                 if (i == (XL_TX_LIST_CNT - 1))
1876                         cd->xl_tx_chain[i].xl_next = NULL;
1877                 else
1878                         cd->xl_tx_chain[i].xl_next = &cd->xl_tx_chain[i + 1];
1879         }
1880
1881         cd->xl_tx_free = &cd->xl_tx_chain[0];
1882         cd->xl_tx_tail = cd->xl_tx_head = NULL;
1883
1884         bus_dmamap_sync(ld->xl_tx_tag, ld->xl_tx_dmamap, BUS_DMASYNC_PREWRITE);
1885         return(0);
1886 }
1887
1888 /*
1889  * Initialize the transmit descriptors.
1890  */
1891 static int
1892 xl_list_tx_init_90xB(sc)
1893         struct xl_softc         *sc;
1894 {
1895         struct xl_chain_data    *cd;
1896         struct xl_list_data     *ld;
1897         int                     error, i;
1898
1899         cd = &sc->xl_cdata;
1900         ld = &sc->xl_ldata;
1901         for (i = 0; i < XL_TX_LIST_CNT; i++) {
1902                 cd->xl_tx_chain[i].xl_ptr = &ld->xl_tx_list[i];
1903                 error = bus_dmamap_create(sc->xl_mtag, 0,
1904                     &cd->xl_tx_chain[i].xl_map);
1905                 if (error)
1906                         return(error);
1907                 cd->xl_tx_chain[i].xl_phys = ld->xl_tx_dmaaddr +
1908                     i * sizeof(struct xl_list);
1909                 if (i == (XL_TX_LIST_CNT - 1))
1910                         cd->xl_tx_chain[i].xl_next = &cd->xl_tx_chain[0];
1911                 else
1912                         cd->xl_tx_chain[i].xl_next = &cd->xl_tx_chain[i + 1];
1913                 if (i == 0)
1914                         cd->xl_tx_chain[i].xl_prev =
1915                             &cd->xl_tx_chain[XL_TX_LIST_CNT - 1];
1916                 else
1917                         cd->xl_tx_chain[i].xl_prev =
1918                             &cd->xl_tx_chain[i - 1];
1919         }
1920
1921         bzero(ld->xl_tx_list, XL_TX_LIST_SZ);
1922         ld->xl_tx_list[0].xl_status = htole32(XL_TXSTAT_EMPTY);
1923
1924         cd->xl_tx_prod = 1;
1925         cd->xl_tx_cons = 1;
1926         cd->xl_tx_cnt = 0;
1927
1928         bus_dmamap_sync(ld->xl_tx_tag, ld->xl_tx_dmamap, BUS_DMASYNC_PREWRITE);
1929         return(0);
1930 }
1931
1932 /*
1933  * Initialize the RX descriptors and allocate mbufs for them. Note that
1934  * we arrange the descriptors in a closed ring, so that the last descriptor
1935  * points back to the first.
1936  */
1937 static int
1938 xl_list_rx_init(sc)
1939         struct xl_softc         *sc;
1940 {
1941         struct xl_chain_data    *cd;
1942         struct xl_list_data     *ld;
1943         int                     error, i, next;
1944         u_int32_t               nextptr;
1945
1946         cd = &sc->xl_cdata;
1947         ld = &sc->xl_ldata;
1948
1949         for (i = 0; i < XL_RX_LIST_CNT; i++) {
1950                 cd->xl_rx_chain[i].xl_ptr = &ld->xl_rx_list[i];
1951                 error = bus_dmamap_create(sc->xl_mtag, 0,
1952                     &cd->xl_rx_chain[i].xl_map);
1953                 if (error)
1954                         return(error);
1955                 error = xl_newbuf(sc, &cd->xl_rx_chain[i]);
1956                 if (error)
1957                         return(error);
1958                 if (i == (XL_RX_LIST_CNT - 1))
1959                         next = 0;
1960                 else
1961                         next = i + 1;
1962                 nextptr = ld->xl_rx_dmaaddr +
1963                     next * sizeof(struct xl_list_onefrag);
1964                 cd->xl_rx_chain[i].xl_next = &cd->xl_rx_chain[next];
1965                 ld->xl_rx_list[i].xl_next = htole32(nextptr);
1966         }
1967
1968         bus_dmamap_sync(ld->xl_rx_tag, ld->xl_rx_dmamap, BUS_DMASYNC_PREWRITE);
1969         cd->xl_rx_head = &cd->xl_rx_chain[0];
1970
1971         return(0);
1972 }
1973
1974 /*
1975  * Initialize an RX descriptor and attach an MBUF cluster.
1976  * If we fail to do so, we need to leave the old mbuf and
1977  * the old DMA map untouched so that it can be reused.
1978  */
1979 static int
1980 xl_newbuf(sc, c)
1981         struct xl_softc         *sc;
1982         struct xl_chain_onefrag *c;
1983 {
1984         struct mbuf             *m_new = NULL;
1985         bus_dmamap_t            map;
1986         int                     error;
1987         u_int32_t               baddr;
1988
1989         m_new = m_getcl(MB_DONTWAIT, MT_DATA, M_PKTHDR);
1990         if (m_new == NULL)
1991                 return(ENOBUFS);
1992
1993         m_new->m_len = m_new->m_pkthdr.len = MCLBYTES;
1994
1995         /* Force longword alignment for packet payload. */
1996         m_adj(m_new, ETHER_ALIGN);
1997
1998         error = bus_dmamap_load_mbuf(sc->xl_mtag, sc->xl_tmpmap, m_new,
1999             xl_dma_map_rxbuf, &baddr, BUS_DMA_NOWAIT);
2000         if (error) {
2001                 m_freem(m_new);
2002                 if_printf(&sc->arpcom.ac_if, "can't map mbuf (error %d)\n",
2003                     error);
2004                 return(error);
2005         }
2006
2007         bus_dmamap_unload(sc->xl_mtag, c->xl_map);
2008         map = c->xl_map;
2009         c->xl_map = sc->xl_tmpmap;
2010         sc->xl_tmpmap = map;
2011         c->xl_mbuf = m_new;
2012         c->xl_ptr->xl_frag.xl_len = htole32(m_new->m_len | XL_LAST_FRAG);
2013         c->xl_ptr->xl_status = 0;
2014         c->xl_ptr->xl_frag.xl_addr = htole32(baddr);
2015         bus_dmamap_sync(sc->xl_mtag, c->xl_map, BUS_DMASYNC_PREREAD);
2016         return(0);
2017 }
2018
2019 static int
2020 xl_rx_resync(sc)
2021         struct xl_softc         *sc;
2022 {
2023         struct xl_chain_onefrag *pos;
2024         int                     i;
2025
2026         pos = sc->xl_cdata.xl_rx_head;
2027
2028         for (i = 0; i < XL_RX_LIST_CNT; i++) {
2029                 if (pos->xl_ptr->xl_status)
2030                         break;
2031                 pos = pos->xl_next;
2032         }
2033
2034         if (i == XL_RX_LIST_CNT)
2035                 return(0);
2036
2037         sc->xl_cdata.xl_rx_head = pos;
2038
2039         return(EAGAIN);
2040 }
2041
2042 /*
2043  * A frame has been uploaded: pass the resulting mbuf chain up to
2044  * the higher level protocols.
2045  */
2046 static void
2047 xl_rxeof(sc)
2048         struct xl_softc         *sc;
2049 {
2050         struct mbuf             *m;
2051         struct ifnet            *ifp;
2052         struct xl_chain_onefrag *cur_rx;
2053         int                     total_len = 0;
2054         u_int32_t               rxstat;
2055
2056         ifp = &sc->arpcom.ac_if;
2057
2058 again:
2059
2060         bus_dmamap_sync(sc->xl_ldata.xl_rx_tag, sc->xl_ldata.xl_rx_dmamap,
2061             BUS_DMASYNC_POSTREAD);
2062         while((rxstat = le32toh(sc->xl_cdata.xl_rx_head->xl_ptr->xl_status))) {
2063                 cur_rx = sc->xl_cdata.xl_rx_head;
2064                 sc->xl_cdata.xl_rx_head = cur_rx->xl_next;
2065                 total_len = rxstat & XL_RXSTAT_LENMASK;
2066
2067                 /*
2068                  * Since we have told the chip to allow large frames,
2069                  * we need to trap giant frame errors in software. We allow
2070                  * a little more than the normal frame size to account for
2071                  * frames with VLAN tags.
2072                  */
2073                 if (total_len > XL_MAX_FRAMELEN)
2074                         rxstat |= (XL_RXSTAT_UP_ERROR|XL_RXSTAT_OVERSIZE);
2075
2076                 /*
2077                  * If an error occurs, update stats, clear the
2078                  * status word and leave the mbuf cluster in place:
2079                  * it should simply get re-used next time this descriptor
2080                  * comes up in the ring.
2081                  */
2082                 if (rxstat & XL_RXSTAT_UP_ERROR) {
2083                         ifp->if_ierrors++;
2084                         cur_rx->xl_ptr->xl_status = 0;
2085                         bus_dmamap_sync(sc->xl_ldata.xl_rx_tag,
2086                             sc->xl_ldata.xl_rx_dmamap, BUS_DMASYNC_PREWRITE);
2087                         continue;
2088                 }
2089
2090                 /*
2091                  * If the error bit was not set, the upload complete
2092                  * bit should be set which means we have a valid packet.
2093                  * If not, something truly strange has happened.
2094                  */
2095                 if (!(rxstat & XL_RXSTAT_UP_CMPLT)) {
2096                         if_printf(ifp,
2097                                   "bad receive status -- packet dropped\n");
2098                         ifp->if_ierrors++;
2099                         cur_rx->xl_ptr->xl_status = 0;
2100                         bus_dmamap_sync(sc->xl_ldata.xl_rx_tag,
2101                             sc->xl_ldata.xl_rx_dmamap, BUS_DMASYNC_PREWRITE);
2102                         continue;
2103                 }
2104
2105                 /* No errors; receive the packet. */
2106                 bus_dmamap_sync(sc->xl_mtag, cur_rx->xl_map,
2107                     BUS_DMASYNC_POSTREAD);
2108                 m = cur_rx->xl_mbuf;
2109
2110                 /*
2111                  * Try to conjure up a new mbuf cluster. If that
2112                  * fails, it means we have an out of memory condition and
2113                  * should leave the buffer in place and continue. This will
2114                  * result in a lost packet, but there's little else we
2115                  * can do in this situation.
2116                  */
2117                 if (xl_newbuf(sc, cur_rx)) {
2118                         ifp->if_ierrors++;
2119                         cur_rx->xl_ptr->xl_status = 0;
2120                         bus_dmamap_sync(sc->xl_ldata.xl_rx_tag,
2121                             sc->xl_ldata.xl_rx_dmamap, BUS_DMASYNC_PREWRITE);
2122                         continue;
2123                 }
2124                 bus_dmamap_sync(sc->xl_ldata.xl_rx_tag,
2125                     sc->xl_ldata.xl_rx_dmamap, BUS_DMASYNC_PREWRITE);
2126
2127                 ifp->if_ipackets++;
2128                 m->m_pkthdr.rcvif = ifp;
2129                 m->m_pkthdr.len = m->m_len = total_len;
2130
2131                 if (ifp->if_capenable & IFCAP_RXCSUM) {
2132                         /* Do IP checksum checking. */
2133                         if (rxstat & XL_RXSTAT_IPCKOK)
2134                                 m->m_pkthdr.csum_flags |= CSUM_IP_CHECKED;
2135                         if (!(rxstat & XL_RXSTAT_IPCKERR))
2136                                 m->m_pkthdr.csum_flags |= CSUM_IP_VALID;
2137                         if ((rxstat & XL_RXSTAT_TCPCOK &&
2138                              !(rxstat & XL_RXSTAT_TCPCKERR)) ||
2139                             (rxstat & XL_RXSTAT_UDPCKOK &&
2140                              !(rxstat & XL_RXSTAT_UDPCKERR))) {
2141                                 m->m_pkthdr.csum_flags |=
2142                                         CSUM_DATA_VALID|CSUM_PSEUDO_HDR;
2143                                 m->m_pkthdr.csum_data = 0xffff;
2144                         }
2145                 }
2146
2147                 (*ifp->if_input)(ifp, m);
2148         }
2149
2150         /*
2151          * Handle the 'end of channel' condition. When the upload
2152          * engine hits the end of the RX ring, it will stall. This
2153          * is our cue to flush the RX ring, reload the uplist pointer
2154          * register and unstall the engine.
2155          * XXX This is actually a little goofy. With the ThunderLAN
2156          * chip, you get an interrupt when the receiver hits the end
2157          * of the receive ring, which tells you exactly when you
2158          * you need to reload the ring pointer. Here we have to
2159          * fake it. I'm mad at myself for not being clever enough
2160          * to avoid the use of a goto here.
2161          */
2162         if (CSR_READ_4(sc, XL_UPLIST_PTR) == 0 ||
2163                 CSR_READ_4(sc, XL_UPLIST_STATUS) & XL_PKTSTAT_UP_STALLED) {
2164                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_UP_STALL);
2165                 xl_wait(sc);
2166                 CSR_WRITE_4(sc, XL_UPLIST_PTR, sc->xl_ldata.xl_rx_dmaaddr);
2167                 sc->xl_cdata.xl_rx_head = &sc->xl_cdata.xl_rx_chain[0];
2168                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_UP_UNSTALL);
2169                 goto again;
2170         }
2171
2172         return;
2173 }
2174
2175 /*
2176  * A frame was downloaded to the chip. It's safe for us to clean up
2177  * the list buffers.
2178  */
2179 static void
2180 xl_txeof(sc)
2181         struct xl_softc         *sc;
2182 {
2183         struct xl_chain         *cur_tx;
2184         struct ifnet            *ifp;
2185
2186         ifp = &sc->arpcom.ac_if;
2187
2188         /* Clear the timeout timer. */
2189         ifp->if_timer = 0;
2190
2191         /*
2192          * Go through our tx list and free mbufs for those
2193          * frames that have been uploaded. Note: the 3c905B
2194          * sets a special bit in the status word to let us
2195          * know that a frame has been downloaded, but the
2196          * original 3c900/3c905 adapters don't do that.
2197          * Consequently, we have to use a different test if
2198          * xl_type != XL_TYPE_905B.
2199          */
2200         while(sc->xl_cdata.xl_tx_head != NULL) {
2201                 cur_tx = sc->xl_cdata.xl_tx_head;
2202
2203                 if (CSR_READ_4(sc, XL_DOWNLIST_PTR))
2204                         break;
2205
2206                 sc->xl_cdata.xl_tx_head = cur_tx->xl_next;
2207                 bus_dmamap_sync(sc->xl_mtag, cur_tx->xl_map,
2208                     BUS_DMASYNC_POSTWRITE);
2209                 bus_dmamap_unload(sc->xl_mtag, cur_tx->xl_map);
2210                 m_freem(cur_tx->xl_mbuf);
2211                 cur_tx->xl_mbuf = NULL;
2212                 ifp->if_opackets++;
2213
2214                 cur_tx->xl_next = sc->xl_cdata.xl_tx_free;
2215                 sc->xl_cdata.xl_tx_free = cur_tx;
2216         }
2217
2218         if (sc->xl_cdata.xl_tx_head == NULL) {
2219                 ifp->if_flags &= ~IFF_OACTIVE;
2220                 sc->xl_cdata.xl_tx_tail = NULL;
2221         } else {
2222                 if (CSR_READ_4(sc, XL_DMACTL) & XL_DMACTL_DOWN_STALLED ||
2223                         !CSR_READ_4(sc, XL_DOWNLIST_PTR)) {
2224                         CSR_WRITE_4(sc, XL_DOWNLIST_PTR,
2225                                 sc->xl_cdata.xl_tx_head->xl_phys);
2226                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_UNSTALL);
2227                 }
2228         }
2229
2230         return;
2231 }
2232
2233 static void
2234 xl_txeof_90xB(sc)
2235         struct xl_softc         *sc;
2236 {
2237         struct xl_chain         *cur_tx = NULL;
2238         struct ifnet            *ifp;
2239         int                     idx;
2240
2241         ifp = &sc->arpcom.ac_if;
2242
2243         bus_dmamap_sync(sc->xl_ldata.xl_tx_tag, sc->xl_ldata.xl_tx_dmamap,
2244             BUS_DMASYNC_POSTREAD);
2245         idx = sc->xl_cdata.xl_tx_cons;
2246         while(idx != sc->xl_cdata.xl_tx_prod) {
2247
2248                 cur_tx = &sc->xl_cdata.xl_tx_chain[idx];
2249
2250                 if (!(le32toh(cur_tx->xl_ptr->xl_status) &
2251                       XL_TXSTAT_DL_COMPLETE))
2252                         break;
2253
2254                 if (cur_tx->xl_mbuf != NULL) {
2255                         bus_dmamap_sync(sc->xl_mtag, cur_tx->xl_map,
2256                             BUS_DMASYNC_POSTWRITE);
2257                         bus_dmamap_unload(sc->xl_mtag, cur_tx->xl_map);
2258                         m_freem(cur_tx->xl_mbuf);
2259                         cur_tx->xl_mbuf = NULL;
2260                 }
2261
2262                 ifp->if_opackets++;
2263
2264                 sc->xl_cdata.xl_tx_cnt--;
2265                 XL_INC(idx, XL_TX_LIST_CNT);
2266                 ifp->if_timer = 0;
2267         }
2268
2269         sc->xl_cdata.xl_tx_cons = idx;
2270
2271         if (cur_tx != NULL)
2272                 ifp->if_flags &= ~IFF_OACTIVE;
2273
2274         return;
2275 }
2276
2277 /*
2278  * TX 'end of channel' interrupt handler. Actually, we should
2279  * only get a 'TX complete' interrupt if there's a transmit error,
2280  * so this is really TX error handler.
2281  */
2282 static void
2283 xl_txeoc(sc)
2284         struct xl_softc         *sc;
2285 {
2286         struct ifnet *ifp = &sc->arpcom.ac_if;
2287         u_int8_t                txstat;
2288
2289         while((txstat = CSR_READ_1(sc, XL_TX_STATUS))) {
2290                 if (txstat & XL_TXSTATUS_UNDERRUN ||
2291                         txstat & XL_TXSTATUS_JABBER ||
2292                         txstat & XL_TXSTATUS_RECLAIM) {
2293                         if_printf(ifp, "transmission error: %x\n", txstat);
2294                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_RESET);
2295                         xl_wait(sc);
2296                         if (sc->xl_type == XL_TYPE_905B) {
2297                                 if (sc->xl_cdata.xl_tx_cnt) {
2298                                         int                     i;
2299                                         struct xl_chain         *c;
2300                                         i = sc->xl_cdata.xl_tx_cons;
2301                                         c = &sc->xl_cdata.xl_tx_chain[i];
2302                                         CSR_WRITE_4(sc, XL_DOWNLIST_PTR,
2303                                             c->xl_phys);
2304                                         CSR_WRITE_1(sc, XL_DOWN_POLL, 64);
2305                                 }
2306                         } else {
2307                                 if (sc->xl_cdata.xl_tx_head != NULL)
2308                                         CSR_WRITE_4(sc, XL_DOWNLIST_PTR,
2309                                             sc->xl_cdata.xl_tx_head->xl_phys);
2310                         }
2311                         /*
2312                          * Remember to set this for the
2313                          * first generation 3c90X chips.
2314                          */
2315                         CSR_WRITE_1(sc, XL_TX_FREETHRESH, XL_PACKET_SIZE >> 8);
2316                         if (txstat & XL_TXSTATUS_UNDERRUN &&
2317                             sc->xl_tx_thresh < XL_PACKET_SIZE) {
2318                                 sc->xl_tx_thresh += XL_MIN_FRAMELEN;
2319                                 if_printf(ifp, "tx underrun, increasing tx start"
2320                                     " threshold to %d bytes\n",
2321                                     sc->xl_tx_thresh);
2322                         }
2323                         CSR_WRITE_2(sc, XL_COMMAND,
2324                             XL_CMD_TX_SET_START|sc->xl_tx_thresh);
2325                         if (sc->xl_type == XL_TYPE_905B) {
2326                                 CSR_WRITE_2(sc, XL_COMMAND,
2327                                 XL_CMD_SET_TX_RECLAIM|(XL_PACKET_SIZE >> 4));
2328                         }
2329                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_ENABLE);
2330                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_UNSTALL);
2331                 } else {
2332                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_ENABLE);
2333                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_UNSTALL);
2334                 }
2335                 /*
2336                  * Write an arbitrary byte to the TX_STATUS register
2337                  * to clear this interrupt/error and advance to the next.
2338                  */
2339                 CSR_WRITE_1(sc, XL_TX_STATUS, 0x01);
2340         }
2341
2342         return;
2343 }
2344
2345 static void
2346 xl_intr(arg)
2347         void                    *arg;
2348 {
2349         struct xl_softc         *sc;
2350         struct ifnet            *ifp;
2351         u_int16_t               status;
2352
2353         sc = arg;
2354         ifp = &sc->arpcom.ac_if;
2355
2356         while((status = CSR_READ_2(sc, XL_STATUS)) & XL_INTRS && status != 0xFFFF) {
2357
2358                 CSR_WRITE_2(sc, XL_COMMAND,
2359                     XL_CMD_INTR_ACK|(status & XL_INTRS));
2360
2361                 if (status & XL_STAT_UP_COMPLETE) {
2362                         int                     curpkts;
2363
2364                         curpkts = ifp->if_ipackets;
2365                         xl_rxeof(sc);
2366                         if (curpkts == ifp->if_ipackets) {
2367                                 while (xl_rx_resync(sc))
2368                                         xl_rxeof(sc);
2369                         }
2370                 }
2371
2372                 if (status & XL_STAT_DOWN_COMPLETE) {
2373                         if (sc->xl_type == XL_TYPE_905B)
2374                                 xl_txeof_90xB(sc);
2375                         else
2376                                 xl_txeof(sc);
2377                 }
2378
2379                 if (status & XL_STAT_TX_COMPLETE) {
2380                         ifp->if_oerrors++;
2381                         xl_txeoc(sc);
2382                 }
2383
2384                 if (status & XL_STAT_ADFAIL) {
2385                         xl_reset(sc);
2386                         xl_init(sc);
2387                 }
2388
2389                 if (status & XL_STAT_STATSOFLOW) {
2390                         sc->xl_stats_no_timeout = 1;
2391                         xl_stats_update(sc);
2392                         sc->xl_stats_no_timeout = 0;
2393                 }
2394         }
2395
2396         if (!ifq_is_empty(&ifp->if_snd))
2397                 (*ifp->if_start)(ifp);
2398
2399         return;
2400 }
2401
2402 static void
2403 xl_stats_update(xsc)
2404         void                    *xsc;
2405 {
2406         struct xl_softc         *sc;
2407         struct ifnet            *ifp;
2408         struct xl_stats         xl_stats;
2409         u_int8_t                *p;
2410         int                     i;
2411         struct mii_data         *mii = NULL;
2412
2413         bzero((char *)&xl_stats, sizeof(struct xl_stats));
2414
2415         sc = xsc;
2416         ifp = &sc->arpcom.ac_if;
2417         if (sc->xl_miibus != NULL)
2418                 mii = device_get_softc(sc->xl_miibus);
2419
2420         p = (u_int8_t *)&xl_stats;
2421
2422         /* Read all the stats registers. */
2423         XL_SEL_WIN(6);
2424
2425         for (i = 0; i < 16; i++)
2426                 *p++ = CSR_READ_1(sc, XL_W6_CARRIER_LOST + i);
2427
2428         ifp->if_ierrors += xl_stats.xl_rx_overrun;
2429
2430         ifp->if_collisions += xl_stats.xl_tx_multi_collision +
2431                                 xl_stats.xl_tx_single_collision +
2432                                 xl_stats.xl_tx_late_collision;
2433
2434         /*
2435          * Boomerang and cyclone chips have an extra stats counter
2436          * in window 4 (BadSSD). We have to read this too in order
2437          * to clear out all the stats registers and avoid a statsoflow
2438          * interrupt.
2439          */
2440         XL_SEL_WIN(4);
2441         CSR_READ_1(sc, XL_W4_BADSSD);
2442
2443         if ((mii != NULL) && (!sc->xl_stats_no_timeout))
2444                 mii_tick(mii);
2445
2446         XL_SEL_WIN(7);
2447
2448         if (!sc->xl_stats_no_timeout)
2449                 callout_reset(&sc->xl_stat_timer, hz, xl_stats_update, sc);
2450
2451         return;
2452 }
2453
2454 /*
2455  * Encapsulate an mbuf chain in a descriptor by coupling the mbuf data
2456  * pointers to the fragment pointers.
2457  */
2458 static int
2459 xl_encap(sc, c, m_head)
2460         struct xl_softc         *sc;
2461         struct xl_chain         *c;
2462         struct mbuf             *m_head;
2463 {
2464         int                     error;
2465         u_int32_t               status;
2466         struct ifnet            *ifp;
2467
2468         ifp = &sc->arpcom.ac_if;
2469
2470         /*
2471          * Start packing the mbufs in this chain into
2472          * the fragment pointers. Stop when we run out
2473          * of fragments or hit the end of the mbuf chain.
2474          */
2475         error = bus_dmamap_load_mbuf(sc->xl_mtag, c->xl_map, m_head,
2476             xl_dma_map_txbuf, c->xl_ptr, BUS_DMA_NOWAIT);
2477
2478         if (error && error != EFBIG) {
2479                 m_freem(m_head);
2480                 if_printf(ifp, "can't map mbuf (error %d)\n", error);
2481                 return(1);
2482         }
2483
2484         /*
2485          * Handle special case: we used up all 63 fragments,
2486          * but we have more mbufs left in the chain. Copy the
2487          * data into an mbuf cluster. Note that we don't
2488          * bother clearing the values in the other fragment
2489          * pointers/counters; it wouldn't gain us anything,
2490          * and would waste cycles.
2491          */
2492         if (error) {
2493                 struct mbuf             *m_new;
2494
2495                 m_new = m_defrag(m_head, MB_DONTWAIT);
2496                 if (m_new == NULL) {
2497                         m_freem(m_head);
2498                         return(1);
2499                 } else {
2500                         m_head = m_new;
2501                 }
2502
2503                 error = bus_dmamap_load_mbuf(sc->xl_mtag, c->xl_map,
2504                         m_head, xl_dma_map_txbuf, c->xl_ptr, BUS_DMA_NOWAIT);
2505                 if (error) {
2506                         m_freem(m_head);
2507                         if_printf(ifp, "can't map mbuf (error %d)\n", error);
2508                         return(1);
2509                 }
2510         }
2511
2512         if (sc->xl_type == XL_TYPE_905B) {
2513                 status = XL_TXSTAT_RND_DEFEAT;
2514
2515                 if (m_head->m_pkthdr.csum_flags) {
2516                         if (m_head->m_pkthdr.csum_flags & CSUM_IP)
2517                                 status |= XL_TXSTAT_IPCKSUM;
2518                         if (m_head->m_pkthdr.csum_flags & CSUM_TCP)
2519                                 status |= XL_TXSTAT_TCPCKSUM;
2520                         if (m_head->m_pkthdr.csum_flags & CSUM_UDP)
2521                                 status |= XL_TXSTAT_UDPCKSUM;
2522                 }
2523                 c->xl_ptr->xl_status = htole32(status);
2524         }
2525
2526         c->xl_mbuf = m_head;
2527         bus_dmamap_sync(sc->xl_mtag, c->xl_map, BUS_DMASYNC_PREWRITE);
2528         return(0);
2529 }
2530
2531 /*
2532  * Main transmit routine. To avoid having to do mbuf copies, we put pointers
2533  * to the mbuf data regions directly in the transmit lists. We also save a
2534  * copy of the pointers since the transmit list fragment pointers are
2535  * physical addresses.
2536  */
2537 static void
2538 xl_start(ifp)
2539         struct ifnet            *ifp;
2540 {
2541         struct xl_softc         *sc;
2542         struct mbuf             *m_head = NULL;
2543         struct xl_chain         *prev = NULL, *cur_tx = NULL, *start_tx;
2544         struct xl_chain         *prev_tx;
2545         u_int32_t               status;
2546         int                     error;
2547
2548         sc = ifp->if_softc;
2549         /*
2550          * Check for an available queue slot. If there are none,
2551          * punt.
2552          */
2553         if (sc->xl_cdata.xl_tx_free == NULL) {
2554                 xl_txeoc(sc);
2555                 xl_txeof(sc);
2556                 if (sc->xl_cdata.xl_tx_free == NULL) {
2557                         ifp->if_flags |= IFF_OACTIVE;
2558                         return;
2559                 }
2560         }
2561
2562         start_tx = sc->xl_cdata.xl_tx_free;
2563
2564         while(sc->xl_cdata.xl_tx_free != NULL) {
2565                 m_head = ifq_dequeue(&ifp->if_snd);
2566                 if (m_head == NULL)
2567                         break;
2568
2569                 /* Pick a descriptor off the free list. */
2570                 prev_tx = cur_tx;
2571                 cur_tx = sc->xl_cdata.xl_tx_free;
2572
2573                 /* Pack the data into the descriptor. */
2574                 error = xl_encap(sc, cur_tx, m_head);
2575                 if (error) {
2576                         cur_tx = prev_tx;
2577                         continue;
2578                 }
2579
2580                 sc->xl_cdata.xl_tx_free = cur_tx->xl_next;
2581                 cur_tx->xl_next = NULL;
2582
2583                 /* Chain it together. */
2584                 if (prev != NULL) {
2585                         prev->xl_next = cur_tx;
2586                         prev->xl_ptr->xl_next = htole32(cur_tx->xl_phys);
2587                 }
2588                 prev = cur_tx;
2589
2590                 BPF_MTAP(ifp, cur_tx->xl_mbuf);
2591         }
2592
2593         /*
2594          * If there are no packets queued, bail.
2595          */
2596         if (cur_tx == NULL) {
2597                 return;
2598         }
2599
2600         /*
2601          * Place the request for the upload interrupt
2602          * in the last descriptor in the chain. This way, if
2603          * we're chaining several packets at once, we'll only
2604          * get an interupt once for the whole chain rather than
2605          * once for each packet.
2606          */
2607         cur_tx->xl_ptr->xl_status = htole32(le32toh(cur_tx->xl_ptr->xl_status) |
2608             XL_TXSTAT_DL_INTR);
2609         bus_dmamap_sync(sc->xl_ldata.xl_tx_tag, sc->xl_ldata.xl_tx_dmamap,
2610             BUS_DMASYNC_PREWRITE);
2611
2612         /*
2613          * Queue the packets. If the TX channel is clear, update
2614          * the downlist pointer register.
2615          */
2616         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_STALL);
2617         xl_wait(sc);
2618
2619         if (sc->xl_cdata.xl_tx_head != NULL) {
2620                 sc->xl_cdata.xl_tx_tail->xl_next = start_tx;
2621                 sc->xl_cdata.xl_tx_tail->xl_ptr->xl_next =
2622                     htole32(start_tx->xl_phys);
2623                 status = sc->xl_cdata.xl_tx_tail->xl_ptr->xl_status;
2624                 sc->xl_cdata.xl_tx_tail->xl_ptr->xl_status =
2625                     htole32(le32toh(status) & ~XL_TXSTAT_DL_INTR);
2626                 sc->xl_cdata.xl_tx_tail = cur_tx;
2627         } else {
2628                 sc->xl_cdata.xl_tx_head = start_tx;
2629                 sc->xl_cdata.xl_tx_tail = cur_tx;
2630         }
2631         if (!CSR_READ_4(sc, XL_DOWNLIST_PTR))
2632                 CSR_WRITE_4(sc, XL_DOWNLIST_PTR, start_tx->xl_phys);
2633
2634         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_UNSTALL);
2635
2636         XL_SEL_WIN(7);
2637
2638         /*
2639          * Set a timeout in case the chip goes out to lunch.
2640          */
2641         ifp->if_timer = 5;
2642
2643         /*
2644          * XXX Under certain conditions, usually on slower machines
2645          * where interrupts may be dropped, it's possible for the
2646          * adapter to chew up all the buffers in the receive ring
2647          * and stall, without us being able to do anything about it.
2648          * To guard against this, we need to make a pass over the
2649          * RX queue to make sure there aren't any packets pending.
2650          * Doing it here means we can flush the receive ring at the
2651          * same time the chip is DMAing the transmit descriptors we
2652          * just gave it.
2653          *
2654          * 3Com goes to some lengths to emphasize the Parallel Tasking (tm)
2655          * nature of their chips in all their marketing literature;
2656          * we may as well take advantage of it. :)
2657          */
2658         xl_rxeof(sc);
2659
2660         return;
2661 }
2662
2663 static void
2664 xl_start_90xB(ifp)
2665         struct ifnet            *ifp;
2666 {
2667         struct xl_softc         *sc;
2668         struct mbuf             *m_head = NULL;
2669         struct xl_chain         *prev = NULL, *cur_tx = NULL, *start_tx;
2670         struct xl_chain         *prev_tx;
2671         int                     error, idx;
2672
2673         sc = ifp->if_softc;
2674
2675         if (ifp->if_flags & IFF_OACTIVE) {
2676                 return;
2677         }
2678
2679         idx = sc->xl_cdata.xl_tx_prod;
2680         start_tx = &sc->xl_cdata.xl_tx_chain[idx];
2681
2682         while (sc->xl_cdata.xl_tx_chain[idx].xl_mbuf == NULL) {
2683
2684                 if ((XL_TX_LIST_CNT - sc->xl_cdata.xl_tx_cnt) < 3) {
2685                         ifp->if_flags |= IFF_OACTIVE;
2686                         break;
2687                 }
2688
2689                 m_head = ifq_dequeue(&ifp->if_snd);
2690                 if (m_head == NULL)
2691                         break;
2692
2693                 prev_tx = cur_tx;
2694                 cur_tx = &sc->xl_cdata.xl_tx_chain[idx];
2695
2696                 /* Pack the data into the descriptor. */
2697                 error = xl_encap(sc, cur_tx, m_head);
2698                 if (error) {
2699                         cur_tx = prev_tx;
2700                         continue;
2701                 }
2702
2703                 /* Chain it together. */
2704                 if (prev != NULL)
2705                         prev->xl_ptr->xl_next = htole32(cur_tx->xl_phys);
2706                 prev = cur_tx;
2707
2708                 BPF_MTAP(ifp, cur_tx->xl_mbuf);
2709
2710                 XL_INC(idx, XL_TX_LIST_CNT);
2711                 sc->xl_cdata.xl_tx_cnt++;
2712         }
2713
2714         /*
2715          * If there are no packets queued, bail.
2716          */
2717         if (cur_tx == NULL) {
2718                 return;
2719         }
2720
2721         /*
2722          * Place the request for the upload interrupt
2723          * in the last descriptor in the chain. This way, if
2724          * we're chaining several packets at once, we'll only
2725          * get an interupt once for the whole chain rather than
2726          * once for each packet.
2727          */
2728         cur_tx->xl_ptr->xl_status = htole32(le32toh(cur_tx->xl_ptr->xl_status) |
2729             XL_TXSTAT_DL_INTR);
2730         bus_dmamap_sync(sc->xl_ldata.xl_tx_tag, sc->xl_ldata.xl_tx_dmamap,
2731             BUS_DMASYNC_PREWRITE);
2732
2733         /* Start transmission */
2734         sc->xl_cdata.xl_tx_prod = idx;
2735         start_tx->xl_prev->xl_ptr->xl_next = htole32(start_tx->xl_phys);
2736
2737         /*
2738          * Set a timeout in case the chip goes out to lunch.
2739          */
2740         ifp->if_timer = 5;
2741
2742         return;
2743 }
2744
2745 static void
2746 xl_init(xsc)
2747         void                    *xsc;
2748 {
2749         struct xl_softc         *sc = xsc;
2750         struct ifnet            *ifp = &sc->arpcom.ac_if;
2751         int                     error, i;
2752         u_int16_t               rxfilt = 0;
2753         struct mii_data         *mii = NULL;
2754         int                     s;
2755
2756         s = splimp();
2757
2758         /*
2759          * Cancel pending I/O and free all RX/TX buffers.
2760          */
2761         xl_stop(sc);
2762
2763         if (sc->xl_miibus == NULL) {
2764                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_RESET);
2765                 xl_wait(sc);
2766         }
2767         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_RESET);
2768         xl_wait(sc);
2769         DELAY(10000);
2770
2771         if (sc->xl_miibus != NULL)
2772                 mii = device_get_softc(sc->xl_miibus);
2773
2774         /* Init our MAC address */
2775         XL_SEL_WIN(2);
2776         for (i = 0; i < ETHER_ADDR_LEN; i++) {
2777                 CSR_WRITE_1(sc, XL_W2_STATION_ADDR_LO + i,
2778                                 sc->arpcom.ac_enaddr[i]);
2779         }
2780
2781         /* Clear the station mask. */
2782         for (i = 0; i < 3; i++)
2783                 CSR_WRITE_2(sc, XL_W2_STATION_MASK_LO + (i * 2), 0);
2784 #ifdef notdef
2785         /* Reset TX and RX. */
2786         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_RESET);
2787         xl_wait(sc);
2788         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_RESET);
2789         xl_wait(sc);
2790 #endif
2791         /* Init circular RX list. */
2792         error = xl_list_rx_init(sc);
2793         if (error) {
2794                 if_printf(ifp, "initialization of the rx ring failed (%d)\n",
2795                           error);
2796                 xl_stop(sc);
2797                 splx(s);
2798                 return;
2799         }
2800
2801         /* Init TX descriptors. */
2802         if (sc->xl_type == XL_TYPE_905B)
2803                 error = xl_list_tx_init_90xB(sc);
2804         else
2805                 error = xl_list_tx_init(sc);
2806         if (error) {
2807                 if_printf(ifp, "initialization of the tx ring failed (%d)\n",
2808                           error);
2809                 xl_stop(sc);
2810                 splx(s);
2811         }
2812
2813         /*
2814          * Set the TX freethresh value.
2815          * Note that this has no effect on 3c905B "cyclone"
2816          * cards but is required for 3c900/3c905 "boomerang"
2817          * cards in order to enable the download engine.
2818          */
2819         CSR_WRITE_1(sc, XL_TX_FREETHRESH, XL_PACKET_SIZE >> 8);
2820
2821         /* Set the TX start threshold for best performance. */
2822         sc->xl_tx_thresh = XL_MIN_FRAMELEN;
2823         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_SET_START|sc->xl_tx_thresh);
2824
2825         /*
2826          * If this is a 3c905B, also set the tx reclaim threshold.
2827          * This helps cut down on the number of tx reclaim errors
2828          * that could happen on a busy network. The chip multiplies
2829          * the register value by 16 to obtain the actual threshold
2830          * in bytes, so we divide by 16 when setting the value here.
2831          * The existing threshold value can be examined by reading
2832          * the register at offset 9 in window 5.
2833          */
2834         if (sc->xl_type == XL_TYPE_905B) {
2835                 CSR_WRITE_2(sc, XL_COMMAND,
2836                     XL_CMD_SET_TX_RECLAIM|(XL_PACKET_SIZE >> 4));
2837         }
2838
2839         /* Set RX filter bits. */
2840         XL_SEL_WIN(5);
2841         rxfilt = CSR_READ_1(sc, XL_W5_RX_FILTER);
2842
2843         /* Set the individual bit to receive frames for this host only. */
2844         rxfilt |= XL_RXFILTER_INDIVIDUAL;
2845
2846         /* If we want promiscuous mode, set the allframes bit. */
2847         if (ifp->if_flags & IFF_PROMISC) {
2848                 rxfilt |= XL_RXFILTER_ALLFRAMES;
2849                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
2850         } else {
2851                 rxfilt &= ~XL_RXFILTER_ALLFRAMES;
2852                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
2853         }
2854
2855         /*
2856          * Set capture broadcast bit to capture broadcast frames.
2857          */
2858         if (ifp->if_flags & IFF_BROADCAST) {
2859                 rxfilt |= XL_RXFILTER_BROADCAST;
2860                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
2861         } else {
2862                 rxfilt &= ~XL_RXFILTER_BROADCAST;
2863                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
2864         }
2865
2866         /*
2867          * Program the multicast filter, if necessary.
2868          */
2869         if (sc->xl_type == XL_TYPE_905B)
2870                 xl_setmulti_hash(sc);
2871         else
2872                 xl_setmulti(sc);
2873
2874         /*
2875          * Load the address of the RX list. We have to
2876          * stall the upload engine before we can manipulate
2877          * the uplist pointer register, then unstall it when
2878          * we're finished. We also have to wait for the
2879          * stall command to complete before proceeding.
2880          * Note that we have to do this after any RX resets
2881          * have completed since the uplist register is cleared
2882          * by a reset.
2883          */
2884         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_UP_STALL);
2885         xl_wait(sc);
2886         CSR_WRITE_4(sc, XL_UPLIST_PTR, sc->xl_ldata.xl_rx_dmaaddr);
2887         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_UP_UNSTALL);
2888         xl_wait(sc);
2889
2890
2891         if (sc->xl_type == XL_TYPE_905B) {
2892                 /* Set polling interval */
2893                 CSR_WRITE_1(sc, XL_DOWN_POLL, 64);
2894                 /* Load the address of the TX list */
2895                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_STALL);
2896                 xl_wait(sc);
2897                 CSR_WRITE_4(sc, XL_DOWNLIST_PTR,
2898                     sc->xl_cdata.xl_tx_chain[0].xl_phys);
2899                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_UNSTALL);
2900                 xl_wait(sc);
2901         }
2902
2903         /*
2904          * If the coax transceiver is on, make sure to enable
2905          * the DC-DC converter.
2906          */
2907         XL_SEL_WIN(3);
2908         if (sc->xl_xcvr == XL_XCVR_COAX)
2909                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_START);
2910         else
2911                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_STOP);
2912
2913         /*
2914          * increase packet size to allow reception of 802.1q or ISL packets.
2915          * For the 3c90x chip, set the 'allow large packets' bit in the MAC
2916          * control register. For 3c90xB/C chips, use the RX packet size
2917          * register.
2918          */
2919
2920         if (sc->xl_type == XL_TYPE_905B)
2921                 CSR_WRITE_2(sc, XL_W3_MAXPKTSIZE, XL_PACKET_SIZE);
2922         else {
2923                 u_int8_t macctl;
2924                 macctl = CSR_READ_1(sc, XL_W3_MAC_CTRL);
2925                 macctl |= XL_MACCTRL_ALLOW_LARGE_PACK;
2926                 CSR_WRITE_1(sc, XL_W3_MAC_CTRL, macctl);
2927         }
2928
2929         /* Clear out the stats counters. */
2930         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_STATS_DISABLE);
2931         sc->xl_stats_no_timeout = 1;
2932         xl_stats_update(sc);
2933         sc->xl_stats_no_timeout = 0;
2934         XL_SEL_WIN(4);
2935         CSR_WRITE_2(sc, XL_W4_NET_DIAG, XL_NETDIAG_UPPER_BYTES_ENABLE);
2936         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_STATS_ENABLE);
2937
2938         /*
2939          * Enable interrupts.
2940          */
2941         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_INTR_ACK|0xFF);
2942         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_STAT_ENB|XL_INTRS);
2943         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_INTR_ENB|XL_INTRS);
2944         if (sc->xl_flags & XL_FLAG_FUNCREG)
2945             bus_space_write_4(sc->xl_ftag, sc->xl_fhandle, 4, 0x8000);
2946
2947         /* Set the RX early threshold */
2948         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_THRESH|(XL_PACKET_SIZE >>2));
2949         CSR_WRITE_2(sc, XL_DMACTL, XL_DMACTL_UP_RX_EARLY);
2950
2951         /* Enable receiver and transmitter. */
2952         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_ENABLE);
2953         xl_wait(sc);
2954         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_ENABLE);
2955         xl_wait(sc);
2956
2957         if (mii != NULL)
2958                 mii_mediachg(mii);
2959
2960         /* Select window 7 for normal operations. */
2961         XL_SEL_WIN(7);
2962
2963         ifp->if_flags |= IFF_RUNNING;
2964         ifp->if_flags &= ~IFF_OACTIVE;
2965
2966         callout_reset(&sc->xl_stat_timer, hz, xl_stats_update, sc);
2967
2968         splx(s);
2969
2970         return;
2971 }
2972
2973 /*
2974  * Set media options.
2975  */
2976 static int
2977 xl_ifmedia_upd(ifp)
2978         struct ifnet            *ifp;
2979 {
2980         struct xl_softc         *sc;
2981         struct ifmedia          *ifm = NULL;
2982         struct mii_data         *mii = NULL;
2983
2984         sc = ifp->if_softc;
2985         if (sc->xl_miibus != NULL)
2986                 mii = device_get_softc(sc->xl_miibus);
2987         if (mii == NULL)
2988                 ifm = &sc->ifmedia;
2989         else
2990                 ifm = &mii->mii_media;
2991
2992         switch(IFM_SUBTYPE(ifm->ifm_media)) {
2993         case IFM_100_FX:
2994         case IFM_10_FL:
2995         case IFM_10_2:
2996         case IFM_10_5:
2997                 xl_setmode(sc, ifm->ifm_media);
2998                 return(0);
2999                 break;
3000         default:
3001                 break;
3002         }
3003
3004         if (sc->xl_media & XL_MEDIAOPT_MII || sc->xl_media & XL_MEDIAOPT_BTX
3005                 || sc->xl_media & XL_MEDIAOPT_BT4) {
3006                 xl_init(sc);
3007         } else {
3008                 xl_setmode(sc, ifm->ifm_media);
3009         }
3010
3011         return(0);
3012 }
3013
3014 /*
3015  * Report current media status.
3016  */
3017 static void
3018 xl_ifmedia_sts(ifp, ifmr)
3019         struct ifnet            *ifp;
3020         struct ifmediareq       *ifmr;
3021 {
3022         struct xl_softc         *sc;
3023         u_int32_t               icfg;
3024         struct mii_data         *mii = NULL;
3025
3026         sc = ifp->if_softc;
3027         if (sc->xl_miibus != NULL)
3028                 mii = device_get_softc(sc->xl_miibus);
3029
3030         XL_SEL_WIN(3);
3031         icfg = CSR_READ_4(sc, XL_W3_INTERNAL_CFG) & XL_ICFG_CONNECTOR_MASK;
3032         icfg >>= XL_ICFG_CONNECTOR_BITS;
3033
3034         ifmr->ifm_active = IFM_ETHER;
3035
3036         switch(icfg) {
3037         case XL_XCVR_10BT:
3038                 ifmr->ifm_active = IFM_ETHER|IFM_10_T;
3039                 if (CSR_READ_1(sc, XL_W3_MAC_CTRL) & XL_MACCTRL_DUPLEX)
3040                         ifmr->ifm_active |= IFM_FDX;
3041                 else
3042                         ifmr->ifm_active |= IFM_HDX;
3043                 break;
3044         case XL_XCVR_AUI:
3045                 if (sc->xl_type == XL_TYPE_905B &&
3046                     sc->xl_media == XL_MEDIAOPT_10FL) {
3047                         ifmr->ifm_active = IFM_ETHER|IFM_10_FL;
3048                         if (CSR_READ_1(sc, XL_W3_MAC_CTRL) & XL_MACCTRL_DUPLEX)
3049                                 ifmr->ifm_active |= IFM_FDX;
3050                         else
3051                                 ifmr->ifm_active |= IFM_HDX;
3052                 } else
3053                         ifmr->ifm_active = IFM_ETHER|IFM_10_5;
3054                 break;
3055         case XL_XCVR_COAX:
3056                 ifmr->ifm_active = IFM_ETHER|IFM_10_2;
3057                 break;
3058         /*
3059          * XXX MII and BTX/AUTO should be separate cases.
3060          */
3061
3062         case XL_XCVR_100BTX:
3063         case XL_XCVR_AUTO:
3064         case XL_XCVR_MII:
3065                 if (mii != NULL) {
3066                         mii_pollstat(mii);
3067                         ifmr->ifm_active = mii->mii_media_active;
3068                         ifmr->ifm_status = mii->mii_media_status;
3069                 }
3070                 break;
3071         case XL_XCVR_100BFX:
3072                 ifmr->ifm_active = IFM_ETHER|IFM_100_FX;
3073                 break;
3074         default:
3075                 if_printf(ifp, "unknown XCVR type: %d\n", icfg);
3076                 break;
3077         }
3078
3079         return;
3080 }
3081
3082 static int
3083 xl_ioctl(ifp, command, data, cr)
3084         struct ifnet            *ifp;
3085         u_long                  command;
3086         caddr_t                 data;
3087         struct ucred            *cr;
3088 {
3089         struct xl_softc         *sc = ifp->if_softc;
3090         struct ifreq            *ifr = (struct ifreq *) data;
3091         int                     error = 0;
3092         struct mii_data         *mii = NULL;
3093         u_int8_t                rxfilt;
3094         int                     s;
3095
3096         s = splimp();
3097
3098         switch(command) {
3099         case SIOCSIFADDR:
3100         case SIOCGIFADDR:
3101         case SIOCSIFMTU:
3102                 error = ether_ioctl(ifp, command, data);
3103                 break;
3104         case SIOCSIFFLAGS:
3105                 XL_SEL_WIN(5);
3106                 rxfilt = CSR_READ_1(sc, XL_W5_RX_FILTER);
3107                 if (ifp->if_flags & IFF_UP) {
3108                         if (ifp->if_flags & IFF_RUNNING &&
3109                             ifp->if_flags & IFF_PROMISC &&
3110                             !(sc->xl_if_flags & IFF_PROMISC)) {
3111                                 rxfilt |= XL_RXFILTER_ALLFRAMES;
3112                                 CSR_WRITE_2(sc, XL_COMMAND,
3113                                     XL_CMD_RX_SET_FILT|rxfilt);
3114                                 XL_SEL_WIN(7);
3115                         } else if (ifp->if_flags & IFF_RUNNING &&
3116                             !(ifp->if_flags & IFF_PROMISC) &&
3117                             sc->xl_if_flags & IFF_PROMISC) {
3118                                 rxfilt &= ~XL_RXFILTER_ALLFRAMES;
3119                                 CSR_WRITE_2(sc, XL_COMMAND,
3120                                     XL_CMD_RX_SET_FILT|rxfilt);
3121                                 XL_SEL_WIN(7);
3122                         } else
3123                                 xl_init(sc);
3124                 } else {
3125                         if (ifp->if_flags & IFF_RUNNING)
3126                                 xl_stop(sc);
3127                 }
3128                 sc->xl_if_flags = ifp->if_flags;
3129                 error = 0;
3130                 break;
3131         case SIOCADDMULTI:
3132         case SIOCDELMULTI:
3133                 if (sc->xl_type == XL_TYPE_905B)
3134                         xl_setmulti_hash(sc);
3135                 else
3136                         xl_setmulti(sc);
3137                 error = 0;
3138                 break;
3139         case SIOCGIFMEDIA:
3140         case SIOCSIFMEDIA:
3141                 if (sc->xl_miibus != NULL)
3142                         mii = device_get_softc(sc->xl_miibus);
3143                 if (mii == NULL)
3144                         error = ifmedia_ioctl(ifp, ifr,
3145                             &sc->ifmedia, command);
3146                 else
3147                         error = ifmedia_ioctl(ifp, ifr,
3148                             &mii->mii_media, command);
3149                 break;
3150         case SIOCSIFCAP:
3151                 ifp->if_capenable = ifr->ifr_reqcap;
3152                 if (ifp->if_capenable & IFCAP_TXCSUM)
3153                         ifp->if_hwassist = XL905B_CSUM_FEATURES;
3154                 else
3155                         ifp->if_hwassist = 0;
3156                 break;
3157         default:
3158                 error = EINVAL;
3159                 break;
3160         }
3161
3162         splx(s);
3163         return(error);
3164 }
3165
3166 static void
3167 xl_watchdog(ifp)
3168         struct ifnet            *ifp;
3169 {
3170         struct xl_softc         *sc;
3171         u_int16_t               status = 0;
3172
3173         sc = ifp->if_softc;
3174
3175         ifp->if_oerrors++;
3176         XL_SEL_WIN(4);
3177         status = CSR_READ_2(sc, XL_W4_MEDIA_STATUS);
3178         if_printf(ifp, "watchdog timeout\n");
3179
3180         if (status & XL_MEDIASTAT_CARRIER)
3181                 if_printf(ifp, "no carrier - transceiver cable problem?\n");
3182         xl_txeoc(sc);
3183         xl_txeof(sc);
3184         xl_rxeof(sc);
3185         xl_reset(sc);
3186         xl_init(sc);
3187
3188         if (!ifq_is_empty(&ifp->if_snd))
3189                 (*ifp->if_start)(ifp);
3190 }
3191
3192 /*
3193  * Stop the adapter and free any mbufs allocated to the
3194  * RX and TX lists.
3195  */
3196 static void
3197 xl_stop(sc)
3198         struct xl_softc         *sc;
3199 {
3200         int             i;
3201         struct ifnet            *ifp;
3202
3203         ifp = &sc->arpcom.ac_if;
3204         ifp->if_timer = 0;
3205
3206         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_DISABLE);
3207         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_STATS_DISABLE);
3208         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_INTR_ENB);
3209         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_DISCARD);
3210         xl_wait(sc);
3211         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_DISABLE);
3212         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_STOP);
3213         DELAY(800);
3214
3215 #ifdef foo
3216         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_RESET);
3217         xl_wait(sc);
3218         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_RESET);
3219         xl_wait(sc);
3220 #endif
3221
3222         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_INTR_ACK|XL_STAT_INTLATCH);
3223         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_STAT_ENB|0);
3224         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_INTR_ENB|0);
3225         if (sc->xl_flags & XL_FLAG_FUNCREG) bus_space_write_4 (sc->xl_ftag, sc->xl_fhandle, 4, 0x8000);
3226
3227         /* Stop the stats updater. */
3228         callout_stop(&sc->xl_stat_timer);
3229
3230         /*
3231          * Free data in the RX lists.
3232          */
3233         for (i = 0; i < XL_RX_LIST_CNT; i++) {
3234                 if (sc->xl_cdata.xl_rx_chain[i].xl_mbuf != NULL) {
3235                         bus_dmamap_unload(sc->xl_mtag,
3236                             sc->xl_cdata.xl_rx_chain[i].xl_map);
3237                         bus_dmamap_destroy(sc->xl_mtag,
3238                             sc->xl_cdata.xl_rx_chain[i].xl_map);
3239                         m_freem(sc->xl_cdata.xl_rx_chain[i].xl_mbuf);
3240                         sc->xl_cdata.xl_rx_chain[i].xl_mbuf = NULL;
3241                 }
3242         }
3243         bzero(sc->xl_ldata.xl_rx_list, XL_RX_LIST_SZ);
3244         /*
3245          * Free the TX list buffers.
3246          */
3247         for (i = 0; i < XL_TX_LIST_CNT; i++) {
3248                 if (sc->xl_cdata.xl_tx_chain[i].xl_mbuf != NULL) {
3249                         bus_dmamap_unload(sc->xl_mtag,
3250                             sc->xl_cdata.xl_tx_chain[i].xl_map);
3251                         bus_dmamap_destroy(sc->xl_mtag,
3252                             sc->xl_cdata.xl_tx_chain[i].xl_map);
3253                         m_freem(sc->xl_cdata.xl_tx_chain[i].xl_mbuf);
3254                         sc->xl_cdata.xl_tx_chain[i].xl_mbuf = NULL;
3255                 }
3256         }
3257         bzero(sc->xl_ldata.xl_tx_list, XL_TX_LIST_SZ);
3258
3259         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
3260
3261         return;
3262 }
3263
3264 /*
3265  * Stop all chip I/O so that the kernel's probe routines don't
3266  * get confused by errant DMAs when rebooting.
3267  */
3268 static void
3269 xl_shutdown(dev)
3270         device_t                dev;
3271 {
3272         struct xl_softc         *sc;
3273
3274         sc = device_get_softc(dev);
3275
3276         xl_reset(sc);
3277         xl_stop(sc);
3278
3279         return;
3280 }
3281
3282 static int
3283 xl_suspend(dev)
3284         device_t                dev;
3285 {
3286         struct xl_softc         *sc;
3287         int                     s;
3288
3289         s = splimp();
3290
3291         sc = device_get_softc(dev);
3292
3293         xl_stop(sc);
3294
3295         splx(s);
3296
3297         return(0);
3298 }
3299
3300 static int
3301 xl_resume(dev)
3302         device_t                dev;
3303 {
3304         struct xl_softc         *sc;
3305         struct ifnet            *ifp;
3306         int                     s;
3307
3308         s = splimp();
3309
3310         sc = device_get_softc(dev);
3311         ifp = &sc->arpcom.ac_if;
3312
3313         xl_reset(sc);
3314         if (ifp->if_flags & IFF_UP)
3315                 xl_init(sc);
3316
3317         splx(s);
3318         return(0);
3319 }