gcc80: Update manpages.
authorzrj <rimvydas.jasinskas@gmail.com>
Tue, 16 Apr 2019 03:38:32 +0000 (06:38 +0300)
committerzrj <zrj@dragonflybsd.org>
Tue, 16 Apr 2019 04:25:24 +0000 (07:25 +0300)
gnu/usr.bin/cc80/drivers/cc/gcc.1
gnu/usr.bin/cc80/drivers/cpp/cpp.1
gnu/usr.bin/cc80/drivers/gcov/gcov.1

index 7cbea60..c0397b0 100644 (file)
@@ -1,4 +1,4 @@
-.\" Automatically generated by Pod::Man 4.09 (Pod::Simple 3.35)
+.\" Automatically generated by Pod::Man 4.11 (Pod::Simple 3.35)
 .\"
 .\" Standard preamble:
 .\" ========================================================================
 .\" Avoid warning from groff about undefined register 'F'.
 .de IX
 ..
-.if !\nF .nr F 0
-.if \nF>0 \{\
-.    de IX
-.    tm Index:\\$1\t\\n%\t"\\$2"
+.nr rF 0
+.if \n(.g .if rF .nr rF 1
+.if (\n(rF:(\n(.g==0)) \{\
+.    if \nF \{\
+.        de IX
+.        tm Index:\\$1\t\\n%\t"\\$2"
 ..
-.    if !\nF==2 \{\
-.        nr % 0
-.        nr F 2
+.        if !\nF==2 \{\
+.            nr % 0
+.            nr F 2
+.        \}
 .    \}
 .\}
+.rr rF
 .\"
 .\" Accent mark definitions (@(#)ms.acc 1.5 88/02/08 SMI; from UCB 4.2).
 .\" Fear.  Run.  Save yourself.  No user-serviceable parts.
 .\" ========================================================================
 .\"
 .IX Title "GCC 1"
-.TH GCC 1 "2018-05-02" "gcc-8.1.0" "GNU"
+.TH GCC 1 "2019-02-22" "gcc-8.3.0" "GNU"
 .\" For nroff, turn off justification.  Always turn off hyphenation; it makes
 .\" way too many mistakes in technical documents.
 .if n .ad l
@@ -282,7 +286,7 @@ in the following sections.
 .IX Item "Warning Options"
 \&\fB\-fsyntax\-only  \-fmax\-errors=\fR\fIn\fR  \fB\-Wpedantic 
 \&\-pedantic\-errors 
-\&\-w  \-Wextra  \-Wall  \-Waddress  \-Waggregate\-return  
+\&\-w  \-Wextra  \-Wall  \-Waddress  \-Waggregate\-return  \-Waligned\-new 
 \&\-Walloc\-zero  \-Walloc\-size\-larger\-than=\fR\fIn\fR
 \&\fB\-Walloca  \-Walloca\-larger\-than=\fR\fIn\fR 
 \&\fB\-Wno\-aggressive\-loop\-optimizations  \-Warray\-bounds  \-Warray\-bounds=\fR\fIn\fR 
@@ -345,7 +349,7 @@ in the following sections.
 \&\-Wswitch\-unreachable  \-Wsync\-nand 
 \&\-Wsystem\-headers  \-Wtautological\-compare  \-Wtrampolines  \-Wtrigraphs 
 \&\-Wtype\-limits  \-Wundef 
-\&\-Wuninitialized  \-Wunknown\-pragmas  \-Wunsafe\-loop\-optimizations 
+\&\-Wuninitialized  \-Wunknown\-pragmas 
 \&\-Wunsuffixed\-float\-constants  \-Wunused  \-Wunused\-function 
 \&\-Wunused\-label  \-Wunused\-local\-typedefs  \-Wunused\-macros 
 \&\-Wunused\-parameter  \-Wno\-unused\-result 
@@ -1265,12 +1269,14 @@ See \s-1RS/6000\s0 and PowerPC Options.
 \&\-mavx2  \-mavx512f  \-mavx512pf  \-mavx512er  \-mavx512cd  \-mavx512vl 
 \&\-mavx512bw  \-mavx512dq  \-mavx512ifma  \-mavx512vbmi  \-msha  \-maes 
 \&\-mpclmul  \-mfsgsbase  \-mrdrnd  \-mf16c  \-mfma \-mpconfig \-mwbnoinvd 
-\&\-mprefetchwt1  \-mclflushopt  \-mxsavec  \-mxsaves 
+\&\-mprefetchwt1  \-mclflushopt  \-mclwb  \-mxsavec  \-mxsaves 
 \&\-msse4a  \-m3dnow  \-m3dnowa  \-mpopcnt  \-mabm  \-mbmi  \-mtbm  \-mfma4  \-mxop 
-\&\-mlzcnt  \-mbmi2  \-mfxsr  \-mxsave  \-mxsaveopt  \-mrtm  \-mlwp  \-mmpx  
+\&\-madx  \-mlzcnt  \-mbmi2  \-mfxsr  \-mxsave  \-mxsaveopt  \-mrtm  \-mlwp  \-mmpx  
 \&\-mmwaitx  \-mclzero  \-mpku  \-mthreads \-mgfni  \-mvaes  
 \&\-mshstk \-mforce\-indirect\-call \-mavx512vbmi2 
 \&\-mvpclmulqdq \-mavx512bitalg \-mmovdiri \-mmovdir64b \-mavx512vpopcntdq 
+\&\-mavx5124fmaps  \-mavx512vnni  \-mavx5124vnniw  \-mprfchw  \-mrdpid 
+\&\-mrdseed  \-msgx 
 \&\-mms\-bitfields  \-mno\-align\-stringops  \-minline\-all\-stringops 
 \&\-minline\-stringops\-dynamically  \-mstringop\-strategy=\fR\fIalg\fR 
 \&\fB\-mmemcpy\-strategy=\fR\fIstrategy\fR  \fB\-mmemset\-strategy=\fR\fIstrategy\fR 
@@ -2359,6 +2365,15 @@ the same name within a function, that are declared in different scopes,
 the mangling now changes starting with the twelfth occurrence.  It also
 implies \fB\-fnew\-inheriting\-ctors\fR.
 .Sp
+Version 12, which first appeared in G++ 8, corrects the calling
+conventions for empty classes on the x86_64 target and for classes
+with only deleted copy/move constructors.  It accidentally changes the
+calling convention for classes with a deleted copy constructor and a
+trivial move constructor.
+.Sp
+Version 13, which first appeared in G++ 8.2, fixes the accidental
+change in version 12.
+.Sp
 See also \fB\-Wabi\fR.
 .IP "\fB\-fabi\-compat\-version=\fR\fIn\fR" 4
 .IX Item "-fabi-compat-version=n"
@@ -2367,7 +2382,7 @@ works around mangling changes by creating an alias with the correct
 mangled name when defining a symbol with an incorrect mangled name.
 This switch specifies which \s-1ABI\s0 version to use for the alias.
 .Sp
-With \fB\-fabi\-version=0\fR (the default), this defaults to 8 (\s-1GCC 5\s0
+With \fB\-fabi\-version=0\fR (the default), this defaults to 11 (\s-1GCC 7\s0
 compatibility).  If another \s-1ABI\s0 version is explicitly selected, this
 defaults to 0.  For compatibility with \s-1GCC\s0 versions 3.2 through 4.9,
 use \fB\-fabi\-compat\-version=2\fR.
@@ -2944,7 +2959,7 @@ As an example:
 \&        void h() { f(g); }
 .Ve
 .Sp
-In \*(C+14, \f(CW\*(C`f\*(C'\fR calls calls \f(CW\*(C`f<void(*)()>\*(C'\fR, but in
+In \*(C+14, \f(CW\*(C`f\*(C'\fR calls \f(CW\*(C`f<void(*)()>\*(C'\fR, but in
 \&\*(C+17 it calls \f(CW\*(C`f<void(*)()noexcept>\*(C'\fR.
 .IP "\fB\-Wclass\-memaccess\fR (\*(C+ and Objective\-\*(C+ only)" 4
 .IX Item "-Wclass-memaccess ( and Objective- only)"
@@ -3254,8 +3269,8 @@ This is useful if you need to make sure that your Objective-C code can
 be compiled with older versions of \s-1GCC.\s0
 .IP "\fB\-freplace\-objc\-classes\fR" 4
 .IX Item "-freplace-objc-classes"
-Emit a special marker instructing \fB\f(BIld\fB\|(1)\fR not to statically link in
-the resulting object file, and allow \fB\f(BIdyld\fB\|(1)\fR to load it in at
+Emit a special marker instructing \fB\fBld\fB\|(1)\fR not to statically link in
+the resulting object file, and allow \fB\fBdyld\fB\|(1)\fR to load it in at
 run time instead.  This is used in conjunction with the Fix-and-Continue
 debugging mode, where the object file in question may be recompiled and
 dynamically reloaded in the course of program execution, without the need
@@ -3767,6 +3782,7 @@ Options\fR and \fBObjective-C and Objective\-\*(C+ Dialect Options\fR.
 \&\-Wsizeof\-pointer\-memaccess 
 \&\-Wstrict\-aliasing  
 \&\-Wstrict\-overflow=1  
+\&\-Wstringop\-truncation  
 \&\-Wswitch  
 \&\-Wtautological\-compare  
 \&\-Wtrigraphs  
@@ -4303,7 +4319,7 @@ The \fB\-Wimplicit\-fallthrough=3\fR warning is enabled by \fB\-Wextra\fR.
 .IP "\fB\-Wif\-not\-aligned\fR (C, \*(C+, Objective-C and Objective\-\*(C+ only)" 4
 .IX Item "-Wif-not-aligned (C, , Objective-C and Objective- only)"
 Control if warning triggered by the \f(CW\*(C`warn_if_not_aligned\*(C'\fR attribute
-should be issued.  This is is enabled by default.
+should be issued.  This is enabled by default.
 Use \fB\-Wno\-if\-not\-aligned\fR to disable it.
 .IP "\fB\-Wignored\-qualifiers\fR (C and \*(C+ only)" 4
 .IX Item "-Wignored-qualifiers (C and only)"
@@ -4811,7 +4827,7 @@ example of how this can happen:
 .Sp
 If the value of \f(CW\*(C`y\*(C'\fR is always 1, 2 or 3, then \f(CW\*(C`x\*(C'\fR is
 always initialized, but \s-1GCC\s0 doesn't know this. To suppress the
-warning, you need to provide a default case with \fIassert\fR\|(0) or
+warning, you need to provide a default case with \fBassert\fR\|(0) or
 similar code.
 .Sp
 This option also warns when a non-volatile automatic variable might be
@@ -5073,6 +5089,8 @@ however, are not suitable arguments to functions that expect
 \&\f(CW\*(C`NUL\*(C'\fR\-terminated strings.  To help detect accidental misuses of
 such arrays \s-1GCC\s0 issues warnings unless it can prove that the use is
 safe.
+.Sp
+Option \fB\-Wstringop\-truncation\fR is enabled by \fB\-Wall\fR.
 .IP "\fB\-Wsuggest\-attribute=\fR[\fBpure\fR|\fBconst\fR|\fBnoreturn\fR|\fBformat\fR|\fBcold\fR|\fBmalloc\fR]" 4
 .IX Item "-Wsuggest-attribute=[pure|const|noreturn|format|cold|malloc]"
 Warn for cases where adding an attribute may be beneficial. The
@@ -5171,6 +5189,9 @@ precision would exceed \f(CW\*(C`SIZE_MAX / 2\*(C'\fR.  The option argument \fIn
 may end in one of the standard suffixes designating a multiple of bytes
 such as \f(CW\*(C`kB\*(C'\fR and \f(CW\*(C`KiB\*(C'\fR for kilobyte and kibibyte, respectively,
 \&\f(CW\*(C`MB\*(C'\fR and \f(CW\*(C`MiB\*(C'\fR for megabyte and mebibyte, and so on.
+\&\fB\-Walloc\-size\-larger\-than=\fR\fI\s-1PTRDIFF_MAX\s0\fR is enabled by default.
+Warnings controlled by the option can be disabled by specifying \fIn\fR
+of \fI\s-1SIZE_MAX\s0\fR or more.
 .IP "\fB\-Walloca\fR" 4
 .IX Item "-Walloca"
 This option warns on all uses of \f(CW\*(C`alloca\*(C'\fR in the source.
@@ -5585,12 +5606,6 @@ If the stack usage is (partly) dynamic and not bounded, it's:
 .RE
 .RS 4
 .RE
-.IP "\fB\-Wunsafe\-loop\-optimizations\fR" 4
-.IX Item "-Wunsafe-loop-optimizations"
-Warn if the loop cannot be optimized because the compiler cannot
-assume anything on the bounds of the loop indices.  With
-\&\fB\-funsafe\-loop\-optimizations\fR warn if the compiler makes
-such assumptions.
 .IP "\fB\-Wno\-pedantic\-ms\-format\fR (MinGW targets only)" 4
 .IX Item "-Wno-pedantic-ms-format (MinGW targets only)"
 When used in combination with \fB\-Wformat\fR
@@ -7134,13 +7149,16 @@ results.  This is the default.
 .IP "\fB\-Os\fR" 4
 .IX Item "-Os"
 Optimize for size.  \fB\-Os\fR enables all \fB\-O2\fR optimizations that
-do not typically increase code size.  It also performs further
-optimizations designed to reduce code size.
+do not typically increase code size.
 .Sp
 \&\fB\-Os\fR disables the following optimization flags:
 \&\fB\-falign\-functions  \-falign\-jumps  \-falign\-loops 
 \&\-falign\-labels  \-freorder\-blocks  \-freorder\-blocks\-algorithm=stc 
 \&\-freorder\-blocks\-and\-partition  \-fprefetch\-loop\-arrays\fR
+.Sp
+It also enables \fB\-finline\-functions\fR, causes the compiler to tune for
+code size rather than execution speed, and performs further optimizations
+designed to reduce code size.
 .IP "\fB\-Ofast\fR" 4
 .IX Item "-Ofast"
 Disregard strict standards compliance.  \fB\-Ofast\fR enables all
@@ -7249,7 +7267,8 @@ time thanks to previous inlining.  This option has any effect only
 when inlining itself is turned on by the \fB\-finline\-functions\fR
 or \fB\-finline\-small\-functions\fR options.
 .Sp
-Enabled at levels \fB\-O2\fR, \fB\-O3\fR, \fB\-Os\fR.
+Enabled at levels \fB\-O3\fR, \fB\-Os\fR.  Also enabled
+by \fB\-fprofile\-use\fR and \fB\-fauto\-profile\fR.
 .IP "\fB\-finline\-functions\fR" 4
 .IX Item "-finline-functions"
 Consider all functions for inlining, even if they are not declared inline.
@@ -8218,6 +8237,13 @@ is transformed to
 \&            for (int j = 0; j < N; j++)
 \&              c[i][j] = c[i][j] + a[i][k]*b[k][j];
 .Ve
+.Sp
+This flag is enabled by default at \fB\-O3\fR.
+.IP "\fB\-floop\-unroll\-and\-jam\fR" 4
+.IX Item "-floop-unroll-and-jam"
+Apply unroll and jam transformations on feasible loops.  In a loop
+nest this unrolls the outer loop by some factor and fuses the resulting
+multiple inner loops.  This flag is enabled by default at \fB\-O3\fR.
 .IP "\fB\-ftree\-loop\-im\fR" 4
 .IX Item "-ftree-loop-im"
 Perform loop invariant motion on trees.  This pass moves only invariants that
@@ -8790,7 +8816,7 @@ for \s-1LTO,\s0 use \fBgcc-ar\fR and \fBgcc-ranlib\fR instead of \fBar\fR
 and \fBranlib\fR; 
 to show the symbols of object files with \s-1GIMPLE\s0 bytecode, use
 \&\fBgcc-nm\fR.  Those commands require that \fBar\fR, \fBranlib\fR
-and \fBnm\fR have been compiled with plugin support.  At link time, use the the
+and \fBnm\fR have been compiled with plugin support.  At link time, use the
 flag \fB\-fuse\-linker\-plugin\fR to ensure that the library participates in
 the \s-1LTO\s0 optimization process:
 .Sp
@@ -9324,11 +9350,6 @@ for one side of the iteration space and false for the other.
 .IX Item "-funswitch-loops"
 Move branches with loop invariant conditions out of the loop, with duplicates
 of the loop on both branches (modified according to result of the condition).
-.IP "\fB\-floop\-unroll\-and\-jam\fR" 4
-.IX Item "-floop-unroll-and-jam"
-Apply unroll and jam transformations on feasible loops.  In a loop
-nest this unrolls the outer loop by some factor and fuses the resulting
-multiple inner loops.
 .IP "\fB\-ffunction\-sections\fR" 4
 .IX Item "-ffunction-sections"
 .PD 0
@@ -11960,9 +11981,9 @@ of these is when the application wishes to throw and catch exceptions
 across different shared libraries.  In that case, each of the libraries
 as well as the application itself should use the shared \fIlibgcc\fR.
 .Sp
-Therefore, the G++ and driver automatically adds \fB\-shared\-libgcc\fR
- whenever you build a shared library or a main executable, because \*(C+
- programs typically use exceptions, so this is the right thing to do.
+Therefore, the G++ driver automatically adds \fB\-shared\-libgcc\fR
+whenever you build a shared library or a main executable, because \*(C+
+programs typically use exceptions, so this is the right thing to do.
 .Sp
 If, instead, you use the \s-1GCC\s0 driver to create shared libraries, you may
 find that they are not always linked with the shared \fIlibgcc\fR.
@@ -11976,8 +11997,7 @@ propagate through such shared libraries, without incurring relocation
 costs at library load time.
 .Sp
 However, if a library or main executable is supposed to throw or catch
-exceptions, you must link it using the G++ driver, as appropriate
-for the languages used in the program, or using the option
+exceptions, you must link it using the G++ driver, or using the option
 \&\fB\-shared\-libgcc\fR, such that it is linked with the shared
 \&\fIlibgcc\fR.
 .IP "\fB\-static\-libasan\fR" 4
@@ -14288,15 +14308,19 @@ an effect when \s-1SVE\s0 is enabled.
 .Sp
 \&\s-1GCC\s0 supports two forms of \s-1SVE\s0 code generation: \*(L"vector-length
 agnostic\*(R" output that works with any size of vector register and
-\&\*(L"vector-length specific\*(R" output that only works when the vector
-registers are a particular size.  Replacing \fIbits\fR with
-\&\fBscalable\fR selects vector-length agnostic output while
-replacing it with a number selects vector-length specific output.
-The possible lengths in the latter case are: 128, 256, 512, 1024
-and 2048.  \fBscalable\fR is the default.
-.Sp
-At present, \fB\-msve\-vector\-bits=128\fR produces the same output
-as \fB\-msve\-vector\-bits=scalable\fR.
+\&\*(L"vector-length specific\*(R" output that allows \s-1GCC\s0 to make assumptions
+about the vector length when it is useful for optimization reasons.
+The possible values of \fBbits\fR are: \fBscalable\fR, \fB128\fR,
+\&\fB256\fR, \fB512\fR, \fB1024\fR and \fB2048\fR.
+Specifying \fBscalable\fR selects vector-length agnostic
+output.  At present \fB\-msve\-vector\-bits=128\fR also generates vector-length
+agnostic output.  All other values generate vector-length specific code.
+The behavior of these values may change in future releases and no value except
+\&\fBscalable\fR should be relied on for producing code that is portable across
+different hardware \s-1SVE\s0 vector lengths.
+.Sp
+The default is \fB\-msve\-vector\-bits=scalable\fR, which produces
+vector-length agnostic code.
 .PP
 \fB\-march\fR and \fB\-mcpu\fR Feature Modifiers
 .IX Subsection "-march and -mcpu Feature Modifiers"
@@ -15374,9 +15398,15 @@ Disable the floating-point instructions.
 .IX Item "armv7-a"
 .RS 4
 .PD 0
+.IP "\fB+mp\fR" 4
+.IX Item "+mp"
+.PD
+The multiprocessing extension.
+.IP "\fB+sec\fR" 4
+.IX Item "+sec"
+The security extension.
 .IP "\fB+fp\fR" 4
 .IX Item "+fp"
-.PD
 The VFPv3 floating-point instructions, with 16 double-precision
 registers.  The extension \fB+vfpv3\-d16\fR can be used as an alias
 for this extension.
@@ -15595,6 +15625,14 @@ The single-precision VFPv3 floating-point instructions.  The extension
 .IX Item "+fp"
 The VFPv3 floating-point instructions with 16 double-precision registers.
 The extension +vfpv3\-d16 can be used as an alias for this extension.
+.IP "\fB+vfpv3xd\-d16\-fp16\fR" 4
+.IX Item "+vfpv3xd-d16-fp16"
+The single-precision VFPv3 floating-point instructions with 16 double-precision
+registers and the half-precision floating-point conversion operations.
+.IP "\fB+vfpv3\-d16\-fp16\fR" 4
+.IX Item "+vfpv3-d16-fp16"
+The VFPv3 floating-point instructions, with 16 double-precision
+registers and the half-precision floating-point conversion operations.
 .IP "\fB+nofp\fR" 4
 .IX Item "+nofp"
 Disable the floating-point extension.
@@ -15804,7 +15842,8 @@ Disables the floating-point and \s-1SIMD\s0 instructions on
 .IP "\fB+nofp.dp\fR" 4
 .IX Item "+nofp.dp"
 Disables the double-precision component of the floating-point instructions
-on \fBcortex\-r5\fR, \fBcortex\-r52\fR and \fBcortex\-m7\fR.
+on \fBcortex\-r5\fR, \fBcortex\-r7\fR, \fBcortex\-r8\fR, \fBcortex\-r52\fR and
+\&\fBcortex\-m7\fR.
 .IP "\fB+nosimd\fR" 4
 .IX Item "+nosimd"
 Disables the \s-1SIMD\s0 (but not floating-point) instructions on
@@ -15823,11 +15862,11 @@ Enables the cryptographic instructions on \fBcortex\-a32\fR,
 .Sp
 Additionally the \fBgeneric\-armv7\-a\fR pseudo target defaults to
 VFPv3 with 16 double-precision registers.  It supports the following
-extension options: \fBvfpv3\-d16\fR, \fBvfpv3\fR,
-\&\fBvfpv3\-d16\-fp16\fR, \fBvfpv3\-fp16\fR, \fBvfpv4\-d16\fR,
-\&\fBvfpv4\fR, \fBneon\fR, \fBneon\-vfpv3\fR, \fBneon\-fp16\fR,
-\&\fBneon\-vfpv4\fR.  The meanings are the same as for the extensions to
-\&\fB\-march=armv7\-a\fR.
+extension options: \fBmp\fR, \fBsec\fR, \fBvfpv3\-d16\fR,
+\&\fBvfpv3\fR, \fBvfpv3\-d16\-fp16\fR, \fBvfpv3\-fp16\fR,
+\&\fBvfpv4\-d16\fR, \fBvfpv4\fR, \fBneon\fR, \fBneon\-vfpv3\fR,
+\&\fBneon\-fp16\fR, \fBneon\-vfpv4\fR.  The meanings are the same as for
+the extensions to \fB\-march=armv7\-a\fR.
 .Sp
 \&\fB\-mcpu=generic\-\fR\fIarch\fR is also permissible, and is
 equivalent to \fB\-march=\fR\fIarch\fR \fB\-mtune=generic\-\fR\fIarch\fR.
@@ -17196,7 +17235,7 @@ are provided for backwards compatibility.
 .IP "\fB\-all_load\fR" 4
 .IX Item "-all_load"
 Loads all members of static archive libraries.
-See man \fIld\fR\|(1) for more information.
+See man \fBld\fR\|(1) for more information.
 .IP "\fB\-arch_errors_fatal\fR" 4
 .IX Item "-arch_errors_fatal"
 Cause the errors having to do with files that have the wrong architecture
@@ -17208,11 +17247,11 @@ bind all undefined references when the file is loaded or launched.
 .IP "\fB\-bundle\fR" 4
 .IX Item "-bundle"
 Produce a Mach-o bundle format file.
-See man \fIld\fR\|(1) for more information.
+See man \fBld\fR\|(1) for more information.
 .IP "\fB\-bundle_loader\fR \fIexecutable\fR" 4
 .IX Item "-bundle_loader executable"
 This option specifies the \fIexecutable\fR that will load the build
-output file being linked.  See man \fIld\fR\|(1) for more information.
+output file being linked.  See man \fBld\fR\|(1) for more information.
 .IP "\fB\-dynamiclib\fR" 4
 .IX Item "-dynamiclib"
 When passed this option, \s-1GCC\s0 produces a dynamic library instead of
@@ -19267,7 +19306,7 @@ Use features of, and schedule code for, the given \s-1CPU.\s0
 Supported values are in the format \fBv\fR\fIX\fR\fB.\fR\fI\s-1YY\s0\fR\fB.\fR\fIZ\fR,
 where \fIX\fR is a major version, \fI\s-1YY\s0\fR is the minor version, and
 \&\fIZ\fR is compatibility code.  Example values are \fBv3.00.a\fR,
-\&\fBv4.00.b\fR, \fBv5.00.a\fR, \fBv5.00.b\fR, \fBv5.00.b\fR, \fBv6.00.a\fR.
+\&\fBv4.00.b\fR, \fBv5.00.a\fR, \fBv5.00.b\fR, \fBv6.00.a\fR.
 .IP "\fB\-mxl\-soft\-mul\fR" 4
 .IX Item "-mxl-soft-mul"
 Use software multiply emulation (default).
@@ -20895,7 +20934,7 @@ GP-relative addressing.  It is most useful in conjunction with
 The \fIregexp\fR is a \s-1POSIX\s0 Extended Regular Expression.
 .Sp
 This option does not affect the behavior of the \fB\-G\fR option, and 
-and the specified sections are in addition to the standard \f(CW\*(C`.sdata\*(C'\fR 
+the specified sections are in addition to the standard \f(CW\*(C`.sdata\*(C'\fR
 and \f(CW\*(C`.sbss\*(C'\fR small-data sections that are recognized by \fB\-mgpopt\fR.
 .IP "\fB\-mr0rel\-sec=\fR\fIregexp\fR" 4
 .IX Item "-mr0rel-sec=regexp"
@@ -21827,14 +21866,16 @@ Change the current \s-1ABI\s0 to use \s-1IBM\s0 extended-precision long double.
 This is not likely to work if your system defaults to using \s-1IEEE\s0
 extended-precision long double.  If you change the long double type
 from \s-1IEEE\s0 extended-precision, the compiler will issue a warning unless
-you use the \fB\-Wno\-psabi\fR option.
+you use the \fB\-Wno\-psabi\fR option.  Requires \fB\-mlong\-double\-128\fR
+to be enabled.
 .IP "\fB\-mabi=ieeelongdouble\fR" 4
 .IX Item "-mabi=ieeelongdouble"
 Change the current \s-1ABI\s0 to use \s-1IEEE\s0 extended-precision long double.
 This is not likely to work if your system defaults to using \s-1IBM\s0
 extended-precision long double.  If you change the long double type
 from \s-1IBM\s0 extended-precision, the compiler will issue a warning unless
-you use the \fB\-Wno\-psabi\fR option.
+you use the \fB\-Wno\-psabi\fR option.  Requires \fB\-mlong\-double\-128\fR
+to be enabled.
 .IP "\fB\-mabi=elfv1\fR" 4
 .IX Item "-mabi=elfv1"
 Change the current \s-1ABI\s0 to use the ELFv1 \s-1ABI.\s0
@@ -23142,14 +23183,16 @@ Change the current \s-1ABI\s0 to use \s-1IBM\s0 extended-precision long double.
 This is not likely to work if your system defaults to using \s-1IEEE\s0
 extended-precision long double.  If you change the long double type
 from \s-1IEEE\s0 extended-precision, the compiler will issue a warning unless
-you use the \fB\-Wno\-psabi\fR option.
+you use the \fB\-Wno\-psabi\fR option.  Requires \fB\-mlong\-double\-128\fR
+to be enabled.
 .IP "\fB\-mabi=ieeelongdouble\fR" 4
 .IX Item "-mabi=ieeelongdouble"
 Change the current \s-1ABI\s0 to use \s-1IEEE\s0 extended-precision long double.
 This is not likely to work if your system defaults to using \s-1IBM\s0
 extended-precision long double.  If you change the long double type
 from \s-1IBM\s0 extended-precision, the compiler will issue a warning unless
-you use the \fB\-Wno\-psabi\fR option.
+you use the \fB\-Wno\-psabi\fR option.  Requires \fB\-mlong\-double\-128\fR
+to be enabled.
 .IP "\fB\-mabi=elfv1\fR" 4
 .IX Item "-mabi=elfv1"
 Change the current \s-1ABI\s0 to use the ELFv1 \s-1ABI.\s0
@@ -23948,8 +23991,8 @@ Generate code that runs on \fIcpu-type\fR, which is the name of a
 system representing a certain processor type.  Possible values for
 \&\fIcpu-type\fR are \fBz900\fR/\fBarch5\fR, \fBz990\fR/\fBarch6\fR,
 \&\fBz9\-109\fR, \fBz9\-ec\fR/\fBarch7\fR, \fBz10\fR/\fBarch8\fR,
-\&\fBz196\fR/\fBarch9\fR, \fBzEC12\fR, \fBz13\fR/\fBarch11\fR, and
-\&\fBnative\fR.
+\&\fBz196\fR/\fBarch9\fR, \fBzEC12\fR, \fBz13\fR/\fBarch11\fR,
+\&\fBz14\fR/\fBarch12\fR, and \fBnative\fR.
 .Sp
 The default is \fB\-march=z900\fR.  \fBg5\fR/\fBarch3\fR and
 \&\fBg6\fR are deprecated and will be removed with future releases.
@@ -26257,6 +26300,8 @@ preferred alignment to \fB\-mpreferred\-stack\-boundary=2\fR.
 .IX Item "-mpclmul"
 .IP "\fB\-mclflushopt\fR" 4
 .IX Item "-mclflushopt"
+.IP "\fB\-mclwb\fR" 4
+.IX Item "-mclwb"
 .IP "\fB\-mfsgsbase\fR" 4
 .IX Item "-mfsgsbase"
 .IP "\fB\-mrdrnd\fR" 4
@@ -26271,8 +26316,16 @@ preferred alignment to \fB\-mpreferred\-stack\-boundary=2\fR.
 .IX Item "-mwbnoinvd"
 .IP "\fB\-mfma4\fR" 4
 .IX Item "-mfma4"
+.IP "\fB\-mprfchw\fR" 4
+.IX Item "-mprfchw"
+.IP "\fB\-mrdpid\fR" 4
+.IX Item "-mrdpid"
 .IP "\fB\-mprefetchwt1\fR" 4
 .IX Item "-mprefetchwt1"
+.IP "\fB\-mrdseed\fR" 4
+.IX Item "-mrdseed"
+.IP "\fB\-msgx\fR" 4
+.IX Item "-msgx"
 .IP "\fB\-mxop\fR" 4
 .IX Item "-mxop"
 .IP "\fB\-mlwp\fR" 4
@@ -26285,6 +26338,8 @@ preferred alignment to \fB\-mpreferred\-stack\-boundary=2\fR.
 .IX Item "-mpopcnt"
 .IP "\fB\-mabm\fR" 4
 .IX Item "-mabm"
+.IP "\fB\-madx\fR" 4
+.IX Item "-madx"
 .IP "\fB\-mbmi\fR" 4
 .IX Item "-mbmi"
 .IP "\fB\-mbmi2\fR" 4
@@ -26303,6 +26358,8 @@ preferred alignment to \fB\-mpreferred\-stack\-boundary=2\fR.
 .IX Item "-mxsaves"
 .IP "\fB\-mrtm\fR" 4
 .IX Item "-mrtm"
+.IP "\fB\-mhle\fR" 4
+.IX Item "-mhle"
 .IP "\fB\-mtbm\fR" 4
 .IX Item "-mtbm"
 .IP "\fB\-mmpx\fR" 4
@@ -26329,16 +26386,24 @@ preferred alignment to \fB\-mpreferred\-stack\-boundary=2\fR.
 .IX Item "-mmovdir64b"
 .IP "\fB\-mavx512vpopcntdq\fR" 4
 .IX Item "-mavx512vpopcntdq"
+.IP "\fB\-mavx5124fmaps\fR" 4
+.IX Item "-mavx5124fmaps"
+.IP "\fB\-mavx512vnni\fR" 4
+.IX Item "-mavx512vnni"
+.IP "\fB\-mavx5124vnniw\fR" 4
+.IX Item "-mavx5124vnniw"
 .PD
 These switches enable the use of instructions in the \s-1MMX, SSE,
-SSE2, SSE3, SSSE3, SSE4.1, AVX, AVX2, AVX512F, AVX512PF, AVX512ER, AVX512CD,
-SHA, AES, PCLMUL, FSGSBASE, RDRND, F16C, FMA, SSE4A, FMA4, XOP, LWP, ABM,
-AVX512VL, AVX512BW, AVX512DQ, AVX512IFMA, AVX512VBMI, BMI, BMI2, VAES,
-FXSR, XSAVE, XSAVEOPT, LZCNT, RTM, MPX, MWAITX, PKU, IBT, SHSTK, AVX512VBMI2,
-GFNI, VPCLMULQDQ, AVX512BITALG, MOVDIRI, MOVDIR64B,\s0
-AVX512VPOPCNTDQ3DNow! or enhanced 3DNow! extended instruction sets.
-Each has a corresponding \fB\-mno\-\fR option to disable use of these
-instructions.
+SSE2, SSE3, SSSE3, SSE4, SSE4A, SSE4.1, SSE4.2, AVX, AVX2, AVX512F, AVX512PF,
+AVX512ER, AVX512CD, AVX512VL, AVX512BW, AVX512DQ, AVX512IFMA, AVX512VBMI, SHA,
+AES, PCLMUL, CLFLUSHOPT, CLWB, FSGSBASE, RDRND, F16C, FMA, PCONFIG,
+WBNOINVD, FMA4, PREFETCHW, RDPID, PREFETCHWT1, RDSEED, SGX, XOP, LWP,\s0
+3DNow!, enhanced 3DNow!, \s-1POPCNT, ABM, ADX, BMI, BMI2, LZCNT, FXSR, XSAVE,
+XSAVEOPT, XSAVEC, XSAVES, RTM, HLE, TBM, MPX, MWAITX, CLZERO, PKU, AVX512VBMI2,
+GFNI, VAES, VPCLMULQDQ, AVX512BITALG, MOVDIRI, MOVDIR64B,
+AVX512VPOPCNTDQ, AVX5124FMAPS, AVX512VNNI,\s0 or \s-1AVX5124VNNIW\s0
+extended instruction sets.  Each has a corresponding \fB\-mno\-\fR option to
+disable use of these instructions.
 .Sp
 These extensions are also available as built-in functions: see
 \&\fBx86 Built-in Functions\fR, for details of the functions enabled and
@@ -26516,11 +26581,11 @@ To use this option, both \fB\-ftree\-vectorize\fR and
 ABI-compatible library must be specified at link time.
 .Sp
 \&\s-1GCC\s0 currently emits calls to \f(CW\*(C`vmldExp2\*(C'\fR,
-\&\f(CW\*(C`vmldLn2\*(C'\fR, \f(CW\*(C`vmldLog102\*(C'\fR, \f(CW\*(C`vmldLog102\*(C'\fR, \f(CW\*(C`vmldPow2\*(C'\fR,
+\&\f(CW\*(C`vmldLn2\*(C'\fR, \f(CW\*(C`vmldLog102\*(C'\fR, \f(CW\*(C`vmldPow2\*(C'\fR,
 \&\f(CW\*(C`vmldTanh2\*(C'\fR, \f(CW\*(C`vmldTan2\*(C'\fR, \f(CW\*(C`vmldAtan2\*(C'\fR, \f(CW\*(C`vmldAtanh2\*(C'\fR,
 \&\f(CW\*(C`vmldCbrt2\*(C'\fR, \f(CW\*(C`vmldSinh2\*(C'\fR, \f(CW\*(C`vmldSin2\*(C'\fR, \f(CW\*(C`vmldAsinh2\*(C'\fR,
 \&\f(CW\*(C`vmldAsin2\*(C'\fR, \f(CW\*(C`vmldCosh2\*(C'\fR, \f(CW\*(C`vmldCos2\*(C'\fR, \f(CW\*(C`vmldAcosh2\*(C'\fR,
-\&\f(CW\*(C`vmldAcos2\*(C'\fR, \f(CW\*(C`vmlsExp4\*(C'\fR, \f(CW\*(C`vmlsLn4\*(C'\fR, \f(CW\*(C`vmlsLog104\*(C'\fR,
+\&\f(CW\*(C`vmldAcos2\*(C'\fR, \f(CW\*(C`vmlsExp4\*(C'\fR, \f(CW\*(C`vmlsLn4\*(C'\fR,
 \&\f(CW\*(C`vmlsLog104\*(C'\fR, \f(CW\*(C`vmlsPow4\*(C'\fR, \f(CW\*(C`vmlsTanh4\*(C'\fR, \f(CW\*(C`vmlsTan4\*(C'\fR,
 \&\f(CW\*(C`vmlsAtan4\*(C'\fR, \f(CW\*(C`vmlsAtanh4\*(C'\fR, \f(CW\*(C`vmlsCbrt4\*(C'\fR, \f(CW\*(C`vmlsSinh4\*(C'\fR,
 \&\f(CW\*(C`vmlsSin4\*(C'\fR, \f(CW\*(C`vmlsAsinh4\*(C'\fR, \f(CW\*(C`vmlsAsin4\*(C'\fR, \f(CW\*(C`vmlsCosh4\*(C'\fR,
@@ -27423,8 +27488,8 @@ to subtle defects.  Supplying them in cases where they are not necessary
 is innocuous.
 .SH "SEE ALSO"
 .IX Header "SEE ALSO"
-\&\fIgpl\fR\|(7), \fIgfdl\fR\|(7), \fIfsf\-funding\fR\|(7),
-\&\fIcpp\fR\|(1), \fIgcov\fR\|(1), \fIas\fR\|(1), \fIld\fR\|(1), \fIgdb\fR\|(1), \fIdbx\fR\|(1)
+\&\fBgpl\fR\|(7), \fBgfdl\fR\|(7), \fBfsf\-funding\fR\|(7),
+\&\fBcpp\fR\|(1), \fBgcov\fR\|(1), \fBas\fR\|(1), \fBld\fR\|(1), \fBgdb\fR\|(1), \fBdbx\fR\|(1)
 and the Info entries for \fIgcc\fR, \fIcpp\fR, \fIas\fR,
 \&\fIld\fR, \fIbinutils\fR and \fIgdb\fR.
 .SH "AUTHOR"
@@ -27442,7 +27507,7 @@ any later version published by the Free Software Foundation; with the
 Invariant Sections being \*(L"\s-1GNU\s0 General Public License\*(R" and \*(L"Funding
 Free Software\*(R", the Front-Cover texts being (a) (see below), and with
 the Back-Cover Texts being (b) (see below).  A copy of the license is
-included in the \fIgfdl\fR\|(7) man page.
+included in the \fBgfdl\fR\|(7) man page.
 .PP
 (a) The \s-1FSF\s0's Front-Cover Text is:
 .PP
index dc8c8f6..1c5efb5 100644 (file)
@@ -1,4 +1,4 @@
-.\" Automatically generated by Pod::Man 4.09 (Pod::Simple 3.35)
+.\" Automatically generated by Pod::Man 4.11 (Pod::Simple 3.35)
 .\"
 .\" Standard preamble:
 .\" ========================================================================
 .\" Avoid warning from groff about undefined register 'F'.
 .de IX
 ..
-.if !\nF .nr F 0
-.if \nF>0 \{\
-.    de IX
-.    tm Index:\\$1\t\\n%\t"\\$2"
+.nr rF 0
+.if \n(.g .if rF .nr rF 1
+.if (\n(rF:(\n(.g==0)) \{\
+.    if \nF \{\
+.        de IX
+.        tm Index:\\$1\t\\n%\t"\\$2"
 ..
-.    if !\nF==2 \{\
-.        nr % 0
-.        nr F 2
+.        if !\nF==2 \{\
+.            nr % 0
+.            nr F 2
+.        \}
 .    \}
 .\}
+.rr rF
 .\"
 .\" Accent mark definitions (@(#)ms.acc 1.5 88/02/08 SMI; from UCB 4.2).
 .\" Fear.  Run.  Save yourself.  No user-serviceable parts.
 .\" ========================================================================
 .\"
 .IX Title "CPP 1"
-.TH CPP 1 "2018-05-02" "gcc-8.1.0" "GNU"
+.TH CPP 1 "2019-02-22" "gcc-8.3.0" "GNU"
 .\" For nroff, turn off justification.  Always turn off hyphenation; it makes
 .\" way too many mistakes in technical documents.
 .if n .ad l
@@ -912,8 +916,8 @@ time of the source or package and it should be set by the build
 process.
 .SH "SEE ALSO"
 .IX Header "SEE ALSO"
-\&\fIgpl\fR\|(7), \fIgfdl\fR\|(7), \fIfsf\-funding\fR\|(7),
-\&\fIgcc\fR\|(1), and the Info entries for \fIcpp\fR and \fIgcc\fR.
+\&\fBgpl\fR\|(7), \fBgfdl\fR\|(7), \fBfsf\-funding\fR\|(7),
+\&\fBgcc\fR\|(1), and the Info entries for \fIcpp\fR and \fIgcc\fR.
 .SH "COPYRIGHT"
 .IX Header "COPYRIGHT"
 Copyright (c) 1987\-2018 Free Software Foundation, Inc.
@@ -922,7 +926,7 @@ Permission is granted to copy, distribute and/or modify this document
 under the terms of the \s-1GNU\s0 Free Documentation License, Version 1.3 or
 any later version published by the Free Software Foundation.  A copy of
 the license is included in the
-man page \fIgfdl\fR\|(7).
+man page \fBgfdl\fR\|(7).
 This manual contains no Invariant Sections.  The Front-Cover Texts are
 (a) (see below), and the Back-Cover Texts are (b) (see below).
 .PP
index 70af89c..44e4e79 100644 (file)
@@ -1,4 +1,4 @@
-.\" Automatically generated by Pod::Man 4.09 (Pod::Simple 3.35)
+.\" Automatically generated by Pod::Man 4.11 (Pod::Simple 3.35)
 .\"
 .\" Standard preamble:
 .\" ========================================================================
 .\" Avoid warning from groff about undefined register 'F'.
 .de IX
 ..
-.if !\nF .nr F 0
-.if \nF>0 \{\
-.    de IX
-.    tm Index:\\$1\t\\n%\t"\\$2"
+.nr rF 0
+.if \n(.g .if rF .nr rF 1
+.if (\n(rF:(\n(.g==0)) \{\
+.    if \nF \{\
+.        de IX
+.        tm Index:\\$1\t\\n%\t"\\$2"
 ..
-.    if !\nF==2 \{\
-.        nr % 0
-.        nr F 2
+.        if !\nF==2 \{\
+.            nr % 0
+.            nr F 2
+.        \}
 .    \}
 .\}
+.rr rF
 .\"
 .\" Accent mark definitions (@(#)ms.acc 1.5 88/02/08 SMI; from UCB 4.2).
 .\" Fear.  Run.  Save yourself.  No user-serviceable parts.
 .\" ========================================================================
 .\"
 .IX Title "GCOV 1"
-.TH GCOV 1 "2018-05-02" "gcc-8.1.0" "GNU"
+.TH GCOV 1 "2019-02-22" "gcc-8.3.0" "GNU"
 .\" For nroff, turn off justification.  Always turn off hyphenation; it makes
 .\" way too many mistakes in technical documents.
 .if n .ad l
@@ -460,7 +464,7 @@ Print verbose informations related to basic blocks and arcs.
 .IP "\fB\-\-hash\-filenames\fR" 4
 .IX Item "--hash-filenames"
 .PD
-By default, gcov uses the full pathname of the source files to to create
+By default, gcov uses the full pathname of the source files to create
 an output filename.  This can lead to long filenames that can overflow
 filesystem limits.  This option creates names of the form
 \&\fI\fIsource-file\fI##\fImd5\fI.gcov\fR,
@@ -913,7 +917,7 @@ If an executable loads a dynamic shared object via dlopen functionality,
 \&\fB\-Wl,\-\-dynamic\-list\-data\fR is needed to dump all profile data.
 .SH "SEE ALSO"
 .IX Header "SEE ALSO"
-\&\fIgpl\fR\|(7), \fIgfdl\fR\|(7), \fIfsf\-funding\fR\|(7), \fIgcc\fR\|(1) and the Info entry for \fIgcc\fR.
+\&\fBgpl\fR\|(7), \fBgfdl\fR\|(7), \fBfsf\-funding\fR\|(7), \fBgcc\fR\|(1) and the Info entry for \fIgcc\fR.
 .SH "COPYRIGHT"
 .IX Header "COPYRIGHT"
 Copyright (c) 1996\-2018 Free Software Foundation, Inc.
@@ -924,7 +928,7 @@ any later version published by the Free Software Foundation; with the
 Invariant Sections being \*(L"\s-1GNU\s0 General Public License\*(R" and \*(L"Funding
 Free Software\*(R", the Front-Cover texts being (a) (see below), and with
 the Back-Cover Texts being (b) (see below).  A copy of the license is
-included in the \fIgfdl\fR\|(7) man page.
+included in the \fBgfdl\fR\|(7) man page.
 .PP
 (a) The \s-1FSF\s0's Front-Cover Text is:
 .PP