Enable SSE by default, add nob to turn it off
authorRobert Garrett <rob@dragonflybsd.org>
Fri, 1 Aug 2003 10:58:59 +0000 (10:58 +0000)
committerRobert Garrett <rob@dragonflybsd.org>
Fri, 1 Aug 2003 10:58:59 +0000 (10:58 +0000)
Submitted by: Craig Dooley
Aproved by: Matt Dillon

sys/conf/options.i386
sys/conf/options.pc98
sys/config/LINT
sys/emulation/linux/i386/linux_ptrace.c
sys/i386/conf/LINT
sys/i386/i386/initcpu.c
sys/i386/i386/machdep.c
sys/i386/isa/npx.c
sys/platform/pc32/i386/initcpu.c
sys/platform/pc32/i386/machdep.c
sys/platform/pc32/isa/npx.c

index ea39b43..6538674 100644 (file)
@@ -1,5 +1,5 @@
 # $FreeBSD: src/sys/conf/options.i386,v 1.132.2.18 2003/03/14 21:22:35 jhb Exp $
-# $DragonFly: src/sys/conf/Attic/options.i386,v 1.2 2003/06/17 04:28:20 dillon Exp $
+# $DragonFly: src/sys/conf/Attic/options.i386,v 1.3 2003/08/01 10:58:59 rob Exp $
 
 DISABLE_PSE
 IDE_DELAY
@@ -65,7 +65,7 @@ CPU_WT_ALLOC                  opt_cpu.h
 CYRIX_CACHE_WORKS              opt_cpu.h
 CYRIX_CACHE_REALLY_WORKS       opt_cpu.h
 NO_MEMORY_HOLE                 opt_cpu.h
-CPU_ENABLE_SSE                 opt_cpu.h
+CPU_DISABLE_SSE                        opt_cpu.h
 CPU_ATHLON_SSE_HACK            opt_cpu.h
 
 # The CPU type affects the endian conversion functions all over the kernel.
index 92b54ca..eaa3e67 100644 (file)
@@ -1,5 +1,5 @@
 # $FreeBSD: src/sys/conf/options.pc98,v 1.103.2.17 2003/03/14 21:22:35 jhb Exp $
-# $DragonFly: src/sys/conf/Attic/options.pc98,v 1.2 2003/06/17 04:28:20 dillon Exp $
+# $DragonFly: src/sys/conf/Attic/options.pc98,v 1.3 2003/08/01 10:58:59 rob Exp $
 
 DISABLE_PSE
 IDE_DELAY
@@ -64,7 +64,7 @@ CPU_WT_ALLOC                  opt_cpu.h
 CYRIX_CACHE_WORKS              opt_cpu.h
 CYRIX_CACHE_REALLY_WORKS       opt_cpu.h
 NO_MEMORY_HOLE                 opt_cpu.h
-CPU_ENABLE_SSE                 opt_cpu.h
+CPU_DISABLE_SSE                        opt_cpu.h
 CPU_ATHLON_SSE_HACK            opt_cpu.h
 
 # The CPU type affects the endian conversion functions all over the kernel.
index 48bc683..3b46d66 100644 (file)
@@ -3,7 +3,7 @@
 #      as much of the source tree as it can.
 #
 # $FreeBSD: src/sys/i386/conf/LINT,v 1.749.2.144 2003/06/04 17:56:59 sam Exp $
-# $DragonFly: src/sys/config/LINT,v 1.2 2003/06/17 04:28:35 dillon Exp $
+# $DragonFly: src/sys/config/LINT,v 1.3 2003/08/01 10:58:59 rob Exp $
 #
 # NB: You probably don't want to try running a kernel built from this
 # file.  Instead, you should start from GENERIC, and add options from
@@ -177,7 +177,7 @@ cpu         I686_CPU                # aka Pentium Pro(tm)
 # reorder).  This option should not be used if you use memory mapped
 # I/O device(s).
 #
-# CPU_ENABLE_SSE enables SSE/MMX2 instructions support.
+# CPU_DISABLE_SSE disables SSE/MMX2 instructions support.
 #
 # CPU_FASTER_5X86_FPU enables faster FPU exception handler.
 #
@@ -244,7 +244,7 @@ options     CPU_BTB_EN
 options        CPU_DIRECT_MAPPED_CACHE
 options        CPU_DISABLE_5X86_LSSER
 options        CPU_ELAN
-options        CPU_ENABLE_SSE
+options        CPU_DISABLE_SSE
 options        CPU_FASTER_5X86_FPU
 options        CPU_I486_ON_386
 options        CPU_IORT
index 2b97515..c2ad970 100644 (file)
@@ -26,7 +26,7 @@
  * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  *
  * $FreeBSD: src/sys/i386/linux/linux_ptrace.c,v 1.7.4.3 2003/01/03 17:13:23 kan Exp $
- * $DragonFly: src/sys/emulation/linux/i386/linux_ptrace.c,v 1.6 2003/07/30 00:19:14 dillon Exp $
+ * $DragonFly: src/sys/emulation/linux/i386/linux_ptrace.c,v 1.7 2003/08/01 10:58:59 rob Exp $
  */
 
 #include "opt_cpu.h"
@@ -215,7 +215,7 @@ struct linux_pt_fpxreg {
        l_long          padding[56];
 };
 
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
 static int
 linux_proc_read_fpxregs(struct proc *p, struct linux_pt_fpxreg *fpxregs)
 {
@@ -339,7 +339,7 @@ linux_ptrace(struct linux_ptrace_args *uap)
                }
                break;
        case PTRACE_SETFPXREGS:
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
                error = copyin((caddr_t)uap->data, &r.fpxreg,
                    sizeof(r.fpxreg));
                if (error)
@@ -347,7 +347,7 @@ linux_ptrace(struct linux_ptrace_args *uap)
 #endif
                /* FALL THROUGH */
        case PTRACE_GETFPXREGS: {
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
                struct proc *p;
 
                if (sizeof(struct linux_pt_fpxreg) != sizeof(struct savexmm)) {
index 4d13f47..33dfed9 100644 (file)
@@ -3,7 +3,7 @@
 #      as much of the source tree as it can.
 #
 # $FreeBSD: src/sys/i386/conf/LINT,v 1.749.2.144 2003/06/04 17:56:59 sam Exp $
-# $DragonFly: src/sys/i386/conf/Attic/LINT,v 1.2 2003/06/17 04:28:35 dillon Exp $
+# $DragonFly: src/sys/i386/conf/Attic/LINT,v 1.3 2003/08/01 10:58:59 rob Exp $
 #
 # NB: You probably don't want to try running a kernel built from this
 # file.  Instead, you should start from GENERIC, and add options from
@@ -177,7 +177,7 @@ cpu         I686_CPU                # aka Pentium Pro(tm)
 # reorder).  This option should not be used if you use memory mapped
 # I/O device(s).
 #
-# CPU_ENABLE_SSE enables SSE/MMX2 instructions support.
+# CPU_DISABLE_SSE disables SSE/MMX2 instructions support.
 #
 # CPU_FASTER_5X86_FPU enables faster FPU exception handler.
 #
@@ -244,7 +244,7 @@ options     CPU_BTB_EN
 options        CPU_DIRECT_MAPPED_CACHE
 options        CPU_DISABLE_5X86_LSSER
 options        CPU_ELAN
-options        CPU_ENABLE_SSE
+options        CPU_DISABLE_SSE
 options        CPU_FASTER_5X86_FPU
 options        CPU_I486_ON_386
 options        CPU_IORT
index 1d03e79..2764ef4 100644 (file)
@@ -27,7 +27,7 @@
  * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  *
  * $FreeBSD: src/sys/i386/i386/initcpu.c,v 1.19.2.9 2003/04/05 13:47:19 dwmalone Exp $
- * $DragonFly: src/sys/i386/i386/Attic/initcpu.c,v 1.4 2003/07/21 07:57:43 dillon Exp $
+ * $DragonFly: src/sys/i386/i386/Attic/initcpu.c,v 1.5 2003/08/01 10:58:59 rob Exp $
  */
 
 #include "opt_cpu.h"
@@ -69,7 +69,7 @@ static int    hw_instruction_sse;
 SYSCTL_INT(_hw, OID_AUTO, instruction_sse, CTLFLAG_RD,
     &hw_instruction_sse, 0, "SIMD/MMX2 instructions available in CPU");
 
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
 u_int  cpu_fxsr;               /* SSE enabled */
 #endif
 
@@ -519,8 +519,8 @@ init_mendocino(void)
 void
 enable_sse(void)
 {
-#if defined(CPU_ENABLE_SSE)
-       if ((cpu_feature & CPUID_XMM) && (cpu_feature & CPUID_FXSR)) {
+#ifndef CPU_DISABLE_SSE
+       if ((cpu_feature & CPUID_SSE) && (cpu_feature & CPUID_FXSR)) {
                load_cr4(rcr4() | CR4_FXSR | CR4_XMM);
                cpu_fxsr = hw_instruction_sse = 1;
        }
index 4e898bc..f99aecb 100644 (file)
@@ -36,7 +36,7 @@
  *
  *     from: @(#)machdep.c     7.4 (Berkeley) 6/3/91
  * $FreeBSD: src/sys/i386/i386/machdep.c,v 1.385.2.30 2003/05/31 08:48:05 alc Exp $
- * $DragonFly: src/sys/i386/i386/Attic/machdep.c,v 1.30 2003/07/26 19:07:47 rob Exp $
+ * $DragonFly: src/sys/i386/i386/Attic/machdep.c,v 1.31 2003/08/01 10:58:59 rob Exp $
  */
 
 #include "apm.h"
@@ -128,10 +128,10 @@ extern void panicifcpuunsupported(void);
 extern void initializecpu(void);
 
 static void cpu_startup __P((void *));
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
 static void set_fpregs_xmm __P((struct save87 *, struct savexmm *));
 static void fill_fpregs_xmm __P((struct savexmm *, struct save87 *));
-#endif /* CPU_ENABLE_SSE */
+#endif /* CPU_DISABLE_SSE */
 #ifdef DIRECTIO
 extern void ffs_rawread_setup(void);
 #endif /* DIRECTIO */
@@ -2263,7 +2263,7 @@ set_regs(p, regs)
        return (0);
 }
 
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
 static void
 fill_fpregs_xmm(sv_xmm, sv_87)
        struct savexmm *sv_xmm;
@@ -2315,20 +2315,20 @@ set_fpregs_xmm(sv_87, sv_xmm)
 
        sv_xmm->sv_ex_sw = sv_87->sv_ex_sw;
 }
-#endif /* CPU_ENABLE_SSE */
+#endif /* CPU_DISABLE_SSE */
 
 int
 fill_fpregs(p, fpregs)
        struct proc *p;
        struct fpreg *fpregs;
 {
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
        if (cpu_fxsr) {
                fill_fpregs_xmm(&p->p_thread->td_pcb->pcb_save.sv_xmm,
                                                (struct save87 *)fpregs);
                return (0);
        }
-#endif /* CPU_ENABLE_SSE */
+#endif /* CPU_DISABLE_SSE */
        bcopy(&p->p_thread->td_pcb->pcb_save.sv_87, fpregs, sizeof *fpregs);
        return (0);
 }
@@ -2338,13 +2338,13 @@ set_fpregs(p, fpregs)
        struct proc *p;
        struct fpreg *fpregs;
 {
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
        if (cpu_fxsr) {
                set_fpregs_xmm((struct save87 *)fpregs,
                                       &p->p_thread->td_pcb->pcb_save.sv_xmm);
                return (0);
        }
-#endif /* CPU_ENABLE_SSE */
+#endif /* CPU_DISABLE_SSE */
        bcopy(fpregs, &p->p_thread->td_pcb->pcb_save.sv_87, sizeof *fpregs);
        return (0);
 }
index 33a7f59..0424d89 100644 (file)
@@ -33,7 +33,7 @@
  *
  *     from: @(#)npx.c 7.2 (Berkeley) 5/12/91
  * $FreeBSD: src/sys/i386/isa/npx.c,v 1.80.2.3 2001/10/20 19:04:38 tegge Exp $
- * $DragonFly: src/sys/i386/isa/Attic/npx.c,v 1.10 2003/07/23 02:30:19 dillon Exp $
+ * $DragonFly: src/sys/i386/isa/Attic/npx.c,v 1.11 2003/08/01 10:58:59 rob Exp $
  */
 
 #include "opt_cpu.h"
@@ -99,7 +99,7 @@
 #define        fnstsw(addr)            __asm __volatile("fnstsw %0" : "=m" (*(addr)))
 #define        fp_divide_by_0()        __asm("fldz; fld1; fdiv %st,%st(1); fnop")
 #define        frstor(addr)            __asm("frstor %0" : : "m" (*(addr)))
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
 #define        fxrstor(addr)           __asm("fxrstor %0" : : "m" (*(addr)))
 #define        fxsave(addr)            __asm __volatile("fxsave %0" : "=m" (*(addr)))
 #endif
@@ -118,7 +118,7 @@ void        fnstcw          __P((caddr_t addr));
 void   fnstsw          __P((caddr_t addr));
 void   fp_divide_by_0  __P((void));
 void   frstor          __P((caddr_t addr));
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
 void   fxsave          __P((caddr_t addr));
 void   fxrstor         __P((caddr_t addr));
 #endif
@@ -127,15 +127,15 @@ void      stop_emulating  __P((void));
 
 #endif /* __GNUC__ */
 
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
 #define GET_FPU_EXSW_PTR(pcb) \
        (cpu_fxsr ? \
                &(pcb)->pcb_save.sv_xmm.sv_ex_sw : \
                &(pcb)->pcb_save.sv_87.sv_ex_sw)
-#else /* CPU_ENABLE_SSE */
+#else /* CPU_DISABLE_SSE */
 #define GET_FPU_EXSW_PTR(pcb) \
        (&(pcb)->pcb_save.sv_87.sv_ex_sw)
-#endif /* CPU_ENABLE_SSE */
+#endif /* CPU_DISABLE_SSE */
 
 typedef u_char bool_t;
 
@@ -508,7 +508,7 @@ npxinit(control)
         */
        npxsave(&dummy);
        stop_emulating();
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
        /* XXX npxsave() doesn't actually initialize the fpu in the SSE case. */
        if (cpu_fxsr)
                fninit();
@@ -871,7 +871,7 @@ void
 npxsave(addr)
        union savefpu *addr;
 {
-#if defined(SMP) || defined(CPU_ENABLE_SSE)
+#if defined(SMP) || !defined(CPU_DISABLE_SSE)
 
        stop_emulating();
        fpusave(addr);
@@ -880,7 +880,7 @@ npxsave(addr)
        start_emulating();
        mdcpu->gd_npxthread = NULL;
 
-#else /* SMP or CPU_ENABLE_SSE */
+#else /* SMP or !CPU_DISABLE_SSE */
 
        u_char  icu1_mask;
        u_char  icu2_mask;
@@ -922,7 +922,7 @@ fpusave(addr)
       union savefpu *addr;
 {
 
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
        if (cpu_fxsr)
                fxsave(addr);
        else
@@ -935,7 +935,7 @@ fpurstor(addr)
       union savefpu *addr;
 {
 
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
        if (cpu_fxsr)
                fxrstor(addr);
        else
index ca38f4c..2752126 100644 (file)
@@ -27,7 +27,7 @@
  * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  *
  * $FreeBSD: src/sys/i386/i386/initcpu.c,v 1.19.2.9 2003/04/05 13:47:19 dwmalone Exp $
- * $DragonFly: src/sys/platform/pc32/i386/initcpu.c,v 1.4 2003/07/21 07:57:43 dillon Exp $
+ * $DragonFly: src/sys/platform/pc32/i386/initcpu.c,v 1.5 2003/08/01 10:58:59 rob Exp $
  */
 
 #include "opt_cpu.h"
@@ -69,7 +69,7 @@ static int    hw_instruction_sse;
 SYSCTL_INT(_hw, OID_AUTO, instruction_sse, CTLFLAG_RD,
     &hw_instruction_sse, 0, "SIMD/MMX2 instructions available in CPU");
 
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
 u_int  cpu_fxsr;               /* SSE enabled */
 #endif
 
@@ -519,8 +519,8 @@ init_mendocino(void)
 void
 enable_sse(void)
 {
-#if defined(CPU_ENABLE_SSE)
-       if ((cpu_feature & CPUID_XMM) && (cpu_feature & CPUID_FXSR)) {
+#ifndef CPU_DISABLE_SSE
+       if ((cpu_feature & CPUID_SSE) && (cpu_feature & CPUID_FXSR)) {
                load_cr4(rcr4() | CR4_FXSR | CR4_XMM);
                cpu_fxsr = hw_instruction_sse = 1;
        }
index af0c862..15d4dce 100644 (file)
@@ -36,7 +36,7 @@
  *
  *     from: @(#)machdep.c     7.4 (Berkeley) 6/3/91
  * $FreeBSD: src/sys/i386/i386/machdep.c,v 1.385.2.30 2003/05/31 08:48:05 alc Exp $
- * $DragonFly: src/sys/platform/pc32/i386/machdep.c,v 1.30 2003/07/26 19:07:47 rob Exp $
+ * $DragonFly: src/sys/platform/pc32/i386/machdep.c,v 1.31 2003/08/01 10:58:59 rob Exp $
  */
 
 #include "apm.h"
@@ -128,10 +128,10 @@ extern void panicifcpuunsupported(void);
 extern void initializecpu(void);
 
 static void cpu_startup __P((void *));
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
 static void set_fpregs_xmm __P((struct save87 *, struct savexmm *));
 static void fill_fpregs_xmm __P((struct savexmm *, struct save87 *));
-#endif /* CPU_ENABLE_SSE */
+#endif /* CPU_DISABLE_SSE */
 #ifdef DIRECTIO
 extern void ffs_rawread_setup(void);
 #endif /* DIRECTIO */
@@ -2263,7 +2263,7 @@ set_regs(p, regs)
        return (0);
 }
 
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
 static void
 fill_fpregs_xmm(sv_xmm, sv_87)
        struct savexmm *sv_xmm;
@@ -2315,20 +2315,20 @@ set_fpregs_xmm(sv_87, sv_xmm)
 
        sv_xmm->sv_ex_sw = sv_87->sv_ex_sw;
 }
-#endif /* CPU_ENABLE_SSE */
+#endif /* CPU_DISABLE_SSE */
 
 int
 fill_fpregs(p, fpregs)
        struct proc *p;
        struct fpreg *fpregs;
 {
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
        if (cpu_fxsr) {
                fill_fpregs_xmm(&p->p_thread->td_pcb->pcb_save.sv_xmm,
                                                (struct save87 *)fpregs);
                return (0);
        }
-#endif /* CPU_ENABLE_SSE */
+#endif /* CPU_DISABLE_SSE */
        bcopy(&p->p_thread->td_pcb->pcb_save.sv_87, fpregs, sizeof *fpregs);
        return (0);
 }
@@ -2338,13 +2338,13 @@ set_fpregs(p, fpregs)
        struct proc *p;
        struct fpreg *fpregs;
 {
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
        if (cpu_fxsr) {
                set_fpregs_xmm((struct save87 *)fpregs,
                                       &p->p_thread->td_pcb->pcb_save.sv_xmm);
                return (0);
        }
-#endif /* CPU_ENABLE_SSE */
+#endif /* CPU_DISABLE_SSE */
        bcopy(fpregs, &p->p_thread->td_pcb->pcb_save.sv_87, sizeof *fpregs);
        return (0);
 }
index 1ecf75b..af7266a 100644 (file)
@@ -33,7 +33,7 @@
  *
  *     from: @(#)npx.c 7.2 (Berkeley) 5/12/91
  * $FreeBSD: src/sys/i386/isa/npx.c,v 1.80.2.3 2001/10/20 19:04:38 tegge Exp $
- * $DragonFly: src/sys/platform/pc32/isa/npx.c,v 1.10 2003/07/23 02:30:19 dillon Exp $
+ * $DragonFly: src/sys/platform/pc32/isa/npx.c,v 1.11 2003/08/01 10:58:59 rob Exp $
  */
 
 #include "opt_cpu.h"
@@ -99,7 +99,7 @@
 #define        fnstsw(addr)            __asm __volatile("fnstsw %0" : "=m" (*(addr)))
 #define        fp_divide_by_0()        __asm("fldz; fld1; fdiv %st,%st(1); fnop")
 #define        frstor(addr)            __asm("frstor %0" : : "m" (*(addr)))
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
 #define        fxrstor(addr)           __asm("fxrstor %0" : : "m" (*(addr)))
 #define        fxsave(addr)            __asm __volatile("fxsave %0" : "=m" (*(addr)))
 #endif
@@ -118,7 +118,7 @@ void        fnstcw          __P((caddr_t addr));
 void   fnstsw          __P((caddr_t addr));
 void   fp_divide_by_0  __P((void));
 void   frstor          __P((caddr_t addr));
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
 void   fxsave          __P((caddr_t addr));
 void   fxrstor         __P((caddr_t addr));
 #endif
@@ -127,15 +127,15 @@ void      stop_emulating  __P((void));
 
 #endif /* __GNUC__ */
 
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
 #define GET_FPU_EXSW_PTR(pcb) \
        (cpu_fxsr ? \
                &(pcb)->pcb_save.sv_xmm.sv_ex_sw : \
                &(pcb)->pcb_save.sv_87.sv_ex_sw)
-#else /* CPU_ENABLE_SSE */
+#else /* CPU_DISABLE_SSE */
 #define GET_FPU_EXSW_PTR(pcb) \
        (&(pcb)->pcb_save.sv_87.sv_ex_sw)
-#endif /* CPU_ENABLE_SSE */
+#endif /* CPU_DISABLE_SSE */
 
 typedef u_char bool_t;
 
@@ -508,7 +508,7 @@ npxinit(control)
         */
        npxsave(&dummy);
        stop_emulating();
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
        /* XXX npxsave() doesn't actually initialize the fpu in the SSE case. */
        if (cpu_fxsr)
                fninit();
@@ -871,7 +871,7 @@ void
 npxsave(addr)
        union savefpu *addr;
 {
-#if defined(SMP) || defined(CPU_ENABLE_SSE)
+#if defined(SMP) || !defined(CPU_DISABLE_SSE)
 
        stop_emulating();
        fpusave(addr);
@@ -880,7 +880,7 @@ npxsave(addr)
        start_emulating();
        mdcpu->gd_npxthread = NULL;
 
-#else /* SMP or CPU_ENABLE_SSE */
+#else /* SMP or !CPU_DISABLE_SSE */
 
        u_char  icu1_mask;
        u_char  icu2_mask;
@@ -922,7 +922,7 @@ fpusave(addr)
       union savefpu *addr;
 {
 
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
        if (cpu_fxsr)
                fxsave(addr);
        else
@@ -935,7 +935,7 @@ fpurstor(addr)
       union savefpu *addr;
 {
 
-#ifdef CPU_ENABLE_SSE
+#ifndef CPU_DISABLE_SSE
        if (cpu_fxsr)
                fxrstor(addr);
        else