- Pack boolean fields into re_softc.re_flags
[dragonfly.git] / sys / dev / netif / re / if_re.c
1 /*
2  * Copyright (c) 2004
3  *      Joerg Sonnenberger <joerg@bec.de>.  All rights reserved.
4  *
5  * Copyright (c) 1997, 1998-2003
6  *      Bill Paul <wpaul@windriver.com>.  All rights reserved.
7  *
8  * Redistribution and use in source and binary forms, with or without
9  * modification, are permitted provided that the following conditions
10  * are met:
11  * 1. Redistributions of source code must retain the above copyright
12  *    notice, this list of conditions and the following disclaimer.
13  * 2. Redistributions in binary form must reproduce the above copyright
14  *    notice, this list of conditions and the following disclaimer in the
15  *    documentation and/or other materials provided with the distribution.
16  * 3. All advertising materials mentioning features or use of this software
17  *    must display the following acknowledgement:
18  *      This product includes software developed by Bill Paul.
19  * 4. Neither the name of the author nor the names of any co-contributors
20  *    may be used to endorse or promote products derived from this software
21  *    without specific prior written permission.
22  *
23  * THIS SOFTWARE IS PROVIDED BY Bill Paul AND CONTRIBUTORS ``AS IS'' AND
24  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
25  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
26  * ARE DISCLAIMED.  IN NO EVENT SHALL Bill Paul OR THE VOICES IN HIS HEAD
27  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
28  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
29  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
30  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
31  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
32  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
33  * THE POSSIBILITY OF SUCH DAMAGE.
34  *
35  * $FreeBSD: src/sys/dev/re/if_re.c,v 1.25 2004/06/09 14:34:01 naddy Exp $
36  * $DragonFly: src/sys/dev/netif/re/if_re.c,v 1.93 2008/10/19 04:38:40 sephe Exp $
37  */
38
39 /*
40  * RealTek 8139C+/8169/8169S/8110S/8168/8111/8101E PCI NIC driver
41  *
42  * Written by Bill Paul <wpaul@windriver.com>
43  * Senior Networking Software Engineer
44  * Wind River Systems
45  */
46
47 /*
48  * This driver is designed to support RealTek's next generation of
49  * 10/100 and 10/100/1000 PCI ethernet controllers. There are currently
50  * seven devices in this family: the RTL8139C+, the RTL8169, the RTL8169S,
51  * RTL8110S, the RTL8168, the RTL8111 and the RTL8101E.
52  *
53  * The 8139C+ is a 10/100 ethernet chip. It is backwards compatible
54  * with the older 8139 family, however it also supports a special
55  * C+ mode of operation that provides several new performance enhancing
56  * features. These include:
57  *
58  *      o Descriptor based DMA mechanism. Each descriptor represents
59  *        a single packet fragment. Data buffers may be aligned on
60  *        any byte boundary.
61  *
62  *      o 64-bit DMA
63  *
64  *      o TCP/IP checksum offload for both RX and TX
65  *
66  *      o High and normal priority transmit DMA rings
67  *
68  *      o VLAN tag insertion and extraction
69  *
70  *      o TCP large send (segmentation offload)
71  *
72  * Like the 8139, the 8139C+ also has a built-in 10/100 PHY. The C+
73  * programming API is fairly straightforward. The RX filtering, EEPROM
74  * access and PHY access is the same as it is on the older 8139 series
75  * chips.
76  *
77  * The 8169 is a 64-bit 10/100/1000 gigabit ethernet MAC. It has almost the
78  * same programming API and feature set as the 8139C+ with the following
79  * differences and additions:
80  *
81  *      o 1000Mbps mode
82  *
83  *      o Jumbo frames
84  *
85  *      o GMII and TBI ports/registers for interfacing with copper
86  *        or fiber PHYs
87  *
88  *      o RX and TX DMA rings can have up to 1024 descriptors
89  *        (the 8139C+ allows a maximum of 64)
90  *
91  *      o Slight differences in register layout from the 8139C+
92  *
93  * The TX start and timer interrupt registers are at different locations
94  * on the 8169 than they are on the 8139C+. Also, the status word in the
95  * RX descriptor has a slightly different bit layout. The 8169 does not
96  * have a built-in PHY. Most reference boards use a Marvell 88E1000 'Alaska'
97  * copper gigE PHY.
98  *
99  * The 8169S/8110S 10/100/1000 devices have built-in copper gigE PHYs
100  * (the 'S' stands for 'single-chip'). These devices have the same
101  * programming API as the older 8169, but also have some vendor-specific
102  * registers for the on-board PHY. The 8110S is a LAN-on-motherboard
103  * part designed to be pin-compatible with the RealTek 8100 10/100 chip.
104  * 
105  * This driver takes advantage of the RX and TX checksum offload and
106  * VLAN tag insertion/extraction features. It also implements TX
107  * interrupt moderation using the timer interrupt registers, which
108  * significantly reduces TX interrupt load. There is also support
109  * for jumbo frames, however the 8169/8169S/8110S can not transmit
110  * jumbo frames larger than 7440, so the max MTU possible with this
111  * driver is 7422 bytes.
112  */
113
114 #define _IP_VHL
115
116 #include "opt_polling.h"
117
118 #include <sys/param.h>
119 #include <sys/bus.h>
120 #include <sys/endian.h>
121 #include <sys/kernel.h>
122 #include <sys/in_cksum.h>
123 #include <sys/interrupt.h>
124 #include <sys/malloc.h>
125 #include <sys/mbuf.h>
126 #include <sys/rman.h>
127 #include <sys/serialize.h>
128 #include <sys/socket.h>
129 #include <sys/sockio.h>
130 #include <sys/sysctl.h>
131
132 #include <net/bpf.h>
133 #include <net/ethernet.h>
134 #include <net/if.h>
135 #include <net/ifq_var.h>
136 #include <net/if_arp.h>
137 #include <net/if_dl.h>
138 #include <net/if_media.h>
139 #include <net/if_types.h>
140 #include <net/vlan/if_vlan_var.h>
141 #include <net/vlan/if_vlan_ether.h>
142
143 #include <netinet/ip.h>
144
145 #include <dev/netif/mii_layer/mii.h>
146 #include <dev/netif/mii_layer/miivar.h>
147
148 #include <bus/pci/pcidevs.h>
149 #include <bus/pci/pcireg.h>
150 #include <bus/pci/pcivar.h>
151
152 /* "device miibus" required.  See GENERIC if you get errors here. */
153 #include "miibus_if.h"
154
155 #include <dev/netif/re/if_rereg.h>
156 #include <dev/netif/re/if_revar.h>
157
158 #define RE_CSUM_FEATURES    (CSUM_IP | CSUM_TCP | CSUM_UDP)
159
160 /*
161  * Various supported device vendors/types and their names.
162  */
163 static const struct re_type {
164         uint16_t        re_vid;
165         uint16_t        re_did;
166         const char      *re_name;
167 } re_devs[] = {
168         { PCI_VENDOR_DLINK, PCI_PRODUCT_DLINK_DGE528T,
169           "D-Link DGE-528(T) Gigabit Ethernet Adapter" },
170
171         { PCI_VENDOR_REALTEK, PCI_PRODUCT_REALTEK_RT8139,
172           "RealTek 8139C+ 10/100BaseTX" },
173
174         { PCI_VENDOR_REALTEK, PCI_PRODUCT_REALTEK_RT8101E,
175           "RealTek 810x PCIe 10/100baseTX" },
176
177         { PCI_VENDOR_REALTEK, PCI_PRODUCT_REALTEK_RT8168,
178           "RealTek 8111/8168 PCIe Gigabit Ethernet" },
179
180         { PCI_VENDOR_REALTEK, PCI_PRODUCT_REALTEK_RT8169,
181           "RealTek 8110/8169 Gigabit Ethernet" },
182
183         { PCI_VENDOR_REALTEK, PCI_PRODUCT_REALTEK_RT8169SC,
184           "RealTek 8169SC/8110SC Single-chip Gigabit Ethernet" },
185
186         { PCI_VENDOR_COREGA, PCI_PRODUCT_COREGA_CG_LAPCIGT,
187           "Corega CG-LAPCIGT Gigabit Ethernet" },
188
189         { PCI_VENDOR_LINKSYS, PCI_PRODUCT_LINKSYS_EG1032,
190           "Linksys EG1032 Gigabit Ethernet" },
191
192         { PCI_VENDOR_USR2, PCI_PRODUCT_USR2_997902,
193           "US Robotics 997902 Gigabit Ethernet" },
194
195         { 0, 0, NULL }
196 };
197
198 static const struct re_hwrev re_hwrevs[] = {
199         { RE_HWREV_8139CPLUS,   RE_MACVER_UNKN,         ETHERMTU,
200           RE_C_HWCSUM | RE_C_8139CP },
201
202         { RE_HWREV_8169,        RE_MACVER_UNKN,         RE_MTU_6K,
203           RE_C_HWCSUM | RE_C_8169 },
204
205         { RE_HWREV_8110S,       RE_MACVER_03,           RE_MTU_6K,
206           RE_C_HWCSUM | RE_C_8169 },
207
208         { RE_HWREV_8169S,       RE_MACVER_03,           RE_MTU_6K,
209           RE_C_HWCSUM | RE_C_8169 },
210
211         { RE_HWREV_8169SB,      RE_MACVER_04,           RE_MTU_6K,
212           RE_C_HWCSUM | RE_C_PHYPMGT | RE_C_8169 },
213
214         { RE_HWREV_8169SC1,     RE_MACVER_05,           RE_MTU_6K,
215           RE_C_HWCSUM | RE_C_PHYPMGT | RE_C_8169 },
216
217         { RE_HWREV_8169SC2,     RE_MACVER_06,           RE_MTU_6K,
218           RE_C_HWCSUM | RE_C_PHYPMGT | RE_C_8169 },
219
220         { RE_HWREV_8168B1,      RE_MACVER_21,           RE_MTU_6K,
221           RE_C_HWIM | RE_C_HWCSUM | RE_C_PHYPMGT },
222
223         { RE_HWREV_8168B2,      RE_MACVER_23,           RE_MTU_6K,
224           RE_C_HWIM | RE_C_HWCSUM | RE_C_PHYPMGT | RE_C_AUTOPAD },
225
226         { RE_HWREV_8168B3,      RE_MACVER_23,           RE_MTU_6K,
227           RE_C_HWIM | RE_C_HWCSUM | RE_C_PHYPMGT | RE_C_AUTOPAD },
228
229         { RE_HWREV_8168C,       RE_MACVER_29,           RE_MTU_6K,
230           RE_C_HWIM | RE_C_HWCSUM | RE_C_MAC2 | RE_C_PHYPMGT |
231           RE_C_AUTOPAD | RE_C_CONTIGRX },
232
233         { RE_HWREV_8168CP,      RE_MACVER_2B,           RE_MTU_6K,
234           RE_C_HWIM | RE_C_HWCSUM | RE_C_MAC2 | RE_C_PHYPMGT |
235           RE_C_AUTOPAD | RE_C_CONTIGRX },
236
237         { RE_HWREV_8168D,       RE_MACVER_2A,           RE_MTU_9K,
238           RE_C_HWIM | RE_C_HWCSUM | RE_C_MAC2 | RE_C_PHYPMGT |
239           RE_C_AUTOPAD | RE_C_CONTIGRX },
240
241         { RE_HWREV_8100E,       RE_MACVER_UNKN,         ETHERMTU,
242           RE_C_HWCSUM },
243
244         { RE_HWREV_8101E1,      RE_MACVER_16,           ETHERMTU,
245           RE_C_HWCSUM },
246
247         { RE_HWREV_8101E2,      RE_MACVER_16,           ETHERMTU,
248           RE_C_HWCSUM },
249
250         { RE_HWREV_8102E,       RE_MACVER_15,           ETHERMTU,
251           RE_C_HWCSUM | RE_C_MAC2 | RE_C_AUTOPAD },
252
253         { RE_HWREV_8102EL,      RE_MACVER_15,           ETHERMTU,
254           RE_C_HWCSUM | RE_C_MAC2 | RE_C_AUTOPAD },
255
256         { RE_HWREV_NULL, 0, 0, 0 }
257 };
258
259 static int      re_probe(device_t);
260 static int      re_attach(device_t);
261 static int      re_detach(device_t);
262 static int      re_suspend(device_t);
263 static int      re_resume(device_t);
264 static void     re_shutdown(device_t);
265
266 static void     re_dma_map_addr(void *, bus_dma_segment_t *, int, int);
267 static void     re_dma_map_desc(void *, bus_dma_segment_t *, int,
268                                 bus_size_t, int);
269 static int      re_allocmem(device_t);
270 static void     re_freemem(device_t);
271 static void     re_freebufmem(struct re_softc *, int, int);
272 static int      re_encap(struct re_softc *, struct mbuf **, int *);
273 static int      re_newbuf_std(struct re_softc *, int, int);
274 static int      re_newbuf_jumbo(struct re_softc *, int, int);
275 static void     re_setup_rxdesc(struct re_softc *, int);
276 static int      re_rx_list_init(struct re_softc *);
277 static int      re_tx_list_init(struct re_softc *);
278 static int      re_rxeof(struct re_softc *);
279 static int      re_txeof(struct re_softc *);
280 static int      re_tx_collect(struct re_softc *);
281 static void     re_intr(void *);
282 static void     re_tick(void *);
283 static void     re_tick_serialized(void *);
284
285 static void     re_start(struct ifnet *);
286 static int      re_ioctl(struct ifnet *, u_long, caddr_t, struct ucred *);
287 static void     re_init(void *);
288 static void     re_stop(struct re_softc *);
289 static void     re_watchdog(struct ifnet *);
290 static int      re_ifmedia_upd(struct ifnet *);
291 static void     re_ifmedia_sts(struct ifnet *, struct ifmediareq *);
292
293 static void     re_eeprom_putbyte(struct re_softc *, int);
294 static void     re_eeprom_getword(struct re_softc *, int, u_int16_t *);
295 static void     re_read_eeprom(struct re_softc *, caddr_t, int, int);
296 static void     re_get_eewidth(struct re_softc *);
297
298 static int      re_gmii_readreg(device_t, int, int);
299 static int      re_gmii_writereg(device_t, int, int, int);
300
301 static int      re_miibus_readreg(device_t, int, int);
302 static int      re_miibus_writereg(device_t, int, int, int);
303 static void     re_miibus_statchg(device_t);
304
305 static void     re_setmulti(struct re_softc *);
306 static void     re_reset(struct re_softc *);
307 static void     re_get_eaddr(struct re_softc *, uint8_t *);
308 static int      re_pad_frame(struct mbuf *);
309 static void     re_set_max_readrq(struct re_softc *, uint16_t);
310
311 static void     re_setup_hw_im(struct re_softc *);
312 static void     re_setup_sim_im(struct re_softc *);
313 static void     re_disable_hw_im(struct re_softc *);
314 static void     re_disable_sim_im(struct re_softc *);
315 static void     re_config_imtype(struct re_softc *, int);
316 static void     re_setup_intr(struct re_softc *, int, int);
317
318 static int      re_sysctl_hwtime(SYSCTL_HANDLER_ARGS, int *);
319 static int      re_sysctl_rxtime(SYSCTL_HANDLER_ARGS);
320 static int      re_sysctl_txtime(SYSCTL_HANDLER_ARGS);
321 static int      re_sysctl_simtime(SYSCTL_HANDLER_ARGS);
322 static int      re_sysctl_imtype(SYSCTL_HANDLER_ARGS);
323
324 static int      re_jpool_alloc(struct re_softc *);
325 static void     re_jpool_free(struct re_softc *);
326 static struct re_jbuf *re_jbuf_alloc(struct re_softc *);
327 static void     re_jbuf_free(void *);
328 static void     re_jbuf_ref(void *);
329
330 #ifdef RE_DIAG
331 static int      re_diag(struct re_softc *);
332 #endif
333
334 #ifdef DEVICE_POLLING
335 static void     re_poll(struct ifnet *ifp, enum poll_cmd cmd, int count);
336 #endif
337
338 static device_method_t re_methods[] = {
339         /* Device interface */
340         DEVMETHOD(device_probe,         re_probe),
341         DEVMETHOD(device_attach,        re_attach),
342         DEVMETHOD(device_detach,        re_detach),
343         DEVMETHOD(device_suspend,       re_suspend),
344         DEVMETHOD(device_resume,        re_resume),
345         DEVMETHOD(device_shutdown,      re_shutdown),
346
347         /* bus interface */
348         DEVMETHOD(bus_print_child,      bus_generic_print_child),
349         DEVMETHOD(bus_driver_added,     bus_generic_driver_added),
350
351         /* MII interface */
352         DEVMETHOD(miibus_readreg,       re_miibus_readreg),
353         DEVMETHOD(miibus_writereg,      re_miibus_writereg),
354         DEVMETHOD(miibus_statchg,       re_miibus_statchg),
355
356         { 0, 0 }
357 };
358
359 static driver_t re_driver = {
360         "re",
361         re_methods,
362         sizeof(struct re_softc)
363 };
364
365 static devclass_t re_devclass;
366
367 DECLARE_DUMMY_MODULE(if_re);
368 DRIVER_MODULE(if_re, pci, re_driver, re_devclass, 0, 0);
369 DRIVER_MODULE(if_re, cardbus, re_driver, re_devclass, 0, 0);
370 DRIVER_MODULE(miibus, re, miibus_driver, miibus_devclass, 0, 0);
371
372 static int      re_rx_desc_count = RE_RX_DESC_CNT_DEF;
373 static int      re_tx_desc_count = RE_TX_DESC_CNT_DEF;
374
375 TUNABLE_INT("hw.re.rx_desc_count", &re_rx_desc_count);
376 TUNABLE_INT("hw.re.tx_desc_count", &re_tx_desc_count);
377
378 #define EE_SET(x)       \
379         CSR_WRITE_1(sc, RE_EECMD, CSR_READ_1(sc, RE_EECMD) | (x))
380
381 #define EE_CLR(x)       \
382         CSR_WRITE_1(sc, RE_EECMD, CSR_READ_1(sc, RE_EECMD) & ~(x))
383
384 static __inline void
385 re_free_rxchain(struct re_softc *sc)
386 {
387         if (sc->re_head != NULL) {
388                 m_freem(sc->re_head);
389                 sc->re_head = sc->re_tail = NULL;
390         }
391 }
392
393 /*
394  * Send a read command and address to the EEPROM, check for ACK.
395  */
396 static void
397 re_eeprom_putbyte(struct re_softc *sc, int addr)
398 {
399         int d, i;
400
401         d = addr | (RE_9346_READ << sc->re_eewidth);
402
403         /*
404          * Feed in each bit and strobe the clock.
405          */
406         for (i = 1 << (sc->re_eewidth + 3); i; i >>= 1) {
407                 if (d & i)
408                         EE_SET(RE_EE_DATAIN);
409                 else
410                         EE_CLR(RE_EE_DATAIN);
411                 DELAY(100);
412                 EE_SET(RE_EE_CLK);
413                 DELAY(150);
414                 EE_CLR(RE_EE_CLK);
415                 DELAY(100);
416         }
417 }
418
419 /*
420  * Read a word of data stored in the EEPROM at address 'addr.'
421  */
422 static void
423 re_eeprom_getword(struct re_softc *sc, int addr, uint16_t *dest)
424 {
425         int i;
426         uint16_t word = 0;
427
428         /*
429          * Send address of word we want to read.
430          */
431         re_eeprom_putbyte(sc, addr);
432
433         /*
434          * Start reading bits from EEPROM.
435          */
436         for (i = 0x8000; i != 0; i >>= 1) {
437                 EE_SET(RE_EE_CLK);
438                 DELAY(100);
439                 if (CSR_READ_1(sc, RE_EECMD) & RE_EE_DATAOUT)
440                         word |= i;
441                 EE_CLR(RE_EE_CLK);
442                 DELAY(100);
443         }
444
445         *dest = word;
446 }
447
448 /*
449  * Read a sequence of words from the EEPROM.
450  */
451 static void
452 re_read_eeprom(struct re_softc *sc, caddr_t dest, int off, int cnt)
453 {
454         int i;
455         uint16_t word = 0, *ptr;
456
457         CSR_SETBIT_1(sc, RE_EECMD, RE_EEMODE_PROGRAM);
458         DELAY(100);
459
460         for (i = 0; i < cnt; i++) {
461                 CSR_SETBIT_1(sc, RE_EECMD, RE_EE_SEL);
462                 re_eeprom_getword(sc, off + i, &word);
463                 CSR_CLRBIT_1(sc, RE_EECMD, RE_EE_SEL);
464                 ptr = (uint16_t *)(dest + (i * 2));
465                 *ptr = word;
466         }
467
468         CSR_CLRBIT_1(sc, RE_EECMD, RE_EEMODE_PROGRAM);
469 }
470
471 static void
472 re_get_eewidth(struct re_softc *sc)
473 {
474         uint16_t re_did = 0;
475
476         sc->re_eewidth = 6;
477         re_read_eeprom(sc, (caddr_t)&re_did, 0, 1);
478         if (re_did != 0x8129)
479                 sc->re_eewidth = 8;
480 }
481
482 static int
483 re_gmii_readreg(device_t dev, int phy, int reg)
484 {
485         struct re_softc *sc = device_get_softc(dev);
486         u_int32_t rval;
487         int i;
488
489         if (phy != 1)
490                 return(0);
491
492         /* Let the rgephy driver read the GMEDIASTAT register */
493
494         if (reg == RE_GMEDIASTAT)
495                 return(CSR_READ_1(sc, RE_GMEDIASTAT));
496
497         CSR_WRITE_4(sc, RE_PHYAR, reg << 16);
498         DELAY(1000);
499
500         for (i = 0; i < RE_TIMEOUT; i++) {
501                 rval = CSR_READ_4(sc, RE_PHYAR);
502                 if (rval & RE_PHYAR_BUSY)
503                         break;
504                 DELAY(100);
505         }
506
507         if (i == RE_TIMEOUT) {
508                 device_printf(dev, "PHY read failed\n");
509                 return(0);
510         }
511
512         return(rval & RE_PHYAR_PHYDATA);
513 }
514
515 static int
516 re_gmii_writereg(device_t dev, int phy, int reg, int data)
517 {
518         struct re_softc *sc = device_get_softc(dev);
519         uint32_t rval;
520         int i;
521
522         CSR_WRITE_4(sc, RE_PHYAR,
523                     (reg << 16) | (data & RE_PHYAR_PHYDATA) | RE_PHYAR_BUSY);
524         DELAY(1000);
525
526         for (i = 0; i < RE_TIMEOUT; i++) {
527                 rval = CSR_READ_4(sc, RE_PHYAR);
528                 if ((rval & RE_PHYAR_BUSY) == 0)
529                         break;
530                 DELAY(100);
531         }
532
533         if (i == RE_TIMEOUT)
534                 device_printf(dev, "PHY write failed\n");
535
536         return(0);
537 }
538
539 static int
540 re_miibus_readreg(device_t dev, int phy, int reg)
541 {
542         struct re_softc *sc = device_get_softc(dev);
543         uint16_t rval = 0;
544         uint16_t re8139_reg = 0;
545
546         if (!RE_IS_8139CP(sc)) {
547                 rval = re_gmii_readreg(dev, phy, reg);
548                 return(rval);
549         }
550
551         /* Pretend the internal PHY is only at address 0 */
552         if (phy)
553                 return(0);
554
555         switch(reg) {
556         case MII_BMCR:
557                 re8139_reg = RE_BMCR;
558                 break;
559         case MII_BMSR:
560                 re8139_reg = RE_BMSR;
561                 break;
562         case MII_ANAR:
563                 re8139_reg = RE_ANAR;
564                 break;
565         case MII_ANER:
566                 re8139_reg = RE_ANER;
567                 break;
568         case MII_ANLPAR:
569                 re8139_reg = RE_LPAR;
570                 break;
571         case MII_PHYIDR1:
572         case MII_PHYIDR2:
573                 return(0);
574         /*
575          * Allow the rlphy driver to read the media status
576          * register. If we have a link partner which does not
577          * support NWAY, this is the register which will tell
578          * us the results of parallel detection.
579          */
580         case RE_MEDIASTAT:
581                 return(CSR_READ_1(sc, RE_MEDIASTAT));
582         default:
583                 device_printf(dev, "bad phy register\n");
584                 return(0);
585         }
586         rval = CSR_READ_2(sc, re8139_reg);
587         if (re8139_reg == RE_BMCR) {
588                 /* 8139C+ has different bit layout. */
589                 rval &= ~(BMCR_LOOP | BMCR_ISO);
590         }
591         return(rval);
592 }
593
594 static int
595 re_miibus_writereg(device_t dev, int phy, int reg, int data)
596 {
597         struct re_softc *sc= device_get_softc(dev);
598         u_int16_t re8139_reg = 0;
599
600         if (!RE_IS_8139CP(sc))
601                 return(re_gmii_writereg(dev, phy, reg, data));
602
603         /* Pretend the internal PHY is only at address 0 */
604         if (phy)
605                 return(0);
606
607         switch(reg) {
608         case MII_BMCR:
609                 re8139_reg = RE_BMCR;
610                 /* 8139C+ has different bit layout. */
611                 data &= ~(BMCR_LOOP | BMCR_ISO);
612                 break;
613         case MII_BMSR:
614                 re8139_reg = RE_BMSR;
615                 break;
616         case MII_ANAR:
617                 re8139_reg = RE_ANAR;
618                 break;
619         case MII_ANER:
620                 re8139_reg = RE_ANER;
621                 break;
622         case MII_ANLPAR:
623                 re8139_reg = RE_LPAR;
624                 break;
625         case MII_PHYIDR1:
626         case MII_PHYIDR2:
627                 return(0);
628         default:
629                 device_printf(dev, "bad phy register\n");
630                 return(0);
631         }
632         CSR_WRITE_2(sc, re8139_reg, data);
633         return(0);
634 }
635
636 static void
637 re_miibus_statchg(device_t dev)
638 {
639 }
640
641 /*
642  * Program the 64-bit multicast hash filter.
643  */
644 static void
645 re_setmulti(struct re_softc *sc)
646 {
647         struct ifnet *ifp = &sc->arpcom.ac_if;
648         int h = 0;
649         uint32_t hashes[2] = { 0, 0 };
650         struct ifmultiaddr *ifma;
651         uint32_t rxfilt;
652         int mcnt = 0;
653
654         rxfilt = CSR_READ_4(sc, RE_RXCFG);
655
656         if (ifp->if_flags & IFF_ALLMULTI || ifp->if_flags & IFF_PROMISC) {
657                 rxfilt |= RE_RXCFG_RX_MULTI;
658                 CSR_WRITE_4(sc, RE_RXCFG, rxfilt);
659                 CSR_WRITE_4(sc, RE_MAR0, 0xFFFFFFFF);
660                 CSR_WRITE_4(sc, RE_MAR4, 0xFFFFFFFF);
661                 return;
662         }
663
664         /* first, zot all the existing hash bits */
665         CSR_WRITE_4(sc, RE_MAR0, 0);
666         CSR_WRITE_4(sc, RE_MAR4, 0);
667
668         /* now program new ones */
669         LIST_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
670                 if (ifma->ifma_addr->sa_family != AF_LINK)
671                         continue;
672                 h = ether_crc32_be(LLADDR((struct sockaddr_dl *)
673                     ifma->ifma_addr), ETHER_ADDR_LEN) >> 26;
674                 if (h < 32)
675                         hashes[0] |= (1 << h);
676                 else
677                         hashes[1] |= (1 << (h - 32));
678                 mcnt++;
679         }
680
681         if (mcnt)
682                 rxfilt |= RE_RXCFG_RX_MULTI;
683         else
684                 rxfilt &= ~RE_RXCFG_RX_MULTI;
685
686         CSR_WRITE_4(sc, RE_RXCFG, rxfilt);
687
688         /*
689          * For some unfathomable reason, RealTek decided to reverse
690          * the order of the multicast hash registers in the PCI Express
691          * parts. This means we have to write the hash pattern in reverse
692          * order for those devices.
693          */
694         if (sc->re_caps & RE_C_PCIE) {
695                 CSR_WRITE_4(sc, RE_MAR0, bswap32(hashes[0]));
696                 CSR_WRITE_4(sc, RE_MAR4, bswap32(hashes[1]));
697         } else {
698                 CSR_WRITE_4(sc, RE_MAR0, hashes[0]);
699                 CSR_WRITE_4(sc, RE_MAR4, hashes[1]);
700         }
701 }
702
703 static void
704 re_reset(struct re_softc *sc)
705 {
706         int i;
707
708         CSR_WRITE_1(sc, RE_COMMAND, RE_CMD_RESET);
709
710         for (i = 0; i < RE_TIMEOUT; i++) {
711                 DELAY(10);
712                 if ((CSR_READ_1(sc, RE_COMMAND) & RE_CMD_RESET) == 0)
713                         break;
714         }
715         if (i == RE_TIMEOUT)
716                 if_printf(&sc->arpcom.ac_if, "reset never completed!\n");
717
718         CSR_WRITE_1(sc, 0x82, 1);
719 }
720
721 #ifdef RE_DIAG
722 /*
723  * The following routine is designed to test for a defect on some
724  * 32-bit 8169 cards. Some of these NICs have the REQ64# and ACK64#
725  * lines connected to the bus, however for a 32-bit only card, they
726  * should be pulled high. The result of this defect is that the
727  * NIC will not work right if you plug it into a 64-bit slot: DMA
728  * operations will be done with 64-bit transfers, which will fail
729  * because the 64-bit data lines aren't connected.
730  *
731  * There's no way to work around this (short of talking a soldering
732  * iron to the board), however we can detect it. The method we use
733  * here is to put the NIC into digital loopback mode, set the receiver
734  * to promiscuous mode, and then try to send a frame. We then compare
735  * the frame data we sent to what was received. If the data matches,
736  * then the NIC is working correctly, otherwise we know the user has
737  * a defective NIC which has been mistakenly plugged into a 64-bit PCI
738  * slot. In the latter case, there's no way the NIC can work correctly,
739  * so we print out a message on the console and abort the device attach.
740  */
741
742 static int
743 re_diag(struct re_softc *sc)
744 {
745         struct ifnet *ifp = &sc->arpcom.ac_if;
746         struct mbuf *m0;
747         struct ether_header *eh;
748         struct re_desc *cur_rx;
749         uint16_t status;
750         uint32_t rxstat;
751         int total_len, i, error = 0, phyaddr;
752         uint8_t dst[ETHER_ADDR_LEN] = { 0x00, 'h', 'e', 'l', 'l', 'o' };
753         uint8_t src[ETHER_ADDR_LEN] = { 0x00, 'w', 'o', 'r', 'l', 'd' };
754
755         /* Allocate a single mbuf */
756
757         MGETHDR(m0, MB_DONTWAIT, MT_DATA);
758         if (m0 == NULL)
759                 return(ENOBUFS);
760
761         /*
762          * Initialize the NIC in test mode. This sets the chip up
763          * so that it can send and receive frames, but performs the
764          * following special functions:
765          * - Puts receiver in promiscuous mode
766          * - Enables digital loopback mode
767          * - Leaves interrupts turned off
768          */
769
770         ifp->if_flags |= IFF_PROMISC;
771         sc->re_flags |= RE_F_TESTMODE;
772         re_reset(sc);
773         re_init(sc);
774         sc->re_flags |= RE_F_LINKED;
775         if (!RE_IS_8139CP(sc))
776                 phyaddr = 1;
777         else
778                 phyaddr = 0;
779
780         re_miibus_writereg(sc->re_dev, phyaddr, MII_BMCR, BMCR_RESET);
781         for (i = 0; i < RE_TIMEOUT; i++) {
782                 status = re_miibus_readreg(sc->re_dev, phyaddr, MII_BMCR);
783                 if (!(status & BMCR_RESET))
784                         break;
785         }
786
787         re_miibus_writereg(sc->re_dev, phyaddr, MII_BMCR, BMCR_LOOP);
788         CSR_WRITE_2(sc, RE_ISR, RE_INTRS_DIAG);
789
790         DELAY(100000);
791
792         /* Put some data in the mbuf */
793
794         eh = mtod(m0, struct ether_header *);
795         bcopy (dst, eh->ether_dhost, ETHER_ADDR_LEN);
796         bcopy (src, eh->ether_shost, ETHER_ADDR_LEN);
797         eh->ether_type = htons(ETHERTYPE_IP);
798         m0->m_pkthdr.len = m0->m_len = ETHER_MIN_LEN - ETHER_CRC_LEN;
799
800         /*
801          * Queue the packet, start transmission.
802          * Note: ifq_handoff() ultimately calls re_start() for us.
803          */
804
805         CSR_WRITE_2(sc, RE_ISR, 0xFFFF);
806         error = ifq_handoff(ifp, m0, NULL);
807         if (error) {
808                 m0 = NULL;
809                 goto done;
810         }
811         m0 = NULL;
812
813         /* Wait for it to propagate through the chip */
814
815         DELAY(100000);
816         for (i = 0; i < RE_TIMEOUT; i++) {
817                 status = CSR_READ_2(sc, RE_ISR);
818                 CSR_WRITE_2(sc, RE_ISR, status);
819                 if ((status & (RE_ISR_TIMEOUT_EXPIRED|RE_ISR_RX_OK)) ==
820                     (RE_ISR_TIMEOUT_EXPIRED|RE_ISR_RX_OK))
821                         break;
822                 DELAY(10);
823         }
824
825         if (i == RE_TIMEOUT) {
826                 if_printf(ifp, "diagnostic failed to receive packet "
827                           "in loopback mode\n");
828                 error = EIO;
829                 goto done;
830         }
831
832         /*
833          * The packet should have been dumped into the first
834          * entry in the RX DMA ring. Grab it from there.
835          */
836
837         bus_dmamap_sync(sc->re_ldata.re_rx_list_tag,
838                         sc->re_ldata.re_rx_list_map, BUS_DMASYNC_POSTREAD);
839         bus_dmamap_sync(sc->re_ldata.re_mtag, sc->re_ldata.re_rx_dmamap[0],
840                         BUS_DMASYNC_POSTWRITE);
841         bus_dmamap_unload(sc->re_ldata.re_mtag, sc->re_ldata.re_rx_dmamap[0]);
842
843         m0 = sc->re_ldata.re_rx_mbuf[0];
844         sc->re_ldata.re_rx_mbuf[0] = NULL;
845         eh = mtod(m0, struct ether_header *);
846
847         cur_rx = &sc->re_ldata.re_rx_list[0];
848         total_len = RE_RXBYTES(cur_rx);
849         rxstat = le32toh(cur_rx->re_cmdstat);
850
851         if (total_len != ETHER_MIN_LEN) {
852                 if_printf(ifp, "diagnostic failed, received short packet\n");
853                 error = EIO;
854                 goto done;
855         }
856
857         /* Test that the received packet data matches what we sent. */
858
859         if (bcmp(eh->ether_dhost, dst, ETHER_ADDR_LEN) ||
860             bcmp(eh->ether_shost, &src, ETHER_ADDR_LEN) ||
861             be16toh(eh->ether_type) != ETHERTYPE_IP) {
862                 if_printf(ifp, "WARNING, DMA FAILURE!\n");
863                 if_printf(ifp, "expected TX data: %6D/%6D/0x%x\n",
864                     dst, ":", src, ":", ETHERTYPE_IP);
865                 if_printf(ifp, "received RX data: %6D/%6D/0x%x\n",
866                     eh->ether_dhost, ":",  eh->ether_shost, ":",
867                     ntohs(eh->ether_type));
868                 if_printf(ifp, "You may have a defective 32-bit NIC plugged "
869                     "into a 64-bit PCI slot.\n");
870                 if_printf(ifp, "Please re-install the NIC in a 32-bit slot "
871                     "for proper operation.\n");
872                 if_printf(ifp, "Read the re(4) man page for more details.\n");
873                 error = EIO;
874         }
875
876 done:
877         /* Turn interface off, release resources */
878
879         sc->re_flags &= ~(RE_F_LINKED | RE_F_TESTMODE);
880         ifp->if_flags &= ~IFF_PROMISC;
881         re_stop(sc);
882         if (m0 != NULL)
883                 m_freem(m0);
884
885         return (error);
886 }
887 #endif  /* RE_DIAG */
888
889 /*
890  * Probe for a RealTek 8139C+/8169/8110 chip. Check the PCI vendor and device
891  * IDs against our list and return a device name if we find a match.
892  */
893 static int
894 re_probe(device_t dev)
895 {
896         const struct re_type *t;
897         const struct re_hwrev *hw_rev;
898         struct re_softc *sc;
899         int rid;
900         uint32_t hwrev, macmode, txcfg;
901         uint16_t vendor, product;
902
903         vendor = pci_get_vendor(dev);
904         product = pci_get_device(dev);
905
906         /*
907          * Only attach to rev.3 of the Linksys EG1032 adapter.
908          * Rev.2 is supported by sk(4).
909          */
910         if (vendor == PCI_VENDOR_LINKSYS &&
911             product == PCI_PRODUCT_LINKSYS_EG1032 &&
912             pci_get_subdevice(dev) != PCI_SUBDEVICE_LINKSYS_EG1032_REV3)
913                 return ENXIO;
914
915         for (t = re_devs; t->re_name != NULL; t++) {
916                 if (product == t->re_did && vendor == t->re_vid)
917                         break;
918         }
919
920         /*
921          * Check if we found a RealTek device.
922          */
923         if (t->re_name == NULL)
924                 return ENXIO;
925
926         /*
927          * Temporarily map the I/O space so we can read the chip ID register.
928          */
929         sc = kmalloc(sizeof(*sc), M_TEMP, M_WAITOK | M_ZERO);
930         rid = RE_PCI_LOIO;
931         sc->re_res = bus_alloc_resource_any(dev, SYS_RES_IOPORT, &rid,
932                                             RF_ACTIVE);
933         if (sc->re_res == NULL) {
934                 device_printf(dev, "couldn't map ports/memory\n");
935                 kfree(sc, M_TEMP);
936                 return ENXIO;
937         }
938
939         sc->re_btag = rman_get_bustag(sc->re_res);
940         sc->re_bhandle = rman_get_bushandle(sc->re_res);
941
942         txcfg = CSR_READ_4(sc, RE_TXCFG);
943         hwrev = txcfg & RE_TXCFG_HWREV;
944         macmode = txcfg & RE_TXCFG_MACMODE;
945         bus_release_resource(dev, SYS_RES_IOPORT, RE_PCI_LOIO, sc->re_res);
946         kfree(sc, M_TEMP);
947
948         /*
949          * and continue matching for the specific chip...
950          */
951         for (hw_rev = re_hwrevs; hw_rev->re_hwrev != RE_HWREV_NULL; hw_rev++) {
952                 if (hw_rev->re_hwrev == hwrev) {
953                         sc = device_get_softc(dev);
954
955                         sc->re_hwrev = hw_rev->re_hwrev;
956                         sc->re_macver = hw_rev->re_macver;
957                         sc->re_caps = hw_rev->re_caps;
958                         sc->re_maxmtu = hw_rev->re_maxmtu;
959                         sc->re_swcsum_lim = RE_SWCSUM_UNLIMITED;
960
961                         /*
962                          * Apply chip property fixup
963                          */
964                         switch (sc->re_hwrev) {
965                         case RE_HWREV_8169:
966                                 sc->re_swcsum_lim = RE_SWCSUM_LIM_8169;
967                                 break;
968                         case RE_HWREV_8101E1:
969                         case RE_HWREV_8101E2:
970                                 if (macmode == 0)
971                                         sc->re_macver = RE_MACVER_11;
972                                 else if (macmode == 0x200000)
973                                         sc->re_macver = RE_MACVER_12;
974                                 break;
975                         case RE_HWREV_8102E:
976                         case RE_HWREV_8102EL:
977                                 if (macmode == 0)
978                                         sc->re_macver = RE_MACVER_13;
979                                 else if (macmode == 0x100000)
980                                         sc->re_macver = RE_MACVER_14;
981                                 break;
982                         case RE_HWREV_8168B2:
983                         case RE_HWREV_8168B3:
984                                 if (macmode == 0)
985                                         sc->re_macver = RE_MACVER_22;
986                                 break;
987                         case RE_HWREV_8168C:
988                                 if (macmode == 0)
989                                         sc->re_macver = RE_MACVER_24;
990                                 else if (macmode == 0x200000)
991                                         sc->re_macver = RE_MACVER_25;
992                                 else if (macmode == 0x300000)
993                                         sc->re_macver = RE_MACVER_27;
994                                 break;
995                         case RE_HWREV_8168CP:
996                                 if (macmode == 0)
997                                         sc->re_macver = RE_MACVER_26;
998                                 else if (macmode == 0x100000)
999                                         sc->re_macver = RE_MACVER_28;
1000                                 break;
1001                         }
1002                         if (pci_get_pciecap_ptr(dev) != 0)
1003                                 sc->re_caps |= RE_C_PCIE;
1004
1005                         device_set_desc(dev, t->re_name);
1006                         return 0;
1007                 }
1008         }
1009         device_printf(dev, "unknown hwrev 0x%08x, macmode 0x%08x\n",
1010                       hwrev, macmode);
1011         return ENXIO;
1012 }
1013
1014 static void
1015 re_dma_map_desc(void *xarg, bus_dma_segment_t *segs, int nsegs,
1016                 bus_size_t mapsize, int error)
1017 {
1018         struct re_dmaload_arg *arg = xarg;
1019         int i;
1020
1021         if (error)
1022                 return;
1023
1024         if (nsegs > arg->re_nsegs) {
1025                 arg->re_nsegs = 0;
1026                 return;
1027         }
1028
1029         arg->re_nsegs = nsegs;
1030         for (i = 0; i < nsegs; ++i)
1031                 arg->re_segs[i] = segs[i];
1032 }
1033
1034 /*
1035  * Map a single buffer address.
1036  */
1037
1038 static void
1039 re_dma_map_addr(void *arg, bus_dma_segment_t *segs, int nseg, int error)
1040 {
1041         uint32_t *addr;
1042
1043         if (error)
1044                 return;
1045
1046         KASSERT(nseg == 1, ("too many DMA segments, %d should be 1", nseg));
1047         addr = arg;
1048         *addr = segs->ds_addr;
1049 }
1050
1051 static int
1052 re_allocmem(device_t dev)
1053 {
1054         struct re_softc *sc = device_get_softc(dev);
1055         int error, i;
1056
1057         /*
1058          * Allocate list data
1059          */
1060         sc->re_ldata.re_tx_mbuf =
1061         kmalloc(sc->re_tx_desc_cnt * sizeof(struct mbuf *),
1062                 M_DEVBUF, M_ZERO | M_WAITOK);
1063
1064         sc->re_ldata.re_rx_mbuf =
1065         kmalloc(sc->re_rx_desc_cnt * sizeof(struct mbuf *),
1066                 M_DEVBUF, M_ZERO | M_WAITOK);
1067
1068         sc->re_ldata.re_rx_paddr =
1069         kmalloc(sc->re_rx_desc_cnt * sizeof(bus_addr_t),
1070                 M_DEVBUF, M_ZERO | M_WAITOK);
1071
1072         sc->re_ldata.re_tx_dmamap =
1073         kmalloc(sc->re_tx_desc_cnt * sizeof(bus_dmamap_t),
1074                 M_DEVBUF, M_ZERO | M_WAITOK);
1075
1076         sc->re_ldata.re_rx_dmamap =
1077         kmalloc(sc->re_rx_desc_cnt * sizeof(bus_dmamap_t),
1078                 M_DEVBUF, M_ZERO | M_WAITOK);
1079
1080         /*
1081          * Allocate the parent bus DMA tag appropriate for PCI.
1082          */
1083         error = bus_dma_tag_create(NULL,        /* parent */
1084                         1, 0,                   /* alignment, boundary */
1085                         BUS_SPACE_MAXADDR_32BIT,/* lowaddr */
1086                         BUS_SPACE_MAXADDR,      /* highaddr */
1087                         NULL, NULL,             /* filter, filterarg */
1088                         MAXBSIZE, RE_MAXSEGS,   /* maxsize, nsegments */
1089                         BUS_SPACE_MAXSIZE_32BIT,/* maxsegsize */
1090                         BUS_DMA_ALLOCNOW,       /* flags */
1091                         &sc->re_parent_tag);
1092         if (error) {
1093                 device_printf(dev, "could not allocate parent dma tag\n");
1094                 return error;
1095         }
1096
1097         /* Allocate tag for TX descriptor list. */
1098         error = bus_dma_tag_create(sc->re_parent_tag,
1099                         RE_RING_ALIGN, 0,
1100                         BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR,
1101                         NULL, NULL,
1102                         RE_TX_LIST_SZ(sc), 1, RE_TX_LIST_SZ(sc),
1103                         BUS_DMA_ALLOCNOW,
1104                         &sc->re_ldata.re_tx_list_tag);
1105         if (error) {
1106                 device_printf(dev, "could not allocate TX ring dma tag\n");
1107                 return(error);
1108         }
1109
1110         /* Allocate DMA'able memory for the TX ring */
1111         error = bus_dmamem_alloc(sc->re_ldata.re_tx_list_tag,
1112                         (void **)&sc->re_ldata.re_tx_list,
1113                         BUS_DMA_WAITOK | BUS_DMA_ZERO,
1114                         &sc->re_ldata.re_tx_list_map);
1115         if (error) {
1116                 device_printf(dev, "could not allocate TX ring\n");
1117                 bus_dma_tag_destroy(sc->re_ldata.re_tx_list_tag);
1118                 sc->re_ldata.re_tx_list_tag = NULL;
1119                 return(error);
1120         }
1121
1122         /* Load the map for the TX ring. */
1123         error = bus_dmamap_load(sc->re_ldata.re_tx_list_tag,
1124                         sc->re_ldata.re_tx_list_map,
1125                         sc->re_ldata.re_tx_list, RE_TX_LIST_SZ(sc),
1126                         re_dma_map_addr, &sc->re_ldata.re_tx_list_addr,
1127                         BUS_DMA_NOWAIT);
1128         if (error) {
1129                 device_printf(dev, "could not get address of TX ring\n");
1130                 bus_dmamem_free(sc->re_ldata.re_tx_list_tag,
1131                                 sc->re_ldata.re_tx_list,
1132                                 sc->re_ldata.re_tx_list_map);
1133                 bus_dma_tag_destroy(sc->re_ldata.re_tx_list_tag);
1134                 sc->re_ldata.re_tx_list_tag = NULL;
1135                 return(error);
1136         }
1137
1138         /* Allocate tag for RX descriptor list. */
1139         error = bus_dma_tag_create(sc->re_parent_tag,
1140                         RE_RING_ALIGN, 0,
1141                         BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR,
1142                         NULL, NULL,
1143                         RE_RX_LIST_SZ(sc), 1, RE_RX_LIST_SZ(sc),
1144                         BUS_DMA_ALLOCNOW,
1145                         &sc->re_ldata.re_rx_list_tag);
1146         if (error) {
1147                 device_printf(dev, "could not allocate RX ring dma tag\n");
1148                 return(error);
1149         }
1150
1151         /* Allocate DMA'able memory for the RX ring */
1152         error = bus_dmamem_alloc(sc->re_ldata.re_rx_list_tag,
1153                         (void **)&sc->re_ldata.re_rx_list,
1154                         BUS_DMA_WAITOK | BUS_DMA_ZERO,
1155                         &sc->re_ldata.re_rx_list_map);
1156         if (error) {
1157                 device_printf(dev, "could not allocate RX ring\n");
1158                 bus_dma_tag_destroy(sc->re_ldata.re_rx_list_tag);
1159                 sc->re_ldata.re_rx_list_tag = NULL;
1160                 return(error);
1161         }
1162
1163         /* Load the map for the RX ring. */
1164         error = bus_dmamap_load(sc->re_ldata.re_rx_list_tag,
1165                         sc->re_ldata.re_rx_list_map,
1166                         sc->re_ldata.re_rx_list, RE_RX_LIST_SZ(sc),
1167                         re_dma_map_addr, &sc->re_ldata.re_rx_list_addr,
1168                         BUS_DMA_NOWAIT);
1169         if (error) {
1170                 device_printf(dev, "could not get address of RX ring\n");
1171                 bus_dmamem_free(sc->re_ldata.re_rx_list_tag,
1172                                 sc->re_ldata.re_rx_list,
1173                                 sc->re_ldata.re_rx_list_map);
1174                 bus_dma_tag_destroy(sc->re_ldata.re_rx_list_tag);
1175                 sc->re_ldata.re_rx_list_tag = NULL;
1176                 return(error);
1177         }
1178
1179         /* Allocate map for RX/TX mbufs. */
1180         error = bus_dma_tag_create(sc->re_parent_tag,
1181                         ETHER_ALIGN, 0,
1182                         BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR,
1183                         NULL, NULL,
1184                         RE_FRAMELEN_MAX, RE_MAXSEGS, MCLBYTES,
1185                         BUS_DMA_ALLOCNOW,
1186                         &sc->re_ldata.re_mtag);
1187         if (error) {
1188                 device_printf(dev, "could not allocate buf dma tag\n");
1189                 return(error);
1190         }
1191
1192         /* Create spare DMA map for RX */
1193         error = bus_dmamap_create(sc->re_ldata.re_mtag, 0,
1194                         &sc->re_ldata.re_rx_spare);
1195         if (error) {
1196                 device_printf(dev, "can't create spare DMA map for RX\n");
1197                 bus_dma_tag_destroy(sc->re_ldata.re_mtag);
1198                 sc->re_ldata.re_mtag = NULL;
1199                 return error;
1200         }
1201
1202         /* Create DMA maps for TX buffers */
1203         for (i = 0; i < sc->re_tx_desc_cnt; i++) {
1204                 error = bus_dmamap_create(sc->re_ldata.re_mtag, 0,
1205                                 &sc->re_ldata.re_tx_dmamap[i]);
1206                 if (error) {
1207                         device_printf(dev, "can't create DMA map for TX buf\n");
1208                         re_freebufmem(sc, i, 0);
1209                         return(error);
1210                 }
1211         }
1212
1213         /* Create DMA maps for RX buffers */
1214         for (i = 0; i < sc->re_rx_desc_cnt; i++) {
1215                 error = bus_dmamap_create(sc->re_ldata.re_mtag, 0,
1216                                 &sc->re_ldata.re_rx_dmamap[i]);
1217                 if (error) {
1218                         device_printf(dev, "can't create DMA map for RX buf\n");
1219                         re_freebufmem(sc, sc->re_tx_desc_cnt, i);
1220                         return(error);
1221                 }
1222         }
1223
1224         /* Create jumbo buffer pool for RX if required */
1225         if (sc->re_caps & RE_C_CONTIGRX) {
1226                 error = re_jpool_alloc(sc);
1227                 if (error) {
1228                         re_jpool_free(sc);
1229                         /* Disable jumbo frame support */
1230                         sc->re_maxmtu = ETHERMTU;
1231                 }
1232         }
1233         return(0);
1234 }
1235
1236 static void
1237 re_freebufmem(struct re_softc *sc, int tx_cnt, int rx_cnt)
1238 {
1239         int i;
1240
1241         /* Destroy all the RX and TX buffer maps */
1242         if (sc->re_ldata.re_mtag) {
1243                 for (i = 0; i < tx_cnt; i++) {
1244                         bus_dmamap_destroy(sc->re_ldata.re_mtag,
1245                                            sc->re_ldata.re_tx_dmamap[i]);
1246                 }
1247                 for (i = 0; i < rx_cnt; i++) {
1248                         bus_dmamap_destroy(sc->re_ldata.re_mtag,
1249                                            sc->re_ldata.re_rx_dmamap[i]);
1250                 }
1251                 bus_dmamap_destroy(sc->re_ldata.re_mtag,
1252                                    sc->re_ldata.re_rx_spare);
1253                 bus_dma_tag_destroy(sc->re_ldata.re_mtag);
1254                 sc->re_ldata.re_mtag = NULL;
1255         }
1256 }
1257
1258 static void
1259 re_freemem(device_t dev)
1260 {
1261         struct re_softc *sc = device_get_softc(dev);
1262
1263         /* Unload and free the RX DMA ring memory and map */
1264         if (sc->re_ldata.re_rx_list_tag) {
1265                 bus_dmamap_unload(sc->re_ldata.re_rx_list_tag,
1266                                   sc->re_ldata.re_rx_list_map);
1267                 bus_dmamem_free(sc->re_ldata.re_rx_list_tag,
1268                                 sc->re_ldata.re_rx_list,
1269                                 sc->re_ldata.re_rx_list_map);
1270                 bus_dma_tag_destroy(sc->re_ldata.re_rx_list_tag);
1271         }
1272
1273         /* Unload and free the TX DMA ring memory and map */
1274         if (sc->re_ldata.re_tx_list_tag) {
1275                 bus_dmamap_unload(sc->re_ldata.re_tx_list_tag,
1276                                   sc->re_ldata.re_tx_list_map);
1277                 bus_dmamem_free(sc->re_ldata.re_tx_list_tag,
1278                                 sc->re_ldata.re_tx_list,
1279                                 sc->re_ldata.re_tx_list_map);
1280                 bus_dma_tag_destroy(sc->re_ldata.re_tx_list_tag);
1281         }
1282
1283         /* Free RX/TX buf DMA stuffs */
1284         re_freebufmem(sc, sc->re_tx_desc_cnt, sc->re_rx_desc_cnt);
1285
1286         /* Unload and free the stats buffer and map */
1287         if (sc->re_ldata.re_stag) {
1288                 bus_dmamap_unload(sc->re_ldata.re_stag,
1289                                   sc->re_ldata.re_rx_list_map);
1290                 bus_dmamem_free(sc->re_ldata.re_stag,
1291                                 sc->re_ldata.re_stats,
1292                                 sc->re_ldata.re_smap);
1293                 bus_dma_tag_destroy(sc->re_ldata.re_stag);
1294         }
1295
1296         if (sc->re_caps & RE_C_CONTIGRX)
1297                 re_jpool_free(sc);
1298
1299         if (sc->re_parent_tag)
1300                 bus_dma_tag_destroy(sc->re_parent_tag);
1301
1302         if (sc->re_ldata.re_tx_mbuf != NULL)
1303                 kfree(sc->re_ldata.re_tx_mbuf, M_DEVBUF);
1304         if (sc->re_ldata.re_rx_mbuf != NULL)
1305                 kfree(sc->re_ldata.re_rx_mbuf, M_DEVBUF);
1306         if (sc->re_ldata.re_rx_paddr != NULL)
1307                 kfree(sc->re_ldata.re_rx_paddr, M_DEVBUF);
1308         if (sc->re_ldata.re_tx_dmamap != NULL)
1309                 kfree(sc->re_ldata.re_tx_dmamap, M_DEVBUF);
1310         if (sc->re_ldata.re_rx_dmamap != NULL)
1311                 kfree(sc->re_ldata.re_rx_dmamap, M_DEVBUF);
1312 }
1313
1314 /*
1315  * Attach the interface. Allocate softc structures, do ifmedia
1316  * setup and ethernet/BPF attach.
1317  */
1318 static int
1319 re_attach(device_t dev)
1320 {
1321         struct re_softc *sc = device_get_softc(dev);
1322         struct ifnet *ifp;
1323         uint8_t eaddr[ETHER_ADDR_LEN];
1324         int error = 0, rid, qlen;
1325
1326         callout_init(&sc->re_timer);
1327         sc->re_dev = dev;
1328
1329         if (RE_IS_8139CP(sc)) {
1330                 sc->re_rx_desc_cnt = RE_RX_DESC_CNT_8139CP;
1331                 sc->re_tx_desc_cnt = RE_TX_DESC_CNT_8139CP;
1332         } else {
1333                 sc->re_rx_desc_cnt = re_rx_desc_count;
1334                 if (sc->re_rx_desc_cnt > RE_RX_DESC_CNT_MAX)
1335                         sc->re_rx_desc_cnt = RE_RX_DESC_CNT_MAX;
1336
1337                 sc->re_tx_desc_cnt = re_tx_desc_count;
1338                 if (sc->re_tx_desc_cnt > RE_TX_DESC_CNT_MAX)
1339                         sc->re_tx_desc_cnt = RE_TX_DESC_CNT_MAX;
1340         }
1341
1342         qlen = RE_IFQ_MAXLEN;
1343         if (sc->re_tx_desc_cnt > qlen)
1344                 qlen = sc->re_tx_desc_cnt;
1345
1346         sc->re_rxbuf_size = MCLBYTES;
1347         sc->re_newbuf = re_newbuf_std;
1348
1349         sc->re_tx_time = 5;             /* 125us */
1350         sc->re_rx_time = 2;             /* 50us */
1351         if (sc->re_caps & RE_C_PCIE)
1352                 sc->re_sim_time = 75;   /* 75us */
1353         else
1354                 sc->re_sim_time = 125;  /* 125us */
1355         sc->re_imtype = RE_IMTYPE_SIM;  /* simulated interrupt moderation */
1356         re_config_imtype(sc, sc->re_imtype);
1357
1358         sysctl_ctx_init(&sc->re_sysctl_ctx);
1359         sc->re_sysctl_tree = SYSCTL_ADD_NODE(&sc->re_sysctl_ctx,
1360                                              SYSCTL_STATIC_CHILDREN(_hw),
1361                                              OID_AUTO,
1362                                              device_get_nameunit(dev),
1363                                              CTLFLAG_RD, 0, "");
1364         if (sc->re_sysctl_tree == NULL) {
1365                 device_printf(dev, "can't add sysctl node\n");
1366                 error = ENXIO;
1367                 goto fail;
1368         }
1369         SYSCTL_ADD_INT(&sc->re_sysctl_ctx,
1370                        SYSCTL_CHILDREN(sc->re_sysctl_tree), OID_AUTO,
1371                        "rx_desc_count", CTLFLAG_RD, &sc->re_rx_desc_cnt,
1372                        0, "RX desc count");
1373         SYSCTL_ADD_INT(&sc->re_sysctl_ctx,
1374                        SYSCTL_CHILDREN(sc->re_sysctl_tree), OID_AUTO,
1375                        "tx_desc_count", CTLFLAG_RD, &sc->re_tx_desc_cnt,
1376                        0, "TX desc count");
1377         SYSCTL_ADD_PROC(&sc->re_sysctl_ctx,
1378                         SYSCTL_CHILDREN(sc->re_sysctl_tree),
1379                         OID_AUTO, "sim_time",
1380                         CTLTYPE_INT | CTLFLAG_RW,
1381                         sc, 0, re_sysctl_simtime, "I",
1382                         "Simulated interrupt moderation time (usec).");
1383         SYSCTL_ADD_PROC(&sc->re_sysctl_ctx,
1384                         SYSCTL_CHILDREN(sc->re_sysctl_tree),
1385                         OID_AUTO, "imtype",
1386                         CTLTYPE_INT | CTLFLAG_RW,
1387                         sc, 0, re_sysctl_imtype, "I",
1388                         "Interrupt moderation type -- "
1389                         "0:disable, 1:simulated, "
1390                         "2:hardware(if supported)");
1391         if (sc->re_caps & RE_C_HWIM) {
1392                 SYSCTL_ADD_PROC(&sc->re_sysctl_ctx,
1393                                 SYSCTL_CHILDREN(sc->re_sysctl_tree),
1394                                 OID_AUTO, "hw_rxtime",
1395                                 CTLTYPE_INT | CTLFLAG_RW,
1396                                 sc, 0, re_sysctl_rxtime, "I",
1397                                 "Hardware interrupt moderation time "
1398                                 "(unit: 25usec).");
1399                 SYSCTL_ADD_PROC(&sc->re_sysctl_ctx,
1400                                 SYSCTL_CHILDREN(sc->re_sysctl_tree),
1401                                 OID_AUTO, "hw_txtime",
1402                                 CTLTYPE_INT | CTLFLAG_RW,
1403                                 sc, 0, re_sysctl_txtime, "I",
1404                                 "Hardware interrupt moderation time "
1405                                 "(unit: 25usec).");
1406         }
1407
1408 #ifndef BURN_BRIDGES
1409         /*
1410          * Handle power management nonsense.
1411          */
1412
1413         if (pci_get_powerstate(dev) != PCI_POWERSTATE_D0) {
1414                 uint32_t membase, irq;
1415
1416                 /* Save important PCI config data. */
1417                 membase = pci_read_config(dev, RE_PCI_LOMEM, 4);
1418                 irq = pci_read_config(dev, PCIR_INTLINE, 4);
1419
1420                 /* Reset the power state. */
1421                 device_printf(dev, "chip is in D%d power mode "
1422                     "-- setting to D0\n", pci_get_powerstate(dev));
1423
1424                 pci_set_powerstate(dev, PCI_POWERSTATE_D0);
1425
1426                 /* Restore PCI config data. */
1427                 pci_write_config(dev, RE_PCI_LOMEM, membase, 4);
1428                 pci_write_config(dev, PCIR_INTLINE, irq, 4);
1429         }
1430 #endif
1431         /*
1432          * Map control/status registers.
1433          */
1434         pci_enable_busmaster(dev);
1435
1436         rid = RE_PCI_LOIO;
1437         sc->re_res = bus_alloc_resource_any(dev, SYS_RES_IOPORT, &rid,
1438                                             RF_ACTIVE);
1439
1440         if (sc->re_res == NULL) {
1441                 device_printf(dev, "couldn't map ports\n");
1442                 error = ENXIO;
1443                 goto fail;
1444         }
1445
1446         sc->re_btag = rman_get_bustag(sc->re_res);
1447         sc->re_bhandle = rman_get_bushandle(sc->re_res);
1448
1449         /* Allocate interrupt */
1450         rid = 0;
1451         sc->re_irq = bus_alloc_resource_any(dev, SYS_RES_IRQ, &rid,
1452                                             RF_SHAREABLE | RF_ACTIVE);
1453
1454         if (sc->re_irq == NULL) {
1455                 device_printf(dev, "couldn't map interrupt\n");
1456                 error = ENXIO;
1457                 goto fail;
1458         }
1459
1460         /* Reset the adapter. */
1461         re_reset(sc);
1462
1463         if (RE_IS_8139CP(sc)) {
1464                 sc->re_bus_speed = 33; /* XXX */
1465         } else if (sc->re_caps & RE_C_PCIE) {
1466                 sc->re_bus_speed = 125;
1467         } else {
1468                 uint8_t cfg2;
1469
1470                 cfg2 = CSR_READ_1(sc, RE_CFG2);
1471                 switch (cfg2 & RE_CFG2_PCICLK_MASK) {
1472                 case RE_CFG2_PCICLK_33MHZ:
1473                         sc->re_bus_speed = 33;
1474                         break;
1475                 case RE_CFG2_PCICLK_66MHZ:
1476                         sc->re_bus_speed = 66;
1477                         break;
1478                 default:
1479                         device_printf(dev, "unknown bus speed, assume 33MHz\n");
1480                         sc->re_bus_speed = 33;
1481                         break;
1482                 }
1483                 if (cfg2 & RE_CFG2_PCI64)
1484                         sc->re_caps |= RE_C_PCI64;
1485         }
1486         device_printf(dev, "Hardware rev. 0x%08x; MAC ver. 0x%02x; "
1487                       "PCI%s %dMHz\n",
1488                       sc->re_hwrev, sc->re_macver,
1489                       (sc->re_caps & RE_C_PCIE) ?
1490                       "-E" : ((sc->re_caps & RE_C_PCI64) ? "64" : "32"),
1491                       sc->re_bus_speed);
1492
1493         /*
1494          * NOTE:
1495          * DO NOT try to adjust config1 and config5 which was spotted in
1496          * Realtek's Linux drivers.  It will _permanently_ damage certain
1497          * cards EEPROM, e.g. one of my 8168B (0x38000000) card ...
1498          */
1499
1500         re_get_eaddr(sc, eaddr);
1501
1502         if (!RE_IS_8139CP(sc)) {
1503                 /* Set RX length mask */
1504                 sc->re_rxlenmask = RE_RDESC_STAT_GFRAGLEN;
1505                 sc->re_txstart = RE_GTXSTART;
1506         } else {
1507                 /* Set RX length mask */
1508                 sc->re_rxlenmask = RE_RDESC_STAT_FRAGLEN;
1509                 sc->re_txstart = RE_TXSTART;
1510         }
1511
1512         /* Allocate DMA stuffs */
1513         error = re_allocmem(dev);
1514         if (error)
1515                 goto fail;
1516
1517         /*
1518          * Apply some magic PCI settings from Realtek ...
1519          */
1520         if (sc->re_caps & RE_C_8169)
1521                 pci_write_config(dev, PCIR_CACHELNSZ, 0x8, 1);
1522         pci_write_config(dev, PCIR_LATTIMER, 0x40, 1);
1523
1524         if (sc->re_caps & RE_C_MAC2) {
1525                 /*
1526                  * Following part is extracted from Realtek BSD driver v176.
1527                  * However, this does _not_ make much/any sense:
1528                  * 8168C's PCI Express device control is located at 0x78,
1529                  * so the reading from 0x79 (higher part of 0x78) and setting
1530                  * the 4~6bits intend to enlarge the "max read request size"
1531                  * (we will do it).  The content of the rest part of this
1532                  * register is not meaningful to other PCI registers, so
1533                  * writing the value to 0x54 could be completely wrong.
1534                  * 0x80 is the lower part of PCI Express device status, non-
1535                  * reserved bits are RW1C, writing 0 to them will not have
1536                  * any effect at all.
1537                  */
1538 #ifdef foo
1539                 uint8_t val;
1540
1541                 val = pci_read_config(dev, 0x79, 1);
1542                 val = (val & ~0x70) | 0x50;
1543                 pci_write_config(dev, 0x54, val, 1);
1544                 pci_write_config(dev, 0x80, 0, 1);
1545 #endif
1546         }
1547
1548         /*
1549          * Apply some PHY fixup from Realtek ...
1550          */
1551         if (sc->re_hwrev == RE_HWREV_8110S) {
1552                 CSR_WRITE_1(sc, 0x82, 1);
1553                 re_miibus_writereg(dev, 1, 0xb, 0);
1554         }
1555         if (sc->re_caps & RE_C_PHYPMGT) {
1556                 /* Power up PHY */
1557                 re_miibus_writereg(dev, 1, 0x1f, 0);
1558                 re_miibus_writereg(dev, 1, 0xe, 0);
1559         }
1560
1561         /* Do MII setup */
1562         if (mii_phy_probe(dev, &sc->re_miibus,
1563             re_ifmedia_upd, re_ifmedia_sts)) {
1564                 device_printf(dev, "MII without any phy!\n");
1565                 error = ENXIO;
1566                 goto fail;
1567         }
1568
1569         ifp = &sc->arpcom.ac_if;
1570         ifp->if_softc = sc;
1571         if_initname(ifp, device_get_name(dev), device_get_unit(dev));
1572         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
1573         ifp->if_ioctl = re_ioctl;
1574         ifp->if_start = re_start;
1575 #ifdef DEVICE_POLLING
1576         ifp->if_poll = re_poll;
1577 #endif
1578         ifp->if_watchdog = re_watchdog;
1579         ifp->if_init = re_init;
1580         if (!RE_IS_8139CP(sc)) /* XXX */
1581                 ifp->if_baudrate = 1000000000;
1582         else
1583                 ifp->if_baudrate = 100000000;
1584         ifq_set_maxlen(&ifp->if_snd, qlen);
1585         ifq_set_ready(&ifp->if_snd);
1586
1587         ifp->if_capabilities = IFCAP_VLAN_MTU | IFCAP_VLAN_HWTAGGING;
1588         if (sc->re_caps & RE_C_HWCSUM)
1589                 ifp->if_capabilities |= IFCAP_HWCSUM;
1590
1591         ifp->if_capenable = ifp->if_capabilities;
1592         if (ifp->if_capabilities & IFCAP_HWCSUM)
1593                 ifp->if_hwassist = RE_CSUM_FEATURES;
1594         else
1595                 ifp->if_hwassist = 0;
1596
1597         /*
1598          * Call MI attach routine.
1599          */
1600         ether_ifattach(ifp, eaddr, NULL);
1601
1602 #ifdef RE_DIAG
1603         /*
1604          * Perform hardware diagnostic on the original RTL8169.
1605          * Some 32-bit cards were incorrectly wired and would
1606          * malfunction if plugged into a 64-bit slot.
1607          */
1608         if (sc->re_hwrev == RE_HWREV_8169) {
1609                 lwkt_serialize_enter(ifp->if_serializer);
1610                 error = re_diag(sc);
1611                 lwkt_serialize_exit(ifp->if_serializer);
1612
1613                 if (error) {
1614                         device_printf(dev, "hardware diagnostic failure\n");
1615                         ether_ifdetach(ifp);
1616                         goto fail;
1617                 }
1618         }
1619 #endif  /* RE_DIAG */
1620
1621         /* Hook interrupt last to avoid having to lock softc */
1622         error = bus_setup_intr(dev, sc->re_irq, INTR_MPSAFE, re_intr, sc,
1623                                &sc->re_intrhand, ifp->if_serializer);
1624
1625         if (error) {
1626                 device_printf(dev, "couldn't set up irq\n");
1627                 ether_ifdetach(ifp);
1628                 goto fail;
1629         }
1630
1631         ifp->if_cpuid = ithread_cpuid(rman_get_start(sc->re_irq));
1632         KKASSERT(ifp->if_cpuid >= 0 && ifp->if_cpuid < ncpus);
1633
1634 fail:
1635         if (error)
1636                 re_detach(dev);
1637
1638         return (error);
1639 }
1640
1641 /*
1642  * Shutdown hardware and free up resources. This can be called any
1643  * time after the mutex has been initialized. It is called in both
1644  * the error case in attach and the normal detach case so it needs
1645  * to be careful about only freeing resources that have actually been
1646  * allocated.
1647  */
1648 static int
1649 re_detach(device_t dev)
1650 {
1651         struct re_softc *sc = device_get_softc(dev);
1652         struct ifnet *ifp = &sc->arpcom.ac_if;
1653
1654         /* These should only be active if attach succeeded */
1655         if (device_is_attached(dev)) {
1656                 lwkt_serialize_enter(ifp->if_serializer);
1657                 re_stop(sc);
1658                 bus_teardown_intr(dev, sc->re_irq, sc->re_intrhand);
1659                 lwkt_serialize_exit(ifp->if_serializer);
1660
1661                 ether_ifdetach(ifp);
1662         }
1663         if (sc->re_miibus)
1664                 device_delete_child(dev, sc->re_miibus);
1665         bus_generic_detach(dev);
1666
1667         if (sc->re_sysctl_tree != NULL)
1668                 sysctl_ctx_free(&sc->re_sysctl_ctx);
1669
1670         if (sc->re_irq)
1671                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->re_irq);
1672         if (sc->re_res) {
1673                 bus_release_resource(dev, SYS_RES_IOPORT, RE_PCI_LOIO,
1674                                      sc->re_res);
1675         }
1676
1677         /* Free DMA stuffs */
1678         re_freemem(dev);
1679
1680         return(0);
1681 }
1682
1683 static void
1684 re_setup_rxdesc(struct re_softc *sc, int idx)
1685 {
1686         bus_addr_t paddr;
1687         uint32_t cmdstat;
1688         struct re_desc *d;
1689
1690         paddr = sc->re_ldata.re_rx_paddr[idx];
1691         d = &sc->re_ldata.re_rx_list[idx];
1692
1693         d->re_bufaddr_lo = htole32(RE_ADDR_LO(paddr));
1694         d->re_bufaddr_hi = htole32(RE_ADDR_HI(paddr));
1695
1696         cmdstat = sc->re_rxbuf_size | RE_RDESC_CMD_OWN;
1697         if (idx == (sc->re_rx_desc_cnt - 1))
1698                 cmdstat |= RE_RDESC_CMD_EOR;
1699         d->re_cmdstat = htole32(cmdstat);
1700 }
1701
1702 static int
1703 re_newbuf_std(struct re_softc *sc, int idx, int init)
1704 {
1705         struct re_dmaload_arg arg;
1706         bus_dma_segment_t seg;
1707         bus_dmamap_t map;
1708         struct mbuf *m;
1709         int error;
1710
1711         m = m_getcl(init ? MB_WAIT : MB_DONTWAIT, MT_DATA, M_PKTHDR);
1712         if (m == NULL) {
1713                 error = ENOBUFS;
1714
1715                 if (init) {
1716                         if_printf(&sc->arpcom.ac_if, "m_getcl failed\n");
1717                         return error;
1718                 } else {
1719                         goto back;
1720                 }
1721         }
1722         m->m_len = m->m_pkthdr.len = MCLBYTES;
1723
1724         /*
1725          * NOTE:
1726          * Some re(4) chips(e.g. RTL8101E) need address of the receive buffer
1727          * to be 8-byte aligned, so don't call m_adj(m, ETHER_ALIGN) here.
1728          */
1729
1730         arg.re_nsegs = 1;
1731         arg.re_segs = &seg;
1732         error = bus_dmamap_load_mbuf(sc->re_ldata.re_mtag,
1733                                      sc->re_ldata.re_rx_spare, m,
1734                                      re_dma_map_desc, &arg, BUS_DMA_NOWAIT);
1735         if (error || arg.re_nsegs == 0) {
1736                 if (!error) {
1737                         if_printf(&sc->arpcom.ac_if, "too many segments?!\n");
1738                         bus_dmamap_unload(sc->re_ldata.re_mtag,
1739                                           sc->re_ldata.re_rx_spare);
1740                         error = EFBIG;
1741                 }
1742                 m_freem(m);
1743
1744                 if (init) {
1745                         if_printf(&sc->arpcom.ac_if, "can't load RX mbuf\n");
1746                         return error;
1747                 } else {
1748                         goto back;
1749                 }
1750         }
1751
1752         if (!init) {
1753                 bus_dmamap_sync(sc->re_ldata.re_mtag,
1754                                 sc->re_ldata.re_rx_dmamap[idx],
1755                                 BUS_DMASYNC_POSTREAD);
1756                 bus_dmamap_unload(sc->re_ldata.re_mtag,
1757                                   sc->re_ldata.re_rx_dmamap[idx]);
1758         }
1759         sc->re_ldata.re_rx_mbuf[idx] = m;
1760         sc->re_ldata.re_rx_paddr[idx] = seg.ds_addr;
1761
1762         map = sc->re_ldata.re_rx_dmamap[idx];
1763         sc->re_ldata.re_rx_dmamap[idx] = sc->re_ldata.re_rx_spare;
1764         sc->re_ldata.re_rx_spare = map;
1765 back:
1766         re_setup_rxdesc(sc, idx);
1767         return error;
1768 }
1769
1770 static int
1771 re_newbuf_jumbo(struct re_softc *sc, int idx, int init)
1772 {
1773         struct mbuf *m;
1774         struct re_jbuf *jbuf;
1775         int error = 0;
1776
1777         MGETHDR(m, init ? MB_WAIT : MB_DONTWAIT, MT_DATA);
1778         if (m == NULL) {
1779                 error = ENOBUFS;
1780                 if (init) {
1781                         if_printf(&sc->arpcom.ac_if, "MGETHDR failed\n");
1782                         return error;
1783                 } else {
1784                         goto back;
1785                 }
1786         }
1787
1788         jbuf = re_jbuf_alloc(sc);
1789         if (jbuf == NULL) {
1790                 m_freem(m);
1791
1792                 error = ENOBUFS;
1793                 if (init) {
1794                         if_printf(&sc->arpcom.ac_if, "jpool is empty\n");
1795                         return error;
1796                 } else {
1797                         goto back;
1798                 }
1799         }
1800
1801         m->m_ext.ext_arg = jbuf;
1802         m->m_ext.ext_buf = jbuf->re_buf;
1803         m->m_ext.ext_free = re_jbuf_free;
1804         m->m_ext.ext_ref = re_jbuf_ref;
1805         m->m_ext.ext_size = sc->re_rxbuf_size;
1806
1807         m->m_data = m->m_ext.ext_buf;
1808         m->m_flags |= M_EXT;
1809         m->m_len = m->m_pkthdr.len = m->m_ext.ext_size;
1810
1811         /*
1812          * NOTE:
1813          * Some re(4) chips(e.g. RTL8101E) need address of the receive buffer
1814          * to be 8-byte aligned, so don't call m_adj(m, ETHER_ALIGN) here.
1815          */
1816
1817         sc->re_ldata.re_rx_mbuf[idx] = m;
1818         sc->re_ldata.re_rx_paddr[idx] = jbuf->re_paddr;
1819 back:
1820         re_setup_rxdesc(sc, idx);
1821         return error;
1822 }
1823
1824 static int
1825 re_tx_list_init(struct re_softc *sc)
1826 {
1827         bzero(sc->re_ldata.re_tx_list, RE_TX_LIST_SZ(sc));
1828
1829         /* Flush the TX descriptors */
1830         bus_dmamap_sync(sc->re_ldata.re_tx_list_tag,
1831                         sc->re_ldata.re_tx_list_map, BUS_DMASYNC_PREWRITE);
1832
1833         sc->re_ldata.re_tx_prodidx = 0;
1834         sc->re_ldata.re_tx_considx = 0;
1835         sc->re_ldata.re_tx_free = sc->re_tx_desc_cnt;
1836
1837         return(0);
1838 }
1839
1840 static int
1841 re_rx_list_init(struct re_softc *sc)
1842 {
1843         int i, error;
1844
1845         bzero(sc->re_ldata.re_rx_list, RE_RX_LIST_SZ(sc));
1846
1847         for (i = 0; i < sc->re_rx_desc_cnt; i++) {
1848                 error = sc->re_newbuf(sc, i, 1);
1849                 if (error)
1850                         return(error);
1851         }
1852
1853         /* Flush the RX descriptors */
1854         bus_dmamap_sync(sc->re_ldata.re_rx_list_tag,
1855                         sc->re_ldata.re_rx_list_map, BUS_DMASYNC_PREWRITE);
1856
1857         sc->re_ldata.re_rx_prodidx = 0;
1858         sc->re_head = sc->re_tail = NULL;
1859
1860         return(0);
1861 }
1862
1863 #define RE_IP4_PACKET   0x1
1864 #define RE_TCP_PACKET   0x2
1865 #define RE_UDP_PACKET   0x4
1866
1867 static __inline uint8_t
1868 re_packet_type(struct re_softc *sc, uint32_t rxstat, uint32_t rxctrl)
1869 {
1870         uint8_t packet_type = 0;
1871
1872         if (sc->re_caps & RE_C_MAC2) {
1873                 if (rxctrl & RE_RDESC_CTL_PROTOIP4)
1874                         packet_type |= RE_IP4_PACKET;
1875         } else {
1876                 if (rxstat & RE_RDESC_STAT_PROTOID)
1877                         packet_type |= RE_IP4_PACKET;
1878         }
1879         if (RE_TCPPKT(rxstat))
1880                 packet_type |= RE_TCP_PACKET;
1881         else if (RE_UDPPKT(rxstat))
1882                 packet_type |= RE_UDP_PACKET;
1883         return packet_type;
1884 }
1885
1886 /*
1887  * RX handler for C+ and 8169. For the gigE chips, we support
1888  * the reception of jumbo frames that have been fragmented
1889  * across multiple 2K mbuf cluster buffers.
1890  */
1891 static int
1892 re_rxeof(struct re_softc *sc)
1893 {
1894         struct ifnet *ifp = &sc->arpcom.ac_if;
1895         struct mbuf *m;
1896         struct re_desc  *cur_rx;
1897         uint32_t rxstat, rxctrl;
1898         int i, total_len, rx = 0;
1899         struct mbuf_chain chain[MAXCPU];
1900
1901         /* Invalidate the descriptor memory */
1902
1903         bus_dmamap_sync(sc->re_ldata.re_rx_list_tag,
1904                         sc->re_ldata.re_rx_list_map, BUS_DMASYNC_POSTREAD);
1905
1906         ether_input_chain_init(chain);
1907
1908         for (i = sc->re_ldata.re_rx_prodidx;
1909              RE_OWN(&sc->re_ldata.re_rx_list[i]) == 0; RE_RXDESC_INC(sc, i)) {
1910                 cur_rx = &sc->re_ldata.re_rx_list[i];
1911                 m = sc->re_ldata.re_rx_mbuf[i];
1912                 total_len = RE_RXBYTES(cur_rx);
1913                 rxstat = le32toh(cur_rx->re_cmdstat);
1914                 rxctrl = le32toh(cur_rx->re_control);
1915
1916                 rx = 1;
1917
1918 #ifdef INVARIANTS
1919                 if (sc->re_flags & RE_F_USE_JPOOL)
1920                         KKASSERT(rxstat & RE_RDESC_STAT_EOF);
1921 #endif
1922
1923                 if ((rxstat & RE_RDESC_STAT_EOF) == 0) {
1924                         if (sc->re_flags & RE_F_DROP_RXFRAG) {
1925                                 re_setup_rxdesc(sc, i);
1926                                 continue;
1927                         }
1928
1929                         if (sc->re_newbuf(sc, i, 0)) {
1930                                 /* Drop upcoming fragments */
1931                                 sc->re_flags |= RE_F_DROP_RXFRAG;
1932                                 continue;
1933                         }
1934
1935                         m->m_len = MCLBYTES;
1936                         if (sc->re_head == NULL) {
1937                                 sc->re_head = sc->re_tail = m;
1938                         } else {
1939                                 sc->re_tail->m_next = m;
1940                                 sc->re_tail = m;
1941                         }
1942                         continue;
1943                 } else if (sc->re_flags & RE_F_DROP_RXFRAG) {
1944                         /*
1945                          * Last fragment of a multi-fragment packet.
1946                          *
1947                          * Since error already happened, this fragment
1948                          * must be dropped as well as the fragment chain.
1949                          */
1950                         re_setup_rxdesc(sc, i);
1951                         re_free_rxchain(sc);
1952                         sc->re_flags &= ~RE_F_DROP_RXFRAG;
1953                         continue;
1954                 }
1955
1956                 /*
1957                  * NOTE: for the 8139C+, the frame length field
1958                  * is always 12 bits in size, but for the gigE chips,
1959                  * it is 13 bits (since the max RX frame length is 16K).
1960                  * Unfortunately, all 32 bits in the status word
1961                  * were already used, so to make room for the extra
1962                  * length bit, RealTek took out the 'frame alignment
1963                  * error' bit and shifted the other status bits
1964                  * over one slot. The OWN, EOR, FS and LS bits are
1965                  * still in the same places. We have already extracted
1966                  * the frame length and checked the OWN bit, so rather
1967                  * than using an alternate bit mapping, we shift the
1968                  * status bits one space to the right so we can evaluate
1969                  * them using the 8169 status as though it was in the
1970                  * same format as that of the 8139C+.
1971                  */
1972                 if (!RE_IS_8139CP(sc))
1973                         rxstat >>= 1;
1974
1975                 if (rxstat & RE_RDESC_STAT_RXERRSUM) {
1976                         ifp->if_ierrors++;
1977                         /*
1978                          * If this is part of a multi-fragment packet,
1979                          * discard all the pieces.
1980                          */
1981                         re_free_rxchain(sc);
1982                         re_setup_rxdesc(sc, i);
1983                         continue;
1984                 }
1985
1986                 /*
1987                  * If allocating a replacement mbuf fails,
1988                  * reload the current one.
1989                  */
1990
1991                 if (sc->re_newbuf(sc, i, 0)) {
1992                         ifp->if_ierrors++;
1993                         continue;
1994                 }
1995
1996                 if (sc->re_head != NULL) {
1997                         m->m_len = total_len % MCLBYTES;
1998                         /* 
1999                          * Special case: if there's 4 bytes or less
2000                          * in this buffer, the mbuf can be discarded:
2001                          * the last 4 bytes is the CRC, which we don't
2002                          * care about anyway.
2003                          */
2004                         if (m->m_len <= ETHER_CRC_LEN) {
2005                                 sc->re_tail->m_len -=
2006                                     (ETHER_CRC_LEN - m->m_len);
2007                                 m_freem(m);
2008                         } else {
2009                                 m->m_len -= ETHER_CRC_LEN;
2010                                 sc->re_tail->m_next = m;
2011                         }
2012                         m = sc->re_head;
2013                         sc->re_head = sc->re_tail = NULL;
2014                         m->m_pkthdr.len = total_len - ETHER_CRC_LEN;
2015                 } else {
2016                         m->m_pkthdr.len = m->m_len =
2017                             (total_len - ETHER_CRC_LEN);
2018                 }
2019
2020                 ifp->if_ipackets++;
2021                 m->m_pkthdr.rcvif = ifp;
2022
2023                 /* Do RX checksumming if enabled */
2024
2025                 if (ifp->if_capenable & IFCAP_RXCSUM) {
2026                         uint8_t packet_type;
2027
2028                         packet_type = re_packet_type(sc, rxstat, rxctrl);
2029
2030                         /* Check IP header checksum */
2031                         if (packet_type & RE_IP4_PACKET) {
2032                                 m->m_pkthdr.csum_flags |= CSUM_IP_CHECKED;
2033                                 if ((rxstat & RE_RDESC_STAT_IPSUMBAD) == 0)
2034                                         m->m_pkthdr.csum_flags |= CSUM_IP_VALID;
2035                         }
2036
2037                         /* Check TCP/UDP checksum */
2038                         if (((packet_type & RE_TCP_PACKET) &&
2039                              (rxstat & RE_RDESC_STAT_TCPSUMBAD) == 0) ||
2040                             ((packet_type & RE_UDP_PACKET) &&
2041                              (rxstat & RE_RDESC_STAT_UDPSUMBAD) == 0)) {
2042                                 m->m_pkthdr.csum_flags |=
2043                                     CSUM_DATA_VALID|CSUM_PSEUDO_HDR|
2044                                     CSUM_FRAG_NOT_CHECKED;
2045                                 m->m_pkthdr.csum_data = 0xffff;
2046                         }
2047                 }
2048
2049                 if (rxctrl & RE_RDESC_CTL_HASTAG) {
2050                         m->m_flags |= M_VLANTAG;
2051                         m->m_pkthdr.ether_vlantag =
2052                                 be16toh((rxctrl & RE_RDESC_CTL_TAGDATA));
2053                 }
2054                 ether_input_chain(ifp, m, chain);
2055         }
2056
2057         ether_input_dispatch(chain);
2058
2059         /* Flush the RX DMA ring */
2060
2061         bus_dmamap_sync(sc->re_ldata.re_rx_list_tag,
2062                         sc->re_ldata.re_rx_list_map, BUS_DMASYNC_PREWRITE);
2063
2064         sc->re_ldata.re_rx_prodidx = i;
2065
2066         return rx;
2067 }
2068
2069 #undef RE_IP4_PACKET
2070 #undef RE_TCP_PACKET
2071 #undef RE_UDP_PACKET
2072
2073 static int
2074 re_tx_collect(struct re_softc *sc)
2075 {
2076         struct ifnet *ifp = &sc->arpcom.ac_if;
2077         uint32_t txstat;
2078         int idx, tx = 0;
2079
2080         /* Invalidate the TX descriptor list */
2081         bus_dmamap_sync(sc->re_ldata.re_tx_list_tag,
2082                         sc->re_ldata.re_tx_list_map, BUS_DMASYNC_POSTREAD);
2083
2084         for (idx = sc->re_ldata.re_tx_considx;
2085              sc->re_ldata.re_tx_free < sc->re_tx_desc_cnt;
2086              RE_TXDESC_INC(sc, idx)) {
2087                 txstat = le32toh(sc->re_ldata.re_tx_list[idx].re_cmdstat);
2088                 if (txstat & RE_TDESC_CMD_OWN)
2089                         break;
2090
2091                 tx = 1;
2092
2093                 sc->re_ldata.re_tx_list[idx].re_bufaddr_lo = 0;
2094
2095                 /*
2096                  * We only stash mbufs in the last descriptor
2097                  * in a fragment chain, which also happens to
2098                  * be the only place where the TX status bits
2099                  * are valid.
2100                  */
2101                 if (txstat & RE_TDESC_CMD_EOF) {
2102                         m_freem(sc->re_ldata.re_tx_mbuf[idx]);
2103                         sc->re_ldata.re_tx_mbuf[idx] = NULL;
2104                         bus_dmamap_unload(sc->re_ldata.re_mtag,
2105                             sc->re_ldata.re_tx_dmamap[idx]);
2106                         if (txstat & (RE_TDESC_STAT_EXCESSCOL|
2107                             RE_TDESC_STAT_COLCNT))
2108                                 ifp->if_collisions++;
2109                         if (txstat & RE_TDESC_STAT_TXERRSUM)
2110                                 ifp->if_oerrors++;
2111                         else
2112                                 ifp->if_opackets++;
2113                 }
2114                 sc->re_ldata.re_tx_free++;
2115         }
2116         sc->re_ldata.re_tx_considx = idx;
2117
2118         return tx;
2119 }
2120
2121 static int
2122 re_txeof(struct re_softc *sc)
2123 {
2124         struct ifnet *ifp = &sc->arpcom.ac_if;
2125         int tx;
2126
2127         tx = re_tx_collect(sc);
2128
2129         /* There is enough free TX descs */
2130         if (sc->re_ldata.re_tx_free > RE_TXDESC_SPARE)
2131                 ifp->if_flags &= ~IFF_OACTIVE;
2132
2133         /*
2134          * Some chips will ignore a second TX request issued while an
2135          * existing transmission is in progress. If the transmitter goes
2136          * idle but there are still packets waiting to be sent, we need
2137          * to restart the channel here to flush them out. This only seems
2138          * to be required with the PCIe devices.
2139          */
2140         if (sc->re_ldata.re_tx_free < sc->re_tx_desc_cnt)
2141                 CSR_WRITE_1(sc, sc->re_txstart, RE_TXSTART_START);
2142         else
2143                 ifp->if_timer = 0;
2144
2145         return tx;
2146 }
2147
2148 static void
2149 re_tick(void *xsc)
2150 {
2151         struct re_softc *sc = xsc;
2152
2153         lwkt_serialize_enter(sc->arpcom.ac_if.if_serializer);
2154         re_tick_serialized(xsc);
2155         lwkt_serialize_exit(sc->arpcom.ac_if.if_serializer);
2156 }
2157
2158 static void
2159 re_tick_serialized(void *xsc)
2160 {
2161         struct re_softc *sc = xsc;
2162         struct ifnet *ifp = &sc->arpcom.ac_if;
2163         struct mii_data *mii;
2164
2165         ASSERT_SERIALIZED(ifp->if_serializer);
2166
2167         mii = device_get_softc(sc->re_miibus);
2168         mii_tick(mii);
2169         if (sc->re_flags & RE_F_LINKED) {
2170                 if (!(mii->mii_media_status & IFM_ACTIVE))
2171                         sc->re_flags &= ~RE_F_LINKED;
2172         } else {
2173                 if (mii->mii_media_status & IFM_ACTIVE &&
2174                     IFM_SUBTYPE(mii->mii_media_active) != IFM_NONE) {
2175                         sc->re_flags |= RE_F_LINKED;
2176                         if (!ifq_is_empty(&ifp->if_snd))
2177                                 if_devstart(ifp);
2178                 }
2179         }
2180
2181         callout_reset(&sc->re_timer, hz, re_tick, sc);
2182 }
2183
2184 #ifdef DEVICE_POLLING
2185
2186 static void
2187 re_poll(struct ifnet *ifp, enum poll_cmd cmd, int count)
2188 {
2189         struct re_softc *sc = ifp->if_softc;
2190
2191         ASSERT_SERIALIZED(ifp->if_serializer);
2192
2193         switch(cmd) {
2194         case POLL_REGISTER:
2195                 /* disable interrupts */
2196                 re_setup_intr(sc, 0, RE_IMTYPE_NONE);
2197                 break;
2198
2199         case POLL_DEREGISTER:
2200                 /* enable interrupts */
2201                 re_setup_intr(sc, 1, sc->re_imtype);
2202                 break;
2203
2204         default:
2205                 sc->rxcycles = count;
2206                 re_rxeof(sc);
2207                 re_txeof(sc);
2208
2209                 if (!ifq_is_empty(&ifp->if_snd))
2210                         if_devstart(ifp);
2211
2212                 if (cmd == POLL_AND_CHECK_STATUS) { /* also check status register */
2213                         uint16_t       status;
2214
2215                         status = CSR_READ_2(sc, RE_ISR);
2216                         if (status == 0xffff)
2217                                 return;
2218                         if (status)
2219                                 CSR_WRITE_2(sc, RE_ISR, status);
2220
2221                         /*
2222                          * XXX check behaviour on receiver stalls.
2223                          */
2224
2225                         if (status & RE_ISR_SYSTEM_ERR) {
2226                                 re_reset(sc);
2227                                 re_init(sc);
2228                         }
2229                 }
2230                 break;
2231         }
2232 }
2233 #endif /* DEVICE_POLLING */
2234
2235 static void
2236 re_intr(void *arg)
2237 {
2238         struct re_softc *sc = arg;
2239         struct ifnet *ifp = &sc->arpcom.ac_if;
2240         uint16_t status;
2241         int rx, tx;
2242
2243         ASSERT_SERIALIZED(ifp->if_serializer);
2244
2245         if ((sc->re_flags & RE_F_SUSPENDED) ||
2246             (ifp->if_flags & IFF_RUNNING) == 0)
2247                 return;
2248
2249         rx = tx = 0;
2250         for (;;) {
2251                 status = CSR_READ_2(sc, RE_ISR);
2252                 /* If the card has gone away the read returns 0xffff. */
2253                 if (status == 0xffff)
2254                         break;
2255                 if (status)
2256                         CSR_WRITE_2(sc, RE_ISR, status);
2257
2258                 if ((status & sc->re_intrs) == 0)
2259                         break;
2260
2261                 if (status & (sc->re_rx_ack | RE_ISR_RX_ERR))
2262                         rx |= re_rxeof(sc);
2263
2264                 if (status & (sc->re_tx_ack | RE_ISR_TX_ERR))
2265                         tx |= re_txeof(sc);
2266
2267                 if (status & RE_ISR_SYSTEM_ERR) {
2268                         re_reset(sc);
2269                         re_init(sc);
2270                 }
2271
2272                 if (status & RE_ISR_LINKCHG) {
2273                         callout_stop(&sc->re_timer);
2274                         re_tick_serialized(sc);
2275                 }
2276         }
2277
2278         if (sc->re_imtype == RE_IMTYPE_SIM) {
2279                 if ((sc->re_flags & RE_F_TIMER_INTR)) {
2280                         if ((tx | rx) == 0)
2281                                 re_setup_intr(sc, 1, RE_IMTYPE_NONE);
2282                         else
2283                                 CSR_WRITE_4(sc, RE_TIMERCNT, 1); /* reload */
2284                 } else if (tx | rx) {
2285                         re_setup_intr(sc, 1, RE_IMTYPE_SIM);
2286                 }
2287         }
2288
2289         if (tx && !ifq_is_empty(&ifp->if_snd))
2290                 if_devstart(ifp);
2291 }
2292
2293 static int
2294 re_encap(struct re_softc *sc, struct mbuf **m_head, int *idx0)
2295 {
2296         struct ifnet *ifp = &sc->arpcom.ac_if;
2297         struct mbuf *m;
2298         struct re_dmaload_arg arg;
2299         bus_dma_segment_t segs[RE_MAXSEGS];
2300         bus_dmamap_t map;
2301         int error, maxsegs, idx, i;
2302         struct re_desc *d, *tx_ring;
2303         uint32_t cmd_csum, ctl_csum, vlantag;
2304
2305         KASSERT(sc->re_ldata.re_tx_free > RE_TXDESC_SPARE,
2306                 ("not enough free TX desc\n"));
2307
2308         m = *m_head;
2309         map = sc->re_ldata.re_tx_dmamap[*idx0];
2310
2311         /*
2312          * Set up checksum offload. Note: checksum offload bits must
2313          * appear in all descriptors of a multi-descriptor transmit
2314          * attempt. (This is according to testing done with an 8169
2315          * chip. I'm not sure if this is a requirement or a bug.)
2316          */
2317         cmd_csum = ctl_csum = 0;
2318         if (m->m_pkthdr.csum_flags & CSUM_IP) {
2319                 cmd_csum |= RE_TDESC_CMD_IPCSUM;
2320                 ctl_csum |= RE_TDESC_CTL_IPCSUM;
2321         }
2322         if (m->m_pkthdr.csum_flags & CSUM_TCP) {
2323                 cmd_csum |= RE_TDESC_CMD_TCPCSUM;
2324                 ctl_csum |= RE_TDESC_CTL_TCPCSUM;
2325         }
2326         if (m->m_pkthdr.csum_flags & CSUM_UDP) {
2327                 cmd_csum |= RE_TDESC_CMD_UDPCSUM;
2328                 ctl_csum |= RE_TDESC_CTL_UDPCSUM;
2329         }
2330
2331         /* For MAC2 chips, csum flags are set on re_control */
2332         if (sc->re_caps & RE_C_MAC2)
2333                 cmd_csum = 0;
2334         else
2335                 ctl_csum = 0;
2336
2337         if (m->m_pkthdr.len > sc->re_swcsum_lim &&
2338             (m->m_pkthdr.csum_flags & (CSUM_DELAY_IP | CSUM_DELAY_DATA))) {
2339                 struct ether_header *eh;
2340                 struct ip *ip;
2341                 u_short offset;
2342
2343                 m = m_pullup(m, sizeof(struct ether_header *));
2344                 if (m == NULL) {
2345                         *m_head = NULL;
2346                         return ENOBUFS;
2347                 }
2348                 eh = mtod(m, struct ether_header *);
2349
2350                 /* XXX */
2351                 if (eh->ether_type == ETHERTYPE_VLAN)
2352                         offset = sizeof(struct ether_vlan_header);
2353                 else
2354                         offset = sizeof(struct ether_header);
2355
2356                 m = m_pullup(m, offset + sizeof(struct ip *));
2357                 if (m == NULL) {
2358                         *m_head = NULL;
2359                         return ENOBUFS;
2360                 }
2361                 ip = (struct ip *)(mtod(m, uint8_t *) + offset);
2362
2363                 if (m->m_pkthdr.csum_flags & CSUM_DELAY_DATA) {
2364                         u_short csum;
2365
2366                         offset += IP_VHL_HL(ip->ip_vhl) << 2;
2367                         csum = in_cksum_skip(m, ntohs(ip->ip_len), offset);
2368                         if (m->m_pkthdr.csum_flags & CSUM_UDP && csum == 0)
2369                                 csum = 0xffff;
2370                         offset += m->m_pkthdr.csum_data;        /* checksum offset */
2371                         *(u_short *)(m->m_data + offset) = csum;
2372
2373                         m->m_pkthdr.csum_flags &= ~CSUM_DELAY_DATA;
2374                 }
2375                 if (m->m_pkthdr.csum_flags & CSUM_DELAY_IP) {
2376                         ip->ip_sum = 0;
2377                         if (ip->ip_vhl == IP_VHL_BORING) {
2378                                 ip->ip_sum = in_cksum_hdr(ip);
2379                         } else {
2380                                 ip->ip_sum =
2381                                 in_cksum(m, IP_VHL_HL(ip->ip_vhl) << 2);
2382                         }
2383                         m->m_pkthdr.csum_flags &= ~CSUM_DELAY_IP;
2384                 }
2385                 *m_head = m; /* 'm' may be changed by above two m_pullup() */
2386
2387                 /* Clear hardware CSUM flags */
2388                 cmd_csum = ctl_csum = 0;
2389         }
2390
2391         if ((sc->re_caps & RE_C_AUTOPAD) == 0) {
2392                 /*
2393                  * With some of the RealTek chips, using the checksum offload
2394                  * support in conjunction with the autopadding feature results
2395                  * in the transmission of corrupt frames. For example, if we
2396                  * need to send a really small IP fragment that's less than 60
2397                  * bytes in size, and IP header checksumming is enabled, the
2398                  * resulting ethernet frame that appears on the wire will
2399                  * have garbled payload. To work around this, if TX checksum
2400                  * offload is enabled, we always manually pad short frames out
2401                  * to the minimum ethernet frame size.
2402                  *
2403                  * Note: this appears unnecessary for TCP, and doing it for TCP
2404                  * with PCIe adapters seems to result in bad checksums.
2405                  */
2406                 if ((m->m_pkthdr.csum_flags &
2407                      (CSUM_DELAY_IP | CSUM_DELAY_DATA)) &&
2408                     (m->m_pkthdr.csum_flags & CSUM_TCP) == 0 &&
2409                     m->m_pkthdr.len < RE_MIN_FRAMELEN) {
2410                         error = re_pad_frame(m);
2411                         if (error)
2412                                 goto back;
2413                 }
2414         }
2415
2416         vlantag = 0;
2417         if (m->m_flags & M_VLANTAG) {
2418                 vlantag = htobe16(m->m_pkthdr.ether_vlantag) |
2419                           RE_TDESC_CTL_INSTAG;
2420         }
2421
2422         maxsegs = sc->re_ldata.re_tx_free;
2423         if (maxsegs > RE_MAXSEGS)
2424                 maxsegs = RE_MAXSEGS;
2425
2426         arg.re_nsegs = maxsegs;
2427         arg.re_segs = segs;
2428         error = bus_dmamap_load_mbuf(sc->re_ldata.re_mtag, map, m,
2429                                      re_dma_map_desc, &arg, BUS_DMA_NOWAIT);
2430         if (error && error != EFBIG) {
2431                 if_printf(ifp, "can't map mbuf (error %d)\n", error);
2432                 goto back;
2433         }
2434
2435         /*
2436          * Too many segments to map, coalesce into a single mbuf
2437          */
2438         if (!error && arg.re_nsegs == 0) {
2439                 bus_dmamap_unload(sc->re_ldata.re_mtag, map);
2440                 error = EFBIG;
2441         }
2442         if (error) {
2443                 struct mbuf *m_new;
2444
2445                 m_new = m_defrag(m, MB_DONTWAIT);
2446                 if (m_new == NULL) {
2447                         if_printf(ifp, "can't defrag TX mbuf\n");
2448                         error = ENOBUFS;
2449                         goto back;
2450                 } else {
2451                         *m_head = m = m_new;
2452                 }
2453
2454                 arg.re_nsegs = maxsegs;
2455                 arg.re_segs = segs;
2456                 error = bus_dmamap_load_mbuf(sc->re_ldata.re_mtag, map, m,
2457                                              re_dma_map_desc, &arg,
2458                                              BUS_DMA_NOWAIT);
2459                 if (error || arg.re_nsegs == 0) {
2460                         if (!error) {
2461                                 bus_dmamap_unload(sc->re_ldata.re_mtag, map);
2462                                 error = EFBIG;
2463                         }
2464                         if_printf(ifp, "can't map mbuf (error %d)\n", error);
2465                         goto back;
2466                 }
2467         }
2468         bus_dmamap_sync(sc->re_ldata.re_mtag, map, BUS_DMASYNC_PREWRITE);
2469
2470         /*
2471          * Map the segment array into descriptors.  We also keep track
2472          * of the end of the ring and set the end-of-ring bits as needed,
2473          * and we set the ownership bits in all except the very first
2474          * descriptor, whose ownership bits will be turned on later.
2475          */
2476         tx_ring = sc->re_ldata.re_tx_list;
2477         idx = *idx0;
2478         i = 0;
2479         for (;;) {
2480                 uint32_t cmdstat;
2481
2482                 d = &tx_ring[idx];
2483
2484                 cmdstat = segs[i].ds_len;
2485                 d->re_bufaddr_lo = htole32(RE_ADDR_LO(segs[i].ds_addr));
2486                 d->re_bufaddr_hi = htole32(RE_ADDR_HI(segs[i].ds_addr));
2487                 if (i == 0)
2488                         cmdstat |= RE_TDESC_CMD_SOF;
2489                 else
2490                         cmdstat |= RE_TDESC_CMD_OWN;
2491                 if (idx == (sc->re_tx_desc_cnt - 1))
2492                         cmdstat |= RE_TDESC_CMD_EOR;
2493                 d->re_cmdstat = htole32(cmdstat | cmd_csum);
2494                 d->re_control = htole32(ctl_csum | vlantag);
2495
2496                 i++;
2497                 if (i == arg.re_nsegs)
2498                         break;
2499                 RE_TXDESC_INC(sc, idx);
2500         }
2501         d->re_cmdstat |= htole32(RE_TDESC_CMD_EOF);
2502
2503         /* Transfer ownership of packet to the chip. */
2504         d->re_cmdstat |= htole32(RE_TDESC_CMD_OWN);
2505         if (*idx0 != idx)
2506                 tx_ring[*idx0].re_cmdstat |= htole32(RE_TDESC_CMD_OWN);
2507
2508         /*
2509          * Insure that the map for this transmission
2510          * is placed at the array index of the last descriptor
2511          * in this chain.
2512          */
2513         sc->re_ldata.re_tx_dmamap[*idx0] = sc->re_ldata.re_tx_dmamap[idx];
2514         sc->re_ldata.re_tx_dmamap[idx] = map;
2515
2516         sc->re_ldata.re_tx_mbuf[idx] = m;
2517         sc->re_ldata.re_tx_free -= arg.re_nsegs;
2518
2519         RE_TXDESC_INC(sc, idx);
2520         *idx0 = idx;
2521 back:
2522         if (error) {
2523                 m_freem(m);
2524                 *m_head = NULL;
2525         }
2526         return error;
2527 }
2528
2529 /*
2530  * Main transmit routine for C+ and gigE NICs.
2531  */
2532
2533 static void
2534 re_start(struct ifnet *ifp)
2535 {
2536         struct re_softc *sc = ifp->if_softc;
2537         struct mbuf *m_head;
2538         int idx, need_trans, oactive, error;
2539
2540         ASSERT_SERIALIZED(ifp->if_serializer);
2541
2542         if ((sc->re_flags & RE_F_LINKED) == 0) {
2543                 ifq_purge(&ifp->if_snd);
2544                 return;
2545         }
2546
2547         if ((ifp->if_flags & (IFF_OACTIVE | IFF_RUNNING)) != IFF_RUNNING)
2548                 return;
2549
2550         idx = sc->re_ldata.re_tx_prodidx;
2551
2552         need_trans = 0;
2553         oactive = 0;
2554         while (sc->re_ldata.re_tx_mbuf[idx] == NULL) {
2555                 if (sc->re_ldata.re_tx_free <= RE_TXDESC_SPARE) {
2556                         if (!oactive) {
2557                                 if (re_tx_collect(sc)) {
2558                                         oactive = 1;
2559                                         continue;
2560                                 }
2561                         }
2562                         ifp->if_flags |= IFF_OACTIVE;
2563                         break;
2564                 }
2565
2566                 m_head = ifq_dequeue(&ifp->if_snd, NULL);
2567                 if (m_head == NULL)
2568                         break;
2569
2570                 error = re_encap(sc, &m_head, &idx);
2571                 if (error) {
2572                         /* m_head is freed by re_encap(), if we reach here */
2573                         ifp->if_oerrors++;
2574
2575                         if (error == EFBIG && !oactive) {
2576                                 if (re_tx_collect(sc)) {
2577                                         oactive = 1;
2578                                         continue;
2579                                 }
2580                         }
2581                         ifp->if_flags |= IFF_OACTIVE;
2582                         break;
2583                 }
2584
2585                 oactive = 0;
2586                 need_trans = 1;
2587
2588                 /*
2589                  * If there's a BPF listener, bounce a copy of this frame
2590                  * to him.
2591                  */
2592                 ETHER_BPF_MTAP(ifp, m_head);
2593         }
2594
2595         if (!need_trans)
2596                 return;
2597
2598         /* Flush the TX descriptors */
2599         bus_dmamap_sync(sc->re_ldata.re_tx_list_tag,
2600                         sc->re_ldata.re_tx_list_map, BUS_DMASYNC_PREWRITE);
2601
2602         sc->re_ldata.re_tx_prodidx = idx;
2603
2604         /*
2605          * RealTek put the TX poll request register in a different
2606          * location on the 8169 gigE chip. I don't know why.
2607          */
2608         CSR_WRITE_1(sc, sc->re_txstart, RE_TXSTART_START);
2609
2610         /*
2611          * Set a timeout in case the chip goes out to lunch.
2612          */
2613         ifp->if_timer = 5;
2614 }
2615
2616 static void
2617 re_init(void *xsc)
2618 {
2619         struct re_softc *sc = xsc;
2620         struct ifnet *ifp = &sc->arpcom.ac_if;
2621         struct mii_data *mii;
2622         uint32_t rxcfg = 0;
2623         int error, framelen;
2624
2625         ASSERT_SERIALIZED(ifp->if_serializer);
2626
2627         mii = device_get_softc(sc->re_miibus);
2628
2629         /*
2630          * Cancel pending I/O and free all RX/TX buffers.
2631          */
2632         re_stop(sc);
2633
2634         if (sc->re_caps & RE_C_CONTIGRX) {
2635                 if (ifp->if_mtu > ETHERMTU) {
2636                         KKASSERT(sc->re_ldata.re_jbuf != NULL);
2637                         sc->re_flags |= RE_F_USE_JPOOL;
2638                         sc->re_rxbuf_size = RE_FRAMELEN_MAX;
2639                         sc->re_newbuf = re_newbuf_jumbo;
2640                 } else {
2641                         sc->re_flags &= ~RE_F_USE_JPOOL;
2642                         sc->re_rxbuf_size = MCLBYTES;
2643                         sc->re_newbuf = re_newbuf_std;
2644                 }
2645         }
2646
2647         /*
2648          * Adjust max read request size according to MTU.
2649          * Mainly to improve TX performance for common case (ETHERMTU).
2650          */
2651         if (sc->re_caps & RE_C_PCIE) {
2652                 if (ifp->if_mtu > ETHERMTU) {
2653                         /*
2654                          * 512 seems to be the only value that works
2655                          * reliably with jumbo frame
2656                          */
2657                         re_set_max_readrq(sc, PCIEM_DEVCTL_MAX_READRQ_512);
2658                 } else {
2659                         re_set_max_readrq(sc, PCIEM_DEVCTL_MAX_READRQ_4096);
2660                 }
2661         }
2662
2663         /*
2664          * Enable C+ RX and TX mode, as well as VLAN stripping and
2665          * RX checksum offload. We must configure the C+ register
2666          * before all others.
2667          */
2668         CSR_WRITE_2(sc, RE_CPLUS_CMD, RE_CPLUSCMD_RXENB | RE_CPLUSCMD_TXENB |
2669                     RE_CPLUSCMD_PCI_MRW |
2670                     (ifp->if_capenable & IFCAP_VLAN_HWTAGGING ?
2671                      RE_CPLUSCMD_VLANSTRIP : 0) |
2672                     (ifp->if_capenable & IFCAP_RXCSUM ?
2673                      RE_CPLUSCMD_RXCSUM_ENB : 0));
2674
2675         /*
2676          * Init our MAC address.  Even though the chipset
2677          * documentation doesn't mention it, we need to enter "Config
2678          * register write enable" mode to modify the ID registers.
2679          */
2680         CSR_WRITE_1(sc, RE_EECMD, RE_EEMODE_WRITECFG);
2681         CSR_WRITE_4(sc, RE_IDR0,
2682             htole32(*(uint32_t *)(&sc->arpcom.ac_enaddr[0])));
2683         CSR_WRITE_2(sc, RE_IDR4,
2684             htole16(*(uint16_t *)(&sc->arpcom.ac_enaddr[4])));
2685         CSR_WRITE_1(sc, RE_EECMD, RE_EEMODE_OFF);
2686
2687         /*
2688          * For C+ mode, initialize the RX descriptors and mbufs.
2689          */
2690         error = re_rx_list_init(sc);
2691         if (error) {
2692                 re_stop(sc);
2693                 return;
2694         }
2695         error = re_tx_list_init(sc);
2696         if (error) {
2697                 re_stop(sc);
2698                 return;
2699         }
2700
2701         /*
2702          * Load the addresses of the RX and TX lists into the chip.
2703          */
2704         CSR_WRITE_4(sc, RE_RXLIST_ADDR_HI,
2705             RE_ADDR_HI(sc->re_ldata.re_rx_list_addr));
2706         CSR_WRITE_4(sc, RE_RXLIST_ADDR_LO,
2707             RE_ADDR_LO(sc->re_ldata.re_rx_list_addr));
2708
2709         CSR_WRITE_4(sc, RE_TXLIST_ADDR_HI,
2710             RE_ADDR_HI(sc->re_ldata.re_tx_list_addr));
2711         CSR_WRITE_4(sc, RE_TXLIST_ADDR_LO,
2712             RE_ADDR_LO(sc->re_ldata.re_tx_list_addr));
2713
2714         /*
2715          * Enable transmit and receive.
2716          */
2717         CSR_WRITE_1(sc, RE_COMMAND, RE_CMD_TX_ENB|RE_CMD_RX_ENB);
2718
2719         /*
2720          * Set the initial TX and RX configuration.
2721          */
2722         if (sc->re_flags & RE_F_TESTMODE) {
2723                 if (!RE_IS_8139CP(sc))
2724                         CSR_WRITE_4(sc, RE_TXCFG,
2725                                     RE_TXCFG_CONFIG | RE_LOOPTEST_ON);
2726                 else
2727                         CSR_WRITE_4(sc, RE_TXCFG,
2728                                     RE_TXCFG_CONFIG | RE_LOOPTEST_ON_CPLUS);
2729         } else
2730                 CSR_WRITE_4(sc, RE_TXCFG, RE_TXCFG_CONFIG);
2731
2732         framelen = RE_FRAMELEN(ifp->if_mtu);
2733         if (framelen < MCLBYTES)
2734                 CSR_WRITE_1(sc, RE_EARLY_TX_THRESH, howmany(MCLBYTES, 128));
2735         else
2736                 CSR_WRITE_1(sc, RE_EARLY_TX_THRESH, howmany(framelen, 128));
2737
2738         CSR_WRITE_4(sc, RE_RXCFG, RE_RXCFG_CONFIG);
2739
2740         /* Set the individual bit to receive frames for this host only. */
2741         rxcfg = CSR_READ_4(sc, RE_RXCFG);
2742         rxcfg |= RE_RXCFG_RX_INDIV;
2743
2744         /* If we want promiscuous mode, set the allframes bit. */
2745         if (ifp->if_flags & IFF_PROMISC) {
2746                 rxcfg |= RE_RXCFG_RX_ALLPHYS;
2747                 CSR_WRITE_4(sc, RE_RXCFG, rxcfg);
2748         } else {
2749                 rxcfg &= ~RE_RXCFG_RX_ALLPHYS;
2750                 CSR_WRITE_4(sc, RE_RXCFG, rxcfg);
2751         }
2752
2753         /*
2754          * Set capture broadcast bit to capture broadcast frames.
2755          */
2756         if (ifp->if_flags & IFF_BROADCAST) {
2757                 rxcfg |= RE_RXCFG_RX_BROAD;
2758                 CSR_WRITE_4(sc, RE_RXCFG, rxcfg);
2759         } else {
2760                 rxcfg &= ~RE_RXCFG_RX_BROAD;
2761                 CSR_WRITE_4(sc, RE_RXCFG, rxcfg);
2762         }
2763
2764         /*
2765          * Program the multicast filter, if necessary.
2766          */
2767         re_setmulti(sc);
2768
2769 #ifdef DEVICE_POLLING
2770         /*
2771          * Disable interrupts if we are polling.
2772          */
2773         if (ifp->if_flags & IFF_POLLING)
2774                 re_setup_intr(sc, 0, RE_IMTYPE_NONE);
2775         else    /* otherwise ... */
2776 #endif /* DEVICE_POLLING */
2777         /*
2778          * Enable interrupts.
2779          */
2780         if (sc->re_flags & RE_F_TESTMODE)
2781                 CSR_WRITE_2(sc, RE_IMR, 0);
2782         else
2783                 re_setup_intr(sc, 1, sc->re_imtype);
2784         CSR_WRITE_2(sc, RE_ISR, sc->re_intrs);
2785
2786         /* Start RX/TX process. */
2787         CSR_WRITE_4(sc, RE_MISSEDPKT, 0);
2788
2789 #ifdef notdef
2790         /* Enable receiver and transmitter. */
2791         CSR_WRITE_1(sc, RE_COMMAND, RE_CMD_TX_ENB|RE_CMD_RX_ENB);
2792 #endif
2793
2794         /*
2795          * For 8169 gigE NICs, set the max allowed RX packet
2796          * size so we can receive jumbo frames.
2797          */
2798         if (!RE_IS_8139CP(sc)) {
2799                 if (sc->re_caps & RE_C_CONTIGRX)
2800                         CSR_WRITE_2(sc, RE_MAXRXPKTLEN, sc->re_rxbuf_size);
2801                 else
2802                         CSR_WRITE_2(sc, RE_MAXRXPKTLEN, 16383);
2803         }
2804
2805         if (sc->re_flags & RE_F_TESTMODE)
2806                 return;
2807
2808         mii_mediachg(mii);
2809
2810         CSR_WRITE_1(sc, RE_CFG1, RE_CFG1_DRVLOAD|RE_CFG1_FULLDUPLEX);
2811
2812         ifp->if_flags |= IFF_RUNNING;
2813         ifp->if_flags &= ~IFF_OACTIVE;
2814
2815         callout_reset(&sc->re_timer, hz, re_tick, sc);
2816 }
2817
2818 /*
2819  * Set media options.
2820  */
2821 static int
2822 re_ifmedia_upd(struct ifnet *ifp)
2823 {
2824         struct re_softc *sc = ifp->if_softc;
2825         struct mii_data *mii;
2826
2827         ASSERT_SERIALIZED(ifp->if_serializer);
2828
2829         mii = device_get_softc(sc->re_miibus);
2830         mii_mediachg(mii);
2831
2832         return(0);
2833 }
2834
2835 /*
2836  * Report current media status.
2837  */
2838 static void
2839 re_ifmedia_sts(struct ifnet *ifp, struct ifmediareq *ifmr)
2840 {
2841         struct re_softc *sc = ifp->if_softc;
2842         struct mii_data *mii;
2843
2844         ASSERT_SERIALIZED(ifp->if_serializer);
2845
2846         mii = device_get_softc(sc->re_miibus);
2847
2848         mii_pollstat(mii);
2849         ifmr->ifm_active = mii->mii_media_active;
2850         ifmr->ifm_status = mii->mii_media_status;
2851 }
2852
2853 static int
2854 re_ioctl(struct ifnet *ifp, u_long command, caddr_t data, struct ucred *cr)
2855 {
2856         struct re_softc *sc = ifp->if_softc;
2857         struct ifreq *ifr = (struct ifreq *) data;
2858         struct mii_data *mii;
2859         int error = 0, mask;
2860
2861         ASSERT_SERIALIZED(ifp->if_serializer);
2862
2863         switch(command) {
2864         case SIOCSIFMTU:
2865                 if (ifr->ifr_mtu > sc->re_maxmtu) {
2866                         error = EINVAL;
2867                 } else if (ifp->if_mtu != ifr->ifr_mtu) {
2868                         ifp->if_mtu = ifr->ifr_mtu;
2869                         if (ifp->if_flags & IFF_RUNNING)
2870                                 ifp->if_init(sc);
2871                 }
2872                 break;
2873
2874         case SIOCSIFFLAGS:
2875                 if (ifp->if_flags & IFF_UP)
2876                         re_init(sc);
2877                 else if (ifp->if_flags & IFF_RUNNING)
2878                         re_stop(sc);
2879                 break;
2880         case SIOCADDMULTI:
2881         case SIOCDELMULTI:
2882                 re_setmulti(sc);
2883                 error = 0;
2884                 break;
2885         case SIOCGIFMEDIA:
2886         case SIOCSIFMEDIA:
2887                 mii = device_get_softc(sc->re_miibus);
2888                 error = ifmedia_ioctl(ifp, ifr, &mii->mii_media, command);
2889                 break;
2890         case SIOCSIFCAP:
2891                 mask = (ifr->ifr_reqcap ^ ifp->if_capenable) &
2892                        ifp->if_capabilities;
2893                 ifp->if_capenable ^= mask;
2894
2895                 if (mask & IFCAP_HWCSUM) {
2896                         if (ifp->if_capenable & IFCAP_TXCSUM)
2897                                 ifp->if_hwassist = RE_CSUM_FEATURES;
2898                         else
2899                                 ifp->if_hwassist = 0;
2900                 }
2901                 if (mask && (ifp->if_flags & IFF_RUNNING))
2902                         re_init(sc);
2903                 break;
2904         default:
2905                 error = ether_ioctl(ifp, command, data);
2906                 break;
2907         }
2908         return(error);
2909 }
2910
2911 static void
2912 re_watchdog(struct ifnet *ifp)
2913 {
2914         struct re_softc *sc = ifp->if_softc;
2915
2916         ASSERT_SERIALIZED(ifp->if_serializer);
2917
2918         if_printf(ifp, "watchdog timeout\n");
2919
2920         ifp->if_oerrors++;
2921
2922         re_txeof(sc);
2923         re_rxeof(sc);
2924
2925         re_init(sc);
2926
2927         if (!ifq_is_empty(&ifp->if_snd))
2928                 if_devstart(ifp);
2929 }
2930
2931 /*
2932  * Stop the adapter and free any mbufs allocated to the
2933  * RX and TX lists.
2934  */
2935 static void
2936 re_stop(struct re_softc *sc)
2937 {
2938         struct ifnet *ifp = &sc->arpcom.ac_if;
2939         int i;
2940
2941         ASSERT_SERIALIZED(ifp->if_serializer);
2942
2943         ifp->if_timer = 0;
2944         callout_stop(&sc->re_timer);
2945
2946         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
2947         sc->re_flags &= ~(RE_F_TIMER_INTR | RE_F_DROP_RXFRAG | RE_F_LINKED);
2948
2949         CSR_WRITE_1(sc, RE_COMMAND, 0x00);
2950         CSR_WRITE_2(sc, RE_IMR, 0x0000);
2951         CSR_WRITE_2(sc, RE_ISR, 0xFFFF);
2952
2953         re_free_rxchain(sc);
2954
2955         /* Free the TX list buffers. */
2956         for (i = 0; i < sc->re_tx_desc_cnt; i++) {
2957                 if (sc->re_ldata.re_tx_mbuf[i] != NULL) {
2958                         bus_dmamap_unload(sc->re_ldata.re_mtag,
2959                                           sc->re_ldata.re_tx_dmamap[i]);
2960                         m_freem(sc->re_ldata.re_tx_mbuf[i]);
2961                         sc->re_ldata.re_tx_mbuf[i] = NULL;
2962                 }
2963         }
2964
2965         /* Free the RX list buffers. */
2966         for (i = 0; i < sc->re_rx_desc_cnt; i++) {
2967                 if (sc->re_ldata.re_rx_mbuf[i] != NULL) {
2968                         if ((sc->re_flags & RE_F_USE_JPOOL) == 0) {
2969                                 bus_dmamap_unload(sc->re_ldata.re_mtag,
2970                                                   sc->re_ldata.re_rx_dmamap[i]);
2971                         }
2972                         m_freem(sc->re_ldata.re_rx_mbuf[i]);
2973                         sc->re_ldata.re_rx_mbuf[i] = NULL;
2974                 }
2975         }
2976 }
2977
2978 /*
2979  * Device suspend routine.  Stop the interface and save some PCI
2980  * settings in case the BIOS doesn't restore them properly on
2981  * resume.
2982  */
2983 static int
2984 re_suspend(device_t dev)
2985 {
2986 #ifndef BURN_BRIDGES
2987         int i;
2988 #endif
2989         struct re_softc *sc = device_get_softc(dev);
2990         struct ifnet *ifp = &sc->arpcom.ac_if;
2991
2992         lwkt_serialize_enter(ifp->if_serializer);
2993
2994         re_stop(sc);
2995
2996 #ifndef BURN_BRIDGES
2997         for (i = 0; i < 5; i++)
2998                 sc->saved_maps[i] = pci_read_config(dev, PCIR_MAPS + i * 4, 4);
2999         sc->saved_biosaddr = pci_read_config(dev, PCIR_BIOS, 4);
3000         sc->saved_intline = pci_read_config(dev, PCIR_INTLINE, 1);
3001         sc->saved_cachelnsz = pci_read_config(dev, PCIR_CACHELNSZ, 1);
3002         sc->saved_lattimer = pci_read_config(dev, PCIR_LATTIMER, 1);
3003 #endif
3004
3005         sc->re_flags |= RE_F_SUSPENDED;
3006
3007         lwkt_serialize_exit(ifp->if_serializer);
3008
3009         return (0);
3010 }
3011
3012 /*
3013  * Device resume routine.  Restore some PCI settings in case the BIOS
3014  * doesn't, re-enable busmastering, and restart the interface if
3015  * appropriate.
3016  */
3017 static int
3018 re_resume(device_t dev)
3019 {
3020         struct re_softc *sc = device_get_softc(dev);
3021         struct ifnet *ifp = &sc->arpcom.ac_if;
3022 #ifndef BURN_BRIDGES
3023         int i;
3024 #endif
3025
3026         lwkt_serialize_enter(ifp->if_serializer);
3027
3028 #ifndef BURN_BRIDGES
3029         /* better way to do this? */
3030         for (i = 0; i < 5; i++)
3031                 pci_write_config(dev, PCIR_MAPS + i * 4, sc->saved_maps[i], 4);
3032         pci_write_config(dev, PCIR_BIOS, sc->saved_biosaddr, 4);
3033         pci_write_config(dev, PCIR_INTLINE, sc->saved_intline, 1);
3034         pci_write_config(dev, PCIR_CACHELNSZ, sc->saved_cachelnsz, 1);
3035         pci_write_config(dev, PCIR_LATTIMER, sc->saved_lattimer, 1);
3036
3037         /* reenable busmastering */
3038         pci_enable_busmaster(dev);
3039         pci_enable_io(dev, SYS_RES_IOPORT);
3040 #endif
3041
3042         /* reinitialize interface if necessary */
3043         if (ifp->if_flags & IFF_UP)
3044                 re_init(sc);
3045
3046         sc->re_flags &= ~RE_F_SUSPENDED;
3047
3048         lwkt_serialize_exit(ifp->if_serializer);
3049
3050         return (0);
3051 }
3052
3053 /*
3054  * Stop all chip I/O so that the kernel's probe routines don't
3055  * get confused by errant DMAs when rebooting.
3056  */
3057 static void
3058 re_shutdown(device_t dev)
3059 {
3060         struct re_softc *sc = device_get_softc(dev);
3061         struct ifnet *ifp = &sc->arpcom.ac_if;
3062
3063         lwkt_serialize_enter(ifp->if_serializer);
3064         re_stop(sc);
3065         lwkt_serialize_exit(ifp->if_serializer);
3066 }
3067
3068 static int
3069 re_pad_frame(struct mbuf *pkt)
3070 {
3071         struct mbuf *last = NULL;
3072         int padlen;
3073
3074         padlen = RE_MIN_FRAMELEN - pkt->m_pkthdr.len;
3075
3076         /* if there's only the packet-header and we can pad there, use it. */
3077         if (pkt->m_pkthdr.len == pkt->m_len &&
3078             M_TRAILINGSPACE(pkt) >= padlen) {
3079                 last = pkt;
3080         } else {
3081                 /*
3082                  * Walk packet chain to find last mbuf. We will either
3083                  * pad there, or append a new mbuf and pad it
3084                  */
3085                 for (last = pkt; last->m_next != NULL; last = last->m_next)
3086                         ; /* EMPTY */
3087
3088                 /* `last' now points to last in chain. */
3089                 if (M_TRAILINGSPACE(last) < padlen) {
3090                         struct mbuf *n;
3091
3092                         /* Allocate new empty mbuf, pad it.  Compact later. */
3093                         MGET(n, MB_DONTWAIT, MT_DATA);
3094                         if (n == NULL)
3095                                 return ENOBUFS;
3096                         n->m_len = 0;
3097                         last->m_next = n;
3098                         last = n;
3099                 }
3100         }
3101         KKASSERT(M_TRAILINGSPACE(last) >= padlen);
3102         KKASSERT(M_WRITABLE(last));
3103
3104         /* Now zero the pad area, to avoid the re cksum-assist bug */
3105         bzero(mtod(last, char *) + last->m_len, padlen);
3106         last->m_len += padlen;
3107         pkt->m_pkthdr.len += padlen;
3108         return 0;
3109 }
3110
3111 static int
3112 re_sysctl_rxtime(SYSCTL_HANDLER_ARGS)
3113 {
3114         struct re_softc *sc = arg1;
3115
3116         return re_sysctl_hwtime(oidp, arg1, arg2, req, &sc->re_rx_time);
3117 }
3118
3119 static int
3120 re_sysctl_txtime(SYSCTL_HANDLER_ARGS)
3121 {
3122         struct re_softc *sc = arg1;
3123
3124         return re_sysctl_hwtime(oidp, arg1, arg2, req, &sc->re_tx_time);
3125 }
3126
3127 static int
3128 re_sysctl_hwtime(SYSCTL_HANDLER_ARGS, int *hwtime)
3129 {
3130         struct re_softc *sc = arg1;
3131         struct ifnet *ifp = &sc->arpcom.ac_if;
3132         int error, v;
3133
3134         lwkt_serialize_enter(ifp->if_serializer);
3135
3136         v = *hwtime;
3137         error = sysctl_handle_int(oidp, &v, 0, req);
3138         if (error || req->newptr == NULL)
3139                 goto back;
3140
3141         if (v <= 0) {
3142                 error = EINVAL;
3143                 goto back;
3144         }
3145
3146         if (v != *hwtime) {
3147                 *hwtime = v;
3148
3149                 if ((ifp->if_flags & (IFF_RUNNING | IFF_POLLING)) ==
3150                     IFF_RUNNING && sc->re_imtype == RE_IMTYPE_HW)
3151                         re_setup_hw_im(sc);
3152         }
3153 back:
3154         lwkt_serialize_exit(ifp->if_serializer);
3155         return error;
3156 }
3157
3158 static int
3159 re_sysctl_simtime(SYSCTL_HANDLER_ARGS)
3160 {
3161         struct re_softc *sc = arg1;
3162         struct ifnet *ifp = &sc->arpcom.ac_if;
3163         int error, v;
3164
3165         lwkt_serialize_enter(ifp->if_serializer);
3166
3167         v = sc->re_sim_time;
3168         error = sysctl_handle_int(oidp, &v, 0, req);
3169         if (error || req->newptr == NULL)
3170                 goto back;
3171
3172         if (v <= 0) {
3173                 error = EINVAL;
3174                 goto back;
3175         }
3176
3177         if (v != sc->re_sim_time) {
3178                 sc->re_sim_time = v;
3179
3180                 if ((ifp->if_flags & (IFF_RUNNING | IFF_POLLING)) ==
3181                     IFF_RUNNING && sc->re_imtype == RE_IMTYPE_SIM) {
3182 #ifdef foo
3183                         int reg;
3184
3185                         /*
3186                          * Following code causes various strange
3187                          * performance problems.  Hmm ...
3188                          */
3189                         CSR_WRITE_2(sc, RE_IMR, 0);
3190                         if (!RE_IS_8139CP(sc))
3191                                 reg = RE_TIMERINT_8169;
3192                         else
3193                                 reg = RE_TIMERINT;
3194                         CSR_WRITE_4(sc, reg, 0);
3195                         CSR_READ_4(sc, reg); /* flush */
3196
3197                         CSR_WRITE_2(sc, RE_IMR, sc->re_intrs);
3198                         re_setup_sim_im(sc);
3199 #else
3200                         re_setup_intr(sc, 0, RE_IMTYPE_NONE);
3201                         DELAY(10);
3202                         re_setup_intr(sc, 1, RE_IMTYPE_SIM);
3203 #endif
3204                 }
3205         }
3206 back:
3207         lwkt_serialize_exit(ifp->if_serializer);
3208         return error;
3209 }
3210
3211 static int
3212 re_sysctl_imtype(SYSCTL_HANDLER_ARGS)
3213 {
3214         struct re_softc *sc = arg1;
3215         struct ifnet *ifp = &sc->arpcom.ac_if;
3216         int error, v;
3217
3218         lwkt_serialize_enter(ifp->if_serializer);
3219
3220         v = sc->re_imtype;
3221         error = sysctl_handle_int(oidp, &v, 0, req);
3222         if (error || req->newptr == NULL)
3223                 goto back;
3224
3225         if (v != RE_IMTYPE_HW && v != RE_IMTYPE_SIM && v != RE_IMTYPE_NONE) {
3226                 error = EINVAL;
3227                 goto back;
3228         }
3229         if (v == RE_IMTYPE_HW && (sc->re_caps & RE_C_HWIM) == 0) {
3230                 /* Can't do hardware interrupt moderation */
3231                 error = EOPNOTSUPP;
3232                 goto back;
3233         }
3234
3235         if (v != sc->re_imtype) {
3236                 sc->re_imtype = v;
3237                 if ((ifp->if_flags & (IFF_RUNNING | IFF_POLLING)) ==
3238                     IFF_RUNNING)
3239                         re_setup_intr(sc, 1, sc->re_imtype);
3240         }
3241 back:
3242         lwkt_serialize_exit(ifp->if_serializer);
3243         return error;
3244 }
3245
3246 static void
3247 re_setup_hw_im(struct re_softc *sc)
3248 {
3249         KKASSERT(sc->re_caps & RE_C_HWIM);
3250
3251         /*
3252          * Interrupt moderation
3253          *
3254          * 0xABCD
3255          * A - unknown (maybe TX related)
3256          * B - TX timer (unit: 25us)
3257          * C - unknown (maybe RX related)
3258          * D - RX timer (unit: 25us)
3259          *
3260          *
3261          * re(4)'s interrupt moderation is actually controlled by
3262          * two variables, like most other NICs (bge, bce etc.)
3263          * o  timer
3264          * o  number of packets [P]
3265          *
3266          * The logic relationship between these two variables is
3267          * similar to other NICs too:
3268          * if (timer expire || packets > [P])
3269          *     Interrupt is delivered
3270          *
3271          * Currently we only know how to set 'timer', but not
3272          * 'number of packets', which should be ~30, as far as I
3273          * tested (sink ~900Kpps, interrupt rate is 30KHz)
3274          */
3275         CSR_WRITE_2(sc, RE_IM,
3276                     RE_IM_RXTIME(sc->re_rx_time) |
3277                     RE_IM_TXTIME(sc->re_tx_time) |
3278                     RE_IM_MAGIC);
3279 }
3280
3281 static void
3282 re_disable_hw_im(struct re_softc *sc)
3283 {
3284         if (sc->re_caps & RE_C_HWIM)
3285                 CSR_WRITE_2(sc, RE_IM, 0);
3286 }
3287
3288 static void
3289 re_setup_sim_im(struct re_softc *sc)
3290 {
3291         if (!RE_IS_8139CP(sc)) {
3292                 uint32_t ticks;
3293
3294                 /*
3295                  * Datasheet says tick decreases at bus speed,
3296                  * but it seems the clock runs a little bit
3297                  * faster, so we do some compensation here.
3298                  */
3299                 ticks = (sc->re_sim_time * sc->re_bus_speed * 8) / 5;
3300                 CSR_WRITE_4(sc, RE_TIMERINT_8169, ticks);
3301         } else {
3302                 CSR_WRITE_4(sc, RE_TIMERINT, 0x400); /* XXX */
3303         }
3304         CSR_WRITE_4(sc, RE_TIMERCNT, 1); /* reload */
3305         sc->re_flags |= RE_F_TIMER_INTR;
3306 }
3307
3308 static void
3309 re_disable_sim_im(struct re_softc *sc)
3310 {
3311         if (!RE_IS_8139CP(sc))
3312                 CSR_WRITE_4(sc, RE_TIMERINT_8169, 0);
3313         else
3314                 CSR_WRITE_4(sc, RE_TIMERINT, 0);
3315         sc->re_flags &= ~RE_F_TIMER_INTR;
3316 }
3317
3318 static void
3319 re_config_imtype(struct re_softc *sc, int imtype)
3320 {
3321         switch (imtype) {
3322         case RE_IMTYPE_HW:
3323                 KKASSERT(sc->re_caps & RE_C_HWIM);
3324                 /* FALL THROUGH */
3325         case RE_IMTYPE_NONE:
3326                 sc->re_intrs = RE_INTRS;
3327                 sc->re_rx_ack = RE_ISR_RX_OK | RE_ISR_FIFO_OFLOW |
3328                                 RE_ISR_RX_OVERRUN;
3329                 sc->re_tx_ack = RE_ISR_TX_OK;
3330                 break;
3331
3332         case RE_IMTYPE_SIM:
3333                 sc->re_intrs = RE_INTRS_TIMER;
3334                 sc->re_rx_ack = RE_ISR_TIMEOUT_EXPIRED;
3335                 sc->re_tx_ack = RE_ISR_TIMEOUT_EXPIRED;
3336                 break;
3337
3338         default:
3339                 panic("%s: unknown imtype %d\n",
3340                       sc->arpcom.ac_if.if_xname, imtype);
3341         }
3342 }
3343
3344 static void
3345 re_setup_intr(struct re_softc *sc, int enable_intrs, int imtype)
3346 {
3347         re_config_imtype(sc, imtype);
3348
3349         if (enable_intrs)
3350                 CSR_WRITE_2(sc, RE_IMR, sc->re_intrs);
3351         else
3352                 CSR_WRITE_2(sc, RE_IMR, 0); 
3353
3354         switch (imtype) {
3355         case RE_IMTYPE_NONE:
3356                 re_disable_sim_im(sc);
3357                 re_disable_hw_im(sc);
3358                 break;
3359
3360         case RE_IMTYPE_HW:
3361                 KKASSERT(sc->re_caps & RE_C_HWIM);
3362                 re_disable_sim_im(sc);
3363                 re_setup_hw_im(sc);
3364                 break;
3365
3366         case RE_IMTYPE_SIM:
3367                 re_disable_hw_im(sc);
3368                 re_setup_sim_im(sc);
3369                 break;
3370
3371         default:
3372                 panic("%s: unknown imtype %d\n",
3373                       sc->arpcom.ac_if.if_xname, imtype);
3374         }
3375 }
3376
3377 static void
3378 re_get_eaddr(struct re_softc *sc, uint8_t *eaddr)
3379 {
3380         int i;
3381
3382         if (sc->re_macver == RE_MACVER_11 || sc->re_macver == RE_MACVER_12) {
3383                 uint16_t re_did;
3384
3385                 re_get_eewidth(sc);
3386                 re_read_eeprom(sc, (caddr_t)&re_did, 0, 1);
3387                 if (re_did == 0x8128) {
3388                         uint16_t as[ETHER_ADDR_LEN / 2];
3389
3390                         /*
3391                          * Get station address from the EEPROM.
3392                          */
3393                         re_read_eeprom(sc, (caddr_t)as, RE_EE_EADDR, 3);
3394                         for (i = 0; i < ETHER_ADDR_LEN / 2; i++)
3395                                 as[i] = le16toh(as[i]);
3396                         bcopy(as, eaddr, sizeof(eaddr));
3397                         return;
3398                 }
3399         }
3400
3401         /*
3402          * Get station address from IDRx.
3403          */
3404         for (i = 0; i < ETHER_ADDR_LEN; ++i)
3405                 eaddr[i] = CSR_READ_1(sc, RE_IDR0 + i);
3406 }
3407
3408 static void
3409 re_set_max_readrq(struct re_softc *sc, uint16_t size)
3410 {
3411         device_t dev = sc->re_dev;
3412         uint8_t expr_ptr;
3413         uint16_t val, rqsize;
3414
3415         rqsize = size & PCIEM_DEVCTL_MAX_READRQ_MASK;
3416         if (rqsize > PCIEM_DEVCTL_MAX_READRQ_4096)
3417                 panic("invalid read request size %02x\n", rqsize);
3418
3419         expr_ptr = pci_get_pciecap_ptr(dev);
3420         KKASSERT(expr_ptr != 0);
3421
3422         val = pci_read_config(dev, expr_ptr + PCIER_DEVCTRL, 2);
3423         if ((val & PCIEM_DEVCTL_MAX_READRQ_MASK) != rqsize) {
3424                 device_printf(dev, "adjust device control "
3425                               "0x%04x ", val);
3426
3427                 val &= ~PCIEM_DEVCTL_MAX_READRQ_MASK;
3428                 val |= rqsize;
3429                 pci_write_config(dev, expr_ptr + PCIER_DEVCTRL, val, 2);
3430
3431                 kprintf("-> 0x%04x\n", val);
3432         }
3433 }
3434
3435 static int
3436 re_jpool_alloc(struct re_softc *sc)
3437 {
3438         struct re_list_data *ldata = &sc->re_ldata;
3439         struct re_jbuf *jbuf;
3440         bus_addr_t paddr;
3441         bus_size_t jpool_size;
3442         caddr_t buf;
3443         int i, error;
3444
3445         lwkt_serialize_init(&ldata->re_jbuf_serializer);
3446
3447         ldata->re_jbuf = kmalloc(sizeof(struct re_jbuf) * RE_JBUF_COUNT(sc),
3448                                  M_DEVBUF, M_WAITOK | M_ZERO);
3449
3450         jpool_size = RE_JBUF_COUNT(sc) * RE_JBUF_SIZE;
3451
3452         error = bus_dma_tag_create(sc->re_parent_tag,
3453                         RE_BUF_ALIGN, 0,        /* alignment, boundary */
3454                         BUS_SPACE_MAXADDR_32BIT,/* lowaddr */
3455                         BUS_SPACE_MAXADDR,      /* highaddr */
3456                         NULL, NULL,             /* filter, filterarg */
3457                         jpool_size, 1,          /* nsegments, maxsize */
3458                         BUS_SPACE_MAXSIZE_32BIT,/* maxsegsize */
3459                         BUS_DMA_ALLOCNOW,       /* flags */
3460                         &ldata->re_jpool_tag);
3461         if (error) {
3462                 device_printf(sc->re_dev, "could not allocate jumbo dma tag\n");
3463                 return error;
3464         }
3465
3466         error = bus_dmamem_alloc(ldata->re_jpool_tag, (void **)&ldata->re_jpool,
3467                                  BUS_DMA_WAITOK, &ldata->re_jpool_map);
3468         if (error) {
3469                 device_printf(sc->re_dev,
3470                               "could not allocate jumbo dma memory\n");
3471                 bus_dma_tag_destroy(ldata->re_jpool_tag);
3472                 ldata->re_jpool_tag = NULL;
3473                 return error;
3474         }
3475
3476         error = bus_dmamap_load(ldata->re_jpool_tag, ldata->re_jpool_map,
3477                                 ldata->re_jpool, jpool_size,
3478                                 re_dma_map_addr, &paddr, BUS_DMA_WAITOK);
3479         if (error) {
3480                 device_printf(sc->re_dev, "could not load jumbo dma map\n");
3481                 bus_dmamem_free(ldata->re_jpool_tag, ldata->re_jpool,
3482                                 ldata->re_jpool_map);
3483                 bus_dma_tag_destroy(ldata->re_jpool_tag);
3484                 ldata->re_jpool_tag = NULL;
3485                 return error;
3486         }
3487
3488         /* ..and split it into 9KB chunks */
3489         SLIST_INIT(&ldata->re_jbuf_free);
3490
3491         buf = ldata->re_jpool;
3492         for (i = 0; i < RE_JBUF_COUNT(sc); i++) {
3493                 jbuf = &ldata->re_jbuf[i];
3494
3495                 jbuf->re_sc = sc;
3496                 jbuf->re_inuse = 0;
3497                 jbuf->re_slot = i;
3498                 jbuf->re_buf = buf;
3499                 jbuf->re_paddr = paddr;
3500
3501                 SLIST_INSERT_HEAD(&ldata->re_jbuf_free, jbuf, re_link);
3502
3503                 buf += RE_JBUF_SIZE;
3504                 paddr += RE_JBUF_SIZE;
3505         }
3506         return 0;
3507 }
3508
3509 static void
3510 re_jpool_free(struct re_softc *sc)
3511 {
3512         struct re_list_data *ldata = &sc->re_ldata;
3513
3514         if (ldata->re_jpool_tag != NULL) {
3515                 bus_dmamap_unload(ldata->re_jpool_tag, ldata->re_jpool_map);
3516                 bus_dmamem_free(ldata->re_jpool_tag, ldata->re_jpool,
3517                                 ldata->re_jpool_map);
3518                 bus_dma_tag_destroy(ldata->re_jpool_tag);
3519                 ldata->re_jpool_tag = NULL;
3520         }
3521
3522         if (ldata->re_jbuf != NULL) {
3523                 kfree(ldata->re_jbuf, M_DEVBUF);
3524                 ldata->re_jbuf = NULL;
3525         }
3526 }
3527
3528 static struct re_jbuf *
3529 re_jbuf_alloc(struct re_softc *sc)
3530 {
3531         struct re_list_data *ldata = &sc->re_ldata;
3532         struct re_jbuf *jbuf;
3533
3534         lwkt_serialize_enter(&ldata->re_jbuf_serializer);
3535
3536         jbuf = SLIST_FIRST(&ldata->re_jbuf_free);
3537         if (jbuf != NULL) {
3538                 SLIST_REMOVE_HEAD(&ldata->re_jbuf_free, re_link);
3539                 jbuf->re_inuse = 1;
3540         }
3541
3542         lwkt_serialize_exit(&ldata->re_jbuf_serializer);
3543
3544         return jbuf;
3545 }
3546
3547 static void
3548 re_jbuf_free(void *arg)
3549 {
3550         struct re_jbuf *jbuf = arg;
3551         struct re_softc *sc = jbuf->re_sc;
3552         struct re_list_data *ldata = &sc->re_ldata;
3553
3554         if (&ldata->re_jbuf[jbuf->re_slot] != jbuf) {
3555                 panic("%s: free wrong jumbo buffer\n",
3556                       sc->arpcom.ac_if.if_xname);
3557         } else if (jbuf->re_inuse == 0) {
3558                 panic("%s: jumbo buffer already freed\n",
3559                       sc->arpcom.ac_if.if_xname);
3560         }
3561
3562         lwkt_serialize_enter(&ldata->re_jbuf_serializer);
3563         atomic_subtract_int(&jbuf->re_inuse, 1);
3564         if (jbuf->re_inuse == 0)
3565                 SLIST_INSERT_HEAD(&ldata->re_jbuf_free, jbuf, re_link);
3566         lwkt_serialize_exit(&ldata->re_jbuf_serializer);
3567 }
3568
3569 static void
3570 re_jbuf_ref(void *arg)
3571 {
3572         struct re_jbuf *jbuf = arg;
3573         struct re_softc *sc = jbuf->re_sc;
3574         struct re_list_data *ldata = &sc->re_ldata;
3575
3576         if (&ldata->re_jbuf[jbuf->re_slot] != jbuf) {
3577                 panic("%s: ref wrong jumbo buffer\n",
3578                       sc->arpcom.ac_if.if_xname);
3579         } else if (jbuf->re_inuse == 0) {
3580                 panic("%s: jumbo buffer already freed\n",
3581                       sc->arpcom.ac_if.if_xname);
3582         }
3583         atomic_add_int(&jbuf->re_inuse, 1);
3584 }