sys/platform/pc32/i386/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
  27  */
  28
  29 #include "opt_cpu.h"
  30
  31 #include <sys/param.h>
  32 #include <sys/systm.h>
  33 #include <sys/kernel.h>
  34 #include <sys/sysctl.h>
  35 #include <sys/malloc.h>
  36 #include <sys/memrange.h>
  37 #include <sys/cons.h>   /* cngetc() */
  38 #include <sys/machintr.h>
  39
  40 #include <vm/vm.h>
  41 #include <vm/vm_param.h>
  42 #include <vm/pmap.h>
  43 #include <vm/vm_kern.h>
  44 #include <vm/vm_extern.h>
  45 #include <sys/lock.h>
  46 #include <vm/vm_map.h>
  47 #include <sys/user.h>
  48 #ifdef GPROF
  49 #include <sys/gmon.h>
  50 #endif
  51
  52 #include <machine/smp.h>
  53 #include <machine_base/apic/apicreg.h>
  54 #include <machine/atomic.h>
  55 #include <machine/cpufunc.h>
  56 #include <machine_base/apic/mpapic.h>
  57 #include <machine/psl.h>
  58 #include <machine/segments.h>
  59 #include <machine/tss.h>
  60 #include <machine/specialreg.h>
  61 #include <machine/globaldata.h>
  62
  63 #include <machine/md_var.h>             /* setidt() */
  64 #include <machine_base/icu/icu.h>               /* IPIs */
  65 #include <machine_base/isa/intr_machdep.h>      /* IPIs */
  66
  67 #define FIXUP_EXTRA_APIC_INTS   8       /* additional entries we may create */
  68
  69 #define WARMBOOT_TARGET         0
  70 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  71 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  72
  73 #define BIOS_BASE               (0xf0000)
  74 #define BIOS_SIZE               (0x10000)
  75 #define BIOS_COUNT              (BIOS_SIZE/4)
  76
  77 #define CMOS_REG                (0x70)
  78 #define CMOS_DATA               (0x71)
  79 #define BIOS_RESET              (0x0f)
  80 #define BIOS_WARM               (0x0a)
  81
  82 #define PROCENTRY_FLAG_EN       0x01
  83 #define PROCENTRY_FLAG_BP       0x02
  84 #define IOAPICENTRY_FLAG_EN     0x01
  85
  86
  87 /* MP Floating Pointer Structure */
  88 typedef struct MPFPS {
  89         char    signature[4];
  90         u_int32_t pap;
  91         u_char  length;
  92         u_char  spec_rev;
  93         u_char  checksum;
  94         u_char  mpfb1;
  95         u_char  mpfb2;
  96         u_char  mpfb3;
  97         u_char  mpfb4;
  98         u_char  mpfb5;
  99 }      *mpfps_t;
 100
 101 /* MP Configuration Table Header */
 102 typedef struct MPCTH {
 103         char    signature[4];
 104         u_short base_table_length;
 105         u_char  spec_rev;
 106         u_char  checksum;
 107         u_char  oem_id[8];
 108         u_char  product_id[12];
 109         void   *oem_table_pointer;
 110         u_short oem_table_size;
 111         u_short entry_count;
 112         void   *apic_address;
 113         u_short extended_table_length;
 114         u_char  extended_table_checksum;
 115         u_char  reserved;
 116 }      *mpcth_t;
 117
 118
 119 typedef struct PROCENTRY {
 120         u_char  type;
 121         u_char  apic_id;
 122         u_char  apic_version;
 123         u_char  cpu_flags;
 124         u_long  cpu_signature;
 125         u_long  feature_flags;
 126         u_long  reserved1;
 127         u_long  reserved2;
 128 }      *proc_entry_ptr;
 129
 130 typedef struct BUSENTRY {
 131         u_char  type;
 132         u_char  bus_id;
 133         char    bus_type[6];
 134 }      *bus_entry_ptr;
 135
 136 typedef struct IOAPICENTRY {
 137         u_char  type;
 138         u_char  apic_id;
 139         u_char  apic_version;
 140         u_char  apic_flags;
 141         void   *apic_address;
 142 }      *io_apic_entry_ptr;
 143
 144 typedef struct INTENTRY {
 145         u_char  type;
 146         u_char  int_type;
 147         u_short int_flags;
 148         u_char  src_bus_id;
 149         u_char  src_bus_irq;
 150         u_char  dst_apic_id;
 151         u_char  dst_apic_int;
 152 }      *int_entry_ptr;
 153
 154 /* descriptions of MP basetable entries */
 155 typedef struct BASETABLE_ENTRY {
 156         u_char  type;
 157         u_char  length;
 158         char    name[16];
 159 }       basetable_entry;
 160
 161 struct mptable_pos {
 162         mpfps_t         mp_fps;
 163         mpcth_t         mp_cth;
 164         vm_size_t       mp_cth_mapsz;
 165 };
 166
 167 typedef int     (*mptable_iter_func)(void *, const void *, int);
 168
 169 /*
 170  * this code MUST be enabled here and in mpboot.s.
 171  * it follows the very early stages of AP boot by placing values in CMOS ram.
 172  * it NORMALLY will never be needed and thus the primitive method for enabling.
 173  *
 174  */
 175 #if defined(CHECK_POINTS)
 176 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
 177 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
 178
 179 #define CHECK_INIT(D);                          \
 180         CHECK_WRITE(0x34, (D));                 \
 181         CHECK_WRITE(0x35, (D));                 \
 182         CHECK_WRITE(0x36, (D));                 \
 183         CHECK_WRITE(0x37, (D));                 \
 184         CHECK_WRITE(0x38, (D));                 \
 185         CHECK_WRITE(0x39, (D));
 186
 187 #define CHECK_PRINT(S);                         \
 188         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 189            (S),                                 \
 190            CHECK_READ(0x34),                    \
 191            CHECK_READ(0x35),                    \
 192            CHECK_READ(0x36),                    \
 193            CHECK_READ(0x37),                    \
 194            CHECK_READ(0x38),                    \
 195            CHECK_READ(0x39));
 196
 197 #else                           /* CHECK_POINTS */
 198
 199 #define CHECK_INIT(D)
 200 #define CHECK_PRINT(S)
 201
 202 #endif                          /* CHECK_POINTS */
 203
 204 /*
 205  * Values to send to the POST hardware.
 206  */
 207 #define MP_BOOTADDRESS_POST     0x10
 208 #define MP_PROBE_POST           0x11
 209 #define MPTABLE_PASS1_POST      0x12
 210
 211 #define MP_START_POST           0x13
 212 #define MP_ENABLE_POST          0x14
 213 #define MPTABLE_PASS2_POST      0x15
 214
 215 #define START_ALL_APS_POST      0x16
 216 #define INSTALL_AP_TRAMP_POST   0x17
 217 #define START_AP_POST           0x18
 218
 219 #define MP_ANNOUNCE_POST        0x19
 220
 221 static int madt_probe_test;
 222 TUNABLE_INT("hw.madt_probe_test", &madt_probe_test);
 223
 224 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 225 int     current_postcode;
 226
 227 /** XXX FIXME: what system files declare these??? */
 228 extern struct region_descriptor r_gdt, r_idt;
 229
 230 int     mp_naps;                /* # of Applications processors */
 231 #ifdef APIC_IO
 232 static int      mp_nbusses;     /* # of busses */
 233 int     mp_napics;              /* # of IO APICs */
 234 #endif
 235 #ifdef APIC_IO
 236 vm_offset_t io_apic_address[NAPICID];   /* NAPICID is more than enough */
 237 u_int32_t *io_apic_versions;
 238 #endif
 239 extern  int nkpt;
 240
 241 u_int32_t cpu_apic_versions[MAXCPU];
 242 int64_t tsc0_offset;
 243 extern int64_t tsc_offsets[];
 244
 245 extern u_long ebda_addr;
 246
 247 #ifdef APIC_IO
 248 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
 249 #endif
 250
 251 /*
 252  * APIC ID logical/physical mapping structures.
 253  * We oversize these to simplify boot-time config.
 254  */
 255 int     cpu_num_to_apic_id[NAPICID];
 256 #ifdef APIC_IO
 257 int     io_num_to_apic_id[NAPICID];
 258 #endif
 259 int     apic_id_to_logical[NAPICID];
 260
 261 /* AP uses this during bootstrap.  Do not staticize.  */
 262 char *bootSTK;
 263 static int bootAP;
 264
 265 /* Hotwire a 0->4MB V==P mapping */
 266 extern pt_entry_t *KPTphys;
 267
 268 /*
 269  * SMP page table page.  Setup by locore to point to a page table
 270  * page from which we allocate per-cpu privatespace areas io_apics,
 271  * and so forth.
 272  */
 273
 274 #define IO_MAPPING_START_INDEX  \
 275                 (SMP_MAXCPU * sizeof(struct privatespace) / PAGE_SIZE)
 276
 277 extern pt_entry_t *SMPpt;
 278 static int SMPpt_alloc_index = IO_MAPPING_START_INDEX;
 279
 280 struct pcb stoppcbs[MAXCPU];
 281
 282 static basetable_entry basetable_entry_types[] =
 283 {
 284         {0, 20, "Processor"},
 285         {1, 8, "Bus"},
 286         {2, 8, "I/O APIC"},
 287         {3, 8, "I/O INT"},
 288         {4, 8, "Local INT"}
 289 };
 290
 291 /*
 292  * Local data and functions.
 293  */
 294
 295 static u_int    boot_address;
 296 static u_int    base_memory;
 297 static int      mp_finish;
 298
 299 static void     mp_enable(u_int boot_addr);
 300
 301 static int      mptable_iterate_entries(const mpcth_t,
 302                     mptable_iter_func, void *);
 303 static int      mptable_probe(void);
 304 static int      mptable_search(void);
 305 static int      mptable_check(vm_paddr_t);
 306 static int      mptable_search_sig(u_int32_t target, int count);
 307 static int      mptable_hyperthread_fixup(u_int, int);
 308 static void     mptable_pass1(struct mptable_pos *);
 309 static void     mptable_pass2(struct mptable_pos *);
 310 static void     mptable_default(int type);
 311 static void     mptable_fix(void);
 312 static int      mptable_map(struct mptable_pos *, vm_paddr_t);
 313 static void     mptable_unmap(struct mptable_pos *);
 314 static void     mptable_lapic_enumerate(struct mptable_pos *);
 315 static void     mptable_lapic_default(void);
 316 static void     mptable_imcr(struct mptable_pos *);
 317
 318 #ifdef APIC_IO
 319 static void     setup_apic_irq_mapping(void);
 320 static int      apic_int_is_bus_type(int intr, int bus_type);
 321 #endif
 322 static int      start_all_aps(u_int boot_addr);
 323 static void     install_ap_tramp(u_int boot_addr);
 324 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr);
 325
 326 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 327 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 328 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 329
 330 /*
 331  * Calculate usable address in base memory for AP trampoline code.
 332  */
 333 u_int
 334 mp_bootaddress(u_int basemem)
 335 {
 336         POSTCODE(MP_BOOTADDRESS_POST);
 337
 338         base_memory = basemem;
 339
 340         boot_address = base_memory & ~0xfff;    /* round down to 4k boundary */
 341         if ((base_memory - boot_address) < bootMP_size)
 342                 boot_address -= 4096;   /* not enough, lower by 4k */
 343
 344         return boot_address;
 345 }
 346
 347
 348 static int
 349 mptable_probe(void)
 350 {
 351         int mpfps_paddr;
 352
 353         mpfps_paddr = mptable_search();
 354         if (mptable_check(mpfps_paddr))
 355                 return 0;
 356
 357         return mpfps_paddr;
 358 }
 359
 360 /*
 361  * Look for an Intel MP spec table (ie, SMP capable hardware).
 362  */
 363 static int
 364 mptable_search(void)
 365 {
 366         int     x;
 367         u_int32_t target;
 368
 369         /*
 370          * Make sure our SMPpt[] page table is big enough to hold all the
 371          * mappings we need.
 372          */
 373         KKASSERT(IO_MAPPING_START_INDEX < NPTEPG - 2);
 374
 375         POSTCODE(MP_PROBE_POST);
 376
 377         /* see if EBDA exists */
 378         if (ebda_addr != 0) {
 379                 /* search first 1K of EBDA */
 380                 target = (u_int32_t)ebda_addr;
 381                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 382                         return x;
 383         } else {
 384                 /* last 1K of base memory, effective 'top of base' passed in */
 385                 target = (u_int32_t)(base_memory - 0x400);
 386                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 387                         return x;
 388         }
 389
 390         /* search the BIOS */
 391         target = (u_int32_t)BIOS_BASE;
 392         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
 393                 return x;
 394
 395         /* nothing found */
 396         return 0;
 397 }
 398
 399 struct mptable_check_cbarg {
 400         int     cpu_count;
 401         int     found_bsp;
 402 };
 403
 404 static int
 405 mptable_check_callback(void *xarg, const void *pos, int type)
 406 {
 407         const struct PROCENTRY *ent;
 408         struct mptable_check_cbarg *arg = xarg;
 409
 410         if (type != 0)
 411                 return 0;
 412         ent = pos;
 413
 414         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
 415                 return 0;
 416         arg->cpu_count++;
 417
 418         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
 419                 if (arg->found_bsp) {
 420                         kprintf("more than one BSP in base MP table\n");
 421                         return EINVAL;
 422                 }
 423                 arg->found_bsp = 1;
 424         }
 425         return 0;
 426 }
 427
 428 static int
 429 mptable_check(vm_paddr_t mpfps_paddr)
 430 {
 431         struct mptable_pos mpt;
 432         struct mptable_check_cbarg arg;
 433         mpcth_t cth;
 434         int error;
 435
 436         if (mpfps_paddr == 0)
 437                 return EOPNOTSUPP;
 438
 439         error = mptable_map(&mpt, mpfps_paddr);
 440         if (error)
 441                 return error;
 442
 443         if (mpt.mp_fps->mpfb1 != 0)
 444                 goto done;
 445
 446         error = EINVAL;
 447
 448         cth = mpt.mp_cth;
 449         if (cth == NULL)
 450                 goto done;
 451         if (cth->apic_address == 0)
 452                 goto done;
 453
 454         bzero(&arg, sizeof(arg));
 455         error = mptable_iterate_entries(cth, mptable_check_callback, &arg);
 456         if (!error) {
 457                 if (arg.cpu_count == 0) {
 458                         kprintf("MP table contains no processor entries\n");
 459                         error = EINVAL;
 460                 } else if (!arg.found_bsp) {
 461                         kprintf("MP table does not contains BSP entry\n");
 462                         error = EINVAL;
 463                 }
 464         }
 465 done:
 466         mptable_unmap(&mpt);
 467         return error;
 468 }
 469
 470 static int
 471 mptable_iterate_entries(const mpcth_t cth, mptable_iter_func func, void *arg)
 472 {
 473         int count, total_size;
 474         const void *position;
 475
 476         KKASSERT(cth->base_table_length >= sizeof(struct MPCTH));
 477         total_size = cth->base_table_length - sizeof(struct MPCTH);
 478         position = (const uint8_t *)cth + sizeof(struct MPCTH);
 479         count = cth->entry_count;
 480
 481         while (count--) {
 482                 int type, error;
 483
 484                 KKASSERT(total_size >= 0);
 485                 if (total_size == 0) {
 486                         kprintf("invalid base MP table, "
 487                                 "entry count and length mismatch\n");
 488                         return EINVAL;
 489                 }
 490
 491                 type = *(const uint8_t *)position;
 492                 switch (type) {
 493                 case 0: /* processor_entry */
 494                 case 1: /* bus_entry */
 495                 case 2: /* io_apic_entry */
 496                 case 3: /* int_entry */
 497                 case 4: /* int_entry */
 498                         break;
 499                 default:
 500                         kprintf("unknown base MP table entry type %d\n", type);
 501                         return EINVAL;
 502                 }
 503
 504                 if (total_size < basetable_entry_types[type].length) {
 505                         kprintf("invalid base MP table length, "
 506                                 "does not contain all entries\n");
 507                         return EINVAL;
 508                 }
 509                 total_size -= basetable_entry_types[type].length;
 510
 511                 error = func(arg, position, type);
 512                 if (error)
 513                         return error;
 514
 515                 position = (const uint8_t *)position +
 516                     basetable_entry_types[type].length;
 517         }
 518         return 0;
 519 }
 520
 521
 522 /*
 523  * Startup the SMP processors.
 524  */
 525 void
 526 mp_start(void)
 527 {
 528         POSTCODE(MP_START_POST);
 529         mp_enable(boot_address);
 530 }
 531
 532
 533 /*
 534  * Print various information about the SMP system hardware and setup.
 535  */
 536 void
 537 mp_announce(void)
 538 {
 539         int     x;
 540
 541         POSTCODE(MP_ANNOUNCE_POST);
 542
 543         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 544         kprintf(" cpu0 (BSP): apic id: %2d", CPU_TO_ID(0));
 545         kprintf(", version: 0x%08x\n", cpu_apic_versions[0]);
 546         for (x = 1; x <= mp_naps; ++x) {
 547                 kprintf(" cpu%d (AP):  apic id: %2d", x, CPU_TO_ID(x));
 548                 kprintf(", version: 0x%08x\n", cpu_apic_versions[x]);
 549         }
 550
 551 #if defined(APIC_IO)
 552         for (x = 0; x < mp_napics; ++x) {
 553                 kprintf(" io%d (APIC): apic id: %2d", x, IO_TO_ID(x));
 554                 kprintf(", version: 0x%08x", io_apic_versions[x]);
 555                 kprintf(", at 0x%08x\n", io_apic_address[x]);
 556         }
 557 #else
 558         kprintf(" Warning: APIC I/O disabled\n");
 559 #endif  /* APIC_IO */
 560 }
 561
 562 /*
 563  * AP cpu's call this to sync up protected mode.
 564  *
 565  * WARNING!  We must ensure that the cpu is sufficiently initialized to
 566  * be able to use to the FP for our optimized bzero/bcopy code before
 567  * we enter more mainstream C code.
 568  *
 569  * WARNING! %fs is not set up on entry.  This routine sets up %fs.
 570  */
 571 void
 572 init_secondary(void)
 573 {
 574         int     gsel_tss;
 575         int     x, myid = bootAP;
 576         u_int   cr0;
 577         struct mdglobaldata *md;
 578         struct privatespace *ps;
 579
 580         ps = &CPU_prvspace[myid];
 581
 582         gdt_segs[GPRIV_SEL].ssd_base = (int)ps;
 583         gdt_segs[GPROC0_SEL].ssd_base =
 584                 (int) &ps->mdglobaldata.gd_common_tss;
 585         ps->mdglobaldata.mi.gd_prvspace = ps;
 586
 587         for (x = 0; x < NGDT; x++) {
 588                 ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x].sd);
 589         }
 590
 591         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 592         r_gdt.rd_base = (int) &gdt[myid * NGDT];
 593         lgdt(&r_gdt);                   /* does magic intra-segment return */
 594
 595         lidt(&r_idt);
 596
 597         lldt(_default_ldt);
 598         mdcpu->gd_currentldt = _default_ldt;
 599
 600         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 601         gdt[myid * NGDT + GPROC0_SEL].sd.sd_type = SDT_SYS386TSS;
 602
 603         md = mdcpu;     /* loaded through %fs:0 (mdglobaldata.mi.gd_prvspace)*/
 604
 605         md->gd_common_tss.tss_esp0 = 0; /* not used until after switch */
 606         md->gd_common_tss.tss_ss0 = GSEL(GDATA_SEL, SEL_KPL);
 607         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 608         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL].sd;
 609         md->gd_common_tssd = *md->gd_tss_gdt;
 610         ltr(gsel_tss);
 611
 612         /*
 613          * Set to a known state:
 614          * Set by mpboot.s: CR0_PG, CR0_PE
 615          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 616          */
 617         cr0 = rcr0();
 618         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 619         load_cr0(cr0);
 620         pmap_set_opt();         /* PSE/4MB pages, etc */
 621
 622         /* set up CPU registers and state */
 623         cpu_setregs();
 624
 625         /* set up FPU state on the AP */
 626         npxinit(__INITIAL_NPXCW__);
 627
 628         /* set up SSE registers */
 629         enable_sse();
 630 }
 631
 632 /*******************************************************************
 633  * local functions and data
 634  */
 635
 636 /*
 637  * start the SMP system
 638  */
 639 static void
 640 mp_enable(u_int boot_addr)
 641 {
 642 #if defined(APIC_IO)
 643         int     apic;
 644         u_int   ux;
 645 #endif  /* APIC_IO */
 646         vm_paddr_t mpfps_paddr;
 647         struct mptable_pos mpt;
 648
 649         POSTCODE(MP_ENABLE_POST);
 650
 651         /*
 652          * Enumerate Local APIC
 653          */
 654         if (madt_probe_test)
 655                 mpfps_paddr = 0;
 656         else
 657                 mpfps_paddr = mptable_probe();
 658         if (mpfps_paddr) {
 659                 mptable_map(&mpt, mpfps_paddr);
 660                 mptable_lapic_enumerate(&mpt);
 661                 mptable_unmap(&mpt);
 662         } else {
 663                 vm_paddr_t madt_paddr;
 664                 vm_offset_t lapic_addr;
 665                 int bsp_apic_id;
 666
 667                 madt_paddr = madt_probe();
 668                 if (madt_paddr == 0)
 669                         panic("mp_enable: madt_probe failed\n");
 670
 671                 lapic_addr = madt_pass1(madt_paddr);
 672                 if (lapic_addr == 0)
 673                         panic("mp_enable: no local apic (madt)!\n");
 674
 675                 lapic_init(lapic_addr);
 676
 677                 bsp_apic_id = APIC_ID(lapic.id);
 678                 if (madt_pass2(madt_paddr, bsp_apic_id))
 679                         panic("mp_enable: madt_pass2 failed\n");
 680         }
 681
 682         mpfps_paddr = mptable_probe();
 683         if (mpfps_paddr) {
 684                 mptable_map(&mpt, mpfps_paddr);
 685                 mptable_imcr(&mpt);
 686                 mptable_unmap(&mpt);
 687         }
 688 #if defined(APIC_IO)
 689
 690         if (!mpfps_paddr)
 691                 panic("no MP table, disable APIC_IO!\n");
 692
 693         mptable_map(&mpt, mpfps_paddr);
 694
 695         /*
 696          * Examine the MP table for needed info
 697          */
 698         mptable_pass1(&mpt);
 699         mptable_pass2(&mpt);
 700
 701         mptable_unmap(&mpt);
 702
 703         /* Post scan cleanup */
 704         mptable_fix();
 705
 706         setup_apic_irq_mapping();
 707
 708         /* fill the LOGICAL io_apic_versions table */
 709         for (apic = 0; apic < mp_napics; ++apic) {
 710                 ux = io_apic_read(apic, IOAPIC_VER);
 711                 io_apic_versions[apic] = ux;
 712                 io_apic_set_id(apic, IO_TO_ID(apic));
 713         }
 714
 715         /* program each IO APIC in the system */
 716         for (apic = 0; apic < mp_napics; ++apic)
 717                 if (io_apic_setup(apic) < 0)
 718                         panic("IO APIC setup failure");
 719
 720 #endif  /* APIC_IO */
 721
 722         /*
 723          * These are required for SMP operation
 724          */
 725
 726         /* install a 'Spurious INTerrupt' vector */
 727         setidt(XSPURIOUSINT_OFFSET, Xspuriousint,
 728                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 729
 730         /* install an inter-CPU IPI for TLB invalidation */
 731         setidt(XINVLTLB_OFFSET, Xinvltlb,
 732                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 733
 734         /* install an inter-CPU IPI for IPIQ messaging */
 735         setidt(XIPIQ_OFFSET, Xipiq,
 736                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 737
 738         /* install a timer vector */
 739         setidt(XTIMER_OFFSET, Xtimer,
 740                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 741
 742         /* install an inter-CPU IPI for CPU stop/restart */
 743         setidt(XCPUSTOP_OFFSET, Xcpustop,
 744                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 745
 746         /* start each Application Processor */
 747         start_all_aps(boot_addr);
 748 }
 749
 750
 751 /*
 752  * look for the MP spec signature
 753  */
 754
 755 /* string defined by the Intel MP Spec as identifying the MP table */
 756 #define MP_SIG          0x5f504d5f      /* _MP_ */
 757 #define NEXT(X)         ((X) += 4)
 758 static int
 759 mptable_search_sig(u_int32_t target, int count)
 760 {
 761         vm_size_t map_size;
 762         u_int32_t *addr;
 763         int x, ret;
 764
 765         KKASSERT(target != 0);
 766
 767         map_size = count * sizeof(u_int32_t);
 768         addr = pmap_mapdev((vm_paddr_t)target, map_size);
 769
 770         ret = 0;
 771         for (x = 0; x < count; NEXT(x)) {
 772                 if (addr[x] == MP_SIG) {
 773                         /* make array index a byte index */
 774                         ret = target + (x * sizeof(u_int32_t));
 775                         break;
 776                 }
 777         }
 778
 779         pmap_unmapdev((vm_offset_t)addr, map_size);
 780         return ret;
 781 }
 782
 783
 784 typedef struct BUSDATA {
 785         u_char  bus_id;
 786         enum busTypes bus_type;
 787 }       bus_datum;
 788
 789 typedef struct INTDATA {
 790         u_char  int_type;
 791         u_short int_flags;
 792         u_char  src_bus_id;
 793         u_char  src_bus_irq;
 794         u_char  dst_apic_id;
 795         u_char  dst_apic_int;
 796         u_char  int_vector;
 797 }       io_int, local_int;
 798
 799 typedef struct BUSTYPENAME {
 800         u_char  type;
 801         char    name[7];
 802 }       bus_type_name;
 803
 804 static bus_type_name bus_type_table[] =
 805 {
 806         {CBUS, "CBUS"},
 807         {CBUSII, "CBUSII"},
 808         {EISA, "EISA"},
 809         {MCA, "MCA"},
 810         {UNKNOWN_BUSTYPE, "---"},
 811         {ISA, "ISA"},
 812         {MCA, "MCA"},
 813         {UNKNOWN_BUSTYPE, "---"},
 814         {UNKNOWN_BUSTYPE, "---"},
 815         {UNKNOWN_BUSTYPE, "---"},
 816         {UNKNOWN_BUSTYPE, "---"},
 817         {UNKNOWN_BUSTYPE, "---"},
 818         {PCI, "PCI"},
 819         {UNKNOWN_BUSTYPE, "---"},
 820         {UNKNOWN_BUSTYPE, "---"},
 821         {UNKNOWN_BUSTYPE, "---"},
 822         {UNKNOWN_BUSTYPE, "---"},
 823         {XPRESS, "XPRESS"},
 824         {UNKNOWN_BUSTYPE, "---"}
 825 };
 826 /* from MP spec v1.4, table 5-1 */
 827 static int default_data[7][5] =
 828 {
 829 /*   nbus, id0, type0, id1, type1 */
 830         {1, 0, ISA, 255, 255},
 831         {1, 0, EISA, 255, 255},
 832         {1, 0, EISA, 255, 255},
 833         {1, 0, MCA, 255, 255},
 834         {2, 0, ISA, 1, PCI},
 835         {2, 0, EISA, 1, PCI},
 836         {2, 0, MCA, 1, PCI}
 837 };
 838
 839
 840 #ifdef APIC_IO
 841
 842 /* the bus data */
 843 static bus_datum *bus_data;
 844
 845 /* the IO INT data, one entry per possible APIC INTerrupt */
 846 static io_int  *io_apic_ints;
 847 static int nintrs;
 848
 849 #endif
 850
 851 static int processor_entry      (const struct PROCENTRY *entry, int cpu);
 852 #ifdef APIC_IO
 853 static int bus_entry            (const struct BUSENTRY *entry, int bus);
 854 static int io_apic_entry        (const struct IOAPICENTRY *entry, int apic);
 855 static int int_entry            (const struct INTENTRY *entry, int intr);
 856 #endif
 857 static int lookup_bus_type      (char *name);
 858
 859 #ifdef APIC_IO
 860
 861 static int
 862 mptable_ioapic_pass1_callback(void *xarg, const void *pos, int type)
 863 {
 864         const struct IOAPICENTRY *ioapic_ent;
 865
 866         switch (type) {
 867         case 1: /* bus_entry */
 868                 ++mp_nbusses;
 869                 break;
 870
 871         case 2: /* io_apic_entry */
 872                 ioapic_ent = pos;
 873                 if (ioapic_ent->apic_flags & IOAPICENTRY_FLAG_EN) {
 874                         io_apic_address[mp_napics++] =
 875                             (vm_offset_t)ioapic_ent->apic_address;
 876                 }
 877                 break;
 878
 879         case 3: /* int_entry */
 880                 ++nintrs;
 881                 break;
 882         }
 883         return 0;
 884 }
 885
 886 #endif  /* APIC_IO */
 887
 888 /*
 889  * 1st pass on motherboard's Intel MP specification table.
 890  *
 891  * determines:
 892  *      io_apic_address[N]
 893  *      mp_nbusses
 894  *      mp_napics
 895  *      nintrs
 896  */
 897 static void
 898 mptable_pass1(struct mptable_pos *mpt)
 899 {
 900 #ifdef APIC_IO
 901         mpfps_t fps;
 902         int x;
 903
 904         POSTCODE(MPTABLE_PASS1_POST);
 905
 906         fps = mpt->mp_fps;
 907         KKASSERT(fps != NULL);
 908
 909         /* clear various tables */
 910         for (x = 0; x < NAPICID; ++x)
 911                 io_apic_address[x] = ~0;        /* IO APIC address table */
 912
 913         mp_nbusses = 0;
 914         mp_napics = 0;
 915         nintrs = 0;
 916
 917         /* check for use of 'default' configuration */
 918         if (fps->mpfb1 != 0) {
 919                 io_apic_address[0] = DEFAULT_IO_APIC_BASE;
 920                 mp_nbusses = default_data[fps->mpfb1 - 1][0];
 921                 mp_napics = 1;
 922                 nintrs = 16;
 923         } else {
 924                 int error;
 925
 926                 error = mptable_iterate_entries(mpt->mp_cth,
 927                             mptable_ioapic_pass1_callback, NULL);
 928                 if (error)
 929                         panic("mptable_iterate_entries(ioapic_pass1) failed\n");
 930         }
 931 #endif  /* APIC_IO */
 932 }
 933
 934 #ifdef APIC_IO
 935
 936 struct mptable_ioapic2_cbarg {
 937         int     bus;
 938         int     apic;
 939         int     intr;
 940 };
 941
 942 static int
 943 mptable_ioapic_pass2_callback(void *xarg, const void *pos, int type)
 944 {
 945         struct mptable_ioapic2_cbarg *arg = xarg;
 946
 947         switch (type) {
 948         case 1:
 949                 if (bus_entry(pos, arg->bus))
 950                         ++arg->bus;
 951                 break;
 952
 953         case 2:
 954                 if (io_apic_entry(pos, arg->apic))
 955                         ++arg->apic;
 956                 break;
 957
 958         case 3:
 959                 if (int_entry(pos, arg->intr))
 960                         ++arg->intr;
 961                 break;
 962         }
 963         return 0;
 964 }
 965
 966 #endif  /* APIC_IO */
 967
 968 /*
 969  * 2nd pass on motherboard's Intel MP specification table.
 970  *
 971  * sets:
 972  *      ID_TO_IO(N), phy APIC ID to log CPU/IO table
 973  *      IO_TO_ID(N), logical IO to APIC ID table
 974  *      bus_data[N]
 975  *      io_apic_ints[N]
 976  */
 977 static void
 978 mptable_pass2(struct mptable_pos *mpt)
 979 {
 980 #ifdef APIC_IO
 981         struct mptable_ioapic2_cbarg arg;
 982         mpfps_t fps;
 983         int error, x;
 984
 985         POSTCODE(MPTABLE_PASS2_POST);
 986
 987         fps = mpt->mp_fps;
 988         KKASSERT(fps != NULL);
 989
 990         MALLOC(io_apic_versions, u_int32_t *, sizeof(u_int32_t) * mp_napics,
 991             M_DEVBUF, M_WAITOK);
 992         MALLOC(ioapic, volatile ioapic_t **, sizeof(ioapic_t *) * mp_napics,
 993             M_DEVBUF, M_WAITOK | M_ZERO);
 994         MALLOC(io_apic_ints, io_int *, sizeof(io_int) * (nintrs + FIXUP_EXTRA_APIC_INTS),
 995             M_DEVBUF, M_WAITOK);
 996         MALLOC(bus_data, bus_datum *, sizeof(bus_datum) * mp_nbusses,
 997             M_DEVBUF, M_WAITOK);
 998
 999         for (x = 0; x < mp_napics; x++)
1000                 ioapic[x] = permanent_io_mapping(io_apic_address[x]);
1001
1002         /* clear various tables */
1003         for (x = 0; x < NAPICID; ++x) {
1004                 ID_TO_IO(x) = -1;       /* phy APIC ID to log CPU/IO table */
1005                 IO_TO_ID(x) = -1;       /* logical IO to APIC ID table */
1006         }
1007
1008         /* clear bus data table */
1009         for (x = 0; x < mp_nbusses; ++x)
1010                 bus_data[x].bus_id = 0xff;
1011
1012         /* clear IO APIC INT table */
1013         for (x = 0; x < (nintrs + 1); ++x) {
1014                 io_apic_ints[x].int_type = 0xff;
1015                 io_apic_ints[x].int_vector = 0xff;
1016         }
1017
1018         /* check for use of 'default' configuration */
1019         if (fps->mpfb1 != 0) {
1020                 mptable_default(fps->mpfb1);
1021                 return;
1022         }
1023
1024         bzero(&arg, sizeof(arg));
1025         error = mptable_iterate_entries(mpt->mp_cth,
1026                     mptable_ioapic_pass2_callback, &arg);
1027         if (error)
1028                 panic("mptable_iterate_entries(ioapic_pass2) failed\n");
1029 #endif
1030 }
1031
1032 /*
1033  * Check if we should perform a hyperthreading "fix-up" to
1034  * enumerate any logical CPU's that aren't already listed
1035  * in the table.
1036  *
1037  * XXX: We assume that all of the physical CPUs in the
1038  * system have the same number of logical CPUs.
1039  *
1040  * XXX: We assume that APIC ID's are allocated such that
1041  * the APIC ID's for a physical processor are aligned
1042  * with the number of logical CPU's in the processor.
1043  */
1044 static int
1045 mptable_hyperthread_fixup(u_int id_mask, int cpu_count)
1046 {
1047         int i, id, lcpus_max, logical_cpus;
1048
1049         if ((cpu_feature & CPUID_HTT) == 0)
1050                 return 0;
1051
1052         lcpus_max = (cpu_procinfo & CPUID_HTT_CORES) >> 16;
1053         if (lcpus_max <= 1)
1054                 return 0;
1055
1056         if (strcmp(cpu_vendor, "GenuineIntel") == 0) {
1057                 /*
1058                  * INSTRUCTION SET REFERENCE, A-M (#253666)
1059                  * Page 3-181, Table 3-20
1060                  * "The nearest power-of-2 integer that is not smaller
1061                  *  than EBX[23:16] is the number of unique initial APIC
1062                  *  IDs reserved for addressing different logical
1063                  *  processors in a physical package."
1064                  */
1065                 for (i = 0; ; ++i) {
1066                         if ((1 << i) >= lcpus_max) {
1067                                 lcpus_max = 1 << i;
1068                                 break;
1069                         }
1070                 }
1071         }
1072
1073         KKASSERT(cpu_count != 0);
1074         if (cpu_count == lcpus_max) {
1075                 /* We have nothing to fix */
1076                 return 0;
1077         } else if (cpu_count == 1) {
1078                 /* XXX this may be incorrect */
1079                 logical_cpus = lcpus_max;
1080         } else {
1081                 int cur, prev, dist;
1082
1083                 /*
1084                  * Calculate the distances between two nearest
1085                  * APIC IDs.  If all such distances are same,
1086                  * then it is the number of missing cpus that
1087                  * we are going to fill later.
1088                  */
1089                 dist = cur = prev = -1;
1090                 for (id = 0; id < MAXCPU; ++id) {
1091                         if ((id_mask & 1 << id) == 0)
1092                                 continue;
1093
1094                         cur = id;
1095                         if (prev >= 0) {
1096                                 int new_dist = cur - prev;
1097
1098                                 if (dist < 0)
1099                                         dist = new_dist;
1100
1101                                 /*
1102                                  * Make sure that all distances
1103                                  * between two nearest APIC IDs
1104                                  * are same.
1105                                  */
1106                                 if (dist != new_dist)
1107                                         return 0;
1108                         }
1109                         prev = cur;
1110                 }
1111                 if (dist == 1)
1112                         return 0;
1113
1114                 /* Must be power of 2 */
1115                 if (dist & (dist - 1))
1116                         return 0;
1117
1118                 /* Can't exceed CPU package capacity */
1119                 if (dist > lcpus_max)
1120                         logical_cpus = lcpus_max;
1121                 else
1122                         logical_cpus = dist;
1123         }
1124
1125         /*
1126          * For each APIC ID of a CPU that is set in the mask,
1127          * scan the other candidate APIC ID's for this
1128          * physical processor.  If any of those ID's are
1129          * already in the table, then kill the fixup.
1130          */
1131         for (id = 0; id < MAXCPU; id++) {
1132                 if ((id_mask & 1 << id) == 0)
1133                         continue;
1134                 /* First, make sure we are on a logical_cpus boundary. */
1135                 if (id % logical_cpus != 0)
1136                         return 0;
1137                 for (i = id + 1; i < id + logical_cpus; i++)
1138                         if ((id_mask & 1 << i) != 0)
1139                                 return 0;
1140         }
1141         return logical_cpus;
1142 }
1143
1144 static int
1145 mptable_map(struct mptable_pos *mpt, vm_paddr_t mpfps_paddr)
1146 {
1147         mpfps_t fps = NULL;
1148         mpcth_t cth = NULL;
1149         vm_size_t cth_mapsz = 0;
1150
1151         bzero(mpt, sizeof(*mpt));
1152
1153         fps = pmap_mapdev(mpfps_paddr, sizeof(*fps));
1154         if (fps->pap != 0) {
1155                 /*
1156                  * Map configuration table header to get
1157                  * the base table size
1158                  */
1159                 cth = pmap_mapdev(fps->pap, sizeof(*cth));
1160                 cth_mapsz = cth->base_table_length;
1161                 pmap_unmapdev((vm_offset_t)cth, sizeof(*cth));
1162
1163                 if (cth_mapsz < sizeof(*cth)) {
1164                         kprintf("invalid base MP table length %d\n",
1165                                 (int)cth_mapsz);
1166                         pmap_unmapdev((vm_offset_t)fps, sizeof(*fps));
1167                         return EINVAL;
1168                 }
1169
1170                 /*
1171                  * Map the base table
1172                  */
1173                 cth = pmap_mapdev(fps->pap, cth_mapsz);
1174         }
1175
1176         mpt->mp_fps = fps;
1177         mpt->mp_cth = cth;
1178         mpt->mp_cth_mapsz = cth_mapsz;
1179
1180         return 0;
1181 }
1182
1183 static void
1184 mptable_unmap(struct mptable_pos *mpt)
1185 {
1186         if (mpt->mp_cth != NULL) {
1187                 pmap_unmapdev((vm_offset_t)mpt->mp_cth, mpt->mp_cth_mapsz);
1188                 mpt->mp_cth = NULL;
1189                 mpt->mp_cth_mapsz = 0;
1190         }
1191         if (mpt->mp_fps != NULL) {
1192                 pmap_unmapdev((vm_offset_t)mpt->mp_fps, sizeof(*mpt->mp_fps));
1193                 mpt->mp_fps = NULL;
1194         }
1195 }
1196
1197 #ifdef APIC_IO
1198
1199 void
1200 assign_apic_irq(int apic, int intpin, int irq)
1201 {
1202         int x;
1203
1204         if (int_to_apicintpin[irq].ioapic != -1)
1205                 panic("assign_apic_irq: inconsistent table");
1206
1207         int_to_apicintpin[irq].ioapic = apic;
1208         int_to_apicintpin[irq].int_pin = intpin;
1209         int_to_apicintpin[irq].apic_address = ioapic[apic];
1210         int_to_apicintpin[irq].redirindex = IOAPIC_REDTBL + 2 * intpin;
1211
1212         for (x = 0; x < nintrs; x++) {
1213                 if ((io_apic_ints[x].int_type == 0 ||
1214                      io_apic_ints[x].int_type == 3) &&
1215                     io_apic_ints[x].int_vector == 0xff &&
1216                     io_apic_ints[x].dst_apic_id == IO_TO_ID(apic) &&
1217                     io_apic_ints[x].dst_apic_int == intpin)
1218                         io_apic_ints[x].int_vector = irq;
1219         }
1220 }
1221
1222 void
1223 revoke_apic_irq(int irq)
1224 {
1225         int x;
1226         int oldapic;
1227         int oldintpin;
1228
1229         if (int_to_apicintpin[irq].ioapic == -1)
1230                 panic("revoke_apic_irq: inconsistent table");
1231
1232         oldapic = int_to_apicintpin[irq].ioapic;
1233         oldintpin = int_to_apicintpin[irq].int_pin;
1234
1235         int_to_apicintpin[irq].ioapic = -1;
1236         int_to_apicintpin[irq].int_pin = 0;
1237         int_to_apicintpin[irq].apic_address = NULL;
1238         int_to_apicintpin[irq].redirindex = 0;
1239
1240         for (x = 0; x < nintrs; x++) {
1241                 if ((io_apic_ints[x].int_type == 0 ||
1242                      io_apic_ints[x].int_type == 3) &&
1243                     io_apic_ints[x].int_vector != 0xff &&
1244                     io_apic_ints[x].dst_apic_id == IO_TO_ID(oldapic) &&
1245                     io_apic_ints[x].dst_apic_int == oldintpin)
1246                         io_apic_ints[x].int_vector = 0xff;
1247         }
1248 }
1249
1250 /*
1251  * Allocate an IRQ
1252  */
1253 static void
1254 allocate_apic_irq(int intr)
1255 {
1256         int apic;
1257         int intpin;
1258         int irq;
1259
1260         if (io_apic_ints[intr].int_vector != 0xff)
1261                 return;         /* Interrupt handler already assigned */
1262
1263         if (io_apic_ints[intr].int_type != 0 &&
1264             (io_apic_ints[intr].int_type != 3 ||
1265              (io_apic_ints[intr].dst_apic_id == IO_TO_ID(0) &&
1266               io_apic_ints[intr].dst_apic_int == 0)))
1267                 return;         /* Not INT or ExtInt on != (0, 0) */
1268
1269         irq = 0;
1270         while (irq < APIC_INTMAPSIZE &&
1271                int_to_apicintpin[irq].ioapic != -1)
1272                 irq++;
1273
1274         if (irq >= APIC_INTMAPSIZE)
1275                 return;         /* No free interrupt handlers */
1276
1277         apic = ID_TO_IO(io_apic_ints[intr].dst_apic_id);
1278         intpin = io_apic_ints[intr].dst_apic_int;
1279
1280         assign_apic_irq(apic, intpin, irq);
1281         io_apic_setup_intpin(apic, intpin);
1282 }
1283
1284
1285 static void
1286 swap_apic_id(int apic, int oldid, int newid)
1287 {
1288         int x;
1289         int oapic;
1290
1291
1292         if (oldid == newid)
1293                 return;                 /* Nothing to do */
1294
1295         kprintf("Changing APIC ID for IO APIC #%d from %d to %d in MP table\n",
1296                apic, oldid, newid);
1297
1298         /* Swap physical APIC IDs in interrupt entries */
1299         for (x = 0; x < nintrs; x++) {
1300                 if (io_apic_ints[x].dst_apic_id == oldid)
1301                         io_apic_ints[x].dst_apic_id = newid;
1302                 else if (io_apic_ints[x].dst_apic_id == newid)
1303                         io_apic_ints[x].dst_apic_id = oldid;
1304         }
1305
1306         /* Swap physical APIC IDs in IO_TO_ID mappings */
1307         for (oapic = 0; oapic < mp_napics; oapic++)
1308                 if (IO_TO_ID(oapic) == newid)
1309                         break;
1310
1311         if (oapic < mp_napics) {
1312                 kprintf("Changing APIC ID for IO APIC #%d from "
1313                        "%d to %d in MP table\n",
1314                        oapic, newid, oldid);
1315                 IO_TO_ID(oapic) = oldid;
1316         }
1317         IO_TO_ID(apic) = newid;
1318 }
1319
1320
1321 static void
1322 fix_id_to_io_mapping(void)
1323 {
1324         int x;
1325
1326         for (x = 0; x < NAPICID; x++)
1327                 ID_TO_IO(x) = -1;
1328
1329         for (x = 0; x <= mp_naps; x++)
1330                 if (CPU_TO_ID(x) < NAPICID)
1331                         ID_TO_IO(CPU_TO_ID(x)) = x;
1332
1333         for (x = 0; x < mp_napics; x++)
1334                 if (IO_TO_ID(x) < NAPICID)
1335                         ID_TO_IO(IO_TO_ID(x)) = x;
1336 }
1337
1338
1339 static int
1340 first_free_apic_id(void)
1341 {
1342         int freeid, x;
1343
1344         for (freeid = 0; freeid < NAPICID; freeid++) {
1345                 for (x = 0; x <= mp_naps; x++)
1346                         if (CPU_TO_ID(x) == freeid)
1347                                 break;
1348                 if (x <= mp_naps)
1349                         continue;
1350                 for (x = 0; x < mp_napics; x++)
1351                         if (IO_TO_ID(x) == freeid)
1352                                 break;
1353                 if (x < mp_napics)
1354                         continue;
1355                 return freeid;
1356         }
1357         return freeid;
1358 }
1359
1360
1361 static int
1362 io_apic_id_acceptable(int apic, int id)
1363 {
1364         int cpu;                /* Logical CPU number */
1365         int oapic;              /* Logical IO APIC number for other IO APIC */
1366
1367         if (id >= NAPICID)
1368                 return 0;       /* Out of range */
1369
1370         for (cpu = 0; cpu <= mp_naps; cpu++)
1371                 if (CPU_TO_ID(cpu) == id)
1372                         return 0;       /* Conflict with CPU */
1373
1374         for (oapic = 0; oapic < mp_napics && oapic < apic; oapic++)
1375                 if (IO_TO_ID(oapic) == id)
1376                         return 0;       /* Conflict with other APIC */
1377
1378         return 1;               /* ID is acceptable for IO APIC */
1379 }
1380
1381 static
1382 io_int *
1383 io_apic_find_int_entry(int apic, int pin)
1384 {
1385         int     x;
1386
1387         /* search each of the possible INTerrupt sources */
1388         for (x = 0; x < nintrs; ++x) {
1389                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1390                     (pin == io_apic_ints[x].dst_apic_int))
1391                         return (&io_apic_ints[x]);
1392         }
1393         return NULL;
1394 }
1395
1396 #endif
1397
1398 /*
1399  * parse an Intel MP specification table
1400  */
1401 static void
1402 mptable_fix(void)
1403 {
1404 #ifdef APIC_IO
1405         int     x;
1406         int     id;
1407         int     apic;           /* IO APIC unit number */
1408         int     freeid;         /* Free physical APIC ID */
1409         int     physid;         /* Current physical IO APIC ID */
1410         io_int *io14;
1411         int     bus_0 = 0;      /* Stop GCC warning */
1412         int     bus_pci = 0;    /* Stop GCC warning */
1413         int     num_pci_bus;
1414
1415         /*
1416          * Fix mis-numbering of the PCI bus and its INT entries if the BIOS
1417          * did it wrong.  The MP spec says that when more than 1 PCI bus
1418          * exists the BIOS must begin with bus entries for the PCI bus and use
1419          * actual PCI bus numbering.  This implies that when only 1 PCI bus
1420          * exists the BIOS can choose to ignore this ordering, and indeed many
1421          * MP motherboards do ignore it.  This causes a problem when the PCI
1422          * sub-system makes requests of the MP sub-system based on PCI bus
1423          * numbers.     So here we look for the situation and renumber the
1424          * busses and associated INTs in an effort to "make it right".
1425          */
1426
1427         /* find bus 0, PCI bus, count the number of PCI busses */
1428         for (num_pci_bus = 0, x = 0; x < mp_nbusses; ++x) {
1429                 if (bus_data[x].bus_id == 0) {
1430                         bus_0 = x;
1431                 }
1432                 if (bus_data[x].bus_type == PCI) {
1433                         ++num_pci_bus;
1434                         bus_pci = x;
1435                 }
1436         }
1437         /*
1438          * bus_0 == slot of bus with ID of 0
1439          * bus_pci == slot of last PCI bus encountered
1440          */
1441
1442         /* check the 1 PCI bus case for sanity */
1443         /* if it is number 0 all is well */
1444         if (num_pci_bus == 1 &&
1445             bus_data[bus_pci].bus_id != 0) {
1446
1447                 /* mis-numbered, swap with whichever bus uses slot 0 */
1448
1449                 /* swap the bus entry types */
1450                 bus_data[bus_pci].bus_type = bus_data[bus_0].bus_type;
1451                 bus_data[bus_0].bus_type = PCI;
1452
1453                 /* swap each relavant INTerrupt entry */
1454                 id = bus_data[bus_pci].bus_id;
1455                 for (x = 0; x < nintrs; ++x) {
1456                         if (io_apic_ints[x].src_bus_id == id) {
1457                                 io_apic_ints[x].src_bus_id = 0;
1458                         }
1459                         else if (io_apic_ints[x].src_bus_id == 0) {
1460                                 io_apic_ints[x].src_bus_id = id;
1461                         }
1462                 }
1463         }
1464
1465         /* Assign IO APIC IDs.
1466          *
1467          * First try the existing ID. If a conflict is detected, try
1468          * the ID in the MP table.  If a conflict is still detected, find
1469          * a free id.
1470          *
1471          * We cannot use the ID_TO_IO table before all conflicts has been
1472          * resolved and the table has been corrected.
1473          */
1474         for (apic = 0; apic < mp_napics; ++apic) { /* For all IO APICs */
1475
1476                 /* First try to use the value set by the BIOS */
1477                 physid = io_apic_get_id(apic);
1478                 if (io_apic_id_acceptable(apic, physid)) {
1479                         if (IO_TO_ID(apic) != physid)
1480                                 swap_apic_id(apic, IO_TO_ID(apic), physid);
1481                         continue;
1482                 }
1483
1484                 /* Then check if the value in the MP table is acceptable */
1485                 if (io_apic_id_acceptable(apic, IO_TO_ID(apic)))
1486                         continue;
1487
1488                 /* Last resort, find a free APIC ID and use it */
1489                 freeid = first_free_apic_id();
1490                 if (freeid >= NAPICID)
1491                         panic("No free physical APIC IDs found");
1492
1493                 if (io_apic_id_acceptable(apic, freeid)) {
1494                         swap_apic_id(apic, IO_TO_ID(apic), freeid);
1495                         continue;
1496                 }
1497                 panic("Free physical APIC ID not usable");
1498         }
1499         fix_id_to_io_mapping();
1500
1501         /* detect and fix broken Compaq MP table */
1502         if (apic_int_type(0, 0) == -1) {
1503                 kprintf("APIC_IO: MP table broken: 8259->APIC entry missing!\n");
1504                 io_apic_ints[nintrs].int_type = 3;      /* ExtInt */
1505                 io_apic_ints[nintrs].int_vector = 0xff; /* Unassigned */
1506                 /* XXX fixme, set src bus id etc, but it doesn't seem to hurt */
1507                 io_apic_ints[nintrs].dst_apic_id = IO_TO_ID(0);
1508                 io_apic_ints[nintrs].dst_apic_int = 0;  /* Pin 0 */
1509                 nintrs++;
1510         } else if (apic_int_type(0, 0) == 0) {
1511                 kprintf("APIC_IO: MP table broken: ExtINT entry corrupt!\n");
1512                 for (x = 0; x < nintrs; ++x)
1513                         if ((0 == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1514                             (0 == io_apic_ints[x].dst_apic_int)) {
1515                                 io_apic_ints[x].int_type = 3;
1516                                 io_apic_ints[x].int_vector = 0xff;
1517                                 break;
1518                         }
1519         }
1520
1521         /*
1522          * Fix missing IRQ 15 when IRQ 14 is an ISA interrupt.  IDE
1523          * controllers universally come in pairs.  If IRQ 14 is specified
1524          * as an ISA interrupt, then IRQ 15 had better be too.
1525          *
1526          * [ Shuttle XPC / AMD Athlon X2 ]
1527          *      The MPTable is missing an entry for IRQ 15.  Note that the
1528          *      ACPI table has an entry for both 14 and 15.
1529          */
1530         if (apic_int_type(0, 14) == 0 && apic_int_type(0, 15) == -1) {
1531                 kprintf("APIC_IO: MP table broken: IRQ 15 not ISA when IRQ 14 is!\n");
1532                 io14 = io_apic_find_int_entry(0, 14);
1533                 io_apic_ints[nintrs] = *io14;
1534                 io_apic_ints[nintrs].src_bus_irq = 15;
1535                 io_apic_ints[nintrs].dst_apic_int = 15;
1536                 nintrs++;
1537         }
1538 #endif
1539 }
1540
1541 #ifdef APIC_IO
1542
1543 /* Assign low level interrupt handlers */
1544 static void
1545 setup_apic_irq_mapping(void)
1546 {
1547         int     x;
1548         int     int_vector;
1549
1550         /* Clear array */
1551         for (x = 0; x < APIC_INTMAPSIZE; x++) {
1552                 int_to_apicintpin[x].ioapic = -1;
1553                 int_to_apicintpin[x].int_pin = 0;
1554                 int_to_apicintpin[x].apic_address = NULL;
1555                 int_to_apicintpin[x].redirindex = 0;
1556         }
1557
1558         /* First assign ISA/EISA interrupts */
1559         for (x = 0; x < nintrs; x++) {
1560                 int_vector = io_apic_ints[x].src_bus_irq;
1561                 if (int_vector < APIC_INTMAPSIZE &&
1562                     io_apic_ints[x].int_vector == 0xff &&
1563                     int_to_apicintpin[int_vector].ioapic == -1 &&
1564                     (apic_int_is_bus_type(x, ISA) ||
1565                      apic_int_is_bus_type(x, EISA)) &&
1566                     io_apic_ints[x].int_type == 0) {
1567                         assign_apic_irq(ID_TO_IO(io_apic_ints[x].dst_apic_id),
1568                                         io_apic_ints[x].dst_apic_int,
1569                                         int_vector);
1570                 }
1571         }
1572
1573         /* Assign ExtInt entry if no ISA/EISA interrupt 0 entry */
1574         for (x = 0; x < nintrs; x++) {
1575                 if (io_apic_ints[x].dst_apic_int == 0 &&
1576                     io_apic_ints[x].dst_apic_id == IO_TO_ID(0) &&
1577                     io_apic_ints[x].int_vector == 0xff &&
1578                     int_to_apicintpin[0].ioapic == -1 &&
1579                     io_apic_ints[x].int_type == 3) {
1580                         assign_apic_irq(0, 0, 0);
1581                         break;
1582                 }
1583         }
1584         /* PCI interrupt assignment is deferred */
1585 }
1586
1587 #endif
1588
1589 void
1590 mp_set_cpuids(int cpu_id, int apic_id)
1591 {
1592         CPU_TO_ID(cpu_id) = apic_id;
1593         ID_TO_CPU(apic_id) = cpu_id;
1594 }
1595
1596 static int
1597 processor_entry(const struct PROCENTRY *entry, int cpu)
1598 {
1599         KKASSERT(cpu > 0);
1600
1601         /* check for usability */
1602         if (!(entry->cpu_flags & PROCENTRY_FLAG_EN))
1603                 return 0;
1604
1605         /* check for BSP flag */
1606         if (entry->cpu_flags & PROCENTRY_FLAG_BP) {
1607                 mp_set_cpuids(0, entry->apic_id);
1608                 return 0;       /* its already been counted */
1609         }
1610
1611         /* add another AP to list, if less than max number of CPUs */
1612         else if (cpu < MAXCPU) {
1613                 mp_set_cpuids(cpu, entry->apic_id);
1614                 return 1;
1615         }
1616
1617         return 0;
1618 }
1619
1620 #ifdef APIC_IO
1621
1622 static int
1623 bus_entry(const struct BUSENTRY *entry, int bus)
1624 {
1625         int     x;
1626         char    c, name[8];
1627
1628         /* encode the name into an index */
1629         for (x = 0; x < 6; ++x) {
1630                 if ((c = entry->bus_type[x]) == ' ')
1631                         break;
1632                 name[x] = c;
1633         }
1634         name[x] = '\0';
1635
1636         if ((x = lookup_bus_type(name)) == UNKNOWN_BUSTYPE)
1637                 panic("unknown bus type: '%s'", name);
1638
1639         bus_data[bus].bus_id = entry->bus_id;
1640         bus_data[bus].bus_type = x;
1641
1642         return 1;
1643 }
1644
1645 static int
1646 io_apic_entry(const struct IOAPICENTRY *entry, int apic)
1647 {
1648         if (!(entry->apic_flags & IOAPICENTRY_FLAG_EN))
1649                 return 0;
1650
1651         IO_TO_ID(apic) = entry->apic_id;
1652         ID_TO_IO(entry->apic_id) = apic;
1653
1654         return 1;
1655 }
1656
1657 #endif
1658
1659 static int
1660 lookup_bus_type(char *name)
1661 {
1662         int     x;
1663
1664         for (x = 0; x < MAX_BUSTYPE; ++x)
1665                 if (strcmp(bus_type_table[x].name, name) == 0)
1666                         return bus_type_table[x].type;
1667
1668         return UNKNOWN_BUSTYPE;
1669 }
1670
1671 #ifdef APIC_IO
1672
1673 static int
1674 int_entry(const struct INTENTRY *entry, int intr)
1675 {
1676         int apic;
1677
1678         io_apic_ints[intr].int_type = entry->int_type;
1679         io_apic_ints[intr].int_flags = entry->int_flags;
1680         io_apic_ints[intr].src_bus_id = entry->src_bus_id;
1681         io_apic_ints[intr].src_bus_irq = entry->src_bus_irq;
1682         if (entry->dst_apic_id == 255) {
1683                 /* This signal goes to all IO APICS.  Select an IO APIC
1684                    with sufficient number of interrupt pins */
1685                 for (apic = 0; apic < mp_napics; apic++)
1686                         if (((io_apic_read(apic, IOAPIC_VER) &
1687                               IOART_VER_MAXREDIR) >> MAXREDIRSHIFT) >=
1688                             entry->dst_apic_int)
1689                                 break;
1690                 if (apic < mp_napics)
1691                         io_apic_ints[intr].dst_apic_id = IO_TO_ID(apic);
1692                 else
1693                         io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1694         } else
1695                 io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1696         io_apic_ints[intr].dst_apic_int = entry->dst_apic_int;
1697
1698         return 1;
1699 }
1700
1701 static int
1702 apic_int_is_bus_type(int intr, int bus_type)
1703 {
1704         int     bus;
1705
1706         for (bus = 0; bus < mp_nbusses; ++bus)
1707                 if ((bus_data[bus].bus_id == io_apic_ints[intr].src_bus_id)
1708                     && ((int) bus_data[bus].bus_type == bus_type))
1709                         return 1;
1710
1711         return 0;
1712 }
1713
1714 /*
1715  * Given a traditional ISA INT mask, return an APIC mask.
1716  */
1717 u_int
1718 isa_apic_mask(u_int isa_mask)
1719 {
1720         int isa_irq;
1721         int apic_pin;
1722
1723 #if defined(SKIP_IRQ15_REDIRECT)
1724         if (isa_mask == (1 << 15)) {
1725                 kprintf("skipping ISA IRQ15 redirect\n");
1726                 return isa_mask;
1727         }
1728 #endif  /* SKIP_IRQ15_REDIRECT */
1729
1730         isa_irq = ffs(isa_mask);                /* find its bit position */
1731         if (isa_irq == 0)                       /* doesn't exist */
1732                 return 0;
1733         --isa_irq;                              /* make it zero based */
1734
1735         apic_pin = isa_apic_irq(isa_irq);       /* look for APIC connection */
1736         if (apic_pin == -1)
1737                 return 0;
1738
1739         return (1 << apic_pin);                 /* convert pin# to a mask */
1740 }
1741
1742 /*
1743  * Determine which APIC pin an ISA/EISA INT is attached to.
1744  */
1745 #define INTTYPE(I)      (io_apic_ints[(I)].int_type)
1746 #define INTPIN(I)       (io_apic_ints[(I)].dst_apic_int)
1747 #define INTIRQ(I)       (io_apic_ints[(I)].int_vector)
1748 #define INTAPIC(I)      (ID_TO_IO(io_apic_ints[(I)].dst_apic_id))
1749
1750 #define SRCBUSIRQ(I)    (io_apic_ints[(I)].src_bus_irq)
1751 int
1752 isa_apic_irq(int isa_irq)
1753 {
1754         int     intr;
1755
1756         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1757                 if (INTTYPE(intr) == 0) {               /* standard INT */
1758                         if (SRCBUSIRQ(intr) == isa_irq) {
1759                                 if (apic_int_is_bus_type(intr, ISA) ||
1760                                     apic_int_is_bus_type(intr, EISA)) {
1761                                         if (INTIRQ(intr) == 0xff)
1762                                                 return -1; /* unassigned */
1763                                         return INTIRQ(intr);    /* found */
1764                                 }
1765                         }
1766                 }
1767         }
1768         return -1;                                      /* NOT found */
1769 }
1770
1771
1772 /*
1773  * Determine which APIC pin a PCI INT is attached to.
1774  */
1775 #define SRCBUSID(I)     (io_apic_ints[(I)].src_bus_id)
1776 #define SRCBUSDEVICE(I) ((io_apic_ints[(I)].src_bus_irq >> 2) & 0x1f)
1777 #define SRCBUSLINE(I)   (io_apic_ints[(I)].src_bus_irq & 0x03)
1778 int
1779 pci_apic_irq(int pciBus, int pciDevice, int pciInt)
1780 {
1781         int     intr;
1782
1783         --pciInt;                                       /* zero based */
1784
1785         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1786                 if ((INTTYPE(intr) == 0)                /* standard INT */
1787                     && (SRCBUSID(intr) == pciBus)
1788                     && (SRCBUSDEVICE(intr) == pciDevice)
1789                     && (SRCBUSLINE(intr) == pciInt)) {  /* a candidate IRQ */
1790                         if (apic_int_is_bus_type(intr, PCI)) {
1791                                 if (INTIRQ(intr) == 0xff)
1792                                         allocate_apic_irq(intr);
1793                                 if (INTIRQ(intr) == 0xff)
1794                                         return -1;      /* unassigned */
1795                                 return INTIRQ(intr);    /* exact match */
1796                         }
1797                 }
1798         }
1799
1800         return -1;                                      /* NOT found */
1801 }
1802
1803 int
1804 next_apic_irq(int irq)
1805 {
1806         int intr, ointr;
1807         int bus, bustype;
1808
1809         bus = 0;
1810         bustype = 0;
1811         for (intr = 0; intr < nintrs; intr++) {
1812                 if (INTIRQ(intr) != irq || INTTYPE(intr) != 0)
1813                         continue;
1814                 bus = SRCBUSID(intr);
1815                 bustype = apic_bus_type(bus);
1816                 if (bustype != ISA &&
1817                     bustype != EISA &&
1818                     bustype != PCI)
1819                         continue;
1820                 break;
1821         }
1822         if (intr >= nintrs) {
1823                 return -1;
1824         }
1825         for (ointr = intr + 1; ointr < nintrs; ointr++) {
1826                 if (INTTYPE(ointr) != 0)
1827                         continue;
1828                 if (bus != SRCBUSID(ointr))
1829                         continue;
1830                 if (bustype == PCI) {
1831                         if (SRCBUSDEVICE(intr) != SRCBUSDEVICE(ointr))
1832                                 continue;
1833                         if (SRCBUSLINE(intr) != SRCBUSLINE(ointr))
1834                                 continue;
1835                 }
1836                 if (bustype == ISA || bustype == EISA) {
1837                         if (SRCBUSIRQ(intr) != SRCBUSIRQ(ointr))
1838                                 continue;
1839                 }
1840                 if (INTPIN(intr) == INTPIN(ointr))
1841                         continue;
1842                 break;
1843         }
1844         if (ointr >= nintrs) {
1845                 return -1;
1846         }
1847         return INTIRQ(ointr);
1848 }
1849 #undef SRCBUSLINE
1850 #undef SRCBUSDEVICE
1851 #undef SRCBUSID
1852 #undef SRCBUSIRQ
1853
1854 #undef INTPIN
1855 #undef INTIRQ
1856 #undef INTAPIC
1857 #undef INTTYPE
1858
1859 #endif
1860
1861 /*
1862  * Reprogram the MB chipset to NOT redirect an ISA INTerrupt.
1863  *
1864  * XXX FIXME:
1865  *  Exactly what this means is unclear at this point.  It is a solution
1866  *  for motherboards that redirect the MBIRQ0 pin.  Generically a motherboard
1867  *  could route any of the ISA INTs to upper (>15) IRQ values.  But most would
1868  *  NOT be redirected via MBIRQ0, thus "undirect()ing" them would NOT be an
1869  *  option.
1870  */
1871 int
1872 undirect_isa_irq(int rirq)
1873 {
1874 #if defined(READY)
1875         if (bootverbose)
1876             kprintf("Freeing redirected ISA irq %d.\n", rirq);
1877         /** FIXME: tickle the MB redirector chip */
1878         return /* XXX */;
1879 #else
1880         if (bootverbose)
1881             kprintf("Freeing (NOT implemented) redirected ISA irq %d.\n", rirq);
1882         return 0;
1883 #endif  /* READY */
1884 }
1885
1886
1887 /*
1888  * Reprogram the MB chipset to NOT redirect a PCI INTerrupt
1889  */
1890 int
1891 undirect_pci_irq(int rirq)
1892 {
1893 #if defined(READY)
1894         if (bootverbose)
1895                 kprintf("Freeing redirected PCI irq %d.\n", rirq);
1896
1897         /** FIXME: tickle the MB redirector chip */
1898         return /* XXX */;
1899 #else
1900         if (bootverbose)
1901                 kprintf("Freeing (NOT implemented) redirected PCI irq %d.\n",
1902                        rirq);
1903         return 0;
1904 #endif  /* READY */
1905 }
1906
1907
1908 #ifdef APIC_IO
1909
1910 /*
1911  * given a bus ID, return:
1912  *  the bus type if found
1913  *  -1 if NOT found
1914  */
1915 int
1916 apic_bus_type(int id)
1917 {
1918         int     x;
1919
1920         for (x = 0; x < mp_nbusses; ++x)
1921                 if (bus_data[x].bus_id == id)
1922                         return bus_data[x].bus_type;
1923
1924         return -1;
1925 }
1926
1927 /*
1928  * given a LOGICAL APIC# and pin#, return:
1929  *  the associated src bus ID if found
1930  *  -1 if NOT found
1931  */
1932 int
1933 apic_src_bus_id(int apic, int pin)
1934 {
1935         int     x;
1936
1937         /* search each of the possible INTerrupt sources */
1938         for (x = 0; x < nintrs; ++x)
1939                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1940                     (pin == io_apic_ints[x].dst_apic_int))
1941                         return (io_apic_ints[x].src_bus_id);
1942
1943         return -1;              /* NOT found */
1944 }
1945
1946 /*
1947  * given a LOGICAL APIC# and pin#, return:
1948  *  the associated src bus IRQ if found
1949  *  -1 if NOT found
1950  */
1951 int
1952 apic_src_bus_irq(int apic, int pin)
1953 {
1954         int     x;
1955
1956         for (x = 0; x < nintrs; x++)
1957                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1958                     (pin == io_apic_ints[x].dst_apic_int))
1959                         return (io_apic_ints[x].src_bus_irq);
1960
1961         return -1;              /* NOT found */
1962 }
1963
1964
1965 /*
1966  * given a LOGICAL APIC# and pin#, return:
1967  *  the associated INTerrupt type if found
1968  *  -1 if NOT found
1969  */
1970 int
1971 apic_int_type(int apic, int pin)
1972 {
1973         int     x;
1974
1975         /* search each of the possible INTerrupt sources */
1976         for (x = 0; x < nintrs; ++x) {
1977                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1978                     (pin == io_apic_ints[x].dst_apic_int))
1979                         return (io_apic_ints[x].int_type);
1980         }
1981         return -1;              /* NOT found */
1982 }
1983
1984 /*
1985  * Return the IRQ associated with an APIC pin
1986  */
1987 int
1988 apic_irq(int apic, int pin)
1989 {
1990         int x;
1991         int res;
1992
1993         for (x = 0; x < nintrs; ++x) {
1994                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1995                     (pin == io_apic_ints[x].dst_apic_int)) {
1996                         res = io_apic_ints[x].int_vector;
1997                         if (res == 0xff)
1998                                 return -1;
1999                         if (apic != int_to_apicintpin[res].ioapic)
2000                                 panic("apic_irq: inconsistent table %d/%d", apic, int_to_apicintpin[res].ioapic);
2001                         if (pin != int_to_apicintpin[res].int_pin)
2002                                 panic("apic_irq inconsistent table (2)");
2003                         return res;
2004                 }
2005         }
2006         return -1;
2007 }
2008
2009
2010 /*
2011  * given a LOGICAL APIC# and pin#, return:
2012  *  the associated trigger mode if found
2013  *  -1 if NOT found
2014  */
2015 int
2016 apic_trigger(int apic, int pin)
2017 {
2018         int     x;
2019
2020         /* search each of the possible INTerrupt sources */
2021         for (x = 0; x < nintrs; ++x)
2022                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2023                     (pin == io_apic_ints[x].dst_apic_int))
2024                         return ((io_apic_ints[x].int_flags >> 2) & 0x03);
2025
2026         return -1;              /* NOT found */
2027 }
2028
2029
2030 /*
2031  * given a LOGICAL APIC# and pin#, return:
2032  *  the associated 'active' level if found
2033  *  -1 if NOT found
2034  */
2035 int
2036 apic_polarity(int apic, int pin)
2037 {
2038         int     x;
2039
2040         /* search each of the possible INTerrupt sources */
2041         for (x = 0; x < nintrs; ++x)
2042                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2043                     (pin == io_apic_ints[x].dst_apic_int))
2044                         return (io_apic_ints[x].int_flags & 0x03);
2045
2046         return -1;              /* NOT found */
2047 }
2048
2049 #endif
2050
2051 /*
2052  * set data according to MP defaults
2053  * FIXME: probably not complete yet...
2054  */
2055 static void
2056 mptable_default(int type)
2057 {
2058 #if defined(APIC_IO)
2059         int     io_apic_id;
2060         int     pin;
2061
2062 #if 0
2063         kprintf("  MP default config type: %d\n", type);
2064         switch (type) {
2065         case 1:
2066                 kprintf("   bus: ISA, APIC: 82489DX\n");
2067                 break;
2068         case 2:
2069                 kprintf("   bus: EISA, APIC: 82489DX\n");
2070                 break;
2071         case 3:
2072                 kprintf("   bus: EISA, APIC: 82489DX\n");
2073                 break;
2074         case 4:
2075                 kprintf("   bus: MCA, APIC: 82489DX\n");
2076                 break;
2077         case 5:
2078                 kprintf("   bus: ISA+PCI, APIC: Integrated\n");
2079                 break;
2080         case 6:
2081                 kprintf("   bus: EISA+PCI, APIC: Integrated\n");
2082                 break;
2083         case 7:
2084                 kprintf("   bus: MCA+PCI, APIC: Integrated\n");
2085                 break;
2086         default:
2087                 kprintf("   future type\n");
2088                 break;
2089                 /* NOTREACHED */
2090         }
2091 #endif  /* 0 */
2092
2093         /* one and only IO APIC */
2094         io_apic_id = (io_apic_read(0, IOAPIC_ID) & APIC_ID_MASK) >> 24;
2095
2096         /*
2097          * sanity check, refer to MP spec section 3.6.6, last paragraph
2098          * necessary as some hardware isn't properly setting up the IO APIC
2099          */
2100 #if defined(REALLY_ANAL_IOAPICID_VALUE)
2101         if (io_apic_id != 2) {
2102 #else
2103         if ((io_apic_id == 0) || (io_apic_id == 1) || (io_apic_id == 15)) {
2104 #endif  /* REALLY_ANAL_IOAPICID_VALUE */
2105                 io_apic_set_id(0, 2);
2106                 io_apic_id = 2;
2107         }
2108         IO_TO_ID(0) = io_apic_id;
2109         ID_TO_IO(io_apic_id) = 0;
2110
2111         /* fill out bus entries */
2112         switch (type) {
2113         case 1:
2114         case 2:
2115         case 3:
2116         case 4:
2117         case 5:
2118         case 6:
2119         case 7:
2120                 bus_data[0].bus_id = default_data[type - 1][1];
2121                 bus_data[0].bus_type = default_data[type - 1][2];
2122                 bus_data[1].bus_id = default_data[type - 1][3];
2123                 bus_data[1].bus_type = default_data[type - 1][4];
2124                 break;
2125
2126         /* case 4: case 7:                 MCA NOT supported */
2127         default:                /* illegal/reserved */
2128                 panic("BAD default MP config: %d", type);
2129                 /* NOTREACHED */
2130         }
2131
2132         /* general cases from MP v1.4, table 5-2 */
2133         for (pin = 0; pin < 16; ++pin) {
2134                 io_apic_ints[pin].int_type = 0;
2135                 io_apic_ints[pin].int_flags = 0x05;     /* edge/active-hi */
2136                 io_apic_ints[pin].src_bus_id = 0;
2137                 io_apic_ints[pin].src_bus_irq = pin;    /* IRQ2 caught below */
2138                 io_apic_ints[pin].dst_apic_id = io_apic_id;
2139                 io_apic_ints[pin].dst_apic_int = pin;   /* 1-to-1 */
2140         }
2141
2142         /* special cases from MP v1.4, table 5-2 */
2143         if (type == 2) {
2144                 io_apic_ints[2].int_type = 0xff;        /* N/C */
2145                 io_apic_ints[13].int_type = 0xff;       /* N/C */
2146 #if !defined(APIC_MIXED_MODE)
2147                 /** FIXME: ??? */
2148                 panic("sorry, can't support type 2 default yet");
2149 #endif  /* APIC_MIXED_MODE */
2150         }
2151         else
2152                 io_apic_ints[2].src_bus_irq = 0;        /* ISA IRQ0 is on APIC INT 2 */
2153
2154         if (type == 7)
2155                 io_apic_ints[0].int_type = 0xff;        /* N/C */
2156         else
2157                 io_apic_ints[0].int_type = 3;   /* vectored 8259 */
2158 #endif  /* APIC_IO */
2159 }
2160
2161 /*
2162  * Map a physical memory address representing I/O into KVA.  The I/O
2163  * block is assumed not to cross a page boundary.
2164  */
2165 void *
2166 permanent_io_mapping(vm_paddr_t pa)
2167 {
2168         vm_offset_t vaddr;
2169         int pgeflag;
2170         int i;
2171
2172         KKASSERT(pa < 0x100000000LL);
2173
2174         pgeflag = 0;    /* not used for SMP yet */
2175
2176         /*
2177          * If the requested physical address has already been incidently
2178          * mapped, just use the existing mapping.  Otherwise create a new
2179          * mapping.
2180          */
2181         for (i = IO_MAPPING_START_INDEX; i < SMPpt_alloc_index; ++i) {
2182                 if (((vm_offset_t)SMPpt[i] & PG_FRAME) ==
2183                     ((vm_offset_t)pa & PG_FRAME)) {
2184                         break;
2185                 }
2186         }
2187         if (i == SMPpt_alloc_index) {
2188                 if (i == NPTEPG - 2) {
2189                         panic("permanent_io_mapping: We ran out of space"
2190                               " in SMPpt[]!");
2191                 }
2192                 SMPpt[i] = (pt_entry_t)(PG_V | PG_RW | pgeflag |
2193                            ((vm_offset_t)pa & PG_FRAME));
2194                 ++SMPpt_alloc_index;
2195         }
2196         vaddr = (vm_offset_t)CPU_prvspace + (i * PAGE_SIZE) +
2197                 ((vm_offset_t)pa & PAGE_MASK);
2198         return ((void *)vaddr);
2199 }
2200
2201 /*
2202  * start each AP in our list
2203  */
2204 static int
2205 start_all_aps(u_int boot_addr)
2206 {
2207         int     x, i, pg;
2208         int     shift;
2209         u_char  mpbiosreason;
2210         u_long  mpbioswarmvec;
2211         struct mdglobaldata *gd;
2212         struct privatespace *ps;
2213         char *stack;
2214         uintptr_t kptbase;
2215
2216         POSTCODE(START_ALL_APS_POST);
2217
2218         /* Initialize BSP's local APIC */
2219         apic_initialize(TRUE);
2220
2221         /* install the AP 1st level boot code */
2222         install_ap_tramp(boot_addr);
2223
2224
2225         /* save the current value of the warm-start vector */
2226         mpbioswarmvec = *((u_long *) WARMBOOT_OFF);
2227         outb(CMOS_REG, BIOS_RESET);
2228         mpbiosreason = inb(CMOS_DATA);
2229
2230         /* set up temporary P==V mapping for AP boot */
2231         /* XXX this is a hack, we should boot the AP on its own stack/PTD */
2232         kptbase = (uintptr_t)(void *)KPTphys;
2233         for (x = 0; x < NKPT; x++) {
2234                 PTD[x] = (pd_entry_t)(PG_V | PG_RW |
2235                     ((kptbase + x * PAGE_SIZE) & PG_FRAME));
2236         }
2237         cpu_invltlb();
2238
2239         /* start each AP */
2240         for (x = 1; x <= mp_naps; ++x) {
2241
2242                 /* This is a bit verbose, it will go away soon.  */
2243
2244                 /* first page of AP's private space */
2245                 pg = x * i386_btop(sizeof(struct privatespace));
2246
2247                 /* allocate new private data page(s) */
2248                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
2249                                 MDGLOBALDATA_BASEALLOC_SIZE);
2250                 /* wire it into the private page table page */
2251                 for (i = 0; i < MDGLOBALDATA_BASEALLOC_SIZE; i += PAGE_SIZE) {
2252                         SMPpt[pg + i / PAGE_SIZE] = (pt_entry_t)
2253                             (PG_V | PG_RW | vtophys_pte((char *)gd + i));
2254                 }
2255                 pg += MDGLOBALDATA_BASEALLOC_PAGES;
2256
2257                 SMPpt[pg + 0] = 0;              /* *gd_CMAP1 */
2258                 SMPpt[pg + 1] = 0;              /* *gd_CMAP2 */
2259                 SMPpt[pg + 2] = 0;              /* *gd_CMAP3 */
2260                 SMPpt[pg + 3] = 0;              /* *gd_PMAP1 */
2261
2262                 /* allocate and set up an idle stack data page */
2263                 stack = (char *)kmem_alloc(&kernel_map, UPAGES*PAGE_SIZE);
2264                 for (i = 0; i < UPAGES; i++) {
2265                         SMPpt[pg + 4 + i] = (pt_entry_t)
2266                             (PG_V | PG_RW | vtophys_pte(PAGE_SIZE * i + stack));
2267                 }
2268
2269                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
2270                 bzero(gd, sizeof(*gd));
2271                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
2272
2273                 /* prime data page for it to use */
2274                 mi_gdinit(&gd->mi, x);
2275                 cpu_gdinit(gd, x);
2276                 gd->gd_CMAP1 = &SMPpt[pg + 0];
2277                 gd->gd_CMAP2 = &SMPpt[pg + 1];
2278                 gd->gd_CMAP3 = &SMPpt[pg + 2];
2279                 gd->gd_PMAP1 = &SMPpt[pg + 3];
2280                 gd->gd_CADDR1 = ps->CPAGE1;
2281                 gd->gd_CADDR2 = ps->CPAGE2;
2282                 gd->gd_CADDR3 = ps->CPAGE3;
2283                 gd->gd_PADDR1 = (unsigned *)ps->PPAGE1;
2284                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
2285                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
2286
2287                 /* setup a vector to our boot code */
2288                 *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2289                 *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
2290                 outb(CMOS_REG, BIOS_RESET);
2291                 outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2292
2293                 /*
2294                  * Setup the AP boot stack
2295                  */
2296                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
2297                 bootAP = x;
2298
2299                 /* attempt to start the Application Processor */
2300                 CHECK_INIT(99); /* setup checkpoints */
2301                 if (!start_ap(gd, boot_addr)) {
2302                         kprintf("AP #%d (PHY# %d) failed!\n", x, CPU_TO_ID(x));
2303                         CHECK_PRINT("trace");   /* show checkpoints */
2304                         /* better panic as the AP may be running loose */
2305                         kprintf("panic y/n? [y] ");
2306                         if (cngetc() != 'n')
2307                                 panic("bye-bye");
2308                 }
2309                 CHECK_PRINT("trace");           /* show checkpoints */
2310
2311                 /* record its version info */
2312                 cpu_apic_versions[x] = cpu_apic_versions[0];
2313         }
2314
2315         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
2316         ncpus = x;
2317
2318         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
2319         for (shift = 0; (1 << shift) <= ncpus; ++shift)
2320                 ;
2321         --shift;
2322         ncpus2_shift = shift;
2323         ncpus2 = 1 << shift;
2324         ncpus2_mask = ncpus2 - 1;
2325
2326         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
2327         if ((1 << shift) < ncpus)
2328                 ++shift;
2329         ncpus_fit = 1 << shift;
2330         ncpus_fit_mask = ncpus_fit - 1;
2331
2332         /* build our map of 'other' CPUs */
2333         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2334         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
2335         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
2336
2337         /* fill in our (BSP) APIC version */
2338         cpu_apic_versions[0] = lapic.version;
2339
2340         /* restore the warmstart vector */
2341         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
2342         outb(CMOS_REG, BIOS_RESET);
2343         outb(CMOS_DATA, mpbiosreason);
2344
2345         /*
2346          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
2347          * up, clean out the P==V mapping we did earlier.
2348          */
2349         for (x = 0; x < NKPT; x++)
2350                 PTD[x] = 0;
2351         pmap_set_opt();
2352
2353         /* number of APs actually started */
2354         return ncpus - 1;
2355 }
2356
2357
2358 /*
2359  * load the 1st level AP boot code into base memory.
2360  */
2361
2362 /* targets for relocation */
2363 extern void bigJump(void);
2364 extern void bootCodeSeg(void);
2365 extern void bootDataSeg(void);
2366 extern void MPentry(void);
2367 extern u_int MP_GDT;
2368 extern u_int mp_gdtbase;
2369
2370 static void
2371 install_ap_tramp(u_int boot_addr)
2372 {
2373         int     x;
2374         int     size = *(int *) ((u_long) & bootMP_size);
2375         u_char *src = (u_char *) ((u_long) bootMP);
2376         u_char *dst = (u_char *) boot_addr + KERNBASE;
2377         u_int   boot_base = (u_int) bootMP;
2378         u_int8_t *dst8;
2379         u_int16_t *dst16;
2380         u_int32_t *dst32;
2381
2382         POSTCODE(INSTALL_AP_TRAMP_POST);
2383
2384         for (x = 0; x < size; ++x)
2385                 *dst++ = *src++;
2386
2387         /*
2388          * modify addresses in code we just moved to basemem. unfortunately we
2389          * need fairly detailed info about mpboot.s for this to work.  changes
2390          * to mpboot.s might require changes here.
2391          */
2392
2393         /* boot code is located in KERNEL space */
2394         dst = (u_char *) boot_addr + KERNBASE;
2395
2396         /* modify the lgdt arg */
2397         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
2398         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
2399
2400         /* modify the ljmp target for MPentry() */
2401         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
2402         *dst32 = ((u_int) MPentry - KERNBASE);
2403
2404         /* modify the target for boot code segment */
2405         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
2406         dst8 = (u_int8_t *) (dst16 + 1);
2407         *dst16 = (u_int) boot_addr & 0xffff;
2408         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2409
2410         /* modify the target for boot data segment */
2411         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
2412         dst8 = (u_int8_t *) (dst16 + 1);
2413         *dst16 = (u_int) boot_addr & 0xffff;
2414         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2415 }
2416
2417
2418 /*
2419  * this function starts the AP (application processor) identified
2420  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
2421  * to accomplish this.  This is necessary because of the nuances
2422  * of the different hardware we might encounter.  It ain't pretty,
2423  * but it seems to work.
2424  *
2425  * NOTE: eventually an AP gets to ap_init(), which is called just
2426  * before the AP goes into the LWKT scheduler's idle loop.
2427  */
2428 static int
2429 start_ap(struct mdglobaldata *gd, u_int boot_addr)
2430 {
2431         int     physical_cpu;
2432         int     vector;
2433         u_long  icr_lo, icr_hi;
2434
2435         POSTCODE(START_AP_POST);
2436
2437         /* get the PHYSICAL APIC ID# */
2438         physical_cpu = CPU_TO_ID(gd->mi.gd_cpuid);
2439
2440         /* calculate the vector */
2441         vector = (boot_addr >> 12) & 0xff;
2442
2443         /* Make sure the target cpu sees everything */
2444         wbinvd();
2445
2446         /*
2447          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
2448          * and running the target CPU. OR this INIT IPI might be latched (P5
2449          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
2450          * ignored.
2451          */
2452
2453         /* setup the address for the target AP */
2454         icr_hi = lapic.icr_hi & ~APIC_ID_MASK;
2455         icr_hi |= (physical_cpu << 24);
2456         lapic.icr_hi = icr_hi;
2457
2458         /* do an INIT IPI: assert RESET */
2459         icr_lo = lapic.icr_lo & 0xfff00000;
2460         lapic.icr_lo = icr_lo | 0x0000c500;
2461
2462         /* wait for pending status end */
2463         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2464                  /* spin */ ;
2465
2466         /* do an INIT IPI: deassert RESET */
2467         lapic.icr_lo = icr_lo | 0x00008500;
2468
2469         /* wait for pending status end */
2470         u_sleep(10000);         /* wait ~10mS */
2471         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2472                  /* spin */ ;
2473
2474         /*
2475          * next we do a STARTUP IPI: the previous INIT IPI might still be
2476          * latched, (P5 bug) this 1st STARTUP would then terminate
2477          * immediately, and the previously started INIT IPI would continue. OR
2478          * the previous INIT IPI has already run. and this STARTUP IPI will
2479          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
2480          * will run.
2481          */
2482
2483         /* do a STARTUP IPI */
2484         lapic.icr_lo = icr_lo | 0x00000600 | vector;
2485         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2486                  /* spin */ ;
2487         u_sleep(200);           /* wait ~200uS */
2488
2489         /*
2490          * finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
2491          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
2492          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
2493          * recognized after hardware RESET or INIT IPI.
2494          */
2495
2496         lapic.icr_lo = icr_lo | 0x00000600 | vector;
2497         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2498                  /* spin */ ;
2499         u_sleep(200);           /* wait ~200uS */
2500
2501         /* wait for it to start, see ap_init() */
2502         set_apic_timer(5000000);/* == 5 seconds */
2503         while (read_apic_timer()) {
2504                 if (smp_startup_mask & (1 << gd->mi.gd_cpuid))
2505                         return 1;       /* return SUCCESS */
2506         }
2507         return 0;               /* return FAILURE */
2508 }
2509
2510
2511 /*
2512  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
2513  *
2514  * If for some reason we were unable to start all cpus we cannot safely
2515  * use broadcast IPIs.
2516  */
2517 void
2518 smp_invltlb(void)
2519 {
2520 #ifdef SMP
2521         if (smp_startup_mask == smp_active_mask) {
2522                 all_but_self_ipi(XINVLTLB_OFFSET);
2523         } else {
2524                 selected_apic_ipi(smp_active_mask, XINVLTLB_OFFSET,
2525                         APIC_DELMODE_FIXED);
2526         }
2527 #endif
2528 }
2529
2530 /*
2531  * When called the executing CPU will send an IPI to all other CPUs
2532  *  requesting that they halt execution.
2533  *
2534  * Usually (but not necessarily) called with 'other_cpus' as its arg.
2535  *
2536  *  - Signals all CPUs in map to stop.
2537  *  - Waits for each to stop.
2538  *
2539  * Returns:
2540  *  -1: error
2541  *   0: NA
2542  *   1: ok
2543  *
2544  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
2545  *            from executing at same time.
2546  */
2547 int
2548 stop_cpus(u_int map)
2549 {
2550         map &= smp_active_mask;
2551
2552         /* send the Xcpustop IPI to all CPUs in map */
2553         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
2554
2555         while ((stopped_cpus & map) != map)
2556                 /* spin */ ;
2557
2558         return 1;
2559 }
2560
2561
2562 /*
2563  * Called by a CPU to restart stopped CPUs.
2564  *
2565  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
2566  *
2567  *  - Signals all CPUs in map to restart.
2568  *  - Waits for each to restart.
2569  *
2570  * Returns:
2571  *  -1: error
2572  *   0: NA
2573  *   1: ok
2574  */
2575 int
2576 restart_cpus(u_int map)
2577 {
2578         /* signal other cpus to restart */
2579         started_cpus = map & smp_active_mask;
2580
2581         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
2582                 /* spin */ ;
2583
2584         return 1;
2585 }
2586
2587 /*
2588  * This is called once the mpboot code has gotten us properly relocated
2589  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
2590  * and when it returns the scheduler will call the real cpu_idle() main
2591  * loop for the idlethread.  Interrupts are disabled on entry and should
2592  * remain disabled at return.
2593  */
2594 void
2595 ap_init(void)
2596 {
2597         u_int   apic_id;
2598
2599         /*
2600          * Adjust smp_startup_mask to signal the BSP that we have started
2601          * up successfully.  Note that we do not yet hold the BGL.  The BSP
2602          * is waiting for our signal.
2603          *
2604          * We can't set our bit in smp_active_mask yet because we are holding
2605          * interrupts physically disabled and remote cpus could deadlock
2606          * trying to send us an IPI.
2607          */
2608         smp_startup_mask |= 1 << mycpu->gd_cpuid;
2609         cpu_mfence();
2610
2611         /*
2612          * Interlock for finalization.  Wait until mp_finish is non-zero,
2613          * then get the MP lock.
2614          *
2615          * Note: We are in a critical section.
2616          *
2617          * Note: We have to synchronize td_mpcount to our desired MP state
2618          * before calling cpu_try_mplock().
2619          *
2620          * Note: we are the idle thread, we can only spin.
2621          *
2622          * Note: The load fence is memory volatile and prevents the compiler
2623          * from improperly caching mp_finish, and the cpu from improperly
2624          * caching it.
2625          */
2626         while (mp_finish == 0)
2627             cpu_lfence();
2628         ++curthread->td_mpcount;
2629         while (cpu_try_mplock() == 0)
2630             ;
2631
2632         if (cpu_feature & CPUID_TSC) {
2633             /*
2634              * The BSP is constantly updating tsc0_offset, figure out the
2635              * relative difference to synchronize ktrdump.
2636              */
2637             tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
2638         }
2639
2640         /* BSP may have changed PTD while we're waiting for the lock */
2641         cpu_invltlb();
2642
2643 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
2644         lidt(&r_idt);
2645 #endif
2646
2647         /* Build our map of 'other' CPUs. */
2648         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2649
2650         kprintf("SMP: AP CPU #%d Launched!\n", mycpu->gd_cpuid);
2651
2652         /* A quick check from sanity claus */
2653         apic_id = (apic_id_to_logical[(lapic.id & 0x0f000000) >> 24]);
2654         if (mycpu->gd_cpuid != apic_id) {
2655                 kprintf("SMP: cpuid = %d\n", mycpu->gd_cpuid);
2656                 kprintf("SMP: apic_id = %d\n", apic_id);
2657                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
2658                 panic("cpuid mismatch! boom!!");
2659         }
2660
2661         /* Initialize AP's local APIC for irq's */
2662         apic_initialize(FALSE);
2663
2664         /* Set memory range attributes for this CPU to match the BSP */
2665         mem_range_AP_init();
2666
2667         /*
2668          * Once we go active we must process any IPIQ messages that may
2669          * have been queued, because no actual IPI will occur until we
2670          * set our bit in the smp_active_mask.  If we don't the IPI
2671          * message interlock could be left set which would also prevent
2672          * further IPIs.
2673          *
2674          * The idle loop doesn't expect the BGL to be held and while
2675          * lwkt_switch() normally cleans things up this is a special case
2676          * because we returning almost directly into the idle loop.
2677          *
2678          * The idle thread is never placed on the runq, make sure
2679          * nothing we've done put it there.
2680          */
2681         KKASSERT(curthread->td_mpcount == 1);
2682         smp_active_mask |= 1 << mycpu->gd_cpuid;
2683
2684         /*
2685          * Enable interrupts here.  idle_restore will also do it, but
2686          * doing it here lets us clean up any strays that got posted to
2687          * the CPU during the AP boot while we are still in a critical
2688          * section.
2689          */
2690         __asm __volatile("sti; pause; pause"::);
2691         mdcpu->gd_fpending = 0;
2692         mdcpu->gd_ipending = 0;
2693
2694         initclocks_pcpu();      /* clock interrupts (via IPIs) */
2695         lwkt_process_ipiq();
2696
2697         /*
2698          * Releasing the mp lock lets the BSP finish up the SMP init
2699          */
2700         rel_mplock();
2701         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
2702 }
2703
2704 /*
2705  * Get SMP fully working before we start initializing devices.
2706  */
2707 static
2708 void
2709 ap_finish(void)
2710 {
2711         mp_finish = 1;
2712         if (bootverbose)
2713                 kprintf("Finish MP startup\n");
2714         if (cpu_feature & CPUID_TSC)
2715                 tsc0_offset = rdtsc();
2716         tsc_offsets[0] = 0;
2717         rel_mplock();
2718         while (smp_active_mask != smp_startup_mask) {
2719                 cpu_lfence();
2720                 if (cpu_feature & CPUID_TSC)
2721                         tsc0_offset = rdtsc();
2722         }
2723         while (try_mplock() == 0)
2724                 ;
2725         if (bootverbose)
2726                 kprintf("Active CPU Mask: %08x\n", smp_active_mask);
2727 }
2728
2729 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
2730
2731 void
2732 cpu_send_ipiq(int dcpu)
2733 {
2734         if ((1 << dcpu) & smp_active_mask)
2735                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
2736 }
2737
2738 #if 0   /* single_apic_ipi_passive() not working yet */
2739 /*
2740  * Returns 0 on failure, 1 on success
2741  */
2742 int
2743 cpu_send_ipiq_passive(int dcpu)
2744 {
2745         int r = 0;
2746         if ((1 << dcpu) & smp_active_mask) {
2747                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
2748                                         APIC_DELMODE_FIXED);
2749         }
2750         return(r);
2751 }
2752 #endif
2753
2754 struct mptable_lapic_cbarg1 {
2755         int     cpu_count;
2756         int     ht_fixup;
2757         u_int   ht_apicid_mask;
2758 };
2759
2760 static int
2761 mptable_lapic_pass1_callback(void *xarg, const void *pos, int type)
2762 {
2763         const struct PROCENTRY *ent;
2764         struct mptable_lapic_cbarg1 *arg = xarg;
2765
2766         if (type != 0)
2767                 return 0;
2768         ent = pos;
2769
2770         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
2771                 return 0;
2772
2773         arg->cpu_count++;
2774         if (ent->apic_id < 32) {
2775                 arg->ht_apicid_mask |= 1 << ent->apic_id;
2776         } else if (arg->ht_fixup) {
2777                 kprintf("MPTABLE: lapic id > 32, disable HTT fixup\n");
2778                 arg->ht_fixup = 0;
2779         }
2780         return 0;
2781 }
2782
2783 struct mptable_lapic_cbarg2 {
2784         int     cpu;
2785         int     logical_cpus;
2786         int     found_bsp;
2787 };
2788
2789 static int
2790 mptable_lapic_pass2_callback(void *xarg, const void *pos, int type)
2791 {
2792         const struct PROCENTRY *ent;
2793         struct mptable_lapic_cbarg2 *arg = xarg;
2794
2795         if (type != 0)
2796                 return 0;
2797         ent = pos;
2798
2799         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
2800                 KKASSERT(!arg->found_bsp);
2801                 arg->found_bsp = 1;
2802         }
2803
2804         if (processor_entry(ent, arg->cpu))
2805                 arg->cpu++;
2806
2807         if (arg->logical_cpus) {
2808                 struct PROCENTRY proc;
2809                 int i;
2810
2811                 /*
2812                  * Create fake mptable processor entries
2813                  * and feed them to processor_entry() to
2814                  * enumerate the logical CPUs.
2815                  */
2816                 bzero(&proc, sizeof(proc));
2817                 proc.type = 0;
2818                 proc.cpu_flags = PROCENTRY_FLAG_EN;
2819                 proc.apic_id = ent->apic_id;
2820
2821                 for (i = 1; i < arg->logical_cpus; i++) {
2822                         proc.apic_id++;
2823                         processor_entry(&proc, arg->cpu);
2824                         arg->cpu++;
2825                 }
2826         }
2827         return 0;
2828 }
2829
2830 static void
2831 mptable_lapic_default(void)
2832 {
2833         int ap_apicid, bsp_apicid;
2834
2835         mp_naps = 1; /* exclude BSP */
2836
2837         /* Map local apic before the id field is accessed */
2838         lapic_init(DEFAULT_APIC_BASE);
2839
2840         bsp_apicid = APIC_ID(lapic.id);
2841         ap_apicid = (bsp_apicid == 0) ? 1 : 0;
2842
2843         /* BSP */
2844         mp_set_cpuids(0, bsp_apicid);
2845         /* one and only AP */
2846         mp_set_cpuids(1, ap_apicid);
2847 }
2848
2849 /*
2850  * Configure:
2851  *     mp_naps
2852  *     ID_TO_CPU(N), APIC ID to logical CPU table
2853  *     CPU_TO_ID(N), logical CPU to APIC ID table
2854  */
2855 static void
2856 mptable_lapic_enumerate(struct mptable_pos *mpt)
2857 {
2858         struct mptable_lapic_cbarg1 arg1;
2859         struct mptable_lapic_cbarg2 arg2;
2860         mpcth_t cth;
2861         int error, logical_cpus = 0;
2862         vm_offset_t lapic_addr;
2863
2864         KKASSERT(mpt->mp_fps != NULL);
2865
2866         /*
2867          * Check for use of 'default' configuration
2868          */
2869         if (mpt->mp_fps->mpfb1 != 0) {
2870                 mptable_lapic_default();
2871                 return;
2872         }
2873
2874         cth = mpt->mp_cth;
2875         KKASSERT(cth != NULL);
2876
2877         /* Save local apic address */
2878         lapic_addr = (vm_offset_t)cth->apic_address;
2879         KKASSERT(lapic_addr != 0);
2880
2881         /*
2882          * Find out how many CPUs do we have
2883          */
2884         bzero(&arg1, sizeof(arg1));
2885         arg1.ht_fixup = 1; /* Apply ht fixup by default */
2886
2887         error = mptable_iterate_entries(cth,
2888                     mptable_lapic_pass1_callback, &arg1);
2889         if (error)
2890                 panic("mptable_iterate_entries(lapic_pass1) failed\n");
2891         KKASSERT(arg1.cpu_count != 0);
2892
2893         /* See if we need to fixup HT logical CPUs. */
2894         if (arg1.ht_fixup) {
2895                 logical_cpus = mptable_hyperthread_fixup(arg1.ht_apicid_mask,
2896                                                          arg1.cpu_count);
2897                 if (logical_cpus != 0)
2898                         arg1.cpu_count *= logical_cpus;
2899         }
2900         mp_naps = arg1.cpu_count;
2901
2902         /* Qualify the numbers again, after possible HT fixup */
2903         if (mp_naps > MAXCPU) {
2904                 kprintf("Warning: only using %d of %d available CPUs!\n",
2905                         MAXCPU, mp_naps);
2906                 mp_naps = MAXCPU;
2907         }
2908
2909         --mp_naps;      /* subtract the BSP */
2910
2911         /*
2912          * Link logical CPU id to local apic id
2913          */
2914         bzero(&arg2, sizeof(arg2));
2915         arg2.cpu = 1;
2916         arg2.logical_cpus = logical_cpus;
2917
2918         error = mptable_iterate_entries(cth,
2919                     mptable_lapic_pass2_callback, &arg2);
2920         if (error)
2921                 panic("mptable_iterate_entries(lapic_pass2) failed\n");
2922         KKASSERT(arg2.found_bsp);
2923
2924         /* Map local apic */
2925         lapic_init(lapic_addr);
2926 }
2927
2928 static void
2929 mptable_imcr(struct mptable_pos *mpt)
2930 {
2931         /* record whether PIC or virtual-wire mode */
2932         machintr_setvar_simple(MACHINTR_VAR_IMCR_PRESENT,
2933                                mpt->mp_fps->mpfb2 & 0x80);
2934 }