sys/platform/pc32/i386/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
  27  */
  28
  29 #include "opt_cpu.h"
  30
  31 #include <sys/param.h>
  32 #include <sys/systm.h>
  33 #include <sys/kernel.h>
  34 #include <sys/sysctl.h>
  35 #include <sys/malloc.h>
  36 #include <sys/memrange.h>
  37 #include <sys/cons.h>   /* cngetc() */
  38 #include <sys/machintr.h>
  39
  40 #include <vm/vm.h>
  41 #include <vm/vm_param.h>
  42 #include <vm/pmap.h>
  43 #include <vm/vm_kern.h>
  44 #include <vm/vm_extern.h>
  45 #include <sys/lock.h>
  46 #include <vm/vm_map.h>
  47 #include <sys/user.h>
  48 #ifdef GPROF
  49 #include <sys/gmon.h>
  50 #endif
  51
  52 #include <sys/mplock2.h>
  53
  54 #include <machine/smp.h>
  55 #include <machine_base/apic/apicreg.h>
  56 #include <machine/atomic.h>
  57 #include <machine/cpufunc.h>
  58 #include <machine/cputypes.h>
  59 #include <machine_base/icu/icu_var.h>
  60 #include <machine_base/apic/ioapic_abi.h>
  61 #include <machine_base/apic/lapic.h>
  62 #include <machine_base/apic/ioapic.h>
  63 #include <machine/psl.h>
  64 #include <machine/segments.h>
  65 #include <machine/tss.h>
  66 #include <machine/specialreg.h>
  67 #include <machine/globaldata.h>
  68 #include <machine/pmap_inval.h>
  69
  70 #include <machine/md_var.h>             /* setidt() */
  71 #include <machine_base/icu/icu.h>       /* IPIs */
  72 #include <machine/intr_machdep.h>       /* IPIs */
  73
  74 #define WARMBOOT_TARGET         0
  75 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  76 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  77
  78 #define CMOS_REG                (0x70)
  79 #define CMOS_DATA               (0x71)
  80 #define BIOS_RESET              (0x0f)
  81 #define BIOS_WARM               (0x0a)
  82
  83 /*
  84  * this code MUST be enabled here and in mpboot.s.
  85  * it follows the very early stages of AP boot by placing values in CMOS ram.
  86  * it NORMALLY will never be needed and thus the primitive method for enabling.
  87  *
  88  */
  89 #if defined(CHECK_POINTS)
  90 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
  91 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
  92
  93 #define CHECK_INIT(D);                          \
  94         CHECK_WRITE(0x34, (D));                 \
  95         CHECK_WRITE(0x35, (D));                 \
  96         CHECK_WRITE(0x36, (D));                 \
  97         CHECK_WRITE(0x37, (D));                 \
  98         CHECK_WRITE(0x38, (D));                 \
  99         CHECK_WRITE(0x39, (D));
 100
 101 #define CHECK_PRINT(S);                         \
 102         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 103            (S),                                 \
 104            CHECK_READ(0x34),                    \
 105            CHECK_READ(0x35),                    \
 106            CHECK_READ(0x36),                    \
 107            CHECK_READ(0x37),                    \
 108            CHECK_READ(0x38),                    \
 109            CHECK_READ(0x39));
 110
 111 #else                           /* CHECK_POINTS */
 112
 113 #define CHECK_INIT(D)
 114 #define CHECK_PRINT(S)
 115
 116 #endif                          /* CHECK_POINTS */
 117
 118 /*
 119  * Values to send to the POST hardware.
 120  */
 121 #define MP_BOOTADDRESS_POST     0x10
 122 #define MP_PROBE_POST           0x11
 123 #define MPTABLE_PASS1_POST      0x12
 124
 125 #define MP_START_POST           0x13
 126 #define MP_ENABLE_POST          0x14
 127 #define MPTABLE_PASS2_POST      0x15
 128
 129 #define START_ALL_APS_POST      0x16
 130 #define INSTALL_AP_TRAMP_POST   0x17
 131 #define START_AP_POST           0x18
 132
 133 #define MP_ANNOUNCE_POST        0x19
 134
 135 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 136 int     current_postcode;
 137
 138 /** XXX FIXME: what system files declare these??? */
 139 extern struct region_descriptor r_gdt, r_idt;
 140
 141 int     mp_naps;                /* # of Applications processors */
 142 extern  int nkpt;
 143
 144 int64_t tsc0_offset;
 145 extern int64_t tsc_offsets[];
 146
 147 #ifdef SMP /* APIC-IO */
 148 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
 149 #endif
 150
 151 /* AP uses this during bootstrap.  Do not staticize.  */
 152 char *bootSTK;
 153 static int bootAP;
 154
 155 /* Hotwire a 0->4MB V==P mapping */
 156 extern pt_entry_t *KPTphys;
 157
 158 /*
 159  * SMP page table page.  Setup by locore to point to a page table
 160  * page from which we allocate per-cpu privatespace areas io_apics,
 161  * and so forth.
 162  */
 163 extern pt_entry_t *SMPpt;
 164
 165 struct pcb stoppcbs[MAXCPU];
 166
 167 /*
 168  * Local data and functions.
 169  */
 170
 171 static u_int    boot_address;
 172 static int      mp_finish;
 173 static int      mp_finish_lapic;
 174
 175 static void     mp_enable(u_int boot_addr);
 176
 177 static int      start_all_aps(u_int boot_addr);
 178 static void     install_ap_tramp(u_int boot_addr);
 179 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
 180 static int      smitest(void);
 181 static void     cpu_simple_setup(void);
 182
 183 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 184 static cpumask_t smp_lapic_mask = 1;    /* which cpus have lapic been inited */
 185 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 186 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 187
 188 u_int                   base_memory;
 189
 190 /*
 191  * Calculate usable address in base memory for AP trampoline code.
 192  */
 193 u_int
 194 mp_bootaddress(u_int basemem)
 195 {
 196         POSTCODE(MP_BOOTADDRESS_POST);
 197
 198         base_memory = basemem;
 199
 200         boot_address = base_memory & ~0xfff;    /* round down to 4k boundary */
 201         if ((base_memory - boot_address) < bootMP_size)
 202                 boot_address -= 4096;   /* not enough, lower by 4k */
 203
 204         return boot_address;
 205 }
 206
 207 /*
 208  * Startup the SMP processors.
 209  */
 210 void
 211 mp_start(void)
 212 {
 213         POSTCODE(MP_START_POST);
 214         mp_enable(boot_address);
 215 }
 216
 217
 218 /*
 219  * Print various information about the SMP system hardware and setup.
 220  */
 221 void
 222 mp_announce(void)
 223 {
 224         int     x;
 225
 226         POSTCODE(MP_ANNOUNCE_POST);
 227
 228         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 229         kprintf(" cpu0 (BSP): apic id: %2d\n", CPUID_TO_APICID(0));
 230         for (x = 1; x <= mp_naps; ++x)
 231                 kprintf(" cpu%d (AP):  apic id: %2d\n", x, CPUID_TO_APICID(x));
 232
 233         if (!ioapic_enable)
 234                 kprintf(" Warning: APIC I/O disabled\n");
 235 }
 236
 237 /*
 238  * AP cpu's call this to sync up protected mode.
 239  *
 240  * WARNING!  We must ensure that the cpu is sufficiently initialized to
 241  * be able to use to the FP for our optimized bzero/bcopy code before
 242  * we enter more mainstream C code.
 243  *
 244  * WARNING! %fs is not set up on entry.  This routine sets up %fs.
 245  */
 246 void
 247 init_secondary(void)
 248 {
 249         int     gsel_tss;
 250         int     x, myid = bootAP;
 251         u_int   cr0;
 252         struct mdglobaldata *md;
 253         struct privatespace *ps;
 254
 255         ps = &CPU_prvspace[myid];
 256
 257         gdt_segs[GPRIV_SEL].ssd_base = (int)ps;
 258         gdt_segs[GPROC0_SEL].ssd_base =
 259                 (int) &ps->mdglobaldata.gd_common_tss;
 260         ps->mdglobaldata.mi.gd_prvspace = ps;
 261
 262         for (x = 0; x < NGDT; x++) {
 263                 ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x].sd);
 264         }
 265
 266         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 267         r_gdt.rd_base = (int) &gdt[myid * NGDT];
 268         lgdt(&r_gdt);                   /* does magic intra-segment return */
 269
 270         lidt(&r_idt);
 271
 272         lldt(_default_ldt);
 273         mdcpu->gd_currentldt = _default_ldt;
 274
 275         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 276         gdt[myid * NGDT + GPROC0_SEL].sd.sd_type = SDT_SYS386TSS;
 277
 278         md = mdcpu;     /* loaded through %fs:0 (mdglobaldata.mi.gd_prvspace)*/
 279
 280         md->gd_common_tss.tss_esp0 = 0; /* not used until after switch */
 281         md->gd_common_tss.tss_ss0 = GSEL(GDATA_SEL, SEL_KPL);
 282         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 283         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL].sd;
 284         md->gd_common_tssd = *md->gd_tss_gdt;
 285         ltr(gsel_tss);
 286
 287         /*
 288          * Set to a known state:
 289          * Set by mpboot.s: CR0_PG, CR0_PE
 290          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 291          */
 292         cr0 = rcr0();
 293         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 294         load_cr0(cr0);
 295         pmap_set_opt();         /* PSE/4MB pages, etc */
 296
 297         /* set up CPU registers and state */
 298         cpu_setregs();
 299
 300         /* set up FPU state on the AP */
 301         npxinit(__INITIAL_NPXCW__);
 302
 303         /* set up SSE registers */
 304         enable_sse();
 305 }
 306
 307 /*******************************************************************
 308  * local functions and data
 309  */
 310
 311 /*
 312  * start the SMP system
 313  */
 314 static void
 315 mp_enable(u_int boot_addr)
 316 {
 317         int error;
 318
 319         POSTCODE(MP_ENABLE_POST);
 320
 321         error = lapic_config();
 322         if (error) {
 323                 if (ioapic_enable) {
 324                         ioapic_enable = 0;
 325                         icu_reinit_noioapic();
 326                 }
 327                 cpu_simple_setup();
 328                 return;
 329         }
 330
 331         /* Initialize BSP's local APIC */
 332         lapic_init(TRUE);
 333
 334         /* start each Application Processor */
 335         start_all_aps(boot_addr);
 336
 337         if (ioapic_enable) {
 338                 error = ioapic_config();
 339                 if (error) {
 340                         ioapic_enable = 0;
 341                         icu_reinit_noioapic();
 342                         lapic_fixup_noioapic();
 343                 }
 344         }
 345 }
 346
 347 /*
 348  * start each AP in our list
 349  */
 350 static int
 351 start_all_aps(u_int boot_addr)
 352 {
 353         int     x, i, pg;
 354         int     shift;
 355         int     smicount;
 356         int     smibest;
 357         int     smilast;
 358         u_char  mpbiosreason;
 359         u_long  mpbioswarmvec;
 360         struct mdglobaldata *gd;
 361         struct privatespace *ps;
 362         char *stack;
 363         uintptr_t kptbase;
 364
 365         POSTCODE(START_ALL_APS_POST);
 366
 367         /* install the AP 1st level boot code */
 368         install_ap_tramp(boot_addr);
 369
 370
 371         /* save the current value of the warm-start vector */
 372         mpbioswarmvec = *((u_long *) WARMBOOT_OFF);
 373         outb(CMOS_REG, BIOS_RESET);
 374         mpbiosreason = inb(CMOS_DATA);
 375
 376         /* setup a vector to our boot code */
 377         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
 378         *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
 379         outb(CMOS_REG, BIOS_RESET);
 380         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
 381
 382         /*
 383          * If we have a TSC we can figure out the SMI interrupt rate.
 384          * The SMI does not necessarily use a constant rate.  Spend
 385          * up to 250ms trying to figure it out.
 386          */
 387         smibest = 0;
 388         if (cpu_feature & CPUID_TSC) {
 389                 set_apic_timer(275000);
 390                 smilast = read_apic_timer();
 391                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
 392                         smicount = smitest();
 393                         if (smibest == 0 || smilast - smicount < smibest)
 394                                 smibest = smilast - smicount;
 395                         smilast = smicount;
 396                 }
 397                 if (smibest > 250000)
 398                         smibest = 0;
 399                 if (smibest) {
 400                         smibest = smibest * (int64_t)1000000 /
 401                                   get_apic_timer_frequency();
 402                 }
 403         }
 404         if (smibest)
 405                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
 406                         1000000 / smibest, smibest);
 407
 408
 409         /* set up temporary P==V mapping for AP boot */
 410         /* XXX this is a hack, we should boot the AP on its own stack/PTD */
 411         kptbase = (uintptr_t)(void *)KPTphys;
 412         for (x = 0; x < NKPT; x++) {
 413                 PTD[x] = (pd_entry_t)(PG_V | PG_RW |
 414                     ((kptbase + x * PAGE_SIZE) & PG_FRAME));
 415         }
 416         cpu_invltlb();
 417
 418         /* start each AP */
 419         for (x = 1; x <= mp_naps; ++x) {
 420
 421                 /* This is a bit verbose, it will go away soon.  */
 422
 423                 /* first page of AP's private space */
 424                 pg = x * i386_btop(sizeof(struct privatespace));
 425
 426                 /* allocate new private data page(s) */
 427                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
 428                                 MDGLOBALDATA_BASEALLOC_SIZE);
 429                 /* wire it into the private page table page */
 430                 for (i = 0; i < MDGLOBALDATA_BASEALLOC_SIZE; i += PAGE_SIZE) {
 431                         SMPpt[pg + i / PAGE_SIZE] = (pt_entry_t)
 432                             (PG_V | PG_RW | vtophys_pte((char *)gd + i));
 433                 }
 434                 pg += MDGLOBALDATA_BASEALLOC_PAGES;
 435
 436                 SMPpt[pg + 0] = 0;              /* *gd_CMAP1 */
 437                 SMPpt[pg + 1] = 0;              /* *gd_CMAP2 */
 438                 SMPpt[pg + 2] = 0;              /* *gd_CMAP3 */
 439                 SMPpt[pg + 3] = 0;              /* *gd_PMAP1 */
 440
 441                 /* allocate and set up an idle stack data page */
 442                 stack = (char *)kmem_alloc(&kernel_map, UPAGES*PAGE_SIZE);
 443                 for (i = 0; i < UPAGES; i++) {
 444                         SMPpt[pg + 4 + i] = (pt_entry_t)
 445                             (PG_V | PG_RW | vtophys_pte(PAGE_SIZE * i + stack));
 446                 }
 447
 448                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
 449                 bzero(gd, sizeof(*gd));
 450                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
 451
 452                 /* prime data page for it to use */
 453                 mi_gdinit(&gd->mi, x);
 454                 cpu_gdinit(gd, x);
 455                 gd->gd_CMAP1 = &SMPpt[pg + 0];
 456                 gd->gd_CMAP2 = &SMPpt[pg + 1];
 457                 gd->gd_CMAP3 = &SMPpt[pg + 2];
 458                 gd->gd_PMAP1 = &SMPpt[pg + 3];
 459                 gd->gd_CADDR1 = ps->CPAGE1;
 460                 gd->gd_CADDR2 = ps->CPAGE2;
 461                 gd->gd_CADDR3 = ps->CPAGE3;
 462                 gd->gd_PADDR1 = (unsigned *)ps->PPAGE1;
 463
 464                 /*
 465                  * Per-cpu pmap for get_ptbase().
 466                  */
 467                 gd->gd_GDADDR1= (unsigned *)
 468                         kmem_alloc_nofault(&kernel_map, SEG_SIZE, SEG_SIZE);
 469                 gd->gd_GDMAP1 = &PTD[(vm_offset_t)gd->gd_GDADDR1 >> PDRSHIFT];
 470
 471                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
 472                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
 473
 474                 /*
 475                  * Setup the AP boot stack
 476                  */
 477                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
 478                 bootAP = x;
 479
 480                 /* attempt to start the Application Processor */
 481                 CHECK_INIT(99); /* setup checkpoints */
 482                 if (!start_ap(gd, boot_addr, smibest)) {
 483                         kprintf("AP #%d (PHY# %d) failed!\n", x,
 484                             CPUID_TO_APICID(x));
 485                         CHECK_PRINT("trace");   /* show checkpoints */
 486                         /* better panic as the AP may be running loose */
 487                         kprintf("panic y/n? [y] ");
 488                         if (cngetc() != 'n')
 489                                 panic("bye-bye");
 490                 }
 491                 CHECK_PRINT("trace");           /* show checkpoints */
 492         }
 493
 494         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
 495         ncpus = x;
 496
 497         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
 498         for (shift = 0; (1 << shift) <= ncpus; ++shift)
 499                 ;
 500         --shift;
 501         ncpus2_shift = shift;
 502         ncpus2 = 1 << shift;
 503         ncpus2_mask = ncpus2 - 1;
 504
 505         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
 506         if ((1 << shift) < ncpus)
 507                 ++shift;
 508         ncpus_fit = 1 << shift;
 509         ncpus_fit_mask = ncpus_fit - 1;
 510
 511         /* build our map of 'other' CPUs */
 512         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
 513         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
 514         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
 515
 516         /* restore the warmstart vector */
 517         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
 518         outb(CMOS_REG, BIOS_RESET);
 519         outb(CMOS_DATA, mpbiosreason);
 520
 521         /*
 522          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
 523          * up, clean out the P==V mapping we did earlier.
 524          */
 525         for (x = 0; x < NKPT; x++)
 526                 PTD[x] = 0;
 527         pmap_set_opt();
 528
 529         /*
 530          * Wait all APs to finish initializing LAPIC
 531          */
 532         mp_finish_lapic = 1;
 533         if (bootverbose)
 534                 kprintf("SMP: Waiting APs LAPIC initialization\n");
 535         if (cpu_feature & CPUID_TSC)
 536                 tsc0_offset = rdtsc();
 537         tsc_offsets[0] = 0;
 538         rel_mplock();
 539         while (smp_lapic_mask != smp_startup_mask) {
 540                 cpu_lfence();
 541                 if (cpu_feature & CPUID_TSC)
 542                         tsc0_offset = rdtsc();
 543         }
 544         while (try_mplock() == 0)
 545                 ;
 546
 547         /* number of APs actually started */
 548         return ncpus - 1;
 549 }
 550
 551 /*
 552  * load the 1st level AP boot code into base memory.
 553  */
 554
 555 /* targets for relocation */
 556 extern void bigJump(void);
 557 extern void bootCodeSeg(void);
 558 extern void bootDataSeg(void);
 559 extern void MPentry(void);
 560 extern u_int MP_GDT;
 561 extern u_int mp_gdtbase;
 562
 563 static void
 564 install_ap_tramp(u_int boot_addr)
 565 {
 566         int     x;
 567         int     size = *(int *) ((u_long) & bootMP_size);
 568         u_char *src = (u_char *) ((u_long) bootMP);
 569         u_char *dst = (u_char *) boot_addr + KERNBASE;
 570         u_int   boot_base = (u_int) bootMP;
 571         u_int8_t *dst8;
 572         u_int16_t *dst16;
 573         u_int32_t *dst32;
 574
 575         POSTCODE(INSTALL_AP_TRAMP_POST);
 576
 577         for (x = 0; x < size; ++x)
 578                 *dst++ = *src++;
 579
 580         /*
 581          * modify addresses in code we just moved to basemem. unfortunately we
 582          * need fairly detailed info about mpboot.s for this to work.  changes
 583          * to mpboot.s might require changes here.
 584          */
 585
 586         /* boot code is located in KERNEL space */
 587         dst = (u_char *) boot_addr + KERNBASE;
 588
 589         /* modify the lgdt arg */
 590         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
 591         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
 592
 593         /* modify the ljmp target for MPentry() */
 594         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
 595         *dst32 = ((u_int) MPentry - KERNBASE);
 596
 597         /* modify the target for boot code segment */
 598         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
 599         dst8 = (u_int8_t *) (dst16 + 1);
 600         *dst16 = (u_int) boot_addr & 0xffff;
 601         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
 602
 603         /* modify the target for boot data segment */
 604         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
 605         dst8 = (u_int8_t *) (dst16 + 1);
 606         *dst16 = (u_int) boot_addr & 0xffff;
 607         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
 608 }
 609
 610
 611 /*
 612  * This function starts the AP (application processor) identified
 613  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
 614  * to accomplish this.  This is necessary because of the nuances
 615  * of the different hardware we might encounter.  It ain't pretty,
 616  * but it seems to work.
 617  *
 618  * NOTE: eventually an AP gets to ap_init(), which is called just
 619  * before the AP goes into the LWKT scheduler's idle loop.
 620  */
 621 static int
 622 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
 623 {
 624         int     physical_cpu;
 625         int     vector;
 626         u_long  icr_lo, icr_hi;
 627
 628         POSTCODE(START_AP_POST);
 629
 630         /* get the PHYSICAL APIC ID# */
 631         physical_cpu = CPUID_TO_APICID(gd->mi.gd_cpuid);
 632
 633         /* calculate the vector */
 634         vector = (boot_addr >> 12) & 0xff;
 635
 636         /* We don't want anything interfering */
 637         cpu_disable_intr();
 638
 639         /* Make sure the target cpu sees everything */
 640         wbinvd();
 641
 642         /*
 643          * Try to detect when a SMI has occurred, wait up to 200ms.
 644          *
 645          * If a SMI occurs during an AP reset but before we issue
 646          * the STARTUP command, the AP may brick.  To work around
 647          * this problem we hold off doing the AP startup until
 648          * after we have detected the SMI.  Hopefully another SMI
 649          * will not occur before we finish the AP startup.
 650          *
 651          * Retries don't seem to help.  SMIs have a window of opportunity
 652          * and if USB->legacy keyboard emulation is enabled in the BIOS
 653          * the interrupt rate can be quite high.
 654          *
 655          * NOTE: Don't worry about the L1 cache load, it might bloat
 656          *       ldelta a little but ndelta will be so huge when the SMI
 657          *       occurs the detection logic will still work fine.
 658          */
 659         if (smibest) {
 660                 set_apic_timer(200000);
 661                 smitest();
 662         }
 663
 664         /*
 665          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
 666          * and running the target CPU. OR this INIT IPI might be latched (P5
 667          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
 668          * ignored.
 669          *
 670          * see apic/apicreg.h for icr bit definitions.
 671          *
 672          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
 673          */
 674
 675         /*
 676          * Setup the address for the target AP.  We can setup
 677          * icr_hi once and then just trigger operations with
 678          * icr_lo.
 679          */
 680         icr_hi = lapic->icr_hi & ~APIC_ID_MASK;
 681         icr_hi |= (physical_cpu << 24);
 682         icr_lo = lapic->icr_lo & 0xfff00000;
 683         lapic->icr_hi = icr_hi;
 684
 685         /*
 686          * Do an INIT IPI: assert RESET
 687          *
 688          * Use edge triggered mode to assert INIT
 689          */
 690         lapic->icr_lo = icr_lo | 0x0000c500;
 691         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 692                  /* spin */ ;
 693
 694         /*
 695          * The spec calls for a 10ms delay but we may have to use a
 696          * MUCH lower delay to avoid bricking an AP due to a fast SMI
 697          * interrupt.  We have other loops here too and dividing by 2
 698          * doesn't seem to be enough even after subtracting 350us,
 699          * so we divide by 4.
 700          *
 701          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
 702          * interrupt was detected we use the full 10ms.
 703          */
 704         if (smibest == 0)
 705                 u_sleep(10000);
 706         else if (smibest < 150 * 4 + 350)
 707                 u_sleep(150);
 708         else if ((smibest - 350) / 4 < 10000)
 709                 u_sleep((smibest - 350) / 4);
 710         else
 711                 u_sleep(10000);
 712
 713         /*
 714          * Do an INIT IPI: deassert RESET
 715          *
 716          * Use level triggered mode to deassert.  It is unclear
 717          * why we need to do this.
 718          */
 719         lapic->icr_lo = icr_lo | 0x00008500;
 720         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 721                  /* spin */ ;
 722         u_sleep(150);                           /* wait 150us */
 723
 724         /*
 725          * Next we do a STARTUP IPI: the previous INIT IPI might still be
 726          * latched, (P5 bug) this 1st STARTUP would then terminate
 727          * immediately, and the previously started INIT IPI would continue. OR
 728          * the previous INIT IPI has already run. and this STARTUP IPI will
 729          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
 730          * will run.
 731          */
 732         lapic->icr_lo = icr_lo | 0x00000600 | vector;
 733         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 734                  /* spin */ ;
 735         u_sleep(200);           /* wait ~200uS */
 736
 737         /*
 738          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
 739          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
 740          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
 741          * recognized after hardware RESET or INIT IPI.
 742          */
 743         lapic->icr_lo = icr_lo | 0x00000600 | vector;
 744         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 745                  /* spin */ ;
 746
 747         /* Resume normal operation */
 748         cpu_enable_intr();
 749
 750         /* wait for it to start, see ap_init() */
 751         set_apic_timer(5000000);/* == 5 seconds */
 752         while (read_apic_timer()) {
 753                 if (smp_startup_mask & CPUMASK(gd->mi.gd_cpuid))
 754                         return 1;       /* return SUCCESS */
 755         }
 756
 757         return 0;               /* return FAILURE */
 758 }
 759
 760 static
 761 int
 762 smitest(void)
 763 {
 764         int64_t ltsc;
 765         int64_t ntsc;
 766         int64_t ldelta;
 767         int64_t ndelta;
 768         int count;
 769
 770         ldelta = 0;
 771         ndelta = 0;
 772         while (read_apic_timer()) {
 773                 ltsc = rdtsc();
 774                 for (count = 0; count < 100; ++count)
 775                         ntsc = rdtsc(); /* force loop to occur */
 776                 if (ldelta) {
 777                         ndelta = ntsc - ltsc;
 778                         if (ldelta > ndelta)
 779                                 ldelta = ndelta;
 780                         if (ndelta > ldelta * 2)
 781                                 break;
 782                 } else {
 783                         ldelta = ntsc - ltsc;
 784                 }
 785         }
 786         return(read_apic_timer());
 787 }
 788
 789 /*
 790  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
 791  *
 792  * If for some reason we were unable to start all cpus we cannot safely
 793  * use broadcast IPIs.
 794  */
 795
 796 static cpumask_t smp_invltlb_req;
 797 #define SMP_INVLTLB_DEBUG
 798
 799 void
 800 smp_invltlb(void)
 801 {
 802 #ifdef SMP
 803         struct mdglobaldata *md = mdcpu;
 804 #ifdef SMP_INVLTLB_DEBUG
 805         long count = 0;
 806         long xcount = 0;
 807 #endif
 808
 809         crit_enter_gd(&md->mi);
 810         md->gd_invltlb_ret = 0;
 811         ++md->mi.gd_cnt.v_smpinvltlb;
 812         atomic_set_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
 813 #ifdef SMP_INVLTLB_DEBUG
 814 again:
 815 #endif
 816         if (smp_startup_mask == smp_active_mask) {
 817                 all_but_self_ipi(XINVLTLB_OFFSET);
 818         } else {
 819                 selected_apic_ipi(smp_active_mask & ~md->mi.gd_cpumask,
 820                                   XINVLTLB_OFFSET, APIC_DELMODE_FIXED);
 821         }
 822
 823 #ifdef SMP_INVLTLB_DEBUG
 824         if (xcount)
 825                 kprintf("smp_invltlb: ipi sent\n");
 826 #endif
 827         while ((md->gd_invltlb_ret & smp_active_mask & ~md->mi.gd_cpumask) !=
 828                (smp_active_mask & ~md->mi.gd_cpumask)) {
 829                 cpu_mfence();
 830                 cpu_pause();
 831 #ifdef SMP_INVLTLB_DEBUG
 832                 /* DEBUGGING */
 833                 if (++count == 400000000) {
 834                         print_backtrace(-1);
 835                         kprintf("smp_invltlb: endless loop %08lx %08lx, "
 836                                 "rflags %016lx retry",
 837                                 (long)md->gd_invltlb_ret,
 838                                 (long)smp_invltlb_req,
 839                                 (long)read_eflags());
 840                         __asm __volatile ("sti");
 841                         ++xcount;
 842                         if (xcount > 2)
 843                                 lwkt_process_ipiq();
 844                         if (xcount > 3) {
 845                                 int bcpu = BSFCPUMASK(~md->gd_invltlb_ret &
 846                                                       ~md->mi.gd_cpumask &
 847                                                       smp_active_mask);
 848                                 globaldata_t xgd;
 849                                 kprintf("bcpu %d\n", bcpu);
 850                                 xgd = globaldata_find(bcpu);
 851                                 kprintf("thread %p %s\n", xgd->gd_curthread, xgd->gd_curthread->td_comm);
 852                         }
 853                         if (xcount > 5)
 854                                 panic("giving up");
 855                         count = 0;
 856                         goto again;
 857                 }
 858 #endif
 859         }
 860         atomic_clear_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
 861         crit_exit_gd(&md->mi);
 862 #endif
 863 }
 864
 865 #ifdef SMP
 866
 867 /*
 868  * Called from Xinvltlb assembly with interrupts disabled.  We didn't
 869  * bother to bump the critical section count or nested interrupt count
 870  * so only do very low level operations here.
 871  */
 872 void
 873 smp_invltlb_intr(void)
 874 {
 875         struct mdglobaldata *md = mdcpu;
 876         struct mdglobaldata *omd;
 877         cpumask_t mask;
 878         int cpu;
 879
 880         mask = smp_invltlb_req;
 881         cpu_mfence();
 882         cpu_invltlb();
 883         while (mask) {
 884                 cpu = BSFCPUMASK(mask);
 885                 mask &= ~CPUMASK(cpu);
 886                 omd = (struct mdglobaldata *)globaldata_find(cpu);
 887                 atomic_set_cpumask(&omd->gd_invltlb_ret, md->mi.gd_cpumask);
 888         }
 889 }
 890
 891 #endif
 892
 893 /*
 894  * When called the executing CPU will send an IPI to all other CPUs
 895  *  requesting that they halt execution.
 896  *
 897  * Usually (but not necessarily) called with 'other_cpus' as its arg.
 898  *
 899  *  - Signals all CPUs in map to stop.
 900  *  - Waits for each to stop.
 901  *
 902  * Returns:
 903  *  -1: error
 904  *   0: NA
 905  *   1: ok
 906  *
 907  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
 908  *            from executing at same time.
 909  */
 910 int
 911 stop_cpus(cpumask_t map)
 912 {
 913         map &= smp_active_mask;
 914
 915         /* send the Xcpustop IPI to all CPUs in map */
 916         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
 917
 918         while ((stopped_cpus & map) != map)
 919                 /* spin */ ;
 920
 921         return 1;
 922 }
 923
 924
 925 /*
 926  * Called by a CPU to restart stopped CPUs.
 927  *
 928  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
 929  *
 930  *  - Signals all CPUs in map to restart.
 931  *  - Waits for each to restart.
 932  *
 933  * Returns:
 934  *  -1: error
 935  *   0: NA
 936  *   1: ok
 937  */
 938 int
 939 restart_cpus(cpumask_t map)
 940 {
 941         /* signal other cpus to restart */
 942         started_cpus = map & smp_active_mask;
 943
 944         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
 945                 /* spin */ ;
 946
 947         return 1;
 948 }
 949
 950 /*
 951  * This is called once the mpboot code has gotten us properly relocated
 952  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
 953  * and when it returns the scheduler will call the real cpu_idle() main
 954  * loop for the idlethread.  Interrupts are disabled on entry and should
 955  * remain disabled at return.
 956  */
 957 void
 958 ap_init(void)
 959 {
 960         int     cpu_id;
 961
 962         /*
 963          * Adjust smp_startup_mask to signal the BSP that we have started
 964          * up successfully.  Note that we do not yet hold the BGL.  The BSP
 965          * is waiting for our signal.
 966          *
 967          * We can't set our bit in smp_active_mask yet because we are holding
 968          * interrupts physically disabled and remote cpus could deadlock
 969          * trying to send us an IPI.
 970          */
 971         smp_startup_mask |= CPUMASK(mycpu->gd_cpuid);
 972         cpu_mfence();
 973
 974         /*
 975          * Interlock for LAPIC initialization.  Wait until mp_finish_lapic is
 976          * non-zero, then get the MP lock.
 977          *
 978          * Note: We are in a critical section.
 979          *
 980          * Note: we are the idle thread, we can only spin.
 981          *
 982          * Note: The load fence is memory volatile and prevents the compiler
 983          * from improperly caching mp_finish_lapic, and the cpu from improperly
 984          * caching it.
 985          */
 986         while (mp_finish_lapic == 0)
 987                 cpu_lfence();
 988         while (try_mplock() == 0)
 989                 ;
 990
 991         if (cpu_feature & CPUID_TSC) {
 992                 /*
 993                  * The BSP is constantly updating tsc0_offset, figure out
 994                  * the relative difference to synchronize ktrdump.
 995                  */
 996                 tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
 997         }
 998
 999         /* BSP may have changed PTD while we're waiting for the lock */
1000         cpu_invltlb();
1001
1002 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
1003         lidt(&r_idt);
1004 #endif
1005
1006         /* Build our map of 'other' CPUs. */
1007         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
1008
1009         /* A quick check from sanity claus */
1010         cpu_id = APICID_TO_CPUID((lapic->id & 0xff000000) >> 24);
1011         if (mycpu->gd_cpuid != cpu_id) {
1012                 kprintf("SMP: assigned cpuid = %d\n", mycpu->gd_cpuid);
1013                 kprintf("SMP: actual cpuid = %d\n", cpu_id);
1014                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
1015                 panic("cpuid mismatch! boom!!");
1016         }
1017
1018         /* Initialize AP's local APIC for irq's */
1019         lapic_init(FALSE);
1020
1021         /* LAPIC initialization is done */
1022         smp_lapic_mask |= CPUMASK(mycpu->gd_cpuid);
1023         cpu_mfence();
1024
1025         /* Let BSP move onto the next initialization stage */
1026         rel_mplock();
1027
1028         /*
1029          * Interlock for finalization.  Wait until mp_finish is non-zero,
1030          * then get the MP lock.
1031          *
1032          * Note: We are in a critical section.
1033          *
1034          * Note: we are the idle thread, we can only spin.
1035          *
1036          * Note: The load fence is memory volatile and prevents the compiler
1037          * from improperly caching mp_finish, and the cpu from improperly
1038          * caching it.
1039          */
1040         while (mp_finish == 0)
1041                 cpu_lfence();
1042         while (try_mplock() == 0)
1043                 ;
1044
1045         /* BSP may have changed PTD while we're waiting for the lock */
1046         cpu_invltlb();
1047
1048         /* Set memory range attributes for this CPU to match the BSP */
1049         mem_range_AP_init();
1050
1051         /*
1052          * Once we go active we must process any IPIQ messages that may
1053          * have been queued, because no actual IPI will occur until we
1054          * set our bit in the smp_active_mask.  If we don't the IPI
1055          * message interlock could be left set which would also prevent
1056          * further IPIs.
1057          *
1058          * The idle loop doesn't expect the BGL to be held and while
1059          * lwkt_switch() normally cleans things up this is a special case
1060          * because we returning almost directly into the idle loop.
1061          *
1062          * The idle thread is never placed on the runq, make sure
1063          * nothing we've done put it there.
1064          */
1065         KKASSERT(get_mplock_count(curthread) == 1);
1066         smp_active_mask |= CPUMASK(mycpu->gd_cpuid);
1067
1068         /*
1069          * Enable interrupts here.  idle_restore will also do it, but
1070          * doing it here lets us clean up any strays that got posted to
1071          * the CPU during the AP boot while we are still in a critical
1072          * section.
1073          */
1074         __asm __volatile("sti; pause; pause"::);
1075         bzero(mdcpu->gd_ipending, sizeof(mdcpu->gd_ipending));
1076
1077         initclocks_pcpu();      /* clock interrupts (via IPIs) */
1078         lwkt_process_ipiq();
1079
1080         /*
1081          * Releasing the mp lock lets the BSP finish up the SMP init
1082          */
1083         rel_mplock();
1084         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
1085 }
1086
1087 /*
1088  * Get SMP fully working before we start initializing devices.
1089  */
1090 static
1091 void
1092 ap_finish(void)
1093 {
1094         mp_finish = 1;
1095         if (bootverbose)
1096                 kprintf("Finish MP startup\n");
1097         rel_mplock();
1098         while (smp_active_mask != smp_startup_mask)
1099                 cpu_lfence();
1100         while (try_mplock() == 0)
1101                 ;
1102         if (bootverbose)
1103                 kprintf("Active CPU Mask: %08x\n", smp_active_mask);
1104 }
1105
1106 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
1107
1108 void
1109 cpu_send_ipiq(int dcpu)
1110 {
1111         if (CPUMASK(dcpu) & smp_active_mask)
1112                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
1113 }
1114
1115 #if 0   /* single_apic_ipi_passive() not working yet */
1116 /*
1117  * Returns 0 on failure, 1 on success
1118  */
1119 int
1120 cpu_send_ipiq_passive(int dcpu)
1121 {
1122         int r = 0;
1123         if (CPUMASK(dcpu) & smp_active_mask) {
1124                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
1125                                         APIC_DELMODE_FIXED);
1126         }
1127         return(r);
1128 }
1129 #endif
1130
1131 static void
1132 cpu_simple_setup(void)
1133 {
1134         /* build our map of 'other' CPUs */
1135         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
1136         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
1137         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
1138
1139         pmap_set_opt();
1140
1141         if (cpu_feature & CPUID_TSC)
1142                 tsc0_offset = rdtsc();
1143 }