sys/dev/drm/radeon/radeon_asic.h

   1 /*
   2  * Copyright 2008 Advanced Micro Devices, Inc.
   3  * Copyright 2008 Red Hat Inc.
   4  * Copyright 2009 Jerome Glisse.
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a
   7  * copy of this software and associated documentation files (the "Software"),
   8  * to deal in the Software without restriction, including without limitation
   9  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  10  * and/or sell copies of the Software, and to permit persons to whom the
  11  * Software is furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  22  * OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * Authors: Dave Airlie
  25  *          Alex Deucher
  26  *          Jerome Glisse
  27  *
  28  * $FreeBSD: head/sys/dev/drm2/radeon/radeon_asic.h 254885 2013-08-25 19:37:15Z dumbbell $
  29  */
  30
  31 #ifndef __RADEON_ASIC_H__
  32 #define __RADEON_ASIC_H__
  33
  34 /*
  35  * common functions
  36  */
  37 uint32_t radeon_legacy_get_engine_clock(struct radeon_device *rdev);
  38 void radeon_legacy_set_engine_clock(struct radeon_device *rdev, uint32_t eng_clock);
  39 uint32_t radeon_legacy_get_memory_clock(struct radeon_device *rdev);
  40 void radeon_legacy_set_clock_gating(struct radeon_device *rdev, int enable);
  41
  42 uint32_t radeon_atom_get_engine_clock(struct radeon_device *rdev);
  43 void radeon_atom_set_engine_clock(struct radeon_device *rdev, uint32_t eng_clock);
  44 uint32_t radeon_atom_get_memory_clock(struct radeon_device *rdev);
  45 void radeon_atom_set_memory_clock(struct radeon_device *rdev, uint32_t mem_clock);
  46 void radeon_atom_set_clock_gating(struct radeon_device *rdev, int enable);
  47
  48 void atombios_set_backlight_level(struct radeon_encoder *radeon_encoder, u8 level);
  49 u8 atombios_get_backlight_level(struct radeon_encoder *radeon_encoder);
  50 void radeon_legacy_set_backlight_level(struct radeon_encoder *radeon_encoder, u8 level);
  51 u8 radeon_legacy_get_backlight_level(struct radeon_encoder *radeon_encoder);
  52
  53 /*
  54  * r100,rv100,rs100,rv200,rs200
  55  */
  56 struct r100_mc_save {
  57         u32     GENMO_WT;
  58         u32     CRTC_EXT_CNTL;
  59         u32     CRTC_GEN_CNTL;
  60         u32     CRTC2_GEN_CNTL;
  61         u32     CUR_OFFSET;
  62         u32     CUR2_OFFSET;
  63 };
  64 int r100_init(struct radeon_device *rdev);
  65 void r100_fini(struct radeon_device *rdev);
  66 int r100_suspend(struct radeon_device *rdev);
  67 int r100_resume(struct radeon_device *rdev);
  68 void r100_vga_set_state(struct radeon_device *rdev, bool state);
  69 bool r100_gpu_is_lockup(struct radeon_device *rdev, struct radeon_ring *cp);
  70 int r100_asic_reset(struct radeon_device *rdev);
  71 u32 r100_get_vblank_counter(struct radeon_device *rdev, int crtc);
  72 void r100_pci_gart_tlb_flush(struct radeon_device *rdev);
  73 int r100_pci_gart_set_page(struct radeon_device *rdev, int i, uint64_t addr);
  74 void r100_ring_start(struct radeon_device *rdev, struct radeon_ring *ring);
  75 int r100_irq_set(struct radeon_device *rdev);
  76 irqreturn_t r100_irq_process(struct radeon_device *rdev);
  77 void r100_fence_ring_emit(struct radeon_device *rdev,
  78                           struct radeon_fence *fence);
  79 void r100_semaphore_ring_emit(struct radeon_device *rdev,
  80                               struct radeon_ring *cp,
  81                               struct radeon_semaphore *semaphore,
  82                               bool emit_wait);
  83 int r100_cs_parse(struct radeon_cs_parser *p);
  84 void r100_pll_wreg(struct radeon_device *rdev, uint32_t reg, uint32_t v);
  85 uint32_t r100_pll_rreg(struct radeon_device *rdev, uint32_t reg);
  86 int r100_copy_blit(struct radeon_device *rdev,
  87                    uint64_t src_offset,
  88                    uint64_t dst_offset,
  89                    unsigned num_gpu_pages,
  90                    struct radeon_fence **fence);
  91 int r100_set_surface_reg(struct radeon_device *rdev, int reg,
  92                          uint32_t tiling_flags, uint32_t pitch,
  93                          uint32_t offset, uint32_t obj_size);
  94 void r100_clear_surface_reg(struct radeon_device *rdev, int reg);
  95 void r100_bandwidth_update(struct radeon_device *rdev);
  96 void r100_ring_ib_execute(struct radeon_device *rdev, struct radeon_ib *ib);
  97 int r100_ring_test(struct radeon_device *rdev, struct radeon_ring *cp);
  98 void r100_hpd_init(struct radeon_device *rdev);
  99 void r100_hpd_fini(struct radeon_device *rdev);
 100 bool r100_hpd_sense(struct radeon_device *rdev, enum radeon_hpd_id hpd);
 101 void r100_hpd_set_polarity(struct radeon_device *rdev,
 102                            enum radeon_hpd_id hpd);
 103 int r100_debugfs_rbbm_init(struct radeon_device *rdev);
 104 int r100_debugfs_cp_init(struct radeon_device *rdev);
 105 void r100_cp_disable(struct radeon_device *rdev);
 106 int r100_cp_init(struct radeon_device *rdev, unsigned ring_size);
 107 void r100_cp_fini(struct radeon_device *rdev);
 108 int r100_pci_gart_init(struct radeon_device *rdev);
 109 void r100_pci_gart_fini(struct radeon_device *rdev);
 110 int r100_pci_gart_enable(struct radeon_device *rdev);
 111 void r100_pci_gart_disable(struct radeon_device *rdev);
 112 int r100_debugfs_mc_info_init(struct radeon_device *rdev);
 113 int r100_gui_wait_for_idle(struct radeon_device *rdev);
 114 int r100_ib_test(struct radeon_device *rdev, struct radeon_ring *ring);
 115 void r100_irq_disable(struct radeon_device *rdev);
 116 void r100_mc_stop(struct radeon_device *rdev, struct r100_mc_save *save);
 117 void r100_mc_resume(struct radeon_device *rdev, struct r100_mc_save *save);
 118 void r100_vram_init_sizes(struct radeon_device *rdev);
 119 int r100_cp_reset(struct radeon_device *rdev);
 120 void r100_vga_render_disable(struct radeon_device *rdev);
 121 void r100_restore_sanity(struct radeon_device *rdev);
 122 int r100_cs_track_check_pkt3_indx_buffer(struct radeon_cs_parser *p,
 123                                          struct radeon_cs_packet *pkt,
 124                                          struct radeon_bo *robj);
 125 int r100_cs_parse_packet0(struct radeon_cs_parser *p,
 126                           struct radeon_cs_packet *pkt,
 127                           const unsigned *auth, unsigned n,
 128                           radeon_packet0_check_t check);
 129 int r100_cs_packet_parse(struct radeon_cs_parser *p,
 130                          struct radeon_cs_packet *pkt,
 131                          unsigned idx);
 132 void r100_enable_bm(struct radeon_device *rdev);
 133 void r100_set_common_regs(struct radeon_device *rdev);
 134 void r100_bm_disable(struct radeon_device *rdev);
 135 extern bool r100_gui_idle(struct radeon_device *rdev);
 136 extern void r100_pm_misc(struct radeon_device *rdev);
 137 extern void r100_pm_prepare(struct radeon_device *rdev);
 138 extern void r100_pm_finish(struct radeon_device *rdev);
 139 extern void r100_pm_init_profile(struct radeon_device *rdev);
 140 extern void r100_pm_get_dynpm_state(struct radeon_device *rdev);
 141 extern void r100_pre_page_flip(struct radeon_device *rdev, int crtc);
 142 extern u32 r100_page_flip(struct radeon_device *rdev, int crtc, u64 crtc_base);
 143 extern void r100_post_page_flip(struct radeon_device *rdev, int crtc);
 144 extern void r100_wait_for_vblank(struct radeon_device *rdev, int crtc);
 145 extern int r100_mc_wait_for_idle(struct radeon_device *rdev);
 146
 147 /*
 148  * r200,rv250,rs300,rv280
 149  */
 150 extern int r200_copy_dma(struct radeon_device *rdev,
 151                          uint64_t src_offset,
 152                          uint64_t dst_offset,
 153                          unsigned num_gpu_pages,
 154                          struct radeon_fence **fence);
 155 void r200_set_safe_registers(struct radeon_device *rdev);
 156
 157 /*
 158  * r300,r350,rv350,rv380
 159  */
 160 extern int r300_init(struct radeon_device *rdev);
 161 extern void r300_fini(struct radeon_device *rdev);
 162 extern int r300_suspend(struct radeon_device *rdev);
 163 extern int r300_resume(struct radeon_device *rdev);
 164 extern int r300_asic_reset(struct radeon_device *rdev);
 165 extern void r300_ring_start(struct radeon_device *rdev, struct radeon_ring *ring);
 166 extern void r300_fence_ring_emit(struct radeon_device *rdev,
 167                                 struct radeon_fence *fence);
 168 extern int r300_cs_parse(struct radeon_cs_parser *p);
 169 extern void rv370_pcie_gart_tlb_flush(struct radeon_device *rdev);
 170 extern int rv370_pcie_gart_set_page(struct radeon_device *rdev, int i, uint64_t addr);
 171 extern void rv370_set_pcie_lanes(struct radeon_device *rdev, int lanes);
 172 extern int rv370_get_pcie_lanes(struct radeon_device *rdev);
 173 extern void r300_set_reg_safe(struct radeon_device *rdev);
 174 extern void r300_mc_program(struct radeon_device *rdev);
 175 extern void r300_mc_init(struct radeon_device *rdev);
 176 extern void r300_clock_startup(struct radeon_device *rdev);
 177 extern int r300_mc_wait_for_idle(struct radeon_device *rdev);
 178 extern int rv370_pcie_gart_init(struct radeon_device *rdev);
 179 extern void rv370_pcie_gart_fini(struct radeon_device *rdev);
 180 extern int rv370_pcie_gart_enable(struct radeon_device *rdev);
 181 extern void rv370_pcie_gart_disable(struct radeon_device *rdev);
 182
 183 /*
 184  * r420,r423,rv410
 185  */
 186 extern int r420_init(struct radeon_device *rdev);
 187 extern void r420_fini(struct radeon_device *rdev);
 188 extern int r420_suspend(struct radeon_device *rdev);
 189 extern int r420_resume(struct radeon_device *rdev);
 190 extern void r420_pm_init_profile(struct radeon_device *rdev);
 191 extern u32 r420_mc_rreg(struct radeon_device *rdev, u32 reg);
 192 extern void r420_mc_wreg(struct radeon_device *rdev, u32 reg, u32 v);
 193 extern int r420_debugfs_pipes_info_init(struct radeon_device *rdev);
 194 extern void r420_pipes_init(struct radeon_device *rdev);
 195
 196 /*
 197  * rs400,rs480
 198  */
 199 extern int rs400_init(struct radeon_device *rdev);
 200 extern void rs400_fini(struct radeon_device *rdev);
 201 extern int rs400_suspend(struct radeon_device *rdev);
 202 extern int rs400_resume(struct radeon_device *rdev);
 203 void rs400_gart_tlb_flush(struct radeon_device *rdev);
 204 int rs400_gart_set_page(struct radeon_device *rdev, int i, uint64_t addr);
 205 uint32_t rs400_mc_rreg(struct radeon_device *rdev, uint32_t reg);
 206 void rs400_mc_wreg(struct radeon_device *rdev, uint32_t reg, uint32_t v);
 207 int rs400_gart_init(struct radeon_device *rdev);
 208 int rs400_gart_enable(struct radeon_device *rdev);
 209 void rs400_gart_adjust_size(struct radeon_device *rdev);
 210 void rs400_gart_disable(struct radeon_device *rdev);
 211 void rs400_gart_fini(struct radeon_device *rdev);
 212 extern int rs400_mc_wait_for_idle(struct radeon_device *rdev);
 213
 214 /*
 215  * rs600.
 216  */
 217 extern int rs600_asic_reset(struct radeon_device *rdev);
 218 extern int rs600_init(struct radeon_device *rdev);
 219 extern void rs600_fini(struct radeon_device *rdev);
 220 extern int rs600_suspend(struct radeon_device *rdev);
 221 extern int rs600_resume(struct radeon_device *rdev);
 222 int rs600_irq_set(struct radeon_device *rdev);
 223 irqreturn_t rs600_irq_process(struct radeon_device *rdev);
 224 void rs600_irq_disable(struct radeon_device *rdev);
 225 u32 rs600_get_vblank_counter(struct radeon_device *rdev, int crtc);
 226 void rs600_gart_tlb_flush(struct radeon_device *rdev);
 227 int rs600_gart_set_page(struct radeon_device *rdev, int i, uint64_t addr);
 228 uint32_t rs600_mc_rreg(struct radeon_device *rdev, uint32_t reg);
 229 void rs600_mc_wreg(struct radeon_device *rdev, uint32_t reg, uint32_t v);
 230 void rs600_bandwidth_update(struct radeon_device *rdev);
 231 void rs600_hpd_init(struct radeon_device *rdev);
 232 void rs600_hpd_fini(struct radeon_device *rdev);
 233 bool rs600_hpd_sense(struct radeon_device *rdev, enum radeon_hpd_id hpd);
 234 void rs600_hpd_set_polarity(struct radeon_device *rdev,
 235                             enum radeon_hpd_id hpd);
 236 extern void rs600_pm_misc(struct radeon_device *rdev);
 237 extern void rs600_pm_prepare(struct radeon_device *rdev);
 238 extern void rs600_pm_finish(struct radeon_device *rdev);
 239 extern void rs600_pre_page_flip(struct radeon_device *rdev, int crtc);
 240 extern u32 rs600_page_flip(struct radeon_device *rdev, int crtc, u64 crtc_base);
 241 extern void rs600_post_page_flip(struct radeon_device *rdev, int crtc);
 242 void rs600_set_safe_registers(struct radeon_device *rdev);
 243 extern void avivo_wait_for_vblank(struct radeon_device *rdev, int crtc);
 244 extern int rs600_mc_wait_for_idle(struct radeon_device *rdev);
 245
 246 /*
 247  * rs690,rs740
 248  */
 249 int rs690_init(struct radeon_device *rdev);
 250 void rs690_fini(struct radeon_device *rdev);
 251 int rs690_resume(struct radeon_device *rdev);
 252 int rs690_suspend(struct radeon_device *rdev);
 253 uint32_t rs690_mc_rreg(struct radeon_device *rdev, uint32_t reg);
 254 void rs690_mc_wreg(struct radeon_device *rdev, uint32_t reg, uint32_t v);
 255 void rs690_bandwidth_update(struct radeon_device *rdev);
 256 void rs690_line_buffer_adjust(struct radeon_device *rdev,
 257                                         struct drm_display_mode *mode1,
 258                                         struct drm_display_mode *mode2);
 259 extern int rs690_mc_wait_for_idle(struct radeon_device *rdev);
 260
 261 /*
 262  * rv515
 263  */
 264 struct rv515_mc_save {
 265         u32 vga_render_control;
 266         u32 vga_hdp_control;
 267         bool crtc_enabled[2];
 268 };
 269
 270 int rv515_init(struct radeon_device *rdev);
 271 void rv515_fini(struct radeon_device *rdev);
 272 uint32_t rv515_mc_rreg(struct radeon_device *rdev, uint32_t reg);
 273 void rv515_mc_wreg(struct radeon_device *rdev, uint32_t reg, uint32_t v);
 274 void rv515_ring_start(struct radeon_device *rdev, struct radeon_ring *ring);
 275 void rv515_bandwidth_update(struct radeon_device *rdev);
 276 int rv515_resume(struct radeon_device *rdev);
 277 int rv515_suspend(struct radeon_device *rdev);
 278 void rv515_bandwidth_avivo_update(struct radeon_device *rdev);
 279 void rv515_vga_render_disable(struct radeon_device *rdev);
 280 void rv515_set_safe_registers(struct radeon_device *rdev);
 281 void rv515_mc_stop(struct radeon_device *rdev, struct rv515_mc_save *save);
 282 void rv515_mc_resume(struct radeon_device *rdev, struct rv515_mc_save *save);
 283 void rv515_clock_startup(struct radeon_device *rdev);
 284 void rv515_debugfs(struct radeon_device *rdev);
 285 int rv515_mc_wait_for_idle(struct radeon_device *rdev);
 286
 287 /*
 288  * r520,rv530,rv560,rv570,r580
 289  */
 290 int r520_init(struct radeon_device *rdev);
 291 int r520_resume(struct radeon_device *rdev);
 292 int r520_mc_wait_for_idle(struct radeon_device *rdev);
 293
 294 /*
 295  * r600,rv610,rv630,rv620,rv635,rv670,rs780,rs880
 296  */
 297 int r600_init(struct radeon_device *rdev);
 298 void r600_fini(struct radeon_device *rdev);
 299 int r600_suspend(struct radeon_device *rdev);
 300 int r600_resume(struct radeon_device *rdev);
 301 void r600_vga_set_state(struct radeon_device *rdev, bool state);
 302 int r600_wb_init(struct radeon_device *rdev);
 303 void r600_wb_fini(struct radeon_device *rdev);
 304 void r600_pcie_gart_tlb_flush(struct radeon_device *rdev);
 305 uint32_t r600_pciep_rreg(struct radeon_device *rdev, uint32_t reg);
 306 void r600_pciep_wreg(struct radeon_device *rdev, uint32_t reg, uint32_t v);
 307 int r600_cs_parse(struct radeon_cs_parser *p);
 308 int r600_dma_cs_parse(struct radeon_cs_parser *p);
 309 void r600_fence_ring_emit(struct radeon_device *rdev,
 310                           struct radeon_fence *fence);
 311 void r600_semaphore_ring_emit(struct radeon_device *rdev,
 312                               struct radeon_ring *cp,
 313                               struct radeon_semaphore *semaphore,
 314                               bool emit_wait);
 315 void r600_dma_fence_ring_emit(struct radeon_device *rdev,
 316                               struct radeon_fence *fence);
 317 void r600_dma_semaphore_ring_emit(struct radeon_device *rdev,
 318                                   struct radeon_ring *ring,
 319                                   struct radeon_semaphore *semaphore,
 320                                   bool emit_wait);
 321 void r600_dma_ring_ib_execute(struct radeon_device *rdev, struct radeon_ib *ib);
 322 bool r600_dma_is_lockup(struct radeon_device *rdev, struct radeon_ring *ring);
 323 bool r600_gfx_is_lockup(struct radeon_device *rdev, struct radeon_ring *cp);
 324 int r600_asic_reset(struct radeon_device *rdev);
 325 int r600_set_surface_reg(struct radeon_device *rdev, int reg,
 326                          uint32_t tiling_flags, uint32_t pitch,
 327                          uint32_t offset, uint32_t obj_size);
 328 void r600_clear_surface_reg(struct radeon_device *rdev, int reg);
 329 int r600_ib_test(struct radeon_device *rdev, struct radeon_ring *ring);
 330 int r600_dma_ib_test(struct radeon_device *rdev, struct radeon_ring *ring);
 331 void r600_ring_ib_execute(struct radeon_device *rdev, struct radeon_ib *ib);
 332 int r600_ring_test(struct radeon_device *rdev, struct radeon_ring *cp);
 333 int r600_dma_ring_test(struct radeon_device *rdev, struct radeon_ring *cp);
 334 int r600_uvd_ring_test(struct radeon_device *rdev, struct radeon_ring *ring);
 335 int r600_copy_blit(struct radeon_device *rdev,
 336                    uint64_t src_offset, uint64_t dst_offset,
 337                    unsigned num_gpu_pages, struct radeon_fence **fence);
 338 int r600_copy_cpdma(struct radeon_device *rdev,
 339                     uint64_t src_offset, uint64_t dst_offset,
 340                     unsigned num_gpu_pages, struct radeon_fence **fence);
 341 int r600_copy_dma(struct radeon_device *rdev,
 342                   uint64_t src_offset, uint64_t dst_offset,
 343                   unsigned num_gpu_pages, struct radeon_fence **fence);
 344 void r600_hpd_init(struct radeon_device *rdev);
 345 void r600_hpd_fini(struct radeon_device *rdev);
 346 bool r600_hpd_sense(struct radeon_device *rdev, enum radeon_hpd_id hpd);
 347 void r600_hpd_set_polarity(struct radeon_device *rdev,
 348                            enum radeon_hpd_id hpd);
 349 extern void r600_ioctl_wait_idle(struct radeon_device *rdev, struct radeon_bo *bo);
 350 extern bool r600_gui_idle(struct radeon_device *rdev);
 351 extern void r600_pm_misc(struct radeon_device *rdev);
 352 extern void r600_pm_init_profile(struct radeon_device *rdev);
 353 extern void rs780_pm_init_profile(struct radeon_device *rdev);
 354 extern uint32_t rs780_mc_rreg(struct radeon_device *rdev, uint32_t reg);
 355 extern void rs780_mc_wreg(struct radeon_device *rdev, uint32_t reg, uint32_t v);
 356 extern void r600_pm_get_dynpm_state(struct radeon_device *rdev);
 357 extern void r600_set_pcie_lanes(struct radeon_device *rdev, int lanes);
 358 extern int r600_get_pcie_lanes(struct radeon_device *rdev);
 359 bool r600_card_posted(struct radeon_device *rdev);
 360 void r600_cp_stop(struct radeon_device *rdev);
 361 int r600_cp_start(struct radeon_device *rdev);
 362 void r600_ring_init(struct radeon_device *rdev, struct radeon_ring *cp, unsigned ring_size);
 363 int r600_cp_resume(struct radeon_device *rdev);
 364 void r600_cp_fini(struct radeon_device *rdev);
 365 int r600_count_pipe_bits(uint32_t val);
 366 int r600_mc_wait_for_idle(struct radeon_device *rdev);
 367 int r600_pcie_gart_init(struct radeon_device *rdev);
 368 void r600_scratch_init(struct radeon_device *rdev);
 369 int r600_blit_init(struct radeon_device *rdev);
 370 void r600_blit_fini(struct radeon_device *rdev);
 371 int r600_init_microcode(struct radeon_device *rdev);
 372 void r600_fini_microcode(struct radeon_device *rdev);
 373 /* r600 irq */
 374 irqreturn_t r600_irq_process(struct radeon_device *rdev);
 375 int r600_irq_init(struct radeon_device *rdev);
 376 void r600_irq_fini(struct radeon_device *rdev);
 377 void r600_ih_ring_init(struct radeon_device *rdev, unsigned ring_size);
 378 int r600_irq_set(struct radeon_device *rdev);
 379 void r600_irq_suspend(struct radeon_device *rdev);
 380 void r600_disable_interrupts(struct radeon_device *rdev);
 381 void r600_rlc_stop(struct radeon_device *rdev);
 382 /* r600 audio */
 383 int r600_audio_init(struct radeon_device *rdev);
 384 struct r600_audio r600_audio_status(struct radeon_device *rdev);
 385 void r600_audio_fini(struct radeon_device *rdev);
 386 void r600_audio_set_dto(struct drm_encoder *encoder, u32 clock);
 387 int r600_hdmi_buffer_status_changed(struct drm_encoder *encoder);
 388 void r600_hdmi_update_audio_settings(struct drm_encoder *encoder);
 389 void r600_hdmi_enable(struct drm_encoder *encoder, bool enable);
 390 void r600_hdmi_setmode(struct drm_encoder *encoder, struct drm_display_mode *mode);
 391 /* r600 blit */
 392 int r600_blit_prepare_copy(struct radeon_device *rdev, unsigned num_gpu_pages,
 393                            struct radeon_fence **fence, struct radeon_sa_bo **vb,
 394                            struct radeon_semaphore **sem);
 395 void r600_blit_done_copy(struct radeon_device *rdev, struct radeon_fence **fence,
 396                          struct radeon_sa_bo *vb, struct radeon_semaphore *sem);
 397 void r600_kms_blit_copy(struct radeon_device *rdev,
 398                         u64 src_gpu_addr, u64 dst_gpu_addr,
 399                         unsigned num_gpu_pages,
 400                         struct radeon_sa_bo *vb);
 401 u32 r600_get_xclk(struct radeon_device *rdev);
 402 uint64_t r600_get_gpu_clock_counter(struct radeon_device *rdev);
 403 int rv6xx_get_temp(struct radeon_device *rdev);
 404 int r600_dpm_pre_set_power_state(struct radeon_device *rdev);
 405 void r600_dpm_post_set_power_state(struct radeon_device *rdev);
 406 /* rv6xx dpm */
 407 int rv6xx_dpm_init(struct radeon_device *rdev);
 408 int rv6xx_dpm_enable(struct radeon_device *rdev);
 409 void rv6xx_dpm_disable(struct radeon_device *rdev);
 410 int rv6xx_dpm_set_power_state(struct radeon_device *rdev);
 411 void rv6xx_setup_asic(struct radeon_device *rdev);
 412 void rv6xx_dpm_display_configuration_changed(struct radeon_device *rdev);
 413 void rv6xx_dpm_fini(struct radeon_device *rdev);
 414 u32 rv6xx_dpm_get_sclk(struct radeon_device *rdev, bool low);
 415 u32 rv6xx_dpm_get_mclk(struct radeon_device *rdev, bool low);
 416 void rv6xx_dpm_print_power_state(struct radeon_device *rdev,
 417                                  struct radeon_ps *ps);
 418 void rv6xx_dpm_debugfs_print_current_performance_level(struct radeon_device *rdev,
 419                                                        struct seq_file *m);
 420 int rv6xx_dpm_force_performance_level(struct radeon_device *rdev,
 421                                       enum radeon_dpm_forced_level level);
 422 /* rs780 dpm */
 423 int rs780_dpm_init(struct radeon_device *rdev);
 424 int rs780_dpm_enable(struct radeon_device *rdev);
 425 void rs780_dpm_disable(struct radeon_device *rdev);
 426 int rs780_dpm_set_power_state(struct radeon_device *rdev);
 427 void rs780_dpm_setup_asic(struct radeon_device *rdev);
 428 void rs780_dpm_display_configuration_changed(struct radeon_device *rdev);
 429 void rs780_dpm_fini(struct radeon_device *rdev);
 430 u32 rs780_dpm_get_sclk(struct radeon_device *rdev, bool low);
 431 u32 rs780_dpm_get_mclk(struct radeon_device *rdev, bool low);
 432 void rs780_dpm_print_power_state(struct radeon_device *rdev,
 433                                  struct radeon_ps *ps);
 434 void rs780_dpm_debugfs_print_current_performance_level(struct radeon_device *rdev,
 435                                                        struct seq_file *m);
 436
 437 /* uvd */
 438 int r600_uvd_init(struct radeon_device *rdev);
 439 int r600_uvd_rbc_start(struct radeon_device *rdev);
 440 void r600_uvd_stop(struct radeon_device *rdev);
 441 int r600_uvd_ib_test(struct radeon_device *rdev, struct radeon_ring *ring);
 442 void r600_uvd_fence_emit(struct radeon_device *rdev,
 443                          struct radeon_fence *fence);
 444 void r600_uvd_semaphore_emit(struct radeon_device *rdev,
 445                              struct radeon_ring *ring,
 446                              struct radeon_semaphore *semaphore,
 447                              bool emit_wait);
 448 void r600_uvd_ib_execute(struct radeon_device *rdev, struct radeon_ib *ib);
 449
 450 /*
 451  * rv770,rv730,rv710,rv740
 452  */
 453 int rv770_init(struct radeon_device *rdev);
 454 void rv770_fini(struct radeon_device *rdev);
 455 int rv770_suspend(struct radeon_device *rdev);
 456 int rv770_resume(struct radeon_device *rdev);
 457 void rv770_pm_misc(struct radeon_device *rdev);
 458 u32 rv770_page_flip(struct radeon_device *rdev, int crtc, u64 crtc_base);
 459 void r700_vram_gtt_location(struct radeon_device *rdev, struct radeon_mc *mc);
 460 void r700_cp_stop(struct radeon_device *rdev);
 461 void r700_cp_fini(struct radeon_device *rdev);
 462 int rv770_copy_dma(struct radeon_device *rdev,
 463                   uint64_t src_offset, uint64_t dst_offset,
 464                   unsigned num_gpu_pages,
 465                    struct radeon_fence **fence);
 466 u32 rv770_get_xclk(struct radeon_device *rdev);
 467 int rv770_uvd_resume(struct radeon_device *rdev);
 468 int rv770_set_uvd_clocks(struct radeon_device *rdev, u32 vclk, u32 dclk);
 469 int rv770_get_temp(struct radeon_device *rdev);
 470 /* rv7xx pm */
 471 int rv770_dpm_init(struct radeon_device *rdev);
 472 int rv770_dpm_enable(struct radeon_device *rdev);
 473 void rv770_dpm_disable(struct radeon_device *rdev);
 474 int rv770_dpm_set_power_state(struct radeon_device *rdev);
 475 void rv770_dpm_setup_asic(struct radeon_device *rdev);
 476 void rv770_dpm_display_configuration_changed(struct radeon_device *rdev);
 477 void rv770_dpm_fini(struct radeon_device *rdev);
 478 u32 rv770_dpm_get_sclk(struct radeon_device *rdev, bool low);
 479 u32 rv770_dpm_get_mclk(struct radeon_device *rdev, bool low);
 480 void rv770_dpm_print_power_state(struct radeon_device *rdev,
 481                                  struct radeon_ps *ps);
 482 void rv770_dpm_debugfs_print_current_performance_level(struct radeon_device *rdev,
 483                                                        struct seq_file *m);
 484 bool rv770_dpm_vblank_too_short(struct radeon_device *rdev);
 485
 486 /*
 487  * evergreen
 488  */
 489 struct evergreen_mc_save {
 490         u32 vga_render_control;
 491         u32 vga_hdp_control;
 492         bool crtc_enabled[RADEON_MAX_CRTCS];
 493 };
 494
 495 void evergreen_pcie_gart_tlb_flush(struct radeon_device *rdev);
 496 int evergreen_init(struct radeon_device *rdev);
 497 void evergreen_fini(struct radeon_device *rdev);
 498 int evergreen_suspend(struct radeon_device *rdev);
 499 int evergreen_resume(struct radeon_device *rdev);
 500 bool evergreen_gfx_is_lockup(struct radeon_device *rdev, struct radeon_ring *cp);
 501 bool evergreen_dma_is_lockup(struct radeon_device *rdev, struct radeon_ring *cp);
 502 int evergreen_asic_reset(struct radeon_device *rdev);
 503 void evergreen_bandwidth_update(struct radeon_device *rdev);
 504 void evergreen_ring_ib_execute(struct radeon_device *rdev, struct radeon_ib *ib);
 505 void evergreen_hpd_init(struct radeon_device *rdev);
 506 void evergreen_hpd_fini(struct radeon_device *rdev);
 507 bool evergreen_hpd_sense(struct radeon_device *rdev, enum radeon_hpd_id hpd);
 508 void evergreen_hpd_set_polarity(struct radeon_device *rdev,
 509                                 enum radeon_hpd_id hpd);
 510 u32 evergreen_get_vblank_counter(struct radeon_device *rdev, int crtc);
 511 int evergreen_irq_set(struct radeon_device *rdev);
 512 irqreturn_t evergreen_irq_process(struct radeon_device *rdev);
 513 extern int evergreen_cs_parse(struct radeon_cs_parser *p);
 514 extern int evergreen_dma_cs_parse(struct radeon_cs_parser *p);
 515 extern void evergreen_pm_misc(struct radeon_device *rdev);
 516 extern void evergreen_pm_prepare(struct radeon_device *rdev);
 517 extern void evergreen_pm_finish(struct radeon_device *rdev);
 518 extern void sumo_pm_init_profile(struct radeon_device *rdev);
 519 extern void btc_pm_init_profile(struct radeon_device *rdev);
 520 int sumo_set_uvd_clocks(struct radeon_device *rdev, u32 vclk, u32 dclk);
 521 int evergreen_set_uvd_clocks(struct radeon_device *rdev, u32 vclk, u32 dclk);
 522 extern void evergreen_pre_page_flip(struct radeon_device *rdev, int crtc);
 523 extern u32 evergreen_page_flip(struct radeon_device *rdev, int crtc, u64 crtc_base);
 524 extern void evergreen_post_page_flip(struct radeon_device *rdev, int crtc);
 525 extern void dce4_wait_for_vblank(struct radeon_device *rdev, int crtc);
 526 void evergreen_disable_interrupt_state(struct radeon_device *rdev);
 527 int evergreen_blit_init(struct radeon_device *rdev);
 528 int evergreen_mc_wait_for_idle(struct radeon_device *rdev);
 529 void evergreen_dma_fence_ring_emit(struct radeon_device *rdev,
 530                                    struct radeon_fence *fence);
 531 void evergreen_dma_ring_ib_execute(struct radeon_device *rdev,
 532                                    struct radeon_ib *ib);
 533 int evergreen_copy_dma(struct radeon_device *rdev,
 534                        uint64_t src_offset, uint64_t dst_offset,
 535                        unsigned num_gpu_pages,
 536                        struct radeon_fence **fence);
 537 void evergreen_fix_pci_max_read_req_size(struct radeon_device *rdev);
 538 u32 evergreen_get_number_of_dram_channels(struct radeon_device *rdev);
 539 void sumo_rlc_fini(struct radeon_device *rdev);
 540 int sumo_rlc_init(struct radeon_device *rdev);
 541 int evergreen_rlc_resume(struct radeon_device *rdev);
 542 void evergreen_mc_stop(struct radeon_device *rdev, struct evergreen_mc_save *save);
 543 void evergreen_mc_resume(struct radeon_device *rdev, struct evergreen_mc_save *save);
 544 void evergreen_mc_program(struct radeon_device *rdev);
 545 int evergreen_mc_init(struct radeon_device *rdev);
 546 void evergreen_irq_suspend(struct radeon_device *rdev);
 547 bool evergreen_is_display_hung(struct radeon_device *rdev);
 548 void evergreen_hdmi_enable(struct drm_encoder *encoder, bool enable);
 549 void evergreen_hdmi_setmode(struct drm_encoder *encoder, struct drm_display_mode *mode);
 550 int evergreen_get_temp(struct radeon_device *rdev);
 551 int sumo_get_temp(struct radeon_device *rdev);
 552 int tn_get_temp(struct radeon_device *rdev);
 553 int cypress_dpm_init(struct radeon_device *rdev);
 554 void cypress_dpm_setup_asic(struct radeon_device *rdev);
 555 int cypress_dpm_enable(struct radeon_device *rdev);
 556 void cypress_dpm_disable(struct radeon_device *rdev);
 557 int cypress_dpm_set_power_state(struct radeon_device *rdev);
 558 void cypress_dpm_display_configuration_changed(struct radeon_device *rdev);
 559 void cypress_dpm_fini(struct radeon_device *rdev);
 560 bool cypress_dpm_vblank_too_short(struct radeon_device *rdev);
 561 int btc_dpm_init(struct radeon_device *rdev);
 562 void btc_dpm_setup_asic(struct radeon_device *rdev);
 563 int btc_dpm_enable(struct radeon_device *rdev);
 564 void btc_dpm_disable(struct radeon_device *rdev);
 565 int btc_dpm_pre_set_power_state(struct radeon_device *rdev);
 566 int btc_dpm_set_power_state(struct radeon_device *rdev);
 567 void btc_dpm_post_set_power_state(struct radeon_device *rdev);
 568 void btc_dpm_fini(struct radeon_device *rdev);
 569 u32 btc_dpm_get_sclk(struct radeon_device *rdev, bool low);
 570 u32 btc_dpm_get_mclk(struct radeon_device *rdev, bool low);
 571 bool btc_dpm_vblank_too_short(struct radeon_device *rdev);
 572 int sumo_dpm_init(struct radeon_device *rdev);
 573 int sumo_dpm_enable(struct radeon_device *rdev);
 574 void sumo_dpm_disable(struct radeon_device *rdev);
 575 int sumo_dpm_pre_set_power_state(struct radeon_device *rdev);
 576 int sumo_dpm_set_power_state(struct radeon_device *rdev);
 577 void sumo_dpm_post_set_power_state(struct radeon_device *rdev);
 578 void sumo_dpm_setup_asic(struct radeon_device *rdev);
 579 void sumo_dpm_display_configuration_changed(struct radeon_device *rdev);
 580 void sumo_dpm_fini(struct radeon_device *rdev);
 581 u32 sumo_dpm_get_sclk(struct radeon_device *rdev, bool low);
 582 u32 sumo_dpm_get_mclk(struct radeon_device *rdev, bool low);
 583 void sumo_dpm_print_power_state(struct radeon_device *rdev,
 584                                 struct radeon_ps *ps);
 585 void sumo_dpm_debugfs_print_current_performance_level(struct radeon_device *rdev,
 586                                                       struct seq_file *m);
 587 int sumo_dpm_force_performance_level(struct radeon_device *rdev,
 588                                      enum radeon_dpm_forced_level level);
 589
 590 /*
 591  * cayman
 592  */
 593 void cayman_fence_ring_emit(struct radeon_device *rdev,
 594                             struct radeon_fence *fence);
 595 void cayman_uvd_semaphore_emit(struct radeon_device *rdev,
 596                                struct radeon_ring *ring,
 597                                struct radeon_semaphore *semaphore,
 598                                bool emit_wait);
 599 void cayman_pcie_gart_tlb_flush(struct radeon_device *rdev);
 600 int cayman_init(struct radeon_device *rdev);
 601 void cayman_fini(struct radeon_device *rdev);
 602 int cayman_suspend(struct radeon_device *rdev);
 603 int cayman_resume(struct radeon_device *rdev);
 604 int cayman_asic_reset(struct radeon_device *rdev);
 605 void cayman_ring_ib_execute(struct radeon_device *rdev, struct radeon_ib *ib);
 606 int cayman_vm_init(struct radeon_device *rdev);
 607 void cayman_vm_fini(struct radeon_device *rdev);
 608 void cayman_vm_flush(struct radeon_device *rdev, int ridx, struct radeon_vm *vm);
 609 uint32_t cayman_vm_page_flags(struct radeon_device *rdev, uint32_t flags);
 610 void cayman_vm_set_page(struct radeon_device *rdev,
 611                         struct radeon_ib *ib,
 612                         uint64_t pe,
 613                         uint64_t addr, unsigned count,
 614                         uint32_t incr, uint32_t flags);
 615 void cayman_vm_decode_fault(struct radeon_device *rdev,
 616                                    u32 status, u32 addr);
 617 int evergreen_ib_parse(struct radeon_device *rdev, struct radeon_ib *ib);
 618 int evergreen_dma_ib_parse(struct radeon_device *rdev, struct radeon_ib *ib);
 619 void cayman_dma_ring_ib_execute(struct radeon_device *rdev,
 620                                 struct radeon_ib *ib);
 621 bool cayman_gfx_is_lockup(struct radeon_device *rdev, struct radeon_ring *ring);
 622 bool cayman_dma_is_lockup(struct radeon_device *rdev, struct radeon_ring *ring);
 623 void cayman_dma_vm_flush(struct radeon_device *rdev, int ridx, struct radeon_vm *vm);
 624 extern void cayman_cp_int_cntl_setup(struct radeon_device *rdev,
 625                                      int ring, u32 cp_int_cntl);
 626
 627 int ni_dpm_init(struct radeon_device *rdev);
 628 void ni_dpm_setup_asic(struct radeon_device *rdev);
 629 int ni_dpm_enable(struct radeon_device *rdev);
 630 void ni_dpm_disable(struct radeon_device *rdev);
 631 int ni_dpm_pre_set_power_state(struct radeon_device *rdev);
 632 int ni_dpm_set_power_state(struct radeon_device *rdev);
 633 void ni_dpm_post_set_power_state(struct radeon_device *rdev);
 634 void ni_dpm_fini(struct radeon_device *rdev);
 635 u32 ni_dpm_get_sclk(struct radeon_device *rdev, bool low);
 636 u32 ni_dpm_get_mclk(struct radeon_device *rdev, bool low);
 637 void ni_dpm_print_power_state(struct radeon_device *rdev,
 638                               struct radeon_ps *ps);
 639 void ni_dpm_debugfs_print_current_performance_level(struct radeon_device *rdev,
 640                                                     struct seq_file *m);
 641 int ni_dpm_force_performance_level(struct radeon_device *rdev,
 642                                    enum radeon_dpm_forced_level level);
 643 //bool ni_dpm_vblank_too_short(struct radeon_device *rdev);
 644 int trinity_dpm_init(struct radeon_device *rdev);
 645 int trinity_dpm_enable(struct radeon_device *rdev);
 646 void trinity_dpm_disable(struct radeon_device *rdev);
 647 int trinity_dpm_pre_set_power_state(struct radeon_device *rdev);
 648 int trinity_dpm_set_power_state(struct radeon_device *rdev);
 649 void trinity_dpm_post_set_power_state(struct radeon_device *rdev);
 650 void trinity_dpm_setup_asic(struct radeon_device *rdev);
 651 void trinity_dpm_display_configuration_changed(struct radeon_device *rdev);
 652 void trinity_dpm_fini(struct radeon_device *rdev);
 653 u32 trinity_dpm_get_sclk(struct radeon_device *rdev, bool low);
 654 u32 trinity_dpm_get_mclk(struct radeon_device *rdev, bool low);
 655 void trinity_dpm_print_power_state(struct radeon_device *rdev,
 656                                    struct radeon_ps *ps);
 657 void trinity_dpm_debugfs_print_current_performance_level(struct radeon_device *rdev,
 658                                                          struct seq_file *m);
 659 int trinity_dpm_force_performance_level(struct radeon_device *rdev,
 660                                         enum radeon_dpm_forced_level level);
 661
 662 /* DCE6 - SI */
 663 void dce6_bandwidth_update(struct radeon_device *rdev);
 664
 665 /*
 666  * si
 667  */
 668 void si_fence_ring_emit(struct radeon_device *rdev,
 669                         struct radeon_fence *fence);
 670 void si_pcie_gart_tlb_flush(struct radeon_device *rdev);
 671 int si_init(struct radeon_device *rdev);
 672 void si_fini(struct radeon_device *rdev);
 673 int si_suspend(struct radeon_device *rdev);
 674 int si_resume(struct radeon_device *rdev);
 675 bool si_gfx_is_lockup(struct radeon_device *rdev, struct radeon_ring *cp);
 676 bool si_dma_is_lockup(struct radeon_device *rdev, struct radeon_ring *cp);
 677 int si_asic_reset(struct radeon_device *rdev);
 678 void si_ring_ib_execute(struct radeon_device *rdev, struct radeon_ib *ib);
 679 int si_irq_set(struct radeon_device *rdev);
 680 irqreturn_t si_irq_process(struct radeon_device *rdev);
 681 int si_vm_init(struct radeon_device *rdev);
 682 void si_vm_fini(struct radeon_device *rdev);
 683 void si_vm_set_page(struct radeon_device *rdev,
 684                     struct radeon_ib *ib,
 685                     uint64_t pe,
 686                     uint64_t addr, unsigned count,
 687                     uint32_t incr, uint32_t flags);
 688 void si_vm_flush(struct radeon_device *rdev, int ridx, struct radeon_vm *vm);
 689 int si_ib_parse(struct radeon_device *rdev, struct radeon_ib *ib);
 690 int si_copy_dma(struct radeon_device *rdev,
 691                 uint64_t src_offset, uint64_t dst_offset,
 692                 unsigned num_gpu_pages,
 693                 struct radeon_fence **fence);
 694 void si_dma_vm_flush(struct radeon_device *rdev, int ridx, struct radeon_vm *vm);
 695 u32 si_get_xclk(struct radeon_device *rdev);
 696 uint64_t si_get_gpu_clock_counter(struct radeon_device *rdev);
 697 int si_set_uvd_clocks(struct radeon_device *rdev, u32 vclk, u32 dclk);
 698 int si_get_temp(struct radeon_device *rdev);
 699 void si_rlc_fini(struct radeon_device *rdev);
 700 int si_rlc_init(struct radeon_device *rdev);
 701 void si_vram_gtt_location(struct radeon_device *rdev,
 702                           struct radeon_mc *mc);
 703 int si_dpm_init(struct radeon_device *rdev);
 704 void si_dpm_setup_asic(struct radeon_device *rdev);
 705 int si_dpm_enable(struct radeon_device *rdev);
 706 void si_dpm_disable(struct radeon_device *rdev);
 707 int si_dpm_pre_set_power_state(struct radeon_device *rdev);
 708 int si_dpm_set_power_state(struct radeon_device *rdev);
 709 void si_dpm_post_set_power_state(struct radeon_device *rdev);
 710 void si_dpm_fini(struct radeon_device *rdev);
 711 void si_dpm_display_configuration_changed(struct radeon_device *rdev);
 712 void si_dpm_debugfs_print_current_performance_level(struct radeon_device *rdev,
 713                                                     struct seq_file *m);
 714 int si_dpm_force_performance_level(struct radeon_device *rdev,
 715                                    enum radeon_dpm_forced_level level);
 716
 717 /* DCE8 - CIK */
 718 void dce8_bandwidth_update(struct radeon_device *rdev);
 719
 720 /*
 721  * cik
 722  */
 723 uint64_t cik_get_gpu_clock_counter(struct radeon_device *rdev);
 724 u32 cik_get_xclk(struct radeon_device *rdev);
 725 uint32_t cik_pciep_rreg(struct radeon_device *rdev, uint32_t reg);
 726 void cik_pciep_wreg(struct radeon_device *rdev, uint32_t reg, uint32_t v);
 727 int cik_set_uvd_clocks(struct radeon_device *rdev, u32 vclk, u32 dclk);
 728 int cik_uvd_resume(struct radeon_device *rdev);
 729 void cik_sdma_fence_ring_emit(struct radeon_device *rdev,
 730                               struct radeon_fence *fence);
 731 void cik_sdma_semaphore_ring_emit(struct radeon_device *rdev,
 732                                   struct radeon_ring *ring,
 733                                   struct radeon_semaphore *semaphore,
 734                                   bool emit_wait);
 735 void cik_sdma_ring_ib_execute(struct radeon_device *rdev, struct radeon_ib *ib);
 736 int cik_copy_dma(struct radeon_device *rdev,
 737                  uint64_t src_offset, uint64_t dst_offset,
 738                  unsigned num_gpu_pages,
 739                  struct radeon_fence **fence);
 740 int cik_sdma_ring_test(struct radeon_device *rdev, struct radeon_ring *ring);
 741 int cik_sdma_ib_test(struct radeon_device *rdev, struct radeon_ring *ring);
 742 bool cik_sdma_is_lockup(struct radeon_device *rdev, struct radeon_ring *ring);
 743 void cik_fence_gfx_ring_emit(struct radeon_device *rdev,
 744                              struct radeon_fence *fence);
 745 void cik_fence_compute_ring_emit(struct radeon_device *rdev,
 746                                  struct radeon_fence *fence);
 747 void cik_semaphore_ring_emit(struct radeon_device *rdev,
 748                              struct radeon_ring *cp,
 749                              struct radeon_semaphore *semaphore,
 750                              bool emit_wait);
 751 void cik_pcie_gart_tlb_flush(struct radeon_device *rdev);
 752 int cik_init(struct radeon_device *rdev);
 753 void cik_fini(struct radeon_device *rdev);
 754 int cik_suspend(struct radeon_device *rdev);
 755 int cik_resume(struct radeon_device *rdev);
 756 bool cik_gfx_is_lockup(struct radeon_device *rdev, struct radeon_ring *cp);
 757 int cik_asic_reset(struct radeon_device *rdev);
 758 void cik_ring_ib_execute(struct radeon_device *rdev, struct radeon_ib *ib);
 759 int cik_ring_test(struct radeon_device *rdev, struct radeon_ring *ring);
 760 int cik_ib_test(struct radeon_device *rdev, struct radeon_ring *ring);
 761 int cik_irq_set(struct radeon_device *rdev);
 762 irqreturn_t cik_irq_process(struct radeon_device *rdev);
 763 int cik_vm_init(struct radeon_device *rdev);
 764 void cik_vm_fini(struct radeon_device *rdev);
 765 void cik_vm_flush(struct radeon_device *rdev, int ridx, struct radeon_vm *vm);
 766 void cik_vm_set_page(struct radeon_device *rdev,
 767                      struct radeon_ib *ib,
 768                      uint64_t pe,
 769                      uint64_t addr, unsigned count,
 770                      uint32_t incr, uint32_t flags);
 771 void cik_dma_vm_flush(struct radeon_device *rdev, int ridx, struct radeon_vm *vm);
 772 int cik_ib_parse(struct radeon_device *rdev, struct radeon_ib *ib);
 773 u32 cik_compute_ring_get_rptr(struct radeon_device *rdev,
 774                               struct radeon_ring *ring);
 775 u32 cik_compute_ring_get_wptr(struct radeon_device *rdev,
 776                               struct radeon_ring *ring);
 777 void cik_compute_ring_set_wptr(struct radeon_device *rdev,
 778                                struct radeon_ring *ring);
 779 bool cik_gpu_is_lockup(struct radeon_device *rdev, struct radeon_ring *ring);
 780 void cik_fence_ring_emit(struct radeon_device *rdev,
 781                          struct radeon_fence *fence);
 782 #endif