sys/dev/netif/emx/if_emx.c

   1 /*
   2  * Copyright (c) 2004 Joerg Sonnenberger <joerg@bec.de>.  All rights reserved.
   3  *
   4  * Copyright (c) 2001-2008, Intel Corporation
   5  * All rights reserved.
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions are met:
   9  *
  10  *  1. Redistributions of source code must retain the above copyright notice,
  11  *     this list of conditions and the following disclaimer.
  12  *
  13  *  2. Redistributions in binary form must reproduce the above copyright
  14  *     notice, this list of conditions and the following disclaimer in the
  15  *     documentation and/or other materials provided with the distribution.
  16  *
  17  *  3. Neither the name of the Intel Corporation nor the names of its
  18  *     contributors may be used to endorse or promote products derived from
  19  *     this software without specific prior written permission.
  20  *
  21  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  22  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  23  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  24  * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
  25  * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  26  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  27  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  28  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  29  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  30  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  31  * POSSIBILITY OF SUCH DAMAGE.
  32  *
  33  *
  34  * Copyright (c) 2005 The DragonFly Project.  All rights reserved.
  35  *
  36  * This code is derived from software contributed to The DragonFly Project
  37  * by Matthew Dillon <dillon@backplane.com>
  38  *
  39  * Redistribution and use in source and binary forms, with or without
  40  * modification, are permitted provided that the following conditions
  41  * are met:
  42  *
  43  * 1. Redistributions of source code must retain the above copyright
  44  *    notice, this list of conditions and the following disclaimer.
  45  * 2. Redistributions in binary form must reproduce the above copyright
  46  *    notice, this list of conditions and the following disclaimer in
  47  *    the documentation and/or other materials provided with the
  48  *    distribution.
  49  * 3. Neither the name of The DragonFly Project nor the names of its
  50  *    contributors may be used to endorse or promote products derived
  51  *    from this software without specific, prior written permission.
  52  *
  53  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  54  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  55  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS
  56  * FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE
  57  * COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,
  58  * INCIDENTAL, SPECIAL, EXEMPLARY OR CONSEQUENTIAL DAMAGES (INCLUDING,
  59  * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  60  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED
  61  * AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
  62  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT
  63  * OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  64  * SUCH DAMAGE.
  65  */
  66
  67 #include "opt_ifpoll.h"
  68 #include "opt_rss.h"
  69 #include "opt_emx.h"
  70
  71 #include <sys/param.h>
  72 #include <sys/bus.h>
  73 #include <sys/endian.h>
  74 #include <sys/interrupt.h>
  75 #include <sys/kernel.h>
  76 #include <sys/ktr.h>
  77 #include <sys/malloc.h>
  78 #include <sys/mbuf.h>
  79 #include <sys/proc.h>
  80 #include <sys/rman.h>
  81 #include <sys/serialize.h>
  82 #include <sys/serialize2.h>
  83 #include <sys/socket.h>
  84 #include <sys/sockio.h>
  85 #include <sys/sysctl.h>
  86 #include <sys/systm.h>
  87
  88 #include <net/bpf.h>
  89 #include <net/ethernet.h>
  90 #include <net/if.h>
  91 #include <net/if_arp.h>
  92 #include <net/if_dl.h>
  93 #include <net/if_media.h>
  94 #include <net/ifq_var.h>
  95 #include <net/toeplitz.h>
  96 #include <net/toeplitz2.h>
  97 #include <net/vlan/if_vlan_var.h>
  98 #include <net/vlan/if_vlan_ether.h>
  99 #include <net/if_poll.h>
 100
 101 #include <netinet/in_systm.h>
 102 #include <netinet/in.h>
 103 #include <netinet/ip.h>
 104 #include <netinet/tcp.h>
 105 #include <netinet/udp.h>
 106
 107 #include <bus/pci/pcivar.h>
 108 #include <bus/pci/pcireg.h>
 109
 110 #include <dev/netif/ig_hal/e1000_api.h>
 111 #include <dev/netif/ig_hal/e1000_82571.h>
 112 #include <dev/netif/emx/if_emx.h>
 113
 114 #ifdef EMX_RSS_DEBUG
 115 #define EMX_RSS_DPRINTF(sc, lvl, fmt, ...) \
 116 do { \
 117         if (sc->rss_debug >= lvl) \
 118                 if_printf(&sc->arpcom.ac_if, fmt, __VA_ARGS__); \
 119 } while (0)
 120 #else   /* !EMX_RSS_DEBUG */
 121 #define EMX_RSS_DPRINTF(sc, lvl, fmt, ...)      ((void)0)
 122 #endif  /* EMX_RSS_DEBUG */
 123
 124 #define EMX_NAME        "Intel(R) PRO/1000 "
 125
 126 #define EMX_DEVICE(id)  \
 127         { EMX_VENDOR_ID, E1000_DEV_ID_##id, EMX_NAME #id }
 128 #define EMX_DEVICE_NULL { 0, 0, NULL }
 129
 130 static const struct emx_device {
 131         uint16_t        vid;
 132         uint16_t        did;
 133         const char      *desc;
 134 } emx_devices[] = {
 135         EMX_DEVICE(82571EB_COPPER),
 136         EMX_DEVICE(82571EB_FIBER),
 137         EMX_DEVICE(82571EB_SERDES),
 138         EMX_DEVICE(82571EB_SERDES_DUAL),
 139         EMX_DEVICE(82571EB_SERDES_QUAD),
 140         EMX_DEVICE(82571EB_QUAD_COPPER),
 141         EMX_DEVICE(82571EB_QUAD_COPPER_BP),
 142         EMX_DEVICE(82571EB_QUAD_COPPER_LP),
 143         EMX_DEVICE(82571EB_QUAD_FIBER),
 144         EMX_DEVICE(82571PT_QUAD_COPPER),
 145
 146         EMX_DEVICE(82572EI_COPPER),
 147         EMX_DEVICE(82572EI_FIBER),
 148         EMX_DEVICE(82572EI_SERDES),
 149         EMX_DEVICE(82572EI),
 150
 151         EMX_DEVICE(82573E),
 152         EMX_DEVICE(82573E_IAMT),
 153         EMX_DEVICE(82573L),
 154
 155         EMX_DEVICE(80003ES2LAN_COPPER_SPT),
 156         EMX_DEVICE(80003ES2LAN_SERDES_SPT),
 157         EMX_DEVICE(80003ES2LAN_COPPER_DPT),
 158         EMX_DEVICE(80003ES2LAN_SERDES_DPT),
 159
 160         EMX_DEVICE(82574L),
 161         EMX_DEVICE(82574LA),
 162
 163         /* required last entry */
 164         EMX_DEVICE_NULL
 165 };
 166
 167 static int      emx_probe(device_t);
 168 static int      emx_attach(device_t);
 169 static int      emx_detach(device_t);
 170 static int      emx_shutdown(device_t);
 171 static int      emx_suspend(device_t);
 172 static int      emx_resume(device_t);
 173
 174 static void     emx_init(void *);
 175 static void     emx_stop(struct emx_softc *);
 176 static int      emx_ioctl(struct ifnet *, u_long, caddr_t, struct ucred *);
 177 static void     emx_start(struct ifnet *);
 178 #ifdef IFPOLL_ENABLE
 179 static void     emx_qpoll(struct ifnet *, struct ifpoll_info *);
 180 #endif
 181 static void     emx_watchdog(struct ifnet *);
 182 static void     emx_media_status(struct ifnet *, struct ifmediareq *);
 183 static int      emx_media_change(struct ifnet *);
 184 static void     emx_timer(void *);
 185 static void     emx_serialize(struct ifnet *, enum ifnet_serialize);
 186 static void     emx_deserialize(struct ifnet *, enum ifnet_serialize);
 187 static int      emx_tryserialize(struct ifnet *, enum ifnet_serialize);
 188 #ifdef INVARIANTS
 189 static void     emx_serialize_assert(struct ifnet *, enum ifnet_serialize,
 190                     boolean_t);
 191 #endif
 192
 193 static void     emx_intr(void *);
 194 static void     emx_rxeof(struct emx_softc *, int, int);
 195 static void     emx_txeof(struct emx_softc *);
 196 static void     emx_tx_collect(struct emx_softc *);
 197 static void     emx_tx_purge(struct emx_softc *);
 198 static void     emx_enable_intr(struct emx_softc *);
 199 static void     emx_disable_intr(struct emx_softc *);
 200
 201 static int      emx_dma_alloc(struct emx_softc *);
 202 static void     emx_dma_free(struct emx_softc *);
 203 static void     emx_init_tx_ring(struct emx_softc *);
 204 static int      emx_init_rx_ring(struct emx_softc *, struct emx_rxdata *);
 205 static void     emx_free_rx_ring(struct emx_softc *, struct emx_rxdata *);
 206 static int      emx_create_tx_ring(struct emx_softc *);
 207 static int      emx_create_rx_ring(struct emx_softc *, struct emx_rxdata *);
 208 static void     emx_destroy_tx_ring(struct emx_softc *, int);
 209 static void     emx_destroy_rx_ring(struct emx_softc *,
 210                     struct emx_rxdata *, int);
 211 static int      emx_newbuf(struct emx_softc *, struct emx_rxdata *, int, int);
 212 static int      emx_encap(struct emx_softc *, struct mbuf **);
 213 static int      emx_txcsum_pullup(struct emx_softc *, struct mbuf **);
 214 static int      emx_txcsum(struct emx_softc *, struct mbuf *,
 215                     uint32_t *, uint32_t *);
 216
 217 static int      emx_is_valid_eaddr(const uint8_t *);
 218 static int      emx_reset(struct emx_softc *);
 219 static void     emx_setup_ifp(struct emx_softc *);
 220 static void     emx_init_tx_unit(struct emx_softc *);
 221 static void     emx_init_rx_unit(struct emx_softc *);
 222 static void     emx_update_stats(struct emx_softc *);
 223 static void     emx_set_promisc(struct emx_softc *);
 224 static void     emx_disable_promisc(struct emx_softc *);
 225 static void     emx_set_multi(struct emx_softc *);
 226 static void     emx_update_link_status(struct emx_softc *);
 227 static void     emx_smartspeed(struct emx_softc *);
 228 static void     emx_set_itr(struct emx_softc *, uint32_t);
 229
 230 static void     emx_print_debug_info(struct emx_softc *);
 231 static void     emx_print_nvm_info(struct emx_softc *);
 232 static void     emx_print_hw_stats(struct emx_softc *);
 233
 234 static int      emx_sysctl_stats(SYSCTL_HANDLER_ARGS);
 235 static int      emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS);
 236 static int      emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS);
 237 static int      emx_sysctl_int_tx_nsegs(SYSCTL_HANDLER_ARGS);
 238 static void     emx_add_sysctl(struct emx_softc *);
 239
 240 static void     emx_serialize_skipmain(struct emx_softc *);
 241 static void     emx_deserialize_skipmain(struct emx_softc *);
 242
 243 /* Management and WOL Support */
 244 static void     emx_get_mgmt(struct emx_softc *);
 245 static void     emx_rel_mgmt(struct emx_softc *);
 246 static void     emx_get_hw_control(struct emx_softc *);
 247 static void     emx_rel_hw_control(struct emx_softc *);
 248 static void     emx_enable_wol(device_t);
 249
 250 static device_method_t emx_methods[] = {
 251         /* Device interface */
 252         DEVMETHOD(device_probe,         emx_probe),
 253         DEVMETHOD(device_attach,        emx_attach),
 254         DEVMETHOD(device_detach,        emx_detach),
 255         DEVMETHOD(device_shutdown,      emx_shutdown),
 256         DEVMETHOD(device_suspend,       emx_suspend),
 257         DEVMETHOD(device_resume,        emx_resume),
 258         { 0, 0 }
 259 };
 260
 261 static driver_t emx_driver = {
 262         "emx",
 263         emx_methods,
 264         sizeof(struct emx_softc),
 265 };
 266
 267 static devclass_t emx_devclass;
 268
 269 DECLARE_DUMMY_MODULE(if_emx);
 270 MODULE_DEPEND(emx, ig_hal, 1, 1, 1);
 271 DRIVER_MODULE(if_emx, pci, emx_driver, emx_devclass, NULL, NULL);
 272
 273 /*
 274  * Tunables
 275  */
 276 static int      emx_int_throttle_ceil = EMX_DEFAULT_ITR;
 277 static int      emx_rxd = EMX_DEFAULT_RXD;
 278 static int      emx_txd = EMX_DEFAULT_TXD;
 279 static int      emx_smart_pwr_down = 0;
 280
 281 /* Controls whether promiscuous also shows bad packets */
 282 static int      emx_debug_sbp = FALSE;
 283
 284 static int      emx_82573_workaround = 1;
 285 static int      emx_msi_enable = 1;
 286
 287 TUNABLE_INT("hw.emx.int_throttle_ceil", &emx_int_throttle_ceil);
 288 TUNABLE_INT("hw.emx.rxd", &emx_rxd);
 289 TUNABLE_INT("hw.emx.txd", &emx_txd);
 290 TUNABLE_INT("hw.emx.smart_pwr_down", &emx_smart_pwr_down);
 291 TUNABLE_INT("hw.emx.sbp", &emx_debug_sbp);
 292 TUNABLE_INT("hw.emx.82573_workaround", &emx_82573_workaround);
 293 TUNABLE_INT("hw.emx.msi.enable", &emx_msi_enable);
 294
 295 /* Global used in WOL setup with multiport cards */
 296 static int      emx_global_quad_port_a = 0;
 297
 298 /* Set this to one to display debug statistics */
 299 static int      emx_display_debug_stats = 0;
 300
 301 #if !defined(KTR_IF_EMX)
 302 #define KTR_IF_EMX      KTR_ALL
 303 #endif
 304 KTR_INFO_MASTER(if_emx);
 305 KTR_INFO(KTR_IF_EMX, if_emx, intr_beg, 0, "intr begin", 0);
 306 KTR_INFO(KTR_IF_EMX, if_emx, intr_end, 1, "intr end", 0);
 307 KTR_INFO(KTR_IF_EMX, if_emx, pkt_receive, 4, "rx packet", 0);
 308 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txqueue, 5, "tx packet", 0);
 309 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txclean, 6, "tx clean", 0);
 310 #define logif(name)     KTR_LOG(if_emx_ ## name)
 311
 312 static __inline void
 313 emx_setup_rxdesc(emx_rxdesc_t *rxd, const struct emx_rxbuf *rxbuf)
 314 {
 315         rxd->rxd_bufaddr = htole64(rxbuf->paddr);
 316         /* DD bit must be cleared */
 317         rxd->rxd_staterr = 0;
 318 }
 319
 320 static __inline void
 321 emx_rxcsum(uint32_t staterr, struct mbuf *mp)
 322 {
 323         /* Ignore Checksum bit is set */
 324         if (staterr & E1000_RXD_STAT_IXSM)
 325                 return;
 326
 327         if ((staterr & (E1000_RXD_STAT_IPCS | E1000_RXDEXT_STATERR_IPE)) ==
 328             E1000_RXD_STAT_IPCS)
 329                 mp->m_pkthdr.csum_flags |= CSUM_IP_CHECKED | CSUM_IP_VALID;
 330
 331         if ((staterr & (E1000_RXD_STAT_TCPCS | E1000_RXDEXT_STATERR_TCPE)) ==
 332             E1000_RXD_STAT_TCPCS) {
 333                 mp->m_pkthdr.csum_flags |= CSUM_DATA_VALID |
 334                                            CSUM_PSEUDO_HDR |
 335                                            CSUM_FRAG_NOT_CHECKED;
 336                 mp->m_pkthdr.csum_data = htons(0xffff);
 337         }
 338 }
 339
 340 static __inline struct pktinfo *
 341 emx_rssinfo(struct mbuf *m, struct pktinfo *pi,
 342             uint32_t mrq, uint32_t hash, uint32_t staterr)
 343 {
 344         switch (mrq & EMX_RXDMRQ_RSSTYPE_MASK) {
 345         case EMX_RXDMRQ_IPV4_TCP:
 346                 pi->pi_netisr = NETISR_IP;
 347                 pi->pi_flags = 0;
 348                 pi->pi_l3proto = IPPROTO_TCP;
 349                 break;
 350
 351         case EMX_RXDMRQ_IPV6_TCP:
 352                 pi->pi_netisr = NETISR_IPV6;
 353                 pi->pi_flags = 0;
 354                 pi->pi_l3proto = IPPROTO_TCP;
 355                 break;
 356
 357         case EMX_RXDMRQ_IPV4:
 358                 if (staterr & E1000_RXD_STAT_IXSM)
 359                         return NULL;
 360
 361                 if ((staterr &
 362                      (E1000_RXD_STAT_TCPCS | E1000_RXDEXT_STATERR_TCPE)) ==
 363                     E1000_RXD_STAT_TCPCS) {
 364                         pi->pi_netisr = NETISR_IP;
 365                         pi->pi_flags = 0;
 366                         pi->pi_l3proto = IPPROTO_UDP;
 367                         break;
 368                 }
 369                 /* FALL THROUGH */
 370         default:
 371                 return NULL;
 372         }
 373
 374         m->m_flags |= M_HASH;
 375         m->m_pkthdr.hash = toeplitz_hash(hash);
 376         return pi;
 377 }
 378
 379 static int
 380 emx_probe(device_t dev)
 381 {
 382         const struct emx_device *d;
 383         uint16_t vid, did;
 384
 385         vid = pci_get_vendor(dev);
 386         did = pci_get_device(dev);
 387
 388         for (d = emx_devices; d->desc != NULL; ++d) {
 389                 if (vid == d->vid && did == d->did) {
 390                         device_set_desc(dev, d->desc);
 391                         device_set_async_attach(dev, TRUE);
 392                         return 0;
 393                 }
 394         }
 395         return ENXIO;
 396 }
 397
 398 static int
 399 emx_attach(device_t dev)
 400 {
 401         struct emx_softc *sc = device_get_softc(dev);
 402         struct ifnet *ifp = &sc->arpcom.ac_if;
 403         int error = 0, i, msi_enable;
 404         u_int intr_flags;
 405         uint16_t eeprom_data, device_id, apme_mask;
 406         char env[64];
 407
 408         lwkt_serialize_init(&sc->main_serialize);
 409         lwkt_serialize_init(&sc->tx_serialize);
 410         for (i = 0; i < EMX_NRX_RING; ++i)
 411                 lwkt_serialize_init(&sc->rx_data[i].rx_serialize);
 412
 413         i = 0;
 414         sc->serializes[i++] = &sc->main_serialize;
 415         sc->serializes[i++] = &sc->tx_serialize;
 416         sc->serializes[i++] = &sc->rx_data[0].rx_serialize;
 417         sc->serializes[i++] = &sc->rx_data[1].rx_serialize;
 418         KKASSERT(i == EMX_NSERIALIZE);
 419
 420         callout_init_mp(&sc->timer);
 421
 422         sc->dev = sc->osdep.dev = dev;
 423
 424         /*
 425          * Determine hardware and mac type
 426          */
 427         sc->hw.vendor_id = pci_get_vendor(dev);
 428         sc->hw.device_id = pci_get_device(dev);
 429         sc->hw.revision_id = pci_get_revid(dev);
 430         sc->hw.subsystem_vendor_id = pci_get_subvendor(dev);
 431         sc->hw.subsystem_device_id = pci_get_subdevice(dev);
 432
 433         if (e1000_set_mac_type(&sc->hw))
 434                 return ENXIO;
 435
 436         /* Enable bus mastering */
 437         pci_enable_busmaster(dev);
 438
 439         /*
 440          * Allocate IO memory
 441          */
 442         sc->memory_rid = EMX_BAR_MEM;
 443         sc->memory = bus_alloc_resource_any(dev, SYS_RES_MEMORY,
 444                                             &sc->memory_rid, RF_ACTIVE);
 445         if (sc->memory == NULL) {
 446                 device_printf(dev, "Unable to allocate bus resource: memory\n");
 447                 error = ENXIO;
 448                 goto fail;
 449         }
 450         sc->osdep.mem_bus_space_tag = rman_get_bustag(sc->memory);
 451         sc->osdep.mem_bus_space_handle = rman_get_bushandle(sc->memory);
 452
 453         /* XXX This is quite goofy, it is not actually used */
 454         sc->hw.hw_addr = (uint8_t *)&sc->osdep.mem_bus_space_handle;
 455
 456         /*
 457          * Allocate interrupt
 458          */
 459         msi_enable = emx_msi_enable;
 460         ksnprintf(env, sizeof(env), "hw.%s.msi.enable",
 461             device_get_nameunit(dev));
 462         kgetenv_int(env, &msi_enable);
 463
 464         sc->intr_rid = 0;
 465         sc->intr_type = EMX_INTR_TYPE_LEGACY;
 466         intr_flags = RF_SHAREABLE | RF_ACTIVE;
 467
 468         if (msi_enable) {
 469                 int cpu = -1;
 470
 471                 ksnprintf(env, sizeof(env), "hw.%s.msi.cpu",
 472                     device_get_nameunit(dev));
 473                 kgetenv_int(env, &cpu);
 474                 if (cpu >= ncpus)
 475                         cpu = ncpus - 1;
 476
 477                 if (pci_alloc_msi(dev, &sc->intr_rid, 1, cpu) == 0) {
 478                         intr_flags &= ~RF_SHAREABLE;
 479                         sc->intr_type = EMX_INTR_TYPE_MSI;
 480                 }
 481         }
 482
 483         sc->intr_res = bus_alloc_resource_any(dev, SYS_RES_IRQ, &sc->intr_rid,
 484             intr_flags);
 485         if (sc->intr_res == NULL) {
 486                 device_printf(dev, "Unable to allocate bus resource: "
 487                     "interrupt\n");
 488                 if (sc->intr_rid != 0)
 489                         pci_release_msi(dev);
 490                 error = ENXIO;
 491                 goto fail;
 492         }
 493
 494         /* Save PCI command register for Shared Code */
 495         sc->hw.bus.pci_cmd_word = pci_read_config(dev, PCIR_COMMAND, 2);
 496         sc->hw.back = &sc->osdep;
 497
 498         /* Do Shared Code initialization */
 499         if (e1000_setup_init_funcs(&sc->hw, TRUE)) {
 500                 device_printf(dev, "Setup of Shared code failed\n");
 501                 error = ENXIO;
 502                 goto fail;
 503         }
 504         e1000_get_bus_info(&sc->hw);
 505
 506         sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
 507         sc->hw.phy.autoneg_wait_to_complete = FALSE;
 508         sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
 509
 510         /*
 511          * Interrupt throttle rate
 512          */
 513         if (emx_int_throttle_ceil == 0) {
 514                 sc->int_throttle_ceil = 0;
 515         } else {
 516                 int throttle = emx_int_throttle_ceil;
 517
 518                 if (throttle < 0)
 519                         throttle = EMX_DEFAULT_ITR;
 520
 521                 /* Recalculate the tunable value to get the exact frequency. */
 522                 throttle = 1000000000 / 256 / throttle;
 523
 524                 /* Upper 16bits of ITR is reserved and should be zero */
 525                 if (throttle & 0xffff0000)
 526                         throttle = 1000000000 / 256 / EMX_DEFAULT_ITR;
 527
 528                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
 529         }
 530
 531         e1000_init_script_state_82541(&sc->hw, TRUE);
 532         e1000_set_tbi_compatibility_82543(&sc->hw, TRUE);
 533
 534         /* Copper options */
 535         if (sc->hw.phy.media_type == e1000_media_type_copper) {
 536                 sc->hw.phy.mdix = EMX_AUTO_ALL_MODES;
 537                 sc->hw.phy.disable_polarity_correction = FALSE;
 538                 sc->hw.phy.ms_type = EMX_MASTER_SLAVE;
 539         }
 540
 541         /* Set the frame limits assuming standard ethernet sized frames. */
 542         sc->max_frame_size = ETHERMTU + ETHER_HDR_LEN + ETHER_CRC_LEN;
 543         sc->min_frame_size = ETHER_MIN_LEN;
 544
 545         /* This controls when hardware reports transmit completion status. */
 546         sc->hw.mac.report_tx_early = 1;
 547
 548         /* Calculate # of RX rings */
 549         if (ncpus > 1)
 550                 sc->rx_ring_cnt = EMX_NRX_RING;
 551         else
 552                 sc->rx_ring_cnt = 1;
 553         sc->rx_ring_inuse = sc->rx_ring_cnt;
 554
 555         /* Allocate RX/TX rings' busdma(9) stuffs */
 556         error = emx_dma_alloc(sc);
 557         if (error)
 558                 goto fail;
 559
 560         /* Allocate multicast array memory. */
 561         sc->mta = kmalloc(ETH_ADDR_LEN * EMX_MCAST_ADDR_MAX,
 562             M_DEVBUF, M_WAITOK);
 563
 564         /* Indicate SOL/IDER usage */
 565         if (e1000_check_reset_block(&sc->hw)) {
 566                 device_printf(dev,
 567                     "PHY reset is blocked due to SOL/IDER session.\n");
 568         }
 569
 570         /*
 571          * Start from a known state, this is important in reading the
 572          * nvm and mac from that.
 573          */
 574         e1000_reset_hw(&sc->hw);
 575
 576         /* Make sure we have a good EEPROM before we read from it */
 577         if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
 578                 /*
 579                  * Some PCI-E parts fail the first check due to
 580                  * the link being in sleep state, call it again,
 581                  * if it fails a second time its a real issue.
 582                  */
 583                 if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
 584                         device_printf(dev,
 585                             "The EEPROM Checksum Is Not Valid\n");
 586                         error = EIO;
 587                         goto fail;
 588                 }
 589         }
 590
 591         /* Copy the permanent MAC address out of the EEPROM */
 592         if (e1000_read_mac_addr(&sc->hw) < 0) {
 593                 device_printf(dev, "EEPROM read error while reading MAC"
 594                     " address\n");
 595                 error = EIO;
 596                 goto fail;
 597         }
 598         if (!emx_is_valid_eaddr(sc->hw.mac.addr)) {
 599                 device_printf(dev, "Invalid MAC address\n");
 600                 error = EIO;
 601                 goto fail;
 602         }
 603
 604         /* Determine if we have to control management hardware */
 605         sc->has_manage = e1000_enable_mng_pass_thru(&sc->hw);
 606
 607         /*
 608          * Setup Wake-on-Lan
 609          */
 610         apme_mask = EMX_EEPROM_APME;
 611         eeprom_data = 0;
 612         switch (sc->hw.mac.type) {
 613         case e1000_82573:
 614                 sc->has_amt = 1;
 615                 /* FALL THROUGH */
 616
 617         case e1000_82571:
 618         case e1000_82572:
 619         case e1000_80003es2lan:
 620                 if (sc->hw.bus.func == 1) {
 621                         e1000_read_nvm(&sc->hw,
 622                             NVM_INIT_CONTROL3_PORT_B, 1, &eeprom_data);
 623                 } else {
 624                         e1000_read_nvm(&sc->hw,
 625                             NVM_INIT_CONTROL3_PORT_A, 1, &eeprom_data);
 626                 }
 627                 break;
 628
 629         default:
 630                 e1000_read_nvm(&sc->hw,
 631                     NVM_INIT_CONTROL3_PORT_A, 1, &eeprom_data);
 632                 break;
 633         }
 634         if (eeprom_data & apme_mask)
 635                 sc->wol = E1000_WUFC_MAG | E1000_WUFC_MC;
 636
 637         /*
 638          * We have the eeprom settings, now apply the special cases
 639          * where the eeprom may be wrong or the board won't support
 640          * wake on lan on a particular port
 641          */
 642         device_id = pci_get_device(dev);
 643         switch (device_id) {
 644         case E1000_DEV_ID_82571EB_FIBER:
 645                 /*
 646                  * Wake events only supported on port A for dual fiber
 647                  * regardless of eeprom setting
 648                  */
 649                 if (E1000_READ_REG(&sc->hw, E1000_STATUS) &
 650                     E1000_STATUS_FUNC_1)
 651                         sc->wol = 0;
 652                 break;
 653
 654         case E1000_DEV_ID_82571EB_QUAD_COPPER:
 655         case E1000_DEV_ID_82571EB_QUAD_FIBER:
 656         case E1000_DEV_ID_82571EB_QUAD_COPPER_LP:
 657                 /* if quad port sc, disable WoL on all but port A */
 658                 if (emx_global_quad_port_a != 0)
 659                         sc->wol = 0;
 660                 /* Reset for multiple quad port adapters */
 661                 if (++emx_global_quad_port_a == 4)
 662                         emx_global_quad_port_a = 0;
 663                 break;
 664         }
 665
 666         /* XXX disable wol */
 667         sc->wol = 0;
 668
 669         /* Setup OS specific network interface */
 670         emx_setup_ifp(sc);
 671
 672         /* Add sysctl tree, must after em_setup_ifp() */
 673         emx_add_sysctl(sc);
 674
 675         /* Reset the hardware */
 676         error = emx_reset(sc);
 677         if (error) {
 678                 device_printf(dev, "Unable to reset the hardware\n");
 679                 goto fail;
 680         }
 681
 682         /* Initialize statistics */
 683         emx_update_stats(sc);
 684
 685         sc->hw.mac.get_link_status = 1;
 686         emx_update_link_status(sc);
 687
 688         sc->spare_tx_desc = EMX_TX_SPARE;
 689
 690         /*
 691          * Keep following relationship between spare_tx_desc, oact_tx_desc
 692          * and tx_int_nsegs:
 693          * (spare_tx_desc + EMX_TX_RESERVED) <=
 694          * oact_tx_desc <= EMX_TX_OACTIVE_MAX <= tx_int_nsegs
 695          */
 696         sc->oact_tx_desc = sc->num_tx_desc / 8;
 697         if (sc->oact_tx_desc > EMX_TX_OACTIVE_MAX)
 698                 sc->oact_tx_desc = EMX_TX_OACTIVE_MAX;
 699         if (sc->oact_tx_desc < sc->spare_tx_desc + EMX_TX_RESERVED)
 700                 sc->oact_tx_desc = sc->spare_tx_desc + EMX_TX_RESERVED;
 701
 702         sc->tx_int_nsegs = sc->num_tx_desc / 16;
 703         if (sc->tx_int_nsegs < sc->oact_tx_desc)
 704                 sc->tx_int_nsegs = sc->oact_tx_desc;
 705
 706         /* Non-AMT based hardware can now take control from firmware */
 707         if (sc->has_manage && !sc->has_amt)
 708                 emx_get_hw_control(sc);
 709
 710         error = bus_setup_intr(dev, sc->intr_res, INTR_MPSAFE, emx_intr, sc,
 711                                &sc->intr_tag, &sc->main_serialize);
 712         if (error) {
 713                 device_printf(dev, "Failed to register interrupt handler");
 714                 ether_ifdetach(&sc->arpcom.ac_if);
 715                 goto fail;
 716         }
 717
 718         ifp->if_cpuid = rman_get_cpuid(sc->intr_res);
 719         KKASSERT(ifp->if_cpuid >= 0 && ifp->if_cpuid < ncpus);
 720         return (0);
 721 fail:
 722         emx_detach(dev);
 723         return (error);
 724 }
 725
 726 static int
 727 emx_detach(device_t dev)
 728 {
 729         struct emx_softc *sc = device_get_softc(dev);
 730
 731         if (device_is_attached(dev)) {
 732                 struct ifnet *ifp = &sc->arpcom.ac_if;
 733
 734                 ifnet_serialize_all(ifp);
 735
 736                 emx_stop(sc);
 737
 738                 e1000_phy_hw_reset(&sc->hw);
 739
 740                 emx_rel_mgmt(sc);
 741                 emx_rel_hw_control(sc);
 742
 743                 if (sc->wol) {
 744                         E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
 745                         E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
 746                         emx_enable_wol(dev);
 747                 }
 748
 749                 bus_teardown_intr(dev, sc->intr_res, sc->intr_tag);
 750
 751                 ifnet_deserialize_all(ifp);
 752
 753                 ether_ifdetach(ifp);
 754         } else {
 755                 emx_rel_hw_control(sc);
 756         }
 757         bus_generic_detach(dev);
 758
 759         if (sc->intr_res != NULL) {
 760                 bus_release_resource(dev, SYS_RES_IRQ, sc->intr_rid,
 761                                      sc->intr_res);
 762         }
 763
 764         if (sc->intr_type == EMX_INTR_TYPE_MSI)
 765                 pci_release_msi(dev);
 766
 767         if (sc->memory != NULL) {
 768                 bus_release_resource(dev, SYS_RES_MEMORY, sc->memory_rid,
 769                                      sc->memory);
 770         }
 771
 772         emx_dma_free(sc);
 773
 774         /* Free sysctl tree */
 775         if (sc->sysctl_tree != NULL)
 776                 sysctl_ctx_free(&sc->sysctl_ctx);
 777
 778         return (0);
 779 }
 780
 781 static int
 782 emx_shutdown(device_t dev)
 783 {
 784         return emx_suspend(dev);
 785 }
 786
 787 static int
 788 emx_suspend(device_t dev)
 789 {
 790         struct emx_softc *sc = device_get_softc(dev);
 791         struct ifnet *ifp = &sc->arpcom.ac_if;
 792
 793         ifnet_serialize_all(ifp);
 794
 795         emx_stop(sc);
 796
 797         emx_rel_mgmt(sc);
 798         emx_rel_hw_control(sc);
 799
 800         if (sc->wol) {
 801                 E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
 802                 E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
 803                 emx_enable_wol(dev);
 804         }
 805
 806         ifnet_deserialize_all(ifp);
 807
 808         return bus_generic_suspend(dev);
 809 }
 810
 811 static int
 812 emx_resume(device_t dev)
 813 {
 814         struct emx_softc *sc = device_get_softc(dev);
 815         struct ifnet *ifp = &sc->arpcom.ac_if;
 816
 817         ifnet_serialize_all(ifp);
 818
 819         emx_init(sc);
 820         emx_get_mgmt(sc);
 821         if_devstart(ifp);
 822
 823         ifnet_deserialize_all(ifp);
 824
 825         return bus_generic_resume(dev);
 826 }
 827
 828 static void
 829 emx_start(struct ifnet *ifp)
 830 {
 831         struct emx_softc *sc = ifp->if_softc;
 832         struct mbuf *m_head;
 833
 834         ASSERT_SERIALIZED(&sc->tx_serialize);
 835
 836         if ((ifp->if_flags & (IFF_RUNNING | IFF_OACTIVE)) != IFF_RUNNING)
 837                 return;
 838
 839         if (!sc->link_active) {
 840                 ifq_purge(&ifp->if_snd);
 841                 return;
 842         }
 843
 844         while (!ifq_is_empty(&ifp->if_snd)) {
 845                 /* Now do we at least have a minimal? */
 846                 if (EMX_IS_OACTIVE(sc)) {
 847                         emx_tx_collect(sc);
 848                         if (EMX_IS_OACTIVE(sc)) {
 849                                 ifp->if_flags |= IFF_OACTIVE;
 850                                 sc->no_tx_desc_avail1++;
 851                                 break;
 852                         }
 853                 }
 854
 855                 logif(pkt_txqueue);
 856                 m_head = ifq_dequeue(&ifp->if_snd, NULL);
 857                 if (m_head == NULL)
 858                         break;
 859
 860                 if (emx_encap(sc, &m_head)) {
 861                         ifp->if_oerrors++;
 862                         emx_tx_collect(sc);
 863                         continue;
 864                 }
 865
 866                 /* Send a copy of the frame to the BPF listener */
 867                 ETHER_BPF_MTAP(ifp, m_head);
 868
 869                 /* Set timeout in case hardware has problems transmitting. */
 870                 ifp->if_timer = EMX_TX_TIMEOUT;
 871         }
 872 }
 873
 874 static int
 875 emx_ioctl(struct ifnet *ifp, u_long command, caddr_t data, struct ucred *cr)
 876 {
 877         struct emx_softc *sc = ifp->if_softc;
 878         struct ifreq *ifr = (struct ifreq *)data;
 879         uint16_t eeprom_data = 0;
 880         int max_frame_size, mask, reinit;
 881         int error = 0;
 882
 883         ASSERT_IFNET_SERIALIZED_ALL(ifp);
 884
 885         switch (command) {
 886         case SIOCSIFMTU:
 887                 switch (sc->hw.mac.type) {
 888                 case e1000_82573:
 889                         /*
 890                          * 82573 only supports jumbo frames
 891                          * if ASPM is disabled.
 892                          */
 893                         e1000_read_nvm(&sc->hw, NVM_INIT_3GIO_3, 1,
 894                                        &eeprom_data);
 895                         if (eeprom_data & NVM_WORD1A_ASPM_MASK) {
 896                                 max_frame_size = ETHER_MAX_LEN;
 897                                 break;
 898                         }
 899                         /* FALL THROUGH */
 900
 901                 /* Limit Jumbo Frame size */
 902                 case e1000_82571:
 903                 case e1000_82572:
 904                 case e1000_82574:
 905                 case e1000_80003es2lan:
 906                         max_frame_size = 9234;
 907                         break;
 908
 909                 default:
 910                         max_frame_size = MAX_JUMBO_FRAME_SIZE;
 911                         break;
 912                 }
 913                 if (ifr->ifr_mtu > max_frame_size - ETHER_HDR_LEN -
 914                     ETHER_CRC_LEN) {
 915                         error = EINVAL;
 916                         break;
 917                 }
 918
 919                 ifp->if_mtu = ifr->ifr_mtu;
 920                 sc->max_frame_size = ifp->if_mtu + ETHER_HDR_LEN +
 921                                      ETHER_CRC_LEN;
 922
 923                 if (ifp->if_flags & IFF_RUNNING)
 924                         emx_init(sc);
 925                 break;
 926
 927         case SIOCSIFFLAGS:
 928                 if (ifp->if_flags & IFF_UP) {
 929                         if ((ifp->if_flags & IFF_RUNNING)) {
 930                                 if ((ifp->if_flags ^ sc->if_flags) &
 931                                     (IFF_PROMISC | IFF_ALLMULTI)) {
 932                                         emx_disable_promisc(sc);
 933                                         emx_set_promisc(sc);
 934                                 }
 935                         } else {
 936                                 emx_init(sc);
 937                         }
 938                 } else if (ifp->if_flags & IFF_RUNNING) {
 939                         emx_stop(sc);
 940                 }
 941                 sc->if_flags = ifp->if_flags;
 942                 break;
 943
 944         case SIOCADDMULTI:
 945         case SIOCDELMULTI:
 946                 if (ifp->if_flags & IFF_RUNNING) {
 947                         emx_disable_intr(sc);
 948                         emx_set_multi(sc);
 949 #ifdef IFPOLL_ENABLE
 950                         if (!(ifp->if_flags & IFF_NPOLLING))
 951 #endif
 952                                 emx_enable_intr(sc);
 953                 }
 954                 break;
 955
 956         case SIOCSIFMEDIA:
 957                 /* Check SOL/IDER usage */
 958                 if (e1000_check_reset_block(&sc->hw)) {
 959                         device_printf(sc->dev, "Media change is"
 960                             " blocked due to SOL/IDER session.\n");
 961                         break;
 962                 }
 963                 /* FALL THROUGH */
 964
 965         case SIOCGIFMEDIA:
 966                 error = ifmedia_ioctl(ifp, ifr, &sc->media, command);
 967                 break;
 968
 969         case SIOCSIFCAP:
 970                 reinit = 0;
 971                 mask = ifr->ifr_reqcap ^ ifp->if_capenable;
 972                 if (mask & IFCAP_HWCSUM) {
 973                         ifp->if_capenable ^= (mask & IFCAP_HWCSUM);
 974                         reinit = 1;
 975                 }
 976                 if (mask & IFCAP_VLAN_HWTAGGING) {
 977                         ifp->if_capenable ^= IFCAP_VLAN_HWTAGGING;
 978                         reinit = 1;
 979                 }
 980                 if (mask & IFCAP_RSS) {
 981                         ifp->if_capenable ^= IFCAP_RSS;
 982                         reinit = 1;
 983                 }
 984                 if (reinit && (ifp->if_flags & IFF_RUNNING))
 985                         emx_init(sc);
 986                 break;
 987
 988         default:
 989                 error = ether_ioctl(ifp, command, data);
 990                 break;
 991         }
 992         return (error);
 993 }
 994
 995 static void
 996 emx_watchdog(struct ifnet *ifp)
 997 {
 998         struct emx_softc *sc = ifp->if_softc;
 999
1000         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1001
1002         /*
1003          * The timer is set to 5 every time start queues a packet.
1004          * Then txeof keeps resetting it as long as it cleans at
1005          * least one descriptor.
1006          * Finally, anytime all descriptors are clean the timer is
1007          * set to 0.
1008          */
1009
1010         if (E1000_READ_REG(&sc->hw, E1000_TDT(0)) ==
1011             E1000_READ_REG(&sc->hw, E1000_TDH(0))) {
1012                 /*
1013                  * If we reach here, all TX jobs are completed and
1014                  * the TX engine should have been idled for some time.
1015                  * We don't need to call if_devstart() here.
1016                  */
1017                 ifp->if_flags &= ~IFF_OACTIVE;
1018                 ifp->if_timer = 0;
1019                 return;
1020         }
1021
1022         /*
1023          * If we are in this routine because of pause frames, then
1024          * don't reset the hardware.
1025          */
1026         if (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_TXOFF) {
1027                 ifp->if_timer = EMX_TX_TIMEOUT;
1028                 return;
1029         }
1030
1031         if (e1000_check_for_link(&sc->hw) == 0)
1032                 if_printf(ifp, "watchdog timeout -- resetting\n");
1033
1034         ifp->if_oerrors++;
1035         sc->watchdog_events++;
1036
1037         emx_init(sc);
1038
1039         if (!ifq_is_empty(&ifp->if_snd))
1040                 if_devstart(ifp);
1041 }
1042
1043 static void
1044 emx_init(void *xsc)
1045 {
1046         struct emx_softc *sc = xsc;
1047         struct ifnet *ifp = &sc->arpcom.ac_if;
1048         device_t dev = sc->dev;
1049         uint32_t pba;
1050         int i;
1051
1052         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1053
1054         emx_stop(sc);
1055
1056         /*
1057          * Packet Buffer Allocation (PBA)
1058          * Writing PBA sets the receive portion of the buffer
1059          * the remainder is used for the transmit buffer.
1060          */
1061         switch (sc->hw.mac.type) {
1062         /* Total Packet Buffer on these is 48K */
1063         case e1000_82571:
1064         case e1000_82572:
1065         case e1000_80003es2lan:
1066                 pba = E1000_PBA_32K; /* 32K for Rx, 16K for Tx */
1067                 break;
1068
1069         case e1000_82573: /* 82573: Total Packet Buffer is 32K */
1070                 pba = E1000_PBA_12K; /* 12K for Rx, 20K for Tx */
1071                 break;
1072
1073         case e1000_82574:
1074                 pba = E1000_PBA_20K; /* 20K for Rx, 20K for Tx */
1075                 break;
1076
1077         default:
1078                 /* Devices before 82547 had a Packet Buffer of 64K.   */
1079                 if (sc->max_frame_size > 8192)
1080                         pba = E1000_PBA_40K; /* 40K for Rx, 24K for Tx */
1081                 else
1082                         pba = E1000_PBA_48K; /* 48K for Rx, 16K for Tx */
1083         }
1084         E1000_WRITE_REG(&sc->hw, E1000_PBA, pba);
1085
1086         /* Get the latest mac address, User can use a LAA */
1087         bcopy(IF_LLADDR(ifp), sc->hw.mac.addr, ETHER_ADDR_LEN);
1088
1089         /* Put the address into the Receive Address Array */
1090         e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
1091
1092         /*
1093          * With the 82571 sc, RAR[0] may be overwritten
1094          * when the other port is reset, we make a duplicate
1095          * in RAR[14] for that eventuality, this assures
1096          * the interface continues to function.
1097          */
1098         if (sc->hw.mac.type == e1000_82571) {
1099                 e1000_set_laa_state_82571(&sc->hw, TRUE);
1100                 e1000_rar_set(&sc->hw, sc->hw.mac.addr,
1101                     E1000_RAR_ENTRIES - 1);
1102         }
1103
1104         /* Initialize the hardware */
1105         if (emx_reset(sc)) {
1106                 device_printf(dev, "Unable to reset the hardware\n");
1107                 /* XXX emx_stop()? */
1108                 return;
1109         }
1110         emx_update_link_status(sc);
1111
1112         /* Setup VLAN support, basic and offload if available */
1113         E1000_WRITE_REG(&sc->hw, E1000_VET, ETHERTYPE_VLAN);
1114
1115         if (ifp->if_capenable & IFCAP_VLAN_HWTAGGING) {
1116                 uint32_t ctrl;
1117
1118                 ctrl = E1000_READ_REG(&sc->hw, E1000_CTRL);
1119                 ctrl |= E1000_CTRL_VME;
1120                 E1000_WRITE_REG(&sc->hw, E1000_CTRL, ctrl);
1121         }
1122
1123         /* Set hardware offload abilities */
1124         if (ifp->if_capenable & IFCAP_TXCSUM)
1125                 ifp->if_hwassist = EMX_CSUM_FEATURES;
1126         else
1127                 ifp->if_hwassist = 0;
1128
1129         /* Configure for OS presence */
1130         emx_get_mgmt(sc);
1131
1132         /* Prepare transmit descriptors and buffers */
1133         emx_init_tx_ring(sc);
1134         emx_init_tx_unit(sc);
1135
1136         /* Setup Multicast table */
1137         emx_set_multi(sc);
1138
1139         /*
1140          * Adjust # of RX ring to be used based on IFCAP_RSS
1141          */
1142         if (ifp->if_capenable & IFCAP_RSS)
1143                 sc->rx_ring_inuse = sc->rx_ring_cnt;
1144         else
1145                 sc->rx_ring_inuse = 1;
1146
1147         /* Prepare receive descriptors and buffers */
1148         for (i = 0; i < sc->rx_ring_inuse; ++i) {
1149                 if (emx_init_rx_ring(sc, &sc->rx_data[i])) {
1150                         device_printf(dev,
1151                             "Could not setup receive structures\n");
1152                         emx_stop(sc);
1153                         return;
1154                 }
1155         }
1156         emx_init_rx_unit(sc);
1157
1158         /* Don't lose promiscuous settings */
1159         emx_set_promisc(sc);
1160
1161         ifp->if_flags |= IFF_RUNNING;
1162         ifp->if_flags &= ~IFF_OACTIVE;
1163
1164         callout_reset(&sc->timer, hz, emx_timer, sc);
1165         e1000_clear_hw_cntrs_base_generic(&sc->hw);
1166
1167         /* MSI/X configuration for 82574 */
1168         if (sc->hw.mac.type == e1000_82574) {
1169                 int tmp;
1170
1171                 tmp = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
1172                 tmp |= E1000_CTRL_EXT_PBA_CLR;
1173                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT, tmp);
1174                 /*
1175                  * XXX MSIX
1176                  * Set the IVAR - interrupt vector routing.
1177                  * Each nibble represents a vector, high bit
1178                  * is enable, other 3 bits are the MSIX table
1179                  * entry, we map RXQ0 to 0, TXQ0 to 1, and
1180                  * Link (other) to 2, hence the magic number.
1181                  */
1182                 E1000_WRITE_REG(&sc->hw, E1000_IVAR, 0x800A0908);
1183         }
1184
1185 #ifdef IFPOLL_ENABLE
1186         /*
1187          * Only enable interrupts if we are not polling, make sure
1188          * they are off otherwise.
1189          */
1190         if (ifp->if_flags & IFF_NPOLLING)
1191                 emx_disable_intr(sc);
1192         else
1193 #endif /* IFPOLL_ENABLE */
1194                 emx_enable_intr(sc);
1195
1196         /* AMT based hardware can now take control from firmware */
1197         if (sc->has_manage && sc->has_amt)
1198                 emx_get_hw_control(sc);
1199
1200         /* Don't reset the phy next time init gets called */
1201         sc->hw.phy.reset_disable = TRUE;
1202 }
1203
1204 static void
1205 emx_intr(void *xsc)
1206 {
1207         struct emx_softc *sc = xsc;
1208         struct ifnet *ifp = &sc->arpcom.ac_if;
1209         uint32_t reg_icr;
1210
1211         logif(intr_beg);
1212         ASSERT_SERIALIZED(&sc->main_serialize);
1213
1214         reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
1215
1216         if ((reg_icr & E1000_ICR_INT_ASSERTED) == 0) {
1217                 logif(intr_end);
1218                 return;
1219         }
1220
1221         /*
1222          * XXX: some laptops trigger several spurious interrupts
1223          * on emx(4) when in the resume cycle. The ICR register
1224          * reports all-ones value in this case. Processing such
1225          * interrupts would lead to a freeze. I don't know why.
1226          */
1227         if (reg_icr == 0xffffffff) {
1228                 logif(intr_end);
1229                 return;
1230         }
1231
1232         if (ifp->if_flags & IFF_RUNNING) {
1233                 if (reg_icr &
1234                     (E1000_ICR_RXT0 | E1000_ICR_RXDMT0 | E1000_ICR_RXO)) {
1235                         int i;
1236
1237                         for (i = 0; i < sc->rx_ring_inuse; ++i) {
1238                                 lwkt_serialize_enter(
1239                                 &sc->rx_data[i].rx_serialize);
1240                                 emx_rxeof(sc, i, -1);
1241                                 lwkt_serialize_exit(
1242                                 &sc->rx_data[i].rx_serialize);
1243                         }
1244                 }
1245                 if (reg_icr & E1000_ICR_TXDW) {
1246                         lwkt_serialize_enter(&sc->tx_serialize);
1247                         emx_txeof(sc);
1248                         if (!ifq_is_empty(&ifp->if_snd))
1249                                 if_devstart(ifp);
1250                         lwkt_serialize_exit(&sc->tx_serialize);
1251                 }
1252         }
1253
1254         /* Link status change */
1255         if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
1256                 emx_serialize_skipmain(sc);
1257
1258                 callout_stop(&sc->timer);
1259                 sc->hw.mac.get_link_status = 1;
1260                 emx_update_link_status(sc);
1261
1262                 /* Deal with TX cruft when link lost */
1263                 emx_tx_purge(sc);
1264
1265                 callout_reset(&sc->timer, hz, emx_timer, sc);
1266
1267                 emx_deserialize_skipmain(sc);
1268         }
1269
1270         if (reg_icr & E1000_ICR_RXO)
1271                 sc->rx_overruns++;
1272
1273         logif(intr_end);
1274 }
1275
1276 static void
1277 emx_media_status(struct ifnet *ifp, struct ifmediareq *ifmr)
1278 {
1279         struct emx_softc *sc = ifp->if_softc;
1280
1281         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1282
1283         emx_update_link_status(sc);
1284
1285         ifmr->ifm_status = IFM_AVALID;
1286         ifmr->ifm_active = IFM_ETHER;
1287
1288         if (!sc->link_active)
1289                 return;
1290
1291         ifmr->ifm_status |= IFM_ACTIVE;
1292
1293         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1294             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
1295                 ifmr->ifm_active |= IFM_1000_SX | IFM_FDX;
1296         } else {
1297                 switch (sc->link_speed) {
1298                 case 10:
1299                         ifmr->ifm_active |= IFM_10_T;
1300                         break;
1301                 case 100:
1302                         ifmr->ifm_active |= IFM_100_TX;
1303                         break;
1304
1305                 case 1000:
1306                         ifmr->ifm_active |= IFM_1000_T;
1307                         break;
1308                 }
1309                 if (sc->link_duplex == FULL_DUPLEX)
1310                         ifmr->ifm_active |= IFM_FDX;
1311                 else
1312                         ifmr->ifm_active |= IFM_HDX;
1313         }
1314 }
1315
1316 static int
1317 emx_media_change(struct ifnet *ifp)
1318 {
1319         struct emx_softc *sc = ifp->if_softc;
1320         struct ifmedia *ifm = &sc->media;
1321
1322         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1323
1324         if (IFM_TYPE(ifm->ifm_media) != IFM_ETHER)
1325                 return (EINVAL);
1326
1327         switch (IFM_SUBTYPE(ifm->ifm_media)) {
1328         case IFM_AUTO:
1329                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1330                 sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
1331                 break;
1332
1333         case IFM_1000_LX:
1334         case IFM_1000_SX:
1335         case IFM_1000_T:
1336                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1337                 sc->hw.phy.autoneg_advertised = ADVERTISE_1000_FULL;
1338                 break;
1339
1340         case IFM_100_TX:
1341                 sc->hw.mac.autoneg = FALSE;
1342                 sc->hw.phy.autoneg_advertised = 0;
1343                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1344                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_FULL;
1345                 else
1346                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_HALF;
1347                 break;
1348
1349         case IFM_10_T:
1350                 sc->hw.mac.autoneg = FALSE;
1351                 sc->hw.phy.autoneg_advertised = 0;
1352                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1353                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_FULL;
1354                 else
1355                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_HALF;
1356                 break;
1357
1358         default:
1359                 if_printf(ifp, "Unsupported media type\n");
1360                 break;
1361         }
1362
1363         /*
1364          * As the speed/duplex settings my have changed we need to
1365          * reset the PHY.
1366          */
1367         sc->hw.phy.reset_disable = FALSE;
1368
1369         emx_init(sc);
1370
1371         return (0);
1372 }
1373
1374 static int
1375 emx_encap(struct emx_softc *sc, struct mbuf **m_headp)
1376 {
1377         bus_dma_segment_t segs[EMX_MAX_SCATTER];
1378         bus_dmamap_t map;
1379         struct emx_txbuf *tx_buffer, *tx_buffer_mapped;
1380         struct e1000_tx_desc *ctxd = NULL;
1381         struct mbuf *m_head = *m_headp;
1382         uint32_t txd_upper, txd_lower, cmd = 0;
1383         int maxsegs, nsegs, i, j, first, last = 0, error;
1384
1385         if (m_head->m_len < EMX_TXCSUM_MINHL &&
1386             (m_head->m_flags & EMX_CSUM_FEATURES)) {
1387                 /*
1388                  * Make sure that ethernet header and ip.ip_hl are in
1389                  * contiguous memory, since if TXCSUM is enabled, later
1390                  * TX context descriptor's setup need to access ip.ip_hl.
1391                  */
1392                 error = emx_txcsum_pullup(sc, m_headp);
1393                 if (error) {
1394                         KKASSERT(*m_headp == NULL);
1395                         return error;
1396                 }
1397                 m_head = *m_headp;
1398         }
1399
1400         txd_upper = txd_lower = 0;
1401
1402         /*
1403          * Capture the first descriptor index, this descriptor
1404          * will have the index of the EOP which is the only one
1405          * that now gets a DONE bit writeback.
1406          */
1407         first = sc->next_avail_tx_desc;
1408         tx_buffer = &sc->tx_buf[first];
1409         tx_buffer_mapped = tx_buffer;
1410         map = tx_buffer->map;
1411
1412         maxsegs = sc->num_tx_desc_avail - EMX_TX_RESERVED;
1413         KASSERT(maxsegs >= sc->spare_tx_desc, ("not enough spare TX desc\n"));
1414         if (maxsegs > EMX_MAX_SCATTER)
1415                 maxsegs = EMX_MAX_SCATTER;
1416
1417         error = bus_dmamap_load_mbuf_defrag(sc->txtag, map, m_headp,
1418                         segs, maxsegs, &nsegs, BUS_DMA_NOWAIT);
1419         if (error) {
1420                 if (error == ENOBUFS)
1421                         sc->mbuf_alloc_failed++;
1422                 else
1423                         sc->no_tx_dma_setup++;
1424
1425                 m_freem(*m_headp);
1426                 *m_headp = NULL;
1427                 return error;
1428         }
1429         bus_dmamap_sync(sc->txtag, map, BUS_DMASYNC_PREWRITE);
1430
1431         m_head = *m_headp;
1432         sc->tx_nsegs += nsegs;
1433
1434         if (m_head->m_pkthdr.csum_flags & EMX_CSUM_FEATURES) {
1435                 /* TX csum offloading will consume one TX desc */
1436                 sc->tx_nsegs += emx_txcsum(sc, m_head, &txd_upper, &txd_lower);
1437         }
1438         i = sc->next_avail_tx_desc;
1439
1440         /* Set up our transmit descriptors */
1441         for (j = 0; j < nsegs; j++) {
1442                 tx_buffer = &sc->tx_buf[i];
1443                 ctxd = &sc->tx_desc_base[i];
1444
1445                 ctxd->buffer_addr = htole64(segs[j].ds_addr);
1446                 ctxd->lower.data = htole32(E1000_TXD_CMD_IFCS |
1447                                            txd_lower | segs[j].ds_len);
1448                 ctxd->upper.data = htole32(txd_upper);
1449
1450                 last = i;
1451                 if (++i == sc->num_tx_desc)
1452                         i = 0;
1453         }
1454
1455         sc->next_avail_tx_desc = i;
1456
1457         KKASSERT(sc->num_tx_desc_avail > nsegs);
1458         sc->num_tx_desc_avail -= nsegs;
1459
1460         /* Handle VLAN tag */
1461         if (m_head->m_flags & M_VLANTAG) {
1462                 /* Set the vlan id. */
1463                 ctxd->upper.fields.special =
1464                     htole16(m_head->m_pkthdr.ether_vlantag);
1465
1466                 /* Tell hardware to add tag */
1467                 ctxd->lower.data |= htole32(E1000_TXD_CMD_VLE);
1468         }
1469
1470         tx_buffer->m_head = m_head;
1471         tx_buffer_mapped->map = tx_buffer->map;
1472         tx_buffer->map = map;
1473
1474         if (sc->tx_nsegs >= sc->tx_int_nsegs) {
1475                 sc->tx_nsegs = 0;
1476
1477                 /*
1478                  * Report Status (RS) is turned on
1479                  * every tx_int_nsegs descriptors.
1480                  */
1481                 cmd = E1000_TXD_CMD_RS;
1482
1483                 /*
1484                  * Keep track of the descriptor, which will
1485                  * be written back by hardware.
1486                  */
1487                 sc->tx_dd[sc->tx_dd_tail] = last;
1488                 EMX_INC_TXDD_IDX(sc->tx_dd_tail);
1489                 KKASSERT(sc->tx_dd_tail != sc->tx_dd_head);
1490         }
1491
1492         /*
1493          * Last Descriptor of Packet needs End Of Packet (EOP)
1494          */
1495         ctxd->lower.data |= htole32(E1000_TXD_CMD_EOP | cmd);
1496
1497         /*
1498          * Advance the Transmit Descriptor Tail (TDT), this tells
1499          * the E1000 that this frame is available to transmit.
1500          */
1501         E1000_WRITE_REG(&sc->hw, E1000_TDT(0), i);
1502
1503         return (0);
1504 }
1505
1506 static void
1507 emx_set_promisc(struct emx_softc *sc)
1508 {
1509         struct ifnet *ifp = &sc->arpcom.ac_if;
1510         uint32_t reg_rctl;
1511
1512         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1513
1514         if (ifp->if_flags & IFF_PROMISC) {
1515                 reg_rctl |= (E1000_RCTL_UPE | E1000_RCTL_MPE);
1516                 /* Turn this on if you want to see bad packets */
1517                 if (emx_debug_sbp)
1518                         reg_rctl |= E1000_RCTL_SBP;
1519                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1520         } else if (ifp->if_flags & IFF_ALLMULTI) {
1521                 reg_rctl |= E1000_RCTL_MPE;
1522                 reg_rctl &= ~E1000_RCTL_UPE;
1523                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1524         }
1525 }
1526
1527 static void
1528 emx_disable_promisc(struct emx_softc *sc)
1529 {
1530         uint32_t reg_rctl;
1531
1532         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1533
1534         reg_rctl &= ~E1000_RCTL_UPE;
1535         reg_rctl &= ~E1000_RCTL_MPE;
1536         reg_rctl &= ~E1000_RCTL_SBP;
1537         E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1538 }
1539
1540 static void
1541 emx_set_multi(struct emx_softc *sc)
1542 {
1543         struct ifnet *ifp = &sc->arpcom.ac_if;
1544         struct ifmultiaddr *ifma;
1545         uint32_t reg_rctl = 0;
1546         uint8_t *mta;
1547         int mcnt = 0;
1548
1549         mta = sc->mta;
1550         bzero(mta, ETH_ADDR_LEN * EMX_MCAST_ADDR_MAX);
1551
1552         TAILQ_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
1553                 if (ifma->ifma_addr->sa_family != AF_LINK)
1554                         continue;
1555
1556                 if (mcnt == EMX_MCAST_ADDR_MAX)
1557                         break;
1558
1559                 bcopy(LLADDR((struct sockaddr_dl *)ifma->ifma_addr),
1560                       &mta[mcnt * ETHER_ADDR_LEN], ETHER_ADDR_LEN);
1561                 mcnt++;
1562         }
1563
1564         if (mcnt >= EMX_MCAST_ADDR_MAX) {
1565                 reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1566                 reg_rctl |= E1000_RCTL_MPE;
1567                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1568         } else {
1569                 e1000_update_mc_addr_list(&sc->hw, mta, mcnt);
1570         }
1571 }
1572
1573 /*
1574  * This routine checks for link status and updates statistics.
1575  */
1576 static void
1577 emx_timer(void *xsc)
1578 {
1579         struct emx_softc *sc = xsc;
1580         struct ifnet *ifp = &sc->arpcom.ac_if;
1581
1582         ifnet_serialize_all(ifp);
1583
1584         emx_update_link_status(sc);
1585         emx_update_stats(sc);
1586
1587         /* Reset LAA into RAR[0] on 82571 */
1588         if (e1000_get_laa_state_82571(&sc->hw) == TRUE)
1589                 e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
1590
1591         if (emx_display_debug_stats && (ifp->if_flags & IFF_RUNNING))
1592                 emx_print_hw_stats(sc);
1593
1594         emx_smartspeed(sc);
1595
1596         callout_reset(&sc->timer, hz, emx_timer, sc);
1597
1598         ifnet_deserialize_all(ifp);
1599 }
1600
1601 static void
1602 emx_update_link_status(struct emx_softc *sc)
1603 {
1604         struct e1000_hw *hw = &sc->hw;
1605         struct ifnet *ifp = &sc->arpcom.ac_if;
1606         device_t dev = sc->dev;
1607         uint32_t link_check = 0;
1608
1609         /* Get the cached link value or read phy for real */
1610         switch (hw->phy.media_type) {
1611         case e1000_media_type_copper:
1612                 if (hw->mac.get_link_status) {
1613                         /* Do the work to read phy */
1614                         e1000_check_for_link(hw);
1615                         link_check = !hw->mac.get_link_status;
1616                         if (link_check) /* ESB2 fix */
1617                                 e1000_cfg_on_link_up(hw);
1618                 } else {
1619                         link_check = TRUE;
1620                 }
1621                 break;
1622
1623         case e1000_media_type_fiber:
1624                 e1000_check_for_link(hw);
1625                 link_check = E1000_READ_REG(hw, E1000_STATUS) & E1000_STATUS_LU;
1626                 break;
1627
1628         case e1000_media_type_internal_serdes:
1629                 e1000_check_for_link(hw);
1630                 link_check = sc->hw.mac.serdes_has_link;
1631                 break;
1632
1633         case e1000_media_type_unknown:
1634         default:
1635                 break;
1636         }
1637
1638         /* Now check for a transition */
1639         if (link_check && sc->link_active == 0) {
1640                 e1000_get_speed_and_duplex(hw, &sc->link_speed,
1641                     &sc->link_duplex);
1642
1643                 /*
1644                  * Check if we should enable/disable SPEED_MODE bit on
1645                  * 82571EB/82572EI
1646                  */
1647                 if (sc->link_speed != SPEED_1000 &&
1648                     (hw->mac.type == e1000_82571 ||
1649                      hw->mac.type == e1000_82572)) {
1650                         int tarc0;
1651
1652                         tarc0 = E1000_READ_REG(hw, E1000_TARC(0));
1653                         tarc0 &= ~EMX_TARC_SPEED_MODE;
1654                         E1000_WRITE_REG(hw, E1000_TARC(0), tarc0);
1655                 }
1656                 if (bootverbose) {
1657                         device_printf(dev, "Link is up %d Mbps %s\n",
1658                             sc->link_speed,
1659                             ((sc->link_duplex == FULL_DUPLEX) ?
1660                             "Full Duplex" : "Half Duplex"));
1661                 }
1662                 sc->link_active = 1;
1663                 sc->smartspeed = 0;
1664                 ifp->if_baudrate = sc->link_speed * 1000000;
1665                 ifp->if_link_state = LINK_STATE_UP;
1666                 if_link_state_change(ifp);
1667         } else if (!link_check && sc->link_active == 1) {
1668                 ifp->if_baudrate = sc->link_speed = 0;
1669                 sc->link_duplex = 0;
1670                 if (bootverbose)
1671                         device_printf(dev, "Link is Down\n");
1672                 sc->link_active = 0;
1673 #if 0
1674                 /* Link down, disable watchdog */
1675                 if->if_timer = 0;
1676 #endif
1677                 ifp->if_link_state = LINK_STATE_DOWN;
1678                 if_link_state_change(ifp);
1679         }
1680 }
1681
1682 static void
1683 emx_stop(struct emx_softc *sc)
1684 {
1685         struct ifnet *ifp = &sc->arpcom.ac_if;
1686         int i;
1687
1688         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1689
1690         emx_disable_intr(sc);
1691
1692         callout_stop(&sc->timer);
1693
1694         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
1695         ifp->if_timer = 0;
1696
1697         /*
1698          * Disable multiple receive queues.
1699          *
1700          * NOTE:
1701          * We should disable multiple receive queues before
1702          * resetting the hardware.
1703          */
1704         E1000_WRITE_REG(&sc->hw, E1000_MRQC, 0);
1705
1706         e1000_reset_hw(&sc->hw);
1707         E1000_WRITE_REG(&sc->hw, E1000_WUC, 0);
1708
1709         for (i = 0; i < sc->num_tx_desc; i++) {
1710                 struct emx_txbuf *tx_buffer = &sc->tx_buf[i];
1711
1712                 if (tx_buffer->m_head != NULL) {
1713                         bus_dmamap_unload(sc->txtag, tx_buffer->map);
1714                         m_freem(tx_buffer->m_head);
1715                         tx_buffer->m_head = NULL;
1716                 }
1717         }
1718
1719         for (i = 0; i < sc->rx_ring_inuse; ++i)
1720                 emx_free_rx_ring(sc, &sc->rx_data[i]);
1721
1722         sc->csum_flags = 0;
1723         sc->csum_ehlen = 0;
1724         sc->csum_iphlen = 0;
1725
1726         sc->tx_dd_head = 0;
1727         sc->tx_dd_tail = 0;
1728         sc->tx_nsegs = 0;
1729 }
1730
1731 static int
1732 emx_reset(struct emx_softc *sc)
1733 {
1734         device_t dev = sc->dev;
1735         uint16_t rx_buffer_size;
1736
1737         /* Set up smart power down as default off on newer adapters. */
1738         if (!emx_smart_pwr_down &&
1739             (sc->hw.mac.type == e1000_82571 ||
1740              sc->hw.mac.type == e1000_82572)) {
1741                 uint16_t phy_tmp = 0;
1742
1743                 /* Speed up time to link by disabling smart power down. */
1744                 e1000_read_phy_reg(&sc->hw,
1745                     IGP02E1000_PHY_POWER_MGMT, &phy_tmp);
1746                 phy_tmp &= ~IGP02E1000_PM_SPD;
1747                 e1000_write_phy_reg(&sc->hw,
1748                     IGP02E1000_PHY_POWER_MGMT, phy_tmp);
1749         }
1750
1751         /*
1752          * These parameters control the automatic generation (Tx) and
1753          * response (Rx) to Ethernet PAUSE frames.
1754          * - High water mark should allow for at least two frames to be
1755          *   received after sending an XOFF.
1756          * - Low water mark works best when it is very near the high water mark.
1757          *   This allows the receiver to restart by sending XON when it has
1758          *   drained a bit. Here we use an arbitary value of 1500 which will
1759          *   restart after one full frame is pulled from the buffer. There
1760          *   could be several smaller frames in the buffer and if so they will
1761          *   not trigger the XON until their total number reduces the buffer
1762          *   by 1500.
1763          * - The pause time is fairly large at 1000 x 512ns = 512 usec.
1764          */
1765         rx_buffer_size = (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) << 10;
1766
1767         sc->hw.fc.high_water = rx_buffer_size -
1768                                roundup2(sc->max_frame_size, 1024);
1769         sc->hw.fc.low_water = sc->hw.fc.high_water - 1500;
1770
1771         if (sc->hw.mac.type == e1000_80003es2lan)
1772                 sc->hw.fc.pause_time = 0xFFFF;
1773         else
1774                 sc->hw.fc.pause_time = EMX_FC_PAUSE_TIME;
1775         sc->hw.fc.send_xon = TRUE;
1776         sc->hw.fc.requested_mode = e1000_fc_full;
1777
1778         /* Issue a global reset */
1779         e1000_reset_hw(&sc->hw);
1780         E1000_WRITE_REG(&sc->hw, E1000_WUC, 0);
1781
1782         if (e1000_init_hw(&sc->hw) < 0) {
1783                 device_printf(dev, "Hardware Initialization Failed\n");
1784                 return (EIO);
1785         }
1786
1787         E1000_WRITE_REG(&sc->hw, E1000_VET, ETHERTYPE_VLAN);
1788         e1000_get_phy_info(&sc->hw);
1789         e1000_check_for_link(&sc->hw);
1790
1791         return (0);
1792 }
1793
1794 static void
1795 emx_setup_ifp(struct emx_softc *sc)
1796 {
1797         struct ifnet *ifp = &sc->arpcom.ac_if;
1798
1799         if_initname(ifp, device_get_name(sc->dev),
1800                     device_get_unit(sc->dev));
1801         ifp->if_softc = sc;
1802         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
1803         ifp->if_init =  emx_init;
1804         ifp->if_ioctl = emx_ioctl;
1805         ifp->if_start = emx_start;
1806 #ifdef IFPOLL_ENABLE
1807         ifp->if_qpoll = emx_qpoll;
1808 #endif
1809         ifp->if_watchdog = emx_watchdog;
1810         ifp->if_serialize = emx_serialize;
1811         ifp->if_deserialize = emx_deserialize;
1812         ifp->if_tryserialize = emx_tryserialize;
1813 #ifdef INVARIANTS
1814         ifp->if_serialize_assert = emx_serialize_assert;
1815 #endif
1816         ifq_set_maxlen(&ifp->if_snd, sc->num_tx_desc - 1);
1817         ifq_set_ready(&ifp->if_snd);
1818
1819         ether_ifattach(ifp, sc->hw.mac.addr, NULL);
1820
1821         ifp->if_capabilities = IFCAP_HWCSUM |
1822                                IFCAP_VLAN_HWTAGGING |
1823                                IFCAP_VLAN_MTU;
1824         if (sc->rx_ring_cnt > 1)
1825                 ifp->if_capabilities |= IFCAP_RSS;
1826         ifp->if_capenable = ifp->if_capabilities;
1827         ifp->if_hwassist = EMX_CSUM_FEATURES;
1828
1829         /*
1830          * Tell the upper layer(s) we support long frames.
1831          */
1832         ifp->if_data.ifi_hdrlen = sizeof(struct ether_vlan_header);
1833
1834         /*
1835          * Specify the media types supported by this sc and register
1836          * callbacks to update media and link information
1837          */
1838         ifmedia_init(&sc->media, IFM_IMASK,
1839                      emx_media_change, emx_media_status);
1840         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1841             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
1842                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX | IFM_FDX,
1843                             0, NULL);
1844                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX, 0, NULL);
1845         } else {
1846                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T, 0, NULL);
1847                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T | IFM_FDX,
1848                             0, NULL);
1849                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX, 0, NULL);
1850                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX | IFM_FDX,
1851                             0, NULL);
1852                 if (sc->hw.phy.type != e1000_phy_ife) {
1853                         ifmedia_add(&sc->media,
1854                                 IFM_ETHER | IFM_1000_T | IFM_FDX, 0, NULL);
1855                         ifmedia_add(&sc->media,
1856                                 IFM_ETHER | IFM_1000_T, 0, NULL);
1857                 }
1858         }
1859         ifmedia_add(&sc->media, IFM_ETHER | IFM_AUTO, 0, NULL);
1860         ifmedia_set(&sc->media, IFM_ETHER | IFM_AUTO);
1861 }
1862
1863 /*
1864  * Workaround for SmartSpeed on 82541 and 82547 controllers
1865  */
1866 static void
1867 emx_smartspeed(struct emx_softc *sc)
1868 {
1869         uint16_t phy_tmp;
1870
1871         if (sc->link_active || sc->hw.phy.type != e1000_phy_igp ||
1872             sc->hw.mac.autoneg == 0 ||
1873             (sc->hw.phy.autoneg_advertised & ADVERTISE_1000_FULL) == 0)
1874                 return;
1875
1876         if (sc->smartspeed == 0) {
1877                 /*
1878                  * If Master/Slave config fault is asserted twice,
1879                  * we assume back-to-back
1880                  */
1881                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
1882                 if (!(phy_tmp & SR_1000T_MS_CONFIG_FAULT))
1883                         return;
1884                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
1885                 if (phy_tmp & SR_1000T_MS_CONFIG_FAULT) {
1886                         e1000_read_phy_reg(&sc->hw,
1887                             PHY_1000T_CTRL, &phy_tmp);
1888                         if (phy_tmp & CR_1000T_MS_ENABLE) {
1889                                 phy_tmp &= ~CR_1000T_MS_ENABLE;
1890                                 e1000_write_phy_reg(&sc->hw,
1891                                     PHY_1000T_CTRL, phy_tmp);
1892                                 sc->smartspeed++;
1893                                 if (sc->hw.mac.autoneg &&
1894                                     !e1000_phy_setup_autoneg(&sc->hw) &&
1895                                     !e1000_read_phy_reg(&sc->hw,
1896                                      PHY_CONTROL, &phy_tmp)) {
1897                                         phy_tmp |= MII_CR_AUTO_NEG_EN |
1898                                                    MII_CR_RESTART_AUTO_NEG;
1899                                         e1000_write_phy_reg(&sc->hw,
1900                                             PHY_CONTROL, phy_tmp);
1901                                 }
1902                         }
1903                 }
1904                 return;
1905         } else if (sc->smartspeed == EMX_SMARTSPEED_DOWNSHIFT) {
1906                 /* If still no link, perhaps using 2/3 pair cable */
1907                 e1000_read_phy_reg(&sc->hw, PHY_1000T_CTRL, &phy_tmp);
1908                 phy_tmp |= CR_1000T_MS_ENABLE;
1909                 e1000_write_phy_reg(&sc->hw, PHY_1000T_CTRL, phy_tmp);
1910                 if (sc->hw.mac.autoneg &&
1911                     !e1000_phy_setup_autoneg(&sc->hw) &&
1912                     !e1000_read_phy_reg(&sc->hw, PHY_CONTROL, &phy_tmp)) {
1913                         phy_tmp |= MII_CR_AUTO_NEG_EN | MII_CR_RESTART_AUTO_NEG;
1914                         e1000_write_phy_reg(&sc->hw, PHY_CONTROL, phy_tmp);
1915                 }
1916         }
1917
1918         /* Restart process after EMX_SMARTSPEED_MAX iterations */
1919         if (sc->smartspeed++ == EMX_SMARTSPEED_MAX)
1920                 sc->smartspeed = 0;
1921 }
1922
1923 static int
1924 emx_create_tx_ring(struct emx_softc *sc)
1925 {
1926         device_t dev = sc->dev;
1927         struct emx_txbuf *tx_buffer;
1928         int error, i, tsize;
1929
1930         /*
1931          * Validate number of transmit descriptors.  It must not exceed
1932          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
1933          */
1934         if ((emx_txd * sizeof(struct e1000_tx_desc)) % EMX_DBA_ALIGN != 0 ||
1935             emx_txd > EMX_MAX_TXD || emx_txd < EMX_MIN_TXD) {
1936                 device_printf(dev, "Using %d TX descriptors instead of %d!\n",
1937                     EMX_DEFAULT_TXD, emx_txd);
1938                 sc->num_tx_desc = EMX_DEFAULT_TXD;
1939         } else {
1940                 sc->num_tx_desc = emx_txd;
1941         }
1942
1943         /*
1944          * Allocate Transmit Descriptor ring
1945          */
1946         tsize = roundup2(sc->num_tx_desc * sizeof(struct e1000_tx_desc),
1947                          EMX_DBA_ALIGN);
1948         sc->tx_desc_base = bus_dmamem_coherent_any(sc->parent_dtag,
1949                                 EMX_DBA_ALIGN, tsize, BUS_DMA_WAITOK,
1950                                 &sc->tx_desc_dtag, &sc->tx_desc_dmap,
1951                                 &sc->tx_desc_paddr);
1952         if (sc->tx_desc_base == NULL) {
1953                 device_printf(dev, "Unable to allocate tx_desc memory\n");
1954                 return ENOMEM;
1955         }
1956
1957         sc->tx_buf = kmalloc(sizeof(struct emx_txbuf) * sc->num_tx_desc,
1958                              M_DEVBUF, M_WAITOK | M_ZERO);
1959
1960         /*
1961          * Create DMA tags for tx buffers
1962          */
1963         error = bus_dma_tag_create(sc->parent_dtag, /* parent */
1964                         1, 0,                   /* alignment, bounds */
1965                         BUS_SPACE_MAXADDR,      /* lowaddr */
1966                         BUS_SPACE_MAXADDR,      /* highaddr */
1967                         NULL, NULL,             /* filter, filterarg */
1968                         EMX_TSO_SIZE,           /* maxsize */
1969                         EMX_MAX_SCATTER,        /* nsegments */
1970                         EMX_MAX_SEGSIZE,        /* maxsegsize */
1971                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW |
1972                         BUS_DMA_ONEBPAGE,       /* flags */
1973                         &sc->txtag);
1974         if (error) {
1975                 device_printf(dev, "Unable to allocate TX DMA tag\n");
1976                 kfree(sc->tx_buf, M_DEVBUF);
1977                 sc->tx_buf = NULL;
1978                 return error;
1979         }
1980
1981         /*
1982          * Create DMA maps for tx buffers
1983          */
1984         for (i = 0; i < sc->num_tx_desc; i++) {
1985                 tx_buffer = &sc->tx_buf[i];
1986
1987                 error = bus_dmamap_create(sc->txtag,
1988                                           BUS_DMA_WAITOK | BUS_DMA_ONEBPAGE,
1989                                           &tx_buffer->map);
1990                 if (error) {
1991                         device_printf(dev, "Unable to create TX DMA map\n");
1992                         emx_destroy_tx_ring(sc, i);
1993                         return error;
1994                 }
1995         }
1996         return (0);
1997 }
1998
1999 static void
2000 emx_init_tx_ring(struct emx_softc *sc)
2001 {
2002         /* Clear the old ring contents */
2003         bzero(sc->tx_desc_base,
2004               sizeof(struct e1000_tx_desc) * sc->num_tx_desc);
2005
2006         /* Reset state */
2007         sc->next_avail_tx_desc = 0;
2008         sc->next_tx_to_clean = 0;
2009         sc->num_tx_desc_avail = sc->num_tx_desc;
2010 }
2011
2012 static void
2013 emx_init_tx_unit(struct emx_softc *sc)
2014 {
2015         uint32_t tctl, tarc, tipg = 0;
2016         uint64_t bus_addr;
2017
2018         /* Setup the Base and Length of the Tx Descriptor Ring */
2019         bus_addr = sc->tx_desc_paddr;
2020         E1000_WRITE_REG(&sc->hw, E1000_TDLEN(0),
2021             sc->num_tx_desc * sizeof(struct e1000_tx_desc));
2022         E1000_WRITE_REG(&sc->hw, E1000_TDBAH(0),
2023             (uint32_t)(bus_addr >> 32));
2024         E1000_WRITE_REG(&sc->hw, E1000_TDBAL(0),
2025             (uint32_t)bus_addr);
2026         /* Setup the HW Tx Head and Tail descriptor pointers */
2027         E1000_WRITE_REG(&sc->hw, E1000_TDT(0), 0);
2028         E1000_WRITE_REG(&sc->hw, E1000_TDH(0), 0);
2029
2030         /* Set the default values for the Tx Inter Packet Gap timer */
2031         switch (sc->hw.mac.type) {
2032         case e1000_80003es2lan:
2033                 tipg = DEFAULT_82543_TIPG_IPGR1;
2034                 tipg |= DEFAULT_80003ES2LAN_TIPG_IPGR2 <<
2035                     E1000_TIPG_IPGR2_SHIFT;
2036                 break;
2037
2038         default:
2039                 if (sc->hw.phy.media_type == e1000_media_type_fiber ||
2040                     sc->hw.phy.media_type == e1000_media_type_internal_serdes)
2041                         tipg = DEFAULT_82543_TIPG_IPGT_FIBER;
2042                 else
2043                         tipg = DEFAULT_82543_TIPG_IPGT_COPPER;
2044                 tipg |= DEFAULT_82543_TIPG_IPGR1 << E1000_TIPG_IPGR1_SHIFT;
2045                 tipg |= DEFAULT_82543_TIPG_IPGR2 << E1000_TIPG_IPGR2_SHIFT;
2046                 break;
2047         }
2048
2049         E1000_WRITE_REG(&sc->hw, E1000_TIPG, tipg);
2050
2051         /* NOTE: 0 is not allowed for TIDV */
2052         E1000_WRITE_REG(&sc->hw, E1000_TIDV, 1);
2053         E1000_WRITE_REG(&sc->hw, E1000_TADV, 0);
2054
2055         if (sc->hw.mac.type == e1000_82571 ||
2056             sc->hw.mac.type == e1000_82572) {
2057                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
2058                 tarc |= EMX_TARC_SPEED_MODE;
2059                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
2060         } else if (sc->hw.mac.type == e1000_80003es2lan) {
2061                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
2062                 tarc |= 1;
2063                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
2064                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(1));
2065                 tarc |= 1;
2066                 E1000_WRITE_REG(&sc->hw, E1000_TARC(1), tarc);
2067         }
2068
2069         /* Program the Transmit Control Register */
2070         tctl = E1000_READ_REG(&sc->hw, E1000_TCTL);
2071         tctl &= ~E1000_TCTL_CT;
2072         tctl |= E1000_TCTL_PSP | E1000_TCTL_RTLC | E1000_TCTL_EN |
2073                 (E1000_COLLISION_THRESHOLD << E1000_CT_SHIFT);
2074         tctl |= E1000_TCTL_MULR;
2075
2076         /* This write will effectively turn on the transmit unit. */
2077         E1000_WRITE_REG(&sc->hw, E1000_TCTL, tctl);
2078 }
2079
2080 static void
2081 emx_destroy_tx_ring(struct emx_softc *sc, int ndesc)
2082 {
2083         struct emx_txbuf *tx_buffer;
2084         int i;
2085
2086         /* Free Transmit Descriptor ring */
2087         if (sc->tx_desc_base) {
2088                 bus_dmamap_unload(sc->tx_desc_dtag, sc->tx_desc_dmap);
2089                 bus_dmamem_free(sc->tx_desc_dtag, sc->tx_desc_base,
2090                                 sc->tx_desc_dmap);
2091                 bus_dma_tag_destroy(sc->tx_desc_dtag);
2092
2093                 sc->tx_desc_base = NULL;
2094         }
2095
2096         if (sc->tx_buf == NULL)
2097                 return;
2098
2099         for (i = 0; i < ndesc; i++) {
2100                 tx_buffer = &sc->tx_buf[i];
2101
2102                 KKASSERT(tx_buffer->m_head == NULL);
2103                 bus_dmamap_destroy(sc->txtag, tx_buffer->map);
2104         }
2105         bus_dma_tag_destroy(sc->txtag);
2106
2107         kfree(sc->tx_buf, M_DEVBUF);
2108         sc->tx_buf = NULL;
2109 }
2110
2111 /*
2112  * The offload context needs to be set when we transfer the first
2113  * packet of a particular protocol (TCP/UDP).  This routine has been
2114  * enhanced to deal with inserted VLAN headers.
2115  *
2116  * If the new packet's ether header length, ip header length and
2117  * csum offloading type are same as the previous packet, we should
2118  * avoid allocating a new csum context descriptor; mainly to take
2119  * advantage of the pipeline effect of the TX data read request.
2120  *
2121  * This function returns number of TX descrptors allocated for
2122  * csum context.
2123  */
2124 static int
2125 emx_txcsum(struct emx_softc *sc, struct mbuf *mp,
2126            uint32_t *txd_upper, uint32_t *txd_lower)
2127 {
2128         struct e1000_context_desc *TXD;
2129         struct emx_txbuf *tx_buffer;
2130         struct ether_vlan_header *eh;
2131         struct ip *ip;
2132         int curr_txd, ehdrlen, csum_flags;
2133         uint32_t cmd, hdr_len, ip_hlen;
2134         uint16_t etype;
2135
2136         /*
2137          * Determine where frame payload starts.
2138          * Jump over vlan headers if already present,
2139          * helpful for QinQ too.
2140          */
2141         KASSERT(mp->m_len >= ETHER_HDR_LEN,
2142                 ("emx_txcsum_pullup is not called (eh)?\n"));
2143         eh = mtod(mp, struct ether_vlan_header *);
2144         if (eh->evl_encap_proto == htons(ETHERTYPE_VLAN)) {
2145                 KASSERT(mp->m_len >= ETHER_HDR_LEN + EVL_ENCAPLEN,
2146                         ("emx_txcsum_pullup is not called (evh)?\n"));
2147                 etype = ntohs(eh->evl_proto);
2148                 ehdrlen = ETHER_HDR_LEN + EVL_ENCAPLEN;
2149         } else {
2150                 etype = ntohs(eh->evl_encap_proto);
2151                 ehdrlen = ETHER_HDR_LEN;
2152         }
2153
2154         /*
2155          * We only support TCP/UDP for IPv4 for the moment.
2156          * TODO: Support SCTP too when it hits the tree.
2157          */
2158         if (etype != ETHERTYPE_IP)
2159                 return 0;
2160
2161         KASSERT(mp->m_len >= ehdrlen + EMX_IPVHL_SIZE,
2162                 ("emx_txcsum_pullup is not called (eh+ip_vhl)?\n"));
2163
2164         /* NOTE: We could only safely access ip.ip_vhl part */
2165         ip = (struct ip *)(mp->m_data + ehdrlen);
2166         ip_hlen = ip->ip_hl << 2;
2167
2168         csum_flags = mp->m_pkthdr.csum_flags & EMX_CSUM_FEATURES;
2169
2170         if (sc->csum_ehlen == ehdrlen && sc->csum_iphlen == ip_hlen &&
2171             sc->csum_flags == csum_flags) {
2172                 /*
2173                  * Same csum offload context as the previous packets;
2174                  * just return.
2175                  */
2176                 *txd_upper = sc->csum_txd_upper;
2177                 *txd_lower = sc->csum_txd_lower;
2178                 return 0;
2179         }
2180
2181         /*
2182          * Setup a new csum offload context.
2183          */
2184
2185         curr_txd = sc->next_avail_tx_desc;
2186         tx_buffer = &sc->tx_buf[curr_txd];
2187         TXD = (struct e1000_context_desc *)&sc->tx_desc_base[curr_txd];
2188
2189         cmd = 0;
2190
2191         /* Setup of IP header checksum. */
2192         if (csum_flags & CSUM_IP) {
2193                 /*
2194                  * Start offset for header checksum calculation.
2195                  * End offset for header checksum calculation.
2196                  * Offset of place to put the checksum.
2197                  */
2198                 TXD->lower_setup.ip_fields.ipcss = ehdrlen;
2199                 TXD->lower_setup.ip_fields.ipcse =
2200                     htole16(ehdrlen + ip_hlen - 1);
2201                 TXD->lower_setup.ip_fields.ipcso =
2202                     ehdrlen + offsetof(struct ip, ip_sum);
2203                 cmd |= E1000_TXD_CMD_IP;
2204                 *txd_upper |= E1000_TXD_POPTS_IXSM << 8;
2205         }
2206         hdr_len = ehdrlen + ip_hlen;
2207
2208         if (csum_flags & CSUM_TCP) {
2209                 /*
2210                  * Start offset for payload checksum calculation.
2211                  * End offset for payload checksum calculation.
2212                  * Offset of place to put the checksum.
2213                  */
2214                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2215                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2216                 TXD->upper_setup.tcp_fields.tucso =
2217                     hdr_len + offsetof(struct tcphdr, th_sum);
2218                 cmd |= E1000_TXD_CMD_TCP;
2219                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2220         } else if (csum_flags & CSUM_UDP) {
2221                 /*
2222                  * Start offset for header checksum calculation.
2223                  * End offset for header checksum calculation.
2224                  * Offset of place to put the checksum.
2225                  */
2226                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2227                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2228                 TXD->upper_setup.tcp_fields.tucso =
2229                     hdr_len + offsetof(struct udphdr, uh_sum);
2230                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2231         }
2232
2233         *txd_lower = E1000_TXD_CMD_DEXT |       /* Extended descr type */
2234                      E1000_TXD_DTYP_D;          /* Data descr */
2235
2236         /* Save the information for this csum offloading context */
2237         sc->csum_ehlen = ehdrlen;
2238         sc->csum_iphlen = ip_hlen;
2239         sc->csum_flags = csum_flags;
2240         sc->csum_txd_upper = *txd_upper;
2241         sc->csum_txd_lower = *txd_lower;
2242
2243         TXD->tcp_seg_setup.data = htole32(0);
2244         TXD->cmd_and_length =
2245             htole32(E1000_TXD_CMD_IFCS | E1000_TXD_CMD_DEXT | cmd);
2246
2247         if (++curr_txd == sc->num_tx_desc)
2248                 curr_txd = 0;
2249
2250         KKASSERT(sc->num_tx_desc_avail > 0);
2251         sc->num_tx_desc_avail--;
2252
2253         sc->next_avail_tx_desc = curr_txd;
2254         return 1;
2255 }
2256
2257 static int
2258 emx_txcsum_pullup(struct emx_softc *sc, struct mbuf **m0)
2259 {
2260         struct mbuf *m = *m0;
2261         struct ether_header *eh;
2262         int len;
2263
2264         sc->tx_csum_try_pullup++;
2265
2266         len = ETHER_HDR_LEN + EMX_IPVHL_SIZE;
2267
2268         if (__predict_false(!M_WRITABLE(m))) {
2269                 if (__predict_false(m->m_len < ETHER_HDR_LEN)) {
2270                         sc->tx_csum_drop1++;
2271                         m_freem(m);
2272                         *m0 = NULL;
2273                         return ENOBUFS;
2274                 }
2275                 eh = mtod(m, struct ether_header *);
2276
2277                 if (eh->ether_type == htons(ETHERTYPE_VLAN))
2278                         len += EVL_ENCAPLEN;
2279
2280                 if (m->m_len < len) {
2281                         sc->tx_csum_drop2++;
2282                         m_freem(m);
2283                         *m0 = NULL;
2284                         return ENOBUFS;
2285                 }
2286                 return 0;
2287         }
2288
2289         if (__predict_false(m->m_len < ETHER_HDR_LEN)) {
2290                 sc->tx_csum_pullup1++;
2291                 m = m_pullup(m, ETHER_HDR_LEN);
2292                 if (m == NULL) {
2293                         sc->tx_csum_pullup1_failed++;
2294                         *m0 = NULL;
2295                         return ENOBUFS;
2296                 }
2297                 *m0 = m;
2298         }
2299         eh = mtod(m, struct ether_header *);
2300
2301         if (eh->ether_type == htons(ETHERTYPE_VLAN))
2302                 len += EVL_ENCAPLEN;
2303
2304         if (m->m_len < len) {
2305                 sc->tx_csum_pullup2++;
2306                 m = m_pullup(m, len);
2307                 if (m == NULL) {
2308                         sc->tx_csum_pullup2_failed++;
2309                         *m0 = NULL;
2310                         return ENOBUFS;
2311                 }
2312                 *m0 = m;
2313         }
2314         return 0;
2315 }
2316
2317 static void
2318 emx_txeof(struct emx_softc *sc)
2319 {
2320         struct ifnet *ifp = &sc->arpcom.ac_if;
2321         struct emx_txbuf *tx_buffer;
2322         int first, num_avail;
2323
2324         if (sc->tx_dd_head == sc->tx_dd_tail)
2325                 return;
2326
2327         if (sc->num_tx_desc_avail == sc->num_tx_desc)
2328                 return;
2329
2330         num_avail = sc->num_tx_desc_avail;
2331         first = sc->next_tx_to_clean;
2332
2333         while (sc->tx_dd_head != sc->tx_dd_tail) {
2334                 int dd_idx = sc->tx_dd[sc->tx_dd_head];
2335                 struct e1000_tx_desc *tx_desc;
2336
2337                 tx_desc = &sc->tx_desc_base[dd_idx];
2338                 if (tx_desc->upper.fields.status & E1000_TXD_STAT_DD) {
2339                         EMX_INC_TXDD_IDX(sc->tx_dd_head);
2340
2341                         if (++dd_idx == sc->num_tx_desc)
2342                                 dd_idx = 0;
2343
2344                         while (first != dd_idx) {
2345                                 logif(pkt_txclean);
2346
2347                                 num_avail++;
2348
2349                                 tx_buffer = &sc->tx_buf[first];
2350                                 if (tx_buffer->m_head) {
2351                                         ifp->if_opackets++;
2352                                         bus_dmamap_unload(sc->txtag,
2353                                                           tx_buffer->map);
2354                                         m_freem(tx_buffer->m_head);
2355                                         tx_buffer->m_head = NULL;
2356                                 }
2357
2358                                 if (++first == sc->num_tx_desc)
2359                                         first = 0;
2360                         }
2361                 } else {
2362                         break;
2363                 }
2364         }
2365         sc->next_tx_to_clean = first;
2366         sc->num_tx_desc_avail = num_avail;
2367
2368         if (sc->tx_dd_head == sc->tx_dd_tail) {
2369                 sc->tx_dd_head = 0;
2370                 sc->tx_dd_tail = 0;
2371         }
2372
2373         if (!EMX_IS_OACTIVE(sc)) {
2374                 ifp->if_flags &= ~IFF_OACTIVE;
2375
2376                 /* All clean, turn off the timer */
2377                 if (sc->num_tx_desc_avail == sc->num_tx_desc)
2378                         ifp->if_timer = 0;
2379         }
2380 }
2381
2382 static void
2383 emx_tx_collect(struct emx_softc *sc)
2384 {
2385         struct ifnet *ifp = &sc->arpcom.ac_if;
2386         struct emx_txbuf *tx_buffer;
2387         int tdh, first, num_avail, dd_idx = -1;
2388
2389         if (sc->num_tx_desc_avail == sc->num_tx_desc)
2390                 return;
2391
2392         tdh = E1000_READ_REG(&sc->hw, E1000_TDH(0));
2393         if (tdh == sc->next_tx_to_clean)
2394                 return;
2395
2396         if (sc->tx_dd_head != sc->tx_dd_tail)
2397                 dd_idx = sc->tx_dd[sc->tx_dd_head];
2398
2399         num_avail = sc->num_tx_desc_avail;
2400         first = sc->next_tx_to_clean;
2401
2402         while (first != tdh) {
2403                 logif(pkt_txclean);
2404
2405                 num_avail++;
2406
2407                 tx_buffer = &sc->tx_buf[first];
2408                 if (tx_buffer->m_head) {
2409                         ifp->if_opackets++;
2410                         bus_dmamap_unload(sc->txtag,
2411                                           tx_buffer->map);
2412                         m_freem(tx_buffer->m_head);
2413                         tx_buffer->m_head = NULL;
2414                 }
2415
2416                 if (first == dd_idx) {
2417                         EMX_INC_TXDD_IDX(sc->tx_dd_head);
2418                         if (sc->tx_dd_head == sc->tx_dd_tail) {
2419                                 sc->tx_dd_head = 0;
2420                                 sc->tx_dd_tail = 0;
2421                                 dd_idx = -1;
2422                         } else {
2423                                 dd_idx = sc->tx_dd[sc->tx_dd_head];
2424                         }
2425                 }
2426
2427                 if (++first == sc->num_tx_desc)
2428                         first = 0;
2429         }
2430         sc->next_tx_to_clean = first;
2431         sc->num_tx_desc_avail = num_avail;
2432
2433         if (!EMX_IS_OACTIVE(sc)) {
2434                 ifp->if_flags &= ~IFF_OACTIVE;
2435
2436                 /* All clean, turn off the timer */
2437                 if (sc->num_tx_desc_avail == sc->num_tx_desc)
2438                         ifp->if_timer = 0;
2439         }
2440 }
2441
2442 /*
2443  * When Link is lost sometimes there is work still in the TX ring
2444  * which will result in a watchdog, rather than allow that do an
2445  * attempted cleanup and then reinit here.  Note that this has been
2446  * seens mostly with fiber adapters.
2447  */
2448 static void
2449 emx_tx_purge(struct emx_softc *sc)
2450 {
2451         struct ifnet *ifp = &sc->arpcom.ac_if;
2452
2453         if (!sc->link_active && ifp->if_timer) {
2454                 emx_tx_collect(sc);
2455                 if (ifp->if_timer) {
2456                         if_printf(ifp, "Link lost, TX pending, reinit\n");
2457                         ifp->if_timer = 0;
2458                         emx_init(sc);
2459                 }
2460         }
2461 }
2462
2463 static int
2464 emx_newbuf(struct emx_softc *sc, struct emx_rxdata *rdata, int i, int init)
2465 {
2466         struct mbuf *m;
2467         bus_dma_segment_t seg;
2468         bus_dmamap_t map;
2469         struct emx_rxbuf *rx_buffer;
2470         int error, nseg;
2471
2472         m = m_getcl(init ? MB_WAIT : MB_DONTWAIT, MT_DATA, M_PKTHDR);
2473         if (m == NULL) {
2474                 rdata->mbuf_cluster_failed++;
2475                 if (init) {
2476                         if_printf(&sc->arpcom.ac_if,
2477                                   "Unable to allocate RX mbuf\n");
2478                 }
2479                 return (ENOBUFS);
2480         }
2481         m->m_len = m->m_pkthdr.len = MCLBYTES;
2482
2483         if (sc->max_frame_size <= MCLBYTES - ETHER_ALIGN)
2484                 m_adj(m, ETHER_ALIGN);
2485
2486         error = bus_dmamap_load_mbuf_segment(rdata->rxtag,
2487                         rdata->rx_sparemap, m,
2488                         &seg, 1, &nseg, BUS_DMA_NOWAIT);
2489         if (error) {
2490                 m_freem(m);
2491                 if (init) {
2492                         if_printf(&sc->arpcom.ac_if,
2493                                   "Unable to load RX mbuf\n");
2494                 }
2495                 return (error);
2496         }
2497
2498         rx_buffer = &rdata->rx_buf[i];
2499         if (rx_buffer->m_head != NULL)
2500                 bus_dmamap_unload(rdata->rxtag, rx_buffer->map);
2501
2502         map = rx_buffer->map;
2503         rx_buffer->map = rdata->rx_sparemap;
2504         rdata->rx_sparemap = map;
2505
2506         rx_buffer->m_head = m;
2507         rx_buffer->paddr = seg.ds_addr;
2508
2509         emx_setup_rxdesc(&rdata->rx_desc[i], rx_buffer);
2510         return (0);
2511 }
2512
2513 static int
2514 emx_create_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2515 {
2516         device_t dev = sc->dev;
2517         struct emx_rxbuf *rx_buffer;
2518         int i, error, rsize;
2519
2520         /*
2521          * Validate number of receive descriptors.  It must not exceed
2522          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
2523          */
2524         if ((emx_rxd * sizeof(emx_rxdesc_t)) % EMX_DBA_ALIGN != 0 ||
2525             emx_rxd > EMX_MAX_RXD || emx_rxd < EMX_MIN_RXD) {
2526                 device_printf(dev, "Using %d RX descriptors instead of %d!\n",
2527                     EMX_DEFAULT_RXD, emx_rxd);
2528                 rdata->num_rx_desc = EMX_DEFAULT_RXD;
2529         } else {
2530                 rdata->num_rx_desc = emx_rxd;
2531         }
2532
2533         /*
2534          * Allocate Receive Descriptor ring
2535          */
2536         rsize = roundup2(rdata->num_rx_desc * sizeof(emx_rxdesc_t),
2537                          EMX_DBA_ALIGN);
2538         rdata->rx_desc = bus_dmamem_coherent_any(sc->parent_dtag,
2539                                 EMX_DBA_ALIGN, rsize, BUS_DMA_WAITOK,
2540                                 &rdata->rx_desc_dtag, &rdata->rx_desc_dmap,
2541                                 &rdata->rx_desc_paddr);
2542         if (rdata->rx_desc == NULL) {
2543                 device_printf(dev, "Unable to allocate rx_desc memory\n");
2544                 return ENOMEM;
2545         }
2546
2547         rdata->rx_buf = kmalloc(sizeof(struct emx_rxbuf) * rdata->num_rx_desc,
2548                                 M_DEVBUF, M_WAITOK | M_ZERO);
2549
2550         /*
2551          * Create DMA tag for rx buffers
2552          */
2553         error = bus_dma_tag_create(sc->parent_dtag, /* parent */
2554                         1, 0,                   /* alignment, bounds */
2555                         BUS_SPACE_MAXADDR,      /* lowaddr */
2556                         BUS_SPACE_MAXADDR,      /* highaddr */
2557                         NULL, NULL,             /* filter, filterarg */
2558                         MCLBYTES,               /* maxsize */
2559                         1,                      /* nsegments */
2560                         MCLBYTES,               /* maxsegsize */
2561                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW, /* flags */
2562                         &rdata->rxtag);
2563         if (error) {
2564                 device_printf(dev, "Unable to allocate RX DMA tag\n");
2565                 kfree(rdata->rx_buf, M_DEVBUF);
2566                 rdata->rx_buf = NULL;
2567                 return error;
2568         }
2569
2570         /*
2571          * Create spare DMA map for rx buffers
2572          */
2573         error = bus_dmamap_create(rdata->rxtag, BUS_DMA_WAITOK,
2574                                   &rdata->rx_sparemap);
2575         if (error) {
2576                 device_printf(dev, "Unable to create spare RX DMA map\n");
2577                 bus_dma_tag_destroy(rdata->rxtag);
2578                 kfree(rdata->rx_buf, M_DEVBUF);
2579                 rdata->rx_buf = NULL;
2580                 return error;
2581         }
2582
2583         /*
2584          * Create DMA maps for rx buffers
2585          */
2586         for (i = 0; i < rdata->num_rx_desc; i++) {
2587                 rx_buffer = &rdata->rx_buf[i];
2588
2589                 error = bus_dmamap_create(rdata->rxtag, BUS_DMA_WAITOK,
2590                                           &rx_buffer->map);
2591                 if (error) {
2592                         device_printf(dev, "Unable to create RX DMA map\n");
2593                         emx_destroy_rx_ring(sc, rdata, i);
2594                         return error;
2595                 }
2596         }
2597         return (0);
2598 }
2599
2600 static void
2601 emx_free_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2602 {
2603         int i;
2604
2605         for (i = 0; i < rdata->num_rx_desc; i++) {
2606                 struct emx_rxbuf *rx_buffer = &rdata->rx_buf[i];
2607
2608                 if (rx_buffer->m_head != NULL) {
2609                         bus_dmamap_unload(rdata->rxtag, rx_buffer->map);
2610                         m_freem(rx_buffer->m_head);
2611                         rx_buffer->m_head = NULL;
2612                 }
2613         }
2614
2615         if (rdata->fmp != NULL)
2616                 m_freem(rdata->fmp);
2617         rdata->fmp = NULL;
2618         rdata->lmp = NULL;
2619 }
2620
2621 static int
2622 emx_init_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2623 {
2624         int i, error;
2625
2626         /* Reset descriptor ring */
2627         bzero(rdata->rx_desc, sizeof(emx_rxdesc_t) * rdata->num_rx_desc);
2628
2629         /* Allocate new ones. */
2630         for (i = 0; i < rdata->num_rx_desc; i++) {
2631                 error = emx_newbuf(sc, rdata, i, 1);
2632                 if (error)
2633                         return (error);
2634         }
2635
2636         /* Setup our descriptor pointers */
2637         rdata->next_rx_desc_to_check = 0;
2638
2639         return (0);
2640 }
2641
2642 static void
2643 emx_init_rx_unit(struct emx_softc *sc)
2644 {
2645         struct ifnet *ifp = &sc->arpcom.ac_if;
2646         uint64_t bus_addr;
2647         uint32_t rctl, itr, rfctl;
2648         int i;
2649
2650         /*
2651          * Make sure receives are disabled while setting
2652          * up the descriptor ring
2653          */
2654         rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
2655         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl & ~E1000_RCTL_EN);
2656
2657         /*
2658          * Set the interrupt throttling rate. Value is calculated
2659          * as ITR = 1 / (INT_THROTTLE_CEIL * 256ns)
2660          */
2661         if (sc->int_throttle_ceil)
2662                 itr = 1000000000 / 256 / sc->int_throttle_ceil;
2663         else
2664                 itr = 0;
2665         emx_set_itr(sc, itr);
2666
2667         /* Use extended RX descriptor */
2668         rfctl = E1000_RFCTL_EXTEN;
2669
2670         /* Disable accelerated ackknowledge */
2671         if (sc->hw.mac.type == e1000_82574)
2672                 rfctl |= E1000_RFCTL_ACK_DIS;
2673
2674         E1000_WRITE_REG(&sc->hw, E1000_RFCTL, rfctl);
2675
2676         /*
2677          * Receive Checksum Offload for TCP and UDP
2678          *
2679          * Checksum offloading is also enabled if multiple receive
2680          * queue is to be supported, since we need it to figure out
2681          * packet type.
2682          */
2683         if (ifp->if_capenable & (IFCAP_RSS | IFCAP_RXCSUM)) {
2684                 uint32_t rxcsum;
2685
2686                 rxcsum = E1000_READ_REG(&sc->hw, E1000_RXCSUM);
2687
2688                 /*
2689                  * NOTE:
2690                  * PCSD must be enabled to enable multiple
2691                  * receive queues.
2692                  */
2693                 rxcsum |= E1000_RXCSUM_IPOFL | E1000_RXCSUM_TUOFL |
2694                           E1000_RXCSUM_PCSD;
2695                 E1000_WRITE_REG(&sc->hw, E1000_RXCSUM, rxcsum);
2696         }
2697
2698         /*
2699          * Configure multiple receive queue (RSS)
2700          */
2701         if (ifp->if_capenable & IFCAP_RSS) {
2702                 uint8_t key[EMX_NRSSRK * EMX_RSSRK_SIZE];
2703                 uint32_t reta;
2704
2705                 KASSERT(sc->rx_ring_inuse == EMX_NRX_RING,
2706                         ("invalid number of RX ring (%d)",
2707                          sc->rx_ring_inuse));
2708
2709                 /*
2710                  * NOTE:
2711                  * When we reach here, RSS has already been disabled
2712                  * in emx_stop(), so we could safely configure RSS key
2713                  * and redirect table.
2714                  */
2715
2716                 /*
2717                  * Configure RSS key
2718                  */
2719                 toeplitz_get_key(key, sizeof(key));
2720                 for (i = 0; i < EMX_NRSSRK; ++i) {
2721                         uint32_t rssrk;
2722
2723                         rssrk = EMX_RSSRK_VAL(key, i);
2724                         EMX_RSS_DPRINTF(sc, 1, "rssrk%d 0x%08x\n", i, rssrk);
2725
2726                         E1000_WRITE_REG(&sc->hw, E1000_RSSRK(i), rssrk);
2727                 }
2728
2729                 /*
2730                  * Configure RSS redirect table in following fashion:
2731                  * (hash & ring_cnt_mask) == rdr_table[(hash & rdr_table_mask)]
2732                  */
2733                 reta = 0;
2734                 for (i = 0; i < EMX_RETA_SIZE; ++i) {
2735                         uint32_t q;
2736
2737                         q = (i % sc->rx_ring_inuse) << EMX_RETA_RINGIDX_SHIFT;
2738                         reta |= q << (8 * i);
2739                 }
2740                 EMX_RSS_DPRINTF(sc, 1, "reta 0x%08x\n", reta);
2741
2742                 for (i = 0; i < EMX_NRETA; ++i)
2743                         E1000_WRITE_REG(&sc->hw, E1000_RETA(i), reta);
2744
2745                 /*
2746                  * Enable multiple receive queues.
2747                  * Enable IPv4 RSS standard hash functions.
2748                  * Disable RSS interrupt.
2749                  */
2750                 E1000_WRITE_REG(&sc->hw, E1000_MRQC,
2751                                 E1000_MRQC_ENABLE_RSS_2Q |
2752                                 E1000_MRQC_RSS_FIELD_IPV4_TCP |
2753                                 E1000_MRQC_RSS_FIELD_IPV4);
2754         }
2755
2756         /*
2757          * XXX TEMPORARY WORKAROUND: on some systems with 82573
2758          * long latencies are observed, like Lenovo X60. This
2759          * change eliminates the problem, but since having positive
2760          * values in RDTR is a known source of problems on other
2761          * platforms another solution is being sought.
2762          */
2763         if (emx_82573_workaround && sc->hw.mac.type == e1000_82573) {
2764                 E1000_WRITE_REG(&sc->hw, E1000_RADV, EMX_RADV_82573);
2765                 E1000_WRITE_REG(&sc->hw, E1000_RDTR, EMX_RDTR_82573);
2766         }
2767
2768         for (i = 0; i < sc->rx_ring_inuse; ++i) {
2769                 struct emx_rxdata *rdata = &sc->rx_data[i];
2770
2771                 /*
2772                  * Setup the Base and Length of the Rx Descriptor Ring
2773                  */
2774                 bus_addr = rdata->rx_desc_paddr;
2775                 E1000_WRITE_REG(&sc->hw, E1000_RDLEN(i),
2776                     rdata->num_rx_desc * sizeof(emx_rxdesc_t));
2777                 E1000_WRITE_REG(&sc->hw, E1000_RDBAH(i),
2778                     (uint32_t)(bus_addr >> 32));
2779                 E1000_WRITE_REG(&sc->hw, E1000_RDBAL(i),
2780                     (uint32_t)bus_addr);
2781
2782                 /*
2783                  * Setup the HW Rx Head and Tail Descriptor Pointers
2784                  */
2785                 E1000_WRITE_REG(&sc->hw, E1000_RDH(i), 0);
2786                 E1000_WRITE_REG(&sc->hw, E1000_RDT(i),
2787                     sc->rx_data[i].num_rx_desc - 1);
2788         }
2789
2790         /* Setup the Receive Control Register */
2791         rctl &= ~(3 << E1000_RCTL_MO_SHIFT);
2792         rctl |= E1000_RCTL_EN | E1000_RCTL_BAM | E1000_RCTL_LBM_NO |
2793                 E1000_RCTL_RDMTS_HALF | E1000_RCTL_SECRC |
2794                 (sc->hw.mac.mc_filter_type << E1000_RCTL_MO_SHIFT);
2795
2796         /* Make sure VLAN Filters are off */
2797         rctl &= ~E1000_RCTL_VFE;
2798
2799         /* Don't store bad paket */
2800         rctl &= ~E1000_RCTL_SBP;
2801
2802         /* MCLBYTES */
2803         rctl |= E1000_RCTL_SZ_2048;
2804
2805         if (ifp->if_mtu > ETHERMTU)
2806                 rctl |= E1000_RCTL_LPE;
2807         else
2808                 rctl &= ~E1000_RCTL_LPE;
2809
2810         /* Enable Receives */
2811         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl);
2812 }
2813
2814 static void
2815 emx_destroy_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata, int ndesc)
2816 {
2817         struct emx_rxbuf *rx_buffer;
2818         int i;
2819
2820         /* Free Receive Descriptor ring */
2821         if (rdata->rx_desc) {
2822                 bus_dmamap_unload(rdata->rx_desc_dtag, rdata->rx_desc_dmap);
2823                 bus_dmamem_free(rdata->rx_desc_dtag, rdata->rx_desc,
2824                                 rdata->rx_desc_dmap);
2825                 bus_dma_tag_destroy(rdata->rx_desc_dtag);
2826
2827                 rdata->rx_desc = NULL;
2828         }
2829
2830         if (rdata->rx_buf == NULL)
2831                 return;
2832
2833         for (i = 0; i < ndesc; i++) {
2834                 rx_buffer = &rdata->rx_buf[i];
2835
2836                 KKASSERT(rx_buffer->m_head == NULL);
2837                 bus_dmamap_destroy(rdata->rxtag, rx_buffer->map);
2838         }
2839         bus_dmamap_destroy(rdata->rxtag, rdata->rx_sparemap);
2840         bus_dma_tag_destroy(rdata->rxtag);
2841
2842         kfree(rdata->rx_buf, M_DEVBUF);
2843         rdata->rx_buf = NULL;
2844 }
2845
2846 static void
2847 emx_rxeof(struct emx_softc *sc, int ring_idx, int count)
2848 {
2849         struct emx_rxdata *rdata = &sc->rx_data[ring_idx];
2850         struct ifnet *ifp = &sc->arpcom.ac_if;
2851         uint32_t staterr;
2852         emx_rxdesc_t *current_desc;
2853         struct mbuf *mp;
2854         int i;
2855         struct mbuf_chain chain[MAXCPU];
2856
2857         i = rdata->next_rx_desc_to_check;
2858         current_desc = &rdata->rx_desc[i];
2859         staterr = le32toh(current_desc->rxd_staterr);
2860
2861         if (!(staterr & E1000_RXD_STAT_DD))
2862                 return;
2863
2864         ether_input_chain_init(chain);
2865
2866         while ((staterr & E1000_RXD_STAT_DD) && count != 0) {
2867                 struct pktinfo *pi = NULL, pi0;
2868                 struct emx_rxbuf *rx_buf = &rdata->rx_buf[i];
2869                 struct mbuf *m = NULL;
2870                 int eop, len;
2871
2872                 logif(pkt_receive);
2873
2874                 mp = rx_buf->m_head;
2875
2876                 /*
2877                  * Can't defer bus_dmamap_sync(9) because TBI_ACCEPT
2878                  * needs to access the last received byte in the mbuf.
2879                  */
2880                 bus_dmamap_sync(rdata->rxtag, rx_buf->map,
2881                                 BUS_DMASYNC_POSTREAD);
2882
2883                 len = le16toh(current_desc->rxd_length);
2884                 if (staterr & E1000_RXD_STAT_EOP) {
2885                         count--;
2886                         eop = 1;
2887                 } else {
2888                         eop = 0;
2889                 }
2890
2891                 if (!(staterr & E1000_RXDEXT_ERR_FRAME_ERR_MASK)) {
2892                         uint16_t vlan = 0;
2893                         uint32_t mrq, rss_hash;
2894
2895                         /*
2896                          * Save several necessary information,
2897                          * before emx_newbuf() destroy it.
2898                          */
2899                         if ((staterr & E1000_RXD_STAT_VP) && eop)
2900                                 vlan = le16toh(current_desc->rxd_vlan);
2901
2902                         mrq = le32toh(current_desc->rxd_mrq);
2903                         rss_hash = le32toh(current_desc->rxd_rss);
2904
2905                         EMX_RSS_DPRINTF(sc, 10,
2906                             "ring%d, mrq 0x%08x, rss_hash 0x%08x\n",
2907                             ring_idx, mrq, rss_hash);
2908
2909                         if (emx_newbuf(sc, rdata, i, 0) != 0) {
2910                                 ifp->if_iqdrops++;
2911                                 goto discard;
2912                         }
2913
2914                         /* Assign correct length to the current fragment */
2915                         mp->m_len = len;
2916
2917                         if (rdata->fmp == NULL) {
2918                                 mp->m_pkthdr.len = len;
2919                                 rdata->fmp = mp; /* Store the first mbuf */
2920                                 rdata->lmp = mp;
2921                         } else {
2922                                 /*
2923                                  * Chain mbuf's together
2924                                  */
2925                                 rdata->lmp->m_next = mp;
2926                                 rdata->lmp = rdata->lmp->m_next;
2927                                 rdata->fmp->m_pkthdr.len += len;
2928                         }
2929
2930                         if (eop) {
2931                                 rdata->fmp->m_pkthdr.rcvif = ifp;
2932                                 ifp->if_ipackets++;
2933
2934                                 if (ifp->if_capenable & IFCAP_RXCSUM)
2935                                         emx_rxcsum(staterr, rdata->fmp);
2936
2937                                 if (staterr & E1000_RXD_STAT_VP) {
2938                                         rdata->fmp->m_pkthdr.ether_vlantag =
2939                                             vlan;
2940                                         rdata->fmp->m_flags |= M_VLANTAG;
2941                                 }
2942                                 m = rdata->fmp;
2943                                 rdata->fmp = NULL;
2944                                 rdata->lmp = NULL;
2945
2946                                 if (ifp->if_capenable & IFCAP_RSS) {
2947                                         pi = emx_rssinfo(m, &pi0, mrq,
2948                                                          rss_hash, staterr);
2949                                 }
2950 #ifdef EMX_RSS_DEBUG
2951                                 rdata->rx_pkts++;
2952 #endif
2953                         }
2954                 } else {
2955                         ifp->if_ierrors++;
2956 discard:
2957                         emx_setup_rxdesc(current_desc, rx_buf);
2958                         if (rdata->fmp != NULL) {
2959                                 m_freem(rdata->fmp);
2960                                 rdata->fmp = NULL;
2961                                 rdata->lmp = NULL;
2962                         }
2963                         m = NULL;
2964                 }
2965
2966                 if (m != NULL)
2967                         ether_input_chain(ifp, m, pi, chain);
2968
2969                 /* Advance our pointers to the next descriptor. */
2970                 if (++i == rdata->num_rx_desc)
2971                         i = 0;
2972
2973                 current_desc = &rdata->rx_desc[i];
2974                 staterr = le32toh(current_desc->rxd_staterr);
2975         }
2976         rdata->next_rx_desc_to_check = i;
2977
2978         ether_input_dispatch(chain);
2979
2980         /* Advance the E1000's Receive Queue "Tail Pointer". */
2981         if (--i < 0)
2982                 i = rdata->num_rx_desc - 1;
2983         E1000_WRITE_REG(&sc->hw, E1000_RDT(ring_idx), i);
2984 }
2985
2986 static void
2987 emx_enable_intr(struct emx_softc *sc)
2988 {
2989         uint32_t ims_mask = IMS_ENABLE_MASK;
2990
2991         lwkt_serialize_handler_enable(&sc->main_serialize);
2992
2993 #if 0
2994         if (sc->hw.mac.type == e1000_82574) {
2995                 E1000_WRITE_REG(hw, EMX_EIAC, EM_MSIX_MASK);
2996                 ims_mask |= EM_MSIX_MASK;
2997         }
2998 #endif
2999         E1000_WRITE_REG(&sc->hw, E1000_IMS, ims_mask);
3000 }
3001
3002 static void
3003 emx_disable_intr(struct emx_softc *sc)
3004 {
3005         if (sc->hw.mac.type == e1000_82574)
3006                 E1000_WRITE_REG(&sc->hw, EMX_EIAC, 0);
3007         E1000_WRITE_REG(&sc->hw, E1000_IMC, 0xffffffff);
3008
3009         lwkt_serialize_handler_disable(&sc->main_serialize);
3010 }
3011
3012 /*
3013  * Bit of a misnomer, what this really means is
3014  * to enable OS management of the system... aka
3015  * to disable special hardware management features
3016  */
3017 static void
3018 emx_get_mgmt(struct emx_softc *sc)
3019 {
3020         /* A shared code workaround */
3021         if (sc->has_manage) {
3022                 int manc2h = E1000_READ_REG(&sc->hw, E1000_MANC2H);
3023                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
3024
3025                 /* disable hardware interception of ARP */
3026                 manc &= ~(E1000_MANC_ARP_EN);
3027
3028                 /* enable receiving management packets to the host */
3029                 manc |= E1000_MANC_EN_MNG2HOST;
3030 #define E1000_MNG2HOST_PORT_623 (1 << 5)
3031 #define E1000_MNG2HOST_PORT_664 (1 << 6)
3032                 manc2h |= E1000_MNG2HOST_PORT_623;
3033                 manc2h |= E1000_MNG2HOST_PORT_664;
3034                 E1000_WRITE_REG(&sc->hw, E1000_MANC2H, manc2h);
3035
3036                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
3037         }
3038 }
3039
3040 /*
3041  * Give control back to hardware management
3042  * controller if there is one.
3043  */
3044 static void
3045 emx_rel_mgmt(struct emx_softc *sc)
3046 {
3047         if (sc->has_manage) {
3048                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
3049
3050                 /* re-enable hardware interception of ARP */
3051                 manc |= E1000_MANC_ARP_EN;
3052                 manc &= ~E1000_MANC_EN_MNG2HOST;
3053
3054                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
3055         }
3056 }
3057
3058 /*
3059  * emx_get_hw_control() sets {CTRL_EXT|FWSM}:DRV_LOAD bit.
3060  * For ASF and Pass Through versions of f/w this means that
3061  * the driver is loaded.  For AMT version (only with 82573)
3062  * of the f/w this means that the network i/f is open.
3063  */
3064 static void
3065 emx_get_hw_control(struct emx_softc *sc)
3066 {
3067         /* Let firmware know the driver has taken over */
3068         if (sc->hw.mac.type == e1000_82573) {
3069                 uint32_t swsm;
3070
3071                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
3072                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
3073                     swsm | E1000_SWSM_DRV_LOAD);
3074         } else {
3075                 uint32_t ctrl_ext;
3076
3077                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
3078                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
3079                     ctrl_ext | E1000_CTRL_EXT_DRV_LOAD);
3080         }
3081         sc->control_hw = 1;
3082 }
3083
3084 /*
3085  * emx_rel_hw_control() resets {CTRL_EXT|FWSM}:DRV_LOAD bit.
3086  * For ASF and Pass Through versions of f/w this means that the
3087  * driver is no longer loaded.  For AMT version (only with 82573)
3088  * of the f/w this means that the network i/f is closed.
3089  */
3090 static void
3091 emx_rel_hw_control(struct emx_softc *sc)
3092 {
3093         if (!sc->control_hw)
3094                 return;
3095         sc->control_hw = 0;
3096
3097         /* Let firmware taken over control of h/w */
3098         if (sc->hw.mac.type == e1000_82573) {
3099                 uint32_t swsm;
3100
3101                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
3102                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
3103                     swsm & ~E1000_SWSM_DRV_LOAD);
3104         } else {
3105                 uint32_t ctrl_ext;
3106
3107                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
3108                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
3109                     ctrl_ext & ~E1000_CTRL_EXT_DRV_LOAD);
3110         }
3111 }
3112
3113 static int
3114 emx_is_valid_eaddr(const uint8_t *addr)
3115 {
3116         char zero_addr[ETHER_ADDR_LEN] = { 0, 0, 0, 0, 0, 0 };
3117
3118         if ((addr[0] & 1) || !bcmp(addr, zero_addr, ETHER_ADDR_LEN))
3119                 return (FALSE);
3120
3121         return (TRUE);
3122 }
3123
3124 /*
3125  * Enable PCI Wake On Lan capability
3126  */
3127 void
3128 emx_enable_wol(device_t dev)
3129 {
3130         uint16_t cap, status;
3131         uint8_t id;
3132
3133         /* First find the capabilities pointer*/
3134         cap = pci_read_config(dev, PCIR_CAP_PTR, 2);
3135
3136         /* Read the PM Capabilities */
3137         id = pci_read_config(dev, cap, 1);
3138         if (id != PCIY_PMG)     /* Something wrong */
3139                 return;
3140
3141         /*
3142          * OK, we have the power capabilities,
3143          * so now get the status register
3144          */
3145         cap += PCIR_POWER_STATUS;
3146         status = pci_read_config(dev, cap, 2);
3147         status |= PCIM_PSTAT_PME | PCIM_PSTAT_PMEENABLE;
3148         pci_write_config(dev, cap, status, 2);
3149 }
3150
3151 static void
3152 emx_update_stats(struct emx_softc *sc)
3153 {
3154         struct ifnet *ifp = &sc->arpcom.ac_if;
3155
3156         if (sc->hw.phy.media_type == e1000_media_type_copper ||
3157             (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_LU)) {
3158                 sc->stats.symerrs += E1000_READ_REG(&sc->hw, E1000_SYMERRS);
3159                 sc->stats.sec += E1000_READ_REG(&sc->hw, E1000_SEC);
3160         }
3161         sc->stats.crcerrs += E1000_READ_REG(&sc->hw, E1000_CRCERRS);
3162         sc->stats.mpc += E1000_READ_REG(&sc->hw, E1000_MPC);
3163         sc->stats.scc += E1000_READ_REG(&sc->hw, E1000_SCC);
3164         sc->stats.ecol += E1000_READ_REG(&sc->hw, E1000_ECOL);
3165
3166         sc->stats.mcc += E1000_READ_REG(&sc->hw, E1000_MCC);
3167         sc->stats.latecol += E1000_READ_REG(&sc->hw, E1000_LATECOL);
3168         sc->stats.colc += E1000_READ_REG(&sc->hw, E1000_COLC);
3169         sc->stats.dc += E1000_READ_REG(&sc->hw, E1000_DC);
3170         sc->stats.rlec += E1000_READ_REG(&sc->hw, E1000_RLEC);
3171         sc->stats.xonrxc += E1000_READ_REG(&sc->hw, E1000_XONRXC);
3172         sc->stats.xontxc += E1000_READ_REG(&sc->hw, E1000_XONTXC);
3173         sc->stats.xoffrxc += E1000_READ_REG(&sc->hw, E1000_XOFFRXC);
3174         sc->stats.xofftxc += E1000_READ_REG(&sc->hw, E1000_XOFFTXC);
3175         sc->stats.fcruc += E1000_READ_REG(&sc->hw, E1000_FCRUC);
3176         sc->stats.prc64 += E1000_READ_REG(&sc->hw, E1000_PRC64);
3177         sc->stats.prc127 += E1000_READ_REG(&sc->hw, E1000_PRC127);
3178         sc->stats.prc255 += E1000_READ_REG(&sc->hw, E1000_PRC255);
3179         sc->stats.prc511 += E1000_READ_REG(&sc->hw, E1000_PRC511);
3180         sc->stats.prc1023 += E1000_READ_REG(&sc->hw, E1000_PRC1023);
3181         sc->stats.prc1522 += E1000_READ_REG(&sc->hw, E1000_PRC1522);
3182         sc->stats.gprc += E1000_READ_REG(&sc->hw, E1000_GPRC);
3183         sc->stats.bprc += E1000_READ_REG(&sc->hw, E1000_BPRC);
3184         sc->stats.mprc += E1000_READ_REG(&sc->hw, E1000_MPRC);
3185         sc->stats.gptc += E1000_READ_REG(&sc->hw, E1000_GPTC);
3186
3187         /* For the 64-bit byte counters the low dword must be read first. */
3188         /* Both registers clear on the read of the high dword */
3189
3190         sc->stats.gorc += E1000_READ_REG(&sc->hw, E1000_GORCH);
3191         sc->stats.gotc += E1000_READ_REG(&sc->hw, E1000_GOTCH);
3192
3193         sc->stats.rnbc += E1000_READ_REG(&sc->hw, E1000_RNBC);
3194         sc->stats.ruc += E1000_READ_REG(&sc->hw, E1000_RUC);
3195         sc->stats.rfc += E1000_READ_REG(&sc->hw, E1000_RFC);
3196         sc->stats.roc += E1000_READ_REG(&sc->hw, E1000_ROC);
3197         sc->stats.rjc += E1000_READ_REG(&sc->hw, E1000_RJC);
3198
3199         sc->stats.tor += E1000_READ_REG(&sc->hw, E1000_TORH);
3200         sc->stats.tot += E1000_READ_REG(&sc->hw, E1000_TOTH);
3201
3202         sc->stats.tpr += E1000_READ_REG(&sc->hw, E1000_TPR);
3203         sc->stats.tpt += E1000_READ_REG(&sc->hw, E1000_TPT);
3204         sc->stats.ptc64 += E1000_READ_REG(&sc->hw, E1000_PTC64);
3205         sc->stats.ptc127 += E1000_READ_REG(&sc->hw, E1000_PTC127);
3206         sc->stats.ptc255 += E1000_READ_REG(&sc->hw, E1000_PTC255);
3207         sc->stats.ptc511 += E1000_READ_REG(&sc->hw, E1000_PTC511);
3208         sc->stats.ptc1023 += E1000_READ_REG(&sc->hw, E1000_PTC1023);
3209         sc->stats.ptc1522 += E1000_READ_REG(&sc->hw, E1000_PTC1522);
3210         sc->stats.mptc += E1000_READ_REG(&sc->hw, E1000_MPTC);
3211         sc->stats.bptc += E1000_READ_REG(&sc->hw, E1000_BPTC);
3212
3213         sc->stats.algnerrc += E1000_READ_REG(&sc->hw, E1000_ALGNERRC);
3214         sc->stats.rxerrc += E1000_READ_REG(&sc->hw, E1000_RXERRC);
3215         sc->stats.tncrs += E1000_READ_REG(&sc->hw, E1000_TNCRS);
3216         sc->stats.cexterr += E1000_READ_REG(&sc->hw, E1000_CEXTERR);
3217         sc->stats.tsctc += E1000_READ_REG(&sc->hw, E1000_TSCTC);
3218         sc->stats.tsctfc += E1000_READ_REG(&sc->hw, E1000_TSCTFC);
3219
3220         ifp->if_collisions = sc->stats.colc;
3221
3222         /* Rx Errors */
3223         ifp->if_ierrors = sc->dropped_pkts + sc->stats.rxerrc +
3224                           sc->stats.crcerrs + sc->stats.algnerrc +
3225                           sc->stats.ruc + sc->stats.roc +
3226                           sc->stats.mpc + sc->stats.cexterr;
3227
3228         /* Tx Errors */
3229         ifp->if_oerrors = sc->stats.ecol + sc->stats.latecol +
3230                           sc->watchdog_events;
3231 }
3232
3233 static void
3234 emx_print_debug_info(struct emx_softc *sc)
3235 {
3236         device_t dev = sc->dev;
3237         uint8_t *hw_addr = sc->hw.hw_addr;
3238
3239         device_printf(dev, "Adapter hardware address = %p \n", hw_addr);
3240         device_printf(dev, "CTRL = 0x%x RCTL = 0x%x \n",
3241             E1000_READ_REG(&sc->hw, E1000_CTRL),
3242             E1000_READ_REG(&sc->hw, E1000_RCTL));
3243         device_printf(dev, "Packet buffer = Tx=%dk Rx=%dk \n",
3244             ((E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff0000) >> 16),\
3245             (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) );
3246         device_printf(dev, "Flow control watermarks high = %d low = %d\n",
3247             sc->hw.fc.high_water, sc->hw.fc.low_water);
3248         device_printf(dev, "tx_int_delay = %d, tx_abs_int_delay = %d\n",
3249             E1000_READ_REG(&sc->hw, E1000_TIDV),
3250             E1000_READ_REG(&sc->hw, E1000_TADV));
3251         device_printf(dev, "rx_int_delay = %d, rx_abs_int_delay = %d\n",
3252             E1000_READ_REG(&sc->hw, E1000_RDTR),
3253             E1000_READ_REG(&sc->hw, E1000_RADV));
3254         device_printf(dev, "hw tdh = %d, hw tdt = %d\n",
3255             E1000_READ_REG(&sc->hw, E1000_TDH(0)),
3256             E1000_READ_REG(&sc->hw, E1000_TDT(0)));
3257         device_printf(dev, "hw rdh = %d, hw rdt = %d\n",
3258             E1000_READ_REG(&sc->hw, E1000_RDH(0)),
3259             E1000_READ_REG(&sc->hw, E1000_RDT(0)));
3260         device_printf(dev, "Num Tx descriptors avail = %d\n",
3261             sc->num_tx_desc_avail);
3262         device_printf(dev, "Tx Descriptors not avail1 = %ld\n",
3263             sc->no_tx_desc_avail1);
3264         device_printf(dev, "Tx Descriptors not avail2 = %ld\n",
3265             sc->no_tx_desc_avail2);
3266         device_printf(dev, "Std mbuf failed = %ld\n",
3267             sc->mbuf_alloc_failed);
3268         device_printf(dev, "Std mbuf cluster failed = %ld\n",
3269             sc->rx_data[0].mbuf_cluster_failed);
3270         device_printf(dev, "Driver dropped packets = %ld\n",
3271             sc->dropped_pkts);
3272         device_printf(dev, "Driver tx dma failure in encap = %ld\n",
3273             sc->no_tx_dma_setup);
3274
3275         device_printf(dev, "TXCSUM try pullup = %lu\n",
3276             sc->tx_csum_try_pullup);
3277         device_printf(dev, "TXCSUM m_pullup(eh) called = %lu\n",
3278             sc->tx_csum_pullup1);
3279         device_printf(dev, "TXCSUM m_pullup(eh) failed = %lu\n",
3280             sc->tx_csum_pullup1_failed);
3281         device_printf(dev, "TXCSUM m_pullup(eh+ip) called = %lu\n",
3282             sc->tx_csum_pullup2);
3283         device_printf(dev, "TXCSUM m_pullup(eh+ip) failed = %lu\n",
3284             sc->tx_csum_pullup2_failed);
3285         device_printf(dev, "TXCSUM non-writable(eh) droped = %lu\n",
3286             sc->tx_csum_drop1);
3287         device_printf(dev, "TXCSUM non-writable(eh+ip) droped = %lu\n",
3288             sc->tx_csum_drop2);
3289 }
3290
3291 static void
3292 emx_print_hw_stats(struct emx_softc *sc)
3293 {
3294         device_t dev = sc->dev;
3295
3296         device_printf(dev, "Excessive collisions = %lld\n",
3297             (long long)sc->stats.ecol);
3298 #if (DEBUG_HW > 0)  /* Dont output these errors normally */
3299         device_printf(dev, "Symbol errors = %lld\n",
3300             (long long)sc->stats.symerrs);
3301 #endif
3302         device_printf(dev, "Sequence errors = %lld\n",
3303             (long long)sc->stats.sec);
3304         device_printf(dev, "Defer count = %lld\n",
3305             (long long)sc->stats.dc);
3306         device_printf(dev, "Missed Packets = %lld\n",
3307             (long long)sc->stats.mpc);
3308         device_printf(dev, "Receive No Buffers = %lld\n",
3309             (long long)sc->stats.rnbc);
3310         /* RLEC is inaccurate on some hardware, calculate our own. */
3311         device_printf(dev, "Receive Length Errors = %lld\n",
3312             ((long long)sc->stats.roc + (long long)sc->stats.ruc));
3313         device_printf(dev, "Receive errors = %lld\n",
3314             (long long)sc->stats.rxerrc);
3315         device_printf(dev, "Crc errors = %lld\n",
3316             (long long)sc->stats.crcerrs);
3317         device_printf(dev, "Alignment errors = %lld\n",
3318             (long long)sc->stats.algnerrc);
3319         device_printf(dev, "Collision/Carrier extension errors = %lld\n",
3320             (long long)sc->stats.cexterr);
3321         device_printf(dev, "RX overruns = %ld\n", sc->rx_overruns);
3322         device_printf(dev, "watchdog timeouts = %ld\n",
3323             sc->watchdog_events);
3324         device_printf(dev, "XON Rcvd = %lld\n",
3325             (long long)sc->stats.xonrxc);
3326         device_printf(dev, "XON Xmtd = %lld\n",
3327             (long long)sc->stats.xontxc);
3328         device_printf(dev, "XOFF Rcvd = %lld\n",
3329             (long long)sc->stats.xoffrxc);
3330         device_printf(dev, "XOFF Xmtd = %lld\n",
3331             (long long)sc->stats.xofftxc);
3332         device_printf(dev, "Good Packets Rcvd = %lld\n",
3333             (long long)sc->stats.gprc);
3334         device_printf(dev, "Good Packets Xmtd = %lld\n",
3335             (long long)sc->stats.gptc);
3336 }
3337
3338 static void
3339 emx_print_nvm_info(struct emx_softc *sc)
3340 {
3341         uint16_t eeprom_data;
3342         int i, j, row = 0;
3343
3344         /* Its a bit crude, but it gets the job done */
3345         kprintf("\nInterface EEPROM Dump:\n");
3346         kprintf("Offset\n0x0000  ");
3347         for (i = 0, j = 0; i < 32; i++, j++) {
3348                 if (j == 8) { /* Make the offset block */
3349                         j = 0; ++row;
3350                         kprintf("\n0x00%x0  ",row);
3351                 }
3352                 e1000_read_nvm(&sc->hw, i, 1, &eeprom_data);
3353                 kprintf("%04x ", eeprom_data);
3354         }
3355         kprintf("\n");
3356 }
3357
3358 static int
3359 emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS)
3360 {
3361         struct emx_softc *sc;
3362         struct ifnet *ifp;
3363         int error, result;
3364
3365         result = -1;
3366         error = sysctl_handle_int(oidp, &result, 0, req);
3367         if (error || !req->newptr)
3368                 return (error);
3369
3370         sc = (struct emx_softc *)arg1;
3371         ifp = &sc->arpcom.ac_if;
3372
3373         ifnet_serialize_all(ifp);
3374
3375         if (result == 1)
3376                 emx_print_debug_info(sc);
3377
3378         /*
3379          * This value will cause a hex dump of the
3380          * first 32 16-bit words of the EEPROM to
3381          * the screen.
3382          */
3383         if (result == 2)
3384                 emx_print_nvm_info(sc);
3385
3386         ifnet_deserialize_all(ifp);
3387
3388         return (error);
3389 }
3390
3391 static int
3392 emx_sysctl_stats(SYSCTL_HANDLER_ARGS)
3393 {
3394         int error, result;
3395
3396         result = -1;
3397         error = sysctl_handle_int(oidp, &result, 0, req);
3398         if (error || !req->newptr)
3399                 return (error);
3400
3401         if (result == 1) {
3402                 struct emx_softc *sc = (struct emx_softc *)arg1;
3403                 struct ifnet *ifp = &sc->arpcom.ac_if;
3404
3405                 ifnet_serialize_all(ifp);
3406                 emx_print_hw_stats(sc);
3407                 ifnet_deserialize_all(ifp);
3408         }
3409         return (error);
3410 }
3411
3412 static void
3413 emx_add_sysctl(struct emx_softc *sc)
3414 {
3415 #ifdef EMX_RSS_DEBUG
3416         char rx_pkt[32];
3417         int i;
3418 #endif
3419
3420         sysctl_ctx_init(&sc->sysctl_ctx);
3421         sc->sysctl_tree = SYSCTL_ADD_NODE(&sc->sysctl_ctx,
3422                                 SYSCTL_STATIC_CHILDREN(_hw), OID_AUTO,
3423                                 device_get_nameunit(sc->dev),
3424                                 CTLFLAG_RD, 0, "");
3425         if (sc->sysctl_tree == NULL) {
3426                 device_printf(sc->dev, "can't add sysctl node\n");
3427                 return;
3428         }
3429
3430         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3431                         OID_AUTO, "debug", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3432                         emx_sysctl_debug_info, "I", "Debug Information");
3433
3434         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3435                         OID_AUTO, "stats", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3436                         emx_sysctl_stats, "I", "Statistics");
3437
3438         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3439                        OID_AUTO, "rxd", CTLFLAG_RD,
3440                        &sc->rx_data[0].num_rx_desc, 0, NULL);
3441         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3442                        OID_AUTO, "txd", CTLFLAG_RD, &sc->num_tx_desc, 0, NULL);
3443
3444         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3445                         OID_AUTO, "int_throttle_ceil", CTLTYPE_INT|CTLFLAG_RW,
3446                         sc, 0, emx_sysctl_int_throttle, "I",
3447                         "interrupt throttling rate");
3448         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3449                         OID_AUTO, "int_tx_nsegs", CTLTYPE_INT|CTLFLAG_RW,
3450                         sc, 0, emx_sysctl_int_tx_nsegs, "I",
3451                         "# segments per TX interrupt");
3452
3453         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3454                        OID_AUTO, "rx_ring_inuse", CTLFLAG_RD,
3455                        &sc->rx_ring_inuse, 0, "RX ring in use");
3456
3457 #ifdef EMX_RSS_DEBUG
3458         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3459                        OID_AUTO, "rss_debug", CTLFLAG_RW, &sc->rss_debug,
3460                        0, "RSS debug level");
3461         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3462                 ksnprintf(rx_pkt, sizeof(rx_pkt), "rx%d_pkt", i);
3463                 SYSCTL_ADD_UINT(&sc->sysctl_ctx,
3464                                 SYSCTL_CHILDREN(sc->sysctl_tree), OID_AUTO,
3465                                 rx_pkt, CTLFLAG_RW,
3466                                 &sc->rx_data[i].rx_pkts, 0, "RXed packets");
3467         }
3468 #endif
3469 }
3470
3471 static int
3472 emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS)
3473 {
3474         struct emx_softc *sc = (void *)arg1;
3475         struct ifnet *ifp = &sc->arpcom.ac_if;
3476         int error, throttle;
3477
3478         throttle = sc->int_throttle_ceil;
3479         error = sysctl_handle_int(oidp, &throttle, 0, req);
3480         if (error || req->newptr == NULL)
3481                 return error;
3482         if (throttle < 0 || throttle > 1000000000 / 256)
3483                 return EINVAL;
3484
3485         if (throttle) {
3486                 /*
3487                  * Set the interrupt throttling rate in 256ns increments,
3488                  * recalculate sysctl value assignment to get exact frequency.
3489                  */
3490                 throttle = 1000000000 / 256 / throttle;
3491
3492                 /* Upper 16bits of ITR is reserved and should be zero */
3493                 if (throttle & 0xffff0000)
3494                         return EINVAL;
3495         }
3496
3497         ifnet_serialize_all(ifp);
3498
3499         if (throttle)
3500                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
3501         else
3502                 sc->int_throttle_ceil = 0;
3503
3504         if (ifp->if_flags & IFF_RUNNING)
3505                 emx_set_itr(sc, throttle);
3506
3507         ifnet_deserialize_all(ifp);
3508
3509         if (bootverbose) {
3510                 if_printf(ifp, "Interrupt moderation set to %d/sec\n",
3511                           sc->int_throttle_ceil);
3512         }
3513         return 0;
3514 }
3515
3516 static int
3517 emx_sysctl_int_tx_nsegs(SYSCTL_HANDLER_ARGS)
3518 {
3519         struct emx_softc *sc = (void *)arg1;
3520         struct ifnet *ifp = &sc->arpcom.ac_if;
3521         int error, segs;
3522
3523         segs = sc->tx_int_nsegs;
3524         error = sysctl_handle_int(oidp, &segs, 0, req);
3525         if (error || req->newptr == NULL)
3526                 return error;
3527         if (segs <= 0)
3528                 return EINVAL;
3529
3530         ifnet_serialize_all(ifp);
3531
3532         /*
3533          * Don't allow int_tx_nsegs to become:
3534          * o  Less the oact_tx_desc
3535          * o  Too large that no TX desc will cause TX interrupt to
3536          *    be generated (OACTIVE will never recover)
3537          * o  Too small that will cause tx_dd[] overflow
3538          */
3539         if (segs < sc->oact_tx_desc ||
3540             segs >= sc->num_tx_desc - sc->oact_tx_desc ||
3541             segs < sc->num_tx_desc / EMX_TXDD_SAFE) {
3542                 error = EINVAL;
3543         } else {
3544                 error = 0;
3545                 sc->tx_int_nsegs = segs;
3546         }
3547
3548         ifnet_deserialize_all(ifp);
3549
3550         return error;
3551 }
3552
3553 static int
3554 emx_dma_alloc(struct emx_softc *sc)
3555 {
3556         int error, i;
3557
3558         /*
3559          * Create top level busdma tag
3560          */
3561         error = bus_dma_tag_create(NULL, 1, 0,
3562                         BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
3563                         NULL, NULL,
3564                         BUS_SPACE_MAXSIZE_32BIT, 0, BUS_SPACE_MAXSIZE_32BIT,
3565                         0, &sc->parent_dtag);
3566         if (error) {
3567                 device_printf(sc->dev, "could not create top level DMA tag\n");
3568                 return error;
3569         }
3570
3571         /*
3572          * Allocate transmit descriptors ring and buffers
3573          */
3574         error = emx_create_tx_ring(sc);
3575         if (error) {
3576                 device_printf(sc->dev, "Could not setup transmit structures\n");
3577                 return error;
3578         }
3579
3580         /*
3581          * Allocate receive descriptors ring and buffers
3582          */
3583         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3584                 error = emx_create_rx_ring(sc, &sc->rx_data[i]);
3585                 if (error) {
3586                         device_printf(sc->dev,
3587                             "Could not setup receive structures\n");
3588                         return error;
3589                 }
3590         }
3591         return 0;
3592 }
3593
3594 static void
3595 emx_dma_free(struct emx_softc *sc)
3596 {
3597         int i;
3598
3599         emx_destroy_tx_ring(sc, sc->num_tx_desc);
3600
3601         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3602                 emx_destroy_rx_ring(sc, &sc->rx_data[i],
3603                                     sc->rx_data[i].num_rx_desc);
3604         }
3605
3606         /* Free top level busdma tag */
3607         if (sc->parent_dtag != NULL)
3608                 bus_dma_tag_destroy(sc->parent_dtag);
3609 }
3610
3611 static void
3612 emx_serialize(struct ifnet *ifp, enum ifnet_serialize slz)
3613 {
3614         struct emx_softc *sc = ifp->if_softc;
3615
3616         switch (slz) {
3617         case IFNET_SERIALIZE_ALL:
3618                 lwkt_serialize_array_enter(sc->serializes, EMX_NSERIALIZE, 0);
3619                 break;
3620
3621         case IFNET_SERIALIZE_MAIN:
3622                 lwkt_serialize_enter(&sc->main_serialize);
3623                 break;
3624
3625         case IFNET_SERIALIZE_TX:
3626                 lwkt_serialize_enter(&sc->tx_serialize);
3627                 break;
3628
3629         case IFNET_SERIALIZE_RX(0):
3630                 lwkt_serialize_enter(&sc->rx_data[0].rx_serialize);
3631                 break;
3632
3633         case IFNET_SERIALIZE_RX(1):
3634                 lwkt_serialize_enter(&sc->rx_data[1].rx_serialize);
3635                 break;
3636
3637         default:
3638                 panic("%s unsupported serialize type\n", ifp->if_xname);
3639         }
3640 }
3641
3642 static void
3643 emx_deserialize(struct ifnet *ifp, enum ifnet_serialize slz)
3644 {
3645         struct emx_softc *sc = ifp->if_softc;
3646
3647         switch (slz) {
3648         case IFNET_SERIALIZE_ALL:
3649                 lwkt_serialize_array_exit(sc->serializes, EMX_NSERIALIZE, 0);
3650                 break;
3651
3652         case IFNET_SERIALIZE_MAIN:
3653                 lwkt_serialize_exit(&sc->main_serialize);
3654                 break;
3655
3656         case IFNET_SERIALIZE_TX:
3657                 lwkt_serialize_exit(&sc->tx_serialize);
3658                 break;
3659
3660         case IFNET_SERIALIZE_RX(0):
3661                 lwkt_serialize_exit(&sc->rx_data[0].rx_serialize);
3662                 break;
3663
3664         case IFNET_SERIALIZE_RX(1):
3665                 lwkt_serialize_exit(&sc->rx_data[1].rx_serialize);
3666                 break;
3667
3668         default:
3669                 panic("%s unsupported serialize type\n", ifp->if_xname);
3670         }
3671 }
3672
3673 static int
3674 emx_tryserialize(struct ifnet *ifp, enum ifnet_serialize slz)
3675 {
3676         struct emx_softc *sc = ifp->if_softc;
3677
3678         switch (slz) {
3679         case IFNET_SERIALIZE_ALL:
3680                 return lwkt_serialize_array_try(sc->serializes,
3681                                                 EMX_NSERIALIZE, 0);
3682
3683         case IFNET_SERIALIZE_MAIN:
3684                 return lwkt_serialize_try(&sc->main_serialize);
3685
3686         case IFNET_SERIALIZE_TX:
3687                 return lwkt_serialize_try(&sc->tx_serialize);
3688
3689         case IFNET_SERIALIZE_RX(0):
3690                 return lwkt_serialize_try(&sc->rx_data[0].rx_serialize);
3691
3692         case IFNET_SERIALIZE_RX(1):
3693                 return lwkt_serialize_try(&sc->rx_data[1].rx_serialize);
3694
3695         default:
3696                 panic("%s unsupported serialize type\n", ifp->if_xname);
3697         }
3698 }
3699
3700 static void
3701 emx_serialize_skipmain(struct emx_softc *sc)
3702 {
3703         lwkt_serialize_array_enter(sc->serializes, EMX_NSERIALIZE, 1);
3704 }
3705
3706 static void
3707 emx_deserialize_skipmain(struct emx_softc *sc)
3708 {
3709         lwkt_serialize_array_exit(sc->serializes, EMX_NSERIALIZE, 1);
3710 }
3711
3712 #ifdef INVARIANTS
3713
3714 static void
3715 emx_serialize_assert(struct ifnet *ifp, enum ifnet_serialize slz,
3716                      boolean_t serialized)
3717 {
3718         struct emx_softc *sc = ifp->if_softc;
3719         int i;
3720
3721         switch (slz) {
3722         case IFNET_SERIALIZE_ALL:
3723                 if (serialized) {
3724                         for (i = 0; i < EMX_NSERIALIZE; ++i)
3725                                 ASSERT_SERIALIZED(sc->serializes[i]);
3726                 } else {
3727                         for (i = 0; i < EMX_NSERIALIZE; ++i)
3728                                 ASSERT_NOT_SERIALIZED(sc->serializes[i]);
3729                 }
3730                 break;
3731
3732         case IFNET_SERIALIZE_MAIN:
3733                 if (serialized)
3734                         ASSERT_SERIALIZED(&sc->main_serialize);
3735                 else
3736                         ASSERT_NOT_SERIALIZED(&sc->main_serialize);
3737                 break;
3738
3739         case IFNET_SERIALIZE_TX:
3740                 if (serialized)
3741                         ASSERT_SERIALIZED(&sc->tx_serialize);
3742                 else
3743                         ASSERT_NOT_SERIALIZED(&sc->tx_serialize);
3744                 break;
3745
3746         case IFNET_SERIALIZE_RX(0):
3747                 if (serialized)
3748                         ASSERT_SERIALIZED(&sc->rx_data[0].rx_serialize);
3749                 else
3750                         ASSERT_NOT_SERIALIZED(&sc->rx_data[0].rx_serialize);
3751                 break;
3752
3753         case IFNET_SERIALIZE_RX(1):
3754                 if (serialized)
3755                         ASSERT_SERIALIZED(&sc->rx_data[1].rx_serialize);
3756                 else
3757                         ASSERT_NOT_SERIALIZED(&sc->rx_data[1].rx_serialize);
3758                 break;
3759
3760         default:
3761                 panic("%s unsupported serialize type\n", ifp->if_xname);
3762         }
3763 }
3764
3765 #endif  /* INVARIANTS */
3766
3767 #ifdef IFPOLL_ENABLE
3768
3769 static void
3770 emx_qpoll_status(struct ifnet *ifp, int pollhz __unused)
3771 {
3772         struct emx_softc *sc = ifp->if_softc;
3773         uint32_t reg_icr;
3774
3775         ASSERT_SERIALIZED(&sc->main_serialize);
3776
3777         reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
3778         if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
3779                 emx_serialize_skipmain(sc);
3780
3781                 callout_stop(&sc->timer);
3782                 sc->hw.mac.get_link_status = 1;
3783                 emx_update_link_status(sc);
3784                 callout_reset(&sc->timer, hz, emx_timer, sc);
3785
3786                 emx_deserialize_skipmain(sc);
3787         }
3788 }
3789
3790 static void
3791 emx_qpoll_tx(struct ifnet *ifp, void *arg __unused, int cycle __unused)
3792 {
3793         struct emx_softc *sc = ifp->if_softc;
3794
3795         ASSERT_SERIALIZED(&sc->tx_serialize);
3796
3797         emx_txeof(sc);
3798         if (!ifq_is_empty(&ifp->if_snd))
3799                 if_devstart(ifp);
3800 }
3801
3802 static void
3803 emx_qpoll_rx(struct ifnet *ifp, void *arg, int cycle)
3804 {
3805         struct emx_softc *sc = ifp->if_softc;
3806         struct emx_rxdata *rdata = arg;
3807
3808         ASSERT_SERIALIZED(&rdata->rx_serialize);
3809
3810         emx_rxeof(sc, rdata - sc->rx_data, cycle);
3811 }
3812
3813 static void
3814 emx_qpoll(struct ifnet *ifp, struct ifpoll_info *info)
3815 {
3816         struct emx_softc *sc = ifp->if_softc;
3817
3818         ASSERT_IFNET_SERIALIZED_ALL(ifp);
3819
3820         if (info) {
3821                 int i;
3822
3823                 info->ifpi_status.status_func = emx_qpoll_status;
3824                 info->ifpi_status.serializer = &sc->main_serialize;
3825
3826                 info->ifpi_tx[0].poll_func = emx_qpoll_tx;
3827                 info->ifpi_tx[0].arg = NULL;
3828                 info->ifpi_tx[0].serializer = &sc->tx_serialize;
3829
3830                 for (i = 0; i < sc->rx_ring_cnt; ++i) {
3831                         info->ifpi_rx[i].poll_func = emx_qpoll_rx;
3832                         info->ifpi_rx[i].arg = &sc->rx_data[i];
3833                         info->ifpi_rx[i].serializer =
3834                                 &sc->rx_data[i].rx_serialize;
3835                 }
3836
3837                 if (ifp->if_flags & IFF_RUNNING)
3838                         emx_disable_intr(sc);
3839         } else if (ifp->if_flags & IFF_RUNNING) {
3840                 emx_enable_intr(sc);
3841         }
3842 }
3843
3844 #endif  /* IFPOLL_ENABLE */
3845
3846 static void
3847 emx_set_itr(struct emx_softc *sc, uint32_t itr)
3848 {
3849         E1000_WRITE_REG(&sc->hw, E1000_ITR, itr);
3850         if (sc->hw.mac.type == e1000_82574) {
3851                 int i;
3852
3853                 /*
3854                  * When using MSIX interrupts we need to
3855                  * throttle using the EITR register
3856                  */
3857                 for (i = 0; i < 4; ++i)
3858                         E1000_WRITE_REG(&sc->hw, E1000_EITR_82574(i), itr);
3859         }
3860 }